DE112019005071T5 - Halbleitervorrichtung und festkörperbildsensor - Google Patents

Halbleitervorrichtung und festkörperbildsensor Download PDF

Info

Publication number
DE112019005071T5
DE112019005071T5 DE112019005071.0T DE112019005071T DE112019005071T5 DE 112019005071 T5 DE112019005071 T5 DE 112019005071T5 DE 112019005071 T DE112019005071 T DE 112019005071T DE 112019005071 T5 DE112019005071 T5 DE 112019005071T5
Authority
DE
Germany
Prior art keywords
region
substrate
high concentration
pixel
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112019005071.0T
Other languages
English (en)
Inventor
Katsuhiko Fukasaku
Koichi Matsumoto
Akito Shimizu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of DE112019005071T5 publication Critical patent/DE112019005071T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14616—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor characterised by the channel of the transistor, e.g. channel having a doping gradient
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H01L29/7828—Vertical transistors without inversion channel, e.g. vertical ACCUFETs, normally-on vertical MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14638—Structures specially adapted for transferring the charges across the imager perpendicular to the imaging plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Es wird eine Halbleitervorrichtung bereitgestellt, die Folgendes aufweist: ein n-Gebiet mit niedriger Konzentration, ein erstes n-Gebiet mit hoher Konzentration und ein zweites n-Gebiet mit hoher Konzentration, die mit dem dazwischen angeordneten n-Gebiet mit niedriger Konzentration gestapelt sind und höhere Störstellenkonzentration als das n-Gebiet mit niedriger Konzentration aufweisen; eine Gate-Elektrode, die, aus einer Stapelrichtung gesehen, die eine Richtung ist, in der das n-Gebiet mit niedriger Konzentration, das erste n-Gebiet mit hoher Konzentration und das zweite n-Gebiet mit hoher Konzentration gestapelt sind, das n-Gebiet mit niedriger Konzentration umgibt; einen ersten Isolierfilm, der zwischen der Gate-Elektrode und dem n-Gebiet mit niedriger Konzentration angeordnet ist; und einen zweiten Isolierfilm, der zwischen der Gate-Elektrode und dem ersten n-Gebiet mit hoher Konzentration angeordnet ist, wobei das erste n-Gebiet mit hoher Konzentration mit einer von einer Source-Elektrode und einer Drain-Elektrode verbunden ist und das zweite n-Gebiet mit hoher Konzentration mit der anderen von der Sourceelektrode und der Drain-Elektrode verbunden ist.

Description

  • [Technisches Gebiet]
  • Die die vorliegende Offenbarung betreffende Technologie (vorliegende Technologie) betrifft eine Halbleitervorrichtung, die in Bildaufnahmevorrichtungen verwendet wird, und einen Festkörperbildsensor, bei dem die Halbleitervorrichtung zum Beispiel in einem Verstärkungssensor eingebaut ist.
  • [Stand der Technik]
  • Einige Halbleitervorrichtungen weisen eine Gate-All-Around-Struktur (in der folgenden Beschreibung als „GAA-Struktur“ bezeichnet) auf, bei der eine einen Kanal umgebende Gate-Elektrode gebildet ist, wie zum Beispiel bei der in PTL 1 offenbarten Technologie.
  • [Liste der Anführungen]
  • [Patentliteratur]
  • [PTL 1]
    JP 2015 - 233073 A
  • [Kurzfassung]
  • [Technisches Problem]
  • Halbleitervorrichtungen mit einer GAA-Struktur, wie zum Beispiel bei der in PTL 1 offenbarten Technologie, sind insofern mit einem Problem behaftet, als der Herstellungsprozess kompliziert ist und die Kosten aufgrund der Zunahme der Anzahl von Prozessen erhöht sind.
  • Angesichts des vorhergehenden Problems besteht eine Aufgabe der vorliegenden Technologie in der Bereitstellung einer Halbleitervorrichtung, die verhindern kann, dass der Herstellungsprozess kompliziert wird, und eines Festkörperbildsensors, bei dem die Halbleitervorrichtung in einem Verstärkungssensor eingebaut ist.
  • [Lösung des Problems]
  • Eine Halbleitervorrichtung beinhaltet ein n-Gebiet mit niedriger Konzentration, ein erstes n-Gebiet mit hoher Konzentration, ein zweites n-Gebiet mit hoher Konzentration, eine Gate-Elektrode, einen ersten Isolierfilm und einen zweiten Isolierfilm. Das erste n-Gebiet mit hoher Konzentration und das zweite n-Gebiet mit hoher Konzentration sind mit dem dazwischen angeordneten n-Gebiet mit niedriger Konzentration gestapelt und sind Gebiete, die eine höhere Störstellenkonzentration als das n-Gebiet mit niedriger Konzentration aufweisen. Des Weiteren ist das erste n-Gebiet mit hoher Konzentration mit einer von einer Source-Elektrode und einer Drain-Elektrode verbunden, und das zweite n-Gebiet mit hoher Konzentration ist mit der anderen von der Source-Elektrode und der Drain-Elektrode verbunden. Die Gate-Elektrode umgibt das n-Gebiet mit niedriger Konzentration, aus einer Stapelrichtung, die eine Richtung ist, in der das n-Gebiet mit niedriger Konzentration, das erste n-Gebiet mit hoher Konzentration und das zweite n-Gebiet mit hoher Konzentration gestapelt sind, gesehen. Der erste Isolierfilm ist zwischen der Gate-Elektrode und dem n-Gebiet mit niedriger Konzentration platziert. Der zweite Isolierfilm ist zwischen der Gate-Elektrode und dem ersten n-Gebiet mit hoher Konzentration platziert.
  • Der Festkörperbildsensor gemäß einem Aspekt der vorliegenden Technologie weist eine Pixelschaltung auf, die mit einem Verstärkungstransistor versehen ist, und die oben beschriebene Halbleitervorrichtung ist in dem Verstärkungssensor eingebaut.
  • Figurenliste
    • [1] 1 ist eine Draufsicht, die eine Konfiguration einer Halbleitervorrichtung gemäß einer ersten Ausführungsform darstellt.
    • [2] 2 ist eine Querschnittsansicht entlang der Linie II-II in 1.
    • [3] 3 ist eine Querschnittsansicht, die Operationen der Halbleitervorrichtung darstellt.
    • [4] 4 ist eine Querschnittsansicht, die von den Herstellungsprozessen der Halbleitervorrichtung gemäß der ersten Ausführungsform einen Basisgebietbildungsprozess darstellt.
    • [5] 5 ist eine Querschnittsansicht, die von den Herstellungsprozessen der Halbleitervorrichtung gemäß der ersten Ausführungsform einen Isolationsbildungsprozess darstellt.
    • [6] 6 ist eine Querschnittsansicht, die von den Herstellungsprozessen der Halbleitervorrichtung gemäß der ersten Ausführungsform einen Prozess zum Bilden eines gegenüberliegenden Gebiets darstellt.
    • [7] 7 ist eine Querschnittsansicht, die von den Herstellungsprozessen der Halbleitervorrichtung gemäß der ersten Ausführungsform einen Oxidfilmabscheidungsprozess darstellt.
    • [8] 8 ist eine Querschnittsansicht, die von den Herstellungsprozessen der Halbleitervorrichtung gemäß der ersten Ausführungsform einen Polysiliciumabscheidungsprozess darstellt.
    • [9] 9 ist eine Querschnittsansicht, die von den Herstellungsprozessen der Halbleitervorrichtung gemäß der ersten Ausführungsform einen Maskenentfernungsprozess darstellt.
    • [10] 10 ist eine Querschnittsansicht, die von den Herstellungsprozessen der Halbleitervorrichtung gemäß der ersten Ausführungsform einen Prozess zum Bilden des n-Gebiets mit niedriger Konzentration und einen zweiten Prozess zum Bilden des n-Gebiets mit hoher Konzentration darstellt.
    • [11] 11 ist eine Draufsicht, die eine Konfiguration einer Halbleitervorrichtung gemäß einer zweiten Ausführungsform darstellt.
    • [12] 12 ist eine Querschnittsansicht entlang der Linie XII-XII in 11.
    • [13] 13 ist eine Querschnittsansicht, die von den Herstellungsprozessen der Halbleitervorrichtung gemäß der zweiten Ausführungsform einen Prozess zum Abscheiden eines ersten Oxidfilms darstellt.
    • [14] 14 ist eine Querschnittsansicht, die von den Herstellungsprozessen der Halbleitervorrichtung gemäß der zweiten Ausführungsform einen Prozess zum Ätzen eines ersten Oxidfilms darstellt.
    • [15] 15 ist eine Querschnittsansicht, die von den Herstellungsprozessen der Halbleitervorrichtung gemäß der zweiten Ausführungsform einen Prozess zum Ätzen eines ersten Oxidfilms darstellt.
    • [16] 16 ist eine Querschnittsansicht, die von den Herstellungsprozessen der Halbleitervorrichtung gemäß der zweiten Ausführungsform einen Prozess zum Entfernen einer ersten Maske darstellt.
    • [17] 17 ist eine Querschnittsansicht, die von den Herstellungsprozessen der Halbleitervorrichtung gemäß der zweiten Ausführungsform einen Prozess zum Abscheiden eines zweiten Oxidfilms darstellt.
    • [18] 18 ist eine Querschnittsansicht, die von den Herstellungsprozessen der Halbleitervorrichtung gemäß der zweiten Ausführungsform einen Polysiliciumabscheidungsprozess darstellt.
    • [19] 19 ist eine Querschnittsansicht, die von den Herstellungsprozessen der Halbleitervorrichtung gemäß der zweiten Ausführungsform einen Maskenentfernungsprozess darstellt.
    • [20] 20 ist eine Querschnittsansicht, die eine Konfiguration einer Halbleitervorrichtung gemäß einer dritten Ausführungsform darstellt.
    • [21] 21 ist eine Querschnittsansicht, die von den Herstellungsprozessen der Halbleitervorrichtung gemäß der dritten Ausführungsform einen Prozess zum Abscheiden eines ersten Oxidfilms darstellt.
    • [22] 22 ist eine Querschnittsansicht, die von den Herstellungsprozessen der Halbleitervorrichtung gemäß der dritten Ausführungsform einen Prozess zum Ätzen eines ersten Oxidfilms darstellt.
    • [23] 23 ist eine Querschnittsansicht, die von den Herstellungsprozessen der Halbleitervorrichtung gemäß der dritten Ausführungsform den Prozess zum Ätzen eines ersten Oxidfilms darstellt.
    • [24] 24 ist eine Querschnittsansicht, die von den Herstellungsprozessen der Halbleitervorrichtung gemäß der dritten Ausführungsform einen Prozess zum Entfernen einer ersten Maske darstellt.
    • [25] 25 ist eine Querschnittsansicht, die von den Herstellungsprozessen der Halbleitervorrichtung gemäß der dritten Ausführungsform einen Prozess zum Abscheiden eines zweiten Oxidfilms darstellt.
    • [26] 26 ist eine Querschnittsansicht, die von den Herstellungsprozessen der Halbleitervorrichtung gemäß der dritten Ausführungsform einen Polysiliciumabscheidungsprozess darstellt.
    • [27] 27 ist eine Querschnittsansicht, die von den Herstellungsprozessen der Halbleitervorrichtung gemäß der dritten Ausführungsform einen Maskenentfernungsprozess darstellt.
    • [28] 28 ist eine Draufsicht, die eine Konfiguration einer Halbleitervorrichtung gemäß einer vierten Ausführungsform darstellt.
    • [29] 29 ist eine Querschnittsansicht entlang der Linie XXIX-XXIX in 28.
    • [30] 30 ist eine Draufsicht, die eine Konfiguration einer Halbleitervorrichtung gemäß einer Modifikation der vierten Ausführungsform darstellt.
    • [31] 31 ist eine Querschnittsansicht entlang der Linie XXXI-XXXI in 30.
    • [32] 32 ist eine Draufsicht, die eine Konfiguration einer Halbleitervorrichtung gemäß einer fünften Ausführungsform darstellt.
    • [33] 33 ist eine Querschnittsansicht entlang der Linie XXXIII-XXXIII in 32.
    • [34] 34 ist eine Draufsicht, die eine Konfiguration einer Halbleitervorrichtung gemäß einer sechsten Ausführungsform darstellt.
    • [35] 35 ist eine Draufsicht, die eine Konfiguration einer Halbleitervorrichtung gemäß einer siebten Ausführungsform darstellt.
    • [36] 36 ist eine Querschnittsansicht, die eine Konfiguration eines Festkörperbildsensors gemäß einer achten Ausführungsform darstellt.
    • [37] 37 ist eine Querschnittsansicht, die die Konfiguration des Festkörperbildsensors gemäß der achten Ausführungsform darstellt.
    • [38] 38 ist ein Diagramm, das ein Beispiel für Sensorpixel und eine Leseschaltung darstellt.
    • [39] 39 ist ein Diagramm, das ein Beispiel für eine Verbindungsanordnung mehrerer Leseschaltungen und mehrerer vertikaler Signalleitungen darstellt.
    • [40] 40 ist eine Querschnittsansicht entlang der Linie XXXX-XXXX in 37.
    • [41] 41 ist eine Querschnittsansicht, die einen Herstellungsprozess des Festkörperbildsensors gemäß der achten Ausführungsform darstellt.
    • [42] 42 ist eine Querschnittsansicht, die einen Herstellungsprozess des Festkörperbildsensors gemäß der achten Ausführungsform darstellt.
    • [43] 43 ist eine Querschnittsansicht, die einen Herstellungsprozess des Festkörperbildsensors gemäß der achten Ausführungsform darstellt.
    • [44] 44 ist eine Querschnittsansicht, die einen Herstellungsprozess des Festkörperbildsensors gemäß der achten Ausführungsform darstellt.
    • [45] 45 ist eine Querschnittsansicht, die einen Herstellungsprozess des Festkörperbildsensors gemäß der achten Ausführungsform darstellt.
    • [46] 46 ist eine Querschnittsansicht, die einen Herstellungsprozess des Festkörperbildsensors gemäß der achten Ausführungsform darstellt.
    • [47] 47 ist eine Querschnittsansicht, die einen Herstellungsprozess des Festkörperbildsensors gemäß der achten Ausführungsform darstellt.
    • [48] 48 ist eine Querschnittsansicht, die einen Herstellungsprozess des Festkörperbildsensors gemäß der achten Ausführungsform darstellt.
    • [49] 49 ist eine Querschnittsansicht, die einen Herstellungsprozess des Festkörperbildsensors gemäß der achten Ausführungsform darstellt.
    • [50] 50 ist eine Querschnittsansicht, die einen Herstellungsprozess des Festkörperbildsensors gemäß der achten Ausführungsform darstellt.
    • [51] 51 ist eine Querschnittsansicht, die einen Herstellungsprozess des Festkörperbildsensors gemäß der achten Ausführungsform darstellt.
    • [52] 52 ist eine Querschnittsansicht, die einen Herstellungsprozess des Festkörperbildsensors gemäß der achten Ausführungsform darstellt.
    • [53] 53 ist eine Querschnittsansicht, die einen Herstellungsprozess des Festkörperbildsensors gemäß der achten Ausführungsform darstellt.
    • [54] 54 ist eine Querschnittsansicht entlang der Linie XXXXXIV-XXXXXIV in 53.
    • [55] 55 ist eine Querschnittsansicht entlang der Linie XXXXXV-XXXXXV in 54.
    • [56] 56 ist eine Querschnittsansicht, die eine Konfiguration eines Festkörperbildsensors gemäß einer neunten Ausführungsform darstellt.
    • [57] 57 ist eine Querschnittsansicht, die eine Konfiguration eines Festkörperbildsensors gemäß einer zehnten Ausführungsform darstellt.
    • [58] 58 ist eine Querschnittsansicht, die die Konfiguration eines Festkörperbildsensors gemäß einer elften Ausführungsform darstellt.
    • [59] 59 ist eine Querschnittsansicht, die eine Konfiguration eines Festkörperbildsensors gemäß einer zwölften Ausführungsform darstellt.
    • [60] 60 ist eine Querschnittsansicht, die eine Konfiguration eines Festkörperbildsensors gemäß einer dreizehnten Ausführungsform darstellt.
    • [61] 61 ist eine Querschnittsansicht, die einen Herstellungsprozess des Festkörperbildsensors gemäß der dreizehnten Ausführungsform darstellt.
    • [62] 62 ist ein Blockdiagramm, das ein Beispiel für eine funktionale Konfiguration einer Bildaufnahmevorrichtung gemäß einer vierzehnten Ausführungsform darstellt.
    • [63] 63 ist eine schematische Draufsicht, die eine schematische Konfiguration der in 62 dargestellten Bildaufnahmevorrichtung darstellt.
    • [64] 64 ist ein schematisches Diagramm, das eine Querschnittskonfiguration entlang der Linie III-III' in 63 darstellt.
    • [65] 65 ist ein Ersatzschaltbild einer in 62 dargestellten Pixelteilungseinheit.
    • [66] 66 ist ein Diagramm, das ein Beispiel für eine Verbindungsanordnung mehrerer Pixelteilungseinheiten und mehrerer vertikaler Signallinien darstellt.
    • [67] 67 ist eine schematische Querschnittsansicht, die ein Beispiel für eine spezielle Konfiguration der in 64 dargestellten Bildaufnahmevorrichtung darstellt.
    • [68A] 68A ist ein schematisches Diagramm, das ein Beispiel für eine planare Konfiguration von Hauptteilen eines in 67 dargestellten ersten Substrats darstellt.
    • [68B] 68B ist ein schematisches Diagramm, das eine planare Konfiguration von Pad-Teilen zusammen mit Hauptteilen des in 68A dargestellten ersten Substrats darstellt.
    • [69] 69 ist ein schematisches Diagramm, das ein Beispiel für eine planare Konfiguration eines in 67 dargestellten zweiten Substrats (Halbleitersubstrats) darstellt.
    • [70] 70 ist ein schematisches Diagramm, das ein Beispiel für eine planare Konfiguration von Hauptteilen von Pixelschaltungen und eines ersten Substrats zusammen mit einer ersten Verdrahtungsschicht, die in 67 dargestellt ist, darstellt.
    • [71] 71 ist ein schematisches Diagramm, das ein Beispiel für eine planare Konfiguration der ersten Verdrahtungsschicht und einer zweiten Verdrahtungsschicht, die in 67 dargestellt sind, darstellt.
    • [72] 72 ist ein schematisches Diagramm, das ein Beispiel für eine planare Konfiguration der zweiten Verdrahtungsschicht und einer dritten Verdrahtungsschicht, die in 67 dargestellt sind, darstellt.
    • [73] 73 ist ein schematisches Diagramm, das ein Beispiel für eine planare Konfiguration der dritten Verdrahtungsschicht und einer vierten Verdrahtungsschicht, die in 67 dargestellt sind, darstellt.
    • [74] 74 ist ein schematisches Diagramm zur Beschreibung von Pfaden von Eingangssignalen zu der in 64 dargestellten Bildaufnahmevorrichtung.
    • [75] 75 ist ein schematisches Diagramm zur Beschreibung von Pfaden von Pixelsignalen der in 64 dargestellten Bildaufnahmevorrichtung.
    • [76] 76 ist ein schematisches Diagramm, das eine Modifikation der in 69 dargestellten planaren Konfiguration des zweiten Substrats (Halbleitersubstrats) darstellt.
    • [77] 77 ist ein schematisches Diagramm, das eine planare Konfiguration der ersten Verdrahtungsschicht und der Hauptteile des ersten Substrats zusammen mit in 76 dargestellten Pixelschaltungen darstellt.
    • [78] 78 ist ein schematisches Diagramm, das ein Beispiel für die planare Konfiguration der zweiten Verdrahtungsschicht zusammen mit der in 77 dargestellten ersten Verdrahtungsschicht darstellt.
    • [79] 79 ist ein schematisches Diagramm, das ein Beispiel für die planare Konfiguration der dritten Verdrahtungsschicht zusammen mit der in 78 dargestellten zweiten Verdrahtungsschicht dargestellt
    • [80] 80 ist ein schematisches Diagramm, das ein Beispiel für die planare Konfiguration der vierten Verdrahtungsschicht zusammen mit der in 79 dargestellten dritten Verdrahtungsschicht darstellt.
    • [81] 81 ist ein schematisches Diagramm, das eine Modifikation der planaren Konfiguration des in 68A dargestellten ersten Substrats darstellt.
    • [82] 82 ist ein schematisches Diagramm, das ein Beispiel für die planare Konfiguration des zweiten Substrats (Halbleiterschicht), das auf dem in 81 dargestellten ersten Substrat gestapelt ist, darstellt.
    • [83] 83 ist ein schematisches Diagramm, das ein Beispiel für die planare Konfiguration der ersten Verdrahtungsschicht zusammen mit den in 82 dargestellten Pixelschaltungen darstellt.
    • [84] 84 ist ein schematisches Diagramm, das ein Beispiel für die planare Konfiguration der zweiten Verdrahtungsschicht zusammen mit der in 83 dargestellten ersten Verdrahtungsschicht darstellt.
    • [85] 85 ist ein schematisches Diagramm, das ein Beispiel für die planare Konfiguration der dritten Verdrahtungsschicht, zusammen mit der in 84 dargestellten zweiten Verdrahtungsschicht darstellt.
    • [86] 86 ist ein schematisches Diagramm, das ein Beispiel für die planare Konfiguration der vierten Verdrahtungsschicht zusammen mit der in 85 dargestellten dritten Verdrahtungsschicht darstellt.
    • [87] 87 ist ein schematisches Diagramm, das ein weiteres Beispiel für die planare Konfiguration des in 81 dargestellten ersten Substrats darstellt.
    • [88] 88 ist ein schematisches Diagramm, das ein Beispiel für die planare Konfiguration des zweiten Substrats (Halbleiterschicht), das auf dem in 87 dargestellten ersten Substrat gestapelt ist, darstellt.
    • [89] 89 ist ein schematisches Diagramm, das ein Beispiel für die planare Konfiguration der ersten Verdrahtungsschicht zusammen mit den in 88 dargestellten Pixelschaltungen darstellt.
    • [90] 90 ist ein schematisches Diagramm, das ein Beispiel für die planare Konfiguration der zweiten Verdrahtungsschicht zusammen mit der in 89 dargestellten ersten Verdrahtungsschicht darstellt.
    • [91] 91 ist ein schematisches Diagramm, das ein Beispiel für die planare Konfiguration der dritten Verdrahtungsschicht zusammen mit der in 90 dargestellten zweiten Verdrahtungsschicht darstellt.
    • [92] 92 ist ein schematisches Diagramm, das ein Beispiel für die planare Konfiguration der vierten Verdrahtungsschicht zusammen mit der in 91 dargestellten dritten Verdrahtungsschicht darstellt.
    • [93] 93 ist ein Querschnittsschema, das ein weiteres Beispiel für die in 64 dargestellte Bildaufnahmevorrichtung darstellt.
    • [94] 94 ist ein schematisches Diagramm zur Beschreibung von Pfaden von Eingangssignalen zu der in 93 dargestellten Bildaufnahmevorrichtung.
    • [95] 95 ist ein schematisches Diagramm zur Beschreibung von Signalpfaden von Pixelsignalen der 93 dargestellten Bildaufnahmevorrichtung.
    • [96] 96 ist ein Querschnittsschema, das ein weiteres Beispiel der in 67 dargestellten Bildaufnahmevorrichtung darstellt.
    • [97] 97 ist ein Diagramm, das ein weiteres Beispiel für die Ersatzschaltung in 65 darstellt.
    • [98] 98 ist ein planares schematisches Diagramm, das ein weiteres Beispiel für einen in 68A usw. dargestellten Pixelisolationsteil darstellt.
    • [99] 99 ist ein Diagramm, das ein Beispiel für eine schematische Konfiguration eines Bildaufnahmesystems, das mit der Bildaufnahmevorrichtung gemäß den obigen Ausführungsformen und Modifikationen davon versehen ist, darstellt.
    • [100] 100 ist ein Diagramm, das ein Beispiel für Bildaufnahmevorgänge des in 99 dargestellten Bildaufnahmesystems darstellt.
    • [101] 101 ist ein Blockdiagramm, das ein Beispiel für eine schematische Konfiguration eines Fahrzeugsteuersystems darstellt.
    • [102] 102 ist ein erläuterndes Diagramm, das ein Beispiel für eine Fahrzeugaußenbereichsinformationsdetektionseinheit und Einbaupositionen von Bildaufnahmeeinheiten darstellt.
    • [103] 103 ist ein Diagramm, das ein Beispiel für eine schematische Konfiguration eines endoskopischen Operationssystems darstellt.
    • [104] 104 ist ein Blockdiagramm, das ein Beispiel für eine funktionale Konfiguration eines Kamerakopfs und einer CCU darstellt.
    • [105] 105 ist ein Schaltplan, der ein Beispiel für einen Festkörperbildsensor als Adaptionsbeispiel der vorliegenden Technologie darstellt.
    • [106] 106 ist eine Querschnittsansicht, die ein Beispiel für einen Festkörperbildsensor als Adaptionsbeispiel der vorliegenden Technologie darstellt.
  • [Beschreibung von Ausführungsformen]
  • Unten werden Ausführungsformen der vorliegenden Technologie unter Bezugnahme auf die Figuren beschrieben. In den Figuren werden gleiche oder ähnliche Teile durch die gleichen oder ähnliche Bezugszeichen bezeichnet, und eine sich wiederholende Beschreibung wird weggelassen. Die Figuren sind schematisch, und es sind Fälle enthalten, in denen sich die Figuren von den tatsächlichen Elementen unterscheiden. Die unten gezeigten Ausführungsformen dienen der Veranschaulichung von Vorrichtungen und Verfahren zur Untermauerung des technischen Gedankens der vorliegenden Technologie, und der technische Gedanke der vorliegenden Technologie ist nicht auf bei den folgenden Ausführungsformen veranschaulichte Vorrichtungen und Verfahren beschränkt. Es können verschiedene Änderungen an dem technischen Gedanken der vorliegenden Technologie innerhalb des in den Ansprüchen angeführten technischen Schutzumfangs vorgenommen werden.
  • (Erste Ausführungsform)
  • <Gesamtkonfiguration der Halbleitervorrichtung>
  • Eine Halbleitervorrichtung gemäß einer ersten Ausführungsform ist zum Beispiel in einem für eine Pixelschaltung eines Festkörperbildsensors vorgesehenen Verstärkungstransistor eingebaut.
  • Wie in 1 und 2 dargestellt ist, weist die Halbleitervorrichtung ein n-Gebiet LN mit niedriger Konzentration, ein erstes n-Gebiet 2 mit hoher Konzentration, ein zweites n-Gebiet 3 mit hoher Konzentration, eine Gate-Elektrode 4, einen ersten Isolierfilm 5a, einen zweiten Isolierfilm 5b und einen dritten Isolierfilm 5c auf.
  • Das n-Gebiet LN mit niedriger Konzentration ist unter Verwendung eines Materials gebildet, von dem die Störstellenkonzentration nicht höher als 10 keV/1E18 (cm-2) ist. Bei der ersten Ausführungsform wird ein Fall beschrieben, in dem das n-Gebiet LN mit niedriger Konzentration unter Verwendung von Phosphor mit einer Störstellenkonzentration von 100 keV/1E13 (cm-2) gebildet ist.
  • Des Weiteren ist die Form des n-Gebiets LN mit niedriger Konzentration ein Quader.
  • Bei dem Quader, der durch das n-Gebiet LN mit niedriger Konzentration gebildet ist, bilden zwei Flächen, die sich nicht nebeneinander befinden, jeweils Ebenen, wie aus der in 2 dargestellten Stapelrichtung gesehen. Es sei darauf hingewiesen, dass die Beschreibung der Stapelrichtung an späterer Stelle erfolgt.
  • Dementsprechend ist die Form des n-Gebiets LN mit niedriger Konzentration, wie aus der Stapelrichtung gesehen, ein Quadrat.
  • Das erste n-Gebiet 2 mit hoher Konzentration ist unter Verwendung eines Materials gebildet, das eine höhere Störstellenkonzentration als das n-Gebiet LN mit niedriger Konzentration aufweist, wie zum Beispiel eines Materials, das eine Störstellenkonzentration von nicht weniger als 10 keV/1E19 (cm-2) aufweist. Bei der ersten Ausführungsform wird ein Fall beschrieben, in dem das erste n-Gebiet 2 mit hoher Konzentration unter Verwendung von Phosphor mit einer Störstellenkonzentration von 500 keV/1E14 (cm-2) und Phosphor mit einer Störstellenkonzentration von 100 keV/1E14 (cm-2) gebildet ist.
  • Des Weiteren ist das erste n-Gebiet 2 mit hoher Konzentration ein gegenüberliegendes Gebiet 2a und ein Basisgebiet 2b beinhaltend gebildet.
  • Das gegenüberliegende Gebiet 2a ist ein Gebiet, das dem n-Gebiet LN mit niedriger Konzentration mit dazwischen angeordneter Gate-Elektrode 4 gegenüberliegt. Bei der ersten Ausführungsform wird als Beispiel ein Fall beschrieben, in dem das gegenüberliegende Gebiet 2a unter Verwendung von Phosphor mit einer Störstellenkonzentration von 100 keV/1E14 (cm-2) gebildet ist. Das Basisgebiet 2b ist ein Gebiet, das einen Teil, der mit einer Fläche der beiden Flächen des n-Gebiets LN mit niedriger Konzentration, die sich nicht nebeneinander befinden (der unteren Fläche in 2), in Kontakt kommt, und einen Teil, der der Gate-Elektrode 4 in der Stapelrichtung gegenüberliegt, beinhaltet. Bei der ersten Ausführungsform wird als Beispiel ein Fall beschrieben, in dem das Basisgebiet 2b unter Verwendung von Phosphor mit einer Störstellenkonzentration von 500 keV/1E14 (cm-2) gebildet ist.
  • Des Weiteren ist das erste n-Gebiet 2 mit hoher Konzentration mit einer von einer Source-Elektrode und einer Drain-Elektrode verbunden. Bei der ersten Ausführungsform wird ein Fall beschrieben, in dem das gegenüberliegende Gebiet 2a des ersten n-Gebiets 2 mit hoher Konzentration mit der Drain-Elektrode („Drain“, in 2 dargestellt) verbunden ist, wie in der Figur dargestellt ist.
  • Das zweite n-Gebiet 3 mit hoher Konzentration ist unter Verwendung eines Materials gebildet, das eine höhere Störstellenkonzentration als das n-Gebiet LN mit niedriger Konzentration aufweist, wie zum Beispiel eines Materials, das eine Störstellenkonzentration von nicht weniger als 10 keV/1E19 (cm-2) aufweist. Bei der ersten Ausführungsform wird ein Fall beschrieben, in dem das zweite n-Gebiet 3 mit hoher Konzentration unter Verwendung von Phosphor mit einer Störstellenkonzentration von 10 keV/1E14 (cm-2) gebildet ist.
  • Des Weiteren ist das zweite n-Gebiet 3 mit hoher Konzentration mit der anderen Fläche der beiden Flächen des n-Gebiets LN mit niedriger Konzentration, die sich nicht nebeneinander befinden (der oberen Fläche in 2), in Kontakt
  • Gemäß dem Obigen sind das erste n-Gebiet 2 mit hoher Konzentration und das zweite n-Gebiet 3 mit hoher Konzentration zusammen mit dem n-Gebiet LN mit niedriger Konzentration gestapelt, wobei das n-Gebiet LN mit niedriger Konzentration dazwischen angeordnet ist, und sind Gebiete, deren Störstellenkonzentrationen höher als die des n-Gebiets LN mit niedriger Konzentration sind.
  • Dementsprechend ist die Stapelrichtung die Richtung, in der das n-Gebiet LN mit niedriger Konzentration, das erste n-Gebiet 2 mit hoher Konzentration und das zweite n-Gebiet 3 mit hoher Konzentration gestapelt sind.
  • Des Weiteren ist das zweite n-Gebiet 3 mit hoher Konzentration mit der anderen von der Source-Elektrode und der Drain-Elektrode verbunden. Bei der ersten Ausführungsform wird ein Fall beschrieben, in dem das zweite n-Gebiet 3 mit hoher Konzentration mit der Source-Elektrode („Source“, in 2 dargestellt) verbunden ist, wie in der Figur dargestellt ist.
  • Die Fläche des zweiten n-Gebiets 3 mit hoher Konzentration, die mit der Source-Elektrode verbunden ist, und die Fläche des gegenüberliegenden Gebiets 2a, die mit der Drain-Elektrode verbunden ist, weisen, aus einer orthogonal zu der Stapelrichtung verlaufenden Richtung gesehen, die gleiche Höhe auf (die Höhe der Siliciumoberfläche).
  • Dementsprechend weisen die Fläche des ersten n-Gebiets 2 mit hoher Konzentration, die mit der Source-Elektrode oder der Drain-Elektrode verbunden ist, und die Fläche des zweiten n-Gebiets 3 mit hoher Konzentration, die mit der Source-Elektrode oder der Drain-Elektrode verbunden ist, aus der orthogonal zu der Stapelrichtung verlaufenden Richtung gesehen, die gleiche Höhe auf.
  • Die Gate-Elektrode 4 umgibt das n-Gebiet LN mit niedriger Konzentration, wie aus der Stapelrichtung (in 2 der von oben nach unten verlaufenden Richtung) gesehen.
  • Des Weiteren weist die Gate-Elektrode 4 einen Teil auf, der dem n-Gebiet LN mit niedriger Konzentration nicht gegenüberliegt. Das heißt, das n-Gebiet LN mit niedriger Konzentration weist einen Teil auf, der der Gate-Elektrode 4 nicht gegenüberliegt.
  • Hinsichtlich eines Materials für die Gate-Elektrode 4 wird zum Beispiel mindestens eines von polykristallinem Silicium (Poly-Si), Titannitrid (TiN), Kupfer (Cu), Aluminium (Al) und Wolfram (W) verwendet. Bei der ersten Ausführungsform wird ein Fall beschrieben, in dem polykristallines Silicium als das Material für die Gate-Elektrode 4 verwendet wird. Die Form der Gate-Elektrode ist, wie aus der Stapelrichtung gesehen, quadratisch.
  • Der erste Isolierfilm 5a ist so platziert, dass er zwischen der Gate-Elektrode und dem n-Gebiet LN mit niedriger Konzentration angeordnet ist.
  • Hinsichtlich eines Materials für den ersten Isolierfilm 5a wird zum Beispiel mindestens eines von Siliciumoxid (SiO), Siliciumnitrid (SiN) und Hafniumoxid (HfO) verwendet.
  • Der zweite Isolierfilm 5b ist zwischen der Gate-Elektrode und dem ersten n-Gebiet 2 mit hoher Konzentration angeordnet.
  • Hinsichtlich eines Materials für den zweiten Isolierfilm 5b wird zum Beispiel mindestens eines von Siliciumoxid, Siliciumnitrid und Hafniumoxid verwendet.
  • Der dritte Isolierfilm 5c ist so platziert, dass er zwischen dem gegenüberliegenden Gebiet 2a und der Gate-Elektrode angeordnet ist.
  • Hinsichtlich eines Materials für den dritten Isolierfilm 5c wird zum Beispiel mindestens eines von Siliciumoxid, Siliciumnitrid und Hafniumoxid verwendet.
  • Bei der ersten Ausführungsform wird ein Fall beschrieben, in dem Siliciumoxid als das Material für den ersten Isolierfilm 5a, den zweiten Isolierfilm 5b und den dritten Isolierfilm 5c verwendet wird.
  • Die Halbleitervorrichtung gemäß der ersten Ausführungsform weist in einem Gebiet unter der Siliciumoberfläche eine Verteilung von einer Schicht, in der die Störstellenkonzentration hoch ist (erstes n-Gebiet 2 mit hoher Konzentration), einer Schicht, in der die Störstellenkonzentration niedrig ist (n-Gebiet LN mit niedriger Konzentration) und einer Schicht, in der die Störstellenkonzentration hoch ist (zweites n-Gebiet 3 mit hoher Konzentration) in der Vertikalrichtung auf. Darüber hinaus weist die Halbleitervorrichtung gemäß der ersten Ausführungsform eine GAA-Struktur auf, bei der das n-Gebiet LN mit niedriger Konzentration von einem Isolierfilm (ersten Isolierfilm 5a, zweiten Isolierfilm 5b und dritten Isolierfilm 5c) und der Gate-Elektrode 4 umgeben ist.
  • Dementsprechend fließt elektrischer Strom in der von oben nach unten verlaufenden Richtung (Stapelrichtung) von der Source-Elektrode, mit der das zweite n-Gebiet 3 mit hoher Konzentration verbunden ist, durch einen Kanal (ein Kanalgebiet), der durch das n-Gebiet LN mit niedriger Konzentration gebildet ist, zu dem ersten n-Gebiet 2 mit hoher Konzentration (Basisgebiet 2b), das mit der Drain-Elektrode verbunden ist.
  • Des Weiteren stellt die Gate-Elektrode 4 die Breite einer Verarmungsschicht DL durch Gate-Potenzial von um den Kanal herum ein, und wenn das Gate-Potenzial reduziert ist, ist die Verarmungsschicht DL vergrößert, wie in 3 dargestellt ist. Wenn der gesamte Kanal verarmt ist, fließt kein elektrischer Strom mehr von der Source-Elektrode zu der Drain-Elektrode (zum Zeitpunkt von ausgeschaltetem Betrieb). Wenn das Gate-Potenzial erhöht ist und die Verarmungsschicht DL verschmälert ist, fließt umgekehrt elektrischer Strom von der Source-Elektrode zu der Drain-Elektrode (zum Zeitpunkt von eingeschaltetem Betrieb). Es sei darauf hingewiesen, dass 3 Interface-Traps des Gate-Isolierfilms zeigt, die mit dem Bezugszeichen TP bezeichnet sind.
  • <Herstellungsprozess der Halbleitervorrichtung>
  • Es wird anhand von 4 bis 10 unter Bezugnahme auf 1 bis 3 ein Herstellungsprozess zum Herstellen der Halbleitervorrichtung gemäß der ersten Ausführungsform beschrieben.
  • Der Herstellungsprozess der Halbleitervorrichtung beinhaltet einen Basisgebietbildungsprozess, einen Isolationsbildungsprozess, einen Prozess zur Bildung des gegenüberliegenden Gebiets, einen Oxidfilmabscheidungsprozess und einen Polysiliciumabscheidungsprozess. Darüber hinaus sind ein Maskenentfernungsprozess, ein Prozess zum Bilden eines n-Gebiets mit niedriger Konzentration, ein Prozess zum Bilden eines zweiten n-Gebiets mit hoher Konzentration, ein Wärmebehandlungsprozess und ein Kontaktbildungsprozess enthalten.
  • In dem Basisgebietbildungsprozess wird Phosphor mit einer hohen Störstellenkonzentration von 500 keV/1E14 (cm-2) durch Ioneninjektion in das untere Gebiet eines Siliciumsubstrats 10 injiziert, wodurch das Basisgebiet 2b gebildet wird, wie in 4 dargestellt ist.
  • Der Isolationsbildungsprozess ist ein dem Basisgebietbildungsprozess nachgeschalteter Prozess. In dem Isolationsbildungsprozess wird eine aus einem Nitridfilm oder dergleichen gebildete Hartmaske 12 durch Fotolithografie in Gebieten mit Ausnahme von Gebieten, in denen später die Gate-Elektrode 4, der erste Isolierfilm 5a, der zweite Isolierfilm 5b und der dritte Isolierfilm 5c gebildet werden sollen, strukturiert, wie in 5 dargestellt ist. Des Weiteren wird in dem Isolationsbildungsprozess das Siliciumsubstrat 10 in Gebieten, in denen später die Gate-Elektrode 4, der erste Isolierfilm 5a, der zweite Isolierfilm 5b und der dritte Isolierfilm 5c gebildet werden sollen, durch Plasmaätzen auf eine Tiefe von ca. 500 [nm] rückgeätzt.
  • Der Prozess zur Bildung des gegenüberliegenden Gebiets ist ein dem Isolationsbildungsprozess nachgeschalteter Prozess.
  • In dem Prozess zur Bildung des gegenüberliegenden Gebiets wird durch Fotolithografie auf den in dem Isolationsbildungsprozess rückgeätzten Teilen des Siliciumsubstrats 10 und den die in dem Isolationsbildungsprozess rückgeätzten Teile umgebenden Teilen, wie aus der Stapelrichtung gesehen, eine erste Resistmaske 14a gebildet, wie in 6 dargestellt ist. Ferner wird in dem Prozess zur Bildung des gegenüberliegenden Gebiets Phosphor mit einer Störstellenkonzentration von 100 keV/1E14 (cm-2) durch Ioneninjektion in die Gebiete des Siliciumsubstrats 10, in denen die erste Resistmaske 14a nicht gebildet ist, injiziert, wodurch das gegenüberliegende Gebiet 2a gebildet wird.
  • Der Oxidfilmabscheidungsprozess ist ein dem Prozess zur Bildung des gegenüberliegenden Gebiets nachgeschalteter Prozess.
  • In dem Oxidfilmabscheidungsprozess wird die in dem Prozess zur Bildung des gegenüberliegenden Gebiets gebildete erste Resistmaske 14a entfernt, wie in 7 dargestellt ist. Danach wird ein Oxidfilm 16, der später der erste Isolierfilm 5a, der zweite Isolierfilm 5b und der dritte Isolierfilm 5c wird, durch thermische Oxidation auf dem Siliciumsubstrat 10, dem Basisgebiet 2b und der Hartmaske 12 auf zum Beispiel eine Dicke von ungefähr 7 [nm] abgeschieden.
  • Der Polysiliciumabscheidungsprozess ist ein dem Oxidfilmabscheidungsprozess nachgeschalteter Prozess.
  • In dem Polysiliciumabscheidungsprozess wird Polysilicium 18 auf der Fläche, auf der der Oxidfilm 16 in dem Oxidfilmabscheidungsprozess abgeschieden worden ist, durch CVD (chemische Gasphasenabscheidung) abgeschieden, wie in 8 dargestellt ist.
  • Der Maskenentfernungsprozess ist ein dem Polysiliciumabscheidungsprozess nachgeschalteter Prozess. In dem Maskenentfernungsprozess wird in dem Polysiliciumabscheidungsprozess abgeschiedenes Polysilicium 18 durch das CMP-Verfahren (CMP - chemischmechanisches Polieren) abgeschieden, wie in 9 dargestellt ist. Ferner wird in dem Maskenentfernungsprozess die in dem Isolationsbildungsprozess strukturierte Hartmaske 12 durch Nassätzen entfernt, wodurch die Gate-Elektrode 4, der erste Isolierfilm 5a, der zweite Isolierfilm 5b und der dritte Isolierfilm 5c gebildet werden.
  • Der Prozess zum Bilden des n-Gebiets mit niedriger Konzentration ist ein dem Maskenentfernungsprozess nachgeschalteter Prozess.
  • In dem Prozess zum Bilden des n-Gebiets mit niedriger Konzentration wird durch Fotolithografie auf dem gegenüberliegenden Gebiet 2a, der Gate-Elektrode 4, dem ersten Isolierfilm 5a und dem dritten Isolierfilm 5c eine zweite Resistmaske 14b gebildet, wie in 10 dargestellt ist. Ferner wird in dem Prozess zum Bilden des n-Gebiets mit niedriger Konzentration Phosphor mit einer Störstellenkonzentration von 100 keV/1E13 (cm-2) durch Ioneninjektion in das Siliciumsubstrat 10 in dem Gebiet injiziert, wo die zweite Resistmaske 14b nicht gebildet ist, wodurch das n-Gebiet LN mit niedriger Konzentration gebildet wird.
  • Der Prozess zum Bilden des zweiten n-Gebiets mit hoher Konzentration ist ein dem Prozess zum Bilden des n-Gebiets mit niedriger Konzentration nachgeschalteter Prozess.
  • In dem Prozess zum Bilden des zweiten n-Gebiets mit hoher Konzentration wird, wie in 10 dargestellt ist, Phosphor mit einer Störstellenkonzentration von 100 keV/1E14 (cm-2) durch Ioneninjektion in die Fläche des n-Gebiets LN mit niedriger Konzentration, die der Seite von der Fläche, die mit dem Basisgebiet 2b (der Fläche der Oberseite in 10) in Kontakt ist, gegenüberliegt, injiziert. Somit wird in dem Prozess zum Bilden des zweiten n-Gebiets mit hoher Konzentration das zweite n-Gebiet 3 mit hoher Konzentration gebildet.
  • Der Wärmebehandlungsprozess und der Kontaktbildungsprozess sind dem Prozess zum Bilden des zweiten n-Gebiets mit hoher Konzentration nachgeschaltete Prozesse.
  • In dem Wärmebehandlungsprozess werden durch Durchführen einer Wärmebehandlung Störstellen aktiviert.
  • In dem Kontaktbildungsprozess wird eine Verarbeitung derselben, die als Verarbeitung zum Bilden eines CMOS bekannt ist, durchgeführt, wodurch das erste n-Gebiet 2 mit hoher Konzentration mit einer von der Source-Elektrode und der Drain-Elektrode verbunden wird und das zweite n-Gebiet 3 mit hoher Konzentration mit der anderen von der Source-Elektrode und der Drain-Elektrode verbunden wird.
  • Die Konfiguration der ersten Ausführungsform weist eine Kompatibilität mit dem Herstellungsprozess zum Bilden eines herkömmlichen CMOS auf, der bekannt ist, und dementsprechend kann eine Halbleitervorrichtung bereitgestellt werden, die verhindern kann, dass der Herstellungsprozess zu kompliziert wird.
  • Des Weiteren weist die Konfiguration der ersten Ausführungsform eine Struktur auf, bei der der aus dem n-Gebiet LN mit niedriger Konzentration gebildete Kanal von der Gate-Elektrode 4 umgeben ist, und dementsprechend wird eine Struktur gebildet, bei der der Kanal nicht von Interface-Traps des Gate-Isolierfilms beeinträchtigt wird. Dementsprechend kann aufgrund von Interface-Traps auftretendes Rauschen unterdrückt werden.
  • (Modifikation der ersten Ausführungsform)
  • Obgleich bei der ersten Ausführungsform polykristallines Silicium als das Material der Gate-Elektrode 4 verwendet wird, ist dies nicht einschränkend, und es können auch Titannitrid und Aluminium als das Material für die Gate-Elektrode 4 verwendet werden. In diesem Fall sind die Verwendung von Siliciumoxid als die Hauptkomponente des Materials für den ersten Isolierfilm 5a, den zweiten Isolierfilm 5b und den dritten Isolierfilm 5c und die Verwendung von Hafniumoxid als ein Additiv davon für eine Kombination aus der Gate-Elektrode 4 und dem Gate-Isolierfilm geeignet.
  • (Zweite Ausführungsform)
  • Eine Halbleitervorrichtung gemäß einer zweiten Ausführungsform weist auch die in 1 dargestellte Querschnittsstruktur auf und teilt sich gemeinsam die Struktur der Halbleitervorrichtung gemäß der ersten Ausführungsform. Die Halbleitervorrichtung gemäß der zweiten Ausführungsform unterscheidet sich jedoch hinsichtlich einer Konfiguration, bei der eine Filmdicke T2 des zweiten Isolierfilms 5b und eine Filmdicke T3 des dritten Isolierfilm 5c dicker als eine Filmdicke T1 des ersten Isolierfilms 5a sind, von der ersten Ausführungsform, wie in 11 und 12 dargestellt ist.
  • <Herstellungsprozess der Halbleitervorrichtung>
  • Es wird mittels 13 bis 19 unter Bezugnahme auf 11 und 12 ein Herstellungsprozess zum Herstellen der Halbleitervorrichtung gemäß der zweiten Ausführungsform beschrieben.
  • Der Herstellungsprozess der Halbleitervorrichtung beinhaltet einen Basisgebietbildungsprozess, einen Isolationsbildungsprozess, einen Prozess zur Bildung des gegenüberliegenden Gebiets, einen Prozess zum Abscheiden eines ersten Oxidfilms, einen Prozess zum Ätzen des ersten Oxidfilms, einenProzess zum Entfernen der ersten Maske und einen Prozess zum Abscheiden eines zweiten Oxidfilms. Darüber hinaus sind in dem Herstellungsprozess der Halbleitervorrichtung ein Polysiliciumabscheidungsprozess, ein Prozess zum Entfernen der zweiten Maske, ein Prozess zum Bilden eines n-Gebiets mit niedriger Konzentration, ein Prozess zum Bilden eines zweiten n-Gebiets mit hoher Konzentration, ein Wärmebehandlungsprozess und ein Kontaktbildungsprozess enthalten.
  • Der Basisgebietbildungsprozess, der Isolationsbildungsprozess, der Prozess zur Bildung des gegenüberliegenden Gebiets, der Prozess zum Bilden des n-Gebiets mit niedriger Konzentration, der Prozess zum Bilden des zweiten n-Gebiets mit hoher Konzentration, der Wärmebehandlungsprozess und der Kontaktbildungsprozess sind wie bei der oben beschriebenen ersten Ausführungsform, und dementsprechend wird eine Beschreibung weggelassen.
  • Der Prozess zum Abscheiden des ersten Oxidfilms ist ein dem Prozess zur Bildung des gegenüberliegenden Gebiets nachgeschalteter Prozess.
  • In dem Prozess zum Abscheiden des ersten Oxidfilms wird ein erster Oxidfilm 16a, der später der zweite Isolierfilm 5b und der dritte Isolierfilm 5c wird, durch thermische Oxidation auf dem Siliciumsubstrat 10, dem Basisgebiet 2b und der Hartmaske 12 auf zum Beispiel eine Dicke von ungefähr 14 [nm] abgeschieden, wie in 13 dargestellt ist.
  • Der Prozess zum Ätzen des ersten Oxidfilms ist ein dem Prozess zum Abscheiden des ersten Oxidfilms nachgeschalteter Prozess.
  • In dem Prozess zum Ätzen des ersten Oxidfilms wird durch Fotolithografie an dem in dem Isolationsbildungsprozess rückgeätzten Teil des Siliciumsubstrats 10 und Teilen auf der Umfangsseite von dem in dem Isolationsbildungsprozess rückgeätzten Teil eine dritte Resistmaske 14c gebildet, wie in 14 dargestellt ist.
  • Ferner werden in dem Prozess zum Ätzen des ersten Oxidfilms Teile des ersten Oxidfilm 16a, die nicht durch die dritte Resistmaske 14c bedeckt sind, durch Nassätzen entfernt, wie in 15 dargestellt ist.
  • Der Prozess zum Entfernen der ersten Maske ist ein dem Prozess zum Ätzen des ersten Oxidfilms nachgeschalteter Prozess.
  • In dem Prozess zum Entfernen der ersten Maske wird die dritte Resistmaske 14c entfernt, wie in 16 dargestellt ist.
  • Der Prozess zum Abscheiden des zweiten Oxidfilms ist ein dem Prozess zum Entfernen der ersten Maske nachgeschalteter Prozess.
  • In dem Prozess zum Abscheiden des zweiten Oxidfilms wird ein zweiter Oxidfilm 16b, der später der erste Isolierfilm 5a wird, durch thermische Oxidation auf dem Siliciumsubstrat 10, dem Basisgebiet 2b und der Hartmaske 12 auf zum Beispiel eine Dicke von ungefähr 7 [nm] abgeschieden, wie in 17 dargestellt ist.
  • Der Polysiliciumabscheidungsprozess ist ein dem Prozess zum Abscheiden des zweiten Oxidfilms nachgeschalteter Prozess.
  • In dem Polysiliciumabscheidungsprozess wird Polysilicium 18 durch das CVD-Verfahren auf der Fläche abgeschieden, auf der der zweite Oxidfilm 16b in dem Prozess zum Abscheiden des zweiten Oxidfilms abgeschieden wird, wie in 18 dargestellt ist.
  • Der Maskenentfernungsprozess ist ein dem Polysiliciumabscheidungsprozess nachgeschalteter Prozess. In dem Maskenentfernungsprozess wird das in dem Polysiliciumabscheidungsprozess abgeschiedene Polysilicium 18 durch das CMP-Verfahren planarisiert, wie in 19 dargestellt ist. Ferner wird in dem Maskenentfernungsprozess die in dem Isolationsbildungsprozess strukturierte Hartmaske 12 durch Nassätzen strukturiert, wodurch die Gate-Elektrode 4, der erste Isolierfilm 5a, der zweite Isolierfilm 5b und der dritte Isolierfilm 5c gebildet werden.
  • Gemäß der Konfiguration der zweiten Ausführungsform können durch Variieren der Filmdicke des zweiten Isolierfilms 5b und des dritten Isolierfilms 5c und der Filmdicke des ersten Isolierfilms 5a die erste parasitäre Kapazität CPa und die zweite parasitäre Kapazität CPb reduziert werden. Die erste parasitäre Kapazität CPa ist die zwischen dem gegenüberliegenden Gebiet 2a und der Gate-Elektrode 4 gebildete parasitäre Kapazität. Die zweite parasitäre Kapazität CPb ist die zwischen dem Basisgebiet 2b und der Gate-Elektrode 4 gebildete parasitäre Kapazität. Dementsprechend kann eine geringe Kapazität zwischen der Drain-Elektrode und der Gate-Elektrode 4 erzeugt werden.
  • (Dritte Ausführungsform)
  • Eine Halbleitervorrichtung gemäß einer dritten Ausführungsform weist auch die in 1 dargestellte Querschnittsstruktur auf und teilt sich gemeinsam die Struktur der Halbleitervorrichtung gemäß der ersten Ausführungsform. Die Halbleitervorrichtung gemäß der dritten Ausführungsform unterscheidet sich jedoch von der ersten Ausführungsform hinsichtlich einer Konfiguration, bei der die ersten Filmdicke T3 des dritten Isolierfilms 5c dicker als die Filmdicke T1 des ersten Isolierfilms 5a und der Filmdicke T2 des zweiten Isolierfilms 5b ist, wie in 20 dargestellt ist.
  • <Herstellungsprozess der Halbleitervorrichtung>
  • Es wird anhand von 21 bis 27 unter Bezugnahme auf 20 ein Herstellungsprozess zum Herstellen der Halbleitervorrichtung gemäß der dritten Ausführungsform beschrieben.
  • Der Herstellungsprozess gemäß der dritten Ausführungsform beinhaltet einen Basisgebietbildungsprozess, einen Isolationsbildungsprozess, einen Prozess zur Bildung des gegenüberliegenden Gebiets, einen Prozess zum Abscheiden eines ersten Oxidfilms, einen Prozess zum Ätzen des ersten Oxidfilms, einen Prozess zum Entfernen einer ersten Maske und einen Prozess zum Abscheiden eines zweiten Oxidfilms.
  • Darüber hinaus sind in dem Herstellungsprozess der Halbleitervorrichtung ein Polysiliciumabscheidungsprozess, ein Prozess zum Entfernen einer zweiten Maske, ein Prozess zum Bilden eines n-Gebiets mit niedriger Konzentration, ein Prozess zum Bilden eines zweiten n-Gebiets mit hoher Konzentration, ein Wärmebehandlungsprozess und ein Kontaktbildungsprozess enthalten.
  • Der Basisgebietbildungsprozess, der Isolationsbildungsprozess, der Prozess zur Bildung des gegenüberliegenden Gebiets, der Prozess zum Bilden des n-Gebiets mit niedriger Konzentration, der Prozess zum Bilden des zweiten n-Gebiets mit hoher Konzentration, der Wärmebehandlungsprozess und der Kontaktbildungsprozess sind wie bei der oben beschriebenen ersten Ausführungsform, und dementsprechend wird eine Beschreibung weggelassen.
  • Der Prozess zum Abscheiden des ersten Oxidfilms ist ein dem Prozess zur Bildung des gegenüberliegenden Gebiets nachgeschalteter Prozess.
  • In dem Prozess zum Abscheiden des ersten Oxidfilms wird ein dritter Oxidfilm 16c, der später der dritte Isolierfilm 5c wird, durch thermische Oxidation auf dem Siliciumsubstrat 10, dem Basisgebiet 2b und der Hartmaske 12 auf zum Beispiel eine Dicke von ungefähr 14 (nm) abgeschieden, wie in 21 dargestellt ist.
  • Der Prozess zum Ätzen des ersten Oxidfilms ist ein dem Prozess zum Abscheiden des ersten Oxidfilms nachgeschalteter Prozess.
  • In dem Prozess zum Ätzen des ersten Oxidfilms wird durch Fotolithografie an den Teilen des in dem Prozess zum Abscheiden des ersten Oxidfilms abgeschiedenen dritten Oxidfilms 16c mit Ausnahme des Gebiets, das später das n-Gebiet LN mit niedriger Konzentration wird, und des Gebiets, das der erste Isolierfilm 5a wird, eine vierte Resistmaske 14d gebildet, wie in 22 dargestellt ist.
  • Ferner werden in dem Prozess zum Ätzen des ersten Oxidfilms Teile des dritten Oxidfilms 16c, die nicht durch die vierte Resistmaske 14d bedeckt sind, durch Nassätzen entfernt, wie in 23 dargestellt ist.
  • Der Prozess zum Entfernen der ersten Maske ist ein dem Prozess zum Ätzen des ersten Oxidfilms nachgeschalteter Prozess.
  • In dem Prozess zum Entfernen der ersten Maske wird die vierte Resistmaske 14d entfernt, wie in 24 dargestellt ist.
  • Der Prozess zum Abscheiden des zweiten Oxidfilms ist ein dem Prozess zum Entfernen der ersten Maske nachgeschalteter Prozess.
  • In dem Prozess zum Abscheiden des zweiten Oxidfilms wird ein vierter Oxidfilm 16d, der später der erste Isolierfilm 5a und der zweite Isolierfilm 5b wird, durch thermische Oxidation auf dem Siliciumsubstrat 10, dem Basisgebiet 2b und der Hartmaske 12 auf zum Beispiel eine Dicke von ungefähr 7 [nm] abgeschieden, wie in 25 dargestellt ist.
  • Der Polysiliciumabscheidungsprozess ist ein dem Prozess zum Abscheiden des zweiten Oxidfilms nachgeschalteter Prozess.
  • In dem Polysiliciumabscheidungsprozess wird Polysilicium 18 durch das CVD-Verfahren auf der Fläche abgeschieden, auf der der zweite Oxidfilm 16b in dem Prozess zum Abscheiden des zweiten Oxidfilms abgeschieden wird, wie in 26 dargestellt ist.
  • Der Maskenentfernungsprozess ist ein dem Polysiliciumabscheidungsprozess nachgeschalteter Prozess. In dem Maskenentfernungsprozess wird das in dem Polysiliciumabscheidungsprozess abgeschiedene Polysilicium 18 durch das CMP-Verfahren planarisiert, wie in 27 dargestellt ist. Ferner wird in dem Maskenentfernungsprozess die in dem Isolationsbildungsprozess strukturierte Hartmaske 12 durch Nassätzen strukturiert, wodurch die Gate-Elektrode 4, der erste Isolierfilm 5a, der zweite Isolierfilm 5b und der dritte Isolierfilm 5c gebildet werden.
  • (Vierte Ausführungsform)
  • Eine Halbleitervorrichtung gemäß einer vierten Ausführungsform unterscheidet sich von der ersten Ausführungsform hinsichtlich einer Konfiguration, die mehrere (zwei) n-Gebiete LNa und 1b mit niedriger Konzentration und mehrere (zwei) n-Gebiete 3a und 3b mit hoher Konzentration aufweist, wie in 28 und 29 dargestellt ist.
  • Eine Beschreibung von Teilen, die mit der ersten Ausführungsform gemein sind, kann in der folgenden Beschreibung weggelassen sein.
  • Die beiden n-Gebiete LNa und 1b mit niedriger Konzentration sind mit einem Abstand dazwischen platziert.
  • Die beiden zweiten n-Gebiete 3a und 3b mit hoher Konzentration sind jeweils mit der Fläche der beiden n-Gebiete LNa und 1b mit niedriger Konzentration auf der gegenüberliegenden Seite von der Fläche, die mit dem Basisgebiet 2b in Kontakt ist, in Kontakt. Es sei darauf hingewiesen, dass in den Figuren eine Konfiguration dargestellt ist, bei der das zweite n-Gebiet 3a mit hoher Konzentration mit dem n-Gebiet LNa mit niedriger Konzentration in Kontakt ist und das zweite n-Gebiet 3b mit hoher Konzentration mit dem n-Gebiet LNb mit niedriger Konzentration in Kontakt ist.
  • Dementsprechend sind mehrere n-Gebiete mit hoher Konzentration (zweite n-Gebiete 3a und 3b mit hoher Konzentration) und mehrere n-Gebiete mit niedriger Konzentration (n-Gebiete LNa und 1b mit niedriger Konzentration) in einem ersten n-Gebiet 2 mit hoher Konzentration gestapelt.
  • Gemäß der Konfiguration der vierten Ausführungsform ermöglicht ein Erhöhen der Anzahl von Source-Elektroden eine Erhöhung des elektrischen Stroms durch Vergrößern der Flächeneffizienz im Vergleich zu der Konfiguration der ersten Ausführungsform, und die Größe des Transistors kann eingestellt werden.
  • (Modifikation der vierten Ausführungsform)
  • Obgleich die vierte Ausführungsform eine Konfiguration ist, die zwei n-Gebiete LNa und 1b mit niedriger Konzentration und zwei zweite n-Gebiete 3a und 3b mit hoher Konzentration aufweist, ist dies nicht einschränkend. Das heißt, es kann eine Konfiguration hergestellt werden, die vier n-Gebiete LNa bis 1d mit niedriger Konzentration und vier zweite n-Gebiete 3a bis 3d mit hoher Konzentration aufweist, wie zum Beispiel in 30 und 31 dargestellt ist
  • Gemäß dieser Konfiguration kann elektrischer Strom durch Vergrößern der Flächeneffizienz im Vergleich zu der Konfiguration der vierten Ausführungsform erhöht werden, und die Größe des Transistors kann eingestellt werden.
  • (Fünfte Ausführungsform)
  • Eine Halbleitervorrichtung gemäß einer fünften Ausführungsform unterscheidet sich von der ersten Ausführungsform hinsichtlich einer Konfiguration, bei der die Fläche, an der das erste n-Gebiet 2 mit hoher Konzentration mit der Drain-Elektrode verbunden ist, und die Fläche, an der das zweite n-Gebiet 3 mit hoher Konzentration mit der Source-Elektrode verbunden ist, verschiedene Höhen aufweisen, wie in 32 und 33 dargestellt ist. Des Weiteren befinden sich die beiden Flächen, aus einer orthogonal zu der Stapelrichtung verlaufenden Richtung gesehen, auf verschiedenen Höhen. Eine Beschreibung von Teilen, die mit der ersten Ausführungsform gemein sind, kann in der folgenden Beschreibung weggelassen sein.
  • Das erste n-Gebiet 2 mit hoher Konzentration ist nur das Basisgebiet 2b enthaltend gebildet.
  • Teile des Basisgebiets 2b, die dem n-Gebiet LN mit niedriger Konzentration, der Gate-Elektrode 4, dem ersten Isolierfilm 5a, dem zweiten Isolierfilm 5b oder dem dritten Isolierfilm 5c nicht gegenüberliegen, sind mit der Drain-Elektrode verbunden.
  • Gemäß der Konfiguration der fünften Ausführungsform kann Konstruktionsfreiheit der Halbleitervorrichtung verbessert werden.
  • (Sechste Ausführungsform)
  • Die Halbleitervorrichtung gemäß einer sechsten Ausführungsform unterscheidet sich hinsichtlich einer Konfiguration, bei der die Gate-Elektrode 4 einen Teil, der dem n-Gebiet LN mit niedriger Konzentration gegenüberliegt, und einen Teil, der dem n-Gebiet LN mit niedriger Konfiguration nicht gegenüberliegt, wie aus der Stapelrichtung gesehen, beinhaltet, und einer Konfiguration, die einen vierten Isolierfilm 5d beinhaltet, wie in 34 dargestellt ist, von der ersten Ausführungsform. Eine Beschreibung von Teilen, die mit der ersten Ausführungsform gemein sind, kann in der folgenden Beschreibung weggelassen sein.
  • Die Gate-Elektrode 4 liegt von vier Flächen des n-Gebiets LN mit niedriger Konzentration neben zwei Flächen, die mit dem ersten n-Gebiet 2 mit hoher Konzentration und dem zweiten n-Gebiet 3 mit hoher Konzentration in Kontakt sind, drei Flächen gegenüber.
  • Der vierte Isolierfilm 5d ist mit dem n-Gebiet LN mit niedriger Konzentration, dem ersten n-Gebiet 2 mit hoher Konzentration, dem zweiten n-Gebiet 3 mit hoher Konzentration, der Gate-Elektrode 4, dem ersten Isolierfilm 5a, dem zweiten Isolierfilm 5b und dem dritten Isolierfilm 5c in einer orthogonal zu der Stapelrichtung verlaufenden Richtung in Kontakt. Mindestens eines von Siliciumoxid, Siliciumnitrid und Hafniumoxid wird zum Beispiel als das Material für den vierten Isolierfilm 5d verwendet.
  • Bei der sechsten Ausführungsform wird ein Fall der Verwendung von Siliciumoxid als das Material des vierten Isolierfilms 5d beschrieben.
  • Gemäß der Konfiguration der sechsten Ausführungsform ist eine Konfiguration hergestellt, bei der Gate-Potenzial aus drei Richtungen hinsichtlich des am n-Gebiet LN mit niedriger Konzentration gebildeten Kanals gesteuert wird. Des Weiteren kann eine Konfiguration hergestellt werden, bei der Gate-Potenzial aus einer Richtung oder zwei Richtungen hinsichtlich des Kanals gesteuert wird.
  • Gemäß der Konfiguration der sechsten Ausführungsform kann auch Konstruktionsfreiheit der Halbleitervorrichtung verbessert werden.
  • (Siebte Ausführungsform)
  • Die Halbleitervorrichtung gemäß einer siebten Ausführungsform unterscheidet sich hinsichtlich einer Konfiguration, bei der die Form des n-Gebiets LN mit niedriger Konzentration, wie aus der Stapelrichtung gesehen, kreisförmig ist und die Form der Gate-Elektrode 4, wie aus der Stapelrichtung gesehen, kreisförmig ist, wie in 35 dargestellt ist, von der ersten Ausführungsform.
  • Dementsprechend ist auch die Form des zweiten n-Gebiets 3 mit hoher Konzentration, wie aus der Stapelrichtung gesehen, kreisförmig.
  • Gemäß der Konfiguration der siebten Ausführungsform ist die Form des am n-Gebiet LN mit niedriger Konzentration gebildeten Kanals eine Form, die keine spitzen Ecken aufweist, und dementsprechend gibt es keine Stellen in dem Kanal, an denen das elektrische Feld konzentriert ist, und die Verteilung des elektrischen Felds ist gleichförmig, wodurch ein gleichmäßiger Transistorbetrieb ermöglicht wird.
  • (Achte Ausführungsform)
  • Die Halbleitervorrichtung gemäß einer achten Ausführungsform ist in einem Festkörperbildsensor SCC enthalten, wie in 36 dargestellt ist. Eine Beschreibung von Teilen, die mit der ersten Ausführungsform gemein sind, kann in der folgenden Beschreibung weggelassen sein.
  • Der Festkörperbildsensor SCC ist mit einer ersten Halbleiterschicht 260, einer Zwischenschichtisolierschicht 270, einer zweiten Halbleiterschicht 280, einem n-Polysiliciumpad 290a und einem gemeinsamen Kontakt 290b versehen.
  • Die erste Halbleiterschicht 260 ist eine Halbleiterschicht, in der Pixelschaltungen 210 platziert sind.
  • Die Pixelschaltungen 210 sind mit einer Fotodiode 110, einem Transfertransistor TR und einer floatenden Diffusion 130 versehen.
  • Die Fotodiode 110 führt eine fotoelektrische Umwandlung von einfallendem Licht durch und erzeugt und speichert eine Ladung gemäß der Lichtmenge der fotoelektrischen Umwandlung.
  • Ein Ende (Anodenelektrode) der Fotodiode 110 (fotoelektrischen Umwandlungsvorrichtung) ist geerdet. Das andere Ende (Kathodenelektrode) der Fotodiode 110 ist mit einer Source-Elektrode des Transfertransistors TR verbunden.
  • Der Transfertransistor TR ist so platziert, dass er zwischen der Fotodiode 110 und der floatenden Diffusion 130 angeordnet ist. Die Drain-Elektrode des Transfertransistors TR ist mit der Drain-Elektrode eines Rückstelltransistors und der Gate-Elektrode eines Verstärkungstransistors 150 verbunden.
  • Des Weiteren schaltet der Transfertransistor TR entsprechend Ansteuerungssignalen TGR, die der Gate-Elektrode von einer Zeitsteuereinheit, die aus der Darstellung weggelassen ist, zugeführt werden, einen Transfer von Ladungen von der Fotodiode 110 zu der floatenden Diffusion 130 ein oder aus.
  • Des Weiteren ist die Zwischenschichtverdrahtung 310 auf der Transferseite, die sich durch die Zwischenschichtisolierschicht 270 und die zweite Halbleiterschicht 280 erstreckt, mit dem Transfertransistor TR verbunden, wie in 37 dargestellt ist.
  • Die floatende Diffusion 130 speichert von der Fotodiode 110 über den Transfertransistor TR übertragene Ladungen und wandelt sie in Spannung um. Das heißt, in der Fotodiode 110 gespeicherte Signalladungen werden zu der floatenden Diffusion 130 übertragen.. Es sei darauf hingewiesen, dass die floatende Diffusion 130 an einer Stelle gebildet ist, an der die Drain-Elektrode des Transfertransistors TR, die Source-Elektrode des später beschriebenen Rückstelltransistors 140 und die Gate-Elektrode des später beschriebenen Verstärkungstransistors 150 verbunden sind (Verbindungspunkt).
  • Die Zwischenschichtisolierschicht 270 ist eine Schicht, die auf der ersten Halbleiterschicht 260 gestapelt ist und zwischen der ersten Halbleiterschicht 260 und der zweiten Halbleiterschicht 280 isoliert.
  • Die zweite Halbleiterschicht 280 ist eine Schicht, die auf der Zwischenschichtisolierschicht 270 gestapelt ist, und ist eine Halbleiterschicht, wo der Verstärkungstransistor 150, der eine Halbleitervorrichtung SD beinhaltet, und der Rückstelltransistor 140 platziert sind.
  • Der Verstärkungstransistor 150 ist ein Sourcegeerdeter Transistor, dessen Gate-Elektrode mit der floatenden Diffusion 130 verbunden ist und deren Source-Elektrode geerdet ist.
  • Das n-Polysiliciumpad 290a verbindet vier floatende Diffusionen 130, mit denen vier Pixelschaltungen 210 jeweils versehen sind. Es sei darauf hingewiesen, dass in 36 nur zwei der vier floatenden Diffusionen 130 und Fotodioden dargestellt sind.
  • Der gemeinsame Kontakt 290b verbindet das n-Polysiliciumpad 290a und den Verstärkungstransistor 150.
  • Die erste Halbleiterschicht 260 weist auch mehrere Sensorpixel SP auf, die eine fotoelektrische Umwandlung durchführen. Die mehreren Sensorpixel SP sind mit einem Pixelgebiet der ersten Halbleiterschicht 260 in einer Matrixform versehen. Bei der achten Ausführungsform wird ein Fall beschrieben, in dem sich vier Sensorpixel SP eine Leseschaltung RC teilen, wie in 38 dargestellt ist. Hier bedeutet „sich teilen“, dass die Ausgaben der vier Sensorpixel SP in die gemeinsame Leseschaltung RC eingegeben werden.
  • Die Sensorpixel SP weisen jeweils die gleichen Komponenten auf. In 38 sind den Bezugszeichen der Sensorpixel SP Identifikationszahlen (1, 2, 3, 4) angehängt, um die Komponenten der Sensorpixel SP voneinander zu unterscheiden. Nachfolgend werden in einem Fall, in dem zwischen den Komponenten der Sensorpixel SP unterschieden werden muss, Identifikationszahlen an die Bezugszeichen der Komponenten der Sensorpixel SP angehängt, und in einem Fall, in dem nicht zwischen den Komponenten der Sensorpixel SP unterschieden werden muss, werden keine Identifikationszahlen an die Bezugszeichen der Komponenten der Sensorpixel SP angehängt.
  • Die Sensorpixel SP weisen zum Beispiel jeweils die Fotodiode 110, den Transfertransistor TR und die floatende Diffusion 130 auf.
  • Die floatenden Diffusionen 130, die die sich eine Leseschaltung RC teilenden Sensorpixel SP aufweisen, sind elektrisch miteinander verbunden und sind mit dem Eingangsende der gemeinsamen Leseschaltung RC elektrisch verbunden. Die Leseschaltung RC weist zum Beispiel den Rückstelltransistor 140, den Verstärkungstransistor 150 und einen Auswahltransistor 160 auf. Es sei darauf hingewiesen, dass der Auswahltransistor 160 wie erforderlich weggelassen werden kann. Die Source (das Ausgangsende der Leseschaltung RC) des Auswahltransistors 160 ist mit einer vertikalen Signalleitung 170 elektrisch verbunden. Das Gate des Auswahltransistors 160 ist mit einer Pixelansteuerungsleitung (aus der Darstellung weggelassen) elektrisch verbunden.
  • Die Source (das Ausgangsende der Leseschaltung RC) des Verstärkungstransistors 150 ist mit der vertikalen Signalleitung 170 elektrisch verbunden. Ein FD-Transferschalttransistor FDG ist zwischen der Source des Rückstelltransistors 140 und dem Gate des Verstärkungstransistors 150 vorgesehen. Das Gate des Verstärkungstransistors 150 ist mit der Source des FD-Transferschalttransistors FDG elektrisch verbunden.
  • Der FD-Transferschalttransistor FDG wird beim Schalten von Umwandlungseffizienz verwendet. Im Allgemeinen sind Pixelsignale beim Aufnehmen von Bildern an dunklen Orten sehr klein. Basierend auf Q = CV ist, wenn die Kapazität (FD-Kapazität C) der floatenden Diffusion 130 bei Durchführung einer Ladung-zu-Spannung-Umwandlung groß ist, V zum Zeitpunkt der Umwandlung der Spannung am Verstärkungstransistor 150 klein. Umgekehrt ist an hellen Orten das Pixelsignal groß, und wenn die FD-Kapazität C groß ist, kann die floatende Diffusion 130 nicht die gesamte Ladung von der Fotodiode 110 aufnehmen. Ferner ist erforderlich, dass die FD-Kapazität C groß ist, so dass V zum Zeitpunkt der Umwandlung in Spannung am Verstärkungstransistor 150 nicht zu groß ist (das heißt kleiner wird). Angesichts dessen nimmt, wenn der FD-Transferschalttransistor FDG eingeschaltet wird, die Gate-Kapazität um die des FD-Transferschalttransistors FDG zu, und dementsprechend nimmt die gesamte FD-Kapazität C zu. Wenn der FD-Transferschalttransistor FDG abgeschaltet wird, nimmt umgekehrt die gesamte FD-Kapazität C ab. Somit kann die FD-Kapazität C durch Ein- und Ausschalten des FD-Transferschalttransistors FDG variiert werden, und die Umwandlungseffizienz kann geschaltet werden.
  • 39 stellt ein Beispiel für eine Verbindungsanordnung mehrerer Leseschaltungen RC und mehrerer vertikaler Signalleitungen 170 dar. In einem Fall, in dem die mehreren Leseschaltungen RC so platziert sind, dass sie in der Richtung angeordnet sind, in der sich die vertikalen Signalleitungen 170 erstrecken (zum Beispiel in der Spaltenrichtung), kann eine der mehreren vertikalen Signalleitungen 170 jeder Leseschaltung RC zugeordnet werden. In einem Fall, in dem vier Leseschaltungen RC so platziert sind, dass sie in der Richtung angeordnet sind, in der sich die vertikalen Signalleitungen 170 erstrecken (zum Beispiel in der Spaltenrichtung), kann zum Beispiel eine der vier vertikalen Signalleitungen 170 jeder der Leseschaltungen RC zugeordnet werden, wie in 39 dargestellt ist. Es sei darauf hingewiesen, dass in 39 Identifikationszahlen (1, 2, 3, 4) an den Bezugszeichen der vertikalen Signalleitung 170 angehängt sind, um zwischen den vertikalen Signalleitungen 170 zu unterscheiden.
  • Die Halbleitervorrichtung SD weist das n-Gebiet LN mit niedriger Konzentration, das erste n-Gebiet 2 mit hoher Konzentration, das zweite n-Gebiet 3 mit hoher Konzentration, die Gate-Elektrode 4, eine Abschirmelektrode 320, den ersten Isolierfilm 5a, den zweiten Isolierfilm 5b und einen fünften Isolierfilm 5e auf, wie in 1 und in 2 und in 37 und 40 dargestellt ist. In 37 sind das erste n-Gebiet 2 mit hoher Konzentration, das zweite n-Gebiet 3 mit hoher Konzentration und der zweite Isolierfilm 5b aus der Darstellung weggelassen.
  • Das n-Gebiet LN mit niedriger Konzentration ist unter Verwendung eines Materials gebildet, das zum Beispiel eine Störstellenkonzentration von 10 keV/1E18 (cm-2) oder darunter aufweist.
  • Des Weiteren ist die Form des n-Gebiets LN mit niedriger Konzentration ein Quader.
  • Wie aus der Stapelrichtung, die die Richtung ist, in der das n-Gebiet LN mit niedriger Konzentration, das erste n-Gebiet 2 mit hoher Konzentration und das zweite n-Gebiet 3 mit hoher Konzentration gestapelt sind, gesehen, ist das n-Gebiet LN mit niedriger Konzentration ein Quadrat, das zwei Seiten, die parallel zu der Stapelrichtung verlaufen, und zwei Seiten, die orthogonal zu der Stapelrichtung verlaufen, aufweist.
  • Das erste n-Gebiet 2 mit hoher Konzentration ist unter Verwendung eines Materials gebildet, das eine Störstellenkonzentration aufweist, die größer als die des n-Gebiets LN mit niedriger Konzentration ist. Des Weiteren ist das erste n-Gebiet 2 mit hoher Konzentration mit einer von einer Source-Elektrode und einer Drain-Elektrode verbunden.
  • Das zweite n-Gebiet 3 mit hoher Konzentration ist unter Verwendung eines Materials gebildet, das eine größere Störstellenkonzentration als die des n-Gebiets LN mit niedriger Konzentration hat. Des Weiteren ist das zweite n-Gebiet 3 mit hoher Konzentration mit der anderen von der Source-Elektrode und der Drain-Elektrode verbunden.
  • Das erste n-Gebiet 2 mit hoher Konzentration und das zweite n-Gebiet 3 mit hoher Konzentration sind in einer orthogonal zu der Richtung, in der die erste Halbleiterschicht 260 und die zweite Halbleiterschicht 280 gestapelt sind, verlaufenden Richtung gestapelt, wobei das n-Gebiet LN mit niedriger Konzentration dazwischen angeordnet ist. Es sei darauf hingewiesen, dass in 40 die orthogonal zu der Richtung, in der die erste Halbleiterschicht 260 und die zweite Halbleiterschicht 280 gestapelt sind, verlaufende Richtung als „Orthogonalrichtung“ bezeichnet ist. Eine in 40 dargestellte Abstandshalterschicht 420 wird später beschrieben
  • Die Gate-Elektrode 4 liegt mindestens einem Teil des n-Gebiets LN mit niedriger Konzentration gegenüber. Insbesondere liegt die Gate-Elektrode 4 mindestens einem Teil des n-Gebiets LN mit niedriger Konzentration, wie aus der Stapelrichtung und der Orthogonalrichtung gesehen, gegenüber.
  • Die Gate-Elektrode 4 ist auch mit der floatenden Diffusion 130 verbunden und durch eine Zwischenschichtverdrahtung 330 auf der Gate-Seite, die sich durch die Zwischenschichtisolierschicht 270 und die zweite Halbleiterschicht 280 erstreckt, mit der ersten Halbleiterschicht 260 elektrisch verbunden. Es sei darauf hingewiesen, dass die Zwischenschichtverdrahtung 330 auf der Gate-Seite eine Verdrahtung ist, die die Gate-Elektrode 4 und die erste Halbleiterschicht 260 elektrisch verbindet.
  • Ferner ist die Gate-Elektrode 4 in Form des Buchstabens L gebildet, der, wie aus der Stapelrichtung gesehen, zwei orthogonale Seiten aufweist. Eine der beiden Seiten der Gate-Elektrode 4 von zwei Seiten (CNa, CNb) des n-Gebiets LN mit niedriger Konzentration, die parallel zu der Stapelrichtung verlaufen, liegt der Seite CNb, die, wie aus der Stapelrichtung gesehen, weiter von der ersten Halbleiterschicht 260 weg ist, gegenüber. Die andere der beiden Seiten der Gate-Elektrode 4 von zwei Seiten (CNc, CNd) des n-Gebiets LN mit niedriger Konzentration, die orthogonal zu der Stapelrichtung verlaufen, liegt der Seite CNc, die sich, wie aus der Stapelrichtung gesehen, näher an der Zwischenschichtverdrahtung 330 auf der Gate-Seite befindet, gegenüber.
  • Die Abschirmelektrode 320 liegt an einem Teil, der von dem Teil verschieden ist, dem die Gate-Elektrode 4 gegenüberliegt, mindestens einem Teil des n-Gebiets LN mit niedriger Konzentration gegenüber. Insbesondere liegt die Abschirmelektrode 320, wie aus der Stapelrichtung und der orthogonalen Richtung gesehen, mindestens einem Teil des n-Gebiets LN mit niedriger Konzentration gegenüber und liegt an einem Teil, der von dem Teil, dem die Gate-Elektrode 4 gegenüberliegt, verschieden ist, mindestens einem Teil des n-Gebiets LN mit niedriger Konzentration gegenüber. Des Weiteren ist die Abschirmelektrode 320 beispielsweise unter Verwendung einer Verdrahtung 340 auf der Abschirmungsseite mit einem Teil elektrisch verbunden, der von der ersten Halbleiterschicht 260 und der zweiten Halbleiterschicht 280 (zum Beispiel einer aus der Darstellung weggelassenen Halbleiterschicht, die über der zweiten Halbleiterschicht 280 gestapelt ist) verschieden ist. Es sei darauf hingewiesen, dass die Verdrahtung 340 auf der Abschirmungsseite eine Verdrahtung zum elektrischen Verbinden der Abschirmelektrode 320 mit einer Halbleiterschicht, die von der ersten Halbleiterschicht 260 und der zweiten Halbleiterschicht 280 verschieden ist, ist.
  • Bei der achten Ausführungsform wird ein Fall einer Konfiguration beschrieben, bei der die Abschirmelektrode 320 durch Verbinden der Verdrahtung 340 auf der Abschirmungsseite mit der Abschirmelektrode 320 auf ein festes Potenzial, wie zum Beispiel GND-Potenzial oder dergleichen, eingestellt ist.
  • Ferner ist die Abschirmelektrode 320 in Form des Buchstabens L gebildet, der, wie aus der Stapelrichtung gesehen, zwei orthogonale Seiten aufweist. Eine der beiden Seiten der Abschirmelektrode 320 von zwei Seiten (CNa, CNb) des n-Gebiets LN mit niedriger Konzentration, die parallel zu der Stapelrichtung verlaufen, liegt der Seite CNa, die sich, wie aus der Stapelrichtung gesehen, näher an der ersten Halbleiterschicht 260 befindet, gegenüber. Die andere der beiden Seiten der Abschirmelektrode 320 von zwei Seiten des n-Gebiets LN mit niedriger Konzentration, die orthogonal zu der Stapelrichtung verlaufen, liegt der Seite CNd, die sich, wie aus der Stapelrichtung gesehen, näher an der Zwischenschichtverdrahtung 310 auf der Transferseite befindet, gegenüber.
  • Somit liegen die Gate-Elektrode 4 und die Abschirmelektrode 320, wie aus der Stapelrichtung, die die Richtung ist, in der das n-Gebiet LN mit niedriger Konzentration, das erste n-Gebiet 2 mit hoher Konzentration und das zweite n-Gebiet 3 mit hoher Konzentration gestapelt sind, gesehen, den vier Seiten des n-Gebiets LN mit niedriger Konzentration (CNa bis CNd) gegenüber.
  • Der erste Isolierfilm 5a ist so platziert, dass er zwischen der Gate-Elektrode 4 und dem n-Gebiet LN mit niedriger Konzentration angeordnet ist.
  • Der zweite Isolierfilm 5b ist so platziert, dass er zwischen der Gate-Elektrode 4 und dem ersten n-Gebiet 2 mit hoher Konzentration angeordnet ist.
  • Der fünfte Isolierfilm 5e ist so platziert, dass er zwischen der Abschirmelektrode 320 und dem n-Gebiet LN mit niedriger Konzentration angeordnet ist.
  • Mindestens eines von zum Beispiel Siliciumoxid, Siliciumnitrid und Hafniumoxid wird als das Material für den fünften Isolierfilm 5e verwendet.
  • <Herstellungsprozess des Festkörperbildsensors>
  • Ein Herstellungsprozess zum Herstellen des Festkörperbildsensors SCC gemäß der achten Ausführungsform wird anhand von 41 bis 55 unter Bezugnahme auf 36 bis 40 beschrieben.
  • Bei dem Herstellungsprozess des Festkörperbildsensors SCC werden ein erster Zwischenschichtisolierfilm 270a und ein zweiter Zwischenschichtisolierfilm 270b zum Bilden der Zwischenschichtisolierschicht 270 auf einem (zum Beispiel unter Verwendung von Si gebildeten) ersten Halbleitersubstrat 260a gebildet, um die erste Halbleiterschicht 260 zu bilden, wie in 41 dargestellt ist. Es sei darauf hingewiesen, dass der erste Zwischenschichtisolierfilm 270a zum Beispiel aus einem Oxidfilm gebildet wird. Des Weiteren wird der zweite Zwischenschichtisolierfilm 270b zum Beispiel aus einem Oxidfilm oder einem Nitridfilm gebildet. Als Nächstes wird ein fünfter Basisisolierfilm 410 zum Bilden des fünften Isolierfilms 5e auf einem (zum Beispiel unter Verwendung von Si gebildeten) Kanalhalbleitersubstrat 400 gebildet, um das n-Gebiet LN mit niedriger Konzentration zu bilden, wie in 42 dargestellt ist. Es sei darauf hingewiesen, dass der fünfte Basisisolierfilm 410 zum Beispiel aus einem Oxidfilm gebildet wird.
  • Ferner wird auf der der Fläche, die dem Kanalhalbleitersubstrat 400 gegenüberliegt, gegenüberliegenden Fläche des fünften Basisisolierfilms 410 eine Abschirmelektrodenmaterialschicht 320a zum Bilden der Abschirmelektrode 320 auf der gesamten Fläche davon gebildet, wie in 43 dargestellt ist. Es sei darauf hingewiesen, dass die Abschirmelektrodenmaterialschicht 320a zum Beispiel unter Verwendung von polykristallinem Silicium gebildet ist.
  • Als Nächstes wird auf der der Fläche, die dem fünften Basisisolierfilm 410 gegenüberliegt, gegenüberliegenden Fläche der Abschirmelektrodenmaterialschicht 320a ein dritter Zwischenschichtisolierfilm 270c gebildet, durch den die Zwischenschichtisolierschicht 270 gebildet wird, indem auf die gesamte Fläche davon ein zweiter Zwischenschichtisolierfilm 270b aufgebracht wird, wie in 44 dargestellt ist. Es sei darauf hingewiesen, dass der dritte Zwischenschichtisolierfilm 270c zum Beispiel aus einem Oxidfilm gebildet wird.
  • Danach wird der gestapelte Körper aus dem Kanalhalbleitersubstrat 400, dem fünften Basisisolierfilm 410, der Abschirmelektrodenmaterialschicht 320a und dem dritten Zwischenschichtisolierfilm 270c in der Stapelrichtung umgedreht, wie in 45 dargestellt ist, und ferner werden der dritte Zwischenschichtisolierfilm 270c und der zweite Zwischenschichtisolierfilm 270b aufeinander aufgebracht, wie in 46 dargestellt ist.
  • Als Nächstes wird das Kanalhalbleitersubstrat 400 auf eine Dicke zum Bilden des n-Gebiets LN mit niedriger Konzentration poliert, wie in 47 dargestellt ist, wonach das Kanalhalbleitersubstrat 400 und der fünfte Basisisolierfilm 410 geätzt werden, wobei das dem n-Gebiet LN mit niedriger Konzentration entsprechende Gebiet verbleibt, wie in 48 dargestellt ist.
  • Ferner wird die Abschirmelektrodenmaterialschicht 320a geätzt, wobei die Abschirmelektrodenmaterialschicht 320a, ein Teil zum Bilden einer der beiden Seiten, die die Abschirmelektrode 320 hat, verbleibt, wie in 49 dargestellt ist.
  • Als Nächstes wird auf der Fläche des dritten Zwischenschichtisolierfilms 270c, die der dem zweiten Zwischenschichtisolierfilm 270b gegenüberliegenden Fläche gegenüberliegt, ein zweiter Schichtmaterialisolierfilm 280a zum Bilden der zweiten Halbleiterschicht 280 auf der gesamten Fläche davon gebildet, um das gesamte Kanalhalbleitersubstrat 400, den fünften Basisisolierfilm 410 und die Abschirmelektrodenmaterialschicht 320a darin einzubetten, wie in 50 dargestellt ist. Es sei darauf hingewiesen, dass der zweite Schichtmaterialisolierfilm 280a zum Beispiel aus einem Oxidfilm gebildet wird.
  • Wie in 51 dargestellt ist, werden danach die Teile des zweiten Schichtmaterialisolierfilms 280a, wo die Gate-Elektrode 4 und die Abschirmelektrode 320, die den beiden Seiten (CNc, CNd) orthogonal zu der Stapelrichtung des n-Gebiets LN mit niedriger Konzentration gegenüberliegen, gebildet werden sollen, rückgeprägt.
  • Als Nächstes wird ein fünfter Seitenisolierfilm 411, der ein Teil ist, der den ersten Isolierfilm 5a und den Teil des fünften Isolierfilms 5e, der den fünften Isolierfilm 5e zusammen mit dem fünften Basisisolierfilm 410 bildet, gebildet, wie in 52 dargestellt ist.
  • Wie in 53 dargestellt ist, wird ferner ein Elektrodenmaterial 4a auf der Gate-Seite an einem Teil gebildet, an dem die Gate-Elektrode 4 gebildet werden soll. Ferner wird ein Elektrodenmaterial 320b auf der Abschirmungsseite an einen Teil gebildet, an dem die andere der beiden Seiten, die die Abschirmelektrode 320 hat, gebildet werden soll.
  • Als Nächstes werden, wie in 54 dargestellt ist, Abstandshalterschichten 420 an jeder von zwei Flächen der einen Seite von den beiden Seiten, die die Gate-Elektrode 4 hat, die dem daran anschließenden n-Gebiet LN mit niedriger Konzentration gegenüberliegt, gebildet. Ferner werden das erste n-Gebiet 2 mit hoher Konzentration und das zweite n-Gebiet 3 mit hoher Konzentration zum Beispiel durch Ioneninjektion in einen in der Stapelrichtung dem n-Gebiet LN mit niedriger Konzentration gegenüberliegenden Teil, gebildet.
  • Danach wird ein dritter Schichtmaterialisolierfilm 280b zum Bilden der zweiten Halbleiterschicht 280 zusammen mit dem zweiten Schichtmaterialisolierfilm 280a gebildet, wobei die Gate-Elektrode 4 und die Abstandshalterschicht 420 eingebettet werden, wie in 55 dargestellt ist. Es sei darauf hingewiesen, dass der dritte Schichtmaterialisolierfilm 280b zum Beispiel aus einem Oxidfilm gebildet wird. Ferner wird ein mit der Gate-Elektrode 4 und der Abschirmelektrode 320 in Verbindung stehendes Kontaktloch gebildet, und es wird ein Leiter (zum Beispiel Wolfram) verwendet, um die Zwischenschichtverdrahtung 330 auf der Gate-Seite und die Verdrahtung 340 auf der Abschirmungsseite zu bilden.
  • Gemäß der Konfiguration der achten Ausführungsform sind die Elektroden (die Gate-Elektrode 4 und die Abschirmelektrode 320), die dem n-Gebiet LN mit niedriger Konzentration gegenüberliegen, zweigeteilt, und es wird für die Abschirmelektrode 320 ein festes Potenzial eingestellt, das eine Abschirmung gegen elektrische Felder von benachbarten Strukturen mit verschiedenen Potenzialen (der Zwischenschichtverdrahtung 310 auf der Transferseite und der Zwischenschichtverdrahtung 330 auf der Gate-Seite) ermöglicht. Dementsprechend kann der Abfall der Schwellenspannung, der darauf zurückzuführen ist, dass aus allen Richtungen die gleiche Vorspannung an das n-Gebiet LN mit niedriger Konzentration angelegt wird, unterbunden werden.
  • Gemäß der Konfiguration der achten Ausführungsform ermöglicht ferner zum Beispiel ein Einstellen eines Potenzials, das von dem der Gate-Elektrode 4 verschieden ist (Potenzials, das von dem GND-Potenzial verschieden ist) für die Abschirmelektrode 320 eine optionale Steuerung der Schwellenspannung.
  • Es kommt aufgrund des folgenden Faktors zu einem Abfall der Schwellenspannung.
  • Im Fall einer integralen Struktur, bei der die Elektroden, die dem n-Gebiet LN mit niedriger Konzentration gegenüberliegen, nicht unterteilt sind, fungieren die einander gegenüberliegenden Elektroden als ein rückseitiges Gate bezüglich einander, und der Vorspannungsbetrag zum Aufheben und Umdrehen von Raumladung in dem Kanal (n-Gebiet LN mit niedriger Konzentration) fällt ab. Dementsprechend fällt die Schwellenspannung stark ab, und ein Steuern der Schwellenspannung innerhalb eines angemessenen Bereichs wird schwierig.
  • (Modifikation der achten Ausführungsform)
  • Obgleich die achte Ausführungsform zum Beispiel eine Konfiguration aufweist, bei der zwischen der Gate-Elektrode 4 und der Zwischenschichtverdrahtung 330 auf der Gate-Seite ein Abstand vorliegt, wie in 37 dargestellt ist, ist dies nicht einschränkend, und es kann eine Konfiguration hergestellt werden, bei der die Gate-Elektrode 4 und die Zwischenschichtverdrahtung 330 auf der Gate-Seite in Kontakt sind.
  • (Neunte Ausführungsform)
  • Der Festkörperbildsensor gemäß einer neunten Ausführungsform unterscheidet sich hinsichtlich der Konfiguration der Gate-Elektrode 4 und der Abschirmelektrode 320, wie in 56 dargestellt ist, von der achten Ausführungsform. Eine Beschreibung von Teilen, die mit der achten Ausführungsform gemein sind, kann in der folgenden Beschreibung weggelassen sein.
  • Die Gate-Elektrode 4 ist in Form des Buchstabens C gebildet, mit zwei parallelen Seiten und einer orthogonal zu den beiden parallelen Seiten verlaufenden Seite, wie aus der Stapelrichtung gesehen. Die beiden parallelen Seiten, die die Gate-Elektrode 4 hat, liegen den beiden Seiten (CNa, CNb) des n-Gebiets LN mit niedriger Konzentration, die parallel zu der Stapelrichtung verlaufen, wie aus der Stapelrichtung gesehen, gegenüber. Die eine Seite, die orthogonal zu den beiden parallelen Seiten der Gate-Elektrode 4 verläuft, liegt der einen Seite CNc der beiden Seiten (CNc, CNd) des n-Gebiets LN mit niedriger Konzentration, orthogonal zu der Stapelrichtung, die sich näher an der Zwischenschichtverdrahtung 330 auf der Gate-Seite befindet, wie aus der Stapelrichtung gesehen, gegenüber.
  • Die Abschirmelektrode 320 ist, wie aus der Stapelrichtung gesehen, nur auf einer Seite linear gebildet. Die eine Seite der Abschirmelektrode 320 liegt der einen Seite CNd von den beiden Seiten (CNc, CNd) des n-Gebiets LN mit niedriger Konzentration, orthogonal zu der Stapelrichtung, die sich näher an der Zwischenschichtverdrahtung 310 auf der Transferseite befindet, wie aus der Stapelrichtung gesehen, gegenüber.
  • Aufgrund des Obigen liegen die Gate-Elektrode 4 und die Abschirmelektrode 320 den vier Seiten (CNa bis CNd) des n-Gebiets LN mit niedriger Konzentration, wie aus der Stapelrichtung gesehen, die die Richtung ist, in der das n-Gebiet LN mit niedriger Konzentration, das erste n-Gebiet 2 mit hoher Konzentration und das zweite n-Gebiet 3 mit hoher Konzentration gestapelt sind, gegenüber.
  • Gemäß der Konfiguration der neunten Ausführungsform sind die Elektroden (Gate-Elektrode 4 und Abschirmelektrode 320), die dem n-Gebiet LN mit niedriger Konzentration gegenüberliegen, zweigeteilt, und es wird für die Abschirmelektrode 320 ein festes Potenzial eingestellt, das eine Abschirmung gegen elektrische Felder von benachbarten Strukturen mit verschiedenen Potenzialen (der Zwischenschichtverdrahtung 310 auf der Transferseite und der Zwischenschichtverdrahtung 330 auf der Gate-Seite) ermöglicht. Dementsprechend kann der Abfall der Schwellenspannung, der darauf zurückzuführen ist, dass aus allen Richtungen die gleiche Vorspannung an das n-Gebiet LN mit niedriger Konzentration angelegt wird, unterbunden werden.
  • Gemäß der Konfiguration der neunten Ausführungsform ermöglicht ferner zum Beispiel ein Einstellen eines Potenzials, das von dem der Gate-Elektrode 4 verschieden ist (Potenzials, das von dem GND-Potenzial verschieden ist) für die Abschirmelektrode 320 eine optionale Steuerung der Schwellenspannung.
  • (Zehnte Ausführungsform)
  • Der Festkörperbildsensor gemäß einer zehnten Ausführungsform unterscheidet sich von der achten Ausführungsform hinsichtlich der Konfiguration der Gate-Elektrode 4 und der Abschirmelektrode 320, wie in 57 dargestellt ist. Eine Beschreibung von Teilen, die mit der achten Ausführungsform gemein sind, kann in der folgenden Beschreibung weggelassen sein.
  • Die Gate-Elektrode 4 ist in Form des Buchstabens L gebildet, der, wie aus der Stapelrichtung gesehen, zwei orthogonale Seiten aufweist. Eine der beiden Seiten der der Gate-Elektrode 4 von zwei Seiten (CNa, CNb) des n-Gebiets LN mit niedriger Konzentration, die parallel zu der Stapelrichtung verlaufen, liegt der Seite CNa, die sich, wie aus der Stapelrichtung gesehen, näher an der ersten Halbleiterschicht 260 befindet, gegenüber. Die andere der beiden Seiten der Gate-Elektrode 4, von den beiden Seiten (CNc, CNd) des n-Gebiets LN mit niedriger Konzentration, die orthogonal zu der Stapelrichtung verlaufen, liegt der einen Seite CNc, die sich näher an der Zwischenschichtverdrahtung 330 auf der Gate-Seite befindet, gegenüber.
  • Die Abschirmelektrode 320 ist, wie aus der Stapelrichtung gesehen, nur auf einer Seite linear gebildet. Die eine Seite der Abschirmelektrode 320 liegt der einen Seite CNd von den beiden Seiten (CNc, CNd) des n-Gebiets LN mit niedriger Konzentration, orthogonal zu der Stapelrichtung, die sich näher an der Zwischenschichtverdrahtung 310 auf der Transferseite befindet, gegenüber. Aufgrund des Obigen liegen die Gate-Elektrode 4 und die Abschirmelektrode 320 drei Seiten (CNa, CNc, CNd) des n-Gebiets LN mit niedriger Konzentration, wie aus der Stapelrichtung gesehen, die die Richtung ist, in der das n-Gebiet LN mit niedriger Konzentration, das erste n-Gebiet 2 mit hoher Konzentration und das zweite n-Gebiet 3 mit hoher Konzentration gestapelt sind, gegenüber.
  • Gemäß der Konfiguration der zehnten Ausführungsform sind die Elektroden (Gate-Elektrode 4 und Abschirmelektrode 320), die dem n-Gebiet LN mit niedriger Konzentration gegenüberliegen, zweigeteilt, und es wird für die Abschirmelektrode 320 ein festes Potenzial eingestellt, das eine Abschirmung gegen elektrische Felder von benachbarten Strukturen mit verschiedenen Potenzialen (der Zwischenschichtverdrahtung 310 auf der Transferseite und der Zwischenschichtverdrahtung 330 auf der Gate-Seite) ermöglicht. Dementsprechend kann der Abfall der Schwellenspannung, der darauf zurückzuführen ist, dass aus allen Richtungen die gleiche Vorspannung an das n-Gebiet LN mit niedriger Konzentration angelegt wird, unterbunden werden.
  • Gemäß der Konfiguration der zehnten Ausführungsform ermöglicht ferner zum Beispiel ein Einstellen eines Potenzials, das von dem der Gate-Elektrode 4 verschieden ist (Potenzials, das von dem GND-Potenzial verschieden ist) für die Abschirmelektrode 320 eine optionale Steuerung der Schwellenspannung.
  • (Elfte Ausführungsform)
  • Der Festkörperbildsensor gemäß einer elften Ausführungsform unterscheidet sich von der achten Ausführungsform hinsichtlich der Konfiguration der Gate-Elektrode 4 und der Abschirmelektrode 320, wie in 58 dargestellt ist. Eine Beschreibung von Teilen, die mit der achten Ausführungsform gemein sind, kann in der folgenden Beschreibung weggelassen sein.
  • Die Gate-Elektrode 4 ist, wie aus der Stapelrichtung gesehen, nur auf einer Seite linear ausgebildet. Wie aus der Stapelrichtung gesehen liegt die eine Seite der Gate-Elektrode 4 der einen Seite CNc von den beiden Seiten (CNc, CNd) des n-Gebiets LN mit niedriger Konzentration, orthogonal zu der Stapelrichtung, die sich näher an der Zwischenschichtverdrahtung 330 auf der Gate-Seite befindet, gegenüber.
  • Die Abschirmelektrode 320 ist in Form des Buchstabens L gebildet, der, wie aus der Stapelrichtung gesehen, zwei orthogonale Seiten aufweist. Eine der beiden Seiten der Abschirmelektrode von zwei Seiten (CNa, CNb) des n-Gebiets LN mit niedriger Konzentration, die parallel zu der Stapelrichtung verlaufen, liegt der einen Seite CNa, die sich, wie aus der Stapelrichtung gesehen, näher an der ersten Halbleiterschicht 260 befindet, gegenüber. Die andere der beiden Seiten der Abschirmelektrode 320 von den beiden (CNc, CNd) des n-Gebiets LN mit niedriger Konzentration, die orthogonal zu der Stapelrichtung verlaufen, liegt der einen Seite CNd, die sich näher an der Zwischenschichtverdrahtung 330 auf der Transferseite befindet, gegenüber.
  • Aufgrund des Obigen liegen die Gate-Elektrode 4 und die Abschirmelektrode 320 drei Seiten (CNa, CNc, CNd) des n-Gebiets LN mit niedriger Konzentration, wie aus der Stapelrichtung gesehen, die die Richtung ist, in der das n-Gebiet LN mit niedriger Konzentration, das erste n-Gebiet 2 mit hoher Konzentration und das zweite n-Gebiet 3 mit hoher Konzentration gestapelt sind, gegenüber
  • Gemäß der Konfiguration der elften Ausführungsform sind die Elektroden (Gate-Elektrode 4 und Abschirmelektrode 320), die dem n-Gebiet LN mit niedriger Konzentration gegenüberliegen, zweigeteilt, und es wird für die Abschirmelektrode 320 ein festes Potenzial eingestellt, das eine Abschirmung gegen elektrische Felder von benachbarten Strukturen mit verschiedenen Potenzialen (der Zwischenschichtverdrahtung 310 auf der Transferseite und der Zwischenschichtverdrahtung 330 auf der Gate-Seite) ermöglicht. Dementsprechend kann der Abfall der Schwellenspannung, der darauf zurückzuführen ist, dass aus allen Richtungen die gleiche Vorspannung an das n-Gebiet LN mit niedriger Konzentration angelegt wird, unterbunden werden.
  • Gemäß der Konfiguration der elften Ausführungsform ermöglicht ferner zum Beispiel ein Einstellen eines Potenzials, das von dem der Gate-Elektrode 4 verschieden ist (Potenzials, das von dem GND-Potenzial verschieden ist) für die Abschirmelektrode 320 eine optionale Steuerung der Schwellenspannung.
  • (Zwölfte Ausführungsform)
  • Der Festkörperbildsensor gemäß der zwölften Ausführungsform unterscheidet sich von der achten Ausführungsform hinsichtlich der Konfiguration der Gate-Elektrode 4, der Abschirmelektrode 320 und des fünften Isolierfilms 5e, wie in 59 dargestellt ist. Eine Beschreibung von Teilen, die mit der achten Ausführungsform gemein sind, kann in der folgenden Beschreibung weggelassen sein.
  • Bei dem Festkörperbildsensor SCC gemäß der zwölften Ausführungsform sind die Gate-Elektrode 4 und die Abschirmelektrode 320 integriert. Die integrierte Gate-Elektrode 4 und Abschirmelektrode 320 sind in Form eines Vierkantrohrs gebildet und umgeben das n-Gebiet LN mit niedriger Konzentration, wie aus der Stapelrichtung gesehen.
  • Die Gate-Elektrode 4 weist zwei parallele Seiten auf, wie aus der Stapelrichtung gesehen. Die beiden parallelen Seiten, die die Gate-Elektrode 4 hat, liegen den beiden Seiten (CNa, CNb) des n-Gebiets LN mit niedriger Konzentration, die parallel zu der Stapelrichtung verlaufen, wie aus der Stapelrichtung gesehen, gegenüber
  • Die Abschirmelektrode 320 weist, wie aus der Stapelrichtung gesehen, zwei parallele Seiten auf. Die beiden parallelen Seiten, die die Abschirmelektrode 320 hat, liegen den beiden Seiten (CNc, CNd) des n-Gebiets LN mit niedriger Konzentration, die orthogonal zu der Stapelrichtung verlaufen, in der Stapelrichtung gesehen, gegenüber.
  • Die Dicke des fünften Isolierfilms 5e ist dicker als die Dicke des ersten Isolierfilms 5a. Bei der zwölften Ausführungsform wird als Beispiel eine Konfiguration beschrieben, bei der die Dicke des fünften Isolierfilms 5e nicht kleiner als das Doppelte der Dicke des ersten Isolierfilms 5a ist.
  • Gemäß der Konfiguration der zwölften Ausführungsform wird dadurch, dass der fünfte Isolierfilm 5e dicker als der erste Isolierfilm 5a gemacht wird, die Kanallänge des n-Gebiets LN mit niedriger Konzentration durch die Strukturabmessungen der Gate-Elektrode 4 entlang der orthogonalen Richtung definiert, selbst wenn eine Abweichung bei der Länge der Abschirmelektrode 320 besteht. Dementsprechend kann eine Abweichung der Eigenschaften des Verstärkungstransistor 150 aufgrund einer Abweichung der Länge der Abschirmelektrode 320 unterbunden werden.
  • Gemäß der Konfiguration der zwölften Ausführungsformen kann ferner die Abschirmelektrode 320 gegen elektrische Felder von benachbarten Strukturen mit verschiedenen Potenzialen (Zwischenschichtverdrahtung 310 auf der Transferseite und Zwischenschichtverdrahtung 330 auf der Gate-Seite) abschirmen. Dementsprechend kann der Abfall der Schwellenspannung, der darauf zurückzuführen ist, dass aus allen Richtungen die gleiche Vorspannung an das n-Gebiet LN mit niedriger Konzentration angelegt wird, unterbunden werden.
  • (Dreizehnte Ausführungsform)
  • Der Festkörperbildsensor gemäß einer dreizehnten Ausführungsform unterscheidet sich von der achten Ausführungsform hinsichtlich der Konfiguration der Gate-Elektrode 4, des ersten n-Gebiets 2 mit hoher Konzentration und des zweiten n-Gebiets 3 mit hoher Konzentration, wie in 60 dargestellt ist. Eine Beschreibung von Teilen, die mit der achten Ausführungsform gemein sind, kann in der folgenden Beschreibung weggelassen sein.
  • Die Gate-Elektrode 4 weist einen dem Gebiet mit niedriger Konzentration gegenüberliegenden Teil 4L und einen dem Gebiet mit hoher Konzentration gegenüberliegenden Teil 4H auf.
  • Der dem Gebiet mit niedriger Konzentration gegenüberliegende Teil 4L ist ein Teil, der dem n-Gebiet LN mit niedriger Konzentration gegenüberliegt. Ferner ist der Abstand zwischen dem dem Gebiet mit niedriger Konzentration gegenüberliegenden Teil 4L und dem n-Gebiet LN mit niedriger Konzentration gleichförmig.
  • Der dem Gebiet mit hoher Konzentration gegenüberliegende Teil 4H ist ein Teil, der dem ersten n-Gebiet 2 mit hoher Konzentration und dem zweiten n-Gebiet 3 mit hoher Konzentration gegenüberliegt. Ferner ist in dem dem Gebiet mit hoher Konzentration gegenüberliegenden Teil 4H ein geneigter Teil 500a auf der Gate-Seite gebildet. Der geneigte Teil 500a auf der Gate-Seite ist in einer Form gebildet, bei der, je weiter entfernt von der Mitte der Gate-Elektrode 4, desto weiter entfernt die dem ersten n-Gebiet 2 mit hoher Konzentration und dem zweiten n-Gebiet 3 mit hoher Konzentration gegenüberliegende Fläche der Gate-Elektrode von dem ersten n-Gebiet 2 mit hoher Konzentration und dem zweiten n-Gebiet 3 mit hoher Konzentration ist.
  • Ein erster geneigter Teil 500b auf der Seite mit hoher Konzentration ist in dem ersten n-Gebiet 2 mit hoher Konzentration an einem der Gate-Elektrode 4 gegenüberliegenden Teil gebildet.
  • Der erste geneigte Teil 500b auf der Seite mit hoher Konzentration ist in einer Form gebildet, in der, je weiter entfernt von dem n-Gebiet LN mit niedriger Konzentration, desto weiter entfernt die der Gate-Elektrode 4 gegenüberliegende Fläche des ersten geneigten Teils 500b mit hoher Konzentration von der Gate-Elektrode 4 ist.
  • Ein zweiter geneigter Teil 500c auf der Seite mit hoher Konzentration ist in dem zweiten n-Gebiet 3 mit hoher Konzentration an einem der Gate-Elektrode 4 gegenüberliegenden Teil gebildet.
  • Der zweite geneigte Teil 500c mit hoher Konzentration ist in einer Form gebildet, in der, je weiter entfernt von dem n-Gebiet LN mit niedriger Konzentration, desto weiter entfernt die der Gate-Elektrode 4 gegenüberliegende Fläche des zweiten geneigten Teils 500c mit hoher Konzentration von der Gate-Elektrode 4 ist.
  • Gemäß dem Obigen sind bei dem Festkörperbildsensor gemäß der dreizehnten Ausführungsform der Gegenüberliegungsabstand des dem Gebiet mit hoher Konzentration gegenüberliegenden Teils 4H und des ersten n-Gebiets 2 mit hoher Konzentration und des zweiten n-Gebiets 3 mit hoher Konzentration, die einander gegenüberliegen, größer als der Gegenüberliegungsabstand des dem Gebiet mit niedriger Konzentration gegenüberliegenden Teils 4L und des n-Gebiets LN mit niedriger Konzentration, die einander gegenüberliegen.
  • <Herstellungsprozess des Festkörperbildsensors>
  • Der Herstellungsprozess zum Herstellen des Festkörperbildsensors SCC gemäß der dreizehnten Ausführungsform wird anhand von 61 unter Bezugnahme auf 60 beschrieben.
  • Bei dem Herstellungsprozess des Festkörperbildsensors SCC wird auf dem n-Gebiet LN mit niedriger Konzentration und auf dem ersten n-Gebiet 2 mit hoher Konzentration und dem zweiten n-Gebiet 3 mit hoher Konzentration ein Schutzfilm 500d gebildet, wie in 61 dargestellt ist. Danach wird in dem dem ersten n-Gebiet 2 mit hoher Konzentration und dem zweiten n-Gebiet 3 mit hoher Konzentration gegenüberliegenden Teil der Gate-Elektrode 4 zum Beispiel durch isotropes Ätzen der geneigte Teil 500a auf der Gate-Seite gebildet. Des Weiteren wird an dem der Gate-Elektrode 4 gegenüberliegenden Teil des ersten n-Gebiets 2 mit hoher Konzentration der erste geneigte Teil 500b auf der Seite mit hoher Konzentration gebildet. Darüber hinaus wird an dem der Gate-Elektrode 4 gegenüberliegenden Teil des zweiten n-Gebiets 3 mit hoher Konzentration der zweite geneigte Teil 500c auf der Seite mit hoher Konzentration gebildet.
  • Danach wird unter Verwendung von Siliciumoxid oder dergleichen eine Schicht gebildet, die das n-Gebiet LN mit niedriger Konzentration und das erste n-Gebiet 2 mit hoher Konzentration und das zweite n-Gebiet 3 mit hoher Konzentration einbettet.
  • Gemäß der Konfiguration der dreizehnten Ausführungsform wird ein Teil der Gate-Elektrode 4, der sich mit dem ersten n-Gebiet 2 mit hoher Konzentration und dem zweiten n-Gebiet 3 mit hoher Konzentration, mit denen die Source-Elektrode und die Drain-Elektrode verbunden sind, überlappt, durch Ätzen entfernt, wodurch die parasitäre Kapazität der Gate-Elektrode 4 reduziert werden kann. Dementsprechend kann eine Beeinträchtigung der Effizienz der Umwandlung von Lichtsignalen in elektrische Signale durch die Pixelschaltung 210 unterbunden werden.
  • Es sei darauf hingewiesen, dass je geringer der Abstand des ersten n-Gebiets 2 mit hoher Konzentration und des zweiten n-Gebiets 3 mit hoher Konzentration bezüglich der Gate-Elektrode 4 ist, desto größer wird die parasitäre Kapazität zwischen dem ersten n-Gebiet 2 mit hoher Konzentration und dem zweiten n-Gebiet 3 mit hoher Konzentration und der Gate-Elektrode 4. Dementsprechend wird die Effizienz der Umwandlung von Lichtsignalen in elektrische Signale durch die Pixelschaltung 210 beeinträchtigt
  • (Modifikation der dreizehnten Ausführungsform)
  • Bei der dreizehnten Ausführungsform ist die Konfiguration des Festkörperbildsensors eine Konfiguration, bei der der Abstand des Teils, an dem sich die Gate-Elektrode 4 und das erste n-Gebiet 2 mit hoher Konzentration und das zweite n-Gebiet 3 mit hoher Konzentration gegenüberliegen, größer als der Abstand an dem Teil, an dem sich die Gate-Elektrode 4 und das n-Gebiet LN mit niedriger Konzentration gegenüberliegen, ist, aber dies ist nicht einschränkend. Das heißt, es kann eine Konfiguration hergestellt werden, bei der der Abstand eines Teils, an dem sich die Gate-Elektrode 4 und mindestens eines von dem ersten n-Gebiet 2 mit hoher Konzentration und dem zweiten n-Gebiet 3 mit hoher Konzentration gegenüberliegen, größer als der Abstand an dem Teil, an dem sich die Gate-Elektrode 4 und das n-Gebiet LN mit niedriger Konzentration gegenüberliegen, ist.
  • (Vierzehnte Ausführungsform)
  • Unten wird unter Bezugnahme auf die Figuren eine vierzehnte Ausführungsform beschrieben. Es sei darauf hingewiesen, dass die Beschreibung in der folgenden Reihenfolge erfolgt.
    1. 1. Ausführungsform (Bildaufnahmevorrichtung mit einer gestapelten Struktur von drei Substraten)
    2. 2. Modifikation 1 (Beispiel 1 für planare Konfiguration)
    3. 3. Modifikation 2 (Beispiel 2 für planare Konfiguration)
    4. 4. Modifikation 3 (Beispiel 3 für planare Konfiguration)
    5. 5. Modifikation 4 (Beispiel mit Zwischensubstratkontaktanteil am mittleren Teil der Pixel-Array-Einheit)
    6. 6. Modifikation 5 (Beispiel für das Vorsehen eines planaren Transfertransistors)
    7. 7. Modifikation 6 (Beispiel für ein Pixel, das mit einer Pixelschaltung verbunden ist)
    8. 8. Modifikation 7 (Konfigurationsbeispiel für einen Pixelisolationsteil)
    9. 9. Adaptionsbeispiel (Bildaufnahmesystem)
    10. 10. Anwendungsbeispiele
  • <Ausführungsform>
  • [Funktionale Konfiguration einer Bildaufnahmevorrichtung 1]
  • 62 ist ein Blockdiagramm, das ein Beispiel für die funktionale Konfiguration einer Bildaufnahmevorrichtung (Bildaufnahmevorrichtung 1) gemäß einer Ausführungsform der vorliegenden Offenbarung darstellt.
  • Die Bildaufnahmevorrichtung 1 in 2 beinhaltet zum Beispiel eine Eingangseinheit 510A, eine Zeilenansteuerungseinheit 520, eine Zeitsteuereinheit 530, eine Pixel-Array-Einheit 540, eine Spaltensignalverarbeitungseinheit 550, eine Bildsignalverarbeitungseinheit 560 und eine Ausgabeeinheit 510B.
  • Pixel 541 sind in einem Array in der Pixel-Array-Einheit 540 wiederholt platziert. Insbesondere ist eine mehrere Pixel beinhaltende Pixelteilungseinheit 539 eine Wiederholungseinheit, und diese ist wiederholt in einem Array platziert, das durch eine Zeilenrichtung und eine Spaltenrichtung gebildet wird. Es sei darauf hingewiesen, dass der Einfachheit halber in der vorliegenden Patentschrift die Zeilenrichtung als die H-Richtung und die orthogonal zu der Zeilenrichtung verlaufende Spaltenrichtung als die V-Richtung bezeichnet werden kann. In dem Beispiel in 62 beinhaltet eine Pixelteilungseinheit 539 vier Pixel (Pixel 541A, 541B, 541C und 541D) . Die Pixel 541A, 541B, 541C und 541D weisen jeweils eine Fotodiode PD auf (in der später beschriebenen 67 usw. dargestellt). Die Pixelteilungseinheit 539 ist ein Inkrement, das eine Pixelschaltung (Pixelschaltung 210 in der später beschriebenen 64) teilt. Mit anderen Worten ist eine Pixelschaltung (später beschriebene Pixelschaltung 210) jeweils vier Pixeln (Pixeln 541A, 541B, 541C und 541D) gemein. Die Pixelsignale jedes der Pixel 541A, 541B, 541C und 541D werden durch Betreiben dieser Pixelschaltung im Zeitmultiplex ausgelesen. Die Pixel 541A, 541B, 541C und 541D werden zum Beispiel in zwei Zeilen x zwei Spalten platziert. Für die Pixel-Array-Einheit 540 sind zusammen mit den Pixeln 541A, 541B, 541C und 541D mehrere Zeilenansteuerungssignalleitungen 542 und mehrere vertikale Signalleitungen (Spaltenleseleitungen) 543 vorgesehen. Die Zeilenansteuerungssignalleitungen 542 steuern die in jeder der mehreren Pixelteilungseinheiten 539 enthaltenen Pixel, die in der Zeilenrichtung in der Pixel-Array-Einheit 540 angeordnet sind, an. Die Pixel der Pixelteilungseinheit 539, die in der Zeilenrichtung angeordnet sind, werden angesteuert. In der Pixelteilungseinheit 539 sind mehrere Transistoren vorgesehen, die später unter Bezugnahme auf 65 ausführlich beschrieben werden. Mehrere Zeilenansteuerungssignalleitungen 542 sind mit einer Pixelteilungseinheit 539 verbunden, um jeden der mehreren Transistoren anzusteuern. Die Pixelteilungseinheit 539 ist mit den vertikalen Signalleitungen (Spaltenleseleitungen) 543 verbunden. Pixelsignale werden über die vertikalen Signalleitungen (Spaltenleseleitungen) 543 aus jedem der Pixel 541A, 541B, 541C und 541D, die in der Pixelteilungseinheit 539 enthalten sind, ausgelesen.
  • Die Zeilenansteuerungseinheit 520 beinhaltet eine Zeilenadressensteuereinheit, die zum Beispiel über die Positionen von Zeilen zur Pixelansteuerung entscheidet, beinhaltet mit anderen Worten also eine Zeilendecodereinheit und eine Zeilenansteuerungsschaltungseinheit zum Erzeugen von Signalen zum Ansteuern der Pixel 541A, 541B, 541C und 541D.
  • Die Spaltensignalverarbeitungseinheit 550 ist zum Beispiel mit den vertikalen Signalleitungen 543 verbunden und ist mit einer Lastkreiseinheit, die die Pixel 541A, 541B, 541C und 541D (Pixelteilungseinheit 539) bildet, und einer Source-Folgereinheit versehen. Die Spaltensignalverarbeitungseinheit 550 kann eine Verstärkungskreiseinheit aufweisen, die aus der Pixelteilungseinheit 539 über die vertikalen Signalleitungen 543 ausgelesene Signale verstärkt. Die Spaltensignalverarbeitungseinheit 550 kann eine Rauschverarbeitungseinheit aufweisen. In der Rauschverarbeitungseinheit wird ein Rauschpegel des Systems aus zum Beispiel infolge einer fotoelektrischen Umwandlung aus der Pixelteilungseinheit 539 ausgelesenen Signalen entfernt.
  • Die Spaltensignalverarbeitungseinheit 550 weist zum Beispiel einen Analog-Digital-Umsetzer (ADU) auf. In dem Analog-Digital-Umsetzer werden aus der Pixelteilungseinheit 539 ausgelesene Signale oder analoge Signale, die der obigen Rauschverarbeitung unterzogen werden, in digitale Signale umgesetzt. Der ADU beinhaltet zum Beispiel eine Komparatoreinheit und eine Zählereinheit. In der Komparatoreinheit werden analoge Signale, die der Umsetzung unterzogen werden, und Referenzsignale, die dem Vergleich unterzogen werden, verglichen. In der Zählereinheit wird die Zeit bis zur Invertierung von Vergleichsergebnissen an der Komparatoreinheit gemessen. Die Spaltensignalverarbeitungseinheit 550 kann eine Horizontalscanschaltungseinheit beinhalten, die ein Steuern des Scannens von ausgelesenen Spalten durchführt.
  • Die Zeitsteuereinheit 530 führt der Zeilenansteuerungseinheit 520 und der Spaltensignalverarbeitungseinheit 550 basierend auf Referenztaktsignalen und Zeitsteuersignalen, die in die Vorrichtung eingegeben werden, Signale zu.
  • Die Bildsignalverarbeitungseinheit 560 ist eine Schaltung, die verschiedene Arten von Signalverarbeitung an infolge von fotoelektrischer Umwandlung erhaltenen Daten, mit anderen Worten an infolge von Bildaufnahmevorgängen an der Bildaufnahmevorrichtung 1 erhaltenen Daten, durchführt. Die Bildsignalverarbeitungseinheit 560 beinhaltet zum Beispiel eine Bildsignalverarbeitungsschaltung und eine Datenhalteeinheit. Die Bildsignalverarbeitungseinheit 560 kann eine Prozessoreinheit beinhalten.
  • Ein Beispiel für an der Bildsignalverarbeitungseinheit 560 ausgeführte Signalverarbeitung ist eine Tonkurvenkorrekturverarbeitung, bei der erfasste Bilddaten, die einer AD-Umsetzung unterzogen wurden, mit mehr Gradienten beaufschlagt werden, falls es sich um Daten handelt, bei denen ein dunkles Objekt aufgenommen wurde, und Gradienten reduziert werden, falls es sich um Daten handelt, bei denen ein helles Objekt aufgenommen wurde. In diesem Fall werden vorher vorzugsweise charakteristische Tonkurvendaten in der Datenhalteeinheit der Bildsignalverarbeitungseinheit 560 hinsichtlich der Art von Tonkurve, auf der eine Korrektur von Gradienten erfasster Daten zu basieren ist, gespeichert.
  • Die Eingangseinheit 510A dient zum Beispiel der Eingabe der oben beschriebenen Referenztaktsignale, Zeitsteuersignale, charakteristischen Daten usw. von einer externen Vorrichtung in die Bildaufnahmevorrichtung 1. Zeitsteuersignale sind zum Beispiel vertikale Synchronisationssignale und horizontale Synchronisationssignale usw. Charakteristische Daten sind zum Beispiel in der Datenhalteeinheit der Bildsignalverarbeitungseinheit 560 zu speichern. Die Eingangseinheit 510A beinhaltet zum Beispiel einen Eingangsanschluss 511, eine Eingangsschaltungseinheit 512, eine Eingangsamplitudenänderungseinheit 513, eine Eingangsdatenumsetzungsschaltungseinheit 514 und eine Leistungsquellenversorgungseinheit (aus der Darstellung weggelassen).
  • Der Eingangsanschluss 511 ist ein externer Anschluss zur Eingabe von Daten. Die Eingangsschaltungseinheit 512 dient der Entgegennahme einer Signaleingabe in den Eingangsanschluss 511 in die Bildaufnahmevorrichtung 1. Die Eingangsamplitudenänderungseinheit 513 ändert die Amplitude von durch die Eingangsschaltungseinheit 512 entgegengenommenen Signalen zu einer Amplitude, die leichter in der Bildaufnahmevorrichtung 1 verwendet werden kann. Die Eingangsdatenumsetzungsschaltungseinheit 514 ändert das Array von Datenspalten der Eingangsdaten. Die Eingangsdatenumsetzungsschaltungseinheit 514 ist zum Beispiel aus einer Serienparallelumsetzungsschaltung konfiguriert. Die als Eingangsdaten empfangenen seriellen Signale werden in dieser Serienparallelumsetzungsschaltung in parallele Signale umgesetzt. Es sei darauf hingewiesen, dass in der Eingangsschaltung 510A die Eingangsamplitudenänderungseinheit 513 und die Eingangsdatenumsetzungsschaltungseinheit 514 weggelassen werden können. Die Leistungsquellenversorgungseinheit versorgt die Leistungsquelle, die auf verschiedene Arten von Spannungen eingestellt wird, welche in der Bildaufnahmevorrichtung 1 erforderlich sind, basierend auf der Leistungsquelle, mit der die Bildaufnahmevorrichtung 1 von außen versorgt wird.
  • Die Eingangseinheit 510A kann mit einer Speicherschnittstellenschaltung versehen sein, die Daten von einer externen Speichervorrichtung empfängt, wenn die Aufnahmevorrichtung 1 mit der externen Speichervorrichtung verbunden ist. Beispiele für die externe Speichervorrichtung beinhalten Flash-Speicher, SRAM, DRAM usw.
  • Die Ausgangseinheit 510B gibt Bilddaten von der Vorrichtung nach außen aus. Diese Bilddaten sind zum Beispiel durch die Bildaufnahmevorrichtung 1 aufgenommene Bilddaten und Bilddaten, die einer Signalverarbeitung durch die Bildsignalverarbeitungseinheit 560 unterzogen werden usw. Die Ausgangseinheit 510B beinhaltet zum Beispiel eine Ausgangsdatenumsetzungsschaltungseinheit 515, eine Ausgangsamplitudenänderungseinheit 516, eine Ausgangsschaltungseinheit 517 und einen Ausgangsanschluss 518.
  • Die Ausgangsdatenumsetzungsschaltungseinheit 515 ist zum Beispiel aus einer Parallelseriellumsetzungsschaltung konfiguriert, und in der Bildaufnahmevorrichtung 1 verwendete parallele Signale werden an der Ausgangsdatenumsetzungsschaltungseinheit 515 in serielle Signale umgesetzt. Die Ausgangsamplitudenänderungseinheit 516 ändert die Amplitude von Signalen, die in der Bildaufnahmevorrichtung 1 verwendet werden. Die Signale, von denen die Amplitude geändert worden ist, werden leichter an einer extern mit der Bildaufnahmevorrichtung 1 verbundenen externen Vorrichtung verwendet. Die Ausgangsschaltungseinheit 517 ist eine Schaltung zur Ausgabe von Daten in der Bildaufnahmevorrichtung 1 von der Vorrichtung nach außen, und die Ausgangsschaltungseinheit 517 steuert eine Verdrahtung außerhalb der Bildaufnahmevorrichtung 1 an, die mit dem Ausgangsanschluss 518 verbunden ist. Daten werden von der Bildaufnahmevorrichtung 1 durch den Ausgangsanschluss 518 an eine externe Vorrichtung ausgegeben. Die Ausgangsdatenumsetzungsschaltungseinheit 515 und die Ausgangsamplitudenänderungseinheit 516 können von der Ausgangseinheit 510B weggelassen werden.
  • Die Ausgangseinheit 510B kann mit einer Speicherschnittstellenschaltung versehen sein, die Daten an eine externe Speichervorrichtung ausgibt, wenn die Bildaufnahmevorrichtung 1 mit der externen Speichervorrichtung verbunden ist. Beispiele für die externe Speichervorrichtung beinhalten Flash-Speicher, SRAM, DRAM usw.
  • [Allgemeine Konfiguration der Bildaufnahmevorrichtung 1]
  • 63 und 64 stellen ein Beispiel für eine allgemeine Konfiguration der Bildaufnahmevorrichtung 1 dar. Die Bildaufnahmevorrichtung 1 weist drei Substrate (erstes Substrat 100, zweites Substrat 200 und drittes Substrat 300) auf. 63 stellt die planare Konfiguration jedes von dem ersten Substrat 100, dem zweiten Substrat 200 und dem dritten Substrat 300 schematisch dar, und 64 stellt die Querschnittskonfiguration des ersten Substrats 100, des zweiten Substrats 200 und des dritten Substrats 300 aufeinandergestapelt schematisch dar. 64 entspricht einer in 63 gezeigten Querschnittskonfiguration entlang Linie III-III'. Die Bildaufnahmevorrichtung 1 ist eine Bildaufnahmevorrichtung mit einer dreidimensionalen Struktur, bei der die drei Substrate (erstes Substrat 100, zweites Substrat 200 und drittes Substrat 300) aneinander angebracht konfiguriert sind. Das erste Substrat 100 beinhaltet eine Halbleiterschicht 100S und eine Verdrahtungsschicht 100T. Das zweite Substrat 200 beinhaltet eine Halbleiterschicht 200S und eine Verdrahtungsschicht 200T. Das dritte Substrat 300 beinhaltet eine Halbleiterschicht 300S und eine Verdrahtungsschicht 300T. Der Einfachheit halber werden nunmehr die Verdrahtung und die Zwischenschichtisolierfilme auf deren Umgebung, die in jedem Substrat von dem ersten Substrat 100, dem zweiten Substrat 200 und dem dritten Substrat 300 enthalten sind, gemeinsam als die Verdrahtungsschichten (100T, 200T, 300T), die auf den jeweiligen Substraten (ersten Substrat 100, zweiten Substrat 200, dritten Substrat 300) vorgesehen sind, bezeichnet. Das erste Substrat 100, das zweite Substrat 200 und das dritte Substrat 300 sind in dieser Reihenfolge gestapelt und in der Reihenfolge von der ersten Halbleiterschicht 100S, der Verdrahtungsschicht 100T, der Halbleiterschicht 200S, der Verdrahtungsschicht 200T, der Halbleiterschicht 300S und der Verdrahtungsschicht 300T in der Stapelrichtung platziert. Die spezielle Konfiguration des ersten Substrats 100, des zweiten Substrats 200 und des dritten Substrats 300 wird später beschrieben. Der in 64 gezeigte Pfeil stellt die Richtung des einfallenden Lichts L auf die Bildaufnahmevorrichtung 1 dar. In der vorliegenden Patentschrift kann die Lichteinfallsseite der Bildaufnahmevorrichtung 1 der Einfachheit halber in den folgenden Querschnittsansichten als „unteres Ende“, „Unterseite“ oder „untere Seite und die der Lichteinfallsseite gegenüberliegende Seite als „oberes Ende“, „Oberseite“ oder „obere Seite“ bezeichnet werden. Ferner kann in der vorliegenden Patentschrift der Einfachheit halber hinsichtlich der mit einer Halbleiterschicht und einer Verdrahtungsschicht versehenen Substrate die Seite mit der Verdrahtungsschicht als die vordere Fläche und die Seite mit der Halbleiterschicht als die hintere Fläche bezeichnet werden. Es sei darauf hingewiesen, dass die Beschreibung der Patentschrift nicht auf die obigen Bezugsweisen beschränkt ist. Die Bildaufnahmevorrichtung 1 ist zum Beispiel eine rückseitenbeleuchtete Bildaufnahmevorrichtung, in der Licht von der Seite der hinteren Fläche des ersten Substrats 100, die Fotodioden aufweist, eintritt.
  • Die Pixel-Array-Einheit 540 und die Pixelteilungseinheit 539, die in der Pixel-Array-Einheit 540 enthalten ist, sind unter Verwendung sowohl des ersten Substrats 100 als auch des zweiten Substrats 200 konfiguriert. Die mehreren Pixel 541A, 541B, 541C und 541D, die die Pixelteilungseinheit 539 hat, sind auf dem ersten Substrat 100 vorgesehen. Jedes Pixel 541 weist eine Fotodiode (später beschriebene Fotodiode Pd) und einen Transfertransistor (später beschriebener Transfertransistor TR) auf. Die Pixelschaltung, die die Pixelteilungseinheit 539 hat, (später beschriebene Pixelschaltung 210), ist auf dem zweiten Substrat 200 vorgesehen. Die Pixelschaltung liest von den Fotodioden jedes der Pixel 541A, 541B, 541C und 541D übertragene Pixelsignale über den Transfertransistor aus, oder setzt die Fotodioden zurück. Das zweite Substrat 200 weist zusätzlich zu solchen Pixelschaltungen mehrere Zeilenansteuerungssignalleitungen 542, die sich in der Zeilenrichtung erstrecken, und mehrere vertikale Signalleitungen 543, die sich in der Spaltenrichtung erstrecken, auf. Das zweite Substrat 200 weist ferner Leistungsquellenleitungen 544 auf, die sich in der Zeilenrichtung erstrecken. Das dritte Substrat 300 weist zum Beispiel die Eingangseinheit 510A, die Zeilenansteuerungseinheit 520, die Zeitsteuereinheit 530, die Spaltensignalverarbeitungseinheit 550, die Bildsignalverarbeitungseinheit 560 und die Ausgangseinheit 510B auf. Die Zeilenansteuerungseinheit 520 ist in einem Gebiet vorgesehen, in dem ein Teil davon zum Beispiel die Pixel-Array-Einheit 540 in der Stapelrichtung des ersten Substrats 100, des zweiten Substrats 200 und des dritten Substrats 300 (nachfolgend einfach als Stapelrichtung bezeichnet) überlappt. Insbesondere ist die Zeilenansteuerungseinheit 520 in einem Gebiet vorgesehen, das in der Stapelrichtung nahe dem Endteil der Pixel-Array-Einheit 540 in der H-Richtung überlappt (63). Die Spaltensignalverarbeitungseinheit 550 ist in einem Gebiet vorgesehen, in dem zum Beispiel ein Teil davon die Pixel-Array-Einheit 540 in der Stapelrichtung überlappt. Insbesondere ist die Spaltensignalverarbeitungseinheit 550 in einem Gebiet vorgesehen, das in der Stapelrichtung nahe dem Endteil der Pixel-Array-Einheit 540 in der V-Richtung überlappt (63). Obgleich die Eingangseinheit 510A und die Ausgangseinheit 510B aus der Darstellung weggelassen sind, können sie an einem anderen Teil als dem dritten Substrat 300 platziert sein und können zum Beispiel auf dem zweiten Substrat 200 platziert sein. Alternativ können die Eingangseinheit 510A und die Ausgangseinheit 510B auf der Seite der hinteren Fläche (Lichteinfallsfläche) des ersten Substrats 100 vorgesehen sein. Es sei darauf hingewiesen, dass die auf dem zweiten Substrat 200 vorgesehene Pixelschaltung alternativ als Pixeltransistorschaltung, Pixeltransistorgruppe, Pixeltransistoren, Pixelleseschaltung oder Leseschaltung bezeichnet werden kann. In der vorliegenden Patentschrift wird der Begriff Pixelschaltung verwendet.
  • Das erste Substrat 100 und das zweite Substrat 200 sind zum Beispiel durch Durchgangselektroden (Durchgangselektroden 120E und 121E in der später beschriebenen 67) elektrisch verbunden. Das zweite Substrat 200 und das dritte Substrat 300 sind zum Beispiel über Kontaktteile 201, 202, 301 und 302 elektrisch verbunden. Die Kontaktteile 201 und 202 sind auf dem zweiten Substrat 200 vorgesehen, und die Kontaktteile 301 und 302 sind auf dem dritten Substrat 300 vorgesehen. Der Kontaktteil 201 des zweiten Substrats 200 kommt mit dem Kontaktteil 301 des dritten Substrats 300 in Kontakt, und der Kontaktteil 202 des zweiten Substrats 200 kommt mit dem Kontaktteil 302 des dritten Substrats 300 in Kontakt. Das zweite Substrat 200 weist ein Kontaktgebiet 201R, in dem mehrere Kontaktteile 201 vorgesehen sind, und ein Kontaktgebiet 202R, in dem mehrere Kontaktteile 202 vorgesehen sind, auf. Das dritte Substrat 300 weist ein Kontaktgebiet 301R, in dem mehrere Kontaktteile 301 vorgesehen sind, und ein Kontaktteil 302R, in dem mehrere Kontaktteile 302 vorgesehen sind, auf. Die Kontaktgebiete 201R und 301R sind zwischen der Pixel-Array-Einheit 540 und der Zeilenansteuerungseinheit 520 in der Stapelrichtung vorgesehen (64). Mit anderen Worten sind die Kontaktgebiete 201R und 301R zum Beispiel in Gebieten, in denen sich die Zeilenansteuerungseinheit 520 (drittes Substrat 300) und die Pixel-Array-Einheit 540 (zweites Substrat 200) in der Stapelrichtung überlappen, oder in einem proximalen Gebiet davon, vorgesehen. Die Kontaktgebiete 201R und 301R sind zum Beispiel in der H-Richtung solch eines Gebiets an einem Endteil platziert (63). Auf dem dritten Substrat 300 ist das Kontaktgebiet 301R zum Beispiel an einem Teil der Zeilenansteuerungseinheit 520, insbesondere in einer Position, die den Endteil der Zeilenansteuerungseinheit 520 in der H-Richtung überlappt, vorgesehen (63, 64). Die Kontaktteile 201 und 301 dienen zum Beispiel der Verbindung der Zeilenansteuerungseinheit 520, die auf dem dritten Substrat 300 vorgesehen ist, und der Zeilenansteuerungssignalleitungen 542, die auf dem zweiten Substrat 200 vorgesehen sind. Die Kontaktteile 201 und 301 können zum Beispiel die auf dem dritten Substrat 300 vorgesehene Eingangseinheit 510A mit den Leistungsquellenleitungen 544 und den Bezugspotenzialleitungen (den später beschriebenen Bezugspotenzialleitungen VSS) verbinden. Die Kontaktgebiete 202R und 302R sind in der Stapelrichtung zwischen der Pixel-Array-Einheit 540 und der Spaltensignalverarbeitungseinheit 550 vorgesehen ( 64). Mit anderen Worten sind die Kontaktgebiete 202R und 302R in Gebieten, in denen sich die Spaltensignalverarbeitungseinheit 550 (drittes Substrat 300) und die Pixel-Array-Einheit 540 (zweites Substrat 200) in der Stapelrichtung überlappen, oder in einem proximalen Gebiet davon, vorgesehen. Die Kontaktgebiete 202R und 302R sind zum Beispiel in der V-Richtung eines solchen Gebiets an einem Endteil platziert (63). Auf dem dritten Substrat 300 ist zum Beispiel der Kontaktteil 301R auf einem Teil der Spaltensignalverarbeitungseinheit 550, insbesondere an einer den Endteil in der V-Richtung der Spaltensignalverarbeitungseinheit 550 überlappenden Position, vorgesehen (63, 64). Die Kontaktteile 202 und 302 dienen dem Weiterleiten von von jeder der mehreren Pixelteilungseinheiten 539, die die Pixel-Array-Einheit 540 hat, ausgegebenen Pixelsignalen (Signalen, die der an den Fotodioden infolge der fotoelektrischen Umwandlung erzeugten Ladungsmenge entsprechen) zum Beispiel an die auf dem dritten Substrat 300 vorgesehene Spaltensignalverarbeitungseinheit 550. Es ist eine Anordnung gebildet, bei der die Pixelsignale von dem zweiten Substrat 200 zu dem dritten Substrat 300 gesendet werden.
  • 64 ist ein Beispiel für eine Querschnittsansicht der Bildaufnahmevorrichtung 1, wie oben beschrieben. Das erste Substrat 100, das zweite Substrat 200 und das dritte Substrat 300 sind über die Verdrahtungsschichten 100T, 200T und 300T elektrisch verbunden. Die Bildaufnahmevorrichtung 1 weist zum Beispiel elektrische Verbindungsteile auf, die das zweite Substrat 200 und das dritte Substrat 300 elektrisch verbinden. Insbesondere sind die Kontaktteile 201, 202, 301 und 302 aus Elektroden gebildet, die aus einem elektrisch leitenden Material gebildet sind. Das elektrisch leitende Material ist aus metallischen Materialien gebildet, wie zum Beispiel Kupfer (Cu), Aluminium (Al), Gold (Au) usw. Die Kontaktgebiete 201R, 202R, 301R und 302R verbinden elektrisch das zweite Substrat und das dritte Substrat zum Beispiel durch direktes Miteinanderverbinden von als Elektroden gebildeter Verdrahtung, wodurch die Eingabe und/oder Ausgabe von Signalen zwischen dem zweiten Substrat 200 und dem dritten Substrat 300 ermöglicht wird/werden.
  • Die elektrischen Verbindungsteile, die das zweite Substrat 200 und das dritte Substrat 300 elektrisch verbinden, können an gewünschten Positionen vorgesehen sein. Zum Beispiel können die elektrischen Verbindungsteile in Gebieten vorgesehen sein, die sich in der Stapelrichtung mit der Pixel-Array-Einheit 540 überlappen, wie hinsichtlich der Kontaktgebiete 201R, 202R, 301R und 302R in 64 beschrieben ist. Alternativ können die elektrischen Verbindungsteile in Gebieten vorgesehen sein, die sich in der Stapelrichtung nicht mit der Pixel-Array-Einheit 540 überlappen. Insbesondere können die elektrischen Verbindungsteile in Gebieten vorgesehen sein, die einen Umfangsteil überlappen, der in der Stapelrichtung auf der Außenseite der Pixel-Array-Einheit 540 platziert ist.
  • Es sind zum Beispiel Verbindungslochteile H1 und H2 auf dem ersten Substrat 100 und dem zweiten Substrat 200 vorgesehen. Die Verbindungslochteile H1 und H2 verlaufen durch das erste Substrat 100 und das zweite Substrat 200 (64). Die Verbindungslochteile H1 und H2 sind auf der Außenseite der Pixel-Array-Einheit 540 (oder dem die Pixel-Array-Einheit 540 überlappenden Teil) vorgesehen (63). Zum Beispiel ist der Verbindungslochteil H1 in der H-Richtung auf der Außenseite der Pixel-Array-Einheit 540 platziert und ist der Verbindungslochteil H2 in der V-Richtung auf der Außenseite der Pixel-Array-Einheit 540 platziert. Zum Beispiel erreicht der Verbindungslochteil H1 die Eingangseinheit 510A, die auf dem dritten Substrat 300 vorgesehen ist und erreicht der Verbindungslochteil H2 die Ausgangseinheit 510B, die auf dem dritten Substrat 300 vorgesehen ist. Die Verbindungslochteile H1 und H2 können hohl sein oder können in mindestens einem Teil davon ein elektrisch leitendes Material enthalten. Es gibt zum Beispiel eine Konfiguration, bei der ein Bonddraht mit einer als die Eingangseinheit 510A und/oder die Ausgabeeinheit 510B gebildeten Elektrode verbunden ist. Alternativ gibt es eine Konfiguration, bei der eine als die Eingangseinheit 510A und/oder die Ausgangseinheit 510B gebildete Elektrode und ein an den Lochteilen H1 und H2 vorgesehenes elektrisch leitendes Material verbunden sind. Das an den Verbindungslochteilen H1 und H2 vorgesehene elektrisch leitende Material kann in einem Teil der oder in den gesamten Verbindungslochteile(n) H1 und H2 eingebettet sein, oder das elektrisch leitende Material kann an den Seitenwänden der Verbindungslochteile H1 und H2 gebildet sein.
  • Es sei darauf hingewiesen, dass, obgleich in 64 eine Konfiguration gezeigt ist, bei der die Eingangseinheit 510A und die Ausgangseinheit 510B auf dem dritten Substrat 300 vorgesehen sind, dies nicht einschränkend ist. Zum Beispiel kann/können die Eingangseinheit 510A und/oder die Ausgangseinheit 510B durch Senden von Signalen des dritten Substrat 300 zu dem zweiten Substrat 200 über die Verdrahtungsschichten 200T und 300T auf dem zweiten Substrat 200 vorgesehen sein. Auf die gleiche Weise kann/können die Eingangseinheit 510A und/oder die Ausgangseinheit 510B durch Senden von Signalen des zweiten Substrats 200 zu dem ersten Substrat 1000 über die Verdrahtungsschichten 100T und 200T auf dem ersten Substrat 100 vorgesehen sein
  • 65 ist ein Ersatzschaltbild, das ein Beispiel für die Konfiguration der Pixelteilungseinheit 539 darstellt. Die Pixelteilungseinheit 539 beinhaltet mehrere Pixel 541 (vier Pixel 541 aus Pixeln 541A, 541B, 541C und 541D sind in 65 dargestellt), eine mit den mehreren Pixeln 541 verbundene Pixelschaltung 210 und eine mit der Pixelschaltung 210 verbundene vertikale Signalleitung 5433. Die Pixelschaltung 210 beinhaltet zum Beispiel vier Transistoren, wobei es sich insbesondere um einen Verstärkungstransistor AMP, einen Auswahltransistor SEL, einen Rückstelltransistor RST und einen FD-Konversionsgewinnschalttransistor FD handelt. Die Pixelteilungseinheit 539 führt Zeitmultiplexbetrieb einer Pixelschaltung 210 durch, wie oben beschrieben, wodurch Pixelsignale der jeweiligen vier Pixel (Pixel 541A, 541B, 541C und 541D), die in der Pixelteilungseinheit 539 enthalten sind, sequenziell an die vertikale Signalleitung 543 ausgegeben werden. Die Anordnung, bei der eine Pixelschaltung 210 mit mehreren Pixeln 541 verbunden ist und die Pixelsignale der mehreren Pixel 541 durch die eine Pixelschaltung 210 durch Zeitmultiplex ausgegeben werden, wird als „sich eine Pixelschaltung 210 teilende mehrere Pixel 541“ bezeichnet.
  • Die Pixel 541A, 541B, 541C und 541D weisen jeweils die gleichen Komponenten auf. Nachfolgend wird zur Differenzierung der Komponenten der Pixel 541A, 541B, 541C und 541D voneinander an die Bezugszeichen der Komponenten der Pixel 541A die Identifikationszahl 1, an die Bezugszeichen der Komponenten der Pixel 541B die Identifikationszahl 2, an die Bezugszeichen der Komponenten der Pixel 541C die Identifikationszahl 3 und an die Bezugszeichen der Komponenten der Pixel 541D die Identifikationszahl 4 angehängt. In einem Fall, in dem nicht zwischen den Komponenten der Pixel 541A, 541B, 541C und 541D differenziert werden muss, wird das Anhängen von Identifikationszahlen an die Bezugszeichen der Komponenten der Pixel 541A, 541B, 541C und 541D weggelassen.
  • Die Pixel 541A, 541B, 541C und 541D weisen jeweils zum Beispiel eine Fotodiode PD, einen Transfertransistor TR, der mit der Fotodiode PD elektrisch verbunden ist, und eine floatende Diffusion FD, die mit dem Transfertransistor TR elektrisch verbunden ist, auf. Die Kathode der Fotodiode PD (PD1, PD2, PD3, PD4) ist mit der Source des Transfertransistors TR elektrisch verbunden, und die Anode ist mit einer Bezugspotenzialleitung (zum Beispiel einer Masse) elektrisch verbunden. Die Fotodiode PD führt eine fotoelektrische Umwandlung von einfallendem Licht durch und erzeugt Ladungen gemäß der empfangenen Lichtmenge. Der Transfertransistor TR (Transfertransistor TR1,TR2, TR3, TR4) ist zum Beispiel ein n-CMOS-Transistor (CMOS - Complementary Metal Oxide Semiconductor, Komplementär-Metalloxidhalbleiter). Der Drain des Transfertransistors TR ist mit der floatenden Diffusion FD elektrisch verbunden, und das Gate ist mit einer Ansteuerungssignalleitung elektrisch verbunden. Diese Ansteuerungssignalleitung ist Teil der mehreren Zeilenansteuerungssignalleitungen 542 (siehe 62), die mit einer Pixelteilungseinheit 539 verbunden sind. Der Transfertransistor TR überträgt an der Fotodiode PD erzeugte Ladungen zu der floatenden Diffusion FD. Die floatende Diffusion FD (floatende Diffusion FD1, FD2, FD3 und FD4) ist ein n-Diffusionsschichtgebiet, das in einer p-Halbleiterschicht gebildet ist. Die floatende Diffusion FD ist ein Ladungshaltemittel, das von der Fotodiode PD übertragene Ladungen vorübergehend hält, und ist auch ein Ladung-zu-Spannung-Umwandlungsmittel, das Spannung gemäß der Menge der Ladungen erzeugt.
  • Die vier floatenden Diffusionen FD (floatende Diffusion FD1, FD2, FD3 und FD4), die in einer Pixelteilungseinheit 539 enthalten sind, sind elektrisch miteinander verbunden und sind mit dem Gate des Verstärkungstransistors AMP und der Source des FD-Konversionsgewinnschalttransistors FDG elektrisch verbunden. Der Drain des FD-Konversionsgewinnschalttransistors FDG ist mit der Source des Rückstelltransistors RST verbunden, und das Gate des FD-Konversionsgewinnschalttransistors FDG ist mit einer Ansteuerungssignalleitung verbunden. Diese Ansteuerungssignalleitung ist Teil der mehreren Zeilenansteuerungssignalleitungen 542, die mit einer Pixelteilungseinheit 539 verbunden sind. Der Drain des Rückstelltransistors RST ist mit einer Leistungsquellenleitung VDD verbunden und das Gate des Rückstelltransistors RST ist mit einer Antriebssignalleitung verbunden. Diese Ansteuerungssignalleitung ist Teil der mehreren Zeilenansteuerungssignalleitungen 542, die mit einer Pixelteilungseinheit 539 verbunden sind. Das Gate des Verstärkungstransistors AMP ist mit der floatenden Diffusion FD verbunden, der Drain des Verstärkungstransistors AMP ist mit der Leistungsquellenleitung VDD verbunden, und die Source des Verstärkungstransistors AMP ist mit dem Drain des Auswahltransistors SEL verbunden. Die Source des Auswahltransistors SEL ist mit der vertikalen Signalleitung 543 verbunden, und das Gate des Auswahltransistors SEL ist mit einer Ansteuerungssignalleitung verbunden. Diese Ansteuerungssignalleitung ist Teil der mehreren Zeilenansteuerungssignalleitungen 542, die mit einer Pixelteilungseinheit 539 verbunden sind.
  • Wenn der Transfertransistor TR in einen eingeschalteten Zustand übergeht, überträgt der Transfertransistor TR die Ladung in der Fotodiode PD zu der floatenden Diffusion FD. Das Gate des Transfertransistors TR (Transfer-Gate TG) beinhaltet zum Beispiel eine so genannte vertikale Elektrode und ist so vorgesehen, dass es sich von der vorderen Fläche der Halbleiterschicht (der Halbleiterschicht 100S in der später beschriebenem 67) zu einer die PD erreichenden Tiefe erstreckt, wie in der später beschriebenen 67 dargestellt ist. Der Rückstelltransistor RST stellt das Potenzial der floatenden Diffusion FD auf ein vorbestimmtes Potenzial zurück. Wenn der Rückstelltransistor RST in einen eingeschalteten Zustand übergeht, wird das Potenzial der floatenden Diffusion FD auf das Potenzial der Leistungsquellenleitung VDD zurückgestellt. Der Auswahltransistor SEL steuert die Ausgabezeitsteuerung der Pixelsignale aus der Pixelschaltung 210. Der Verstärkungstransistor AMP erzeugt Signale mit einer Spannung, die der Höhe der in der floatenden Diffusion FD gehaltenen Ladung entspricht, als Pixelsignale. Der Verstärkungstransistor AMP ist über den Auswahltransistor SEL mit der vertikalen Signalleitung 543 verbunden. Der Verstärkungstransistor AMP weist zusammen mit einer Lastkreiseinheit (siehe 62), die mit der vertikalen Signalleitung 543 verbunden ist, eine Source-Folgerkonfiguration in der Spaltensignalverarbeitungseinheit 550 auf. Wenn der Auswahltransistor SEL in einen eingeschalteten Zustand übergeht, gibt der Verstärkungstransistor AMP die Spannung der floatenden Diffusion FD über die vertikale Signalleitung 543 an die Spaltensignalverarbeitungseinheit 550 aus. Der Rückstelltransistor RST, der Verstärkungstransistor AMP und der Auswahltransistor SEL sind zum Beispiel n-CMOS Transistoren.
  • Der FD-Konversionsgewinnschalttransistor FDG wird zum Ändern des Gewinns der Ladung-zu-Spannung-Umwandlung an der floatenden Diffusion FD verwendet. Im Allgemeinen sind Pixelsignale beim Aufnehmen von Bildern an dunklen Orten klein. Basierend auf Q = CV ist, wenn die Kapazität (FD-Kapazität C) der floatenden Diffusion FD bei Durchführung einer Ladung-zu-Spannung-Umwandlung groß ist, V zum Zeitpunkt der Umwandlung der Spannung am Verstärkungstransistor AMP klein. Umgekehrt ist an hellen Orten das Pixelsignal groß, und wenn die FD-Kapazität C groß ist, kann die floatende Diffusion FD nicht die gesamte Ladung von der Fotodiode PD aufnehmen. Ferner ist erforderlich, dass die FD-Kapazität C groß ist, so dass V zum Zeitpunkt der Umwandlung in Spannung am Verstärkungstransistor AMP nicht zu groß ist (das heißt kleiner wird). Angesichts dessen nimmt, wenn der FD-Konversionsgewinnschalttransistor FDG eingeschaltet wird, die Gate-Kapazität um einen Betrag zu, der dem des FD-Konversionsgewinnschalttransistors FDG entspricht, und dementsprechend nimmt die gesamte FD-Kapazität C zu. Wenn der FD-Konversionsgewinnschalttransistor FDG abgeschaltet wird, nimmt umgekehrt die gesamte FD-Kapazität C ab. Somit kann die FD-Kapazität C durch Ein- und Ausschalten des FD-Konversionsgewinnschalttransistors FDG variiert werden, und die Umwandlungseffizienz kann geschaltet werden. Der FD-Konversionsgewinnschalttransistor FDG ist zum Beispiel ein n-CMOS Transistor.
  • Es sei darauf hingewiesen, dass eine Konfiguration gebildet werden kann, bei der kein FD-Konversionsgewinnschalttransistor FDG vorgesehen ist. Zu diesem Zeitpunkt ist zum Beispiel die Pixelschaltung 210 aus den drei Transistoren des Verstärkungstransistors AMP, des Auswahltransistors SEL und des Rückstelltransistor RST konfiguriert. Die Pixelschaltung 210 weist mindestens einen der Pixeltransistoren, wie zum Beispiel den Verstärkungstransistor AMP, den Auswahltransistor SEL, den Rückstelltransistor RST und den FD-Konversionsgewinnschalttransistor FDG, auf.
  • Der Auswahltransistor SEL kann zwischen der Leistungsquellenleitung VDD und dem Verstärkungstransistor AMP vorgesehen sein. In diesem Fall ist der Drain des Rückstelltransistors RST mit der Leistungsquellenleitung VDD und dem Drain des Auswahltransistors SEL elektrisch verbunden. Die Source des Auswahltransistors SEL ist mit dem Drain des Verstärkungstransistors AMP elektrisch verbunden, und das Gate des Auswahltransistors SEL ist mit der Zeilenansteuerungssignalleitung 542 elektrisch verbunden (siehe 62). Die Source des Verstärkungstransistors AMP (das Ausgangsende der Pixelschaltung 210) ist mit der vertikalen Signalleitung 543 elektrisch verbunden, und das Gate des Verstärkungstransistors AMP ist mit der Source des Rückstelltransistors RST elektrisch verbunden. Obgleich aus der Darstellung weggelassen, kann die Anzahl von Pixeln 541, die sich eine Pixelschaltung 210 teilen, eine andere als vier sein. Zum Beispiel können sich zwei oder acht Pixel 541 eine Pixelschaltung 210 teilen.
  • 66 stellt ein Beispiel für eine Verbindungsanordnung mehrerer Pixelteilungseinheiten 539 und vertikaler Signalleitungen 543 dar. Zum Beispiel sind vier Pixelteilungseinheiten 539, die in der Spaltenrichtung angeordnet sind, in vier Gruppen unterteilt, und eine vertikale Signalleitung 543 ist mit jeder dieser vier Gruppen verbunden. Ein Beispiel ist in 66 gezeigt, in der zur Vereinfachung der Beschreibung jede der vier Gruppen eine Pixelteilungseinheit 539 aufweist, aber jede der vier Gruppen kann mehrere Pixelteilungseinheiten 539 aufweisen. Somit können bei der Bildaufnahmevorrichtung 1 mehrere Pixelteilungseinheiten 539, die in der Spaltenrichtung angeordnet sind, in Gruppen unterteilt sein, die eine oder mehrere Pixelteilungseinheiten 539 beinhalten. Es kann eine Anordnung gebildet werden, bei der zum Beispiel eine vertikale Signalleitung 543 und die Spaltensignalverarbeitungseinheit 550 mit jeder dieser Gruppen verbunden sind und gleichzeitig Pixelsignale aus jeder der Gruppen auslesen können. Alternativ kann bei der Bildaufnahmevorrichtung 1 eine vertikale Signalleitung 543 mit mehreren in der Spaltenrichtung angeordneten Pixelteilungseinheiten 539 verbunden sein. Zu diesem Zeitpunkt werden Pixelsignale durch Zeitmultiplex aus den mehreren mit der einen vertikalen Signalleitung 543 verbundenen Pixelteilungseinheiten 539 nacheinander ausgelesen.
  • [Spezielle Konfiguration der Bildaufnahmevorrichtung 1]
  • 67 stellt ein Beispiel für die Querschnittskonfiguration der Bildaufnahmevorrichtung 1 in der senkrechten Richtung hinsichtlich der Hauptflächen des ersten Substrats 100, des zweiten Substrats 100 und des dritten Substrats 300 dar. 67 ist eine schematische Darstellung zur Vereinfachung der Positionsbeziehung zwischen den Komponenten und kann sich von einem tatsächlichen Querschnitt unterscheiden. In der Bildaufnahmevorrichtung 1 sind das erste Substrat 100, das zweite Substrats 200 und das dritte Substrat 300 in dieser Reihenfolge gestapelt. Die Bildaufnahmevorrichtung 1 weist ferner Licht empfangende Linsen 401 auf der Seite der hinteren Fläche (Seite der Lichteinfallsfläche) des ersten Substrats 100 auf. Eine Farbfilterschicht (aus der Darstellung weggelassen) kann zwischen den Licht empfangenden Linsen 401 und dem ersten Substrat 100 vorgesehen sein. Die Licht empfangenden Linsen 401 sind zum Beispiel für jedes der Pixel 541A, 541B, 541C und 541D vorgesehen. Die Bildaufnahmevorrichtung 1 ist zum Beispiel eine rückseitenbeleuchtete Bildaufnahmevorrichtung. In der Bildaufnahmevorrichtung 1 ist die Pixel-Array-Einheit 540 in dem mittleren Teil platziert, und ein Umfangsteil 540B ist außerhalb der Pixel-Array-Einheit 540 platziert
  • Das erste Substrat 100 weist einen Isolierfilm 111, einen Film 112 mit fester Ladung und die Halbleiterschicht 100S und die Verdrahtungsschicht 100T nacheinander von der Seite der Licht empfangenden Linse 401 auf. Die Halbleiterschicht 100S ist zum Beispiel aus einem Siliciumsubstrat konfiguriert. Die Halbleiterschicht 100S weist zum Beispiel eine p-Wannenschicht 115 an einem Teil der vorderen Fläche (der Seitenfläche der Verdrahtungsschicht 100T) und in deren Nähe auf und weist ein n-Halbleitergebiet 114 in einem anderen Gebiet (tieferes Gebiet als die p-Wannenschicht 115) auf. Zum Beispiel ist eine pn-Übergang-Fotodiode PD aus dem n-Halbleitergebiet 114 und der p-Wannenschicht 115 konfiguriert. Die p-Wannenschicht 115 ist ein p-Halbleitergebiet.
  • 68A stellt ein Beispiel für die planare Konfiguration des ersten Substrats 100 dar. 68A stellt in erster Linie die planare Konfiguration der Pixelisolationsteile 117, der Fotodioden PD, der floatenden Diffusionen FD, der VSS-Kontaktgebiete 118 und der Transfertransistoren TR des ersten Substrats 100 dar. Die Konfiguration des ersten Substrats 100 wird anhand von 68A zusammen mit 67 beschrieben.
  • Die floatenden Diffusionen FD und die VSS-Kontaktgebiete 118 sind in der Nähe der vorderen Fläche der Halbleiterschicht 100S vorgesehen. Die floatenden Diffusionen FD sind aus einem n-Halbleitergebiet konfiguriert, das in der p-Wannenschicht 115 vorgesehen ist. Die jeweiligen floatenden Diffusionen FD der Pixel 541A, 541B, 541C und 541D (floatende Diffusion FD1, FD2, FD3 und FD4) sind zum Beispiel am mittleren Teil der Pixelteilungseinheit 539 nahe beieinander vorgesehen (68A). Die vier floatenden Diffusionen (floatende Diffusion FD1, FD2, FD3 und FD4), die in der Pixelteilungseinheit 539 enthalten sind, sind über elektrische Verbindungsmittel (später beschriebene Pad-Teile 120) in dem ersten Substrat 100 (insbesondere in der Verdrahtungsschicht 100T) elektrisch miteinander verbunden, was später ausführlich beschrieben wird. Ferner sind die floatenden Diffusionen FD über elektrische Mittel (später beschriebene Durchgangselektroden 120E) von dem ersten Substrat 100 zu dem zweiten Substrat 200 (insbesondere von der Verdrahtungsschicht 100T zu der Verdrahtungsschicht 200T) verbunden. In dem zweiten Substrat 200 (insbesondere in der Verdrahtungsschicht 200T) ist die floatende Diffusion FD durch die elektrischen Mittel mit dem Gate des Verstärkungstransistors AMP und der Source des FD-Konversionsgewinnschalttransistors FDG elektrisch verbunden.
  • Das VSS-Kontaktgebiet 118 ist ein Gebiet, das mit den Bezugspotenzialleitungen VSS elektrisch verbunden ist und in einem Abstand von der floatenden Diffusion FD platziert ist. Zum Beispiel ist die floatende Diffusion FD in den Pixeln 541A, 541B, 541C und 541D in der V-Richtung an einem Ende jedes Pixels platziert und ist das VSS-Kontaktgebiet 118 am anderen Ende platziert ( 68A). Das VSS-Kontaktgebiet 118 ist zum Beispiel aus einem p-Halbleitergebiet konfiguriert. Das VSS-Kontaktgebiet 118 ist zum Beispiel mit einem Massepotenzial oder einem festen Potenzial verbunden. Dementsprechend wird der Halbleiterschicht 100S Bezugspotenzial zugeführt.
  • Die Transfertransistoren TR sind auf dem ersten Substrat 100 sowie den Fotodioden PD, den floatenden Diffusionen FD und den VSS-Kontaktgebieten 118 vorgesehen. Die Fotodioden PD, die floatenden Diffusionen FD, die VSS-Kontaktgebiete 118 und die Transfertransistoren TR sind an jedem der Pixel 541A, 541B, 541C und 541D vorgesehen. Die Transfertransistoren TR sind auf der Seite der vorderen Fläche der Halbleiterschicht 100S (der Seite, die der Seite der Lichteinfallsfläche gegenüberliegt, der Seite des zweiten Substrats 200) vorgesehen. Die Transfertransistoren TR weisen das Transfer-Gate TG auf. Zum Beispiel beinhaltet das Transfer-Gate TG einen horizontalen Teil TGb, der der vorderen Fläche der Halbleiterschicht 100S gegenüberliegt, und einen vertikalen Teil TGa, der in der Halbleiterschicht 100S vorgesehen ist. Der vertikale Teil TGa erstreckt sich in der Dickenrichtung der Halbleiterschicht 100S. Ein Ende des vertikalen Teils TGa ist mit dem horizontalen Teil TGb in Kontakt, und das andere Ende ist in dem n-Halbleitergebiet 114 vorgesehen. Durch ein solches Konfigurieren des Transfertransistors TR eines vertikalen Transistors kommt es nicht so leicht zu einem fehlerhaften Transfer von Pixelsignalen, und die Leseeffizienz von Pixelsignalen kann verbessert werden.
  • Der horizontale Teil TGb des Transfer-Gates TG erstreckt sich zum Beispiel in der H-Richtung von einer dem vertikalen Teil TGa gegenüberliegenden Position zu einem mittleren Teil der Pixelteilungseinheit 539 ( 68A). Dementsprechend kann die Position in der H-Richtung der Durchgangselektrode (später beschriebenen Durchgangselektrode TGV), die das Transfer-Gate TG erreicht, in der H-Richtung näher an die Durchgangselektroden (später beschriebenen Durchgangselektroden 120E und 121E), die mit der floatenden Diffusion FD und dem VSS-Kontaktgebiet 118 verbunden sind, gebracht werden. Zum Beispiel weisen die auf dem ersten Substrat 100 vorgesehenen mehreren Pixelteilungseinheiten 539 bezüglich einander die gleiche Konfiguration auf (68A).
  • Die Halbleiterschicht 100S ist mit Pixelisolationsteilen 117, die die Pixel 541A, 541B, 541C und 541D voneinander isolieren, versehen. Die Pixelisolationsteile 117 sind so gebildet, dass sie sich in der Normalrichtung der Halbleiterschicht 100S (der senkrecht zu der vorderen Fläche der Halbleiterschicht 100S verlaufenden Richtung) erstrecken. Die Pixelisolationsteile 117 sind dazu vorgesehen, die Pixel 541A, 541B, 541C und 541D voneinander abzugrenzen und weisen zum Beispiel eine gitterartige planare Form auf (68A, 68B). Die Pixelisolationsteile 117 isolieren zum Beispiel die Pixel 541A, 541B, 541C und 541D elektrisch und optisch voneinander. Die Pixelisolationsteile 117 beinhalten zum Beispiel einen Lichtabschirmungsfilm 117A und einen Isolierfilm 117B. Zum Beispiel wird Wolfram (W) oder dergleichen für den Lichtabschirmungsfilm 117A verwendet. Der Isolierfilm 117B ist zwischen dem Lichtabschirmungsfilm 117A und der p-Wannenschicht 115 oder dem n-Halbleitergebiet 114 vorgesehen. Der Isolierfilm 117B ist zum Beispiel aus Siliciumoxid (SiO) konfiguriert. Die Pixelisolationsteile 117 weisen eine FTI-Struktur (FTI - Full Trench Isolation, volle Grabenisolation) auf und erstrecken sich vollständig durch die Halbleiterschicht 100S. Die Pixelisolationsteile 117 sind nicht auf die FTI-Struktur beschränkt, die sich vollständig durch die Halbleiterschicht 100S erstreckt, obgleich dies nicht dargestellt ist. Zum Beispiel können die Pixelisolationsteile 117 eine DTI-Struktur (Deep Trench Isolation, tiefe Grabenisolation) aufweisen, die sich nicht vollständig durch die Halbleiterschicht 100S erstreckt. Die Pixelisolationsteile 117 erstrecken sich in der Normalrichtung der Halbleiterschicht 100S und sind in einem Teilgebiet der Halbleiterschicht 100S gebildet.
  • Es sind zum Beispiel ein erstes Pinning-Gebiet 113 und ein zweites Pinning-Gebiet 116 auf der Halbleiterschicht 100S vorgesehen. Das erste Pinning-Gebiet 113 ist in der Nähe der hinteren Fläche der Halbleiterschicht 100S vorgesehen und ist zwischen dem n-Halbleitergebiet 114 und dem Film 112 mit fester Ladung platziert. Das zweite Pinning-Gebiet 116 ist auf den Seitenflächen der Pixelisolationsteile 117, insbesondere zwischen den Pixelisolationsteilen 117 und den p-Wannenschichten 115 oder dem n-Halbleitergebiet 114, vorgesehen. Das erste Pinning-Gebiet 113 und das zweite Pinning-Gebiet 116 sind zum Beispiel aus p-Halbleitergebieten konfiguriert.
  • Der Film 112 mit fester Ladung weist eine negative feste Ladung auf, die zwischen der Halbleiterschicht 100S und dem Isolierfilm 111 vorgesehen ist. Das erste Pinning-Gebiet 113, das eine Lochakkumulationsschicht ist, ist durch das durch den Film 112 mit fester Ladung induzierte elektrische Feld auf der Schnittstelle der Seite der Licht empfangenden Fläche (hinteren Fläche) der Halbleiterschicht 100S gebildet. Dementsprechend kann ein Auftreten von Dunkelstrom aufgrund des Schnittstellenzustands auf der Seite der Licht empfangenden Fläche der Halbleiterschicht 100S unterbunden werden. Der Film 112 mit fester Ladung ist zum Beispiel aus einem Isolierfilm mit einer negativen festen Ladung gebildet. Beispiele für Isolierfilmmaterialien mit solch einer negativen festen Ladung beinhalten Hafniumoxid, Zirconiumoxid, Aluminiumoxid, Titanoxid und Tantaloxid.
  • Der Lichtabschirmungsfilm 117A ist zwischen dem Film 112 mit fester Ladung und dem Isolierfilm 111 vorgesehen. Dieser Lichtabschirmungsfilm 117A kann kontinuierlich von dem Lichtabschirmungsfilm 117A, der die Pixelisolationsteile 117 bildet, vorgesehen sein. Dieser Lichtabschirmungsfilm 117A zwischen dem Film 112 mit fester Ladung und dem Isolierfilm 111 ist zum Beispiel selektiv an Positionen vorgesehen, die den Pixelisolationsteilen 117 in der Halbleiterschicht 100S gegenüberliegen. Der Isolierfilm 111 ist so vorgesehen, dass er diesen Lichtabschirmungsfilm 117A bedeckt. Der Isolierfilm 111 ist zum Beispiel aus Siliciumoxid konfiguriert.
  • Die Verdrahtungsschicht 100T, die zwischen der Halbleiterschicht 100S und dem zweiten Substrat 200 vorgesehen ist, weist einen Zwischenschichtisolierfilm 119, Pad-Teile 120 und 121, einen Passivierungsfilm 122, einen Zwischenschichtisolierfilm 123 und einen Verbindungsfilm 124 in dieser Reihenfolge von der Seite der Halbleiterschicht 100S auf. Der horizontale Teil TGb des Transfer-Gates TG ist zum Beispiel in dieser Verdrahtungsschicht 100T vorgesehen. Der Zwischenschichtisolierfilm 119 ist über die gesamte vordere Fläche der Halbleiterschicht 100S vorgesehen und ist mit der Halbleiterschicht 100S in Kontakt. Der Zwischenschichtisolierfilm 119 ist zum Beispiel aus einem Siliciumoxidfilm konfiguriert. Es sei darauf hingewiesen, dass die Konfiguration der Verdrahtungsschicht 100T nicht auf die oben beschriebene Konfiguration beschränkt ist und es ausreicht, wenn sie eine Konfiguration ist, die eine Verdrahtung und einen Isolierfilm hat.
  • 68B stellt zusammen mit der in 68A dargestellten planaren Konfiguration die Konfiguration der Pad-Teile 120 und 121 dar. Die Pad-Teile 120 und 121 sind an selektiven Gebieten auf dem Zwischenschichtisolierfilm 119 vorgesehen. Die Pad-Teile 120 dienen dem Miteinanderverbinden der floatenden Diffusionen FD (floatenden Diffusionen FD1, FD2, FD3 und FD4) jedes der Pixel 541A, 541B, 541C und 541D. Die Pad-Teile 120 sind zum Beispiel auf jeder Pixelteilungseinheit 539, am mittleren Teil der Pixelteilungseinheit 539 in der Planaransicht (68B), platziert. Die Pad-Teile 120 sind so vorgesehen, dass sie sich über die Pixelisolationsteile 117 erstrecken, und sind so platziert, dass sie mindestens einen Teil jeder der floatenden Diffusionen FD1, FD2, FD3 und FD4 überlagern (67, 68B). Insbesondere sind die Pad-Teile 120 in Gebieten gebildet, die mindestens einen Teil jeder der mehreren floatenden Diffusionen FD (floatenden Diffusionen FD1, FD2, FD3 und FD4), die sich die Pixelschaltung 210 teilen, und mindestens einen Teil des Pixelisolationsteile 117, der zwischen den mehreren Fotodioden PD (Fotodioden PD1, PD2, PD3, PD4) gebildet ist, die sich die Pixelschaltung 210 teilen, in einer senkrecht zu der vorderen Fläche der Halbleiterschicht 100S verlaufenden Richtung gesehen, überlappen. Verbindungsvias 120C zum elektrischen Verbinden der Pad-Teile 120 und der floatenden Diffusionen FD1, FD2, FD3 und FD4 sind in dem Zwischenschichtisolierfilm 119 vorgesehen. Die Verbindungsvias 120C sind für jedes der Pixel 541A, 541B, 541C und 541D vorgesehen. Ein Teil der Pad-Teile 120 ist zum Beispiel in den Verbindungsvias 120C eingebettet, wodurch die Pad-Teile 120 und die floatenden Diffusionen FD1, FD2, FD3 und FD4 elektrisch verbunden werden.
  • Die Pad-Teile 121 dienen dem Miteinanderverbinden der mehreren VSS-Kontaktgebiete 118. Zum Beispiel sind die VSS-Kontaktgebiete 118, die in den Pixeln 541C und 541D einer Pixelteilungseinheit 539 vorgesehen sind, und die VSS-Kontaktgebiete 118, die in den Pixeln 541A und 541B einer anderen Pixelteilungseinheit 539 vorgesehen sind, die sich in der V-Richtung nebeneinander befinden, durch den Pad-Teil 121 elektrisch verbunden. Die Pad-Teile 121 sind zum Beispiel so vorgesehen, dass sie sich über den Pixelisolationsteilen 117 erstrecken, und sind so platziert, dass sie mindestens einen Teil jedes der vier VSS-Kontaktgebiete 118 überlagern. Insbesondere sind die Pad-Teile 121 in Gebieten gebildet, die mindestens einen Teil jedes der mehreren VSS-Kontaktgebiete 118 und mindestens einen Teil des zwischen den mehreren VSS-Kontaktgebieten 118 gebildeten Pixelisolationsteils 117, in einer senkrecht zu der vorderen Fläche der Halbleiterschicht 100S verlaufende Richtung gesehen, überlappen. Es sind Verbindungsvias 121C zum elektrischen Verbinden der Pad-Teile 121 und der VSS-Kontaktgebiete 118 in dem Zwischenschichtisolierfilm 119 vorgesehen. Die Verbindungsvias 121C sind für jedes der Pixel 541A, 541B, 541C und 541D vorgesehen. Zum Beispiel ist ein Teil der Pad-Teile 121 durch die Verbindungsvias 121C eingebettet, wodurch die Pad-Teile 121 und die VSS-Kontaktgebiete 118 elektrisch verbunden werden. Zum Beispiel sind die Pad-Teile 120 und die Pad-Teile 121 jeder der mehreren Pixelteilungseinheiten 539, die in der V-Richtung angeordnet sind, in der H-Richtung im Wesentlichen an der gleichen Position platziert (68B).
  • Das Bereitstellen der Pad-Teile 120 gestattet ein Reduzieren der Verdrahtung zum Verbinden der floatenden Diffusionen FD mit der Pixelschaltung 210 (zum Beispiel Gate-Elektroden der Verstärkungstransistoren AMP) über den gesamten Chip. Gleichermaßen gestattet das Bereitstellen der Pad-Teile 121 ein Reduzieren der Verdrahtung zum Zuführen von Potenzial zu den VSS-Kontaktgebieten 118 über den gesamten Chip. Dies ermöglicht das Realisieren einer Reduzierung der Fläche des gesamten Chips, eines Unterbindens von elektrischer Interferenz zwischen Verdrahtung in miniaturisierten Pixeln und/oder eines Reduzierens der Kosten aufgrund des Reduzierens der Anzahl von Teilen usw.
  • Die Pad-Teile 120 und 121 können an gewünschten Positionen auf dem ersten Substrat 100 und dem zweiten Substrat 200 vorgesehen sein. Insbesondere können die Pad-Teile 120 und 121 auf einer/einem von der Verdrahtungsschicht 100T und einem Isolationsgebiet 212 der Halbleiterschicht 200S vorgesehen sein. Beim Bereitstellen auf der Verdrahtungsschicht 100T können die Pad-Teile 120 und 121 mit der Halbleiterschicht 100S in direktem Kontakt sein. Insbesondere kann eine Konfiguration gebildet werden, bei der die Pad-Teile 120 und 121 mit mindestens einem Teil jeder der floatenden Diffusionen FD und/oder der VSS-Kontaktgebiete 118 direkt verbunden sind. Des Weiteren kann eine Konfiguration gebildet werden, bei der die Verbindungsvias 120C und 121C von jeder/jedem der floatenden Diffusionen FD und/oder der VSS-Kontaktgebiete 118, die mit dem Pad-Teilen 120 und 121 verbunden sind, bereitgestellt werden und die Pad-Teile 120 und 121 an gewünschten Positionen in der Verdrahtungsschicht 100T oder dem Isolationsgebiet 2112 der Halbleiterschicht 200S vorgesehen werden.
  • Insbesondere kann bei Vorsehen der Pad-Teile 120 und 121 auf der Verdrahtungsschicht 100T eine mit den floatenden Diffusionen FD und/oder den VSS-Kontaktgebieten 118 in dem Isolationsgebiet 212 der Halbleiterschicht 200S verbundene Verdrahtung reduziert werden. Dementsprechend kann bei dem die Pixelschaltungen 210 bildenden zweiten Substrat 200 die Fläche des Isolationsgebiets 212 zum Bilden von Durchverdrahtung zum Verbinden der floatenden Diffusionen FD mit den Pixelschaltungen 210 reduziert werden. Dementsprechend kann eine größere Fläche auf dem zweiten Substrat 200 zum Bilden der Pixelschaltungen 210 gewährleistet werden. Das Gewährleisten der Fläche für die Pixelschaltungen 210 gestattet ein Vergrößern der Abmessungen beim Bilden von Pixeltransistoren, was zu einem verbesserten Bild aufgrund von Rauschreduzierung usw. beitragen kann.
  • Insbesondere sind bei Verwendung einer FTI-Struktur für die Pixelisolationsteile 117 die floatenden Diffusionen FD und/oder die VSS-Kontaktgebiete 118 vorzugsweise in den Pixeln 541 vorgesehen, und dementsprechend kann die Verdrahtung zum Verbinden des ersten Substrats 100 und des zweiten Substrats 200 durch Verwendung der Konfiguration der Pad-Teile 120 und 121 deutlich reduziert werden.
  • Des Weiteren sind die Pad-Teile 120, mit denen die mehreren floatenden Diffusionen FD verbunden sind, und die Pad-Teile 121, mit denen die mehreren VSS-Kontaktgebiete 118 verbunden sind, in der V-Richtung abwechselnd in einer geraden Linie platziert, wie zum Beispiel in 68B dargestellt ist. Des Weiteren sind die Pad-Teile 120 und 121 an Positionen gebildet, die von den mehreren Fotodioden PD, den mehreren Transfer-Gates TG und den mehreren floatenden Diffusionen FD umgeben sind. Dementsprechend können andere Vorrichtungen als die floatenden Diffusionen FD und die VSS-Kontaktgebiete 118 frei auf dem ersten Substrat 100, auf dem mehrere Vorrichtungen gebildet sind, platziert werden, und das Layout des gesamten Chips kann effizienter gestaltet werden. Des Weiteren wird eine Symmetrie des Layouts der in den Pixelteilungseinheiten 539 gebildeten Vorrichtungen gewährleistet, und Abweichungen von Eigenschaften zwischen dem Pixeln 541 können unterbunden werden.
  • Die Pad-Teile 120 und 121 sind zum Beispiel aus Polysilicium (Poly-Si) und insbesondere aus dotiertem Polysilicium, dem eine Störstelle hinzugefügt worden ist, konfiguriert. Die Pad-Teile 120 und 121 sind vorzugsweise aus einem elektrisch leitenden Material mit hohen Wärmefestigkeitseigenschaften, wie zum Beispiel Polysilicium, Wolfram (W), Titan (Ti) und Titannitrid (TiN) usw., konfiguriert. Dementsprechend können die Pixelschaltungen 210 nach dem Aufbringen der Halbleiterschicht 200S des zweiten Substrats 200 auf das erste Substrat 100 gebildet werden. Der Grund dafür wird unten beschrieben. Es sei darauf hingewiesen, dass in der folgenden Beschreibung das Verfahren zum Bilden der Pixelschaltungen 210 nach dem Aneinanderanbringen des ersten Substrats 100 und der Halbleiterschicht 200S des zweiten Substrats 200 als ein erstes Herstellungsverfahren bezeichnet wird.
  • Nunmehr kommt eine Anordnung in Betracht, bei der die Pixelschaltungen 210 auf dem zweiten Substrat 200 gebildet werden und danach an dem ersten Substrat 100 angebracht werden (nachfolgend als ein zweites Herstellungsverfahren bezeichnet). Bei diesem zweiten Herstellungsverfahren werden vorher Elektroden zur elektrischen Verbindung auf jeder von der Oberfläche des ersten Substrats 100 (Oberfläche der Verdrahtungsschicht 100T) und der Oberfläche des zweiten Substrats 200 (Oberfläche der Verdrahtungsschicht 200T) gebildet. Wenn das erste Substrat 100 und das zweite Substrat 200 aneinander angebracht werden, kommen zur gleichen Zeit die Elektroden zur elektrischen Verbindung, die auf jeder von der Oberfläche des ersten Substrats 100 und der Oberfläche des zweiten Substrats 200 gebildet sind, miteinander in Kontakt. Dementsprechend wird die elektrische Verbindung zwischen der in dem ersten Substrat 100 enthaltenen Verdrahtung und der in dem zweiten Substrat 200 enthaltenen Verdrahtung gebildet. Somit können gemäß der Konfiguration der Bildaufnahmevorrichtung 1, die das zweite Herstellungsverfahren verwendet, zum Beispiel geeignete Prozesse zur Herstellung gemäß den Konfigurationen jedes von dem ersten Substrat 100 und dem zweiten Substrat 200 verwendet werden, und es kann eine qualitativ hochwertige Hochleistungsbildaufnahmevorrichtung hergestellt werden.
  • Bei solch einem zweiten Herstellungsverfahren kann es beim Aneinanderanbringen des ersten Substrats 100 und des zweiten Substrats 200 aufgrund einer Herstellungsvorrichtung zum Anbringen zu einem Positionierungsfehler kommen. Des Weiteren weisen das erste Substrat 100 und das zweite Substrat 200 zum Beispiel Durchmessergrößen in einer Größenordnung von mehreren Dutzend Zentimetern auf, und wenn das erste Substrat 100 und das zweite Substrat 200 aneinander angebracht werden, kann es in mikroskopischen Gebieten in Teilen des ersten Substrats 100 und des zweiten Substrats 200 zu einem Dehnen und Schrumpfen der Substrate kommen. Dieses Dehnen und Schrumpfen der Substrate ist darauf zurückzuführen, dass der Zeitpunkt, zu dem die Substrate miteinander in Kontakt kommen, etwas fehlangepasst ist. Solch ein Dehnen und Schrumpfen des ersten Substrats 100 und des zweiten Substrats 200 kann zu einem Fehler bei den Positionen der Elektroden zur elektrischen Verbindung, die auf jeder von der Oberfläche von jedem von dem ersten Substrat 100 und der Oberfläche von dem zweiten Substrat 200 gebildet sind, führen. Bei dem zweiten Herstellungsverfahren werden vorzugsweise Maßnahmen getroffen, so dass jede der Elektroden von dem ersten Substrat 100 und dem zweiten Substrat 200 in Kontakt ist, selbst wenn solch ein Fehler auftritt. Insbesondere sind die Abmessungen der Elektroden von mindestens einem, vorzugsweise beiden, von dem ersten Substrat 100 und dem zweiten Substrat 200 vergrößert, wobei der obige Fehler berücksichtigt wird. Dementsprechend führt die Verwendung des zweiten Herstellungsverfahrens zum Beispiel dazu, dass die Abmessungen der auf der Oberfläche des ersten Substrats 100 oder des zweiten Substrats 200 gebildeten Elektroden (die Abmessungen in der Planarrichtung der Substrate) größer als die Abmessungen der inneren Elektroden, die sich von innerhalb des ersten Substrats 100 oder des zweiten Substrats 200 in der Dickenrichtung zu der Oberfläche erstrecken, sind.
  • Umgekehrt ermöglicht ein Konfigurieren der Pad-Teile 120 und 121 aus einem elektrisch leitenden Material mit Wärmefestigkeitseigenschaften die Verwendung des obigen ersten Herstellungsverfahrens. Bei dem ersten Herstellungsverfahren wird das erste Substrat 100, das die Fotodioden PD, die Transfertransistoren TR usw. beinhaltet, gebildet, und danach werden dieses erste Substrat 100 und das zweite Substrat 200 (die Halbleiterschicht 2000S) aneinander angebracht. Zu diesem Zeitpunkt befindet sich das zweite Substrat 200 in einem Zustand, in dem aktive Bauelemente und Muster, wie zum Beispiel die Verdrahtungsschicht, die die Pixelschaltungen 210 konfiguriert, noch nicht gebildet sind. Das zweite Substrat 200 befindet sich in einem Zustand vor dem Bilden von Mustern, und dementsprechend kommt es, selbst wenn es beim Aneinanderanbringen des ersten Substrats 100 und des zweiten Substrats 200 bei der Anbringungsposition zu einem Fehler kommt, bei der Positionierung zwischen den Mustern des ersten Substrats 100 und den Mustern des zweiten Substrats 200 aufgrund dieses Anbringungsfehlers zu keinem Fehler. Dies ist darauf zurückzuführen, dass die Muster des zweiten Substrats 200 nach dem Aneinanderanbringen des ersten Substrats 100 und des zweiten Substrats 200 gebildet werden. Es sei darauf hingewiesen, dass zu dem Zeitpunkt des Bildens von Mustern auf dem zweiten Substrat zum Beispiel eine Musterbildung unter Verwendung der auf dem ersten Substrat gebildeten Muster als Objekte zur Positionierung in einer Belichtungseinrichtung zur Musterbildung durchgeführt wird. Aus dem oben beschriebenen Grund ist ein Fehler bei der Anbringungsposition zwischen dem ersten Substrat 100 und dem zweiten Substrat 200 bei der Herstellung der Bildaufnahmevorrichtung 1 gemäß dem ersten Herstellungsverfahren kein Problem. Aus dem gleichen Grund ist ein Fehler aufgrund des Dehnens und Schrumpfens der Substrate, zu dem es bei dem zweiten Herstellungsverfahren kommt, bei der Herstellung der Bildaufnahmevorrichtung 1 gemäß dem ersten Herstellungsverfahren auch kein Problem.
  • Bei dem ersten Herstellungsverfahren werden das erste Substrat 100 und das zweite Substrat 200 (die Halbleiterschicht 200S) auf diese Weise aneinander angebracht, und danach werden die aktiven Bauelemente auf dem zweiten Substrat 200 gebildet. Daran schließt sich die Bildung der Durchgangselektroden 120E und 121E und der Durchgangselektroden TGV (67) an. Die Bildung der Durchgangselektroden 120E, 121E und TGV wird zum Beispiel durch Bilden von Mustern für die Durchgangselektroden durch eine verkleinernde Projektionsbelichtung von oberhalb des zweiten Substrats 200 verwendende Belichtungseinrichtung durchgeführt. Durch Verwendung einer verkleinernden Belichtungsprojektion beträgt, selbst wenn es bei der Positionierung des zweiten Substrats 200 und der Belichtungseinrichtung zu einem Fehler kommt, die Größe des Fehlers auf dem zweiten Substrat 200 nur einen Bruchteil des Fehlers gemäß dem obigen zweiten Herstellungsverfahren (die Umkehrung des Maßstabs der verkleinernden Projektionsbelichtung). Dementsprechend wird gemäß der Konfiguration der das erste Herstellungsverfahren verwendenden Bildaufnahmevorrichtung 1 eine Positionierung von auf jedem von dem ersten Substrat 100 und dem zweiten Substrat 200 gebildeten Elementen erleichtert, und es kann eine qualitativ hochwertige Hochleistungsbildaufnahmevorrichtung hergestellt werden.
  • Die unter Verwendung solch eines ersten Herstellungsverfahrens hergestellte Bildaufnahmevorrichtung 1 weist andere Eigenschaften als die unter Verwendung des zweiten Herstellungsverfahrens hergestellte Bildaufnahmevorrichtung auf. Insbesondere sind bei der unter Verwendung des ersten Herstellungsverfahrens hergestellten Bildaufnahmevorrichtung 1 die Durchgangselektroden 120E, 121E und TGV hinsichtlich der Dicke (Größe in der Substratplanarrichtung) von dem zweiten Substrat 200 zu dem ersten Substrat 100 im Wesentlichen konstant. Wenn die Durchgangselektroden 120E, 121E und TGV alternativ dazu sich verjüngende Formen aufweisen, weisen die sich verjüngenden Formen eine konstante Neigung auf. Die Pixel 541 werden in der Bildaufnahmevorrichtung 1, die solche Durchgangselektroden 120E, 121E und TGV aufweist, leichter miniaturisiert.
  • Bei der Herstellung der Bildaufnahmevorrichtung 1 gemäß dem ersten Herstellungsverfahren werden nunmehr die aktiven Bauelemente nach Aneinanderanbringen des ersten Substrats 100 und des zweiten Substrats 200 (der Halbleiterschicht 200S) auf dem zweiten Substrat 200 gebildet, und dementsprechend erreichen die Wirkungen der zur Bildung der aktiven Bauelemente erforderlichen Wärmebehandlung auch das erste Substrat 100. Dementsprechend wird vorzugsweise ein elektrisch leitendes Material mit hohen Wärmefestigkeitseigenschaften für die auf dem ersten Substrat 100 vorgesehenen Pad-Teile 120 und 121 verwendet, wie oben beschrieben wurde. Zum Beispiel wird vorzugsweise ein Material, das einen höheren Schmelzpunkt (das heißt hohe Wärmefestigkeitseigenschaften) als mindestens ein Teil des in der Verdrahtungsschicht 200T des zweiten Substrats 200 enthaltenen Verdrahtungsmaterials hat, für die Pad-Teile 120 und 121 verwendet. Zum Beispiel wird ein elektrisch leitendes Material mit hohen Wärmefestigkeitseigenschaften, wie dotiertes Silicium, Wolfram, Titan oder Titannitrid oder dergleichen für die Pad-Teile 120 und 121 verwendet. Somit kann die Bildaufnahmevorrichtung 1 unter Verwendung des obigen ersten Herstellungsverfahrens hergestellt werden.
  • Der Passivierungsfilm 122 wird zum Beispiel so über die gesamte Oberfläche der Halbleiterschicht 100S vorgesehen, dass er die Pad-Teile 120 und 121 bedeckt (67). Der Passivierungsfilm 122 ist zum Beispiel aus einem Siliciumnitridfilm (SiN-Film) konfiguriert. Der Zwischenschichtisolierfilm 123 bedeckt die Pad-Teile 120 und 121 mit dem dazwischen angeordneten Passivierungsfilm 122. Der Zwischenschichtisolierfilm 123 ist zum Beispiel über die gesamte Oberfläche der Halbleiterschicht 100S vorgesehen. Der Zwischenschichtisolierfilm 123 ist zum Beispiel aus einem Siliciumoxidfilm (SiO-Film) konfiguriert. Der Verbindungsfilm 124 ist über eine Verbindungsfläche des ersten Substrats 100 (insbesondere der Verdrahtungsschicht 100T) und des zweiten Substrats 200 vorgesehen. Das heißt, der Verbindungsfilm 124 ist mit dem zweiten Substrat 200 in Kontakt. Dieser Verbindungsfilm 124 ist über die gesamte Oberfläche der Hauptfläche des ersten Substrats 100 vorgesehen. Der Verbindungsfilm 124 ist zum Beispiel aus einem Siliciumnitridfilm konfiguriert.
  • Zum Beispiel liegen die Licht empfangenden Linsen 401 der Halbleiterschicht 100S mit dem dazwischen angeordneten Film 112 mit fester Ladung und Isolierfilm 111 gegenüber (67). Die Licht empfangenden Linsen 401 sind zum Beispiel an Positionen vorgesehen, die jeder der Fotodioden PD der Pixel 541A, 541B, 541C und 541D gegenüberliegen.
  • Das zweite Substrat 200 weist die Halbleiterschicht 200S und die Verdrahtungsschicht 200T in dieser Reihenfolge von der Seite des ersten Substrats 100 auf. Die Halbleiterschicht 200S ist aus einem Siliciumsubstrat konfiguriert. Ein Wannengebiet 211 ist in der Halbleiterschicht 200S über die Dickenrichtung davon gebildet. Das Wannengebiet 211 ist zum Beispiel ein p-Halbleitergebiet. Die in jeder Pixelteilungseinheit 539 platzierten Pixelschaltungen 210 sind auf dem zweiten Substrat 200 vorgesehen. Die Pixelschaltungen 210 sind zum Beispiel auf der Seite der vorderen Fläche (Seite der Verdrahtungsschicht 200T) der Halbleiterschicht 200S vorgesehen. In der Bildaufnahmevorrichtung 1 ist das zweite Substrat 200 so an dem ersten Substrat 100 angebracht, dass die Seite der vorderen Fläche (Seite der Verdrahtungsschicht 100T) des ersten Substrats 100 der Seite der hinteren Fläche (Seite der Halbleiterschicht 200S) des zweiten Substrats 200 gegenüberliegt. Das heißt, das zweite Substrat 200 ist auf eine Vorderseite-an-Rückseite-Weise an dem ersten Substrat 100 angebracht.
  • 69 bis 73 stellen schematisch ein Beispiel für die planare Konfiguration des zweiten Substrats 200 dar. 69 stellt die Konfiguration der Pixelschaltungen 210, die in der Nähe der vorderen Fläche der Halbleiterschicht 200S vorgesehen sind, dar. 70 stellt schematisch die Konfiguration von Teilen der Verdrahtungsschicht 200T (insbesondere einer später beschriebenen ersten Verdrahtungsschicht W1) und der Halbleiterschicht 200S und des mit der Verdrahtungsschicht 200T verbundenen ersten Substrats 100 dar. 71 bis 73 stellen ein Beispiel für die planare Konfiguration der Verdrahtungsschicht 200T dar. Die Konfiguration des zweiten Substrats 200 wird unten anhand von 69 bis 73 unter Bezugnahme auf 67 beschrieben. In 69 und 70 sind die Konturen der Fotodioden PD (Grenzen zwischen den Pixelisolationsteilen 117 und Fotodioden PD) durch gestrichelte Linien dargestellt, und Grenzen zwischen der Halbleiterschicht 200S an Gate-Elektroden der Transistoren, die die Pixelschaltung 210 konfigurieren, überlappenden Teilen und Vorrichtungsisolationsgebiete 213 oder Isolationsgebiete 214 sind durch gepunktete Linien dargestellt. Grenzen zwischen der Halbleiterschicht 200S und den Vorrichtungsisolationsgebieten 213 und Grenzen zwischen dem Vorrichtungsisolationsgebiet 213 und dem Isolationsgebiet 212 sind in die Gate-Elektroden der Verstärkungstransistoren AMP überlappenden Teilen zu einer Seite der Kanalbreitenrichtung vorgesehen.
  • Das zweite Substrat 200 ist mit dem Isolationsgebiet 212, das die Halbleiterschicht 200S unterteilt, und den Vorrichtungsisolationsgebieten 213, die an einem Teil der Halbleiterschicht 200S in der Dickenrichtung vorgesehen sind, versehen (67). Zum Beispiel sind die Durchgangselektroden 120E und 121E und die Durchgangselektroden TGV (Durchgangselektroden TGV1, TGV2, TGV3, TGV4) von zwei Pixelteilungseinheiten 539, die mit zwei Pixelschaltungen 210 daneben in der H-Richtung verbunden sind, in dem zwischen diesen beiden Pixelschaltungen 210 vorgesehenen Isolationsgebiet 212 platziert (70).
  • Das Isolationsgebiet 212 weist im Wesentlichen die gleiche Dicke wie die Halbleiterschicht 200S ( 67) auf. Die Halbleiterschicht 200S ist durch dieses Isolationsgebiet 212 unterteilt. Die Durchgangselektroden 120E und 121E und die Durchgangselektroden TGV sind in diesem Isolationsgebiet 212 platziert. Das Isolationsgebiet 212 ist zum Beispiel aus Siliciumoxid konfiguriert.
  • Die Durchgangselektroden 120E und 121E sind so vorgesehen, dass sie sich in der Dickenrichtung vollständig durch das Isolationsgebiet 212 erstrecken. Die oberen Enden der Durchgangselektroden 120E und 121E sind mit einer Verdrahtung (später beschriebenen ersten Verdrahtung W1, zweiten Verdrahtung W2, dritten Verdrahtung W3 und vierten Verdrahtung W4) der Verdrahtungsschicht 200T verbunden. Die Durchgangselektroden 120E und 121E sind so vorgesehen, dass sie sich vollständig durch das Isolationsgebiet 212, den Verbindungsfilm 124, den Zwischenschichtisolierfilm 123 und den Passivierungsfilm 122 erstrecken, und die unteren Enden davon sind mit den Pad-Teilen 120 und 121 verbunden (67). Die Durchgangselektroden 120E dienen der elektrischen Verbindung der Pad-Teile 120 und der Pixelschaltungen 210. Das heißt, die floatenden Diffusionen FD des ersten Substrats 100 sind durch die Durchgangselektroden 120E mit den Pixelschaltungen 210 des zweiten Substrats 200 elektrisch verbunden. Die Durchgangselektroden 121E dienen der elektrischen Verbindung der Pad-Teile 121 und der Bezugspotenzialleitungen VSS der Verdrahtungsschicht 200T. Das heißt, die VSS-Kontaktgebiete 118 des ersten Substrats 100 sind durch die Durchgangselektroden 121E mit den Bezugspotenzialleitungen VSS des zweiten Substrats 200 elektrisch verbunden.
  • Die Durchgangselektroden TGV sind so vorgesehen, dass sie sich in der Dickenrichtung vollständig durch das Isolationsgebiet 212 erstrecken. Die oberen Enden der Durchgangselektroden TGV sind mit der Verdrahtung der Verdrahtungsschicht 200T verbunden. Die Durchgangselektroden TGV sind so vorgesehen, dass sie sich vollständig durch das Isolationsgebiet 212, den Verbindungsfilm 124, den Zwischenschichtisolierfilm 123, den Passivierungsfilm 122 und den Zwischenschichtisolierfilm 119 erstrecken, und die unteren Enden davon sind mit Transfer-Gates TG verbunden (67). Diese Durchgangselektroden TGV dienen der elektrischen Verbindung der jeweiligen Transfer-Gates TG (Transfer-Gates TG1, TG2, TG3, TG4) der Pixel 541A, 541B, 541C und 541D und der Verdrahtung der Verdrahtungsschicht 200T (Teil der Zeilenansteuerungssignalleitungen 542, insbesondere Verdrahtung TRG1, TRG2, TRG3 und TRG4 in der später beschriebenen 72). Das heißt, die Transfer-Gates TG des ersten Substrats 100 sind durch die Durchgangselektroden TGV mit der Verdrahtung TRG des zweiten Substrats 200 elektrisch verbunden, so dass Ansteuerungssignale zu jedem der Transfertransistoren TR (Transfertransistoren TR1, TR2, TR3 und TR4) gesendet werden können.
  • Das Isolationsgebiet 212 ist ein Gebiet zum Bereitstellen der Durchgangselektroden 120E und 121E und der Durchgangselektroden TGV zum elektrischen Verbinden des ersten Substrats 100 und des zweiten Substrats 200 auf eine von der Halbleiterschicht 200S isolierte Weise. Zum Beispiel sind die Durchgangselektroden 120E und 121E und die Durchgangselektroden TGV (Durchgangselektroden TGV1, TGV2, TGV3, TGV4), die mit zwei Pixelschaltungen 210 (Teilungseinheiten 539) daneben in der H-Richtung verbunden sind, in dem zwischen diesen beiden Pixelschaltungen 210 vorgesehenen Isolationsgebiet 212 platziert. Das Isolationsgebiet 212 ist zum Beispiel sich in der V-Richtung erstreckend vorgesehen (69, 70). Die Platzierung der horizontalen Teile TGb der Transfer-Gates TG ist hier so ausgelegt, dass die Positionen der Durchgangselektroden TGV in der H-Richtung im Vergleich zu den vertikalen Teilen TGa näher an den Positionen der Durchgangselektroden 120E und 121E in der H-Richtung platziert sind (68A, 70). Zum Beispiel sind die Durchgangselektroden TGV in der H-Richtung im Wesentlichen an den gleichen Positionen wie die Durchgangselektroden 120E und 120E. Dementsprechend können die Durchgangselektroden 120E und 121E und die Durchgangselektroden TGV zusammen in dem sich in der V-Richtung erstreckenden Isolationsgebiet 212 vorgesehen werden. Als ein anderes Platzierungsbeispiel kommt in Betracht, die horizontalen Teile TGb nur in Gebieten vorzusehen, die den vertikalen Teilen TGAa überlagert sind. In diesem Fall sind die Durchgangselektroden TGV im Wesentlichen direkt über den vertikalen Teilen TGa gebildet, und die Durchgangselektroden TGV sind zum Beispiel in der H-Richtung und der V-Richtung jedes der Pixel 541 im Wesentlichen am mittleren Teil platziert. Zu diesem Zeitpunkt weichen die Positionen der Durchgangselektroden TGV in der H-Richtung und die Positionen der Durchgangselektroden 120E und 121E in der H-Richtung stark ab. Zum Beispiel ist das Isolationsgebiet 212 um die Durchgangselektroden TGV und die Durchgangselektroden 120E und 121E zur elektrischen Isolierung von der sich in der Nähe befindenden Halbleiterschicht 200S vorgesehen. Falls die Positionen der Durchgangselektroden TGV in der H-Richtung und die Positionen der Durchgangselektroden 120E und 121E in der H-Richtung weit auseinander liegen, müssen die Isolationsgebiete 212 unabhängig um jede der Durchgangselektroden 120E, 121E und TGV herum vorgesehen werden. Dies unterteilt fein die Halbleiterschicht 200S. Im Vergleich dazu ermöglicht das Layout, bei dem die Durchgangselektroden 120E und 121E und die Durchgangselektroden TGV zusammen in dem sich in der V-Richtung erstreckenden Isolationsgebiet 212 angeordnet sind, eine Vergrößerung der Abmessungen der Halbleiterschicht 200S in der H-Richtung. Somit kann für das Gebiet zur Bildung der Halbleitervorrichtung in der Halbleiterschicht 200S eine große Fläche gewährleistet werden. Dementsprechend können zum Beispiel die Abmessungen des Verstärkungstransistors AMP vergrößert werden, und Rauschen kann unterdrückt werden.
  • Wie unter Bezugnahme auf 65 beschrieben wurde, weist die Pixelteilungseinheit 539 eine Struktur auf, in der floatende Diffusionen FD, die in jedem mehrerer Pixel 541 vorgesehen sind, elektrisch miteinander verbunden sind, und die mehreren Pixel 541 teilen sich eine Pixelschaltung 210. Die elektrische Verbindung zwischen den floatenden Diffusionen FD erfolgt durch die auf dem ersten Substrat 100 vorgesehenen Pad-Teile 120 (67, 68B). Der auf dem ersten Substrat 100 vorgesehene elektrische Verbindungsteil (Pad-Teil 120) und die auf dem zweiten Substrat 200 vorgesehene Pixelschaltung 210 sind durch eine Durchgangselektrode 120E elektrisch verbunden. Als ein separates Konfigurationsbeispiel kommt das Vorsehen des elektrischen Verbindungsteils zwischen den floatenden Diffusionen FD des zweiten Substrats 200 in Betracht. In diesem Fall sind vier Durchgangselektroden, die mit den jeweiligen floatenden Diffusionen FD1, FD2, FD3 und FD4 verbunden sind, in der Pixelteilungseinheit 539 vorgesehen. Dementsprechend nimmt die Anzahl von Durchgangselektroden, die sich vollständig durch die Halbleiterschicht 200S erstrecken, zu, und das Isolationsgebiet 212, das um diese Durchgangselektroden herum isoliert, wird auf dem zweiten Substrat 200 groß. Im Vergleich dazu ermöglicht die Struktur, in der die Pad-Teile 120 auf dem ersten Substrat 100 vorgesehen sind (67, 68B) eine Reduzierung der Anzahl von Durchgangselektroden, und das Isolationsgebiet 212 kann kleiner ausgebildet werden. Somit kann eine große Fläche für das Gebiet zur Bildung der Halbleitervorrichtung in der Halbleiterschicht 200S gewährleistet werden. Dementsprechend können zum Beispiel die Abmessungen des Verstärkungstransistors AMP vergrößert werden, und Rauschen kann unterdrückt werden.
  • Das Vorrichtungsisolationsgebiet 213 ist auf der Seite der vorderen Fläche der Halbleiterschicht 200S vorgesehen. Das Vorrichtungsisolationsgebiet 213 weist eine STI-Struktur (STI - Shallow Trench Isolation, Flachgrabenisolation) auf. In dem Vorrichtungsisolationsgebiet 213 ist die Halbleiterschicht 200S in der Dickenrichtung (senkrechten Richtung zu der Hauptfläche des zweiten Substrats 200) rückgeprägt, und ein Isolierfilm ist in diesem geprägten Teil eingebettet. Dieser Isolierfilm ist zum Beispiel aus Siliciumoxid konfiguriert. Das Vorrichtungsisolationsgebiet 213 dient der Isolation zwischen den mehreren Transistoren, die die Pixelschaltung 210 gemäß dem Layout der Pixelschaltung 210 konfigurieren. Die Halbleiterschicht 200S (insbesondere das Wannengebiet 211) erstreckt sich unterhalb des Vorrichtungsisolationsgebiets 213 (tiefer Teil der Halbleiterschicht 200S).
  • Nunmehr wird unter Bezugnahme auf 68A, 68B und 69 der Unterschied zwischen der Kontur (Kontur in der Substratplanarrichtung) der Pixelteilungseinheit 539 des ersten Substrats 100 und der Kontur der Pixelteilungseinheit 539 des zweiten Substrats 200 beschrieben.
  • In der Bildaufnahmevorrichtung 1 sind Pixelteilungseinheiten 539 sowohl über dem ersten Substrat 100 als auch dem zweiten Substrat 200 vorgesehen. Zum Beispiel unterscheiden sich die Konturen der Pixelteilungseinheit 539, die auf dem ersten Substrat 100 vorgesehen ist, und die Kontur der Pixelteilungseinheiten 539, die auf dem zweiten Substrat 200 vorgesehen sind, voneinander.
  • In 68A und 68B sind die Außenformlinien der Pixel 541A, 541B, 541C und 541D durch einzelne Strichpunktlinien dargestellt, und die Konturen der Pixelteilungseinheiten 539 sind durch fettgedruckte Linien dargestellt. Zum Beispiel sind die Pixelteilungseinheiten 539 des ersten Substrats 100 aus zwei Pixeln 541 (Pixel 541A und 541B), die in der H-Richtung nebeneinander platziert sind, und zwei Pixeln 541 (Pixel 541C und 541D), die in der V-Richtung daneben platziert sind, konfiguriert. Das heißt, die Pixelteilungseinheiten 539 des ersten Substrats 100 sind aus vier Pixeln 541 in zwei Zeilen x zwei Spalten nebeneinander konfiguriert, und die Pixelteilungseinheiten 539 des ersten Substrats 100 weisen eine im Wesentlichen quadratische Kontur auf. Bei der Pixel-Array-Einheit 540 sind solche Pixelteilungseinheiten 539 in der H-Richtung in einer Teilung von zwei Pixeln (eine Teilung entspricht zwei Pixeln 541) und in der V-Richtung in einer Teilung von zwei Pixeln (eine Teilung entspricht zwei Pixeln 541) angeordnet.
  • In 69 und 70 sind die Außenformlinien der Pixel 541A, 541B, 541C und 541D durch einzelne Strichpunktlinien dargestellt, und die Konturen der Pixelteilungseinheiten 539 sind durch fettgedruckte Linien dargestellt. Zum Beispiel sind die Konturen der Pixelteilungseinheit 539 des zweiten Substrats 200 in der H-Richtung kleiner als die Pixelteilungseinheiten 539 des ersten Substrats 100 und sind in der V-Richtung größer als die Pixelteilungseinheiten 539 auf dem ersten Substrat 100. Zum Beispiel sind die Pixelteilungseinheiten 539 des zweiten Substrats 200 in der H-Richtung auf eine Größe (ein Gebiet) gebildet, die einem Pixel entspricht, und in der V-Richtung auf eine Größe gebildet, die vier Pixeln entspricht. Das heißt, die Pixelteilungseinheiten 539 des zweiten Substrats 200 sind in einer Größe gebildet, die Pixeln entspricht, die nebeneinander in einer Reihe x vier Spalten angeordnet sind, und die Pixelteilungseinheiten 539 des zweiten Substrats 200 weisen im Wesentlichen eine rechteckige Kontur auf.
  • In jeder Pixelschaltung 210 sind zum Beispiel der Auswahltransistor SEL, der Verstärkungstransistor AMP, der Rückstelltransistor RST und der FD-Konversionsgewinnschalttransistor FDG in dieser Reihenfolge in der V-Richtung angeordnet platziert ( 69). Indem eine im Wesentlichen rechteckige Kontur jeder Pixelschaltung 210 gebildet wird, wie oben beschrieben, können die vier Transistoren (der Auswahltransistor SEL, der Verstärkungstransistor AMP, der Rückstelltransistor RST und der FD-Konversionsgewinnschalttransistor FDG) in einer Richtung (in 69 der V-Richtung) angeordnet platziert werden. Dementsprechend können der Drain des Verstärkungstransistors AMP und der Drain des Rückstelltransistor RST in einem einzigen Diffusionsgebiet (dem mit der Leistungsquellenleitung VDD verbundenen Diffusionsgebiet) gemeinsam genutzt werden. Das Bildungsgebiet jeder Pixelschaltung 210 kann zum Beispiel auch als eine im Wesentlichen quadratische Form gebildet werden (siehe später beschriebene 82). In diesem Fall werden zwei Transistoren einer Richtung folgend platziert, und es wird schwierig, ein einziges Diffusionsgebiet zwischen dem Drain des Verstärkungstransistors AMP und dem Drain des Rückstelltransistors RST gemeinsam zu nutzen. Dementsprechend werden durch Bereitstellen des Bildungsgebiets der Pixelschaltung 210 in einer im Wesentlichen rechteckigen Form die vier Transistoren leichter nebeneinander platziert, und das Bildungsgebiet der Pixelschaltung 210 kann kleiner ausgebildet werden. Das heißt, es kann eine Miniaturisierung der Pixel durchgeführt werden. Wenn es nicht erforderlich ist, das Bildungsgebiet der Pixelschaltung 210 kleiner auszubilden, kann ferner das Bildungsgebiet des Verstärkungstransistors AMP größer ausgebildet werden, wodurch Rauschen unterdrückt werden kann.
  • Zusätzlich zu dem Auswahltransistor SEL, dem Verstärkungstransistor AMP, dem Rückstelltransistor RST und dem FD-Konversionsgewinnschalttransistor FDG ist zum Beispiel nahe der vorderen Fläche der Halbleiterschicht 200S ein VSS-Kontaktgebiet 218, das mit den Bezugspotenzialleitungen VSS verbunden ist, bereitgestellt. Das VSS-Kontaktgebiet 218 ist zum Beispiel aus einem p-Halbleitergebiet konfiguriert. Das VSS-Kontaktgebiet 218 ist über die Verdrahtung der Verdrahtungsschicht 200T und die Durchgangselektroden 121E mit dem VSS-Kontaktgebiet 118 des ersten Substrats 100 (Halbleiterschicht 100S) elektrisch verbunden. Das VSS-Kontaktgebiet 218 ist zum Beispiel an einer Position neben der Source des FD-Konversionsgewinnschalttransistors FDG vorgesehen, wobei dazwischen das Vorrichtungsisolationsgebiet 213 angeordnet ist (69).
  • Als Nächstes wird unter Bezugnahme auf 68B und 69 die Positionsbeziehung zwischen den Pixelteilungseinheiten 539, die auf dem ersten Substrat 100 vorgesehen sind, und den Pixelteilungseinheiten 539, die auf dem zweiten Substrat 200 vorgesehen sind, beschrieben. Zum Beispiel ist von zwei Pixelteilungseinheiten 539, die in der V-Richtung auf dem ersten Substrat 100 angeordnet sind, eine Pixelteilungseinheit 539 (zum Beispiel auf der oberen Seite in der Ebene der Figur in 68B) von zwei Pixelteilungseinheiten 539, die in der H-Richtung auf dem zweiten Substrat 200 angeordnet sind, mit einer Pixelteilungseinheit 539 (zum Beispiel auf der linken Seite in der Ebene der Figur in 69) verbunden. Zum Beispiel ist von den beiden Pixelteilungseinheiten 539, die in der V-Richtung auf dem ersten Substrat 100 angeordnet sind, die andere Pixelteilungseinheit 539 (zum Beispiel auf der unteren Seite in der Ebene der Figur in 68B) von den beiden Pixelteilungseinheiten 539, die in der H-Richtung auf dem zweiten Substrat 200 angeordnet sind, mit der anderen Pixelteilungseinheit 539 (zum Beispiel auf der rechten Seite in der Ebene der Figur in 69) verbunden.
  • Zum Beispiel ist in den beiden Pixelteilungseinheiten 539, die in der H-Richtung auf dem zweiten Substrat 200 angeordnet sind, das innere Layout (Platzierung von Transistoren usw.) einer Pixelteilungseinheit 539 im Wesentlichen gleich einem Layout, in dem das innere Layout der anderen Pixelteilungseinheit 539 in der V-Richtung und in der H-Richtung umgekehrt ist. Die sich aus diesem Layout ergebenen Wirkungen werden unten beschrieben.
  • In den beiden Pixelteilungseinheiten 539, die in der V-Richtung auf dem ersten Substrat 100 angeordnet sind, sind die Pad-Teile 120 jeweils am mittleren Teil der Konturen der Pixelteilungseinheiten 539, das heißt in der V-Richtung und in der H-Richtung in der Mitte der Pixelteilungseinheiten 539 (68B), platziert. Umgekehrt weisen die Pixelteilungseinheiten 539 des zweiten Substrats 200, wie oben beschrieben, eine im Wesentlichen rechteckige Kontur auf, die in der V-Richtung lang ist, und dementsprechend ist zum Beispiel der mit dem Pad-Teil 120 verbundene Verstärkungstransistor AMP an einer in der Ebene der Figur von der Mitte der Pixelteilungseinheit 539 in der V-Richtung nach oben verschobenen Position platziert. Wenn das innere Layout der beiden Pixelteilungseinheiten 539, die in der H-Richtung auf dem zweiten Substrat 200 angeordnet sind, gleich ist, wird zum Beispiel der Abstand zwischen dem Verstärkungstransistor AMP einer Pixelteilungseinheit 539 und dem Pad-Teil 120 (zum Beispiel dem Pad-Teil 120 der Pixelteilungseinheit 539 auf der oberen Seite in der Ebene der Figur von 68) relativ kurz. Der Abstand zwischen dem Verstärkungstransistor AMP der anderen Pixelteilungseinheit 539 und dem Pad-Teil 120 (zum Beispiel dem Pad-Teil 120 der Pixelteilungseinheit 539 auf der unteren Seite in der Ebene der Figur von 68) wird jedoch lang. Dementsprechend wird die Fläche der Verdrahtung, die zur Verbindung dieses Verstärkungstransistors AMP und des Pad-Teils 120 erforderlich ist, groß, und es gibt Bedenken, dass das Verdrahtungslayout und der Pixelteilungseinheit 539 kompliziert werden könnte. Es ist möglich, dass dies eine Miniaturisierung der Bildaufnahmevorrichtung 1 beeinträchtigt.
  • Durch Umkehren der gegenseitigen inneren Layouts der beiden Pixelteilungseinheiten 539, die in der H-Richtung auf dem zweiten Substrat 200 angeordnet sind, zumindest in der V-Richtung, kann jedoch der Abstand zwischen dem Verstärkungstransistor AMP und dem Pad-Teil 120 für diese beiden Pixelteilungseinheiten 539 kürzer gestaltet werden. Dementsprechend ist eine Miniaturisierung der Bildaufnahmevorrichtung 1 im Vergleich zu einer Konfiguration, bei der das innere Layout der beiden Pixelteilungseinheiten 539, die in der H-Richtung auf dem zweiten Substrat 200 angeordnet sind, gleich ist, leichter. Es sei darauf hingewiesen, dass das planare Layout jeder der mehreren Pixelteilungseinheiten 539 des zweiten Substrats 200 innerhalb des in 69 gezeigten Bereichs lateral symmetrisch ist, wenn aber das Layout der ersten Verdrahtungsschicht W1, die in der später beschriebenen 70 dargestellt ist, enthalten ist, wird das Layout lateral asymmetrisch.
  • Des Weiteren sind die gegenseitigen inneren Layouts der beiden Pixelteilungseinheiten 539, die in der H-Richtung auf dem zweiten Substrat 200 angeordnet sind, vorzugsweise auch in der H-Richtung umgekehrt. Der Grund dafür wird unten beschrieben. Die beiden in der H-Richtung auf dem zweiten Substrat 200 angeordneten Pixelteilungseinheiten 539 sind jeweils mit den Pad-Teilen 120 und 121 des ersten Substrats 100 verbunden, wie in 70 dargestellt ist. Zum Beispiel sind die Pad-Teile 120 und 121 in der H-Richtung am mittleren Teil der beiden in der H-Richtung auf dem zweiten Substrat 200 angeordneten Pixelteilungseinheiten 539 (zwischen den beiden in der H-Richtung angeordneten Pixelteilungseinheiten 539) platziert. Dementsprechend kann durch Umkehren des inneren Layouts der beiden in der H-Richtung auf dem zweiten Substrat 200 angeordneten Pixelteilungseinheiten 539 bezüglich einander auch in der H-Richtung der Abstand zwischen jeder der mehreren Pixelteilungseinheiten 539 auf dem zweiten Substrat 200 und den Pad-Teilen 120 und 121 kleiner gestaltet werden. Das heißt, eine Miniaturisierung der Bildaufnahmevorrichtung 1 wird noch leichter.
  • Des Weiteren müssen die Positionen der äußeren Formlinien der Pixelteilungseinheiten 539 des zweiten Substrats 200 nicht mit den äußeren Formlinien einer der Pixelteilungseinheiten 539 des ersten Substrats 100 übereinstimmen. Zum Beispiel ist von den beiden in der H-Richtung auf dem zweiten Substrat 200 angeordneten Pixelteilungseinheiten 539 bezüglich einer Pixelteilungseinheit 539 (zum Beispiel in 70 in der Ebene der Figur auf der linken Seite) eine äußere Formlinie in der V-Richtung (zum Beispiel in 70 in der Ebene der Figur auf der oberen Seite) auf der Außenseite einer äußeren Formlinie der entsprechenden Pixelteilungseinheit 539 des ersten Substrats 100 (zum Beispiel in 68B in der Ebene der Figur auf der oberen Seite) platziert. Des Weiteren ist von den beiden in der H-Richtung auf dem zweiten Substrat 200 angeordneten Pixelteilungseinheiten 539 bezüglich der anderen Pixelteilungseinheit 539 (zum Beispiel in 70 in der Ebene der Figur auf der rechten Seite) die andere äußere Formlinie in der V-Richtung (zum Beispiel in 70 in der Ebene der Figur auf der unteren Seite) auf der Außenseite der anderen äußeren Formlinie der entsprechenden Pixelteilungseinheit 539 des ersten Substrats 100 (zum Beispiel in 68B in der Ebene der Figur auf der unteren Seite) platziert. Durch Platzieren der Pixelteilungseinheiten 539 auf dem zweiten Substrat 200 und der Pixelteilungseinheiten 539 auf dem ersten Substrat 100 auf diese Weise bezüglich einander, kann der Abstand zwischen dem Verstärkungstransistor AMP und dem Pad-Teil 120 kürzer gestaltet werden. Dementsprechend wird eine Miniaturisierung der Bildaufnahmevorrichtung 1 erleichtert.
  • Des Weiteren müssen die Positionen der äußeren Formlinien von den mehreren Pixelteilungseinheiten 539 des zweiten Substrats 200 nicht miteinander übereinstimmen. Zum Beispiel sind die äußeren Formlinien der beiden in der H-Richtung auf dem zweiten Substrat 200 angeordneten Pixelteilungseinheiten 539 in der V-Richtung so platziert, dass ihre Positionen verschoben sind. Somit kann der Abstand zwischen dem Verstärkungstransistor AMP und dem Pad-Teil 120 reduziert werden. Dementsprechend wird eine Miniaturisierung der Bildaufnahmevorrichtung 1 erleichtert.
  • Unter Bezugnahme auf 68B und 70 wird eine sich wiederholende Platzierung der Pixelteilungseinheiten 539 in der Pixel-Array-Einheit 540 beschrieben. Die Pixelteilungseinheiten 539 des ersten Substrats 100 weisen in der H-Richtung eine Größe von zwei Pixeln 541 und in der V-Richtung eine Größe von zwei Pixeln 541 auf (68B). In der Pixel-Array-Einheit 540 des ersten Substrats 100 sind die Pixelteilungseinheiten 539 mit einer Größe, die diesen vier Pixeln 541 entspricht, zum Beispiel in der H-Richtung in einer Teilung von zwei Pixeln (einer Teilung, die zwei Pixeln 541 entspricht) und in der V-Richtung in einer Teilung von zwei Pixeln (einer Teilung, die zwei Pixeln 541 entspricht) wiederholt benachbart angeordnet. Alternativ kann ein Paar Pixelteilungseinheiten 539, in dem zwei Pixelteilungseinheiten 539 in der V-Richtung benachbart platziert sind, in der Pixel-Array-Einheit 540 des ersten Substrats 100 vorgesehen sein. In der Pixel-Array-Einheit 540 des ersten Substrats 100 ist dieses Paar Pixelteilungseinheiten 539 zum Beispiel in der H-Richtung in einer Teilung von zwei Pixeln (einer Teilung, die zwei Pixeln 541 entspricht) und in der V-Richtung in einer Teilung von vier Pixeln (einer Teilung , die vier Pixeln 541 entspricht) wiederholt benachbart angeordnet. Die Pixelteilungseinheiten 539 des zweiten Substrats 200 weisen in der H-Richtung eine Größe von einem Pixel 541 und in der V-Richtung eine Größe von vier Pixeln 541 auf (70). Zum Beispiel sind Paare von Pixelteilungseinheiten 539, die zwei Pixelteilungseinheiten 539 mit einer diesen vier Pixeln 541 entsprechenden Größe beinhalten, in der Pixel-Array-Einheit 540 des zweiten Substrats 200 vorgesehen. Die Pixelteilungseinheiten 539 sind in der H-Richtung nebeneinander platziert und in der V-Richtung verschoben platziert. In der Pixel-Array-Einheit 540 des zweiten Substrats 200 sind solche Paare von Pixelteilungseinheiten 539 zum Beispiel in der H-Richtung mit einer Teilung von zwei Pixeln (einer zwei Pixeln 541 entsprechenden Teilung) und in der V-Richtung mit einer Teilung von vier Pixeln (einer vier Pixeln 541 entsprechenden Teilung) ohne Spalte dazwischen nebeneinander und wiederholt platziert. Die Pixelteilungseinheiten 539 können durch solch ein sich wiederholendes Layout von Pixelteilungseinheiten 539 ohne Spalte platziert werden. Dementsprechend wird eine Miniaturisierung der Bildaufnahmevorrichtung 1 erleichtert.
  • Der Verstärkungstransistor AMP weist zum Beispiel vorzugsweise eine dreidimensionale Struktur, wie zum Beispiel ein Fin-Type oder dergleichen, auf ( 67). Dementsprechend sind die Abmessungen der effektiven Gate-Breite größer, und Rauschen kann unterdrückt werden. Der Auswahltransistor SEL, der Rückstelltransistor RST und der FD-Konversionsgewinnschalttransistor FDG weisen zum Beispiel eine planare Struktur auf. Der Verstärkungstransistor AMP kann eine planare Struktur aufweisen. Alternativ können der Auswahltransistor SEL, der Rückstelltransistor RST oder der FD-Konversionsgewinnschalttransistor FDG eine dreidimensionale Struktur aufweisen.
  • Die Verdrahtungsschicht 200T beinhaltet zum Beispiel einen Passivierungsfilm 221, einen Zwischenschichtisolierfilm 222 und mehrere Sätze von Verdrahtung (erste Verdrahtungsschicht W1, zweite Verdrahtungsschicht W2, dritte Verdrahtungsschicht W3, vierte Verdrahtungsschicht W4). Der Passivierungsfilm 221 ist zum Beispiel mit der Oberfläche der Halbleiterschicht 200S in Kontakt und bedeckt die gesamte Oberfläche der Halbleiterschicht 200S. Der Passivierungsfilm 221 bedeckt die Gate-Elektroden jedes von dem Auswahltransistor SEL, dem Verstärkungstransistor AMP, dem Rückstelltransistor RST und dem FD-Konversionsgewinnschalttransistor FDG. Der Zwischenschichtisolierfilm 222 ist zwischen dem Passivierungsfilm 221 und dem dritten Substrat 300 vorgesehen. Die mehreren Sätze von Verdrahtung (erste Verdrahtungsschicht W1, zweite Verdrahtungsschicht W2, dritte Verdrahtungsschicht W3, vierte Verdrahtungsschicht W4) sind durch diesen Zwischenschichtisolierfilm 222 getrennt. Der Zwischenschichtisolierfilm 222 ist zum Beispiel aus Siliciumoxid konfiguriert.
  • Die erste Verdrahtungsschicht W1, die zweite Verdrahtungsschicht W2, die dritte Verdrahtungsschicht W3, die vierte Verdrahtungsschicht W4 und die Kontaktteile 201 und 202 sind in dieser Reihenfolge von der Seite der Halbleiterschicht 200S in der Verdrahtungsschicht 200T vorgesehen, und sie sind zum Beispiel jeweils durch den Zwischenschichtisolierfilm 222 voneinander isoliert. Mehrere Verbindungsteile zum Verbinden der ersten Verdrahtungsschicht W1, der zweiten Verdrahtungsschicht W2, der dritten Verdrahtungsschicht W3 oder der vierten Verdrahtungsschicht W4 mit unteren Schichten davon sind in dem Zwischenschichtisolierfilm 222 vorgesehen. Die Verbindungsteile sind Teile, bei denen ein elektrisch leitendes Material in in dem Zwischenschichtisolierfilm 222 vorgesehenen Verbindungslöchern eingebettet ist. Zum Beispiel ist ein Verbindungsteil 218V, der die erste Verdrahtungsschicht W1 und das VSS-Kontaktgebiet 218 der Halbleiterschicht 200S verbindet, in dem Zwischenschichtisolierfilm 222 vorgesehen. Der Lochdurchmesser der Verbindungsteile, die Verbindungen zwischen den Elementen solch eines zweiten Substrats 200 herstellen, unterscheidet sich zum Beispiel von dem Lochdurchmesser der Durchgangselektroden 120E und 121E und den Durchgangselektroden TGV. Insbesondere ist der Lochdurchmesser der Verbindungslöcher, die eine Verbindung zwischen den Elementen des zweiten Substrats 200 herstellen, vorzugsweise kleiner als der Lochdurchmesser der Durchgangselektroden 120E und 121E und der Durchgangselektroden TGV. Der Grund dafür wird unten beschrieben. Die Tiefe der Verbindungsteile (des Verbindungsteils 218V usw.), die in der Verdrahtungsschicht 200T vorgesehen sind, ist kleiner als die Tiefe der Durchgangselektroden 120E und 121E und der Durchgangselektroden TGV. Dementsprechend kann das elektrisch leitende Material im Vergleich zu den Durchgangselektroden 120E und 121E und den Durchgangselektroden TGV leicht in die Verbindungslöcher der Verbindungsteile eingebettet werden. Durch derartiges Ausbilden des Lochdurchmessers der Verbindungsteile, dass er kleiner als der Lochdurchmesser der Durchgangselektroden 120E und 121E und der Durchgangselektroden TGV ist, wird eine Miniaturisierung der Bildaufnahmevorrichtung 1 erleichtert.
  • Die Durchgangselektroden 120E und die Gates der Verstärkungstransistoren AMP und die Sources der FD-Konversionsgewinnschalttransistoren FDG (insbesondere die Sources der FD-Konversionsgewinnschalttransistoren FDG erreichende Verbindungslöcher) sind durch die erste Verdrahtungsschicht W1 verbunden. Die erste Verdrahtungsschicht W1 verbindet zum Beispiel die Durchgangselektroden 121E und die Verbindungsteile 218V, und dementsprechend sind die VSS-Kontaktgebiete 218 der Halbleiterschicht 200S und die VSS-Kontaktgebiete 118 der Halbleiterschicht 100S elektrisch verbunden.
  • Als Nächstes wird die planare Konfiguration der Verdrahtungsschicht 200T unter Bezugnahme auf 71 bis 73 beschrieben. 71 stellt ein Beispiel für die planare Konfiguration der ersten Verdrahtungsschicht W1 und der zweiten Verdrahtungsschicht W2 dar. 72 stellt ein Beispiel für die planare Konfiguration der zweiten Verdrahtungsschicht W2 und der dritten Verdrahtungsschicht W3 dar. 73 stellt ein Beispiel für die planare Konfiguration der dritten Verdrahtungsschicht W3 und der vierten Verdrahtungsschicht W4 dar.
  • Die dritte Verdrahtungsschicht W3 beinhaltet zum Beispiel Leitungen TRG1, TRG2, TRG3, TRG4, SELL, RSTL und FDGL, die sich in der H-Richtung (Zeilenrichtung) erstrecken (72). Diese Leitungen entsprechen den mehreren unter Bezugnahme auf 65 beschriebenen Zeilenansteuerungssignalleitungen 542. Die Leitungen TRG1, TRG2, TRG3 und TRG4 dienen dem Senden von Ansteuerungssignalen zu den Transfer-Gates TG1, TG2, TG3 bzw. TG4. Die Leitungen TRG1, TRG2 , TRG3 und TRG4 sind über die zweite Verdrahtungsschicht W2, die erste Verdrahtungsschicht W1 und die Durchgangselektroden 120E mit den Transfer-Gates TG1, TG2, TG3 bzw. TG4 verbunden. Die Leitungen SELL dienen dem Senden von Ansteuerungssignalen zu den Gates der Auswahltransistoren SEL, die Leitungen RSTL zu den Gates der Rückstelltransistoren RST bzw. die Leitungen FDGL zu den Gates der FD-Konversionsgewinnschalttransistoren FDG. Die Leitungen SELL, RSTL und FDGL sind über die zweite Verdrahtungsschicht W2, die erste Verdrahtungsschicht W1 und die Verbindungsteile mit den Gates der Auswahltransistoren SEL, der Rückstelltransistoren RST bzw. der FD-Konversionsgewinnschalttransistoren FDG verbunden.
  • Die vierte Verdrahtungsschicht W4 beinhaltet zum Beispiel die Leistungsquellenleitungen VDD, die Bezugspotenzialleitungen VSS und die vertikalen Signalleitungen 543, die sich in der V-Richtung (Spaltenrichtung) erstrecken (73). Die Leistungsquellenleitungen VDD sind über die dritte Verdrahtungsschicht W3, die zweite Verdrahtungsschicht W2, die erste Verdrahtungsschicht W1 und die Verbindungsteile mit den Drains der Verstärkungstransistoren AMP und den Drains der Rückstelltransistoren RST verbunden. Die Bezugspotenzialleitungen VSS sind über die dritte Verdrahtungsschicht W3, die zweite Verdrahtungsschicht W2, die erste Verdrahtungsschicht W1 und die Verbindungsteile 218V mit den VSS-Kontaktgebieten 218 verbunden. Die Bezugspotenzialleitungen VSS sind über die dritte Verdrahtungsschicht W3, die zweite Verdrahtungsschicht W2, die erste Verdrahtungsschicht W1, die Durchgangselektroden 121E und die Pad-Teile 121 auch mit den VSS-Kontaktgebieten 118 des ersten Substrats 100 verbunden. Die vertikalen Signalleitungen 543 sind über die dritte Verdrahtungsschicht W3, die zweite Verdrahtungsschicht W2, die erste Verdrahtungsschicht W1 und die Verbindungsteile mit der Source (Vout) der Auswahltransistoren SEL verbunden.
  • Die Kontaktteile 201 und 202 können an Teilen vorgesehen sein, die in Planaransicht (zum Beispiel 64) über der Pixel-Array-Einheit 540 liegen, oder können am Umfangsteil 540B auf der Außenseite der Pixel-Array-Einheit 540 (zum Beispiel 67) vorgesehen sein. Die Kontaktteile 201 und 202 sind auf der vorderen Fläche des zweiten Substrats 200 (Seite der Fläche auf der Verdrahtungsschicht 200T) vorgesehen. Die Kontaktteile 201 und 202 sind zum Beispiel aus einem Metall wie beispielsweise Cu (Kupfer) oder Al (Aluminium) oder dergleichen konfiguriert. Die Kontaktteile 201 und 202 liegen auf der Fläche der Verdrahtungsschicht 200T (Fläche auf der Seite des dritten Substrats 300) frei. Die Kontaktteile 201 und 202 werden zur elektrischen Verbindung zwischen dem zweiten Substrat 200 und dem dritten Substrat 300 und zum Aneinanderanbringen des zweiten Substrats 200 und des dritten Substrats 300 verwendet.
  • 67 ist ein Diagramm, das ein Beispiel darstellt, in dem in dem Umfangsteil 540B des zweiten Substrats 200 Peripherieschaltungen vorgesehen sind. Diese Peripherieschaltungen können einen Teil der Zeilenansteuerungseinheit 520 oder einen Teil der Spaltensignalverarbeitungseinheit 550 oder dergleichen beinhalten. Des Weiteren kann eine Anordnung gebildet werden, bei der keine Peripherieschaltungen in dem Umfangsteil 540B des zweiten Substrats 200 platziert sind, wie in 64 dargestellt ist, wobei die Verbindungslochteile H1 und H2 nahe der Pixel-Array-Einheit 540 platziert sind.
  • Das dritte Substrat 300 weist zum Beispiel die Verdrahtungsschicht 300T und die Halbleiterschicht 300S in dieser Reihenfolge von der Seite des zweiten Substrats 200 auf. Die vordere Fläche der Halbleiterschicht 300S ist zum Beispiel auf der Seite des zweiten Substrats 200 vorgesehen. Die Halbleiterschicht 300S ist aus einem Siliciumsubstrat konfiguriert. An dem Seitenteil der vorderen Fläche dieser Halbleiterschicht 300S sind Schaltungen vorgesehen. Insbesondere ist zum Beispiel mindestens ein Teil der Eingangseinheit 510A, der Zeilenansteuerungseinheit 520, der Zeitsteuereinheit 530, der Spaltensignalverarbeitungseinheit 550, der Bildsignalverarbeitungseinheit 560 und der Ausgangseinheit 510B an dem Seitenteil der vorderen Fläche der Halbleiterschicht 300S vorgesehen. Die zwischen der Halbleiterschicht 300S und dem zweiten Substrat 200 vorgesehene Verdrahtungsschicht 300T beinhaltet zum Beispiel einen Zwischenschichtisolierfilm, mehrere durch diesen Zwischenschichtisolierfilm getrennte Verdrahtungsschichten und Kontaktteile 301 und 302. Die Kontaktteile 301 und 302 liegen auf der vorderen Fläche (Fläche auf der Seite des zweiten Substrats 200) der Verdrahtungsschicht 300T frei, wobei die Kontaktteile 301 mit den Kontaktteilen 201 des zweiten Substrats 200 in Kontakt kommen bzw. die Kontaktteile 302 mit den Kontaktteilen 202 des zweiten Substrats 200 in Kontakt kommen. Die Kontaktteile 301 und 302 sind mit auf der Halbleiterschicht 300S gebildeten Schaltungen (zum Beispiel mindestens einer von der Eingangseinheit 510A, der Zeilenansteuerungseinheit 520, der Zeitsteuereinheit 530, der Spaltensignalverarbeitungseinheit 550, der Bildsignalverarbeitungseinheit 560 und der Ausgangseinheit 510B) elektrisch verbunden. Die Kontaktteile 301 und 302 sind zum Beispiel aus einem Metall wie beispielsweise Cu (Kupfer) oder Al (Aluminium) oder dergleichen konfiguriert. Zum Beispiel ist ein externer Anschluss TA über den Verbindungslochteil H1 mit der Eingangseinheit 510A verbunden und ein externer Anschluss TB über den Verbindungslochteil H2 mit der Ausgangseinheit 510B verbunden.
  • Es werden nunmehr Merkmale der Bildaufnahmevorrichtung 1 beschrieben.
  • Allgemein weist eine Bildaufnahmevorrichtung eine Hauptkonfiguration auf, die durch Fotodioden und Pixelschaltungen gebildet ist. Ein Vergrößern der Fläche der Fotodioden vergrößert die infolge der fotoelektrischen Umwandlung erzeugte Ladung, und infolgedessen verbessert sich der Signal-Rauschabstand (S/N-Verhältnis, S/N - signal/noise) der Pixelsignale und es können bessere Bilddaten (Bildinformationen) aus der Bildaufnahmevorrichtung ausgegeben werden. Des Weiteren reduziert ein Vergrößern der Abmessungen von Transistoren (insbesondere der Größe der Verstärkungstransistoren), die in den Pixelschaltungen enthalten sind, an den Pixelschaltungen erzeugtes Rauschen, und infolgedessen verbessert sich das S/N-Verhältnis der erfassten Signale, und es können bessere Bilddaten (Bildinformationen) aus der Bildaufnahmevorrichtung ausgegeben werden.
  • Bei einer Bildaufnahmevorrichtung, in der die Fotodioden und die Pixelschaltungen auf dem gleichen Halbleitersubstrat vorgesehen sind, reduziert jedoch ein Vergrößern der Fläche der Fotodioden innerhalb der begrenzten Fläche des Halbleitersubstrats möglicherweise die Abmessungen der in den Pixelschaltungen vorgesehenen Transistoren. Des Weiteren reduziert ein Vergrößern der Abmessungen der in den Pixelschaltungen vorgesehenen Transistoren möglicherweise die Fläche der Fotodioden.
  • Um diese Probleme zu lösen, verwendet die Bildaufnahmevorrichtung 1 gemäß der vorliegenden Ausführungsform eine Struktur, bei der sich die mehreren Pixel 541 eine Pixelschaltung 210 teilen, und des Weiteren ist die geteilte Pixelschaltung 210 zum Beispiel so platziert, dass sie die Fotodioden PD überlagert. Dementsprechend kann ein maximales Vergrößern der Fläche der Fotodioden PD und ein maximales Vergrößern der Abmessungen der in der Pixelschaltung 210 vorgesehenen Transistoren innerhalb der begrenzten Fläche des Halbleitersubstrats realisiert werden. Dementsprechend kann das S/N-Verhältnis der Pixelsignale verbessert werden, und es können bessere Bilddaten (Bildinformationen) aus der Bildaufnahmevorrichtung 1 ausgegeben werden.
  • Beim Realisieren einer Struktur, bei der sich die mehreren Pixel 541 eine die Fotodioden PD überlagernd platzierte Pixelschaltung 210 teilen, erstrecken sich mehrere Leitungen von den floatenden Diffusionen FD jedes der mehreren Pixel 541, die mit der einen Pixelschaltung 210 verbunden sind. Zum Gewährleisten einer großen Fläche für das Halbleitersubstrat 200, auf dem die Pixelschaltungen 210 gebildet sind, können diese mehreren sich erstreckenden Leitungen zum Beispiel miteinander verbunden werden, um eine zu einer einzigen integrierte verbundene Leitung zu bilden. Hinsichtlich der mehreren sich von den VSS-Kontaktgebieten 118 erstreckenden Leitungen können die mehreren sich erstreckenden Leitungen auf die gleiche Weise miteinander verbunden werden, um eine zu einer einzigen integrierte verbundene Verdrahtung zu bilden.
  • Durch Bilden der verbundenen Verdrahtung, mit der die mehreren Leitungen, die sich von den floatenden Diffusionen FD jedes der mehreren Pixel 541 erstrecken, auf dem Halbleitersubstrat 200, auf dem die Pixelschaltungen 210 gebildet werden sollen, miteinander verbunden sind, wird zum Beispiel möglicherweise die Fläche reduziert, auf der die in den Pixelschaltungen 210 enthaltenen Transistoren gebildet werden sollen. Auf die gleiche Weise wird durch Bilden der verbundenen Verdrahtung, mit der die mehreren sich von den VSS-Kontaktgebieten 118 jedes der mehreren Pixel 541 erstreckenden Leitungen miteinander verbunden und auf dem Halbleitersubstrat 200, auf dem die Pixelschaltungen 210 gebildet werden sollen, zu einer einzigen integriert sind, wird möglicherweise die Fläche reduziert, auf der die in den Pixelschaltungen 210 enthaltenen Transistoren gebildet werden sollen.
  • Um diese Probleme zu lösen, kann die Bildaufnahmevorrichtung 1 gemäß der vorliegenden Ausführungsform zum Beispiel mit einer Struktur versehen sein, bei der sich mehrere Pixel 541 eine Pixelschaltung 210 teilen und ferner die geteilte Pixelschaltung 210 so platziert ist, dass sie die Fotodioden PD überlagert, und verbundene Verdrahtung, mit der die floatenden Diffusionen FD jedes der mehreren Pixel 541 miteinander verbunden und zu einer einzigen integriert sind, und verbundene Verdrahtung, mit der die VSS-Kontaktgebiet 118, die auf jedem der mehreren Pixel 541 vorgesehen sind, miteinander verbunden und zu einem einzigen integriert sind, auf dem ersten Substrat 100 vorgesehen sind.
  • Das Verwenden des oben beschriebenen zweiten Herstellungsverfahrens als das Herstellungsverfahren zum Bereitstellen der verbundenen Verdrahtung, mit der die floatenden Diffusionen FD jedes der mehreren Pixel 541 miteinander verbunden und zu einer einzigen integriert werden, und der verbundenen Verdrahtung, mit der das VSS-Kontaktgebiet 118 jedes der mehreren Pixel 541 miteinander verbunden und zu einem einzigen integriert wird, auf dem ersten Substrat 100 wird zum Beispiel eine Durchführung der Herstellung unter Verwendung geeigneter Prozesse gemäß den Konfigurationen jedes von dem ersten Substrat 100 und dem zweiten Substrat 200 ermöglicht, und es kann eine qualitativ hochwertige Hochleistungsbildaufnahmevorrichtung hergestellt werden. Des Weiteren kann eine verbundenen Verdrahtung für das erste Substrat 100 und das zweite Substrat 200 durch einen einfachen Prozess gebildet werden. Bei Verwendung des obigen zweiten Herstellungsverfahrens werden insbesondere Elektroden zur Verbindung mit den floatenden Diffusionen FD und Elektroden zur Verbindung mit den VSS-Kontaktgebieten 118 jeweils auf der Oberfläche des ersten Substrats 100 und der Oberfläche des zweiten Substrats 200, die als die Anwendungsgrenzschnittstelle des ersten Substrats 100 und des zweiten Substrats 200 dient, vorgesehen. Beim Aneinanderanbringen des ersten Substrats 100 und des zweiten Substrats 200 werden ferner die auf den Oberflächen dieser beiden Substrate gebildeten Elektroden vorzugsweise groß, so dass die auf diesen beiden Substratoberflächen gebildeten Elektroden miteinander in Kontakt kommen, selbst wenn zwischen den auf diesen beiden Substratoberflächen vorgesehenen Elektroden eine Positionsabweichung vorliegt. In diesem Fall ist das Platzieren der obigen Elektroden auf der begrenzten Fläche jedes der in der Bildaufnahmevorrichtung 1 vorgesehenen Pixel möglicherweise schwierig.
  • Um das Problem zu lösen, dass auf der Anwendungsgrenzschnittstelle des ersten Substrats 100 und des zweiten Substrats 200 große Elektroden erforderlich sind, kann die Bildaufnahmevorrichtung 1 gemäß der vorliegenden Ausführungsform zum Beispiel das oben beschriebene erste Herstellungsverfahren als ein Herstellungsverfahren verwenden, in dem sich mehrere Pixel 541 eine Pixelschaltung 210 teilen und ferner die geteilte Pixelschaltung 210 so platziert wird, dass sie die Fotodioden PD überlagert. Dementsprechend wird eine Positionierung von den auf jedem von dem ersten Substrat 100 und dem zweiten Substrat 200 gebildeten Elementen erleichtert, und es kann eine qualitativ hochwertige Hochleistungsbildaufnahmevorrichtung hergestellt werden. Ferner kann eine einzigartige Struktur, zu der es durch Verwendung dieses Herstellungsverfahrens kommt, bereitgestellt werden. Das heißt, es wird eine Struktur, bei der die Halbleiterschicht 100S und die Verdrahtungsschicht 100T des ersten Substrats und die Halbleiterschicht 200S und die Verdrahtungsschicht 200T des zweiten Substrats 200 in dieser Reihenfolge gestapelt sind, mit anderen Worten eine Struktur, bei der das erste Substrat 100 und das zweite Substrat 200 Vorderseite-an-Rückseite gestapelt sind, bereitgestellt und Durchgangselektroden 120E und 121E, die sich von der Seite der vorderen Fläche der Halbleiterschicht 200S des zweiten Substrats 200 vollständig durch die Halbleiterschicht 200S und die Verdrahtungsschicht 100T des ersten Substrats 100 erstrecken und die vordere Fläche der Halbleiterschicht 100S des ersten Substrats 100 erreichen, werden bereitgestellt.
  • Bei der Struktur der verbundenen Verdrahtung, mit der die floatenden Diffusionen FD jedes der mehreren Pixel 541 miteinander verbunden und zu einer einzigen integriert sind, und der verbundenen Verdrahtung, mit der das VSS-Kontaktgebiet 118 jedes der mehreren Pixel 541 miteinander verbunden und zu einem einzigen integriert ist, auf dem ersten Substrat 100 bereitgestellt ist, besteht die Möglichkeit, dass, wenn diese Struktur und das zweite Substrat 200 durch Verwendung des ersten Herstellungsverfahrens gestapelt sind und die Pixelschaltungen 210 auf dem zweiten Substrat 200 gebildet sind, die Wirkungen einer zum Bilden der in der Pixelschaltung 210 vorgesehenen aktiven Bauelemente erforderlichen Wärmebehandlung die auf dem ersten Substrat 100 gebildete verbundene Verdrahtung erreichen.
  • Um das Problem zu lösen, dass die Wirkungen einer Wärmebehandlung zum Bilden der aktiven Bauelemente die verbundene Verdrahtung erreichen, verwendet die Bildaufnahmevorrichtung 1 gemäß der vorliegenden Ausführungsform dementsprechend vorzugsweise ein elektrisch leitendes Material mit hohen Wärmefestigkeitseigenschaften für die verbundene Verdrahtung, mit der die floatenden Diffusionen FD jedes der mehreren Pixel 541 miteinander verbunden und zu einem einzigen integriert sind, und die verbundene Verdrahtung, mit der die VSS-Kontaktgebiete 118 jedes der mehreren Pixel 541 miteinander verbunden und zu einem einzigen integriert sind. Insbesondere kann ein Material, das einen höheren Schmelzpunkt als mindestens ein Teil des in der Verdrahtungsschicht 200T des zweiten Substrats 200 enthaltenen Verdrahtungsmaterials hat, für das elektrisch leitende Material mit hohen Wärmefestigkeitseigenschaften verwendet werden.
  • Somit ist die Bildaufnahmevorrichtung 1 gemäß der vorliegenden Ausführungsform zum Beispiel mit (1) einer Struktur, bei der das erste Substrat 100 und das zweite Substrat 200 Vorderseite-an-Rückseite gestapelt sind (insbesondere einer Struktur, bei der die Halbleiterschicht 100S und die Verdrahtungsschicht 100T des ersten Substrats 100 und die Halbleiterschicht 200S und die Verdrahtungsschicht 200T des zweiten Substrats 200 in dieser Reihenfolge gestapelt sind), (2) einer Struktur, bei der Durchgangselektroden 120E und 121E vorgesehen sind, die sich von der Seite der vorderen Fläche der Halbleiterschicht 200S des zweiten Substrats 200 vollständig durch die Halbleiterschicht 200S und die Verdrahtungsschicht 100T des ersten Substrats 100 erstrecken und die vordere Fläche der Halbleiterschicht 100S des ersten Substrats 100 erreichen, und (3) einer Struktur, bei der ein elektrisch leitendes Material mit hohen Wärmefestigkeitseigenschaften zum Bilden der verbundenen Verdrahtung verwendet wird, mit der die floatenden Diffusionen FD, die in jedem der mehreren Pixel 541 vorgesehen sind, miteinander verbunden und zu einer einzigen integriert sind, und der verbundenen Verdrahtung, mit der die VSS-Kontaktgebiete 118, die auf jedem der mehreren Pixel 541 vorgesehen sind, miteinander verbunden und zu einem einzigen integriert sind, versehen. Dementsprechend können die verbundene Verdrahtung, mit der die floatenden Diffusionen FD, die in jedem der mehreren Pixel 541 vorgesehen sind, miteinander verbunden und zu einer einzigen integriert sind, und die verbundene Verdrahtung, mit der die in jedem der mehreren Pixel 541 vorgesehenen VSS-Kontaktgebiete 118 miteinander verbunden und zu einem einzigen integriert sind, auf dem ersten Substrat 100 vorgesehen werden, ohne dass an der Schnittstelle zwischen dem ersten Substrat 100 und dem zweiten Substrat 200 große Elektroden bereitgestellt werden.
  • [Operationen der Bildaufnahmevorrichtung 1]
  • Als Nächstes werden unter Bezugnahme auf 74 und 75 Operationen der Bildaufnahmevorrichtung 1 beschrieben. 74 und 75 sind Darstellungen, in denen 64 Pfeile hinzugefügt wurden, die Pfade jedes der Signale anzeigen. 74 stellt Pfade von Eingangssignalen, die von außen in die Bildaufnahmevorrichtung 1 eingegeben werden, und Pfade von Leistungsquellenpotenzial und Bezugspotenzial durch Pfeile dar. 75 stellt Signalpfade von Pixelsignalen, die von der Bildaufnahmevorrichtung 1 nach außen abgegeben werden, durch Pfeile dar. Zum Beispiel werden über die Eingangseinheit 510A in die Bildaufnahmevorrichtung 1 eingegebene Eingangssignale (zum Beispiel Pixeltakt und Synchronisationssignal) zu der Zeilenansteuerungseinheit 520 des dritten Substrats 300 übertragen, und es werden an der Zeilenansteuerungseinheit 520 Zeilenansteuerungssignale erzeugt. Diese Zeilenansteuerungssignale werden über die Kontaktteile 301 und 201 zu dem zweiten Substrat 200 gesendet. Des Weiteren erreichen die Zeilenansteuerungssignale jeweils die Pixelteilungseinheiten 539 der Pixel-Array-Einheit 540 über die Zeilenansteuerungssignalleitungen 542 in der Verdrahtungsschicht 200T. Von den Zeilenansteuerungssignalen, die die Pixelteilungseinheiten 539 des zweiten Substrats 200 erreichen, werden Ansteuerungssignale für andere als das Transfer-Gate TG in die Pixelschaltungen 210 eingegeben, und die in den Pixelschaltungen 210 enthaltenen Transistoren werden angesteuert. Ansteuerungssignale für das Transfer-Gate TG werden über die Durchgangselektroden TGV in die Transfer-Gates TG1, TG2, TG3 und TG4 des ersten Substrats 100 eingegeben, und die Pixel 541A, 541B, 541C und 541D werden angesteuert (74). Des Weiteren werden das Leistungsquellenpotenzial und das Bezugspotenzial, die der Eingangseinheit 510A (dem Eingangsanschluss 511) des dritten Substrats 300 von außerhalb der Bildaufnahmevorrichtung 1 zugeführt werden, über die Kontaktteile 301 und 201 zu dem zweiten Substrat 200 gesendet und werden den Pixelschaltungen 210 jeder der Pixelteilungseinheiten 539 über Verdrahtung in der Verdrahtungsschicht 200T zugeführt. Das Bezugspotenzial wird ferner über die Durchgangselektroden 121E auch den Pixeln 541A, 541B, 541C und 541D des ersten Substrats 100 zugeführt. Unterdessen werden durch fotoelektrische Umwandlung an den Pixeln 541A, 541B, 541C und 541D des Substrats 100 erhaltene Pixelsignale über die Durchgangselektroden 120E zu der Pixelschaltung 210 des zweiten Substrats 200 für jede Pixelteilungseinheit 539 gesendet. Auf diesen Pixelsignalen basierende Pixelsignale werden von der Pixelschaltung 210 über die vertikalen Signalleitungen 543 und die Kontaktteile 202 und 302 zu dem dritten Substrat 300 gesendet. Diese Pixelsignale werden an der Spaltensignalverarbeitungseinheit 550 und der Bildsignalverarbeitungseinheit 560 des dritten Substrats 300 einer Verarbeitung unterzogen und danach über die Ausgangseinheit 510B nach außen ausgegeben.
  • [Wirkungen]
  • Bei der vorliegenden Ausführungsform werden die Pixel 541A, 541B, 541C und 541D (Pixelteilungseinheiten 539) und die Pixelschaltungen 210 auf voneinander verschiedenen Substraten (erstes Substrat 100 und zweites Substrat 200) bereitgestellt. Dementsprechend kann die Fläche der Pixel 541A, 541B, 541C und 541D und der Pixelschaltungen 210 im Vergleich zu einem Fall, in dem die Pixel 541A, 541B, 541C und 541D und die Pixelschaltungen 210 auf dem gleichen Substrat gebildet sind, vergrößert werden. Infolgedessen kann die Menge von durch fotoelektrische Umwandlung erhaltenen Pixelsignalen vergrößert werden, und Transistorrauschen an den Pixelschaltungen 210 kann reduziert werden. Dementsprechend kann der Signal-Rauschabstand der Pixelsignale verbessert werden, und die Bildaufnahmevorrichtung 1 kann bessere Bilddaten (Bildinformationen) ausgeben. Des Weiteren kann die Bildaufnahmevorrichtung 1 miniaturisiert werden (mit anderen Worten Reduzierung der Pixelgröße und kleinere Gestaltung der Bildaufnahmevorrichtung 1). Die Anzahl von Pixeln pro Flächeneinheit kann durch Reduzieren der Pixelgröße erhöht werden, und die Bildaufnahmevorrichtung 1 kann qualitativ hochwertige Bilder ausgeben.
  • Des Weiteren sind in der Bildaufnahmevorrichtung 1 das erste Substrat 100 und das zweite Substrat 200 durch die in dem Isolationsgebiet 212 vorgesehenen Durchgangselektroden 120E und 121E elektrisch miteinander verbunden. Es kommen Verfahren zum Miteinanderverbinden des ersten Substrats 100 und des zweiten Substrats 200 durch Zusammenfügen von Pad-Elektroden und Verbinden durch Durchgangsleitungen, die sich vollständig durch Halbleiterschichten (zum Beispiel TSV (Through Si Via, Durchgangs-Si-Via)) erstrecken, in Betracht. Im Vergleich zu solchen Verfahren ermöglicht das Bereitstellen der Durchgangselektroden 120E und 121E in dem Isolationsgebiet 212 eine Reduzierung der Fläche, die für die Verbindung des ersten Substrats 100 und des zweiten Substrats 200 erforderlich ist. Dementsprechend kann die Pixelgröße reduziert werden, und die Größe der Bildaufnahmevorrichtung 1 kann weiter reduziert werden. Des Weiteren ermöglicht eine weitere Miniaturisierung der Fläche pro Pixel eine weitere Erhöhung der Auflösung. Wenn es nicht erforderlich ist, die Chipgröße zu reduzieren, kann das Bildungsgebiet der Pixel 541A, 541B, 541C und 541D und der Pixelschaltungen 210 vergrößert werden. Infolgedessen kann die Menge von durch fotoelektrische Umwandlung erhaltenen Pixelsignalen erhöht werden, und Rauschen von in den Pixelschaltungen 210 vorgesehenen Transistoren kann reduziert werden. Dementsprechend kann der Signal-Rauschabstand der Pixelsignale verbessert werden, und die Bildaufnahmevorrichtung 1 kann bessere Bilddaten (Bildinformationen) ausgeben.
  • Des Weiteren sind in der Bildaufnahmevorrichtung 1 die Pixelschaltungen 210, die Spaltensignalverarbeitungseinheit 550 und die Bildsignalverarbeitungseinheit 560 auf voneinander verschiedenen Substraten (dem zweiten Substrat 200 und dem dritten Substrat 300) vorgesehen. Dementsprechend können die Fläche der Pixelschaltungen 210 und die Fläche der Spaltensignalverarbeitungseinheit 550 und der Bildsignalverarbeitungseinheit 560 im Vergleich zu einem Fall, in dem die Pixelschaltungen 210, die Spaltensignalverarbeitungseinheit 550 und die Bildsignalverarbeitungseinheit 560 auf dem gleichen Substrat gebildet sind, vergrößert werden. Dementsprechend kann an der Spaltensignalverarbeitungseinheit 550 erzeugtes Rauschen reduziert werden, und es kann eine übergeordnete Bildverarbeitungsschaltung für die Bildsignalverarbeitungseinheit 560 installiert werden. Dementsprechend kann der Signal-Rauschabstand von Pixelsignalen verbessert werden, und die Bildaufnahmevorrichtung 1 kann bessere Bilddaten (Bildinformationen) ausgeben.
  • Des Weiteren ist in der Bildaufnahmevorrichtung 1 die Pixel-Array-Einheit 540 auf dem ersten Substrat 100 und dem zweiten Substrat 200 vorgesehen, und die Spaltensignalverarbeitungseinheit 550 und die Bildsignalverarbeitungseinheit 560 sind auf dem dritten Substrat 300 vorgesehen. Des Weiteren sind die Kontaktteile 201, 202, 301 und 302, die das zweite Substrat 200 und das dritte Substrat 300 verbinden, über der Pixel-Array-Einheit 540 gebildet. Dementsprechend können die Kontaktteile 201, 202, 301 und 302 ohne Interferenz durch verschiedene Arten von in dem Pixelarray vorgesehener Verdrahtung in dem Layout frei angeordnet werden. Dementsprechend können die Kontaktteile 201, 202, 301 und 302 für eine elektrische Verbindung des zweiten Substrats 200 und des dritten Substrats 300 verwendet werden. Die Verwendung der Kontaktteile 201, 202, 301 und 302 erhöht den Freiheitsgrad des Layouts zum Beispiel hinsichtlich der Spaltensignalverarbeitungseinheit 550 und der Bildsignalverarbeitungseinheit 560. Dementsprechend kann an der Spaltensignalverarbeitungseinheit 550 erzeugtes Rauschen reduziert werden, und eine übergeordnete Bildverarbeitungsschaltung kann für die Bildsignalverarbeitungseinheit 560 installiert werden. Dementsprechend kann der Signal-Rauschabstand von Pixelsignalen verbessert werden, und die Bildaufnahmevorrichtung 1 kann bessere Bilddaten (Bildinformationen) ausgeben.
  • Des Weiteren erstrecken sich in der Bildaufnahmevorrichtung 1 die Pixelisolationsteile 117 vollständig durch die Halbleiterschicht 100S. Selbst wenn der Abstand zwischen benachbarten Pixeln (Pixeln 541A, 541B, 541C und 541D) aufgrund einer Miniaturisierung der Fläche pro Pixel gering ist, kann dementsprechend Farbübersprechen zwischen den Pixeln 541A, 541B, 541C und 541D unterdrückt werden. Dementsprechend kann das Signalrauschverhältnis von Pixelsignalen verbessert werden, und die Bildaufnahmevorrichtung 1 kann noch bessere Bilddaten (Bildinformationen) ausgeben.
  • Des Weiteren ist in der Bildaufnahmevorrichtung 1 eine Pixelschaltung 210 für jede Pixelteilungseinheit 539 vorgesehen. Dementsprechend kann das Bildungsgebiet der die Pixelschaltung 210 konfigurierenden Transistoren (Verstärkungstransistor AMP, Rückstelltransistor RST, Auswahltransistor SEL und FD-Konversionsgewinnschalttransistor FDG) im Vergleich zu einem Fall, in dem eine Pixelschaltung 210 für jedes der Pixel 541A, 541B, 541C und 541D bereitgestellt ist, vergrößert werden. Das Vergrößern des Bildungsgebiets des Verstärkungstransistors AMP ermöglicht zum Beispiel eine Rauschunterdrückung. Dementsprechend kann der Signal-Rauschabstand von Pixelsignalen verbessert werden, und die Bildaufnahmevorrichtung 1 kann noch bessere Bilddaten (Bildinformationen) ausgeben.
  • Ferner sind in der Bildaufnahmevorrichtung 1 die Pad-Teile 120, die die floatenden Diffusionen FD (floatende Diffusionen FD1, FD2, FD3 und FD4) der vier Pixel (Pixel 541A, 541B, 541C und 541D) elektrisch verbinden, auf dem ersten Substrat 100 vorgesehen. Dementsprechend kann die Anzahl von Durchgangselektroden (Durchgangselektroden 120E), die das erste Substrat 100 und das zweite Substrat 200 verbinden, im Vergleich zu einem Fall, in dem solch ein Pad-Teil 120 auf dem zweiten Substrat 200 vorgesehen ist, reduziert werden. Somit kann das Isolationsgebiet 212 klein ausgebildet werden, und es kann ein ausreichend großes Bildungsgebiet für die Pixelschaltungen 210 (Halbleiterschicht 200S) konfigurierende Transistoren gewährleistet werden. Dementsprechend kann Rauschen von in den Pixelschaltungen 210 vorgesehenen Transistoren reduziert werden, der Signal-Rauschabstand von Pixelsignalen kann verbessert werden, und die Bildaufnahmevorrichtung 1 kann noch bessere Bilddaten (Bildinformationen) ausgeben.
  • Unten wird eine Modifikation der Bildaufnahmevorrichtung 1 gemäß den oben beschriebenen Ausführungsformen beschrieben. Bei der folgenden Modifikation werden Konfigurationen, die den obigen Ausführungsformen gemein sind, unter Bezeichnung mit den gleichen Bezugszeichen beschrieben.
  • <Modifikation 1>
  • 76 bis 80 stellen eine Modifikation der planaren Konfiguration der Bildaufnahmevorrichtung 1 gemäß den oben beschriebenen Ausführungsformen dar. 76 stellt schematisch die planare Konfiguration in der Nähe der vorderen Fläche der Halbleiterschicht 200S des zweiten Substrats 200 dar und entspricht der bei den obigen Ausführungsformen beschriebenen 69. 77 stellt schematisch die Konfiguration der ersten Verdrahtungsschicht W1 und der Teile der Halbleiterschicht 200S und des ersten Substrats 100, die mit der ersten Verdrahtungsschicht W1 verbunden sind, dar und entspricht der bei den obigen Ausführungsformen beschriebenen 70. 78 stellt ein Beispiel für die planare Konfiguration der ersten Verdrahtungsschicht W1 und der zweiten Verdrahtungsschicht W2 dar und entspricht der bei den obigen Ausführungsformen beschriebenen 71. 79 stellt ein Beispiel für die planare Konfiguration der zweiten Verdrahtungsschicht W2 und der dritten Verdrahtungsschicht W3 dar und entspricht der bei den obigen Ausführungsformen beschriebenen 72. 80 stellt ein Beispiel für die planare Konfiguration der dritten Verdrahtungsschicht W3 und der vierten Verdrahtungsschicht W4 dar und entspricht der bei den obigen Ausführungsformen beschriebenen 73.
  • Bei der vorliegenden Modifikation weist von den beiden Pixelteilungseinheiten 539, die in der H-Richtung des zweiten Substrats 200 angeordnet sind, das innere Layout einer Pixelteilungseinheit 539 (zum Beispiel auf der rechten Seite in der Ebene der Figur) eine Konfiguration auf, bei der das innere Layout der anderen Pixelteilungseinheit 539 (zum Beispiel auf der linken Seite in der Ebene der Figur) nur in der H-Richtung umgekehrt ist, wie in 77 dargestellt ist. Des Weiteren ist der Versatz in der V-Richtung zwischen den äußeren Formlinien der einen Pixelteilungseinheit 539 und den äußeren Formlinien der anderen Pixelteilungseinheit 539 größer als der bei den obigen Ausführungsformen beschriebene Versatz (70). Durch größeres Gestalten des Versatzes in der V-Richtung kann somit der Abstand zwischen dem Verstärkungstransistor AMP der anderen Pixelteilungseinheit 539 und dem damit verbundenen Pad-Teil 120 (Pad-Teil 120 der anderen (untere Seite in der Ebene der Figur) der in 68 dargestellten in der V-Richtung angeordneten Pixelteilungseinheiten 539) kleiner ausgeführt werden. Gemäß solch einem Layout kann bei der Modifikation 1 der Bildaufnahmevorrichtung 1, die in 76 bis 80 dargestellt ist, die Fläche der beiden in der H-Richtung angeordneten Pixelteilungseinheiten 539 so gestaltet werden, dass sie gleich der Fläche der bei den obigen Ausführungsformen beschriebenen Pixelteilungseinheiten 539 des zweiten Substrats 200 ist, ohne das planare Layout bezüglich einander in der V-Richtung umzukehren. Es sei darauf hingewiesen, dass das planare Layout der Pixelteilungseinheiten 539 des ersten Substrats 100 gleich dem bei den obigen Ausführungsformen beschriebenen planaren Layout ist (68A, 68B). Dementsprechend kann die Bildaufnahmevorrichtung 1 gemäß der vorliegenden Modifikation die gleichen Vorteile wie die bei den obigen Ausführungsformen beschriebene Bildaufnahmevorrichtung 1 bieten. Die Platzierung der Pixelteilungseinheiten 539 des zweiten Substrats 200 ist nicht auf die bei den obigen Ausführungsformen und der vorliegenden Modifikation beschriebene Platzierung beschränkt.
  • <Modifikation 2>
  • 81 bis 86 stellen eine Modifikation der planaren Konfiguration der Bildaufnahmevorrichtung 1 gemäß den oben beschriebenen Ausführungsformen dar. 81 stellt schematisch die planare Konfiguration des ersten Substrats 100 dar und entspricht der bei den obigen Ausführungsformen beschriebenen 68A. 82 stellt schematisch die planare Konfiguration nahe der vorderen Fläche der Halbleiterschicht 200S des zweiten Substrats 200 dar und entspricht der bei den obigen Ausführungsformen beschriebenen 69. 83 stellt schematisch die Konfiguration der ersten Verdrahtungsschicht W1 und der mit der ersten Verdrahtungsschicht W1 verbundenen Teile der Halbleiterschicht 200S und des ersten Substrats 100 dar und entspricht der bei den obigen Ausführungsformen beschriebenen 70. 84 stellt ein Beispiel für die planare Konfiguration der ersten Verdrahtungsschicht W1 und der zweiten Verdrahtungsschicht W2 dar und entspricht der bei den obigen Ausführungsformen beschriebenen 71. 85 stellt ein Beispiel für die planare Konfiguration der zweiten Verdrahtungsschicht W2 und der dritten Verdrahtungsschicht W3 dar und entspricht der bei den obigen Ausführungsformen beschriebenen 72. 86 stellt ein Beispiel für die planare Konfiguration der dritten Verdrahtungsschicht W3 und der vierten Verdrahtungsschicht W4 dar und entspricht der bei den obigen Ausführungsformen beschriebenen 73.
  • Bei der vorliegenden Modifikation weist die äußere Form der Pixelschaltung 210 eine im Wesentlichen quadratische planare Form auf (82 usw.). Die planare Konfiguration der Bildaufnahmevorrichtung 1 gemäß der vorliegenden Modifikation unterscheidet sich in diesem Punkt von der planaren Konfiguration der Bildaufnahmevorrichtung 1, die bei den obigen Ausführungsformen beschrieben wird.
  • Die Pixelteilungseinheiten 539 des ersten Substrats 100 sind zum Beispiel auf die gleiche Weise wie bei den obigen Ausführungsformen beschrieben über Pixelgebiete von zwei Zeilen x zwei Spalten gebildet und weisen eine im Wesentlichen quadratische planare Form auf (81). In jeder Pixelteilungseinheit 539 erstrecken sich zum Beispiel die horizontalen Teile TGb der Transfer-Gates TG1 und TG3 des Pixel 541A und des Pixels 541C einer Pixelspalte in einer Richtung von Positionen, die die vertikalen Teile TGa überlagern, zu dem mittleren Teil der Pixelteilungseinheit 539 in der H-Richtung (insbesondere in einer Richtung zu dem Außenrand der Pixel 541A und 541C und auch in einer Richtung zu dem mittleren Teil der Pixelteilungseinheit 539), und die horizontalen Teile TGb der Transfer-Gates TG2 und TG4 des Pixels 541B und des Pixels 541D der anderen Pixelspalte erstrecken sich in einer Richtung von Positionen, die die vertikalen Teile TGa überlagern, zu einer Außenseite der Pixelteilungseinheit 539 in der H-Richtung (insbesondere in einer Richtung zu dem Außenrad der Pixel 541B und 541D und auch in einer Richtung zu einer Außenseite der Pixelteilungseinheit 539). Der Pad-Teil 120, der mit der floatenden Diffusion FD verbunden ist, ist am mittleren Teil der Pixelteilungseinheit 539 (am mittleren Teil der Pixelteilungseinheit 539 in der H-Richtung und in der V-Richtung) vorgesehen, und der Pad-Teil 121, der mit dem VSS-Kontaktgebiet 118 verbunden ist, ist zumindest in der H-Richtung (in der H-Richtung und in der V-Richtung in 81) an einem Randteil der Pixelteilungseinheit 539 vorgesehen.
  • Als ein separates Platzierungsbeispiel kommt auch eine Anordnung in Betracht, bei der die horizontalen Teile TGb der Transfer-Gates TG1, TG2, TG3 und TG4 nur in den vertikalen Teilen TGa gegenüberliegenden Gebieten vorgesehen sind. Die Halbleiterschicht 200S tendiert hier, auf die gleiche Weise wie bei den obigen Ausführungsformen beschrieben, zu einer feinen Unterteilung. Dementsprechend ist ein großes Ausbilden der Transistoren der Pixelschaltung 210 schwierig. Umgekehrt kann durch Bilden der horizontalen Teile TGb der Transfer-Gates TG1, TG2, TG3 und TG4 derart, dass sie sich, wie bei der obigen Modifikation in der H-Richtung von den die vertikalen Teile TGa überlagernden Positionen erstrecken, die Breite der Halbleiterschicht 200S auf die gleiche Weise wie bei den oben beschriebenen Ausführungsformen vergrößert werden. Insbesondere können die Positionen in der H-Richtung der Durchgangselektroden TGV1 und TGV3, die mit den Transfer-Gates TG1 und TG3 verbunden sind, näher an den Positionen der Durchgangselektroden 120E in der H-Richtung platziert werden, und die Positionen der Durchgangselektroden TGV2 und TGV4 in der H-Richtung, die mit den Transfer-Gates TG2 und TG4 verbunden sind, können nahe den Positionen der Durchgangselektroden 121E in der H-Richtung platziert werden (83). Dementsprechend kann die Breite (Größe in der H-Richtung) der Halbleiterschicht 200S, die sich in der V-Richtung erstreckt, auf die gleiche Weise wie bei den obigen Ausführungsformen beschrieben vergrößert werden. Somit können die Abmessungen der Transistoren der Pixelschaltung 210, insbesondere die Abmessungen der Verstärkungstransistoren AMP, vergrößert werden. Infolgedessen kann der Signal-Rauschabstand von Pixelsignalen verbessert werden, und die Bildaufnahmevorrichtung 1 kann noch bessere Bilddaten (Bildinformationen) ausgeben.
  • Die Pixelteilungseinheiten 539 des zweiten Substrats 200 weisen in der H-Richtung und der V-Richtung im Wesentlichen die gleiche Größe wie zum Beispiel die Pixelteilungseinheiten 539 des ersten Substrats 100 auf und sind über Gebiete vorgesehen, die zum Beispiel Pixelgebieten von im Wesentlichen zwei Zeilen x zwei Spalten entsprechen. Zum Beispiel sind in jeder Pixelschaltung 210 der Auswahltransistor SEL und der Verstärkungstransistor AMP in der V-Richtung in einer sich in der V-Richtung erstreckenden Halbleiterschicht 200S angeordnet, und der FD-Konversionsgewinnschalttransistor FDG und der Rückstelltransistor RST sind so platziert, dass sie in der V-Richtung in einer sich in der V-Richtung erstreckenden Halbleiterschicht 200S angeordnet sind. Die eine Halbleiterschicht 200S, in der der Auswahltransistor SEL und der Verstärkungstransistor AMP vorgesehen sind, und die eine Halbleiterschicht 200S, in der der FD-Konversionsgewinnschalttransistor FDG und der Rückstelltransistor RST vorgesehen sind, sind in der H-Richtung über das Isolationsgebiet 212 angeordnet. Dieses Isolationsgebiet 212 erstreckt sich in der V-Richtung (82).
  • Nunmehr wird die äußere Form der Pixelteilungseinheit 539 des zweiten Substrats 200 unter Bezugnahme auf 82 und 83 beschrieben. Zum Beispiel ist die in 81 dargestellte Pixelteilungseinheit 539 des ersten Substrats 100 mit dem Verstärkungstransistor AMP und dem Auswahltransistor SEL, die in der H-Richtung auf einer Seite des Pad-Teils 120 (in der Ebene der Figur in 83 der linken Seite) vorgesehen sind, und mit dem FD-Konversionsgewinnschalttransistor FDG und dem Rückstelltransistor RST, die in der H-Richtung auf der anderen Seite des Pad-Teils 120 (in der Ebene der Figur in 83 der rechten Seite) vorgesehen sind, verbunden. Die äußere Form der Pixelteilungseinheit 539 des zweiten Substrats 200, die den Verstärkungstransistor AMP, den Auswahltransistor SEL, den FD-Konversionsgewinnschalttransistor FDG und den Rückstelltransistor RST beinhaltet, wird durch die folgenden vier Außenränder bestimmt.
  • Ein erster Außenrand ist ein Außenrand an einem Ende in der V-Richtung der Halbleiterschicht 200S, die den Auswahltransistor SEL und den Verstärkungstransistor AMP beinhaltet (in der Ebene der Figur in 83 Rand auf der oberen Seite). Dieser erste Außenrand ist zwischen dem Verstärkungstransistor AMP, der in dieser Pixelteilungseinheit 539 enthalten ist, und dem Auswahltransistor SEL, der in der Pixelteilungseinheit 539 neben dieser Pixelteilungseinheit 539 in einer Richtung in der V-Richtung enthalten ist (in der Ebene der Figur in 83 obere Seite) vorgesehen. Insbesondere ist der erste Außenrand in der V-Richtung im mittleren Teil des Vorrichtungsisolationsgebiets 213 zwischen diesem Verstärkungstransistor AMP und dem Auswahltransistor SEL vorgesehen. Ein zweiter Außenrand ist ein Außenrand in der V-Richtung am anderen Ende der Halbleiterschicht 200S, die den Auswahltransistor SEL und den Verstärkungstransistor AMP beinhaltet (in der Ebene der Figur in 83 Rand auf der unteren Seite). Dieser zweite Außenrand ist zwischen dem Auswahltransistor SEL, der in dieser Pixelteilungseinheit 539 enthalten ist, und dem Verstärkungstransistor AMP, der in der Pixelteilungseinheit 539 neben dieser Pixelteilungseinheit 539 in der V-Richtung auf der anderen Seite (in der Ebene der Figur in 83 unteren Seite) enthalten ist, vorgesehen. Insbesondere ist der zweite Außenrand in der V-Richtung im mittleren Teil des Vorrichtungsisolationsgebiets 213 zwischen diesem Auswahltransistor SEL und Verstärkungstransistor AMP vorgesehen. Ein dritter Außenrand ist ein Außenrand in der V-Richtung am anderen Ende der Halbleiterschicht 200S, die den Rückstelltransistor RST und den FD-Konversionsgewinnschalttransistor FDG beinhaltet (in der Ebene der Figur in 83 Rand auf der unteren Seite). Dieser dritte Außenrand ist zwischen dem FD-Konversionsgewinnschalttransistor FDG, der in der Pixelteilungseinheit 539 enthalten ist, und dem Rückstelltransistor RST, der in der Pixelteilungseinheit 539 neben dieser Pixelteilungseinheit 539 in der V-Richtung auf der anderen Seite (in der Ebene der Figur in 83 unteren Seite) enthalten ist, vorgesehen. Insbesondere ist der dritte Außenrand in der V-Richtung im mittleren Teil des Vorrichtungsisolationsgebiets 213 zwischen diesem FD-Konversionsgewinnschalttransistor FDG und Rückstelltransistor RST vorgesehen. Ein vierter Außenrand ist ein Außenrand in der V-Richtung an einem Ende der Halbleiterschicht 200S, die den Rückstelltransistor RST und den FD-Konversionsgewinnschalttransistor FDG beinhaltet (in der Ebene der Figuren 83 Rand auf der oberen Seite). Dieser vierte Außenrand ist zwischen dem Rückstelltransistor RST, der in dieser Pixelteilungseinheit 539 enthalten ist, und dem FD-Konversionsgewinnschalttransistor FDG (aus der Darstellung weggelassen), der in der Pixelteilungseinheit 539 neben dieser Pixelteilungseinheit 539 in der V-Richtung auf der einen Seite (in der Ebene der Figur in 83 oberen Seite) enthalten ist, vorgesehen. Insbesondere ist der vierte Außenrand in der V-Richtung im mittleren Teil des Vorrichtungsisolationsgebiets 213 (aus der Darstellung weggelassen) zwischen diesem Rückstelltransistor RST und FD-Konversionsgewinnschalttransistor FDG vorgesehen.
  • Bei der äußeren Form der Pixelteilungseinheit 539 des zweiten Substrats 200, die den ersten, zweiten, dritten und vierten Außenrand beinhaltet, sind der dritte und vierte Außenrand so platziert, dass sie in der V-Richtung bezüglich des ersten und zweiten Außenrands zu einer Seite verschoben (mit anderen Worten in der V-Richtung zu einer Seite versetzt) sind. Die Verwendung solch eines Layouts ermöglicht, dass das Gate des Verstärkungstransistors AMP und die Source des FD-Konversionsgewinnschalttransistors FDG beide so nah wie möglich am Pad-Teil 120 platziert werden. Dementsprechend werden eine Reduzierung der Fläche der sie verbindenden Verdrahtung und eine Miniaturisierung der Bildaufnahmevorrichtung 1 erleichtert. Es sei darauf hingewiesen, dass das VSS-Kontaktgebiet 218 zwischen der Halbleiterschicht 200S, die den Auswahltransistor SEL und den Verstärkungstransistor AMP beinhaltet, und der Halbleiterschicht 200S, die den Rückstelltransistor RST und den FD-Konversionsgewinnschalttransistor FDG beinhaltet, vorgesehen ist. Zum Beispiel weisen mehrere Pixelschaltungen 210 die gleiche Platzierung auf.
  • Die solch ein zweites Substrat 200 aufweisende Bildaufnahmevorrichtung 1 bietet ferner die gleichen Vorteile wie die bei den obigen Ausführungsformen beschriebene. Die Platzierung der Pixelteilungseinheiten 539 des zweiten Substrats 200 ist nicht auf die bei den obigen Ausführungsformen und der vorliegenden Modifikation beschriebene beschränkt.
  • <Modifikation 3>
  • 87 bis 92 stellen eine Modifikation der planaren Konfiguration der Bildaufnahmevorrichtung 1 gemäß den oben beschriebenen Ausführungsformen dar. 87 stellt schematisch die planare Konfiguration des ersten Substrats 100 dar und entspricht der bei den obigen Ausführungsformen beschriebenen 68A. 88 stellt schematisch die planare Konfiguration nahe der vorderen Fläche der Halbleiterschicht 200S des zweiten Substrats 200 dar und entspricht der bei den obigen Ausführungsformen beschriebenen 69. 89 stellt schematisch die Konfiguration der ersten Verdrahtungsschicht W1 und der mit der ersten Verdrahtungsschicht W1 verbundenen Teile der Halbleiterschicht 200S und des ersten Substrats 100 dar und entspricht der bei den obigen Ausführungsformen beschriebenen 70. 90 stellt ein Beispiel für die planare Konfiguration der ersten Verdrahtungsschicht W1 und der zweiten Verdrahtungsschicht W2 dar und entspricht der bei den obigen Ausführungsformen beschriebenen 71. 91 stellt ein Beispiel für die planare Konfiguration der zweiten Verdrahtungsschicht W2 und der dritten Verdrahtungsschicht W3 dar und entspricht der bei den obigen Ausführungsformen beschriebenen 72. 92 stellt ein Beispiel für die planare Konfiguration der dritten Verdrahtungsschicht W3 und der vierten Verdrahtungsschicht W4 dar und entspricht der bei den obigen Ausführungsformen beschriebenen 73.
  • Bei der vorliegenden Modifikation erstreckt sich die Halbleiterschicht 200S des zweiten Substrats 200 in der H-Richtung (89), das heißt entspricht allgemein einer Konfiguration, bei der die oben in 82 usw. dargestellte planare Konfiguration der Bildaufnahmevorrichtung 1 um 90 Grad gedreht wurde.
  • Die Pixelteilungseinheiten 539 des ersten Substrats 100 sind zum Beispiel auf die gleiche Weise wie bei den obigen Ausführungsformen beschrieben über Pixelgebiete von zwei Zeilen x zwei Spalten gebildet und weisen eine im Wesentlichen quadratische planare Form auf (87). In jeder der Pixelteilungseinheiten 539 erstrecken sich zum Beispiel die Transfer-Gates TG1 und TG2 der Pixel 541A und 541B in einer Pixelzeile in der V-Richtung zu dem mittleren Teil der Pixelteilungseinheit 539, und die Transfer-Gates TG3 und TG4 der Pixel 541C und 541D in der anderen Pixelzeile erstrecken sich in der V-Richtung in einer Richtung zu der Außenseite der Pixelteilungseinheit 539. Der Pad-Teil 120, der mit der floatenden Diffusion FD verbunden ist, ist am mittleren Teil der Pixelteilungseinheit 539 vorgesehen, und der Pad-Teil 121, der mit dem VSS-Kontaktgebiet 118 verbunden ist, ist zumindest in der V-Richtung (der V-Richtung und der H-Richtung in 87) an Endteilen der Pixelteilungseinheit 539 vorgesehen. Zu diesem Zeitpunkt befindet sich die Position der Durchgangselektroden TGV1 und TGV2 der Transfer-Gates TG1 und TG2 in der V-Richtung nahe der Position der Durchgangselektrode 120E in der V-Richtung, und die Position der Durchgangselektroden TGV3 und TGV4 der Transfer-Gates TG3 und TG4 in der V-Richtung befindet sich nahe der Position der Durchgangselektrode 121E in der V-Richtung (89). Dementsprechend kann die Breite der Halbleiterschicht 200S, die sich in der H-Richtung erstreckt, (Abmessung in der V-Richtung) aus dem gleichen Grund, wie bei den obigen Ausführungsformen beschrieben, vergrößert werden. Dementsprechend können die Abmessungen des Verstärkungstransistors AMP größer gestaltet werden, und Rauschen kann unterdrückt werden.
  • In jeder Pixelschaltung 210 sind der Auswahltransistor SEL und der Verstärkungstransistor AMP in der H-Richtung angeordnet platziert, und der Rückstelltransistor RST ist in einer Position neben dem Auswahltransistor SEL über das Isolationsgebiet 212 in der V-Richtung platziert (88). Der FD-Konversionsgewinnschalttransistor FDG ist mit dem Rückstelltransistor RST in der H-Richtung angeordnet platziert. Das VSS-Kontaktgebiet 218 ist in einer Inselform in dem Isolationsgebiet 212 vorgesehen. Zum Beispiel erstreckt sich die dritte Verdrahtungsschicht W3 in der H-Richtung (91), und die vierte Verdrahtungsschicht W4 erstreckt sich in der V-Richtung (92).
  • Die solch ein zweites Substrat 200 aufweisende Bildaufnahmevorrichtung 1 bietet ferner die gleichen Vorteile wie die bei den obigen Ausführungsformen beschriebene. Die Platzierung der Pixelteilungseinheiten 539 des zweiten Substrats 200 ist nicht auf die bei den obigen Ausführungsformen und der vorliegenden Modifikation beschriebene Platzierung beschränkt. Zum Beispiel kann sich die bei den obigen Ausführungsformen und Modifikation 1 beschriebene Halbleiterschicht 200S in der H-Richtung erstrecken.
  • <Modifikation 4>
  • 93 stellt schematisch eine Modifikation der Querschnittskonfiguration der Bildaufnahmevorrichtung 1 gemäß den oben beschriebenen Ausführungsformen dar. 93 entspricht der bei den obigen Ausführungsformen beschriebenen 64. Bei der vorliegenden Modifikation weist die Bildaufnahmevorrichtung 1 zusätzlich zu den Kontaktteilen 201, 202, 301 und 302 die Kontaktteile 203, 204, 303 und 304 an dem mittleren Teil der Pixel-Array-Einheit 540 gegenüberliegenden Positionen auf. Die Bildaufnahmevorrichtung 1 gemäß der vorliegenden Modifikation unterscheidet sich in diesem Punkt von der bei den obigen Ausführungsformen beschriebenen Bildaufnahmevorrichtung 1.
  • Die Kontaktteile 203 und 204 sind an der Verbindungsfläche mit dem dritten Substrat 300 freiliegend auf dem zweiten Substrat 200 vorgesehen. Die Kontaktteile 303 und 304 sind an der Verbindungsfläche mit dem zweiten Substrat 200 freiliegend auf dem dritten Substrat 300 vorgesehen. Die Kontaktteile 203 sind mit den Kontaktteilen 303 in Kontakt, und die Kontaktteile 204 sind mit den Kontaktteilen 304 in Kontakt. Das heißt, bei dieser Bildaufnahmevorrichtung 1 sind das zweite Substrat 200 und das dritte Substrat 300 zusätzlich zu den Kontaktteilen 201, 202, 301 und 302 durch die Kontaktteile 203, 204, 303 und 304 verbunden.
  • Als Nächstes werden unter Bezugnahme auf 94 und 95 Operationen dieser Bildaufnahmevorrichtung 1 beschrieben. 94 stellt Pfade von Eingangssignalen, die von außen in die Bildaufnahmevorrichtung 1 eingegeben werden, und Pfade von Leistungsquellenpotenzial und Bezugspotenzial durch Pfeile dar. 95 stellt Signalpfade von Pixelsignalen, die von der Bildaufnahmevorrichtung 1 nach außen abgegeben werden, durch Pfeile dar. Zum Beispiel werden über die Eingangseinheit 510A in die Bildaufnahmevorrichtung 1 eingegebene Eingangssignale zu der Zeilenansteuerungseinheit 520 des dritten Substrats 300 übertragen, und es werden an der Zeilenansteuerungseinheit 520 Zeilenansteuerungssignale erzeugt. Diese Zeilenansteuerungssignale werden über die Kontaktteile 303 und 203 zu dem zweiten Substrat 200 gesendet. Des Weiteren erreichen die Zeilenansteuerungssignale jeweils die Pixelteilungseinheiten 539 der Pixel-Array-Einheit 540 über die Zeilenansteuerungssignalleitungen 542 in der Verdrahtungsschicht 200T. Von den Zeilenansteuerungssignalen, die die Pixelteilungseinheiten 539 des zweiten Substrats 200 erreichen, werden Ansteuerungssignale für andere als das Transfer-Gate TG in die Pixelschaltungen 210 eingegeben, und die in den Pixelschaltungen 210 enthaltenen Transistoren werden angesteuert. Ansteuerungssignale für das Transfer-Gate TG werden über die Durchgangselektroden TGV in die Transfer-Gates TG1, TG2, TG3 und TG4 des ersten Substrats 100 eingegeben, und die Pixel 541A, 541B, 541C und 541D werden angesteuert. Des Weiteren werden das Leistungsquellenpotenzial und das Bezugspotenzial, die der Eingangseinheit 510A (dem Eingangsanschluss 511) des dritten Substrats 300 von außerhalb der Bildaufnahmevorrichtung 1 zugeführt werden, über die Kontaktteile 303 und 203 zu dem zweiten Substrat 200 gesendet und werden den Pixelschaltungen 210 jeder der Pixelteilungseinheiten 539 über Verdrahtung in der Verdrahtungsschicht 200T zugeführt. Das Bezugspotenzial wird ferner über die Durchgangselektroden 121E den Pixeln 541A, 541B, 541C und 541D des ersten Substrats 100 zugeführt. Unterdessen werden durch fotoelektrische Umwandlung an den Pixeln 541A, 541B, 541C und 541D des Substrats 100 erhaltene Pixelsignale zu der Pixelschaltung 210 des zweiten Substrats 200 für jede Pixelteilungseinheit 539 gesendet. Auf diesen Pixelsignalen basierende Pixelsignale werden von der Pixelschaltung 210 über die vertikalen Signalleitungen 543 und die Kontaktteile 204 und 304 zu dem dritten Substrat 300 gesendet. Diese Pixelsignale werden an der Spaltensignalverarbeitungseinheit 550 und der Bildsignalverarbeitungseinheit 560 des dritten Substrats 300 einer Verarbeitung unterzogen und danach über die Ausgangseinheit 510B nach außen ausgegeben.
  • Die solche Kontaktteile 203, 204, 303 und 304 aufweisende Bildaufnahmevorrichtung 1 bietet ferner die gleichen Vorteile wie die bei den obigen Ausführungsformen beschriebene. Die Position, Anzahl usw. der Kontaktteile kann gemäß dem Design von Schaltungen usw. des dritten Substrats 300, die das Verbindungsziel der Verdrahtung über die Kontaktteile 303 und 304 sind, geändert werden.
  • <Modifikation 5>
  • 96 stellt eine Modifikation der Querschnittskonfiguration der Bildaufnahmevorrichtung 1 gemäß den obigen Ausführungsformen dar. 96 entspricht der bei den obigen Ausführungsformen beschriebenen 67. Bei der vorliegenden Modifikation ist ein Transfertransistor TR mit einer planaren Struktur auf dem ersten Substrat 100 vorgesehen. Die Bildaufnahmevorrichtung 1 gemäß der vorliegenden Modifikation unterscheidet sich in diesem Punkt von der bei den obigen Ausführungsformen beschriebenen Bildaufnahmevorrichtung 1.
  • Das Transfer-Gate TG dieses Transfertransistors TR ist nur aus dem horizontalen Teil TGb konfiguriert. Das heißt, das Transfer-Gate TG weist keinen vertikalen Teil TGa auf und ist der Halbleiterschicht 100S gegenüberliegend vorgesehen.
  • Die Bildaufnahmevorrichtung 1, die solch einen Transfertransistor TR mit einer planaren Struktur aufweist, bietet ferner die gleichen Vorteile wie die bei den obigen Ausführungsformen beschriebene. Ferner kommt in Betracht, dass durch Vorsehen des planaren Transfer-Gates TG auf dem ersten Substrat 100 ermöglicht wird, im Vergleich zu einem Fall des Vorsehens eines vertikalen Transfer-Gates TG auf dem ersten Substrat 100, die Fotodioden PD näher an der Oberfläche der Halbleiterschicht 100S zu bilden, wodurch die Sättigungssignalgröße (Qs) erhöht wird. Des Weiteren umfasst das Verfahren zum Bilden des planaren Transfer-Gates TG auf dem ersten Substrat 100 im Vergleich zu dem Verfahren zum Bilden des vertikalen Transfer-Gates TG auf dem ersten Substrat 100 weniger Herstellungsprozesse, und es ist denkbar, dass nachteilige Auswirkungen auf die Fotodioden PD aufgrund der Herstellungsprozesse weniger häufig auftreten.
  • <Modifikation 6>
  • 97 stellt eine Modifikation der Pixelschaltung der Bildaufnahmevorrichtung 1 gemäß den obigen Ausführungsformen dar. 97 entspricht der bei den obigen Ausführungsformen beschriebenen 65. Bei der vorliegenden Modifikation ist die Pixelschaltung 210 für jedes einzelne Pixel (Pixel 541A) vorgesehen. Das heißt, die Pixelschaltung 210 wird von den mehreren Pixeln nicht gemeinsam genutzt. Die Bildaufnahmevorrichtung 1 gemäß der vorliegenden Modifikation unterscheidet sich in diesem Punkt von der bei den obigen Ausführungsformen beschriebenen Bildaufnahmevorrichtung 1.
  • Die Bildaufnahmevorrichtung 1 gemäß der vorliegenden Modifikation entspricht hinsichtlich des Punkts des Vorsehens des Pixels 541A und der Pixelschaltung 210 auf voneinander verschiedenen Substraten (erstes Substrat 100 und zweites Substrat 200) der bei den obigen Ausführungsformen beschriebenen Bildaufnahmevorrichtung 1. Dementsprechend kann die Bildaufnahmevorrichtung 1 gemäß der vorliegenden Modifikation auch die gleichen Vorteile wie die bei den obigen Ausführungsformen beschriebene bieten.
  • <Modifikation 7>
  • 98 stellt eine Modifikation der planaren Konfiguration der bei den obigen Ausführungsformen beschriebenen Pixelisolationsteile 117 dar. Es können in den Pixelisolationsteilen 117, die die Pixel 541A, 541B, 541C und 541D umgeben, Spalte vorgesehen sein. Das heißt, es muss nicht der gesamte Umfang der Pixel 541A, 541B, 541C und 541D von den Pixelisolationsteilen 117 umgeben sein. Die Spalte in den Pixelisolationsteilen 117 sind zum Beispiel nahe den Pad-Teilen 120 und 123 vorgesehen (siehe 68B).
  • Obgleich die Beschreibung bei den obigen Ausführungsformen hinsichtlich eines Beispiels erfolgte, in dem die Pixelisolationsteile 117 eine FTI-Struktur haben, die sich vollständig durch die Halbleiterschicht 100S erstreckt (siehe 67), können die Pixelisolationsteile 117 eine andere Struktur als eine FTI-Struktur haben. Zum Beispiel kann eine Anordnung gebildet werden, bei der die Pixelisolationsteile 117 so vorgesehen sind, dass sie sich nicht vollständig durch die Halbleiterschicht 100S erstrecken und eine so genannte DTI-Struktur (DTI - Deep Trench Isolation, tiefe Grabenisolation) aufweisen.
  • <Adaptionsbeispiel>
  • 99 stellt ein Beispiel für eine schematische Konfiguration eines Bildaufnahmesystems 7 dar, das die Bildaufnahmevorrichtung 1 gemäß den oben beschriebenen Ausführungsformen und Modifikationen davon aufweist.
  • Das Bildaufnahmesystem 7 ist eine elektronische Einrichtung, die eine Bildaufnahmevorrichtung, wie zum Beispiel einen digitalen Fotoapparat, eine Videokamera oder dergleichen beinhaltet, oder eine mobile Endgerätvorrichtung, wie zum Beispiel ein Smartphone, ein Tablet-Endgerät oder dergleichen. Das Bildaufnahmesystem 7 ist zum Beispiel mit der Bildaufnahmevorrichtung 1 gemäß den oben beschriebenen Ausführungsformen und Modifikationen davon, einer DSP-Schaltung 243, einem Einzelbildspeicher 244, einer Anzeigeeinheit 245, einer Speicherungseinheit 246, einer Betriebseinheit 247 und einer Leistungsquelleneinheit 248 versehen. Bei dem Bildaufnahmesystem 7 sind die Bildaufnahmevorrichtung 1 gemäß den oben beschriebenen Ausführungsformen und Modifikationen davon, die DSP-Schaltung 243, der Einzelbildspeicher 244, die Anzeigeeinheit 245, die Speicherungseinheit 246, die Betriebseinheit 247 und die Leistungsquelleneinheit 248 über eine Busleitung 249 miteinander verbunden.
  • Die Bildaufnahmevorrichtung 1 gemäß den oben beschriebenen Ausführungsformen und Modifikationen davon gibt Bilddaten gemäß einfallendem Licht aus. Die DSP-Schaltung 243 ist eine Signalverarbeitungsschaltung, die aus der Bildaufnahmevorrichtung 1 gemäß den oben beschriebenen Ausführungsformen und Modifikationen davon ausgegebene Signale (Bilddaten) verarbeitet. Der Einzelbildspeicher 244 hält vorübergehend die durch die DSP-Schaltung 243 verarbeiteten Bilddaten in Einzelbildinkrementen. Die Anzeigeeinheit 245 wird zum Beispiel durch eine flächige Anzeigevorrichtung, wie beispielsweise ein Flüssigkristallfeld oder ein organisches EL-Feld (EL - Elektrolumineszenz) oder dergleichen, gebildet und zeigt durch die Bildaufnahmevorrichtung 1 gemäß den oben beschriebenen Ausführungsformen und Modifikationen davon aufgenommene Bewegt- oder Standbilder an. Die Speicherungseinheit 246 zeichnet Bilddaten der durch die Bildaufnahmevorrichtung 1 gemäß den oben beschriebenen Ausführungsformen und Modifikationen davon aufgenommenen Bewegtbilder oder Standbilder in einem Aufzeichnungsmedium, wie zum Beispiel einem Halbleiterspeicher, einer Festplatte oder dergleichen, auf. Die Betriebseinheit 247 gibt Betätigungsbefehle hinsichtlich verschiedener Arten von Funktionen, die das Bildaufnahmesystem 7 hat, gemäß Benutzerbetätigungen, aus. Die Leistungsquelleneinheit 248 versorgt verschiedene Arten von Leistungsquellen, die als Betriebsleistungsquellen der Bildaufnahmevorrichtung 1 gemäß den oben beschriebenen Ausführungsformen und Modifikationen davon, der DSP-Schaltung 143, dem Einzelbildspeicher 244, der Anzeigeeinheit 245, der Speicherungseinheit 246 und der Betriebseinheit 247, dient, wie für diese Versorgungsobjekte angemessen.
  • Als Nächstes werden die Bildaufnahmevorgänge des Bildaufnahmesystems 7 beschrieben.
  • 100 stellt ein Beispiel für ein Flussdiagramm von Bildaufnahmevorgängen des Bildaufnahmesystems 7 dar. Der Benutzer weist ein Starten der Bildaufnahme durch Betätigen der Betriebseinheit 247 an (Schritt S101). Daraufhin überträgt die Betriebseinheit 247 einen Bildaufnahmebefehl zu der Bildaufnahmevorrichtung 1 (Schritt S102). Nach Empfang des Bildaufnahmebefehls führt die Bildaufnahmevorrichtung 1 (insbesondere eine Systemsteuerschaltung 36) eine Bildaufnahme in einem vorbestimmten Bildaufnahmeformat durch (Schritt S103).
  • Die Bildaufnahmevorrichtung 1 gibt die durch die Bildaufnahme erhaltenen Bilddaten an die DSP-Schaltung 243 aus. Bilddaten sind hier Daten für alle Pixelwerte der Pixelsignale, die basierend auf vorübergehend in den floatenden Diffusionen FD gehaltenen Ladungen erzeugt werden. Die DSP-Schaltung 243 führt eine vorbestimmte Signalverarbeitung (zum Beispiel Rauschreduzierungsverarbeitung usw.) basierend auf von der Bildaufnahmevorrichtung 1 eingegebenen Bilddaten durch (Schritt S104) . Die DSP-Schaltung 243 bewirkt, dass der Einzelbildspeicher 244 die Bilddaten, die der vorbestimmten Signalverarbeitung unterzogen werden, hält, und der Einzelbildspeicher 244 bewirkt, dass die Speicherungseinheit 246 die Bilddaten speichert (Schritt S105). Somit wird Bildaufnahme des Bildaufnahmesystems 7 durchgeführt.
  • In dem obigen Adaptionsbeispiel ist die Bildaufnahmevorrichtung 1 gemäß den oben beschriebenen Ausführungsformen und Modifikationen davon an ein Bildaufnahmesystem 7 angepasst. Dementsprechend kann die Bildaufnahmevorrichtung 1 eine reduzierte Größe aufweisen oder für eine hohe Auflösung hergestellt sein, und dementsprechend kann ein kleines oder ein System 7 zur Aufnahme von hochauflösenden Bildern bereitgestellt werden.
  • <Anwendungsbeispiele>
  • [Anwendungsbeispiel 1]
  • Die Technologie gemäß der vorliegenden Offenbarung (die vorliegende Technologie) kann auf verschiedene Produkte angewandt werden. Zum Beispiel kann die Technologie gemäß der vorliegenden Offenbarung als eine Vorrichtung realisiert werden, die in einer beliebigen Art von sich bewegendem Körper, wie zum Beispiel einem Automobil, einem Elektrofahrzeug, einem Hybridelektrofahrzeug, einem Motorrad, einem Fahrrad, einer Vorrichtung für den Transport von Personen, einem Flugzeug, einer Drohne, einem Wasserfahrzeug, einem Roboter usw., installiert ist.
  • 101 ist ein Blockdiagrammen, das ein schematisches Konfigurationsbeispiel für ein Fahrzeugsteuersystem darstellt, bei dem es sich um ein Beispiel für ein System zur Steuerung eines sich bewegenden Körpers handelt, an das die Technologie gemäß der vorliegenden Offenbarung angepasst werden kann.
  • Ein Fahrzeugsteuersystem 12000 ist mit mehreren elektronischen Steuereinheiten versehen, die über ein Kommunikationsnetz 12001 verbunden sind. In dem in 101 dargestellten Beispiel beinhaltet das Fahrzeugsteuersystem 12000 eine Fahrsystemsteuereinheit 12010, eine Karosseriesystemsteuereinheit 12020 eine Fahrzeugaußenbereichsinformationsdetektionseinheit 12030, eine Fahrzeuginnenbereichsinformationsdetektionseinheit 12040 und eine zentrale Steuereinheit 12050. Außerdem sind ein Mikrocomputer 12051, eine Ton/Bild-Ausgabeeinheit 12052 und eine bordeigene Netzwerk-I/F (Interface) 12053 als funktionale Konfigurationen der zentralen Steuereinheit 12050 dargestellt.
  • Die Fahrsystemsteuereinheit 12010 steuert den Betrieb von Vorrichtungen mit Bezug auf das Antriebssystem des Fahrzeugs gemäß verschiedenen Arten von Programmen. Zum Beispiel fungiert die Fahrsystemsteuereinheit 12010 als eine Steuervorrichtung für eine Antriebskrafterzeugungsvorrichtung zum Erzeugen der Antriebskraft des Fahrzeugs, wie etwa einen Verbrennungsmotor, einen Fahrmotor oder dergleichen, einen Antriebskraftübertragungsmechanismus zum Übertragen der Antriebskraft auf die Räder, einen Lenkmechanismus, der den Lenkwinkel des Fahrzeugs einstellt, und eine Bremsvorrichtung, die eine Bremskraft für das Fahrzeug erzeugt, usw.
  • Die Karosseriesystemsteuereinheit 12020 steuert den Betrieb verschiedener Arten von Vorrichtungen, die an der Fahrzeugkarosserie vorgesehen sind, gemäß verschiedenen Arten von Programmen. Die Karosseriesystemsteuereinheit 12020 fungiert zum Beispiel als eine Steuervorrichtung eines schlüssellosen Zugangssystems, eines Smart-Schlüssel-Systems, einer elektrischen Fensterhebervorrichtung oder verschiedener Arten von Lampen, wie etwa von Scheinwerfern, Rückleuchten, Bremsleuchten, Fahrtrichtungsanzeigesignalen, Nebelleuchten usw. In diesem Fall können Funkwellen, die von einer mobilen Vorrichtung übertragen werden, die einen Schlüssel ersetzen, und Signale von verschiedenen Arten von Schaltern in die Karosseriesystemsteuereinheit 12020 eingegeben werden. Die Karosseriesystemsteuereinheit 12020 empfängt diese eingegebenen Funkwellen oder Signale und steuert die Türverriegelungsvorrichtung, die elektrische Fensterhebervorrichtung, die Lampen usw. des Fahrzeugs.
  • Die Fahrzeugaußenbereichsinformationsdetektionseinheit 12030 detektiert Informationen über den Außenbereich des Fahrzeugs, in dem das Fahrzeugsteuersystem 12000 installiert ist. Zum Beispiel ist eine Bildaufnahmeeinheit 12031 mit der Fahrzeugaußenbereichsinformationsdetektionseinheit 12030 verbunden. Die Fahrzeugaußenbereichsinformationsdetektionseinheit 12030 bewirkt, dass die Bildaufnahmeeinheit 12031 eine Bildaufnahme von Bildern außerhalb des Fahrzeugs durchführt und die aufgenommenen Bilder empfängt. Die Fahrzeugaußenbereichsinformationsdetektionseinheit 12030 kann Verarbeitung zum Detektieren eines Objekts, wie zum Beispiel von Personen, Fahrzeugen, Hindernissen, Verkehrsschildern, Symbolen auf der Fahrbahn usw., oder eine Verarbeitung zum Detektieren einer Entfernung basierend auf empfangenen Bildern durchführen.
  • Die Bildaufnahmeeinheit 12031 ist ein optischer Sensor, der Licht empfängt und elektrische Signale gemäß der empfangenen Lichtmenge ausgibt. Die Bildaufnahmeeinheit 12031 kann die elektrischen Signale als Bilder und als Entfernungsmessungsinformationen ausgeben. Des Weiteren kann das von der Bildaufnahmeeinheit 12031 empfangene Licht sichtbares Licht sein oder kann nichtsichtbares Licht, wie etwa Infrarotstrahlen oder dergleichen, sein.
  • Die Fahrzeuginnenbereichsinformationsdetektionseinheit 12040 detektiert Informationen über den Innenbereich des Fahrzeugs. Eine Fahrerzustandsdetektionseinheit 12041, die den Zustand des Fahrers detektiert, ist zum Beispiel mit der Fahrzeuginnenbereichsinformationsdetektionseinheit 12040 verbunden. Die Fahrerzustandsdetektionseinheit 12041 beinhaltet zum Beispiel eine Kamera, die Bilder des Fahrers aufnimmt. Die Fahrzeuginnenbereichsinformationsdetektionseinheit 12040 kann den Ermüdungsgrad oder den Konzentrationsgrad des Fahrers basierend auf den detektierten, von der Fahrerzustandsdetektionseinheit 12041 eingegebenen Informationen berechnen oder kann bestimmen, ob der Fahrer eingenickt ist.
  • Der Mikrocomputer 12051 kann basierend auf den durch die Fahrzeugaußenbereichsinformationsdetektionseinheit 12030 und die Fahrzeuginnenbereichsinformationsdetektionseinheit 12040 erfassten Informationen über den Innenbereich oder den Außenbereich des Fahrzeugs die Steuersollwerte für die Antriebskrafterzeugungsvorrichtung, den Lenkmechanismus und die Bremsvorrichtung berechnen und kann Steuerbefehle an die Fahrsystemsteuereinheit 12010 ausgeben. Zum Beispiel kann der Mikrocomputer 12051 eine kollaborative Steuerung durchführen, die zum Realisieren von Funktionen eines fortschrittlichen Fahrassistenzsystems (ADAS - advanced driver assistance system) vorgesehen ist, einschließlich Kollisionsvermeidung oder Stoßabschwächung für das Fahrzeug, einer Folgefahrt basierend auf einem Abstand zwischen Fahrzeugen, Fahren mit Fahrzeuggeschwindigkeitsbeibehaltung, einer Fahrzeugkollisionswarnung, einer Warnung einer Spurabweichung durch das Fahrzeug oder dergleichen.
  • Des Weiteren kann der Mikrocomputer 12051 eine kollaborative Steuerung durchführen, die zum Realisieren von automatisiertem Fahren usw. bestimmt ist, bei dem das Fahrzeug autonom ohne Bedienung durch den Fahrer fährt, indem die Antriebskrafterzeugungsvorrichtung, der Lenkmechanismus, die Bremsvorrichtung usw. basierend auf den Informationen um das Fahrzeug herum, die durch die Fahrzeugaußenbereichsinformationsdetektionseinheit 12030 oder die Fahrzeuginnenbereichsinformationsdetektionseinheit 12040 erhalten werden, gesteuert wird.
  • Des Weiteren kann der Mikrocomputer 12051 Steuerbefehle an die Karosseriesystemsteuereinheit 12020 basierend auf durch die Fahrzeugaußenbereichsinformationsdetektionseinheit 12030 erhaltenen Fahrzeugaußenbereichsinformationen ausgeben. Zum Beispiel kann der Mikrocomputer 12051 eine kollaborative Steuerung durchführen, die auf die Realisierung des Verhinderns einer Blendung abzielt, wie zum Beispiel Steuern der Scheinwerfer gemäß der Position eines vorausfahrenden Fahrzeugs oder eines entgegenkommenden Fahrzeugs, das durch die Fahrzeugaußenbereichsinformationsdetektionseinheit 12030 detektiert wird, um zwischen Fernlicht und Abblendlicht usw. zu schalten.
  • Die Ton/Bild-Ausgabeeinheit 12052 überträgt Ausgabesignale mindestens eines Tons und/oder eines Bilds an eine Ausgabevorrichtung, die dazu in der Lage ist, Insassen des Fahrzeuges oder dem Außenbereich des Fahrzeugs visuell oder akustisch Informationen mitzuteilen. In dem Beispiel von 101 sind ein Audiolautsprecher 12061, eine Anzeigeeinheit 12062 und eine Instrumententafel 12063 als die Ausgabevorrichtungen veranschaulicht. Die Anzeigeeinheit 12062 kann zum Beispiel eine bordeigene Anzeige und/oder eine Head-Up-Anzeige beinhalten
  • 102 ist ein Diagramm, das ein Beispiel für Installationspositionen der Bildaufnahmeeinheit 12031 zeigt.
  • In 102 weist ein Fahrzeug 12100 als die Bildaufnahmeeinheit 12031 die Bildaufnahmeeinheiten 12101, 12102, 12103, 12104 und 12105 auf.
  • Die Bildaufnahmeeinheiten 12101, 12102, 12103, 12104 und 12105 sind an Stellen wie beispielsweise dem Vorderende des Fahrzeugs 12100, den Seitenspiegeln, einem hinteren Stoßfänger, einer Hecktür, an einem oberen Teil einer Windschutzscheibe im Fahrzeuginnenraum usw. angeordnet. Die Bildaufnahmeeinheit 12101, die an dem Vorderende vorgesehen ist, und die Bildaufnahmeeinheit 12105, die an dem oberen Teil der Windschutzscheibe im Fahrzeuginnenraum vorgesehen ist, erhalten hauptsächlich Bilder des Frontbereichs des Fahrzeugs 12100. Die Bildaufnahmeeinheiten 12102 und 12103, die an den Seitenspiegeln vorgesehen sind, erhalten hauptsächlich Bilder der Seiten des Fahrzeugs 12100. Die Bildaufnahmeeinheit 12104, die an dem hinteren Stoßfänger oder der Hecktür vorgesehen ist, erhält hauptsächlich Bilder des rückwärtigen Bereichs des Fahrzeugs 12100. Die durch die Bildaufnahmeeinheiten 12101 und 12105 aufgenommenen Bilder des Frontbereichs werden hauptsächlich dazu verwendet, vorausfahrende Fahrzeuge oder Fußgänger, Hindernisse, Verkehrssignale, Verkehrsschilder, Spuren usw. zu detektieren.
  • Es sei darauf hingewiesen, dass 102 ein Beispiel für einen Aufnehmbereich der Bildaufnahmeeinheiten 12101 bis 12104 darstellt. Ein Bildaufnahmebereich 12111 zeigt den Bildaufnahmebereich der an dem Vorderende vorgesehenen Bildaufnahmeeinheit 12101 an, die Aufnehmbereiche 12112 und 12113 zeigen die Bildaufnahmebereiche der Bildaufnahmeeinheiten 12102 und 12103 an, die an den jeweiligen Seitenspiegeln vorgesehen sind, und ein Aufnehmbereich 12114 zeigt den Bildaufnahmebereich der Bildaufnahmeeinheit 12104 an, die an dem hinteren Stoßfänger oder der Hecktür vorgesehen ist. Durch Überlagern der durch die Bildaufnahmeeinheiten 12101 bis 12114 aufgenommenen Bilddaten wird zum Beispiel ein wie von oben gesehenes Bild des Fahrzeugs 12100 in Draufsicht erhalten.
  • Mindestens eine der Bildaufnahmeeinheiten 12101 bis 12104 kann eine Funktion des Erhaltens von Abstandsinformationen aufweisen. Zum Beispiel kann mindestens eine der Bildaufnahmeeinheiten 12101 bis 12104 eine Stereokamera, die durch mehrere Bildsensoren gebildet wird, sein oder kann ein Bildsensor mit Pixeln zur Phasendifferenzdetektion sein.
  • Zum Beispiel kann der Mikrocomputer 12051 die Abstände zu den Objekten innerhalb der Bildaufnahmebereiche 12111 bis 12114 und eine zeitliche Änderung der Abstände (relative Geschwindigkeit bezüglich des Fahrzeugs 12100) basierend auf den Abstandsinformationen, die von den Bildaufnahmeeinheiten 12101 bis 12104 erhalten werden, bestimmen und dadurch insbesondere ein am nächsten gelegenes dreidimensionales Objekt auf dem Bewegungspfad des Fahrzeugs 12100, das im Wesentlichen in die gleiche Richtung wie das Fahrzeug 12100 mit einer vorbestimmten Geschwindigkeit fährt (zum Beispiel 0 km/h oder darüber), als ein vorausfahrendes Fahrzeug extrahieren. Ferner kann der Mikrocomputer 12051 einen Abstand zwischen Fahrzeugen, der zu dem vorausfahrenden Fahrzeug beizubehalten ist, im Voraus einstellen und eine automatische Bremssteuerung (einschließlich einer Folgestoppsteuerung) und eine automatische Beschleunigungssteuerung (einschließlich einer Folgestartsteuerung) usw. durchführen. Somit kann eine kollaborative Steuerung, die automatisiertes Fahren oder dergleichen, bei dem autonomes Fahren ohne Bedienungen durch den Fahrer durchgeführt wird, realisieren soll, durchgeführt werden.
  • Zum Beispiel kann der Mikrocomputer 12051 basierend auf den Abstandsinformationen, die von den Bildaufnahmeeinheiten 12101 bis 12104 erhalten werden, dreidimensionale Objektdaten über dreidimensionale Objekte extrahieren und in Motorräder, Fahrzeuge mit Standardgröße, Fahrzeuge mit großer Größe, Fußgänger, Strommasten usw. klassifizieren, sowie andere dreidimensionale Objekte, die für eine automatische Vermeidung von Hindernissen verwendet werden. Zum Beispiel identifiziert der Mikrocomputer 12051 Hindernisse um das Fahrzeug 12100 herum als Hindernisse, die der Fahrer des Fahrzeugs 12100 visuell erkennen kann, und Hindernisse, die visuell schwer zu erkennen sind. Dann beurteilt der Mikrocomputer 12051 Kollisionsrisiken, die den Grad einer Kollisionsgefahr mit jedem der Hindernisse angeben, und kann, wenn das Kollisionsrisiko gleich einem eingestellten Wert oder höher ist und es dementsprechend eine Möglichkeit einer Kollision gibt, über den Audiolautsprecher 12061 und die Anzeigeeinheit 12062 eine Warnung an den Fahrer ausgeben oder kann Fahrunterstützung zur Kollisionsvermeidung durchführen, indem er eine erzwungene Verlangsamung oder Ausweichlenkung durch die Fahrsystemsteuereinheit 12010 durchführt.
  • Mindestens eine der Bildaufnahmeeinheiten 12101 bis 12104 kann eine Infrarotkamera sein, die Infrarotstrahlen detektiert. Der Mikrocomputer 12051 kann zum Beispiel Fußgänger erkennen, indem er bestimmt, ob Fußgänger in den aufgenommenen Bildern der Bildaufnahmeeinheiten 12101 bis 12104 vorhanden sind oder nicht vorhanden sind. Diese Erkennung von Fußgängern wird zum Beispiel durch Vorgänge des Extrahierens von charakteristischen Punkten in durch die als Infrarotkameras dienenden Bildaufnahmeeinheiten 12101 bis 12104 aufgenommenen Bildern und Vorgänge des Unterscheidens, ob es Fußgänger sind oder nicht, durch Durchführen von Musterabgleichverarbeitung an Reihen von charakteristischen Punkten, die Konturen der Objekte bilden, durchgeführt. Wenn der Mikrocomputer 12051 bestimmt, dass es einen Fußgänger in durch die Bildaufnahmeeinheiten 12101 bis 12104 aufgenommenen Bildern gibt und den Fußgänger erkennt, steuert die Ton/Bild-Ausgabeeinheit 12052 die Anzeigeeinheit 12062 derart, dass eine quadratische Konturlinie überlagert angezeigt wird, um den erkannten Fußgänger hervorzuheben. Die Ton/Bild-Ausgabeeinheit 12052 kann auch die Anzeigeeinheit 12062 so steuern, dass ein Symbol oder dergleichen, das einen Fußgänger repräsentiert, an einer gewünschten Stelle angezeigt wird.
  • Es ist oben ein Beispiel für das System zur Steuerung eines sich bewegenden Körpers, an das die Technologie gemäß der vorliegenden Offenbarung angepasst werden kann, beschrieben worden. Von den oben beschriebenen Konfigurationen kann die Technologie gemäß der vorliegenden Offenbarung an die Bildaufnahmeeinheit 12031 angepasst werden. Insbesondere kann die Bildaufnahmevorrichtung 1 gemäß den obigen Ausführungsformen und den Modifikationen davon an die Bildaufnahmeeinheit 12031 angepasst werden. Durch Anpassen der Technologie gemäß der vorliegenden Offenbarung an die Bildaufnahmeeinheit 12031 können hochauflösende aufgenommene Bilder mit wenig Rauschen erhalten werden, und dementsprechend kann eine hochgenaue Steuerung unter Verwendung der aufgenommenen Bilder in dem System zur Steuerung des sich bewegenden Körpers durchgeführt werden.
  • [Anwendungsbeispiel 2]
  • 103 ist ein Diagramm, das ein Beispiel für eine schematische Konfiguration eines endoskopischen Operationssystems darstellt, an das die Technologie gemäß der vorliegenden Offenbarung (vorliegende Technologie) angepasst werden kann
  • 103 zeigt einen Chirurgen (eine operierende Person) 11131, der eine Operation an einem Patienten 11132 auf einem Patientenbett 11133 unter Verwendung eines endoskopischen Operationssystems 11000 durchführt. Das endoskopische Operationssystem 11000 ist aus einem Endoskop 11100, weiteren chirurgischen Instrumenten 11110, wie zum Beispiel einem Pneumoperitoneumschlauch 11111, Energiebehandlungsausrüstung 11112 usw., einer Stützarmvorrichtung 11120, die das Endoskop 11100 stützt, und einem Wagen 11200, auf dem verschiedene Arten von Vorrichtungen für eine endoskopische Operation geladen sind, wie in der Figur dargestellt ist, konfiguriert.
  • Das Endoskop 11100 ist aus einem Schlauch 11101, von dem ein Bereich mit einer vorbestimmten Länge von einem distalen Ende in die Körperhöhle des Patienten 11132 eingeführt wird, und einem Kamerakopf 11102, der mit einem Basisende des Schlauchs 11101 verbunden ist, konfiguriert. In dem in der Figur dargestellten Beispiel ist das Endoskop 11100 als ein so genanntes starres Endoskop mit einem starren Schlauch 11101 gestaltet, aber das Endoskop 11100 kann auch als ein so genanntes flexibles Endoskop mit einem flexiblen Schlauch gestaltet sein.
  • An dem distalen Ende des Schlauchs 11101 ist eine Öffnung vorgesehen, in die eine Objektivlinse eingesetzt ist. Eine Lichtquellenvorrichtung 11203 ist mit dem Endoskop 11100 verbunden, und Licht, das durch die Lichtquellenvorrichtung 11203 erzeugt wird, wird durch einen Lichtleiter, der sich durch das Innere des Schlauchs 11101 erstreckt, zu dem distalen Ende des Schlauchs geleitet und wird mittels der Objektivlinse zu dem beobachteten Objekt in der Körperhöhle des Patienten 11132 gestrahlt. Es sei angemerkt, dass das Endoskop 11100 ein Vorwärtsblick-Endoskop sein kann oder ein Schrägblick-Endoskop oder ein Seitenblick-Endoskop sein kann.
  • Ein optisches System und ein Bildsensor sind innerhalb des Kamerakopfs 11102 vorgesehen und reflektiertes Licht (Beobachtungslicht) von dem beobachteten Objekt wird durch das optische System auf dem Bildaufnahmeelement aufgefangen. Durch den Bildsensor wird eine fotoelektrische Umwandlung des Beobachtungslichts durchgeführt, und dem Beobachtungslicht entsprechende elektrische Signale, das heißt einem Beobachtungsbild entsprechende Bildsignale, werden erzeugt. Die Bildsignale werden als Rohdaten zu einer Kamerasteuereinheit (CCU: Camera Control Unit) 11201 übertragen.
  • Die CCU 11201 ist aus einer CPU (Central Processing Unit, zentrale Verarbeitungseinheit), einer GPU (Graphics Processing Unit, Grafikverarbeitungseinheit) usw. konfiguriert und steuert zentral den Betrieb des Endoskops 11100 und eine Anzeigevorrichtung 11202. Ferner empfängt die CCU 11201 Bildsignale von dem Kamerakopf 11102 und führt verschiedene Arten von Bildverarbeitung an den Bildsignalen durch, wie zum Beispiel einen Entwicklungsprozess (Demosaic-Prozess) usw., um basierend auf den Bildsignalen Bilder anzuzeigen
  • Die Anzeigevorrichtung 11202 zeigt unter Steuerung der CCU 11201 basierend auf den Bildsignalen, die Bildverarbeitung durch die CCU 11201 unterzogen wurden, Bilder an.
  • Die Lichtquellenvorrichtung 11203 ist zum Beispiel aus einer Lichtquelle, wie zum Beispiel einer LED (Leuchtdiode), oder dergleichen konfiguriert und liefert Bestrahlungslicht für eine Bildaufnahme eines chirurgischen Gebiets oder dergleichen zu dem Endoskop 11100.
  • Eine Eingabevorrichtung 11204 ist eine Eingabeschnittstelle für das endoskopische Operationssystem 11000. Ein Benutzer kann das Eingeben verschiedener Arten von Informationen und Eingeben von Anweisungen in das endoskopische Operationssystem 11000 durch die Eingabeeinrichtung 11204 durchführen. Zum Beispiel gibt der Benutzer Anweisungen oder dergleichen ein, um Bildaufnahmebedingungen durch das Endoskop 11100 (Typ des Bestrahlungslichts, Maßstab, Brennweite usw.) zu ändern.
  • Eine Behandlungsausrüstungssteuereinrichtung 11205 steuert eine Ansteuerung der Energiebehandlungsvorrichtung 11112 zur Kauterisation oder Inzision von Gewebe, Versiegelung von Blutgefäßen usw. Eine Pneumoperitoneumeinrichtung 11206 führt Gas durch den Pneumoperitoneumschlauch 11111 in die Körperhöhle ein, um die Körperhöhle des Patienten 11132 aufzublasen und so das Blickfeld für das Endoskop 11100 sicherzustellen und den Arbeitsraum für den Chirurgen sicherzustellen. Ein Aufzeichnungsgerät 11207 ist eine Vorrichtung, die zum Aufzeichnen verschiedener Arten von Informationen bezüglich der Operation in der Lage ist. Ein Drucker 11208 ist eine Vorrichtung, die verschiedene Arten von Informationen bezüglich der Operation in verschiedenen Formen, wie etwa Text, Bilder, Diagramme usw., drucken kann.
  • Es wird darauf hingewiesen, dass die Lichtquellenvorrichtung 11203, die Bestrahlungslicht für das Endoskop 11100 bereitstellt, wenn ein Bildaufnahme des Operationsgebiets durchzuführen ist, aus einer Weißlichtquelle, zum Beispiel LEDs, einer Laserlichtquelle oder einer Kombination daraus konfiguriert sein kann. Wenn eine Weißlichtquelle aus einer RGB-Laserlichtquellenkombination konfiguriert ist, können die Ausgabeintensität und die Ausgabezeitsteuerung jeder Farbe (jeder Wellenlänge) mit hoher Genauigkeit gesteuert werden, und dementsprechend kann ein Weißabgleich des aufgenommenen Bilds an der Lichtquellenvorrichtung 11203 durchgeführt werden. Ferner können in diesem Fall durch Bestrahlen des zu beobachtenden Objekts durch Laserlicht im Zeitmultiplex von jeder RGB-Laserlichtquelle und Steuern der Ansteuerung des Bildsensors des Kamerakopfs 11102 synchron mit der Bestrahlungszeitsteuerung jedem von R, G und B entsprechende Bilder im Zeitmultiplex aufgenommen werden. Entsprechend diesem Verfahren können Farbbilder selbst ohne Versehen des Bildsensors mit einem Farbfilter erhalten werden.
  • Ferner kann das Ansteuern der Lichtquellenvorrichtung 11203 so gesteuert werden, dass die Intensität von ausgegebenem Licht für jeden vorbestimmten Zeitraum geändert wird. Durch Steuern der Ansteuerung des Bildsensors des Kamerakopfes 11102 in Synchronisation mit der Zeitsteuerung der Änderung der Intensität von Licht zum Erfassen von Bildern im Zeitmultiplex und Zusammensetzen dieser Bilder können Bilder mit einem hohen Dynamikumfang frei von so genannten abgeschnittenen Schwarztönen und abgeschnittenen Weißtönen erzeugt werden.
  • Ferner kann die Lichtquellenvorrichtung 11203 so konfiguriert sein, dass sie Licht eines vorbestimmten Wellenlängenbandes, das einer Speziallichtbeobachtung entspricht, zuführen kann. Bei einer Speziallichtbeobachtung wird eine so genannte Schmalbandbeobachtung (Schmalbandbildgebung), bei der Wellenlängenabhängigkeit einer Absorption von Licht durch Körpergewebe dazu verwendet wird, eine Bildaufnahme von bestimmtem Gewebe mit hohem Kontrast, wie zum Beispiel Blutgefäßen in oberflächlichen Teilen der Schleimhäute, durch Bestrahlung mit Licht eines schmalen Bands im Vergleich zu dem Bestrahlungslicht für die Durchführung einer gewöhnlichen Beobachtung (das heißt Weißlicht), durchzuführen. Alternativ kann bei einer Speziallichtbeobachtung eine Fluoreszenzbeobachtung, bei der ein Bild aus Fluoreszenzlicht erhalten wird, das durch Abstrahlung eines Anregungslichts erzeugt wird, durchgeführt werden. Bei einer Fluoreszenzbeobachtung kann ein Abstrahlen eines Anregungslichts auf Körpergewebe und Beobachten von Fluoreszenzlicht von dem Körpergewebe (Autofluoreszenzbeobachtung) und lokales Injizieren eines Reagenz, wie etwa Indocyaningrün (ICG) oder dergleichen, in das Körpergewebe und Abstrahlen eines Anregungslichts, das der Fluoreszenzlichtwellenlänge des Reagenz entspricht, auf das Körpergewebe zum Ergeben eines Fluoreszenzlichtbilds usw. durchgeführt werden. Die Lichtquellenvorrichtung 11203 kann so konfiguriert sein, dass sie Schmalbandlicht und/oder Anregungslicht, das solch einer Speziallichtbeobachtung entspricht, zuführen kann.
  • 104 ist ein Blockdiagramm, das ein Beispiel für die funktionale Konfiguration des Kamerakopfs 11102 und der CCU 11201, die in 103 dargestellt sind, darstellt.
  • Der Kamerakopf 11102 weist eine Linseneinheit 11401, eine Bildaufnahmeeinheit 11402, eine Ansteuerungseinheit 11403, eine Kommunikationseinheit 11404 und eine Kamerakopfsteuereinheit 11405 auf. Die CCU 11201 weist eine Kommunikationseinheit 11411, eine Bildverarbeitungseinheit 11412 und eine Steuereinheit 11413 auf. Der Kamerakopf 11102 und die CCU 11201 sind durch ein Übertragungskabel 11400 miteinander verbunden, um miteinander kommunizieren zu können.
  • Die Linseneinheit 11401 ist ein optisches System, das an einem Teil zur Verbindung mit dem Schlauch 11101 bereitgestellt ist. Beobachtungslicht, das von dem distalen Ende des Schlauchs 11101 in diesen eingespeist wird, wird zu dem Kamerakopf 11102 geleitet und tritt in die Linseneinheit 11401 ein. Die Linseneinheit 11401 ist aus einer Kombination aus mehreren Linsen, einschließlich einer Zoomlinse und einer Fokussierungslinse, konfiguriert.
  • Die Bildaufnahmeeinheit 11402 ist aus einem Bildsensor konfiguriert. Der die Bildaufnahmeeinheit 11402 konfigurierende Bildsensor kann ein einziger (ein so genannter Einzelsensortyp) oder kann mehrere (ein so genannter Multisensortyp) sein. In einem Fall, in dem die Bildaufnahmeeinheit 11402 als ein Multisensortyp konfiguriert ist, kann ein Farbbild erhalten werden, indem jedem von R, G und B entsprechende Bildsignale durch jeden Bildsensor erzeugt werden und diese zusammengesetzt werden. Alternativ kann die Bildaufnahmeeinheit 11402 mit einem Bildsensorpaar zum Erhalten jedes der Bildsignale für das rechte Auge und für das linke Auge, die einer dreidimensionalen (3D-)Anzeige entsprechen, konfiguriert sein. Durch das Durchführen einer 3D-Anzeige wird ermöglicht, dass der Chirurg 11131 die Tiefe des Körpergewebes im Operationsbereich noch genauer erkennt. Es sei darauf hingewiesen, dass, wenn die Bildaufnahmeeinheit 11402 als ein Multisensortyp konfiguriert ist, auch mehrere Systeme der Linseneinheit 11401 gemäß den Bildsensoren vorgesehen sein können.
  • Ferner muss die Bildaufnahmeeinheit 11402 nicht zwangsweise an dem Kamerakopf 11102 vorgesehen sein. Zum Beispiel kann die Bildaufnahmeeinheit 11402 unmittelbar hinter der Objektivlinse im Inneren des Schlauchs 11101 vorgesehen sein.
  • Die Ansteuerungseinheit 11403 ist aus einem Aktor konfiguriert und bewegt die Zoomlinse und die Fokussierungslinse der Linseneinheit 11401 um eine vorbestimmte Strecke entlang der optischen Achse unter Steuerung der Kamerakopfsteuereinheit 11405. Folglich können die Vergrößerung und der Brennpunkt aufgenommener Bilder durch die Bildaufnahmeeinheit 11402 geeignet eingestellt werden.
  • Die Kommunikationseinheit 11404 ist aus einer Kommunikationsvorrichtung zum Übertragen und Empfangen verschiedener Arten von Informationen mit der CCU 11201 konfiguriert. Die Kommunikationseinheit 11404 überträgt von der Bildaufnahmeeinheit 11402 erhaltene Bildsignale über das Übertragungskabel 11400 als Rohdaten zu der CCU 11201.
  • Des Weiteren empfängt die Kommunikationseinheit 11404 Steuersignale zum Steuern der Ansteuerung des Kamerakopfs 11102 von der CCU 11201 und liefert die Steuersignale an die Kamerakopfsteuereinheit 11405. Diese Steuersignale beinhalten zum Beispiel Informationen hinsichtlich Bildaufnahmebedingungen, wie Informationen zur Angabe einer Bildwiederholrate aufgenommener Bilder, Informationen zur Angabe von Belichtungswerten bei der Aufnahme von Bildern und/oder Informationen zur Angabe des Maßstabs und des Brennpunkts aufgenommener Bilder usw.
  • Es sei darauf hingewiesen, dass die Bildaufnahmebedingungen, wie zum Beispiel die bzw. der oben erwähnte(n) Bildwiederholrate, Belichtungswerte, Maßstab, Brennpunkt usw. wie angemessen durch den Benutzer angegeben werden können, oder basierend auf den erfassten Bildern durch die Steuereinheit 11413 der CCU 11201 eingestellt werden können. Im letzteren Fall sind so genannte AE-Funktionen (AE - Auto Exposure, Autobelichtung), AF-Funktionen (AF - Auto Focus, Autofokus) und AWB-Funktionen (AWB - Auto White Balance, Autoweißabgleich) in dem Endoskop 11100 implementiert.
  • Die Kamerakopfsteuereinheit 11405 steuert die Ansteuerung des Kamerakopfes 11102 basierend auf Steuersignalen von der CCU 11201, die durch die Kommunikationseinheit 11404 empfangen werden.
  • Die Kommunikationseinheit 11411 ist aus einer Kommunikationsvorrichtung zum Übertragen und Empfangen verschiedener Arten von Informationen mit dem Kamerakopf 11102 konfiguriert. Die Kommunikationseinheit 11411 empfängt durch das Übertragungskabel 11400 von dem Kamerakopf 11102 übertragene Signale.
  • Ferner überträgt die Kommunikationseinheit 11411 Steuersignale zum Steuern der Ansteuerung des Kamerakopfs 11102 zum Kamerakopf 11102. Die Bildsignale und die Steuersignale können durch elektrische Kommunikation, optische Kommunikation usw. übertragen werden.
  • Die Bildverarbeitungseinheit 11412 unterzieht Bildsignale, die von dem Kamerakopf 11102 übertragene Rohdaten sind, verschiedenen Arten von Bildverarbeitung.
  • Die Steuereinheit 11413 führt Bildaufnahme von Operationsbereichen usw. durch das Endoskop 11100 und verschiedene Arten einer Steuerung in Bezug auf die Anzeige von durch die Bildaufnahme der Operationsbereiche erhaltenen Bildern usw. durch. Zum Beispiel erzeugt die Steuereinheit 11413 Steuersignale zum Steuern der Ansteuerung des Kamerakopfs 11102.
  • Ferner zeigt die Steuereinheit 11413 aufgenommene Bilder, einschließlich der Operationsbereiche usw., basierend auf Bildsignalen, die einer Bildverarbeitung durch die Bildverarbeitungseinheit 11412 unterzogen wurden, auf der Anzeigevorrichtung 11202 an. Zu diesem Zeitpunkt kann die Steuereinheit 11413 unter Verwendung verschiedener Bilderkennungstechnologien verschiedene Arten von Objekten in den aufgenommenen Bildern erkennen. Zum Beispiel kann die Steuereinheit 11413 chirurgische Instrumente, wie zum Beispiel eine Pinzette und dergleichen, spezielle Bereiche des Körpers, Blutungen, Nebel, wenn die Energiebehandlungsvorrichtung 11112 verwendet wird, usw. erkennen, indem die Randformen, Farben usw. von Objekten in den aufgenommenen Bildern detektiert werden. Beim Anzeigen der aufgenommenen Bilder auf der Anzeigevorrichtung 11202 kann die Steuereinheit 11413 verschiedene Arten von die Operation unterstützenden Informationen, die Bildern der Operationsbereiche überlagert werden, unter Verwendung der Erkennungsergebnisse anzeigen. Wenn die Operation unterstützende Informationen überlagernd angezeigt und dem Chirurgen 11131 dargeboten werden, wird der Chirurg 11131 entlastet und kann der Chirurg 11131 die Operation mit Bestimmtheit fortführen.
  • Das Übertragungskabel 11400, das den Kamerakopf 11102 und die CCU 11201 verbindet, ist ein elektrisches Signalkabel, das Kommunikation durch elektrische Signale handhabt, eine optische Faser, die optische Kommunikation handhabt, oder ein Kabel mit einer Kombination aus beiden.
  • Obgleich in dem in den Figuren dargestellten Beispiel eine drahtgebundene Kommunikation unter Verwendung des Übertragungskabels 11400 durchgeführt wird, kann hier die Kommunikation zwischen dem Kamerakopf 11102 und der CCU 11201 durch drahtlose Kommunikation durchgeführt werden.
  • Oben ist ein Beispiel für das endoskopische Operationssystem, auf das die Technologie gemäß der vorliegenden Offenbarung angewendet werden kann, beschrieben worden. Die Technologie gemäß der vorliegenden Offenbarung kann von den oben beschriebenen Konfigurationen auf geeignete Weise an die an dem Kamerakopf 11102 des Endoskops 11100 vorgesehene Bildaufnahmeeinheit 11402 angepasst werden. Durch Anpassen der Technologie gemäß der vorliegenden Offenbarung an die Bildaufnahmeeinheit 11402 kann die Größe der Bildaufnahmeeinheit 11402 reduziert werden oder sie kann hochauflösend ausgebildet werden, und dementsprechend kann ein hochauflösendes Endoskop 11100 mit geringer Größe bereitgestellt werden.
  • (Adaptionsbeispiel)
  • Die Halbleitervorrichtung gemäß der vorliegenden Technologie ist in dem Verstärkungstransistor 150, mit dem eine Pixelschaltung (CMOS-Bildsensor), kombiniert mit der Fotodiode 110 (fotoelektrische Umwandlungsvorrichtung), versehen ist, wie in 105 dargestellt ist, eingebaut. Eine Anpassung kann auch an einem Festkörperbildsensor mit der Halbleitervorrichtung und der Pixelschaltung 210 vorgenommen werden. Der Festkörperbildsensor kann ein so genannter rückseitenbeleuchteter Festkörperbildsensor sein oder kann ein vorderseitenbeleuchteter Festkörperbildsensor sein. Die Pixelschaltung 210 ist mit dem Transfertransistor TR, der floatenden Diffusion 130, dem Rückstelltransistor 140, dem Verstärkungstransistor 150, dem Auswahltransistor 160 und der vertikalen Signalleitung 170 versehen.
  • Der Transfertransistor TR ist so platziert, dass er zwischen der Fotodiode 110 und der floatenden Diffusion 130 angeordnet ist. Die Source-Elektrode des Transfertransistors TR ist mit dem anderen Ende (Kathodenelektrode) der fotoelektrische Umwandlung von einfallendem Licht durchführenden Fotodiode 110 verbunden und erzeugt und speichert Ladungen gemäß der Lichtmenge für fotoelektrische Umwandlung. Das eine Ende (Anodenelektrode) der Fotodiode 110 ist geerdet. Die Drain-Elektrode des Transfertransistors TR ist mit der Drain-Elektrode des Rückstelltransistors 140 und der Gate-Elektrode des Verstärkungstransistors 150 verbunden. Der Transfertransistor TR schaltet den Transfer von Ladungen von der Fotodiode 110 zu der floatenden Diffusion 130 gemäß der Gate-Elektrode von einer aus der Darstellung weggelassenen Zeitsteuereinheit zugeführten Ansteuerungssignalen ein oder aus. Es sei darauf hingewiesen, dass, der Transfertransistor TR zwar einen Transfer von Signalladungen zu der floatenden Diffusion 130 stoppt, Ladungen hinsichtlich derer die Fotodiode 110 eine fotoelektrische Umwandlung durchgeführt hat aber in der Fotodiode 110 gespeichert sind.
  • Die floatende Diffusion 130 ist an einer Stelle gebildet, an der die Drain-Elektrode des Transfertransistors TR, die Source-Elektrode des Rückstelltransistors 140 und die Gate-Elektrode des Verstärkungstransistors 150 verbunden sind (Verbindungspunkt). Des Weiteren speichert die floatende Diffusion 130 Ladungen, die von der Fotodiode 110 über den Transfertransistor TR zu ihr übertragen wurden, und wandelt sie in Spannung um. Das heißt, in der Fotodiode 110 gespeicherte Signalladungen werden zu der floatenden Diffusion 130 übertragen.
  • Die Source-Elektrode des Rückstelltransistors 140 ist mit der floatenden Diffusion 130 verbunden, und die Drain-Elektrode ist mit einer Pixelleistungsquelle 180 der Rückstellseite verbunden.
  • Des Weiteren schaltet der Rückstelltransistor 140 das Entladen von in der floatenden Diffusion 130 gespeicherten Ladungen gemäß der Gate-Elektrode von der Zeitsteuereinheit zugeführten Ansteuerungssignalen ein und aus.
  • Wenn der Gate-Elektrode zum Beispiel ein Hochpegelansteuerungssignal zugeführt wird, leitet der Rückstelltransistor 140 vor der Übertragung der Signalladung von der Fotodiode 110 zu der floatenden Diffusion 130 die Ladung zu der Pixelleistungsquelle ab. Dadurch wird die in der floatenden Diffusion 130 gespeicherte Ladung entladen (zurückgestellt). Die entladene Ladungsmenge ist ein einer Drain-Spannung entsprechender Betrag. Die Drain-Spannung ist eine Rückstellspannung, auf die die floatende Diffusion 130 zurückgestellt wird. Wenn umgekehrt der Gate-Elektrode ein Niedrigpegelansteuerungssignal zugeführt wird, platziert der Rückstelltransistor 140 die floatende Diffusion 130 in einen elektrisch floatenden Zustand.
  • Die Gate-Elektrode des Verstärkungstransistors 150 ist mit der floatenden Diffusion 130 verbunden, und die Source-Elektrode ist mit einer Pixelleistungsquelle 190 auf der Verstärkerseite verbunden. Steuerspannung wird von einer aus der Darstellung weggelassenen Schaltung in die Source-Elektrode des Verstärkungstransistors 150 eingegeben. Die Drain-Elektrode des Verstärkungstransistors 150 ist mit der Source-Elektrode des Auswahltransistors 160 verbunden.
  • Des Weiteren liest der Verstärkungstransistor 150 das durch den Rückstelltransistor 140 zurückgestellte Potenzial der floatenden Diffusion 130 als einen Rückstellpegel aus. Der Verstärkungstransistor 150 verstärkt ferner die Spannung, die der in der floatenden Diffusion 130, zu der die Signalladung durch den Transfertransistor TR übertragen wurde, gespeicherten Signalspannung entspricht. Das heißt, der Verstärkungstransistor 150 liest die zu der floatenden Diffusion 130 übertragene Signalladung als ein elektrisches Signal aus und verstärkt dieses.
  • Die durch den Verstärkungstransistor 150 verstärkte Spannung (Spannungssignal) wird über den Auswahltransistor 160 an die vertikale Signalleitung 170 abgegeben.
  • Zum Beispiel ist die Drain-Elektrode des Auswahltransistors 160 mit einem Ende der vertikalen Signalleitung 170 verbunden und die Source-Elektrode mit der Drain-Elektrode des Verstärkungstransistors 150 verbunden.
  • Des Weiteren schaltet der Auswahltransistor 160 die Ausgabe von Spannungssignalen von dem Verstärkungstransistor 150 an die vertikale Signalleitung 170 gemäß der Gate-Elektrode von der Zeitsteuereinheit zugeführten Ansteuerungssignalen SEL ein oder aus.
  • Die vertikale Signalleitung 170 (vertikale Signalleitung) ist eine Leitung, die am Verstärkungstransistor 150 verstärkte elektrische Signale ausgibt. Die Drain-Elektrode des Auswahltransistors 160 ist mit einem Ende der vertikalen Signalleitung 170 verbunden. Ein aus der Darstellung weggelassener A/D-Umsetzer ist mit dem anderen Ende der vertikalen Signalleitung 170 verbunden.
  • Der Festkörperbildsensor SCC ist mit einer Konfiguration versehen, bei der eine erste Vorrichtungsschicht 215, eine erste Verdrahtungsschicht 220, eine zweite Vorrichtungsschicht 230 und eine zweite Verdrahtungsschicht 240 gestapelt sind, wie in 106 dargestellt ist.
  • Die erste Vorrichtungsschicht 215 bildet ein Substrat zur fotoelektrischen Umwandlung, das die Fotodiode 110, den Transfertransistor TR, den Rückstelltransistor 140 und die floatende Diffusion 130 beinhaltet.
  • Die erste Verdrahtungsschicht 220 ist auf einer Fläche der ersten Vorrichtungsschicht 215 (in 106 der oberen Fläche) gestapelt und bildet eine Zwischenschichtisolierschicht, die zwischen der ersten Vorrichtungsschicht 215 und der zweiten Vorrichtungsschicht 230 isoliert. Des Weiteren ist in der ersten Verdrahtungsschicht 220 ein Teil der Zwischenschichtverdrahtung 250 gebildet, der die Fotodiode 110 und den Verstärkungstransistor 150 verbindet.
  • Die zweite Vorrichtungsschicht 230 ist auf einer Fläche der ersten Verdrahtungsschicht 220 (in 106 der oberen Fläche) gebildet und beinhaltet den Verstärkungstransistor 150, in dem die Halbleitervorrichtung SD eingebaut ist. Des Weiteren ist in der ersten Verdrahtungsschicht 220 ein Teil der Zwischenschichtverdrahtung 250 gebildet, der die Fotodiode 110 und den Verstärkungstransistor 150 verbindet.
  • Die zweite Verdrahtungsschicht 240 ist auf einer Fläche der zweiten Vorrichtungsschicht 230 (in 6 der oberen Fläche) gestapelt, und ein Teil der Zwischenschichtverdrahtung 250, der die Fotodiode 110 und den Verstärkungstransistor 150 verbindet, ist darin gebildet.
  • Es sei darauf hingewiesen, dass einer von einem übergangslosen FET und einem planaren FET für den Rückstelltransistor 140 und den Auswahltransistor 160 verwendet werden kann.
  • Die erste Verdrahtungsschicht 220, die zweite Vorrichtungsschicht 230 und die zweite Verdrahtungsschicht 240 sind jeweils so gebildet, dass ihre Dicke in der Stapelrichtung zum Beispiel 0,5 [µm] beträgt.
  • Dementsprechend ist die vordere Fläche des Siliciums der oberen Schicht, das aus der zweiten Vorrichtungsschicht 230 und der zweiten Verdrahtungsschicht 240 gebildet ist, auf einer Höhe von ungefähr 1 [µm] von der vorderen Fläche eines Siliciumsubstrats der unteren Schicht, das aus der ersten Vorrichtungsschicht 215 und der ersten Verdrahtungsschicht 220 gebildet ist, gebildet.
  • Des Weiteren sind das n-Gebiet LN mit niedriger Konzentration, das zweite n-Gebiet 3 mit hoher Konzentration, die Gate-Elektrode 4 und das gegenüberliegende Gebiet 2a jeweils so gebildet, dass die Breite, wie aus der Stapelrichtung gesehen, zum Beispiel 0,2 [µm] beträgt. Ferner ist das zweite n-Gebiet 3 mit hoher Konzentration so gebildet, dass die Dicke in der Stapelrichtung zum Beispiel 0,1 [um] beträgt. Des Weiteren sind das n-Gebiet LN mit niedriger Konzentration und das Basisgebiet 2b jeweils so gebildet, dass die Dicke in der Stapelrichtung zum Beispiel 0,2 [µm] beträgt.
  • Das heißt, die Halbleitervorrichtung SD mit einer vertikalen GAA-Struktur, in der das n-Gebiet LN mit niedriger Konzentration mit dem n-Gebiet LN mit niedriger Konzentration zwischen dem ersten n-Gebiet 2 mit hoher Konzentration und dem zweiten n-Gebiet 3 mit hoher Konzentration angeordnet gestapelt ist, ist so gebildet, dass die Größe jedes der Teile ca. 0,1 [um] bis 0,3 [um] beträgt.
  • Insbesondere ist der Abstand zwischen dem n-Gebiet LN mit niedriger Konzentration (Kanal), das sich in der vertikalen Richtung (Stapelrichtung) von der Source-Elektrode zu der Drain-Elektrode erstreckt, und der Gate-Elektrode 4 so gebildet, dass er ca. 0,05 [um] beträgt.
  • Die Größe der Halbleitervorrichtung SD ist gemäß der Größe der Fotodiode 110 so eingestellt, dass sie kleiner als die Fotodiode 110 ist, und ferner wird gemäß Eigenschaften und leichter Verarbeitung eine genau angeführte Größe festgelegt. Es sei darauf hingewiesen, dass die Halbleitervorrichtung gemäß der vorliegenden Technologie nicht auf eine in dem Verstärkungstransistor 150 eingebaute Konfiguration beschränkt ist und zum Beispiel eine woanders als in der Fotodiode 110 eingebaute Konfiguration sein kann.
  • (Andere Ausführungsformen)
  • Obgleich oben Ausführungsformen gemäß der vorliegenden Technologie beschrieben worden sind, sollten die Besprechung und die Figuren, die Teil dieser Offenbarung bilden, nicht als die vorliegende Technologie einschränkend verstanden werden. Für den Fachmann gehen aus dieser Offenbarung verschiedene substitutive Ausführungsformen, Beispiele und Operationstechnologie hervor.
  • Darüber hinaus sollte auf der Hand liegen, dass die vorliegende Technologie verschiedene Ausführungsformen usw. beinhaltet, die hier nicht beschrieben sind, wie zum Beispiel Konfigurationen, bei denen die bei den obigen Ausführungsformen beschriebenen Konfigurationen wahlweise verwendet werden können. Dementsprechend soll der technische Umfang der vorliegenden Technologie nur durch die die Erfindung angebenden Gegenstände aus den Ansprüchen bestimmt werden, die anhand der obigen Beschreibung angemessen sind.
  • Des Weiteren muss die Halbleitervorrichtung gemäß der vorliegenden Offenbarung nicht mit allen der bei den obigen Ausführungsformen usw. beschriebenen Komponenten versehen sein und kann umgekehrt auch mit anderen Komponenten versehen sein.
  • Es sei darauf hingewiesen, dass die in der vorliegenden Beschreibung beschriebenen Wirkungen nur beispielhaft und nicht einschränkend sind, und es auch andere Wirkungen geben kann.
  • Es sei darauf hingewiesen, dass die vorliegende Technologie die folgenden Konfigurationen annehmen kann.
    • (1) Eine Halbleitervorrichtung, beinhaltend:
      • ein n-Gebiet mit niedriger Konzentration;
      • ein erstes n-Gebiet mit hoher Konzentration und ein zweites n-Gebiet mit hoher Konzentration, die mit dem dazwischen angeordneten n-Gebiet mit niedriger Konzentration gestapelt sind und die eine höhere Störstellenkonzentration als das n-Gebiet mit niedriger Konzentration aufweisen;
      • eine Gate-Elektrode, die das n-Gebiet mit niedriger Konzentration, wie aus einer Stapelrichtung, die eine Richtung ist, in der das n-Gebiet mit niedriger Konzentration, das erste n-Gebiet mit hoher Konzentration und das zweite n-Gebiet mit hoher Konzentration gestapelt sind, gesehen, umgibt;
      • einen ersten Isolierfilm, der zwischen der Gate-Elektrode und dem n-Gebiet mit niedriger Konzentration platziert ist; und
      • einen zweiten Isolierfilm, der zwischen der Gate-Elektrode und dem ersten n-Gebiet mit hoher Konzentration platziert ist, wobei
      • das erste n-Gebiet mit hoher Konzentration mit einer von einer Source-Elektrode und einer Drain-Elektrode verbunden ist; und
      • das zweite n-Gebiet mit hoher Konzentration mit der anderen von der Source-Elektrode und der Drain-Elektrode verbunden ist.
    • (2) Eine Halbleitervorrichtung, beinhaltend:
      • ein n-Gebiet mit niedriger Konzentration;
      • ein erstes n-Gebiet mit hoher Konzentration und ein zweites n-Gebiet mit hoher Konzentration, die mit dem dazwischen angeordneten n-Gebiet mit niedriger Konzentration gestapelt sind, und die eine höhere Störstellenkonzentration als das n-Gebiet mit niedriger Konzentration aufweisen;
      • eine Gate-Elektrode, die einen Teil, der dem n-Gebiet mit niedriger Konzentration gegenüberliegt, und einen Teil, der dem n-Gebiet mit niedriger Konzentration nicht gegenüberliegt, wie aus einer Stapelrichtung, die eine Richtung ist, in der das n-Gebiet mit niedriger Konzentration, das erste n-Gebiet mit hoher Konzentration und das zweite n-Gebiet mit hoher Konzentration gestapelt sind, gesehen, aufweist;
      • einen ersten Isolierfilm, der zwischen der Gate-Elektrode und dem n-Gebiet mit niedriger Konzentration platziert ist; und
      • einen zweiten Isolierfilm, der zwischen der Gate-Elektrode und dem ersten n-Gebiet mit hoher Konzentration platziert ist, wobei
      • das erste n-Gebiet mit hoher Konzentration mit einer von einer Source-Elektrode und einer Drain-Elektrode verbunden ist; und
      • das zweite n-Gebiet mit hoher Konzentration mit der anderen von der Source-Elektrode und der Drain-Elektrode verbunden ist.
    • (3) Die Halbleitervorrichtung nach (1) oder (2) oben, wobei das erste n-Gebiet mit hoher Konzentration ein gegenüberliegendes Gebiet enthaltend gebildet ist, das ein Gebiet ist, das dem n-Gebiet mit niedriger Konzentration mit der dazwischen angeordneten Gate-Elektrode gegenüberliegt; die Halbleitervorrichtung einen dritten Isolierfilm beinhaltet, der zwischen dem gegenüberliegenden Gebiet und der Gate-Elektrode platziert ist; und die Dicke des zweiten Isolierfilms und die Dicke des dritten Isolierfilms dicker als die Dicke des ersten Isolierfilms ist.
    • (4) Die Halbleitervorrichtung nach (1) oder (2) oben, wobei das erste n-Gebiet mit hoher Konzentration ein gegenüberliegendes Gebiet enthaltend gebildet ist, das ein Gebiet ist, das dem n-Gebiet mit niedriger Konzentration mit der dazwischen angeordneten Gate-Elektrode gegenüberliegt; die Halbleitervorrichtung einen dritten Isolierfilm beinhaltet, der zwischen dem gegenüberliegenden Gebiet und der Gate-Elektrode platziert ist; und die Dicke des dritten Isolierfilms dicker als die Dicke des ersten Isolierfilms und die Dicke des zweiten Isolierfilms ist.
    • (5) Die Halbleitervorrichtung nach (3) oder (4) oben, wobei mindestens eines von Siliciumoxid, Siliciumnitrid und Hafniumoxid als ein Material des dritten Isolierfilms verwendet wird.
    • (6) Die Halbleitervorrichtung nach einem von (1) bis (5) oben, wobei mindestens eines von Siliciumoxid, Siliciumnitrid und Hafniumoxid als ein Material des ersten Isolierfilms und des zweiten Isolierfilms verwendet wird.
    • (7) Die Halbleitervorrichtung nach einem von (1) bis (6) oben, wobei mindestens eines von polykristallinem Silicium, Titannitrid, Kupfer, Aluminium und Wolfram als ein Material der Gate-Elektrode verwendet wird.
    • (8) Die Halbleitervorrichtung nach einem von (1) bis (7) oben, beinhaltend mehrere der zweiten n-Gebiete mit hoher Konzentration und mehrere der n-Gebiete mit niedriger Konzentration, wobei mehrere der zweiten n-Gebiete mit hoher Konzentration und mehrere der n-Gebiete mit niedriger Konzentration in einem von den ersten n-Gebieten mit hoher Konzentration gestapelt sind.
    • (9) Die Halbleitervorrichtung nach einem von (1) bis (8) oben, wobei die Form des n-Gebiets mit niedriger Konzentration, wie aus der Stapelrichtung gesehen, quadratisch ist, und die Form der Gate-Elektrode, wie aus der Stapelrichtung gesehen, quadratisch ist.
    • (10) Die Halbleitervorrichtung nach einem von (1) bis (8) oben, wobei die Form des n-Gebiets mit niedriger Konzentration, wie aus der Stapelrichtung gesehen, kreisförmig ist; und die Form der Gate-Elektrode, wie aus der Stapelrichtung gesehen, kreisförmig ist.
    • (11) Die Halbleitervorrichtung nach einem von (1) bis (10) oben, wobei eine mit der Source-Elektrode oder der Drain-Elektrode des ersten n-Gebiets mit hoher Konzentration verbundene Fläche und eine mit der Source-Elektrode oder der Drain-Elektrode des zweiten n-Gebiets mit hoher Konzentration verbundene Fläche, aus einer orthogonal zu der Stapelrichtung verlaufenden Richtung gesehen, die gleiche Höhe aufweisen.
    • (12) Die Halbleitervorrichtung nach einem von (1) bis (10) oben, wobei eine mit der Source-Elektrode oder der Drain-Elektrode des ersten n-Gebiets mit hoher Konzentration verbundene Fläche und eine mit der Source-Elektrode oder der Drain-Elektrode des zweiten n-Gebiets mit hoher Konzentration verbundene Fläche, aus einer orthogonal zu der Stapelrichtung verlaufenden Richtung gesehen, verschiedene Höhen aufweisen.
    • (13) Die Halbleitervorrichtung nach einem von (1) bis (12) oben, wobei das n-Gebiet mit niedriger Konzentration einen Teil aufweist, der der Gate-Elektrode nicht gegenüberliegt.
    • (14) Die Halbleitervorrichtung nach einem von (1) bis (13) oben, wobei eine Störstellenkonzentration des n-Gebiets mit niedriger Konzentration nicht höher als 10 keV/1E18 (cm-2) ist; und eine Störstellenkonzentration des ersten n-Gebiets mit hoher Konzentration und des zweiten n-Gebiets mit hoher Konzentration nicht geringer als 10 keV/1E19 (cm-2) ist.
    • (15) Ein Festkörperbildsensor, beinhaltend:
      • eine Pixelschaltung, die mit einem Verstärkungstransistor versehen ist, wobei
      • die Halbleitervorrichtung nach einem von (1) bis (14) oben in dem Verstärkungssensor eingebaut ist.
    • (16) Festkörperbildsensor, beinhaltend:
      • eine Pixelschaltung, die mit einem Verstärkungstransistor versehen ist, wobei
      • die Halbleitervorrichtung nach (2) oben in dem Verstärkungstransistor eingebaut ist.
    • (17) Festkörperbildsensor, beinhaltend:
      • eine erste Halbleiterschicht, die eine Halbleiterschicht ist, in der eine mit einer Fotodiode und einem Transfertransistor und einer floatenden Diffusion, die mit der Fotodiode verbunden sind, versehene Pixelschaltung platziert ist;
      • eine Zwischenschichtisolierschicht, die auf der ersten Halbleiterschicht gestapelt ist; und
      • eine zweite Halbleiterschicht, die eine Halbleiterschicht ist, in der ein eine Halbleitervorrichtung beinhaltender Verstärkungstransistor platziert ist und die auf der Zwischenschichtisolierschicht gestapelt ist, wobei
      • die Zwischenschichtverdrahtung auf der Transferseite, die sich vollständig durch die Zwischenschichtisolierschicht und die zweite Halbleiterschicht erstreckt, mit dem Transfertransistor verbunden ist;
      • die Halbleitervorrichtung Folgendes aufweist:
        • ein n-Gebiet mit niedriger Konzentration;
        • ein erstes n-Gebiet mit hoher Konzentration und ein zweites n-Gebiet mit hoher Konzentration, die in einer orthogonal zu der Stapelrichtung der ersten Halbleiterschicht und der zweiten Halbleiterschicht verlaufenden Richtung gestapelt sind, wobei das n-Gebiet mit niedriger Konzentration dazwischen angeordnet ist, und die eine höhere Störstellenkonzentration als das n-Gebiet mit niedriger Konzentration aufweisen;
        • eine Gate-Elektrode, die mindestens einem Teil des n-Gebiets mit niedriger Konzentration gegenüberliegt, eine Abschirmelektrode, die mindestens einem Teil des n-Gebiets mit niedriger Konzentration, der von dem der Gate-Elektrode gegenüberliegenden Teil verschieden ist, gegenüberliegt,
        • einen ersten Isolierfilm, der zwischen der Gate-Elektrode und dem n-Gebiet mit niedriger Konzentration platziert ist; und
        • einen zweiten Isolierfilm, der zwischen der Gate-Elektrode und dem ersten n-Gebiet mit hoher Konzentration platziert ist;
        • das erste n-Gebiet mit hoher Konzentration mit einer von einer Source-Elektrode und einer Drain-Elektrode verbunden ist;
        • das zweite Gebiet mit hoher Konzentration mit der anderen von der Source-Elektrode und der Drain-Elektrode verbunden ist;
        • die Gate-Elektrode durch eine Zwischenschichtverdrahtung auf der Gate-Seite, die sich vollständig durch die Zwischenschichtisolierschicht und die zweite Halbleiterschicht erstreckt, mit der floatenden Diffusion verbunden ist und mit der ersten Halbleiterschicht elektrisch verbunden ist; und
        • die Abschirmelektrode mit einem Teil, der von der ersten Halbleiterschicht und der zweiten Halbleiterschicht verschieden ist, elektrisch verbunden ist.
    • (18) Der Festkörperbildsensor nach (17) oben, wobei, wie aus der Stapelrichtung gesehen, das n-Gebiet mit niedriger Konzentration ein Quadrat ist, das zwei Seiten, die parallel zu der Stapelrichtung sind, und zwei Seiten, die orthogonal zu der Stapelrichtung sind, aufweist; und die Gate-Elektrode und die Abschirmelektrode drei Seiten oder vier Seiten des n-Gebiets mit niedriger Konzentration, wie aus der Stapelrichtung gesehen, gegenüberliegen.
    • (19) Der Festkörperbildsensor nach (18) oben, wobei, wie aus der Stapelrichtung gesehen, die Gate-Elektrode einer Seite der beiden parallelen Seiten, die von der ersten Halbleiterschicht weiter entfernt ist, gegenüberliegt und einer Seite der beiden orthogonalen Seiten, die näher an der Zwischenschichtverdrahtung auf der Gate-Seite liegt, gegenüberliegt, und, wie aus der Stapelrichtung gesehen, die Abschirmelektrode einer Seite der beiden parallelen Seiten, die näher an der ersten Halbleiterschicht liegt, gegenüberliegt und einer Seite der beiden orthogonalen Seiten, die näher an der Zwischenschichtverdrahtung auf der Transferseite liegt, gegenüberliegt.
    • (20) Der Festkörperbildsensor nach (19) oben, wobei, wie aus der Stapelrichtung gesehen, die Gate-Elektrode einer Seite der beiden parallelen Seiten und der beiden orthogonalen Seiten, die näher an der Zwischenschichtverdrahtung auf der Gate-Seite liegt, gegenüberliegt, und, wie aus der Stapelrichtung gesehen, die Abschirmelektrode einer Seite der beiden orthogonalen Seiten, die näher an der Zwischenschichtverdrahtung auf der Transferseite liegt, gegenüberliegt.
    • (21) Der Festkörperbildsensor nach (19) oben, wobei, wie aus der Stapelrichtung gesehen, die Gate-Elektrode einer Seite der beiden parallelen Seiten, die näher an der ersten Halbleiterschicht liegt, gegenüberliegt und einer Seite der beiden orthogonalen Seiten, die näher an der Zwischenschichtverdrahtung auf der Gate-Seite liegt, gegenüberliegt, und, wie aus der Stapelrichtung gesehen, die Abschirmelektrode einer Seite der beiden orthogonalen Seiten, die näher an der Zwischenschichtverdrahtung auf der Transferseite liegt, gegenüberliegt.
    • (22) Der Festkörperbildsensor nach (19) oben, wobei, wie aus der Stapelrichtung gesehen, die Gate-Elektrode einer Seite der beiden orthogonalen Seiten, die näher an der Zwischenschichtverdrahtung auf der Gate-Seite liegt, gegenüberliegt, und, wie aus der Stapelrichtung gesehen, die Abschirmelektrode einer Seite der beiden parallelen Seiten, die näher an der ersten Halbleiterschicht liegt, gegenüberliegt und einer Seite der beiden orthogonalen Seiten, die näher an der Zwischenschichtverdrahtung auf der Transferseite liegt, gegenüberliegt.
    • (23) Der Festkörperbildsensor nach (19) oben, wobei, wie aus der Stapelrichtung gesehen, die Gate-Elektrode den beiden parallelen Seiten gegenüberliegt; wie aus der Stapelrichtung gesehen, die Abschirmelektrode den beiden orthogonalen Seiten gegenüberliegt; der Festkörperbildsensor einen fünften Isolierfilm beinhaltet, der zwischen der Abschirmelektrode und dem n-Gebiet mit niedriger Konzentration platziert ist; und die Dicke des fünften Isolierfilms dicker als die Dicke des ersten Isolierfilms ist.
    • (24) Der Festkörperbildsensor nach (23) oben, wobei die Gate-Elektrode und die Abschirmelektrode integriert sind; und die integrierte Gate-Elektrode und die Abschirmelektrode das n-Gebiet mit niedriger Konzentration, wie aus der Stapelrichtung gesehen, umgeben.
    • (25) Der Festkörperbildsensor nach einem von (17) bis (24) oben, wobei die Gate-Elektrode ein Gebiet mit niedriger Konzentration, das dem Teil gegenüberliegt, der ein Teil ist, der dem n-Gebiet mit niedriger Konzentration gegenüberliegt, und ein Gebiet mit hoher Konzentration, das dem Teil gegenüberliegt, der ein Teil ist, der mindestens einem von dem ersten n-Gebiet mit hoher Konzentration und dem zweiten n-Gebiet mit hoher Konzentration gegenüberliegt, aufweist; und ein Gegenüberliegungsabstand des dem Gebiet mit hoher Konzentration gegenüberliegenden Teils, der mindestens einem von dem ersten n-Gebiet mit hoher Konzentration und dem zweiten n-Gebiet mit hoher Konzentration gegenüberliegt, länger als ein Gegenüberliegungsabstand des dem Gebiet mit niedriger Konzentration gegenüberliegenden Teils, der dem n-Gebiet mit niedriger Konzentration gegenüberliegt, ist.
    • (26) Der Festkörperbildsensor nach einem von (17) bis (25) oben, wobei vier der Pixelschaltungen in der ersten Halbleiterschicht platziert sind; und der Festkörperbildsensor Folgendes beinhaltet:
      • ein n-Polysiliciumpad, das vier der floatenden Diffusionen, mit denen die vier Pixelschaltungen jeweils versehen sind, verbindet; und
      • einen gemeinsamen Kontakt, der das n-Polysiliciumpad und den Verstärkungstransistor verbindet.
  • Bezugszeichenliste
    • 1
    Bildaufnahmevorrichtung
    2
    Erstes n-Gebiet mit hoher Konzentration
    2a
    Gegenüberliegendes Gebiet
    2b
    Basisgebiet
    3 (3a to 3d)
    Zweites n-Gebiet mit hoher Konzentration
    4
    Gate-Elektrode
    4a
    Elektrodenmaterial auf der Gate-Seite
    4L
    Dem Gebiet mit niedriger Konzentration gegenüberliegender Teil
    4H
    Dem Gebiet mit hoher Konzentration gegenüberliegender Teil
    5a
    Erster Isolierfilm
    5b
    Zweiter Isolierfilm
    5c
    Dritter Isolierfilm
    5d
    Vierter Isolierfilm
    5e
    Fünfter Isolierfilm
    10
    Siliciumsubstrat
    12
    Hartmaske
    14a
    Erste Resistmaske
    14b
    Zweite Resistmaske
    14c
    Dritte Resistmaske
    14d
    Vierte Resistmaske
    16
    Oxidfilm
    16a
    Erster Oxidfilm
    16b
    Zweiter Oxidfilm
    16c
    Dritter Oxidfilm
    16d
    Vierter Oxidfilm
    18
    Polysilicium
    110
    Fotodiode
    130
    Floatende Diffusion
    140
    Rückstelltransistor
    150
    Verstärkungstransistor
    160
    Auswahltransistor
    170
    Vertikale Signalleitung
    180
    Pixelleistungsquelle auf der Rückstellseite
    190
    Pixelleistungsquelle auf der Verstärkerseite
    210
    Pixelschaltung
    215
    Erste Vorrichtungsschicht
    220
    Erste Verdrahtungsschicht
    230
    Zweite Vorrichtungsschicht
    240
    Zweite Verdrahtungsschicht
    250
    Zwischenschichtverdrahtung
    260
    Erste Halbleiterschicht
    260a
    Erstes Halbleitersubstrat
    270
    Zwischenschichtisolierschicht
    270a
    Erster Zwischenschichtisolierfilm
    270b
    Zweiter Zwischenschichtisolierfilm
    270c
    Dritter Zwischenschichtisolierfilm
    280
    Zweite Halbleiterschicht
    280a
    Zweiter Schichtmaterialisolierfilm
    280b
    Dritter Schichtmaterialisolierfilm
    290a
    n-Polysiliciumpad
    290b
    Gemeinsamer Kontakt
    310
    Zwischenschichtverdrahtung auf der Transferseite
    320
    Abschirmelektrode
    320a
    Abschirmelektrodenmaterialschicht
    320b
    Elektrodenmaterial auf der Abschirmungsseite
    330
    Zwischenschichtverdrahtung auf der Gate-Seite
    340
    Verdrahtung auf der Abschirmungsseite
    400
    Kanalhalbleitersubstrat
    410
    Fünfter Basisisolierfilm
    411
    Fünfter Seitenisolierfilm
    420
    Abstandshalterschicht
    500a
    Geneigter Teil auf der Gate-Seite
    500b
    Erster geneigter Teil auf der Seite mit hoher Konzentration
    500c
    Zweiter geneigter Teil auf der Seite mit hoher Konzentration
    500d
    Schutzfilm
    LN
    (LNa bis LNd) N-Gebiet mit niedriger Konzentration
    DL
    Verarmungsschicht
    TP
    Interface-Trap
    T1
    Filmdicke des ersten Isolierfilms 5a
    T2
    Filmdicke des zweiten Isolierfilms 5b
    T3
    Filmdicke des zweiten Isolierfilms 5c
    CPa
    Erste parasitäre Kapazität
    CPb
    Zweite parasitäre Kapazität
    SCC
    Festkörperbildsensor
    TR
    Transfertransistor
    SD
    Halbleitervorrichtung
    SP
    Sensorpixel
    RC
    Leseschaltung
    FDG
    FD-Transfertransistor
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2015 [0003]
    • JP 233073 A [0003]

Claims (27)

  1. Halbleitervorrichtung, umfassend: ein n-Gebiet mit niedriger Konzentration; ein erstes n-Gebiet mit hoher Konzentration und ein zweites n-Gebiet mit hoher Konzentration, die mit dem dazwischen angeordneten n-Gebiet mit niedriger Konzentration gestapelt sind und die eine höhere Störstellenkonzentration als das n-Gebiet mit niedriger Konzentration aufweisen; eine Gate-Elektrode, die das n-Gebiet mit niedriger Konzentration, wie aus einer Stapelrichtung, die eine Richtung ist, in der das n-Gebiet mit niedriger Konzentration, das erste n-Gebiet mit hoher Konzentration und das zweite n-Gebiet mit hoher Konzentration gestapelt sind, gesehen, umgibt; einen ersten Isolierfilm, der zwischen der Gate-Elektrode und dem n-Gebiet mit niedriger Konzentration platziert ist; und einen zweiten Isolierfilm, der zwischen der Gate-Elektrode und dem ersten n-Gebiet mit hoher Konzentration platziert ist, wobei das erste n-Gebiet mit hoher Konzentration mit einer von einer Source-Elektrode und einer Drain-Elektrode verbunden ist; und das zweite n-Gebiet mit hoher Konzentration mit der anderen von der Source-Elektrode und der Drain-Elektrode verbunden ist.
  2. Halbleitervorrichtung nach Anspruch 1, wobei das erste n-Gebiet mit hoher Konzentration ein gegenüberliegendes Gebiet enthaltend gebildet ist, das ein Gebiet ist, das dem n-Gebiet mit niedriger Konzentration mit der dazwischen angeordneten Gate-Elektrode gegenüberliegt; die Halbleitervorrichtung einen dritten Isolierfilm umfasst, der zwischen dem gegenüberliegenden Gebiet und der Gate-Elektrode platziert ist; und die Dicke des zweiten Isolierfilms und die Dicke des dritten Isolierfilms dicker als die Dicke des ersten Isolierfilms ist.
  3. Halbleitervorrichtung nach Anspruch 1, wobei das erste n-Gebiet mit hoher Konzentration ein gegenüberliegendes Gebiet enthaltend gebildet ist, das ein Gebiet ist, das dem n-Gebiet mit niedriger Konzentration mit der dazwischen angeordneten Gate-Elektrode gegenüberliegt; die Halbleitervorrichtung einen dritten Isolierfilm umfasst, der zwischen dem gegenüberliegenden Gebiet und der Gate-Elektrode platziert ist; und die Dicke des dritten Isolierfilms dicker als die Dicke des ersten Isolierfilms und die Dicke des zweiten Isolierfilms ist.
  4. Halbleitervorrichtung nach Anspruch 1, umfassend mehrere der zweiten n-Gebiete mit hoher Konzentration und mehrere der n-Gebiete mit niedriger Konzentration, wobei mehrere der zweiten n-Gebiete mit hoher Konzentration und mehrere der n-Gebiete mit niedriger Konzentration in einem von den ersten n-Gebieten mit hoher Konzentration gestapelt sind.
  5. Halbleitervorrichtung nach Anspruch 1, wobei mindestens eines von Siliciumoxid, Siliciumnitrid und Hafniumoxid als ein Material des ersten Isolierfilms und des zweiten Isolierfilms verwendet wird.
  6. Halbleitervorrichtung nach Anspruch 2, wobei mindestens eines von Siliciumoxid, Siliciumnitrid und Hafniumoxid als ein Material des dritten Isolierfilms verwendet wird.
  7. Halbleitervorrichtung nach Anspruch 3, wobei mindestens eines von Siliciumoxid, Siliciumnitrid und Hafniumoxid als ein Material des dritten Isolierfilms verwendet wird.
  8. Halbleitervorrichtung nach Anspruch 1, wobei mindestens eines von polykristallinem Silicium, Titannitrid, Kupfer, Aluminium und Wolfram als ein Material der Gate-Elektrode verwendet wird.
  9. Halbleitervorrichtung nach Anspruch 1, wobei eine Störstellenkonzentration des n-Gebiets mit niedriger Konzentration nicht höher als 10 keV/1E18 (cm-2) ist; und eine Störstellenkonzentration des ersten n-Gebiets mit hoher Konzentration und des zweiten n-Gebiets mit hoher Konzentration nicht geringer als 10 keV/1E19 (cm-2) ist.
  10. Halbleitervorrichtung nach Anspruch 1, wobei die Form des n-Gebiets mit niedriger Konzentration, wie aus der Stapelrichtung gesehen, quadratisch ist, und die Form der Gate-Elektrode, wie aus der Stapelrichtung gesehen, quadratisch ist.
  11. Halbleitervorrichtung nach Anspruch 1, wobei die Form des n-Gebiets mit niedriger Konzentration, wie aus der Stapelrichtung gesehen, kreisförmig ist; und die Form der Gate-Elektrode, wie aus der Stapelrichtung gesehen, kreisförmig ist.
  12. Halbleitervorrichtung nach Anspruch 1, wobei eine mit der Source-Elektrode oder der Drain-Elektrode des ersten n-Gebiets mit hoher Konzentration verbundene Fläche und eine mit der Source-Elektrode oder der Drain-Elektrode des zweiten n-Gebiets mit hoher Konzentration verbundene Fläche, aus einer orthogonal zu der Stapelrichtung verlaufenden Richtung gesehen, die gleiche Höhe aufweisen.
  13. Halbleitervorrichtung nach Anspruch 1, wobei eine mit der Source-Elektrode oder der Drain-Elektrode des ersten n-Gebiets mit hoher Konzentration verbundene Fläche und eine mit der Source-Elektrode oder der Drain-Elektrode des zweiten n-Gebiets mit hoher Konzentration verbundene Fläche, aus einer orthogonal zu der Stapelrichtung verlaufenden Richtung gesehen, verschiedene Höhen aufweisen.
  14. Halbleitervorrichtung nach Anspruch 1, wobei das n-Gebiet mit niedriger Konzentration einen Teil aufweist, der der Gate-Elektrode nicht gegenüberliegt.
  15. Halbleitervorrichtung, umfassend: ein n-Gebiet mit niedriger Konzentration; ein erstes n-Gebiet mit hoher Konzentration und ein zweites n-Gebiet mit hoher Konzentration, die mit dem dazwischen angeordneten n-Gebiet mit niedriger Konzentration gestapelt sind und die eine höhere Störstellenkonzentration als das n-Gebiet mit niedriger Konzentration aufweisen; eine Gate-Elektrode, die, wie aus der Stapelrichtung gesehen, die eine Richtung ist, in der das n-Gebiet mit niedriger Konzentration, das erste n-Gebiet mit hoher Konzentration und das zweite n-Gebiet mit hoher Konzentration gestapelt sind, einen dem n-Gebiet mit niedriger Konzentration gegenüberliegenden Teil und einem dem n-Gebiet mit niedriger Konzentration nicht gegenüberliegenden Teil aufweist; einen ersten Isolierfilm, der zwischen der Gate-Elektrode und dem n-Gebiet mit niedriger Konzentration platziert ist; und einen zweiten Isolierfilm, der zwischen der Gate-Elektrode und dem ersten n-Gebiet mit hoher Konzentration platziert ist, wobei das erste n-Gebiet mit hoher Konzentration mit einer von einer Source-Elektrode und einer Drain-Elektrode verbunden ist; und das zweite n-Gebiet mit hoher Konzentration mit der anderen von der Source-Elektrode und der Drain-Elektrode verbunden ist.
  16. Festkörperbildsensor, umfassend: eine Pixelschaltung, die mit einem Verstärkungstransistor versehen ist, wobei die Halbleitervorrichtung nach Anspruch 1 in dem Verstärkungstransistor eingebaut ist.
  17. Festkörperbildsensor, umfassend: eine Pixelschaltung, die mit einem Verstärkungstransistor versehen ist, wobei die Halbleitervorrichtung nach Anspruch 15 oben in dem Verstärkungssensor eingebaut ist.
  18. Festkörperbildsensor, umfassend: eine erste Halbleiterschicht, die eine Halbleiterschicht ist, in der eine mit einer Fotodiode und einem Transfertransistor und einer floatenden Diffusion, die mit der Fotodiode verbunden sind, versehene Pixelschaltung platziert ist; eine Zwischenschichtisolierschicht, die auf der ersten Halbleiterschicht gestapelt ist; und eine zweite Halbleiterschicht, die eine Halbleiterschicht ist, in der ein eine Halbleitervorrichtung beinhaltender Verstärkungstransistor platziert ist und die auf der Zwischenschichtisolierschicht gestapelt ist, wobei die Zwischenschichtverdrahtung auf der Transferseite, die sich vollständig durch die Zwischenschichtisolierschicht und die zweite Halbleiterschicht erstreckt, mit dem Transfertransistor verbunden ist; die Halbleitervorrichtung Folgendes aufweist: ein n-Gebiet mit niedriger Konzentration; ein erstes n-Gebiet mit hoher Konzentration und ein zweites n-Gebiet mit hoher Konzentration, die in einer orthogonal zu der Stapelrichtung der ersten Halbleiterschicht und der zweiten Halbleiterschicht verlaufenden Richtung gestapelt sind, wobei das n-Gebiet mit niedriger Konzentration dazwischen angeordnet ist, und die eine höhere Störstellenkonzentration als das n-Gebiet mit niedriger Konzentration aufweisen; eine Gate-Elektrode, die mindestens einem Teil des n-Gebiets mit niedriger Konzentration gegenüberliegt, eine Abschirmelektrode, die mindestens einem Teil des n-Gebiets mit niedriger Konzentration, der von dem der Gate-Elektrode gegenüberliegenden Teil verschieden ist, gegenüberliegt, einen ersten Isolierfilm, der zwischen der Gate-Elektrode und dem n-Gebiet mit niedriger Konzentration platziert ist; und einen zweiten Isolierfilm, der zwischen der Gate-Elektrode und dem ersten n-Gebiet mit hoher Konzentration platziert ist; das erste n-Gebiet mit hoher Konzentration mit einer von einer Source-Elektrode und einer Drain-Elektrode verbunden ist; das zweite Gebiet mit hoher Konzentration mit der anderen von der Source-Elektrode und der Drain-Elektrode verbunden ist; die Gate-Elektrode durch eine Zwischenschichtverdrahtung auf der Gate-Seite, die sich vollständig durch die Zwischenschichtisolierschicht und die zweite Halbleiterschicht erstreckt, mit der floatenden Diffusion verbunden ist und mit der ersten Halbleiterschicht elektrisch verbunden ist; und die Abschirmelektrode mit einem Teil, der von der ersten Halbleiterschicht und der zweiten Halbleiterschicht verschieden ist, elektrisch verbunden ist.
  19. Festkörperbildsensor nach Anspruch 18, wobei, wie aus der Stapelrichtung gesehen, die eine Richtung ist, in der das n-Gebiet mit niedriger Konzentration, das erste n-Gebiet mit hoher Konzentration und das zweite n-Gebiet mit hoher Konzentration gestapelt sind, das n-Gebiet mit niedriger Konzentration ein Quadrat ist, das zwei Seiten, die parallel zu der Stapelrichtung sind, und zwei Seiten, die orthogonal zu der Stapelrichtung sind, aufweist; und die Gate-Elektrode und die Abschirmelektrode drei Seiten oder vier Seiten des n-Gebiets mit niedriger Konzentration, wie aus der Stapelrichtung gesehen, gegenüberliegen.
  20. Festkörperbildsensor nach Anspruch 19, wobei, wie aus der Stapelrichtung gesehen, die Gate-Elektrode einer Seite der beiden parallelen Seiten, die von der ersten Halbleiterschicht weiter entfernt ist, gegenüberliegt und einer Seite der beiden orthogonalen Seiten, die näher an der Zwischenschichtverdrahtung auf der Gate-Seite liegt, gegenüberliegt, und, wie aus der Stapelrichtung gesehen, die Abschirmelektrode einer Seite der beiden parallelen Seiten, die näher an der ersten Halbleiterschicht liegt, gegenüberliegt und einer Seite der beiden orthogonalen Seiten, die näher an der Zwischenschichtverdrahtung auf der Transferseite liegt, gegenüberliegt.
  21. Festkörperbildsensor nach Anspruch 19, wobei, wie aus der Stapelrichtung gesehen, die Gate-Elektrode einer Seite der beiden parallelen Seiten und der beiden orthogonalen Seiten, die näher an der Zwischenschichtverdrahtung auf der Gate-Seite liegt, gegenüberliegt, und, wie aus der Stapelrichtung gesehen, die Abschirmelektrode einer Seite der beiden orthogonalen Seiten, die näher an der Zwischenschichtverdrahtung auf der Transferseite liegt, gegenüberliegt.
  22. Festkörperbildsensor nach Anspruch 19, wobei wie aus der Stapelrichtung gesehen, die Gate-Elektrode einer Seite der beiden parallelen Seiten, die näher an der ersten Halbleiterschicht liegt, gegenüberliegt und einer Seite der beiden orthogonalen Seiten, die näher an der Zwischenschichtverdrahtung auf der Gate-Seite liegt, gegenüberliegt, und, wie aus der Stapelrichtung gesehen, die Abschirmelektrode einer Seite der beiden orthogonalen Seiten, die näher an der Zwischenschichtverdrahtung auf der Transferseite liegt, gegenüberliegt.
  23. Festkörperbildsensor nach Anspruch 19, wobei, wie aus der Stapelrichtung gesehen, die Gate-Elektrode einer Seite der beiden orthogonalen Seiten, die näher an der Zwischenschichtverdrahtung auf der Gate-Seite liegt, gegenüberliegt, und, wie aus der Stapelrichtung gesehen, die Abschirmelektrode einer Seite der beiden parallelen Seiten, die näher an der ersten Halbleiterschicht liegt, gegenüberliegt und einer Seite der beiden orthogonalen Seiten, die näher an der Zwischenschichtverdrahtung auf der Transferseite liegt, gegenüberliegt.
  24. Festkörperbildsensor nach Anspruch 19, wobei, wie aus der Stapelrichtung gesehen, die Gate-Elektrode den beiden parallelen Seiten gegenüberliegt; wie aus der Stapelrichtung gesehen, die Abschirmelektrode den beiden orthogonalen Seiten gegenüberliegt; der Festkörperbildsensor einen fünften Isolierfilm beinhaltet, der zwischen der Abschirmelektrode und dem n-Gebiet mit niedriger Konzentration platziert ist; und die Dicke des fünften Isolierfilms dicker als die Dicke des ersten Isolierfilms ist.
  25. Festkörperbildsensor nach Anspruch 24, wobei die Gate-Elektrode und die Abschirmelektrode integriert sind; und die integrierte Gate-Elektrode und die Abschirmelektrode das n-Gebiet mit niedriger Konzentration, wie aus der Stapelrichtung gesehen, umgeben.
  26. Festkörperbildsensor nach Anspruch 18, wobei die Gate-Elektrode ein Gebiet mit niedriger Konzentration, das dem Teil gegenüberliegt, der ein Teil ist, der dem n-Gebiet mit niedriger Konzentration gegenüberliegt, und ein Gebiet mit hoher Konzentration, das dem Teil gegenüberliegt, der ein Teil ist, der mindestens einem von dem ersten n-Gebiet mit hoher Konzentration und dem zweiten n-Gebiet mit hoher Konzentration gegenüberliegt, aufweist; und ein Gegenüberliegungsabstand des dem Gebiet mit hoher Konzentration gegenüberliegenden Teils, der mindestens einem von dem ersten n-Gebiet mit hoher Konzentration und dem zweiten n-Gebiet mit hoher Konzentration gegenüberliegt, länger als ein Gegenüberliegungsabstand des dem Gebiet mit niedriger Konzentration gegenüberliegenden Teils, der dem n-Gebiet mit niedriger Konzentration gegenüberliegt, ist.
  27. Festkörperbildsensor nach Anspruch 18, wobei vier der Pixelschaltungen in der ersten Halbleiterschicht platziert sind; und der Festkörperbildsensor Folgendes umfasst: ein n-Polysiliciumpad, das vier der floatenden Diffusionen, mit denen die vier Pixelschaltungen jeweils versehen sind, verbindet; und einen gemeinsamen Kontakt, der das n-Polysiliciumpad und den Verstärkungstransistor verbindet.
DE112019005071.0T 2018-10-12 2019-10-02 Halbleitervorrichtung und festkörperbildsensor Pending DE112019005071T5 (de)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2018-193723 2018-10-12
JP2018193723 2018-10-12
JP2019119168 2019-06-26
JP2019-119168 2019-06-26
PCT/JP2019/038840 WO2020075583A1 (ja) 2018-10-12 2019-10-02 半導体装置、固体撮像素子

Publications (1)

Publication Number Publication Date
DE112019005071T5 true DE112019005071T5 (de) 2021-07-15

Family

ID=70165263

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112019005071.0T Pending DE112019005071T5 (de) 2018-10-12 2019-10-02 Halbleitervorrichtung und festkörperbildsensor

Country Status (5)

Country Link
US (1) US20210391366A1 (de)
JP (2) JP7361708B2 (de)
CN (1) CN112789712A (de)
DE (1) DE112019005071T5 (de)
WO (1) WO2020075583A1 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023106215A1 (ja) * 2021-12-09 2023-06-15 ソニーセミコンダクタソリューションズ株式会社 光検出装置及び電子機器
CN116207132B (zh) * 2022-01-14 2024-03-15 北京超弦存储器研究院 薄膜晶体管及其制备方法
WO2023233760A1 (ja) * 2022-05-31 2023-12-07 キヤノン株式会社 発光装置、表示装置、光電変換装置、電子機器、および、発光装置の製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015233073A (ja) 2014-06-10 2015-12-24 富士通セミコンダクター株式会社 半導体装置の製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03250770A (ja) * 1990-02-28 1991-11-08 Sony Corp 半導体装置
JP3393956B2 (ja) * 1995-06-08 2003-04-07 松下電器産業株式会社 縦型電界効果トランジスタ及びその製造方法、並びに相補型の縦型電界効果トランジスタ
JP3356162B2 (ja) * 1999-10-19 2002-12-09 株式会社デンソー 半導体装置及びその製造方法
CN1265467C (zh) * 2001-09-14 2006-07-19 松下电器产业株式会社 半导体装置
JP2004186463A (ja) * 2002-12-04 2004-07-02 Sony Corp 半導体装置およびその製造方法
JP5132640B2 (ja) * 2009-08-25 2013-01-30 株式会社東芝 固体撮像装置及びその製造方法
EP3955303A3 (de) * 2009-12-26 2022-05-11 Canon Kabushiki Kaisha Festkörper-bildaufnahmevorrichtung und bildaufnahmesystem
JP2015032687A (ja) * 2013-08-02 2015-02-16 ソニー株式会社 撮像素子、電子機器、および撮像素子の製造方法
JP5784167B2 (ja) * 2014-03-14 2015-09-24 キヤノン株式会社 固体撮像装置の製造方法
CN108899359A (zh) * 2014-07-22 2018-11-27 Flosfia 株式会社 结晶性半导体膜和板状体以及半导体装置
KR101852424B1 (ko) * 2016-10-07 2018-04-27 재단법인 다차원 스마트 아이티 융합시스템 연구단 무접합 트랜지스터의 구동전류를 증가시키는 방법
JP2018174231A (ja) * 2017-03-31 2018-11-08 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置、および電子機器
JP7315136B2 (ja) * 2018-12-26 2023-07-26 株式会社Flosfia 結晶性酸化物半導体

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015233073A (ja) 2014-06-10 2015-12-24 富士通セミコンダクター株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
JP7361708B2 (ja) 2023-10-16
US20210391366A1 (en) 2021-12-16
JP2023169424A (ja) 2023-11-29
CN112789712A (zh) 2021-05-11
WO2020075583A1 (ja) 2020-04-16
JPWO2020075583A1 (ja) 2021-09-02

Similar Documents

Publication Publication Date Title
DE112020003145T5 (de) Festkörperbildgebungsvorrichtung
DE112018006695T5 (de) Bildgebungselement
DE112018002728T5 (de) Festkörperbildgebungsvorrichtung und elektronische vorrichtung
DE112019006136T5 (de) Bildgebungsvorrichtung und elektronische vorrichtung
DE112018001862T5 (de) Festkörper-bildaufnahmevorrichtung und elektronisches gerät
DE112018001158T5 (de) Festkörper-bildgebungsvorrichtung und herstellungsverfahren für festkörperbildgebungsvorrichtung
DE112020003038T5 (de) Halbleitervorrichtung und verfahren zur herstellung derselben
DE112018001859T5 (de) Festkörper-Bildaufnahmevorrichtung und elektronisches Gerät
DE112020003133T5 (de) Bildgebungsvorrichtung
DE112019005071T5 (de) Halbleitervorrichtung und festkörperbildsensor
DE112019005424T5 (de) Festkörper-Bildgebungselement und Bildgebungsvorrichtung
DE112021001917T5 (de) Bildgebungsvorrichtung und elektronische vorrichtung
WO2020262559A1 (ja) 撮像装置
DE112020006147T5 (de) Bildgebungselement, bildgebungselementansteuerungsverfahren und elektronische vorrichtung
DE112021002028T5 (de) Abbildungsvorrichtung und elektronische vorrichtung
DE112020003121T5 (de) Halbleitervorrichtung und bilderzeugungsvorrichtung
DE112020003071T5 (de) Festkörper-bildgebungsvorrichtung
WO2020262323A1 (ja) 撮像装置
WO2020262501A1 (ja) 撮像装置
DE112018006764T5 (de) Halbleitervorrichtung
DE112021005467T5 (de) Bildgebungsvorrichtung und elektronische einrichtung
DE112019006318T5 (de) Bildgebungsvorrichtung
TW202107722A (zh) 攝像裝置
DE112021001693T5 (de) Bildgebungsvorrichtung und elektronische einrichtung
DE112022003066T5 (de) Optische detektionsvorrichtung, herstellungsverfahren für eine optische detektionsvorrichtung und elektronische einrichtung