DE112019006529T5 - Leistungshalbleitermodul und umsetzungsvorrichtung für elektrische leistung, die es verwendet - Google Patents

Leistungshalbleitermodul und umsetzungsvorrichtung für elektrische leistung, die es verwendet Download PDF

Info

Publication number
DE112019006529T5
DE112019006529T5 DE112019006529.7T DE112019006529T DE112019006529T5 DE 112019006529 T5 DE112019006529 T5 DE 112019006529T5 DE 112019006529 T DE112019006529 T DE 112019006529T DE 112019006529 T5 DE112019006529 T5 DE 112019006529T5
Authority
DE
Germany
Prior art keywords
main electrode
wiring pattern
main
conductor
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112019006529.7T
Other languages
English (en)
Inventor
Daisuke Ikarashi
Toru Masuda
Seiichi Hayakawa
Yuji Takayanagi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Power Semiconductor Device Ltd
Original Assignee
Hitachi Power Semiconductor Device Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Power Semiconductor Device Ltd filed Critical Hitachi Power Semiconductor Device Ltd
Publication of DE112019006529T5 publication Critical patent/DE112019006529T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H02M1/088—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Inverter Devices (AREA)

Abstract

Es werden ein Leistungshalbleitermodul und eine Umsetzungsvorrichtung für elektrische Leistung, die es verwendet, geschaffen, das die Schwingung der Gate-Spannung aufgrund der LC-Resonanz zwischen dem oberen und dem unteren Arm verringern und den Verlust in einem 2-in-1-Leistungshalbleitermodul, das eine Halbbrückenschaltung bildet, verringern kann. Ein Impedanzwert zwischen einer zweiten Hauptelektrode und einer vierten Hauptelektrode ist größer als ein minimaler Impedanzwert unter einem Impedanzwert zwischen einer ersten Hauptelektrode und einer dritten Hauptelektrode, einem Impedanzwert zwischen einer fünften Hauptelektrode und einer siebenten Hauptelektrode und einem Impedanzwert zwischen einer sechsten Hauptelektrode und einer achten Hauptelektrode.

Description

  • Technisches Gebiet
  • Die vorliegende Erfindung bezieht sich auf ein Leistungshalbleitermodul und eine Umsetzungsvorrichtung für elektrische Leistung, die es verwendet.
  • Technischer Hintergrund
  • Eine Umsetzungsvorrichtung für elektrische Leistung umfasst die Funktionen der AC-DC-Umsetzung und der DC-AC-Umsetzung von elektrischer Leistung oder der Frequenzumsetzung von AC-Leistung und der Spannungsumsetzung von DC-Leistung. Um derartige Umsetzungsfunktionen zu implementieren, enthält die Umsetzungsvorrichtung für elektrische Leistung eine Umsetzungsschaltung für elektrische Leistung, die elektrische Leistung durch Einschalten und ein Ausschalten eines Leistungshalbleitermoduls mit einer Schaltfunktion umsetzt.
  • Ein Leistungshalbleitermodul, das in einer Umsetzungsvorrichtung für elektrische Leistung verwendet wird, wird im Allgemeinen durch Verbinden eines Isoliersubstrats, das mit einem Verdrahtungsmuster auf einer Metallbasis zur Wärmeableitung ausgebildet ist, mit einem Lot oder dergleichen und durch Parallelschalten mehrerer Schaltelemente (Halbleiterelemente) auf dem Verdrahtungsmuster des Isoliersubstrats gebildet.
  • Wenn die Größe des Isoliersubstrats vergrößert wird, tritt ein Problem des Verziehens aufgrund von Wärme auf, weshalb die Größe des Isoliersubstrats begrenzt ist. Deshalb wird in einem Leistungshalbleitermodul für hohe Leistung die Strombelastbarkeit erhöht, indem ferner ein Isoliersubstrat, auf dem mehrere Schaltelemente (Halbleiterelemente) angebracht sind, parallelgeschaltet wird.
  • Als einen Hintergrund des vorliegenden technischen Gebiets wird z. B. eine Technik nach PTL 1 bereitgestellt. PTL 1 schlägt „ein Verfahren zum elektrischen Verbinden von Hauptelektroden von Schaltelementen durch ein Leiterelement als eine Maßnahme gegen eine LC-Resonanz zwischen einer Kapazität der in einem 1-in-1-Modul parallelgeschalteten Schaltelemente und einer Verdrahtungsinduktivität“ vor. Hier ist das 1-in-1-Modul ein Modul, bei dem ein Schaltelement oder ein antiparallel geschaltetes Schaltelement und eine Diode an einem Leistungshalbleitermodul angebracht sind.
  • Um die Größe einer Umsetzungsschaltung für elektrische Leistung weiter zu verringern, gibt es andererseits einen zunehmenden Bedarf an einem 2-in-1-Modul, wie es z. B. in PTL 2 offenbart ist. Bei dem 2-in-1-Modul bildet ein Modul eine Halbbrückenschaltung, sind zwei Isoliersubstrate in dem Modul in Reihe geschaltet, wobei eines als ein oberer Arm und das andere als ein unterer Arm dient.
  • Liste der Entgegenhaltungen
  • Patentliteratur
    • PTL 1: Patent Nr. 5637944
    • PTL 2: JP-A-2009-278772
  • Zusammenfassung der Erfindung
  • Technisches Problem
  • Das in PTL 2 beschriebene 2-in-1-Modul kann im Vergleich zum 1-in-1-Modul einen Verdrahtungsabstand zwischen dem oberen und dem unteren Arm verkürzen und weist folglich Vorteile, wie z. B. eine Verringerung der Größe und eine Verringerung der Induktivität, auf.
  • Wenn jedoch die Induktivität zwischen dem oberen und dem unteren Arm verringert wird, besteht die Tendenz, dass ein Resonanzstrom Ir aufgrund der LC-Resonanz zwischen dem oberen und dem unteren Arm erzeugt wird, wobei eine Schwingung der Gate-Spannung auftritt, wenn der Resonanzstrom Ir durch eine Gate-Verdrahtung fließt. Die Schwingung der Gate-Spannung kann durch das Verstärken eines Dämpfungswiderstands durch das Vergrößern eines eingebauten Gate-Widerstandswerts eines Schaltelements verringert werden. Wenn jedoch der eingebaute Gate-Widerstandswert erhöht wird, wird die Schaltgeschwindigkeit verringert, wobei im Ergebnis der Schaltverlust vergrößert werden kann.
  • Deshalb ist es eine Aufgabe der Erfindung, ein Leistungshalbleitermodul und eine Umsetzungsvorrichtung für elektrische Leistung, die es verwendet, zu schaffen, die die Schwingung der Gate-Spannung aufgrund der LC-Resonanz zwischen dem oberen und dem unteren Arm verringern und den Verlust in einem 2-in-1-Leistungshalbleitermodul, das eine Halbbrückenschaltung bildet, verringern kann.
  • Lösung des Problems
  • Um die Probleme zu lösen, schafft die Erfindung ein Leistungshalbleitermodul, das enthält: ein erstes Schaltelement, das auf einem ersten Isoliersubstrat angebracht ist und eine erste Hauptelektrode, eine zweite Hauptelektrode und eine Gate-Elektrode enthält; ein zweites Schaltelement, das auf einem zweiten Isoliersubstrat angebracht ist und eine dritte Hauptelektrode, eine vierte Hauptelektrode und eine Gate-Elektrode enthält; ein drittes Schaltelement, das auf einem dritten Isoliersubstrat angebracht ist und eine fünfte Hauptelektrode, eine sechste Hauptelektrode und eine Gate-Elektrode enthält; ein viertes Schaltelement, das auf einem vierten Isoliersubstrat angebracht ist und eine siebente Hauptelektrode, eine achte Hauptelektrode und eine Gate-Elektrode enthält; einen ersten Hauptanschluss, der mit der ersten Hauptelektrode elektrisch verbunden ist; einen zweiten Hauptanschluss, der mit der zweiten Hauptelektrode elektrisch verbunden ist; einen dritten Hauptanschluss, der mit der dritten Hauptelektrode elektrisch verbunden ist; einen vierten Hauptanschluss, der mit der vierten Hauptelektrode elektrisch verbunden ist; einen fünften Hauptanschluss, der mit der fünften Hauptelektrode elektrisch verbunden ist; einen sechsten Hauptanschluss, der mit der siebenten Hauptelektrode elektrisch verbunden ist; ein erstes Verdrahtungsmuster, das mit der Gate-Elektrode des ersten Schaltelements elektrisch verbunden ist; ein zweites Verdrahtungsmuster, das mit der Gate-Elektrode des zweiten Schaltelements elektrisch verbunden ist; ein drittes Verdrahtungsmuster, das mit der Gate-Elektrode des dritten Schaltelements elektrisch verbunden ist; ein viertes Verdrahtungsmuster, das mit der Gate-Elektrode des vierten Schaltelements elektrisch verbunden ist; einen ersten Leiter, der die Gate-Elektrode des ersten Schaltelements und das erste Verdrahtungsmuster elektrisch verbindet; einen zweiten Leiter, der die Gate-Elektrode des zweiten Schaltelements und das zweite Verdrahtungsmuster elektrisch verbindet; einen dritten Leiter, der die Gate-Elektrode des dritten Schaltelements und das dritte Verdrahtungsmuster elektrisch verbindet; einen vierten Leiter, der die Gate-Elektrode des vierten Schaltelements und das vierte Verdrahtungsmuster elektrisch verbindet; ein fünftes Verdrahtungsmuster, das mit der zweiten Hauptelektrode elektrisch verbunden ist; ein sechstes Verdrahtungsmuster, das mit der vierten Hauptelektrode elektrisch verbunden ist; ein siebentes Verdrahtungsmuster, das mit der sechsten Hauptelektrode elektrisch verbunden ist; ein achtes Verdrahtungsmuster, das mit der achten Hauptelektrode elektrisch verbunden ist; einen fünften Leiter, der die zweite Hauptelektrode und das fünfte Verdrahtungsmuster elektrisch verbindet; einen sechsten Leiter, der die vierte Hauptelektrode und das sechste Verdrahtungsmuster elektrisch verbindet; einen siebenten Leiter, der die sechste Hauptelektrode und das siebente Verdrahtungsmuster elektrisch verbindet; einen achten Leiter, der die achte Hauptelektrode und das achte Verdrahtungsmuster elektrisch verbindet; einen ersten Hilfsanschluss, der mit dem ersten Verdrahtungsmuster und dem zweiten Verdrahtungsmuster elektrisch verbunden ist; einen zweiten Hilfsanschluss, der mit dem dritten Verdrahtungsmuster und dem vierten Verdrahtungsmuster elektrisch verbunden ist; einen dritten Hilfsanschluss, der mit dem fünften Verdrahtungsmuster und dem sechsten Verdrahtungsmuster elektrisch verbunden ist; einen vierten Hilfsanschluss, der mit dem siebenten Verdrahtungsmuster und dem achten Verdrahtungsmuster elektrisch verbunden ist; einen neunten Leiter, der die erste Hauptelektrode und die sechste Hauptelektrode elektrisch verbindet; und einen zehnten Leiter, der die dritte Hauptelektrode und die achte Hauptelektrode elektrisch verbindet. Ein Impedanzwert zwischen der zweiten Hauptelektrode und der vierten Hauptelektrode ist größer als ein minimaler Impedanzwert unter einem Impedanzwert zwischen der ersten Hauptelektrode und der dritten Hauptelektrode, einem Impedanzwert zwischen der fünften Hauptelektrode und der siebenten Hauptelektrode und einem Impedanzwert zwischen der sechsten Hauptelektrode und der achten Hauptelektrode.
  • Ferner schafft die Erfindung eine Umsetzungsvorrichtung für elektrische Leistung, an der das obige Leistungshalbleitermodul angebracht ist.
  • Vorteilhafte Wirkung
  • Gemäß der Erfindung ist es möglich, in einem 2-in-1-Leistungshalbleitermodul, das eine Halbbrückenschaltung bildet, die Schwingung der Gate-Spannung aufgrund der LC-Resonanz zwischen dem oberen und dem unteren Arm zu verringern und den Verlust zu verringern.
  • Im Ergebnis kann eine Umsetzungsvorrichtung für elektrische Leistung mit einem höheren Wirkungsgrad geschaffen werden.
  • Andere als die oben beschriebenen Probleme, Konfigurationen und Wirkungen werden durch die Beschreibung der folgenden Ausführungsform verdeutlicht.
  • Figurenliste
    • 1 ist eine Draufsicht, die eine Konfiguration gemäß einer ersten Ausführungsform der Erfindung zeigt.
    • 2 ist ein Ersatzschaltbild der ersten Ausführungsform der Erfindung und ein Beispiel der Verbindung mit einer externen Schaltung.
    • 3 ist eine graphische Darstellung, die die Wege der LC-Resonanzströme Ir zeigt.
    • 4 ist eine Draufsicht, die eine Konfiguration gemäß dem Stand der Technik zeigt.
    • 5 ist ein Ersatzschaltbild eines Leistungshalbleitermoduls gemäß dem Stand der Technik.
    • 6 ist eine graphische Darstellung, die die Simulationsergebnisse der Signalformen zum Zeitpunkt des zweiten Einschaltens im Stand der Technik und in der ersten Ausführungsform der Erfindung vergleicht.
    • 7 ist eine Draufsicht, die eine Konfiguration gemäß einer zweiten Ausführungsform der Erfindung zeigt.
    • 8 ist eine Draufsicht, die eine Konfiguration gemäß einer dritten Ausführungsform der Erfindung zeigt.
    • 9 ist ein Ersatzschaltbild der dritten Ausführungsform der Erfindung und zeigt die Wege der LC-Resonanzströme Ir.
    • 10 ist eine graphische Darstellung, die die Simulationsergebnisse der Signalformen zum Zeitpunkt des zweiten Einschaltens im Stand der Technik und in der dritten Ausführungsform der Erfindung vergleicht.
    • 11 ist eine Draufsicht, die eine Konfiguration gemäß einer vierten Ausführungsform der Erfindung zeigt.
    • 12 ist ein Ersatzschaltbild der vierten Ausführungsform der Erfindung und ein Beispiel der Verbindung mit einer externen Schaltung.
    • 13 ist eine Draufsicht, die eine Konfiguration gemäß einer fünften Ausführungsform der Erfindung zeigt.
    • 14 ist ein Ersatzschaltbild der fünften Ausführungsform der Erfindung und ein Beispiel der Verbindung mit einer externen Schaltung.
    • 15 ist eine Draufsicht, die eine Konfiguration gemäß einer sechsten Ausführungsform der Erfindung zeigt.
  • Beschreibung der Ausführungsformen
  • Im Folgenden werden Ausführungsformen der Erfindung bezüglich der Zeichnungen beschrieben. In den Zeichnungen sind die gleichen Konfigurationen durch die gleichen Bezugszeichen bezeichnet, wobei eine ausführliche Beschreibung wiederholter Teile weggelassen wird. Die Erfindung ist nicht auf die folgenden Ausführungsformen eingeschränkt, wobei verschiedene Modifikationen und Anwendungen in dem technischen Konzept der Erfindung enthalten sind.
  • Erste Ausführungsform
  • Eine erste Ausführungsform der Erfindung wird ausführlich mit Bezug auf die 1 bis 6 beschrieben. Zuerst wird eine Konfiguration gemäß der ersten Ausführungsform der Erfindung mit Bezug auf 1 beschrieben. Als Nächstes werden ein Ersatzschaltbild der ersten Ausführungsform der Erfindung und deren Operationen (Funktion) mit Bezug auf 2 beschrieben. Dann wird die Wirkung des Verringerns der Schwingung der Gate-Spannung gemäß der ersten Ausführungsform der Erfindung mit Bezug auf 3 beschrieben. Zusätzlich werden eine Konfiguration, in der Maßnahmen gegen die Schwingung der Gate-Spannung gleichermaßen (gleichmäßig) für die Gate-Verdrahtungen des oberen und des unteren Arms ergriffen werden, und eine Ersatzschaltung davon bezüglich der 4 und 5 beschrieben, wobei die Signalformen der Gate-Spannung der in den 4 und 5 gezeigten Konfiguration und der ersten Ausführungsform der Erfindung mit Bezug auf 6 miteinander verglichen werden.
  • 1 ist eine Draufsicht, die die Konfiguration gemäß der ersten Ausführungsform der Erfindung zeigt. Die Konfiguration gemäß der ersten Ausführungsform der Erfindung wird mit Bezug auf 1 beschrieben. In der ersten Ausführungsform sind vier Isoliersubstrate (1, 2, 3, 4), die ein erstes bis viertes Isoliersubstrat enthalten, und zwei Isolier-Untersubstrate (98, 99), die ein erstes und ein zweites Isolatorsubstrat enthalten, auf einer Wärmeableitungsmetallplatte 100 angeordnet. Eine Bodenfläche mit Ausnahme eines Abschnitts der Wärmeableitungsmetallplatte ist von einem Harzgehäuse 101 umgeben. Ein Isoliermaterial, wie z. B. ein Gel oder ein hartes Harz, ist in ein Leistungshalbleitermodul gefüllt, das von dem Harzgehäuse 101 und der Wärmeableitungsmetallplatte 100 umgeben ist, so dass eine innere Isoliereigenschaft aufrechterhalten wird.
  • Die ersten bis vierten Schaltelemente (5, 6, 7, 8) und die ersten bis vierten Dioden (72, 73, 74, 75) sind jeweils auf den ersten bis vierten Isoliersubstraten (1, 2, 3, 4) angebracht. Das Schaltelement enthält zwei Hauptelektroden und eine Gate-Elektrode. Die Diode enthält eine Katodenelektrode und eine Anodenelektrode.
  • Eine erste Hauptelektrode, eine dritte Hauptelektrode, eine fünfte Hauptelektrode und eine siebente Hauptelektrode der ersten bis vierten Schaltelemente (5, 6, 7, 8) sind mit einem ersten Hauptelektroden-Verdrahtungsmuster 9, einem dritten Hauptelektroden-Verdrahtungsmuster 11, einem fünften Hauptelektroden-Verdrahtungsmuster 13 bzw. einem siebenten Hauptelektroden-Verdrahtungsmuster 15 durch Lötbonden, Metallsinterbonden oder dergleichen elektrisch verbunden.
  • Ein leitfähiges Material, wie z. B. Kupfer oder Aluminium, wird in einem Material des Verdrahtungsmusters verwendet, das das Verdrahtungsmuster enthält, das später beschrieben wird. Zusätzlich bedeutet die im Folgenden beschriebene „Verbindung“ immer eine elektrische Verbindung, wenn es nicht anders spezifiziert ist.
  • Ähnlich sind die Katodenelektroden der ersten bis vierten Dioden (72, 73, 74, 75) mit dem ersten Hauptelektroden-Verdrahtungsmuster 9, dem dritten Hauptelektroden-Verdrahtungsmuster 11, dem fünften Hauptelektroden-Verdrahtungsmuster 13 bzw. dem siebenten Hauptelektroden-Verdrahtungsmuster 15 verbunden.
  • Eine zweite Hauptelektrode 10, eine vierte Hauptelektrode 12, eine sechste Hauptelektrode 14 und eine achte Hauptelektrode 16 der ersten bis vierten Schaltelemente (5, 6, 7, 8) sind mit den Anodenelektroden (76, 77, 78, 79) der ersten bis vierten Dioden durch die Verdrahtungen (80, 81, 82, 83) verbunden. Das heißt, das Schaltelement und die Diode sind in jedem Isoliersubstrat parallelgeschaltet.
  • Zusätzlich wird ein Aluminiumdraht, ein Kupferdraht, eine Kupferleitung oder dergleichen für die Verdrahtung und einen Leiter einschließlich der Verdrahtung und des Leiters, die im Folgenden beschrieben werden, verwendet. Als das Schaltelement wird ein Bipolartransistor mit isoliertem Gate (Si-IGBT), ein Metall-Oxid-Halbleiter-Feldeffekttransistor (SiC-MOSFET) oder dergleichen verwendet. Als die Diode wird eine Si-pn-Diode, eine Schottky-Diode (SiC-SBD) oder dergleichen verwendet.
  • Die Gate-Elektroden (17, 18, 19, 20) der ersten bis vierten Schaltelemente sind durch die ersten bis vierten Leiter (43, 44, 45, 46) mit den ersten bis vierten Verdrahtungsmustern (27, 28, 29, 30) verbunden.
  • Das erste Verdrahtungsmuster 27 und das zweite Verdrahtungsmuster 28 sind durch eine Verdrahtung 56 und eine Verdrahtung 57 mit einem ersten gemeinsamen Verdrahtungsmuster 35 des unteren Arms verbunden. Das erste gemeinsame Verdrahtungsmuster 35 des unteren Arms ist durch eine Verdrahtung 64 mit einem ersten Hilfsanschluss 39 verbunden und zur Außenseite des Harzgehäuses 101 herausgezogen.
  • Ähnlich sind das dritte Verdrahtungsmuster 29 und das vierte Verdrahtungsmuster 30 durch eine Verdrahtung 58 und eine Verdrahtung 59 mit einem ersten gemeinsamen Verdrahtungsmuster 37 des oberen Arms verbunden. Das erste gemeinsame Verdrahtungsmuster 37 des oberen Arms ist durch eine Verdrahtung 65 mit einem zweiten Hilfsanschluss 40 verbunden und ist außerdem zur Außenseite des Harzgehäuses 101 herausgezogen.
  • Die zweite Hauptelektrode 10, die vierte Hauptelektrode 12, die sechste Hauptelektrode 14 und die achte Hauptelektrode 16 der ersten bis vierten Schaltelemente sind durch fünfte bis achte Leiter (47, 48, 49, 50) mit den fünften bis achten Verdrahtungsmustern (31, 32, 33, 34) elektrisch verbunden.
  • Das fünfte Verdrahtungsmuster 31 und das sechste Verdrahtungsmuster 32 sind durch eine Verdrahtung 60 und eine Verdrahtung 61 mit einem zweiten gemeinsamen Verdrahtungsmuster 36 des unteren Arms elektrisch verbunden. Das zweite gemeinsame Verdrahtungsmuster 36 des unteren Arms ist durch eine Verdrahtung 66 mit einem dritten Hilfsanschluss 41 verbunden und ist zur Außenseite des Harzgehäuses 101 herausgezogen.
  • Ähnlich sind das siebente Verdrahtungsmuster 33 und das achte Verdrahtungsmuster 34 durch eine Verdrahtung 62 und eine Verdrahtung 63 mit einem zweiten gemeinsamen Verdrahtungsmuster 38 des oberen Arms elektrisch verbunden. Das zweite gemeinsame Verdrahtungsmuster 38 des oberen Arms ist durch eine Verdrahtung 67 mit einem vierten Hilfsanschluss 42 verbunden und ist außerdem zur Außenseite des Harzgehäuses 101 herausgezogen.
  • Das Verdrahtungsmuster der fünften Hauptelektrode 13 und das Verdrahtungsmuster der siebenten Hauptelektrode 15 sind durch eine Verdrahtung 70 bzw. eine Verdrahtung 71 mit einem fünften Hauptanschluss 25 und einem sechsten Hauptanschluss 26 verbunden und sind zur Außenseite des Harzgehäuses 101 herausgezogen.
  • Das Verdrahtungsmuster der ersten Hauptelektrode 9 und das Verdrahtungsmuster der dritten Hauptelektrode 11 sind durch Ultraschall-Metallbonden an einer Bondfläche 114 bzw. einer Bondfläche 115 mit einem ersten Hauptanschluss 21 und einem dritten Hauptanschluss 23 verbunden und sind zur Außenseite des Harzgehäuses 101 herausgezogen.
  • Die zweite Hauptelektrode 10 und die vierte Hauptelektrode 12 sind durch eine Verdrahtung 68 bzw. eine Verdrahtung 69 mit einem zweiten Hauptanschluss 22 und einem vierten Hauptanschluss 24 verbunden und sind zur Außenseite des Harzgehäuses 101 herausgezogen.
  • Die Prinzipien werden später mit Bezug auf 3 beschrieben. In der ersten Ausführungsform sind die sechste Hauptelektrode 14 und die achte Hauptelektrode 16 durch einen zwölften Leiter 54 verbunden, um die Schwingung der Gate-Spannung zum Zeitpunkt des Schaltens zu verringern.
  • 2 zeigt ein Ersatzschaltbild der ersten Ausführungsform der Erfindung und ein Beispiel der Verbindung mit einer externen Schaltung. Zuerst wird eine Konfiguration der Schaltung nach 2 beschrieben, wobei dann ein Betriebsbeispiel gemäß der ersten Ausführungsform der Erfindung mit Bezug auf 2 beschrieben wird. Weil die Erfindung auf ein Hochfrequenzphänomen zum Zeitpunkt des Schaltens gerichtet ist, sind in dem Ersatzschaltbild nach 2 alles der Verdrahtung, des Leiters und des Verdrahtungsmusters durch Schaltsymbole der Induktivität dargestellt.
  • In dem Leistungshalbleitermodul gemäß der Erfindung wird angenommen, dass die externen Verdrahtungen (87, 88, 94, 95, 91, 92) den fünften Hauptanschluss 25 mit dem sechsten Hauptanschluss 26, den ersten Hauptanschluss 21 mit dem dritten Hauptanschluss 23 bzw. den zweiten Hauptanschluss 22 mit dem vierten Hauptanschluss 24 verbinden.
  • Das heißt, das erste Schaltelement 5 und die erste Diode 72, die auf dem ersten Isoliersubstrat 1 angebracht sind, und das zweite Schaltelement 6 und die zweite Diode 73, die auf dem zweiten Isoliersubstrat 2 angebracht sind, sind parallelgeschaltet. Ferner sind das dritte Schaltelement 7 und die dritte Diode 74, die auf dem dritten Isoliersubstrat 3 angebracht sind, und das vierte Schaltelement 8 und die vierte Diode 75, die auf dem vierten Isoliersubstrat 4 angebracht sind, außerdem parallelgeschaltet.
  • Durch die Parallelschaltung mehrerer Schaltelemente und mehrerer Dioden kann eine Nennstromkapazität des Leistungshalbleitermoduls erhöht werden. Weil es jedoch aufgrund eines Problems des durch Wärme verursachten Verziehens eine Grenze für die Größe des Isoliersubstrats gibt, wie oben beschrieben worden ist, wird in der Erfindung die Nennstromkapazität durch eine Parallelschaltung von Isoliersubstraten, auf denen die Schaltelemente und die Dioden angebracht sind, erhöht.
  • Eine Parallelschaltung der Schaltelemente und der Dioden, die auf dem ersten Isoliersubstrat 1 und dem zweiten Isoliersubstrat 2 angebracht sind, und eine Parallelschaltung der Schaltelemente und der Dioden, die auf dem dritten Isoliersubstrat 3 und dem vierten Isoliersubstrat 4 angebracht sind, sind durch einen neunten Leiter 51 und einen zehnten Leiter 52 in Reihe geschaltet.
  • Wie oben beschrieben worden ist, ist die Erfindung ein 2-in-1-Modul 144, das eine Halbbrückenschaltung bildet, bei der zwei Schaltelemente innerhalb des Leistungshalbleitermoduls in Reihe geschaltet sind, wobei drei Arten von Potentialanschlüssen von Anschlüssen mit hohem Potential (der fünfte Hauptanschluss 25 und der sechste Hauptanschluss 26), Anschlüssen mit mittlerem Potential (der erste Hauptanschluss 21 und der dritte Hauptanschluss 23) und Anschlüssen mit tiefem Potential (der zweite Hauptanschluss 22 und der vierte Hauptanschluss 24) vorgesehen sind.
  • Wie oben beschrieben worden ist, kann bei dem 2-in-1-Modul die Verdrahtungsverbindung zwischen dem oberen und dem unteren Arm im Vergleich zu einem 1-in-1-Modul verkürzt sein, wobei folglich das 2-in-1-Modul Vorteile, wie z. B. eine Verringerung der Größe und eine Verringerung der Induktivität, aufweist.
  • Obwohl dies nicht gezeigt ist, kann eine Gegeninduktivität zwischen den Anschlüssen mit hohem Potential (dem fünften Hauptanschluss 25 und dem sechsten Hauptanschluss 26) und den Anschlüssen mit tiefem Potential (dem zweiten Hauptanschluss 22 und dem vierten Hauptanschluss 24), die entgegengesetzte Polaritäten der fließenden Ströme aufweisen, erhöht werden, indem die Anschlüsse mit hohem Potential und die Anschlüsse mit tiefem Potential parallel und nah beieinander angeordnet werden. Im Ergebnis kann die Verdrahtungsinduktivität der Anschlüsse mit hohem Potential (des fünften Hauptanschlusses 25 und des sechsten Hauptanschlusses 26) und der Anschlüsse mit tiefem Potential (des zweiten Hauptanschlusses 22 und des vierten Hauptanschlusses 24) verringert werden, wobei die Verdrahtungsinduktivität des 2-in-1-Moduls weiter verringert werden kann.
  • Das dritte Schaltelement 7, das vierte Schaltelement 8, die dritte Diode 74 und die vierte Diode 75, die zwischen die Anschlüsse mit hohem Potential (den fünften Hauptanschluss 25 und den sechsten Hauptanschluss 26) und die Anschlüsse mit mittlerem Potential (den ersten Hauptanschluss 21 und den dritten Hauptanschluss 23) geschaltet sind, werden als der obere Arm bezeichnet, während das erste Schaltelement 5, das zweite Schaltelement 6, die erste Diode 72 und die zweite Diode 73, die zwischen die Anschlüsse mit mittlerem Potential (den ersten Hauptanschluss 21 und den dritten Hauptanschluss 23) und die Anschlüsse mit tiefem Potential (den zweiten Hauptanschluss 22 und den vierten Hauptanschluss 24) geschaltet sind, als der untere Arm bezeichnet werden.
  • 2 zeigt als ein Beispiel eine Konfiguration einer Treiberhalbbrückenschaltung des oberen Arms, bei der eine induktive Last 96 über die Verdrahtungen (91, 92, 94, 95) zwischen die Anschlüsse mit mittlerem Potential (den ersten Hauptanschluss 21 und den dritten Hauptanschluss 23) und die Anschlüsse mit tiefem Potential (den zweiten Hauptanschluss 22 und den vierten Hauptanschluss 24) geschaltet ist.
  • Ein Kondensator 85 ist über die Verdrahtungen (87, 88, 89, 91, 92, 93) zwischen die Anschlüsse mit hohem Potential (den fünften Hauptanschluss 25 und den sechsten Hauptanschluss 26) und die Anschlüsse mit tiefem Potential (den zweiten Hauptanschluss 22 und den vierten Hauptanschluss 24) geschaltet. Eine DC-Leistungsversorgung 84 ist über eine Verdrahtung 86 und eine Verdrahtung 90 mit dem Kondensator 85 verbunden.
  • Als Nächstes werden bezüglich der 1 und 2 die Operationen (Funktion) der ersten Ausführungsform der Erfindung beschrieben, indem eine Reihenfolge der Schaltoperationen als ein Beispiel genommen wird, die wiederholt wird, wenn die Schaltelemente in einer Umsetzungsschaltung für elektrische Leistung angebracht sind. Zuerst befinden sich in einem Anfangszustand alle Schaltelemente des oberen und des unteren Arms in einem AUS-Zustand. Das dritte Schaltelement 7 und das vierte Schaltelement 8 des oberen Arms sind über den zweiten Hilfsanschluss 40 und den vierten Hilfsanschluss 42 mit einer gemeinsamen Gate-Treiber-Leistungsversorgung 102 verbunden, um parallel zu arbeiten. Das erste Schaltelement 5 und das zweite Schaltelement 6 des unteren Arms sind über den ersten Hilfsanschluss 39 und den dritten Hilfsanschluss 41 mit der gemeinsamen Gate-Treiber-Leistungsversorgung 102 verbunden, um parallel zu arbeiten.
  • Durch das Anlegen einer negativen Spannung von der Gate-Treiber-Leistungsversorgung 102 an den Hilfsanschluss kann das Schaltelement gesteuert werden, so dass es sich in dem AUS-Zustand befindet. Wenn das Schaltelement z. B. ein IGBT ist, ist zum AUS-Zeitpunkt eine Spannung von etwa -15 V an den Hilfsanschluss angelegt. In der Schaltung nach 2 ist, wenn sich alle Schaltelemente des oberen und des unteren Arms im AUS-Zustand befinden, eine DC-Leistungsversorgungsspannung Vcc an den oberen Arm angelegt, während die DC-Leistungsversorgungsspannung Vcc nicht an die induktive Last 96 angelegt ist, so dass kein Strom fließt.
  • Als Nächstes werden die Schaltelemente des oberen Arms aus dem Anfangszustand eingeschaltet (erstes Einschalten). Durch das Anlegen einer positiven Spannung von der Gate-Treiber-Leistungsversorgung 102 an den Hilfsanschluss kann das Schaltelement gesteuert werden, so dass es sich in einem EIN-Zustand befindet. Wenn das Schaltelement z. B. der IGBT ist, ist zum EIN-Zeitpunkt eine Gate-Spannung von etwa +15 V an den Hilfsanschluss angelegt.
  • Wenn die Schaltelemente des oberen Arms eingeschaltet sind, ist die DC-Leistungsversorgungsspannung Vcc an die induktive Last 96 mit einem Induktivitätswert von Lload [H] angelegt, wobei ein Strom, der mit einem Anstieg von Vcc/Lload zunimmt, über die Schaltelemente des oberen Arms durch die induktive Last 96 fließt.
  • Dann, wenn die Schaltelemente des oberen Arms vom EIN-Zustand in den AUS-Zustand geschaltet werden, wird ein Strom Ic_H der Schaltelemente des oberen Arms unterbrochen, wobei der Strom zu einem Weg zwischen der induktiven Last 96 und den Dioden des unteren Arms gewendet wird. Dann, wenn die Schaltelemente des oberen Arms wieder vom AUS-Zustand in den EIN-Zustand (zweites Einschalten) gewechselt werden, wird der Strom in einen Weg zwischen den Schaltelementen des oberen Arms und der induktiven Last 96 gewendet.
  • Es wird ein Prinzip der Erzeugung der Schwingung der Gate-Spannung beschrieben, indem das zweite Einschalten als ein Beispiel genommen wird. Im Idealfall fließen zum Zeitpunkt des zweiten Einschaltens gleichmäßig Ströme durch das dritte Schaltelement 7 und das vierte Schaltelement 8 des oberen Arms. Wenn jedoch die Ströme des dritten Schaltelements 7 und des vierten Schaltelements 8 aufgrund von Kennlinienvariationen zwischen den Schaltelementen, Variationen der Gate-Verdrahtungsimpedanz oder dergleichen ungleichmäßig werden, wird eine Potentialdifferenz zwischen den parallelgeschalteten Isoliersubstraten erzeugt, wobei die Ströme in einer Richtung fließen, in der die Potentialdifferenz verringert wird. Zu diesem Zeitpunkt kann eine LC-Resonanz zwischen den Schaltelementen des unteren Arms, einer Sperrschichtkapazität der Dioden und der Verdrahtungsinduktivität der Schaltung auftreten. Insbesondere bei einer SiC- (Siliciumcarbid-) Vorrichtung mit einer Sperrschichtkapazität, die größer als die einer Si- (Silicium-) Vorrichtung ist, ist das Auftreten von LC-Resonanzen wahrscheinlicher.
  • 3 zeigt die Wege der LC-Resonanzströme Ir. Wie in 3 gezeigt ist, fließen die Resonanzströme Ir entgegengesetzter Phasen an einer Grenze zwischen den Schaltelementen und den Dioden des unteren Arms. Zu diesem Zeitpunkt, wenn die Resonanzströme Ir zwischen 3GL und 4GL (3GL: Verdrahtung von der Gate-Elektrode 19 des dritten Schaltelements 7 zu einem Verbindungspunkt des ersten gemeinsamen Verdrahtungsmusters 37 des oberen Arms und der Verdrahtung 65, 4GL: Verdrahtung von der Gate-Elektrode 20 des vierten Schaltelements 8 zum Verbindungspunkt des ersten gemeinsamen Verdrahtungsmusters 37 des oberen Arms und der Verdrahtung 65) und zwischen 3EL und 4EL (3EL: Verdrahtung von der sechsten Hauptelektrode 14 zu einem Verbindungspunkt des zweiten gemeinsamen Verdrahtungsmusters 38 des oberen Arms und der Verdrahtung 67, 4EL: Verdrahtung von der achten Hauptelektrode 16 zum Verbindungspunkt des zweiten gemeinsamen Verdrahtungsmusters 38 des oberen Arms und der Verdrahtung 67), die die Gate-Verdrahtungen des oberen Arms auf einer Treiberseite sind, fließen, schwingt eine Gate-Spannung Vge_H des oberen Arms.
  • Die Schaltelemente des oberen Arms im EIN-Zustand arbeiten als Stromquellen, die durch die Gate-Spannung gesteuert sind. Wenn die Gate-Spannung Vge_H des oberen Arms schwingt, schwingen außerdem die Ströme der Schaltelemente des oberen Arms synchron mit der Schwingung der Gate-Spannung Vge_H des oberen Arms, was eine selbsterregte Schwingung verursacht, bei der die Potentialdifferenz zwischen den parallelgeschalteten Isoliersubstraten weiter erhöht wird. Wenn die selbsterregte Schwingung auftritt, nimmt die Schwingung der Gate-Spannung Vge_H des oberen Arms weiter zu, wobei ein dielektrischer Durchschlag einer Gate-Oxidschicht stattfinden kann.
  • Zusätzlich neigt die Gate-Spannung des oberen Arms, die dazu neigt, abhängig von einem Betriebszustand zu variieren, mit einem Mittelpunktpotential als ein Bezugspotential dazu, leichter als eine Gate-Spannung des unteren Arms zu schwingen, wobei eine Verringerung der Schwingung der Gate-Spannung des oberen Arms ein Engpass ist, um das Problem zu lösen.
  • Deshalb sind in der ersten Ausführungsform der Erfindung, um die Schwingung der Gate-Spannung des oberen Arms aufgrund der selbsterregten Schwingung zu verringern, die sechste Hauptelektrode 14 und die achte Hauptelektrode 16 durch den zwölften Leiter 54 verbunden. Eine Verdrahtungsinduktivität des zwölften Leiters 54 ist kleiner als eine Verdrahtungsinduktivität zwischen 3GL und 4GL und eine Verdrahtungsinduktivität zwischen 3EL und 4EL, die die Gate-Verdrahtungen des oberen Arms sind. Das Gleiche gilt für eine Verdrahtungsinduktivität eines dreizehnten Leiters 55, der später beschrieben wird. Weil der zwölfte Leiter 54 zu den Gate-Verdrahtungen des oberen Arms parallelgeschaltet ist, weist der zwölfte Leiter 54 die Wirkungen des Überbrückens des Resonanzstroms Ir und des Verringerns des Resonanzstroms Ir, der durch die Gate-Verdrahtungen des oberen Arms fließt, auf.
  • Deshalb kann durch die Verbindung des zwölften Leiters 54 die Schwingung der Gate-Spannung des oberen Arms aufgrund der selbsterregten Schwingung verringert werden. Zusätzlich kann die gleiche Wirkung wie in der ersten Ausführungsform erzielt werden, selbst wenn die fünfte Hauptelektrode und die siebente Hauptelektrode oder die erste Hauptelektrode und die dritte Hauptelektrode, die später in einer zweiten Ausführungsform ausführlich beschrieben werden, durch einen Leiter verbunden sind.
  • Andererseits ist es, wie in einer Draufsicht nach 4 und einem Ersatzschaltbild nach 5 gezeigt ist, zusätzlich zum Verbinden der sechsten Hauptelektrode 14 und der achten Hauptelektrode 16 durch den zwölften Leiter 54 außerdem denkbar, die zweite Hauptelektrode 10 und die vierte Hauptelektrode 12 durch einen vierzehnten Leiter 105 zu verbinden und Maßnahmen gegen die Schwingung der Gate-Spannung gleichermaßen (gleichmäßig) für die Gate-Verdrahtungen des oberen und des unteren Arms zu ergreifen. In dem 2-in-1-Modul, in dem eine interne Induktivität verringert ist, ist jedoch eine Gesamtverdrahtungsinduktivität des oberen und des unteren Arms so klein wie etwa 10 nH, wobei die Tendenz besteht, dass der Resonanzstrom Ir zwischen dem oberen und dem unteren Arm aufgrund der oben beschriebenen LC-Resonanz erzeugt wird. Deshalb ist in den in den 4 und 5 gezeigten Konfigurationen die Verringerung der Schwingung der Gate-Spannung unzureichend.
  • Deshalb wird in der Erfindung eine Maßnahme ergriffen, indem der Verringerung der Schwingung der Gate-Spannung des oberen Arms, die ein Problem ist, Priorität gegeben wird. Spezifisch ist der zwölfte Leiter 54 angeschlossen, wobei aber der vierzehnte Leiter 105 nicht angeschlossen ist.
  • Ein Grund dafür wird im Folgenden beschrieben. Weil die LC-Resonanzströme Ir in entgegengesetzten Phasen an der Grenze zwischen den Schaltelementen und den Dioden des unteren Arms fließen, ist der vierzehnte Leiter 105, der die zweite Hauptelektrode 10 und die vierte Hauptelektrode 12 verbindet, zu einem Weg zwischen 3GL und 4GL oder einem Weg zwischen 3EL und 4EL, die die Gate-Verdrahtungen des oberen Arms sind, nicht parallel, wie in 3 gezeigt ist. Deshalb weist der vierzehnte Leiter 105 keine Wirkung des Überbrückens des Resonanzstroms Ir bezüglich der Gate-Verdrahtungen des oberen Arms auf.
  • Andererseits nimmt die Impedanz eines Resonanzweges aufgrund des vierzehnten Leiters 105 ab, während der durch die Gate-Verdrahtungen des oberen Arms fließende Resonanzstrom Ir zunimmt. Um die Schwingung der Gate-Spannung des oberen Arms zu verringern, ist es deshalb bevorzugt, den vierzehnten Leiter 105 nicht zu verbinden.
  • Wenn die Konfiguration der Erfindung durch eine Größenbeziehung der Impedanzwerte zwischen den Hauptelektroden beschrieben wird, kann gesagt werden, dass ein Impedanzwert zwischen der zweiten Hauptelektrode 10 und der vierten Hauptelektrode 12 vorzugsweise so festgelegt ist, dass er größer als ein minimaler Impedanzwert unter einem Impedanzwert zwischen der ersten Hauptelektrode und der dritten Hauptelektrode, einem Impedanzwert zwischen der fünften Hauptelektrode und der siebenten Hauptelektrode und einem Impedanzwert zwischen der sechsten Hauptelektrode 14 und der achten Hauptelektrode 16 ist.
  • Der Impedanzwert zwischen der zweiten Hauptelektrode 10 und der vierten Hauptelektrode 12 ist vorzugsweise gleich einem oder größer als ein Impedanzwert eines Weges von der sechsten Hauptelektrode 14 durch den siebenten Leiter 49, das siebente Verdrahtungsmuster 33, einen Verbindungspunkt zwischen der Verdrahtung zwischen dem siebenten Verdrahtungsmuster 33 und dem achten Verdrahtungsmuster 34 und dem vierten Hilfsanschluss 42, das achte Verdrahtungsmuster 34 und den achten Leiter 50 zur achten Hauptelektrode 16.
  • Zu diesem Zeitpunkt gibt jeder Impedanzwert einen Impedanzwert in einem Zustand an, in dem keine externe Verdrahtung (87, 88, 91, 92, 94, 95) angeschlossen ist. Der Impedanzwert gibt einen Impedanz-Absolutwert an, d. h., einen Wert, der basierend auf einer Quadratwurzel aus einer Summe der Quadrate eines Realteils und eines Imaginärteils berechnet wird. Der Impedanzwert gibt einen Impedanzwert bei einer LC-Resonanzfrequenz an.
  • Der Impedanzwert zwischen der ersten Hauptelektrode und der dritten Hauptelektrode wird durch Messen eines Impedanzwerts zwischen dem Verdrahtungsmuster 9 der ersten Hauptelektrode und dem Verdrahtungsmuster 11 der dritten Hauptelektrode mit einer Messvorrichtung, wie z. B. einem Impedanzanalysator oder einem LCR-Messgerät, oder durch Berechnen des Impedanzwerts mit einer Berechnungsformel oder einem Berechnungswerkzeug in einem Zustand erhalten, in dem der neunte Leiter 51, der zehnte Leiter 52, der erste Leiter 43, der zweite Leiter 44, der fünfte Leiter 47 und der sechste Leiter 48 abgetrennt sind.
  • Der Impedanzwert zwischen der fünften Hauptelektrode und der siebenten Hauptelektrode wird durch Messen eines Impedanzwerts zwischen dem Verdrahtungsmuster 13 der fünften Hauptelektrode und dem Verdrahtungsmuster 15 der siebenten Hauptelektrode mit einer Messvorrichtung, wie z. B. einem Impedanzanalysator oder einem LCR-Messgerät, oder durch Berechnen des Impedanzwerts mit einer Berechnungsformel oder einem Berechnungswerkzeug in einem Zustand erhalten, in dem der neunte Leiter 51, der zehnte Leiter 52, der dritte Leiter 45, der vierte Leiter 46, der siebente Leiter 49 und der achte Leiter 50 abgetrennt sind.
  • Der Impedanzwert zwischen der sechsten Hauptelektrode 14 und der achten Hauptelektrode 16 wird durch Messen des Impedanzwerts zwischen der sechsten Hauptelektrode 14 und der achten Hauptelektrode 16 mit einer Messvorrichtung, wie z. B. einem Impedanzanalysator oder einem LCR-Messgerät, oder durch Berechnen des Impedanzwerts mit einer Berechnungsformel oder einem Berechnungswerkzeug in einem Zustand erhalten, in dem der neunte Leiter 51, der zehnte Leiter 52, der dritte Leiter 45 und der vierte Leiter 46 abgetrennt sind.
  • Der Impedanzwert zwischen der zweiten Hauptelektrode 10 und der vierten Hauptelektrode 12 wird durch Messen des Impedanzwerts zwischen der zweiten Hauptelektrode 10 und der vierten Hauptelektrode 12 mit einer Messvorrichtung, wie z. B. einem Impedanzanalysator oder einem LCR-Messgerät, oder durch Berechnen des Impedanzwerts mit einer Berechnungsformel oder einem Berechnungswerkzeug in einem Zustand erhalten, in dem der neunte Leiter 51, der zehnte Leiter 52, der erste Leiter 43 und der zweite Leiter 44 abgetrennt sind.
  • Um den Impedanzwert des Weges von der sechsten Hauptelektrode 14 durch den siebenten Leiter 49, das siebente Verdrahtungsmuster 33, den Verbindungspunkt zwischen der Verdrahtung zwischen dem siebenten Verdrahtungsmuster 33 und dem achten Verdrahtungsmuster 34 und dem vierten Hilfsanschluss 42, das achte Verdrahtungsmuster 34 und den achten Leiter 50 zur achten Hauptelektrode 16 zu messen oder zu berechnen, werden zuerst der neunte Leiter 51, der zehnte Leiter 52, der dritte Leiter 45 und der vierte Leiter 46 abgetrennt. Als Nächstes werden die Verdrahtungen, die die sechste Hauptelektrode 14 und die achte Hauptelektrode 16 verbinden, mit Ausnahme des Weges von der sechsten Hauptelektrode 14 durch den siebenten Leiter 49, das siebente Verdrahtungsmuster 33, den Verbindungspunkt zwischen der Verdrahtung zwischen dem siebenten Verdrahtungsmuster 33 und dem achten Verdrahtungsmuster 34 und dem vierten Hilfsanschluss 42, das achte Verdrahtungsmuster 34 und den achten Leiter 50 zur achten Hauptelektrode 16 abgetrennt. Danach wird der Impedanzwert des Weges durch Messen des Impedanzwertes zwischen der sechsten Hauptelektrode 14 und der achten Hauptelektrode 16 mit einer Messvorrichtung, wie z. B. einem Impedanzanalysator oder einem LCR-Messgerät, oder durch Berechnen des Impedanzwertes mit einer Berechnungsformel oder einem Berechnungswerkzeug erhalten.
  • 6 ist eine graphische Darstellung, die die Simulationsergebnisse der Signalformen zum Zeitpunkt des zweiten Einschaltens in der in den 4 und 5 gezeigten Konfiguration und der in 1 und 2 gezeigten ersten Ausführungsform der Erfindung vergleicht. Im Stand der Technik (der in den 4 und 5 gezeigten Konfiguration) ist ersichtlich, dass die Schwingung der Gate-Spannung Vge_H des oberen Arms aufgrund der selbsterregten Schwingung groß ist und der Schaltelementstrom Ic_H des oberen Arms und eine Schaltelementspannung Vce_H des oberen Arms außerdem im hohen Maße schwingen.
  • Andererseits ist ersichtlich, dass in der ersten Ausführungsform der Erfindung die Schwingung der Gate-Spannung Vge_H des oberen Arms aufgrund der selbsterregten Schwingung verringert werden kann und die Schwingung des Schaltelementstroms Ic_H des oberen Arms und der Schaltelementspannung Vce_H des oberen Arms außerdem verringert werden können.
  • Hier gibt die Verringerung der Schwingung der Gate-Spannung an, dass die Gate-Spannung innerhalb eines Bereichs von +20 V bis -20 V verringert wird, selbst wenn die Schwingung der Gate-Spannung überlagert wird, falls das Schaltelement ein IGBT ist.
  • Weil die Wirkung des Überbrückens des Resonanzstroms Ir höher ist, wenn die Impedanz des zwölften Leiters 54 so viel wie möglich verringert ist, ist der zwölfte Leiter 54 vorzugsweise durch mehrere Leiter in einem kurzen Abstand implementiert. Der zwölfte Leiter 54 kann ein Leiter sein, der Elektroden elektrisch verbinden kann, wie z. B. ein Aluminiumdraht, ein Kupferdraht und eine Kupferleitung.
  • Zweite Ausführungsform
  • Eine Konfiguration gemäß einer zweiten Ausführungsform der Erfindung wird mit Bezug auf 7 beschrieben. 7 ist eine Draufsicht, die die Konfiguration gemäß der zweiten Ausführungsform der Erfindung zeigt. Ein Unterschied zwischen 1 und 7 ist nur das Vorhandensein oder Fehlen des zwölften Leiters 54 und des dreizehnten Leiters 55. In der zweiten Ausführungsform der Erfindung sind das erste Hauptelektroden-Verdrahtungsmuster 9 und das dritte Hauptelektroden-Verdrahtungsmuster 11 durch den dreizehnten Leiter 55 verbunden. Ähnlich zu der sechsten Hauptelektrode 14 und der achten Hauptelektrode 16 sind die Potentiale des ersten Hauptelektroden-Verdrahtungsmusters 9 und des dritten Hauptelektroden-Verdrahtungsmusters 11 die Mittelpunktpotentiale des 2-in-1-Moduls der Erfindung. Deshalb ist es außerdem in der Konfiguration nach 7 möglich, die gleiche Wirkung des Verringerns der Schwingung der Gate-Spannung wie die der Konfiguration, in der die sechste Hauptelektrode 14 und die achte Hauptelektrode 16 nach 1 durch den zwölften Leiter 54 verbunden sind, zu erhalten.
  • Im Vergleich zur ersten Ausführungsform kann in der zweiten Ausführungsform die Verdrahtungsinduktivität des Leiters, der die Hauptelektroden verbindet, verringert werden, weil ein Abstand zwischen den zu verbindenden Hauptelektroden kurz ist. Weil zusätzlich eine Fläche der anzuschließenden Hauptelektrode der zweiten Ausführungsform größer als die der ersten Ausführungsform ist, sind die Anzahl der parallelen Leiter und eine Dicke der Leiter vergrößert, wobei die Verdrahtungsinduktivität der Leiter leicht verringert wird. Wie oben beschrieben worden ist, ist die Wirkung des Überbrückens des Resonanzstroms Ir höher, wenn die Impedanz des Leiters, der die Hauptelektroden verbindet, so viel wie möglich verringert ist.
  • Dritte Ausführungsform
  • Eine Konfiguration gemäß einer dritten Ausführungsform der Erfindung wird bezüglich der 8 bis 10 beschrieben. 8 ist eine Draufsicht, die die Konfiguration gemäß der dritten Ausführungsform der Erfindung zeigt. Ein Unterschied zwischen 1 und 8 ist nur das Vorhandensein oder Fehlen des zwölften Leiters 54 und der elektrischen Widerstände 106. In der dritten Ausführungsform der Erfindung sind die elektrischen Widerstände 106 innerhalb eines Weges von der zweiten Hauptelektrode 10 durch den fünften Leiter 47, das fünfte Verdrahtungsmuster 31, einen Verbindungspunkt zwischen der Verdrahtung zwischen dem fünften Verdrahtungsmuster 31 und dem sechsten Verdrahtungsmuster 32 und dem dritten Hilfsanschluss 41, das sechste Verdrahtungsmuster 32 und den sechsten Leiter 48 zur vierten Hauptelektrode 12 verbunden. Es ist ein Zweck des Anschlusses des elektrischen Widerstands 106, den Impedanzwert zwischen der zweiten Hauptelektrode 10 und der vierten Hauptelektrode 12 zu erhöhen, um die LC-Resonanzströme Ir zu verringern.
  • 9 zeigt ein Ersatzschaltbild der dritten Ausführungsform der Erfindung und zeigt die Wege der LC-Resonanzströme Ir. Wie in 6 gezeigt ist, nimmt während des Ansteuerns des oberen Arms, wenn der Impedanzwert zwischen der zweiten Hauptelektrode 10 und der vierten Hauptelektrode 12, die zu dem Weg zwischen 3GL und 4GL und dem Weg zwischen 3EL und 4EL nicht parallel sind, die die Gate-Verdrahtungen des oberen Arms sind, verringert wird, die Schwingung der Gate-Spannung des oberen Arms zu.
  • Deshalb werden in der vorliegenden Ausführungsform, wie in 8 gezeigt ist, umgekehrt die elektrischen Widerstände 106 zwischen der zweiten Hauptelektrode 10 und der vierten Hauptelektrode 12 angeschlossen, um den Impedanzwert zu erhöhen und dadurch die Schwingung der Gate-Spannung des oberen Arms zu verringern. Wie in 9 gezeigt ist, wird der LC-Resonanzstrom Ir verringert, weil die elektrischen Widerstände 106 in den Weg des LC-Resonanzstroms Ir eingefügt sind, wobei die durch die Gate-Verdrahtungen des oberen Arms fließenden Resonanzströme Ir verringert werden, so dass die Schwingung der Gate-Spannung des oberen Arms verringert werden kann.
  • 10 ist eine graphische Darstellung, die die Simulationsergebnisse der Signalformen zum Zeitpunkt des zweiten Einschaltens in der in den 4 und 5 gezeigten Konfiguration und der dritten Ausführungsform der Erfindung vergleicht. In der dritten Ausführungsform der Erfindung ist ersichtlich, dass im Vergleich zum Stand der Technik (der in den 4 und 5 gezeigten Konfiguration) die Schwingung der Gate-Spannung Vge_H des oberen Arms aufgrund der selbsterregten Schwingung verringert werden kann, wobei die Schwingung des Schaltelementstroms lc_H des oberen Arms und der Schaltelementspannung Vce_H des oberen Arms außerdem verringert werden kann.
  • Ein durch den elektrischen Widerstand 106 erhöhter Gate-Widerstandswert kann die Schwingung der Gate-Spannung verringern, ohne die Schaltverluste aufgrund des Einfügens des elektrischen Widerstands 106 zu erhöhen, indem ein eingebauter Gate-Widerstandswert des (nicht gezeigten) Schaltelements oder ein externer Gate-Widerstandswert des Leistungshalbleitermoduls verringert wird.
  • Der Impedanzwert zwischen der zweiten Hauptelektrode 10 und der vierten Hauptelektrode 12 kann durch das Einfügen einer Induktivität anstelle des elektrischen Widerstands 106, absichtliches Vergrößern der Verdrahtungslänge zwischen dem fünften Verdrahtungsmuster 31 und dem sechsten Verdrahtungsmuster 32 oder dergleichen erhöht werden.
  • Weil in der dritten Ausführungsform der die Hauptelektroden verbindende Leiter nicht erforderlich ist, kann die dritte Ausführungsform implementiert sein, ohne dass sie durch die Montageanordnung eines Schaltelements, einer Diode oder dergleichen auf einem Isoliersubstrat beeinflusst ist.
  • Vierte Ausführungsform
  • Eine Konfiguration gemäß einer vierten Ausführungsform der Erfindung wird bezüglich der 11 und 12 beschrieben. 11 zeigt eine Draufsicht der Konfiguration gemäß der vierten Ausführungsform der Erfindung. Die vierte Ausführungsform der Erfindung ist eine Kombination aus der ersten Ausführungsform und der zweiten Ausführungsform.
  • Die Anzahl der parallelen Leiter des dreizehnten Leiters 55 ist jedoch erhöht, um die Verdrahtungsinduktivität des Leiters zu verringern. 11 zeigt ein Beispiel, bei dem drei dreizehnte Leiter 55 vorgesehen sind. Zusätzlich sind die sechste Hauptelektrode 14 und die achte Hauptelektrode 16 nicht direkt unter Verwendung des zwölften Leiters 54 miteinander verbunden, sondern sie sind über eine Verdrahtung 107, ein Verdrahtungsmuster 109, ein Verdrahtungsmuster 110 und eine Verdrahtung 108 miteinander verbunden.
  • Diese Konfiguration basiert auf einer Annahme, dass es zwischen der sechsten Hauptelektrode 14 und der achten Hauptelektrode 16 hinsichtlich des Anbringens eine Struktur gibt und die sechste Hauptelektrode 14 und die achte Hauptelektrode 16 nicht direkt durch den zwölften Leiter 54 verbunden sein können.
  • 12 zeigt ein Ersatzschaltbild der vierten Ausführungsform der Erfindung und ein Beispiel der Verbindung mit einer externen Schaltung. In der vierten Ausführungsform der Erfindung sind zwei Wege des zwölften Leiters 54 und des dreizehnten Leiters 55 parallel zu dem Weg zwischen 3GL und 4GL und dem Weg zwischen 3EL und 4EL hinzugefügt, die die Gate-Verdrahtungen des oberen Arms sind. Im Ergebnis kann der Resonanzstrom Ir, der durch die Gate-Verdrahtungen des Arms fließt, im Vergleich zu dem Fall, in dem die Leiter einzeln angeschlossen sind, weiter verringert werden, wobei die Wirkung des Verringerns der Schwingung der Gate-Spannung des oberen Arms verbessert werden kann.
  • Um die Anzahl der Herstellungsschritte des Leistungshalbleitermoduls gemäß der Erfindung so viel wie möglich zu verringern, ist es erwünscht, die Anzahl der Verbindungsleiter zwischen den Hauptelektroden zu minimieren, wobei es aber unter einer Bedingung, unter der die Schwingung der Gate-Spannung wahrscheinlicher auftritt als die Simulationsbedingungen nach den 6 und 10, wirksam ist, Maßnahmen durch das Vergrößern der Anzahl der Verbindungsleiter zwischen den Hauptelektroden wie in der vierten Ausführungsform zu ergreifen.
  • Fünfte Ausführungsform
  • Eine Konfiguration gemäß einer fünften Ausführungsform der Erfindung wird bezüglich der 13 und 14 beschrieben. 13 zeigt eine Draufsicht der Konfiguration gemäß der fünften Ausführungsform der Erfindung. Die fünfte Ausführungsform der Erfindung ist eine Kombination aus der dritten Ausführungsform und der vierten Ausführungsform. 13 ist eine graphische Darstellung, in der die elektrischen Widerstände 106 zu 11 hinzugefügt sind. Wie oben beschrieben worden ist, kann durch das Hinzufügen der elektrischen Widerstände 106 der Impedanzwert zwischen der zweiten Hauptelektrode 10 und der vierten Hauptelektrode 12 erhöht werden.
  • 14 zeigt ein Ersatzschaltbild der fünften Ausführungsform der Erfindung und ein Beispiel der Verbindung mit einer externen Schaltung. Durch das Hinzufügen der elektrischen Widerstände 106 wird der LC-Resonanzstrom Ir im Vergleich zur vierten Ausführungsform weiter verringert und wird der durch die Gate-Verdrahtungen des oberen Arms fließende Resonanzstrom Ir verringert, so dass die Wirkung des Verringerns der Schwingung der Gate-Spannung des oberen Arms verbessert werden kann.
  • Die Beschreibung aller Kombinationen der Verbindung zwischen den Hauptelektroden durch die Leiter und des Einfügens der elektrischen Widerstände wird weggelassen, wobei es aber überflüssig ist, zu sagen, dass die Wirkung des Verringerns der Schwingung der Gate-Spannung in allen einer Kombination, in der eine Ausführungsform aus den drei Ausführungsformen der ersten Ausführungsform bis zur dritten Ausführungsform ausgewählt ist, einer Kombination, in der zwei Ausführungsformen aus den drei Ausführungsformen ausgewählt sind, und einer Kombination, in der drei Ausführungsformen aus den drei Ausführungsformen ausgewählt sind, erhalten werden kann.
  • Sechste Ausführungsform
  • 15 zeigt eine Konfiguration gemäß einer sechsten Ausführungsform der Erfindung. Die sechste Ausführungsform der Erfindung ist ein Umsetzungssystem elektrischer Leistung (eine Umsetzungsvorrichtung für elektrische Leistung) 152, in dem das Leistungshalbleitermodul 144 gemäß der Erfindung angebracht ist. In 15 ist ein Dreiphasen-Wechselrichter durch drei Leistungshalbleitermodule 144 gemäß der Erfindung und unter Verwendung der DC-Leistungsversorgung 84 als eine Leistungsversorgung ausgebildet.
  • Jeder der Mittelpunktpotentialanschlüsse der Leistungshalbleitermodule 144 gemäß der Erfindung ist mit einem Motor 146 verbunden, der eine Last ist. Eine Steuervorrichtung 145 berechnet die an die drei Leistungshalbleitermodule 144 anzulegenden Gate-Spannungswerte basierend auf den durch die Stromsensoren (147, 148, 149) detektierten Informationen über die Dreipasenströme (lu, Iv, Iw) des Motors 146 und einer durch einen Drehzahldetektor 150 detektierten Drehzahl (co) des Motors 146 und gibt die Gate-Spannungswerte an die Hilfsanschlüsse der jeweiligen Leistungshalbleitermodule 144 aus.
  • Weil das Leistungshalbleitermodul 144 gemäß der Erfindung die Schwingung der Gate-Spannung verringern kann, ohne den Gate-Widerstandswert zu erhöhen, kann der Schaltverlust des Leistungshalbleitermoduls im Vergleich zum Stand der Technik verringert werden. Deshalb ist es durch das Anbringen des Leistungshalbleitermoduls 144 gemäß der Erfindung in einer Umsetzungsschaltung 151 elektrischer Leistung des Umsetzungssystems elektrischer Leistung (der Umsetzungsvorrichtung für elektrische Leistung) 152 möglich, ein Umsetzungssystem elektrischer Leistung (eine Umsetzungsvorrichtung für elektrische Leistung) mit höherem Wirkungsgrad im Vergleich zum Stand der Technik zu bilden.
  • Die Erfindung ist nicht auf die obenerwähnten Ausführungsformen eingeschränkt und enthält verschiedene Modifikationen. Die obigen Ausführungsformen sind z. B. für das leichte Verständnis der Erfindung ausführlich beschrieben worden und sind nicht notwendigerweise auf jene eingeschränkt, die alle oben beschriebenen Konfigurationen enthalten. Zusätzlich kann ein Teil einer Konfiguration einer Ausführungsform durch eine Konfiguration einer weiteren Ausführungsform ersetzt werden und kann eine Konfiguration einer weiteren Ausführungsform zu einer Konfiguration einer Ausführungsform hinzugefügt werden. Ferner kann zu einem Teil der Konfiguration jeder Ausführungsform eine weitere Konfiguration hinzugefügt werden und kann der Teil der Konfiguration gelöscht oder durch eine weitere Konfiguration ersetzt werden.
  • Bezugszeichenliste
    • 1
    erstes Isoliersubstrat,
    2
    zweites Isoliersubstrat,
    3
    drittes Isoliersubstrat,
    4
    viertes Isoliersubstrat,
    5
    erstes Schaltelement,
    6
    zweites Schaltelement,
    7
    drittes Schaltelement,
    8
    viertes Schaltelement,
    9
    erstes Hauptelektroden-Verdrahtungsmuster,
    10
    zweite Hauptelektrode,
    11
    drittes Hauptelektroden-Verdrahtungsmuster,
    12
    vierte Hauptelektrode,
    13
    fünftes Hauptelektroden-Verdrahtungsmuster,
    14
    sechste Hauptelektrode,
    15
    siebentes Hauptelektroden-Verdrahtungsmuster,
    16
    achte Hauptelektrode,
    17
    Gate-Elektrode des ersten Schaltelements,
    18
    Gate-Elektrode des zweiten Schaltelements,
    19
    Gate-Elektrode des dritten Schaltelements,
    20
    Gate-Elektrode des vierten Schaltelements,
    21
    erster Hauptanschluss,
    22
    zweiter Hauptanschluss,
    23
    dritter Hauptanschluss,
    24
    vierter Hauptanschluss,
    25
    fünfter Hauptanschluss,
    26
    sechster Hauptanschluss,
    27
    erstes Verdrahtungsmuster,
    28
    zweites Verdrahtungsmuster,
    29
    drittes Verdrahtungsmuster,
    30
    viertes Verdrahtungsmuster,
    31
    fünftes Verdrahtungsmuster,
    32
    sechstes Verdrahtungsmuster,
    33
    siebentes Verdrahtungsmuster,
    34
    achtes Verdrahtungsmuster,
    35
    erstes gemeinsames Verdrahtungsmuster des unteren Arms,
    36
    zweites gemeinsames Verdrahtungsmuster des unteren Arms,
    37
    erstes gemeinsames Verdrahtungsmuster des oberen Arms,
    38
    zweites gemeinsames Verdrahtungsmuster des oberen Arms,
    39
    erster Hilfsanschluss,
    40
    zweiter Hilfsanschluss,
    41
    dritter Hilfsanschluss,
    42
    vierter Hilfsanschluss,
    43
    erster Leiter,
    44
    zweiter Leiter,
    45
    dritter Leiter,
    46
    vierter Leiter,
    47
    fünfter Leiter,
    48
    sechster Leiter,
    49
    siebenter Leiter,
    50
    achter Leiter,
    51
    neunter Leiter,
    52
    zehnter Leiter,
    54
    zwölfter Leiter,
    55
    dreizehnter Leiter,
    56
    erste Verdrahtung zwischen dem ersten Verdrahtungsmuster 27 und dem ersten gemeinsamen Verdrahtungsmuster 35 des unteren Arms,
    57
    zweite Verdrahtung zwischen dem zweiten Verdrahtungsmuster 28 und dem ersten gemeinsamen Verdrahtungsmuster 35 des unteren Arms,
    58
    erste Verdrahtung zwischen dem dritten Verdrahtungsmuster 29 und dem ersten gemeinsamen Verdrahtungsmuster 37 des oberen Arms,
    59
    zweite Verdrahtung zwischen dem vierten Verdrahtungsmuster 30 und dem ersten gemeinsamen Verdrahtungsmuster 37 des oberen Arms,
    60
    erste Verdrahtung zwischen dem fünften Verdrahtungsmuster 31 und dem zweiten gemeinsamenVerdrahtungsmuster 36 des unteren Arms,
    61
    zweite Verdrahtung zwischen dem sechsten Verdrahtungsmuster 32 und dem zweiten gemeinsamen Verdrahtungsmuster 36 des unteren Arms,
    62
    erste Verdrahtung zwischen dem siebenten Verdrahtungsmuster 33 und dem zweiten gemeinsamen Verdrahtungsmuster 38 des oberen Arms,
    63
    zweite Verdrahtung zwischen dem achten Verdrahtungsmuster 34 und dem zweiten gemeinsamen Verdrahtungsmuster 38 des oberen Arms,
    64
    Verdrahtung zwischen dem ersten gemeinsamen Verdrahtungsmuster 35 des unteren Arms und dem ersten Hilfsanschluss 39,
    65
    Verdrahtung zwischen dem ersten gemeinsamen Verdrahtungsmuster 37 des oberen Arms und dem zweiten Hilfsanschluss 40,
    66
    Verdrahtung zwischen dem zweiten gemeinsamen Verdrahtungsmuster 36 des unteren Arms und dem dritten Hilfsanschluss 41,
    67
    Verdrahtung zwischen dem zweiten gemeinsamen Verdrahtungsmuster 38 des oberen Arms und dem vierten Hilfsanschluss 42,
    68
    Verdrahtung zwischen der zweiten Hauptelektrode 10 und dem zweiten Hauptanschluss 22,
    69
    Verdrahtung zwischen der vierten Hauptelektrode 12 und dem vierten Hauptanschluss 24,
    70
    Verdrahtung zwischen dem fünften Hauptelektroden-Verdrahtungsmuster 13 und dem fünften Hauptanschluss 25,
    71
    Verdrahtung zwischen dem siebenten Hauptelektroden-Verdrahtungsmuster 15 und dem sechsten Hauptanschluss 26,
    72
    erste Diode,
    73
    zweite Diode,
    74
    dritte Diode,
    75
    vierte Diode,
    76
    Anodenelektrode der ersten Diode,
    77
    Anodenelektrode der zweiten Diode,
    78
    Anodenelektrode der dritten Diode,
    79
    Anodenelektrode der vierten Diode,
    80
    Verdrahtung zwischen der zweiten Hauptelektrode 10 und der Anodenelektrode 76 der ersten Diode,
    81
    Verdrahtung zwischen der vierten Hauptelektrode 12 und der Anodenelektrode 77 der zweiten Diode,
    82
    Verdrahtung zwischen der sechsten Hauptelektrode 14 und der Anodelektrode 78 der dritten Diode
    83
    Verdrahtung zwischen der achten Hauptelektrode 16 und der Anodenelektrode 79 der vierten Diode,
    84
    DC-Leistungsversorgung,
    85
    Kondensator,
    86
    erste Verdrahtung zwischen der DC-Leistungsversorgung 84 und dem Kondensator 85,
    87
    erste Verdrahtung zwischen dem fünften Hauptanschluss 25 und dem sechsten Hauptanschluss 26,
    88
    zweite Verdrahtung zwischen dem fünften Hauptanschluss 25 und dem sechsten Hauptanschluss 26,
    89
    Verdrahtung zwischen dem Kondensator 85 und dem Mittelpunkt der ersten Verdrahtung 87 zwischen dem fünften Hauptanschluss 25 und dem sechsten Hauptanschluss 26 und der zweiten Verdrahtung 88 zwischen dem fünften Hauptanschluss 25 und dem sechsten Hauptanschluss 26,
    90
    zweite Verdrahtung zwischen der DC-Leistungsversorgung 84 und dem Kondensator 85,
    91
    erste Verdrahtung zwischen dem zweiten Hauptanschluss 22 und dem vierten Hauptanschluss 24,
    92
    zweite Verdrahtung zwischen dem zweiten Hauptanschluss 22 und dem vierten Hauptanschluss 24,
    93
    Verdrahtung zwischen dem Kondensator 85 und dem Mittelpunkt der ersten Verdrahtung
    91
    zwischen dem zweiten Hauptanschluss 22 und dem vierten Hauptanschluss 24 und der zweiten Verdrahtung
    92
    zwischen dem zweiten Hauptanschluss 22 und dem vierten Hauptanschluss 24,
    94
    erste Verdrahtung zwischen dem ersten Hauptanschluss 21 und dem dritten Hauptanschluss 23,
    95
    zweite Verdrahtung zwischen dem ersten Hauptanschluss 21 und dem dritten Hauptanschluss 23,
    96
    Lastinduktivität (induktive Last),
    98
    erstes Isolier-Untersubstrat,
    99
    zweites Isolier-Untersubstrat,
    100
    Wärmeableitungsmetallplatte,
    101
    Harzgehäuse,
    102
    Gate-Treiber-Leistungsversorgung,
    103
    Gate-Verdrahtungsinduktivität,
    105
    vierzehnter Leiter,
    106
    elektrischer Widerstand,
    107
    Verdrahtung,
    108
    Verdrahtung,
    109
    Verdrahtungsmuster,
    110
    Verdrahtungsmuster,
    111
    elektrostatische Kapazität zwischen der ersten Hauptelektrode und der zweiten Hauptelektrode 10,
    112
    elektrostatische Kapazität zwischen der ersten Hauptelektrode und der Gate-Elektrode 17 des ersten Schaltelements,
    113
    elektrostatische Kapazität zwischen der Gate-Elektrode 17 des ersten Schaltelements und der zweiten Hauptelektrode 10,
    114
    Bondfläche,
    115
    Bondfläche,
    121
    elektrostatische Kapazität zwischen der dritten Hauptelektrode und der vierten Hauptelektrode 12,
    122
    elektrostatische Kapazität zwischen der dritten Hauptelektrode und der Gate-Elektrode 18 des zweiten Schaltelements,
    123
    elektrostatische Kapazität zwischen der Gate-Elektrode 19 des dritten Schaltelements und der vierten Hauptelektrode 12,
    131
    elektrostatische Kapazität zwischen der fünften Hauptelektrode und der sechsten Hauptelektrode 14,
    132
    elektrostatische Kapazität zwischen der fünften Hauptelektrode und der Gate-Elektrode 19 des dritten Schaltelements,
    133
    elektrostatische Kapazität zwischen der Gate-Elektrode 19 des dritten Schaltelements und der sechsten Hauptelektrode 14,
    141
    elektrostatische Kapazität zwischen der siebenten Hauptelektrode und der achten Hauptelektrode 16,
    142
    elektrostatische Kapazität zwischen der siebenten Hauptelektrode und der Gate-Elektrode 20 des vierten Schaltelements,
    143
    elektrostatische Kapazität zwischen der Gate-Elektrode 20 des vierten Schaltelements und der achten Hauptelektrode 16,
    144
    Leistungshalbleitermodul (2-in-1-Modul) gemäß der Erfindung,
    145
    Steuervorrichtung,
    146
    Motor,
    147
    Stromsensor,
    148
    Stromsensor,
    149
    Stromsensor,
    150
    Drehzahldetektor,
    151
    Umsetzungsschaltung für elektrische Leistung,
    152
    Umsetzungssystem elektrischer Leistung (Umsetzungsvorrichtung für elektrische Leistung)
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2009278772 A [0006]

Claims (15)

  1. Leistungshalbleitermodul, das umfasst: ein erstes Schaltelement, das auf einem ersten Isoliersubstrat angebracht ist und eine erste Hauptelektrode, eine zweite Hauptelektrode und eine Gate-Elektrode enthält; ein zweites Schaltelement, das auf einem zweiten Isoliersubstrat angebracht ist und eine dritte Hauptelektrode, eine vierte Hauptelektrode und eine Gate-Elektrode enthält; ein drittes Schaltelement, das auf einem dritten Isoliersubstrat angebracht ist und eine fünfte Hauptelektrode, eine sechste Hauptelektrode und eine Gate-Elektrode enthält; ein viertes Schaltelement, das auf einem vierten Isoliersubstrat angebracht ist und eine siebente Hauptelektrode, eine achte Hauptelektrode und eine Gate-Elektrode enthält; einen ersten Hauptanschluss, der mit der ersten Hauptelektrode elektrisch verbunden ist; einen zweiten Hauptanschluss, der mit der zweiten Hauptelektrode elektrisch verbunden ist; einen dritten Hauptanschluss, der mit der dritten Hauptelektrode elektrisch verbunden ist; einen vierten Hauptanschluss, der mit der vierten Hauptelektrode elektrisch verbunden ist; einen fünften Hauptanschluss, der mit der fünften Hauptelektrode elektrisch verbunden ist; einen sechsten Hauptanschluss, der mit der siebenten Hauptelektrode elektrisch verbunden ist; ein erstes Verdrahtungsmuster, das mit der Gate-Elektrode des ersten Schaltelements elektrisch verbunden ist; ein zweites Verdrahtungsmuster, das mit der Gate-Elektrode des zweiten Schaltelements elektrisch verbunden ist; ein drittes Verdrahtungsmuster, das mit der Gate-Elektrode des dritten Schaltelements elektrisch verbunden ist; ein viertes Verdrahtungsmuster, das mit der Gate-Elektrode des vierten Schaltelements elektrisch verbunden ist; einen ersten Leiter, der die Gate-Elektrode des ersten Schaltelements und das erste Verdrahtungsmuster elektrisch verbindet; einen zweiten Leiter, der die Gate-Elektrode des zweiten Schaltelements und das zweite Verdrahtungsmuster elektrisch verbindet; einen dritten Leiter, der die Gate-Elektrode des dritten Schaltelements und das dritte Verdrahtungsmuster elektrisch verbindet; einen vierten Leiter, der die Gate-Elektrode des vierten Schaltelements und das vierte Verdrahtungsmuster elektrisch verbindet; ein fünftes Verdrahtungsmuster, das mit der zweiten Hauptelektrode elektrisch verbunden ist; ein sechstes Verdrahtungsmuster, das mit der vierten Hauptelektrode elektrisch verbunden ist; ein siebentes Verdrahtungsmuster, das mit der sechsten Hauptelektrode elektrisch verbunden ist; ein achtes Verdrahtungsmuster, das mit der achten Hauptelektrode elektrisch verbunden ist; einen fünften Leiter, der die zweite Hauptelektrode und das fünfte Verdrahtungsmuster elektrisch verbindet; einen sechsten Leiter, der die vierte Hauptelektrode und das sechste Verdrahtungsmuster elektrisch verbindet; einen siebenten Leiter, der die sechste Hauptelektrode und das siebente Verdrahtungsmuster elektrisch verbindet; einen achten Leiter, der die achte Hauptelektrode und das achte Verdrahtungsmuster elektrisch verbindet; einen ersten Hilfsanschluss, der mit dem ersten Verdrahtungsmuster und dem zweiten Verdrahtungsmuster elektrisch verbunden ist; einen zweiten Hilfsanschluss, der mit dem dritten Verdrahtungsmuster und dem vierten Verdrahtungsmuster elektrisch verbunden ist; einen dritten Hilfsanschluss, der mit dem fünften Verdrahtungsmuster und dem sechsten Verdrahtungsmuster elektrisch verbunden ist; einen vierten Hilfsanschluss, der mit dem siebenten Verdrahtungsmuster und dem achten Verdrahtungsmuster elektrisch verbunden ist; einen neunten Leiter, der die erste Hauptelektrode und die sechste Hauptelektrode elektrisch verbindet; und einen zehnten Leiter, der die dritte Hauptelektrode und die achte Hauptelektrode elektrisch verbindet, wobei ein Impedanzwert zwischen der zweiten Hauptelektrode und der vierten Hauptelektrode größer als ein minimaler Impedanzwert unter einem Impedanzwert zwischen der ersten Hauptelektrode und der dritten Hauptelektrode, einem Impedanzwert zwischen der fünften Hauptelektrode und der siebenten Hauptelektrode und einem Impedanzwert zwischen der sechsten Hauptelektrode und der achten Hauptelektrode ist.
  2. Leistungshalbleitermodul nach Anspruch 1, wobei der Impedanzwert zwischen der zweiten Hauptelektrode und der vierten Hauptelektrode gleich einem oder größer als ein Impedanzwert eines Weges von der sechsten Hauptelektrode durch den siebenten Leiter, das siebente Verdrahtungsmuster, einen Verbindungspunkt zwischen der Verdrahtung zwischen dem siebenten Verdrahtungsmuster und dem achten Verdrahtungsmuster und dem vierten Hilfsanschluss, das achte Verdrahtungsmuster und den achten Leiter zur achten Hauptelektrode ist.
  3. Leistungshalbleitermodul nach Anspruch 1, wobei die fünfte Hauptelektrode und die siebente Hauptelektrode durch einen Leiter innerhalb des Leistungshalbleitermoduls elektrisch miteinander verbunden sind.
  4. Leistungshalbleitermodul nach Anspruch 1, wobei die sechste Hauptelektrode und die achte Hauptelektrode durch einen Leiter innerhalb des Leistungshalbleitermoduls elektrisch miteinander verbunden sind.
  5. Leistungshalbleitermodul nach Anspruch 1, wobei die erste Hauptelektrode und die dritte Hauptelektrode durch einen Leiter innerhalb des Leistungshalbleitermoduls elektrisch miteinander verbunden sind.
  6. Leistungshalbleitermodul nach Anspruch 1, wobei ein elektrischer Widerstand innerhalb eines Weges von der zweiten Hauptelektrode durch den fünften Leiter, das fünfte Verdrahtungsmuster, einen Verbindungspunkt zwischen der Verdrahtung zwischen dem fünften Verdrahtungsmuster und dem sechsten Verdrahtungsmuster und dem dritten Hilfsanschluss, das sechste Verdrahtungsmuster und den sechsten Leiter zur vierten Hauptelektrode angeschlossen ist.
  7. Leistungshalbleitermodul nach Anspruch 1, wobei eine Induktivität zwischen einem Weg von der zweiten Hauptelektrode durch den fünften Leiter, das fünfte Verdrahtungsmuster, einen Verbindungspunkt zwischen der Verdrahtung zwischen dem fünften Verdrahtungsmuster und dem sechsten Verdrahtungsmuster und dem dritten Hilfsanschluss, das sechste Verdrahtungsmuster und den sechsten Leiter zur vierten Hauptelektrode angeschlossen ist.
  8. Leistungshalbleitermodul nach Anspruch 1, wobei eine Verdrahtungslänge eines Weges von der zweiten Hauptelektrode durch den fünften Leiter, das fünfte Verdrahtungsmuster, einen Verbindungspunkt zwischen der Verdrahtung zwischen dem fünften Verdrahtungsmuster und dem sechsten Verdrahtungsmuster und dem dritten Hilfsanschluss, das sechste Verdrahtungsmuster und den sechsten Leiter zu der vierten Hauptelektrode größer als eine Verdrahtungslänge eines Weges von der sechsten Hauptelektrode durch den siebenten Leiter, das siebente Verdrahtungsmuster, einen Verbindungspunkt zwischen der Verdrahtung zwischen dem siebenten Verdrahtungsmuster und dem achten Verdrahtungsmuster und dem vierten Hilfsanschluss, das achte Verdrahtungsmuster, und den achten Leiter zur achten Hauptelektrode gemacht ist.
  9. Leistungshalbleitermodul nach Anspruch 4, wobei die fünfte Hauptelektrode und die siebente Hauptelektrode durch einen Leiter innerhalb des Leistungshalbleitermoduls elektrisch miteinander verbunden sind.
  10. Leistungshalbleitermodul nach Anspruch 5, wobei die sechste Hauptelektrode und die achte Hauptelektrode durch einen Leiter innerhalb des Leistungshalbleitermoduls elektrisch miteinander verbunden sind.
  11. Leistungshalbleitermodul nach Anspruch 6, wobei die erste Hauptelektrode und die dritte Hauptelektrode durch einen Leiter innerhalb des Leistungshalbleitermoduls elektrisch miteinander verbunden sind.
  12. Leistungshalbleitermodul nach Anspruch 10, wobei die fünfte Hauptelektrode und die siebente Hauptelektrode durch einen Leiter innerhalb des Leistungshalbleitermoduls elektrisch miteinander verbunden sind.
  13. Leistungshalbleitermodul nach Anspruch 11, wobei die sechste Hauptelektrode und die achte Hauptelektrode durch einen Leiter innerhalb des Leistungshalbleitermoduls elektrisch miteinander verbunden sind.
  14. Leistungshalbleitermodul nach Anspruch 13, wobei die fünfte Hauptelektrode und die siebente Hauptelektrode durch einen Leiter innerhalb des Leistungshalbleitermoduls elektrisch miteinander verbunden sind.
  15. Umsetzungsvorrichtung für elektrische Leistung, die umfasst: das Leistungshalbleitermodul nach einem der Ansprüche 1 bis 14.
DE112019006529.7T 2019-01-30 2019-10-11 Leistungshalbleitermodul und umsetzungsvorrichtung für elektrische leistung, die es verwendet Pending DE112019006529T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019-013947 2019-01-30
JP2019013947A JP6962945B2 (ja) 2019-01-30 2019-01-30 パワー半導体モジュールおよびそれを用いた電力変換装置
PCT/JP2019/040229 WO2020158057A1 (ja) 2019-01-30 2019-10-11 パワー半導体モジュールおよびそれを用いた電力変換装置

Publications (1)

Publication Number Publication Date
DE112019006529T5 true DE112019006529T5 (de) 2021-09-16

Family

ID=71842435

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112019006529.7T Pending DE112019006529T5 (de) 2019-01-30 2019-10-11 Leistungshalbleitermodul und umsetzungsvorrichtung für elektrische leistung, die es verwendet

Country Status (3)

Country Link
JP (1) JP6962945B2 (de)
DE (1) DE112019006529T5 (de)
WO (1) WO2020158057A1 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117378047A (zh) * 2021-12-27 2024-01-09 富士电机株式会社 半导体模块
EP4243070A1 (de) 2022-03-11 2023-09-13 Hitachi Energy Switzerland AG Leistungsmodul und verfahren zum herstellen eines lesitungsmoduls
EP4278383A1 (de) * 2022-03-29 2023-11-22 Hitachi Energy Switzerland AG Leistungsmodul und verfahren zur montage eines leistungsmoduls
CN115346948B (zh) * 2022-10-14 2023-04-07 吉光半导体(绍兴)有限公司 一种半桥模块

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009278772A (ja) 2008-05-14 2009-11-26 Toyota Industries Corp インバータモジュール

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007234690A (ja) * 2006-02-28 2007-09-13 Hitachi Ltd パワー半導体モジュール
JP5637944B2 (ja) * 2011-06-29 2014-12-10 株式会社 日立パワーデバイス パワー半導体モジュール
WO2018056213A1 (ja) * 2016-09-23 2018-03-29 三菱電機株式会社 電力用半導体モジュール及び電力用半導体装置
JP6769350B2 (ja) * 2017-03-08 2020-10-14 株式会社デンソー 半導体スイッチの駆動装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009278772A (ja) 2008-05-14 2009-11-26 Toyota Industries Corp インバータモジュール

Also Published As

Publication number Publication date
JP6962945B2 (ja) 2021-11-05
WO2020158057A1 (ja) 2020-08-06
JP2020124030A (ja) 2020-08-13

Similar Documents

Publication Publication Date Title
DE112019006529T5 (de) Leistungshalbleitermodul und umsetzungsvorrichtung für elektrische leistung, die es verwendet
DE112013001234B4 (de) Leistungshalbleitermodul und Energieumsetzungseinrichtung
DE102016207543B4 (de) Halbleitervorrichtungen
DE102015224431B4 (de) Halbleiterbauelement
DE102016215889B4 (de) Halbleitervorrichtung, intelligentes Leistungsmodul und Leistungswandlervorrichtung
DE102016204884A1 (de) Halbleitermodul, Energiewandlungsvorrichtung und Verfahren zur Herstellung des Halbleitermoduls
DE102017220212B4 (de) Halbleitervorrichtung und elektrische Leistungswandlungsvorrichtung
DE102013101857A1 (de) Halbleitermodul mit Schaltelementen
DE102011004898A1 (de) Halbleitervorrichtung
DE112018000701T5 (de) Leistungshalbleitermodul und leistungswandlervorrichtung
DE102017116434A1 (de) Signalstiftbaugruppe für ein leistungsmodul für mehrere vorrichtungen
DE112015000245T5 (de) Halbleitermodul
DE112015005718T5 (de) Leistungswandlungsvorrichtung
DE112018004716T5 (de) Steuerschaltung und Leistungsumwandlungsvorrichtung
DE112014006353T5 (de) Leistungshalbleitermodul
DE112017004776T5 (de) Leistungshalbleitermodul und leistungshalbleiteranordnung
DE112015001270T5 (de) Halbleitervorrichtung und Sammelschiene
DE112016005574B4 (de) Halbleitermodule
DE112015002272T5 (de) Sic leistungsmodule mit hohem strom und niedrigen schaltverlusten
DE112016003111T5 (de) Leistungs-halbleitermodul
EP2814308B1 (de) 3-Level-Stromrichtereinrichtung
DE102017213288A1 (de) Halbleitermodul, Halbleitervorrichtung und elektrische Leistungsvorrichtung
DE112020002901T5 (de) Leistungshalbleitermodul
DE112013007243T5 (de) Halbleitervorrichtung
DE102017209292A1 (de) Halbleitervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed