DE112019004871T5

DE112019004871T5 - Adaptive Abtastratenreduktion für digitale IQ-Sender

Info

Publication number: DE112019004871T5
Application number: DE112019004871.6T
Authority: DE
Inventors: Christoph Angerer; Alexander Klinkan; Peter Plechinger
Original assignee: Intel Corp
Current assignee: Intel Corp
Priority date: 2018-09-28
Filing date: 2019-08-28
Publication date: 2021-12-02
Also published as: US10447245B1; WO2020068339A1

Abstract

Ein Kommunikationssystem, das die adaptive Abtastratenreduktion (ASRR) verwendet, ist offenbart. Das System umfasst ein digitales Front-End (DFE) und eine Radiofrequenz- (RF-) Schnittstelle. Das DFE ist ausgebildet, ein Basisbandsignal zu empfangen, reduzierte Performanceparameter für das Basisbandsignal zu identifizieren, eine Abtastrate für das Basisbandsignal basierend auf den reduzierten Performanceparametern zu reduzieren und ein digitales Schnittstellensignal unter Verwendung der reduzierten Abtastrate zu erzeugen. Die RF-Schnittstelle ist ausgebildet, ein analoges TX-Signal aus dem digitalen Schnittstellensignal zu erzeugen.

Description

BEZUGNAHME AUF VERWANDTE ANMELDUNG
Diese Anmeldung beansprucht die Priorität der US-Patentanmeldung Nr. 16/146,399 , eingereicht am 28. September 2018, deren Inhalt hierin durch Bezugnahme vollständig aufgenommen ist.
GEBIET
Verschiedene Ausführungsbeispiele betreffen im Allgemeinen das Gebiet der drahtlosen Kommunikation.
HINTERGRUND
Drahtlose Kommunikationssysteme stellen die Kommunikation zwischen Vorrichtungen bereit.
Die Kommunikation nutzt eine große Anzahl von Ressourcen umfassend Bandbreite, physische Ressourcen, Komplexität, Leistung und Ähnliches. Für die ständig wachsenden Kommunikationsanforderungen sind begrenzte Ressourcen verfügbar.
Benötigt werden Techniken, um die Nutzung von Ressourcen zu erleichtern, wie beispielsweise Leistungsverbrauch für die drahtlose Kommunikation.
Figurenliste

1 stellt gemäß einem Aspekt eine beispielhafte Benutzerendvorrichtung dar.
2 stellt gemäß einem Aspekt einen beispielhafte Basisstations- oder Infrastrukturequipment-Funkkopf dar.
3A und 3B stellen Aspekte eines beispielhaften Funk-Front-End-Moduls dar.
4A stellt gemäß einigen Aspekten eine beispielhafte Millimeterwellen-Kommunikationsschaltungsanordnung 400 dar.
4B und 4C stellen in 4A in einigen Aspekten Beispiele für eine Sendeschaltungsanordnung dar.
4D stellt in 4A gemäß einigen Aspekten eine beispielhafte Radiofrequenz-Schaltungsanordnung dar.
4E stellt in 4A gemäß einigen Aspekten eine beispielhafte Empfangsschaltungsanordnung dar.
5 ist gemäß einigen Ausführungsbeispielen und/oder Aspekten eine Anordnung für ein Sende-/Sender- (TX-) System.
6 ist gemäß einigen Ausführungsbeispielen ein Diagramm, das eine Anordnung für ein Sender/Sender-System darstellt.
7 ist gemäß einigen Ausführungsbeispielen ein Diagramm, das beispielhafte Signale und Abtastraten darstellt, die erhalten werden können.
8 ist gemäß einigen Ausführungsbeispielen ein Diagramm, das eine Schatten-Live-Registerschaltungsanordnung darstellt.
9 ist gemäß einigen Ausführungsbeispielen ein Graph, der beispielhafte Abtastraten unter Verwendung eines TX-Kommunikationssystems mit ASRR darstellt.
10 ist ein Graph, der eine erste Simulation eines Übergangs zwischen zwei Abtastraten zu einem Zeitpunkt anzeigt.
11 ist ein Graph, der eine zweite Simulation eines Übergangs zwischen zwei Abtastraten zu einem Zeitpunkt anzeigt.
12 ist gemäß einigen Ausführungsbeispielen oder Aspekten ein Flussdiagramm, das ein Verfahren zum Betreiben eines TX-Systems mit ASRR darstellt.

DETAILLIERTE BESCHREIBUNG
Die vorliegende Offenbarung wird nun Bezug nehmend auf die beiliegenden gezeichneten Figuren beschrieben, wobei gleiche Bezugszeichen verwendet werden, um durchgehend auf gleiche Elemente Bezug zu nehmen, und wobei die dargestellten Strukturen und Vorrichtungen nicht notwendigerweise maßstabsgetreu gezeichnet sind. Die gleichen Bezugszeichen können in unterschiedlichen Zeichnungen verwendet werden, um die gleichen oder ähnliche Elemente zu identifizieren. In der folgenden Beschreibung werden spezifische Details zu Erklärungszwecken und nicht einschränkend ausgeführt, wie beispielsweise bestimmte Strukturen, Architekturen, Schnittstellen, Techniken etc. um ein tiefgreifendes Verständnis der verschiedenen Aspekte von verschiedenen Ausführungsbeispielen bereitzustellen. Für Fachleute auf dem Gebiet, die den Vorteil der vorliegenden Offenbarung haben, ist es jedoch offensichtlich, dass die verschiedenen Aspekte der verschiedenen Ausführungsbeispiele bei anderen Beispielen, die von diesen spezifischen Details abweichen, in der Praxis ausgeführt werden können. In bestimmten Fällen werden Beschreibungen von bekannten Vorrichtungen, Schaltungen und Verfahren weggelassen, um die Beschreibung der verschiedenen Ausführungsbeispiele nicht mit unnötigen Details zu verunklaren. Ausführungsbeispiele hierin betreffen möglicherweise RAN1, RAN2, 5G und Ähnliches.
Nach hiesigem Gebrauch sollen die Begriffe „Komponente“, „System“, „Schnittstelle“ und Ähnliches eine computerbezogene Entität, Hardware, Software (z. B. in Ausführung) und/oder Firmware betreffen. Zum Beispiel kann eine Komponente ein Prozessor, ein auf einem Prozessor laufender Prozess, eine Steuerung, ein Objekt, ein ausführbares Programm, ein Programm, eine Speichervorrichtung (storage) und/oder ein Computer mit einer Verarbeitungsvorrichtung sein. Zur Veranschaulichung können eine Anwendung, die auf einem Server läuft, und der Server ebenfalls eine Komponente sein. Eine oder mehrere Komponenten können innerhalb eines Prozesses vorliegen und eine Komponente kann sich auf einem Computer befinden und/oder zwischen zwei oder mehr Computern verteilt sein. Ein Satz von Elementen oder ein Satz von anderen Komponenten kann hierin beschrieben sein, wobei der Begriff „Satz“ als „ein oder mehrere“ ausgelegt werden kann.
Ferner können diese Komponenten von verschiedenen computerlesbaren Speichermedien ausführen, die verschiedene Datenstrukturen aufweisen, die darauf gespeichert sind, wie zum Beispiel mit einem Modul. Die Komponenten können via lokaler und/oder entfernter Prozesse kommunizieren, wie zum Beispiel gemäß einem Signal, das ein oder mehrere Datenpakete aufweist (z. B. Daten von einer Komponente, die mit einer anderen Komponente in einem lokalen System, verteilten System und/oder über ein Netzwerk, wie zum Beispiel das Internet, ein lokales Netz, ein weites Netz oder ein ähnliches Netz mit anderen Systemen über das Signal interagiert).
Als ein anderes Beispiel kann eine Komponente eine Vorrichtung mit einer spezifischen Funktionalität sein, die durch mechanische Teile bereitgestellt wird, die durch eine elektrische oder elektronische Schaltungsanordnung betrieben wird, wobei die elektrische oder elektronische Schaltungsanordnung durch eine Software-Anwendung oder eine Firmware-Anwendung betrieben werden kann, die durch einen oder mehrere Prozessoren ausgeführt wird. Der eine oder die mehreren Prozessoren können intern oder extern zu der Vorrichtung sein und können zumindest einen Teil der Software- oder Firmware-Anwendung ausführen. Als wiederum ein anderes Beispiel kann eine Komponente eine Vorrichtung sein, die eine spezifische Funktionalität durch elektronische Komponenten ohne mechanische Teile bereitstellt; die elektronischen Komponenten können einen oder mehrere Prozessoren darin umfassen, um Software und/oder Firmware auszuführen, die zumindest teilweise die Funktionalität der elektronischen Komponenten verleiht/en.
Eine Verwendung des Wortes beispielhaft soll Konzepte auf eine konkrete Weise darlegen. Gemäß der Verwendung in dieser Anwendung ist der Begriff „oder“ als ein einschließendes „oder“ anstatt eines ausschließenden „oder“ zu verstehen. Das heißt, wenn es nicht anderweitig angegeben oder aus dem Kontext offensichtlich ist, soll „X verwendet A oder B“ irgendeine der natürlichen inklusiven Permutationen umfassen. Das heißt, wenn X verwendet A; X verwendet B; oder X verwendet sowohl A als auch B, dann ist „X verwendet A oder B“ im Rahmen irgendwelcher der vorangehenden Fälle erfüllt. Zusätzlich sind die unbestimmten Artikel „ein,e,s,“ gemäß der Verwendung in dieser Anmeldung und den beigefügten Ansprüchen im Allgemeinen als „ein oder mehrere“ zu verstehen, sofern dies nicht anderweitig angegeben ist oder aus dem Zusammenhang eindeutig hervorgeht, dass sie auf eine Singularform gerichtet sind. Ferner, insoweit die Ausdrücke „umfassen“, „umfasst“, „haben“, „hat“, „mit“ oder Varianten derselben entweder in der detaillierten Beschreibung und den Ansprüchen verwendet werden, sollen solche Ausdrücke umfassend sein, auf eine Weise ähnlich zu dem Ausdruck „aufweisen“.
Gemäß hiesiger Verwendung kann der Ausdruck „Schaltungsanordnung“ eine anwendungsspezifische integrierte Schaltung (ASIC; Application Specific Integrated Circuit), eine elektronische Schaltung, einen Prozessor (gemeinschaftlich verwendet, dediziert oder Gruppe) und/oder einen Speicher (memory) (gemeinschaftlich verwendet, dediziert oder Gruppe), die ein oder mehrere Software- oder Firmware-Programme ausführen, eine kombinatorische Logikschaltung und/oder andere geeignete Hardware-Komponenten, die die beschriebene Funktionalität bereitstellen, bezeichnen, Teil davon sein oder umfassen. Bei einigen Ausführungsbeispielen kann die Schaltungsanordnung implementiert sein in, oder der Schaltungsanordnung zugeordnete Funktionen können implementiert sein durch ein oder mehrere Software- oder Firmware-Module. Bei einigen Ausführungsbeispielen kann die Schaltungsanordnung eine Logik aufweisen, die zumindest teilweise in Hardware betrieben werden kann.
Es wird darauf hingewiesen, dass Basisstationen UEs auf eine bestimmte Übertragungsbandbreite konfigurieren, unabhängig von den zugewiesenen Ressourcenblöcken (Rbs; resource blocks). Ebenso hängen die Abtastraten in dem digitalen Front-End (DFE) eines volldigitalen Inphase-Quadratur- (IQ-) Radiofrequenz- (RF-; radio frequency) Senders von der konfigurierten Übertragungsbandbreite ab, während die effektive Bandbreite, die durch die Anzahl und spektrale Lage der RBs definiert ist, nicht berücksichtigt wird. Somit ist der Leistungsverbrauch unabhängig von den tatsächlich zugewiesenen Ressourcenblöcken.
Adaptive Abtastratenreduktion (ASRR; Adaptive Sample Rate Reduction) ist ein Ansatz, um diesen Nachteil zu beheben. Er ermöglicht eine Reduzierung des Leistungsverbrauchs durch Reduzieren der Abtastrate in den digitalen IQ-RF-Sendern, wenn nur eine kleine Anzahl von konfigurierten Ressourcenblöcken verwendet wird. Der Ansatz konzentriert sich auf Blöcke mit hohem Leistungsverbrauch, die mit den höheren Abtastraten in dem DFE (in Richtung des RFDAC) laufen. Zusätzlich kann der Ansatz für eine geringere Sende- (TX-) Ausgangsleistung aktiviert werden, wenn die Performance von Filtern und Aufwärtsabtastern weniger entscheidend ist. Dadurch ermöglicht sie einen geringeren Leistungsverbrauch bei geringerer Übertragungsbandbreite oder Sendeleistung.
Ein anderer Ansatz, der als IQ-Atmung (IQ Breathing) bezeichnet wird, wird in dem Einzelträger-DFE (SC-DFE; single carrier DFE) angewendet, d. h. vor dem Kanalgewichter in dem TX-DFE, wo Einzelträger in einem Träger-Aggregationsszenario einzeln vorverarbeitet werden. In Fällen, in denen irgendeine (Nicht-Träger-Aggregation) RAT weniger als 6 Ressourcenblöcke konfiguriert, werden die Ketten auf LTE1.4-Übertragung umkonfiguriert und laufen somit mit der niedrigstmöglichen Rate. Dieser Ansatz ist auf Einzelträgerketten beschränkt: Wenn die Abtastrate geändert wird, zeigen die Filter in dem DFE eine Übergangsphase. Dieser Übergang wird gemildert, indem eine zweite Einzelträger-Kette mit der angepassten (adapted) Abtastrate konfiguriert wird. Zum Zeitpunkt der Abtastratenschaltung ist die Übergangsphase der neuen Kette bereits abgeschlossen, und die Ausgabe der beiden Ketten kann nahtlos geschaltet werden. Daher erfordert das Merkmal zwei Hardware- (HW-) Anordnungen (lineups), die während der Übergangsphase gleichzeitig mit unterschiedlichen Konfigurationen laufen.
Die IQ-Atmung erfordert jedoch zwei HW-Anordnungen zur nahtlosen Schaltung der Abtastrate. Diese DFE-Anordnungen sind in dem Mehrträger-DFE (MC-DFE; multi-carrier DFE) verfügbar, wobei die einzelnen Träger vorverarbeitet werden, bevor sie gewichtet und in dem Kanalgewichter zu einem einzelnen TX-Strom hinzugefügt werden. Während des Übergangs von einer Abtastrate zu einer anderen ist es erforderlich, dass zwei DFE-Ketten aktiviert werden, was zu einer Leistungsstrafe während der Übergangszeiten führt. Trägeraggregationsszenarien werden nicht unterstützt, da in diesem Szenario alle Einzelträger-DFE-Anordnungen verwendet werden und keine HW für die IQ-Atmung verfügbar ist. Um die IQ-Atmung sowohl in CA-Fällen als auch bei Blöcken außerhalb des Einzelträger-DFE zu ermöglichen, wären zusätzliche DFE-Ketten erforderlich, was zu einer Bereichsstrafe führen würde. Daher ist die IQ-Atmung grundsätzlich auf die Einzelträger-DFEs beschränkt, die mit niedrigen Abtastraten laufen, und daher ist der Beitrag zum Leistungsverbrauch geringer als bei Blöcken, die näher an dem RFDAC sind.
Intels polare Mobilkommunikationssender bieten das Merkmal des Polyphase Switching (mehrphasiges Schalten): Die Abtastrate in dem Sender wird durch eine statische Konfiguration der Anzahl aktiver Polyphasen in dem DFE erhöht / verringert.
Das mehrphasige Schalten ist eine Abtastratenreduktionstechnik, die bei Intels polarem TX eingesetzt wird. Bei diesem Konzept wird die Abtastrate statisch vorangepasst, entsprechend der aktuellen Konfiguration bestehend aus -RAT, Bandbreite und TX-Ausgangsleistung. Im Gegensatz zu dem in dieser ID vorgestellten Ansatz wird die tatsächliche RB-Zuweisung nicht berücksichtigt.
Im Vergleich zu der polaren TX-Architektur erlebt der digitale IQ-Modulator hinsichtlich der dynamischen Abtastratenanpassung die folgenden Vorteile:

Bei der digitalen IQ ermöglicht die Zuweisung eines Bruchteils x% des verfügbaren Spektrums eine Reduktion der Abtastrate um x%. Bei polaren Sendern ist es erforderlich,
Abtastratenschaltpunkte zu simulieren und in Tabellen zu speichern, was die Steuerung aufwändiger macht.

Digitale IQ-TXs weisen identische I- und Q-Pfade auf, während die Signalverarbeitung in polaren Sendern für Phase und Amplitude unterschiedlich ist. Folglich führt eine Abtastratenänderung in digitalen IQ-TXs zu einer Verzögerungsänderung, die für den Phasen- und den Amplitudenpfad in polaren TXs unterschiedlich ist, sodass eine Neuausrichtung der Verzögerung des Phasen- und des Amplitudenpfads erforderlich ist.
Ausführungsbeispiele und/oder Aspekte werden offenbart, die die Abtastraten für ein digitales Front-End (DFE) eines Senders/Empfängers reduzieren. Insbesondere werden Szenarien mit geringerer TX-Bandbreite und/oder reduzierter TX-Ausgangsleistung identifiziert und eine reduzierte Abtastrate wird bestimmt. Die reduzierte Abtastrate kann verwendet werden, was zu einem reduzierten Leistungsverbrauch ohne Verschlechterung der Kommunikation führt. Zusätzlich kann die Abtastrate dynamisch angepasst werden, um den Leistungsverbrauch des DFE abzuschwächen.
1 stellt gemäß einem Aspekt eine Benutzervorrichtung 100 dar. Die Benutzerendvorrichtung 100 kann bei einigen Aspekten eine mobile Vorrichtung oder eine tragbare Vorrichtung sein und umfasst einen Anwendungsprozessor 105, einen Basisbandprozessor 110 (auch als ein Basisbandmodul bezeichnet), ein Funk-Front-End-Modul (RFEM; radio front end module) 115, einen Speicher 120, ein Konnektivitätsmodul 125, eine Nahfeldkommunikations- (NFC-; near field communication) Steuerung 130, einen Audiotreiber 135, einen Kameratreiber 140, einen Touchscreen 145, einen Anzeigentreiber 150, Sensoren 155, einen entfernbaren Speicher 160, eine integrierte Leistungsmanagementschaltung (PMIC; power management integrated circuit) 165 und eine smarte Batterie 170. Die Benutzerendvorrichtung 100 kann eine menschliche Näherungserfassungsschaltungsanordnung umfassen und/oder in dieselbe eingebracht sein.
Bei einigen Aspekten kann der Anwendungsprozessor 105 zum Beispiel einen oder mehrere CPU-Kerne und einen oder mehrere Cache-Speicher, Regler mit niedriger Dropout-Spannung (LDOs; low drop-out voltage regulator), Unterbrechungssteuerungen, serielle Schnittstellen, wie beispielsweise eine serielle periphere Schnittstelle (SPI; serial peripheral interface), eine zwischenintegrierte Schaltung (I²C; inter-integrated circuit) oder ein universelles programmierbares serielles Schnittstellenmodul, Echtzeittaktgeber (RTC; real time clock), Zeitgeber-Zähler, die Intervall- und Überwachungs-Zeitgeber umfassen, Allzweck-Eingang-Ausgang (IO), Speicherkartensteuerungen, wie beispielsweise sichere digitale / multimediale (SD-/MMC-) Karten oder Ähnliches, Universeller-Serieller-Bus- (USB-; universal serial bus) Schnittstellen, Mobilindustrieprozessorschnittstelle- (MIPI-; mobile industry processor interface) Schnittstellen und Joint Test Access Group- (JTAG-) Testzugriffsports umfassen.
Bei einigen Aspekten kann das Basisbandmodul 110 zum Beispiel als gelötetes Substrat, umfassend eine oder mehrere integrierte Schaltungen, eine einzelne gepackagte integrierte Schaltung, die auf eine Hauptschaltungsplatine gelötet ist, und/oder ein Multi-Chip-Modul, umfassend zwei oder mehr integrierte Schaltungen, implementiert sein.
2 stellt gemäß einem Aspekt einen Basisstations- oder einen Infrastrukturausrüstung-Funkkopf 200 dar. Der Basisstation-Funkkopf 200 kann einen oder mehrere von einem Anwendungsprozessor 205, Basisbandmodulen 210, einem oder mehreren Funk-Front-EndModulen 215, einem Speicher 220, einer Leistungsmanagementschaltungsanordnung 225, einer Leistungs-T-Schaltungsanordnung 230, einer Netzwerksteuerung 235, einem Netzwerkschnittstellenverbinder 240, einem Satellitennavigationsempfängermodul 245 und einer Benutzerschnittstelle 250 umfassen.
Bei einigen Aspekten kann der Anwendungsprozessor 205 einen oder mehrere CPU-Kerne und ein oder mehrere von einem Cache-Speicher, Regler mit niedriger Dropout-Spannung (LDOs), Unterbrechungssteuerungen, seriellen Schnittstellen, wie etwa SPI, I²C oder einem universellen programmierbaren seriellen Schnittstellenmodul, Echtzeittaktgeber (RTC), Zeitgeber-Zählern, die Intervall- und Überwachungs-Zeitgeber umfassen, Allzweck-IO, Speicherkartensteuerungen, wie etwa SD/MMC oder Ähnliche, USB-Schnittstellen, MIPI-Schnittstellen und Joint Test Access Group- (JTAG-) Testzugriffsports umfassen.
Bei einigen Aspekten kann der Basisbandprozessor 210 zum Beispiel als ein gelötetes Substrat, umfassend eine oder mehrere integrierte Schaltungen, eine einzelne gepackagte integrierte Schaltung, die auf eine Hauptschaltungsplatine gelötet ist, oder ein Multi-Chipmodul, umfassend zwei oder mehr integrierte Schaltungen, implementiert sein.
Bei einigen Aspekten kann der Speicher 220 einen oder mehrere von einem flüchtigen Speicher, umfassend einen dynamischen Direktzugriffspeicher (DRAM; dynamic random access memory) und/oder einen synchronen dynamischen Direktzugriffspeicher (SDRAM; synchronous dynamic random access memory), und nichtflüchtigen Speicher (NVM; nonvolatile memory), umfassend einen elektrisch löschbaren Hochgeschwindigkeitsspeicher (allgemein als Flash-Speicher bezeichnet), einen Phasenänderungs-Direktzugriffspeicher (PRAM; phase change random access memory), einen magnetoresistiven Direktzugriffspeicher (MRAM; magneto resistive random access memory) und/oder einen dreidimensionalen Kreuzpunktspeicher, umfassen. Der Speicher 220 kann als ein oder mehrere aus gelöteten gepackagten integrierten Schaltungen, gesockelten Speichermodulen und Steckspeicherkarten implementiert sein.
Bei einigen Aspekten kann die integrierte Leistungsmanagementschaltungsanordnung 225 ein oder mehrere aus Spannungsreglern, Überspannungsschutzeinrichtungen, Leistungsalarm-Detektionsschaltungsanordnung und eine oder mehrere Backup-Leistungsquellen, wie beispielsweise eine Batterie oder einen Kondensator, umfassen. Eine Leistungsalarm-Detektionsschaltungsanordnung kann einen oder mehrere aus Brownout- (Unterspannungs-) und Surge- (Überspannungs-) Zuständen detektieren.
Bei einigen Aspekten kann die Leistungs-T-Schaltungsanordnung 230 eine elektrische Leistung bereitstellen, die aus einem Netzwerkkabel entnommen wird, um an den Basisstation-Funkkopf 200 sowohl eine Leistungsversorgung als auch eine Datenkonnektivität unter Verwendung eines einzigen Kabels bereitzustellen.
Bei einigen Aspekten kann die Netzwerksteuerung 235 an ein Netzwerk unter Verwendung eines Standardnetzwerkschnittstellenprotokolls, wie beispielsweise Ethernet, eine Konnektivität bereitstellen. Die Netzwerkkonnektivität kann unter Verwendung einer physischen Verbindung bereitgestellt sein, die eines von elektrisch (allgemein als Kupferverbindung bezeichnet), optisch oder drahtlos ist.
Bei einigen Aspekten kann ein Satellitennavigationsempfängermodul 245 eine Schaltungsanordnung umfassen, um Signale zu empfangen und zu decodieren, die durch eine oder mehrere Navigationssatellitenkonstellationen, wie beispielsweise das globale Positionierungssystem (GPS; global positioning system), Globalnaya Navigatsionnaya Sputnikovaya Sistema (GLONASS; (globales Satellitennavigationssystem), Galileo und/oder BeiDou, übertragen werden. Der Empfänger 245 kann an den Anwendungsprozessor 205 Daten bereitstellen, die ein oder mehrere von Positionsdaten oder Zeitdaten umfassen können. Der Anwendungsprozessor 205 kann Zeitdaten verwenden, um Operationen mit anderen Funkbasisstationen zu synchronisieren.
Bei einigen Aspekten kann die Benutzerschnittstelle 250 ein oder mehrere von physischen oder virtuellen Knöpfen, wie beispielsweise einen Zurücksetzknopf, einen oder mehrere Indikatoren wie beispielsweise Leuchtdioden (LEDs; light emitting diodes) und einen Anzeigebildschirm, umfassen.
Es wird darauf hingewiesen, dass der Funkkopf 200 auch ein einzelnes RF-Front-End-Modul, umfassend ein einzelnes RF-Front-End-Moduls für MIMO, umfassen kann.
3A und 3B stellen Aspekte eines Funk-Front-End-Moduls dar.
3A veranschaulicht einen Aspekt eines Funk-Front-End-Moduls 300, das ein Millimeterwellen-Funk-Front-End-Modul (RFEM) 305 und eine oder mehrere integrierte Sub-Millimeterwellen-Radiofrequenz-Schaltungen (RFIC; radio frequency integrated circuit) 315 umfasst. Bei diesem Aspekt können die eine oder die mehreren Sub- Millimeter-Wellen-RFICs physisch von einem Millimeter-Wellen-RFEM getrennt sein. RFICs 315 können eine Verbindung mit einer oder mehreren Antennen 320 umfassen. Das RFEM 305 kann mit mehreren Antennen 310 verbunden sein.
3B veranschaulicht einen alternativen Aspekt eines Funk-Front-End-Moduls 325. Bei diesem Aspekt können sowohl Millimeterwellen- als auch Sub-Millimeterwellen-Funkfunktionen in demselben physischen Funk-Front-End-Modul 330 implementiert werden. Das RFEM 330 kann sowohl Millimeterwellen-Antennen 335 als auch Sub-Millimeterwellen-Antennen 340 einbringen.
4A veranschaulicht eine beispielhafte Millimeterwellen-Kommunikationsschaltungsanordnung 400 gemäß einigen Aspekten. Die Schaltungsanordnung 400 ist alternativ gemäß Funktionen gruppiert. Komponenten sind hier, wie in 400 zu sehen ist, zur Veranschaulichungszwecken gezeigt und können andere Komponenten umfassen, die hier in 4A nicht gezeigt sind.
Die Millimeterwellen-Kommunikationsschaltungsanordnung 400 kann eine Protokollverarbeitungsschaltungsanordnung 405 umfassen, die eine/s oder mehrere von einer Mediumszugriffssteuerung (MAC; medium access control), einer Funkverbindungssteuerung (RLC; radio link control), einem Paketdatenkonvergenzprotokoll (PDCP; packet data convergence protocol), einer Funkressourcensteuerung (RRC; radio resource control) und Nichtzugriffsstratum- (NAS-; non-access stratum) Funktionen implementieren kann. Die Protokollverarbeitungsschaltungsanordnung 405 kann einen oder mehrere Verarbeitungskerne (nicht gezeigt), um Anweisungen auszuführen, und eine oder mehrere Speicherstrukturen (nicht gezeigt), um Programm- und Dateninformationen zu speichern, umfassen.
Die Millimeterwellen-Kommunikationsschaltungsanordnung 400 kann ferner eine digitale Basisbandschaltungsanordnung 410 umfassen, die Funktionen einer physikalischen Schicht (PHY; physical layer) implementieren kann, umfassend eine oder mehrere Funktionen einer hybriden automatischen Wiederholungsanfrage (HARQ; hybrid automatic repeat request), Verwürfelung und/oder Entwürfelung, Codieren und/oder Decodieren, Schichtabbilden und/oder -rückabbilden, Modulationssymbolabbilden, Bestimmung eines empfangenen Symbols und/oder einer Bitmetrik, Mehrantennenport-Vorcodieren und/oder -Decodieren, das ein oder mehrere von einem Raum-Zeit-, Raum-Frequenz- oder Raumcodieren umfasst, Referenzsignalerzeugung und/oder -detektion, Präambelsequenzerzeugung und/oder - decodierung, Synchronisationssequenzerzeugung und/oder -detektion, Steuerkanalblindsignaldecodieren und andere verwandte Funktionen.
Die Millimeterwellen-Kommunikationsschaltungsanordnung 400 kann ferner eine Sendeschaltungsanordnung 415, eine Empfangsschaltungsanordnung 420 und/oder eine Antennen-Array-Schaltungsanordnung 430 umfassen.
Die Millimeterwellen-Kommunikationsschaltungsanordnung 400 kann ferner eine Radiofrequenz- (RF-) Schaltungsanordnung 425 umfassen. In einem Aspekt der Erfindung kann die RF-Schaltungsanordnung 425 mehrere parallele RF-Ketten für eine oder mehrere Sende- oder Empfangsfunktionen umfassen, die j eweils mit einer oder mehreren Antennen des Antennen-Arrays 430 verbunden sind.
In einem Aspekt der Offenbarung kann die Protokollverarbeitungsschaltungsanordnung 405 eine oder mehrere Instanzen einer Steuerschaltungsanordnung (nicht gezeigt) umfassen, um an eine oder mehrere von der digitalen Basisbandschaltungsanordnung 410, der Sendeschaltungsanordnung 415, der Empfangsschaltungsanordnung 420 und/oder der Radiofrequenz-Schaltungsanordnung 425 Steuerfunktionen bereitzustellen.
4B und 4C stellen in 4A in einigen Aspekten Beispiele für eine Sendeschaltungsanordnung 415 dar.
Die beispielhafte Sendeschaltung 415 von 4B kann einen oder mehrere von Digital-zu-Analog-Wandlern (DACs; digital to analog converters) 440, einer analogen Basisbandschaltungsanordnung 445, einer Aufwärtsmischungsschaltungsanordnung 450 und einer Filter- und Verstärkungsschaltungsanordnung 455 umfassen. In einem anderen Aspekt stellt 4C eine beispielhafte Sendeschaltungsanordnung 415 dar, die eine digitale Sendeschaltungsanordnung 465 und eine Ausgangsschaltungsanordnung 470 umfasst.
4D stellt in 4A gemäß einigen Aspekten eine beispielhafte Radiofrequenz-Schaltungsanordnung 425 dar.
Die Radiofrequenz-Schaltungsanordnung 425 kann eine oder mehrere Instanzen der Funkkettenschaltungsanordnung 472 umfassen, die in einigen Aspekten ein oder mehrere Filter, Leistungsverstärker, rauscharme Verstärker, programmierbare Phasenschieber und Leistungsversorgungen umfassen kann (nicht gezeigt).
Die Radiofrequenz-Schaltungsanordnung 425 kann in einigen Aspekten eine Leistungs-Kombinierende- und Teilende-Schaltungsanordnung 474 umfassen. In einigen Aspekten kann die Leistungs-Kombinierende- und Teilende-Schaltungsanordnung 474 bidirektional arbeiten, derart, dass dieselbe physische Schaltungsanordnung ausgebildet sein kann, als Leistungsteiler zu arbeiten, wenn die Vorrichtung gerade sendet, und als Leistungskombinierer, wenn die Vorrichtung gerade empfängt. In einigen Aspekten können eine oder mehrere Leistungs-Kombinierende- und Teilende-Schaltungsanordnungen 474 ganz oder teilweise getrennte Schaltungsanordnungen umfassen, um die Leistungsteilung, wenn die Vorrichtung gerade sendet, und die Leistungskombination, wenn die Vorrichtung gerade empfängt, auszuführen. In einigen Aspekten kann die Leistungs-Kombinierende- und Teilende-Schaltungsanordnung 474 eine passive Schaltungsanordnung umfassen, die einen oder mehrere in einem T angeordnete Zweiwege-Leistungsteiler/-kombinierer umfassen. In einigen Aspekten kann die Leistungs-Kombinierende- und Teilende-Schaltungsanordnung 474 eine aktive Schaltungsanordnung mit Verstärkerschaltungen umfassen.
In einigen Aspekten kann die Radiofrequenz-Schaltungsanordnung 425 via eine oder mehrere Funkkettenschnittstellen 476 oder eine kombinierte Funkkettenschnittstelle 478 mit der Sendeschaltungsanordnung 415 und der Empfangsschaltungsanordnung 420 in 4A verbunden werden.
In einigen Aspekten können eine oder mehrere Funkkettenschnittstellen 476 eine oder mehrere Schnittstellen zu einem oder mehreren Empfangs- oder Sendesignalen bereitstellen, die jeweils einer einzigen Antennenstruktur zugeordnet sind, die eine oder mehrere Antennen umfassen kann.
In einigen Aspekten kann die kombinierte Funkkettenschnittstelle 478 eine einzige Schnittstelle zu einem oder mehreren Empfangs- oder Sendesignalen bereitstellen, die jeweils einer Gruppe von Antennenstrukturen zugeordnet sind, die eine oder mehrere Antennen umfassen.
4E stellt in 4A gemäß einigen Aspekten eine beispielhafte Empfangsschaltungsanordnung 420 dar. Die Empfangsschaltungsanordnung 420 kann eine oder mehrere einer parallelen Empfangsschaltungsanordnung 482 und/oder eine oder mehrere einer kombinierten Empfangsschaltungsanordnung 484 umfassen.
In einigen Aspekten können die eine oder die mehreren parallelen Empfangsschaltungsanordnungen 482 und eine oder mehrere kombinierte Empfangsschaltungsanordnungen 484 eine oder mehrere Zwischenfrequenz- (IF-; intermediate frequency) Abwärtsmischungsschaltungsanordnungen 486, IF-Verarbeitungsschaltungsanordnung 488, Basisband-Abwärtsmischungsschaltungsanordnung 490, Basisband-Verarbeitungsschaltungsanordnung 492 und Analog-zu-Digital-Wandler (ADC-) Schaltungsanordnung 494 umfassen.
5 ist gemäß einigen Ausführungsbeispielen und/oder Aspekten ein Diagramm, das eine Anordnung für ein Sende/Sender- (TX-) System 500 umfasst. Das System 500 kann die Abtastrate dynamisch anpassen, um Leistungsverbrauch und Ähnliches zu reduzieren, ohne die Kommunikation wesentlich zu beeinträchtigen.
Das System 500 kann in einer Front-End-Schaltungsanordnung implementiert sein, wie beispielsweise das Funk-Front-End-Modul 115, das Funk-Front-End-Modul 215, das Funk-Front-End-Modul 300, das Funk-Front-End-Modul 325 und Varianten desselben. Das System 500 kann mit der Benutzerendvorrichtung 100, einem Basisstations- oder einem Infrastrukturausrüstungs-Funkkopf 200 und Ähnlichem verwendet werden.
5 ist als Grobdarstellung bereitgestellt, um das Verständnis zu erleichtern. Er wird darauf hingewiesen, dass auch andere Schaltungen und Ähnliches umfasst sein können. Zusätzliche Einzelheiten und Beispiele sind in den nachfolgenden Figuren bereitgestellt.
Das TX-System 500 umfasst ein Mehrträger- (MC; multiple carrier) DFE 502, ein Digitaler-IQ- (DIQ-) Kern-DFE 504 und eine digitale IQ-RF-Verarbeitung 506. Das System 500 kann andere Elemente wie beispielsweise eine DIQ-Analogschaltung 508, einen APC 510, einen FBR 512 und eine Phasenregelschleife (PLL; phase locked loop) 514 verwenden und/oder umfassen.
Das System 500 kann als, innerhalb und/oder in Verbindung mit dem Funk-Front-End-Modul 115, dem/den Funk-Front-End-Modul(en) 215 und Ähnlichem verwendet werden. Ferner kann das System als, innerhalb und/oder in Verbindung mit der Sendeschaltungsanordnung 415 verwendet werden.
Ferner kann das System 500 innerhalb einer Benutzerend- (UE-; user equipment) Vorrichtung und/oder in Verbindung mit einer Basisstation verwendet werden.
Das MC-DFE 502 umfasst eine Mehrzahl oder mehrere Einzelträger-DFEs (SCDFEs). Jedes Einzelträger-DFE verarbeitet einen Träger vor, und die vorverarbeiteten Ausgaben der mehreren SCDFEs werden aggregiert und als Ausgabe bereitgestellt.
Das Kern-DFE 504 umfasst mehrere Signalverarbeitungsblöcke, die im Allgemeinen eine vorgegebene oder bestimmte Überabtastung für den ordnungsgemäßen Betrieb verwenden. Die Verarbeitungsblöcke können die Spitze-zu-Durchschnitt-Leistungsverhältnis-Reduzierung (PAPRR; peak-to-average-power-ratio-reduction), Leistungsverstärker-Vorverzerrung, RFDAC-Vorverzerrung und Ähnliches umfassen. Bei einem Beispiel ist die Abtastrate in dem Kern-DFE 504 etwa fünf Mal eine Basisband-Schnittstellenrate, wie z. B. die Rate von dem Basisbandmodul 110, 210. Ein letzter Block in dem Kern-DFE 504 ist bei einem Beispiel ein Lagrange-Interpolator, der eine Abtastrate des Kern-DFE 506 auf eine Interpolator-Ausgangsabtastrate ändert, die f_LO/2^M ist, wobei f_LO eine Lokaloszillator- oder Träger-Frequenz ist, wie beispielsweise 600 MHz bis 6 GHz und M eine Ganzzahl ist, wie beispielsweise 3 bis 6 oder 7.
Das Kern-DFE 504 ist ausgebildet, eine adaptive Abtastratenreduktion (ASRR) auszuführen. Die ASRR wird ausgeführt, indem Ratenreduktionskriterien oder reduzierte Performanceanforderungen identifiziert werden, wie beispielsweise reduzierte/geringere TX-Leistung, reduzierte/geringere Bandbreite, Ressourcenblockzuordnung und/oder Ähnliches für die Kommunikation. Die reduzierten Performanceparameter sind bei einem Beispiel Werte, die geringer sind als die für die Übertragung vorkonfigurierten oder zugewiesenen Performanceparameter. Die reduzierten Performanceparameter sind bei einem anderen Beispiel geringer als frühere Performancewerte aus einer früheren Periode, wie beispielsweise Symbol, Schlitz (Slot), Rahmen (Frame), Burst und Ähnliches. Die reduzierten Performanceparameter sind bei einem anderen Beispiel geringer als die für eine Übertragung konfigurierten Performancewerte. Die vorkonfigurierten oder zugewiesenen Werte können z. B. von einer Basisstation bereitgestellt werden. Es wird darauf hingewiesen, dass die reduzierten Performanceparameter auch größer sein können als frühere Performanceparameter und/oder als angepasste Performanceparameter bezeichnet werden können
Bei einem Beispiel kann einer Benutzerend- (UE-) Vorrichtung mit dem System 500 von einer Basisstation eine Übertragungsbandbreite zugewiesen/konfiguriert werden, aber die tatsächlich verwendete Bandbreite kann geringer sein als die zugewiesene/konfigurierte Übertragungsbandbreite. Wenn die tatsächliche/verwendete Bandbreite geringer ist als die Konfigurierte oder Zugewiesene, wird dies als reduzierter Performanceparameter identifiziert.
Sobald die Ratenreduktionskriterien oder der reduzierte Performanceparameter erfüllt oder identifiziert sind, passt die ASRR eine Abtastrate basierend auf den reduzierten/angepassten Performanceparametern dynamisch an oder reduziert dieselben.
Das DFE 504 ist auch ausgebildet, um Konfigurationswerte oder -einstellungen zu erzeugen, die zur Implementierung der reduzierten/angepassten Abtastrate verwendet werden. Die Konfigurationswerte können auf DFE-Elemente angewendet werden, wie z. B. Aufwärtsmischer, Abwärtsmischer, Interpolatoren und Ähnliches.
Das DFE 504 kann auch ausgebildet sein, um eine Verzögerung oder Gruppenlaufzeit (group delay) basierend auf oder ansprechend auf die reduzierte Abtastrate zu erzeugen. Die Gruppenlaufzeit wird basierend auf der Struktur des DFE 504, wie z. B. Filter und entsprechende Filterlänge, berechnet oder bestimmt. Die Gruppenlaufzeit wird dann auf die Struktur des DFE 504 angewendet, um eine Fehlervektorgröße (EVN; error vector magnitude) und Ähnliches aufgrund der reduzierten Abtastrate zu mildern. Es wird darauf hingewiesen, dass die verringerte Abtastrate Verzögerungen und Ähnliches verursachen kann, was zu Rauschen führen kann, wie z. B. die Erhöhung einer Fehlervektorgröße (EVM). Bei einem Beispiel wird ein Ringpuffer verwendet, um die Gruppenlaufzeit zu speichern und anzuwenden.
Die digitale IQ-RF-Verarbeitungsschaltungsanordnung 506 bereitet ein Eingangssignal auf, um RFDAC-Interferenz-Anforderungen oder -Parameter zu erfüllen. Bei einem Beispiel wird das Eingangssignal durch eine Sequenz von M kaskadierten Integrator-Comb (CIC-) Filtern (das Aufwärtsabtastung-Verhältnis ist 2^M) aufwärts-abgetastet und in der Amplitude modifiziert, um den RFDAC-Anforderungen zu entsprechen. Die RF-Verarbeitungsschaltungsanordnung läuft typischerweise bei einer Taktfrequenz, die von einem Lokaloszillator- (LO-) Signal hergeleitet ist.
Die RF-Verarbeitungsschaltungsanordnung 506 ist mit dem DFE 504 synchronisiert, um die eingestellte/reduzierte Abtastrate zu berücksichtigen. Um die Synchronisation aufrechtzuerhalten, kann das DFE 504 zumindest einen Abschnitt der RF-Verarbeitungsschaltungsanordnung 506 mit der reduzierten Abtastrate synchronisieren.
6 ist ein Diagramm, das eine Anordnung für ein Sende/Sender- (TX-) System 600 gemäß einigen Ausführungsbeispielen und/oder Aspekten umfasst. Das System 600 kann die Abtastrate dynamisch anpassen, um Leistungsverbrauch und Ähnliches zu reduzieren, ohne die Kommunikation wesentlich zu beeinträchtigen.
Das System 600 kann als und/oder mit dem System 500 verwendet werden.
Das System 600 kann in einer Front-End-Schaltungsanordnung implementiert sein, wie beispielsweise das Funk-Front-End-Modul 115, das Funk-Front-End-Modul 215, das Funk-Front-End-Modul 300, das Funk-Front-End-Modul 325 und Varianten desselben. Das System 600 kann mit der Benutzerendvorrichtung 100, einem Basisstations- oder einem Infrastrukturausrüstungs-Funkkopf 200 und Ähnlichem verwendet werden.
Das System 600 empfängt ein Eingangssignal, wie beispielsweise ein Basisbandsignal oder ein Signal aus einer schnellen Fourier-Transformation (FFT), und erzeugt ein Ausgangssignal zur Übertragung.
Das System 600 umfasst eine Aufwärtsabtastung/ CORDIC-Schaltung 602, Signalverarbeitungsblöcke/-schaltungen 604, einen ASRC 606, eine(n) RF-Verarbeitungsblock/-schaltung 608, einen RF-DAC 610 und eine Firmware-Steuerschaltung 612.
Eine Eingangsschnittstelle für die Aufwärtsabtastung/ CORDIC 602 kann eine durch einen Standard definierte Schnittstellenrate aufweisen. Für LTE20 beispielsweise beträgt die Größe der schnellen Fourier-Transformation (FFT) für die OFDM-Signalerzeugung 2048, die Subträgerbeabstandung 15kHz, was 30,72 Megasamples pro Sekunde (MS/s) ergibt (als Beispiel). Die CORDIC 602 kann Teil des MC-DFE 502 sein.
Im Allgemeinen verwenden oder erfordern Signalverarbeitungsblöcke/-schaltungen ein hohes Maß an Aufwärtsabtastung. Um beispielsweise eine Vorverzerrung der K-ten Ordnung anzuwenden, ist eine Überabtastung eines Faktors von K erforderlich. Diese Aufwärtsabtastung wird in dem Aufwärtsabtastungs-Block 602 erreicht.
Zusätzlich erfordert oder verwendet der Radiofrequenz- (RF-) Digital-zu-Analog-Wandler (DAC) (RFDAC) 610 typischerweise Daten, die synchron auf eine Trägerfrequenz f_LO angewendet werden. Somit wird der arbiträre Abtastratenwandler (ASRC; Arbitrary Sample Rate Converter) 606 verwendet und ausgebildet, um Daten oder Signale von den Signalverarbeitungsblöcken 604 zu synchronisieren. Der ASRC 606 kann in das DIQ-Kern-DFE 504 eingebracht sein. Die Signalverarbeitungsblöcke 604 können auch in den DIQ-Core-DFE 504 eingebracht sein.
Für den Betrieb ohne ASRR werden 4 CIC-Filter angewendet, um die Ziel-f_LO von 2593 MHz zu erreichen (beispielhaft ist F_LO bandabhängig).
Wenn die Bandbreite oder die Ressourcen reduziert werden, z. B. auf einen Bruchteil einer zugewiesenen Bandbreite, bleibt die FFT-Größe gleich. Dies gilt selbst bei einer Abtastratenreduktion, wie z. B. ASRR, um 4.
Ressourcenblöcke (Rbs; resource blocks) werden durch den/die Aufwärtsabtastungs/CORDIC-Block/Schaltung 602 in der Frequenz zentriert.
ASRR wird an der ASRR-Schaltung 614 angewendet, um die Abtastrate nach der Aufwärtsabtastung zu reduzieren. Die reduzierte Abtastrate kann auch durch Ausführen von weniger Aufwärtsabtastung an der Aufwärtsabtastungsschaltung 602 implementiert werden. Die ASRR-Schaltung 614 kann in das DIQ-Kern-DFE 504 eingebracht werden.
Es wird darauf hingewiesen, dass einige Verarbeitungsblöcke/Schaltungen vorhanden sein können, wie z. B. Hüllkurvennachverfolgung (ET; Envelope Tracking), die typischerweise eine vollständige Aufwärtsabtastung erfordern. Im Allgemeinen kann jedoch die Aufwärtsabtastung reduziert werden, anstatt Aufwärtsabtastung und später Abwärtsabtastung anzuwenden).
Die Blöcke nach der ASRR 614, wie z. B. die Blöcke/Schaltungen 604, können mit einer niedrigeren Rate arbeiten oder betrieben werden, wodurch Leistung gespart wird. Diese Blöcke/Schaltungen 604 können DPD, ASRC, PAPRR und Ähnliches umfassen. Diese Blöcke/Schaltungen 604 können auch in das DIQ-Kern-DFE 504 eingebracht werden.
Der RF-Verarbeitungsblock/Schaltung 608 umfasst eine Aufwärtsabtastungsschaltungsanordnung zur Erhöhung der Rate. Wenn die Abtastrate bei der ASRR reduziert wurde, ist zusätzliche Aufwärtsabtastung bei der RF-Verarbeitung 608 erforderlich und wird von der Aufwärtsabtastungsschaltung ausgeführt. Die RF-Verarbeitung 608 kann in das RF-PROC 506 eingebracht werden.
Bei einem Beispiel wird die Aufwärtsabtastungsschaltungsanordnung des Blocks 608 durch eine Sequenz von M kaskadierten Integrator-Comb- (CIC-) Filtern ausgeführt (das Aufwärtsabtastungs-Verhältnis ist 2^M).
Um z. B. die gleiche Abtastrate wie ohne ASRR zu erhalten, wird bei der RF-Verarbeitung zusätzliche Aufwärtsabtastung angewendet (6 CIC-Filter mit ASRR, Ratenreduktion um 4 statt 4 CIC-Filter im Fall ohne ASRR).
Es wird darauf hingewiesen, dass das System 600 die Abtastrate an dem ASRR-Block 614 dynamisch ändern kann. Die Abtastrate kann sich für relativ kurze Dauern ändern, z. B. nach Symbol, Schlitz, Rahmen, Burst und Ähnlichem.
Die Synchronisation wird ausgeführt, um diese Dauern auszugleichen und/oder zu berücksichtigen. Die Synchronisation umfasst die Synchronisation zwischen der ASRR-Schaltung 614 und dem RF-Verarbeitungsblock 608. Somit ist beispielsweise die Abwärtsabtastung in dem ASRR-Block 614 ordnungsgemäß mit der Aufwärtsabtastung in dem RF-Verarbeitungsblock 608 synchronisiert.
Diese Synchronisation wird von den Schatten/Live-Schaltungsanordnungen 6810 und 6812 ausgeführt. Die Schatten/Live-Schaltungsanordnungen 6810 und 6812 umfassen eine finite Zustandsmaschine (FSM; finite state machine) 6804 und Schatten-Register 6802 und Live-Register 6806.
Eine Firmware- (FW-) Steuerschaltung 612 konfiguriert Einstellungen für die angepasste Abtastrate vor. Die Einstellungen werden in dem ASRR-Block 614 aktiviert, wenn ein Trigger (Auslöser) von dem FSM 6804 erzeugt wird. Der Trigger wandert mit den Daten durch die nachfolgenden Blöcke (als untere Zeile gezeigt) und erreicht die RF-Verarbeitung 608 mit dem ersten Abtastwert bei der angepassten oder reduzierten Rate. Dann aktiviert der Trigger die Konfigurationsdaten dort (indem er sie von dem Schatten-Register 6802 in das Live-Register 6806 verschiebt).
Die Zeit, zu der die Abtastrate angepasst oder reduziert wird, wird bei einem Beispiel ebenfalls von der FW-Schaltung 612 gesteuert und in der FSM 6804 konfiguriert.
Die ASRR-FSM 804 ist bei diesem Beispiel ein Zähler, der zu Beginn einer Übertragung zurückgesetzt wird und mit einem konfigurierten Wert (aus FW) verglichen wird. Wenn der konfigurierte Wert erreicht ist, wird ein Trigger erzeugt. Die FW 612 konfiguriert die ASRR-FSM 804, derart, dass sie einen Trigger zu dem richtigen Zeitpunkt erzeugt, d. h. an der Symbolbegrenzung, wenn die RB-Zuweisung (oder TX-Leistung) geändert wird. Der konfigurierte Wert kann einen reduzierten Performanceparameter darstellen, z. B. eine reduzierte Anzahl von Ressourcenblöcken.
Die FW-Steuerung 612 und die FSM 6804 sind ein Beispiel für eine geeignete Steuerschaltung zur Steuerung und Ausführung von ASRR und Synchronisation. Es wird jedoch darauf hingewiesen, dass andere geeignete Steuerschaltungsentwürfe in Betracht gezogen werden, um ASRR und Synchronisation auszuführen.
Die Steuerschaltung kann auch eine Gruppenlaufzeit für die Signalverarbeitungsblöcke 604 bestimmen und die Gruppenlaufzeit auf die Blöcke anwenden. Die Gruppenlaufzeit kann auf Filtern und Ähnlichem innerhalb der Verarbeitungsblöcke 604 basieren. Bei einem Beispiel berechnet die Steuerschaltung eine Gruppenlaufzeit basierend auf der reduzierten/angepassten Abtastrate und den Verarbeitungsblöcken 604 (und/oder Filtern der Verarbeitungsblöcke 604). Bei einem anderen Beispiel werden die Gruppenlaufzeitswerte entsprechend der Abtastrate vorbestimmt, und eine Nachschlagetabelle wird verwendet, um die Gruppenlaufzeit basierend auf der angepassten Abtastrate bereitzustellen. Die Gruppenlaufzeit kann die EVM abschwächen.
Ferner kann sich die Steuerschaltung zumindest teilweise innerhalb des DFE oder in einer anderen Schaltungsanordnung befinden.
Die Steuerschaltung kann unter Verwendung eines oder mehrerer Prozessoren implementiert werden, die Software oder Firmware ausführen, um die ASRR und die Synchronisation auszuführen und/oder zu steuern.
Das System 600 ist nicht auf die zellulare Kommunikation (d.h. LTE oder NR) beschränkt, sondern kann auch auf andere Kommunikation unter Verwendung von OFDM wie Sender mit sich ändernder RB-Größe angewendet werden.
Der RF-Digital-zu-Analog-Wandler (DAC) wandelt ein digitales Signal von dem RF-Verarbeitungsblock 608 in ein analoges Ausgangssignal um, das zur Übertragung verwendet werden kann. Die Taktrate wird von der RF hergeleitet und ist synchron zu derselben. Eine Schnittstelle für den RF-DAC weist eine Schnittstellenrate f_RF/2^I auf, wobei / eine Ganzzahl ist (Voreinstellung I = 0) und f_RF eine Radiofrequenz (RF) und/oder eine Trägerfrequenz ist.
Die angepasste/reduzierte Abtastrate bei der ASRR 614 kann von einer TX-Bandbreite der konfigurierten Funkzugriffstechnologie (RAT; radio access technology) abhängen. Bei einem Beispiel ist die maximale Abtastrate 614,4MHz, Abtastraten für kleinere Bandbreiten sind ƒ_s,dig=614,4MHz/2^D, wobei D eine Ganzzahl ist.
Ein Wandlungsverhältnis von der digitalen Abtastrate ƒ_s,dig zu der RFDAC-Schnittstellenrate f_RF/2^I ist: ƒ_RF/2^I / f_s,dig, das durch CIC-Filter (an dem RF-Verarbeitungsblock 608) in eine Aufwärtsabtastung von 2^M, mitM =floor(log2(f_RF/2^I/f_s,dig)), und einen verbleibenden Bruchteil R in [1...2] aufgeteilt wird, der in einem Lagrange-Interpolator oder dem ASRC 606 implementiert wird. Die RFDAC-Schnittstelle ist eine Schnittstelle mit dem RFDAC 610.
Wenn die TX-Bandbreite um den Faktor zwei reduziert wird (z. B. Vergleich der Übertragung NR80, NR40, NR20, NR10 und NR5), wird die digitale oder angepasste Abtastrate ƒ_s,dig bei der ASRR 614 und den Verarbeitungsblöcken 604 entsprechend um den Faktor zwei reduziert. Als Ergebnis wird ein Interpolationsverhältnis zu der RFDAC-Schnittstellenrate um den gleichen Faktor erhöht, wodurch sich das gleiche Lagrange-Interpolator/ASRC- 606 Wandlungsverhältnis von R ergibt, während M um 1 erhöht wird, d. h. ein zusätzliches CIC-Filter angewendet wird.
Einige Beispiele für angepasste Abtastraten bei der ASRR 614 und entsprechende Aufwärtsabtastung bei dem RF-Verarbeitungsblock 608 sind unten dargestellt.
Beispiele: Band 40 (ƒ_RF = 2350MHz), NR10 Übertragung
ƒ_s,dig = 76,8MHz,f_RF = 2350MHz. SomitM =floor(log2(2350/76,8)) = 4 CIC-Stufen sind aktiv, während das Lagrange-Interpolator-Abtastraten-Wandlungsverhältnis R=2350/2⁴/76,8 = 1,9124 ist.
Beispielhaftes Band 40 (ƒ_RF = 2350MHz), NR40 Übertragung
ƒ_s,dig = 307,2MHz, f_RF = 2350MHz. Somit M = ƒloor(log2(2350/307,2)) = 2 CIC-Stufen sind aktiv, während das Lagrange-Interpolator-Abtastraten-Wandlungsverhältnis R=2350/2²/307,2 = 1,9124 ist.
Es wird darauf hingewiesen, dass andere Beispiele und/oder beispielhafte Werte desselben in Betracht gezogen werden.
Einige Beispiele und Abtastraten und/oder Taktraten für das System 500, 600 werden zur Veranschaulichungszwecken ebenfalls bereitgestellt.
Eine digitale IQ-Kern-DFE-Taktrate für das Kern-DFE 504 kann auf 307,2 Mhz festgelegt werden. Abtastwerte werden bei diesem Beispiel in zwei Polyphasen nach einem Halbbandfilter verarbeitet, was zu einer Abtastrate oder maximalen Abtastrate von 2x307,2MHz = 614,4MHz führt. Gültige Abtastwerte können durch ein begleitendes gültiges Strobe-Signal angezeigt werden. Wenn z. B. ein Strobe-Signal aktiv ist, ist das entsprechende Abtastwertepaar gültig. Somit ist für die Abtastrate von 614, 4MHz das Strobe-Signal permanent hoch, für der Abtastrate von z. B. 307,2MHz ist das Strobe-Signal bei jedem zweiten Taktzyklus aktiv.
Die physikalische Synthese verwendet das Strobe-Signal zum lokalen Takt-Gating, somit nimmt der Leistungsverbrauch mit der Abtastrate ab.
Wenn die zugewiesenen Ressourcenblöcke eine zusammenhängende Bandbreite BW_alloc einer konfigurierten TX-Bandbreite Bwmax_max belegen, kann die Abtastrate bei der ASRR 614 um das Verhältnis von BW_alloc/BW_max reduziert werden, ohne dass die Performance geopfert oder wesentlich geopfert wird. Da die Filter typischerweise für maximale Bandbreite und maximale Performance bei einem Beispiel ausgelegt sind, erlaubt eine Reduzierung der zugewiesenen BW BW_alloc [allocated = zugewiesen] auch eine Reduktion der Abtastrate um den gleichen Betrag. Die Stoppband-Unterdrückungs- und In-Band-Performance-Filter und Abtastratenwandler können die gleichen sein wie bei TX-Systemen ohne ASRR. Außerdem kann, wenn nur die Hälfte der verfügbaren Ressourcenblöcke zugewiesen wird, die Abtastrate ebenfalls um den Faktor zwei reduziert oder zusätzlich reduziert werden.
Die spektrale Zentrierung erleichtert die ASRR und kann von einer digitalen Frequenzverschiebungs- (DFS-; digital frequency shift) -Schaltung durchgeführt werden.
Wenn eine Sendeleistung reduziert wird, können zusätzlich die Spektrale-PerformanceAnforderungen gelockert werden. Die spektrale Performance ist ein weiteres Beispiel für Performanceanforderungen. Die Entspannung der spektralen Performance wird verwendet, um Anforderungen an Filter und Aufwärtsabtaster (upsampler) (auch als Aufwärtsmischer (upconverter) bezeichnet) zu lockern, derart, dass eine geringere Abtastrate möglich ist. Replikatspektren werden weniger unterdrückt, da sie in Übergangsbereiche von Filtern fallen.
Bei einem Beispiel erlaubt die ASRR 612 eine Abtastratenreduktion in Zweierpotenzstufen.
Die Abtastratenreduktion kann durch Weglassen gültiger Strobes erreicht werden (z. B. wird bei einer Abtastratenreduktion um den Faktor 2 jedes zweite Strobe verworfen, bei einer Abtastratenreduktion um den Faktor 4 werden drei von vier Strobes verworfen etc.)). Aliasing wird nicht erwartet, da nur ein Bruchteil der verfügbaren Bandbreite zugewiesen wird.
Zur Aufwärtsabtastung des Signals auf die Anfangsrate (ohne ASRR) werden die verfügbaren CIC-Aufwärtsabtaster verwendet. Wenn man erneut das obige Beispiel betrachtet: eine NR40-Übertragung in B40 verwendet 2 Aufwärtsabtaster, während eine NR10-Übertragung 4 verwendet. Somit werden als Beispiel zwei Aufwärtsabtaster aktiviert, um zwischen NR40- und NR10-Übertragungen zu schalten. Diese werden bei NR40-Übertragungen mit aktivierter ASRR zur Wiederabtastung auf die ursprüngliche Rate verwendet.
Es wird darauf hingewiesen, dass die Leistungsverbrauchsreduzierung der Blöcke 604 ungefähr mit dem Abtastratenreduktionsfaktor skaliert. Da sich die Ressourcenblock- (RB-) Zuweisungen und TX-Leistung von Schlitz zu Schlitz (oder sogar von Symbol zu Symbol bei Sounding Reference Symbols (SRS; Sondierungsreferenzsymbol)) ändern können, kann die Abtastrate durch die ASRR-Schaltung 612 dynamisch von Schlitz zu Schlitz und/oder von Symbol zu Symbol geschaltet werden.
Bei Abtastratenänderungen können Signalübergänge auftreten, die die Signalqualität verschlechtern können. Die Signalverarbeitungsblöcke 604 können mit einer überabgetasteten Rate betrieben werden (Bei einem Beispiel etwa fünfmalige Aufwärtsabtastung von der Basisbandschnittstelle), und die Impulsantworten der betroffenen Filter sind relativ kurz, die Übergangszeit ist im Allgemeinen relativ kurz, und der Fehler kann im Hinblick auf Performanceverschlechterung akzeptiert werden. Es wird darauf hingewiesen, dass andere Überabtastungsraten wie beispielsweise 2, 3 und Ähnliches in Betracht gezogen werden.
7 ist gemäß einigen Ausführungsbeispielen eine Tabelle 700, die beispielhafte Signale und Abtastraten darstellt. Die Signale und Raten sind Beispiele, die unter Verwendung eines DFE erhalten werden können, wie z. B. die Systeme 500, 600 und geeignete Varianten derselben. Die Tabelle 700 ist für Veranschaulichungszwecke bereitgestellt und es wird darauf hingewiesen, dass andere Standards und/oder Rate(n) in Betracht gezogen werden können.
Die Tabelle 700 ist in Zeilen und Spalten angeordnet. Jede Zeile umfasst Werte für einen Standard wie gezeigt und verschiedene Raten und Stufen an verschiedenen Punkten der Signalverarbeitung.
Eine erste Spalte gibt den Standard oder die Standards für die Zeile an.
Eine zweite Spalte gibt eine Abtastrate an einem Eingang zu dem DFE oder Aufwärtsabtastungsblock an, z. B. 602.
Eine dritte Spalte gibt die Abtastrate an einem Abschnitt des DFE an. Bei einem Beispiel ist die Rate an dem Ausgang eines Mehrträger-DFE, wie z. B. des DFE 502.
Eine vierte Spalte ist eine Rate nach der Signalverarbeitung an Block 604.
Eine fünfte Spalte ist die Rate, die von dem ASRC 606 für die Interpolation verwendet wird.
Eine sechste Spalte stellt die Anzahl der CIC-Stufen dar.
Eine siebte Spalte umfasst die Rate, die von der RF-Verarbeitung bei Block 608 für ein beispielhaft/beispielhaftes ausgewähltes Band verwendet wird.
Wie oben beschrieben, sind die Abwärtsmischung bei der ASRR 614 und die Aufwärtsmischung bei der RF-Verarbeitung 608 im Allgemeinen wie oben beschrieben synchronisiert, d. h. der Zeitversatz zu einem Referenzzeitstempel (d. h. Beginn des Schlitzs) ist für die Abwärtsmischung und die spätere Aufwärtsmischung gleich. Um die Einstellungszeit (Zeitversatz) genau zu ändern, kann eine Schatten - Live-Register-Schaltung oder - Schaltungsanordnung verwendet werden, die ein oder mehrere Schatten-Register und ein oder mehrere Live-Register umfasst. Ein Beispiel für eine geeignete Registerschaltung ist in 8 dargestellt.
8 ist gemäß einigen Ausführungsbeispielen ein Diagramm, das eine Schatten-Live-Registerschaltungsanordnung 800 darstellt. Die Schaltungsanordnung 800 erleichtert die Synchronisation der Aufwärtsmischung und der späteren Abwärtsmischung in digitalen Front-End(s) und Ähnliches. Die Schaltungsanordnung 800 ist zu Veranschaulichungszwecken bereitgestellt und es wird darauf hingewiesen, dass eine andere Schaltungsanordnung verwendet werden kann, um die Synchronisation von Aufwärtsmischung und Abwärtsmischung zu erleichtern.
Die Schaltungsanordnung 800 kann wie die Schaltungsanordnungen 6810 und 6812 verwendet werden, die oben in Bezug auf das System 600 beschrieben wurden.
Die Schaltungsanordnung 800 umfasst ein Schatten-Register 802, eine finite Zustandsmaschine (FSM oder Zähler 804) und ein Live-Register 806.
Das Schatten-Register 802 puffert im Voraus anzuwendende Vorab-Konfigurationswerte, während das Live-Register die derzeit aktiven Konfigurationswerte/Daten 812 hält oder trägt. Die Konfigurationsdaten 808 werden ansprechend auf ein Triggerereignis 810 von dem Schatten-Register 802 in das Live-Register 806 kopiert. Der Trigger (Triggerereignis) 810 kann zeitgenau aus der FSM 810 und/oder Variationen derselben erzeugt werden. Bei einem Beispiel wird der Trigger von einer Hardware-Zustandsmaschine erzeugt. Bei einem anderen Beispiel wird der Trigger von einem Strobe-Signal erzeugt oder stammt aus einem selben, das von einer Firmware oder einer Firmware-Steuerschaltung gesteuert wird.
Die aktive Konfiguration 812 wird typischerweise auf Abwärtsmischung oder Abwärtsabtaster (downsampler) (auch als Abwärtsmischer (downconverter)) bei 614 und dann auf Aufwärtsabtastung (Aufwärtsmischer) bei 608 unter Verwendung eines Triggers angewendet.
Es wird darauf hingewiesen, dass unterschiedliche Abtastraten oder Rateneinstellungen zu unterschiedlichen Gruppenlaufzeiten von Filtern führen können. Somit wird beim Schalten der Abtastrate eine Gruppenlaufzeitsdifferenz kompensiert. Bei einem Beispiel wird ein Ringpuffer mit anpassbarer Länge, der Abtastwerte auf dem digitalen Taktraster verzögert, zur Erzeugung der Gruppenlaufzeitdifferenz verwendet.
Wenn ein Verzögerungselement (d. h. der Ringpuffer) in Länge neu konfiguriert wird, werden einige Abtastwerte entweder übersprungen (Verzögerungsreduzierung) oder mittels Wiederholung eingefügt (Verzögerungsanstieg).
Filter zwischen der ASRR-Schaltungsanordnung 614 und der RF-Verarbeitung arbeiten mit einer sich ändernden Abtastrate während der Übergangsphase von einer Abtastrate zu einer anderen. Ein Lagrange-Interpolator kann als ein FIR-Filter mit fünf Abgriffen (taps) (für eine Interpolationsordnung von 5) betrachtet werden. Während einer Abtastratenänderung spiegeln die Werte in den Verzögerungsabgriffen Abtastwerte wider, die zeitlich nicht äquidistant beabstandet sind. Dies führt zu einer Signalverzerrung, abhängig von der Historie, die jeder Block berücksichtigt (bei einem FIR-Filter ist dies die Länge des Filters).
Wenn eine Änderung der Abtastrate synchronisiert wird, erhöht oder verringert sich der FIFO-Füllstand und damit die Verzögerung durch das FIFO. Diese Änderung kann j edoch durch einen Füllstandssteuerungsmechanismus des arbiträren Abtastratenwandlers (ASRC) 606 entfernt werden. Der ASRC 606 kann ausgebildet sein, um die Abtastrate zwischen zwei asynchronen Bereichen zu ändern, die beliebige Abtast-/Frequenz-Beziehungen zueinander aufweisen können. Nach einer relativ kurzen Einschwingzeit der Proportionalsteuerung stabilisiert sich der FIFO-Füllstand.
Sich ändernde Verzögerungen können mit der Granularität einer ganzzahligen Anzahl von digitalen Taktzyklen kompensiert werden, z. B. f clk = 307,2MHz oder Tclk = 3,2ns. Eine Restverzögerung wird nicht berücksichtigt und trägt zur EVM bei. Eine Verbesserung durch fraktionale Verzögerungen mit AP-Filtern ist möglich.
9 ist gemäß einigen Ausführungsbeispielen ein Graph, der beispielhafte Abtastraten unter Verwendung eines TX-Kommunikationssystems mit ASRR darstellt.
Die Grafik zeigt einen Übergang von zwei Abtastraten für eine 2x20MHz LTE-Übertragung. Ein erster Träger weist 50 RBs (von 100) zu und einem zweiten Träger werden keine RBs zugewiesen. Folglich kann die Abtastrate um den Faktor vier von 307,2 MS/s auf 76,8 MS/s reduziert werden.
Ein erstes Signal, als durchgehende Linie gezeigt, ist ein Referenz-SC-DFE-Ausgangssignal. Dies kann ein Signal sein, das in dem Kern-DFE 504 empfangen wird. Ein zweites Signal, gestrichelt dargestellt, stellt die Ausgabe des digitalen IQ-Senders, die ASRC-Ausgabe und/oder eine Ausgabe der ASRR 612 dar.
Verschiedene Verzerrungen sind durch Variationen des ASRC-Ausgangs im Vergleich zu dem Referenzsignal oder Kerneingangssignal gezeigt.
Eine erste Verzerrung, die bei 901 gezeigt wird, ist eine Verzerrung aufgrund der Verzögerungsanpassung. Hier wird die Latenz durch Ausschneiden von Abtastwerten reduziert.
Eine zweite Verzerrung, gezeigt bei 902, ist auf Filterübergang des ASRC aufgrund unterschiedlicher Abtastraten zurückzuführen.
Eine dritte Verzerrung wird bei 903 gezeigt. Die FIFO-Füllstandsänderung (und folglich die Latenzverzerrung) des Synchronisations-FIFOs - direkt nach dem Abtastratenänderungszeitpunkt (211 us). Hier wird eine Verzögerung des ASRC-Ausgangssignals in Bezug auf das Referenzsignal aufgrund eines niedrigeren FIFO-Füllstands verringert. Nach etwa ein bis zwei zusätzlichen Mikrosekunden (213 us) ist der FIFO-Füllstand wieder auf dem erwünschten Niveau, was den Fehler mindert.
Eine vierte Verzerrung wird bei 904 gezeigt. Diese Verzerrung ist auf einen Restverzögerungsfehler unterhalb einer Taktperiode zurückzuführen, der für den Rest der Übertragung bestehen bleibt.
Die Transiente wirkt sich hauptsächlich auf die EVM aus. Die Auswirkungen werden reduziert, indem die Abtastratenreduktion nur an den Schlitz-Begrenzungen geändert wird, d. h. während der Zeitperiode, die für die EVM-Messung nicht berücksichtigt wird.
10 und 11 veranschaulichen Beispiele für Verschlechterung, die aus Übergängen von einer Abtastrate zu einer anderen auftreten kann. Die Beispiele zeigen eine Fehlervektorgrößen-(EVM-) Verschlechterung während des Übergangs zu einem beliebigen Zeitpunkt
Es werden zwei LTE-Schlitze simuliert. Der Übergang zwischen den beiden Abtastraten findet zu einem beliebigen Zeitpunkt statt (d. h. nicht an Schlitz- oder Symbol-Begrenzungen).
10 ist ein Graph 1000, der eine erste Simulation eines Übergangs zwischen zwei Abtastraten zu einem Zeitpunkt anzeigt.
Die Frequenz ist entlang einer x-Achse gezeigt und PSD ist entlang einer y-Achse gezeigt.
Bei diesem Beispiel wird LTE20 verwendet und 50 RBs zugewiesen. Die ASRR erzeugt eine Abtastratenreduktion um 2. Es ist ersichtlich, dass der EVM-RMS = 0,66 % und der EVM-Spitze = 22 % beträgt.
11 ist ein Graph 1100, der eine zweite Simulation eines Übergangs zwischen zwei Abtastraten zu einem Zeitpunkt anzeigt.
Bei diesem Beispiel wird 2xLTE20 verwenden und 50RBs werden zugewiesen. Die ASRR erzeugt eine Abtastratenreduktion um 4. Als Ergebnis ist der EVM-RMS = 1,3 % und der EVM-Spitze = 51 %.
12 ist gemäß einigen Ausführungsbeispielen oder Aspekten ein Flussdiagramm, das ein Verfahren 1200 zum Betreiben eines TX-Systems mit ASRR darstellt. Das Verfahren 1200 ist zu darstellenden Zwecken bereitgestellt und es wird darauf hingewiesen, dass geeignete Variationen denkbar sind.
Das Verfahren 1200 kann ausgeführt werden und wird mit den obigen Systemen, wie z. B. dem System 500 und dem System 600, beschrieben. Darüber hinaus kann das Verfahren unter Verwendung von Schaltungsanordnung und/oder Prozessor, wie z. B. dem Front-End-Modul 115, dem DFE 504 und Ähnlichem, implementiert werden.
Das Verfahren 1200 beginnt bei Block 1202, wo Performanceparameter oder reduzierte Performanceparameter für ein TX-Signal bestimmt, identifiziert oder durch eine Steuerschaltungsanordnung erhalten werden. Die reduzierten Performanceparameter können Bandbreite, TX-Leistung, Ressourcenblöcke und Ähnliches umfassen, die im Vergleich zu entworfenen oder typischen Werten relativ niedrig sind. Die Performanceparameter können mit konfigurierten oder früheren Werten verglichen werden, um festzustellen, ob es eine Änderung gibt. Beispielsweise können die Performanceparameter im Vergleich zu einem konfigurierten und/oder vorherigen Wert reduziert werden. Bei einem Beispiel werden die konfigurierten Performanceparameter von einem Netzwerk oder einer Basisstation für eine Übertragung konfiguriert und die aktuellen Performanceparameter werden mit den konfigurierten Performanceparametern verglichen. Alternativ können die Performanceparameter im Vergleich zu einem früheren Wert erhöht werden.
Eine Steuerschaltung bestimmt eine reduzierte/angepasste Abtastrate zur Verwendung in den Signalverarbeitungsblöcken 604, bei Block 1204. Die reduzierte/angepasste Abtastrate wird basierend auf den reduzierten Performanceparametern oder den Performanceparametern aus dem Block 1202 bestimmt.
Die reduzierte/angepasste Abtastrate wird dynamisch bestimmt. Ferner kann die Rate in Intervallen basierend auf Symbol, Schlitz, Rahmen, Burst und Ähnlichem bestimmt werden.
Bei einem Beispiel basiert die reduzierte Abtastrate auf einer 2er-Potenz.
Konfigurationsdaten/Einstellungen und/oder Trigger wird/werden von einer Schaltungsanordnung für DFE-Elemente wie beispielsweise Filter, Aufwärtsmischer, Abwärtsmischer und Ähnlichem basierend auf der reduzierten Abtastrate bei Block 1206 erzeugt. Die Konfigurationsdaten/Einstellungen sind auch im Block 1206 abgeschattet. Eine Shadow-Live-Registerschaltung, wie z. B. die Schaltung 800, kann zur Abschattung der Konfigurationsdaten verwendet werden.
Eine Gruppenfilterverzögerung wird am Block 1208 durch die Steuerschaltung basierend auf der reduzierten/angepassten Abtastrate bestimmt. Bei einem Beispiel wird die Gruppenfilterverzögerung für Filter in der DFE- und RF-Verarbeitung bestimmt.
Die Konfigurationsdaten/Einstellung werden auf zumindest einen Aufwärtsmischer und Abwärtsmischer des DFE angewendet, die Gruppenfilterverzögerung wird auf die Filter angewendet und das TX-Signal wird am Block 1210 durch die DFE- und die RF-Verarbeitungsschaltung erzeugt. Der Abwärtsmischer/Abtaster kann sich an der ASRR 614 befinden und der Aufwärtsmischer/Aufwärtsabtaster kann sich an der RF-Verarbeitung 608 befinden.
Das digitale TX-Signal wird an eine RF-DAC-Schnittstelle zur Umwandlung in ein analoges Signal an Block 1212 bereitgestellt.
Es wird darauf hingewiesen, dass geeignete Variationen des Verfahrens 1200 in Betracht gezogen werden, umfassend der Einbringung zusätzlicher Blöcke, das Weglassen eines oder mehrerer Blöcke und Ähnlichem.
Gemäß hiesigem Gebrauch kann der Ausdruck „Schaltungsanordnung“ eine anwendungsspezifische integrierte Schaltung (ASIC), eine elektronische Schaltung, einen Prozessor (gemeinschaftlich verwendet, dediziert oder Gruppe) und/oder einen Speicher (gemeinschaftlich verwendet, dediziert oder Gruppe), die ein oder mehrere Software- oder Firmware-Programme ausführen, eine kombinatorische Logikschaltung und/oder andere geeignete Hardware-Komponenten, die die beschriebene Funktionalität bereitstellen, bezeichnen, Teil davon sein oder umfassen. Bei einigen Ausführungsbeispielen kann die Schaltungsanordnung implementiert sein in, oder der Schaltungsanordnung zugeordnete Funktionen können implementiert sein durch, ein oder mehrere Software- oder Firmware-Module. Bei einigen Ausführungsbeispielen kann die Schaltungsanordnung eine Logik aufweisen, die zumindest teilweise in Hardware betrieben werden kann.
Wie er in der Gegenstandsspezifikation verwendet wird, kann der Begriff „Prozessor“ auf ein/e im Wesentlichen beliebige/s Rechenverarbeitungseinheit oder -vorrichtung verweisen, die Einkernprozessoren, Einzelprozessoren mit Software-Multithread-Ausführungsfähigkeit, Mehrkernprozessoren, Mehrkernprozessoren mit Software-Multithread-Ausführungsfähigkeit, Mehrkernprozessoren mit Hardware-Multithread-Technologie, parallele Plattformen und parallele Plattformen mit verteiltem gemeinschaftlich verwendetem Speicher aufweist, jedoch nicht darauf beschränkt ist. Zudem kann ein Prozessor auf eine integrierte Schaltung, eine anwendungsspezifische integrierte Schaltung, einen digitalen Signalprozessor, ein feldprogrammierbares Gate-Array, eine programmierbare Logiksteuerung, eine komplexe programmierbare Logikvorrichtung, eine diskrete Gate- oder eine Transistorlogik, diskrete Hardwarekomponenten oder irgendeine Kombination derselben, die entworfen ist, um die hierin beschriebenen Funktionen und/oder Prozesse auszuführen, verweisen. Prozessoren können nanoskalige Architekturen nutzen, wie etwa, jedoch nicht darauf beschränkt auf, molekular- und quantenpunktbasierte Transistoren, Schaltern (switches) und Gates, um eine Raumnutzung zu optimieren und die Performance von mobilen Vorrichtungen zu verbessern. Ein Prozessor kann auch als eine Kombination aus Rechenverarbeitungseinheiten implementiert sein.
In der Gegenstandspezifikation verweisen Begriffe, wie beispielsweise „Speicher“, „Datenspeicher“, „Datenspeicherung“, „Datenbank“ und im Wesentlichen irgendeine andere Informationsspeicherungskomponente, die für den Betrieb und die Funktionalität einer Komponente und/oder eines Prozesses relevant ist, auf „Speicherkomponenten“ oder Entitäten, die in einem „Speicher“ ausgeführt sind, oder Komponenten, die den Speicher aufweisen. Es wird darauf hingewiesen, dass die hierin beschriebenen Speicherkomponenten entweder flüchtiger Speicher oder nichtflüchtiger Speicher sein können oder sowohl einen flüchtigen als auch nichtflüchtigen Speicher umfassen können.
Zur Veranschaulichung und nicht zur Begrenzung kann ein nichtflüchtiger Speicher zum Beispiel in einem Speicher, nichtflüchtigen Speicher (siehe unten), Plattenspeicher (siehe unten) und Speicherspeicherungsvorrichtung (memory storage) (siehe unten) umfasst sein. Ferner kann ein nichtflüchtiger Speicher in einem Nurlesespeicher, programmierbaren Nurlesespeicher, elektrisch programmierbaren Nurlesespeicher, elektrisch löschbaren programmierbaren Nurlesespeicher oder Flash-Speicher umfasst sein. Ein flüchtiger Speicher kann einen Direktzugriffspeicher aufweisen, der als externer Zwischenspeicher agiert. Zur Veranschaulichung und nicht zur Begrenzung ist ein Direktzugriffspeicher in vielen Formen verfügbar, wie beispielsweise als synchroner Direktzugriffspeicher, dynamischer Direktzugriffspeicher, synchroner dynamischer Direktzugriffspeicher, synchroner dynamischer Direktzugriffspeicher mit doppelter Datenrate, erweiterter synchroner dynamischer Direktzugriffspeicher, dynamischer Synchlink-Direktzugriffspeicher und direkter Rambus-Direktzugriffspeicher. Zusätzlich sollen die offenbarten Speicherkomponenten von Systemen oder Verfahren hierin diese und irgendwelche anderen geeigneten Speicherarten umfassen, sind jedoch nicht darauf beschränkt.
Beispiele können Gegenstände wie beispielsweise ein Verfahren, Mittel zum Ausführen von Handlungen oder Blöcken des Verfahrens, zumindest ein maschinenlesbares Medium, das Anweisungen umfasst, die, wenn sie von einer Maschine ausgeführt werden, die Maschine veranlassen, Handlungen des Verfahrens oder einer Vorrichtung oder eines Systems für gleichzeitige Kommunikation unter Verwendung mehrerer Kommunikationstechnologien gemäß hierin beschriebenen Ausführungsbeispielen und Beispielen auszuführen.
Beispiel 1 ist ein Kommunikationssystem, das die adaptive Abtastratenreduktion (ASRR) verwendet. Das System umfasst ein digitales Front-End (DFE) und eine Radiofrequenz- (RF-) Schaltung. Das DFE ist ausgebildet, ein Basisbandsignal zu empfangen, angepasste Performanceparameter für das Basisbandsignal zu identifizieren, eine Abtastrate für das Basisbandsignal basierend auf den angepassten Performanceparametern dynamisch anzupassen, das Basisbandsignal zu überabtasten und zu verarbeiten und ein digitales Signal unter Verwendung der angepassten Abtastrate zu erzeugen, wobei die angepassten Performanceparameter aus früheren Performanceparametern aus einer früheren Zeitperiode angepasst werden. Die RF-Schaltung ist ausgebildet, ein analoges TX-Signal aus dem digitalen Schnittstellensignal zu erzeugen.
Beispiel 2 umfasst den Gegenstand von Beispiel 1, umfassend oder weglassend optionale Elemente, wobei das DFE eine Steuerschaltung umfasst, die ausgebildet ist, die angepassten Performanceparameter zu identifizieren und die angepasste Abtastrate zu bestimmen.
Beispiel 3 umfasst den Gegenstand von einem der Beispiele 1-2, umfassend oder weglassend optionale Elemente, wobei die Steuerschaltung ausgebildet ist, eine Gruppenlaufzeit für ein oder mehrere Filter des DFE basierend auf der reduzierten Abtastrate zu bestimmen und die Gruppenlaufzeit auf das eine oder die mehreren Filter unter Verwendung einer Verzögerungsschaltung anzuwenden.
Beispiel 4 umfasst den Gegenstand von einem der Beispiele 1-3, umfassend oder weglassend optionale Elemente, wobei das DFE die Abtastrate pro Symbol, Schlitz, Rahmen und/oder Burst dynamisch reduziert.
Beispiel 5 umfasst den Gegenstand von einem der Beispiele 1-4, umfassend oder weglassend optionale Elemente, wobei das DFI ausgebildet ist, Konfigurationseinstellungen für die reduzierte Abtastrate zu erzeugen, wobei die Konfigurationswerte auf ein oder mehrere Elemente des DFE angewendet werden, um die angepasste Abtastrate zu ermöglichen.
Beispiel 6 umfasst den Gegenstand von einem der Beispiele 1-5, umfassend oder weglassend optionale Elemente, wobei das DFE ferner eine Schatten-Live-Registerschaltung umfasst, die ausgebildet ist, die Konfigurationseinstellungen an einem Aufwärtsmischer und einem Abwärtsmischer des DFE zu synchronisieren.
Beispiel 7 umfasst den Gegenstand von einem der Beispiele 1-6, umfassend oder weglassend optionale Elemente, wobei das DFE ein Mehrträger-DFE und ein Kern-DFE umfasst.
Beispiel 8 umfasst den Gegenstand von einem der Beispiele 1-7, umfassend oder weglassend optionale Elemente, wobei das DFE einen arbiträren Abtastratenwandler (ASRC) umfasst, der ausgebildet ist, einen Abwärtsmischer und einen Aufwärtsmischer zu synchronisieren.
Beispiel 9 umfasst den Gegenstand von einem der Beispiele 1-8, umfassend oder weglassend optionale Elemente, wobei das digitale Signal eine Mehrzahl von trägerbasierten Signalen umfasst.
Beispiel 10 umfasst den Gegenstand von einem der Beispiele 1-9, umfassend oder weglassend optionale Elemente, wobei die RF-Schaltung eine Mehrzahl von Digital-zu-Analog-Wandlern umfasst, die parallel arbeiten und ausgebildet sind, das analoge TX-Signal aus dem digitalen Signal zu erzeugen.
Beispiel 11 umfasst den Gegenstand von einem der Beispiele 1-10, umfassend oder weglassend optionale Elemente, wobei die RF-Schaltung eine First-In-First-Out-, FIFO-, Schaltung umfasst.
Beispiel 12 umfasst den Gegenstand von einem der Beispiele 1-11, umfassend oder weglassend optionale Elemente, wobei die angepassten Performanceparameter eine reduzierte Bandbreite aufweisen, wobei die reduzierte Bandbreite um einen Bruchteil geringer ist als eine konfigurierte Übertragungsbandbreite.
Beispiel 13 umfasst den Gegenstand von einem der Beispiele 1-12, umfassend oder weglassend optionale Elemente, wobei die angepassten Performanceparameter eine reduzierte Bandbreite aufweisen, wobei die reduzierte Bandbreite um einen Bruchteil geringer ist als eine konfigurierte Übertragungsbandbreite.
Beispiel 14 umfasst den Gegenstand von einem der Beispiele 1-13, umfassend oder weglassend optionaler Elemente, wobei die angepassten Performanceparameter eine reduzierte Anzahl von Ressourcenblöcken umfassen, wobei die reduzierte Anzahl von zusammenhängenden Ressourcenblöcken geringer ist als eine vorherige Anzahl von Ressourcenblöcken der früheren Zeitperiode, wobei die Zeitgeberperiode ein Schlitz und/oder Symbol ist.
Beispiel 15 ist ein Adaptive-Abtastratenreduktion- (ASRR-) System, umfassend eine Schaltungsanordnung, eine Schattenregister-Schaltung und eine Verzögerungsschaltung. Die Schaltungsanordnung ist ausgebildet, angepasste Performanceparameter eines Eingangssignals verglichen mit früheren Performanceparametern dynamisch zu erhalten, eine angepasste Abtastrate basierend auf den angepassten Performanceparametern zu bestimmen, Digitales-Front-End- (DFE-) Konfigurationseinstellungen basierend auf der angepassten Abtastrate zu bestimmen und eine Gruppenlaufzeit für das DFE zu bestimmen. Die Schatten-Registerschaltung ist ausgebildet, die DFE-Konfigurationseinstellungen zu speichern und anzuwenden. Die Verzögerungsschaltung ist ausgebildet, eine Gruppenlaufzeit des DFE anzupassen.
Beispiel 16 umfasst den Gegenstand von Beispiel 15, umfassend oder auslassend optionale Elemente, wobei die Registerschaltung ein Schatten-Register umfasst, das mit einem Live-Register und einer finiten Zustandsmaschine gekoppelt ist, wobei das Schatten-Register die DFE-Konfigurationseinstellungen von der Schaltungsanordnung speichert, das Live-Register aktive Konfigurationseinstellungen für das DFE speichert und die Zustandsmaschine einen Trigger erzeugt, um die gespeicherten DFE-Konfigurationswerte aus dem Schatten-Register auf die aktiven Konfigurationswerte des Live-Registers zu übertragen.
Beispiel 17 umfasst den Gegenstand von einem der Beispiele 15-16, umfassend oder auslassend optionale Elemente, wobei die Verzögerungsschaltung einen Ringpuffer mit einer anpassbaren Länge umfasst, wobei die anpassbare Länge durch die Schaltungsanordnung ausgebildet ist, durch eine reduzierte Abtastrate induzierte Verzögerungen zu kompensieren.
Beispiel 18 umfasst den Gegenstand von einem der Beispiele 13-15, umfassend oder auslassend optionale Elemente, wobei die angepassten Performanceparameter eine oder mehrere einer reduzierten Übertragungsbandbreite, einer reduzierten Übertragungsleistung und/oder einer reduzierten Anzahl von Ressourcenblöcken umfassen.
Beispiel 19 umfasst den Gegenstand von einem der Beispiele 13-16, umfassend oder auslassend optionale Elemente, wobei die Schattenschaltung ausgebildet ist, einen Trigger zu erzeugen, der sich mit dem Eingangssignal durch Signalverarbeitungsschaltungen des DFE für eine Synchronisation ausbreitet.
Beispiel 20 ist ein Verfahren zum Betreiben eines Kommunikationssystems mit adaptiver Abtastratenreduktion (ASRR). Das Verfahren umfasst ein Erhalten eines oder mehrerer angepasster Performanceparameter für ein Eingangssignal im Vergleich zu früheren Performanceparametern; ein Bestimmen einer angepassten Abtastrate basierend auf dem einen oder den mehreren angepassten Performanceparametern; und ein Überabtasten des Eingangssignals unter Verwendung der reduzierten Abtastrate durch ein digitales DFE, um ein digitales Signal zu erzeugen.
Beispiel 21 umfasst den Gegenstand von Beispiel 20, umfassend oder auslassend optionale Elemente, ferner umfassend ein Bestimmen einer Gruppenlaufzeit für das DFE basierend auf der angepassten Abtastrate.
Beispiel 22 umfasst den Gegenstand von einem der Beispiele 20-21, umfassend oder auslassend optionale Elemente, ferner umfassend ein Wandeln des digitalen Signals in ein analoges Radiofrequenz- (RF-) Übertragungssignal für eine Übertragung.
Es versteht sich, dass hierin beschriebene Aspekte durch Hardware, Software, Firmware oder irgendeine Kombination derselben implementiert sein können. Bei Implementierung in Software können Funktionen auf einem computerlesbaren Medium gespeichert oder auf demselben als eine oder mehrere Anweisungen oder Code übertragen werden. Computerlesbare Medien umfassen sowohl Computerspeichermedien als auch Kommunikationsmedien, umfassend irgendein Medium, das eine Übertragung eines Computerprogramms von einem Ort zu einem anderen ermöglicht. Ein Speichermedium oder ein computerlesbares Speichermedium kann irgendein verfügbares Medium sein, auf das von einem Allzweck- oder Spezial-Prozessor zugegriffen werden kann. Beispielhaft und nicht einschränkend können solche computerlesbaren Medien RAM, ROM, EEPROM, CD-ROM oder einen anderen optischen Plattenspeicher, magnetischen Plattenspeicher oder andere magnetische Speichervorrichtungen, oder anderes greifbares und/oder nichtflüchtiges Medium umfassen, das verwendet werden kann, um erwünschte Informationen oder ausführbare Anweisungen zu tragen oder zu speichern. Ferner wird irgendeine Verbindung richtig als ein computerlesbares Medium bezeichnet. Wenn Software zum Beispiel von einer Website, einem Server oder einer anderen entfernten Quelle unter Verwendung eines Koaxialkabels, eines Glasfaserkabels, eines verdrillten Paares, einer Digital Subscriber Line (DSL; digitaler Teilnehmeranschluss) oder drahtloser Technologien, z. B. Infrarot, Funk und Mikrowellen übertragen wird, dann sind Koaxialkabel, Glasfaserkabel, verdrilltes Paar, DSL oder drahtlose Technologien, z. B. Infrarot, Funk und Mikrowellen, in der Definition von Medium umfasst. Platte (disk, disc) umfasst gemäß hiesiger Verwendung Kompaktplatte (CD, Compact Disc), Laserplatte, optische Platte, Digital Versatile Disc (DVD), Diskette und Blue-Ray-Platte, wobei Platten (disks) normalerweise Daten magnetisch reproduzieren, während Platten (discs) Daten optisch mit Lasern reproduzieren. Kombinationen der Obigen sollen auch in dem Schutzbereich der computerlesbaren Medien umfasst sein.
Verschiedene beispielhafte Logiken, Logikblöcke, Module und Schaltungen, die hier in Verbindung mit offenbarten Aspekten beschrieben sind, können mit einem Allzweckprozessor, einem Digitalsignalprozessor (DSP; digital signal processor) einer anwendungsspezifischen integrierten Schaltung (ASIC), einem feldprogrammierbaren Gate-Array (FPGA; field programmable gate array) oder einer anderen programmierbaren Logikvorrichtung, einer diskreten Gate- oder Transistor-Logik, diskreten Hardwarekomponenten oder irgendeiner Kombination derselben, entworfen, um die hier beschriebenen Funktionen auszuführen, implementiert oder ausgeführt werden. Ein Allzweckprozessor kann ein Mikroprozessor sein, aber alternativ kann der Prozessor auch irgendein konventionelle(r) Prozessor, Steuerung, Mikrocontroller oder Zustandsmaschine sein. Ein Prozessor kann auch als eine Kombination von Rechenvorrichtungen implementiert sein, z. B. eine Kombination eines DSP und eines Mikroprozessors, einer Mehrzahl von Mikroprozessoren, eines oder mehrerer Mikroprozessoren in Verbindung mit einem DSP-Kern oder irgendeine solche Konfiguration. Zusätzlich kann zumindest ein Prozessor ein oder mehrere Module umfassen, die wirksam sind, um eine(n) oder mehrerer der hierin beschriebenen Schritte und/oder Aktionen auszuführen.
Für eine Softwareimplementierung können hier beschriebene Techniken mit Modulen (z. B. Prozeduren, Funktionen usw.) implementiert sein, die hier beschriebene Funktionen ausführen. Softwarecodes können in Speichereinheiten gespeichert und von Prozessoren ausgeführt werden. Eine Speichereinheit kann innerhalb eines Prozessors oder außerhalb eines Prozessors implementiert sein, in welchem Fall die Speichereinheit mit dem Prozessor über verschiedene, im Stand der Technik bekannte Mittel kommunikativ gekoppelt sein kann. Ferner kann zumindest ein Prozessor ein oder mehrere Module umfassen, die wirksam sind, um hier beschriebene Funktionen auszuführen.
Hier beschriebene Techniken können für verschiedene drahtlose Kommunikationssysteme, z. B. CDMA, TDMA, FDMA, OFDMA, SC-FDMA, und andere Systeme verwendet werden. Die Begriffe „System“ und „Netzwerk“ werden oft synonym verwendet. Ein CDMA-System kann eine Funktechnologie implementieren, z. B. Universal Terrestrial Radio Access (UTRA; Universelles, Terrestrisches Funkzugriff), CDMA1800 etc. UTRA umfasst Breitband-CDMA (Wideband-CDMA; W-CDMA) und andere Varianten von CDMA. Ferner deckt CDMA1800 IS-1800-, IS-95- und IS-856-Standards ab. Ein TDMA-System kann eine Funktechnologie, z. B. Global System for Mobile Communications (GSM; Globales System für Mobilkommunikation), implementieren. Ein OFDMA-System kann eine Funktechnologie, z. B. Evolved UTRA (E-UTRA; Entwickeltes UTRA), Ultra Mobile Broadband (UMB, Ultra Mobiles Breitband), IEEE 802.11 (Wi-Fi), IEEE 802.16 (WiMAX), IEEE 802.18, Flash-OFDM etc., implementieren. UTRA und E-UTRA sind Teil des Universal Mobile Telecommunication System (UMTS; Universelles Mobiltelekommunikationssystem). 3GPP Long Term Evolution (LTE; Langzeitentwicklung) ist ein Release von UMTS, der E-UTRA verwendet, der OFDMA auf Abwärtsstrecke (Downlink-Strecke) und SC-FDMA auf Aufwärtsstrecke (Uplink-Strecke) einsetzt. UTRA, E-UTRA, UMTS, LTE und GSM sind in Dokumenten von einer Organisation namens „3rd Generation Partnership Project“ (3GPP; Partnerschaftsprojekt der 3. Generation) beschrieben. Zusätzlich sind CDMA1800 und UMB in Dokumenten von einer Organisation namens „3rd Generation Partnership Project 2“ (3GPP2, Partnerschaftsprojekt der 3. Generation 2) beschrieben. Die Technologien können auch mit New Radio (NR) 5G, auch von der 3GPP Organisation, verwendet werden. Ferner können drahtlose Kommunikationssysteme zusätzlich Peer-to-Peer- (z. B. Mobil-zu-Mobil-) Ad-hoc-Netzwerksysteme umfassen, die häufig ungepaarte unlizenzierte Spektren, 802.xx-Drahtlos-LAN, BLUETOOTH und andere Kurz- oder Langbereich-Drahtlos-Kommunikationstechniken verwenden.
Einzelträger-Frequenzmultiplexzugriff (SC-FDMA; Single Carrier Frequency Division Multiple Access), der eine Einzelträgermodulation und Frequenzbereichsentzerrung nutzt, ist eine Technik, die mit den offenbarten Aspekten verwendet werden kann. SC-FDMA weist eine ähnliche Performance und im Wesentlichen eine ähnliche Gesamtkomplexität auf wie diejenigen eines OFDMA-Systems. Ein SC-FDMA-Signal weist aufgrund seiner inhärenten Einzelträgerstruktur ein geringeres Spitze-zu-Durchschnitt-Leistungsverhältnis (PARP; Peak-to-Average Power Ratio) auf. SC-FDMA kann bei der Aufwärtsstrecken-Kommunikation verwendet werden, wo ein geringeres PARP einem mobilen Anschluss hinsichtlich der Sendeleistungseffizienz nutzen kann.
Weiterhin können verschiedene, hierin beschriebene Aspekte oder Merkmale als ein Verfahren, Vorrichtung oder Herstellungsartikel unter Verwendung von Standard-Programmierungs- und/oder Konstruktions-Techniken implementiert sein. Der Ausdruck „Herstellungsartikel“, wie er hierin verwendet wird, soll ein Computerprogramm umfassen, das von irgendeiner computerlesbaren Vorrichtung, einem Träger oder Medium aus lesbar ist. Zum Beispiel können computerlesbare Medien magnetische Speicherungsvorrichtungen (z. B. Festplatte, Diskette, Magnetstreifen etc.), optische Platten (z. B. kompakte Platte (CD), Digital Versatile Disk (DVD) etc.), Smart-Karten und Flash-Speicher-Vorrichtungen (z. B. EPROM, Karte, Stecker (stick), Schlüssel-Laufwerk etc.) umfassen, ohne darauf beschränkt zu sein. Zusätzlich können verschiedene, hier beschriebene Speichermedien eine oder mehrere Vorrichtungen und/oder andere maschinenlesbare Medien zum Speichern von Information repräsentieren. Der Begriff „maschinenlesbares Medium“ kann drahtlose Kanäle und verschiedene anderen Medien fähig zum Speichern, Enthalten und/oder Tragen von (einer) Anweisung(en) und/oder Daten umfassen, ohne darauf beschränkt zu sein. Zusätzlich kann ein Computerprogrammprodukt ein computerlesbares Medium mit einer oder mehreren Anweisungen oder Codes umfassen, die wirksam sind, um einen Computer dazu zu veranlassen, hier beschriebene Funktionen auszuführen.
Kommunikationsmedien verkörpern computerlesbare Anweisungen, Datenstrukturen, Programmmodule oder andere strukturierte oder unstrukturierte Daten in einem Datensignal, wie beispielsweise einem modulierten Datensignal, z. B. einer Trägerwelle oder einem anderen Transportmechanismus, und umfassen irgendwelche informationsliefernde oder Transport-Medien. Der Begriff „moduliertes Datensignal“ oder Signale steht für ein Signal, bei dem eines oder mehrere seiner Charakteristika auf solche Weise eingestellt oder geändert werden, dass Informationen in einem oder mehreren Signalen codiert werden. Beispielhaft und nicht einschränkend umfassen Kommunikationsmedien schnurgebundene Medien, z. B. ein schnurgebundenes Netzwerk oder eine direktschnurgebundene Verbindung, und drahtlose Medien, z. B. akustische, RF-, Infrarot- und andere drahtlose Medien.
Ferner können die Aktionen eines in Verbindung mit hier offenbarten Aspekten beschriebenen Verfahrens oder Algorithmus direkt in Hardware, in einem durch einen Prozessor ausgeführten Softwaremodul oder einer Kombination derselben verkörpert sein. Ein Softwaremodul kann in einem RAM-Speicher, Flash-Speicher, ROM-Speicher, EPROM-Speicher, EEPROM-Speicher, Registern, einer Festplatte, einer entfernbaren Platte, einer CD-ROM oder irgendeiner Form von im Stand der Technik bekanntem Speichermedium vorliegen. Ein beispielhaftes Speichermedium kann mit einem Prozessor gekoppelt sein, derart, dass der Prozessor Informationen aus dem Speichermedium lesen und Informationen auf dasselbe schreiben kann. Alternativ kann ein Speichermedium fester Bestandteil eines Prozessors sein. Bei einigen Aspekten können Prozessor und Speichermedium ferner in einer ASIC vorliegen. Zusätzlich kann eine ASIC in einer Benutzerendvorrichtung vorliegen. Alternativ können Prozessor und Speichermedium als diskrete Komponenten in einer Benutzerendvorrichtung vorliegen. Bei einigen Aspekten können die s und/oder Aktionen eines Verfahrens oder Algorithmus zusätzlich als eine oder irgendeine Kombination oder ein Satz von Codes und/oder Anweisungen auf einem maschinenlesbaren Medium und/oder computerlesbaren Medium vorliegen, die in ein Computerprogrammprodukt eingebracht sein können.
Die obige Beschreibung von dargestellten Ausführungsbeispielen der Gegenstandsoffenbarung, umfassend was in der Zusammenfassung beschrieben ist, soll nicht erschöpfend sein oder die offenbarten Ausführungsbeispiele auf die offenbarten genauen Formen begrenzen. Obwohl bestimmte Ausführungsbeispiele und Beispiele hierin zu Darstellungszwecken beschrieben sind, sind verschiedene Modifikationen möglich, die als innerhalb des Schutzbereichs solcher Ausführungsbeispiele und Beispiele gelten, wie Fachleute auf dem relevanten Gebiet erkennen können.
In dieser Hinsicht versteht es sich, dass, obwohl der offenbarte Gegenstand in Verbindung mit verschiedenen Ausführungsbeispielen und gegebenenfalls entsprechenden Figuren beschrieben worden ist, andere ähnliche Ausführungsbeispiele verwendet werden können oder Modifikationen an und Zufügungen zu den beschriebenen Ausführungsbeispielen vorgenommen werden können zum Ausführen der gleichen, ähnlichen, alternativen oder ersetzenden Funktion des offenbarten Gegenstandes ohne von demselben abzuweichen. Daher soll der offenbarte Gegenstand nicht auf irgendein einzelnes, hierin beschriebenes Ausführungsbeispiel begrenzt sein, sondern soll stattdessen hinsichtlich Umfang und Schutzbereich gemäß den nachfolgend angehängten Ansprüchen ausgelegt werden.
Unter besonderer Hinsicht auf die verschiedenen Funktionen, die durch die oben beschriebenen Komponenten ausgeführt werden (Anordnungen, Vorrichtungen, Schaltungen, Systeme etc.), sollen die Ausdrücke (einschließlich einer Bezugnahme auf ein „Mittel“), die verwendet werden, um solche Komponenten zu beschreiben, sofern nicht anderweitig angegeben, irgendeiner Komponente oder Struktur entsprechen, die die angegebene Funktion der beschriebenen Komponente ausführt (z. B. die funktional äquivalent ist), obwohl sie nicht strukturell äquivalent zu der offenbarten Struktur ist, die die Funktion in den hierin dargestellten beispielhaften Implementierungen der Offenbarung ausführt. Zusätzlich dazu, obwohl ein bestimmtes Merkmal möglicherweise im Hinblick auf nur eine von mehreren Implementierungen offenbart wurde, kann ein solches Merkmal mit einem oder mehreren anderen Merkmalen der anderen Implementierungen kombiniert werden, wie es für irgendeine gegebene oder bestimmte Anwendung erwünscht und vorteilhaft sein kann.
ZITATE ENTHALTEN IN DER BESCHREIBUNG
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
Zitierte Patentliteratur

US 16/146399 [0001]

Claims

Ein Kommunikationssystem, das die adaptive Abtastratenreduktion, ASRR, verwendet, das System umfassend: ein digitales Front-End, DFE, das ausgebildet ist, ein Basisbandsignal zu empfangen, angepasste Performanceparameter für das Basisbandsignal zu identifizieren, eine Abtastrate für das Basisbandsignal basierend auf den angepassten Performanceparametern dynamisch anzupassen, das Basisbandsignal zu überabtasten und zu verarbeiten und ein digitales Signal unter Verwendung der angepassten Abtastrate zu erzeugen, wobei die angepassten Performanceparameter aus früheren Performanceparametern einer früheren Zeitperiode angepasst werden; und eine Radiofrequenz-, RF-, Schaltung, die ausgebildet ist, ein analoges TX-Signal aus dem digitalen Schnittstellensignal zu erzeugen.
Das System gemäß Anspruch 1, wobei das DFE eine Steuerschaltung umfasst, die ausgebildet ist, die angepassten Performanceparameter zu identifizieren und die angepasste Abtastrate zu bestimmen.
Das System gemäß Anspruch 1, wobei das DFE eine Steuerschaltung umfasst, die ausgebildet ist, die angepassten Performanceparameter zu identifizieren und die angepasste Abtastrate zu bestimmen, und die Steuerschaltung ausgebildet ist, eine Gruppenlaufzeit für ein oder mehrere Filter des DFE basierend auf der reduzierten Abtastrate zu bestimmen und die Gruppenlaufzeit auf das eine oder die mehreren Filter unter Verwendung einer Verzögerungsschaltung anzuwenden.
Das System gemäß Anspruch 1, wobei das DFE die Abtastrate pro Symbol, Schlitz, Rahmen und/oder Burst dynamisch reduziert.
Das System gemäß einem der Ansprüche 1-4, wobei das DFI ausgebildet ist, Konfigurationseinstellungen für die reduzierte Abtastrate zu erzeugen, wobei die Konfigurationswerte auf ein oder mehrere Elemente des DFE angewendet werden, um die angepasste Abtastrate zu ermöglichen.
Das System gemäß Anspruch 5, wobei das DFE ferner eine Schatten-Live-Registerschaltung umfasst, die ausgebildet ist, die Konfigurationseinstellungen an einem Aufwärtsmischer und einem Abwärtsmischer des DFE zu synchronisieren.
Das System gemäß einem der Ansprüche 1-4, wobei das DFE ein Mehrträger-DFE und ein Kern-DFE umfasst.
Das System gemäß einem der Ansprüche 1-4, wobei das DFE einen arbiträren Abtastratenwandler, ASRC, umfasst, der ausgebildet ist, einen Abwärtsmischer und einen Aufwärtsmischer zu synchronisieren.
Das System gemäß einem der Ansprüche 1-4, wobei das digitale Signal eine Mehrzahl von trägerbasierten Signalen umfasst.
Das System gemäß einem der Ansprüche 1-4, wobei die RF-Schaltung eine Mehrzahl von Digital-zu-Analog-Wandlern umfasst, die parallel arbeiten und ausgebildet sind, das analoge TX-Signal aus dem digitalen Signal zu erzeugen.
Das System gemäß einem der Ansprüche 1-4, wobei die RF-Schaltung eine First-In-First-Out-, FIFO-, Schaltung umfasst.
Das System gemäß einem der Ansprüche 1-4, wobei die angepassten Performanceparameter eine reduzierte Bandbreite aufweisen, wobei die reduzierte Bandbreite um einen Bruchteil geringer ist als eine konfigurierte Übertragungsbandbreite.
Das System gemäß einem der Ansprüche 1-4, wobei die angepassten Performanceparameter eine angepasste Übertragungsleistung aufweisen, wobei die reduzierte Übertragungsleistung geringer ist als eine konfigurierte Übertragungsleistung.
Das System gemäß einem der Ansprüche 1-4, wobei die angepassten Performanceparameter eine reduzierte Anzahl von Ressourcenblöcken umfassen, wobei die reduzierte Anzahl von zusammenhängenden Ressourcenblöcken geringer ist als eine vorherige Anzahl von Ressourcenblöcken der früheren Zeitperiode, wobei die Zeitgeberperiode ein Schlitz und/oder Symbol ist.
Ein Adaptive-Abtastratenreduktion-, ASRR-, System, umfassend: eine Schaltungsanordnung, die ausgebildet ist, angepasste Performanceparameter eines Eingangssignals verglichen mit früheren Performanceparametern dynamisch zu erhalten, eine angepasste Abtastrate basierend auf den angepassten Performanceparametern zu bestimmen, Digitales-Front-End-, DFE-, Konfigurationseinstellungen basierend auf der angepassten Abtastrate zu bestimmen und eine Gruppenlaufzeit für das DFE zu bestimmen; eine Schatten-Registerschaltung, die ausgebildet ist, die DFE-Konfigurationseinstellungen zu speichern und anzuwenden; und eine Verzögerungsschaltung, die ausgebildet ist, die Gruppenlaufzeit des DFE anzupassen.
Das System gemäß Anspruch 15, wobei die Registerschaltung ein Schatten-Register umfasst, das mit einem Live-Register und einer finiten Zustandsmaschine gekoppelt ist, wobei das Schatten-Register die DFE-Konfigurationseinstellungen von der Schaltungsanordnung speichert, das Live-Register aktive Konfigurationseinstellungen für das DFE speichert und die Zustandsmaschine einen Trigger erzeugt, um die gespeicherten DFE-Konfigurationswerte aus dem Schatten-Register auf die aktiven Konfigurationswerte des Live-Registers zu übertragen.
Das System gemäß einem der Ansprüche 15-16, wobei die Verzögerungsschaltung einen Ringpuffer mit einer anpassbaren Länge umfasst, wobei die anpassbare Länge durch die Schaltungsanordnung ausgebildet ist, durch eine reduzierte Abtastrate induzierte Verzögerungen zu kompensieren.
Das System gemäß einem der Ansprüche 15-16, wobei die angepassten Performanceparameter eine oder mehrere einer reduzierten Übertragungsbandbreite, einer reduzierten Übertragungsleistung und/oder einer reduzierten Anzahl von Ressourcenblöcken umfassen.
Das System gemäß einem der Ansprüche 15-16, wobei die Schattenschaltung ausgebildet ist, einen Trigger zu erzeugen, der sich mit dem Eingangssignal durch Signalverarbeitungsschaltungen des DFE für eine Synchronisation ausbreitet.
Ein Verfahren zum Betreiben eines Kommunikationssystems mit adaptiver Abtastratenreduktion, ASRR, das Verfahren umfassend: Erhalten eines oder mehrerer angepasster Performanceparameter für ein Eingangssignal im Vergleich zu früheren Performanceparametern; Bestimmen einer angepassten Abtastrate basierend auf dem einen oder den mehreren angepassten Performanceparametern; und Überabtasten des Eingangssignals unter Verwendung der reduzierten Abtastrate durch ein digitales DFE, um ein digitales Signal zu erzeugen.
Das Verfahren gemäß Anspruch 20, ferner umfassend ein Bestimmen einer Gruppenlaufzeit für das DFE basierend auf der angepassten Abtastrate.
Das Verfahren gemäß einem der Ansprüche 20-21, ferner umfassend ein Wandeln des digitalen Signals in ein analoges Radiofrequenz-, RF-, Übertragungssignal für eine Übertragung.