DE102020105315A1

DE102020105315A1 - Vorrichtung zum kalibrieren eines zeitverschachtelten analog-zu-digital-wandlers

Info

Publication number: DE102020105315A1
Application number: DE102020105315.0A
Authority: DE
Inventors: Albert Molina; Kameran Azadet; Matteo Camponeshi; Jose Luis Ceballos; Christian Lindholm; Hundo Shin; Martin Clara
Original assignee: Intel Corp
Current assignee: Intel Corp
Priority date: 2019-03-29
Filing date: 2020-02-28
Publication date: 2020-10-01
Also published as: US10601434B1; KR20210134637A; JP2022526225A; BR112021017095A2; EP3716486A1; CN113508535A; WO2020205110A1

Abstract

Eine Vorrichtung zum Kalibrieren eines zeitverschachtelten Analog-zu-Digital-Wandlers, umfassend eine Mehrzahl von zeitverschachtelten Analog-zu-Digital-Wandler-Schaltungen, wird bereitgestellt. Die Vorrichtung umfasst eine analoge Signalerzeugungsschaltung, ausgebildet zum Erzeugen eines analogen Kalibrierungssignals basierend auf einem digitalen Kalibrierungssignal, das eine oder mehrere digitale Datensequenzen zur Kalibrierung repräsentiert. Das analoge Kalibrierungssignal ist ein Breitband-Signal. Ferner umfasst die Vorrichtung eine Kopplungsschaltung, die ausgebildet ist zum steuerbaren Koppeln eines Eingangsknotens des zeitverschachtelten Analog-zu-Digital-Wandlers mit entweder der analogen Signalerzeugungsschaltung oder mit einem Knoten, der in der Lage ist zum Bereitstellen eines analogen Signals zur Digitalisierung.

Description

Gebiet
Die vorliegende Offenbarung bezieht sich auf die Analog-zu-Digital-Wandlung. Insbesondere beziehen sich Beispiele auf eine Vorrichtung zum Kalibrieren eines Zeitverschachtelten Analog-zu-Digital-Wandlers (TI-ADC; Time-Interleaved Analog-to-Digital Converter), einen Empfänger, eine Basisstation und ein mobiles Gerät.
Hintergrund
Ein TI-ADC verwendet mehrere Teil-ADCs mit langsamerer Geschwindigkeit, die parallel arbeiten, um eine erwünschte Gesamt-Abtastrate zu erreichen. Somit kann jeder Teil-ADC bei einer niedrigeren Geschwindigkeit arbeiten, im Vergleich zu einer Verwendung eines einzelnen ADCs. Unterschiede zwischen Teil-ADCs (z. B. verursacht durch Herstellungstoleranzen) führen zu einer herabgesetzten Performance im Hinblick auf die Leistungsspektraldichte des Rauschens (nPSD; noise Power Spectral Density) und/oder den störungsfreien dynamischen Bereich (SFDR; Spurious-Free Dynamic Range). Typische Fehlanpassungen unter den Teil-ADCs umfassen: DC-Versatz, Verstärkung, Zeitgebungs-Ungenauigkeit/Fehlanpassung, Frequenzantwort und andere nichtlineare Fehlanpassungen. Die kombinierten Fehlanpassungen können als ein einzelnes zeitvariables nichtlineares System mit Speicher verstanden werden, das die Performance des TI-ADC im Hinblick auf nPSD und/oder SFDR herabsetzt. Kalibrierung ist notwendig, um diese unerwünschten Performance-herabsetzenden Effekte zu beseitigen.
Somit kann ein Bedarf für eine Kalibrierungsarchitektur bestehen.
Figurenliste
Nachfolgend werden einige Beispiele von Vorrichtungen und/oder Verfahren ausschließlich beispielhaft und Bezug nehmend auf die beiliegenden Figuren beschrieben, in denen gilt:

1 stellt eine beispielhafte Vorrichtung zum Kalibrieren eines TI-ADC dar;
2 bis 4 stellen verschiedene Beispiele von analogen Signalerzeugungsschaltungen dar;
5 stellt ein Beispiel einer Basisstation dar; und
6 stellt ein Beispiel eines mobilen Geräts dar.

Detaillierte Beschreibung
Verschiedene Beispiele werden nun ausführlicher Bezug nehmend auf die beiliegenden Zeichnungen beschrieben, in denen einige Beispiele dargestellt sind. In den Figuren können die Stärken von Linien, Schichten und/oder Regionen der Klarheit halber übertrieben sein.
Während sich weitere Beispiele für verschiedene Modifikationen und alternative Formen eignen, sind dementsprechend einige bestimmte Beispiele derselben in den Figuren gezeigt und werden nachfolgend ausführlich beschrieben. Allerdings beschränkt diese detaillierte Beschreibung weitere Beispiele nicht auf die beschriebenen bestimmten Formen. Weitere Beispiele können alle Modifikationen, Entsprechungen und Alternativen abdecken, die in den Schutzbereich der Offenbarung fallen. Gleiche oder ähnliche Bezugszeichen beziehen sich in der gesamten Beschreibung der Figuren auf gleiche oder ähnliche Elemente, die bei einem Vergleich miteinander identisch oder in modifizierter Form implementiert sein können, während sie die gleiche oder eine ähnliche Funktion bereitstellen.
Es versteht sich, dass, wenn ein Element als mit einem anderen Element „verbunden“ oder „gekoppelt“ bezeichnet wird, die Elemente direkt, oder über ein oder mehrere Zwischenelemente verbunden oder gekoppelt sein können. Wenn zwei Elemente A und B unter Verwendung eines „oder“ kombiniert werden, ist dies so zu verstehen, dass alle möglichen Kombinationen offenbart sind, d. h. nur A, nur B sowie A und B, sofern dies nicht explizit oder implizit anderweitig angegeben ist. Eine alternative Formulierung für die gleichen Kombinationen ist „zumindest eines von A und B“ oder „A und/oder B“. Das Gleiche gilt entsprechend für Kombinationen von mehr als zwei Elementen.
Die Terminologie, die hier zum Zweck des Beschreibens bestimmter Beispiele verwendet wird, soll nicht einschränkend für weitere Beispiele sein. Wenn eine Singularform, z. B. „ein, eine“ und „der, die, das“ verwendet wird und die Verwendung nur eines einzelnen Elements weder explizit noch implizit als verpflichtend definiert ist, können weitere Beispiele auch Pluralelemente verwenden, um die gleiche Funktionalität zu implementieren. Ebenso, wenn eine Funktion nachfolgend als unter Verwendung mehrerer Elemente implementiert beschrieben ist, können weitere Beispiele die gleiche Funktion unter Verwendung eines einzelnen Elements oder einer einzelnen Verarbeitungsentität implementieren. Es versteht sich ferner, dass die Ausdrücke „umfasst“, „umfassend“, „weist auf“ und/oder „aufweisend“ bei Verwendung die Anwesenheit der angegebenen Merkmale, Ganzzahlen, Schritte, Operationen, Prozesse, Handlungen, Elemente und/oder Komponenten spezifizieren, aber nicht die Anwesenheit oder Hinzufügung eines/einer oder mehrerer Merkmale, Ganzzahlen, Schritte, Operationen, Prozesse, Handlungen, Elemente, Komponenten und/oder einer beliebigen Gruppe davon ausschließen.
Sofern nicht anderweitig definiert, werden alle Begriffe (einschließlich technischer und wissenschaftlicher Begriffe) hier in ihrer üblichen Bedeutung auf dem Gebiet verwendet, zu dem die Beispiele gehören.
1 stellt ein Beispiel einer Vorrichtung 100 zum Kalibrieren eines TI-ADC 130 dar. Der TI-ADC 130 umfasst eine Mehrzahl von zeitverschachtelten ADC-Schaltungen. Die Mehrzahl von zeitverschachtelten ADC-Schaltungen kann irgendeine Anzahl N ≥ 2 von zeitverschachtelten ADC-Schaltungen sein (z. B. bezogen auf eine erwünschte Total-/Gesamtabtastrate des TI-ADC 130). Die zeitverschachtelten ADC-Schaltungen des TI-ADC 130 können als ADC-Kanäle oder Teil-ADCs des TI-ADC 130 verstanden werden. Eine ADC-Schaltung des TI-ADC 130 selbst kann z. B. ein ADC mit Register mit sukzessiver Approximation (SAR; Successive Approximation Register), ein Flash-ADC (auch als Direktumwandlungs-ADC bezeichnet), ein Pipeline-ADC, ein Sigma-Delta-ADC oder ein zeitverschachtelter ADC sein. Wenn eine ADC-Schaltung selbst ein zeitverschachtelter ADC ist, kann sie zumindest zwei Teil-ADC-Schaltungen umfassen. Eine Teil-ADC-Schaltung kann z. B. ein SAR-ADC, ein Flash-ADC, ein Pipeline-ADC oder ein Sigma-Delta-ADC sein.
Die Vorrichtung 100 umfasst eine analoge Signalerzeugungsschaltung 110, ausgebildet zum Erzeugen eines analogen Kalibrierungssignals 111 basierend auf einem digitalen Kalibrierungssignal 151, das eine oder mehrere digitale Datensequenzen zur Kalibrierung repräsentiert. Wie in 1 dargestellt, kann das digitale Kalibrierungssignal 151, das eine oder mehrere digitale Datensequenzen zur Kalibrierung repräsentiert, an die analoge Signalerzeugungsschaltung 110 durch eine digitale Kalibrierungsschaltung 150 (z. B. einen digitalen Signalprozessor, DSP) geliefert werden, die ausgebildet ist, um das digitale Kalibrierungssignal 151 zu erzeugen. Zum Beispiel kann die analoge Signalerzeugungsschaltung 110 einen oder mehrere Digital-zu-Analog-Wandler (DACs), ein oder mehrere Filter usw. zur Erzeugung des analogen Kalibrierungssignals 111 basierend auf dem digitalen Kalibrierungssignal 151 umfassen. Eine Linearität der analogen Signalerzeugungsschaltung 110 kann nach der Kalibrierung höher sein als eine erwünschte (Ziel-)Linearität des TI-ADC 130.
Das analoge Kalibrierungssignal 111 ist ein Breitbandsignal, d. h. ein Signal, das eine große Bandbreite aufweist. Beispielsweise kann eine Bandbreite des analogen Kalibrierungssignals 111 weniger als die Hälfte eines Maximalwertes der Abtastrate des TI-ADC 130 betragen. Anders ausgedrückt, kann das analoge Kalibrierungssignal 111 auf die Hälfte der Abtastrate des TI-ADC 130 bandbegrenzt werden, gemäß dem Nyquist-Shannon-Abtasttheorem. Ferner können die Amplitudenwerte des analogen Kalibrierungssignals 111 alle durch den TI-ADC 130 unterstützten Eingangsamplitudenwerte abdecken. Das heißt, dass das analoge Kalibrierungssignal 111 den gesamten Eingangsamplitudenbereich des TI-ADC 130 abdecken kann. Das analoge Kalibrierungssignal 111 kann es ermöglichen, die TI-ADC-Fehlanpassungen als ein zeitvariables nichtlineares System vollständig zu charakterisieren und damit erlauben, den TI-ADC 130 zu kalibrieren.
Zusätzlich umfasst die Vorrichtung 100 eine Kopplungsschaltung 120, die ausgebildet ist zum wirksamen Koppeln eines Eingangsknotens 131 des TI-ADC 130 mit entweder der analogen Signalerzeugungssteuerung 110 oder mit einem Signalknoten 140, der fähig ist zum Bereitstellen eines analogen Signals zur Digitalisierung. Beispielsweise kann die Kopplungsschaltung 120 ausgebildet sein zum steuerbaren Koppeln des Eingangsknotens 131 des TI-ADC 130 mit entweder der analogen Signalerzeugungssteuerung 110 oder mit dem Signalknoten 140 basierend auf einem Steuersignal 12. Das Steuersignal zeigt den aktuell erwünschten der vorbestimmten Betriebsmodi des TI-ADC 130 an. Ein erster vorbestimmter Betriebsmodus kann ein Kalibrierungsmodus sein. Wenn der TI-ADC 130 kalibriert werden soll (d. h. der TI-ADC 130 arbeitet in einem Kalibrierungsmodus), kann die Kopplungsschaltung 120 den Eingangsknoten 131 des TI-ADC 130 mit der analogen Signalerzeugungsschaltung 110 koppeln, sodass das analoge Kalibrierungssignal 111 als Eingang an den TI-ADC 130 geliefert wird. Ein zweiter vorbestimmter Betriebsmodus kann ein normaler Betriebsmodus des TI-ADC 130 zur Digitalisierung analoger Daten sein. Wenn der TI-ADC 130 ein analoges Signal, wie beispielsweise ein analoges Radiofrequenz- (RF-) Signal, das Nutzerdaten trägt, digitalisieren soll (d. h. der TI-ADC 130 arbeitet in einem regulären/normalen Betriebsmodus), kann die Kopplungsschaltung 120 den Eingangsknoten 131 des TI-ADC 130 mit dem Signalknoten 140 koppeln, sodass das analoge Signal als Eingang an den TI-ADC 130 geliefert wird. Beispielsweise kann die Kopplungsschaltung 120 unter Verwendung eines oder mehrerer Schalter (z. B. analoge Schalter wie beispielsweise Metall-Oxid-Halbleiter, MOS, Transistoren) oder eines oder mehrerer (programmierbarer) Dämpfer (die z. B. das analoge Kalibrierungssignal 111 dämpfen, wenn der TI-ADC 130 ein durch den Signalknoten 140 bereitgestelltes, analoges Signal digitalisieren soll, und umgekehrt) implementiert sein.
Im normalen Betriebsmodus wird das analoge Signal des Knotens 140 in den TI-ADC 130 eingegeben und so digitalisiert, dass der TI-ADC 130 an seinem Ausgang ein digitales Signal 132 bereitstellt. Eine Ausgangsschaltung 170 empfängt das digitale Signal 132 und erzeugt basierend auf dem digitalen Signal 132 ein digitales Ausgangssignal 171 unter Verwendung der Korrekturparameter 161 zur Korrektur von Beeinträchtigungen und Fehlanpassungen des TI-ADC 130.
Im Kalibrierungsmodus wird das analoge Kalibrierungssignal 111 dem TI-ADC 130 zugeführt. Eine Parameterbestimmungsschaltung 160 empfängt das durch den TI-ADC 130 ausgegebene digitale Signal 132 und das digitale Kalibrierungssignal 151 als Referenz. Die Parameterbestimmungsschaltung 160 bestimmt (berechnet) die Korrekturparameter 161 zum Korrigieren der Beeinträchtigungen und Fehlanpassungen des TI-ADC 130 basierend auf dem durch den TI-ADC 130 ausgegebenen digitalen Signal 132 und dem digitalen Kalibrierungssignal 151.
Die Vorrichtung 100 kann eine selektive Offline-Kalibrierung des TI-ADC 130 durch selektives Koppeln des Eingangs des TI-ADC 130 mit entweder der analogen Signalerzeugungsschaltung 110 oder mit dem Signalknoten 140 erlauben. Die Vorrichtung 100 kann ein einfaches Erzeugen eines linearen, bandbegrenzten und Breitband-analogen Kalibrierungssignals 111 zur Kalibrierung des TI-ADC 130 ermöglichen. Das Breitband-analoge Kalibrierungssignal 111 kann es erlauben, den TI-ADC 130 zu kalibrieren. Die Erzeugung des analogen Kalibrierungssignals 111 wird im Folgenden anhand der 2 bis 4 ausführlich beschrieben.
2 stellt ein detaillierteres Beispiel einer analogen Signalerzeugungsschaltung 210 dar. Die analoge Signalerzeugungsschaltung 210 umfasst einen DAC 212, ausgebildet zum Erzeugen eines analogen Signals 213 basierend auf dem digitalen Kalibrierungssignal 151, das die eine oder die mehreren digitalen Datensequenzen zur Kalibrierung repräsentiert. Ferner umfasst die analoge Signalerzeugungsschaltung 210 ein analoges Filter 214, ausgebildet zum Erzeugen des analogen Kalibrierungssignals 111 durch Filtern des durch den DAC 212 erzeugten analogen Signals 213.
Die in 2 dargestellte analoge Signalerzeugungsschaltung 210 kann als eine Basisarchitektur (Mechanismus) zum Erzeugen eines linearen und Breitband- und Kalibrierungssignals 111 zur Kalibrierung eines TI-ADC verstanden werden.
Das analoge Filter 214 kann eine oder mehrere analoge Teilschaltungen zum Filtern des durch den DAC 212 erzeugten analogen Signals 213 und somit zum Erzeugen des analogen Kalibrierungssignals 111 umfassen. Beispielsweise kann das analoge Filter 214 das analoge Signal 213 derart filtern, dass das resultierende analoge Kalibrierungssignal 111 auf weniger als die Hälfte der Abtastrate des TI-ADC bandbegrenzt ist. Das analoge Filter 214 kann z. B. ein analoges Endliche-Impulsantwort- (FIR; Finite Impulse Response) Filter (nicht in 2 dargestellt) umfassen, das ausgebildet ist, um ein analoges Hilfssignal durch Filtern des analogen Signals 213 zusammen mit einem passiven analogen Filter (nicht in 2 dargestellt) zu erzeugen, das mit dem analogen FIR-Filter gekoppelt ist und ausgebildet ist, um das analoge Kalibrierungssignal 111 durch Filtern des analogen Hilfssignals zu erzeugen.
Bezüglich des DAC 212 würde ein DAC, der eine hohe Auflösung aufweist und bei einer hohen Abtastrate arbeitet, die Anforderungen an das analoge Filtern vereinfachen. Die Realisierung einer hohen Linearität für einen solchen mehrstufigen DAC ist jedoch kostenaufwändig. Ferner ist möglicherweise bei DACs mit sehr hoher Geschwindigkeit (z. B. bei einer Abtastrate von 16 GHz) eine Überabtastung nur durch Zeitverschachtelung mehrerer DACs möglich. Die zeitverschachtelten DACs können jedoch auch unter Fehlanpassungen leiden.
Aus Gründen der Einfachheit und Effizienz kann der DAC 212, zumindest bei einigen Beispielen, eine Auflösung von 1 Bit aufweisen. Ein DAC mit einer Auflösung von 1 Bit ist inhärent linear, sodass die analoge Signalerzeugungsschaltung 210 eine hohe Linearität aufweisen kann. In ähnlicher Weise können die eine oder die mehreren digitalen Datensequenzen, die durch das digitale Kalibrierungssignal 151 repräsentiert werden, 1-Bit-Sequenzen sein.
Das so erzeugte analoge Breitband-Kalibrierungssignal 111 erlaubt möglicherweise ein gemeinsames Korrigieren aller oben aufgeführten TI-ADC-Störungen und Fehlanpassungen, sodass eine TI-ADC-Kalibrierung mit optimaler Performance erreicht werden kann. Die vorgeschlagene Architektur für die analoge Signalerzeugungsschaltung 210 kann es erlauben, ein hochlineares und Breitband-analoges Kalibrierungssignal 111 in einer vereinfachten Weise zu erzeugen.
Ein anderes anspruchsvolleres Beispiel einer analogen Signalerzeugungsschaltung 310 ist in 3 dargestellt. Die analoge Signalerzeugungsschaltung 310 umfasst die Verzögerungsschaltung 320, die ausgebildet ist, um eine digitale Datensequenz s_n, dargestellt durch das digitale Kalibrierungssignal 151 zum Erzeugen einer Mehrzahl von verzögerten digitalen Datensequenzen 322-1, ..., 322-N (es wird eine 1-Bit-Sequenz verwendet), iterativ zu verzögern. In dem Beispiel aus 3 umfasst die Verzögerungsschaltung 310 eine Kette von Verzögerungselementen 321-1, ..., 321-N, die ausgebildet sind, um die digitale Datensequenz s_n iterativ zu verzögern. Eine Verzögerungszeit, um die jedes der Verzögerungselemente 321-1, ..., 321-N seinen Eingang verzögert, basiert auf einem Steuersignal 361. Ein Verzögerungsregelschleife (DLL; Delay-Locked Loop) 360 ist ausgebildet, um das Steuersignal 361 an die Verzögerungselemente 321-1, ..., 321-N zu liefern.
Ein Referenztaktsignal 365, das eine Frequenz F_S gleich einer Datenrate des digitalen Kalibrierungssignals 151 aufweist, wird durch eine Kette von Verzögerungselementen 362-1, ..., 362-N der DLL 360 iterativ verzögert. Die Phase des Ausgangs des letzten Verzögerungselements 362-N der Kette wird mittels einer Phasendetektorschaltung 363 mit der Phase des Referenztaktsignals 365 verglichen. Basierend auf der Phasendifferenz zwischen dem Ausgang des letzten Verzögerungselements 362-N und dem Referenztaktsignal 365 wird ein Phasenfehlersignal erzeugt und mittels eines Schleifenfilters 364 der DLL gefiltert. Der Ausgang des Schleifenfilters ist das Steuersignal 361 für die Verzögerungselemente 321-1, ..., 321-N der Verzögerungsschaltung 320. Beispielsweise kann das Steuersignal 361 eine Steuerspannung zum Einstellen der Verzögerungszeiten der Verzögerungselemente 321-1, ..., 321-N sein. Auch die Verzögerungszeiten der Verzögerungselemente 362-1, ..., 362-N der DLL 360 werden durch das Steuersignal 361 gesteuert. Zum Beispiel können die Verzögerungselemente 321-1, ..., 321-N und 362-1, ..., 362-N Inverterschaltungen sein.
Die Verzögerungszeit τ der Verzögerungselemente 321-1, ..., 321-N und 362-1, ..., 362-N ist im Beispiel von 3 wie folgt definiert: $τ = \frac{T_{s}}{D}$
wobei 1/T_s eine Datenrate des digitalen Kalibrierungssignals 151 bezeichnet und wobei D ein erwünschtes Überabtast-Verhältnis für das digitale Kalibrierungssignal 151 bezeichnet. Anders ausgedrückt, ist das digitale Kalibrierungssignal 151 D mal überabgetastet. Die Anzahl N der Verzögerungselemente kann im Allgemeinen gleich oder größer sein als das erwünschte Überabtast-Verhältnis D. Bei dem Beispiel aus 3 wird die Anzahl N der Verzögerungselemente größer als das erwünschte Überabtast-Verhältnis D gewählt.
Es ist zu beachten, dass die Datenrate des digitalen Kalibrierungssignals 151 gleich oder verschieden zu einem Wert der (maximalen) Abtastrate des zu kalibrierenden TI-ADC sein kann.
Anders gesagt, wird das digitale Kalibrierungssignal 151 (d. h. der digitale Eingang zur analogen Signalerzeugungsschaltung 310) durch eine Verzögerungsleitung mit einer Einheitsverzögerung T_s/D geleitet. Die Verzögerungen werden z. B. unter Verwendung einer Kette von Invertern mit kontrollierter Verzögerung erzeugt, wobei die Steuerspannung aus einer DLL, die ähnliche Verzögerungselemente verwendet, abgeleitet wird.
Ferner umfasst die analoge Signalerzeugungsschaltung 310 eine Mehrzahl von DACs 330-1, ..., 330-N, die jeweils ausgebildet sind, um ein jeweiliges analoges Signal 331-1, ..., 331-N basierend auf einer der Mehrzahl von verzögerten digitalen Datensequenzen 322-1, ..., 322-N zu erzeugen. Bei dem Beispiel aus 3 weisen die DACs 330-1, ..., 330-N eine Auflösung von 1 Bit auf und erzeugen die analogen Signale 331-1, ..., 331-N mit unterschiedlichen Verstärkungen (Gewichten). Beispielsweise erzeugt der DAC 330-1 das analoge Signal 331-1 basierend auf der verzögerten digitalen Datensequenz 322-1 unter Verwendung einer ersten Verstärkung (Gewicht) G₁, während der DAC 330-2 das analoge Signal 331-2 basierend auf der verzögerten digitalen Datensequenz 322-2 unter Verwendung einer zweiten Verstärkung (Gewicht) G₂ erzeugt.
Die Mehrzahl von DACs 330-1, ..., 330-N sind mit einem Kombinierer 340 gekoppelt, der ausgebildet ist, um die durch die Mehrzahl von DACs 330-1, ..., 330-N erzeugten analogen Signale 331-1, ..., 331-N mit einem analogen Hilfssignal 341 zu kombinieren. Ein passives analoges Filter 350 (z. B. ein RLC-Filter) ist gekoppelt mit dem Kombinierer 340 und ausgebildet zum Erzeugen des analogen Kalibrierungssignals 111 durch Filtern des analogen Hilfssignals 341.
Anders ausgedrückt, ein Satz von 1-Bit-DACs mit unterschiedlichen Gewichten (G_i, I=1...N) wird mit den Ausgängen der Verzögerungselemente verbunden (gekoppelt), zusammen addiert und durch ein passives analoges Filter geleitet. Die Kombination der Verzögerungsschaltung 320 und der Mehrzahl von DACs 330-1, ..., 330-N bildet ein analoges Diskrete-Zeit-FIR-Filter bei einer überabgetasteten Rate D/T_S. Diese Konfiguration kann vorteilhaft sein, da die 1-Bit-DACs inhärent linear sind (vorausgesetzt, die Anstiegs- und Abfallzeiten des digitalen Eingangs sind gleich). Ferner ist das passive analoge Filter 350 (z. B. ein RLC-Filter) ebenfalls inhärent linear. Irgendwelche Mängel bei der Implementierung der Einheitsverzögerung T_s/D und der Verstärkungen G_i sind lineare Effekte. Aufgrund der Verwendung von Überabtastung und FIR-Filterung kann die Implementierung des analogen passiven Filters vereinfacht werden.
Bei alternativen Beispielen kann die Verzögerungsleitung nach allen D Verzögerungen neu terminiert werden, da der Ausgang der Verzögerungsleitung nach K · D Verzögerungselementen die digitale Datensequenz s_n-K (K ≥ 1) ist. Angewendet auf das Beispiel aus 3 wäre die Verzögerungsschaltung 320 ausgebildet, um die digitale Datensequenz s_n, repräsentiert durch das digitale Kalibrierungssignal 151, D mal iterativ zu verzögern, um D verzögerte digitale Datensequenzen 322-1, ..., 322-D zu erzeugen. Die Mehrzahl von DACs 331-1, ..., 331-D würde die verzögerten digitalen Datensequenzen wie vorangehend beschrieben verarbeiten. Zusätzlich würde die analoge Signalerzeugungsschaltung K weitere Sätze von Verzögerungsschaltungen und DACs zum Erzeugen weiterer analoger Signale basierend auf weiteren digitalen Datensequenzen s_n-1, ..., s_n-K, repräsentiert durch das digitale Kalibrierungssignal 151, umfassen. Beispielsweise kann die analoge Signalerzeugungsschaltung zusätzlich eine zweite Verzögerungsschaltung umfassen, die ausgebildet ist, um eine zweite digitale Datensequenz s_n-1 iterativ zu verzögern, die repräsentiert wird durch das digitale Kalibrierungssignal 151, zur Erzeugung einer Mehrzahl von verzögerten zweiten digitalen Datensequenzen (ähnlich zu dem, was vorangehend für die digitale Datensequenz s_n beschrieben wurde). Ferner kann die analoge Signalerzeugungsschaltung zusätzlich eine zweite Mehrzahl von DACs umfassen, die jeweils ausgebildet sind, um ein jeweiliges zweites analoges Signal basierend auf einer der Mehrzahl von verzögerten zweiten digitalen Datensequenzen zu erzeugen (ähnlich zu dem, was vorangehend beschrieben wurde). Der Kombinierer 340 kann dann die analogen Signale, die durch die Mehrzahl von DACs 331-1, ..., 331-D erzeugt werden, und die zweiten analogen Signale, die durch die zweite Mehrzahl von DACs erzeugt werden, zu dem analogen Hilfssignal 341 kombinieren.
Die zweite Verzögerungsschaltung und die zweite Mehrzahl von DACs können im Wesentlichen ähnlich zu dem implementiert und ausgebildet sein, was oben für die Verzögerungsschaltung 320 und die Mehrzahl von DACs 330-1, ..., 330-N beschrieben ist. Zum Beispiel kann die zweite Mehrzahl von DACs ausgebildet sein zum Erzeugen der zweiten analogen Signale mit unterschiedlichen Verstärkungen. Die Verzögerungsschaltung 320 und die zweite Verzögerungsschaltung können z. B. ausgebildet sein, um die digitale Datensequenz s_n und die zweite digitale Datensequenz s_n-1 um die gleiche Verzögerungszeit τ iterativ zu verzögern. Die Verzögerungszeiten der Verzögerungsschaltung 320 und der zweiten Verzögerungsschaltung können z. B. durch dieselbe DLL gesteuert werden.
Eine alternative analoge Signalerzeugungsschaltung 410 ist in 4 dargestellt. Die analoge Signalerzeugungsschaltung 410 verwendet Flip-Flops als Abtastschaltungen anstelle einer Inverter-Verzögerungsleitung. Bei dem Beispiel aus 4 ist eine beispielhafte analoge Signalerzeugungsschaltung für ein Überabtast-Verhältnis von D = 4 dargestellt. Es wird jedoch darauf hingewiesen, dass das Überabtast-Verhältnis von D = 4 nur zu darstellenden Zwecken ausgewählt wird und die vorgeschlagene Architektur nicht auf dieses spezielle Überabtast-Verhältnis beschränkt ist.
Die analoge Signalerzeugungssteuerung 410 umfasst eine Mehrzahl von Abtastschaltungen 420-1, ..., 420-4, ausgebildet zum Erzeugen einer Mehrzahl von abgetasteten Signalen 421-1, ..., 421-4 durch ein Abtasten einer digitalen Datensequenz s_n, repräsentiert durch das digitale Kalibrierungssignal 151, basierend auf unterschiedlichen aus einer Mehrzahl von phasenverschobenen Taktsignalen 401-1,..., 401-4. Die Anzahl N der Abtastschaltungen ist gleich dem Überabtast-Verhältnis D. Ein exemplarischer Signalverlauf für die digitale Datensequenz s_n ist im unteren Teil von 4 zusammen mit vier beispielhaften Signalverläufen für die phasenverschobenen Taktsignale 401-1, ..., 401-4 dargestellt. Da das Überabtast-Verhältnis D = 4 ist, sind die Taktsignale 401-1, ..., 401-4 in Bezug aufeinander um 360°/4 = 90° phasenverschoben.
Ferner umfasst die analoge Signalerzeugungsschaltung 410 eine Mehrzahl von DACs 430-1,..., 430- 4, die jeweils ausgebildet sind, um ein jeweiliges analoges Signal 431-1, ..., 431-4 basierend auf einer der Mehrzahl von abgetasteten Signalen 421-1, ..., 421- 4 zu erzeugen. Bei dem Beispiel aus 4 weisen die DACs 430-1,..., 430-4 eine Auflösung von 1 Bit auf und erzeugen die analogen Signale 431-1, ..., 431- 4 mit unterschiedlichen Verstärkungen (Gewichten). Beispielsweise erzeugt der DAC 430-1 das analoge Signal 431-1 basierend auf dem abgetasteten Signal 421-1 unter Verwendung einer ersten Verstärkung (Gewicht) G₁, während der DAC 430-2 das analoge Signal 431-2 basierend auf dem abgetasteten Signal 421-2 unter Verwendung einer zweiten Verstärkung (Gewicht) G₂ erzeugt.
Die Mehrzahl von DACs 430-1, ..., 430-4 sind mit einem Kombinierer 440 gekoppelt, der ausgebildet ist, um die durch die Mehrzahl von DACs 430-1, ..., 430-4 erzeugten analogen Signale 431-1, ..., 431-4 mit einem analogen Hilfssignal 441 zu kombinieren. Ein passives analoges Filter 450 (z. B. ein RLC-Filter) ist gekoppelt mit dem Kombinierer 440 und ausgebildet zum Erzeugen des analogen Kalibrierungssignals 111 durch Filtern des analogen Hilfssignals 441.
Für die K-1 weiteren digitalen Datensequenzen s_n-1,...,s_n-K, dargestellt durch das digitale Kalibrierungssignal 151 (K ≥ 1), umfasst die analoge Signalerzeugungsschaltung 410 K -1 weitere Sätze von Abtastschaltungen und DACs zum Erzeugen weiterer analoger Signale. Zum Beispiel umfasst die analoge Signalerzeugungssteuerung 410 eine zweite Mehrzahl von Abtastschaltungen 460-1, ..., 460-4, ausgebildet zum Erzeugen einer zweiten Mehrzahl von abgetasteten Signalen 461-1, ..., 461-4 durch ein Abtasten einer zweiten digitalen Datensequenz s_n-1, repräsentiert durch das digitale Kalibrierungssignal 151, basierend auf unterschiedlichen der Mehrzahl von phasenverschobenen Taktsignalen 401-1,..., 401-4. Ferner umfasst die analoge Signalerzeugungsschaltung 410 eine zweite Mehrzahl von DACs 470-1,..., 470-4, die jeweils ausgebildet sind, um ein jeweiliges zweites analoges Signal 471-1, ..., 471-4 basierend auf einem der zweiten Mehrzahl von abgetasteten Signalen 461-1, ..., 461-4 zu erzeugen.
Der Kombinierer 440 ist ausgebildet, um die analogen Signale 431-1, ..., 431-4, die durch die Mehrzahl von DACs 430-1, ..., 430-4 erzeugt werden, und die zweiten analogen Signale 471-1, ..., 471-4, die durch die zweite Mehrzahl von DACs 470-1, ..., 470-4 erzeugt werden, zu dem analogen Hilfssignal 441 zu kombinieren.
Die zweite Mehrzahl von Abtastschaltungen 460-1, ..., 460-4 und die zweite Mehrzahl von DACs 470-1, ..., 470-4 können im Wesentlichen ähnlich zu dem implementiert und ausgebildet sein, was oben für die Mehrzahl von Abastschaltungen 420- 1,..., 420- 4 und die Mehrzahl von DACs 430-1, ..., 430-4 beschrieben ist. Zum Beispiel kann die zweite Mehrzahl von DACs 430-1, ..., 430-4 ausgebildet sein zum Erzeugen der zweiten analogen Signale mit unterschiedlichen Verstärkungen.
Die DACs der analogen Signalerzeugungsschaltung 410 können erneut eine Auflösung von 1 Bit aufweisen, sodass die DACs inhärent linear sind. Ferner können die digitalen Datensequenzen s_n, ..., s_n-K, die durch das digitale Kalibrierungssignal 151 repräsentiert werden, 1-Bit-Sequenzen sein.
Die Kombination der Abtastschaltungen und der DACs bildet ein analoges Diskrete-Zeit-FIR-Filter bei einer überabgetasteten Rate D/T_S. Die Implementierung der analogen passiven Filterimplementierung kann daher durch die Verwendung von Überabtastung und FIR-Filtern erneut vereinfacht werden.
Ein Beispiel einer Implementierung, die eine ADC-Kalibrierung gemäß einem oder mehreren Aspekten der vorangehend beschriebenen Architektur(en) oder einem oder mehreren vorstehend beschriebenen Beispielen verwendet, ist in 5 dargestellt. 5 stellt schematisch ein Beispiel einer Funkbasisstation 500 (z. B. für eine Femtozelle, eine Pikozelle, eine Mikrozelle oder eine Makrozelle) dar, umfassend eine Vorrichtung 530 zum Kalibrieren eines TI-ADC 520 wie vorgeschlagen.
Der TI-ADC 520 und die Vorrichtung 530 zum Kalibrieren des TI-ADC 520 sind Teil eines Empfängers 510. Der Empfänger 510 umfasst zusätzlich eine analoge Schaltungsanordnung 540, die ausgebildet ist zum Empfangen eines RF-Empfangssignals von einem Antennenelement 560 der Basisstation 500. Die analoge Schaltungsanordnung 540 ist ferner ausgebildet zum Liefern des analogen Signals für die Digitalisierung an den Signalknoten der Vorrichtung 530 basierend auf dem RF-Empfangssignal. Beispielsweise kann die analoge Schaltungsanordnung 540 ein oder mehrere von einem Filter, einem Abwärtswandler (Mischer) oder einem rauscharmen Verstärker (LNA; Low Noise Amplifier) umfassen.
Ferner umfasst die Basisstation 500 einen Sender 550, der ausgebildet ist zum Erzeugen eines RF-Sendesignals. Der Sender 550 kann das Antennenelement 560 oder ein anderes Antennenelement (nicht dargestellt) der Basisstation 500 zum Abstrahlen des RF-Sendesignals in die Umgebung verwenden.
Zu diesem Zweck kann eine Basisstation, die eine verbesserte Offline-Kalibrierung des TI-ADC ermöglicht, bereitgestellt sein. Dementsprechend kann eine Performance des TI-ADC und somit der Basisstation verbessert werden.
Die Basisstation 500 kann weitere Elemente umfassen, wie beispielsweise einen Basisbandprozessor, einen Anwendungsprozessor, einen Speicher, eine Netzwerksteuerung, eine Benutzerschnittstelle, eine Leistungsverwaltungsschaltungsanordnung, einen Satellitennavigationsempfänger, eine Netzwerkschnittstellensteuerung oder eine Leistungs-T-Schaltungsanordnung.
Bei einigen Aspekten kann der Anwendungsprozessor einen oder mehrere Zentrale-Verarbeitungseinheit- (CPU-; Central Processing Unit) Kerne und einen oder mehrere Cache-Speicher, einen Regler mit niedriger Abfallspannung (LDO; Low-DropOut), Unterbrechungssteuerungen, serielle Schnittstellen, wie beispielsweise eine serielle periphere Schnittstelle (SPI; Serial Peripheral Interface), einen zwischenintegrierten Schaltkreis (I²C) oder ein universelles programmierbares serielles Schnittstellenmodul, Echtzeittaktgeber (RTC; Real Time Clock), Zeitgeber-Zähler, die Intervall- und Überwachungszeitgeber umfassen, Mehrzweck-Eingang-Ausgang (10), Speicherkartensteuerungen, wie beispielsweise sichere digitale/ multimediale Karten- (SD-/MMC-) oder ähnliche, universelle serielle Bus- (USB-) Schnittstellen, Mobilindustrieprozessorschnittstellenallianz- (MIPI-; Mobile Industry Processor Interface Alliance) Schnittstellen und Joint Test Access Group- (JTAG-) Testzugriffsports umfassen.
Bei einigen Aspekten kann der Basisbandprozessor zum Beispiel als ein gelötetes Substrat implementiert sein, das einen oder mehrere integrierte Schaltkreise, einen einzelnen gepackageden integrierten Schaltkreis, der auf eine Hauptplatine gelötet ist, oder ein Mehrchip-Modul, das zwei oder mehr integrierte Schaltkreise enthält, umfasst.
Bei einigen Aspekten kann der Speicher einen oder mehrere aus flüchtigem Speicher, umfassen dynamischen Direktzugriffspeicher (DRAM; Dynamic Random Access Memory) und/oder synchronen dynamischen Direktzugriffspeicher (SDRAM; Synchronous Dynamic Random Access Memory), und nichtflüchtigem Speicher (NVMNon-Volatile Memory), umfassend elektrisch löschbaren Hochgeschwindigkeitsspeicher (allgemein als Flash-Speicher bekannt), Phasenänderungs-Direktzugriffspeicher (PRAM; Phase change Random Access Memory), magneto-resistiven Direktzugriffspeicher (MRAM; Magnetoresistive Random Access Memory) und/oder einen dreidimensionalen Kreuzpunkt- (3D-XPoint-) Speicher, umfassen. Der Speicher kann als ein oder mehrere von gelöteten gepackageden integrierten Schaltkreisen, gesockelten Speichermodulen und Steckspeicherkarten implementiert sein.
Bei einigen Aspekten kann der integrierte Leistungsverwaltungsschaltkreis einen oder mehrere von Spannungsreglern, Überspannungsschutzeinrichtungen, Leistungsalarm-Detektionsschaltungsanordnungen und eine oder mehrere Backup-Leistungsquellen, wie beispielsweise eine Batterie oder einen Kondensator, umfassen. Eine Leistungsalarm-Detektionsschaltungsanordnung kann einen oder mehrere Brownout- (Unterspannungs-) und Surge- (Überspannungs-) Zustände detektieren.
Bei einigen Aspekten kann die Leistungs-T-Schaltungsanordnung für eine elektrische Leistung sorgen, die aus einem Netzwerkkabel entnommen wird, um an die Basisstation sowohl eine Leistungsversorgung als auch eine Datenkonnektivität unter Verwendung eines einzelnen Kabels bereitzustellen.
Bei einigen Aspekten kann die Netzwerksteuerung einem Netzwerk eine Konnektivität unter Verwendung eines Standardnetzwerkschnittstellenprotokolls, wie beispielsweise Ethernet, bereitstellen. Eine Netzwerkkonnektivität kann unter Verwendung einer physischen Verbindung bereitgestellt sein, die eine von einer elektrischen (allgemein als Kupferverbindung bezeichnet), optischen oder drahtlosen Verbindung ist.
Bei einigen Aspekten kann das Satellitennavigationsempfängermodul eine Schaltungsanordnung umfassen, um Signale zu empfangen und zu dekodieren, die durch eine oder mehrere Navigationssatellitenkonstellationen, wie beispielsweise das globale Positionierungssystem (GPS; Global Positioning System), GLObalnaya NAvigatsionnaya Sputnikovaya Sistema (GLONASS), Galileo und/oder BeiDou, übertragen werden. Der Empfänger kann Daten an den Anwendungsprozessor bereitstellen, die eine oder mehrere von Positionsdaten oder Zeitdaten umfassen können. Der Anwendungsprozessor kann Zeitdaten verwenden, um Operationen mit anderen Funkbasisstationen zu synchronisieren.
Bei einigen Aspekten kann die Benutzerschnittstelle einen oder mehrere von physischen oder virtuellen Knöpfen wie beispielsweise einen Zurücksetzknopf, einen oder mehrere Indikatoren wie beispielsweise Leuchtdioden (LEDs) und einen Anzeigebildschirm, umfassen.
Ein anderes Beispiel einer Implementierung, die eine ADC-Kalibrierung gemäß einem oder mehreren Aspekten der vorangehend beschriebenen Architektur(en) oder einem oder mehreren vorstehend beschriebenen Beispielen verwendet, ist in 6 dargestellt. 6 stellt schematisch ein Beispiel eines mobilen Geräts 600 (z. B. ein Mobiltelefon, Smartphone, Tablet-Computer oder Laptop) dar, das eine Vorrichtung 630 zum Kalibrieren eines TI-ADC 620, wie vorgeschlagen, umfasst.
Der TI-ADC 620 und die Vorrichtung 630 zum Kalibrieren des TI-ADC 620 sind Teil eines Empfängers 610. Der Empfänger 610 umfasst zusätzlich eine analoge Schaltungsanordnung 640, die ausgebildet ist zum Empfangen eines RF-Empfangssignals von einem Antennenelement 660 des mobilen Geräts 600. Die analoge Schaltungsanordnung 640 ist ferner ausgebildet zum Liefern des analogen Signals für die Digitalisierung an den Signalknoten der Vorrichtung 630 basierend auf dem RF-Empfangssignal. Beispielsweise kann die analoge Schaltungsanordnung 640 ein oder mehrere von einem Filter, einem Abwärtswandler (Mischer) oder einem LNA umfassen.
Ferner umfasst das mobile Gerät 600 einen Sender 650, der ausgebildet ist zum Erzeugen eines RF-Sendesignals. Der Sender 650 kann das Antennenelement 660 oder ein anderes Antennenelement (nicht dargestellt) des mobilen Geräts 600 zum Abstrahlen des RF-Sendesignals in die Umgebung verwenden.
Zu diesem Zweck kann ein mobiles Gerät, das eine verbesserte Offline-Kalibrierung des ADC ermöglicht, bereitgestellt sein. Dementsprechend kann eine Performance des ADC und somit des mobilen Geräts verbessert werden.
Das mobile Gerät 600 kann weitere Elemente umfassen, wie z. B. einen Basisbandprozessor, einen Speicher, ein Konnektivitätsmoduls, eine Nahfeldkommunikations- (NFC-; Near Field Communiation) Steuerung, einen Audiotreiber, einen Kameratreiber, einen Touchscreen, einen Anzeigetreiber, Sensoren, einen entfernbaren Speicher, einen integrierten Leistungsverwaltungsschaltkreis oder eine intelligente Batterie.
Bei einigen Aspekten kann der Anwendungsprozessor zum Beispiel einen oder mehrere CPU-Kerne und einen oder mehrere aus Cache-Speicher, LDO-Reglern, Unterbrechungssteuerungen, seriellen Schnittstellen, wie etwa SPI, I²C oder ein universelles programmierbares serielles Schnittstellenmodul, RTC, Zeitgeber-Zähler, die Intervall- und Überwachungszeitgeber umfassen, Mehrzweck-Eingang-Ausgang (IO), Speicherkartensteuerungen, wie etwa SD/MMC oder ähnliche, USB-Schnittstellen, MIPI-Schnittstellen und JTAG-Testzugriffsports umfassen.
Bei einigen Aspekten kann das Basisbandmodul zum Beispiel als ein gelötetes Substrat implementiert sein, das einen oder mehrere integrierte Schaltkreise, einen einzelnen gepackageden integrierten Schaltkreis, der auf eine Hauptplatine gelötet ist, und/oder ein Mehrchip-Modul, das zwei oder mehr integrierte Schaltkreise enthält, umfasst.
Die drahtlosen Kommunikationsschaltungen, die die TI-ADC-Kalibrierung gemäß der vorgeschlagenen Architektur oder einem oder mehreren der vorstehend beschriebenen Beispiele verwenden, können ausgebildet sein zum Arbeiten gemäß einem der standardisierten Mobilfunknetze oder -systeme des 3rd Generation Partnership Project (3GPP). Das mobile oder drahtlose Kommunikationssystem kann beispielsweise einem 5G NR, einem Long-Term Evolution (LTE), einem LTE-Advanced (LTE-A), High Speed Packet Access (HSPA), einem Universal Mobile Telecommunication System (UMTS) oder einem UMTS Terrestrial Radio Access Network (UTRAN), einem weiterentwickelten UTRAN (evolved UTRAN; e-UTRAN), einem Global System for Mobile communication (GSM), einem Enhanced Datarates for GSM Evolution (EDGE) Netzwerk oder einem GSM/EDGE Radio Access Network (GERAN) entsprechen. Alternativ können die drahtlosen Kommunikationsschaltungen ausgebildet sein, um gemäß Mobilkommunikationsnetzen mit unterschiedlichen Standards zu arbeiten, z. B. Worldwide Inter-operability for Microwave Access (WIMAX) Netzwerk IEEE 802.16 oder Wireless Local Area Network (WLAN) IEEE 802.11, im Allgemeinen einem Orthogonal Frequency Division Multiple Access (OFDMA-) Netzwerk, einem Time Division Multiple Access (TDMA-) Netzwerk, einem Code Division Multiple Access (CDMA-) Netzwerk, einem Breitband-CDMA (WCDMA-) Netzwerk, einem Frequency Division Multiple Access (FDMA-) Netzwerk, einem Spatial Division Multiple Access (SDMA-) Netzwerk, etc.
Die hierin beschriebenen Beispiele können wie folgt zusammengefasst werden:
Beispiel 1 ist eine Vorrichtung zum Kalibrieren eines TI-ADC, umfassend eine Mehrzahl von zeitverschachtelten ADC-Schaltungen, wobei die Vorrichtung umfasst: eine analoge Signalerzeugungsschaltung, die ausgebildet ist, um ein analoges Kalibrierungssignal basierend auf einem digitalen Kalibrierungssignal zu erzeugen, das eine oder mehrere digitale Datensequenzen zur Kalibrierung repräsentiert, wobei das analoge Kalibrierungssignal ein Breitbandsignal ist; und eine Kopplungsschaltung, die ausgebildet ist, um einen Eingangsknoten des TI-ADC entweder mit der analogen Signalerzeugungsschaltung oder mit einem Knoten, der in der Lage ist, ein analoges Signal zur Digitalisierung bereitzustellen, steuerbar zu koppeln.
Beispiel 2 ist die Vorrichtung gemäß Beispiel 1, wobei die Kopplungsschaltung ausgebildet ist zum steuerbaren Koppeln des Eingangsknotens des TI-ADC entweder mit der analogen Signalerzeugungsschaltung oder mit dem Signalknoten basierend auf einem Steuersignal, das einen erwünschten Betriebsmodus des TI-ADC anzeigt.
Beispiel 3 ist die Vorrichtung gemäß Beispiel 1 oder Beispiel 2, wobei eine Bandbreite des analogen Kalibrierungssignals geringer ist als die Hälfte eines Maximalwerts der Abtastrate des TI-ADC.
Beispiel 4 ist die Vorrichtung gemäß einem der Beispiele 1 bis 3, wobei Amplitudenwerte des analogen Kalibrierungssignals alle durch den TI-ADC unterstützten Eingangs-Amplitudenwerte abdecken.
Beispiel 5 ist die Vorrichtung gemäß einem der Beispiele 1 bis 5, wobei eine Linearität der analogen Signalerzeugungsschaltung höher ist als eine erwünschte Linearität des TI-ADC.
Beispiel 6 ist die Vorrichtung gemäß einem der Beispiele 1 bis 5, wobei die analoge Signalerzeugungssteuerung umfasst: einen DAC, der ausgebildet ist, um ein analoges Signal basierend auf dem digitalen Kalibrierungssignal zu erzeugen; und ein analoges Filter, das ausgebildet ist, um das analoge Kalibrierungssignal durch Filtern des analogen Signals zu erzeugen.
Beispiel 7 ist die Vorrichtung gemäß Beispiel 6, wobei das analoge Filter umfasst: ein analoges Endliche-Impulsantwort-Filter, das ausgebildet ist, um ein analoges Hilfssignal durch Filtern des analogen Signals zu erzeugen; und ein passives analoges Filter, das mit dem analogen Endliche-Impulsantwort-Filter gekoppelt ist und ausgebildet ist, um das analoge Kalibrierungssignal durch Filtern des analogen Hilfssignals zu erzeugen.
Beispiel 8 ist die Vorrichtung gemäß Beispiel 6 oder 7, wobei der DAC eine Auflösung von 1 Bit aufweist.
Beispiel 9 ist die Vorrichtung gemäß einem der Beispiele 1 bis 5, wobei die analoge Signalerzeugungsschaltung umfasst: eine Verzögerungsschaltung, die ausgebildet ist, um eine durch das digitale Kalibrierungssignal repräsentierte digitale Datensequenz iterativ zu verzögern zum Erzeugen einer Mehrzahl von verzögerten digitalen Datensequenzen; eine Mehrzahl von DACs, die jeweils ausgebildet sind, um ein jeweiliges analoges Signal basierend auf einer der Mehrzahl von verzögerten digitalen Datensequenzen zu erzeugen; einen Kombinierer, der ausgebildet ist, um die durch die Mehrzahl von DACs erzeugten analogen Signale zu einem analogen Hilfssignal zu kombinieren; und ein passives analoges Filter, das mit dem Kombinierer gekoppelt ist und ausgebildet ist, um das analoge Kalibrierungssignal durch Filtern des analogen Hilfssignals zu erzeugen.
Beispiel 10 ist die Vorrichtung gemäß Beispiel 9, wobei die Mehrzahl von DACs ausgebildet ist zum Erzeugen der analogen Signale mit unterschiedlichen Verstärkungen.
Beispiel 11 ist die Vorrichtung gemäß Beispiel 9 oder Beispiel 10, wobei die Verzögerungsschaltung ausgebildet ist, um die digitale Datensequenz um eine Verzögerungszeit iterativ zu verzögern, und wobei die Verzögerungszeit τ wie folgt definiert ist: $τ = \frac{T_{s}}{D},$
wobei 1/T_s eine Datenrate des digitalen Kalibrierungssignals bezeichnet und wobei D ein erwünschtes Überabtast-Verhältnis für das digitale Kalibrierungssignal bezeichnet.
Beispiel 12 ist die Vorrichtung gemäß einem der Beispiele 9 bis 11, wobei die Verzögerungsschaltung eine Kette von Verzögerungselementen umfasst, die ausgebildet sind, um die digitale Datensequenz iterativ zu verzögern, wobei eine Verzögerungszeit, um die jedes der Verzögerungselemente seinen Eingang verzögert, auf einem Steuersignal basiert und wobei die Vorrichtung ferner eine DLL umfasst, die ausgebildet ist, um das Steuersignal an die Verzögerungselemente zu liefern.
Beispiel 13 ist die Vorrichtung gemäß einem der Beispiele 9 bis 12, wobei die analoge Signalerzeugungsschaltung umfasst: eine zweite Verzögerungsschaltung, die ausgebildet ist, um eine durch das digitale Kalibrierungssignal repräsentierte zweite digitale Datensequenz iterativ zu verzögern, zum Erzeugen einer Mehrzahl von verzögerten zweiten digitalen Datensequenzen; und eine zweite Mehrzahl von DACs, die jeweils ausgebildet sind, um ein jeweiliges zweites analoges Signal basierend auf einer der Mehrzahl von verzögerten zweiten digitalen Datensequenzen zu erzeugen, wobei der Kombinierer ausgebildet ist, um die durch die Mehrzahl von DACs erzeugten analogen Signale und die durch die zweite Mehrzahl von DACs erzeugten zweiten analogen Signale zu dem analogen Hilfssignal zu kombinieren.
Beispiel 14 ist die Vorrichtung gemäß Beispiel 13, wobei die zweite Mehrzahl von DACs ausgebildet ist zum Erzeugen der zweiten analogen Signale mit unterschiedlichen Verstärkungen.
Beispiel 15 ist die Vorrichtung gemäß Beispiel 13 oder Beispiel 14, wobei die Verzögerungsschaltung und die zweite Verzögerungsschaltung ausgebildet sind, um die digitale Datensequenz und die zweite digitale Datensequenz um die gleiche Verzögerungszeit iterativ zu verzögern.
Beispiel 16 ist die Vorrichtung gemäß einem der Beispiele 1 bis 5, wobei die analoge Signalerzeugungsschaltung umfasst: eine Mehrzahl von Abtastschaltungen, die ausgebildet ist, um eine Mehrzahl von abgetasteten Signalen zu erzeugen durch ein Abtasten einer durch das digitale Kalibrierungssignal repräsentierten digitalen Datensequenz durch das digitale Kalibrierungssignal repräsentierte digitale Datensequenz iterativ verzögert, um eine Mehrzahl von verzögerten digitalen Datensequenzen zu erzeugen; eine Mehrzahl von DACs, die jeweils ausgebildet sind, um ein jeweiliges analoges Signal basierend auf einer der Mehrzahl von abgetasteten Signalen zu erzeugen; einen Kombinierer, der ausgebildet ist, um die von der Mehrzahl von DACs erzeugten analogen Signale zu einem analogen Hilfssignal zu kombinieren; und ein passives analoges Filter, das mit dem Kombinierer gekoppelt ist und ausgebildet ist, um das analoge Kalibrierungssignal durch Filtern des analogen Hilfssignals zu erzeugen.
Beispiel 17 ist die Vorrichtung gemäß Beispiel 16, wobei die Mehrzahl von DACs ausgebildet ist zum Erzeugen der analogen Signale mit unterschiedlichen Verstärkungen.
Beispiel 18 ist die Vorrichtung gemäß Beispiel 16 oder 17, wobei die Anzahl von Abtastschaltungen gleich ist zu einem erwünschten Überabtast-Verhältnis für das digitale Kalibrierungssignal.
Beispiel 19 ist die Vorrichtung gemäß einem der Beispiele 16 bis 18, wobei die analoge Signalerzeugungsschaltung ferner umfasst: eine zweite Mehrzahl von Abtastschaltungen, ausgebildet zum Erzeugen einer zweiten Mehrzahl von abgetasteten Signalen durch Abtasten einer zweiten digitalen Datensequenz, repräsentiert durch das digitale Kalibrierungssignal basierend auf unterschiedlichen aus der Mehrzahl von phasenverschobenen Taktsignalen; eine zweite Mehrzahl von DACs, die jeweils ausgebildet sind, um ein jeweiliges zweites analoges Signal basierend auf einem der zweiten Mehrzahl von abgetasteten Signalen zu erzeugen, wobei der Kombinierer ausgebildet ist, um die durch die Mehrzahl von DACs erzeugten analogen Signale und die durch die zweite Mehrzahl von DACs erzeugten zweiten analogen Signale zu dem analogen Hilfssignal zu kombinieren.
Beispiel 20 ist die Vorrichtung gemäß Beispiel 19, wobei die zweite Mehrzahl von DACs ausgebildet ist zum Erzeugen der zweiten analogen Signale mit unterschiedlichen Verstärkungen.
Beispiel 21 ist die Vorrichtung gemäß einem der Beispiele 9 bis 20, wobei die Mehrzahl von DACs eine Auflösung von 1 Bit aufweist.
Beispiel 22 ist die Vorrichtung gemäß einem der Beispiele 1 bis 21, wobei die eine oder die mehreren digitalen Datensequenzen, die durch das digitale Kalibrierungssignal repräsentiert sind, 1 Bit-Sequenzen sind.
Beispiel 23 ist ein Empfänger, umfassend: einen TI-ADC; und eine Vorrichtung zum Kalibrieren des TI-ADC gemäß einem der Beispiele 1 bis 22.
Beispiel 24 ist der Empfänger aus Beispiel 23, ferner umfassend: eine analoge Schaltungsanordnung, die ausgebildet ist zum Empfangen eines RF-Empfangssignals von einem Antennenelement, und zum Liefern des analogen Signals zur Digitalisierung an den Signalknoten basierend auf dem RF-Empfangssignal.
Beispiel 25 ist eine Basisstation, umfassend: einen Empfänger gemäß Beispiel 23 oder Beispiel 24; und einen Sender, der ausgebildet ist zum Erzeugen eines RD-Sendesignals.
Beispiel 26 ist die Basisstation von Beispiel 25, ferner umfassend zumindest ein Antennenelement, das mit zumindest einem von dem Empfänger und dem Sender gekoppelt ist.
Beispiel 27 ist ein mobiles Gerät, umfassend: einen Empfänger gemäß Beispiel 23 oder Beispiel 24; und einen Sender, der ausgebildet ist zum Erzeugen eines RF-Sendesignals.
Beispiel 28 ist das mobile Gerät von Beispiel 27, ferner umfassend zumindest ein Antennenelement, das mit zumindest einem von dem Empfänger und dem Sender gekoppelt ist.
Die Aspekte und Merkmale, die zusammen mit einem oder mehreren der vorher detaillierten Beispiele und Figuren erwähnt und beschrieben sind, können auch mit einem oder mehreren der anderen Beispiele kombiniert werden, um ein gleiches Merkmal des anderen Beispiels zu ersetzen oder um das Merkmal in das andere Beispiel zusätzlich einzuführen.
Beispiele können weiterhin ein Computerprogramm, das einen Programmcode zum Ausführen eines oder mehrerer der vorangehenden Verfahren aufweist, sein oder sich auf ein solches beziehen, wenn das Computerprogramm auf einem Computer oder Prozessor ausgeführt wird. Schritte, Operationen oder Prozesse von verschiedenen, oben beschriebenen Verfahren können durch programmierte Computer oder Prozessoren ausgeführt werden. Beispiele können auch Programmspeichervorrichtungen, wie beispielsweise Digitaldatenspeichermedien, abdecken, die maschinen-, prozessor- oder computerlesbar sind und maschinenausführbare, prozessorausführbare oder computerausführbare Programme von Anweisungen codieren. Die Anweisungen führen einige oder alle der Schritte der vorangehend beschriebenen Verfahren aus oder verursachen deren Ausführung. Die Programmspeichervorrichtungen können z. B. Digitalspeicher, magnetische Speichermedien wie beispielsweise Magnetplatten und Magnetbänder, Festplattenlaufwerke oder optisch lesbare Digitaldatenspeichermedien umfassen oder sein. Weitere Beispiele können auch Computer, Prozessoren oder Steuereinheiten, die zum Ausführen der Schritte der vorangehend beschriebenen Verfahren programmiert sind, oder (feld-)programmierbare Logik-Arrays ((F)PLAs; (Field) Programmable Logic Arrays) oder (feld-)programmierbare Gate-Arrays ((F)PGA; (Field) Programmable Gate Arrays), die zum Ausführen der Schritte der vorangehend beschriebenen Verfahren programmiert sind, abdecken.
Durch die Beschreibung und Zeichnungen werden nur die Grundsätze der Offenbarung dargestellt. Weiterhin sollen alle hier aufgeführten Beispiele grundsätzlich ausdrücklich nur darstellenden Zwecken dienen, um den Leser bei dem Verständnis der Grundsätze der Offenbarung und der durch den (die) Erfinder beigetragenen Konzepte zur Weiterentwicklung der Technik zu unterstützen. Alle Aussagen hierin über Grundsätze, Aspekte und Beispiele der Offenbarung sowie konkrete Beispiele derselben sollen deren Entsprechungen umfassen.
Ein als „Mittel zu...“ bezeichneter Funktionsblock, der eine bestimmte Funktion ausführt, kann sich auf eine Schaltung beziehen, die zum Durchführen einer bestimmten Funktion ausgebildet ist. Somit kann ein „Mittel für etwas“ als ein „Mittel ausgebildet für oder geeignet für etwas“ implementiert sein, z. B. eine Vorrichtung oder eine Schaltung, die ausgebildet ist für oder geeignet ist für die jeweilige Aufgabe.
Funktionen verschiedener in den Figuren gezeigter Elemente einschließlich jeder als „Mittel“, „Mittel zum Bereitstellen eines Signals“, „Mittel zum Erzeugen eines Signals“, etc. bezeichneter Funktionsblöcke kann in Form dedizierter Hardware, z. B „eines Signalanbieters“, „einer Signalverarbeitungseinheit“, „eines Prozessors“, „einer Steuerung“ etc. sowie als Hardware fähig zum Ausführen von Software in Verbindung mit zugehöriger Software implementiert sein. Bei Bereitstellung durch einen Prozessor können die Funktionen durch einen einzelnen dedizierten Prozessor, durch einen einzelnen gemeinschaftlich verwendeten Prozessor oder durch eine Mehrzahl von individuellen Prozessoren bereitgestellt sein, von denen einige oder von denen alle gemeinschaftlich verwendet werden können. Allerdings ist der Begriff „Prozessor“ oder „Steuerung“ bei Weitem nicht auf ausschließlich zur Ausführung von Software fähige Hardware begrenzt sondern kann DSP-Hardware, Netzwerkprozessor, anwendungsspezifische integrierte Schaltkreise (ASIC; Application Specific Integrated Circuit), feldprogrammierbares Gate-Array (FPGA; Field Programmable Gate Array), Nurlesespeicher (ROM; Read Only Memory) zum Speichern von Software, Direktzugriffsspeicher (RAM; Random Access Memory) und nichtflüchtigen Speicher (storage) umfassen. Sonstige Hardware, herkömmliche und/oder kundenspezifische, kann auch umfasst sein.
Ein Blockdiagramm kann zum Beispiel ein detailliertes Schaltdiagramm darstellen, das die Grundsätze der Offenbarung implementiert. Auf ähnliche Weise können ein Flussdiagramm, ein Ablaufdiagramm, ein Zustandsübergangsdiagramm, ein Pseudocode und dergleichen verschiedene Prozesse, Operationen oder Schritte repräsentieren, die zum Beispiel im Wesentlichen in computerlesbarem Medium dargestellt und so durch einen Computer oder Prozessor ausgeführt werden, ungeachtet dessen, ob ein solcher Computer oder Prozessor explizit gezeigt ist. In der Beschreibung oder in den Patentansprüchen offenbarte Verfahren können durch eine Vorrichtung implementiert werden, die ein Mittel zum Ausführen eines jeden der jeweiligen Schritte dieser Verfahren aufweist.
Es versteht sich, dass die Offenbarung mehrerer, in der Beschreibung oder den Ansprüchen offenbarter Handlungen, Prozesse, Operationen, Schritte oder Funktionen nicht als in der bestimmten Reihenfolge befindlich ausgelegt werden soll, sofern dies nicht explizit oder implizit anderweitig, z. B. aus technischen Gründen, angegeben ist. Daher werden diese durch die Offenbarung von mehreren Schritten oder Funktionen nicht auf eine bestimmte Reihenfolge begrenzt, es sei denn, dass diese Schritte oder Funktionen aus technischen Gründen nicht austauschbar sind. Ferner kann bei einigen Beispielen eine einzelne Handlung, Funktion, Prozess, Operation oder Schritt mehrere Teilhandlungen, -funktionen, -prozesse, -operationen oder -schritte einschließen und/oder in dieselben aufgebrochen werden. Solche Teilschritte können eingeschlossen sein und Teil der Offenbarung dieses Einzelschritts sein, sofern sie nicht explizit ausgeschlossen sind.
Weiterhin sind die folgenden Ansprüche hiermit in die detaillierte Beschreibung aufgenommen, wo jeder Anspruch als ein getrenntes Beispiel für sich stehen kann. Obwohl jeder Anspruch als getrenntes Beispiel für sich stehen kann, ist zu beachten, dass - obwohl ein abhängiger Anspruch sich in den Ansprüchen auf eine bestimmte Kombination mit einem oder mehreren anderen Ansprüchen beziehen kann - andere Beispiele auch eine Kombination des abhängigen Anspruchs mit dem Gegenstand jedes anderen abhängigen oder unabhängigen Anspruchs umfassen können. Solche Kombinationen werden hier explizit vorgeschlagen, sofern nicht angegeben ist, dass eine bestimmte Kombination nicht beabsichtigt ist. Ferner sollen auch Merkmale eines Anspruchs für jeden anderen unabhängigen Anspruch eingeschlossen sein, selbst wenn dieser Anspruch nicht direkt abhängig von dem unabhängigen Anspruch gemacht ist.

Claims

Eine Vorrichtung zum Kalibrieren eines zeitverschachtelten Analog-zu-Digital-Wandlers, umfassend eine Mehrzahl von zeitverschachtelten Analog-zu-Digital-Wandler-Schaltungen, die Vorrichtung umfassend: eine analoge Signalerzeugungsschaltung, ausgebildet zum Erzeugen eines analogen Kalibrierungssignals basierend auf einem digitalen Kalibrierungssignal, das eine oder mehrere digitale Datensequenzen zur Kalibrierung repräsentiert, wobei das analoge Kalibrierungssignal ein Breitband-Signal ist; und eine Kopplungsschaltung, ausgebildet zum wirksamen Koppeln eines Eingangsknotens des zeitverschachtelten Analog-zu-Digital-Wandlers mit entweder der analogen Signalerzeugungsschaltung oder mit einem Knoten, ausgebildet zum Bereitstellen eines analogen Signals zur Digitalisierung.
Die Vorrichtung gemäß Anspruch 1, wobei die Kopplungsschaltung ausgebildet ist zum steuerbaren Koppeln des Eingangsknotens des zeitverschachtelten Analog-zu-Digital-Wandlers entweder mit der analogen Signalerzeugungsschaltung oder mit dem Signalknoten basierend auf einem Steuersignal, das einen neu bestimmten Betriebsmodus des zeitverschachtelten Analog-zu-Digital-Wandlers anzeigt.
Die Vorrichtung gemäß Anspruch 1 oder Anspruch 2, wobei eine Bandbreite des analogen Kalibrierungssignals geringer ist als die Hälfte eines Maximalwerts der Abtastrate des zeitverschachtelten Analog-zu-Digital-Wandlers.
Die Vorrichtung gemäß einem der Ansprüche 1 bis 3, wobei Amplitudenwerte des analogen Kalibrierungssignals alle durch den zeitverschachtelten Analog-zu-Digital-Wandler unterstützten Eingangs-Amplitudenwerte abdecken.
Die Vorrichtung gemäß einem der Ansprüche 1 bis 4, wobei eine Linearität der analogen Signalerzeugungsschaltung höher ist als eine erwünschte Linearität des zeitverschachtelten Analog-zu-Digital-Wandlers.
Die Vorrichtung gemäß einem der Ansprüche 1 bis 5, die analoge Signalerzeugungsschaltung umfassend: einen Digital-zu-Analog-Wandler, ausgebildet zum Erzeugen eines analogen Signals, basierend auf dem digitalen Kalibrierungssignal; und ein analoges Filter, ausgebildet zum Erzeugen des analogen Kalibrierungssignals durch Filtern des analogen Signals.
Die Vorrichtung gemäß Anspruch 6, das analoge Filter umfassend: ein analoges Endliche-Impulsantwort-Filter, ausgebildet zum Erzeugen eines analogen Hilfssignals durch Filtern des analogen Signals; und ein passives analoges Filter, gekoppelt mit dem analogen Endliche-Impulsantwort-Filter und ausgebildet zum Erzeugen des analogen Kalibrierungssignals durch Filtern des analogen Hilfssignals.
Die Vorrichtung gemäß Anspruch 6 oder 7, wobei der Digital-zu-Analog-Wandler eine Auflösung von 1 Bit aufweist.
Die Vorrichtung gemäß einem der Ansprüche 1 bis 5, die analoge Signalerzeugungsschaltung umfassend: eine Verzögerungsschaltung, ausgebildet zur iterativen Verzögerung einer digitalen Datensequenz, repräsentiert durch das digitale Kalibrierungssignal zum Erzeugen einer Mehrzahl von verzögerten digitalen Datensequenzen; eine Mehrzahl von Digital-zu-Analog-Wandlern, jeweils ausgebildet zum Erzeugen eines jeweiligen analogen Signals, basierend auf einer der Mehrzahl von verzögerten digitalen Datensequenzen; einen Kombinierer, ausgebildet zum Kombinieren der analogen Signale, die durch die Mehrzahl von Digital-zu-Analog-Wandlern erzeugt werden, zu einem analogen Hilfssignal; und ein passives analoges Filter, gekoppelt mit dem Kombinierer und ausgebildet zum Erzeugen des analogen Kalibrierungssignals durch Filtern des analogen Hilfssignals.
Die Vorrichtung gemäß Anspruch 9, wobei die Mehrzahl von Digital-zu-Analog-Wandlern ausgebildet ist zum Erzeugen der analogen Signale mit unterschiedlichen Verstärkungen.
Die Vorrichtung gemäß Anspruch 9 oder Anspruch 10, wobei die Verzögerungsschaltung ausgebildet ist, um die digitale Datensequenz um eine Verzögerungszeit iterativ zu verzögern und wobei die Verzögerungszeit τ wie folgt definiert ist: $τ = \frac{T_{s}}{D},$
wobei 1/T_s eine Datenrate des digitalen Kalibrierungssignals bezeichnet und wobei D ein erwünschtes Überabtast-Verhältnis für das digitale Kalibrierungssignal bezeichnet.
Die Vorrichtung gemäß einem der Ansprüche 9 bis 11, wobei die Verzögerungsschaltung eine Kette von Verzögerungselementen umfasst, die ausgebildet sind, um die digitale Datensequenz iterativ zu verzögern, wobei eine Verzögerungszeit, um die jedes der Verzögerungselemente seinen Eingang verzögert, auf einem Steuersignal basiert und wobei die Vorrichtung ferner eine Verzögerungsregelschleife umfasst, die ausgebildet ist, um das Steuersignal an die Verzögerungselemente zu liefern.
Die Vorrichtung gemäß einem der Ansprüche 9 bis 12, die analoge Signalerzeugungsschaltung umfassend: eine zweite Verzögerungsschaltung, ausgebildet, um eine zweite digitale Datensequenz iterativ zu verzögern, die repräsentiert wird durch das digitale Kalibrierungssignal, zum Erzeugen einer Mehrzahl von verzögerten zweiten digitalen Datensequenzen; und eine zweite Mehrzahl von Digital-zu-Analog-Wandlern, jeweils ausgebildet zum Erzeugen eines jeweiligen zweiten analogen Signals basierend auf einer der Mehrzahl von verzögerten zweiten digitalen Datensequenzen, wobei der Kombinierer ausgebildet ist, um die analogen Signale, die durch die Mehrzahl von Digital-zu-Analog-Wandlern erzeugt werden, und die zweiten analogen Signale, die durch die zweite Mehrzahl von Digital-zu-Analog-Wandlern erzeugt werden, mit den analogen Hilfssignalen zu kombinieren.
Die Vorrichtung gemäß Anspruch 13, wobei die zweite Mehrzahl von Digital-zu-Analog-Wandlern ausgebildet ist, um die zweiten analogen Signale mit unterschiedlichen Verstärkungen zu erzeugen.
Die Vorrichtung gemäß Anspruch 13 oder Anspruch 14, wobei die Verzögerungsschaltung und die zweite Verzögerungsschaltung ausgebildet sind, um die digitale Datensequenz und die zweite digitale Datensequenz um die gleiche Verzögerungszeit iterativ zu verzögern.
Die Vorrichtung gemäß einem der Ansprüche 1 bis 5, die analoge Signalerzeugungsschaltung umfassend: eine Mehrzahl von Abtastschaltungen, ausgebildet zum Erzeugen einer Mehrzahl von abgetasteten Signalen durch ein Abtasten einer digitalen Datensequenz, repräsentiert durch das digitale Kalibrierungssignal, basierend auf unterschiedlichen aus einer Mehrzahl von phasenverschobenen Taktsignalen; eine Mehrzahl von Digital-zu-Analog-Wandlern, jeweils ausgebildet zum Erzeugen eines jeweiligen analogen Signals basierend auf einem der Mehrzahl von abgetasteten Signalen; einen Kombinierer, ausgebildet zum Kombinieren der analogen Signale, die durch die Mehrzahl von Digital-zu-Analog-Wandlern erzeugt werden, zu einem analogen Hilfssignal; und ein passives analoges Filter, gekoppelt mit dem Kombinierer und ausgebildet zum Erzeugen des analogen Kalibrierungssignals durch Filtern des analogen Hilfssignals.
Die Vorrichtung gemäß Anspruch 16, wobei die Mehrzahl von Digital-zu-Analog-Wandlern ausgebildet ist zum Erzeugen der analogen Signale mit unterschiedlichen Verstärkungen.
Die Vorrichtung gemäß Anspruch 16 oder Anspruch 17, wobei die Anzahl von Abtastschaltungen gleich ist zu einem erwünschten Überabtast-Verhältnis für das digitale Kalibrierungssignal.
Die Vorrichtung gemäß einem der Ansprüche 16 bis 18, wobei die analoge Signalerzeugungsschaltung ferner umfasst: eine zweite Mehrzahl von Abtastschaltungen, ausgebildet zum Erzeugen einer zweiten Mehrzahl von abgetasteten Signalen durch ein Abtasten einer zweiten digitalen Datensequenz, repräsentiert durch das digitale Kalibrierungssignal basierend auf unterschiedlichen aus der Mehrzahl von phasenverschobenen Taktsignalen; eine zweite Mehrzahl von Digital-zu-Analog-Wandlern, jeweils ausgebildet zum Erzeugen eines jeweiligen zweiten analogen Signals basierend auf einem der zweiten Mehrzahl von abgetasteten Signalen, wobei der Kombinierer ausgebildet ist, um die analogen Signale, die durch die Mehrzahl von Digital-zu-Analog-Wandlern erzeugt werden, und die zweiten analogen Signale, die durch die zweite Mehrzahl von Digital-zu-Analog-Wandlern erzeugt werden, zu dem analogen Hilfssignal zu kombinieren.
Die Vorrichtung gemäß Anspruch 19, wobei die zweite Mehrzahl von Digital-zu-Analog-Wandlern ausgebildet ist, um die zweiten analogen Signale mit unterschiedlichen Verstärkungen zu erzeugen.
Die Vorrichtung gemäß einem der Ansprüche 9 bis 20, wobei die Mehrzahl von Digital-zu-Analog-Wandlern eine Auflösung von 1 Bit aufweist.
Die Vorrichtung gemäß einem der Ansprüche 1 bis 21, wobei die eine oder die mehreren digitalen Datensequenzen, die durch das digitale Kalibrierungssignal repräsentiert sind, 1 Bit-Sequenzen sind.
Ein Empfänger, umfassend: einen zeitverschachtelten Analog-zu-Digital-Wandler; und eine Vorrichtung zum Kalibrieren des zeitverschachtelten Analog-zu-Digital-Wandlers gemäß einem der Ansprüche 1 bis 22.
Der Empfänger gemäß Anspruch 23, ferner umfassend: eine analoge Schaltungsanordnung, die ausgebildet ist zum Empfangen eines Radiofrequenz-Empfangssignals von einem Antennenelement, und zum Liefern des analogen Signals zur Digitalisierung an den Signalknoten basierend auf dem Radiofrequenz-Empfangssignal.
Eine Basisstation, umfassend: einen Empfänger gemäß Anspruch 23 oder Anspruch 24; und einen Sender, der ausgebildet ist zum Erzeugen eines Radiofrequenz-Sendesignals.