DE112017007924T5

DE112017007924T5 - Verringern der anzahl von eingangsleitungen in supraleitendequantenprozessoren, die in mischungskryostaten eingebaut sind

Info

Publication number: DE112017007924T5
Application number: DE112017007924.1T
Authority: DE
Inventors: Baleegh Abdo
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 2017-10-12
Filing date: 2017-12-15
Publication date: 2020-05-28
Also published as: CN111164887B; JP2020537396A; JP2021170649A; US10043136B1; JP7232870B2; CN111164887A; GB202006637D0; GB2580846B; JP7143407B2; WO2019073290A1; GB2580846A

Abstract

Eine Technik bezieht sich auf einen Router. Der Router enthält einen Qubit-Signalverteiler; einen Auslesesignalverteiler; und Diplexer, die zur Datenübertragung mit dem Qubit-Signalverteiler und dem Auslesesignalverteiler verbunden sind.

Description

TECHNISCHES GEBIET
Die vorliegende Erfindung bezieht sich allgemein auf supraleitende Einheiten und bezieht sich im Besonderen auf ein Verringern der Anzahl von Eingangsleitungen in supraleitende Quantenprozessoren, die in Mischungskryostate eingebaut sind, unter Verwendung von Frequenzmultiplexkomponenten.
HINTERGRUND
Der Ausdruck „supraleitende Quantendatenverarbeitung“ bezieht sich auf die Verwendung eines Quantencomputers in supraleitenden elektronischen Schaltungen. Die Quantendatenverarbeitung untersucht die Anwendung von Quantenphänomenen für eine Datenverarbeitung und Datenübertragung. Es sind verschiedene Quantendatenverarbeitungsmodelle vorhanden, und die am weitesten verbreiteten Modelle umfassen die Konzepte von Qubits und Quantengattern. Ein Qubit kann als Verallgemeinerung eines Bits betrachtet werden, das zwei mögliche Zustände aufweist, sich jedoch in einer Quantensuperposition beider Zustände befinden kann. Ein Quantengatter kann insofern als Verallgemeinerung eines Logikgatters betrachtet werden, als das Quantengatter die Umwandlung von ihrem ursprünglichen Zustand beschreibt, die ein oder mehrere Qubits erfahren, nachdem das Gatter auf sie angewendet wurde. Aus denselben Gründen, aus denen Quantenphänomene im Alltag schwer zu beobachten sind, kann die physische Umsetzung von Qubits und Gattern schwierig umzusetzen sein. Ein Ansatz besteht darin, die Quantencomputer in Supraleitern umzusetzen, wobei die Quanteneffekte makroskopisch werden, allerdings zu dem Preis äußerst niedriger Betriebstemperaturen.
Supraleitende Quantencomputer sind typischerweise so konstruiert, dass sie im Mikrowellenfrequenzbereich arbeiten, in Mischungskryostaten auf unter 100 Millikelvin (mK) abgekühlt und mithilfe von herkömmlichen elektronischen Geräten in Verbindung gebracht (z.B. angesprochen) werden. Typische Abmessungen von Qubits liegen im Mikrometerbereich mit einer Auflösung im Submikrometerbereich und ermöglichen eine zweckmäßige Konstruktion eines Quanten-Hamilton-Operators (bei dem es sich um einen Operator handelt, der der Gesamtenergie des Systems entspricht) mit der gängigen Technologie integrierter Schaltungen. Ein Beispiel für einen Mischungskryostaten, der in dem oben beschriebenen Kühlprozess verwendet werden kann, ist ein 3He/4He-Mischungskryostat, bei dem es sich um eine kryogene Einheit handelt, die eine fortlaufende Kühlung auf Temperaturen von nur 2 mK ohne bewegliche Teile im Niedertemperaturbereich bereitstellt. Die Kühlleistung wird durch die Wärme eines Mischens der Isotope Helium-3 und Helium-4 bereitgestellt. Es könnte als einziges fortlaufendes Kühlverfahren zum Erreichen von Temperaturen unterhalb von 0,3 K betrachtet werden. Moderne Mischungskryostate können das 3He mit einer kryogenen Kühleinrichtung anstelle von flüssigem Stickstoff, flüssigem Helium und einem 1-K-Bad vorkühlen. In diesen „trockenen Kryostaten“ ist keine externe Versorgung mit kryogenen Flüssigkeiten erforderlich, und der Betrieb kann hochautomatisiert werden. Trockene Mischungskryostate entsprechen im Allgemeinen einer von zwei Konstruktionen. Eine Konstruktion enthält einen inneren Vakuumbehälter, der dazu verwendet wird, die Maschine zunächst von Raumtemperatur hinunter auf die Basistemperatur des Pulsrohrkühlers (mithilfe eines Wärmeaustauschgases) vorzukühlen. Jedes Mal, wenn der Kryostat abgekühlt wird, muss jedoch eine Vakuumdichtung hergestellt werden, die bei Tiefsttemperaturen hält, und für die Versuchsverdrahtung muss eine Niedertemperatur-Vakuumdurchführung verwendet werden. Die andere Konstruktion ist anspruchsvoller umzusetzen, da zum Vorkühlen Wärmeschalter erforderlich sind. Die andere Konstruktion erfordert jedoch keinen inneren Vakuumbehälter, was die Komplexität der Versuchsverdrahtung erheblich verringert.
Daher besteht nach dem Stand der Technik ein Bedarf, das oben genannte Problem zu lösen.
KURZDARSTELLUNG
Unter einem ersten Aspekt betrachtet, stellt die vorliegende Erfindung einen Router bereit, der aufweist: einen Qubit-Signalverteiler; einen Auslesesignalverteiler; und Diplexer, die zur Datenübertragung mit dem Qubit-Signalverteiler und dem Auslesesignalverteiler verbunden sind.
Unter einem weiteren Aspekt betrachtet, stellt die vorliegende Erfindung ein Verfahren zum Gestalten eines Routers bereit, wobei das Verfahren aufweist: ein Bereitstellen eines Qubit-Signalverteilers und eines Auslesesignalverteilers; und ein Gestalten von Diplexern dazu, zur Datenübertragung mit dem Qubit-Signalverteiler und dem Auslesesignalverteiler verbunden zu werden.
Unter einem weiteren Aspekt betrachtet, stellt die vorliegende Erfindung einen Router bereit, der aufweist: einen Qubit-Signalverteiler; und einen Auslesesignalverteiler, wobei der Qubit-Signalverteiler und der Auslesesignalverteiler jeweils zur Datenübertragung mit jeweiligen Quantenprozessoren verbunden sind.
Unter einem weiteren Aspekt betrachtet, stellt die vorliegende Erfindung ein Verfahren zum Gestalten eines Routers bereit, wobei das Verfahren aufweist: ein Bereitstellen eines Qubit-Signalverteilers und eines Auslesesignalverteilers; und ein Gestalten des Qubit-Signalverteilers und des Auslesesignalverteilers so, dass sie getrennt mit jeweiligen Quantenprozessoren verbindbar sind.
Unter einem weiteren Aspekt betrachtet, stellt die vorliegende Erfindung ein Verfahren für einen Router bereit, wobei das Verfahren aufweist: ein Empfangen von Qubit-Signalen durch einen Qubit-Signalverteiler; ein Empfangen von Auslesesignalen durch einen Auslesesignalverteiler; und ein Verteilen der Qubit-Signale und der Auslesesignale an Quantenprozessoren.
Ausführungsformen der vorliegenden Erfindung beziehen sich auf einen Router. Ein nichtbeschränkendes Beispiel für den Router enthält einen Qubit-Signalverteiler, einen Auslesesignalverteiler und Diplexer, die zur Datenübertragung mit dem Qubit-Signalverteiler und dem Auslesesignalverteiler verbunden sind.
Ausführungsformen der vorliegenden Erfindung beziehen sich auf ein Verfahren zum Gestalten eines Routers. Ein nichtbeschränkendes Beispiel für das Verfahren zum Gestalten des Routers enthält ein Bereitstellen eines Qubit-Signalverteilers und eines Auslesesignalverteilers und ein Gestalten von Diplexern dazu, zur Datenübertragung mit dem Qubit-Signalverteiler und dem Auslesesignalverteiler verbunden zu werden.
Ausführungsformen der vorliegenden Erfindung beziehen sich auf einen Router. Ein nichtbeschränkendes Beispiel für den Router enthält einen Qubit-Signalverteiler und einen Auslesesignalverteiler. Der Qubit-Signalverteiler und der Auslesesignalverteiler sind jeweils zur Datenübertragung mit entsprechenden Quantenprozessoren verbunden.
Ausführungsformen der vorliegenden Erfindung beziehen sich auf ein Verfahren zum Gestalten eines Routers. Ein nichtbeschränkendes Beispiel für das Verfahren zum Gestalten des Routers enthält ein Bereitstellen eines Qubit-Signalverteilers und eines Auslesesignalverteilers und ein Gestalten des Qubit-Signalverteilers und des Auslesesignalverteilers so, dass sie getrennt mit jeweiligen Quantenprozessoren verbindbar sind.
Ausführungsformen der vorliegenden Erfindung beziehen sich auf ein Verfahren für einen Router. Ein nichtbeschränkendes Beispiel für das Verfahren für einen Router enthält ein Empfangen von Qubit-Signalen durch einen Qubit-Signalverteiler, ein Empfangen von Auslesesignalen durch einen Auslesesignalverteiler und ein Verteilen der Qubit-Signale und der Auslesesignale an Quantenprozessoren.
Zusätzliche technische Merkmale und Vorteile werden durch die Techniken der vorliegenden Erfindung umgesetzt. Ausführungsformen und Aspekte der Erfindung werden hierin ausführlich beschrieben und werden als Teil des beanspruchten Gegenstandes betrachtet. Zum besseren Verständnis sei auf die ausführliche Beschreibung und auf die Zeichnungen verwiesen.
Figurenliste
Die Besonderheiten der hierin beschriebenen Exklusivrechte werden in den Ansprüchen am Ende der Beschreibung genau dargelegt und ausdrücklich beansprucht. Die obigen und sonstige Merkmale und Vorteile der Ausführungsformen der Erfindung werden aus der folgenden ausführlichen Beschreibung in Verbindung mit den beigefügten Zeichnungen deutlich, in denen:

1 eine schematische Ansicht eines Routers oder einer Routing-Architektur gemäß Ausführungsformen der vorliegenden Erfindung darstellt;
2 eine schematische Ansicht eines Routers oder einer Routing-Architektur gemäß Ausführungsformen der vorliegenden Erfindung darstellt;
3 eine schematische Ansicht eines Routers oder einer Routing-Architektur gemäß Ausführungsformen der vorliegenden Erfindung darstellt;
4 eine schematische Ansicht eines Signalverteilers/-kombinierers gemäß Ausführungsformen der vorliegenden Erfindung darstellt;
5 eine schematische Ansicht von Frequenzmultiplex-Diplexern gemäß Ausführungsformen der vorliegenden Erfindung darstellt;
6 eine schematische Ansicht eines Mischungskryostaten gemäß Ausführungsformen der vorliegenden Erfindung darstellt;
7 einen Ablaufplan eines Verfahrens zum Gestalten eines Routers gemäß Ausführungsformen der vorliegenden Erfindung darstellt;
8 einen Ablaufplan eines Verfahrens zum Gestalten eines Routers gemäß Ausführungsformen der vorliegenden Erfindung darstellt; und
9 einen Ablaufplan eines Verfahrens für einen Router gemäß Ausführungsformen der vorliegenden Erfindung darstellt.

Die hierin dargestellten Schaubilder dienen der Veranschaulichung. Es sind viele Varianten des Schaubildes oder der darin beschriebenen Vorgänge möglich, ohne vom Umfang der Erfindung abzuweichen. Die Vorgänge können beispielsweise in einer abweichenden Reihenfolge durchgeführt werden, oder es können Vorgänge hinzugefügt, weggelassen oder modifiziert werden. Darüber hinaus beschreiben der Begriff „gekoppelt“ und Varianten davon das Vorhandensein eines Datenübertragungswegs zwischen zwei Elementen und unterstellen keine direkte Verbindung zwischen den Elementen, ohne dass sich dazwischenliegende Elemente/Verbindungen zwischen diesen befinden. Alle diese Varianten werden als Teil der Beschreibung betrachtet.
In den beigefügten Figuren und der folgenden ausführlichen Beschreibung der beschriebenen Ausführungsformen sind die verschiedenen in den Figuren veranschaulichten Elemente mit zwei- oder dreistelligen Bezugszeichen versehen. Mit wenigen Ausnahmen entsprechen die am weitesten links stehenden Ziffern jedes Bezugszeichens der Figur, in der dessen Element zuerst veranschaulicht wird.
AUSFÜHRLICHE BESCHREIBUNG
Der Kürze halber werden herkömmliche Techniken im Zusammenhang mit der Herstellung von Halbleiter- und/oder supraleitenden Einheiten und integrierten Schaltungen (integrated circuit, IC) hierin möglicherweise nicht ausführlich beschrieben. Darüber hinaus können die verschiedenen hierin beschriebenen Aufgaben und Prozessschritte in eine umfassendere Prozedur oder einen umfassenderen Prozess mit zusätzlichen Schritten oder Funktionen integriert werden, die hierin nicht ausführlich beschrieben werden. Im Besonderen sind verschiedene Schritte bei der Fertigung von Halbleiter- und/oder supraleitenden Einheiten und ICs auf Grundlage von Halbleitern/Supraleitern allgemein bekannt, und daher werden der Kürze halber zahlreiche herkömmliche Schritte hierin lediglich kurz erwähnt oder vollständig weggelassen, ohne die allgemein bekannten Einzelheiten der Prozesse bereitzustellen.
Es folgt eine Übersicht über Technologien, die im Besonderen für Aspekte der Erfindung relevant sind, wobei bei N Qubit-Ausleseresonatoren nach dem Stand der Technik in einem supraleitenden Quantenprozessor N Eingangsleitungen, die in einem Fall Auslesesignale und Qubit-Ansteuerungen übertragen, oder 2N Eingangsleitungen vorhanden sind, wobei N Eingangsleitungen mit den N Resonatoren und weitere N Eingangsleitungen mit den N Qubits verbunden sind. Mit zunehmender Anzahl von Qubit-Ausleseresonatoren in einem supraleitenden Quantenprozessor nimmt N zu, wobei die folgenden unerwünschten Wirkungen auftreten: 1) ein Ansteigen der Menge von erforderlichen Mikrowellenkomponenten, 2) ein Ansteigen des Raums, der durch diese Eingangsleitungen innerhalb des Mischungskryostaten eingenommen wird, 3) ein Ansteigen der Menge von Störsignalen, die von der Raumtemperaturstufe aus in den Kryostaten eindringen, 4) ein Ansteigen des Gewichts, das an den Stufen des Mischungskryostaten hängt, 5) ein Ansteigen der thermischen Belastung des Mischungskryostaten (die mehr Kühlleistung erfordert) und/oder 6) ein Ansteigen des Aufwands (z.B. physisch, finanziell, technisch) für die Komponenten und Leitungen.
Es folgt eine Übersicht über die Aspekte der Erfindung, wobei eine oder mehrere Ausführungsformen der Erfindung die oben beschriebenen Nachteile des Standes der Technik behandeln, indem sie einen Mechanismus bereitstellen, um die Anzahl der Eingangsleitungen und Mikrowellenkomponenten in einem Mischungskryostaten zu verringern, die zum Versorgen von supraleitenden Quantenprozessoren verwendet werden. Ein Router und ein Verfahren werden bereitgestellt, die Eingangsleitungen in Qubits und Eingangsleitungen in Ausleseresonatoren der Quantenprozessoren gemäß Ausführungsformen der vorliegenden Erfindung verringern. Der Router verwendet passive Mikrowelleneinheiten, da keine Steuerleitungen erforderlich sind, verringert die Anzahl der Eingangsleitungen und die von Raumtemperatur aus in den Mischungskryostaten eindringenden Störsignale, verringert die Anzahl der Mikrowellenkomponenten, die an den Eingangsleitungen verwendet werden, wobei zu den Komponenten an den Eingangsleitungen Dämpfungsglieder, Filter und Infrarotfilter zählen. Als zusätzliche technische Vorteile verbessert der Router auch die Thermalisierung, indem er weniger Kühlleistung benötigt, und kombiniert die Auslese- und Qubit-Signale auf der Quantenprozessorstufe, wodurch die getrennte Optimierung der Eingangsleitungen der Auslese- und Qubit-Signale ermöglicht wird. Darüber hinaus stellt der Router Modularität bereit, da das Schema ohne Modifizierung der vorhandenen Leitungen erweitert werden kann. Darüber hinaus können fehlerhafte Komponenten ersetzt werden, ohne den Quantenprozessor-Chip zu beeinträchtigen. Abhängig von den resultierenden Qubit-Frequenzen in dem Quantenprozessor können verschiedene Frequenzmultiplex(Frequency Division Multiplexing, FDM)-Komponenten konstruiert und umgesetzt werden. Der Router enthält eine sehr verlustarme Verteilung und ein Addieren von Signalen. Der Router kann auf einem Chip unter Verwendung von supraleitenden Schaltungen gefertigt werden, die keine Josephson-Übergänge verwenden, und erfordert keine Änderungen an der Architektur von Quantenprozessoren.
Genauer gesagt, die oben beschriebenen Aspekte der Erfindung behandeln die Nachteile des Standes der Technik, indem sie einen Router oder eine Routing-Architektur (dargestellt in 1, 2 und 3) bereitstellen, der/die dazu ausgebildet ist, die Eingangsleitungen, die supraleitende Quantencomputer versorgen, in zwei Sätze von Eingangsleitungen zu trennen, wobei ein Satz Qubit-Impulse/-Ansteuerungen überträgt und ein weiterer Satz Ausleseimpulse/-töne überträgt. Die Routing-Architektur ist dazu ausgebildet, einen Signalverteiler mit 1 Eingang und M Ausgängen, der ein Frequenzmultiplexverfahren einsetzt, mit jeder Eingangsleitung jedes Satzes von Eingangsleitungen in der Mischkammer oder auf einer höheren Stufe in dem Mischungskryostaten vor der Eingabe des supraleitenden Quantenprozessors zu verbinden. Die Signalverteiler mit 1 Eingang und M Ausgängen trennen M verschiedene Mikrowellensignale mit M verschiedenen Frequenzen, die in den Eingang des Signalverteilers eintreten, in M verschiedene physische Anschlüsse an dem Ausgang des Signalverteilers. Wenn die Qubits für jedes Qubit und jeden Ausleseresonator dieselben Zuleitungen oder Anschlüsse wie ihre Ausleseresonatoren gemeinsam nutzen, ist der Router dazu ausgebildet, das angegebene Auslesesignal und Ansteuersignal zu kombinieren und das kombinierte Signal anschließend mithilfe eines Diplexers mit 2 Eingängen und 1 Ausgang in seine(n) gemeinsame(n) Zuleitung oder Anschluss einzugeben (wie in 1 dargestellt). Der Diplexer ist in der Lage, diese ungleichartigen Signale (Auslesen und Qubit-Ansteuerung) in dieselbe Übertragungsleitung zu kombinieren (die das Auslese-Qubit-System versorgt). Wenn die Qubits von den Ausleseresonatoren getrennte Zuleitungen aufweisen (wie in 2 dargestellt), verbindet der Router die Zuleitungen der Qubits mit den angegebenen Ausgängen des Signalverteilers, die ihre angegebenen Qubit-Ansteuerungen übertragen, und verbindet die Zuleitungen der Ausleseresonatoren mit den angegebenen Ausgängen des Signalverteilers, die ihre Auslesesignale übertragen.
Des Weiteren kann der Router dazu ausgebildet sein, einen Satz von Eingangsleitungen zu verwenden, die von Raumtemperatur aus in den Kryostaten hineinführen, die sowohl Auslesesignale als auch Qubit-Ansteuerungen übertragen. Der Router ist dazu ausgebildet, die Auslesesignale und Qubit-Ansteuerungen, die in jeder Eingangsleitung auf einer bestimmten Stufe in dem Mischungskryostaten übertragen werden, wie zum Beispiel auf der 4-K-Stufe, mithilfe eines Breitband-Diplexers zu trennen, der das Spektrum der Auslese- und Ansteuertöne abdeckt (wie in 3 dargestellt). Der Router kann mit zwei getrennten Eingangsleitungen für die Qubit-Ansteuerungen und Auslesetöne bis hinunter zu der Mischkammer (z.B. Stufe 5) oder einer höheren Stufe wie zum Beispiel der 100-mK-Stufe oder noch höher verbunden werden. Der Router kann die Auslesetöne und Ansteuersignale, die durch die beiden im Inneren (innerhalb des Mischungskryostaten) getrennten Eingangsleitungen übertragen werden, aufteilen und anschließend die Auslesetöne und Ansteuersignale (vor der Eingabe in den supraleitenden Quantenprozessor) kombinieren.
Es folgt eine ausführlichere Beschreibung von Aspekten der vorliegenden Erfindung, wobei 1 eine schematische Ansicht eines Routers oder einer Routing-Architektur 100 gemäß Ausführungsformen der vorliegenden Erfindung darstellt. Die Routing-Architektur 100 wird in diesem Beispiel mit zwei Signalverteilern 108 und 110 dargestellt. Der Eingang des Signalverteilers 108 ist mit einer Qubit-Eingangsleitung 104 zum Empfangen von eingegebenen Qubit-Signalen verbunden, und sein Ausgang ist mit Schmalband-Diplexern 112 verbunden. Der Eingangsanschluss des Signalverteilers 110 ist mit einer Eingangsleitung 106 zum Empfangen von eingegebenen Auslesesignalen verbunden, und sein Ausgangsanschluss ist mit den Diplexern 112 verbunden. Die jeweiligen Diplexer 112 sind jeweils mit einem Quantensystem wie zum Beispiel Qubit-Resonatorsystemen 114 verbunden. Der Signalverteiler 108, 110 und die Diplexer 112 können mit Supraleitermaterialien und/oder verlustarmen Materialien ausgebildet sein. Die Routing-Architektur 100 weist Eingangsleitungen 104 und 106 auf, die in einen Mischungskryostaten 102 eingebaut sind (oder ein Teil davon sind), wobei sich Komponenten des Routers 100 in dem Mischungskryostaten 102 befinden.
Die beiden Signalverteiler 108 und 110 werden jeweils mit einem Eingangsanschluss und M Ausgangsanschlüssen (1→M) dargestellt. Wenngleich ein Qubit-Signalverteiler 108 dargestellt wird und ein Ausleseresonator-Signalverteiler 110 dargestellt wird, können jeweils mehrere Paare vorhanden sein. Das heißt, der Qubit-Signalverteiler 108 und der Ausleseresonator-Signalverteiler 110 werden als Paar verwendet. Dementsprechend können für einen jeweiligen Router mit einem Eingangsanschluss und M Ausgangsanschlüssen 2 Qubit-Signalverteiler 108 und 2 Ausleseresonator-Signalverteiler 110 (für 2 Paare) mit dem Quantenprozessor verbunden sein, es können 3 Qubit-Signalverteiler 108 und 3 Ausleseresonator-Signalverteiler 110 (für 3 Paare) vorhanden sein, die mit dem Quantenprozessor verbunden sind, 4 Paare, 10 Paare, 50 Paare, Hunderte von Paaren, Tausende von Paaren usw.
Der Signalverteiler 108 ist dazu ausgebildet, eine Kombination von eingegebenen Qubit-Signalen in der Eingangsleitung 104 an seinem Eingangsanschluss zu empfangen und einzelne Qubit-Signale in Leitungen 105 (von den Ausgangsanschlüssen 1 bis M) zu getrennten Diplexern 112_1 bis 112_M zu transportieren. Bei der Kombination von eingegebenen Qubit-Signalen kann es sich um ein erstes Qubit-Signal bis zu einem letzten Qubit-Signal mit jeweils unterschiedlichen Frequenzen handeln. Beispielsweise ist das erste Qubit-Signal mit einer ersten Qubit-Frequenz f_Q1 , ist das zweite Qubit-Signal mit einer zweiten Qubit-Frequenz f_Q2 bis zum letzten Qubit-Signal mit einer letzten Qubit-Frequenz f_QM . Es wird angenommen, dass gilt f_Q1 < f_Q2 < f_Q3 ...< f_QM. Der Signalverteiler 108 verteilt die Kombination von eingegebenen Qubit-Signalen, die an dem Eingangsanschluss empfangen werden, auf Grundlage ihrer jeweiligen Qubit-Frequenz auf verschiedene Ausgangsanschlüsse 1 bis M. Beispielsweise ist der Signalverteiler 108 dazu ausgebildet, (von dem Anschluss 1) das erste Qubit-Signal mit der ersten Qubit-Frequenz f_Q1 an den mit einem Q bezeichneten Niederfrequenzeingang des Diplexers 112_1 zu übertragen. In ähnlicher Weise wird das zweite Qubit-Signal mit der zweiten Qubit-Frequenz f_Q2 (von dem Anschluss 2 des Qubit-Signalverteilers 108) an den Niederfrequenzeingang Q des Diplexers 112_2 übertragen. Das letzte Qubit-Signal mit der letzten Qubit-Frequenz f_QM wird (von dem Anschluss M des Qubit-Signalverteilers 108) an den Niederfrequenzeingang Q des Diplexers 112_M übertragen.
Analog zu dem Signalverteiler 108 ist der Signalverteiler 110 dazu ausgebildet, eine Kombination von eingegebenen Auslesesignalen in der Eingangsleitung 106 an seinem (einzelnen) Eingangsanschluss zu empfangen und einzelne Auslesesignale in Leitungen 107 (von den Ausgangsanschlüssen 1 bis M) zu getrennten Diplexern 112_1 bis 112_M zu transportieren. Bei der Kombination von eingegebenen Auslesesignalen kann es sich um ein erstes Auslesesignal bis zu einem letzten Auslesesignal mit jeweils unterschiedlichen Frequenzen handeln. Beispielsweise ist das erste Auslesesignal mit einer ersten Auslesefrequenz f_R1 , das zweite Auslesesignal mit einer zweiten Auslesefrequenz f_R2 und das letzte Auslese-Signal mit einer letzten Auslesefrequenz f_RM . Es wird angenommen, dass gilt f_R1< f_R2 < f_R3 ...< f_RM . Der Signalverteiler 110 verteilt die Kombination von eingegebenen Auslesesignalen, die an dem Eingangsanschluss empfangen werden, auf Grundlage ihrer jeweiligen Auslesefrequenz auf verschiedene Ausgangsanschlüsse 1 bis M. Beispielsweise ist der Signalverteiler 110 dazu ausgebildet, (von dem Ausgangsanschluss 1) das erste Auslesesignal mit der ersten Auslesefrequenz f_R1 an den mit einem R bezeichneten Hochfrequenzeingang des Diplexers 112_1 zu übertragen. In ähnlicher Weise wird das zweite Auslesesignal mit der zweiten Auslesefrequenz f_R2 (von dem Ausgangsanschluss 2 des Auslesesignalverteilers 110) an den Hochfrequenzeingang R des Diplexers 112_2 übertragen. Das letzte Auslese-Signal mit der letzten Qubit-Frequenz f_RM wird (von dem Ausgangsanschluss M des Auslesesignalverteilers 110) an den Hochfrequenzeingang R des Diplexers 112_M übertragen.
Die Diplexer 112_1 bis 112_M sind jeweils dazu ausgebildet, das an dem Niederfrequenzeingang (Q) empfangene Qubit-Signal mit dem jeweiligen an dem Hochfrequenzeingang (R) empfangenen Auslesesignal zu kombinieren. Beispielsweise empfängt der Diplexer 112_1 an dem Niederfrequenzanschluss Q das erste Qubit-Signal mit der ersten Qubit-Frequenz f_Q1 von dem Anschluss 1 des Signalverteilers 108 und empfängt der Diplexer 112_1 an dem Hochfrequenzanschluss R das erste Auslesesignal mit der ersten Auslesefrequenz f_R1 von dem Anschluss 1 des Signalverteilers 110. Der Diplexer 112_1 kombiniert die an den Anschlüssen Q und R empfangenen Signale und gibt ein kombiniertes Qubit-Signal und Auslesesignal an dem Anschluss Q+R an einen Qubit-Resonator 114_1 des Quantencomputers 150 aus. Die Qubit-Resonatoren 114_1 bis 114_M bilden alle zusammen einen einzelnen Quantenprozessor. Die Qubit-Resonatoren 114 enthalten jeweils ein Qubit wie zum Beispiel ein Qubit 202 und einen Ausleseresonator wie zum Beispiel einen Resonator 204, die in 2 dargestellt sind.
In ähnlicher Weise empfängt der Diplexer 112_2 an dem Niederfrequenzanschluss Q das zweite Qubit-Signal mit der zweiten Qubit-Frequenz f_Q2 von dem Ausgangsanschluss 2 des Signalverteilers 108 und empfängt der Diplexer 112_2 an dem Hochfrequenzanschluss R das zweite Auslesesignal mit der zweiten Auslesefrequenz f_R2 von dem Ausgangsanschluss 2 des Signalverteilers 110. Der Diplexer 112_2 kombiniert die an den Anschlüssen Q und R empfangenen Signale und gibt ein kombiniertes Qubit-Signal und Auslesesignal an dem Anschluss Q+R an den Qubit-Resonator 114_2 des Quantencomputers 150 aus. Gleichermaßen empfängt der Diplexer 112_M an dem Niederfrequenzanschluss Q das letzte Qubit-Signal mit der letzten Qubit-Frequenz f_QM von dem Ausgangsanschluss M des Signalverteilers 108 und empfängt der Diplexer 112_M an dem Hochfrequenzanschluss R das letzte Auslesesignal mit der letzten Auslesefrequenz f_RM von dem Ausgangsanschluss M des Signalverteilers 110. Der Diplexer 112_M kombiniert die an den Anschlüssen Q und R empfangenen Signale und gibt ein kombiniertes Qubit-Signal und Auslesesignal an dem Anschluss Q+R an den Qubit-Resonator 114_M des Quantencomputers 150 aus.
Der Router 100 befindet sich in dem Mischungskryostaten 102, während die Eingangsleitungen 104 und 106 die einzigen beiden Leitungen sind, die von dem Inneren des Kryostaten 102 aus mit dem Router 100 verbunden sind. Der Router 100 enthält die Signalverteiler 108 und 110 (einen zum Verteilen der Qubit-Signale und einen zum Verteilen der Auslesesignale), die Übertragungsleitungen 105 und 107 und die Diplexer 112_1 bis 112_M. Übertragungsleitungen 109 verbinden die Diplexer 112 mit den jeweiligen Qubit-Resonatoren 114.
In 1 wird angenommen, dass jeder Qubit-Resonator 114_1 bis 114_M eine einzelne Leitung und einen einzelnen Anschluss zum Empfangen der eingegebenen Qubit- und Ausleseresonatorsignale aufweist. Mit anderen Worten, jeder Qubit-Resonator 114_1 bis 114_M empfängt sein eingegebenes Qubit-Signal und sein eingegebenes Auslesesignal an demselben Anschluss/in derselben Leitung. Bei einigen Quantencomputern/-prozessoren sind die Anschlüsse des Qubits und des Ausleseresonators getrennt, so dass das eingegebene Qubit-Signal in einer von dem eingegebenen Ausleseresonatorsignal getrennten Leitung und an einem getrennten Anschluss empfangen wird.
2 stellt eine schematische Ansicht des Routers 100 gemäß Ausführungsformen der vorliegenden Erfindung dar. Der Router 100 in 2 weist eine etwas andere Gestaltung auf, als in 1 dargestellt. Im Besonderen verwendet der Router 100 in 2 nicht die Diplexer 112_1 bis 112_M, da die Qubit-Resonatoren 114_1 bis 114_M einen getrennten Anschluss für jedes Qubit 202 und jeden Ausleseresonator 204 aufweisen. Insofern müssen die Qubit- und Auslesesignale in 2 nicht mithilfe der Diplexer 112 an einem einzelnen Anschluss kombiniert werden, bevor sie an die Qubit-Resonatoren 114 gesendet werden. Dementsprechend veranschaulicht 2, dass der Router 100 für den Quantencomputer 150 verwendet werden kann, der getrennte Anschlüsse und Eingangsleitungen für die Qubits 202 und Ausleseresonatoren 204 der Qubit-Resonatoren 114_1 bis 114_M aufweist.
In 2 sind die beiden Signalverteiler 108 und 110 so dargestellt, dass sie jeweils einen Eingangsanschluss und M Ausgangsanschlüsse (1→M) aufweisen, und der Signalverteiler 108 ist dazu ausgebildet, eine Kombination von eingegebenen Qubit-Signalen in der Eingangsleitung 104 an seinem Eingangsanschluss zu empfangen und einzelne Qubit-Signale in den Leitungen 105 zu getrennten Qubit-Anschlüssen an dem Qubit-Resonator 114_1 bis 114_M zu transportieren. Wie oben erörtert, kann es sich bei der Kombination von eingegebenen Qubit-Signalen um ein erstes Qubit-Signal bis zu einem letzten Qubit-Signal mit jeweils unterschiedlichen Frequenzen handeln. Das erste Qubit-Signal mit der ersten Qubit-Frequenz ist f_Q1 , das zweite Qubit-Signal mit der zweiten Qubit-Frequenz ist f_Q2 bis zum letzten Qubit-Signal mit der letzten Qubit-Frequenz f_QM , und es wird angenommen, dass gilt f_Q1< f_Q2 < f_Q3 ...< f_QM. Der Signalverteiler 108 verteilt wiederum die Kombination von eingegebenen Qubit-Signalen, die an dem Eingangsanschluss empfangen werden, auf Grundlage ihrer jeweiligen Qubit-Frequenz auf verschiedene Ausgangsanschlüsse 1 bis M. Anders als bei 1 ist der Signalverteiler 108 jedoch dazu ausgebildet, (von dem Ausgangsanschluss 1) das erste Qubit-Signal mit der ersten Qubit-Frequenz f_Q1 über den getrennten Qubit-Anschluss (direkt) an das Qubit 202 des Qubit-Resonators 114_1 zu übertragen. Wie zu erkennen ist, sind in 2 keine Diplexer 112 erforderlich, da das Qubit 202 und der Ausleseresonator 204 getrennte Eingangsanschlüsse aufweisen, die mit getrennten Eingangsleitungen verbunden sind. In ähnlicher Weise wird das zweite Qubit-Signal mit der zweiten Qubit-Frequenz f_Q2 (von dem Ausgangsanschluss 2 des Qubit-Signalverteilers 108) über den getrennten Qubit-Anschluss (direkt) zu dem Qubit 202 des Qubit-Resonators 114_2 übertragen. Das letzte Qubit-Signal mit der letzten Qubit-Frequenz f_QM wird (von dem Ausgangsanschluss M des Qubit-Signalverteilers 108) über den getrennten Qubit-Anschluss (direkt) zu dem Qubit 202 des Qubit-Resonators 114_M übertragen.
Analog zu dem Signalverteiler 108 ist der Signalverteiler 110 dazu ausgebildet, eine Kombination von eingegebenen Auslesesignalen in der Eingangsleitung 106 an seinem (einzelnen) Eingangsanschluss zu empfangen und einzelne Auslesesignale in den Leitungen 107 zu getrennten Anschlüssen von Ausleseresonatoren des Qubit-Resonators 114_1 bis 114_M zu transportieren. Bei der Kombination von eingegebenen Auslesesignalen kann es sich um ein erstes Auslesesignal bis zu einem letzten Auslesesignal mit jeweils unterschiedlichen Frequenzen handeln. Wie oben angemerkt, ist das erste Auslesesignal mit der ersten Auslesefrequenz f_R1 , ist das zweite Auslesesignal mit der zweiten Auslesefrequenz f_R2 bis zum letzten Auslese-Signal mit der letzten Auslesefrequenz f_RM , und es gilt f_R1< f_R2 < f_R3 ...< f_RM. Der Signalverteiler 110 verteilt wiederum die Kombination von eingegebenen Auslesesignalen, die an dem Eingangsanschluss empfangen werden, auf Grundlage ihrer jeweiligen Auslesefrequenz auf verschiedene Ausgangsanschlüsse 1 bis M. Anders als bei 1 ist der Signalverteiler 110 jedoch dazu ausgebildet, (von dem Ausgangsanschluss 1) das erste Auslesesignal mit der ersten Auslesefrequenz f_R1 über den getrennten Ausleseanschluss (direkt) an den Ausleseresonator 204 des Qubit-Resonators 114_1 zu übertragen. In ähnlicher Weise wird das zweite Auslesesignal mit der zweiten Auslesefrequenz f_R2 (von dem Ausgangsanschluss 2 des Signalverteilers 110) über den getrennten Ausleseanschluss (direkt) zu dem Ausleseresonator 204 des Qubit-Resonators 114_2 übertragen. Das letzte Auslese-Signal mit der letzten Qubit-Frequenz f_QM wird (von dem Ausgangsanschluss M des Signalverteilers 110) über den getrennten Ausleseanschluss (direkt) zu dem Ausleseresonator 204 des Qubit-Resonators 114_M übertragen.
3 stellt eine schematische Ansicht des Routers 100 gemäß Ausführungsformen der vorliegenden Erfindung dar. 3 kann die Gestaltung des Routers 100 in 1 und 2 verwenden. Insofern wurden einige Einzelheiten des Routers 100 in 3 weggelassen, sind jedoch in 1 und 2 zu finden.
3 stellt ein Beispiel dar, in dem sich eine einzelne Eingangsleitung 302 innerhalb des Mischungskryostaten 102 befindet und innerhalb des Mischungskryostaten 102 mit dem Router oder der Router-Architektur 100 verbunden ist. Die einzelne Eingangsleitung 302 überträgt (gleichzeitig) sowohl die eingegebenen Qubit-Signale (f_Q1 , f_Q2 , f_Q3 , ... f_QM ) als auch die eingegebenen Auslesesignale (f_R1 , f_R2 , f_R3 , ... f_RM ) anstelle der beiden getrennten Eingangsleitungen 104 und 106 innerhalb des Mischungskryostaten 102.
Die einzelne Eingangsleitung 302 ist an dem zusammengefassten Anschluss (Q+R) mit einem Breitband-Diplexer 304 verbunden. Dabei handelt es sich um einen Breitband-Diplexer 304, was bedeutet, dass der Diplexer 304 ein Frequenzband aufweist, das alle Qubit-Frequenzen für alle Qubits in dem Quantenprozessor 150 umfasst und alle Ausleseresonatorfrequenzen für alle Ausleseresonatoren in dem Quantenprozessor 150 umfasst (hier wird der Einfachheit halber angenommen, dass der Prozessor M Qubits enthält). Der wiederum mit Q bezeichnete Niederfrequenzanschluss des Breitband-Diplexers 304 ist über die Übertragungsleitung 104 mit dem einzelnen Eingangsanschluss des Signalverteilers 108 verbunden. Der wiederum mit R bezeichnete Hochfrequenzanschluss des Breitband-Diplexers 304 ist über die Übertragungsleitung 106 mit dem einzelnen Eingangsanschluss des Signalverteilers 110 verbunden. Wenngleich dies der Einfachheit halber weggelassen worden ist, um 3 nicht unklar werden zu lassen, sind die Signalverteiler 108 und 110 in einer in 1 und 2 dargestellten Weise mit den Qubit-Resonatoren 114 des Quantencomputers 150 verbunden.
Ein Beispiel für einen Betrieb des Routers 100 in 3 wird im Folgenden erörtert. An dem zusammengefassten Eingangsanschluss Q+R ist der Breitband-Diplexer 304 dazu ausgebildet, in der Eingangsleitung 302 das erste Qubit-Signal mit der ersten Qubit-Frequenz f_Q1 , das zweite Qubit-Signal mit der zweiten Qubit-Frequenz f_Q2 bis zu dem letzten Qubit-Signal mit der letzten Qubit-Frequenz f_QM zu empfangen und das erste Auslesesignal mit der ersten Auslesefrequenz f_R1 , das zweite Auslesesignal mit der zweiten Auslesefrequenz f_R2 bis zur letzten Auslesefrequenz f_RM zu empfangen. In diesem Beispiel sind die Qubit-Frequenzen kleiner als die Auslesefrequenzen, zum Beispiel f_Q1, f_Q2, f_Q3, ... f_QM < f_R1, f_R2, f_R3, ... f_RM . Dementsprechend ist der Breitband-Diplexer 304 dazu ausgebildet, an dem Niederfrequenzausgang Q alle eingegebenen Qubit-Signale mit den Qubit-Frequenzen f_Q1 , f_Q2 , f_Q3 , ... f_QM auszugeben. Der Breitband-Diplexer 304 ist dazu ausgebildet, an dem Ausgang R alle eingegebenen Auslesesignale mit den Auslesefrequenzen f_R1 , f_R2 , f_R3 , ... f_RM auszugeben.
Der (Qubit-)Signalverteiler 108 ist dazu ausgebildet, jeweils das erste bis letzte Qubit-Signal mit den Qubit-Frequenzen f_Q1 , f_Q2 , f_Q3 , ... f_QM in der Qubit-Eingangsleitung 104 zu empfangen. Gleichermaßen ist der (Auslese-)Signalverteiler 110 dazu ausgebildet, jeweils das erste bis letzte Auslesesignal mit den Auslesefrequenzen f_R1 , f_R2 , f_R3 , ... f_RM in der Ausleseresonatorleitung 106 zu empfangen. Nachdem der Signalverteiler 108 und der Signalverteiler 110 jeweils die eingegebenen Qubit-Signale und die eingegebenen Auslesesignale empfangen haben, wird der Betrieb des Routers 100 genauso fortgesetzt, wie oben in 1 oder 2 erörtert, und wird daher nicht wiederholt.
4 stellt eine schematische Ansicht des Signalverteilers/-kombinierers 108, 110 gemäß Ausführungsformen der vorliegenden Erfindung dar. Der Signalverteiler 108, 110 ist dazu ausgebildet, ein Frequenzmultiplexverfahren zu verwenden, um Mikrowellensignale 450_1 bis 450_N, die an dem gemeinsamen Anschluss 120 eingegeben werden, an die einzelnen Anschlüsse 1 bis M zu verteilen, wobei die Mikrowellensignale 450_1 bis 450_M entsprechend dem Durchlassbereich des jeweiligen Bandpassfilters 405_1 bis 405_M geleitet/verteilt werden. Zur Erläuterung, die Mikrowellensignale 450_1 bis 450_M stellen allgemeine Signale dar, die sowohl für den Signalverteiler 108 als auch für den Signalverteiler 110 gelten können, und die Mikrowellensignale 450_1 bis 450_M (die jeweils Frequenzen f₁ , f₂ , f₃ , ... f_M aufweisen) können Qubit-Signale mit Qubit-Frequenzen f_Q1 , f_Q2 , f_Q3 , ... f_QM und/oder Auslesesignale mit Auslesefrequenzen f_R1 , f_R2 , f_R3 , ... f_RM darstellen.
In 4 enthält der Signalverteiler 108, 110 Bandpass-Mikrowellenfilter, die allgemein als Bandpassfilter 405 bezeichnet werden. Die verschiedenen Bandpassfilter 405 werden als Bandpassfilter 405_1 bis Bandpassfilter 405_N dargestellt. Jedes Bandpassfilter 405 weist einen anderen schmalen Durchlassbereich auf, durch den Mikrowellensignale mit einer Frequenz in dem jeweiligen schmalen Durchlassbereich übertragen (d.h., durchgelassen) werden und Signale mit einer Frequenz außerhalb des jeweiligen schmalen Durchlassbereichs reflektiert (d.h., blockiert) werden. Das Bandpassfilter 405_1 weist seinen eigenen schmalen Durchlassbereich mit einer Bandbreite 1 (BW₁ ) auf, das Bandpassfilter 405_2 weist seinen eigenen schmalen Durchlassbereich mit einer Bandbreite 2 (BW₂ ) auf, bis zu dem Bandpassfilter 405_M, das seinen eigenen schmalen Durchlassbereich mit einer Bandbreite N (BW_M ) aufweist.
Beispielsweise ist das Bandpassfilter 405_1 mit einem Durchlassbereich (Frequenzband) ausgebildet, der ermöglicht, dass ein Mikrowellensignal 450_1 mit einer Frequenz f₁ durchgelassen (übertragen) wird, jedoch alle anderen Mikrowellensignale 450_2 bis 450_M mit Frequenzen f₂ bis f_M blockiert (reflektiert) werden, die außerhalb des Durchlassbereichs für das Bandpassfilter 405_1 liegen. In ähnlicher Weise ist das Bandpassfilter 405_2 mit einem Durchlassbereich (Frequenzband) ausgebildet, der ermöglicht, dass ein Mikrowellensignal 450_2 mit einer Frequenz f₂ durchgelassen (übertragen) wird, jedoch alle anderen Mikrowellensignale 450_1, 450_3 bis 450_M mit Frequenzen f₁ , f₃ bis f_M blockiert (reflektiert) werden, die außerhalb des Durchlassbereichs für das Bandpassfilter 405_2 liegen. Analog ist das Bandpassfilter 405_M mit einem Durchlassbereich (Frequenzband) ausgebildet, der ermöglicht, dass ein Mikrowellensignal 450_M mit einer Frequenz f_M durchgelassen (übertragen) wird, jedoch alle anderen Mikrowellensignale 450_1 bis 450_M-1 mit Frequenzen f₁ bis f_M-1 blockiert (reflektiert) werden, die außerhalb des Durchlassbereichs für das Bandpassfilter 405_M liegen. Die Mikrowellensignale 450_1 bis 450_N werden allgemein als Mikrowellensignale 450 bezeichnet. Wenn Hohlraum-Qubit-Quantensysteme mit dem Signalverteiler 108, 110 in Wirkverbindung stehen, können die Mikrowellensignale 450 jeweilige Frequenzen f₁ bis f_M aufweisen, die zum Ansteuern bestimmter Qubits bestimmt sind oder zum Auslesen des Qubits (über Ausleseresonatoren oder Hohlräume) bestimmt sind, wie einem Fachmann verständlich ist.
Der Signalverteiler 108, 110 enthält Anschlüsse 410, die jeweils mit den entsprechenden Bandpassfiltern 405 verbunden sind. Im Besonderen werden die verschiedenen Anschlüsse 410 als Anschluss 410_1, Anschluss 410_2 bis Anschluss 410_M bezeichnet, wobei der Anschluss M den letzten der Anschlüsse 410 darstellt. In ähnlicher Weise stellt M die/das letzte der Frequenzen, Mikrowellensignale 450, Bandpassfilter 405 und so weiter dar. Die Anschlüsse 410_1 bis 410_M können allgemein die Ausgangsanschlüsse 1 bis M in 1 bis 3 darstellen. In dem Signalverteiler 108, 110 ist der Anschluss 410_1 mit dem Bandpassfilter 405_1 verbunden, ist der Anschluss 410_2 mit dem Bandpassfilter 405_2 verbunden und ist der Anschluss 410_M mit dem Bandpassfilter 405_M verbunden. Jeder Anschluss 410_1 bis Anschluss 410_M ist durch das Bandpassfilter 405_M mit einem Ende seines eigenen Bandpassfilters 405_1 verbunden. Das andere Ende des Bandpassfilters 405_1 bis zu dem Bandpassfilter 405_M ist über einen gemeinsamen Knoten 415 mit einem gemeinsamen Anschluss 420 verbunden. Bei dem gemeinsamen Knoten 415 kann es sich um einen gemeinsamen Verbindungspunkt, eine gemeinsame Übertragungsleitung, einen gemeinsamen Leitungsdraht usw. als Ort für eine wechselseitige elektrische Verbindung handeln. Der gemeinsame Anschluss 420 ist mit jedem Bandpassfilter 405_1 bis Bandpassfilter 405_M verbunden, während die einzelnen Anschlüsse 410 (nur) mit ihrem jeweiligen Bandpassfilter 405_1 bis Bandpassfilter 405_M verbunden sind.
Da die Bandpassfilter 405_1 bis 405_M nur die jeweiligen Mikrowellensignale 450_1 bis 450_M in dem jeweiligen Durchlassbereich übertragen, ist der Signalverteiler 108, 110 so ausgebildet, dass jedes Bandpassfilter 405_1 bis zu dem Bandpassfilter 405_M ein anderes Band (oder Teilband) von Frequenzen abdeckt, so dass keine der Durchlassbereiche (der Bandpassfilter 405) überlappen. Dementsprechend ist jeder Anschluss 410_1, Anschluss 410_2 bis zu dem Anschluss 410_M voneinander isoliert, da sie mit ihrem jeweiligen Bandpassfilter 405_1 bis 405_M verbunden sind, so dass kein Mikrowellensignal 450 durch jeglichen Anschluss 410 (hinein oder hinaus) über den gemeinsamen Knoten 415 in einen weiteren Anschluss 410 übertritt. Insofern ist jeder Anschluss 410 von anderen Anschlüssen 410 isoliert und so konstruiert, dass er als Ergebnis der Verbindung mit seinem eigenen Bandpassfilter 405 sein eigenes Mikrowellensignal 450 mit einer vordefinierten Frequenz (oder innerhalb eines vordefinierten Frequenzbandes) überträgt.
Die jeweiligen Anschlüsse 410, Bandpassfilter 405, der gemeinsame Knoten 415 und der gemeinsame Anschluss 420 sind über Übertragungsleitungen 430 miteinander verbunden. Bei der Übertragungsleitung 430 kann es sich um eine Streifenleitung, einen Mikrostreifen, einen koplanaren Wellenleiter usw. handeln. Die Mikrowellenbandpassfilter 405 sind mithilfe von verlustfreien oder verlustarmen konzentrierten Elementen wie zum Beispiel supraleitenden Resonatoren, supraleitenden Induktoren, supraleitenden Spaltkondensatoren und/oder Plattenkondensatoren und passiven supraleitenden Elementen konstruiert und umgesetzt. Zu den supraleitenden Elementen zählen konzentrierte Elemente wie Induktoren, Spaltkondensatoren und/oder Plattenkondensatoren (mit verlustarmen Dielektrika). Zu sonstigen möglichen Umsetzungen der Bandpassfilter zählen Koppelleitungsfilter und/oder kapazitiv gekoppelte Reihenresonatoren.
Die jeweiligen Anschlüsse 410, Bandpassfilter 405, der gemeinsame Knoten 415, der gemeinsame Anschluss 420 und die Übertragungsleitungen 430 sind aus supraleitenden Materialien hergestellt. Darüber hinaus können alle Materialien des Routers 100 (in 1, 2, 3, 4 und 5) aus supraleitenden Materialien und/oder verlustarmen Materialien hergestellt sein. Zu Beispielen für (bei niedrigen Temperaturen wie zum Beispiel etwa 10 bis 100 Millikelvin (mK) oder etwa 4 K) supraleitende Materialien zählen Niob, Aluminium, Tantal usw.
Der Signalverteiler 108, 110 ist mit der Frequenzbeziehung f₁ < f₂ < ...< f_M ausgebildet, wobei es sich bei jeder Frequenz f₁ , f₂ , ... f_M um die jeweilige Mittenfrequenz der Bandpassfilter 405_1 bis 405_M handelt. Der Signalverteiler 108, 110 ist so ausgebildet, dass er die Ungleichung $\frac{B W_{j} + B W_{i}}{2} < | f_{i} - f_{i} |$
erfüllt, wobei gilt i,j = 1, 2, ... M und j ≠i. Diese Ungleichung erfordert, dass der Frequenzabstand zwischen den Mittenfrequenzen f_i und f_j jedes Paares von Bandpassfiltern ihre durchschnittlichen Bandbreiten überschreitet. Mit anderen Worten, die Ungleichung stellt sicher, dass keines der Bandpassfilter überlappende Bandbreiten (d.h., Frequenzbereich) aufweist.
Bei einer Umsetzung des Signalverteilers 108, 110 kann ein Koaxialkabel mit den äußeren Enden des gemeinsamen Anschlusses 420 verbunden werden, so dass das mit dem gemeinsamen Anschluss 420 verbundene Koaxialkabel die Mikrowellensignale 450_1 bis 450_M mit verschiedenen Frequenzen f₁ bis f_M eingibt, während sonstige Koaxialkabel, die mit den Ausgangsanschlüssen 410 verbunden sind, die jeweiligen Mikrowellensignale 450_1 bis 450_M ausgeben. Anstelle eines Koaxialkabels kann eine Streifenleitung, ein Mikrostreifen, ein Leitungsdraht usw. verwendet werden. Für jedes Mikrowellensignal 450_1 bis 450_N mit seiner jeweiligen Frequenz f₁ bis f_M dürfen nur die jeweiligen Frequenzen f₁ bis f_M die jeweiligen Bandpassfilter 405_1 bis 405_M durchlaufen, die einen Durchlassbereich aufweisen, der die entsprechende Frequenz f₁ bis f_M abdeckt, so dass der jeweilige Anschluss 410_1 bis Anschluss 410_M durchlaufen wird. Da keines der Bandpassfilter 405_1 bis 405_M einen überlappenden Durchlassbereich aufweist, weist jedes Mikrowellensignal 450_1 bis 450_M seine eigene Frequenz f₁ bis f_M auf, die so vordefiniert ist, dass sie nur eines der Bandpassfilter 405_1 bis 405_M durchläuft. Die Mikrowellensignale 450 mit ihren eigenen Frequenzen f₁ bis f_M werden durch den gemeinsamen Anschluss 420 eingegeben, und jedes Mikrowellensignal 450_1 bis 450_M durchläuft den gemeinsamen Knoten 415, wird durch sein jeweiliges Bandpassfilter 405_1 bis 405_M übertragen und tritt entsprechend der Frequenz f₁ bis f_M durch die einzelnen Anschlüsse 410_1 bis M aus. Jeder Anschluss 410_1 bis M gibt aufgrund der Filterung durch die jeweiligen Bandpassfilter 405_1 bis 405_M (nur) seine eigene Frequenz f₁ bis f_M aus. Mit anderen Worten, der Anschluss 410_1 gibt das Mikrowellensignal 450_1 mit der Frequenz f₁ (über das Bandpassfilter 405_1) aus, wohingegen das Bandpassfilter 405_1 die Frequenzen f₂ bis f_M blockiert. Der Anschluss 410_2 gibt das Mikrowellensignal 450_2 mit der Frequenz f₂ (über das Bandpassfilter 405_2) aus, wohingegen das Bandpassfilter 405_2 die Frequenzen f₁ , f₃ bis f_M blockiert. In ähnlicher Weise gibt der Anschluss 410_M das Mikrowellensignal 450_M mit der Frequenz f_M (über das Bandpassfilter 405_M) aus, wohingegen das Bandpassfilter 405_M die Frequenzen f₁ bis f_M-1 blockiert.
5 stellt eine schematische Ansicht von beispielhaften Frequenzmultiplex-Diplexern 112, 304 gemäß Ausführungsformen der vorliegenden Erfindung dar. Bei dem Diplexer 112, 304 handelt es sich um eine frequenzselektive Mikrowelleneinheit mit drei Anschlüssen. Der Diplexer kann an dem Ausgangsanschluss Eingangssignale mit unterschiedlichen Frequenzen kombinieren, die in die Eingangsanschlüsse eintreten, und umgekehrt. Im Allgemeinen liegen die Qubit-Frequenzen (f_Q1 , f_Q2 , f_Q3 , ... f_QM ) zum Beispiel in dem Band von 3 bis 5,5 GHz und die Auslesefrequenzen liegen zum Beispiel in dem Band von 6,5 bis 10 GHz. Mithilfe eines Diplexers 112, 304, der einen Eingangsanschluss (Q), der Signale in dem Band von 3 bis 5,5 GHz durchlässt, einen weiteren Eingangsanschluss (R), der Signale in dem Band von 6,5 bis 10 GHz durchlässt, und einen Ausgangsanschluss Q+R aufweist, der auch als „gemeinsam“ (common) bezeichnet wird, kombiniert Signale, die innerhalb dieser beiden Frequenzbänder liegen. Analog wird darauf hingewiesen, dass der Diplexer 304 die Signale in 3 trennt. Jeder Diplexer 112_1 bis 112_M kann abhängig von den Qubit- und Auslesesignalen, die er kombiniert, getrennt konstruiert und optimiert sein. Alternativ können alle Diplexer 112_1 bis 112_M so konstruiert sein, dass sie mit Frequenzbändern für die Qubit- und Ausleseanschlüsse übereinstimmen, die alle verwendeten Qubit-Frequenzen bzw. alle verwendeten Auslesefrequenzen abdecken.
Falls alle Diplexer halb übereinstimmen, kann die Q-Seite des Diplexers 112, 304 ein Tiefpassfilter (low-pass filter, LPF) mit einer Grenzfrequenz, die größer als die höchstens verwendete Qubit-Frequenz ist, und/oder ein Bandpassfilter enthalten, dessen Mittenfrequenz mit der durchschnittlichen Qubit-Frequenz übereinstimmt. Die R-Seite des Diplexers 112, 304 kann ein Hochpassfilter (high-pass filter, HPF) mit einer Grenzfrequenz, die kleiner als die mindestens verwendete Auslesefrequenz ist, und/oder ein Bandpassfilter enthalten, dessen Mittenfrequenz mit der durchschnittlichen Auslesefrequenz übereinstimmt.
6 stellt eine schematische Ansicht eines beispielhaften Mischungskryostaten 102 gemäß Ausführungsformen der vorliegenden Erfindung dar. Dieses Beispiel stellt den Mischungskryostaten 102 mit fünf Stufen dar, wobei Stufe 1 die wärmste und Stufe 5 die kälteste ist. Es versteht sich, dass mehr oder weniger Stufen verwendet werden können. Beispielsweise kann die Stufe 1 etwa 40 K, die Stufe 2 etwa 4 K, die Stufe 3 etwa 0,7 K, die Stufe 4 etwa 0,1 K und die Stufe 5 etwa 10 mK aufweisen. Die Stufe 5 wird auch als Mischkammer bezeichnet. Es versteht sich, dass es sich bei diesen Temperaturen nur um Beispielwerte handelt. Beispielsweise könnte Stufe 5 4 mK, 10 mK, 15 mK, 20 mK usw. aufweisen.
Bei einer Umsetzung kann der Mischungskryostat 102 zwei Eingangsleitungen 104 und 106 (eine für Qubit-Signale und eine für Auslesesignale) aufweisen, die in den Mischungskryostaten 102 hineinführen oder sich in diesem befinden, die sich von der Raumtemperaturstufe (auf dem Mischungskryostaten) erstrecken, wie in 1 und 2 dargestellt, und eine weitere Umsetzung kann eine Eingangsleitung 302 (gleichzeitig für Qubit-Signale und Auslesesignale) aufweisen, die in den Mischungskryostaten 102 hineinführt oder sich in diesem befindet, die sich von der Raumtemperaturstufe (auf dem Mischungskryostaten) erstreckt, wie in 3 dargestellt. Eine gestrichelte Linie 302 ist dargestellt, um die beispielhafte Option für den Router 100 mit dem Diplexer 304 darzustellen, wie in 3 dargestellt. Die beiden durchgezogenen Linien 104 und 106 sind so dargestellt, dass sie von Raumtemperatur aus in den Mischungskryostaten 102 hineinführen, um den Router 100 darzustellen, wenn der Diplexer 304 nicht vorhanden ist.
Stufe 5 des Mischungskryostaten 102 befindet sich dort, wo die supraleitenden Qubits positioniert sind, d.h., der Quantencomputer 150, der die Qubit-Resonatoren 114_1 bis 114_M aufweist, befindet sich in der Stufe 5. Es ist zu beachten, dass, wenn sich alle Komponenten des Routers/der Routing-Architektur (z.B. die Komponenten 108, 110, 105, 107, 112_1 bis M), die in 1, 2, 3 dargestellt sind, in Stufe 5 befinden und sie zu einer Einheit kombiniert sind, entweder auf einem Chip umgesetzt oder als Teil einer integrierten Schaltung verbunden, diese kombinierte Einheit als Router bezeichnet werden kann. Wenn sich jedoch bestimmte Teile wie die Signalverteiler 108, 110 in einer höheren Stufe befinden, z.B. bei 4 K (Stufe 2), wohingegen sich die Diplexer 112_1 bis 112_M von 1 in Stufe 5 (0,01 K) befinden, ist es aufgrund der physischen Trennung zwischen den Komponenten und des Vorhandenseins von Zwischenkomponenten wie zum Beispiel Dämpfungsgliedern und Abschnitten von Koaxialleitungen in den verschiedenen Stufen angebrachter, die Schaltbilder 1, 2, 3 als Routing-Architekturen zu bezeichnen.
Es ist zu beachten, dass sich Dämpfungsglieder, die als Dämpfungsglieder 602 dargestellt werden, in jeder Stufe des Mischungskryostaten 102 an der Eingangsleitung (z.B. der Qubit-Eingangsleitung 104 und der Ausleseresonator-Eingangsleitung 106 oder der kombinierten Qubit- und Ausleseresonator-Eingangsleitung 302) befinden. Sonstige Mikrowellenkomponenten können hinzugefügt werden. Die Eingangsleitungen (die Qubit-Eingangsleitung 104 wie auch die Ausleseresonator-Eingangsleitung 106 oder die kombinierte Qubit- und Ausleseresonator-Eingangsleitung 302) verlaufen in dem Mischungskryostaten 102 so, dass sie letztendlich mit dem supraleitenden Quantencomputer 150 verbunden sind, wie einem Fachmann verständlich wäre.
Es versteht sich, dass Ausführungsformen der vorliegenden Erfindung die hierin erörterten unerwünschten Wirkungen verringern, indem die Anzahl der Eingangsleitungen und Mikrowellenkomponenten im Inneren eines Mischungskryostaten verringert wird, die zum Versorgen von supraleitenden Quantenprozessoren verwendet werden. Beispielsweise beträgt bei Verwendung von Signalverteilern 108, 110 mit 1 Eingang und M Ausgängen (1→M) an dem Satz von Ausleseeingangsleitungen 106 und dem Satz von Qubit-Eingangsleitungen 104 die Gesamtanzahl von Eingangsleitungen in dem Schema $2 (⌈ \frac{N}{M} ⌉),$
wobei es sich bei N um die Anzahl von Qubits in dem Quantenprozessor/Quantencomputer 150 handelt, die angesteuert werden müssen. In einigen der oben verwendeten Beispiele wurde angenommen, dass N=M ist, wobei M die Anzahl der Ausgangsanschlüsse/-leitungen von den Signalverteilern 108, 110 ist. Wenn N=M ist, kann ein Router 100 vorhanden sein, in dem nur 1 Signalverteiler 108 für die Qubit-Eingangsleitung 104 benötigt wird und 1 Signalverteiler 110 für die Ausleseeingangsleitung 106 benötigt wird. Es kann jedoch Fälle geben, in denen N größer als M ist. In einigen Fällen können mehr Gesamt-Qubits (N) vorhanden sein, als Ausgänge M des Signalverteilers 108, 110 vorhanden sind. Als numerisches Beispiel wird angenommen, dass N=1.000, M=7 bei $2 (⌈ \frac{1000}{7} ⌉)$
und die Gesamtanzahl von Eingangsleitungen 2*(143)=286 betrüge. Dementsprechend sind 143 Eingangsleitungen für den Auslesesatz und 143 Eingangsleitungen für den Qubit-Satz vorhanden, was bedeutet, dass 143 Paare von Eingangsleitungen 104 und 106 vorhanden sind. In ähnlicher Weise betrüge die Gesamtanzahl der Qubit-Signalverteiler 108 143 und die Gesamtanzahl der Auslesesignalverteiler 110 betrüge 143, was bedeutet, dass 143 Paare von Signalverteilern 108 und 110 vorhanden sind, die jeweils 1 Eingangsanschluss und M=7 Ausgangsanschlüsse aufweisen. Die Klammern $⌈ \frac{N}{M} ⌉$
geben an, dass die Lösung des Bruchs auf die nächste ganze Zahl (d.h., die nächste Ganzzahl) aufgerundet wird. Insofern wurde 142,857 auf 143 aufgerundet, da kein Bruchteil einer Eingangsleitung und kein Bruchteil eines Signalverteilers vorhanden ist (wenngleich möglicherweise nicht alle Ausgangsanschlüsse M verwendet werden). Es ist zu beachten, dass sich der Faktor 2, der in den obigen Berechnungen erscheint, auf den Umstand bezieht, dass getrennte Eingangsleitungen für die Qubit-Ansteuerungen und die Auslesetöne vorhanden sind, wie in 1 und 2 dargestellt.
Als weiteres numerisches Beispiel gilt N=100, M=5, so dass die Gesamtanzahl von Eingangsleitungen 2*20=40 betrüge. Dementsprechend sind 20 Ausleseeingangsleitungen für den Auslesesatz und 20 Qubit-Eingangsleitungen für den Qubit-Satz vorhanden, was bedeutet, dass 20 Paare von Eingangsleitungen 104 und 106 vorhanden sind. In ähnlicher Weise betrüge die Gesamtanzahl der Qubit-Signalverteiler 108 20 und die Gesamtanzahl der Auslesesignalverteiler 110 betrüge 20, was bedeutet, dass 20 Paare von Signalverteilern 108 und 110 vorhanden sind, die jeweils 1 Eingangsanschluss und M=5 Ausgangsanschlüsse aufweisen.
Der Stand der Technik würde mehr Eingangsleitungen erfordern, die von außen in den Mischungskryostaten 102 hineinführen, als Ausführungsformen der Erfindung. Der Stand der Technik erfordert eine Eingangsleitung für jedes Qubit in dem Quantenprozessor und eine Eingangsleitung für jeden Ausleseresonator in dem Quantenprozessor (wenn sie getrennte Anschlüsse aufweisen), so dass diese Eingangsleitungen von außen in den Mischungskryostaten hineinführen, die verschiedenen Stufen durchlaufen, um den Quantenprozessor zu erreichen. Wie dem Fachmann ersichtlich ist, bestehen diese Eingangsleitungen aus verschiedenen Abschnitten in verschiedenen Stufen und sind in den verschiedenen Stufen mit verschiedenen Dämpfungsgliedern und Filtern verbunden. Die verschiedenen Abschnitte der Eingangsleitungen werden benötigt, um die Stufen in dem Mischungskryostaten thermisch zu isolieren und darüber hinaus eine gute thermische Verankerung der Leitungen an den verschiedenen Stufen zu bereitzustellen. Wenn also 1.000 Qubits vorhanden sind, werden nach dem Stand der Technik 1.000 Qubit-Eingangsleitungen benötigt. In ähnlicher Weise werden nach dem Stand der Technik zusätzliche 1.000 Ausleseresonatorleitungen benötigt, wenn das Qubit und der Ausleseresonator getrennte Anschlüsse in dem Quantenprozessor aufweisen.
Des Weiteren ist zu beachten, dass der Router 100 keine Steuerleitungen oder Steuersignale verwendet. Im Besonderen verwendet der Router 100 (nur) passive Mikrowellenkomponenten. Der Router 100 ermöglicht eine Optimierung der Dämpfung und der Komponenten, die getrennt in den Ausleseeingangsleitungssatz und den Qubit-Eingangsleitungssatz eingebaut sind. Wie oben erwähnt, verringert der Router 100 die Anzahl der Eingangsleitungen und die von Raumtemperatur aus in den Mischungskryostaten 102 eindringenden Störsignale und verringert die Anzahl der Mikrowellenkomponenten, die an den Eingangsleitungen verwendet werden, wobei zu den Komponenten an den Eingangsleitungen Dämpfungsglieder, Filter und Infrarotfilter zählen. Wenn zum Beispiel jede Eingangsleitung sechs Abschnitte in den verschiedenen Stufen in dem Mischungskryostaten aufweist, wie in 6 dargestellt, d.h., Raumtemperatur (auf dem Kryostaten), 40 K (Stufe 1), 4 K (Stufe 2), 0,7 K (Stufe 3), 0,1 K (Stufe 4), 0,01 K (Stufe 5), und wenn jeder Abschnitt mit Ausnahme dessen für Raumtemperatur mit einem festen Dämpfungsglied verbunden ist, können Ausführungsformen 6 Kabelabschnitte und fünf Dämpfungsglieder je Eingangsleitung aufweisen. Daher verringern Ausführungsformen der Erfindung durch Verringern der Anzahl von Eingangsleitungen wirksam die Anzahl von verwendeten Kabelabschnitten und Dämpfungsgliedern. Es ist darüber hinaus erwähnenswert, dass durch Beseitigen einer großen Anzahl dieser Komponenten (durch Verringern der Anzahl von Eingangsleitungen) Ausführungsformen der Erfindung das Gewicht, das der Kryostat trägt, verringern, die Kosten für die Verdrahtung des Kryostaten senken und die thermische wirksame Masse im Inneren des Kryostaten verringern, die abgekühlt werden muss (wodurch die erforderliche Kühlleistung des Kryostaten verringert wird oder mehr Eingangsleitungen für dieselbe Kühlleistung eingebaut werden können).
Darüber hinaus stellt der Aufbau des Routers 100 Optionen bereit, in welcher/welchen Stufe/Stufen der Router 100 (d.h., seine Komponenten) platziert werden kann. Als eine Option wird der Router 100 in Stufe 5 des Mischungskryostaten 102 platziert, was als optimale Position betrachtet werden kann. In Stufe 5 befindet sich der Router 100 am nächsten an dem Quantenprozessor 150. Dementsprechend durchlaufen zwei Eingangsleitungen 104 und 106 (in der Annahme, dass N=M ist) oder eine Eingangsleitung 302 (selbst wenn N>M ist) die Stufen 1 bis 5, um den Router 100 in Stufe 5 zu erreichen. Wenn 1 Eingangsleitung 302 den Router 100 von außerhalb des Mischungskryostaten 102 versorgt, erfordert dies 1 x 5 = 5 Dämpfungsglieder. Wenn 2 Eingangsleitungen 104 und 106 den Router 100 von außerhalb des Mischungskryostaten 102 versorgen, erfordert dies 2 x 5 = 10 Dämpfungsglieder. Wenn sich der Router 100 in Stufe 5 befindet, bedeutet dies, dass sich die Qubit-Signalverteiler 108 in Stufe 5 und die Auslesesignalverteiler 110 in Stufe 5 befinden.
Als sonstige Optionen kann der Router 100 in Stufe 1, 2, 3 und/oder 4 platziert sein. Mit anderen Worten, die Signalverteiler 108, 110, die Diplexer 112 (falls verwendet) und der Diplexer 304 (falls verwendet) können gemeinsam und/oder einzeln in den Stufen 1, 2, 3, 4 und/oder 5 platziert sein. Bei einer Umsetzung könnte der Diplexer 304 in einer wärmeren Stufe als die sonstigen Komponenten (wie die Signalverteiler 108, 110, die Diplexer 112) platziert sein.
Des Weiteren kann der Router 100 als integrierte Schaltung auf einem Chip, einer Leiterplatte usw. umgesetzt werden, und der Chip/die Leiterplatte kann in der gewünschten Stufe, wie beispielsweise Stufe 5, platziert sein.
Es ist zu beachten, dass das hierin erörterte Eingangsschema in ähnlicher Weise auf sonstige Mikrowellen-Eingangsleitungen für supraleitende Quantencomputer wie zum Beispiel Pumpleitungen, die quantenbegrenzte Josephson-Verstärker versorgen, oder sonstige Steuerleitungen auf Grundlage von Mikrowellen angewendet werden kann.
Es gibt verschiedene Typen von Quantenprozessoren. Es versteht sich, dass Ausführungsformen der vorliegenden Erfindung verwendet werden können, um Quantenprozessoren zu versorgen, die die Oberflächencode-Architektur (als Plattform zum Ausführen des Algorithmus für eine Fehlerkorrektur mit einem Oberflächencode) oder beliebige andere Fehlerkorrekturarchitekturen verwenden. Im Hinblick auf die Oberflächencode-Architektur besteht die Hauptanforderung darin, dass die Architektur cQED(Circuit Quantum Electrodynamics, Schaltungsquantenelektrodynamik)-Bausteine verwendet und dass die Qubit- und Auslesesignale jedem Qubit-Auslesesystem mithilfe derselben Zuleitung zugeführt werden (Letzteres ist optional). Eine weitere Anforderung besteht darin, dass Qubit-Frequenzen unterscheidbar sind oder innerhalb von M oder mehr unterschiedlichen Frequenzbändern liegen. Es kann eine Situation bestehen, in der das in dem Quantenprozessor verwendete Quantengatter auf dem Kreuzresonanzgatter beruht (oder eine Variante von diesem ist), in dem Qubits jeweils Qubit-Signale empfangen können, die Frequenzen entweder mit ihrer Qubit-Resonanz oder der Resonanz von benachbarten Qubits aufweisen (wobei es sich bei benachbarten Qubits um Qubits handelt, die durch einen Bus/Koppler miteinander verbunden sind und einem Kreuzresonanzgatter ausgesetzt sein können); in diesem Fall ist es mithilfe dieses Skalierbarkeitsschemas des Routers 100 möglich, die Zuleitungen benachbarter Qubits und verschiedener Signalverteiler einander zuzuordnen, um eine Einszu-Eins-Zuordnung zwischen dem Qubit-Signal und dem vorgesehenen Qubit bereitzustellen. Es folgt ein Beispiel für eine Verwendung/Gestaltung des Routers 100 zur Verwendung mit einem Quantencomputer 150, der eine Oberflächencode-Architektur aufweist und Kreuzresonanzgatter verwendet. 1) Benachbarte Qubits in einer Einheitszelle des Oberflächencodes können so konstruiert sein, dass sie Qubit-Frequenzen aufweisen, die innerhalb eines von fünf unterschiedlichen Frequenzbändern liegen, wie zum Beispiel 4 bis 4,2 GHz, 4,3 bis 4,5 GHz, 4,6 bis 4,8 GHz, 4,9 bis 5,1 GHz, 5,2 bis 5,4 GHz. 2) Die Signalverteiler an den Qubit-Leitungen weisen 5 physische Ausgangsanschlüsse auf, die jeweils Qubit-Signale übertragen, die innerhalb eines dieser Bänder liegen, d.h., der erste Ausgang überträgt in dem Band von 4 bis 4,2 GHz, der zweite Ausgang überträgt in dem Band von 4,3 bis 4,5 GHz, der dritte Ausgang überträgt in dem Band von 4,6 bis 4,8 GHz, der vierte Anschluss überträgt in dem Band von 4,9 bis 5,1 GHz, und der fünfte Anschluss überträgt in dem Band von 5,2 bis 5,4 GHz. Die Ausgangsanschlüsse jedes Signalverteilers sind auf Grundlage ihres gemeinsamen Bandes mit nicht benachbarten Qubits in verschiedenen Einheitszellen verbunden.
Die Schaltungselemente des Routers 100, und diejenigen, die mit dem Router 100 verbunden sind, können aus einem supraleitenden Material hergestellt sein. Die jeweiligen Resonatoren und Übertragungs-/Zu-/Pumpleitungen sind aus supraleitenden Materialien oder sehr verlustarmen normalen Metallen wie Kupfer, Silber, Gold usw. hergestellt. Die Hybridkoppler können aus supraleitenden Materialien hergestellt sein. Zu Beispielen für (bei niedrigen Temperaturen wie zum Beispiel etwa 10 bis 100 Millikelvin (mK) oder etwa 4 K) supraleitende Materialien zählen Niob, Aluminium, Tantal usw. Beispielsweise sind die Josephson-Übergänge aus einem supraleitenden Material hergestellt, und ihre Tunnelübergänge können aus einer dünnen Tunnelbarriere wie zum Beispiel einem Oxid hergestellt sein. Die Kondensatoren können aus einem supraleitenden Material hergestellt sein, das durch ein verlustarmes dielektrisches Material getrennt ist. Die Übertragungsleitungen (d.h., Leitungsdrähte), die die verschiedenen Elemente verbinden, sind aus einem supraleitenden Material oder sehr verlustarmen normalen Metallen wie Kupfer, Silber, Gold usw. hergestellt.
7 stellt einen Ablaufplan 700 eines Verfahrens zum Gestalten eines Routers 100 gemäß Ausführungsformen der vorliegenden Erfindung dar. In Block 702 werden ein oder mehrere Qubit-Signalverteiler 108 (ein Qubit-Signalverteiler 108 ist veranschaulicht, es können jedoch mehrere Qubit-Signalverteiler 108 vorhanden sein) und ein oder mehrere Auslesesignalverteiler 110 (ein Auslesesignalverteiler 110 ist veranschaulicht, es können jedoch mehrere Auslesesignalverteiler 110 vorhanden sein) bereitgestellt. In Block 704 sind die Diplexer 112_1 bis 112_M dazu ausgebildet, mit dem (einen oder den mehreren) Qubit-Signalverteiler 108 sowie dem (einen oder den mehreren) Auslesesignalverteiler 110 verbunden zu sein, wie in 1 dargestellt.
Der Qubit-Signalverteiler 108 ist dazu ausgebildet, mit einer Qubit-Eingangsleitung 104 verbunden zu sein. Der Auslesesignalverteiler 110 ist dazu ausgebildet, mit einer Ausleseeingangsleitung 106 verbunden zu sein.
Die Diplexer 112_1 bis 112_M sind dazu ausgebildet, den Qubit-Signalverteiler 108 und den Auslesesignalverteiler 110 mit den Quantenprozessoren 150 zu verbinden. Der Qubit-Signalverteiler 108 und der Auslesesignalverteiler 110 erfordern im Vergleich mit einer Verbindung mit Quantenprozessoren ohne die Qubit-Signal- und Auslesesignalverteiler weniger Qubit-Eingangs- und Ausleseeingangsleitungen 104, 106.
Ein Breitband-Diplexer 304 ist dazu ausgebildet, mit einer Eingangsseite des Qubit-Signalverteilers 108 und des Auslesesignalverteilers 110 verbunden zu sein, wie in 3 dargestellt. Der Breitband-Diplexer 304 ist dazu ausgebildet, mit einer kombinierten Qubit-Eingangs- und Ausleseeingangsleitung 107 verbunden zu sein.
8 stellt einen Ablaufplan 800 eines Verfahrens zum Gestalten eines Routers 100 gemäß Ausführungsformen der vorliegenden Erfindung dar. In Block 802 werden ein oder mehrere Qubit-Signalverteiler 108 (ein Qubit-Signalverteiler 108 ist veranschaulicht, es können jedoch mehrere Qubit-Signalverteiler 108 vorhanden sein) und ein oder mehrere Auslesesignalverteiler 110 (ein Auslesesignalverteiler 110 ist veranschaulicht, es können jedoch mehrere Auslesesignalverteiler 110 vorhanden sein) bereitgestellt. In Block 804 sind der Qubit-Signalverteiler 108 und der Auslesesignalverteiler 110 so ausgebildet, dass sie getrennt mit Quantenprozessoren verbindbar sind, wie in 2 dargestellt.
Der Qubit-Signalverteiler 108 ist dazu ausgebildet, mit einer Qubit-Eingangsleitung 104 verbunden zu sein, und der Auslesesignalverteiler 110 ist dazu ausgebildet, mit einer Ausleseeingangsleitung 106 verbunden zu sein. Der Qubit-Signalverteiler 108 und der Auslesesignalverteiler 110 erfordern im Vergleich mit einer Verbindung mit Quantenprozessoren 150 ohne die Qubit-Signal- und Auslesesignalverteiler weniger Qubit-Eingangs- und Ausleseeingangsleitungen.
Ein Breitband-Diplexer 304 ist mit einer Eingangsseite des Qubit-Signalverteilers 108 und des Auslesesignalverteilers 110 verbunden. Der Breitband-Diplexer ist dazu ausgebildet, mit einer Kombination einer Qubit-Eingangs- und Ausleseeingangsleitung 302 zum Empfangen von Qubit-Eingangssignalen (die erforderlich sind, um die Qubits in dem Quantenprozessor 150 anzusteuern) sowie von Ausleseeingangssignalen (die erforderlich sind, um die Ausleseresonatoren in dem Quantenprozessor 150 anzusteuern) verbunden zu sein.
9 ist ein Ablaufplan 900 eines Verfahrens für einen Router 100 gemäß Ausführungsformen der vorliegenden Erfindung. In Block 902 werden Qubit-Signale durch einen Qubit-Signalverteiler 108 empfangen. In Block 904 werden Auslesesignale durch einen Auslesesignalverteiler 110 empfangen. In Block 906 werden die Qubit-Signale und die Auslesesignale durch den Qubit-Signalverteiler 108 und den Auslesesignalverteiler 110 an die Quantenprozessoren 150 verteilt.
Ein Verteilen der Qubit-Signale und der Auslesesignale an die Quantenprozessoren 150 enthält ein Verteilen der Qubit-Signale und der Auslesesignale an die Diplexer 112_1 bis 112_M von dem Qubit-Signalverteiler 108 sowie dem Auslesesignalverteiler 110, so dass die Diplexer 112 die Qubit-Signale und die Auslesesignale für die Quantenprozessoren bereitstellen. Eine Kombination der Qubit-Signale und der Auslesesignale wird durch einen Breitband-Diplexer 304 empfangen, so dass der Breitband-Diplexer 304 die Qubit-Signale an den Qubit-Signalverteiler 108 verteilt und die Auslesesignale an den Auslesesignalverteiler 110 verteilt.
Hierin werden verschiedene Ausführungsformen der vorliegenden Erfindung unter Bezugnahme auf die zugehörigen Zeichnungen beschrieben. Alternative Ausführungsformen können entwickelt werden, ohne vom Umfang dieser Erfindung abzuweichen. Wenngleich verschiedene Verbindungen und Positionsbeziehungen (z.B. über, unter, angrenzend an usw.) zwischen Elementen in der folgenden Beschreibung und in den Zeichnungen dargelegt werden, erkennen Fachleute, dass viele der hierin beschriebenen Positionsbeziehungen unabhängig von der Orientierung sind, wenn die beschriebene Funktionalität aufrechterhalten wird, obwohl die Orientierung geändert wird. Sofern nichts anderes angegeben ist, können diese Verbindungen und/oder Positionsbeziehungen direkt oder indirekt sein, und die vorliegende Erfindung soll in dieser Hinsicht nicht beschränkend sein. Dementsprechend kann sich eine Kopplung von Entitäten entweder auf eine direkte oder auf eine indirekte Kopplung beziehen, und eine Positionsbeziehung zwischen Entitäten kann eine direkte oder eine indirekte Positionsbeziehung sein. Als Beispiel für eine indirekte Positionsbeziehung zählen zu Bezugnahmen in der vorliegenden Beschreibung auf ein Ausbilden einer Schicht „A“ über einer Schicht „B“ Situationen, in denen sich eine oder mehrere Zwischenschichten (z.B. eine Schicht „C“) zwischen der Schicht „A“ und der Schicht „B“ befinden, sofern die relevanten Eigenschaften und Funktionalitäten der Schicht „A“ und der Schicht „B“ durch die Zwischenschicht(en) nicht wesentlich verändert werden.
Die folgenden Definitionen und Abkürzungen sind für die Auslegung der Ansprüche und der Beschreibung zu verwenden. So, wie die Begriffe hierin verwendet werden, sollen „weist auf“, „aufweisend“, „umfasst“, „umfassend“, „verfügt über“, „verfügend über“, „enthält“ oder „enthaltend“ oder jegliche sonstige Variante von diesen eine nichtausschließliche Einbeziehung abdecken. Beispielsweise ist eine Zusammensetzung, ein Gemisch, ein Prozess, ein Verfahren, ein Gegenstand oder eine Vorrichtung, der/die/das eine Auflistung von Elementen aufweist, nicht zwingend auf nur diese Elemente beschränkt, sondern kann sonstige Elemente enthalten, die nicht ausdrücklich aufgeführt oder einer/einem solchen Zusammensetzung, Gemisch, Prozess, Verfahren, Gegenstand oder Vorrichtung inhärent sind.
Darüber hinaus wird hierin der Begriff „beispielhaft“ in der Bedeutung „als Exempel, Beispiel oder Veranschaulichung dienend“ verwendet. Jegliche hierin als „beispielhaft“ beschriebene Ausführungsform oder Konstruktion soll nicht unbedingt als gegenüber sonstigen Ausführungsformen oder Konstruktionen bevorzugt oder vorteilhaft aufgefasst werden. Die Begriffe „zumindest ein(e)“ und „ein(e) oder mehrere“ sind so zu verstehen, dass sie jede Ganzzahl enthalten, die größer als oder gleich eins ist, d.h., eins, zwei, drei, vier usw. Der Begriff „eine Mehrzahl“ ist so zu verstehen, dass er jede Ganzzahl enthält, die größer als oder gleich zwei ist, d.h., zwei, drei, vier, fünf usw. Der Begriff „Verbindung“ kann eine indirekte „Verbindung“ und eine direkte „Verbindung“ enthalten.
Wenn in der Beschreibung auf „eine Ausführungsform“, „eine beispielhafte Ausführungsform“ usw. Bezug genommen wird, weist dies darauf hin, dass die beschriebene Ausführungsform ein bestimmtes Merkmal, eine bestimmte Struktur oder Eigenschaft enthalten kann, jedoch muss nicht jede Ausführungsform das bestimmte Merkmal, die bestimmte Struktur oder Eigenschaft enthalten. Darüber hinaus beziehen sich solche Ausdrücke nicht unbedingt auf dieselbe Ausführungsform. Wenn ein bestimmtes Merkmal, eine bestimmte Struktur oder Eigenschaft in Verbindung mit einer Ausführungsform beschrieben wird, wird des Weiteren vorausgesetzt, dass ein Fachmann über die Kenntnisse verfügt, um ein solches Merkmal, eine solche Struktur oder Eigenschaft in Verbindung mit sonstigen Ausführungsformen nachzuvollziehen, unabhängig davon, ob sie ausdrücklich beschrieben werden.
Für Beschreibungszwecke sollen sich im Folgenden die Begriffe „obere(r,s)“, „untere(r,s)“, „rechte(r,s)“, „linke(r,s)“, vertikale(r,s)“, „horizontale(r,s)“, „oben liegende(r,s)“, „unten liegende(r,s)“ und Ableitungen davon so auf die beschriebenen Strukturen und Verfahren beziehen, wie sie in den Figuren der Zeichnungen ausgerichtet sind. Die Begriffe „darüber liegend“, „über“, „auf“, „positioniert auf“ oder „positioniert über“ bedeuten, dass sich ein erstes Element wie zum Beispiel eine erste Struktur auf einem zweiten Element wie zum Beispiel einer zweiten Struktur befindet, wobei sich dazwischenliegende Elemente wie zum Beispiel eine Grenzflächenstruktur zwischen dem ersten Element und dem zweiten Element befinden können. Der Begriff „direkter Kontakt“ bedeutet, dass ein erstes Element wie zum Beispiel eine erste Struktur und ein zweites Element wie zum Beispiel eine zweite Struktur ohne jegliche dazwischenliegende leitende, isolierende oder Halbleiterschichten an der Grenzfläche der beiden Elemente verbunden sind.
Der Ausdruck „selektiv gegenüber“, zum Beispiel „ein erstes Element selektiv gegenüber einem zweiten Element“, bedeutet, dass das erste Element geätzt werden kann und das zweite Element als Ätzstopp dienen kann.
Die Begriffe „etwa“, „im Wesentlichen“ „ungefähr“ und Varianten davon sollen den Fehlergrad enthalten, der einer Messung der jeweiligen Menge auf Grundlage der zum Zeitpunkt des Einreichens der Anmeldung verfügbaren Ausrüstung zugehörig ist. Beispielsweise kann „etwa“ einen Bereich von ± 8 % oder 5 % oder 2 % eines bestimmten Wertes enthalten.
Wie zuvor hierin erwähnt, werden der Kürze halber herkömmliche Techniken im Zusammenhang mit einer Fertigung von supraleitenden Einheiten und integrierten Schaltungen (IC) hierin möglicherweise nicht ausführlich beschrieben. Als Hintergrundinformation wird jedoch eine allgemeinere Beschreibung der Prozesse zur Fertigung von supraleitenden Einheiten bereitgestellt, die zum Umsetzen einer oder mehrerer Ausführungsformen der vorliegenden Erfindung eingesetzt werden können. Wenngleich spezifische, zum Umsetzen einer oder mehrerer Ausführungsformen der vorliegenden Erfindung verwendete Fertigungsvorgänge einzeln bekannt sein können, ist die beschriebene Kombination von Vorgängen und/oder resultierenden Strukturen der vorliegenden Erfindung einzigartig. Folglich setzt die einzigartige Kombination der im Zusammenhang mit der Fertigung einer Halbleiter- oder supraleitenden Einheit gemäß der vorliegenden Erfindung beschriebenen Vorgänge eine Vielfalt von einzeln bekannten physikalischen und chemischen Prozessen ein, die an einem supraleitenden über einem dielektrischen Substrat (z.B. Silicium) vorgenommen werden, von denen einige in den unmittelbar folgenden Absätzen beschrieben werden.
Im Allgemeinen fallen die verschiedenen Prozesse, die zum Ausbilden eines Mikro-Chips verwendet werden, der zu einer IC verkapselt wird, in allgemeine Kategorien, darunter Schichtabscheidung, Entfernen/Ätzen und Strukturieren/Lithographie. Das Abscheiden ist ein beliebiger Prozess, in dem ein Material aufgewachsen, aufgeschichtet oder auf andere Weise auf den Wafer übertragen wird. Zu den verfügbaren Technologien zählen unter anderem physikalische Gasphasenabscheidung (physical vapor deposition, PVD), chemische Gasphasenabscheidung (chemical vapor deposition, CVD), elektrochemische Abscheidung (electrochemical deposition, ECD), Molekularstrahlepitaxie (molecular beam epitaxy, MBE) und in jüngerer Zeit Atomlagenabscheidung (atomic layer deposition, ALD). Beim Entfernen/Ätzen handelt es sich um jeden Prozess, der Material vom Wafer entfernt. Zu Beispielen zählen Ätzprozesse (nass oder trocken) und chemisch-mechanisches Planarisieren (CMP) und dergleichen. Dünnschichten sowohl von Leitern (z.B. Polysilicium, Aluminium, Kupfer usw.) als auch von Isolatoren (z.B. verschiedene Formen von Siliciumdioxid, Siliciumnitrid usw.) werden dazu verwendet, Komponenten zu verbinden und zu isolieren. Bei Lithographie handelt es sich um das Ausbilden von dreidimensionalen Reliefbildern oder -strukturen auf dem Halbleitersubstrat für ein nachfolgendes Übertragen der Struktur auf das Substrat. Bei Lithographie werden die Strukturen durch ein lichtempfindliches Polymer ausgebildet, das als Photolack bezeichnet wird. Zum Aufbauen der komplexen Strukturen einer Schaltung werden Lithographie- und Ätzstrukturübertragungsschritte mehrmals wiederholt. Jede auf den Wafer gedruckte Struktur wird auf die zuvor ausgebildeten Strukturen ausgerichtet, und langsam werden die Leiter, Isolatoren und sonstigen Bereiche aufgebaut, um die abschließende Einheit auszubilden.
Die Ablaufpläne und Blockschaubilder in den Figuren veranschaulichen mögliche Umsetzungen von Fertigungs- und/oder Betriebsverfahren gemäß verschiedenen Ausführungsformen der vorliegenden Erfindung. Verschiedene Funktionen/Abläufe des Verfahrens werden in dem Ablaufplan durch Blöcke dargestellt. In einigen alternativen Umsetzungen können die in den Blöcken angegebenen Funktionen in einer anderen Reihenfolge als in den Figuren gezeigt stattfinden. Zwei nacheinander gezeigte Blöcke können zum Beispiel in Wirklichkeit im Wesentlichen gleichzeitig ausgeführt werden, oder die Blöcke können manchmal je nach entsprechender Funktionalität in umgekehrter Reihenfolge ausgeführt werden.
Die Beschreibungen der verschiedenen Ausführungsformen der vorliegenden Erfindung erfolgten zur Veranschaulichung, sind jedoch nicht erschöpfend oder auf die beschriebenen Ausführungsformen beschränkt gemeint. Zahlreiche Modifizierungen und Varianten sind für Fachleute ersichtlich, ohne vom Umfang der beschriebenen Ausführungsformen abzuweichen. Die hierin verwendete Terminologie wurde gewählt, um die Grundgedanken der Ausführungsformen, die praktische Anwendung oder die technische Verbesserung gegenüber auf dem Markt erhältlichen Technologien am besten zu erläutern oder um anderen Fachleuten zu ermöglichen, die hierin beschriebenen Ausführungsformen zu verstehen.

Claims

Ein Router, der aufweist: einen Qubit-Signalverteiler; einen Auslesesignalverteiler; und Diplexer, die zur Datenübertragung mit dem Qubit-Signalverteiler und dem Auslesesignalverteiler verbunden sind.
Der Router nach Anspruch 1, wobei der Qubit-Signalverteiler dazu ausgebildet ist, zur Datenübertragung mit einer Qubit-Eingangsleitung verbunden zu sein.
Der Router nach einem der vorhergehenden Ansprüche, wobei der Auslesesignalverteiler dazu ausgebildet ist, zur Datenübertragung mit einer Ausleseeingangsleitung verbunden zu sein.
Der Router nach einem der vorhergehenden Ansprüche, wobei die Diplexer dazu ausgebildet sind, den Qubit-Signalverteiler und den Auslesesignalverteiler zur Datenübertragung mit Quantenprozessoren zu verbinden.
Der Router nach einem der vorhergehenden Ansprüche, wobei der Qubit-Signalverteiler und der Auslesesignalverteiler weniger Qubit-Eingangs- und Ausleseeingangsleitungen erfordern, die zur Datenübertragung mit Quantenprozessoren verbunden sind, als ohne Verwendung der Qubit-Signal- und Auslesesignalverteiler.
Der Router nach einem der vorhergehenden Ansprüche, der des Weiteren einen Breitband-Diplexer aufweist, der zur Datenübertragung mit einer Eingangsseite des Qubit-Signalverteilers und des Auslesesignalverteilers verbunden ist.
Der Router nach Anspruch 6, wobei der Breitband-Diplexer dazu ausgebildet ist, zur Datenübertragung mit einer kombinierten Qubit-Eingangs- und Ausleseeingangsleitung verbunden zu sein.
Ein Verfahren zum Gestalten eines Routers, wobei das Verfahren aufweist: Bereitstellen eines Qubit-Signalverteilers und eines Auslesesignalverteilers; und Gestalten von Diplexern dazu, zur Datenübertragung mit dem Qubit-Signalverteiler und dem Auslesesignalverteiler verbunden zu werden.
Das Verfahren nach Anspruch 8, wobei der Qubit-Signalverteiler dazu ausgebildet ist, zur Datenübertragung mit einer Qubit-Eingangsleitung verbunden zu sein.
Das Verfahren nach Anspruch 8 oder 9, wobei der Auslesesignalverteiler dazu ausgebildet ist, zur Datenübertragung mit einer Ausleseeingangsleitung verbunden zu sein.
Das Verfahren nach einem der Ansprüche 8 bis 10, wobei die Diplexer dazu ausgebildet sind, den Qubit-Signalverteiler und den Auslesesignalverteiler zur Datenübertragung mit Quantenprozessoren zu verbinden.
Das Verfahren nach einem der Ansprüche 8 bis 11, wobei der Qubit-Signalverteiler und der Auslesesignalverteiler im Vergleich mit einer Verbindung zur Datenübertragung mit Quantenprozessoren ohne die Qubit-Signal- und Auslesesignalverteiler weniger Qubit-Eingangs- und Ausleseeingangsleitungen erfordern.
Das Verfahren nach einem der Ansprüche 8 bis 12, wobei ein Breitband-Diplexer dazu ausgebildet ist, zur Datenübertragung mit einer Eingangsseite des Qubit-Signalverteilers und des Auslesesignalverteilers verbunden zu sein.
Das Verfahren nach Anspruch 13, wobei der Breitband-Diplexer dazu ausgebildet ist, mit einer kombinierten Qubit-Eingangs- und Ausleseeingangsleitung verbunden zu sein.
Ein Router, der aufweist: einen Qubit-Signalverteiler; und einen Auslesesignalverteiler, wobei der Qubit-Signalverteiler und der Auslesesignalverteiler jeweils zur Datenübertragung mit entsprechenden Quantenprozessoren verbunden sind.
Der Router nach Anspruch 15, wobei: der Qubit-Signalverteiler dazu ausgebildet ist, zur Datenübertragung mit einer Qubit-Eingangsleitung verbunden zu sein; und der Auslesesignalverteiler dazu ausgebildet ist, zur Datenübertragung mit einer Ausleseeingangsleitung verbunden zu sein.
Der Router nach einem der Ansprüche 15 oder 16, wobei der Qubit-Signalverteiler und der Auslesesignalverteiler weniger Qubit-Eingangs- und Ausleseeingangsleitungen erfordern, die zur Datenübertragung mit den Quantenprozessoren verbunden sind, als ohne Verwendung der Qubit-Signal- und Auslesesignalverteiler.
Der Router nach einem der Ansprüche 15 bis 17, der des Weiteren einen Breitband-Diplexer aufweist, der zur Datenübertragung mit einer Eingangsseite des Qubit-Signalverteilers und des Auslesesignalverteilers verbunden ist, wobei der Breitband-Diplexer dazu ausgebildet ist, zur Datenübertragung mit einer kombinierten Qubit-Eingangs- und Ausleseeingangsleitung verbunden zu sein.
Ein Verfahren zum Gestalten eines Routers, wobei das Verfahren aufweist: Bereitstellen eines Qubit-Signalverteilers und eines Auslesesignalverteilers; und Gestalten des Qubit-Signalverteilers und des Auslesesignalverteilers so, dass sie getrennt mit jeweiligen Quantenprozessoren verbindbar sind.
Das Verfahren nach Anspruch 19, wobei: der Qubit-Signalverteiler dazu ausgebildet ist, zur Datenübertragung mit einer Qubit-Eingangsleitung verbunden zu sein; und der Auslesesignalverteiler dazu ausgebildet ist, zur Datenübertragung mit einer Ausleseeingangsleitung verbunden zu sein.
Das Verfahren nach einem der Ansprüche 19 oder 20, wobei der Qubit-Signalverteiler und der Auslesesignalverteiler weniger Qubit-Eingangs- und Ausleseeingangsleitungen erfordern, die zur Datenübertragung mit den Quantenprozessoren verbunden sind, als ohne Verwendung der Qubit-Signal- und Auslesesignalverteiler.
Das Verfahren nach einem der Ansprüche 19 bis 21, wobei: ein Breitband-Diplexer zur Datenübertragung mit einer Eingangsseite des Qubit-Signalverteilers und des Auslesesignalverteilers verbunden ist; und der Breitband-Diplexer dazu ausgebildet ist, zur Datenübertragung mit einer kombinierten Qubit-Eingangs- und Ausleseeingangsleitung verbunden zu sein.
Ein Verfahren für einen Router, wobei das Verfahren aufweist: Empfangen von Qubit-Signalen durch einen Qubit-Signalverteiler; Empfangen von Auslesesignalen durch einen Auslesesignalverteiler; und Verteilen der Qubit-Signale und der Auslesesignale an Quantenprozessoren.
Das Verfahren nach Anspruch 23, wobei das Verteilen der Qubit-Signale und der Auslesesignale an die Quantenprozessoren ein Verteilen der Qubit-Signale und der Auslesesignale an Diplexer von dem Qubit-Signalverteiler und dem Auslesesignalverteiler aufweist, so dass die Diplexer die Qubit-Signale und die Auslesesignale für die Quantenprozessoren bereitstellen.
Das Verfahren nach Anspruch 23 oder 24, das des Weiteren ein Empfangen einer Kombination der Qubit-Signale und der Auslesesignale durch einen Breitband-Diplexer aufweist, so dass der Breitband-Diplexer die Qubit-Signale an den Qubit-Signalverteiler verteilt und die Auslesesignale an den Auslesesignalverteiler verteilt.