DE112016003782T5 - Substrat-auf-Substrat-Package - Google Patents

Substrat-auf-Substrat-Package Download PDF

Info

Publication number
DE112016003782T5
DE112016003782T5 DE112016003782.1T DE112016003782T DE112016003782T5 DE 112016003782 T5 DE112016003782 T5 DE 112016003782T5 DE 112016003782 T DE112016003782 T DE 112016003782T DE 112016003782 T5 DE112016003782 T5 DE 112016003782T5
Authority
DE
Germany
Prior art keywords
patch
interposer
temperature solder
low temperature
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112016003782.1T
Other languages
English (en)
Inventor
Jan Krajniak
Carl L. Deppisch
Kabirkumar J. Mirpuri
Hongjin Jiang
Fay Hua
Yuying Wei
Beverly J. Chanham
Jiongxin Lu
Mukul P. Renavikar
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of DE112016003782T5 publication Critical patent/DE112016003782T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00Soldering, e.g. brazing, or unsoldering
    • B23K1/0008Soldering, e.g. brazing, or unsoldering specially adapted for particular articles or work
    • B23K1/0016Brazing of electronic components
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K3/00Tools, devices, or special appurtenances for soldering, e.g. brazing, or unsoldering, not specially adapted for particular methods
    • B23K3/06Solder feeding devices; Solder melting pans
    • B23K3/0607Solder feeding devices
    • B23K3/0623Solder feeding devices for shaped solder piece feeding, e.g. preforms, bumps, balls, pellets, droplets
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/02Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape
    • B23K35/0222Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape for use in soldering, brazing
    • B23K35/0244Powders, particles or spheres; Preforms made therefrom
    • B23K35/025Pastes, creams, slurries
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24Selection of soldering or welding materials proper
    • B23K35/26Selection of soldering or welding materials proper with the principal constituent melting at less than 400 degrees C
    • B23K35/262Sn as the principal constituent
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24Selection of soldering or welding materials proper
    • B23K35/26Selection of soldering or welding materials proper with the principal constituent melting at less than 400 degrees C
    • B23K35/264Bi as the principal constituent
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24Selection of soldering or welding materials proper
    • B23K35/30Selection of soldering or welding materials proper with the principal constituent melting at less than 1550 degrees C
    • B23K35/3006Ag as the principal constituent
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24Selection of soldering or welding materials proper
    • B23K35/30Selection of soldering or welding materials proper with the principal constituent melting at less than 1550 degrees C
    • B23K35/302Cu as the principal constituent
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/36Selection of non-metallic compositions, e.g. coatings, fluxes; Selection of soldering or welding materials, conjoint with selection of non-metallic compositions, both selections being of interest
    • B23K35/3612Selection of non-metallic compositions, e.g. coatings, fluxes; Selection of soldering or welding materials, conjoint with selection of non-metallic compositions, both selections being of interest with organic compounds as principal constituents
    • B23K35/3613Polymers, e.g. resins
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4867Applying pastes or inks, e.g. screen printing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10122Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/10125Reinforcing structures
    • H01L2224/10126Bump collar
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/113Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11334Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/118Post-treatment of the bump connector
    • H01L2224/11848Thermal treatments, e.g. annealing, controlled cooling
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/118Post-treatment of the bump connector
    • H01L2224/11848Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849Reflowing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13005Structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/1301Shape
    • H01L2224/13016Shape in side view
    • H01L2224/13017Shape in side view being non uniform along the bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111Tin [Sn] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/13198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13199Material of the matrix
    • H01L2224/13294Material of the matrix with a principal constituent of the material being a liquid not provided for in groups H01L2224/132 - H01L2224/13291
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/13198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298Fillers
    • H01L2224/13299Base material
    • H01L2224/133Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/13198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298Fillers
    • H01L2224/13299Base material
    • H01L2224/133Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13301Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13311Tin [Sn] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/13198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298Fillers
    • H01L2224/13299Base material
    • H01L2224/1339Base material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354Coating
    • H01L2224/1356Disposition
    • H01L2224/13563Only on parts of the surface of the core, i.e. partial coating
    • H01L2224/13565Only outside the bonding interface of the bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354Coating
    • H01L2224/13599Material
    • H01L2224/136Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354Coating
    • H01L2224/13599Material
    • H01L2224/1369Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1601Structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1605Shape
    • H01L2224/16057Shape in side view
    • H01L2224/16058Shape in side view being non uniform along the bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399Material
    • H01L2224/81498Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/81499Material of the matrix
    • H01L2224/81594Material of the matrix with a principal constituent of the material being a liquid not provided for in groups H01L2224/815 - H01L2224/81591
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399Material
    • H01L2224/81498Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/81598Fillers
    • H01L2224/81599Base material
    • H01L2224/816Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399Material
    • H01L2224/81498Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/81598Fillers
    • H01L2224/81599Base material
    • H01L2224/816Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81601Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/81611Tin [Sn] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399Material
    • H01L2224/81498Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/81598Fillers
    • H01L2224/81599Base material
    • H01L2224/8169Base material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818Bonding techniques
    • H01L2224/81801Soldering or alloying
    • H01L2224/81815Reflow soldering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818Bonding techniques
    • H01L2224/8185Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/81855Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/81862Heat curing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1532Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20Parameters
    • H01L2924/201Temperature ranges
    • H01L2924/20104Temperature range 100 C=<T<150 C, 373.15 K =< T < 423.15K
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20Parameters
    • H01L2924/201Temperature ranges
    • H01L2924/20105Temperature range 150 C=<T<200 C, 423.15 K =< T < 473.15K
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20Parameters
    • H01L2924/201Temperature ranges
    • H01L2924/20106Temperature range 200 C=<T<250 C, 473.15 K =<T < 523.15K
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress
    • H01L2924/3511Warping
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress
    • H01L2924/3512Cracking
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/38Effects and problems related to the device integration
    • H01L2924/384Bump effects
    • H01L2924/3841Solder bridging
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/14Structural association of two or more printed circuits
    • H05K1/141One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227Other objects, e.g. metallic pieces
    • H05K2201/10378Interposers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10734Ball grid array [BGA]; Bump grid array
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/36Assembling printed circuits with other printed circuits
    • H05K3/361Assembling flexible printed circuits with other printed circuits
    • H05K3/363Assembling flexible printed circuits with other printed circuits by soldering

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Combinations Of Printed Boards (AREA)
  • Geometry (AREA)

Abstract

Ausführungsformen hierin können eine PoINT(Patch on Interposer)-Architektur betreffen. Bei Ausführungsformen kann die PoINT-Architektur mehrere Lotfügestellen zwischen einem Patch und einem Interposer enthalten. Die Lotfügestellen können eine Lotkugel für eine relativ hohe Temperatur und eine Lötpaste für eine relativ niedrige Temperatur, die die Lotkugel umgibt, enthalten. Es können andere Ausführungsformen beschrieben und/oder beansprucht werden.

Description

  • Verwandte Anmeldung
  • Die vorliegende Anmeldung beansprucht die Priorität gegenüber der am 20. August 2015 eingereichten US-Patentanmeldung 14/831,528 , „SUBSTRATE ON SUBSTRATE PACKAGE“.
  • Erfindungsgebiet
  • Die vorliegende Offenbarung betrifft allgemein das Gebiet der Packages für Elektronikeinrichtungen und insbesondere Substrat-zu-Substrat- oder Substrat-zu-Leiterplatten(PCB - Printed Circuit Board)-Packages.
  • Allgemeiner Stand der Technik
  • Substrat-zu-Substrat-Architekturen, zum Beispiel eine PoINT(Patch on Interposer)-Architektur, können preiswerte Packagedesigngelegenheiten darstellen. Als ein spezifisches Beispiel kann die PoINT-Architektur ein Patch mit einem Substrat enthalten, das über eine oder mehrere Lotfügestellen mit einem Interposer-Substrat gekoppelt ist. In vorhandenen Einrichtungen können die Lotfügestellen mit einem Unterfüllmaterial verstärkt sein, um den Fügestellen Stärke und strukturelle Stütze zu verleihen. Falls das Unterfüllmaterial fehlt, können die Lotfügestellen unerwünschte Ausfallsymptome erfahren, wie etwa das Reißen einer Fügestelle während einer Temperaturwechselbelastung des Package.
  • Figurenliste
  • Ausführungsformen lassen sich durch die folgende ausführliche Beschreibung in Verbindung mit den beiliegenden Zeichnungen ohne Weiteres verstehen. Zur Erleichterung dieser Beschreibung bezeichnen gleiche Bezugszahlen gleiche Strukturelemente. Ausführungsformen werden beispielhaft und nicht als Beschränkung in den Figuren der beiliegenden Zeichnungen dargestellt.
    • 1 zeigt ein Beispielpackage, das eine PoINT-Architektur enthalten kann, gemäß verschiedenen Ausführungsformen.
    • 2 zeigt eine Querschnittsansicht einer PoINT-Architektur gemäß verschiedenen Ausführungsformen.
    • 3, 4, 5 und 6 zeigen sequenzielle Ansichten der Erzeugung der PoINT-Architektur von 2 gemäß verschiedenen Ausführungsformen.
    • 7 zeigt ein Beispiel einer erhöhten Kugelscherfestigkeit in PoINT-Packages wie jenen in 2 dargestellten gemäß verschiedenen Ausführungsformen.
    • 8 ist ein Beispielprozess zum Herstellen des Package der 2 oder 6 gemäß verschiedenen Ausführungsformen.
    • 9 ist eine Beispiel-Recheneinrichtung, die das Package der 1, 2 oder 6 enthalten kann, gemäß verschiedenen Ausführungsformen.
  • Ausführliche Beschreibung
  • Ausführungsformen hierin können eine PoINT-Architektur enthalten, die Lotfügestellen enthalten kann, die Lotkugeln enthält, die aus einer Legierung mit hoher Formbarkeit und hoher Zugfestigkeit besteht, und eine Epoxid-basierte Fügestellenverstärkungspaste (JRP - Joint Reinforcing Paste) mit einer relativ niedrigen Aufschmelztemperatur. Während des Aufschmelzens kann die JRP um die Lotkugel fließen und härten, was dazu beitragen kann, der Lotfügestelle eine strukturelle Stütze zu verleihen. Auf diese Weise kann die PoINT-Architektur erhöhte strukturelle Stabilität besitzen, ohne dass eine Unterfüllung in der Interconnect-Schicht erforderlich ist.
  • im Allgemeinen wird sich der Ausdruck „Hochtemperatur“ in dieser Beschreibung auf eine in Lotkugeln verwendete Legierung beziehen. Wie hierin verwendet, bezieht sich „Hochtemperatur“ im Allgemeinen auf eine Legierung mit einer relativ hohen Aufschmelztemperatur und zeigt weiterhin an, dass die Legierung bei Temperaturen nahe dieser Aufschmelztemperatur möglicherweise eine relativ hohe Formbarkeit und Zugfestigkeiten besitzt. Analog kann der Ausdruck „Niedertemperatur“ in dieser Beschreibung verwendet werden, um sich auf die JRP zu beziehen. Wie hierin verwendet, kann sich eine „Niedertemperatur“-Legierung oder eine JRP auf eine Legierung oder eine JRP mit einer relativ niedrigen Aufschmelz- oder Härtungstemperatur beziehen.
  • Hierin beschriebene Ausführungsformen können sich in einigen Situationen auf die Lotkugeln als „Hochtemperatur“ und die JRP als „Niedertemperatur“ beziehen. Diese Beschreibung dient jedoch möglicherweise nur dem Zweck des Beispiels von nur einer Ausführungsform, und bei anderen Ausführungsformen kann die JRP Hochtemperatur sein. Zusätzlich oder alternativ können die Lotkugeln bei anderen Ausführungsformen Niedertemperatur sein.
  • Es versteht sich, dass die hierin erörterte JRP als „Paste“ beschrieben werden kann, und zwar sowohl bevor und nachdem ein Aufschmelz- und/oder Härtungsprozess an der JRP und/oder dem Package durchgeführt wird. Diese Beschreibung kann zum Zweck der Stimmigkeit und Klarheit verwendet werden, während das Element in verschiedenen Stadien der Konstruktion von verschiedenen Packages erörtert wird. Der Ausdruck soll nicht auf ein bestimmtes Stadium oder eine bestimmte Form der JRP, wie hierin beschrieben, beschränkt sein.
  • In der folgenden detaillierten Beschreibung wird auf die beiliegenden Zeichnungen Bezug genommen, die einen Teil hiervon bilden, wobei gleiche Zahlen durchweg gleiche Teile bezeichnen und in denen als Veranschaulichung Ausführungsformen gezeigt werden, in denen der Gegenstand der vorliegenden Offenbarung praktiziert werden kann. Es versteht sich, dass andere Ausführungsformen benutzt und strukturelle oder logische Änderungen vorgenommen werden können, ohne von dem Schutzbereich der vorliegenden Offenbarung abzuweichen. Deshalb ist die folgende ausführliche Beschreibung nicht in einem beschränkenden Sinne zu verstehen, und der Schutzbereich von Ausführungsformen wird durch die beigefügten Ansprüche und ihre Äquivalente definiert.
  • Zu Zwecken der vorliegenden Offenbarung bedeutet die Formulierung „A und/oder B“ (A), (B) oder (A und B). Zu Zwecken der vorliegenden Offenbarung bedeutet die Formulierung „A, B und/oder C“ (A), (B), (C), (A und B), (A und C), (B und C) oder (A, B und C).
  • Die Beschreibung kann die Formulierungen „in einer Ausführungsform“ oder „in Ausführungsformen“ verwenden, die sich jeweils auf eine oder mehrere der gleichen oder verschiedenen Ausführungsformen beziehen können. Zudem sind die Ausdrücke „umfassend“, „enthaltend“, „mit“ und dergleichen, wie sie in Bezug auf Ausführungsformen der vorliegenden Offenbarung verwendet werden, synonym.
  • Der Ausdruck „gekoppelt mit“ kann zusammen mit seinen Ableitungen hier verwendet werden. „Gekoppelt“ kann eine oder mehrere der folgenden Bedeutungen besitzen. „Gekoppelt“ kann bedeuten, dass zwei oder mehr Elemente in direktem physischen oder elektrischen Kontakt stehen. „Gekoppelt“ kann jedoch auch bedeuten, dass zwei oder mehr Elemente einander indirekt kontaktieren, aber dennoch weiter miteinander zusammenarbeiten oder interagieren, und kann bedeuten, dass ein oder mehrere andere Elemente zwischen den Elementen, von denen gesagt wird, dass sie miteinander gekoppelt sind, gekoppelt oder verbunden sind.
  • Bei verschiedenen Ausführungsformen kann die Formulierung „eine auf einer zweiten Schicht ausgebildete erste Schicht“ bedeuten, dass die erste Schicht über der zweiten Schicht ausgebildet ist, und mindestens ein Teil der ersten Schicht kann in direktem Kontakt (z.B. direktem physischen und/oder elektrischen Kontakt) oder indirektem Kontakt (z.B. mit einer oder mehreren anderen Schichten zwischen der ersten Schicht und der zweiten Schicht) mit mindestens einem Teil der zweiten Schicht stehen.
  • 1 zeigt ein Beispielpackage 100, das eine PoINT-Architektur enthalten kann. Insbesondere kann ein Die 105 über eine oder mehrere Lotfügestellen 125 mit einem Patch 110 gekoppelt sein. Bei Ausführungsformen kann der Die 105 eine zentrale Verarbeitungseinheit (CPU), einen Speicher, eine integrierte Interconnect-Schaltung (IC) und/oder eine andere Komponente enthalten. Bei Ausführungsformen können die Lotfügestellen 125 aus Lotkugeln 140 bestehen, die eine Legierung aus Zinn, Silber und Kupfer (hier als „SAC“ - Tin, Silver and Copper - bezeichnet) enthalten können. Bei Ausführungsformen können die Lotfügestellen 140 zwischen dem Die 105 und dem Patch 110 kollektiv als ein Interconnect auf erster Ebene (FLI - First Level Interconnect) bezeichnet werden.
  • Im Allgemeinen können in Ausführungsformen hierin die Lotfügestellen 125 so erörtert werden, dass sie Lotkugeln wie etwa Lotkugeln 140 enthalten oder darauf basieren. Bei anderen Ausführungsformen jedoch können die Lotfügestellen 125 aus Kupferhöckern mit einer Lotkappe oder irgendeiner anderen Konfiguration aus lötbarem Material ausgebildet sein.
  • Weiterhin kann der Patch 110 über mehrere Lotfügestellen 130, die eine oder mehrere Lotkugeln 150 für eine relativ hohe Temperatur und eine JRP 145 für eine relativ niedrige Temperatur enthalten können. Bei Ausführungsformen können die Lotkugeln 150 für eine relativ hohe Temperatur aus SAC bestehen, wie oben beschrieben. Bei anderen Ausführungsformen können die Lotkugeln 140 aus Legierungen aus Zinn und Wismut (Sn-Bi) bestehen. Bei Ausführungsformen können die SAC- und/oder Sn-Bi-Legierungen mit einem oder mehreren Dotierstoffen wie etwa Nickel (Ni), Mangan (Mn), Indium (In), Antimon (Sb), Strontium (Sr), Chrom (Cr) und/oder Titan/Titanoxid (Ti, TiO) dotiert werden. Die Lotkugeln 150 für eine relativ hohe Temperatur und die JRP 145 für eine relativ niedrige Temperatur werden unten unter Bezugnahme auf 2 ausführlicher beschrieben. Wie oben angemerkt, ist die Beschreibung von Lotkugeln 150 für eine relativ hohe Temperatur und der JRP 145 für eine relativ niedrige Temperatur als ein Beispiel gedacht, und andere Ausführungsformen können Lotkugeln für eine relativ niedrige Temperatur, eine JRP für eine relativ hohe Temperatur oder Kombinationen aus Hoch- und Niedertemperatur-JRP und/oder -Lotkugeln besitzen.
  • Bei einigen Ausführungsformen können die Lotkugeln 150 aus einer SAC-Legierung bestehen, die etwa 0-98% Zinn, 0-5% Silber und 0-5% Kupfer beträgt. Die Sn-Bi-Lotkugeln können aus etwa 0-95% Zinn und 0-58% Wismut bestehen. Andere Formulierungen der Legierung der Lotkugeln 140 können hierin erörtert werden.
  • Im Allgemeinen können die Lotfügestellen 130 zwischen dem Patch 110 und dem Interposer 115 kollektiv als Interconnect auf mittlerer Ebene (MLI - Middle Level Interconnect) bezeichnet werden. Die Kombination aus dem Patch 110, den Lotfügestellen 130 und dem Interposer 115 kann allgemein als eine PoINT-Architektur bezeichnet werden.
  • Schließlich kann der Interposer 115 über Lotfügestellen 135, die aus Lotkugeln 155 bestehen können, die in einem Ball Grid Array (BGA) angeordnet sind, wie in 1 darstellt, mit einem Substrat 120 wie etwa einer Leiterplatte (PCB) einer Recheneinrichtung gekoppelt sein. Die Lotfügestellen 135 können kollektiv als Interconnect auf zweiter Ebene (SLI - Second Level Interconnect) bezeichnet werden und können aus dem gleichen Material wie oder einem anderen Material als die Lotkugeln 140 bestehen. Bei anderen nicht gezeigten Ausführungsformen kann der Interposer 115 über ein Land Grid Array (LGA), ein Pin Grid Array (PGA) und/oder irgendeine andere Art von Interconnect-Struktur mit dem Substrat 120 gekoppelt sein.
  • Bei Ausführungsformen kann der Patch 110 als eine relativ hohe Dichte aufweisend angesehen werden, und der Interposer 115 kann als eine relativ niedrige Dichte aufweisend angesehen werden. Bei einigen Ausführungsformen kann der Patch 110 als eine relativ hohe Dichte aufweisend angesehen werden, weil der Patch 110 eine relativ hohe Anzahl an nicht gezeigten Verbindungen oder Routings zwischen der ersten Seite des Patch 110, die mit dem Die 105 gekoppelt ist, und der zweiten Seite des Patch 110, die mit dem Interposer 115 gekoppelt ist, aufweisen kann. Die Verbindungen können aufgrund des relativ kleinen Formfaktors des Patch 110 relativ dicht aneinander gepackt sein und können ein oder mehrere Silizium-Durchkontaktierungen (TSV - Through Silicon Vias) enthalten. Analog kann der Interposer 115 als eine niedrige Dichte aufweisend angesehen werden (oder alternativ eine ungefähr ähnliche Dichte wie bestehende Die-Packages besitzen), weil er eine ähnliche Anzahl an Verbindungen oder Routings zu dem Patch 110 besitzen kann, aber einen größeren Formfaktor 115 besitzen kann. Deshalb können die Verbindungen oder Routings des Interposers 115 weniger dicht sein als jene des Patch 110.
  • Bei einigen Ausführungsformen kann sich „niedrige Dichte“ auf etwa 10 Eingangs-/Ausgangs(E/A)-Verbindungen oder weniger pro Millimeter (mm) beziehen. „Niedrige Dichte“ kann sich auch auf eine Linien-/Raummessung von etwa 50/50 Mikrometern (µm) beziehen. Im Gegensatz dazu kann sich „hohe Dichte“ auf etwa 20 E/A-Verbindungen oder mehr pro mm beziehen. „Hohe Dichte“ kann sich auch auf eine Linien-/Raummessung von etwa 25/25 µm beziehen. Bei anderen Ausführungsformen kann sich „niedrige Dichte“ auf eine Linien-/Raummessung von über etwa 20/20 µm beziehen, und „hohe Dichte“ kann sich auf eine Linien-/Raummessung von unter etwa 20/20 µm beziehen. Bei verschiedenen Ausführungsformen kann sich die Bezeichnung hohe/niedrige Dichte auf relative Dichten des Patch 110 und des Interposers 115 beziehen, und die spezifischen E/A-Verbindungs- oder Linien-/Raummessungen können eine Dichte relativ zueinander angeben.
  • Typischerweise können die verschiedenen Dichten des Patch 110 und des Interposers 115 auf dem Die 105 und dem Substrat 120 basieren. Insbesondere kann es wünschenswert sein, dass der Die 105 kommunikativ mit einem Sockel auf dem Substrat 120 gekoppelt ist, der eine Fläche besitzen kann, die signifikant größer ist als die des Die. Damit der Die 105 kommunikativ mit dem Sockel des Substrats 120 gekoppelt sein kann, kann es wünschenswert sein, dass der Die 105 mit dem Patch 110 und/oder dem Interposer 115 gekoppelt ist. Der Interposer 115 kann jedoch als einen relativ großen Formfaktor (d.h. eine laterale Bodenfläche) aufweisend angesehen werden im Vergleich zu dem Die 105 und/oder dem Patch 110 und so kann sich während des Koppelprozesses und insbesondere während des Aufschmelz- oder Härtungsprozesses der Interposer 115 verziehen. Dieses Verziehen kann auftreten, weil das Aufschmelzen oder Härten im Allgemeinen das Einwirken von Wärme beinhaltet, um zu bewirken, dass sich die Lotkugeln 140, 150 und/oder 155 geringfügig verformen, um die verschiedenen Substrate des Die 105, des Patch 110, des Interposers 115 und/oder des Substrats 120 physisch miteinander zu koppeln. Während diese Wärme einwirkt, können sich die verschiedenen Substrate des Die 105, des Patch 110, des Interposers 115 und/oder des Substrats 120 verformen. Das Verziehen kann bewirken, dass eine oder mehrere der Lotfügestellen 130 zwischen dem Patch 110 und dem Interposer 115 näher oder weiter als eine andere der Lotfügestellen 130 liegen, was zu einer unerwünschten Schwäche wie etwa einem Reißen oder Überbrücken der Lotfügestellen 130 oder dem, dass eine der Lotkugeln nicht mit dem Patch 110 und/oder dem Interposer 115 koppelt, führen kann.
  • Um die durch das Verziehen verursachten unerwünschten Schwächen zu reduzieren oder zu eliminieren, können bestehende Packages eine Unterfüllung verwendet haben, um eine strukturelle Stütze für Lotfügestellen 130 bereitzustellen. Die Unterfüllung kann jedoch unerwünscht teuer sein und /oder zu dem Herstellungsprozess einen zusätzlichen Schritt hinzufügen. Durch Verwenden der Lotkugeln 150 für eine relativ hohe Temperatur und der JRP 145 für eine relativ niedrige Temperatur ist die Verwendung einer Unterfüllung in dem MLI möglicherweise nicht notwendig.
  • Es wird angemerkt, dass die relativen Größen und die relative Anzahl an Elementen in dem Package 100 nur zu Beispielszwecken dargestellt sind. Insbesondere sind die Höhen oder Längen der verschiedenen Elemente wie etwa des Die 105, der Lotfügestellen 125/130/125, des Patch 110, des Interposers 115 und des Substrats 120 möglicherweise nicht maßstabsgetreu. Außerdem kann die Anzahl an Elementen, beispielsweise die Anzahl an Lotkugeln 140, 150 oder 155 in den Lotfügestellen 125, 130 und 135, in verschiedenen Ausführungsformen unterschiedlich sein.
  • 2 zeigt eine Querschnittsansicht einer PoINT-Architektur 200. Die PoINT-Architektur 200 kann ein Patch 205 und einen Interposer 215 enthalten, die jeweils dem Patch 110 und dem Interposer 115 ähnlich sein können. Die PoINT-Architektur 200 kann weiterhin eine oder mehrere Lotkugeln 210 enthalten, die den Lotkugeln 150 ähnlich sein können. Die PoINT-Architektur 200 kann weiterhin eine JRP 220 enthalten, die der JRP 145 ähnlich sein kann. Bei einigen Ausführungsformen können der Patch 205 und/oder der Interposer 215 ein oder mehrere Pads 225 enthalten, die physisch und elektrisch mit einer oder mehreren der Lotkugeln 210 gekoppelt sind. Bei einigen Ausführungsformen ist ein Pad 225 möglicherweise nur mit einer Lotkugel 210 gekoppelt, während bei anderen Ausführungsformen ein Pad 225 mit mehreren Lotkugeln 210 gekoppelt sein kann. Bei einigen Ausführungsformen können eines oder mehrere der Pads 225 mit einem oder mehreren Kommunikationspfaden (beispielsweise TSVs) gekoppelt sein, so dass ein Signal von einer Seite des Patch 205 und/oder des Interposers 215 zur anderen übertreten kann, was eine Kommunikation durch verschiedene Schichten der PoINT-Architektur 200 und/oder des Package 100 gestattet.
  • Bei Ausführungsformen können die Lotkugeln 210 aus einer SAC-Legierung mit einer relativ geringen Menge Silber bestehen. Beispielsweise kann bei einigen Ausführungsformen die SAC-Legierung etwa 2,3 Gew.-% Silber enthalten. Die SAC-Legierung der Lotkugeln 210 kann mit beispielsweise etwa 80 ppm (Parts per Million) Kobalt und etwa 800 ppm Nickel dotiert sein und einen Schmelzpunkt zwischen etwa 221 und etwa 225 Grad Celsius besitzen. Bei anderen Ausführungsformen können die Lotkugeln 210 aus irgendeiner anderen Silberlegierung mit einer relativen Hochtemperaturleistung bestehen wie etwa einer SAC-Legierung mit etwa 3% Silber, etwa 0,5% Kupfer, etwa 0,15% Nickel und einem Rest (etwa 96,35%) Zinn. Bei einigen Ausführungsformen kann eine derartige SAC-Legierung als SAC 305+0,15 Ni bezeichnet werden. Andere Ausführungsformen können irgendeine andere Art von Lotlegierung verwenden, die Eigenschaften ähnlich jenen der SAC 305+0,15 Ni-Legierung oder irgendeiner anderen angemessen Legierung besitzt. Bei Ausführungsformen können die Lotkugeln 210 aus einer SAC-Legierung bestehen, die etwa 0-98% Zinn, 0-5% Silber und 0-5% Kupfer beträgt. Bei anderen Ausführungsformen können die Lotkugeln 210 aus einer Sn-Bi-Legierung bestehen, die etwa 0-95% Zinn und 0-58% Wismut betragen kann. Bei einigen Ausführungsformen können die SAC- und/oder Sn-Bi-Legierungen mit einem oder mehreren Dotierstoffen wie etwa Nickel (Ni), Mangan (Mn), Indium (In), Antimon (Sb), Strontium (Sr), Chrom (Cr) und/oder Titan/Titanoxid (Ti, TiO) dotiert sein.
  • Eine derartige dotierte SAC-Legierung oder Sn-Bi-Legierung kann zu einer signifikanten Verbesserung bei der Temperaturwechselbelastungsleistung von Lotfügestellen führen, die Lotkugeln 210 enthalten. Insbesondere erfahren die Lotfügestellen, die Lotkugeln 210 enthalten, möglicherweise einen signifikant verringerten Grad an Rissbildung während der Temperaturwechselbelastung.
  • Im Allgemeinen kann die Anwesenheit von Kobalt oder irgendeinem anderen Dotierstoff in dem Lot dazu beitragen, das Unterkühlen während des Aufschmelzens und/oder während der Temperaturwechselbelastung der PoINT-Architektur 200 durch Bereitstellen von Keimbildungszentren zu reduzieren. Die reduzierte Unterkühlung kann zu einer dünneren intermetallischen Verbindung (IMC -Inter-Metallic Compound) führen. Im Allgemeinen kann sich die IMC auf eine Schicht beziehen, in der die Atome der Metalle des Lotmaterials mit Atomen des Package-Metallpads vermischt sind. Ein Beispiel für eine IMC in der vorliegenden Ausführungsform kann (CuNi)6Sn5 beinhalten. Die dünnere IMC kann die Temperaturwechselbelastungsleistung der PoINT-Architektur 200 signifikant erhöhen. Weiterhin kann die Anwesenheit des Nickel-Dotierstoffs die Ausbildung von relativ brüchigen Kupfer-Zinn(Cu3Sn)-Kristallen auf der Oberfläche der Lotkugeln 210 reduzieren oder eliminieren. Es wird erkannt werden, dass die oben beschriebene dotierte SAC-Legierung lediglich eine Beispiellegierung ist und andere Ausführungsformen Lotkugeln 210 nutzen können, die aus Legierungen für eine relativ hohe Temperatur mit verschiedenen Materialien und/oder Dotierstoffen bestehen. Bei Ausführungsformen kann die Wahl der Legierung auf Faktoren wie etwa gewünschten Aufschmelztemperaturen der PoINT-Architektur 200, Kompatibilität mit nachgeschalteten Verarbeitungsschritten, End-of-Line-Ausbeute, Leistung der Legierung in der beschleunigten Temperaturwechselbelastungszuverlässigkeitsevaluation und/oder anderen Faktoren basieren. Bei einigen Ausführungsformen kann die Wahl der Legierung auf einem Wunsch nach einer relativ hohen Zugfestigkeit und/oder einer relativ hohen Verformbarkeit basieren.
  • In Ausführungsformen kann die JRP 220 eine Lötpaste für eine relativ niedrige Temperatur sein, wie oben beschrieben. Beispielsweise kann die JRP 220 einen Aufschmelz- oder Schmelzpunkt von etwa 160 Grad Celsius besitzen, wenngleich bei anderen Ausführungsformen der Aufschmelzpunkt in Abhängigkeit von Parametern der PoINT-200-Architektur und von für die Package-Konstruktion identifizierten gewünschten Aufschmelztemperaturen höher oder niedriger liegen kann.
  • Obwohl die Ausdrücke „hohe“ und „niedrige“ Temperatur allgemein auf die JRP 220 angewendet werden können, kann die JRP 220 in spezifischen Ausführungsformen ein hoch- und niedrigschmelzendes Lotpulver beinhalten, während die verstärkende Komponente (d.h. der Epoxidfluss) eine Härtungskinetik mit hoher oder niedriger Temperatur besitzen kann. Beispielsweise kann bei einer JRP, die eine Legierung wie etwa Zinn-Wismut-Lötpulver (z.B. 42% Zinn und 58% Wismut) enthält, der Schmelzpunkt des Lötpulvers etwa 140 Grad Celsius betragen, und die Härtungstemperatur des JRP 220 kann zwischen etwa 160 Grad und 190 Grad Celsius betragen. Die Aufschmelztemperatur der Legierung kann zwischen etwa 130 und 200 Grad Celsius betragen. Diese Art von JRP kann als eine „Niedertemperatur“-JRP 220 bezeichnet werden.
  • Als ein weiteres Beispiel kann eine „Hochtemperatur“-JRP eine Härtungstemperatur zwischen etwa 220 und 240 Grad Celsius besitzen. Bei einigen Ausführungsformen kann die Lotlegierung der JRP einen relativ niedrigen Schmelzpunkt (z.B. 140 Grad Celsius) besitzen, während die Legierung bei anderen Ausführungsformen einen Schmelzpunkt von etwa 217 Grad Celsius besitzen kann.
  • Bei einigen Ausführungsformen können die Lotkugeln 210 gleichermaßen als „Niedertemperatur“ angesehen werden und eine Aufschmelztemperatur von zwischen etwa 130 und 200 Grad Celsius besitzen. Wie oben angemerkt, können die Lotkugeln 210 bei einigen Ausführungsformen als „Hochtemperatur“ angesehen werden und eine Aufschmelztemperatur von zwischen etwa 220 und 225 Grad Celsius besitzen.
  • Im Allgemeinen kann bei einigen Ausführungsformen, falls eine Niedertemperatur-Lotkugel verwendet wird, die auf dem Patch verwendete JRP dann eine JRP mit einer hohen Härtungstemperatur und einer Lotlegierung, die entweder Hoch- oder Niedertemperatur ist, verwendet werden. Die auf dem Interposer verwendete JRP kann eine JRP mit einer hohen Härtungstemperatur und einer Hoch- oder Niedertemperatur-Lotlegierung oder eine JRP mit einer niedrigen Härtungstemperatur und einer Niedertemperatur-Lotlegierung sein.
  • Falls alternativ eine Hochtemperatur-Lotkugel verwendet wird, dann kann die auf dem Patch verwendete JRP eine JRP mit einer hohen Härtungstemperatur und einer Hoch- oder Niedertemperatur-Lotlegierung sein. Die auf dem Interposer verwendete JRP kann eine JRP mit einer hohen Härtungstemperatur und einer Hoch- oder Niedertemperatur-Lotlegierung oder einer niedrigen Härtungstemperatur und einer Niedertemperatur-Lotlegierung sein.
  • Bei einigen Ausführungsformen kann die JRP 220 ähnlich einer reinigungsfreien Art von Lötpaste sein. Insbesondere kann die JRP 220 während des Aufschmelzprozesses einen elektrisch inerten Rest hinterlassen, der zu strukturellen Schwächen oder Überbrückung zwischen Lotkugeln 210 nicht beiträgt. Bei einigen Ausführungsformen kann die JRP 220 eine Epoxid-basierte Paste sein. Bei einigen Ausführungsformen kann die JRP 220 ein Anhydrit und/oder ein Katalysator-basierter Härter sein. Bei einigen Ausführungsformen kann die JRP 220 weiterhin Lösemittel, organische Säuren, thixotrope Mittel/andere Rheologiemodifizierer und Antischäummittel enthalten oder daraus bestehen.
  • Bei Ausführungsformen kann, wie unten ausführlich beschrieben werden wird, die JRP 220 während des Aufschmelzens mindestens teilweise schmelzen und um eine oder mehrere der Lotkugeln 210 fließen, wie in 2 gezeigt. Nach dem Aufschmelzprozess können die JRP 220 und insbesondere der Rest in der JRP 220 aushärten und eine oder mehrere der Lotkugeln 210 mindestens teilweise umgeben, wodurch eine strukturelle Stütze für die Lotfügestellen bereitgestellt wird, die die Lotkugeln 210 enthalten. Auf diese Weise kann die strukturelle Stütze von der JRP 220 kommen, wodurch die Notwendigkeit für ein Unterfüllmaterial zwischen dem Patch 205 und dem Interposer 215 negiert wird.
  • Insbesondere kann in Ausführungsformen, wo die JRP 220 eine Epoxid-basierte Paste ist, der Rest in der JRP 220 während des Aufschmelzens mindestens teilweise oder vollständig vernetzen und Komponenten der in einem Epoxidkragen um die Lotkugeln 210 herum gehärteten Lötpaste zurücklassen. Dieser Kragen kann der oder den Lotfügestellen, die die Lotkugeln 210 enthalten, eine Verstärkung gegen eine Wärme- und/oder Schockbeanspruchung vermitteln.
  • Der Schutz der JRP 220 um die Lotkugeln 210 herum kann eine signifikante Rolle bei der Blockierung der Rissbildung während der Temperaturwechselbelastung der PoINT-Architektur 200 spielen. Diese Blockierung kann existieren, weil während der Temperaturwechselbelastung die Rissinitiierung und -ausbreitung an der Grenzfläche der Lotkugel 220 und des Pad 225 (in vielen Fällen) auftreten können. Falls diese Fügestelle von der schützenden JRP 220 umgeben ist, beispielsweise ein schützendes gehärtetes Epoxid, dann kann die Neigung zur Rissinitiierung und -ausbreitung aufgrund einer durch die JRP 220 bereitgestellten Beanspruchungsreduktion/-ableitung erheblich reduziert werden.
  • Obwohl das Beispiel von 2 als eine PoINT-Architektur beschrieben ist, können bei anderen Ausführungsformen die JRP 220 und die Lotkugeln 210 verwendet werden, um eine andere Art von Substrat-auf-PCB- oder Substrat-auf-Substrat-Interconnect auszubilden. Beispielsweise können bei einigen Ausführungsformen die JRP 220 und die Lotkugeln 210 verwendet werden, um einen Interconnect zwischen einem Die und einem Patch, zwischen einem Interposer und einem PCT oder einem Substrat oder zwischen zwei anderen Arten von Substraten in verschiedenen Packages auszubilden.
  • Die 3-6 beschreiben Schritte in einer Sequenz zum Generieren einer PoINT-Architektur wie etwa der PoINT-Architektur 200 in 2. Es versteht sich, dass bei anderen Ausführungsformen ein ähnlicher Prozess zum Generieren einer ähnlichen Architektur zwischen einem Substrat und einem PCB oder zwischen einer anderen Kombination aus einem ersten und zweiten Substrat verwendet werden kann. Bei Ausführungsformen kann eine anfängliche Architektur 300 einen Patch 305 enthalten, der ähnlich dem Patch 110 oder 205 sein kann. Die JRP 310, die ähnlich der JRP 145 oder 220 sein kann, kann auf eine erste Seite des Patch 305 aufgedruckt sein, und eine oder mehrere Lotkugeln 315 für eine relativ hohe Temperatur, die ähnlich den Lotkugeln 150 oder 210 sein können, können auf der JRP 145 positioniert sein.
  • Bei einigen Ausführungsformen kann die anfängliche Architektur 300 einen Die 320 enthalten, der dem Die 105 ähnlich sein kann. Der Die 320 kann über Lotfügestellen 330, die den Lotfügestellen 125 ähnlich sein können, an den Patch 305 gekoppelt sein und eine oder mehrere Lotkugeln 325 enthalten, die den Lotkugeln 140 ähnlich sein können. Wenngleich der Die 320, die Lotfügestellen 330 und die Lotkugeln 325 durch den Rest der Erörterung der 3-6 dargestellt werden, können bei anderen Ausführungsformen der Die 320, die Lotfügestellen 330 und die Lotkugeln 325 nach der Fertigstellung des Prozesses des Generierens der PoINT-Architektur 200 hinzugefügt werden oder sie werden möglicherweise nicht hinzugefügt.
  • In 4 kann das Aufschmelzen an der anfänglichen Architektur 300 durchgeführt werden, um die Architektur 400 zu generieren. Insbesondere kann das Aufschmelzen das Einwirken von Wärme auf die anfängliche Architektur 300 beinhalten, so dass sich die JRP 310 mindestens teilweise verformt und um die Lotkugeln 315 fließt. Infolgedessen kann die Architektur 400 Lotkugeln 410 enthalten, die ähnlich den Lotkugeln 315 sein können oder die durch den Aufschmelzprozess mindestens teilweise verformt werden können, die mindestens teilweise von der JRP 405 umgeben sind, die der JRP 310, 145 oder 220 ähnlich sein kann. Bei einigen Ausführungsformen kann der Aufschmelzprozess bei einer Temperatur von etwa 240-260 Grad Celsius durchgeführt werden.
  • In 5 kann die JRP-Paste 510, die der JRP-Paste 310, 145 oder 220 ähnlich sein kann, auf einen Interposer 505 gedruckt oder anderweitig darauf aufgebracht werden, der dem Interposer 115 oder 215 ähnlich sein kann. Die Architektur 400 kann umgekehrt werden und die Lotkugeln 410 können auf der JRP 510 positioniert werden, um die Architektur 500 auszubilden.
  • Als Nächstes kann, wie in 6 gezeigt, ein Aufschmelzen auf der Architektur 500 durchgeführt werden, um die Architektur 600 zu generieren, die eine PoINT-Architektur ähnlich der PoINT-Architektur 200 beinhalten kann. Insbesondere kann, wie oben beschrieben, das Aufschmelzen das Einwirken von Wärme auf die Architektur 400 beinhalten, so dass sich die JRP 510 mindestens teilweise verformt und um die Lotkugeln 410 fließt. Infolgedessen kann die Architektur 600 Lotkugeln 605 enthalten, die den Lotkugeln 410 ähnlich sein können oder die mindestens teilweise durch den Aufschmelzprozess verformt werden können. Die Lotkugeln 605 können mindestens teilweise von der JRP 615 umgeben sein, die der JRP 510, 220 oder 145 ähnlich sein kann. Die JRP 405 kann sich bei einigen Ausführungsformen während des zweiten Aufschmelzprozesses weiter verformen, wodurch die JRP 610 generiert wird. Bei anderen Ausführungsformen kann die JRP 610 mit der JRP 405 identisch sein. Bei Ausführungsformen kann der Aufschmelzprozess bei einer Temperatur von etwa 160-185 Grad Celsius durchgeführt werden. Bei anderen Ausführungsformen kann die Aufschmelztemperatur in Abhängigkeit von der jeweiligen Architektur oder dem jeweiligen Package, die verwendet werden, höher oder niedriger liegen. Beispielsweise kann sich die Temperatur auf Basis der Zusammensetzung der verschiedene Platinen, des Lotkugelmaterials, des JRP-Materials oder anderer Materialien ändern. Bei Ausführungsformen kann die Aufschmelztemperatur bis zu 240 Grad Celsius betragen.
  • 7 zeigt ein Beispiel der Scherfestigkeit für Lotkugeln in einer PoINT-Architektur wie etwa der in 2 gezeigten. Die y-Achse kann ein Maß für die Scherfestigkeit in Newton (N) sein. Der Punkt 705 kann mit einer Fehlerspanne eine Scherfestigkeit für eine Lotkugel in einer Lotfügestelle sein, die eine bestehende Lötpaste vom Harztyp verwendet. Der Punkt 710 kann mit einer Fehlerspanne eine Scherfestigkeit für eine Lotkugel in einer Lotfügestelle zeigen, die eine JRP wie etwa die JRP 145, 220, 610 oder 615 verwendet. Wie ersichtlich ist, ist die Scherfestigkeit für die durch den Punkt 710 angegebene Lotfügestelle signifikant höher als die für die durch den Punkt 705 angegebene Lotfügestelle.
  • 8 zeigt einen Beispielprozess 800 zum Konstruieren einer PoINT-Architektur wie etwa der in 2 gezeigten. Die Elemente von Figur 8 können jenen oben unter Bezugnahme auf die 3-6 beschriebenen ähnlich sein.
  • Anfänglich kann eine Niedertemperatur-Lötpaste wie etwa die JRP 310 auf einen Patch wie etwa den Patch 305 bei 805 gedruckt oder anderweitig aufgebracht werden. Als Nächstes können eine oder mehrere Lotkugeln für eine relativ hohe Temperatur wie etwa die Lotkugeln 315 mit der Niedertemperatur-Lötpaste auf dem Patch bei 810 gekoppelt werden und ein Härten und/oder Aufschmelzen kann bei 815 an der Niedertemperatur-Lötpaste durchgeführt werden, wie oben bezüglich 4 beschrieben.
  • Als Nächstes kann eine Niedertemperatur-Lötpaste wie etwa eine Niedertemperatur-Lötpaste 510 auf einen Interposer wie etwa den Interposer 505 bei 820 gedruckt oder anderweitig aufgebracht werden. Die Hochtemperatur-Lotkugeln wie etwa die Lotkugel 410 können bei 825 mit der Niedertemperatur-Lötpaste gekoppelt werden, und die Niedertemperatur-Lötpaste kann bei 830 gehärtet und/oder aufgeschmolzen werden, wie oben bezüglich 6 beschrieben.
  • Ausführungsformen der vorliegenden Offenbarung können unter Verwendung beliebiger Patches, Interposer, Die, Substrate und/oder Packages, die von einem vereinfachten Herstellungsprozess mit größerer Strukturfestigkeit, wie hierin beschrieben, profitieren können, in ein System implementiert werden. 9 zeigt schematisch eine Recheneinrichtung 900 gemäß einigen Implementierungen, die eine oder mehrere PoINT-Architekturen wie etwa die PoINT-Architektur 200 enthalten kann.
  • Die Recheneinrichtung 900 kann beispielsweise eine mobile Kommunikationseinrichtung oder eine Recheneinrichtung auf Desktop- oder Rack-Basis sein. Die Recheneinrichtung 900 kann eine Platine wie etwa eine Mutterplatine 902 aufnehmen. Bei Ausführungsformen kann die Mutterplatine 902 dem Substrat 120 ähnlich sein. Die Mutterplatine 902 kann eine Anzahl Komponenten enthalten, einschließlich unter anderem eines Prozessors 904 und mindestens eines Kommunikationschips 906. Bei weiteren Implementierungen kann der Kommunikationschip 906 Teil des Prozessors 904 sein. Bei einigen Ausführungsformen können eine oder mehrere der Komponenten, wie etwa der Prozessor 904, mit einer PoINT-Architektur 200 gekoppelt sein, die wiederum mit der Mutterplatine 902 gekoppelt sein kann. Das heißt, bei einigen Ausführungsformen kann der Prozessor 904 dem Die 105 ähnlich sein. Bei anderen Ausführungsformen kann der Kommunikationschip 906 oder irgendein anderes Element der Recheneinrichtung 900 zusätzlich oder alternativ mit der PoINT-Architektur 200 gekoppelt sein.
  • Die Recheneinrichtung 900 kann eine Ablageeinrichtung 908 enthalten. Bei einigen Ausführungsformen kann die Ablageeinrichtung 908 eine oder mehrere Festkörperlaufwerke enthalten. Zu Beispielen für Ablageeinrichtungen, die in der Ablageeinrichtung 908 enthalten sein können, zählen ein flüchtiger Speicher (z.B. DRAM (Dynamic Random Access Memory)), ein nichtflüchtiger Speicher (z.B. ein ROM, Festwertspeicher), ein Flash-Speicher und Massenablageeinrichtungen (wie etwa Festplattenlaufwerke, CDs (Compact Discs), DVDs (Digital Versatile Discs) usw.).
  • Je nach ihren Anwendungen kann die Recheneinrichtung 900 andere Komponenten enthalten, die möglicherweise physisch und elektrisch an die Mutterplatine 902 gekoppelt oder nicht gekoppelt sind. Zu diesen anderen Komponenten können unter anderem ein Grafikprozessor, ein digitaler Signalprozessor, ein Kryptoprozessor, ein Chipset, eine Antenne, ein Display, ein Touchscreen-Display, ein Touchscreen-Controller, eine Batterie, ein Audio-Codec, ein Video-Codec, ein Leistungsverstärker, eine GPS-Einrichtung (Global Positioning System), ein Kompass, ein Geigerzähler, ein Beschleunigungsmesser, ein Kreisel, ein Lautsprecher und eine Kamera zählen.
  • Der Kommunikationschip 906 und die Antenne können Funkkommunikationen für den Transfer von Daten zu und von der Recheneinrichtung 900 ermöglichen. Der Ausdruck „Funk“ und seine Ableitungen können zum Beschreiben von Schaltungen, Einrichtungen, Systemen, Verfahren, Techniken, Kommunikationskanälen usw. verwendet werden, die Daten durch die Verwendung modulierter elektromagnetischer Strahlung durch ein nicht festes Medium kommunizieren können. Der Ausdruck impliziert nicht, dass die assoziierten Einrichtungen keine Drähte enthalten, wenngleich dies möglicherweise bei einigen Ausführungsformen nicht der Fall ist. Der Kommunikationschip 906 kann beliebige einer Anzahl von Funkstandards oder -protokollen implementieren, einschließlich unter anderem IEEE (Institute for Electrical and Electronic Engineers)-Standards einschließlich Wi-Fi (IEEE 802.11-Familie), IEEE 802.16-Standards (z.B. IEEE 802.16-2005 Amendment), LTE (Long-Term Evolution)-Projekt mit etwaigen Abänderungen, Aktualisierungen und/oder Revisionen (z.B. Advanded LTE-Projekt, UMB(Ultra Mobile Broadband)-Projekt (auch als „3GPP2“ bezeichnet) usw.) Mit IEEE 802.16 kompatible BWA(Broadband Wide Region)-Netzwerke werden im Allgemeinen als WiMAX-Netzwerke bezeichnet, eine Abkürzung, die für Worldwide Interoperability for Microwave Access steht, was eine Zertifizierungsmarke für Produkte ist, die Konformitäts- und Interoperabilitätstests für die IEEE 802.16-Standards bestehen. Der Kommunikationschip 906 kann gemäß einem GSM(Global System for Mobile Communications)-, GPRS(General Packet Radio Service)-, UMTS(Universal Mobile Telecommunications System)-, HSPA(High Speed Packet Access)-, E-HSPA(Evolved HSPA)- oder LTE-Netzwerk betrieben werden. Der Kommunikationschip 906 kann gemäß EDGE (Enhanced Data for GSM Evolution), GERAN (GSM EDGE Radio Access Network), UTRAN (Universal Terrestrial Radio Access Network) oder E-UTRAN (Evolved UTRAN) arbeiten. Der Kommunikationschip 906 kann gemäß CDMA (Code Division Multiple Access), TDMA (Time Division Multiple Access), DECT (Digital Enhanced Cordless Telecommunications), EV-DO (Evolution-Data Optimized), Ableitungen davon sowie beliebigen anderen Funkprotokollen arbeiten, die als 3G, 4G, 5G und darüber hinaus bezeichnet sind. Der Kommunikationschip 906 kann gemäß anderen Funkprotokollen in anderen Ausführungsformen arbeiten.
  • Die Recheneinrichtung 900 kann mehrere Kommunikationschips 906 enthalten. Beispielsweise kann ein erster Kommunikationschip 906 Funkkommunikationen mit einer kürzeren Reichweite wie etwa Wi-Fi und Bluetooth gewidmet sein und ein zweiter Kommunikationschip 906 kann Funkkommunikationen mit längerer Reichweite wie etwa GPS, EDGE, GPRS, CDMA, WiMAX, LTE, EV-DO und anderen gewidmet sein. Bei einigen Ausführungsformen kann der Kommunikationschip 906 verdrahtete Kommunikationen unterstützen. Beispielsweise kann die Recheneinrichtung 900 einen oder mehrere verdrahtete Server enthalten.
  • Der Prozessor 904 und/oder der Kommunikationschip 906 der Recheneinrichtung 900 können eine oder mehrere Dies oder andere Komponenten in einem IC-Package sein oder enthalten. Ein derartiges IC-Package kann direkt oder indirekt mit einem Patch, einem Interposer und/oder einer Mutterplatine 902 einem anderen Package unter Verwendung beliebiger der hierin offenarten Techniken gekoppelt sein. Der Ausdruck „Prozessor“ kann sich auf eine beliebige Einrichtung oder einen Abschnitt einer Einrichtung beziehen, die oder der Elektronikdaten von Registern und/oder einem Speicher verarbeitet, um diese Elektronikdaten in andere Elektronikdaten umzuwandeln, die in Registern und/oder einem Speicher gespeichert werden können.
  • Bei verschiedenen Implementierungen kann die Recheneinrichtung 900 ein Laptop, ein Netbook, ein Notebook, ein Ultrabook, ein Smartphone, ein Tablet, ein Personal Digital Assistant (PDA), ein ultramobiler PC, ein Mobiltelefon, ein Desktopcomputer, ein Server, ein Drucker, ein Scanner, ein Monitor, eine Set-Top-Box, eine Unterhaltungssteuereinheit, eine digitale Kamera, ein tragbarer Musikplayer oder ein digitaler Videorecorder sein. Bei weiteren Implementierungen kann die Recheneinrichtung 900 eine beliebige andere Elektronikeinrichtung sein, die Daten verarbeitet. Bei einigen Ausführungsformen können die hierin offenbarten zurückgesetzten leitfähigen Kontakte in einer Hochleistungsrecheneinrichtung implementiert sein.
  • Die folgenden Absätze liefern Beispiele für verschiedene einzelne der hierin offenbarten Ausführungsformen.
  • Beispiel 1 kann ein Package enthalten, das Folgendes umfasst: ein erstes Substrat mit einer ersten Seite und einer zweiten Seite gegenüber der ersten Seite; ein zweites Substrat mit einer ersten Seite und einer zweiten Seite gegenüber der ersten Seite, wobei die erste und zweite Seite des ersten Substrats etwa parallel zu der ersten und zweiten Seite des zweiten Substrats angeordnet sind und das erste Substrat und das zweite Substrat einen Raum zwischen der ersten Seite des ersten Substrats und der ersten Seite des zweiten Substrats definieren; mindestens eine Lotkugel, die innerhalb des Raums angeordnet und physisch mit der ersten Seite des ersten Substrats und der ersten Seite des zweiten Substrats gekoppelt ist; und eine Lötpaste, die innerhalb des Raums positioniert und physisch mit der mindestens einen Lotkugel, der ersten Seite des ersten Substrats und der ersten Seite des zweiten Substrats gekoppelt ist, wobei die Lötpaste die Lotkugel mindestens teilweise umgibt und der Raum im Wesentlichen frei von einem Unterfüllmaterial ist.
  • Beispiel 2 kann das Package von Beispiel 1 beinhalten, wobei das erste Substrat ein Patch und das zweite Substrat ein Interposer ist.
  • Beispiel 3 kann das Package von Beispiel 1 beinhalten, wobei die Lotkugel Zinn, Silber und Kupfer oder Zinn und Wismut enthält.
  • Beispiel 4 kann das Package von Beispiel 1 beinhalten, wobei die Lötpaste Epoxid enthält.
  • Beispiel 5 kann das Package von einem der Beispiele 1-4 beinhalten, wobei das erste Substrat ein hochdichtes Substrat ist.
  • Beispiel 6 kann das Package von einem der Beispiele 1-4 beinhalten, wobei das zweite Substrat ein niedrigdichtes Substrat ist.
  • Beispiel 7 kann das Package von einem der Beispiele 1-4 beinhalten, wobei das erste Substrat einen Die enthält, der mit der zweiten Seite des ersten Substrats gekoppelt ist.
  • Beispiel 8 kann ein Verfahren beinhalten, das Folgendes umfasst: Platzieren einer Lötpaste auf einer ersten Seite eines ersten Substrats, das die erste Seite und eine zweite Seite gegenüber der ersten Seite enthält; Koppeln einer Lotkugel mit der Lötpaste und Aufschmelzen und Härten der Lötpaste auf der ersten Seite des ersten Substrats derart, dass die Lötpaste auf der ersten Seite des ersten Substrats die Lotkugel mindestens teilweise umgibt und strukturell stützt; Platzieren der Lötpaste auf einer ersten Seite eines zweiten Substrats, der eine erste Seite und eine zweite Seite gegenüber der ersten Seite enthält; Koppeln der Lotkugel mit der Lötpaste auf der ersten Seite des zweiten Substrats; und Aufschmelzen und Härten der Lötpaste auf der ersten Seite des zweiten Substrats derart, dass die Lötpaste auf der ersten Seite des zweiten Substrats die Hochtemperatur-Lotkugel mindestens teilweise umgibt und sie strukturell stützt.
  • Beispiel 9 kann das Verfahren von Beispiel 8 beinhalten, wobei das Aufschmelzen und Härten der Lötpaste bei einer Temperatur über einer Aufschmelztemperatur der Niedertemperatur-Lötpaste und über oder unter einer Aufschmelztemperatur der Hochtemperatur-Lotkugel erfolgt.
  • Beispiel 10 kann das Verfahren von Beispiel 9 beinhalten, wobei die Lotkugel eine Aufschmelztemperatur zwischen etwa 200 Grad Celsius und etwa 225 Grad Celsius besitzt.
  • Beispiel 11 kann das Verfahren von Beispiel 9 beinhalten, wobei die Lötpaste eine Legierung mit einer Aufschmelztemperatur zwischen etwa 130 Grad Celsius und etwa 200 Grad Celsius besitzt.
  • Beispiel 12 kann das Verfahren nach einem der Beispiele 8-11 beinhalten, wobei die Lotkugel Zinn, Silber und Kupfer oder Zinn und Wismut enthält.
  • Beispiel 13 kann das Verfahren von einem der Beispiele 8-11 beinhalten, wobei die Lötpaste Epoxid enthält.
  • Beispiel 14 kann das Verfahren von einem der Beispiele 8-11 beinhalten, wobei das erste Substrat ein hochdichtes Substrat enthält.
  • Beispiel 15 kann das Verfahren von einem der Beispiele 8-11 beinhalten, wobei das zweite Substrat ein niedrigdichtes Substrat enthält.
  • Beispiel 16 kann das Verfahren von einem der Beispiele 8-11 beinhalten, wobei das erste Substrat ein Patch ist und das zweite Substrat ein Interposer ist.
  • Beispiel 17 kann ein Package beinhalten, das Folgendes umfasst: einen Die, der mit einer ersten Seite eines Patch gekoppelt ist, das ein hochdichtes Substrat enthält; ein Substrat, das mit einer ersten Seite eines Interposers gekoppelt ist, der ein niedrigdichtes Substrat enthält; mindestens eine Hochtemperatur-Lotkugel, die zwischen einer zweiten Seite des Patch, die der ersten Seite des Patch gegenüberliegt, und einer zweiten Seite des Interposers, die der ersten Seite des Interposers gegenüberliegt, angeordnet und physisch damit gekoppelt ist; und eine Niedertemperatur-Lötpaste, die zwischen der mindestens einen Hochtemperatur-Lotkugel, der zweiten Seite des Patch und der zweiten Seite des Interposers angeordnet und physisch damit gekoppelt ist.
  • Beispiel 18 kann das Package von Beispiel 17 beinhalten, wobei der Bereich zwischen der zweiten Seite des Patch und der zweiten Seite des Interposers im Wesentlichen frei von einem Unterfüllmaterial ist.
  • Beispiel 19 kann das Package der Beispiele 17 oder 18 beinhalten, wobei die Hochtemperatur-Lotkugel Zinn, Silber und Kupfer oder Zinn und Wismut enthält und eine Aufschmelztemperatur zwischen etwa 200 Grad Celsius und etwa 225 Grad Celsius besitzt.
  • Beispiel 20 kann das Package der Beispiele 17 oder 18 beinhalten, wobei die Niedertemperatur-Lötpaste Epoxid enthält und eine Härtungstemperatur zwischen etwa 160 Grad Celsius und 190 Grad Celsius besitzt.
  • Beispiel 21 kann das Package von einem der Beispiele 1-4 beinhalten, wobei die Lotkugel eine Niedertemperatur-Lotkugel ist und wobei die Lötpaste eine hohe Härtungstemperatur besitzt und wobei die Lötpaste eine Lotlegierung mit einer hohen Aufschmelztemperatur oder einer niedrigen Aufschmelztemperatur enthält.
  • Beispiel 22 kann das Package von einem der Beispiele 1-4 beinhalten, wobei die Lotkugel eine Niedertemperatur-Lotkugel ist und wobei die Lötpaste eine niedrige Härtungstemperatur besitzt und wobei die Lötpaste eine Lotlegierung mit einer niedrigen Aufschmelztemperatur enthält.
  • Beispiel 23 kann das Package von einem der Beispiele 1-4 beinhalten, wobei die Lotkugel eine Hochtemperatur-Lotkugel ist und wobei die Lötpaste eine hohe Härtungstemperatur besitzt und wobei die Lötpaste eine Lotlegierung mit einer hohen Aufschmelztemperatur oder einer niedrigen Aufschmelztemperatur enthält.
  • Beispiel 24 kann das Package von einem der Beispiele 1-4 beinhalten, wobei die Lotkugel eine Hochtemperatur-Lotkugel ist und wobei die Lötpaste eine niedrige Härtungstemperatur besitzt und wobei die Lötpaste eine Lotlegierung mit einer niedrigen Aufschmelztemperatur enthält.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 14/831528 [0001]

Claims (20)

  1. PoINT(Patch on Interposer)-Package, das Folgendes umfasst: ein Patch mit einer ersten Seite und einer zweiten Seite gegenüber der ersten Seite; ein Interposer mit einer ersten Seite und einer zweiten Seite gegenüber der ersten Seite, wobei die erste und zweite Seite des Patch etwa parallel zu der ersten und zweiten Seite des Interposers angeordnet sind und der Patch und der Interposer einen Raum zwischen der ersten Seite des Patch und der ersten Seite des Interposers definieren; mindestens eine Hochtemperatur-Lotkugel, die innerhalb des Raums angeordnet und physisch mit der ersten Seite des Patch und der ersten Seite des Interposers gekoppelt ist; und eine Niedertemperatur-Lötpaste, die innerhalb des Raums positioniert und physisch mit der mindestens einen Hochtemperatur-Lotkugel, der ersten Seite des Patch und der ersten Seite des Interposers gekoppelt ist.
  2. PoINT-Package nach Anspruch 1, wobei der Raum im Wesentlichen frei von einem Unterfüllmaterial ist.
  3. PoINT-Package nach Anspruch 1, wobei die Hochtemperatur-Lotkugel Zinn, Silber und Kupfer oder Zinn und Wismut enthält.
  4. PoINT-Package nach Anspruch 1, wobei die Niedertemperatur-Lötpaste Epoxid enthält.
  5. PoINT-Package nach einem der Ansprüche 1-4, wobei der Patch ein hochdichtes Substrat enthält.
  6. PoINT-Package nach einem der Ansprüche 1-4, wobei der Interposer ein niedrigdichtes Substrat enthält.
  7. PoINT-Package nach einem der Ansprüche 1-4, wobei der Patch einen Die enthält, der mit der zweiten Seite des Patch gekoppelt ist.
  8. Verfahren, das Folgendes umfasst: Platzieren einer Niedertemperatur-Lötpaste auf einer ersten Seite eines Patch, das die erste Seite und eine zweite Seite gegenüber der ersten Seite enthält; Koppeln einer Hochtemperatur-Lotkugel mit der Niedertemperatur-Lötpaste und Aufschmelzen der Niedertemperatur-Lötpaste auf der ersten Seite des Patch derart, dass die Niedertemperatur-Lötpaste auf der ersten Seite des Patch die Hochtemperatur-Lotkugel mindestens teilweise umgibt; Platzieren der Niedertemperatur-Lötpaste auf einer ersten Seite eines Interposers, der eine erste Seite und eine zweite Seite gegenüber der ersten Seite enthält; Koppeln der Hochtemperatur-Lotkugel mit der Niedertemperatur-Lötpaste auf der ersten Seite des Interposers; und Aufschmelzen der Niedertemperatur-Lötpaste auf der ersten Seite des Interposers derart, dass die Niedertemperatur-Lötpaste auf der ersten Seite des Interposers die Hochtemperatur-Lotkugel mindestens teilweise umgibt.
  9. Verfahren nach Anspruch 8, wobei das Aufschmelzen der Niedertemperatur-Lötpaste bei einer Temperatur über einer Aufschmelztemperatur der Niedertemperatur-Lötpaste und unter einer Aufschmelztemperatur der Hochtemperatur-Lotkugel erfolgt.
  10. Verfahren nach Anspruch 9, wobei die Hochtemperatur-Lotkugel eine Aufschmelztemperatur zwischen etwa 200 Grad Celsius und etwa 220 Grad Celsius besitzt.
  11. Verfahren nach Anspruch 9, wobei die Niedertemperatur-Lötpaste eine Aufschmelztemperatur zwischen etwa 150 Grad Celsius und etwa 185 Grad Celsius besitzt.
  12. Verfahren nach einem der Ansprüche 8-11, wobei die Hochtemperatur-Lotkugel Zinn, Silber und Kupfer oder Zinn und Wismut enthält.
  13. Verfahren nach einem der Ansprüche 8-11, wobei die Niedertemperatur-Lötpaste Epoxid enthält.
  14. Verfahren nach einem der Ansprüche 8-11, wobei der Patch ein hochdichtes Substrat enthält.
  15. Verfahren nach einem der Ansprüche 8-11, wobei der Interposer ein niedrigdichtes Substrat enthält.
  16. Verfahren nach einem der Ansprüche 8-11, wobei der Patch einen Die enthält, der mit der zweiten Seite des Patch gekoppelt ist.
  17. Package, das Folgendes umfasst: einen Die, der mit einer ersten Seite eines Patch gekoppelt ist, der ein hochdichtes Substrat enthält; ein Substrat, das mit einer ersten Seite eines Interposers gekoppelt ist, der ein niedrigdichtes Substrat enthält; mindestens eine Hochtemperatur-Lotkugel, die zwischen einer zweiten Seite des Patch, die der ersten Seite des Patch gegenüberliegt, und einer zweiten Seite des Interposers, die der ersten Seite des Interposers gegenüberliegt, angeordnet und physisch damit gekoppelt ist; und eine Niedertemperatur-Lötpaste, die zwischen der mindestens einen Hochtemperatur-Lotkugel, der zweiten Seite des Patch und der zweiten Seite des Interposers angeordnet und physisch damit gekoppelt ist.
  18. Package nach Anspruch 17, wobei der Bereich zwischen der zweiten Seite des Patch und der zweiten Seite des Interposers im Wesentlichen frei von einem Unterfüllmaterial ist.
  19. Package nach Ansprüchen 17 oder 18, wobei die Hochtemperatur-Lotkugel Zinn, Silber und Kupfer oder Zinn und Wismut enthält und eine Aufschmelztemperatur zwischen etwa 200 Grad Celsius und etwa 220 Grad Celsius besitzt.
  20. Package nach den Ansprüchen 17 oder 18, wobei die Niedertemperatur-Lötpaste Epoxid enthält und eine Aufschmelztemperatur zwischen etwa 150 Grad Celsius und 185 Grad Celsius besitzt.
DE112016003782.1T 2015-08-20 2016-07-15 Substrat-auf-Substrat-Package Pending DE112016003782T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/831,528 2015-08-20
US14/831,528 US20170053858A1 (en) 2015-08-20 2015-08-20 Substrate on substrate package
PCT/US2016/042641 WO2017030704A1 (en) 2015-08-20 2016-07-15 Substrate on substrate package

Publications (1)

Publication Number Publication Date
DE112016003782T5 true DE112016003782T5 (de) 2018-07-19

Family

ID=58051447

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112016003782.1T Pending DE112016003782T5 (de) 2015-08-20 2016-07-15 Substrat-auf-Substrat-Package

Country Status (4)

Country Link
US (1) US20170053858A1 (de)
DE (1) DE112016003782T5 (de)
TW (1) TWI714607B (de)
WO (1) WO2017030704A1 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170110392A1 (en) * 2015-10-15 2017-04-20 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and method for manufacturing the same structure
US10586782B2 (en) * 2017-07-01 2020-03-10 International Business Machines Corporation Lead-free solder joining of electronic structures
CN109462028B (zh) * 2018-12-21 2022-07-12 中国电子科技集团公司第五十四研究所 一种射频微机电微带天线
US11830746B2 (en) * 2021-01-05 2023-11-28 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method of manufacture
US11721642B2 (en) * 2021-06-17 2023-08-08 Nxp Usa, Inc. Semiconductor device package connector structure and method therefor

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5147084A (en) * 1990-07-18 1992-09-15 International Business Machines Corporation Interconnection structure and test method
US6297559B1 (en) * 1997-07-10 2001-10-02 International Business Machines Corporation Structure, materials, and applications of ball grid array interconnections
US7323360B2 (en) * 2001-10-26 2008-01-29 Intel Corporation Electronic assemblies with filled no-flow underfill
US6857557B2 (en) * 2002-12-20 2005-02-22 Intel Corporation Low temperature microelectronic die to substrate interconnects
US7429786B2 (en) * 2005-04-29 2008-09-30 Stats Chippac Ltd. Semiconductor package including second substrate and having exposed substrate surfaces on upper and lower sides
US7700476B2 (en) * 2006-11-20 2010-04-20 Intel Corporation Solder joint reliability in microelectronic packaging
JP5093766B2 (ja) * 2007-01-31 2012-12-12 株式会社タムラ製作所 導電性ボール等搭載半導体パッケージ基板の製造方法
US7968999B2 (en) * 2008-02-28 2011-06-28 Lsi Corporation Process of grounding heat spreader/stiffener to a flip chip package using solder and film adhesive
EP2260512A4 (de) * 2008-03-19 2016-04-06 Henkel Ltd Verfahren zum herstellen einer halbleiterkapselung oder schaltungsbaugruppe unter verwendung einer auf lötkontaktpunkte in einem eintauchprozess aufgebrachten flussmittelunterfüllungszusammensetzung
US7691670B2 (en) * 2008-05-01 2010-04-06 Gem Services, Inc. Interconnection of lead frame to die utilizing flip chip process
US8278752B2 (en) * 2009-12-23 2012-10-02 Intel Corporation Microelectronic package and method for a compression-based mid-level interconnect
US20120002386A1 (en) * 2010-07-01 2012-01-05 Nokia Corporation Method and Apparatus for Improving the Reliability of Solder Joints
CN103681384B (zh) * 2012-09-17 2016-06-01 宏启胜精密电子(秦皇岛)有限公司 芯片封装基板和结构及其制作方法
US9704780B2 (en) * 2012-12-11 2017-07-11 STATS ChipPAC, Pte. Ltd. Semiconductor device and method of forming low profile fan-out package with vertical interconnection units
US9064971B2 (en) * 2012-12-20 2015-06-23 Intel Corporation Methods of forming ultra thin package structures including low temperature solder and structures formed therby
US8920934B2 (en) * 2013-03-29 2014-12-30 Intel Corporation Hybrid solder and filled paste in microelectronic packaging

Also Published As

Publication number Publication date
US20170053858A1 (en) 2017-02-23
TW201709451A (zh) 2017-03-01
TWI714607B (zh) 2021-01-01
WO2017030704A1 (en) 2017-02-23

Similar Documents

Publication Publication Date Title
DE112016003782T5 (de) Substrat-auf-Substrat-Package
US9257405B2 (en) Multi-solder techniques and configurations for integrated circuit package assembly
DE102016102955B4 (de) Chalkogenidglas-Zusammensetzung und Chalkogenid-Schaltervorrichtungen
DE102014108328B4 (de) Gehäusebaugruppe für eingebettete chips und verfahren zum herstellen einer solchen
DE112016007304T5 (de) Eingebetteter die in interposer-gehäusen
DE112019002320T5 (de) Elektrische zwischenverbindungen mit verbesserter nachgiebigkeit
DE112017008326T5 (de) Mikroelektronische Anordnungen
DE112017008313T5 (de) Mikroelektronische anordnungen
DE102015105795B4 (de) Kontaktstellen für integrierte Schaltgehäuse und Verfahren zu deren Herstellung
DE102016100160A1 (de) Mikroelektronische Nacktchips mit abgeschrägten Ecken
DE112017008325T5 (de) Mikroelektronische anordnungen
DE112019001905T5 (de) Die-tiling-techniken
DE102021132253A1 (de) Hybride Herstellung für integrierte Schaltkreisvorrichtungen und -baugruppen
DE102020122288A1 (de) Hybrider interposer aus glas und silizium zur reduzierung des thermischen übersprechens
DE102020132237A1 (de) Mikroelektronische Strukturen mit Brücken
WO2018116692A1 (ja) パッケージ基板及びパッケージ基板の製造方法
US10321573B2 (en) Solder contacts for socket assemblies
DE102021121892A1 (de) Chip-scale-package-architekturen mit einem die-rückseiten-metall und einem lötthermischen grenzflächenmaterial
DE102021120029A1 (de) Mehrchipgehäuse mit erweitertem rahmen
DE102018202938A1 (de) Fexibler integrierter Wärmespreizer
DE112017008115T5 (de) Leistungslieferung für eingebetteten brücken-die unter verwendung von grabenstrukturen
Son et al. HV‐SoP Technology for Maskless Fine‐Pitch Bumping Process
CN107924904B (zh) 球珊阵列(bga)装置和方法
US20190067176A1 (en) Void reduction in solder joints using off-eutectic solder
DE112016004714T5 (de) Oberflächenausgestaltungen für Verbindungspads in mikroelektronischen Strukturen

Legal Events

Date Code Title Description
R012 Request for examination validly filed