DE112016001985T5

DE112016001985T5 - Power-Good-Detektor für Ultrabreitbandsender mit Hauptgewicht auf niedriger Leistungsaufnahme

Info

Publication number: DE112016001985T5
Application number: DE112016001985.8T
Authority: DE
Inventors: Harish S. Muthali; Kourosh Pahlavan; Ari Vauhkonen
Original assignee: Maxim Integrated Products Inc
Current assignee: Maxim Integrated Products Inc
Priority date: 2015-04-30
Filing date: 2016-04-28
Publication date: 2018-01-18
Also published as: WO2016176492A1; CN107534455A; US10419041B2; CN107534455B; US20180145706A1

Abstract

Systeme, Vorrichtungen und Verfahren sind offenbart, die eine Senderarchitektur verwenden, um den Sender vor der Aktivierung/Freigabe in einem Tiefschlafmodus zu halten. Das Senderetikett umfasst einen Power-Good-Detektor (eine Versorgungsspannungsüberwachung), einen ersten Regler und einen zweiten Regler. Der Power-Good-Detektor enthält ein Power-Good-Latch, einen Ringoszillator und einen asynchronen Zähler. Beim Trennen eines GPIO-Anschlusses von Masse sendet das Power-Good-Latch ein Signal Bias_EN an den Regler. Beim Empfangen des Signals Bias_EN sendet der erste Regler ein Wecksignal an den Ringoszillator, der dann beginnt, die Taktsignale an den asynchronen Zähler zu senden. Wenn die gezählten Taktsignale einen Schwellwert erreichen, sendet der asynchrone Zähler das digitale Power-Good-Signal an die Flipflops. Wenn sich das Etikett im Rücksetzmodus befindet, ist das digitale Power-Good-Signal auch auf Low. Wenn das digitale Power-Good-Signal von Low auf High geht, befindet sich das Etikett außerhalb des Rücksetzmodus.

Description

Priorität
Diese Anmeldung beansprucht die Priorität der vorläufigen US-Patentanmeldung Nr. 62/154,872 mit dem Titel „Power-Good-Detektor für Ultrabreitbandsender mit Hauptgewicht auf niedriger Leistungsaufnahme“, eingereicht am 30. April 2015, die hierdurch in ihrer Gesamtheit durch Verweis hier aufgenommen ist.
Hintergrund
A. Technisches Gebiet
Die vorliegende Erfindung betrifft Signalsender, und genauer, Ultrabreitbandsender (UWB-Sender).
B. Hintergrund der Erfindung
UWB ist eine Funktechnik, die auf einem sehr niedrigen Energieniveau zu Kommunikationen hoher Bandbreite mit kurzer Reichweite verwendet wird, und die einen großen Teil des Funkspektrums nutzt. In jüngster Zeit wurde UWB angewendet, um Zielsensordaten zu erfassen und Zielsensoren mit hoher Präzision zu orten und zu verfolgen. UWB-Kommunikationen bieten viele Vorteile. Zum Beispiel sind UWB-Signale schwieriger zu entdecken als Schmalbandsignale (im Wesentlichen Einzelfrequenzsignale), und somit verursacht auch die Kombination aus breitem Spektrum, niedriger Leistung und extrem kurzen Pulsen viel weniger Störungen bei anderen Vorrichtungen als es herkömmliche Schmalband-Funksysteme tun. Auch ist UWB viel unempfindlicher gegen elektrische Störungen von anderen Vorrichtungen als andere Funktechnik. Somit machen Datenkapazität, Geschwindigkeit, geringe Leistungsanforderungen und Störfestigkeit von UWB dieses als Kommunikationstechnik attraktiv.
Typischerweise beginnt der herkömmliche UWB-Sender, Funkfeuersignale/Pulse auszusenden, unmittelbar nachdem der Benutzer den Sender freigegeben hat. Weiter weist der herkömmliche UWB-Sender keinen elektrischen Bestandteil auf, der ausgestaltet ist, vor dem Beginn des Sendens von Funkfeuersignalen durch den Sender zu überprüfen, ob der interne Chip des UWB-Senders korrekt freigegeben ist. Daher besteht ein starker Bedarf an einer Senderarchitektur, die den Sender vor der Aktivierung/Freigabe in einem Tiefschlafmodus (Modus extrem niedriger Leistungsaufnahme) hält und dem Techniker bei der Aktivierung ermöglicht zu überprüfen, ob der Sender korrekt freigegeben ist, bevor er beginnt, Funkfeuersignale zu senden.
Kurze Beschreibung der Zeichnung
Es ist auf Ausführungsformen der Erfindung Bezug genommen, von denen Beispiele in den beigefügten Figuren dargestellt sein können. Diese Figuren sollen nur veranschaulichend, nicht einschränkend sein. Obwohl die Erfindung allgemein im Kontext dieser Ausführungsformen beschrieben ist, versteht sich, dass nicht beabsichtigt ist, den Schutzbereich der Erfindung auf diese speziellen Ausführungsformen zu beschränken.
1 zeigt ein Blockschaltbild eines beispielhaften UWB-Kommunikationssystems gemäß einer Ausführungsform der vorliegenden Erfindung.
2A und 2B zeigen einen Freigabevorgang eines UWB-Senders gemäß einer Ausführungsform der vorliegenden Erfindung.
3 zeigt die Schaltungstopologie des Power-Good-Detektors (der Versorgungsspannungsüberwachung), der im UWB-Sender in 2A und 2B verwendet ist.
4 zeigt ein beispielhaftes Zeitdiagramm der inneren Schaltung des UWB-Senders in 3 gemäß einer Ausführungsform der vorliegenden Erfindung.
5 zeigt ein beispielhaftes Zeitdiagramm der inneren Schaltung an den inneren Knoten des Power-Good-Detektors in 3 gemäß einer Ausführungsform der vorliegenden Erfindung.
6 zeigt eine beispielhafte Schaltungstopologie des Power-Good-Detektors in 3.
7 zeigt ein beispielhaftes Zeitdiagramm der inneren Schaltung des Power-Good-Detektors in 6 gemäß einer Ausführungsform der vorliegenden Erfindung.
8 zeigt eine beispielhafte Schaltungstopologie des R-Latches in 6.
Genaue Beschreibung der bevorzugten Ausführungsformen
In der folgenden Beschreibung sind zum Zweck der Erläuterung besondere Einzelheiten dargelegt, um für ein Verständnis der Erfindung zu sorgen. Es wird jedoch einem Fachmann offensichtlich sein, dass die Erfindung ohne diese Einzelheiten ausgeführt sein kann. Ein Fachmann wird erkennen, dass unten beschriebene Ausführungsformen der vorliegenden Erfindung in einer Vielfalt von Weisen und unter Verwendung einer Vielfalt von Mitteln ausgeführt werden können. Fachleute werden auch erkennen, dass weitere Modifikationen, Anwendungen und Ausführungsformen in ihren Schutzbereich fallen, ebenso weitere Gebiete, auf denen die Erfindung Nutzen bringen kann. Demgemäß sind die nachstehend beschriebenen Ausführungsformen besondere Ausführungsformen der Erfindung veranschaulichend und sind dazu gedacht, ein Verschleiern der Erfindung zu vermeiden.
Ein Verweis in der Beschreibung auf „eine Ausführungsform“ bedeutet, dass ein besonderes Merkmal, ein Aufbau, eine Eigenschaft oder Funktion, in Verbindung mit der Ausführungsform beschrieben, in mindestens einer Ausführungsform der Erfindung enthalten ist. Das Auftreten des Ausdrucks „in einer Ausführungsform“ oder dergleichen an verschiedenen Stellen in der Beschreibung muss sich nicht unbedingt immer auf dieselbe Ausführungsform beziehen.
Weiter sind Verbindungen zwischen Bauteilen oder zwischen Verfahrensschritten in den Figuren nicht auf Verbindungen beschränkt, die direkt betroffen sind. Stattdessen können in den Figuren dargestellte Verbindungen zwischen Komponenten durch Einfügen von Zwischenkomponenten modifiziert oder anderweitig verändert werden, ohne von den Lehren der vorliegenden Erfindung abzuweichen.
1 zeigt ein Blockschaltbild eines beispielhaften UWB-Kommunikationssystems 100 gemäß einer Ausführungsform der vorliegenden Erfindung. Wie dargestellt, können ein oder mehrere UWB-Sender 106a bis 106c UWB-Signale/Funkfeuersignale 120 zu einem oder mehreren Empfängern 104a bis 104n senden. Die Ausgangssignale von den Empfängern 104a bis 104n können zu einem Schaltmodul 108 übermittelt werden, wie etwa einem Power-Over-Ethernet-Schalter, wobei das Schaltmodul 108 den Datenstrom von den Empfängern 104a bis 104n zu einem Server 110, wie etwa einem Computer, steuern kann. Zum Beispiel kann das Schaltmodul 108 mit dem Server 110 über ein Einzelkabel zum Übermitteln von Daten von und Bereitstellen von elektrischer Leistung an die Empfänger 104a bis 104n gekoppelt sein.
Es ist anzumerken, dass jede geeignete Anzahl von UWB-Sendern in dem System 100 enthalten sein kann. Ebenso ist anzumerken, dass jede geeignete Anzahl von UWB-Empfängern in dem System 100 enthalten sein kann. In Ausführungsformen kann jeder der Sender 106a bis 106c ein Etikett sein, das in der Lage ist, UWB-Signale mit einer voreingestellten Frequenz zu senden. In Ausführungsformen können unter Verwendung der durch die Empfänger 104a bis 104n empfangenen UWB-Signale und der Triangulationstechnik die genauen Orte der Sender 106a bis 106c bestimmt werden.
2A und 2B zeigen einen Freigabevorgang eines UWB-Senders 200 gemäß einer Ausführungsform der vorliegenden Erfindung. Wie dargestellt, enthält der UWB-Sender 200: ein Etikett 204; und eine Stromversorgung 202, wie etwa eine Batterie, um das Etikett 204 mit elektrischer Leistung zu versorgen. (Es ist anzumerken, dass das Etikett 204 eine Stromversorgung aufweisen kann, d.h. der Ausdruck Etikett kann sich gemeinsam auf die Stromversorgung 202 und das Etikett 204 beziehen.) Bevor der Benutzer das Etikett 204 aktiviert/freigibt, kann sich das Etikett 204 in einem Tiefschlafmodus befinden und über einen Allzweck-Eingabe-/Ausgabeanschluss (GPIO-Anschluss) 206 mit Masse 208 verbunden sein, wie in 2A gezeigt. Wenn der GPIO-Anschluss 206 von Masse 208 getrennt ist (d.h. die Verbindung offen ist), wie in 2B gezeigt, kann das Etikett 204 freigegeben sein und beginnen, Funkfeuersignale zu senden, nachdem ein interner Regler mit geringem Spannungsabfall (LDO-Regler) des Etiketts 204 aufgewacht ist.
Es ist anzumerken, dass anders als beim herkömmlichen UWB-Sender der GPIO-Anschluss 206 nach der vorliegenden Erfindung verwendet werden kann, um zu überprüfen, ob die Innenschaltung/der Chip des Etiketts 204 korrekt freigegeben ist. 3 zeigt eine Schaltungstopologie eines Power-Good-Detektors (einer Versorgungsspannungsüberwachung), der im UWB-Sender 200 in 2A und 2B verwendet ist. Wie dargestellt, kann das Etikett 204 durch die Stromversorgung 320, wie etwa eine Batterie, mit Strom versorgt sein, und der GPIO-Anschluss 322 (oder 206) ist vor dem Freigeben mit Masse verbunden. Wenn der Benutzer den GPIO-Anschluss 322 von Masse trennt, werden die elektrischen Bauteile des Etiketts 204 aktiviert, Signale zu empfangen/zu senden.
Wie in 3 dargestellt, kann das Etikett 204 enthalten: einen Power-Good-Detektor (PWR_good_detector) 310; einen ersten Regler 330, wie etwa einen 1,2-V-LDO und Bandgap-Regler, der direkt mit der Stromversorgung 320 verbunden ist und sein Ausgangssignal VDDLDO 350 aussendet (das auf einem voreingestellten Spannungspegel gehalten wird, wie etwa 1,2 Volt); einen zweiten Regler 332, wie etwa einen 1,8-V-LDO und Kippschwingungsoszillator, der direkt mit der Stromversorgung 320 verbunden ist und seinen Ausgangsspannungspegel auf 1,8 Volt hält; und zwei Flipflops 340 und 342. Es ist anzumerken, dass das Etikett 204 weitere geeignete Anzahlen und Arten von elektrischen Bauteilen enthalten kann, die ähnliche Funktionen aufweisen wie der PWR_good_detector 310, die Regler 330 und 332 und die Flipflops 340 und 342. Es ist auch anzumerken, dass die Regler 330 und 332 durch andere Regler ersetzt werden können, die bei anderen Spannungspegeln arbeiten.
Der PWR_good_detector 310 enthält: ein Power-Good-Latch 324; einen Ringoszillator 328; und einen asynchronen Zähler 326. Beim Trennen des GPI-O-Anschlusses 322 von Masse sendet das Power-Good-Latch 324 ein Signal Bias_EN 360 an die Regler 330 und 332 und ein Zählerrücksetzsignal Rst_count 362 an den asynchronen Zähler 326, sodass der asynchrone Zähler den Zählwert des durch den Ringoszillator 328 gesendeten Taktsignals zurücksetzt. Beim Empfangen des Signals Bias_EN 360 erzeugt der erste Regler 330 ein 1,2-V-Ausgangssignal und sendet ein Wecksignal (WKUP) an den Ringoszillator 328. Dann beginnt der Ringoszillator 328, die Taktsignale zum asynchronen Zähler 326 zu senden. Wenn die gezählten Taktsignale einen vorgegebenen Wert oder einen Schwellwert des asynchronen Zählers erreichen, sendet der asynchrone Zähler 326 das digitale Power-Good-Signal (PGOOD_DIG) 364 zu den Flipflops 340 und 342.
Das durch das Power-Good-Latch 324 gesendete Signal Bias_EN 360 gibt auch den zweiten Regler 332 frei, sodass der zweite Regler 332 beginnt, ein Ausgangssignal von 1,8 V zu erzeugen, und ein asynchrones Takt-Ausgangssignal (RCO_CLK) zu den beiden Flipflops 340 und 342 sendet. Unter Verwendung der Eingangssignale PGOOD_DIG und RCO_CLK erzeugt und sendet das Flipflop-Paar 340 und 342 ein digitales Rücksetzbalkensignal (DIG_Rstb). Wenn sich die digitalen Bauteile des Etiketts 204 im Rücksetzmodus befinden, ist das Signal DIG_Rstb auf Low, und das Signal PGOOD_DIG 364 ist auch auf Low. Wenn das Signal PGOOD_DIG 364 von Low auf High geht, geht auch das Signal DIG_Rstb auf High und zeigt damit an, dass die digitalen Bauteile des Etiketts 204 außerhalb des Rücksetzmodus sind.
4 zeigt ein beispielhaftes Zeitdiagramm 400 der inneren Schaltung des UWB-Senders 204 in 3 gemäß einer Ausführungsform der vorliegenden Erfindung. Das Signal Vbatt 402 stellt das am Etikett 204 anliegende Spannungspotential dar. Wenn die Stromversorgung 320 mit dem Etikett 204 verbunden wird, erreicht Vbatt seinen eingeschwungenen Zustand nach einem Übergangszeitraum A. In Ausführungsformen liegt der Zeitabstand A im Bereich von 10 bis 100 ms. Es ist anzumerken, dass die Spannung im eingeschwungenen Zustand und der Übergangszeitraum A je nach Art der Stromversorgung und der Bauteile des Etiketts 204 variieren können.
Das GPIO-Signal 404 stellt das Signal vom GPIO-Anschluss 322 dar. In Ausführungsformen ist das GPIO-Signal 404 das am GPIO-Anschluss 322 gemessene Spannungspotential. Wie oben beschrieben, wird der GPIO-Anschluss 322 für zwei Zwecke verwendet: (1) Der Benutzer gibt das Etikett frei, indem er die Verbindung zwischen dem GPIO-Anschluss und Masse unterbricht, und (2) der Techniker kann das GPIO-Signal auslesen, um zu überprüfen, ob das Etikett korrekt freigegeben ist. Der Zeitabstand B stellt den Zeitabstand zwischen dem Zeitpunkt, wenn das Vbatt-Signal seinen eingeschwungenen Zustand erreicht, und dem Zeitpunkt dar, wenn der Benutzer die Verbindung unterbrechen kann, um das Etikett freizugeben. In Ausführungsformen liegt der Zeitabstand B im Bereich von 2 bis 3 ms.
Das Signal VDDLDO 350 stellt das Ausgangssignal 350 aus dem ersten Regler 330 (1,2-V-LDO und Bandgap-Regler) dar. Das Signal VDDLDO 350 erreicht seinen eingeschwungenen Zustand nach einem Übergangszeitraum. Der Pfeil 420 zeigt den inneren Vorgang des Etiketts 204 an, nachdem der erste Regler 330 seinen eingeschwungenen Zustand erreicht hat. (1) Der erste Regler 330 sendet ein Wecksignal an den Ringoszillator 328, (2) der Ringoszillator 328 beginnt, Taktsignale zum asynchronen Zähler 326 zu senden, und (3) der asynchrone Zähler 326 setzt das Signal PGOOD_DIG 364 auf High, wenn die gezählten Taktsignale einen vorgegebenen Wert oder einen Schwellwert des asynchronen Zählers erreichen. Das Signal PGOOD_DIG 364 ist das Ausgangssignal des asynchronen Zählers 326. Wie oben beschrieben, befinden sich, wenn das Signal PGOOD_DIG 364 auf Low ist, die Bauteile des Etiketts 204 im Rücksetzmodus, d.h. die gesamte digitale Logik bleibt im Rücksetzmodus. In Ausführungsformen beträgt der Zeitabstand E, der der Zeitabstand zwischen dem Freigabepunkt des ersten Reglers und der Setzpunkt des Signals PGOOD_DIG ist, ungefähr 500 µs, wobei der Zeitabstand E erforderlich ist, damit der erste Regler 330 einen Übergangszustand durchlaufen und seinen normalen Betriebsstatus einnehmen kann.
Nach Ablauf eines Zeitabstands, nachdem das Signal PGOOD_DIG 364 auf High gesetzt wurde, geht das Signal GPIO 404 auf Low, d.h. die Spannung am GPIO-Anschluss wird nach unten gezogen, wie durch den Pfeil 422 angezeigt. In 4 veranlasst das schwache Pulldown-Signal des Allzweck-Eingabe-/Ausgabeanschlusses (GPIO_weak_PLD) 410 das Signal GPIO 404, von High auf Low zu wechseln. In Ausführungsformen kann ein GPIO im Power-Good-Detektor 310 enthalten sein, wie in Verbindung mit 6 beschrieben.
Das Signal GPIO_weak_PLD 410 zeigt an, dass das Etikett 204 vollständig freigegeben ist. Daher kann nach Ablauf eines vorgegebene Zeitabstands C der GPIO-Anschluss 322 für andere Zwecke verwendet werden als für das Überprüfen, ob der Freigabevorgang korrekt abgeschlossen ist, d.h. der GPIO-Anschluss 322 kann während des Zeitraums D beispielsweise zum Prüfen des Betriebsstatus des Etiketts 204 verwendet werden. In Ausführungsformen beträgt der Zeitraum C ungefähr 5 ms.
5 zeigt ein beispielhaftes Zeitdiagramm 500 der inneren Schaltung des Power-Good-Detektors in 3 gemäß einer Ausführungsform der vorliegenden Erfindung. Das Signal Bias_EN 360 wird durch das Power-Good-Latch 324 gesendet, um den ersten und den zweiten Regler 330 und 332 freizugeben. Das Signal Zählerrücksetzen (Rst_Count) 362 wird durch das Power-Good-Latch 324 zum asynchronen Zähler 326 gesendet, um das Zählen des Taktsignals zurückzusetzen. Das Signal VDDLDO 350 ist das Ausgangssignal vom ersten Regler 330 (1,2-V-LDO und Bandgap-Regler) und wird verwendet, um Taktgeber und andere Bauteile des Etiketts 204 mit Strom zu versorgen. Wie durch den Pfeil 520 angezeigt, gibt das Signal Bias_EN 360 den ersten Regler 330 frei, sodass der erste Regler beginnt, das Ausgangssignal bei einem vorgegebenen Spannungspegel zu erzeugen, wie etwa 1,2 V. Das Signal RING_OSC 508 ist das Ausgangssignal vom Ringoszillator 328. Das Signal PGOOD_DIG 364 bezieht sich auf die Ausgangssignale des asynchronen Zählers 326. Wie durch den Pfeil 532 angezeigt, setzt der asynchrone Zähler 326 das Signal PGOOD_DIG 364 auf High, wenn die gezählten Taktsignale während des Zeitraums 530 einen vorgegebenen Wert oder einen Schwellwert des asynchronen Zählers erreichen.
6 zeigt eine beispielhafte Schaltungstopologie des Power-Good-Detektors 310 in 3. Wie dargestellt, entsprechen der Ringoszillator 630 und der asynchrone Zähler 632 dem Ringoszillator 328 bzw. dem asynchronen Zähler 326. Der Ringoszillator 630 und der asynchrone Zähler 632 können als ein Zeitgeber dienen, der über einen vorgegebenen Zeitraum (740 in 7) zählt, bevor ein Signal gesendet wird (wie durch den Pfeil 730 in 7 angezeigt), um den Status das Signals PGOOD_INT 614 zu ändern. Der GPIO 602 ändert das GPIO-Signal 605 (das dem GPIO-Signal 404 in 4 entspricht) von High nach Low, wenn das Etikett 300 freigegeben wird, wobei das Signal GPIO_weak_PLD 410 in 4 das Setzen des GPIO-Signals auf einen Low-Zustand darstellt. Das Signal Bias_EN 606 entspricht dem Signal Bias_EN 360 in 3.
Es ist anzumerken, dass der PWR_good_detector 600 zwei Verzögerungsschaltungen 607 und 608 enthält, wobei gewöhnlichen Fachleuten offensichtlich sein sollte, dass die Verzögerungszeiträume der beiden Verzögerungsschaltungen 607 und 608 auf beliebige geeignete Werte eingestellt sein können. Die Verzögerungsschaltung 608 sendet ein Ausgangssignal, PGOOD_DIG 618, das dem PGOOD_DIG 364 in 5 entspricht.
Während des Batteriespannungs-Hochfahrens kann der Knoten 676 durch den Transistor 672, der ein NMOS-Transistor mit niedrigem Schwellwert sein kann, auf die Massespannung (0 Volt) getrieben sein. Der Knoten 670 kann während des Batterie-Hochfahrens aufgeladen werden, und das 3-Eingangs-NAND kann sicherstellen, dass der Knoten 670 zur Versorgungsspannung hochgezogen wird. Ein Herunterziehen der Spannung am Knoten 676 kann sicherstellen, dass das R-Latch 604 keinen falschen Trigger sieht.
7 zeigt ein beispielhaftes Zeitdiagramm 700 der inneren Schaltung des PWR_good_detectors 310 in 6 gemäß einer Ausführungsform der vorliegenden Erfindung. Wie dargestellt, stellt das Signal Vbatt 702 das an den PWR_good_detector 310 angelegte Spannungspotential dar und entspricht dem Signal Vbatt 402 in 4. Das Signal 1,2 V LDO 714 und das Signal RING_OSC 716 stellen die Ausgangssignale vom ersten Regler (1,2-V-LDO und Bandgap) 330 bzw. vom Ringoszillator 328 in 3 dar. Das Signal GPIO 605, das Signal PGOOD_INT (Power-Good-Interrupt) 614, das Signal PGb 616 und das Signal Bias_EN 606 sind die Ausgangssignale von GPIO 602, R-Latch 604, Inverter 648 bzw. ODER-Gatter 642. Das Signal EN_Pulse 612 stellt das Signal am Knoten 676 dar, wobei der Knoten mit dem PMOS-Transistor (p-Metall-Oxid-Halbleiter-Transistor) 674 und dem NMOS-Transistor 672 mit niedrigem Schwellwert gekoppelt ist.
Die Pfeile 722, 724, 726 und 728 zeigen den Signalfluss unter den entsprechenden Bauteilen des PWR_good_detectors 310 an. Zum Beispiel zeigt der Pfeil 724 an, dass eine Zustandsänderung im Signal EN_Pulse 612 eine Zustandsänderung im Signal Bias_EN 606 bewirkt. Somit stellt der Zeitabstand zwischen dem Anfangs- und dem Endpunkt des Pfeils 724 die Zeit dar, damit das R-Latch 604, der Verstärker 641 und das ODER-Gatter 642 das Signal Bias_EN 606 als Reaktion auf die Zustandsänderung des Signals EN_Pulse 612 auf High setzen. Ebenso zeigen die Pfeile 730, 732 und 734 den Signalfluss unter den entsprechenden Bauteilen des PWR_good_detectors 310 an. Zum Beispiel stellt der Zeitabstand zwischen dem Anfangs- und dem Endpunkt des Pfeils 732 die Zeit dar, damit der Verstärker 646, die Verzögerungsschaltung 607 und der Inverter 648 das Signal PGb 616 als Reaktion auf die Zustandsänderung des Signals PGOOD_INT 614 auf Low setzen.
8 zeigt eine beispielhafte Schaltungstopologie des R-Latches 604 in 6. Wie in 8 gezeigt, enthält das R-Latch 604: einen Leckstrom (ILEAK) 840, der den Leckstrom durch die Transistoren 804 und 832 darstellt; eine Leckstrom-Kompensationseinheit 812, die einen NMOS-Transistor (n-Metall-Oxid-Halbleiter-Transistor) in einer tiefen N-Wanne 806 und eine Diode 808 aufweist und in der Lage ist, den Leckstrom 840 zu kompensieren; einen NMOS-Transistor in einer tiefen N-Wanne 804; einen Metall-Oxid-Halbleiter-Feldeffekttransistor (MOSFET) 802; einen Kondensator 810; Inverter 820 und 822; und drei Transistoren 830, 832 und 824, wobei der Transistor 824 ein Transistor mit niedriger Schwellspannung ist. Das R-Latch 604 empfängt zwei Eingangssignale EN_Pulse 612 und PG_Pulse 640 und sendet das Signal PGOOD_INT 614.
In Ausführungsformen ist das R-Latch 604 ein Latch mit positiver Rückkopplung und erwacht in einem bekannten Zustand, d.h. der Knoten 860 befindet sich beim Anlegen von Vbatt an den PWR_Good_Detector 310 bei der Spannung der Stromversorgung, Vbatt, wobei dieses Merkmal durch den Kondensator 810 ausgeführt wird.
Das R-Latch 604 kann immun gegen den Leckstrom 840 sein, da die Leckstrom-Kompensationseinheit 812 den Leckstrom kompensieren kann. In Ausführungsformen kann der Leckstrom am Transistor 804 minimiert sein, da er in eine tiefe N-Wanne gesetzt ist und der Hauptmassenknoten für die P-Hauptmasse direkt mit der Source gekoppelt ist, sodass die Source des Transistors 804 beim Einschalten auch auf den Pegel nahe der Versorgungsspannung, wie etwa Vbatt, aufgeladen wird.
Auch kann der Transistor 824 mit niedriger Schwellspannung die Schaltpunktstreuung der Inverter 820 und 822 kompensieren, sodass das R-Latch 604 immun gegen die Inverter-Schaltpunktstreuung sein kann.
Ein Fachmann wird auch erkennen, dass verschiedene Ausführungsformen für Ultrabreitbandsender (UWB-Sender) ausgeführt werden können. Die vorstehende Beschreibung der Erfindung wurde zu Zwecken der Deutlichkeit und des Verständnisses verfasst. Sie soll die Erfindung nicht auf die genaue offenbarte Form einschränken. Verschiedene Modifikationen können innerhalb des Umfangs und der Äquivalenz der angefügten Ansprüche möglich sein.

Claims

Ultrabreitbandsender-(UWB-Sender-)Etikett, umfassend: ein über einen Anschluss mit Masse gekoppeltes Latch, wobei das Latch ein Vorspannungs-Freigabesignal und ein Rücksetz-Zählsignal sendet, nachdem der Anschluss von Masse getrennt wurde; einen ersten, mit dem Latch gekoppelten Regler, wobei der erste Regler das Vorspannungs-Freigabesignal empfängt und ein Wecksignal sendet; einen mit dem ersten Regler gekoppelten Oszillator, wobei der Oszillator das Wecksignal empfängt und mindestens ein Taktsignal sendet; und einen mit dem Latch und dem Oszillator gekoppelten Zähler, wobei der Zähler das mindestens eine Taktsignal zählt, und wenn das mindestens eine Taktsignal einen Schwellwert erreicht, der Zähler ein Signal sendet, um das UWB-Senderetikett freizugeben.
UWB-Senderetikett nach Anspruch 1, weiter umfassend einen zweiten, mit dem Latch gekoppelten Regler, wobei der zweite Regler das Vorspannungs-Freigabesignal empfängt und ein asynchrones Takt-Ausgangssignal sendet.
UWB-Senderetikett nach Anspruch 2, weiter umfassend mindestens ein Flipflop, gekoppelt mit dem Zähler und dem zweiten Regler, wobei das mindestens eine Flipflop sowohl das asynchrone Takt-Ausgangssignal als auch das digitale Power-Good-Signal empfängt und ein digitales Rücksetzbalkensignal erzeugt.
UWB-Senderetikett nach Anspruch 3, wobei, wenn das vom Zähler gesendete Signal und das digitale Rücksetzbalkensignal auf Low sind, sich das UWB-Senderetikett in einem Rücksetzmodus befindet, wobei, wenn das vom Zähler gesendete Signal von Low auf High geht, das digitale Rücksetzbalkensignal auf High geht und indiziert, dass sich das UWB-Senderetikett außerhalb des Rücksetzmodus befindet.
UWB-Senderetikett nach Anspruch 2, wobei der zweite Regler ein 1,8-V-Regler mit geringem Spannungsabfall (LDO-Regler) und Kippschwingungsoszillator ist.
UWB-Senderetikett nach Anspruch 1, wobei der erste Regler ein 1,2-V-Regler mit geringem Spannungsabfall (LDO-Regler) und Bandgap-Oszillator ist.
UWB-Senderetikett nach Anspruch 1, wobei der Zähler das mindestens eine Taktsignal über einen voreingestellten Zeitraum zählt.
UWB-Senderetikett nach Anspruch 1, weiter umfassend mindestens eine Verzögerungsschaltung, gekoppelt mit dem Zähler, um das vom Zähler gesendete Signal zu verarbeiten.
Verfahren zum Freigeben eines Ultrabreitbandsender-(UWB-Sender-)Etiketts, umfassend: Senden eines Vorspannungs-Freigabesignals von einem über einen Anschluss mit Masse verbundenen Latch, wenn der Anschluss von Masse getrennt wird; Empfangen des Vorspannungs-Freigabesignals an einem mit dem Latch gekoppelten ersten Regler und Senden eines Wecksignals von dem ersten Regler; Empfangen des Wecksignals an einem Oszillator und Senden mindestens eines Taktsignals von dem Oszillator; Empfangen und Zählen des mindestens eines Taktsignals an einem Zähler; und Sendes eines Signals von dem Zähler, um das UWB-Sender-Etikett freizugeben, wenn das mindestens eine Taktsignal einen Schwellwert erreicht.
Verfahren nach Anspruch 9, weiter umfassend das Empfangen des Vorspannungs-Freigabesignals an einem zweiten, mit dem Latch gekoppelten Regler und das Senden eines asynchronen Takt-Ausgangssignals von dem zweiten Regler.
Verfahren nach Anspruch 10, weiter umfassend das Empfangen sowohl des asynchronen Takt-Ausgangssignals als auch des von dem Zähler gesendeten Signals an einem sowohl mit dem Zähler als auch dem zweiten Regler gekoppelten Flipflop und das Erzeugen eines digitalen Rücksetzbalkensignals von dem Flipflop.
Verfahren nach Anspruch 9, wobei das mindestens eine Taktsignal innerhalb eines voreingestellten Zeitraums gezählt wird.
Verfahren nach Anspruch 9, weiter umfassend das Herunterziehen des Anschlusses unter Verwendung eines schwachen Pull-Down-Signals nach einem Zeitraum, wenn das vom Zähler gesendete Signal auf High ist.
Verfahren nach Anspruch 13, wobei das schwache Pull-Down-Signal indiziert, dass das UWB-Senderetikett vollständig freigegeben ist.
Detektor zum Freigeben eines Ultrabreitbandsender-(UWB-Sender-)Etiketts, umfassend: einen mit Masse gekoppelten Anschluss, wobei das Abtrennen des Anschlusses von Masse ein Freigabepulssignal freigibt; einen Oszillator und einen Zähler, der das Freigabepulssignal empfängt und ein Pulssignal sendet; ein mit dem Oszillator und dem Zähler gekoppeltes R-Latch, wobei das R-Latch das Freigabepulssignal und das Pulssignal von dem Zähler empfängt und ein Interruptsignal sendet; und ein Logikgatter, das das Pulssignal und das Interruptsignal empfängt, um ein Vorspannungs-Freigabesignal zum Freigeben des UWB-Senderetiketts auszugeben.
Detektor nach Anspruch 15, wobei das Logikgatter ein ODER-Gatter ist.
Detektor nach Anspruch 15, weiter umfassend mindestens eine mit dem R-Latch gekoppelte Verzögerungsschaltung, um das Interruptsignal zu verarbeiten und ein Ausgangssignal zum Freigeben des UWB-Senderetiketts zu erzeugen.
Detektor nach Anspruch 17, wobei das Freigabepulssignal das Signal an einem mit einem PMOS-Transistor und einem NMOS-Transistor mit niedrigem Schwellwert gekoppelten Knoten ist, wobei der PMOS-Transistor mit einer Stromversorgungsquelle gekoppelt ist und der NMOS-Transistor mit niedrigem Schwellwert mit Masse gekoppelt ist.
Detektor nach Anspruch 15, wobei das R-Latch das Freigabepulssignal über einen NMOS in einer tiefen N-Wanne empfängt und das Pulssignal über einen Metall-Oxid-Halbleiter-Feldeffekttransistor (MOSFET) empfängt.
Detektor nach Anspruch 19, wobei das R-Latch weiter eine mit dem NMOS in einer tiefen N-Wanne gekoppelte Leckstrom-Kompensationseinheit umfasst, wobei die Leckstrom-Kompensationseinheit den Leckstrom durch den NMOS in der tiefen N-Wanne kompensiert.