DE112016000148B4

DE112016000148B4 - Neuromorpher Speicherschaltkreis sowie zugehöriges Verfahren, Computerprogrammprodukt und Computerprogramm

Info

Publication number: DE112016000148B4
Application number: DE112016000148.7T
Authority: DE
Inventors: Sangbum Kim; Chung Hon Lam
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 2015-01-14
Filing date: 2016-01-05
Publication date: 2021-05-20
Anticipated expiration: 2036-01-06
Also published as: DE112016000148T5; US9830982B2; GB2548762A; WO2016113643A1; JP6591548B2; US20160203400A1; CN107111783B; JP2018508922A; GB201710319D0; US20160203858A1; CN107111783A; US9830981B2; GB2548762B

Abstract

Neuromorpher Speicherschaltkreis (102; 502) umfassend:ein programmierbares resistives Speicherelement (108; 508),eine leitfähige Axon-Leaky-Integrate-and-Fire (LIF)-Leitung (116; 516; 712), welche dazu ausgebildet ist, einen Axon-LIF-Puls zu übertragen,eine leitfähige Dendriten-LIF-Leitung (110; 514; 706), welche dazu ausgebildet ist, mit der Zeit eine Dendriten-LIF-Ladung aufzubauen,einen ersten Transistor (104; 510; 704), welcher elektrisch an die Dendriten-LIF-Leitung und das programmierbare resistive Speicherelement gekoppelt ist, wobei der erste Transistor einen Entladungsweg für die Dendriten-LIF-Ladung durch das programmierbare resistive Speicherelement bereitstellt, falls die Axon-LIF-Verbindung den Axon-LIF-Puls überträgt,eine leitfähige Axon-Spike-Timing-Dependent-Plasticity (STDP)-Leitung (122; 518; 716), welche dazu ausgebildet ist, einen Axon-STDP-Puls (402) zu übertragen, wobei der Axon-STDP-Puls länger als der Axon-LIF-Puls ist,eine leitfähige Dendriten-STDP-Leitung (118; 522), welche dazu ausgebildet ist, einen Dendriten-STDP-Puls zu übertragen, nachdem die Spannung an der Dendriten-LIF-Leitung unter eine Grenzspannung gefallen ist, undeinen zweiten Transistor (106; 512; 714), welcher elektrisch an die Axon-STDP-Leitung und das programmierbare resistive Speicherelement gekoppelt ist, wobei der zweite Transistor einen elektrischen Weg für den Dendriten-STDP-Puls durch das programmierbare resistive Speicherelement bereitstellt, falls die Axon-STDP-Leitung den Axon-STDP-Puls überträgt.

Description

Technisches Feld
Die Erfindung betrifft im Allgemeinen Speicherschaltkreise und im Speziellen neuromorphe Speicherschaltkreise für neuromorphe Anwendungen.
Technischer Hintergrund
Der Begriff „Neuron“ wurde 1891 geprägt von Heinrich Wilhelm Gottfried von Waldeyer-Hartz, um diskrete Informationen verarbeitende Einheiten des Gehirns zu beschreiben. 1897 wurden die Verbindungen zwischen zwei Neuronen von Sir Charles Sherrington „Synapsen“ genannt. Informationen fließen nur in eine Richtung durch eine Synapse, sodass man von einem „präsynaptischen“ und einer „postsynaptischen“ Neuron spricht. Die Neuronen emittieren „Spitzen“ (Englisch: spike), die an die Synapsen übertragen werden, zu denen das Neuron präsynaptisch ist, wenn die Neuronen durch einen hinreichenden Eingang über die Synapsen angeregt werden.
Es wird theoretisiert, dass Erfahrungen als Leitfähigkeit der Synapsen im Gehirn festgehalten werden. Die synaptische Leitfähigkeit ändert sich mit der Zeit als Funktion der relativen Spitzenzeiten von präsynaptischen und postsynaptischen Neuronen. Die Leitfähigkeit einer Synapse erhöht sich, wenn ein postsynaptisches Neuron nach einem präsynaptischen Neuron auslöst und erniedrigt sich, wenn die Reihen folge der Auslösungen umgekehrt ist. Ferner hängt die Änderung von der präzisen Verzögerung zwischen den beiden Ereignissen ab, sodass gilt, je größer die Verzögerung ist desto kleiner ist die Änderung.
Neuromorphe Systeme, auch bekannt als künstliche neuronale Netzwerke, sind verarbeitende Systeme, die elektronischen Systemen erlauben, im Prinzip analog zu einem biologischen Gehirn zu funktionieren. Neuromorphe Systeme verwenden im Allgemeinen nicht das traditionelle digitale Modell der Manipulation von Nullen und Einsen. Stattdessen erschaffen neuromorphe Systeme Verbindungen zwischen verarbeitenden Elementen, die ungefähr ähnlich zu Neuronen eines biologischen Gehirns funktionieren. Neuromorphe Systeme können verschiedene elektronische Schaltkreise umfassen, die biologische Neuronen modellieren.
Deshalb besteht ein Bedarf in der Technik, sich mit dem oben genannten Problem zu befassen.
Die US 2015 / 0 006 455 A1 betrifft eine Schaltung zur Implementierung eines künstlichen Neurons. Die Schaltung umfasst: einen Integrator für ein Eingangssignal, um ein Spannungssignal zu erzeugen; einen Signalgenerator, der mit dem Ausgang des Integrators verbunden ist und zwei Ausgangssignale erzeugt, wenn die Spannung bei oder über einer vorbestimmten Spannung liegt, ein erstes Signal für einen Ausgangsimpuls des Neurons und ein zweites Signal für einen Steuerimpuls; einen Widerstandsspeicher, der zwei Anschlüsse umfasst, die in einer Zeit, die einer für den Speicher spezifischen statistischen Verteilung folgt, von einem hohen zu einem niedrigen Widerstandszustand umschalten, wobei ein erster Anschluss mit dem Ausgang des Integrators verbunden ist; einen Transistor, der mit einem Zweig auf Nullpotential mit einem zweiten Anschluss des Widerstandsspeichers verbunden ist, der durch das zweite Ausgangssignal so gesteuert wird, dass bei Vorhandensein eines Spannungsimpulses der Widerstandsspeicher von seinem hochohmigen Zustand in seinen niederohmigen Zustand umschaltet, um die Spannung zu senken.
Die US 2014 / 0 358 834 A1 betrifft eine Synapsenschaltung zum Ausführen von Spike-Timing-Dependent-Plasticity-Operation. Die Synapsenschaltung beinhaltet einen Memristor mit einem Widerstandswert, einen Transistor, der mit dem Memristor verbunden ist, und der Transistor ist so konfiguriert, dass er mindestens zwei Eingangssignale empfängt. Der Widerstandswert des Memristors wird auf Grundlage einer Zeitdifferenz zwischen den mindestens zwei vom Transistor empfangenen Eingangssignalen geändert.
Die US 2012 / 0 084 241 A1 betrifft ein neuromorphes Netzwerk zur Erzeugung von Spike-Timing-Dependent-Plasticity. Das neuromorphe Netzwerk beinhaltet eine Vielzahl von elektronischen Neuronen und eine Verbindungsschaltung gekoppelt, um die Vielzahl von elektronischen Neuronen miteinander zu verbinden. Die Verbindungsschaltung beinhaltet eine Vielzahl von synaptischen Geräten zur Verbindung der elektronischen Neuronen über Axonpfade, Dendritenpfade und Membranpfade. Jedes synaptische Gerät umfasst einen Widerstand mit variablem Zustand und ein Transistorgerät mit einem Gate-Anschluss, einem Source-Anschluss und einem Drain-Anschluss, wobei der Drain-Anschluss in Reihe mit einem ersten Anschluss des Widerstands mit variablem Zustand verbunden ist. Der Source-Anschluss des Transistorgeräts ist mit einem Axonpfad verbunden, der Gate-Anschluss des Transistorgeräts ist mit einem Membranpfad verbunden und ein zweiter Anschluss des Widerstands mit variablem Zustand ist mit einem Dendritenpfad verbunden, so dass jedes synaptische Gerät zwischen einem ersten Axonpfad und einem ersten Dendritenpfad und zwischen einem ersten Membranpfad und dem ersten Dendritenpfad gekoppelt ist.
Die US 8 589 320 B2 betrifft eine neuromorphe Schaltung, aufweisend: einen ersten Feldeffekttransistor in einer ersten Diodenkonfiguration, durch welche eine elektrische Verbindung zwischen einer ersten Gate-Zone und einer ersten Drain-Zone des ersten Feldeffekttransistors aufgebaut wird; einen zweiten Feldeffekttransistor in einer zweiten Diodenkonfiguration, durch welche eine elektrische Verbindung zwischen einer zweiten Gate-Zone und einer zweiten Drain-Zone des zweiten Feldeffekttransistors aufgebaut wird; ein Material veränderbaren Widerstands, welches sowohl mit der ersten Drain-Zone als auch mit der zweiten Drain-Zone elektrisch verbunden ist, wobei das Material veränderbaren Widerstands als ein programmierbarer Widerstandswert dient; einen ersten Knotenpunkt, welcher mit dem Material veränderbaren Widerstands elektrisch verbunden ist und einen ersten Verbindungspunkt zu einem Ausgang einer Neuronenschaltung bereitstellt; und einen zweiten Knotenpunkt, welcher mit dem Material veränderbaren Widerstands elektrisch verbunden ist und einen zweiten Verbindungspunkt zu dem Ausgang der Neuronenschaltung bereitstellt.
Kurze Zusammenfassung
In einem ersten Aspekt stellt die vorliegende Erfindung einen neuromorphen Speicherschaltkreis bereit, welcher umfasst: ein programmierbares resistives Speicherelement; eine leitfähige Axon-Leaky-Integrate-and-Fire (LIF)-Leitung, welche dazu konfiguriert ist, einen Axon-LIF-Puls zu übertragen; eine leitfähige Dendriten-LIF-Leitung, welche dazu konfiguriert ist, mit der Zeit eine Dendriten-LIF-Ladung aufzubauen; ein erster Transistor, welcher elektrisch an die Dendriten-LIF-Leitung und das programmierbare resistive Speicherelement gekoppelt ist, wobei der erste Transistor einen Entladungsweg für die Dendriten-LIF-Ladung durch das programmierbare resistive Speicherelement bereitstellt, wenn die Axon-LIF-Leitung den A-xon-LIF-Puls überträgt; eine leitfähige Axon-Spike-Timing-Dependent-Plasticity (STDP)-Leitung, welche dazu konfiguriert ist, einen Axon-STDP-Puls zu übertragen, wobei der STDP-Puls länger als der Axon-LIF-Puls ist; eine leitfähige Dendriten-STDP-Leitung, welche dazu konfiguriert ist, einen Dendriten-STDP-Puls zu übertragen, nachdem die Spannung an der Dendriten-STDP-Leitung unter eine GrenzSpannung gefallen ist; und einen zweiten Transistor, welcher elektrisch an die Axon-STDP-Leitung und das programmierbare resistive Speicherelement gekoppelt ist, wobei der zweite Transistor einen elektrischen Weg für den Dendriten-STDP-Puls durch das programmierbare resistive Speicherelement bereitstellt, wenn die Axon-STDP-Leitung den Axon-STDP-Puls überträgt.
In einem weiteren Aspekt stellt die vorliegende Erfindung ein Verfahren zum Betreiben eines neuromorphen Speicherschaltkreises bereit, wobei das Verfahren umfasst: Ansammeln einer Dendriten-Leaky-Integrate-and-Fire (LIF)-Ladung mit der Zeit auf einer leitfähigen Dendriten-LIF-Leitung, Übertragen eines Axon-LIF-Pulses über eine leitfähige Axon-LIF-Leitung; Anschalten eines LIF-Transistors durch den Axon-LIF-Puls, sodass der LIF-Transistor einen Entladungsweg für die Dendriten-LIF-Ladung durch das programmierbare resistive Speicherelement bereitstellt, wenn die Axon-LIF-Leitung den Axon-LIF-Puls überträgt; Übertragen eines Dendriten-Spike-Timing-Dependent-Plasticity (STDP)-Pulses, falls die Spannung an der Dendriten-LIF-Leitung unter eine Grenzspannung fällt; Übertragen eines Axon-STDP-Pulses auf einer leitfähigen Axon-STDP-Leitung; Anschalten eines STDP-Transistors durch den Axon-STDP-Puls, wobei der STDP-Transistor einen elektrischen Weg für den Dendriten-STDP-Puls durch das programmierbare resistive Speicherelement bereitstellt, wenn die Axon-STDP-Leitung den Axon-STDP-Puls überträgt.
In einem weiteren Aspekt stellt die vorliegende Erfindung ein Computerprogrammprodukt für den Betrieb einer neuromorphen Speichereinheit bereit, wobei das Computerprogrammprodukt ein computerlesbares Speichermedium umfasst, welches, lesbar durch einen ausführenden Schaltkreis ist und Informationen für die Ausführung durch den ausführenden Schaltkreis zur Ausführung eines Verfahrens zur Ausführung der Schritte der Erfindung, speichert.
In einem weiteren Aspekt stellt die vorliegende Erfindung ein Computerprogramm bereit, welches auf einem computerlesbaren Speichermedium gespeichert und in dem internen Speicher eines digitalen Computers ladbar ist, welches Softwarecodeteile umfasst, die, wenn das Programm durch einen Computer ausgeführt wird, die Schritte der Erfindung ausführen.
Dementsprechend betrifft eine beispielhafte Ausführungsform der vorliegenden Erfindung einen neuromorphen Speicherschaltkreis. Der neuromorphe Speicherschaltkreis umfasst eine programmierbares resistives Speicherelement, eine leitfähige Axon-Leaky-Integrate-and-Fire (LIF)-Leitung, welche dazu konfiguriert ist, einen Axon-LIF-Puls zu übertragen, und eine leitende Dendriten-LIF-Leitung, welche dazu konfiguriert ist, mit der Zeit eine Dendriten-LlF-Ladung aufzubauen. Ein erster Transistor ist elektrisch an die Dendriten-LIF-Leitung und das programmierbare resistive Speicherelement gekoppelt. Der erste Transistor stellt einen Entladungsweg für die Dendriten-LIF-Ladung durch das programmierbare resistive Speicherelement bereit, wenn die Axon-LIF-Leitung den Axon-LIF-Puls überträgt. Eine leitfähige A-xon-Spike-Timing-Dependent-Plasticity (STDP)-Leitung ist dazu konfiguriert, einen Axon-STDP-Puls zu übertragen. Der Axon-STDP-Puls ist länger als der Axon-LIF-Puls. Eine leitfähige Dendriten-STDP-Leitung ist dazu konfiguriert, einen Dendriten-STDP-Puls zu übertragen, nachdem die Spannung an der Dendriten-LIF-Leitung unter eine Grenzspannung gefallen ist. Ein zweiter Transistor ist elektrisch an die Axon-STDP-Leitung und das programmierbare resistive Speicherelement gekoppelt. Der zweite Transistor stellt einen elektrischen Weg für den Dendriten-STDP-Puls durch das programmierbare resistive Speicherelement bereit, wenn die Axon-STDP-Leitung den Axon-STDP-Puls überträgt.
Eine weitere beispielhafte Ausführungsform der vorliegenden Erfindung ist eine neuromorpher Speicherschaltkreis, welcher ein Speicherzellenarray umfasst. Jede Speicherzelle in dem Speicherzellenarray umfasst ein programmierbares resistives Speicherelement, eine leitfähige Axon-STDP-Leitung, welche dazu konfiguriert ist, einen Axon-STDP-Puls zu übertragen, und eine leitende Dendriten-LIF-Leitung, welche dazu konfiguriert ist, mit der Zeit eine Dendriten-LIF-Ladung aufzubauen. Die Axon-LIF-Leitung ist elektrisch an eine Spalte aus Speicherzellen in dem Speicherzellenarray gekoppelt. Die Dendriten-LIF-Leitung ist elektrisch an eine Zeile aus Speicherzellen in dem Speicherzellenarray gekoppelt. Ein erster Transistor wird elektrisch an die Dendriten-LIF-Leitung und das programmierbare resistive Speicherelement gekoppelt. Der erste Transistor stellt einen Entladungsweg für die Dendriten-LIF-Ladung durch das programmierbare resistive Speicherelement bereit, wenn die Axon-STDP-Leitung den Axon-LIF-Puls überträgt. Eine leitfähige Axon-STDP-Leitung ist dazu konfiguriert, einen Axon-STDP-Puls zu übertragen, und einen leitfähige Dendriten-STDP-Leitung ist dazu konfiguriert, einen Dendriten-STDP-Puls zu übertragen, nachdem die Dendriten-LIF-Ladung unter eine Grenzspannung gefallen ist. Der Axon-STDP-Puls ist länger als der Axon-STDP-Puls. Ferner ist die Axon-STDP-Leitung elektrisch an eine Spalte aus Speicherzellen in dem Speicherzellenarray gekoppelt und die Dendriten-STDP-Puls ist elektrisch an eine Zeile aus Speicherzellen in dem Speicherzellenarray gekoppelt. Ein zweiter Transistor ist elektrisch an die Axon-STDP-Leitung und das programmierbare resistive Speicherelement gekoppelt. Der zweite Transistor stellt einen elektrischen Weg für den Dendriten-STDP-Puls durch das programmierbare resistive Speicherelement bereit, wenn die Axon-STDP-Leitung den Axon-STDP-Puls überträgt.
Ein weiterer beispielhafter Aspekt der vorliegenden Erfindung betrifft ein Verfahren zum Betrieb eines neuromorphen Speicherschaltkreises. Das Verfahren umfasst das Ansammeln einer Dendriten-LIF-Ladung mit der Zeit auf einer leitfähigen Dendriten-LIF-Leitung. Eine erste Übertragungsoperation überträgt einen Axon-LIF-Puls auf einer leitfähigen Axon-LIF-Leitung. Eine erste Schaltoperation schaltet einen LIF-Transistor durch den Axon-LIF-Puls an, sodass der LIF-Transistor einen Entladungsweg für die Dendriten-LIF-Ladung durch ein programmierbares resistives Speicherelement bereitstellt, wenn die Axon-LIF-Leitung den Axon-LIF-Puls überträgt. Eine zweite Übertragungsoperation überträgt einen Dendriten-STDP-Puls, falls die Dendriten-LIF-Ladung unter einen Grenzwert fällt. Eine dritte Übertragungsoperation überträgt einen STDP-Puls auf einer leitfähigen Axon-STDP-Leitung. Eine zweite Schaltoperation schaltet einen STDP-Transistor durch den A-xon-STDP-Puls an. Der STDP-Transistor stellt einen elektrischen Weg für den Dendriten-STDP-Puls durch das programmierbare resistive Speicherelement bereit, wenn die Axon-STDP-Leitung den Axon-STDP-Puls überträgt.
Figurenliste
Die vorliegende Erfindung wird im Folgenden beispielhaft und mit Bezug auf bevorzugte Ausführungsformen mit den folgenden Figuren beschrieben:

1 zeigt einen 2-Transistor-1-Widerstand (2T-1R)-Speicherschaltkreis, beschrieben durch eine Ausführungsform der vorliegenden Erfindung, in welcher eine bevorzugte Ausführungsform implementiert sein kann;
2 zeigt einen Entladungsweg für eine Dendriten-LIF-Ladung durch ein programmierbares resistives Speicherelement zur Erde, wenn an der Axon-LIF-Leitung ein Axon-LIF-Puls übertragen wird, in welcher eine bevorzugte Ausführungsform der Erfindung implementiert sein kann;
3 zeigt einen elektrischen Weg für einen Dendriten-STDP-Puls durch das programmierbare resistive Speicherelement zur Erde, wenn eine Axon-STDP-Leitung einen Axon-STDP-Puls überträgt, in welcher eine bevorzugte Ausführungsform der Erfindung implementiert werden kann;
4 zeigt eine Dendriten-LIF-Leitung (V_post), welche zu einem Zeitpunkt (t_post) unter eine Grenzspannung (120) fällt, in welcher eine bevorzugte Ausführungsform der vorliegenden Erfindung implementiert werden kann;
5 zeigt eine Ausführungsform eines neuromorphen Speicherschaltkreises, mit einer Speicherarraystruktur, wie durch die vorliegende Erfindung beschrieben, in welcher eine bevorzugte Ausführungsform der vorliegenden Erfindung implementiert werden kann;
6 zeigt eine Ausführungsform eines neuromorphen Speicherschaltkreises mit einer Vielzahl von Dendriten-Treibern und Axon-Treibern, wie durch die vorliegende Erfindung beschrieben, in welcher eine bevorzugte Ausführungsform der vorliegenden Erfindung implementiert werden kann;
7 zeigt eine Ausführungsform einer 3-Transistor-1-Widerstand (3T-1R)-Einheitsspeicherzelle, wie beschrieben durch die vorliegende Erfindung, in welcher eine bevorzugte Ausführungsform der Erfindung implementiert werden kann; und
8a und 8b zeigen exemplarisch ein Verfahren für den Betrieb eines neuromorphen Speicherschaltkreises, wie beschrieben durch die vorliegende Erfindung, in welcher eine bevorzugte Ausführungsform der vorliegenden Erfindung implementiert werden kann.

Detaillierte Beschreibung
Die vorliegende Erfindung wird mit Bezug auf Ausführungsformen der Erfindung beschrieben. Innerhalb der Beschreibung der Erfindung wird Bezug auf die 1 - 8b genommen. Wenn Bezug auf die Figuren, gleiche Strukturen und Elemente wie in den Figuren dargestellt, genommen wird, wird dies mit gleichen Bezugszeichen gekennzeichnet.
Ein Neuronverhaltensmodell kann ein präsynaptisches Neuron umfassen, welches über eine Synapse mit einem postsynaptischen Neuron verbunden ist. Die folgenden Variablen können definiert werden:

V_pre(t) ist ein Membranpotenzial eines präsynaptischen Neurons (als Funktion der Zeit).
V_post(t) ist ein Membranpotenzial eines postsynaptischen Neurons (als Funktion der Zeit).
w ist ein synaptisches Gewicht, Ein synaptisches Gewicht ist der Einfluss, den ein präsynaptisches Auslösen auf ein postsynaptisches Neuron hat. Synaptische Gewichte sind plastisch oder adaptiv und ändern sich mit der Zeit. Das synaptische Gewicht zeigt zwei Formen der Plastizität: (a) Langzeit und (b) Kurzzeit. Langzeitänderungen in den Übertragungseigenschaften einer Synapse stellen eine physiologische Grundlage für Lernen und Speichern bereit, wobei Kurzzeitänderungen eine Mehrzahl von Berechnungen unterstützen. Der Mechanismus der Kurzzeitplastizität ist eine Form der Verstärkungskontrolle.
t_pre ist ein Zeitpunkt, zu dem ein präsynaptisches Neuron auslöst.
t_post ist ein Zeitpunkt, zu dem ein postsynaptisches Neuron auslöst.

Ferner definiert das Verhaltensmodell zwei Funktionen: Leaky Integrate and Fire (LIF) ist eine Funktion, die V_post eines Zellenkörpers bestimmt. Wenn das präsynaptische Neuron auslöst, ist ΔV_post proportional zu w.
Spike Timing Dependent Plasticity ist eine Funktion, die w bestimmt. Δw ist eine Funktion von Δt (t_post - t_pre). In anderen Worten ist Δw eine Funktion der zeitlichen Differenz zwischen postsynaptischem und präsynaptischem neuronalem Auslösen. In STDP werden Synapsen nur dann gestärkt, wenn das Auslösen ihrer präsynaptischen Neuronen dem Auslösen ihrer postsynaptischen Neuronen vorangeht und dadurch erst dazu beitragen kann. Unbeabsichtigte, nichtkausale Zufälle würden die Synapsen schwächen.
Wie im Folgenden im Detail beschrieben unterteilt die Speicherarraystruktur, wie beschrieben durch Ausführungsformen der vorliegenden Erfindung, LIF- und STDP-Funktionalität in zwei verschiedene Schaltkreiswege. In der 2-Transistor-1-Widerstand (2T-1R) Struktur wird ein Transistor für die LlF-Funktionalität und der andere Transistor für die STDP-Funktionalität verwendet. Dadurch können verschiedene Pulslängen für LIF- und STDP-Operation verwendet werden. Besonders ein erster Transistor ist an einem relativ langen STDP-Puls gekoppelt und ein zweiter Transistor ist an einen relativen kurzen LIF-Puls gekoppelt.
1 zeigt einen 2-Transistor-1-Widerstand (2T-1R)-Speicherschaltkreis 102 wie beschrieben durch eine Ausführungsform der vorliegenden Erfindung. Der Schaltkreis 102 umfasst einen ersten Transistor 104, einen zweiten Transistor 106 und ein programmierbares resistives Speicherelement 108.
Eine leitfähige Dendriten-LIF-Leitung 110 ist dazu ausgebildet, eine Dendriten-LIF-Ladung mit der Zeit aufzubauen. In einer Ausführungsform umfasst der Schaltkreis 102 einen Leck-Widerstand 112, welcher an eine Quellspannung und an einen Integrationskondensator 114, welcher an den Leck-Widerstand 112 gekoppelt ist. Der Integrationskondensator 114 ist dazu konfiguriert, die Dendriten-LIF-Ladung mit der Zeit aufzubauen.
Eine leitfähige Axon-LIF-Leitung 116 ist dazu konfiguriert, einen Axon-LIF-Puls zu übertragen. Der erste Transistor 104 ist elektrisch ist an die Dendriten-LIF-Leitung 110 und das programmierbare resistive Speicherelement 108 gekoppelt. Wie in 2 gezeigt, stellt der erste Transistor 104 einen Entladungsweg 202 für die Dendriten-LIF-Ladung durch das programmierbare resistive Speicherelement 108 zur Erde bereit, wenn die Axon-LIF-Leitung 116 den Axon-LIF-Puls überträgt.
Zurück in 1 umfasst der Speicherschaltkreis 102 ferner eine leitfähige Dendriten-STDP-Leitung 118 zur Übermittlung eines Dendriten-STDP-Pulses, nachdem die Spannung an der Dendriten-LIF-Leitung unter eine Grenzspannung 120 gefallen ist. Eine leitfähige Axon-STDP-Leitung 122 ist dazu konfiguriert, einen Axon-STDP-Puls zu übertragen. Der Axon-STDP-Puls ist länger als der Axon-LIF-Puls, wie unten detaillierter beschrieben wird. Der zweite Transistor 106 ist elektrisch an die A-xon-STDP-Leitung 122 und das programmierbare resistive Speicherelement 108 gekoppelt. Wie in 3 gezeigt, stellt der zweite Transistor 106 einen elektrischen Weg 302 für den Dendriten-STDP-Puls durch das programmierbare resistive Speicherelement 108 zur Erde bereit, wenn die Axon-STDP-Leitung den Axon-STDP-Puls überträgt.
Wie in 1 gezeigt, umfasst der Speicherschaltkreis 102 ferner einen Axon-LIF-Puls-Generator 124 zur Generierung des Axon-LIF-Pulses, und einen Axon-SDTP-Puls-Generator 126 zur Generierung des Axon-STDP-Pulses. Der Axon-LIF-Puls-Generator 124 ist elektrisch an die leitfähige Axon-LIF-Leitung 116 gekoppelt. Der Axon-SDTP-Puls-Generator 126 ist elektrisch an die leitfähige Axon-STDP-Leitung 122 gekoppelt. Der Speicherschaltkreis 102 kann ferner einen Dendriten-STDP-Puls-Generator 128 zur Generierung der Dendriten-STDP-Pulse umfassen. Der Dendriten-STDP-Puls-Generator 128 ist elektrisch an die Dendriten-STDP-Leitung 118 gekoppelt.
In einer Ausführungsform umfasst das programmierbare resistive Speicherelement 108 ein Phasenwechselmaterial. In Phasenwechselspeichern werden im Allgemeinen Informationen in Materialien gespeichert, welche in verschiedenen Phasen manipuliert werden können. Jede dieser Phasen besitzt verschiedene elektrische Eigenschaften, welche für das Speichern von Informationen verwendet werden können. Amorphe und kristalline Phasen sind typischerweise zwei Phasen, die für das Speichern von Bits (Einsen und Nullen) verwendet werden, da sie messbar unterschiedliche elektrische Widerstände besitzen. Im speziellen hat die amorphe Phase (auch bezeichnet als Rücksetzzustand) einen größeren Widerstand als die kristalline Phase (auch bezeichnet als Setzzustand).
In einer speziellen Ausführungsform besteht das Phasenwechselmaterial aus Ge_x, Sb_y, Te_z, wobei eine Ge-Atomkonzentration x zwischen 30 % und 70 % liegt, eine Sb-Atomkonzentration y zwischen 10 % und 30 % liegt, und eine Te-Atomkonzentration z zwischen 20 % und 50 % liegt. Das Phasenwechselmaterial kann einen Initialzustand umfassen, welcher einen elektrischen Initialwiderstand zwischen dem elektrischen Setzwiderstand und dem elektrischen Rücksetzwiderstand umfasst. Ferner liegt der Initialzustand bei einer niedrigeren potenziellen Energie als der Setzzustand und der Rücksetzzustand, sodass der elektrische Widerstand des Phasenwechselmaterials, welches entweder den Setzzustand oder den Rücksetzzustand aufweist, mit der Zeit zum elektrischen Initialwiderstand tendiert. Mit anderen Worten sind der Setz- und Rücksetzzustand metastabile Zustände und der Initialzustand ist der Grundzustand.
Der Speicherschaltkreis 102 kann ferner einen Komparator 130 umfassen, welcher elektrisch an die Dendriten-LIF-Leitung 110 und die Grenzspannung 120 gekoppelt ist. Der Komparator 130 ist dazu konfiguriert, die Spannung der Dendriten-LIF-Leitung 110 mit der Grenzspannung 120 zu verglaeichen, um zu bestimmen, ob der Dendriten-Treiber den Dendriten-STDP-Puls auslösen soll. Wenn der Komparator 130 detektiert, dass die Spannung an der Dendriten-Leitung unter der Grenzspannung 120 ist, wird der Dendriten-STDP-Puls-Generator angesteuert den Dendriten-STDP-Puls zu übertragen.
Wie beispielsweise in 4 dargestellt fällt die Dendriten-LIF-Leitung 110 (V_post) unter die Grenzspannung 120 (V_th) zu einem Zeitpunkt t_post. Daraus folgt, dass der Dendriten-STDP-Puls-Generator 128 den Dendriten-STDP-Puls 402 zu einer Zeit t_post + 50 ms überträgt. Wie oben erwähnt, ist der Axon-STDP-Puls länger als der Axon-LIF-Puls. In einer bestimmten Ausführungsform ist der Axon-LIF-Puls ungefähr 100 ns lang und der Axon-STDP-Puls ungefähr 100 ms lang. Es sei angemerkt, dass die Pulszeiten, dargestellt in 4, nur zur Illustration dienen und angepasst werden können, ohne über den Umfang der vorliegenden Erfindung hinauszugehen.
Wie dargestellt nimmt der Wert des Axon-STDP-Pulses ungefähr nach der Hälfte (tpre + 50 ms) signifikant ab. Daraus folgt, dass wenn Δt (t_post - t_pre) > 0, der Dendriten-STDP-Puls während des niedrigeren Wertes Abschnitts des Axon-STDP-Pulses übertragen wird und das Phasenwechselmaterial zum niedrigeren Widerstand programmiert wird (Setzzustand). Falls Δt (t_post - t_pre) < 0, wird der Dendriten-STDP-Puls während dem höheren Wertteil des Axon-STDP-Pulses übertragen und das Phasenwechselmaterial wird zum höheren Widerstand programmiert (Rücksetzzustand). In diesem Sinne simuliert das Speicherelement Synapsen, die gefestigt werden, falls das Auslösen der präsynaptischen Neuronen dem Auslösen der postsynaptischen Neuronen vorangeht und geschwächt werden, falls das Feuern der präsynaptischen Neuronen nach dem Auslösen der postsynaptischen Neuronen stattfindet.
5 zeigt eine Ausführungsform eines neuromorphen Speicherschaltkreises 502 mit einer Speicherarraystruktur 504, wie beschrieben durch die vorliegende Erfindung. Jede Einheitsspeicherzelle 506 in dem Speicherzellenarray umfasst ein programmierbares resistives Speicherelement 508, einen ersten Transistor 510 und einen zweiten Transistor 512.
Der erste Transistor 510 ist elektrisch an die Dendriten-LIF-Leitung 514 und das programmierbare resistive Speicherelement 508 gekoppelt. Wie oben beschrieben stellt der erste Transistor 510 einen Entladungsweg für die Dendriten-LIF-Ladung durch das programmierbare resistive Speicherelement 508 bereit, wenn die Axon-STDP-Leitung 516 den Axon-LIF-Puls überträgt. Der zweite Transistor 512 ist elektrisch an die Axon-STDP-Leitung 518 und das programmierbare resistive Speicherelement 508 gekoppelt. Wie oben beschrieben stellt der zweite Transistor 512 einen elektrischen Weg für den Dendriten-STDP-Puls durch das programmierbare resistive Speicherelement 508 bereit, wenn die Axon-STDP-Leitung 518 den Axon-STDP-Puls überträgt. Die Einheitsspeicherzelle 506 kann verschiedene Typen von Transistoren umfassen, wie zum Beispiel Feldeffekttransistoren (FETs) und Bipolartransistoren (BJTs, Englisch: Bipolar Junction Transistors).
Wenn die Axon-STDP-Leitung 518 den Axon-STDP-Puls überträgt, kann der elektrische Weg für den Dendriten-STDP-Puls durch das programmierbare resistive Speicherelement 508 auf einer gemeinsamen Quellleitung 520 sein. In einer Ausführungsform ist die gemeinsame Quellleitung auf Grundspannung. Ferner können die Einheitsspeicherzellen 506 vertikal in jeder Zeile gespeichert sein, wie gezeigt.
Wie oben beschrieben kann das programmierbare resistive Speicherelement 508 ein Phasenwechselmaterial umfassen. In einer Ausführungsform hat das Phasenwechselmaterial einen elektrischen Widerstand und ist programmierbar, einen Setzzustand mit einem elektrischen Setzwiderstand und einen Rücksetzzustand mit einem elektrischen Rücksetzzustand, welcher wenigstens einen Faktor 10 größer als der elektrische Setzwiderstand ist, haben. Das Phasenwechselmaterial umfasst einen Initialzustand, welcher einen elektrischen Initialwiderstand zwischen dem elektrischen Setzwiderstand und dem elektrischen Rücksetzwiderstand aufweist. Der Initialzustand ist bei einem niedrigeren Energiepotenzial als der Setzzustand und der Rücksetzzustand, sodass der elektrische Widerstand des Phasenwechselmaterials, welches auf den Setzzustand oder den Rücksetzzustand programmiert ist, mit der Zeit zum elektrischen Initialwiderstand tendiert. In einer bestimmten Ausführungsform ist der Widerstand der Speicherzelle umgekehrt proportional zum synaptischen Gewicht.
In der Speicherarraystruktur 504 sind die Axon-LIF-Leitungen 516 und die Axon-STDP-Leitung 518 elektrisch an Spalten aus Speicherzellen gekoppelt. Die Dendriten-LlF-Leitung 514 und die Dendriten-STDP-Leitung 522 sind elektrisch an Zeilen der Speicherzellen gekoppelt.
6 zeigt eine Ausführungsform eines neuromorphen Speicherschaltkreises 512 mit einer Vielzahl von Dendriten-Treibern 602 und Axon-Treibern 604. Jeder Dendriten-Treiber 602 ist an eine Zeile aus Einheitsspeicherzellen gekoppelt. Jeder Axon-Treiber 604 ist an eine Spalte aus Einheitsspeicherzellen gekoppelt.
Der Axon-Treiber 604 umfasst zwei Funktionen. Erstens steuert der Dendriten-Treiber 602 die Dendriten-STDP-Leitung an, das resistive Speicherelement 508 entsprechend eines STDP-Algorithmus zu programmieren. Zweitens steuert der Axon-Treiber 604 die Axon-LIF-Leitung an, wenn das präsynaptische Neuron auslöst. Jeder Axon-Treiber 604 kann einen LIF-Puls-Generator zur Generierung des Axon-LIF-Pulses und einen STDP-Puls-Generator zur Generierung des Axon-STDP-Pulses umfassen. Der Axon-LIF-Puls-Generator ist elektrisch an die leitfähige Axon-LIF-Leitung 516 gekoppelt und der Axon-STDP-Puls-Generator ist elektrisch an die leitfähige Axon-STDP-Leitung 518 gekoppelt.
Jeder Dentriten-Treiber 602 umfasst zwei Funktionen. Erstens steuert der Dentriten-Treiber 602 die Dentriten-STDP-Leitung an, das resistive Speicherelement 508 entsprechend eines STDP-Algorithmus zu programmieren. Zweitens empfängt der Dendriten-Treiber 602 ein Signal von der Dendriten-LIF-Leitung 514 und integriert es, um zu bestimmen, ob der Dendriten-Treiber einen Dendriten-STDP-Puls auslösen soll. Jeder Dendriten-Treiber 602 kann einen Leckwiderstand, gekoppelt an eine Quellspannung, und eine Integrationskapazität, gekoppelt an den Leckwiderstand, umfassen. Der Integrationskondensator ist dazu konfiguriert, mit der Zeit die Dendriten-LIF-Ladung aufzubauen. Der Dendriten-Treiber 602 umfasst ferner einen Dendriten-STDP-Puls-Generator zur Generierung des Dendriten-STDP-Pulses. Der Dendriten-STDP-Puls-Generator ist elektrisch an die Dendriten-STDP-Leitung gekoppelt. Ein Komparator innerhalb des Dendriten-Treibers 602 wird elektrisch an die Dendriten-LIF-Leitung und die Grenzspannung gekoppelt. Der Komparator ist dazu konfiguriert, die Spannung an der Dendriten-LIF-Leitung mit der Grenzspannung zu vergleichen, um zu bestimmen, ob der Dendriten-Treiber einen Dendriten-STDP-Puls auslösen soll.
7 zeigt eine Ausführungsform einer 3-Transistor-1-Widerstand (3T-1R)-Einheitsspeicherzelle 702, wie beschrieben durch die vorliegende Erfindung. Ein erster Transistor 704 stellt einen Entladungsweg 708 für die Dendriten-LIF-Ladung auf der Dendriten-LIF-Leitung 706 durch das programmierbare resistive Speicherelement 710 bereit, wenn die Axon-STDP-Leitung 712 den Axon-LIF-Puls überträgt. Ein zweiter Transistor 714 stellt einen elektrischen Weg für den Dendriten-STDP-Puls durch das programmierbare resistive Speicherelement 710 bereit, wenn die Axon-STDP-Leitung 716 den Axon-STDP-Puls überträgt.
Ein dritter Transistor 718 ist in Reihe geschaltet mit dem zweiten Transistor 714. Der dritte Transistor 718 ist dazu konfiguriert, das Entstehen eines Entladungsweges 720 für die Dendriten-LIF-Ladung durch den ersten Transistor 704 und den zweiten Transistor 714 zu verhindern. In einer Ausführungsform ist ein Inverter 722 dazu konfiguriert, den dritten Transistor 718 auszuschalten, falls der erste Transistor 704 eingeschaltet ist. Damit verhält sich der dritte Transistor 718 wie ein Kollisionsvermeidungstransistor zwischen der gemeinsamen Quellleitung 724 und dem ersten Transistor 704.
8a und 8b zeigen ein exemplarisches Verfahren 802 für den Betrieb eines neuromorphen Speicherschaltkreises, wie durch die vorliegende Erfindung beschrieben. Die Verfahrensschritte sind nur aus Darstellungszwecken in chronologischer Ordnung. Die Schritte können gleichzeitig oder in einer anderen Reihenfolge als dargestellt ausgeführt werden ohne über den Umfang der Erfindung hinauszugehen.
Das Verfahren 802 umfasst eine Ansammlungsfunktion 804 zum Ansammeln einer Dendriten-LIF-Ladung mit der Zeit auf der leitfähigen Dendriten-LIF-Leitung. In einer Ausführungsform wird die Ansammlungsoperation 804 durch einen Leckwiderstand und eine Integrationskapazität erreicht, welche elektrisch an die Dendriten-LIF-Leitung gekoppelt ist. Der Leckwiderstand und die Integrationskapazität bauen die Ladung auf der leitfähigen Dendriten-LIF-Leitung mit einer RC-Zeitkonstante auf. Die leitfähige Dendriten-LIF-Leitung kann elektrisch an eine Zeile aus Speicherzellen gekoppelt sein. Auf die Ansammlungsoperation 804 folgt die Generierungsoperation 806.
Bei der Generierungsoperation 806 wird ein Axon-LIF-Puls durch einen Axon-LIF-Puls-Generator generiert. In einer speziellen Ausführungsform ist der Axon-LIF-Puls ungefähr 100 ns lang. Auf die Generierungsoperation 806 folgt die Übertragungsoperation 808.
Bei der Übertragungsoperation 808 überträgt eine leitfähige Axon-LIF-Leitung den Axon-LIF-Puls. In einer Ausführungsform der Erfindung ist die leitfähige Axon-LIF-Leitung an eine Spalte aus Speicherzellen gekoppelt. Auf die Übertragungsoperation 808 erfolgt eine Schaltoperation 810.
Bei der Schaltoperation 810 wird ein LIF-Transistor durch einen Axon-LIF-Puls so geschaltet, dass der LIF-Transistor einen Entladungsweg für die Dendriten-LIF-Ladung durch ein programmierbares resistives Speicherelement bereitstellt, wenn die Axon-LIF-Leitung den Axon-LIF-Puls überträgt. In einer speziellen Ausführungsform der Erfindung ist das programmierbare resistive Speicherelement ein Phasenwechselspeicherelement. Auf die Schaltoperation 810 folgt die Bestimmungsoperation 812.
Bei der Bestimmungsoperation 812 wird die Spannung an der Dendriten-LIF-Leitung mit der Grenzspannung verglichen. In einer Ausführungsform ist ein Komparator elektrisch an die leitfähige Dendriten-LIF-Leitung und die Grenzspannung gekoppelt und bestimmt, ob die Spannung an der Dendriten-LIF-Leitung unter die Grenzspannung gefallen ist. Auf die Bestimmungsoperation 812 folgt eine Generierungsoperation 814.
Bei der Generierungsoperation 814 wird ein Dendriten-STDP-Puls generiert, falls die Spannung an der Dendriten-LIF-Leitung unter die Grenzspannung gefallen ist. In einer Ausführungsform der Erfindung wird der Dendriten-STDP-Puls durch einen Dendriten-STDP-Puls-Generator generiert, welcher elektrisch an die Dendriten-STDP-Leitung gekoppelt ist. Auf die Generierungsoperation 814 folgt eine Übertragungsoperation 816.
Bei der Übertragungsoperation 816 wird der Dendriten-STDP-Puls auf der Dendriten-STDP-Leitung übertragen. In einer Ausführungsform ist die Dendriten-STDP-Leitung elektrisch an die Spalte aus Speicherzellen gekoppelt. Auf die Übertragungsoperation 816 folgt die Generierungsoperation 818.
Bei der Generierungsoperation 818 wird ein Axon-STDP-Puls durch einen Axon-SDTP-Puls-Generator generiert. Der Axon-SDTP-Puls-Generator ist elektrisch an eine leitfähige Axon-STDP-Leitung gekoppelt. In einer Ausführungsform der Erfindung ist die leitfähige Axon-STDP-Leitung an die Spalte aus Speicherzellen gekoppelt. Auf die Generierungsoperation 818 folgt die Übertragungsoperation 820.
Bei der Übertragungsoperation 820 wird der Axon-STDP-Puls auf der leitfähigen Axon-STDP-Leitung übertragen. In einer Ausführungsform der Erfindung ist die leitfähige Axon-STDP-Leitung elektrisch an die Spalte aus Speicherzellen gekoppelt. Auf die Übertragungsoperation 820 folgt die Schaltoperation 822.
Bei der Schaltoperation 822 wird ein STDP-Transistor durch den Axon-STDP-Puls angeschaltet. Der STDP-Transistor stellt einen elektrischen Weg für den Dendriten-STDP-Puls durch das programmierbare resistive Speicherelement bereit, wenn die Axon-STDP-Leitung den Axon-STDP-Puls überträgt. Auf die Schaltoperation 822 folgt die Schaltoperation 824.
Bei der Schaltoperation 824 wird ein Kollisionsvermeidungstransistor durch einen invertierten Axon-LIF-Puls angeschaltet, sodass wenn der LIF-Transistor angeschaltet ist, der Kollisionsvermeidungstransistor ausgeschaltet ist (zum Beispiel wird der Transistor in der Cut off-Region betrieben). Diese Operation kann eine Invertierungsoperation umfassen, um den Axon-LIF-Puls durch einen Inverter zur Generierung des invertierten Axon-LIF-Pulses und eine Verhinderungsoperation zur Verhinderung der Entstehung eines Entladungsweges für die Dendriten-LIF-Ladung durch den LIF-Transistor und den STDP-Transistor durch den Kollisionsvermeidungstransistor in Reihe geschaltet mit dem STDP-Transistor, umfassen.
Die Beschreibungen der verschiedenen Ausführungsformen der vorliegenden Erfindung dienen lediglich der Darstellung und sollen nicht abschließend oder beschränkend in Bezug auf die offenbarten Ausführungsformen sein. Viele Modifikationen und Variationen sind für den geschulten Durchschnittsfachmann offensichtlich, ohne über den Umfang und die Idee der beschriebenen Ausführungsformen hinauszugehen. Die hier verwendete Terminologie wurde ausgewählt, um die Prinzipien der Ausführungsformen, die praktische Nutzbarkeit oder die technische Verbesserung von Technologien des freien Marktes bestmöglich zu beschreiben oder anderen Fachleuten das Verstehen der die hier offenbarten Ausführungsformen zu ermöglichen.
Wie der Durchschnittsfachmann erkennen wird, umfassen die Aspekte der vorliegenden Erfindung ein System, ein Verfahren oder ein Computerprogrammprodukt. Dementsprechend kann die vorliegende Erfindung ein System, ein Verfahren und/oder ein Computerprogrammprodukt sein. Das Computerprogrammprodukt kann ein computerlesbares Speichermedium (oder Medien) mit computerlesbaren Programminstruktionen zur Ausführung von Aspekten der Erfindung umfassen.
Das computerlesbare Speichermedium kann ein konkretes Gerät sein, welches Instruktionen sichern und speichern kann, welche von einem instruktionsausführenden Gerät verwendet werden. Das computerlesbare Speichermedium kann zum Beispiel, jedoch ohne darauf beschränkt zu sein, ein elektronisches Speichergerät, ein magnetisches Speichergerät, ein optisches Speichergerät, ein elektromagnetisches Speichergerät, ein Halbleiterspeichergerät oder jede geeignete Kombination der vorangegangenen umfassen. Eine unvollständige Liste von spezifischeren Beispielen von computerlesbaren Speichermedien umfasst das Folgende: eine portable Computerdiskette, eine Festplatte, ein Random Access Memory (RAM), ein Read-Only Memory (ROM), ein Erasable Programmable Read-Only Memory (EPROM oder Flash Memory), ein Static Random Access Memory (SRAM), ein Portable Compact Disc Read-Only Memory (CDROM), eine Digital Versatile Disc (DVD), einen Speicherstick, eine Floppy Disc, ein mechanisch codiertes Gerät wie zum Beispiel Punchcards oder erhöhte Strukturen in einer Nut, in der Instruktionen gespeichert sind oder jede geeignete Kombination der vorangegangenen. Ein computerlesbares Speichermedium, wie hier verwendet, kann nicht als ein übertragenes Signal per se ausgelegt werden, wie zum Beispiel Radiowellen oder andere frei propagierende elektromagnetische Wellen, elektromagnetische Wellen, die durch einen Wellenleiter oder anderes Transmissionsmedium (zum Beispiel Lichtpulse, die durch ein optisches Faserkabel geleitet werden) oder elektrische Signale, die durch ein Kabel geleitet werden.
Computerlesbare Programminstruktionen, wie hierin beschrieben, können auf entsprechende verarbeitende/berechnende Geräte von einem computerlesbaren Speichermedium oder einem externen Computer oder einem externen Speichergerät über ein Netzwerk heruntergeladen werden, zum Beispiel dem Internet, einem Local Area Network, einem Wide Area Network und/oder einem Drahtlosnetzwerk. Das Netzwerk kann Kupferübertragungskabel, optische Übertragungsfasern, drahtlose Übertragung, Router, Firewalls, Switches, Gateway-Computer und/oder Edge Server umfassen. Eine Netzwerkadapterkarte oder ein Network Interface in jedem verarbeitenden/berechnenden Gerät empfängt computerlesbare Programminstruktionen von dem Netzwerk und leitet diese an einen Speicher in einem computerlesbaren Speichermedium innerhalb des entsprechenden verarbeitenden/berechnenden Geräts weiter.
Computerlesbare Programminstruktionen zum Ausführen von Operationen der vorliegenden Erfindung können Aufbauinstruktionen, Instruction-Set-Architecture (ISA)-Instruktionen, Maschineninstruktionen, maschinenabhängige Instruktionen, Mikrocode, Firmwareinstruktionen, State-Setting-Daten oder entweder Source Code oder Object Code in einer Kombination aus einer oder mehreren Programmiersprachen, beispielsweise einer objektorientierten Programmiersprache wie Smalltalk, C++ oder ähnliche oder konventionellen prozeduralen Programmiersprachen, wie zum Beispiel die Programmiersprache „C“ oder ähnlichen Programmiersprachen, umfassen. Die computerlesbaren Programminstruktionen können in Gänze auf dem Usercomputer, teilweise auf dem Usercomputer als Stand-alone-Softwarepaket, teilweise auf dem Usercomputer und teilweise auf einem entfernten Computer oder ganz auf einem entfernten Computer oder Server ausgeführt werden. Im letzteren Fall kann der entfernte Computer mit dem Usercomputer durch jedes beliebige Netzwerk verbunden werden, wobei das Netzwerk ein Local Area Network (LAN) oder ein Wide Area Network (WAN) oder die Verbindung kann in so einem externen Computer hergestellt werden (zum Beispiel über das Internet unter Verwendung eines Internet-Service-Providers). In manchen Ausführungsformen können die elektronischen Schaltkreise zum Beispiel programmierbare logische Schaltkreise, Field Programmable Gate Arrays (FPGAs) oder Programmable Logic Arrays (PLA) beinhalten, welche die computerlesbaren Programminstruktionen durch Verwenden der Zustandsinformationen der computerlesbaren Programminstruktionen zur Personalisierung des elektronischen Schaltkreises ausführen, um Aspekte der vorliegenden Erfindung auszuführen.
Aspekte der vorliegenden Erfindung sind hiermit mit Bezug auf Flussdiagramme und/oder Blockdiagramme von Methoden, Vorrichtungen (Systemen) und Computerprogrammprodukten entsprechend der Ausführungsformen der Erfindung beschrieben. Es ist zu verstehen, dass jeder Block eines Flussdiagramms und/oder Blockdiagramms und jede Kombination von Blöcken in den Flussdiagrammen und/oder Blockdiagrammen als computerlesbare Programminstruktionen implementiert werden können.
Diese computerlesbaren Programminstruktionen können einem Prozessor eines Computers für allgemeine Nutzung, eines Computers für spezielle Nutzung oder anderen programmierbaren Datenverarbeitungsapparats zum Produzieren einer Maschine, bereitgestellt werden, sodass die Instruktionen, welche durch den Prozessor des Computers oder des anderen programmierbaren Datenverarbeitungsapparats ausgeführt werden, Mittel zur Implementierung von Vorgängen erschaffen, wie in dem Flussdiagramm und/oder Blockdiagrammblock oder den Blockdiagrammblöcken dargestellt ist. Diese computerlesbaren Instruktionen können ferner auf einem computerlesbaren Speichermedium gespeichert sein, welches einen Computer, einen programmierbaren Datenverarbeitungsapparat und/oder andere Geräte anweisen kann auf eine bestimmte Art und Weise zu funktionieren, sodass das computerlesbare Speichermedium, welches Instruktionen beinhaltet, einen Herstellungsartikel umfasst, welcher Instruktionen umfasst, die Aspekte der in dem Flussdiagramm und/oder dem Blockdiagrammblock oder den Blockdiagrammblöcken spezifizierten Funktion ausführt.
Die computerlesbaren Programminstruktionen können ferner in einen Computer, einen anderen programmierbaren Datenverarbeitungsapparat oder ein anderes Gerät, welches eine Reihe von operativen Schritten auf einem Computer, einem programmierbaren Apparat oder einem Gerät zur Produktion eines computerimplementierten Prozesses ausführen kann, geladen werden, sodass die Instruktionen, welche auf dem Computer, dem anderen programmierbaren Apparat oder dem anderen Gerät ausgeführt werden, die in dem Flussdiagramm und/oder dem Blockdiagrammblock oder den Blockdiagrammblöcken spezifizierten Funktionen implementiert.
Das Flussdiagrammund die Blockdiagramme in den Figuren illustrieren die Architektur, die Funktionalität und die Ausführung von möglichen Implementierungen von Systemen, Verfahren und Computerprogrammprodukten, entsprechend verschiedenen Ausführungsformen der vorliegenden Erfindung. In diesem Sinne kann jeder Block in dem Flussdiagramm oder den Blockdiagrammen ein Modul, ein Segment, einen Teil der Instruktionen, welche einen oder mehrere ausführbare Instruktionen zur Implementierung der spezifizierten logischen Funktionen umfassen, repräsentieren. In manchen alternativen Implementierungen können die beschriebenen Funktionen in einer anderen Reihenfolge auftreten, als in den Figuren beschrieben. Beispielsweise können zwei Blöcke, die aufeinanderfolgend dargestellt sind, gleichzeitig oder manchmal in umgekehrter Reihenfolge ausgeführt werden, je nach entsprechender Funktionalität. Es sei ferner angermerkt, dass jeder Block der Bockdiagramme und/oder Flussdiagrammillustrationen durch Spezialhardware-basierte Systeme implementiert werden kann, die die spezifizierten Funktionen oder Kombinationen der Spezialhardware- und Comperuterinstruktionen ausführen.

Claims

Neuromorpher Speicherschaltkreis (102; 502) umfassend: ein programmierbares resistives Speicherelement (108; 508), eine leitfähige Axon-Leaky-Integrate-and-Fire (LIF)-Leitung (116; 516; 712), welche dazu ausgebildet ist, einen Axon-LIF-Puls zu übertragen, eine leitfähige Dendriten-LIF-Leitung (110; 514; 706), welche dazu ausgebildet ist, mit der Zeit eine Dendriten-LIF-Ladung aufzubauen, einen ersten Transistor (104; 510; 704), welcher elektrisch an die Dendriten-LIF-Leitung und das programmierbare resistive Speicherelement gekoppelt ist, wobei der erste Transistor einen Entladungsweg für die Dendriten-LIF-Ladung durch das programmierbare resistive Speicherelement bereitstellt, falls die Axon-LIF-Verbindung den Axon-LIF-Puls überträgt, eine leitfähige Axon-Spike-Timing-Dependent-Plasticity (STDP)-Leitung (122; 518; 716), welche dazu ausgebildet ist, einen Axon-STDP-Puls (402) zu übertragen, wobei der Axon-STDP-Puls länger als der Axon-LIF-Puls ist, eine leitfähige Dendriten-STDP-Leitung (118; 522), welche dazu ausgebildet ist, einen Dendriten-STDP-Puls zu übertragen, nachdem die Spannung an der Dendriten-LIF-Leitung unter eine Grenzspannung gefallen ist, und einen zweiten Transistor (106; 512; 714), welcher elektrisch an die Axon-STDP-Leitung und das programmierbare resistive Speicherelement gekoppelt ist, wobei der zweite Transistor einen elektrischen Weg für den Dendriten-STDP-Puls durch das programmierbare resistive Speicherelement bereitstellt, falls die Axon-STDP-Leitung den Axon-STDP-Puls überträgt.
Neuromorpher Speicherschaltkreis aus Anspruch 1, weiterhin umfassend: einen Leckwiderstand (112), welcher an eine Quellspannung gekoppelt ist, und einen Integrationskondensator (114), welcher an den Leckwiderstand gekoppelt ist, wobei der Integrationskondensator dazu konfiguriert ist, die Dendriten-LIF-Ladung mit der Zeit aufzubauen.
Neuromorpher Speicherschaltkreis nach einem der vorherigen Ansprüche, weiterhin umfassend: einen Axon-LIF-Puls-Generator (124) zur Generierung des Axon-LIF-Pulses, wobei der Axon-LIF-Puls-Generator elektrisch mit der leitfähigen Axon-LIF-Leitung gekoppelt ist, einen Axon-SDTP-Puls-Generator (126) zur Generierung des Axon-STDP-Pulses, wobei der Axon-STDP-Puls-Generator elektrisch mit der leitfähigen Axon-SDTP-Leitung gekoppelt ist, und einen Dendriten-SDTP-Puls-Generator (128) zur Generierung des Dendriten-STDP-Pulses, wobei der Dendriten-STDP-Puls-Generator elektrisch mit der Dendriten-STDP-Leitung gekoppelt ist.
Neuromorpher Speicherschaltkreis nach einem der vorherigen Ansprüche, weiterhin umfassend: einen Komparator (130), welcher elektrisch an die Dendriten-LIF-Leitung und eine Grenzspannung gekoppelt ist, wobei der Komparator dazu ausgebildet ist, die Spannung an der Dendriten-LIF-Leitung mit der Grenzspannung zu vergleichen.
Neuromorpher Speicherschaltkreis nach einem der vorherigen Ansprüche, weiterhin umfassend einen dritten Transistor (718) in Reihenschaltung mit dem zweiten Transistor, wobei der dritte Transistor dazu ausgebildet ist, die Schaffung eines Entladungswegs für die Dendriten-LIF-Ladung durch den ersten Transistor und den zweiten Transistor zu verhindern.
Neuromorpher Speicherschaltkreis nach einem der vorherigen Ansprüche, wobei das programmierbare resistive Speicherelement ein Phasenwechselmaterial umfasst.
Neuromorpher Speicherschaltkreis nach Anspruch 6, wobei das Phasenwechselmaterial einen elektrischen Widerstand hat und auf einen Setzzustand, welcher einen elektrischen Setzwiderstand aufweist, und auf einen Rücksetzzustand, welcher einen elektrischen Rücksetzwiderstand aufweist, programmierbar ist, wobei der elektrische Rücksetzwiderstand wenigstens einen Faktor 10 größer als der elektrische Setzzustand ist, wobei das Phasenwechselmaterial einen Initialzustand aufweist, wobei der Initialzustand einen elektrischen Initialwiderstand zwischen dem elektrischen Setzwiderstand und dem elektrischen Rücksetzwiderstand aufweist, wobei der Initialzustand ein niedrigeres energetisches Potential als der Setzzustand und der Rücksetzzustand aufweist, sodass der elektrische Widerstand des Phasenwechselmaterials, welches auf den Setzzustand oder den Rücksetzzustand programmiert ist, mit der Zeit zum elektrischen Initialwiderstand tendiert.
Neuromorpher Speicherschaltkreis nach Anspruch 7, wobei das Phasenwechselmaterial Ge_xSb_yTe_z umfasst, wobei eine Ge-Atomkonzentration x zwischen 30 % und 70 % liegt, eine Sb-Atomkonzentration y zwischen 10 % und 30 % liegt, und eine Te-Atomkonzentration z zwischen 20 % und 50 % liegt.
Neuromorpher Speicherschaltkreis nach einem der vorherigen Ansprüche, wobei der neuromorphe Speicherschaltkreis ein Speicherzellenarray (504) umfasst, wobei jede Speicherzelle in dem Speicherzellenarray aufweist: ein programmierbares resistive Speicherelement (108; 508), eine leitfähige Axon-Leaky-Integrate-and-Fire (LIF)-Leitung (116; 516; 712), welche dazu konfiguriert ist, einen Axon-LIF-Puls zu übertragen, wobei die Axon-LIF-Leitung elektrisch an eine Spalte aus Speicherzellen in dem Speicherzellenarray gekoppelt ist, eine leitfähige Dendriten-LIF-Leitung (110; 514; 706), welche dazu konfiguriert ist mit der Zeit eine Dendriten-LIF-Ladung aufzubauen, wobei die Dendriten-LIF-Leitung elektrisch an eine Zeile aus Speicherzellen in dem Speicherzellenarray gekoppelt ist, einen ersten Transistor (104; 510; 704), welcher an die Dendriten-LIF-Leitung und das programmiere resistive Speicherelement gekoppelt ist, wobei der erste Transistor einen Entladungsweg für die Dendriten-LIF-Ladung durch das programmierbare resistive Speicherelement aufweist, falls die Axon-LIF-Leitung den Axon-LIF-Puls überträgt, eine leitfähige Axon-Spike-Timing-Dependent-Plasticity (STDP)-Leitung (122; 518; 716), welche dazu konfiguriert ist, ein Axon-STDP-Puls (402) zu übertragen, wobei der Axon-STDP-Puls länger als der Axon-LIF-Puls ist, wobei die Axon-STDP-Leitung elektrisch an die Zeile aus Speicherzellen in dem Speicherzellenarray gekoppelt ist, eine leitfähige Dendriten-STDP-Leitung (118; 522), welche dazu konfiguriert ist, einen Dendriten-STDP-Puls zu übertragen nachdem die Spannung an der Dendriten-LIF-Leitung unter eine Grenzspannung gefallen ist, wobei die Dendriten-STDP-Leitung elektrisch an die Zeile aus Speicherzellen in dem Speicherzellenarray gekoppelt ist, und einen zweiten Transistor (106; 512; 714), welcher elektrisch an die Axon-STDP-Leitung und das programmierbare resistive Speicherelement gekoppelt ist, wobei der zweite Transistor einen elektrischen Pfad für den Dendriten-STDP-Puls durch das programmierbare resistive Speicherelement bereitstellt, falls die Axon-STDP-Leitung den Axon-STDP-Puls überträgt.
Neuromorpher Speicherschaltkreis nach Anspruch 9, weiterhin umfassend einen Komparator (130), welcher elektrisch an die Dendriten-LIF-Leitung und die Vorspannung gekoppelt ist, wobei der Komparator dazu konfiguriert ist, die Spannung an der Dendriten-LIF-Leitung und der Grenzspannung zu vergleichen.
Neuromorpher Speicherschaltkreis nach einem der Ansprüche 9 bis 10, wobei jede Speicherzelle in dem Speicherzellenarray einen dritten Transistor (718) in Reihenschaltung mit dem zweiten Transistor umfasst, wobei der dritte Transistor dazu konfiguriert ist, das Bilden eines Entladungsweges für die Dendriten-LIF-Ladung durch den ersten Transistor und den zweiten Transistor zu verhindern.
Verfahren (802), um einen neuromorphen Speicherschaltkreis (102; 502) zu betreiben, wobei das Verfahren umfasst: Ansammeln (804) einer Dendriten-Leaky-Integrate-and-Fire (LIF)-Ladung mit der Zeit auf einer leitfähigen Dendriten-LIF-Leitung (110; 514; 706), Übertragen (808) eines Axon-LIF-Pulses über eine leitfähige Axon-LIF-Leitung (116; 516; 712), Schalten (810) eines LIF-Transistors (104; 510; 704) durch den Axon-LIF-Puls, sodass ein LIF-Transistor einen Entladeweg für die Dendriten-LIF-Ladung durch ein programmierbares resistives Speicherelement (108; 508) bereitstellt, falls die Axon-LIF-Leitung den Axon-LIF-Puls überträgt, Übertragen (816) eines Dendriten-Spike-Timing-Dependent-Plasticity (STDP)-Pulses, falls die Spannung an der Dendriten-LIF-Leitung unter eine Grenzspannung (120) fällt, Übertragen (820) eines Axon-STDP-Pulses (402) über eine Axon-STDP-Leitung (122; 518; 716), Schalten (822) eines STDP-Transistors (106; 512; 714) durch den Axon-STDP-Puls, wobei der STDP-Transistor einen elektrischen Pfad für den Dendriten-STDP-Puls durch das programmierbare resistive Speicherelement bereitstellt, falls die Axon-STDP-Leitung den Axon-STDP-Puls überträgt.
Das Verfahren nach Anspruch 12, ferner umfassend ein Bestimmen (812), ob die Spannung an der Dendriten-LIF-Leitung unter eine Grenzspannung (120) gefallen ist durch einen Komparator (130), der elektrisch an die leitfähige Dendriten-LIF-Leitung und die Grenzspannung gekoppelt ist.
Verfahren nach einem der Ansprüche 12 bis 13, ferner aufweisend: Generieren (806) des Axon-LIF-Pulses durch einen Axon-LIF-Puls-Generator (124), welcher elektrisch an die Axon-LIF-Leitung gekoppelt ist, Generieren (818) des Axon-STDP-Pulses durch einen Axon-STDP-Puls-Generator (126), welcher elektrisch an die leitfähige Axon-STDP-Leitung gekoppelt ist und Generieren (814) des Dendriten-STDP-Pulses durch einen Dendriten-STDP-Puls-Generator (128), welcher elektrisch an die Dendriten-STDP-Leitung gekoppelt ist.
Verfahren nach einem der Ansprüche 12 bis 14, wobei das Verfahren ferner umfasst: Verhindern der Bildung eines Entladungsweges für die Dendriten-LIF-Ladung durch den LIF-Transistor und den STDP-Transistor unter Verwendung eines Kollisionsvermeidungstransistors (718), welcher in Serie mit dem STDP-Transistor geschaltet ist.
Verfahren nach Anspruch 15, wobei das Verfahren ferner umfasst: Invertieren des Axon-LIF-Pulses, um einen invertierten Axon-LIF-Puls zu generieren, und Schalten (824) des Kollisionsvermeidungstransistors durch den invertierten Axon-LIF-Puls, sodass der Kollisionsvermeidungstransistor ausgeschaltet ist, wenn der LIF-Transistor angeschaltet ist.
Computerprogrammprodukt zur Steuerung eines neuromorphen Speicherschaltkreises, wobei das Computerprogrammprodukt umfasst: ein computerlesbares Speichermedium lesbar durch einen verarbeitenden Schaltkreis und gespeicherte Informationen zur Ausführung durch den verarbeitenden Schaltkreis zur Ausführung eines Verfahrens nach einem der Ansprüche 12 bis 16.
Computerprogramm gespeichert auf einem computerlesbaren Medium und ladbar in einen internen Speicher eines digitalen Computers, umfassend Softwarecodeteile, wobei wenn besagtes Programm auf einem Computer läuft, das Ausführen das Verfahren nach einem der Ansprüche 12 bis 16 ausführt.