DE112013006513T5 - Halbleitervorrichtung - Google Patents

Halbleitervorrichtung Download PDF

Info

Publication number
DE112013006513T5
DE112013006513T5 DE112013006513.4T DE112013006513T DE112013006513T5 DE 112013006513 T5 DE112013006513 T5 DE 112013006513T5 DE 112013006513 T DE112013006513 T DE 112013006513T DE 112013006513 T5 DE112013006513 T5 DE 112013006513T5
Authority
DE
Germany
Prior art keywords
jte
region
jte region
concentration
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112013006513.4T
Other languages
English (en)
Inventor
Kazuhiro Mochizuki
Norifumi Kameshiro
Natsuki Yokoyama
Hidekatsu Onose
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Power Semiconductor Device Ltd
Original Assignee
Hitachi Power Semiconductor Device Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Power Semiconductor Device Ltd filed Critical Hitachi Power Semiconductor Device Ltd
Publication of DE112013006513T5 publication Critical patent/DE112013006513T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0495—Schottky electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Es ist eine sehr zuverlässige Halbleitervorrichtung mit einer hohen Stehspannung vorgesehen. Als Mittel dafür wird die Störstellenkonzentration im Fall einer Schottky-Diode in einem ersten JTE-Gebiet auf 4,4 × 1017 cm–3 oder darüber und 6 × 1017 cm–3 oder darunter gesetzt und wird die Störstellenkonzentration in einem zweiten JTE-Gebiet auf 2 × 1017 cm–3 oder darunter gesetzt und wird die Störstellenkonzentration im Fall einer Übergangsbarrieren-Schottky-Diode im ersten JTE-Gebiet auf 6 × 1017 cm–3 oder darüber und 8 × 1017 cm–3 oder darunter gesetzt und wird die Störstellenkonzentration im zweiten JTE-Gebiet auf 2 × 1017 cm–3 oder darunter gesetzt.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Erfindung betrifft eine Halbleitervorrichtung.
  • TECHNISCHER HINTERGRUND
  • Nicht-Patentdokument 1 offenbart eine vertikale pn-Diode, bei der ein JTE-(Übergangsabschlusserweiterungs)-Gebiet, das in einem Abschlussgebiet der Diode gebildet ist, durch die Verwendung zweier Implantationsdosen in zwei Gebiete unterteilt ist.
  • Die in Nicht-Patentdokument 1 beschriebene vertikale pn-Diode umfasst eine vertikale pn-Übergangsstruktur aus einem n+-leitenden SiC-Substrat, einem n–-leitenden Driftgebiet, einem p+-leitenden Hauptübergang, einer Kathode und einer Anode und eine Abschlussstruktur, die mit einem JTE-Gebiet versehen ist, welches aus einem ringförmigen ersten JTE-Gebiet (Implantationsgebiet hoher Konzentration) und einem ringförmigen zweiten JTE-Gebiet (Implantationsgebiet niedriger Konzentration) auf der Oberfläche des n–-leitenden Driftgebiets besteht.
  • Das erste JTE-Gebiet und das zweite JTE-Gebiet, wie in Nicht-Patentdokument 1 beschrieben, werden durch mehrstufige Ionenimplantation eines p-Störstoffs wie Al gebildet, und das Implantationsdosisverhältnis zwischen ihnen beträgt 3 zu 1. Wenngleich dies in Nicht-Patentdokument 1 nicht beschrieben ist, beträgt die maximale Implantationsenergie sowohl im ersten JTE-Gebiet als auch im zweiten JTE-Gebiet 700 keV, wie in der Präsentation auf der Tagung dargelegt wurde.
  • Nicht-Patentdokument 2 offenbart, dass eine Störstellenkonzentration eines ersten JTE-Gebiets 2 × 1019 cm–3 ist und eine Störstellenkonzentration eines zweiten JTE-Gebiets 2 × 1018 cm–3 oder 2 × 1017 cm–3 ist.
  • Nicht-Patentdokument 3 offenbart, dass die Verbreiterung der Konzentrationsverteilung von Al, das in SiC ionenimplantiert wird, in Tiefenrichtung von der Implantationsenergie abhängt.
  • DOKUMENTE AUS DEM STAND DER TECHNIK
  • NICHT-PATENTDOKUMENTE
    • Nicht-Patentdokument 1: Verhandlungen der 73. Herbsttagung der Japan Society of Applied Physics (12. September 2012, Ehime University, Matsuyama University) 12p-H7-6
    • Nicht-Patentdokument 2: ”Planar Edge Termination Design and Technology Considerations for 1.7-kV 4H-SiC PIN Diodes”, S. 2309–2316, IEEE TRANSACTIONS ON ELECTRON DEVICES, Band 52, Nr. 10, OKTOBER 2005
    • Nicht-Patentdokument 3: Materials Science Forum Band 600–603 (2009) S. 607–610
  • KURZFASSUNG DER ERFINDUNG
  • DURCH DIE ERFINDUNG ZU LÖSENDE PROBLEME
  • Weil die Störstellenkonzentration nicht anhand der Beschreibung des Nicht-Patentdokuments 1 und des Inhalts der Präsentation spezifiziert werden konnte, wurde ein experimenteller Test ausgeführt, wobei die Störstellenkonzentration geändert wurde. Es wurde dabei herausgefunden, dass die Stehspannung in manchen Fällen unzureichend war.
  • Um das existierende Phänomen zu verstehen, haben die Erfinder einen Vorrichtungssimulationstest ausgeführt, bei dem die Al-Ionenimplantationsdosis in einem in Nicht-Patentdokument 1 offenbarten Bereich bis zu 2 × 1013 cm–3 geändert wurde. Dies zeigte, dass, wenngleich ein Lawinendurchbruch in der Nähe der Oberfläche auftrat, wenn die in Nicht-Patentdokument 2 beschriebene Oberflächenladungsdichte 7 × 1012 cm–2 überstieg, ein Lawinendurchbruch an der Grenze zwischen dem ersten JTE-Gebiet und dem zweiten JTE-Gebiet (beispielsweise einer durch eine Bezugszahl 9 in 8 angegebenen Position) in der Nähe eines zwischen dem JTE-Gebiet und dem Driftgebiet (typischerweise in einer Tiefe von etwa 0,7 bis 0,9 μm, jedoch abhängig von der Stehspannung) auftrat, wenn die Grenzflächenladungsdichte kleiner als 7 × 1012 cm–2 war.
  • Das erste JTE-Gebiet und das zweite JTE-Gebiet, wie in Nicht-Patentdokument 2 offenbart, weisen sehr hohe Störstellenkonzentrationen auf, und die Störstellenkonzentration des ersten JTE-Gebiets ist zehn Mal höher als jene des zweiten JTE-Gebiets. Demgemäß ist es wahrscheinlich, dass ein Lawinendurchbruch an einer Grenze zwischen einem ersten JTE-Gebiet und einem zweiten JTE-Gebiet (beispielsweise einer durch eine Bezugszahl 9 in 8 angegebenen Position) in einer Diode mit einer hohen Stehspannung in der Art einer 3,3-kV-Diode auftritt, wodurch die Verringerung der Stehspannung hervorgerufen wird.
  • Eine Aufgabe der vorliegenden Erfindung besteht darin, eine Halbleitervorrichtung mit einer hohen Stehspannung bereitzustellen, welche eine hohe Zuverlässigkeit aufweist.
  • MITTEL ZUM LÖSEN DES PROBLEMS
  • Ein Mittel zum Lösen der vorstehenden Aufgabe besteht in Folgendem: Bilden einer Halbleitervorrichtung mit einem Hauptübergangsgebiet auf einem Driftgebiet mit einer n-Leitfähigkeit und einem benachbart um das Hauptübergangsgebiet ausgebildeten p-leitenden JTE-Gebiet, Bereitstellen eines ersten JTE-Gebiets und eines zweiten JTE-Gebiets mit einer Störstellenkonzentration, die niedriger ist als jene des ersten JTE-Gebiets im JTE-Gebiet, Bereitstellen des ersten JTE-Gebiets, so dass es sandwichförmig zwischen den zweiten JTE-Gebieten angeordnet ist, Setzen der Störstellenkonzentration im ersten JTE-Gebiet auf 4,4 × 1017 cm–3 oder darüber und 8 × 1017 cm–3 oder darunter und Setzen der Störstellenkonzentration im zweiten JTE-Gebiet auf 2 × 1017 cm–3 oder darunter im Fall einer Schottky-Diode und Setzen der Störstellenkonzentration im ersten JTE-Gebiet auf 6 × 1017 cm–3 oder darüber und 8 × 1017 cm–3 oder darunter und Setzen der Störstellenkonzentration im zweiten JTE-Gebiet auf 2 × 1017 cm–3 oder darunter im Fall einer Übergangsbarrieren-Schottky-Diode.
  • Es sei bemerkt, dass es wünschenswert ist, dass die Störstellenkonzentrationsdifferenz zwischen dem ersten JTE-Gebiet und dem zweiten JTE-Gebiet in einer pn-Übergangstiefe im Wesentlichen beseitigt wird, so dass das erste JTE-Gebiet und das zweite JTE-Gebiet fast die gleiche Störstellenkonzentration aufweisen.
  • Es ist auch wünschenswert, dass das Verhältnis zwischen der Breite und dem Zwischenraum der zweiten JTE-Gebiete in einer Innerebenenrichtung entsprechend dem Abstand vom Hauptübergangsgebiet abnimmt.
  • WIRKUNGEN DER ERFINDUNG
  • Gemäß der vorliegenden Erfindung kann eine Halbleitervorrichtung mit einer hohen Stehspannung und einer hohen Zuverlässigkeit bereitgestellt werden.
  • KURZBESCHREIBUNG DER ZEICHNUNG
  • Es zeigen:
  • 1 eine Draufsicht einer Halbleitervorrichtung gemäß einer ersten Ausführungsform,
  • 2 eine Schnittansicht der Halbleitervorrichtung gemäß der ersten Ausführungsform,
  • 3 eine Draufsicht einer Halbleitervorrichtung gemäß einer zweiten Ausführungsform,
  • 4 eine Schnittansicht der Halbleitervorrichtung gemäß der zweiten Ausführungsform,
  • 5 eine Graphik einer Konzentrationsverteilung von Al in Tiefenrichtung in einem JTE-Gebiet der Halbleitervorrichtung gemäß der ersten Ausführungsform und der zweiten Ausführungsform,
  • 6 eine Graphik einer Konzentrationsverteilung von Al in Tiefenrichtung in einem JTE-Gebiet einer Halbleitervorrichtung gemäß der ersten Ausführungsform und der zweiten Ausführungsform,
  • 7 eine Graphik einer Konzentrationsverteilung von Al in Tiefenrichtung gemäß einem Vergleichsbeispiel und
  • 8 eine Schnittansicht einer Halbleitervorrichtung gemäß dem Vergleichsbeispiel.
  • DETAILLIERTE BESCHREIBUNG BEVORZUGTER AUSFÜHRUNGSFORMEN
  • Ausführungsformen der vorliegenden Erfindung werden nachstehend beschrieben.
  • Erste Ausführungsform
  • 1 ist eine Draufsicht einer Halbleitervorrichtung (Schutzfilme und andere sind fortgelassen) gemäß der ersten Ausführungsform, und 2 ist eine Schnittansicht der Halbleitervorrichtung.
  • Die Halbleitervorrichtung gemäß der ersten Ausführungsform ist eine Schottky-Diode mit einem SiC-Substrat. Diese Halbleitervorrichtung umfasst eine Driftschicht 2, die ein n-leitendes Halbleitergebiet ist, das durch epitaxiales Wachstum auf einem Halbleitersubstrat 1 gebildet ist, eine Schottky-Elektrode 10, die in einem Hauptübergangsgebiet ausgebildet ist, das auf einer oberen Fläche der Driftschicht 2 angeordnet ist, ein p-leitendes Halbleitergebiet 3, in das ein p-Störstoff wie Al implantiert ist und welches als ein Schutzring um die Schottky-Elektrode 10 ausgebildet ist, und eine Kathode 4, die auf der Rückfläche des Halbleitersubstrats 1 ausgebildet ist. Ferner umfasst die Halbleitervorrichtung ein JTE-(Übergangsabschlusserweiterungs)-Gebiet 6, das aus einem ringförmigen p-leitenden Halbleitergebiet besteht, so dass das Hauptübergangsgebiet umgeben ist.
  • Das Halbleitersubstrat 1 ist ein n+-leitendes Halbleitersubstrat, welches hauptsächlich aus SiC besteht, worin ein n-Störstoff wie N mit hoher Konzentration implantiert ist.
  • Die Driftschicht ist eine n–-leitende Halbleiterschicht, die hauptsächlich aus SiC besteht, worin ein n-Störstoff wie N implantiert ist. Die Störstellenkonzentration davon ist niedriger als jene des Halbleitersubstrats 1.
  • Das JTE-Gebiet 6 besteht aus Gebieten hoher Störstellendichte (ersten JTE-Gebieten) 7 und Gebieten niedriger Störstellendichte (zweiten JTE-Gebieten) 8, und das Verhältnis zwischen der Breite und dem Zwischenraum der zweiten JTE-Gebiete nimmt allmählich in einer Richtung vom Hauptübergang 3 nach außen hin zu.
  • Gemäß der ersten Ausführungsform werden das erste JTE-Gebiet und das zweite JTE-Gebiet durch mehrstufige Al-Ionenimplantation unter Verwendung der folgenden Ionenimplantationsenergien gebildet.
  • Erste Ionenimplantationsenergie (erstes JTE-Gebiet): 25, 55, 95, 150, 220 und 320 keV.
  • Zweite Ionenimplantationsenergie (erstes JTE-Gebiet und zweites JTE-Gebiet): 25, 55, 95, 150, 220, 320 und 450 keV.
  • Die maximale Al-Konzentration (Spitzenwertkonzentration im Kastenprofil) im ersten JTE-Gebiet ist auf 6 × 1017 cm–3 gesetzt, und die maximale Al-Konzentration des zweiten JTE-Gebiets ist auf 2 × 1017 cm–3 gesetzt, indem die höchste Ionenimplantationsenergie für ein hoch dotiertes Gebiet (erste Ionenimplantationsenergie) jedoch niedriger gemacht wird als die zweite Ionenimplantationsenergie, wird die Konzentrationsdifferenz zwischen dem ersten JTE-Gebiet und dem zweiten JTE-Gebiet in horizontaler Richtung bei der Tiefe des pn-Übergangs fast null, wie durch die Al-Konzentrationsverteilung in 5 gezeigt ist.
  • Als ein Vergleichsbeispiel zeigt 7 eine Al-Konzentrationsverteilung in Tiefenrichtung in dem Fall, in dem die erste Ionenimplantation und die zweite Ionenimplantation mit der gleichen Implantationsenergie ausgeführt werden wie im Nicht-Patentdokument 1. Bei diesem Beispiel tritt eine große Diskontinuität in der Al-Konzentrationsverteilung in horizontaler Richtung (Substrat-Innerebenenrichtung) bei einer Tiefe (Tiefe von 0,7 bis 0,9 μm) eines zwischen der Driftschicht 2 und dem JTE-Gebiet 6 gebildeten pn-Übergangs auf. Insbesondere kann anders als im Fall, in dem die Ionenimplantationsenergie auf einen so hohen Wert wie 700 keV gesetzt wird wie in Nicht-Patentdokument 1, die Al-Ionengitterführung nicht ignoriert werden, wenn die Ionenimplantationsenergie kleiner oder gleich 450 keV ist, wie in Nicht-Patentdokument 3 offenbart ist. Falls insbesondere die Al-Ionenimplantation des ersten JTE-Gebiets und des zweiten JTE-Gebiets mit einem Implantationsdosisverhältnis von 3 zu 1 zwischen dem ersten JTE-Gebiet und dem zweiten JTE-Gebiet wie in Nicht-Patentdokument 1 und mit der gleichen mehrstufigen Energie mit einem Maximalwert von 450 keV oder weniger ausgeführt wird, behält die Al-Konzentration selbst in der Tiefe 0,6 μm oder darüber in einer Graphik der Al-Konzentrationsverteilung in Tiefenrichtung, wie in 7 dargestellt ist, ihren Zustand. Daher kann die Diode mit der in 8 dargestellten Struktur nur eine tatsächliche Stehspannung von höchstens etwa 70% der idealen Stehspannung in dem Fall, in dem die Diode eine unendliche Größe aufweist, nämlich in dem Fall, in dem es kein Randgebiet gibt und die Diode als eine eindimensionale Struktur in vertikaler Richtung angesehen werden kann, erreichen.
  • Dagegen hat die gemäß der in 1 dargestellten ersten Ausführungsform hergestellte Diode eine Stehspannung, die 90% der idealen Stehspannung in dem Fall überschreitet, in dem die Diode eine unendliche Größe aufweist. Es wird angenommen, dass dies daran liegt, dass die Konzentrationswerte des ersten JTE-Gebiets und des zweiten JTE-Gebiets angepasst sind und dass die Konzentrationsdifferenz zwischen dem ersten JTE-Gebiet und dem zweiten JTE-Gebiet in horizontaler Richtung bei der Tiefe des pn-Übergangs fast null ist, so dass es weniger wahrscheinlich ist, dass sich ein elektrisches Feld an einer Grenze zwischen dem ersten JTE-Gebiet und dem zweiten JTE-Gebiet konzentriert.
  • Auch überschreitet die Feldintensität eines schützenden Isolierfilms (in 2 nicht dargestellt) an der äußersten Randposition des zweiten JTE-Gebiets bei maximaler Al-Konzentration (Spitzenwertkonzentration im Kastenprofil) im JTE-Gebiet gemäß der ersten Ausführungsform nicht 2 MV/cm, so dass das Problem eines Durchbruchs des Isolierfilms bei der Messung der Anfangseigenschaften nicht auftritt.
  • Ferner wurde als Ergebnis der Messung, bei der die Diode 1000 Stunden lang bei 125°C gehalten wurde, während die Spannung in Sperrrichtung auf 80% der Nennstehspannung gesetzt wurde und dann auf Zimmertemperatur abgekühlt wurde, während die Spannung in Sperrrichtung angelegt wurde, kein Durchbruch der Schottky-Diode beim Anlegen einer Spannung, die kleiner oder gleich einer anfänglichen Stehspannung war, festgestellt. Es wird angenommen, dass dies daran liegt, dass die maximale Konzentration des ersten JTE-Gebiets hoch ist und die Stehspannung demgemäß selbst unter der rauen Testbedingung nicht beeinträchtigt wird, bei der die Grenzflächenladungsdichte 7 × 1012 cm–2 überschreitet.
  • Auch überschritt die Stehspannung der Schottky-Diode 90% der idealen Stehspannung, wenn die maximale Al-Konzentration im ersten JTE-Gebiet auf 4 × 1017 cm–3 gesetzt wurde und die maximale Al-Konzentration im zweiten JTE-Gebiet auf 2 × 1017 cm–3 gesetzt wurde. Jedoch wurde als Ergebnis der Messung, bei der die Diode 1000 Stunden lang bei 125°C gehalten wurde, während die Spannung in Sperrrichtung auf 80% der Nennstehspannung gehalten wurde, und sie dann auf Zimmertemperatur abgekühlt wurde, während die Spannung in Sperrrichtung angelegt wurde, ein Durchbruch der Schottky-Diode beim Anlegen einer Spannung festgestellt, die kleiner oder gleich einer anfänglichen Stehspannung war. Das Vorhandensein einer positiven Ladung mit einer Dichte von etwa 1 × 1012 cm–2 bis 2 × 1012 cm–2 an einer Grenzfläche zwischen einem Isolierfilm und dem Halbleiter in einem Anfangszustand war im Fall einer SiC verwendenden Halbleitervorrichtung bekannt, und es wird angenommen, dass sich die Grenzflächenladung während des Tests zum positiven größeren Wert hin ändert, wodurch die Stehspannung verringert wird und der Durchbruch der Schottky-Diode hervorgerufen wird. Wenn die maximale Al-Konzentration im ersten JTE-Gebiet auf 6 × 1017 cm–3 gesetzt wurde und die maximale Al-Konzentration im zweiten JTE-Gebiet auf 2 × 1017 cm–3 gesetzt wurde, wie es gemäß der ersten Ausführungsform der Fall war, wurde überhaupt kein Durchbruch der Schottky-Diode festgestellt. Es wurde dann ein anderer Test ausgeführt, bei dem die maximale Al-Konzentration im ersten JTE-Gebiet stufenweise von 4,0 × 1017 cm–3 auf 4 × 1016 cm–3 erhöht wurde, während die maximale Al-Konzentration im zweiten JTE-Gebiet fest auf 2 × 1017 cm–3 gesetzt wurde. Als Ergebnis des Tests wurde herausgefunden, dass kein Durchbruch der Schottky-Diode auftrat, wenn die maximale Al-Konzentration im ersten JTE-Gebiet größer oder gleich 4,4 × 1017 cm–3 war. Ferner wurde auch herausgefunden, dass die anfängliche Stehspannung selbst verringert wurde, wenn die maximale Al-Konzentration im ersten JTE-Gebiet auf 8,4 × 1017 cm–3 erhöht wurde. Dementsprechend liegt der Bereich der maximalen Konzentration des ersten JTE-Gebiets wünschenswerterweise zwischen 4,4 × 1017 cm–3 und 8 × 1017 cm–3, um eine Schottky-Diode als Halbleitervorrichtung hoher Zuverlässigkeit zu erreichen.
  • Wie vorstehend beschrieben wurde, ist es gemäß der ersten Ausführungsform möglich, die Stehspannung einer Halbleitervorrichtung in der Art einer Schottky-Diode unter Verwendung von SiC zu erhöhen und so eine hohe Zuverlässigkeit der Halbleitervorrichtung zu erreichen.
  • Zweite Ausführungsform
  • 3 ist eine Draufsicht einer Halbleitervorrichtung gemäß der zweiten Ausführungsform, und 4 ist eine Schnittansicht der Halbleitervorrichtung.
  • Der Hauptunterschied gegenüber der ersten Ausführungsform besteht darin, dass die ersten JTE-Gebiete diskret unter der Schottky-Elektrode 10 und ringförmig um die Schottky-Elektrode 10 an Stelle des einen Schutzring verwendenden p-leitenden Halbleitergebiets 3 angeordnet sind, wodurch eine JBS-Diode gebildet ist. Die Implantationsenergie des ersten JTE-Gebiets und des zweiten JTE-Gebiets gleicht jener gemäß der ersten Ausführungsform, und die Implantationsdosis des ersten JTE-Gebiets wird so gesteuert, dass die maximale Al-Konzentration im ersten JTE-Gebiet drei Werte aufweist, wie 4,4 × 1017 cm–3 (nicht dargestellt), 6 × 1017 cm–3 (5) und 8 × 1017 cm–3 (6), und die Implantationsdosis des zweiten JTE-Gebiets wird so gesteuert, dass die maximale Al-Konzentration im zweiten JTE-Gebiet 2 × 1017 cm–3 wird (5 und 6).
  • Wenn bei der gemäß der zweiten Ausführungsform hergestellten JBS-Diode die maximale Al-Konzentration im ersten JTE-Gebiet 4,4 × 1017 cm–3 betrug, wurde die Stehspannung auf 60% der idealen Stehspannung in dem Fall, in dem die Diode eine unendliche Größe aufwies, verringert. Es wird angenommen, dass dies daran liegt, dass die maximale Al-Konzentration im ersten JTE-Gebiet von 4,4 × 1017 cm–3 für den Ersatz des p-leitenden Halbleitergebiets 3 gemäß der ersten Ausführungsform zu niedrig war. Wenn die maximale Al-Konzentration im ersten JTE-Gebiet dagegen 6 × 1017 cm–3 und 8 × 1017 cm–3 war, überschritt die Stehspannung 90% der idealen Stehspannung in dem Fall, in dem die Diode eine unendliche Größe aufwies. Wenn dann die maximale Al-Konzentration im ersten JTE-Gebiet 6 × 1017 cm–3 und 8 × 1017 cm–3 war, wurde bei der Messung, bei der die Diode 1000 Stunden lang bei 125°C in dem Zustand gehalten wurde, in dem die Spannung in Sperrrichtung auf 80% der Nennstehspannung gelegt wurde, und dann auf Zimmertemperatur abgekühlt wurde, während die Spannung in Sperrrichtung angelegt wurde, überhaupt kein Durchbruch der JBS-Diode beim Anlegen einer Spannung festgestellt, die kleiner oder gleich einer anfänglichen Stehspannung war. Dementsprechend liegt der Bereich der maximalen Konzentration des ersten JTE-Gebiets wünschenswerterweise zwischen 6 × 1017 cm–3 und 8 × 1017 cm–3, um eine JBS-Diode als Halbleitervorrichtung hoher Zuverlässigkeit zu erreichen.
  • Gemäß der zweiten Ausführungsform ist es möglich, eine Halbleitervorrichtung in der Art einer JBS-Diode unter Verwendung von SiC mit einer hohen Zuverlässigkeit zu erreichen und auch einen Prozess zu vermeiden, bei dem das p-leitende Halbleitergebiet 3 gemäß der ersten Ausführungsform als ein Schutzring gebildet wird, wodurch die Herstellungskosten der Halbleitervorrichtung verringert werden.
  • Die vorliegende Erfindung wurde vorstehend konkret auf der Grundlage von Ausführungsformen beschrieben. Es erübrigt sich jedoch zu bemerken, dass die vorliegende Erfindung nicht auf die vorstehenden Ausführungsformen beschränkt ist, und dass verschiedene Modifikationen und Abänderungen innerhalb des Schutzumfangs der vorliegenden Erfindung vorgenommen werden können.
  • Bezugszeichenliste
    • 1
    Halbleitersubstrat
    2
    Driftgebiet
    3
    p-leitendes Halbleitergebiet
    4
    Kathode
    6
    JTE-Gebiet
    7
    Erstes JTE-Gebiet mit hoher Implantationsdosis
    8
    Zweites JTE-Gebiet mit kleiner Implantationsdosis
    9
    Beispiel der Position eines Lawinendurchbruchs
    10
    Schottky-Elektrode

Claims (3)

  1. Halbleitervorrichtung, welche Folgendes aufweist: ein Hauptübergangsgebiet an einem Driftgebiet mit einer n-Leitfähigkeit und ein p-leitendes JTE-Gebiet, das benachbart um das Hauptübergangsgebiet ausgebildet ist, wobei das JTE-Gebiet ein erstes JTE-Gebiet und ein zweites JTE-Gebiet, dessen Störstellenkonzentration niedriger als jene des ersten JTE-Gebiets ist, umfasst, das erste JTE-Gebiet so angeordnet ist, dass es sich sandwichförmig zwischen den zweiten JTE-Gebieten befindet, im Fall einer Schottky-Diode die Störstellenkonzentration im ersten JTE-Gebiet auf 4,4 × 1017 cm–3 oder darüber und 8 × 1017 cm–3 oder darunter gesetzt ist und die Störstellenkonzentration im zweiten JTE-Gebiet auf 2 × 1017 cm–3 oder darunter gesetzt ist, und im Fall einer Übergangsbarrieren-Schottky-Diode die Störstellenkonzentration im ersten JTE-Gebiet auf 6 × 1017 cm–3 oder darüber und 8 × 1017 cm–3 oder darunter gesetzt ist und die Störstellenkonzentration im zweiten JTE-Gebiet auf 2 × 1017 cm–3 oder darunter gesetzt ist.
  2. Halbleitervorrichtung nach Anspruch 1, wobei die Störstellenkonzentrationsdifferenz zwischen dem ersten JTE-Gebiet und dem zweiten JTE-Gebiet in einer pn-Übergangstiefe klein ist.
  3. Halbleitervorrichtung nach Anspruch 1, wobei das Verhältnis zwischen der Breite und dem Zwischenraum der zweiten JTE-Gebiete entsprechend dem Abstand vom Hauptübergangsgebiet abnimmt.
DE112013006513.4T 2013-03-05 2013-12-10 Halbleitervorrichtung Pending DE112013006513T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013042492A JP6090988B2 (ja) 2013-03-05 2013-03-05 半導体装置
JP2013-042492 2013-03-05
PCT/JP2013/083101 WO2014136344A1 (ja) 2013-03-05 2013-12-10 半導体装置

Publications (1)

Publication Number Publication Date
DE112013006513T5 true DE112013006513T5 (de) 2015-10-15

Family

ID=51490887

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112013006513.4T Pending DE112013006513T5 (de) 2013-03-05 2013-12-10 Halbleitervorrichtung

Country Status (4)

Country Link
US (2) US9478605B2 (de)
JP (1) JP6090988B2 (de)
DE (1) DE112013006513T5 (de)
WO (1) WO2014136344A1 (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017079202A1 (en) * 2015-11-02 2017-05-11 Board Of Regents, The University Of Texas System Methods of cd40 activation and immune checkpoint blockade
JP6672764B2 (ja) * 2015-12-16 2020-03-25 富士電機株式会社 半導体装置および半導体装置の製造方法
WO2018012159A1 (ja) * 2016-07-15 2018-01-18 富士電機株式会社 炭化珪素半導体装置
JP2019054170A (ja) * 2017-09-15 2019-04-04 株式会社東芝 半導体装置
JP2020205295A (ja) * 2019-06-14 2020-12-24 国立研究開発法人産業技術総合研究所 炭化珪素半導体装置
US20220157951A1 (en) * 2020-11-17 2022-05-19 Hamza Yilmaz High voltage edge termination structure for power semicondcutor devices and manufacturing method thereof
US11817478B2 (en) 2020-12-23 2023-11-14 Semiconductor Components Industries, Llc Termination structures with reduced dynamic output capacitance loss

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07193018A (ja) * 1993-12-27 1995-07-28 Takaoka Electric Mfg Co Ltd 高耐圧半導体素子の製造方法
US6002159A (en) 1996-07-16 1999-12-14 Abb Research Ltd. SiC semiconductor device comprising a pn junction with a voltage absorbing edge
JP3914226B2 (ja) * 2004-09-29 2007-05-16 株式会社東芝 高耐圧半導体装置
US20070228505A1 (en) * 2006-04-04 2007-10-04 Mazzola Michael S Junction barrier schottky rectifiers having epitaxially grown p+-n junctions and methods of making
JP2008103529A (ja) * 2006-10-19 2008-05-01 Toyota Central R&D Labs Inc 半導体装置
US9640609B2 (en) 2008-02-26 2017-05-02 Cree, Inc. Double guard ring edge termination for silicon carbide devices
JP5601849B2 (ja) 2010-02-09 2014-10-08 三菱電機株式会社 炭化珪素半導体装置の製造方法
WO2012049872A1 (ja) * 2010-10-15 2012-04-19 三菱電機株式会社 半導体装置およびその製造方法
US8803277B2 (en) * 2011-02-10 2014-08-12 Cree, Inc. Junction termination structures including guard ring extensions and methods of fabricating electronic devices incorporating same
JP5558393B2 (ja) * 2011-03-10 2014-07-23 株式会社東芝 半導体装置

Also Published As

Publication number Publication date
US20170018605A1 (en) 2017-01-19
JP2014170866A (ja) 2014-09-18
WO2014136344A1 (ja) 2014-09-12
US9478605B2 (en) 2016-10-25
US20160005810A1 (en) 2016-01-07
JP6090988B2 (ja) 2017-03-08
US9755014B2 (en) 2017-09-05

Similar Documents

Publication Publication Date Title
DE112013006513T5 (de) Halbleitervorrichtung
DE112012004043B4 (de) Halbleitereinrichtung
DE112014000679B4 (de) Isolierschichtsiliciumcarbidhalbleiterbauteil und Verfahren zu dessen Herstellung
DE112015002028B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung der Halbleitervorrichtung
DE112011103469B4 (de) Halbleitervorrichtung
DE112013004981B4 (de) Halbleiterbauteil und Verfahren zu dessen Herstellung
DE112011103230B4 (de) Non-Punch-Through-Bipolarleistungshalbleiterbauelement und ein Verfahren zum Herstellen eines derartigen Halbleiterbauelements
DE102010016371B4 (de) Halbleitervorrichtung
EP0760528B1 (de) Halbleiterbauelement auf Siliciumbasis mit hochsperrendem Randabschluss
DE112010005626T5 (de) Halbleitervorrichtung
DE112015000206T5 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102015115723A1 (de) Weich schaltendes Halbleiterbauelement und Verfahren zu dessen Herstellung
DE112015000610T5 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102018205274B4 (de) Halbleitervorrichtung und verfahren zu deren herstellung
DE112013003692T5 (de) Halbleitervorrichtung
DE102015121100B4 (de) Halbleiterbauelement mit grabenrandabschluss
DE112012001565T5 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE102013217850A1 (de) Siliziumcarbid-Halbleitervorrichtung
DE102012219510A1 (de) Halbleiterbauelement
EP0992069B1 (de) Halbleiter-strombegrenzer
DE102018128207A1 (de) Schaltelement und herstellungsverfahren desselben
DE102013114431A1 (de) Schottky-Barrieren-Diode und Verfahren zum Herstellen einer Schottky-Barrieren-Diode
DE112011105029T5 (de) Halbleitervorrichtung
DE102004057792B4 (de) Halbleiterbauteil
DE102017117442B3 (de) Transistorbauelement mit Grabenrandabschluss

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R130 Divisional application to

Ref document number: 112013007794

Country of ref document: DE

R016 Response to examination communication