DE112012006735B4 - Synchronisationsverfahren und Vorrichtung zur Übertragung und zum Empfang der Symbole für volldigitalen Empfänger - Google Patents

Synchronisationsverfahren und Vorrichtung zur Übertragung und zum Empfang der Symbole für volldigitalen Empfänger Download PDF

Info

Publication number
DE112012006735B4
DE112012006735B4 DE112012006735.5T DE112012006735T DE112012006735B4 DE 112012006735 B4 DE112012006735 B4 DE 112012006735B4 DE 112012006735 T DE112012006735 T DE 112012006735T DE 112012006735 B4 DE112012006735 B4 DE 112012006735B4
Authority
DE
Germany
Prior art keywords
dsp
clock
data
digital
sampling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE112012006735.5T
Other languages
English (en)
Other versions
DE112012006735T5 (de
Inventor
Chunying Li
Kun Xiong
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hytera Communications Corp Ltd
Original Assignee
Hytera Communications Corp Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hytera Communications Corp Ltd filed Critical Hytera Communications Corp Ltd
Publication of DE112012006735T5 publication Critical patent/DE112012006735T5/de
Application granted granted Critical
Publication of DE112012006735B4 publication Critical patent/DE112012006735B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0337—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/091—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/0003—Software-defined radio [SDR] systems, i.e. systems wherein components typically implemented in hardware, e.g. filters or modulators/demodulators, are implented using software, e.g. by involving an AD or DA conversion stage such that at least part of the signal processing is performed in the digital domain
    • H04B1/0007—Software-defined radio [SDR] systems, i.e. systems wherein components typically implemented in hardware, e.g. filters or modulators/demodulators, are implented using software, e.g. by involving an AD or DA conversion stage such that at least part of the signal processing is performed in the digital domain wherein the AD/DA conversion occurs at radiofrequency or intermediate frequency stage
    • H04B1/0014—Software-defined radio [SDR] systems, i.e. systems wherein components typically implemented in hardware, e.g. filters or modulators/demodulators, are implented using software, e.g. by involving an AD or DA conversion stage such that at least part of the signal processing is performed in the digital domain wherein the AD/DA conversion occurs at radiofrequency or intermediate frequency stage using DSP [Digital Signal Processor] quadrature modulation and demodulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B17/00—Monitoring; Testing
    • H04B17/20—Monitoring; Testing of receivers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0079—Receiver details
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0334—Processing of samples having at least three levels, e.g. soft decisions

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

Verfahren zum synchronen Übertragen und Empfangen von Symbolen für einen volldigitalen Empfänger, wobei das Verfahren die folgenden Schritte umfasst:Messen einer Phasenverschiebung zwischen einem lokalen Abtastsymbol und einem Luftschnittstellensymbol, um einen Wert der Phasenverschiebung zu erhalten, sobald ein von einem Basisband-Verarbeitungs-Chip übertragenes Abtastsignal, dessen Taktsignal von einer zweiten Taktquelle geliefert wird, von einem digitalen Signalprozessor, im Weiteren DSP genannt, dessen Taktsignal von einer ersten Taktquelle geliefert wird, empfangen wird;Einstellen eines Abtastzeitpunkts eines Digital-Analog-/Analog-Digital-Wandlers basierend auf dem Wert der Phasenverschiebung;Einstellen eines Schnittstellentakts für eine Übertragung und einen Empfang von Daten des DSP, sobald der Abtastzeitpunkt des Digital-Analog-/Analog-Digital-Wandlers eingestellt ist, um die Übertragung und den Empfang der Daten des DSP mit dem Abtasten zu synchronisieren.

Description

  • Die Erfindung betrifft Kommunikationsgebiet, insbesondere ein Synchronisationsverfahren und eine Vorrichtung zur Übertragung und zum Empfang der Symbolen für volldigitalen Empfänger.
  • Für das im Hochgeschwindigkeit-Kommunikationssystem angewandte hoch effiziente digitale Modulationssignal ist die Forderung nach Phasendifferenz sehr streng. Dies bezüglich benötigt es im Vorgang des Empfang-Modulation, den Phasenfehler zwischen dem Überträger und dem Empfänger in einem kleineren Bereich zu kontrollieren, um die Empfindlichkeit der Demodulation sicherzustellen.
  • Insbesondere findet TETRA(Trans European Trunked Radio)-Protokoll als ein Standardprotokoll umfassende Anwendungen in Clusterkanälen, welches für Modulation die Modulationsart von DQPSK (Diffential Quadrature Reference Phase Shift Keying) verwendet. Um die Empfindlichkeit für Empfang vom System sicherzustellen, wird in TETRA-Protokoll der Synchronisationsfehler von Symbolen im Bereich von -0.25symbol bis +0.25symbol vorgeschrieben.
  • Die Funktionen vom Empfänger umfassen wesentlich Trägerwellensynchronisation und Taktsynchronisation. Damit die Synchronisationsfehler von Symbolen im vom Standard des TETRA-Protokolls vorgeschriebenen Bereich gehalten werden kann, wird im Stand der Technik der volldigitale Empfänger verwendet, dessen lokalen Abtastentakte für Demodulation unter festen Frequenzen schwingen. Das Problem bei Schwierigkeiten von der Entwicklungen der Komponente zur Rückkopplungregelung Simulation vom frühen Empfänger sowie der Phasenregelkreis bei hocheffektiven Übertragungen wurde überwunden, indem alle die Berechnungen zum Phasenfehler der Trägerwellen sowie Bit-Taktfehler, die Abschätzung vom Wert des besten Entscheidungspunkts und die Entscheidung des Symbols nach dem Abtasten durch den digitalen Signalprozessor erfolgt, und dann durch NCO (numerical controlled oscillator) eingestellt wurden.
  • Jedoch findet der Erfinder aus, dass der volldigitale Empfänger im Stand der Technik mindestens folgende Nachteile aufweist.
  • Um die Synchronisationen aller lokalen Takten sicherzustellen, sollten normalerweise alle Takte des volldigitalen Empfängers im Stand der Technik von einer einzigen Taktquelle herausgeführt. Jedoch benötigen der Basisband-Verarbeitung-Chip und DSP (Digital Signal Processing) im System in vielen Fällen jeweils unterschiedliche Taktfrequenzen. Da teurere spezifische Quarzoszillatoren benötigt werden müssen, um die unterschiedliche Taktfrequenzen für den Basisband-Verarbeitung-Chip und DSP von einer einzigen Taktquelle herauszuführen, hat sich die Kosten des volldigitalen Empfängers erhöht.
  • US 2005 / 0 135 432 A1 offenbart einen Frequenzversatzschätzer und ein entsprechendes Verfahren, die eine Frequenzversatzschätzung für ein OFDM-Signal bereitstellen. Der Schätzer umfasst einen Datenanalysator, der an ein Eingangssignal gekoppelt ist. Der Datenanalysator ist angeordnet, um eine Gruppe von Symbolen oder entsprechenden Abtastwerten entsprechend vorbestimmten Symbolen aus dem Eingangssignal und einem Prozessor zur Bereitstellung einer Korrelation entsprechend den Symbolen bereitzustellen. Dabei entspricht die Korrelation einer Frequenzversatzschätzung für das Eingangssignal und wird in einer sequentiellen Weise bestimmt, so dass die Korrelation gleichzeitig mit dem letzten Symbol oder Abtastwert der Gruppe von auszuwählenden Symbolen bereitgestellt wird.
  • Das objektive technische Problem, kann darin gesehen werden, ein Synchronisationsverfahren und eine Vorrichtung zum Übertragen und Empfangen von Symbolen für einen volldigitalen Empfänger zu schaffen, bei dem die Nachteile des Standes der Technik ausgeräumt oder zumindest verringert werden können..
  • Das technische Problem wird durch die Gegenstände der unabhängigen Patentansprüche gelöst.
  • Das erfindungsgemäße Synchronisationsverfahren zum Übertragen und Empfangen des Symbolen für volldigitalen Empfänger fasst folgende Verfahrensschritten um:
    • wenn ein digitaler Signalprozessor (DSP), dessen Taktsignal von einer ersten Taktquelle gelierfert wird, empfängt ein von einem Basisband-Verarbeitung-Chip übertragenes Abtastensignal, dessen Taktsignal von einer zweiten Taktquelle geliefert wird, misst der digitale Signalprozessor eine Phasenverschiebung zwischen einem lokalen Abtastensymbol und einem Luftschnittstellensymbol, um die Phasenverschiebungsgröße zu erhalten;
    • gemäß der Phasenverschiebungsgröße die Abtastengelegenheit für das Abtasten eines Digital-Analog-/ Analog-Digital-Wandlers eingestellt wird;
    • gleichzeitig bei der Einstellung der Abtastengelegenheit für das Abtasten des Digital-Analog-/Analog-Digital-Wandlers ein Schnittstellentakt zum Daten-Übertragen und -Empfangen des DSP eingestellt wird, damit das Daten-Übertragen und -Empfangen des DSP mit dem Abtasten synchronisiert werden.
  • In einem Ausführungsbeispiel der Erfindung fasst das Erhalten der Phasenverschiebungsgröße bevorzugt um: die Phasenverschiebung zwischen dem lokalen Abtastensymbol und dem Luftschnittstellensymbol durch Gardner-Algorithmus, Early-Late-Gate-Algorithmus oder Timing-Daten gestützte Algorithmus vermessen wird.
  • In einem Ausführungsbeispiel der Erfindung vorzugsweise der Schritt der Einstellung des Schnittstellentakts zum Daten-Übertragen und -Empfangen des DSP, um das Daten-Übertragen und -Empfangen des DSP mit dem Abtasten zu synchronisieren, umfasst:
    • Stopp den Schnittstellentakt zum Daten-Übertragen und - Empfangen des DSP, bis der Schnittstellentakt beim Start des Abtastens wieder gestartet wird.
  • In einem Ausführungsbeispiel der Erfindung vorzugsweise fasst der Schritt der Einstellung des Schnittstellentakts zum Daten-Übertragen und -Empfangen des DSP, um das Daten-Übertragen und -Empfangen des DSP mit dem Abtasten zu synchronisieren, um:
    • Stopp den Schnittstellentakt zum Daten-Übertragen und - Empfangen des DSP, bis der beim Start der Datenübertragung und des Datenempfang vom DSP wieder gestartet wird.
  • Des weiteren stellt es in einem Ausführungsbeispiel der vorliegenden Erfindung eine Synchronisationsvorrichtung zum Symbolen-Übertragen und - Empfangen bereit, die umfasst:
    • Taktquellen, die jeweils für einen Basisband- Verarbeitung -Chip und einen DSP angeordnet sind;
    • Phasenverschiebunggröße-Erhalteneinheit, zur Vermessung einer Phasenverschiebung zwischen einem lokalen Abtastensymbol und einem Luftschnittstellensymbol, nachdem ein von dem Basisband-Verarbeitung-Chip übertragenes Abtastensignal vom DSP empfangen wird, um die Phasenverschiebungsgröße zu erhalten;
    • Abtastengelegenheit Einstelleinheit, zur Einstellung der Abtastengelegenheit für das Abtasten des Digital-Analog-/Analog-Digital-Wandlers gemäß der Phasenverschiebunggröße;
    • Synchronisationseinheit, zur Einstellung eines Schnittstellentakts zum Daten-Übertragen und -Empfangen des DSP, damit das Daten-Übertragen und - Empfangen des DSP mit dem Abtasten synchronisiert werden, gleichzeitig bei der Einstellung der Abtastengelegenheit für das Abtasten des Digital-Analog-/Analog-Digital-Wandlers .
  • Vorzugsweise ist in einem Ausführungsbeispiel der Erfindung die Taktquelle des Basisband-Verarbeitung-Chips die periphere Taktschaltung auf dem Basisband-Board.
  • In einem Ausführungsbeispiel der Erfindung ist die Taktquelle des DSPs bevorzugt ein unabhängig angeordnetes Quarzoszillator.
  • In einem Ausführungsbeispiel der Erfindung ist das Quarzoszillator bevorzugt ein Quarzoszillator von 12MHz.
  • In einem Ausführungsbeispiel der Erfindung fasst die Synchronisationseinheit bevorzugt um:
    • Takteinstellmodul, das den Schnittstellentakt zum Daten-Übertragen und - Empfangen des DSP stoppt, bis den Schnittstellentakt beim Start des Abtastens wieder startet.
  • In einem Ausführungsbeispiel der Erfindung fasst die Synchronisationseinheit bevorzugt um:
    • TaktStart/Stoppmodul, das den Schnittstellentakt zum Daten-Übertragen und -Empfangen des DSP stoppt, bis den Schnittstellentakt beim Start der Datenübertragung und des Datenempfangs vom DSP wieder startet.
  • Aus den obigen technischen Lösungen wird es erkannt, in Ausführungsbeispielen der Erfindungkann es erfolgen, dass ein volldigitaler Empfänger nicht mit teuren spezifischen Quarzoszillatoren, sondern mit normalen Quarzoszillatoren oder Taktschwingkreis arbeiten kann, indem die einzelne Taktquellen jeweils für einen Basisband-Verarbeitung-Chip und einen DSP angeordnet sind, und gleichzeitig bei der Einstellung der Abtastengelegenheit für das Abtasten des Digital-Analog-/Analog-Digital-Wandlers ein Schnittstellentakt zum Daten-Übertragen und -Empfangen des DSP eingestellt wird, um das Daten-Übertragen und - Empfangen des DSP mit der Probenahme zu synchronisieren, sodass die Kosten vom volldigitalen Empfänger erheblich reduziert wird.
  • Nachfolgend wird die Erfindung anhand der Zeichnung, in der vorteilhafte Ausführungsbeispielen der Erfindung dargestellt sind, beispielhaft beschrieben. In der Zeichnungen zeigen:
    • Figure 1 eine schematische Darstellung des Ablauf des Synchronisationsverfahrens zum Symbolen-Übertragen und -Empfangen in einem Ausführungsbeispiel der vorliegenden Erfindung;
    • 2 eine schematische Darstellung einer Start/Stoppgelegenheit des Schnittstellentakts zum Daten-Übertragen und Empfangen des DSP in einem Ausführungsbeispiel der vorliegenden Erfindung;
    • 3 eine schematische Darstellung einer anderen Start/Stoppgelegenheit des Schnittstellentakts zum Daten-Übertragen und -Empfangen des DSP in einem Ausführungsbeispiel der vorliegenden Erfindung;
    • 4 eine schematische strukturelle Ansicht der Synchronisationsvorrichtung zum Symbolen-Übertragen und -Empfangen in einem Ausführungsbeispiel der vorliegenden Erfindung.
  • Die technische Lösungen in Ausführungsbeispiele der vorliegenden Erfindung werden nachfolgend anhand der Zeichnungen deutlich, vollständig beschrieben. Es ist offensichtlich, dass die beschriebene Ausführungsbeispiele nicht alle Ausführungsbeispiele der Erfindung, sondern nur ein Teil davon sind. Der Fachmann können im Rahmen der Erfindung alle beschriebenen und/oder gezeichneten Merkmale beliebig miteinander kombinieren, welche auch zum Schutzbereich der vorliegenden Erfindung gehören.
  • Um die Kosten des volldigitalen Empfänger durch Vereinfachung des Schaltungsentwurfs des volldigitalen Empfängers zu reduzieren, stellt in einem Ausführungsbeispiel der Erfindung ein Synchronisationsverfahren zum Symbolen-Übertragen und Empfangen für volldigitalen Empfänger vor, wie 1 zeigt, wobei das Verfahren folgende Schritte umfasst:
    • Im Schritt S11, Wenn einer digitale Signalprozessor (DSP), dessen Taktsignal von einer ersten Taktquelle gelierfert wird, empfängt ein von einem Basisband-Verarbeitung-Chip übertragenes Abtastensignal, dessen Taktsignal von einer zweiten Taktquelle geliefert wird, misst der eine Phasenverschiebung zwischen einem lokalen Abtastensymbol und einem Luftschnittstellensymbol, um die Phasenverschiebunggröße zu erhalten;
  • Im Stand der Technik um einen Basisband-Verarbeitung-Chip und einen DSP, die jeweils unterschiedlichen Taktfrequenzen benötigen, von einer Taktquelle herauszuführen, benötigt es spezifische Quarzoszillatoren mit hoher Genauigkeit, die aber teuer sind. Um die Kosten zu reduzieren, sind in einem Ausführungsbeispiel der Erfindung für den Basisband-Verarbeitung-Chip und den DSP jeweils eine spezifische Taktquelle angeordnet, nämlich die erste Taktquelle als die Taktquelle für DSP, sowie die zweite Taktquelle als die Taktquelle für Basisband-Verarbeitung-Chip. Weil die einzelne Taktquellen für DSP und für Basisband-Verarbeitung-Chip nur normalen Quarzoszillatoren mit geeigneten Quarzoszillatorsfrequenzen benötigen, wird die gesamte Kosten des volldigitalen Empfängers effektiv reduziert.
  • Wenn zwei Taktquellen mit unterschiedlichen Frequenzen verwendet werden, kann die Einstellung einer der Taktquellen zum Verlust der Datensynchronisation zwischen DSP und dem Chip zum Empfang des Abtasten oder dem Chip des Digital-Analog-Wandlers, und weiter zum Scheitern der Synchronisation der Symbolen führen. Dazu wird in einem Ausführungsbeispiel der Erfindung eine Phasenverschiebung eingestellt, die zwischen einem lokalen Abtastensymbol und einem Luftschnittstellensymbol vorhanden ist; dazu wird in einem Ausführungsbeispiel der Erfindung zuerst die Phasenverschiebunggröße erfasst.
  • In einem volldigitalen Empfänger, der dem Standard des TETRA-Protokolls entspricht, benötigt ein Basisband-Verarbeitung-Chip normalerweise einen Symboltakt von 18KHz. Um die Kosten zu reduzieren, kann dies in einem Ausführungsbeispiel der Erfindung durch Frequenzteilung zur peripheren Taktschaltung auf dem Basisband-Board erhalten wird, deren Taktfrequenz 9.216MHz betragt. Das heißt, die Taktquelle für Basisband-Verarbeitung-Chip wird von der peripheren Taktschaltung auf dem Basisband-Board erzeugt, deren Taktfrequenz 9.126MHz beträgt. Nach der Frequenzteilung kann ein Symboltakt von etwa 18KHz erhalten werden.
  • Der DSP arbeitet normalerweise mit einem Frequenz von 12MHz, daher kann DSP keine gemeinsame periphere Taktschaltung des Basisband-Verarbeitung-Chips als Taktquelle verwenden. Deswegen wird ein Quarzoszillator für den DSP unabhängig als seine Taktquelle angeordnet. Da nun nur ein Symboltakt für den DSP mit einem Frequenz von 12MHz benötigt wird, ist es genügend, ein normales Quarzoszillator von 12MHz einzusetzen.
  • Der Arbeitsverlauf eines volldigitalen Empfängers ist als folgende:
  • Der A/D-Wandler im Basisband-Verarbeitung-Chip setzt ein analoges Basisbandsignal in einem digitalen Abtastensignal um. Weil die Geschwindigkeit eines Luftschnittstellensymbols im Standard des TETRA-Protokolls 18K/S beträgt, ist der von A/D-Wandler benötigte Basistaktfrequenz 18KHz. In einer Ausführungsbeispiel handelt es sich bei der Taktquelle zur Lieferung solcher Taktfrequenz um eine peripheren Taktschaltung des Basisband-Verarbeitung-Chips. Durch Frequenzteilung der peripheren Taktschaltung mit einer Taktfrequenz von 9.216MHz kann ein Symboltakt von etwa 18KHz erhalten werden.
  • Nach dem das digitale Abtastensignal durch ein Verstärkungseinstellmodul und ein Basisbandformungsfiltermodul im Basisband-Verarbeitung- Chip verarbeitet wird, wird ein Basisband-DQPSK- Abtastensignal erhalten. Durch eine periphere Datenschnittstelle des DSPs kann der DSP dieses DQPSK-Abtastensignal erhalten. Anschließend kann dann der DSP die weitere Aufgaben wie Demodulationsbeurteilung und Kanaldekodierung usw. ausführen.
  • Weil eine Phasenverschiebung zwischen dem lokalen Abtastensymbol und dem Luftschnittstellensymbol vorhanden ist, um die Symbole zu synchronisieren, soll die Phasenverschiebung zwischen dem lokalen Abtastensymbol und dem Luftschnittstellensymbol vermessen werden, und dadurch die Phasenverschiebunggröße erfasst wird. Die Vermessungen zur Phasenverschiebung zwischen dem lokalen Abtastensymbol und dem Luftschnittstellensymbol sind vielfältig. In einem Ausführungsbeispiel der Erfindung kann die Phasenverschiebung zwischen dem lokalen Abtastensymbol und dem Luftschnittstellensymbol insbesondere durch Gardner-Algorithmus, Early-Late-Gate-Algorithmus oder Timing-Daten gestützte Algorithmus vermessen werden.
  • Im Schritt S12, wird gemäß der Phasenverschiebungsgröße die Abtastengelegenheit des Digital-Analog-/Analog-Digital- Wandlers eingestellt.
  • Nach dem Erhalt der Phasenverschiebungsgröße wird die Phasenverschiebunggröße zum Basisband-Verarbeitung-Chip rückgekoppelt. Durch die Einstellung eines Abtastenfrequenzmodul im Basisband-Verarbeitung-Chip werden die Abtastengelegenheiten des A/D-Wandlers und D/A-Wandlers fein eingestellt, sodass die Symbole synchronisiert werden.
  • Im Schritt S13, gleichzeitig bei der Einstellung der Abtastengelegenheit für das Abtasten des Digital-Analog-/ Analog-Digital-Wandlers, wird ein Schnittstellentakt zum Daten-Übertragen und -Empfangen des DSP eingestellt, um das Daten-Übertragen und -Empfangen vom DSP mit dem Abtasten zu synchronisieren.
  • Nachdem die Abtastenfrequenz des Basisband-Verarbeitung- Chips eingestellt wird, da die Standardtaktquellen des DSPs und des Basisband-Verarbeitung-Chips unterschiedlich sind, kann der Basisband-Verarbeitung-Chip, der die Kommunikation durch Daten-Übertragen und -Empfangen mit der peripheren Datenschnittstelle ermöglicht, die Synchonisation mit dem DSP verlieren, und somit zur Ungültigkeit der Synchronisation der Symbolen führen.
  • Dazu wird in einem Ausführungsbeispiel der Erfindung das periphere Schnittstellentakt zum Daten-Übertragen und -Empfangen des DSP synchronisiert eingestellt, gleichzeitig bei der Einstellung der Abtastengelegenheit fürs Abtasten des Digital-Analog-/Analog-Digital-Wandlers, um das Übertragen und Empfangen der Daten vom DSP mit dem Abtasten zu synchronisieren. In der Praxis wird die Synchronisation von Übertragen und Empfangen der Daten von DSP mit dem Abtasten derart erfolgt wird, indem das Schnittstellentakt zum Übertragen und Empfangen der Daten vom DSP für eine vorgegebenen Dauer gestoppt und danach wieder gestart wird.
  • Weiterhin kann in einem Ausführungsbeispiel der Erfindung, wie 2 zeigt, das Schnittstellentakts zum Übertragen und Empfangen der Daten vom DSP eingestellt wird, um Übertragen und Empfangen der Daten vom DSP mit dem Abtasten zu synchronisieren, umfassend:
    • der Schnittstellentakt zum Übertragen und Empfangen der Daten vom DSP gestoppt wird, bis der beim Start des Abtastens wieder gestartet wird;
    • gleichzeitig bei der Einstellung der Abtastengelegenheit fürs Abtasten des Digital-Analog-/Analog-Digital-Wandlers, wird der Schnittstellentakt zum Übertragen und Empfangen der Daten vom DSP zeitweise gestoppt. Nachdem die Einstellung der Abtastengelegenheit fürs Abtasten des Digital-Analog-/ Analog-Digital-Wandlers fertig ist und das Abtasten gestartet wird, wird das Schnittstellentakt zum Übertragen und Empfangen der Daten wieder gestartet. Da der Schnittstellentakt zum Übertragen und Empfangen der Daten vom DSP der Einstellung der Abtastengelegenheit für die Probenahme eines Digital-Analog-/Analog-Digital-Wandlers um Synchonisierung entsprechend eingestellt wird, die Synchronisation zwischen dem Abtasten und dem Daten-Übertragen und -Empfangen wird behalten, sodass Scheitern der Synchronisation der Symbolen vermieden werden kann.
  • Ferner kann in einem Ausführungsbeispiel der Erfindung, wie 3 zeigt, die Einstellung des Schnittstellentakts zum Übertragen und Empfangen der Daten vom DSP, um Übertragen und Empfangen der Daten vom DSP mit dem Abtasten zu synchronisieren, weiter umfassend:
    • der Schnittstellentakt zum Übertragen und Empfangen der Daten vom DSP gestoppt wird, bis der beim Daten Überträgen und Empfangen vom DSP wieder gestartet wird.
    • gleichzeitig bei der Einstellung der Abtastengelegenheit fürs Abtasten des Digital-Analog-/Analog-Digital-Wandlers, wird ein Schnittstellentakt zum Übertragen und Empfangen der Daten vom DSP zeitweise gestoppt. Da bei keinem Übertragen und Empfangen der Daten das Problem vom Verlust der Synchronisation der Symbolen nicht erzeugt wird, kann der Schnittstellentakt zum Übertragen und Empfangen der Daten vom DSP zeitweise gestoppt werden, bis der DSP Daten überträgt und empfängt, d.h. der Schnittstellentakt zum Übertragen und Empfangen der Daten bei Erzeugung der übertragenden Daten und empfangenden Daten vom DSP wieder gestartet werden kann. Dadurch kann die Synchronisation zwischen dem Abtasten und dem Übertragen und Empfangen der Daten ebenfalls behalten werden, sodass der Verlust von der Synchronisation der Symbolen vermieden werden kann.
  • Zusammengefasst werden in der Ausführungsbeispiele der Erfindung jeweils für einen Basisband-Verarbeitung-Chip und einen DSP eine eigene Taktquellen angeordnet, und gleichzeitig bei der Einstellung der Abtastengelegenheit für das Abtasten des Digital-Analog-/Analog-Digital-Wandlers wird ein Schnittstellentakt zum Übertragen und Empfangen der Daten vom DSP eingestellt, um das Übertragen und Empfangen der Daten vom DSP mit dem Abtasten zu synchronisieren, sodass das Probem von Verlust der Synchronisation der Daten zwischen den Basisband-Verarbeitung-Chip und den DSP, welches bei der Einstellung der spezifischen Takt im volldigitalen Empfänger in Arbeitsablauf aufgrund des Unterschieds zwischen unterschiedlichen Quarzoszillatorqullen oder Takten verursacht wird, vermieden wird. In einem Ausführungsbeispiele der Erfindung kann ein volldigitaler Empfänger ohne teures spezifisches Quarzoszillator, sondern durch normale Quarzoszillatoren oder Taktschwingkreis herkömmlich arbeiten, sodass die Kosten des volldigitalen Empfängers reduziert wird.
  • Des weiteren wird in einem Ausführungsbeispiel der Erfindung eine Synchronisationsvorrichtung zum Übertragen und Empfangen der Symbolen für volldigitalen Empfänger bereitgestellt, wie 4 zeigt, die jeweils für einen Basisband-Verarbeitung-Chip 1 und einen DSP 2 angeordnete Taktquellen, Erhalteneinheit 3 der Phasenverschiebunggröße, Einstelleinheit 4 der Abtastengelegenheit sowie Synchronisationseinheit 5 umfasst; die Taktquellen eine erste Taktquelle 61 und eine zweite Taktquelle 62 umfasst.
  • In einem volldigitalen Empfänger, der sich an dem Standard des TETRA-Protokolls einhaltet, benötigt ein Basisband-Verarbeitung-Chip 1 einen Symboltakt von 18KHz. Um die Kosten zu reduzieren, kann dies in einem Ausführungsbeispiel der Erfindung durch Frequenzteilung bei peripheren Taktschaltung auf dem Basisband-Board erhalten wird, deren Taktfrequenz 9.216MHz beträgt. Das heißt, die Taktquelle fürs Basisband-Verarbeitung-Chip 1 wird von der peripheren Taktschaltung auf dem Basisband-Board erzeugt, deren Taktfrequenz 9.126MHz beträgt. Nach der Frequenzteilung kann ein Symboltakt von etwa 18KHz erhalten werden.
  • Der Arbeitfrequenz vom DSP 2 ist normalerweise 12MHz, daher kann der DSP keine gemeinsame periphere Taktschaltung des Basisband-Verarbeitung-Chips 1 als Taktquelle verwenden. Ein einziger Quarzoszillator für den DSP 2 kann dann als seine Taktquelle angeordnet wird. Da es nun nur einzeln Symboltakt für den DSP mit einem Frequenz von 12MHz braucht, kann es durch eine Anordnung von normalen Quarzoszillator von 12MHz ermöglicht wird.
  • In einem Ausführungsbeispiel der Erfindung werden einzelne Taktquellen jeweils für den Basisband-Verarbeitung-Chip 1 und den DSP 2 angeordnet. Ein teures spezifisches Quarzoszillator, das als eine gemeinsame Taktquelle des Basisband-Verarbeitung-Chips 1 und des DSPs 2 dient, wird nicht mehr wie Stand der Technik benötigt, sodass die Kosten des volldigitalen Empfängers effektiv reduziert.
  • Die Phasenverschiebungsgröße-Erhalteneinheit 3 dient dazu, eine Phasenverschiebung zwischen einem lokalen Probesymbol und einem Luftschnittstellensymbol zu vermessen, nachdem ein von dem Basisband-Verarbeitung-Chip 1 übertragenes Abtastensignal vom DSP 2 empfangen wird, um die Phasenverschiebungsgröße zu erhalten.
  • Der Arbeitsablauf des volldigitalen Empfängers ist wie folgende dargestellt.
  • Der A/D-Wandler im Basisband-Verarbeitung-Chip 1 setzt ein analoges Basisbandsignal ins digitale Abtastensignal um. Weil die Geschwindigkeit eines Luftschnittstellensymbols im Standard des TETRA-Protokolls 18K/S beträgt, beträgt der von A/D-Wandler benötigte Basistaktfrequenz 18KHz. In einer Ausführungsbeispiel handelt es sich bei der Taktquelle zur Lieferung solcher Taktfrequenz um eine peripheren Taktschaltung des Basisband-Verarbeitung-Chips. Durch Frequenzteilung von peripheren Taktschaltung mit einer Taktfrequenz von 9.216MHz kann ein Symboltakt von etwa 18KHz erhalten werden.
  • Nachdem das digitale Abtastensignal durch ein Verstärkungseinstellmodul und ein Basisbandformungs- filtermodul im Basisband-Verarbeitung-Chip 1 verarbeitet wird, wird ein Basisband-DQPSK-Abtastensignal erhalten. Durch eine periphere Datenschnittstelle des DSPs kann der DSP dieses DQPSK-Abtastensignal erfassen. Anschließend kann der DSP 2 weitere Aufgaben wie Demodulationsbeurteilung und Kanaldekodierung usw. ausführen.
  • Weil eine Phasenverschiebung zwischen dem lokalen Probesymbol und dem Luftschnittstellensymbol vorhanden ist, soll die Phasenverschiebung zwischen dem lokalen Abtastensymbol und dem Luftschnittstellensymbol vermessen werden, und dadurch wird die Phasenverschiebungsgröße erhalten, um die Symbole zu synchronisieren. Insbesondere kann die Phasenverschiebung zwischen dem lokalen Probesymbol und dem Luftschnittstellensymbol durch Gardner-Algorithmus, Early-Late-Gate-Algorithmus oder Timing-Daten gestützte Algorithmus vermessen werden.
  • Die Einstelleinheit 4 der Abtastengelegenheit dient dazu, die Abtastengelegenheit für Abtasten des Digital-Analog-/ Analog-Digital-Wandlers gemäß der Phasenverschiebungsgröße einzustellen;
  • Nach dem Erhalt der Phasenverschiebungsgröße, wird die Phasenverschiebung größe zum Basisband-Verarbeitung-Chip 1 rückgekoppelt. Durch die Einstellung eines Abtastenfrequenzmodul im Basisband-Verarbeitung-Chip werden die Abtastengelegenheiten des A/D-Wandlers und D/A-Wandlers fein eingestellt, sodass die Symbole synchronisiert werden.
  • Die Synchronisationseinheit 5 dient dazu,gleichzeitig bei der Einstellung der Abtastengelegenheit für das Abtasten des Digital-Analog-/Analog-Digital-Wandlers ein Schnittstellentakt zum Übertragen und Empfangen der Daten vom DSP einzustellen, sodass die Übertragen und Empfangen der Daten vom DSP 2 mit dem Abtasten synchronisiert werden.
  • Nachdem die Abtastenfrequenz des Basisband-Verarbeitung- Chips 1 eingestellt wird, kann der Basisband-Verarbeitung- Chip 1, der die Kommunikation durch Übertragen und Empfangen der Daten mit der peripheren Datenschnittstelle ermöglicht, die Synchonisation mit dem DSP 2 verlieren, und somit zur Ungültigkeit der Synchronisation der Symbolen führen, da die Bezugtaktquellen des DSPs 2 und des Basisband- Verarbeitung-Chips 1 unterschiedlich sind.
  • Dazu wird in einem Ausführungsbeispiel der Erfindung das periphere Schnittstellentakt zum Übertragen und Empfangen der Daten vom DSP 2 synchronisiert eingestellt, gleichzeitig bei der Einstellung der Abtastengelegenheit für das Abtasten des Digital-Analog-/Analog-Digital-Wandlers, um das Übertragen und Empfangen der Daten vom DSP 2 mit dem Abtasten zu synchronisieren. In der Praxis wird die Synchronisation von Übertragen und Empfangen der Daten von DSP mit dem Abtasten derart erfolgt wird, indem das Schnittstellentakt zum Übertragen und Empfangen der Daten vom DSP für einer vorgegebenen Dauer gestoppt und danach wieder gestart wird.
  • Weiterhin kann die Synchronisationseinheit 5 in einem Ausführungsbeispiel der Erfindung ein Einstellmodul für Takt umfassen, das den Schnittstellentakt zum Übertragen und Empfangen der Daten vom DSP stoppt, bis Anfang des Abtastens der Schnittstellentakt wieder gestartet wird.
  • Gleichzeitig bei der Einstellung der Abtastengelegenheit für das Abtasten des Digital-Analog-/Analog-Digital-Wandlers wird der Schnittstellentakt zum Übertragen und Empfangen der Daten vom DSP 2 zeitweise gestoppt. Nachdem die Abtastengelegenheit für Abtasten des Digital-Analog-/ Analog-Digital-Wandlers fertig eingestellt und das Abtasten gestartet wird, wird das Schnittstellentakt zum Übertragen und Empfangen der Daten wieder gestartet. Dadurch wird der Schnittstellentakt zum Übertragen und Empfangen der Daten vom DSP 2 gemäß der Einstellung der Abtastengelegenheit für Abtasten des Digital-Analog-/Analog-Digital-Wandlers synchonisiert eingestellt, sodass die Synchronisation von Abtasten mit Übertragen und Empfangen der Daten behalten werden kann, und der Verlust von der Synchronisation der Symbolen vermieden wird.
  • Ferner kann die Synchronisationseinheint 5 in einem Ausführungsbeispiel der Erfindung ein Start/ Stoppmodul für Takt umfassen, das den Schnittstellentakt zum Übertragen und Empfangen der Daten vom DSP stoppt, bis der DSP Daten überträgt und empfängt, den Schnittstellentakt wieder startet.
  • Gleichzeitig bei der Einstellung der Abtastengelegenheit für das Abtasten des Digital-Analog-/Analog-Digital-Wandlers, wird der Schnittstellentakt zum Übertragen und Empfangen der Daten vom DSP 2 zeitweise gestoppt. Bei keinem Übertragen und Empfangen der Daten wird das Problem von Verlust der Synchronisation der Symbolen nicht erzeugt, deswegen kann der Schnittstellentakt zum Übertragen und Empfangen der Daten vom DSP 2 gestoppt werden, bis der DSP 2 Daten überträgt und empfängt, d.h. der Schnittstellentakt zum Übertragen und Empfangen der Daten bei Erzeugung des Übertragens und Empfangens der Daten vom DSP 2 wieder begonnen werden. Dadurch kann die Synchronisation von Abtasten mit Übertragen und Empfangen der Daten ebenfalls behalten werden, sodass Scheitern der Synchronisation der Symbolen vermieden wird.
  • Die Erfindung ist nicht auf die oben genannte und dargestellte Ausführungsbeispiele beschränkt. Alle vorstehend beschriebenen Merkmale oder in den Figuren gezeigten Merkmale sind im Rahmen der Erfindung beliebig vorteilhaft miteinander kombinierbar.

Claims (10)

  1. Verfahren zum synchronen Übertragen und Empfangen von Symbolen für einen volldigitalen Empfänger, wobei das Verfahren die folgenden Schritte umfasst: Messen einer Phasenverschiebung zwischen einem lokalen Abtastsymbol und einem Luftschnittstellensymbol, um einen Wert der Phasenverschiebung zu erhalten, sobald ein von einem Basisband-Verarbeitungs-Chip übertragenes Abtastsignal, dessen Taktsignal von einer zweiten Taktquelle geliefert wird, von einem digitalen Signalprozessor, im Weiteren DSP genannt, dessen Taktsignal von einer ersten Taktquelle geliefert wird, empfangen wird; Einstellen eines Abtastzeitpunkts eines Digital-Analog-/Analog-Digital-Wandlers basierend auf dem Wert der Phasenverschiebung; Einstellen eines Schnittstellentakts für eine Übertragung und einen Empfang von Daten des DSP, sobald der Abtastzeitpunkt des Digital-Analog-/Analog-Digital-Wandlers eingestellt ist, um die Übertragung und den Empfang der Daten des DSP mit dem Abtasten zu synchronisieren.
  2. Verfahren nach Anspruch 1, wobei das Messen der Phasenverschiebung umfasst: Messen der Phasenverschiebung zwischen dem lokalen Abtastsymbol und dem Luftschnittstellensymbol mittels eines Gardner-Algorithmus, eines Early-Late-Gate-Algorithmus oder eines Datenzeitpunkt-gestützten Algorithmus.
  3. Verfahren nach Anspruch 2, wobei das Einstellen des Schnittstellentakts umfasst: Stoppen des Schnittstellentakts für die Übertragung und den Empfang von Datendes DSP, und Neustarten des Schnittstellentakts für die Übertragung und den Empfang von Daten, sobald das Abtasten gestartet wird.
  4. Verfahren nach Anspruch 2, wobei das Einstellen des Schnittstellentakts umfasst: Stoppen des Schnittstellentakts für die Übertragung und den Empfang von Datendes DSP, und Neustarten des Schnittstellentakts für die Übertragung und den Empfang von Daten, sobald der DSP Daten überträgt oder empfängt.
  5. Vorrichtung zum synchronen Übertragen und Empfangen von Symbolen für einen volldigitalen Empfänger, wobei die Vorrichtung umfasst: - Taktquellen, die unabhängig voneinander für einen Basisband-Verarbeitungs-Chip und einen digitalen Signalprozessor, im Weiteren DSP genannt, bereitgestellt werden; - eine Einheit zur Bestimmung einer Phasenverschiebung, die ausgebildet ist, um die Phasenverschiebung zwischen einem lokalen Abtastsymbol und einem Luftschnittstellensymbol zu messen, um so einen Wert der Phasenverschiebung zu erhalten, sobald ein von einem Basisband-Verarbeitungs-Chip übertragenes Abtastsignal vom DSP empfangen wird; - eine Einheit zum Einstellen eines Abtastzeitpunkts, die ausgebildet ist, um den Abtastzeitpunkt eines Digital-Analog-/Analog-Digital-Wandlers basierend auf dem Wert der Phasenverschiebung einzustellen; - eine Synchronisationseinheit, die ausgebildet ist, um, sobald der Abtastzeitpunkt des Digital-Analog-/Analog-Digital-Wandlers eingestellt ist, einen Schnittstellentakt für eine Übertragung und einen Empfang von Daten des DSP einzustellen, um die Übertragung und den Empfang der Daten des DSP mit dem Abtasten zu synchronisieren.
  6. Vorrichtung nach Anspruch 5, wobei die Taktquelle des Basisband-Verarbeitungs-Chips mittels einer peripheren Taktschaltung auf einem Basisband-Board bereitgestellt wird.
  7. Vorrichtung nach Anspruch 6, wobei die Taktquelle des DSP mittels eines Kristalloszillators unabhängig bereitgestellt wird.
  8. Vorrichtung nach Anspruch 7, wobei der Kristalloszillator ein 12MHz-Kristalloszillator ist.
  9. Vorrichtung nach Anspruch 8, wobei die Synchronisationseinheit umfasst: ein Takteinstellmodul, das ausgebildet ist, um den Schnittstellentakt für die Übertragung und den Empfang von Daten des DSP zu stoppen, und um den Schnittstellentakt für die Übertragung und den Empfang von Daten neu zu starten, sobald das Abtasten gestartet ist.
  10. Vorrichtung nach Anspruch 8, wobei die Synchronisationseinheit umfasst: ein Taktstart-/Taktstoppmodul, das ausgebildet ist, um den Schnittstellentakt für die Übertragung und den Empfang von Daten des DSP zu stoppen, und um den Schnittstellentakt für die Übertragung und den Empfang von Daten neu zu starten, sobald der DSP Daten überträgt oder empfängt.
DE112012006735.5T 2012-07-25 2012-07-25 Synchronisationsverfahren und Vorrichtung zur Übertragung und zum Empfang der Symbole für volldigitalen Empfänger Active DE112012006735B4 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2012/079118 WO2014015480A1 (zh) 2012-07-25 2012-07-25 一种用于全数字接收机的收发符号同步方法及装置

Publications (2)

Publication Number Publication Date
DE112012006735T5 DE112012006735T5 (de) 2015-04-23
DE112012006735B4 true DE112012006735B4 (de) 2019-03-28

Family

ID=49996493

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112012006735.5T Active DE112012006735B4 (de) 2012-07-25 2012-07-25 Synchronisationsverfahren und Vorrichtung zur Übertragung und zum Empfang der Symbole für volldigitalen Empfänger

Country Status (3)

Country Link
US (1) US9219601B2 (de)
DE (1) DE112012006735B4 (de)
WO (1) WO2014015480A1 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG10201509972YA (en) * 2015-12-04 2016-09-29 Huawei Internat Pte Ltd Asynchronous transmission for nfc card emulation mode
CN113726313A (zh) * 2020-05-25 2021-11-30 瑞昱半导体股份有限公司 多芯片系统、芯片与时钟同步方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050135432A1 (en) * 2003-12-18 2005-06-23 Kelley Brian T. OFDM frequency offset estimation apparatus and method

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5724396A (en) * 1995-06-07 1998-03-03 Discovision Associates Signal processing system
US20050047496A1 (en) * 2003-08-13 2005-03-03 Mcintire William K. Modem with pilot symbol synchronization
CN101820340A (zh) * 2010-02-22 2010-09-01 中兴通讯股份有限公司 一种时钟恢复装置及方法
US8582710B2 (en) * 2011-03-31 2013-11-12 Broadcom Corporation Recovery and synchronization for spread spectrum modulated clock
US8665929B1 (en) * 2011-05-12 2014-03-04 Valens Semiconductor Ltd. Method and device for deterministic timing acquiring and tracking
CN102170414B (zh) * 2011-05-17 2013-03-27 浙江瑞讯微电子有限公司 一种gfsk解调及定时同步联合方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050135432A1 (en) * 2003-12-18 2005-06-23 Kelley Brian T. OFDM frequency offset estimation apparatus and method

Also Published As

Publication number Publication date
US9219601B2 (en) 2015-12-22
DE112012006735T5 (de) 2015-04-23
WO2014015480A1 (zh) 2014-01-30
US20150180650A1 (en) 2015-06-25

Similar Documents

Publication Publication Date Title
DE69826387T2 (de) Symboltaktsynchronisierung und Moduserfassung für Mehrträgersignale
DE3222993C2 (de) Synchronisationsvorrichtung für ein Funk-Sende-Empfangssystem
DE69721190T2 (de) Automatische Frequenzkorrektur für ein Funkrufsystem
DE112012006735B4 (de) Synchronisationsverfahren und Vorrichtung zur Übertragung und zum Empfang der Symbole für volldigitalen Empfänger
DE102008057060B4 (de) Gesteuerte Übertragung von Daten in einem Datenübertragungssystem
DE102014108653B4 (de) Funkuhr
DE102016011493B4 (de) Numerisches Steuersystem mit synchroner Steuerfunktion zwischen Einheiten
EP2041991B1 (de) Verfahren und system zur ermittlung der abhängigkeit zwischen geräteparametern eines mobilfunkgeräts und signalgrössen
EP1608089B1 (de) Messsystem mit einem Referenzsignal zwischen einem Signalgenerator und einem Signalanalysator
EP1239625B1 (de) Empfänger und Verfahren zum anfänglichen Synchronisieren eines Empfängers auf die Trägerfrequenz eines gewünschten Kanals
DE69627223T2 (de) Empfänger für TDMA-Anordnung zum unterbrochenen Burstdatenempfang
DE102014201755B4 (de) Messsystem und Messverfahren mit breitbandigerSynchronisation und schmalbandiger Signalanalyse
DE60226303T2 (de) Verfahren und Vorrichtung zur Korrektur von Frequenzversschiebungen verursacht durch einen freischwingenden Oszillator
DE102004016427A1 (de) Automatisches Verstärkungssteuerungsverfahren und Vorrichtung in einem Kommunikationssystem mit diskontinuierlichem Übertragungsmodus
DE112009001277T5 (de) Empfangsvorrichtung
DE10224161B4 (de) Restphasenfehlerkorrektur
DE102006042114A1 (de) Vorrichtung und Verfahren zur Analyse eines über ein Mehrkanalsystem übertragenen Messsignals
DE10213262A1 (de) Vorrichtung und Verfahren zum Regeln eines Sendezeitpunkts eines zeitkontinuierlichen Sendesignals
DE10359649A1 (de) Übertragungseinrichtung vom regenerativen Relais-Typ und Kommunikationssystem mit dieser
DE2608258C2 (de) Einseitenband- oder Zweiseitenband- Nachrichtenübertragungsverfahren ohne Träger
DE112012006561T5 (de) Phasenfehler-Erfassungsvorrichtung, Phasenfehler-Erfassungsverfahren und Empfangsvorrichtung
DE60305975T2 (de) Korrekturverfahren und korrekturschleife für ein komplexesdigitalsignal
DE102008004819B4 (de) Schaltung und Verfahren zur Detektion von Netzknotenalterung in Kommunikationsnetzen
DE102004019983B4 (de) Vorrichtung und Verfahren zur Feststellung der Gangabweichung und Fehlfunktion einer Echtzeituhr in einem Mobilfunkgerät
AT517986B1 (de) Verfahren und Kommunikationssystem zum Empfangen von mittels Frequenzmultiplexverfahren übertragener Frames

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final