DE112012004476T5 - Wärmesenken-Befestigungsmodul - Google Patents

Wärmesenken-Befestigungsmodul Download PDF

Info

Publication number
DE112012004476T5
DE112012004476T5 DE112012004476.2T DE112012004476T DE112012004476T5 DE 112012004476 T5 DE112012004476 T5 DE 112012004476T5 DE 112012004476 T DE112012004476 T DE 112012004476T DE 112012004476 T5 DE112012004476 T5 DE 112012004476T5
Authority
DE
Germany
Prior art keywords
chip
substrate
load frame
thickness
adhesive material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE112012004476.2T
Other languages
English (en)
Other versions
DE112012004476B4 (de
Inventor
c/o IBM Corp. MS 10-204 Gaynes Michael A.
c/o IBM Corp. Zitz Jeffrey A.
c/o IBM Corp. MS 10-204 Colgan Evan G.
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE112012004476T5 publication Critical patent/DE112012004476T5/de
Application granted granted Critical
Publication of DE112012004476B4 publication Critical patent/DE112012004476B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/20—Modifications to facilitate cooling, ventilating, or heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
    • H01L24/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/90—Methods for connecting semiconductor or solid state bodies using means for bonding not being attached to, or not being formed on, the body surface to be connected, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83104—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus by applying pressure, e.g. by injection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/839—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector with the layer connector not providing any mechanical bonding
    • H01L2224/83901—Pressing the layer connector against the bonding areas by means of another connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides

Abstract

Eine Chipverkapselungsvorrichtung umfasst ein Substrat, einen Lastrahmen, welcher mit einem Klebstoffmaterial an dem Substrat befestigt ist, wobei der Lastrahmen so gebildet ist, dass er eine Öffnung definiert, und einen Halbleiterchip, welcher innerhalb der Öffnung an dem Substrat angebracht ist. Eine Dicke des Klebstoffmaterials zwischen dem Lastrahmen und dem Substrat variiert und wird so eingestellt, dass eine Fläche des Lastrahmens gegenüber dem Substrat im Wesentlichen parallel zu einer Fläche des Chips gegenüber dem Substrat angeordnet ist.

Description

  • HINTERGRUND
  • Die vorliegende Erfindung betrifft ein Wärmesenken-Befestigungsmodul und insbesondere eine Lückensteuerung eines Wärmegrenzflächenmaterials (Thermal Interface Material, TIM) für ein Modul zur direkten Wärmesenkenbefestigung.
  • Bei der Verkapselung von Halbleiterchips wird typischerweise ein organisches Substrat verwendet. Das organische Substrat breitet die Lötkontakthügel einer Chipverbindung mit kontrolliertem Zusammenbrechen (Controlled Collapse Chip Connection, C4) auf dem Silicium-Plättchen mit feinem Abstand, typischerweise 0,15 mm bis 0,2 mm, fächerförmig zu Ball-Grid-Array(BGA)- oder Land-Grid-Array(LGA)-Verbindungen mit größerem Abstand aus, typischerweise 1,0 mm bis 1,2 mm. Mit einem BGA wird das Chipgehäuse durch das Wiederaufschmelzen der Lötkugeln an einer Leiterplatte befestigt, wodurch eine permanente Verbindung gebildet wird. Ein Zwischenstück des LGA-Typs stellt eine Verbindung bereit, wobei das Chipgehäuse auf der Leiterplatte (Printed Circuit Board, PCB) einfach entfernt und ersetzt werden kann.
  • Im Allgemeinen ist bei einem organischen Verkapselungssubstrat ein Deckel, der aus einem wärmeleitfähigen Material wie z. B. Kupfer gebildet ist, an dem Chip und dem organischen Substrat befestigt, um den Chip während der Behandlung zu schützen und die mechanische Festigkeit des organischen Substrats zu verbessern. Ein Wärmegrenzflächenmaterial (TIM) ist zwischen der Rückfläche des Chips und dem Deckel angeordnet, um einen Weg für die Ableitung von Wärme bereitzustellen. Falls erforderlich, wird dann unter Verwendung einer zweiten TIM-Schicht an der Außenfläche des Deckels eine Wärmesenke befestigt. Der Chip wird mit der Vorder- oder Einheiten-Seite nach unten an dem Verkapselungssubstrat angebracht. Bei Verwendung mit einem LGA-Zwischenstück, wo für den elektrischen Kontakt eine Drucklast durch den Chip, das LGA und die PCB hindurch erforderlich ist, wird die Last entweder in der Mitte über dem Chip oder an zwei oder mehr Punkten auf dem Umfang auf den Gehäusedeckel angewendet. Aufgrund von Unterschieden der Wärmeausdehnungskoeffizienten zwischen dem organischen Substrat, dem Chip und dem Deckel können besondere Montageverfahren für die oben beschriebenen Operationen erforderlich sein.
  • Für Multichipmodule (MCMs) auf Keramiksubstraten ist es, um die thermische Leistungsfähigkeit zu verbessern, oft wünschenswert, den Deckel individuell so anzupassen, dass eine dünne einheitliche TIM-Schicht auf mehreren Chips bereitgestellt werden kann, unabhängig von Schwankungen der Neigung oder Höhe der Chips. Ein früheres Verfahren, um dies zu erreichen, umfasste Anpassen der Stelle zylindrischer Halteelemente durch Anordnen von Distanzscheiben an den Chips und Wiederaufschmelzen von Lötmaterial, um die Halteelemente an der Innenfläche und an Rändern der Öffnungen zu befestigen. Wenn ein Deckel verwendet wird, enthält der Kühlweg für den Chip zwei TIM-Schichten, eine auf der Chipseite des Deckels und eine zweite zwischen dem Deckel und der Wärmesenke. Für einige Anwendungen kann dies eine inakzeptable Einschränkung sein.
  • Für Hochleistungscomputer sind bedeutende Entwicklungsarbeiten an verschiedenen Typen von Chipstapeln durchgeführt worden, da es zunehmend schwierig wird, die Leistungsfähigkeit von Einheiten durch Verkleinern der Abmessungen weiter zu verbessern. In einigen Chipstapeln werden die Chips dünner gemacht, um die Herstellung von Durchkontaktierungen durch Silicium (Thru Silicon Vias, TSV) mit feinem Abstand zu ermöglichen, wodurch die mechanische Festigkeit der Chips verringert werden kann, so dass es wünschenswert sein kann, die Betätigungslast für ein LGA nicht durch den Chipstapel hindurch bereitzustellen, insbesondere wenn die Größe des Substrats und somit die benötigte Last steigt. Für Anwendungen mit hoher Leistungsdichte, oder welche eine niedrige Übergangsbetriebstemperatur benötigen, kann eine Verkapselungslösung erforderlich sein, wobei die Wärmesenke direkt an der Rückfläche des Chips oder Chipstapels befestigt sein kann. Die Verwendung nur einer einzigen TIM-Schicht zwischen dem Chip oder Chipstapel und der Wärmesenke führt zu einer verbesserten thermischen Leistungsfähigkeit im Vergleich zu einem Chipgehäuse mit Deckel, wo zwei TIM-Schichten benötigt werden. Dies wird typischerweise als deckelloses Gehäuse oder Gehäuse mit direkter Wärmesenkenbefestigung bezeichnet. Für Hochleistungssysteme ist es im Allgemeinen wünschenswert, LGA-Chipgehäuse statt BGA-Chipgehäuse zu verwenden, so dass der Chip ersetzt werden kann, falls erforderlich. Da die Komplexität von Chips steigt und die Leistungs- und Eingabe/Ausgabe(Input/Output, I/O)-Anforderungen wachsen, wird die Größe des Gehäuses im Allgemeinen erhöht, um eine höhere Anzahl an LGA-Kontakten bereitzustellen. Für ein deckelloses Gehäuse, wo die LGA-Betätigungslast durch den Chip, das Substrat oder die Kombination aus dem Substrat und einer oberen Flächenversteifung bereitgestellt wird, ist es erforderlich, für eine ausreichende mechanische Steifigkeit zu sorgen, um die Last gleichmäßig genug über das LGA-Zwischenstück zu verteilen, um einen elektrischen Kontakt für alle Kontaktflecken zu bilden. Für organische Substrate kann hierdurch die zulässige Substratgröße begrenzt werden und für Keramiksubstrate kann hierdurch die erforderliche Dicke erhöht werden. Wenn die LGA-Betätigungslast auf das Substrat bereitgestellt wird, kann ein Lastrahmen (oder eine Versteifung) mit einer Öffnung für den Chip an dem Substrat befestigt sein und die kombinierte Struktur muss für eine angemessene mechanische Steifigkeit sorgen, damit das LGA gleichmäßig betätigt wird. Ein solcher Lastrahmen oder eine solche Versteifung wären an dem Substrat befestigt.
  • KURZDARSTELLUNG
  • Gemäß einer Erscheinungsform der Erfindung umfasst eine Chipverkapselungsvorrichtung ein Substrat, einen Lastrahmen, der mit einem Klebstoffmaterial an dem Substrat befestigt ist, wobei der Lastrahmen so gebildet ist, dass er eine Öffnung definiert, und einen Halbleiterchip, der innerhalb der Öffnung an dem Substrat angebracht ist. Eine Dicke des Klebstoffmaterials zwischen dem Lastrahmen und dem Substrat variiert und wird so eingestellt, dass eine Fläche des Lastrahmens gegenüber dem Substrat im Wesentlichen parallel zu einer Fläche des Chips gegenüber dem Substrat angeordnet ist.
  • Gemäß einer anderen Erscheinungsform der Erfindung wird eine Chipverkapselungsvorrichtung bereitgestellt, und umfasst ein Substrat, einen Lastrahmen, der mit einem Klebstoffmaterial an dem Substrat befestigt ist, wobei der Lastrahmen so gebildet ist, dass er eine Öffnung definiert, und einen Halbleiterchip, der innerhalb der Öffnung an dem Substrat angebracht ist. Eine Dicke des Klebstoffmaterials zwischen dem Lastrahmen und dem Substrat variiert und wird so eingestellt, dass eine Fläche des Lastrahmens gegenüber dem Substrat im Wesentlichen parallel zu einer Fläche des Chips gegenüber dem Substrat angeordnet ist und die Fläche des Chips unterhalb der Fläche des Lastrahmens einen Abstand aufweist.
  • Gemäß noch einer anderen Erscheinungsform der Erfindung wird ein Montageverfahren für ein Wärmesenken-Befestigungsmodul für eine Chipverkapselungsvorrichtung bereitgestellt. Das Verfahren umfasst Befestigen eines Halbleiterchips an einem Substrat, um einen Modul-Teilaufbau zu bilden, Anordnen eines Lastrahmens und einer Distanzscheibe in einer Halterung, Auftragen von Klebstoff auf den Lastrahmen, belastbares Anordnen des Modul-Teilaufbaus mit der Chipvorderseite nach unten in der Halterung und Härten des Klebstoffs.
  • Durch die Techniken der vorliegenden Erfindung werden weitere Merkmale und Vorteile realisiert. Andere Ausführungsformen und Erscheinungsformen werden hierin detailliert beschrieben und als Teil der beanspruchten Erfindung angesehen. Für ein besseres Verständnis der Erfindung mit den Vorteilen und den Merkmalen wird auf die Beschreibung und die Zeichnungen verwiesen.
  • KURZBESCHREIBUNG DER VERSCHIEDENEN ANSICHTEN DER ZEICHNUNGEN
  • Der Gegenstand der Erfindung wird in den Patentansprüchen am Ende der Beschreibung besonders herausgestellt und unterscheidbar beansprucht. Die vorstehenden und andere Merkmale und Vorteile der Erfindung werden aus der folgenden detaillierten Beschreibung in Verbindung mit den begleitenden Zeichnungen ersichtlich, in welchen:
  • 1 ein Ablaufplan ist, welcher ein Montageverfahren für ein Wärmesenken-Befestigungsmodul veranschaulicht;
  • 2 eine perspektivische Darstellung eines Chips ist, der auf einem Substrat angebracht ist;
  • 3 eine perspektivische Darstellung einer Halterung ist, an welche ein Modul montiert wird;
  • 4 eine perspektivische Darstellung der Halterung mit einer positionierten Distanzscheibe und einem positionierten Lastring ist;
  • 5 eine perspektivische Darstellung der Halterung ist, nachdem Klebstoffmaterial auf den Lastring aufgetragen worden ist;
  • 6 eine perspektivische Darstellung der Halterung ist, nachdem das Substrat mit dem befestigten Chip hinzugefügt worden ist;
  • 7 eine perspektivische Darstellung der Halterung ist, nachdem die Lastplatte hinzugefügt worden ist;
  • 8 eine Querschnittsdarstellung der belasteten Halterung ist;
  • 9 eine perspektivische Darstellung eines fertigen Moduls ist und
  • 10 eine Querschnittsdarstellung des fertigen Moduls auf einer ebenen Wärmesenkenfläche mit einer aufgebrachten TIM-Schicht ist.
  • DETAILLIERTE BESCHREIBUNG
  • Ein Wärmesenken-Befestigungsmodul wird offenbart und stellt einen Lastrahmen bereit, der an einem (organischen oder Keramik-)Gehäusesubstrat einer ersten Ebene befestigt ist, wobei eine obere Fläche des Lastrahmens parallel zu einer Rückfläche des Chips angeordnet ist und über der Rückfläche des Chips einen gesteuerten vertikalen Abstand aufweist.
  • Bezug nehmend auf 1 und 2, wird dort eine erste Operation (Operation 1) zum Bilden des Wärmesenken-Befestigungsmoduls veranschaulicht, und diese umfasst eine Befestigung eines Chips 10, z. B. eines Mikroprozessors, an einem Substrat 20 oder Träger. Diese Operation wird durch ein zweistufiges Verfahren durchgeführt. In der ersten Stufe lässt man Chipverbindungen mit kontrolliertem Zusammenbrechen (C4s), z. B. Lötkugeln mit feinem Abstand, auf der aktiven Fläche 11 des Chips wiederaufschmelzen, um den Chip 10 mit einer passenden Gruppe von Kontaktflecken auf dem Substrat 20 zu verbinden. In der zweiten Stufe wird eine Unterfüllung des Chips 10 mit einem geeigneten Füllmaterial, zum Beispiel aus einem Polymermaterial, durchgeführt. Hierdurch wird ein Modul-Teilaufbau (Module Subassembly, MSA) 30 gebildet.
  • Bezug nehmend auf 3, wird eine Halterung 40 bereitgestellt. Die Halterung 40 umfasst eine im Wesentlichen ebene obere Fläche 50, von welcher sich innere Ausrichtungsstifte 60 und äußere Ausrichtungsstifte 70 erstrecken. Die inneren Ausrichtungsstifte 60 weisen eine erste Länge auf und sind so angeordnet, dass sie den Lastrahmen (welcher nachstehend beschrieben wird) und den MSA 30 positionieren. Die äußeren Ausrichtungsstifte 70 weisen eine zweite Länge auf, welche länger als die erste Länge sein kann, und sind so angeordnet, dass sie die Lastplatte (welche nachstehend beschrieben wird) auf dem MSA 30 zentrieren. Die inneren Ausrichtungsstifte 60 umfassen ferner mindestens 1 Positionierstift 61, welcher so angeordnet ist, dass er zumindest den Lastrahmen positioniert, wie nachstehend beschrieben.
  • Bezug nehmend auf 1 und 4, werden in einer nächsten Operation (Operation 2) in dem Verfahren eine Distanzscheibe 80 und der Lastrahmen 90 in der Halterung 40 angeordnet. Die Distanzscheibe 80 wird in einer inneren Zone der oberen Fläche 50 in einer Position unterhalb der Position angeordnet, wo sich der Chip 10 befinden wird, nachdem der MSA 30 angeordnet ist, wie nachstehend beschrieben. Der Lastrahmen 90 passt in den Bereich innerhalb der inneren Ausrichtungsstifte 60 und umfasst einen Eckabschnitt 91, welcher an den Positionierstift 61 stößt. Der Lastrahmen 90 umfasst im Wesentlichen ebene und im Wesentlichen parallele Hauptflächen 92 (d. h. die obere Fläche) und 93 (d. h. die untere Fläche).
  • Die inneren Ausrichtungsstifte 60 sind so ausgestaltet und positioniert, dass sie die Lastplatte genau platzieren. Der Positionierstift 61 ist in einer Eckposition angeordnet und ist bereitgestellt, damit eine unbeabsichtigte Drehung des Lastrahmens 90 oder des MSA 30 verhindert wird.
  • Bezug nehmend auf 1, 5 und 6, wird auf den Lastrahmen 90 ein polymerer Klebstoff 100 aufgetragen (Operation 3). Der polymere Klebstoff 100 kann einen oder mehrere geeignete Klebstoffe umfassen, zum Beispiel, ohne darauf beschränkt zu sein, Sylgard 577 oder EA6700. Gemäß Ausführungsformen wird ein Kügelchen des polymeren Klebstoffs 100 auf den Lastrahmen 90 aufgetragen und benetzt nach der Montage beide aneinander passenden Flächen. Wie in 6 dargestellt, wird der MSA 30 dann durch die Halterung 40 mit der Chipseite 30 nach unten an dem Lastrahmen 90 ausgerichtet und gegen die Distanzscheibe 80 gedrückt (Operation 4).
  • Bezug nehmend auf 1, 7 und 8, wird dann eine Lastplatte 110 mit der Halterung 40 in Ausrichtung gebracht und darauf angeordnet (Operation 5). Die Ausrichtung zwischen der Lastplatte 110 und der Halterung 40 wird zumindest durch die äußeren Ausrichtungsstifte 70 bereitgestellt, welche sich durch entsprechende Löcher erstrecken, die in der Lastplatte 110 definiert sind. Wenn die Lastplatte 110 auf diese Weise auf der Halterung 40 angeordnet ist, sorgt die Lastplatte 110 für eine Druckkraft auf das Substrat 20 hinter einer Mitte des Chips 10. Wie in 8 dargestellt, umfasst die Lastplatte 110 einen halbrunden Abschnitt 111, welcher von einer unteren Fläche der Lastplatte 110 nach unten ragt und welcher hinter der Mitte des Chips 10 positioniert sein kann. Der halbrunde Abschnitt 111 ragt somit von der Lastplatte 110 nach unten und drückt den Chip 10 derart in Richtung des Substrats 20, dass im Wesentlichen sichergestellt wird, dass der MSA 30 an dem Lastrahmen 90 ausgerichtet ist und gegen die Distanzscheibe 80 gedrückt wird.
  • Bezug nehmend auf 1 und 9, wird eine Wärmehärtungsoperation (Operation 6) durchgeführt, um den polymeren Klebstoff 100 zu härten, zum Beispiel in einem Erhitzer oder Ofen. Nach dem Abkühlen wird das fertige Modul 120 aus der Halterung 40 entfernt, wie in 9 dargestellt. Das Entfernen des fertigen Moduls 120 aus der Halterung 40 führt dazu, dass der Lastrahmen 90 so an dem Substrat 20 befestigt ist, dass die Hauptfläche 92 (d. h. die obere, frei liegende Fläche) des Lastrahmens 90 im Wesentlichen parallel zu der Rückfläche des Chips 10 angeordnet ist, und so, dass eine Ebene der Hauptfläche 92 von einer Ebene der Rückfläche des Chips 10 einen vertikalen Abstand aufweist, welcher im Wesentlichen gleich einer Dicke der Distanzscheibe 80 ist. Gemäß Ausführungsformen kann eine Nominaldicke des Dichtungsbandes (d. h. des polymeren Klebstoffs 100) plus eine Dicke des Lastrahmens 90 im Wesentlichen gleich der Höhe des Chips 10, oder Chipstapels über dem Substrat 20 plus der Dicke der Distanzscheibe 80 sein.
  • Bezug nehmend auf die Querschnittsdarstellung des fertigen Moduls 120 der 10, sind die C4-Kontakthügel 121 (d. h. die Mikro-Lötkontakthügel) und das Füllmaterial 122 so dargestellt, dass sie zwischen dem Chip 10 und dem Substrat 20 angeordnet sind. Für ein Keramiksubstrat 20 beträgt die typische Dicke des Klebstoff-Dichtungsbandes etwa 80 bis 100 Mikrometer und für ein organisches Substrat 20 beträgt die typische Dicke des Klebstoff-Dichtungsbandes etwa 180 bis 200 Mikrometer. Die Dicken des Klebstoff-Dichtungsbandes sind in 10 mit T1 und T2 bezeichnet. Für beide Substratmaterialien beträgt die minimale akzeptable Dichtungsbanddicke etwa 10 Mikrometer.
  • Nach dem Verbinden des Chips 10 mit dem Substrat 20 beträgt der maximale typische Chipneigungswert etwa 0,1°, wobei dies der Winkel zwischen der durch die Fläche des Substrats 20 gebildeten Ebene und der Rückfläche (nicht aktiven Fläche) des Chips 10 ist. Um die bestmögliche thermische Leistungsfähigkeit zu erreichen, kann es notwendig sein, eine dünne und einheitliche TIM-Schicht einzurichten. Für ein deckelloses Modul betrüge, wenn eine Lastplatte/Versteifung 90 verwendet würde, welche parallel zu dem Substrat 20 statt zu dem Chip 10 verliefe, und die Wärmesenke 130 parallel hierzu verliefe, dann für einen Chip mit 25 mm × 30 mm (Diagonale etwa 39 mm) mit einer Chipneigung von 0,1° entlang der Diagonalen die Höhendifferenz zwischen den beiden diagonalen Chipecken etwa 39 mm × tan (0,1°) = 68 Mikrometer. Eine typische TIM-Verbindungsschicht kann lediglich 20 bis 30 Mikrometer betragen, somit könnte eine solche Neigung den Wärmewiderstand von dem Chip 10 zu der Wärmesenke dramatisch erhöhen.
  • Bezug nehmend auf 10, ist die Differenz der Dicken der Dichtungsbänder T2 – T1 gleich dem Wert D, bei welchem es sich um die Breite des Substrats 20, multipliziert mit tan (θ), handelt. Wie oben angegeben, beträgt bei einem Keramiksubstrat 20 die typische Dicke eines Dichtungsbandes etwa 100 Mikrometer und die minimale akzeptable Dicke beträgt etwa 10 Mikrometer, somit beträgt die zulässige Verringerung der typischen Dicke etwa 90 Mikrometer. Wenn wir annehmen, dass die Dicke des Dichtungsbandes gegenüber dem typischen Wert auch um 90 Mikrometer auf insgesamt 190 Mikrometer erhöht werden kann, mit einer maximalen Neigung des Chips 10 von θ = 0,1°, dann betrüge der entsprechende Wert von D etwa 103 mm. Wenn dies die Diagonale eines quadratischen Substrats ist, betrüge die Länge jeder Seite etwa 73 mm. Ein typisches keramisches Einzelchip- oder Doppelchipmodul weist etwa 50 mm auf einer Seite auf, somit kann diese Struktur mit den obigen Annahmen auf die Mehrzahl der keramischen Einzelchip- oder Doppelchip-Modulentwürfe angewendet werden. Bei organischen Substraten 20, wo die Nominaldicke des Dichtungsbandes höher ist, kann diese Struktur auf noch größere Substratgrößen angewendet werden, wenn angenommen wird, dass die maximale Dicke des Dichtungsbandes von etwa 400 Mikrometern keine Beschränkung darstellt. Wie bereits angemerkt, weist die TIM-Schicht 140 zwischen der Rückfläche des Chips und der ebenen Fläche der Wärmesenke 130 im Wesentlichen die gleiche Dicke wie die Distanzscheibe 80 auf, welche bei der Montage verwendet wurde, und ist überall auf der Fläche des Chips 10 im Wesentlichen einheitlich. Die ebene Fläche der Wärmesenke 130 kann verwendet werden, um die LGA-Betätigungslast auf den Lastrahmen 90 anzuwenden, um das fertige Modul 120 durch ein LGA-Zwischenstück elektrisch mit einer Leiterplatte zu verbinden.
  • Die hierin verwendete Terminologie dient nur der Beschreibung spezieller Ausführungsformen und soll die Erfindung nicht beschränken. Wie hierin verwendet, sollen die Singularformen „ein”, „eine” und „der”, „die”, „das” ebenso die Pluralformen umfassen, sofern dies nicht durch den Kontext eindeutig anders angezeigt ist. Es versteht sich ferner, dass mit den Begriffen „aufweist” und/oder „aufweisen”, wenn sie in dieser Beschreibung verwendet werden, das Vorliegen angegebener Eigenschaften, ganzer Zahlen, Schritte, Operationen, Elemente und/oder Komponenten beschrieben ist, jedoch nicht das Vorliegen oder das Hinzufügen ein oder mehrerer anderer Eigenschaften, ganzen Zahlen, Schritte, Operationen, Elemente, Komponenten und/oder Gruppen derselben ausgeschlossen wird.
  • Die entsprechenden Strukturen, Materialien, Handlungen und Äquivalente aller Mittel oder Schritt-plus-Funktion-Elemente in den folgenden Patentansprüchen sollen jede Struktur, jedes Material oder jede Handlung zur Durchführung der Funktion in Kombination mit anderen beanspruchten Elementen als speziell beansprucht umfassen. Die Beschreibung der vorliegenden Erfindung dient den Zwecken der Veranschaulichung und Beschreibung soll aber nicht erschöpfend oder auf die Erfindung in der offenbarten Form beschränkt sein. Dem Fachmann werden viele Modifikationen und Variationen ersichtlich sein, die vorgenommen werden können, ohne vom Umfang und von der Idee der Erfindung abzuweichen. Die Ausführungsform wurde ausgewählt und beschrieben, um die Prinzipien der Erfindung und die praktische Anwendung bestmöglich zu erläutern und anderen Fachleuten zu ermöglichen, die Erfindung für verschiedene Ausführungsformen mit verschiedenen Modifikationen zu verstehen, welche für die spezielle beabsichtigte Verwendung geeignet sind.
  • Der hierin abgebildete Ablaufplan ist nur ein Beispiel. Es kann viele Variationen dieses Plans oder der darin beschriebenen Schritte (oder Operationen) geben, ohne von der Idee der Erfindung abzuweichen. Zum Beispiel können die Schritte in anderer Reihenfolge durchgeführt werden oder es können Schritte hinzugefügt, weggelassen oder modifiziert werden. All diese Variationen werden als ein Teil der beanspruchten Erfindung angesehen.
  • Obwohl die bevorzugte Ausführungsform der Erfindung beschrieben worden ist, versteht es sich, dass der Fachmann sowohl jetzt als auch in der Zukunft verschiedene Verbesserungen und Erweiterungen vornehmen kann, welche unter den Umfang der folgenden Patentansprüche fallen. Diese Patentansprüche sollten so ausgelegt werden, dass der angemessene Schutz für die anfänglich beschriebene Erfindung bewahrt wird.

Claims (21)

  1. Chipverkapselungsvorrichtung, aufweisend: ein Substrat; einen Lastrahmen, welcher mit einem Klebstoffmaterial an dem Substrat befestigt ist, wobei der Lastrahmen so gebildet ist, dass er eine Öffnung definiert; und einen Halbleiterchip, welcher innerhalb der Öffnung an dem Substrat angebracht ist; wobei eine Dicke des Klebstoffmaterials zwischen dem Lastrahmen und dem Substrat variiert und so eingestellt wird, dass eine Fläche des Lastrahmens gegenüber dem Substrat im Wesentlichen parallel zu einer Fläche des Chips gegenüber dem Substrat angeordnet ist.
  2. Chipverkapselungsvorrichtung nach Anspruch 1, wobei das Klebstoffmaterial ein Polymermaterial aufweist.
  3. Chipverkapselungsvorrichtung nach Anspruch 1, wobei die Dicke des Klebstoffmaterials etwa 10 bis 400 Mikrometer beträgt.
  4. Chipverkapselungsvorrichtung nach Anspruch 1, wobei die Dicke des Klebstoffmaterials etwa 10 bis 190 Mikrometer beträgt.
  5. Chipverkapselungsvorrichtung nach Anspruch 4, wobei das Substrat ein Keramikmaterial aufweist.
  6. Chipverkapselungsvorrichtung nach Anspruch 3, wobei das Substrat ein organisches Material aufweist.
  7. Chipverkapselungsvorrichtung nach Anspruch 1, wobei die Fläche des Chips gegenüber dem Substrat von der Fläche des Lastrahmens einen Abstand aufweist.
  8. Chipverkapselungsvorrichtung nach Anspruch 7, ferner aufweisend: eine Wärmesenke, welche über dem Chip angeordnet ist; und ein Wärmegrenzflächenmaterial (TIM), welches zwischen der Wärmesenke und dem Chip angeordnet ist.
  9. Chipverkapselungsvorrichtung nach Anspruch 8, wobei eine Dicke des TIM im Wesentlichen einheitlich ist.
  10. Chipverkapselungsvorrichtung nach Anspruch 8, wobei die Dicke des TIM ungefähr gleich dem Abstand ist.
  11. Chipverkapselungsvorrichtung, aufweisend: ein Substrat; einen Lastrahmen, welcher mit einem Klebstoffmaterial an dem Substrat befestigt ist, wobei der Lastrahmen so gebildet ist, dass er eine Öffnung definiert; und einen Halbleiterchip, welcher innerhalb der Öffnung an dem Substrat angebracht ist, wobei: eine Dicke des Klebstoffmaterials zwischen dem Lastrahmen und dem Substrat variiert und so eingestellt wird, dass eine Fläche des Lastrahmens gegenüber dem Substrat im Wesentlichen parallel zu einer Fläche des Chips gegenüber dem Substrat angeordnet ist, und die Fläche des Chips unterhalb der Fläche des Lastrahmens einen Abstand aufweist.
  12. Chipverkapselungsvorrichtung nach Anspruch 11, wobei das Klebstoffmaterial ein Polymermaterial aufweist.
  13. Chipverkapselungsvorrichtung nach Anspruch 11, wobei die Dicke des Klebstoffmaterials etwa 10 bis 400 Mikrometer beträgt.
  14. Chipverkapselungsvorrichtung nach Anspruch 11, wobei die Dicke des Klebstoffmaterials etwa 10 bis 190 Mikrometer beträgt.
  15. Chipverkapselungsvorrichtung nach Anspruch 14, wobei das Substrat ein Keramikmaterial aufweist.
  16. Chipverkapselungsvorrichtung nach Anspruch 14, wobei das Substrat ein organisches Material aufweist.
  17. Chipverkapselungsvorrichtung nach Anspruch 11, ferner aufweisend: eine Wärmesenke, welche über dem Chip angeordnet ist; und ein Wärmegrenzflächenmaterial (TIM), welches zwischen der Wärmesenke und dem Chip angeordnet ist.
  18. Chipverkapselungsvorrichtung nach Anspruch 17, wobei eine Dicke des TIM im Wesentlichen einheitlich ist.
  19. Chipverkapselungsvorrichtung nach Anspruch 17, wobei die Dicke des TIM ungefähr gleich dem Abstand ist.
  20. Montageverfahren für ein Wärmesenken-Befestigungsmodul für eine Chipverkapselungsvorrichtung, das Verfahren aufweisend: Befestigen eines Halbleiterchips an einem Substrat, um einen Modul-Teilaufbau zu bilden; Anordnen eines Lastrahmens und einer Distanzscheibe in einer Halterung; Auftragen von Klebstoff auf den Lastrahmen; belastbares Anordnen des Modul-Teilaufbaus mit der Chipvorderseite nach unten in der Halterung; und Härten des Klebstoffs.
  21. Verfahren nach Anspruch 20, wobei das belastbare Anordnen Belasten des Modulteilaufbaus mit einer Lastplatte aufweist, welche einen halbrunden Abschnitt aufweist, der in eine Mitte des Chips ragt.
DE112012004476.2T 2011-10-28 2012-10-10 Montageverfahren für ein Wärmesenken-Befestigungsmodul für eine Chipverkapselungsvorrichtung Active DE112012004476B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/284,522 2011-10-28
US13/284,522 US8823164B2 (en) 2011-10-28 2011-10-28 Heatsink attachment module
PCT/US2012/059478 WO2013062761A1 (en) 2011-10-28 2012-10-10 Heatsink attachment module

Publications (2)

Publication Number Publication Date
DE112012004476T5 true DE112012004476T5 (de) 2014-07-10
DE112012004476B4 DE112012004476B4 (de) 2019-08-29

Family

ID=48168319

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112012004476.2T Active DE112012004476B4 (de) 2011-10-28 2012-10-10 Montageverfahren für ein Wärmesenken-Befestigungsmodul für eine Chipverkapselungsvorrichtung

Country Status (5)

Country Link
US (2) US8823164B2 (de)
CN (1) CN103907409B (de)
DE (1) DE112012004476B4 (de)
GB (1) GB2510300B (de)
WO (1) WO2013062761A1 (de)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8916419B2 (en) * 2012-03-29 2014-12-23 Taiwan Semiconductor Manufacturing Company, Ltd. Lid attach process and apparatus for fabrication of semiconductor packages
US9257364B2 (en) * 2012-06-27 2016-02-09 Intel Corporation Integrated heat spreader that maximizes heat transfer from a multi-chip package
AU2015393305B2 (en) * 2015-04-27 2018-11-15 Toshiba Energy Systems & Solutions Corporation Pressure-contact type semiconductor element stack
WO2017132462A1 (en) * 2016-01-28 2017-08-03 Kyocera International, Inc. Semiconductor packaging structure and package having stress release structure
US9831151B1 (en) 2016-08-03 2017-11-28 International Business Machines Corporation Heat sink for semiconductor modules
US10588213B2 (en) * 2017-10-02 2020-03-10 Juniper Networks, Inc Apparatus, system, and method for precise heatsink alignment on circuit boards
US10083920B1 (en) * 2018-02-01 2018-09-25 Google Llc Package stiffener for protecting semiconductor die
WO2019168576A1 (en) * 2018-02-27 2019-09-06 Ball Aerospace & Technologies Corp. Pin flexure array
US11094605B2 (en) 2018-02-27 2021-08-17 Ball Aerospace & Technologies Corp. Systems and methods for supporting a component
CN110571160A (zh) * 2018-07-20 2019-12-13 安徽博辰电力科技有限公司 一种半导体封装芯片粘结工艺
US10978372B1 (en) * 2019-11-11 2021-04-13 Google Llc Heat sink load balancing apparatus

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5545473A (en) 1994-02-14 1996-08-13 W. L. Gore & Associates, Inc. Thermally conductive interface
US5724230A (en) 1996-06-21 1998-03-03 International Business Machines Corporation Flexible laminate module including spacers embedded in an adhesive
JPH1032275A (ja) * 1996-07-13 1998-02-03 Ricoh Co Ltd 半導体装置およびその製造方法
US6362522B1 (en) * 2000-06-28 2002-03-26 Advanced Micro Devices, Inc. Cool frame for protecting packaged electronic devices
US6333551B1 (en) 2000-09-07 2001-12-25 International Business Machines Corporation Surface profiling in electronic packages for reducing thermally induced interfacial stresses
US6404638B1 (en) 2000-11-30 2002-06-11 International Business Machines Corporation Small gaps cooling technology
US6449162B1 (en) 2001-06-07 2002-09-10 International Business Machines Corporation Removable land grid array cooling solution
US6748350B2 (en) 2001-09-27 2004-06-08 Intel Corporation Method to compensate for stress between heat spreader and thermal interface material
US7045890B2 (en) * 2001-09-28 2006-05-16 Intel Corporation Heat spreader and stiffener having a stiffener extension
US6504723B1 (en) 2001-11-15 2003-01-07 Intel Corporation Electronic assembly having solder thermal interface between a die substrate and a heat spreader
CN1225022C (zh) * 2001-12-10 2005-10-26 矽统科技股份有限公司 芯片封装基板
US6848172B2 (en) 2001-12-21 2005-02-01 Intel Corporation Device and method for package warp compensation in an integrated heat spreader
JP3813540B2 (ja) 2002-05-28 2006-08-23 富士通株式会社 半導体装置の製造方法及び半導体装置及び半導体装置ユニット
US7185420B2 (en) 2002-06-07 2007-03-06 Intel Corporation Apparatus for thermally coupling a heat dissipation device to a microelectronic device
US6894908B1 (en) 2003-03-28 2005-05-17 Intel Corporation Bridge clip with bimetallic leaf and method
US7480143B2 (en) 2003-04-21 2009-01-20 Hewlett-Packard Development Company, L.P. Variable-gap thermal-interface device
US6955543B2 (en) 2003-08-11 2005-10-18 International Business Machines Corporation Method and apparatus to form a reworkable seal on an electronic module
US20050108877A1 (en) 2003-11-24 2005-05-26 Peterson Eric C. Apparatus and method for coupling a thermal dissipation device to an electronic substrate
US20050127500A1 (en) 2003-12-10 2005-06-16 International Business Machines Corporation Local reduction of compliant thermally conductive material layer thickness on chips
US6936501B1 (en) 2004-04-05 2005-08-30 Advanced Micro Devices, Inc. Semiconductor component and method of manufacture
US7312261B2 (en) 2004-05-11 2007-12-25 International Business Machines Corporation Thermal interface adhesive and rework
US7616444B2 (en) 2004-06-04 2009-11-10 Cooligy Inc. Gimballed attachment for multiple heat exchangers
US6965171B1 (en) 2004-06-07 2005-11-15 International Business Machines Corporation Method and structure for selective thermal paste deposition and retention on integrated circuit chip modules
US7119433B2 (en) 2004-06-16 2006-10-10 International Business Machines Corporation Packaging for enhanced thermal and structural performance of electronic chip modules
US7518235B2 (en) 2005-03-08 2009-04-14 International Business Machines Corporation Method and structure to provide balanced mechanical loading of devices in compressively loaded environments
US7486516B2 (en) 2005-08-11 2009-02-03 International Business Machines Corporation Mounting a heat sink in thermal contact with an electronic component
JP4757880B2 (ja) * 2005-12-08 2011-08-24 富士通株式会社 電子部品の製造方法および熱伝導部材の製造方法並びに電子部品用熱伝導部材の実装方法
US7440281B2 (en) 2006-02-01 2008-10-21 Apple Inc. Thermal interface apparatus
US7513035B2 (en) 2006-06-07 2009-04-07 Advanced Micro Devices, Inc. Method of integrated circuit packaging
US7547582B2 (en) 2006-09-26 2009-06-16 International Business Machines Corporation Method of fabricating a surface adapting cap with integral adapting material for single and multi chip assemblies
US20080081489A1 (en) 2006-09-29 2008-04-03 Macgregor Mike G Reliable land grid array socket loading device
US7791199B2 (en) 2006-11-22 2010-09-07 Tessera, Inc. Packaged semiconductor chips
US7405940B1 (en) 2007-04-25 2008-07-29 International Business Machines Corporation Piston reset apparatus for a multichip module and method for resetting pistons in the same
US20090034198A1 (en) 2007-07-31 2009-02-05 International Business Machines Corporation Apparatus and method for attaching heatsinks
US7808781B2 (en) 2008-05-13 2010-10-05 International Business Machines Corporation Apparatus and methods for high-performance liquid cooling of multiple chips with disparate cooling requirements
US7733655B2 (en) 2008-07-22 2010-06-08 International Business Machines Corporation Lid edge capping load
US8537552B2 (en) 2009-09-25 2013-09-17 Raytheon Company Heat sink interface having three-dimensional tolerance compensation
CN101916735A (zh) * 2010-07-19 2010-12-15 江阴长电先进封装有限公司 碳纳米管团簇作芯片凸点的倒装芯片封装结构的制作方法

Also Published As

Publication number Publication date
GB201408501D0 (en) 2014-06-25
US20130105994A1 (en) 2013-05-02
GB2510300B (en) 2015-12-02
US20130344660A1 (en) 2013-12-26
WO2013062761A1 (en) 2013-05-02
US8823164B2 (en) 2014-09-02
CN103907409B (zh) 2016-10-12
GB2510300A (en) 2014-07-30
DE112012004476B4 (de) 2019-08-29
CN103907409A (zh) 2014-07-02
US9153460B2 (en) 2015-10-06

Similar Documents

Publication Publication Date Title
DE112012004476B4 (de) Montageverfahren für ein Wärmesenken-Befestigungsmodul für eine Chipverkapselungsvorrichtung
DE112009002155B4 (de) Computersystem mit einer Hauptplatinenbaugruppe mit einem Gehäuse über einem direkt auf der Hauptplatine angebrachten Chip und Verfahren zu dessen Herstellung
US10510687B2 (en) Packaging devices and methods for semiconductor devices
DE112013000508B4 (de) Chiplagenstapel-Paket einschließlich Chiplage-in-Paket-Substrat
DE102018132701B4 (de) Halbleiter-Package und Herstellungsverfahren dafür
DE102014116417B4 (de) Paket integrierter Schaltungen mit eingebetteter Brücke, Verfahren zum Zusammenbau eines solchen und Paketzusammensetzung
DE4410467C2 (de) Wärmesenkenanordnung mit einer thermisch leitenden Platte für eine Mehrzahl von integrierten Schaltungen auf einem Substrat
DE102011001405B4 (de) Halbleiter-Kapselung und Stapel von Halbleiterkapselungen sowie Verfahren zur Herstellung einer Halbleiter-Kapselung
DE102019103993A1 (de) Dummy-dies zum reduzieren von wölbungen in pacakages
DE112017000956T5 (de) Thermische Schnittstellenstrukturen
DE112006002686T5 (de) Integrierte Mikrokanäle für 3D Through-Silicon-Architekturen
DE102014119187A1 (de) Semiconductor Device Package with Warpage Control Structure
DE102011086473A1 (de) Halbleiterpackung und -modul, Herstellungsverfahren und elektronisches Bauelement
DE102018207345B4 (de) Flexible Wärmeverteilungskappe
DE202011110802U1 (de) Verbesserte mikroelektronische Stapelanordnungen mit mittigen Kontakten und verbessertem wärmetechnischem Kennwert
DE102014100509B4 (de) Verfahren zur herstellung und testung eines chipgehäuses
DE102019118492A1 (de) Eingebettete spannungsreglerstruktur undverfahren zum bilden derselben
DE112014002910T5 (de) Halbleiterbauelement
DE112007003208T5 (de) Ein Halbleitergehäuse
EP1783831B1 (de) Anordnung mit Leistungshalbleitermodulen und mit Vorrichtung zu deren Positionierung sowie Verfahren zur Oberflächenbehandlung der Leistungshalbleitermodule
DE102014115144A1 (de) Belastungsabschirmung für Integrierte-Schaltung-Packung
DE102020129423B4 (de) Linearer Abstandshalter zum Beabstanden eines Trägers eines Packages
DE112018001137B4 (de) Halbleitervorrichtung
DE102016205174A1 (de) Vorhersage von halbleiterpackungs-verwerfung
DE102021118307A1 (de) Halbleiter-package mit einer nietstruktur zwischen zwei ringen und verfahren zum bilden derselben

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R082 Change of representative

Representative=s name: RICHARDT PATENTANWAELTE PART GMBB, DE

Representative=s name: RICHARDT PATENTANWAELTE PARTG MBB, DE

R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H05K0007200000

Ipc: H01L0023420000

Effective date: 20140623

R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0023420000

Ipc: H01L0021500000

R084 Declaration of willingness to licence
R020 Patent grant now final