DE112012001136T5 - Waferjustiersystem mit optischer Kohärenz-Tomographie - Google Patents

Waferjustiersystem mit optischer Kohärenz-Tomographie Download PDF

Info

Publication number
DE112012001136T5
DE112012001136T5 DE112012001136.8T DE112012001136T DE112012001136T5 DE 112012001136 T5 DE112012001136 T5 DE 112012001136T5 DE 112012001136 T DE112012001136 T DE 112012001136T DE 112012001136 T5 DE112012001136 T5 DE 112012001136T5
Authority
DE
Germany
Prior art keywords
wafer
identifying
alignment marks
alignment
wafers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE112012001136.8T
Other languages
English (en)
Other versions
DE112012001136B4 (de
Inventor
Yongchun Xin
Xu Ouyang
Yunsheng Song
Tso-Hui Ting
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE112012001136T5 publication Critical patent/DE112012001136T5/de
Application granted granted Critical
Publication of DE112012001136B4 publication Critical patent/DE112012001136B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/681—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment using optical controlling means
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B9/00—Measuring instruments characterised by the use of optical techniques
    • G01B9/02—Interferometers
    • G01B9/0209—Low-coherence interferometers
    • G01B9/02091—Tomographic interferometers, e.g. based on optical coherence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75753—Means for optical alignment, e.g. sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/8113—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/81132—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed outside the semiconductor or solid-state body, i.e. "off-chip"
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices

Abstract

Es wird ein System zum Durchführen einer Justierung von zwei Wafern offenbart. Das System weist ein optisches Kohärenz-Tomographie-System und ein Waferjustiersystem auf. Das Waferjustiersystem ist so konfiguriert und angeordnet, dass es die relative Position eines ersten Wafers und eines zweiten Wafers steuert. Das optische Kohärenz-Tomographie-System ist so konfiguriert und angeordnet, dass es Koordinatendaten für eine Vielzahl von Justiermarkierungen auf dem ersten Wafer und auf dem zweiten Wafer berechnet und jene Koordinatendaten zu dem Waferjustiersystem sendet.

Description

  • VERWEIS AUF EINE VERWANDTE ANMELDUNG
  • Die vorliegende Anmeldung beansprucht den Nutzen der Priorität der US-Patentanmeldung S/N: 13/042,494 mit dem Titel ”WAFER ALIGNMENT SYSTEM WITH OPTICAL COHERENCE TOMOGRAPHY”, die am 8. März 2011 beim United States Patent and Trademark Office eingereicht wurde, deren Inhalt durch Verweis in seiner Gesamtheit hierin aufgenommen ist.
  • GEBIET DER ERFINDUNG
  • Die vorliegende Erfindung bezieht sich auf ein Verfahren für eine dreidimensionale Justierung bei einer Integration auf Wafer-Maßstab und auf ein System für eine dreidimensionale Justierung bei einer Integration auf Wafer-Maßstab.
  • HINTERGRUND DER ERFINDUNG
  • Waferbonden ist eine bei der Mikroelektronik-Fertigung verwendete Technologie, bei der ein erstes Substrat, das erste Einheiten auf seiner Oberfläche trägt, zu zweiten Einheiten auf einer Oberfläche eines zweiten Substrats justiert wird, um einen elektronischen Schaltkreis herzustellen. Typischerweise wird der Kontakt in einer solchen Weise angeordnet, dass Signale von wenigstens einer ersten Einheit auf dem ersten Substrat zu wenigstens einer zweiten Einheit auf dem zweiten Substrat übertragen werden können und umgekehrt. Diese Anordnung wird häufig als eine 3D-Waferjustierung bezeichnet.
  • Systeme nach dem Stand der Technik zur Bewerkstelligung einer derartigen Justierung haben optische Verfahren eingesetzt, bei denen in jedem Wafer eine kleine Öffnung gebildet wird und eine Lichtquelle verwendet wird, um die Öffnungen zu justieren, indem Licht durch Öffnungen in beiden Wafern geht. Aufgrund von optischer Beugung ist es jedoch schwierig, eine Präzision im Sub-Mikrometer-Bereich zu erreichen. Das heißt, beim Bemühen, die Präzision zu erhöhen, werden die Öffnungen kleiner gemacht, kleinere Öffnungen erhöhen jedoch die Effekte der optischen Beugung, was die Justierung in höherem Maße fehleranfällig macht. Des Weiteren erfordern diese Systeme viele optische Sensoren und ein komplexes Rückkopplungssystem, um die Waferposition in x-, y- und z-Richtung zu steuern. Da die Halbleitertechnologie den Trend in Richtung Miniaturisierung fortsetzt, wird es zunehmend wichtig, eine Waferjustierung mit hoher Präzision zu erreichen. Daher ist es wünschenswert, ein Waferjustiersystem mit einer verbesserten Präzision zu haben.
  • KURZDARSTELLUNG
  • In einer Ausführungsform beinhaltet ein System zum Durchführen einer Justierung von zwei Wafern ein optisches Kohärenz-Tomographie-System sowie ein Waferjustiersystem.
  • Das Waferjustiersystem ist so konfiguriert und angeordnet, dass es die relative Position eines ersten (oder oberen) Wafers und eines zweiten (oder unteren) Wafers steuert. Das optische Kohärenz-Tomographie-System ist so konfiguriert und angeordnet, dass es Koordinatendaten für eine Vielzahl von Justiermarkierungen auf dem ersten Wafer und dem zweiten Wafer berechnet und jene Koordinatendaten zu dem Waferjustiersystem sendet.
  • In einer weiteren Ausführungsform wird ein System zum Durchführen einer Justierung von zwei Wafern bereitgestellt. Das System beinhaltet: eine Lichtquelle, die so konfiguriert ist, dass sie Licht mit einer Wellenlänge in einem Bereich zwischen 1,1 Mikrometer und 1,6 Mikrometer emittiert; eine Kollimatorlinse, die so konfiguriert und angeordnet ist, dass sie Licht von der Lichtquelle parallel richtet; einen Strahlteiler, der so konfiguriert und angeordnet ist, dass er das Licht von der Kollimatorlinse in einen Referenzpfad und einen Targetpfad aufspaltet; eine Objektivlinse, die so konfiguriert und angeordnet ist, dass sie Licht von dem Targetpfad auf einen Satz von Wafern fokussiert, der einen ersten Wafer und einen zweiten Wafer aufweist; und einen Detektor, der so konfiguriert und angeordnet ist, dass er Licht von dem Referenzpfad und dem Targetpfad empfängt. Ein Computersystem ist so konfiguriert und angeordnet, dass es ein dreidimensionales Tomogramm des Satzes von Wafern berechnet und Korrekturdaten berechnet; und eine Wafertischsteuerung, die so konfiguriert und angeordnet ist, dass sie die Korrekturdaten von dem Computersystem empfängt und die relative Position des ersten Wafers und des zweiten Wafers in Reaktion auf die Korrekturdaten justiert.
  • In einer weiteren Ausführungsform wird ein Verfahren zur Durchführung der Justierung von zwei Wafern bereitgestellt. Das Verfahren beinhaltet: Erhalten eines dreidimensionalen Tomogramms der zwei Wafer; Berechnen von Justierkorrekturdaten; Senden der Justierkorrekturdaten zu einer Wafertischsteuerung; und Justieren der relativen Position der zwei Wafer mit der Wafertischsteuerung in Reaktion auf das Empfangen der Justierdaten.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • Der Aufbau, der Betrieb und die Vorteile der vorliegenden Erfindung werden des Weiteren bei Betrachtung der folgenden Beschreibung in Verbindung mit den begleitenden Figuren (FIG.) ersichtlich. Die Figuren sollen illustrativ, nicht beschränkend sein.
  • Bestimmte Elemente können in einigen der Figuren zur illustrativen Klarheit weggelassen oder nicht maßstabsgetreu dargestellt sein. Die Querschnittansichten können zur illustrativen Klarheit in der Form von ”Scheiben” oder ”kurzsichtigen” Querschnittansichten vorliegen, die bestimmte Hintergrundlinien weglassen, die ansonsten in einer ”echten” Querschnittansicht sichtbar wären.
  • Häufig können ähnliche Elemente in verschiedenen Figuren (FIG) der Zeichnung durch ähnliche Zahlen bezeichnet werden, wobei in diesem Fall die letzten zwei maßgeblichen Ziffern die gleichen sein können, wobei die maßgeblichste Ziffer die Zahl der Zeichnungsfigur (FIG) ist.
  • 1 ist ein Blockschaubild einer Ausführungsform der vorliegenden Erfindung.
  • 2 ist ein Blockschaubild einer Ausführungsform der vorliegenden Erfindung, das weitere Details zeigt.
  • 3 zeigt eine Ansicht von oben nach unten auf Justiermarkierungen gemäß einer Ausführungsform der vorliegenden Erfindung.
  • 3B zeigt eine Seitenansicht von Justiermarkierungen gemäß einer Ausführungsform der vorliegenden Erfindung.
  • 3C zeigt eine Ansicht von oben nach unten auf die Justiermarkierungen von 3B.
  • 3D ist eine Ansicht von oben nach unten auf zwei Wafer, die Korrekturdaten anzeigt.
  • 4 zeigt eine Ansicht von oben nach unten auf Justiermarkierungen gemäß einer weiteren Ausführungsform der vorliegenden Erfindung.
  • 5 zeigt Justiermarkierungen auf Wafern, die eine Verkrümmung aufweisen.
  • 5B zeigt eine weitere Ausführungsform, die eine Ebene mit bester Passung einsetzt.
  • 6 zeigt eine Ansicht von oben nach unten auf mehrere Justiermarkierungen auf einem Wafer.
  • 7 ist ein Ablaufplan, der Prozessschritte für eine Ausführungsform der vorliegenden Erfindung anzeigt.
  • DETAILLIERTE BESCHREIBUNG
  • Ausführungsformen der vorliegenden Erfindung setzen die optische Kohärenztomographie (OCT) ein, um die Koordinaten von Justiermarkierungen in der x-, der y- und der z-Abmessung zu identifizieren. Die OCT ist ein Verfahren zum Erfassen und Bearbeiten von optischen Signalen. Das Prinzip hinter der OCT ist, die Phasendifferenz zwischen einem Targetsignal (welches den zu untersuchenden Gegenstand beleuchtet) und einem Referenzsignal (welches den zu untersuchenden Gegenstand nicht beleuchtet oder nicht durch diesen hindurch geht) zu vergleichen. Die Information über die Phasendifferenz wird dann dazu verwendet, eine Information über den Gegenstand abzuleiten, welche die Tiefe (z-Richtung) beinhaltet. Die OCT-Technik wurde dazu verwendet, 3D-Bilder von biologischen Proben auf dem Gebiet der Medizin zu erzeugen. Ausführungsformen der vorliegenden Erfindung passen die OCT zur Verwendung in einer Halbleiterfertigungsanwendung an.
  • 1 ist ein Blockschaubild 100 einer Ausführungsform der vorliegenden Erfindung. Ein OCT-System 102 berechnet die x-, y- und z-Koordinaten von mehreren Waferjustiermarkierungen und führt die Information einem Waferjustiersystem 104 zu, das die notwendigen Justierungen an der Waferposition durchführt, um die Wafer in einem 3D-Integrations-Schema zu justieren.
  • 2 ist ein Blockschaubild 200 einer Ausführungsform der vorliegenden Erfindung, das weitere Details zeigt. Eine Lichtquelle 210 ist vorzugsweise eine Lichtquelle mit geringer Kohärenz. Anders als bei medizinischen Anwendungen liegt die Wellenlänge des von der Lichtquelle 210 emittierten Lichts vorzugsweise im Bereich zwischen 1,1 und 1,7 Mikrometer und bevorzugter bei etwa 1,2 Mikrometer. Dieser Wellenlängenbereich (IR-Bereich) ist zum Identifizieren von Justiermarkierungen innerhalb von Siliciumwafern besser geeignet. Eine Kollimatorlinse 212 richtet die Lichtquelle parallel, und das parallel gerichtete Licht beleuchtet dann einen Strahlteiler 236. Der Strahlteiler 236 spaltet das parallel gerichtete Licht in einen Targetpfad T und einen Referenzpfad R auf. Das Licht des Targetpfads läuft weiter zu einem x/y-Spiegel 224 und dann durch eine Objektivlinse 226 hindurch, die das Licht auf das ”Target” fokussiert, das die zwei Wafer sind. Die verwendete Lichtwellenlänge kann das Silicium eines oberen Wafers 230 und eines unteren Wafers 228 durchlaufen. Es ist zu erwähnen, dass, wenngleich 2 die Wafer 230 und 228 so zeigt, dass sie als ein oberer Wafer und ein unterer Wafer orientiert sind, andere Ausführungsformen die Wafer in einer anderen Orientierung (z. B. Seite an Seite) aufweisen können.
  • Der x/y-Spiegel 224 ist beweglich, wie durch Pfeile X, Y angezeigt, und seine Bewegung legt den Bereich der Wafer fest, wo das fokussierte Licht ihn beleuchtet. Die relativen Positionen des oberen Wafers 230 und des unteren Wafers 228 werden durch eine Wafertischsteuerung 218 gesteuert. Die Wafertischsteuerung 218 weist typischerweise Platten oder Spannfutter auf, die durch Schrittmotoren oder Servos mit Positionscodiereinrichtungen gesteuert werden, um die relative Position des oberen und des unteren Wafers präzise zu steuern.
  • Der obere und der untere Wafer werden in einer Entfernung S voneinander beabstandet gehalten. Es ist wünschenswert, dass die Wafer nicht in Kontakt miteinander kommen, da dies eine Schädigung an den Wafern verursachen könnte. In einer Ausführungsform liegt die Entfernung S im Bereich zwischen 40 und 60 Mikrometer. Dies stellt eine sichere Entfernung für die zwei Wafer bereit. An einem der Wafer kann vor der Justierung etwas Bondmaterial 239A, 239B angebracht werden. Nach der Justierung der Wafer wird der obere Wafer auf den unteren Wafer abgesenkt und kommt in Kontakt mit dem Bondmaterial, um den oberen Wafer 230 und den unteren Wafer 228 zusammen zu bonden.
  • Der obere Wafer 230 und der untere Wafer 228 weisen eine Vielzahl von entsprechenden Justiermarkierungen auf. Der obere Wafer 230 weist Justiermarkierungen 232A und 234A auf. Der untere Wafer 228 weist Justiermarkierungen 232B und 234B auf. Die Wafer sind justiert, wenn sich die Markierung 232A direkt über der Markierung 232B befindet und sich die Markierung 234A direkt über der Markierung 234B befindet.
  • Ein z-Spiegel 220 ist in der z-Richtung beweglich (angezeigt durch einen Pfeil Z). Er reflektiert das Referenzsignal R von dem Strahlteiler 236 zurück durch den Strahlteiler hindurch und in einen Detektor 214 hinein. Daher empfängt der Detektor 214 sowohl das Referenzsignal R als auch das Targetsignal T. Die Signale von dem Detektor 214 werden in ein Computersystem 216 eingegeben, das mittels Vergleichen des Ortes von Justiermarkierungen auf dem oberen Wafer 230 mit entsprechenden Justiermarkierungen auf dem unteren Wafer 228 Justierkorrekturdaten berechnet. Dann wird die Differenz in der x- und der y-Abmessung zwischen entsprechenden Markierungen berechnet und zu der Wafertischsteuerung 218 gesendet.
  • Eine Justierung des z-Spiegels ändert die Länge des Pfades des Referenzsignals R, was die Phase des Referenzsignals verändert. Die OCT nutzt die sich ändernde Phase und die Phasendifferenz zwischen dem Referenzsignal R und dem Targetsignal T aus, um zusätzlich zu einer x- und y-Koordinateninformation eine Tiefeninformation abzuleiten. Daher kann die Justierung ohne die Nachteile von optischer Beugung durchgeführt werden.
  • 3 zeigt eine Ansicht von oben nach unten auf Justiermarkierungen gemäß einer Ausführungsform der vorliegenden Erfindung. Eine Justiermarkierungsfläche 300 besteht aus einem Dünnschichtbereich 340. In einer Ausführungsform kann der Dünnschichtbereich 340 eine Dünnschicht aus Oxid, wie ein Siliciumoxid, oder eine Dünnschicht aus Nitrid aufweisen, wie ein Siliciumnitrid. Innerhalb des Dünnschichtbereichs 340 ist eine Vielzahl von Justiermarkierungen gezeigt (ein horizontaler Balken 342, ein vertikaler Balken 344, ein diagonaler Balken 346 und ein Kreuz 348). Der horizontale Balken 342, der vertikale Balken 344 und der diagonale Balken 346 sind sämtlich von rechteckiger Form. Es können auch andere Justierformen verwendet werden, wie ein Ring 345 oder ein Dreieck 347. Es können auch weitere Formen verwendet werden. Jede Justiermarkierung besteht vorzugsweise aus Silicium. Die Justiermarkierung aus Silicium, die von dem Dünnschichtbereich (Nitrid- oder Oxid-Bereich) umgeben ist, sorgt für einen hohen Kontrast bei den OCT-Tomogrammen. In der Praxis können innerhalb eines Dünnschichtbereichs eine oder mehrere derartige Justiermarkierungen vorhanden sein. Weitere Formen der Justiermarkierung werden in Betracht gezogen und liegen innerhalb des Umfangs der vorliegenden Erfindung.
  • 3B zeigt eine Seitenansicht von Justiermarkierungen gemäß einer Ausführungsform der vorliegenden Erfindung. Wie in 3B gezeigt, weist ein Wafer 370 Justiermarkierungen 372A und 372B entlang der Unterseite 371 des Wafers 370 auf. Für optimale OCT-Resultate ist es bevorzugt, über jeder Justiermarkierung eine Nicht-Metall-Zone innerhalb des Wafers zu definieren. Eine Nicht-Metall-Zone 374A liegt über der Justiermarkierung 372A, und eine Nicht-Metall-Zone 374B liegt über der Justiermarkierung 372B. Jede Nicht-Metall-Zone erstreckt sich vollständig durch die Tiefe des Wafers; folglich liegt über den Justiermarkierungen kein Metall vor. Durch Vermeiden der Platzierung von Metall (z. B. von Leitungen und Durchkontakten) über der Justiermarkierung wird das Risiko für fehlerhafte OCT-Ablesungen aufgrund von Blockierungen oder Beugungen reduziert. In einigen Fällen können Justiermarkierungen in nicht genutzten Gebieten des Wafers untergebracht werden, wie in der Peripherie oder in Kerbengebieten.
  • 3C zeigt eine Ansicht von oben nach unten auf die Justiermarkierungen von 3B, welche die Nicht-Metall-Zonen anzeigt.
  • 3D ist eine Ansicht von oben nach unten von zwei Wafern, die Korrekturdaten anzeigt. Der obere Wafer 370 weist die Justiermarkierungen 372A und 372B auf. Ein unterer Wafer 377 weist entsprechende Justiermarkierungen 376A und 376B auf. Die Differenz in der x-Position (als ΔX angezeigt) und die Differenz in der y-Position (als ΔY angezeigt) werden der Wafertischsteuerung (218 von 2) zugeführt, um Justierungen an der relativen Position des oberen Wafers 370 und des unteren Wafers 377 derartig durchzuführen, dass ΔX und ΔY innerhalb vorgegebener Grenzwerte liegen. In einer Ausführungsform beträgt der vorgegebene Grenzwert 100 Nanometer.
  • 4 zeigt eine Ansicht von oben nach unten auf Justiermarkierungen gemäß einer weiteren Ausführungsform der vorliegenden Erfindung. In dieser Ausführungsform weist ein Dünnschichtbereich 440 zwei Sätze von parallelen Markierungen auf (jede Markierung ist allgemein mit einem Bezugszeichen 442 angezeigt). Ein Satz 444A weist Markierungen auf, die mit einem Rastermaß P1 voneinander beabstandet sind. Ein Satz 444B weist Markierungen von einer ähnlichen Abmessung wie jener des Satzes 444A auf, die jedoch mit einem Rastermaß P2 voneinander beabstandet sind. Das Rastermaß P2 ist irgendein Bruchteil des Rastermaßes P1. In einer Ausführungsform ist P2 = 0,9(P1). Ähnlich wie bei den anderen, zuvor beschriebenen Markierungen besteht der Dünnschichtbereich 440 vorzugsweise aus einem Nitrid oder einem Oxid, und die Justiermarkierungen 442 bestehen aus Silicium. Die Wafer sind justiert, wenn sämtliche der Markierungen des Satzes 444A und des Satzes 444B auf einem oberen Wafer und einem unteren Wafer justiert sind. Auf diese Weise ist die Präzision der Justierung gegenüber der Verwendung einer einzelnen Markierung verbessert.
  • 5 zeigt Justiermarkierungen auf Wafern, die eine Verkrümmung aufweisen. Während Wafer in der Theorie planar sind, können die Wafer in der Praxis in geringfügiger Weise nicht-planar sein. Wenn mehrere Justiermarkierungen überall auf einem Wafer verteilt sind, kann das OCT-System die 3D-Umrisslinie des Wafers bestimmen.
  • In 5 weist ein oberer Wafer 530 Justiermarkierungen 532B, 534B und 536B auf. Ein unterer Wafer 528 weist Justiermarkierungen 532A, 534A und 536A auf. Mittels Analysieren der 3D-Umrisslinie des Wafers kann das Waferjustiersystem dann die Fähigkeit bereitstellen, eine bessere Orientierung für die Wafer zu bestimmen (z. B. über eine Technik mit bester Passung), oder kann einen Defekt anzeigen und einen Wafer aussortieren, der eine übermäßige Verkrümmung aufweist.
  • 5B zeigt eine weitere Ausführungsform, bei der unter Berücksichtigung von wenigstens 3 Justiermarkierungen auf jedem Wafer für jeden Wafer (550, 548) eine Ebene mit bester Passung (N1, N2) berechnet wird. Die Wafertischsteuerung (siehe 218 von 2) richtet den oberen Wafer 550 derart aus, dass seine Ebene mit bester Passung (N1) parallel zu der Ebene mit bester Passung (N2) des unteren Wafers 548 ist. 5B zeigt den oberen Wafer vor einer Justierung, um die Ebene N1 und N2 parallel zu machen.
  • 6 zeigt eine Ansicht von oben nach unten auf mehrere Justiermarkierungen (die allgemein als 632 angezeigt sind) auf einem Wafer 630, der mehrere Chips (Einzelchips) 631 enthält. Das OCT-System berechnet eine x-, eine y- und eine z-Koordinate für jede Justiermarkierung. Idealerweise sollte jede Justiermarkierung die gleiche z-Koordinate aufweisen (wenn der Wafer wirklich planar ist). In der Praxis kann der Wafer ein bestimmtes Maß an Verkrümmung oder Nicht-Planarität aufweisen. Unter Berücksichtigung der wirklichen Umrisslinie des Wafers kann eine verbesserte Positionierung der Wafer erzielt werden. Mittels Messen der z-Abmessung von wenigstens vier Justiermarkierungen kann ein Maß für die Planarität berechnet werden, indem der Rest (Fehler bei bester Passung) zu einer Ebene bestimmt wird. Wenn der Rest bei bester Passung einen vorgegebenen Wert übersteigt, kann der Wafer als übermäßig gekrümmt aussortiert werden.
  • 7 ist ein Ablaufplan, der Prozessschritte für eine Ausführungsform der vorliegenden Erfindung anzeigt. Im Prozessschritt 750 werden die Justiermarkierungen hergestellt, indem ein Muster aus Silicium innerhalb eines Dünnschichtbereichs gebildet wird (siehe 3). Im Prozessschritt 752 wird für jede Justiermarkierung (siehe 374A und 374B in den 3B und 3C) ein Nicht-Metall-Fenster innerhalb des Wafers reserviert. Im Prozessschritt 754 wird der untere Wafer auf dem unteren Tisch der Wafertischsteuerung platziert (siehe 228 von 2): Im Prozessschritt 756 wird der obere Wafer auf dem oberen Tisch der Wafertischsteuerung platziert (siehe 230 von 2). Im Prozessschritt 758 wird ein 3D-Tomogramm von dem OCT-System erhalten. Im Prozessschritt 760 werden Justierkorrekturdaten berechnet. Dieser Schritt kann von dem Computersystem 216 durchgeführt werden. Im Prozessschritt 762 wird eine Prüfung durchgeführt, um zu bestimmen, ob die Justierung des oberen und des unteren Wafers korrekt ist. In einer Ausführungsform wird zum Beispiel eine Prüfung durchgeführt, um zu bestimmen, ob sich die Justiermarkierungen des oberen Wafers innerhalb einer vorgegebenen Entfernung zu den entsprechenden Markierungen des unteren Wafers befinden. In einer Ausführungsform liegt die vorgegebene Entfernung im Bereich zwischen 100 Nanometer und etwa 1 Mikrometer. Wenn die Justierung als korrekt angesehen wird, dann endet der Prozess. Wenn die Justierung nicht korrekt ist, werden die Korrekturdaten im Prozessschritt 764 zu der Wafertischsteuerung (siehe 218 von 2) gesendet. Im Prozessschritt 766 wird die Waferposition justiert. In Abhängigkeit von der Ausführungsform können entweder der obere Wafer, der untere Wafer oder beide in Reaktion auf die Korrekturdaten justiert werden, die im Prozessschritt 760 bestimmt wurden. Die Prozessschritte 758 bis 766 können in einer iterativen Weise zahlreiche Male wiederholt werden, bis die Justierung korrekt ist. Optional kann die Anzahl von Iterationen derart begrenzt werden, dass nach einer vorgegebenen Anzahl von Iterationen ein Fehlerzustand signalisiert wird, wenn die Wafer nach jener Anzahl von Versuchen weiterhin nicht justiert sind.
  • Wenngleich die Erfindung in Bezug auf eine bestimme bevorzugte Ausführungsform oder auf bestimmte bevorzugte Ausführungsformen gezeigt und beschrieben wurde, werden einem Fachmann beim Lesen und Verstehen dieser Beschreibung und der beigefügten Zeichnungen bestimmte äquivalente Veränderungen und Modifikationen in den Sinn kommen. Mit speziellem Bezug auf die verschiedenen Funktionen, die von den vorstehend beschriebenen Komponenten (Baugruppen, Einheiten, Schaltkreisen etc.) durchgeführt werden, sollen die Ausdrücke (die einen Bezug auf ein ”Mittel” beinhalten), die zur Beschreibung derartiger Komponenten verwendet werden, wenn nicht anders angezeigt, irgendeiner beliebigen Komponente entsprechen, welche die spezifizierte Funktion der beschriebenen Komponente durchführt (d. h. funktionell äquivalent ist), selbst wenn sie nicht strukturell äquivalent zu der offenbarten Struktur ist, welche die Funktion in den hierin dargestellten exemplarischen Ausführungsformen der Erfindung durchführt. Wenngleich ein spezielles Merkmal der Erfindung lediglich in Bezug auf eine von mehreren Ausführungsformen offenbart wurde, kann ein derartiges Merkmal außerdem mit einem oder mehreren Merkmalen der anderen Ausführungsformen kombiniert werden, wie es für irgendeine gegebene oder spezielle Anwendung erwünscht und vorteilhaft sein kann.

Claims (20)

  1. System zum Durchführen einer Justierung von zwei Wafern, das aufweist: ein optisches Kohärenz-Tomographie-System [102]; und ein Waferjustiersystem [104]; wobei das Waferjustiersystem [104] so konfiguriert und angeordnet ist, dass es die relative Position eines ersten Wafers und eines zweiten Wafers steuert, und wobei das optische Kohärenz-Tomographie-System [102] so konfiguriert und angeordnet ist, dass es die Koordinatendaten für eine Vielzahl von Justiermarkierungen auf dem ersten Wafer und dem zweiten Wafer berechnet; und die Koordinatendaten zu dem Waferjustiersystem sendet.
  2. System nach Anspruch 1, wobei das optische Kohärenz-Tomographie-System [102] eine Lichtquelle [210] aufweist, die Licht mit einer Wellenlänge emittiert, die in einem Bereich zwischen 1,2 Mikrometer und 1,6 Mikrometer liegt.
  3. System nach Anspruch 1, wobei jede der Vielzahl von Justiermarkierungen einen Bereich aus Silicium aufweist, der von einem Dünnschichtbereich [340] umgeben ist.
  4. System nach Anspruch 3, wobei der Dünnschichtbereich [340] einen Oxidbereich aufweist.
  5. System nach Anspruch 3, wobei der Dünnschichtbereich [340] einen Nitridbereich aufweist.
  6. System nach Anspruch 3, wobei der Siliciumbereich eine Ringform [345] aufweist.
  7. System nach Anspruch 3, wobei der Siliciumbereich eine rechteckige Form [344] aufweist.
  8. System nach Anspruch 3, wobei der Siliciumbereich eine Kreuzform [348] aufweist.
  9. System nach Anspruch 3, wobei jede der Vielzahl von Justiermarkierungen innerhalb einer Nicht-Metall-Zone [374] positioniert ist und wobei sich die Nicht-Metall-Zone vollständig durch die Tiefe des Wafers [370] erstreckt.
  10. System nach Anspruch 3, wobei die Vielzahl von Justiermarkierungen einen ersten Satz von parallelen Markierungen mit einem ersten Rastermaß [P1] und einen zweiten Satz von parallelen Markierungen mit einem zweiten Rastermaß [P2] aufweist, wobei das zweite Rastermaß kleiner als das erste Rastermaß ist.
  11. System zum Durchführen einer Justierung von zwei Wafern, das aufweist: eine Lichtquelle [210], die so konfiguriert ist, dass sie Licht mit einer Wellenlänge in einem Bereich zwischen 1,1 Mikrometer und 1,6 Mikrometer emittiert; eine Kollimatorlinse [212], die so konfiguriert und angeordnet ist, dass sie Licht von der Lichtquelle parallel richtet; einen Strahlteiler [236], der so konfiguriert und angeordnet ist, dass er das Licht von der Kollimatorlinse in einen Referenzpfad [R] und einen Targetpfad [T] aufspaltet; eine Objektivlinse [226], die so konfiguriert und angeordnet ist, dass sie Licht von dem Targetpfad auf einen Satz von Wafern fokussiert, der einen ersten Wafer [230] und einen zweiten Wafer [228] aufweist; einen Detektor [214], der so konfiguriert und angeordnet ist, dass er Licht von dem Referenzpfad und von dem Targetpfad empfängt; ein Computersystem [216], das so konfiguriert und angeordnet ist, dass es ein dreidimensionales Tomogramm des Satzes von Wafern berechnet und Korrekturdaten berechnet; und eine Wafertischsteuerung [218], die so konfiguriert und angeordnet ist, dass sie Korrekturdaten von dem Computersystem empfängt und die relative Position des ersten Wafers und des zweiten Wafers in Reaktion auf die Korrekturdaten justiert.
  12. Verfahren zum Durchführen einer Justierung von zwei Wafern, wobei die zwei Wafer einen ersten Wafer [230] und einen zweiten Wafer [228] aufweisen, das aufweist: Erhalten eines dreidimensionalen Tomogramms der zwei Wafer [758]; Berechnen von Justierkorrekturdaten [760]; Senden der Justierkorrekturdaten zu einer Wafertischsteuerung [764]; und Justieren der relativen Position der zwei Wafer mit der Wafertischsteuerung in Reaktion auf das Empfangen der Justierdaten [766].
  13. Verfahren nach Anspruch 12, wobei das Berechnen der Justierkorrekturdaten aufweist: Identifizieren einer ersten Justiermarkierung auf dem ersten Wafer und Aufzeichnen ihres Ortes in der x-, der y- und der z-Abmessung; Identifizieren einer zweiten Justiermarkierung auf dem zweiten Wafer und Aufzeichnen ihres Ortes in der x-, der y- und der z-Abmessung; und Berechnen der Differenz zwischen der ersten Justiermarkierung und der zweiten Justiermarkierung in der x-, der y- und der z-Abmessung.
  14. Verfahren nach Anspruch 13, das des Weiteren aufweist: Identifizieren von wenigstens drei Justiermarkierungen auf dem ersten Wafer und Aufzeichnen ihrer Orte in der x-, der y- und der z-Abmessung; Identifizieren von wenigstens drei Justiermarkierungen auf dem zweiten Wafer und Aufzeichnen ihrer Orte in der x-, der y- und der z-Abmessung; Berechnen der Ebene mit bester Passung für die Justiermarkierungen auf dem ersten Wafer; und Berechnen der Ebene mit bester Passung für die Justiermarkierungen auf dem zweiten Wafer.
  15. Verfahren nach Anspruch 14, das des Weiteren ein Justieren der relativen Orientierungen des ersten Wafers derart aufweist, dass die Ebene mit bester Passung für die Justiermarkierungen auf dem ersten Wafer parallel zu der Ebene mit bester Passung für die Justiermarkierungen auf dem zweiten Wafer ist.
  16. Verfahren nach Anspruch 13, das des Weiteren aufweist: Identifizieren von wenigstens vier Justiermarkierungen auf dem ersten Wafer und Aufzeichnen ihrer Orte in der x-, der y- und der z-Abmessung; Identifizieren von wenigstens vier Justiermarkierungen auf dem zweiten Wafer und Aufzeichnen ihrer Orte in der x-, der y- und der z-Abmessung; Berechnen eines Rests mit bester Passung zu einer Ebene für die vier Justiermarkierungen auf dem ersten Wafer; Berechnen eines Rests mit bester Passung zu einer Ebene für die vier Justiermarkierungen auf dem zweiten Wafer; und Aussortieren des ersten Wafers oder des zweiten Wafers in Reaktion auf einen entsprechenden Rest mit bester Passung, der einen vorgegebenen Wert übersteigt.
  17. Verfahren nach Anspruch 13, wobei das Identifizieren einer ersten Justiermarkierung und das Identifizieren einer zweiten Justiermarkierung das Identifizieren eines horizontalen Balkens aufweist.
  18. Verfahren nach Anspruch 13, wobei das Identifizieren einer ersten Justiermarkierung und das Identifizieren einer zweiten Justiermarkierung das Identifizieren eines vertikalen Balkens aufweist.
  19. Verfahren nach Anspruch 13, wobei das Identifizieren einer ersten Justiermarkierung und das Identifizieren einer zweiten Justiermarkierung das Identifizieren eines diagonalen Balkens aufweist.
  20. Verfahren nach Anspruch 12, das des Weiteren aufweist: Identifizieren eines ersten Satzes von parallelen Markierungen mit einem ersten Rastermaß; und Identifizieren eines zweiten Satzes von parallelen Markierungen mit einem zweiten Rastermaß, wobei das zweite Rastermaß kleiner als das erste Rastermaß ist.
DE112012001136.8T 2011-03-08 2012-02-29 Waferjustiersystem mit optischer Kohärenz-Tomographie Active DE112012001136B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/042,494 US8489225B2 (en) 2011-03-08 2011-03-08 Wafer alignment system with optical coherence tomography
US13/042,494 2011-03-08
PCT/US2012/027052 WO2012121938A2 (en) 2011-03-08 2012-02-29 Wafer alignment system with optical coherence tomography

Publications (2)

Publication Number Publication Date
DE112012001136T5 true DE112012001136T5 (de) 2014-01-16
DE112012001136B4 DE112012001136B4 (de) 2018-05-24

Family

ID=46796796

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112012001136.8T Active DE112012001136B4 (de) 2011-03-08 2012-02-29 Waferjustiersystem mit optischer Kohärenz-Tomographie

Country Status (4)

Country Link
US (1) US8489225B2 (de)
CN (1) CN103430297B (de)
DE (1) DE112012001136B4 (de)
WO (1) WO2012121938A2 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018000887B4 (de) 2018-02-02 2021-12-02 Lessmüller Lasertechnik GmbH Vorrichtung und ein Verfahren zum Durchführen und Überwachen eines Bearbeitungsprozesses auf einem Werkstück mit der Möglichkeit zur OCT-Scanner-Kalibrierung

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9620400B2 (en) * 2013-12-21 2017-04-11 Kla-Tencor Corporation Position sensitive substrate device
US9847242B2 (en) 2014-12-24 2017-12-19 Industrial Technology Research Institute Apparatus and method for aligning two plates during transmission small angle X-ray scattering measurements
CN107329379B (zh) * 2016-04-29 2019-01-18 上海微电子装备（集团）股份有限公司 双层对准装置和双层对准方法
JP7019975B2 (ja) * 2017-06-21 2022-02-16 株式会社ニコン 位置合わせ方法、位置合わせ装置およびプログラム
CN108598032B (zh) * 2018-05-23 2020-09-11 华天慧创科技（西安）有限公司 一种晶圆接合对准系统及对准方法
CN109560024B (zh) * 2018-11-06 2020-11-06 武汉新芯集成电路制造有限公司 一种晶圆键合装置及其校正方法
CN110600414A (zh) * 2019-08-01 2019-12-20 中国科学院微电子研究所 晶圆异构对准方法及装置
WO2023070272A1 (zh) * 2021-10-25 2023-05-04 长江存储科技有限责任公司 晶圆键合设备及方法
DE102022104416A1 (de) * 2022-02-24 2023-08-24 Precitec Optronik Gmbh Vorrichtung und Verfahren zum Vermessen von Wafern

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61275609A (ja) 1985-05-31 1986-12-05 Fujitsu Ltd 基板間の光学的位置合わせ方法
US6480285B1 (en) * 1997-01-28 2002-11-12 Zetetic Institute Multiple layer confocal interference microscopy using wavenumber domain reflectometry and background amplitude reduction and compensation
TW406323B (en) * 1998-08-20 2000-09-21 United Microelectronics Corp Method for wafer alignment and the apparatus of the same
JP4618859B2 (ja) * 2000-10-10 2011-01-26 東レエンジニアリング株式会社 積層ウエハーのアライメント方法
JP4006217B2 (ja) 2001-10-30 2007-11-14 キヤノン株式会社 露光方法、露光装置及びデバイスの製造方法
TWI223719B (en) 2003-05-30 2004-11-11 Ind Tech Res Inst Sub-micrometer-resolution optical coherent tomography
US7720116B2 (en) * 2004-01-22 2010-05-18 Vescent Photonics, Inc. Tunable laser having liquid crystal waveguide
KR100650814B1 (ko) * 2004-02-25 2006-11-27 주식회사 하이닉스반도체 웨이퍼 정렬방법
US7442476B2 (en) 2004-12-27 2008-10-28 Asml Netherlands B.V. Method and system for 3D alignment in wafer scale integration
US7371663B2 (en) * 2005-07-06 2008-05-13 Taiwan Semiconductor Manufacturing Co., Ltd. Three dimensional IC device and alignment methods of IC device substrates
WO2007087301A2 (en) * 2006-01-23 2007-08-02 Zygo Corporation Interferometer system for monitoring an object
US7368207B2 (en) * 2006-03-31 2008-05-06 Eastman Kodak Company Dynamic compensation system for maskless lithography
WO2008091961A2 (en) * 2007-01-23 2008-07-31 Volcano Corporation Optical coherence tomography implementation
US7508524B2 (en) 2007-07-20 2009-03-24 Vanderbilt University Combined raman spectroscopy-optical coherence tomography (RS-OCT) system and applications of the same
EP2191227A4 (de) 2007-08-10 2017-04-19 Board of Regents, The University of Texas System Vorwärtsbildgebende systeme der optischen kohärenztomographie (oct) und sonde
NL1036351A1 (nl) * 2007-12-31 2009-07-01 Asml Netherlands Bv Alignment system and alignment marks for use therewith cross-reference to related applications.
US7963736B2 (en) * 2008-04-03 2011-06-21 Asm Japan K.K. Wafer processing apparatus with wafer alignment device
US7682842B2 (en) * 2008-05-30 2010-03-23 International Business Machines Corporation Method of adaptively selecting chips for reducing in-line testing in a semiconductor manufacturing line
US8111903B2 (en) * 2008-09-26 2012-02-07 International Business Machines Corporation Inline low-damage automated failure analysis
JP5787483B2 (ja) * 2010-01-16 2015-09-30 キヤノン株式会社 計測装置及び露光装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018000887B4 (de) 2018-02-02 2021-12-02 Lessmüller Lasertechnik GmbH Vorrichtung und ein Verfahren zum Durchführen und Überwachen eines Bearbeitungsprozesses auf einem Werkstück mit der Möglichkeit zur OCT-Scanner-Kalibrierung

Also Published As

Publication number Publication date
CN103430297B (zh) 2016-02-10
WO2012121938A3 (en) 2012-11-22
US20120232686A1 (en) 2012-09-13
US8489225B2 (en) 2013-07-16
CN103430297A (zh) 2013-12-04
WO2012121938A2 (en) 2012-09-13
DE112012001136B4 (de) 2018-05-24

Similar Documents

Publication Publication Date Title
DE112012001136B4 (de) Waferjustiersystem mit optischer Kohärenz-Tomographie
DE112011104658B4 (de) Verfahren zum Prüfen eines Substrats
DE602005000512T2 (de) Verfahren und vorrichtung zum montieren von bauelementen
DE112015001699B4 (de) Verfahren zum Bewerten des Verzugs eines Wafers und Verfahren zum Auswählen eines Wafers
DE102010015884B4 (de) Verfahren zur reproduzierbaren Bestimmung der Position von Strukturen auf einer Maske mit Pellicle-Rahmen
DE112006000375T5 (de) Verfahren zum Korrigieren von systematischen Fehlern in einem Laserbearbeitungssystem
DE10047211A1 (de) Verfahren und Messgerät zur Positionsbestimmung einer Kante eines Strukturelementes auf einem Substrat
DE4221080C2 (de) Struktur und Verfahren zum direkten Eichen von Justierungsmess-Systemen für konkrete Halbleiterwafer-Prozesstopographie
DE102015118071B4 (de) Verfahren und Systeme zum Diagnostizieren eines Halbleiter-Wafers
DE112007002414T5 (de) Verfahren und Vorrichtung zum Einrichtung eines universellen Koordinatensystems für Messdaten
DE102015110339A1 (de) Leiterplattenverzugsmessvorrichtung und leiterplattenverzugsmessverfahren derselben
DE69933726T2 (de) Verfahren und Apparat für verbesserte Inspektionsmessungen
DE102007025304A1 (de) Verfahren zur Verbesserung der Reproduzierbarkeit einer Koordinaten-Messmaschine und deren Genauigkeit
DE69736165T2 (de) Verfahren und Vorrichtung zum Messen der Höhe eines Gegenstands
DE102007039982B3 (de) Verfahren zur optischen Inspektion und Visualisierung der von scheibenförmigen Objekten gewonnenen optischen Messerwerte
DE102007035519A1 (de) Verfahren zur Korrektur der aufgrund der Durchbiegung eines Substrats bedingten Messwerte
DE10043728A1 (de) Verfahren und Vorrichtung zum Prüfen von Leiterplatten mit einem Paralleltester
DE102007042272B4 (de) Verfahren zur Korrektur der durch die Verzeichnung eines Objektivs verursachten Messfehler
DE102013113626A1 (de) Randdominantes ausrichtungsverfahren für ein belichtungs-scanner-system
DE112020004392T5 (de) Additives Fertigungssystem
DE10147880A1 (de) Verfahren zur Messung einer charakteristischen Dimension wenigstens einer Struktur auf einem scheibenförmigen Objekt in einem Meßgerät
DE102014101265A1 (de) Verfahren zum Kalibrieren von Zielwerten und Verarbeitungssysteme, die zum Kalibrieren der Zielwerte konfiguriert sind
DE112014005893B4 (de) Ein Verfahren zum Messen von Positionen von Strukturen auf einer Maske und dadurch Bestimmen von Fehlern bei der Herstellung von Masken
EP1700169B1 (de) Direkte justierung in maskalignern
DE102021211601A1 (de) Messung der loop-höhe überlappender bonddrähte

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R084 Declaration of willingness to licence
R020 Patent grant now final