DE112010006065T5 - Unterbrechungsursachen-Verwaltungsvorrichtung und Unterbrechungsverarbeitungssystem - Google Patents

Unterbrechungsursachen-Verwaltungsvorrichtung und Unterbrechungsverarbeitungssystem Download PDF

Info

Publication number
DE112010006065T5
DE112010006065T5 DE112010006065T DE112010006065T DE112010006065T5 DE 112010006065 T5 DE112010006065 T5 DE 112010006065T5 DE 112010006065 T DE112010006065 T DE 112010006065T DE 112010006065 T DE112010006065 T DE 112010006065T DE 112010006065 T5 DE112010006065 T5 DE 112010006065T5
Authority
DE
Germany
Prior art keywords
interrupt
cause
interruption
read
bus bridge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE112010006065T
Other languages
English (en)
Inventor
Daisuke Osagawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE112010006065T5 publication Critical patent/DE112010006065T5/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46Multiprogramming arrangements
    • G06F9/48Program initiating; Program switching, e.g. by interrupt
    • G06F9/4806Task transfer initiation or dispatching
    • G06F9/4812Task transfer initiation or dispatching by interrupt, e.g. masked
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46Multiprogramming arrangements
    • G06F9/48Program initiating; Program switching, e.g. by interrupt

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)

Abstract

Eine periphere Vorrichtung (1) sendet eine Unterbrechungserzeugungsmitteilung zu einer Busbrücke (2). Die Busbrücke empfängt die Unterbrechungserzeugungsmitteilung, überträgt die empfangene Unterbrechungserzeugungsmitteilung zu einer CPU (4), liest eine Unterbrechungsursache aus der peripheren Vorrichtung, die die Unterbrechungserzeugungsmitteilung gesendet hat, und schreibt die gelesene Unterbrechungsursache in einen Speicher (5). Bei Empfang der Unterbrechungserzeugungsmitteilung liest die CPU die Unterbrechungsursache aus dem Speicher, der einen schnellen Zugriff ermöglicht, und beginnt mit der Unterbrechungsverarbeitung entsprechend der Unterbrechungsursache. Die Unterbrechungsverarbeitungszeit bis zum Beginn der Unterbrechungsverarbeitung kann verkürzt werden.

Description

  • Technisches Gebiet
  • Diese Erfindung bezieht sich auf eine Unterbrechungsverarbeitung in einem Computer.
  • Stand der Technik
  • Bei einer Unterbrechungsverarbeitung in einem Computer ist es, um zu bewirken, dass eine CPU (Zentrale Verarbeitungseinheit) unmittelbar auf eine Unterbrechung von einer peripheren Vorrichtung antwortet, erforderlich, die Unterbrechungsverarbeitungszeit von einer Unterbrechungsauftrittsmitteilung durch eine periphere Vorrichtung bis zu dem Beginn der Verarbeitung für jede Unterbrechungsursache durch die CPU zu verkürzen.
  • Das Patentdokument 1 beispielsweise diskutiert eine Technologie zum Verkürzen der Unterbrechungsverarbeitungszeit bei einem Unterbrechungsverarbeitungsverfahren, bei dem eine periphere Vorrichtung und eine CPU über eine Busbrücke verbunden sind, und die Mitteilung des Auftritts einer Unterbrechung wird getrennt von der Mitteilung (oder dem Lesen) einer Unterbrechungsursache durchgeführt.
  • Bei dem Unterbrechungsverarbeitungsverfahren nach Patentdokument 1 empfängt die Busbrücke eine Unterbrechungsauftrittsmitteilung, die von der peripheren Vorrichtung gesendet wurde, und überträgt die Unterbrechungsauftrittsmitteilung zu der CPU. Gleichzeitig liest die Busbrücke eine Unterbrechungsursache von der peripheren Vorrichtung und speichert die gelesene Unterbrechungsursache in der Busbrücke.
  • Durch diese Anordnung kann die CPU die Unterbrechungsursache aus der Busbrücke lesen, zu der die CPU schneller als zu der peripheren Vorrichtung zugreifen kann, so dass die Unterbrechungsverarbeitungszeit verkürzt werden kann.
  • 4 zeigt die Unterbrechungsverarbeitungszeit, zu der die Busbrücke das Lesen der Unterbrechungsursache aus der peripheren Vorrichtung beendet, bevor die CPU beginnt, die Unterbrechungsursache aus der Busbrücke zu lesen.
  • Zitatliste
  • Patentdokument
    • Patentdokument 1: JP 2006-236234 A
  • Offenbarung der Erfindung
  • Technisches Problem
  • Bei dem Unterbrechungsverarbeitungsverfahren nach Patentdokument 1 besteht ein Problem. Das Problem besteht darin, dass, wie in 4 gezeigt ist, ein Zugriff von der CPU zu der Busbrücke langsam ist, so dass die CPU Zeit braucht, um die Unterbrechungsursache zu lesen.
  • Eine der primären Aufgaben der vorliegenden Erfindung besteht darin, das vorbeschriebene Problem zu lösen. Die vorliegende Erfindung hat primär das Ziel, die Zeit, die die CPU benötigt, um die Unterbrechungsursache zu lesen, zu verkürzen und die Unterbrechungszeit zu verkürzen.
  • Lösung des Problems
  • Eine Unterbrechungsursachen-Verwaltungsvorrichtung gemäß der vorliegenden Erfindung enthält:
    eine Unterbrechungserzeugungsmitteilungs-Empfangseinheit, die eine von einer Vorrichtung gesendete Unterbrechungserzeugungsmitteilung empfängt;
    eine Unterbrechungsursachen-Leseeinheit, die, wenn die Unterbrechungserzeugungsmitteilung durch die Unterbrechungserzeugungsmitteilungs-Empfangseinheit empfangen ist, eine Unterbrechungsursache aus der Vorrichtung, die die Unterbrechungserzeugungsmitteilung gesendet hat, liest; und
    eine Unterbrechungsursachen-Schreibeinheit, die die von der Unterbrechungsursachen-Leseeinheit gelesene Unterbrechungsursache in eine Speichervorrichtung schreibt, zu der durch eine Verarbeitungsvorrichtung, die die Unterbrechungserzeugungsmitteilung verarbeitet, zugegriffen wird.
  • Vorteilhafte Wirkungen der Erfindung
  • Gemäß der vorliegenden Erfindung wird eine Unterbrechungsursache aus einer Vorrichtung gelesen, die eine Unterbrechungserzeugungsmitteilung gesendet hat, und die gelesene Unterbrechungsursache wird zu einer Speichervorrichtung geschrieben, zu der ein Zugriff durch eine Prozessorvorrichtung erfolgt.
  • Daher kann die Prozessorvorrichtung die Unterbrechungsursache aus der Speichervorrichtung lesen, wodurch ein schneller Zugriff ermöglicht wird, so dass die Unterbrechungsverarbeitungszeit verkürzt werden kann.
  • Kurzbeschreibung der Zeichnungen
  • 1 ist ein Diagramm, das ein Beispiel für eine Konfiguration eines Unterbrechungsverarbeitungssystems gemäß einem ersten Ausführungsbeispiel zeigt;
  • 2 ist ein Diagramm, das ein Beispiel für eine Konfiguration einer Busbrücke gemäß dem ersten Ausführungsbeispiel zeigt;
  • 3 ist ein Diagramm, das eine Unterbrechungsverarbeitungszeit gemäß dem ersten Ausführungsbeispiel illustriert; und
  • 4 ist ein Diagramm, das eine Unterbrechungsverarbeitungszeit gemäß dem Stand der Technik illustriert.
  • Beschreibung von bevorzugten Ausführungsbeispielen
  • Erstes Ausführungsbeispiel
  • Bei diesem Ausführungsbeispiel ist die Beschreibung auf eine Konfiguration gerichtet, die die Unterbrechungsverarbeitungszeit bei einem Unterbrechungsverarbeitungsverfahren verkürzt, wobei eine periphere Vorrichtung und eine CPU über eine Busbrücke verbunden sind und die Mitteilung der Erzeugung einer Unterbrechung getrennt von der Mitteilung (oder dem Lesen) einer Unterbrechungsursache durchgeführt wird.
  • Genauer gesagt, bei diesem Ausführungsbeispiel liest die Busbrücke eine Unterbrechungsursache aus einer peripheren Vorrichtung und schreibt die Unterbrechungsursache in einen Speicher, der eine externe Vorrichtung ist, die den schnellsten Zugriff von der CPU ermöglicht. Durch diese Anordnung wird die von der CPU benötigte Zeit zum Lesen der Unterbrechungsursache verkürzt, wodurch die Unterbrechungsverarbeitungszeit verkürzt wird.
  • 1 zeigt ein Beispiel für eine Konfiguration eines Unterbrechungsverarbeitungssystems gemäß diesem Ausführungsbeispiel.
  • In 1 sendet eine periphere Vorrichtung 1 eine Unterbrechungserzeugungsmitteilung und speichert eine Unterbrechungsursache.
  • Eine Busbrücke 2 überträgt die Unterbrechungserzeugungsmitteilung und die Unterbrechungsursache.
  • Die Busbrücke 2 ist ein Beispiel für eine Unterbrechungsursachen-Verwaltungsvorrichtung.
  • Ein Chip-Satz 3 wirkt als ein Zwischenglied für Kommunikationen zwischen der Busbrücke 2, einer CPU 4 und einem Speicher 5.
  • Die CPU 4, die eine Prozessorvorrichtung ist, empfängt die Unterbrechungserzeugungsmitteilung, liest die Unterbrechungsursache und führt eine Verarbeitung für jede Unterbrechungsursache durch.
  • Die Speichervorrichtung 5 (die auch als der Speicher 5 beschrieben wird) speichert die durch die Busbrücke 2 geschriebene Unterbrechungsursache.
  • Bei diesem Unterbrechungsverarbeitungssystem hat die CPU 4 einen schnelleren Zugriff zu dem Speicher 5 als zu der Busbrücke 2.
  • Die CPU 4 und die Busbrücke 2 haben jeweils Zugriff zu dem Speicher 5.
  • 2 zeigt ein Beispiel für eine Konfiguration der Busbrücke 2 gemäß diesem Ausführungsbeispiel.
  • In 2 empfängt eine Bus-I/F(Schnittstellen)-Schaltung 23 eine von einer der peripheren Vorrichtungen 1 gesendete Unterbrechungserzeugungsmittelung.
  • Die Busschnittstellenschaltung 23 ist ein Beispiel für eine Unterbrechungserzeugungsmitteilungs-Empfangseinheit.
  • Eine Busschnittstellenschaltung 24 sendet die von der Busschnittstellenschaltung 23 empfangene Unterbrechungserzeugungsmitteilung über den Chip-Satz 3 zu der CPU 4.
  • Die Busschnittstellenschaltung 24 ist ein Beispiel für eine Unterbrechungserzeugungsmitteilungs-Sendeeinheit.
  • Wenn die Unterbrechungserzeugungsmitteilung von der Busschnittstellenschaltung 23 empfangen ist, liest eine Unterbrechungsursachen-Übertragungsschaltung 21 eine Unterbrechungsursache aus der peripheren Vorrichtung 1, die die Unterbrechungserzeugungsmitteilung gesendet hat.
  • Die Unterbrechungsursachen-Übertragungsschaltung 21 ist ein Beispiel für eine Unterbrechungsursachen-Leseeinheit.
  • Eine Busumwandlungsschaltung 22 wandelt Kommunikationen zwischen der peripheren Vorrichtung 1 und dem Chip-Satz 3 um.
  • Die Busumwandlungsschaltung 22 schreibt auch die von der Unterbrechungsursachen-Übertragungsschaltung 21 gelesene Unterbrechungsursache in den Speicher 5, damit die CPU 4 auf diese zugreifen kann.
  • Die Busumwandlungsschaltung 22 ist ein Beispiel für eine Unterbrechungsursachen-Schreibeinheit.
  • Unter Bezugnahme auf die 2 und 3 werden nun Operationen in dem Unterbrechungsverarbeitungssystem gemäß diesem Ausführungsbeispiel beschrieben.
  • Zuerst sendet die periphere Vorrichtung 1 die Unterbrechungserzeugungsmitteilung zu der Busbrücke 2, um die Erzeugung einer Unterbrechung mitzuteilen.
  • In der Busbrücke 2 empfängt die Busschnittstellenschaltung 23 die Unterbrechungserzeugungsmitteilung und überträgt die empfangene Unterbrechungserzeugungsmitteilung zu der Unterbrechungsursachen-Übertragungsschaltung 21 und der Busumwandlungsschaltung 22.
  • Die Busumwandlungsschaltung 22 sendet die empfangene Unterbrechungserzeugungsmitteilung über die Busschnittstellenschaltung 24 und den Chip-Satz 3 zu der CPU 4.
  • Auf der Grundlage der Unterbrechungserzeugungsmitteilung beginnt die CPU 4 die Unterbrechungsverarbeitung.
  • Andererseits liest bei Empfang der Unterbrechungserzeugungsmitteilung die Unterbrechungsursachen-Übertragungsschaltung 21 eine Unterbrechungsursache über die Busschnittstellenschaltung 23 aus der peripheren Vorrichtung 1.
  • Die Unterbrechungsursachen-Übertragungsschaltung 21 kann anhand der Unterbrechungserzeugungsmitteilung die periphere Vorrichtung 1 identifizieren, die die Unterbrechungserzeugungsmitteilung gesendet hat.
  • Die empfangene Unterbrechungsursache wird durch die Busschnittstellenschaltung 23 zu der Busumwandlungsschaltung 22 übertragen. Die Busumwandlungsschaltung 22 schreibt die Unterbrechungsursache über die Busschnittstellenschaltung 24 und den Chip-Satz 3 in den Speicher 5.
  • Die CPU 4 liest die in den Speicher 5 geschriebene Unterbrechungsursache, bevor sie mit der Verarbeitung für jede Unterbrechungsursache beginnt.
  • Wie ein 3 gezeigt ist, schreibt nach dem Lesen der Unterbrechungsursache die Busumwandlungsschaltung 22 die Unterbrechungsursache in den Speicher 5 vor dem Zeitpunkt, zu dem die CPU 4 nach Empfang der Unterbrechungserzeugungsmitteilung zu dem Speicher 5 zugreift, um die Unterbrechungsursache zu lesen.
  • Die Gesamtzeit aus der Schreitzeit 31 für die Busbrücke 2 zum Schreiben der Unterbrechungsursache in den Speicher 5 und der Lesezeit 32 für die CPU 4 zum Lesen der Unterbrechungsursache aus dem Speicher 5 ist wesentlich kürzer als die Lesezeit 41 für die CPU in 4, um die Unterbrechungsursache aus der Busbrücke zu lesen.
  • Wie vorstehend beschrieben ist, liest die CPU 4 die Unterbrechungsursache aus dem Speicher 5, zu dem die CPU 4 schnell zugreifen kann. Als eine Folge kann die Unterbrechungsverarbeitungszeit bis zum Beginn der Unterbrechungsverarbeitung verkürzt werden.
  • Darüber hinaus ist keine Modifikation in Schaltungen mit Ausnahme der Busbrücke erforderlich, so dass die Entwicklungskosten niedrig gehalten werden können.
  • Bei diesem Ausführungsbeispiel wurde die Busbrücke, die eine Unterbrechungserzeugungsmitteilung empfängt und eine Unterbrechungsursache zu dem Speicher überträgt, beschrieben, und das Unterbrechungsverarbeitungssystem enthaltend die Busbrücke wurde beschrieben.
  • Liste der Bezugszahlen
    • 1: periphere Vorrichtung, 2: Busbrücke, 3: Chip-Satz, 4: CPU, 5: Speichervorrichtung, 21: Unterbrechungsursachen-Übertragungsschaltung, 22: Busumwandlungsschaltung, 23: Busschnittstellenschaltung, 24: Busschnittstellenschaltung.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2006-236234 A [0007]

Claims (4)

  1. Unterbrechungsursachen-Verwaltungsvorrichtung, welche aufweist: eine Unterbrechungserzeugungsmitteilungs-Empfangseinheit, die eine von einer Vorrichtung gesendete Unterbrechungserzeugungsmitteilung empfängt; eine Unterbrechungsursachen-Leseeinheit, die, wenn die Unterbrechungserzeugungsmitteilung durch die Unterbrechungserzeugungsmitteilungs-Empfangseinheit empfangen ist, eine Unterbrechungsursache aus der Vorrichtung, die die Unterbrechungserzeugungsmitteilung gesendet hat, liest; und eine Unterbrechungsursachen-Schreibeinheit, die die von der Unterbrechungsursachen-Leseeinheit gelesene Unterbrechungsursache in eine Speichervorrichtung schreibt, zu der durch eine Prozessorvorrichtung, die die Unterbrechungserzeugungsmitteilung verarbeitet, zuzugreifen ist.
  2. Unterbrechungsursachen-Verwaltungsvorrichtung nach Anspruch 1, weiterhin aufweisend: eine Unterbrechungserzeugungsmitteilungs-Sendeeinheit, die die durch die Unterbrechungserzeugungsmitteilungs-Empfangseinheit empfangene Unterbrechungserzeugungsmitteilung zu der Prozessorvorrichtung sendet, wobei die Unterbrechungsursachen-Schreibeinheit die von der Unterbrechungsursachen-Leseeinheit gelesene Unterbrechungsursache vor einem Zeitpunkt in die Speichervorrichtung schreibt, zu dem die Prozessorvorrichtung bei Empfang der von der Unterbrechungserzeugungsmitteilungs-Sendeeinheit gesendeten Unterbrechungserzeugungsmitteilung zu der Speichervorrichtung zugreift, um die Unterbrechungsursache zu lesen.
  3. Unterbrechungsverarbeitungssystem, welches aufweist: eine Prozessorvorrichtung, die mit einer vorbestimmten Speichervorrichtung verbunden ist; und eine mit der Prozessorvorrichtung und der Speichervorrichtung verbundene Busbrücke, wobei die Busbrücke eine von einer Vorrichtung gesendete Unterbrechungserzeugungsmitteilung empfängt, die empfangene Unterbrechungserzeugungsmitteilung zu der Prozessorvorrichtung sendet, eine Unterbrechungsursache aus der Vorrichtung, die die empfangene Unterbrechungserzeugungsmitteilung gesendet hat, liest, und die gelesene Unterbrechungsursache in die Speichervorrichtung schreibt; und die Prozessorvorrichtung bei Empfang der von der Busbrücke gesendeten Unterbrechungserzeugungsmitteilung die durch die Busbrücke in die Speichervorrichtung geschriebene Unterbrechungsursache liest.
  4. Unterbrechungsverarbeitungssystem nach Anspruch 3, bei dem eine von der Prozessorvorrichtung benötigte Lesezeit zum Lesen der Unterbrechungsursache aus der Speichervorrichtung kürzer ist als die von der Prozessorvorrichtung benötigte Zeit zum Lesen der Unterbrechungsursache aus der Busbrücke.
DE112010006065T 2010-12-14 2010-12-14 Unterbrechungsursachen-Verwaltungsvorrichtung und Unterbrechungsverarbeitungssystem Withdrawn DE112010006065T5 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2010/072479 WO2012081085A1 (ja) 2010-12-14 2010-12-14 割込み要因管理装置及び割込み処理システム

Publications (1)

Publication Number Publication Date
DE112010006065T5 true DE112010006065T5 (de) 2013-10-17

Family

ID=46244214

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112010006065T Withdrawn DE112010006065T5 (de) 2010-12-14 2010-12-14 Unterbrechungsursachen-Verwaltungsvorrichtung und Unterbrechungsverarbeitungssystem

Country Status (7)

Country Link
US (1) US20130166805A1 (de)
JP (1) JPWO2012081085A1 (de)
KR (1) KR20130045894A (de)
CN (1) CN103250137A (de)
DE (1) DE112010006065T5 (de)
TW (1) TW201224764A (de)
WO (1) WO2012081085A1 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2998872B1 (de) * 2013-05-16 2018-05-02 Mitsubishi Electric Corporation Busrepeater
US9368454B2 (en) * 2013-10-10 2016-06-14 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with shielding layer in post-passivation interconnect structure
CN107301138B (zh) * 2017-06-01 2019-05-17 深圳震有科技股份有限公司 一种串行总线桥接方法及串行总线系统
CN109947580A (zh) * 2019-03-27 2019-06-28 上海燧原智能科技有限公司 中断处理方法、装置、设备和存储介质
CN114064221A (zh) * 2020-07-29 2022-02-18 深圳市中兴微电子技术有限公司 中断处理方法、装置、系统、设备及存储介质

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006236234A (ja) 2005-02-28 2006-09-07 Canon Inc 割込み処理回路

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04177535A (ja) * 1990-11-13 1992-06-24 Hitachi Commun Syst Inc 割込み要因発生時での処理制御方式
US5919255A (en) * 1997-03-12 1999-07-06 Texas Instruments Incorporated Method and apparatus for processing an interrupt
US5907712A (en) * 1997-05-30 1999-05-25 International Business Machines Corporation Method for reducing processor interrupt processing time by transferring predetermined interrupt status to a system memory for eliminating PIO reads from the interrupt handler
US6434651B1 (en) * 1999-03-01 2002-08-13 Sun Microsystems, Inc. Method and apparatus for suppressing interrupts in a high-speed network environment
US6205509B1 (en) * 1999-07-15 2001-03-20 3Com Corporation Method for improving interrupt response time
JP2001236238A (ja) * 2000-02-24 2001-08-31 Matsushita Electric Ind Co Ltd 割込処理方法
GB2403822B (en) * 2003-07-07 2006-05-10 Advanced Risc Mach Ltd Data processing apparatus and method for handling interrupts
US7117285B2 (en) * 2003-08-29 2006-10-03 Sun Microsystems, Inc. Method and system for efficiently directing interrupts
CN100557586C (zh) * 2005-06-01 2009-11-04 索尼株式会社 信息处理装置和信息处理方法
US8463971B2 (en) * 2005-08-22 2013-06-11 Oracle America Inc. Approach for distributing interrupts from high-interrupt load devices
JP2007310526A (ja) * 2006-05-17 2007-11-29 Fuji Xerox Co Ltd 割込み要因保持装置、データ転送装置及び割込み要因方法
WO2007147443A1 (en) * 2006-06-23 2007-12-27 Freescale Semiconductor, Inc. Interrupt response control apparatus and method therefor
JP2009009191A (ja) * 2007-06-26 2009-01-15 Fujitsu Ltd 情報処理装置、ホスト装置およびデバイス
GB0722707D0 (en) * 2007-11-19 2007-12-27 St Microelectronics Res & Dev Cache memory
US8291202B2 (en) * 2008-08-08 2012-10-16 Qualcomm Incorporated Apparatus and methods for speculative interrupt vector prefetching

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006236234A (ja) 2005-02-28 2006-09-07 Canon Inc 割込み処理回路

Also Published As

Publication number Publication date
TW201224764A (en) 2012-06-16
WO2012081085A1 (ja) 2012-06-21
JPWO2012081085A1 (ja) 2014-05-22
US20130166805A1 (en) 2013-06-27
CN103250137A (zh) 2013-08-14
KR20130045894A (ko) 2013-05-06

Similar Documents

Publication Publication Date Title
DE102012215216B4 (de) Verbesserte Erfassung von Speicherauszugsdaten von Hardwareausfallmodi
DE69111635T2 (de) Gerät und Verfahren zur Background-Speicherprüfung während des Systemanlaufs.
DE112010006065T5 (de) Unterbrechungsursachen-Verwaltungsvorrichtung und Unterbrechungsverarbeitungssystem
DE102013203233A1 (de) Verfahren und Systeme zum Diagnostizieren eines Fahrzeugs
DE112012006227B4 (de) Systeme und verfahren für den remotezugriff auf den direkten speicher mit reduzierter latenzzeit
DE112008001757B4 (de) Systeme und Verfahren zum Bestimmen einer Aktualisierungsrate eines Speichers auf der Basis von HF-Aktivitäten
DE102020105939A1 (de) Enhanced-Serial-Peripheral-Interface-(eSPI)-Signalisierung zurAbsturzereignisbenachrichtigung
DE112010004187T5 (de) Verfahren und System zum Verarbeiten von Netzwerkereignissen
DE69126756T2 (de) Prüfbare RAM-Architektur in einem Mikroprozessor mit eingebettetem Cache-Speicher
DE102008055892A1 (de) Abspeichern von Abschnitten eines Datenübertragungsdeskriptors in einem gecachten und einem nicht gecachten Adressbereich
DE112013001213T5 (de) Datentransfereinrichtung, Datentransferverfahren und Datentransferprogramm
DE112014000340T5 (de) Vorablesezugriff auf Daten für einen Chip mit einem übergeordneten Kern und einem Scout-Kern
DE102016206170B4 (de) Serielle draht-debug-brücke
DE112018007129T5 (de) Kommunikationsprotokoll für Master-Slave-Konfiguration, Verfahren zur Erhöhung der Kompatibilität und elektrisches Gerät
CN109032910A (zh) 日志采集方法、装置及存储介质
DE112017007690T5 (de) Verfahren und vorrichtungen zur durchführung einer fehlerdetektion und/oder korrektur in einer speichervorrichtung
DE102007046947A1 (de) System und Verfahren zum Verwalten von Systemmanagement-Interrupts in einem Mehrprozessor-Computersystem
DE602004008060T2 (de) Usb host controller mit speicher für transferdeskriptoren
DE112007000688T5 (de) Fehlerverwaltungstopologien
DE102012221253B4 (de) Verfahren zum Zählen von Ereignissen in einer elektronischen Einheit, Ereigniszähler für eine integrierte Schaltungseinheit sowie Computersystem und Computerprogrammprodukt hierfür
DE2458259A1 (de) Datenverarbeitungssystem zum vergleichen verschiedener datenstrukturen
DE102020118022A1 (de) Erzeugen verschiedener traces für grafikprozessorcode
DE102015214424A1 (de) Verfahren und Vorrichtung zum Kommunizieren zwischen virtuellen Maschinen
DE112006001215T5 (de) Verringerung von Snoop Zugriffen
DE112013006940B4 (de) Datenübertragungsgerät und Datenübertragungsverfahren

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20140701