DE112004003153B4

DE112004003153B4 - Datenübertragungssystem mit reduziertem Leistungsverbrauch, Verfahren und Übertragungsschaltung

Info

Publication number: DE112004003153B4
Application number: DE112004003153.2T
Authority: DE
Inventors: Dr.-Ing. Kiehl Oliver
Original assignee: Samsung Electronics Co Ltd
Current assignee: Samsung Electronics Co Ltd
Priority date: 2003-09-30
Filing date: 2004-09-30
Publication date: 2016-01-07
Anticipated expiration: 2024-10-01
Also published as: DE112004001830T5; DE112004003149B4; WO2005032086A1; US7321628B2; DE112004001830B4; US20050069043A1; DE112004003153A5

Abstract

Übertragungsschaltung, mit einem Codierer (400, 905), der an einen Dateneingang gekoppelt ist, wobei der Codierer (400, 905) Schaltungen enthält, um Datenwörter am Dateneingang in Codewörter mit einer minimierten Anzahl des Auftretens eines bestimmten Zustandes umzuwandeln, wobei das Codewort ein Bit länger als das Datenwort ist, wobei der Codierer (400, 905) einen Gewichtungsrechner und eine Vielzahl logischer Blöcke (410, 411, 412, 413) umfasst, wobei der Gewichtungsrechner (405) an den Dateneingang gekoppelt ist und Schaltungen enthält, um einen Zählwert der Anzahl von Malen, die der bestimmte Zustand in einem Datenwort auftritt, zu bestimmen und basierend auf dem Zählwert ein Gewichtungsbit zu berechnen, wobei, wenn der Zählwert größer als die Hälfte der Gesamtanzahl von Bits in dem Datenwort ist, das Datenwort invertiert und das Gewichtungsbit auf den bestimmten Zustand gesetzt wird und andernfalls das Gewichtungsbit auf das Inverse des bestimmten Zustands gesetzt wird; wobei die Vielzahl logischer Blöcke (410, 411, 412, 413) an den Dateneingang und den Gewichtungsrechner (405) gekoppelt sind, wobei an jedem logischen Block an einem ersten Eingang ein einzelnes Bit des Datenwortes und an einem zweiten Eingang das Gewichtungsbit, welches durch den Gewichtungsrechner berechnet wird, gekoppelt ist, wobei jeder logische Block den ersten und zweiten Eingang kombiniert, um ein Bit des eines Codeblocks des Codewortes zu erzeugen, wobei das Datenwort invertiert wird, wenn das Gewichtungsbit auf den bestimmten Zustand gesetzt ist, und wobei das Codewort den Codeblock und das Gewichtungsbit umfasst; und einem Sender (105, 910), der an den Codierer gekoppelt ist, wobei der Sender Schaltungen enthält, um die Codewörter auf eine Übertragungsleitung (115, 915) einzuspeisen, wobei die Übertragungsleitung (115, 915) asymmetrisch über einen Abschluss mit einem hohen Spannungspotenzial abgeschlossen wird, wobei der bestimmte Zustand auf der Übertragungsleitung (115, 915) ein niedriges Spannungspotenzial ist.

Description

Technisches Gebiet
Die vorliegende Erfindung betrifft im Allgemeinen ein System und ein Verfahren für die digitale Kommunikation und im Besonderen ein System und ein Verfahren zum Reduzieren des Leistungsverbrauchs und des Rauschens in einem Übertragungssystem mit einer asymmetrisch abgeschlossenen Übertragungsleitung.
Hintergrund
Es ist üblich, Daten vor dem Übertragen der Daten zu codieren. Das Codieren von Daten kann aus verschiedenen Gründen erfolgen. Beispielsweise können bestimmte Codes ein Taktsignal in die Daten einbetten, andere können ein bestimmtes Maß an Toleranz gegenüber Fehlern und Störungen ermöglichen, während manche Codes die Menge an Leistung, die erforderlich ist, um die Daten zu übertragen, reduzieren können. Aufgrunddessen ist ein erhebliches Maß an Forschung und Entwicklung in Codiersysteme (in Verbindung mit zugehörigen Codierern und Decodierern) geflossen. Ein geeignet konstruiertes und gewähltes Codiersystem kann zu einem System führen, welches ein besseres Leistungsniveau als ein System, das sich keines Codiersystems bedient, aufweist, während ein mangelhaft konstruiertes Codiersystem das Leistungsvermögen tatsächlich mindern kann.
Ein Codiersystem vermag die Menge an Leistung, die erforderlich ist, um Daten zu übertragen, zu reduzieren. Dies kann durch Reduzieren der Gesamtanzahl von Übergängen in der Übertragung oder durch Reduzieren der Anzahl der Male, die ein bestimmter Zustand in der Übertragung der Daten auftritt, erzielt werden. Übergänge können einen erhöhten Leistungsverbrauch verursachen, da der Übergang einen Stromfluss nach sich ziehen kann, während ein stationärer Zustandswert dies nicht tut. Bestimmte Zustände in einer Übertragung können den Leistungsverbrauch erhöhen, wenn dieser Zustand mehr Strom für dessen Aufrechterhaltung benötigt als andere Zustände.
Allerdings sind Codiersysteme, um den Leistungsverbrauch zu reduzieren, für gewöhnlich für Systeme konstruiert, in denen die Übertragungsleitungen symmetrisch abgeschlossen sind. Eine symmetrisch abgeschlossene Übertragungsleitung ist eine, bei welcher die Last, welche durch die verschiedenen Zustände der Übertragung gesehen wird, die gleiche ist. Bei manchen Systemen kann die Last für verschiedene Zustände als unterschiedlich erscheinen (wird für gewöhnlich als asymmetrisch abgeschlossene Übertragungsleitungen bezeichnet), und demnach erbringen die Codiersysteme, welche für asymmetrisch abgeschlossene Übertragungsleitungen konstruiert sind, eventuell keine gute Leistung.
US 2002/0188798 A1 zeigt eine Speicherschaltung, bei der die Anzahl von Umladevorgängen beim Einspeichern der Bits eines Datenworts in die Speicherzellen minimiert wird, indem die Anzahl der Bits, die zu einer Zustandsänderung führen, ermittelt und abhängig vom Ergebnis entschieden wird, ob das Datenwort invertiert wird.
Aus der WO 98/38740 A1 ist ein Field Programmable Gate Array (FPGA) mit einer programmierten Anordnung logischer Blöcke bekannt. Durch geeignete Ausgestaltung lassen sich mit Hilfe von XOR Operationen kombinatorische und arithmetische Funktionen implementieren.
Aus der US 2003/0048852 A1 ist eine TMDS-Übertragung von Videosignalen bekannt, bei der serielle Videodaten auf parallelen Kanälen übertragen werden, wobei ein zusätzlicher Kanal zur Übertragung eines Taktsignals vorgesehen ist. Datenbits werden dabei als serielles Datensignal auf einem Kanal übertragen, wobei ein zusätzliches Gewichtungsbit die Art der Codierung anzeigt.
Aus der WO 01/24466 A1 ist ein integrierter Schaltkreis bekannt, der eine Datenschnittstelle für eine serielle Kommunikation aufweist, die einen Pull-Up- und einen Pull-Down-Treiber sowie einen Abschlusswiderstand aufweist.
Aus der GB 1 090 112 A ist ein Datenübertragungssystem bekannt, bei dem ein Signal codiert übertragen werden kann, um die Anzahl der Signalübergänge minimal zu halten.
Zusammenfassung der Erfindung
Aufgabe der Erfindung ist es, eine Übertragungsschaltung, ein Datenübertragungssystem und ein Verfahren bereitzustellen, mit denen zuverlässig eine High-Speed-Datenübertragung bei gleichzeitig reduziertem Leistungsbedarf möglich ist.
Diese Aufgabe wird durch eine Übertragungsschaltung gemäß Anspruch 1, einem Übertragungssystem gemäß Anspruch 4 und ein Verfahren gemäß Anspruch 7 gelöst. Bevorzugte Weiterbildungen sind in den abhängigen Ansprüchen angegeben.
Gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung umfasst ein Verfahren zum Minimieren der Anzahl des Auftretens eines bestimmten Zustands in einem Codewort, welches aus einem Datenwort generiert wird, das Zählen der Anzahl von Malen, die der bestimmte Zustand in dem Datenwort auftritt, danach, wenn der Zählwert größer als die Hälfte der Gesamtanzahl von Bits in dem Datenwort ist, das Invertieren des Datenwortes, das Setzen eines Gewichtungsbits auf den bestimmten Zustand und andernfalls das Setzen des Gewichtungsbits auf ein Inverses des bestimmten Zustandes.
Gemäß einer anderen bevorzugten Ausführungsform der vorliegenden Erfindung umfasst eine Schaltung einen Codierer, der an einen Dateneingang gekoppelt ist, wobei der Codierer Schaltungen enthält, um Datenwörter von dem Dateneingang in Codewörter mit einer minimierten Anzahl eines Auftretens eines bestimmten Zustands umzuwandeln, und einen Sender, der an den Codierer gekoppelt ist, wobei der Sender Schaltungen enthält, um die Codewörter auf eine Übertragungsleitung einzuspeisen, wobei die Übertragungsleitung asymmetrisch abgeschlossen ist.
Gemäß einer anderen bevorzugten Ausführungsform der vorliegenden Erfindung umfasst ein Übertragungssystem einen Codierer, der an einen Dateneingang gekoppelt ist, wobei der Codierer Schaltungen enthält, um Datenwörter von dem Dateneingang in Codewörter mit einer minimierten Anzahl des Auftretens eines bestimmten Zustands umzuwandeln, einen Sender, der an den Codierer gekoppelt ist, wobei der Sender Schaltungen enthält, um die Codewörter auf eine Übertragungsleitung einzuspeisen, wobei die Übertragungsleitung asymmetrisch abgeschlossen ist, einen Empfänger, der an die Übertragungsleitung gekoppelt ist, wobei der Empfänger Schaltungen enthält, um Codewörter von der Übertragungsleitung zu empfangen, und einen Decodierer, der an den Empfänger gekoppelt ist, wobei der Decodierer Schaltungen enthält, um Codewörter in Datenwörter umzuwandeln.
Ein Vorteil einer bevorzugten Ausführungsform der vorliegenden Erfindung ist, dass die Anzahl von Zustandsübergängen und Zuständen mit hohem Leistungsverbrauch, die erforderlich sind, um Daten zu übertragen, reduziert sind. Daher ist die Leistung, die erforderlich ist, um die Daten zu übertragen, verglichen damit, wenn die Daten ohne die Verwendung einer bevorzugten Ausführungsform der vorliegenden Erfindung oder durch Gebrauch eines nichtoptimierten Codiersystems übertragen werden, reduziert.
Ein weiterer Vorteil einer bevorzugten Ausführungsform der vorliegenden Erfindung ist, dass für das Codieren ein geringer Aufwand benötigt wird. Daher ist das Codewort (die codierten Daten) nur geringfügig größer als die Daten selbst. Da das Codewort nur geringfügig länger als die nichtcodierten Daten ist, wird der überwiegende Teil der verfügbaren Datenbandbreite genutzt, um die Daten zu übertragen.
Das Obengesagte hat die Merkmale und technischen Vorteile der vorliegenden Erfindung ziemlich allgemein umrissen, damit die folgende ausführliche Beschreibung der Erfindung besser verständlich ist. Weitere Merkmale und Vorteile der Erfindung werden in der Folge beschrieben, welche den Gegenstand der Ansprüche der Erfindung darstellen. Einschlägig versierte Fachleute sollten erkennen können, dass die Konzeption und die offenbarte konkrete Ausführungsform ohne weiteres als Grundlage zum Modifizieren oder Konstruieren anderer Bauformen oder Verfahren zum Realisieren derselben Zwecke der vorliegenden Erfindung verwendet werden können. Einschlägig versierte Fachleute sollten ebenfalls erkennen, dass derartige äquivalente Konstruktionen nicht von Wesensart und Umfang der Erfindung, welche in den beiliegenden Ansprüchen dargelegt werden, abweichen.
Kurze Beschreibung der Zeichnungen
Zu Gunsten eines umfassenderen Verstehens der vorliegenden Erfindung und von deren Vorteilen wird nunmehr auf die folgenden Beschreibungen in Verbindung mit den beiliegenden Zeichnungen Bezug genommen, in denen:
1 ein Diagramm eines Pull-Down-Leitungstreibers mit einer hoch-abgeschlossenen Übertragungsleitung ist;
2 ein Diagramm eines Paares von Tabellen gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung ist, welche eine mögliche Codierung für Vier-Bit-Datenwörter darstellt, um Übergänge zu niedrigem Spannungspotenzial zu minimieren;
3 ein Diagramm eines Decodierers gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung zur Verwendung beim Decodieren von Codewörtern mittels des in 2 dargestellten Codiersystems ist;
4 ein Diagramm eines Codierers gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung zur Verwendung beim Codieren von Codewörtern mittels des in 2 dargestellten Codiersystems ist;
5 ein Diagramm eines Gewichtungsrechners gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung zur Verwendung in einem Codierer ist;
6 ein Diagramm ist, welches den Betrieb des in 5 dargestellten Gewichtungsrechners darstellt;
7 ein Diagramm eines Pull-Up-Leitungstreibers mit einer niedrig-abgeschlossenen Übertragungsleitung ist;
8 ein Diagramm eines Paares von Tabellen gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung, welche eine mögliche Codierung für Vier-Bit-Datenwörter darstellt, ist, um Übergänge zu hohem Spannungspotenzial zu minimieren; und
9 ein Diagramm eines Übertragungssystems mit einer asymmetrisch abgeschlossenen Übertragungsleitung ist.
Ausführliche Beschreibung veranschaulichender Ausführungsformen
In der Folge werden die Herstellung und Verwendung der derzeit bevorzugten Ausführungsformen ausführlich besprochen. Es sollte jedoch zu erkennen sein, dass die vorliegende Erfindung zahlreiche anwendbare Erfindungsgedanken vorsieht, welche in einer breiten Vielfalt spezifischer Kontexte ausgeführt werden können. Die besprochenen spezifischen Ausführungsformen sind lediglich für spezifische Möglichkeiten, die Erfindung herzustellen und zu verwenden, veranschaulichend und schränken den Umfang der Erfindung nicht ein.
Die vorliegende Erfindung wird mit Bezug auf bevorzugte Ausführungsformen in einem spezifischen Kontext beschrieben, und zwar einem Übertragungssystem, bei welchem die Übertragungsleitung asymmetrisch abgeschlossen ist. Die Erfindung kann allerdings auch auf andere Übertragungssysteme angewandt werden, bei denen es erstrebenswert ist, Zustandsübergänge und bestimmte Übertragungsleitungszustände zu reduzieren.
Nunmehr auf 1 Bezug nehmend wird darin ein Diagramm gezeigt, das einen Pull-Down-Treiber 105 mit einem Abschluss 110 zu einem hohen Spannungspotenzial dargestellt. Der Pull-Down-Treiber 105 kann verwendet werden, um die Spannung auf einer Übertragungsleitung 115 auf ein niedriges Spannungspotenzial zu ziehen. Das Spannungspotenzial auf der Übertragungsleitung 115 kann für einen bestimmten Zustand auf der Übertragungsleitung 115 repräsentativ sein. Beispielsweise kann, wenn das Spannungspotenzial der Übertragungsleitung 115 hoch ist, die Übertragungsleitung 115 einen Binärwert Eins führen. Dies kann einen Wert wahr oder aktiv darstellen. Wenn das Spannungspotenzial der Übertragungsleitung 115 niedrig ist, kann die Übertragungsleitung einen Binärwert Null führen, welcher für einen Wert falsch oder inaktiv stehen kann.
Da der natürliche Zustand der Übertragungsleitung 115 ein hohes Spannungspotenzial ist (da der Abschluss 110 an VHIGH gekoppelt ist), kann es Energie erfordern, um den Zustand der Übertragungsleitung 115 auf ein niedriges Spannungspotenzial zu steuern. Daher kann es erstrebenswert sein, die Anzahl von Malen, die die Übertragungsleitung 115 von einem hohen Spannungspotenzial auf ein niedriges Spannungspotenzial übergeht, zu minimieren. Ferner kann das Halten der Übertragungsleitung 115 in einem Zustand mit niedrigem Spannungspotenzial ebenfalls mehr Energie verbrauchen, als das Halten der Übertragungsleitung 115 in einem Zustand mit hohem Spannungspotenzial.
Nunmehr auf 2 Bezug nehmend wird darin ein Paar von Tabellen gezeigt, welche eine beispielhafte Codierung von möglichen Vier-Bit-Datenwörtern zu Fünf-Bit-Codewörtern darstellen, was die Übergänge von hohem Spannungspotenzial zu niedrigem Spannungspotenzial minimiert, gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung. Eine erste Tabelle (eine Datenworttabelle 200) zeigt die 16 möglichen Werte für die Vier-Bit-Datenwörter, und eine zweite Tabelle (eine Codeworttabelle 250) zeigt die codierten Codewörter für jedes der 16 möglichen Datenwörter, die in der Datenworttabelle 200 aufgelistet sind.
Gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung ist das Codiersystem für die Erzeugung des codierten Codewortes wie folgt: 1) Zählen der Anzahl von Nullen in einem Datenwort; 2) ist die Anzahl von Nullen in dem Datenwort größer als die Hälfte der Gesamtanzahl von bits in dem Datenwort (vier Datenbits in den Datenwörtern, die in der Datenworttabelle 200 dargestellt sind), dann sollte das gesamte Datenwort invertiert (d. h. die Einsen in Nullen umgewandelt und die Nullen in Einsen umgewandelt) werden, dann wird ein Codebit (Codebit ”C4” in der Codeworttabelle 250) auf Null gesetzt; 3) ist die Anzahl von Nullen kleiner als die Hälfte der Gesamtanzahl von bits in dem Datenwort, dann wird das Datenwort so belassen, wie es ist, und das Codebit auf Eins gesetzt.
Als Beispiel für das Codiersystem befassen wir uns nun eingehender mit dem Datenwort 205. Das Datenwort 205 stellt die Datenbits mit Werten ”0 0 0 1” dar. Die Anzahl von Nullen (drei) ist augenscheinlich größer als die Hälfte (zwei) der Gesamtanzahl von Datenbits (vier). Daher ist gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung das Datenwort 205 zu invertieren und das Codebit dann auf Null zu setzen. Dies ist in Codewort 255 veranschaulicht. Als zweites Beispiel stellt das Datenwort 210 die Datenbits mit Werten ”1 0 0 1” dar. Die Anzahl von Nullen (zwei) ist nicht größer als die Hälfte (zwei) der Anzahl der Datenbits (vier). Daher wird das Datenwort 210 nicht invertiert und das Codebit wird auf Eins gesetzt. Dies ist in Codewort 260 dargestellt.
Festzuhalten ist, dass 2 ein Beispiel für ein Codiersystem gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung für Datenwörter, die eine Länge von vier bits aufweisen, darstellt. Datenwörter von anderer Länge können verwendet werden, ohne das Wesen der Erfindung zu verändern. Festzuhalten ist ebenfalls, dass das Codieren der Datenwörter mit einer Hinzufügung eines einzelnen Codebits erreicht werden kann. Das einzelne Codebit kann für Datenwörter von jeder beliebigen Länge verwendet werden. Daher kann der Codierungsaufwand sehr gering sein, insbesondere bei Datenwörtern von größerer Länge.
Nunmehr auf 3 Bezug nehmend wird darin ein Diagramm gezeigt, welches einen Decodierer 300 zur Verwendung zum Decodieren von Codewörtern darstellt, die mit einem Codiersystem codiert werden, welches Zustandsübergänge und bestimmte Zustände minimiert, gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung. Der Decodierer 300 weist einen Satz von Eingängen auf, einen je Bit des Codewortes. Die Codewortbits 0 bis N – 1 können als Datenabschnitt des Codewortes betrachtet werden, während das Codewortbit N als Gewichtungsbit bezeichnet werden kann. Jedes einzelne der Codewortbits 0 bis N – 1 kann einem von mehreren logischen Gattern (beispielsweise den logischen Gattern 305, 306, 307, 308 usw.) zugeführt werden. Gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung realisieren die logischen Gatter eine exklusive NOR(XNOR)-Verknüpfung. Beispielsweise kann das Codewortbit ”C0” dem logischen Gatter 305 zugeführt werden, während das Codewortbit ”C1” dem logischen Gatter 306 zugeführt werden kann. Das N-te Codewortbit, das Codewortbit ”CN”, kann jedem einzelnen der Vielzahl von logischen Gattern zugeführt werden. Das Ergebnis der logischen Verknüpfung liefert das Datenwortbit, welches dem Codewortbit entspricht. Beispielsweise liefert ”CN” XNOR ”C0” das Datenwortbit ”D0”. Festzuhalten ist, dass die XNOR-Verknüpfung eventuell nicht die einzige logische Verknüpfung ist, die verwendet werden kann, um das Decodieren durchzuführen, wobei andere logische Verknüpfungen verwendet werden können, um die Datenwortbits aus den Codewortbits zu decodieren.
Nunmehr auf 4 Bezug nehmend wird darin ein Diagramm gezeigt, welches einen Codierer 400 darstellt, um Datenwörter mit einem Codiersystem zu codieren, welches Zustandsübergänge und bestimmte Zustände minimiert, gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung. Der Codierer 400 kann mit einem Satz von Eingängen versehen sein, einer je Bit des Datenwortes. Die Datenwortbits 0 bis N – 1 können einem Gewichtungsrechner 405 zugeführt werden, der verwendet werden kann, um ein Gewichtungsbit (Codewortbit ”CN” wie oben besprochen) für das Codewort zu bestimmen. Gemäß einer bevorzugten Ausführungsform kann das Gewichtungsbit ein Wert Eins (1) sein, wenn die Anzahl von Nullen in dem Datenwort kleiner als die Hälfte der Gesamtanzahl von bits in dem Datenwort ist, und es kann ein Wert Null (0) sein, wenn die Anzahl von Nullen in dem Datenwort größer als die (oder gleich der) Hälfte der Gesamtanzahl von bits in dem Datenwort ist. Eine Besprechung des Gewichtungsrechners 405 ist nachstehend angeführt.
Zusätzlich dazu, dass es dem Gewichtungsrechner 405 zugeführt wird, kann jedes Bit des Datenwortes auch einem einer Vielzahl von logischen Gattern (beispielsweise den logischen Gattern 410, 411, 412, 413 usw.) zugeführt werden. Gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung realisieren die logischen Gatter eine exklusive NOR(XNOR)-Verknüpfung (XNOR-Verknüpfung). Zusätzlich zu den Datenwortbits empfängt jedes der logischen Gatter einen Ausgang von dem Gewichtungsrechner 405. Beispielsweise empfängt das logische Gatter 410 als Eingang das Datenwortbit ”D0” und den Ausgang des Gewichtungsrechners 405. Die XNOR-Verknüpfung des Datenwortbits und des Ausgangs des Gewichtungsrechners 405 (das Gewichtungsbit) kann ein entsprechendes Codewortbit ergeben. Beispielsweise kann das Datenwortbit ”D0” XNOR ”CN” das Codewortbit ”C0” ergeben. Festzuhalten ist, dass die XNOR-Verknüpfung eventuell nicht die einzige logische Verknüpfung ist, die verwendet werden kann, um die Codierung durchzuführen, wobei andere logische Verknüpfungen verwendet werden können, um die Datenwortbits zu den Codewortbits zu codieren.
Nunmehr auf 5 Bezug nehmend wird darin ein Diagramm gezeigt, welches einen Gewichtungsrechner 500 gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung darstellt. Wie in 5 dargestellt ist, kann der Gewichtungsrechner 500 die Anzahl von Nullen in einem Vier-Bit-Datenwort bestimmen und dann in Abhängigkeit von der Anzahl von Nullen ein Gewichtungsbit setzen. Wie oben besprochen wurde, kann, wenn die Anzahl von Nullen kleiner als die Hälfte der Gesamtanzahl von bits in dem Datenwort ist, das Gewichtungsbit auf Eins (1) gesetzt werden. Andernfalls kann das Gewichtungsbit auf Null (0) gesetzt werden. Allerdings kann die Konstruktion des Gewichtungsrechners 500 erweitert werden, um die Gewichtung von Datenwörtern, die eine Länge von größer als vier bits aufweisen, zu bestimmen. Eine Erweiterung der Konstruktion des Gewichtungsrechners 500, um bei einer größeren Anzahl von Datenwortbits einsetzbar zu sein, wird als für auf dem Fachgebiet der vorliegenden Erfindung versierte Fachleute klar erkennbar erachtet.
Datenbits (mit D0, D1, D2 und D3 bezeichnet) aus dem Datenwort, welches gewichtet wird, können einer Reihe von Schaltern (beispielsweise den Schaltern 505, 506, 507, 508, 509, 510 usw.) zugeführt werden. Gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung kann jedes der Datenbits verwendet werden, um den Betrieb des Schalters zu steuern. Beispielsweise kann das Datenbit ”D0” dem Schalter 505 zugeführt und in Abhängigkeit von dem Wert von Datenbit ”D0” kann ein Eingang zu dem Schalter 505 zu einem von zwei Ausgängen weitergeleitet werden. Ein Multiplexer mit einem Eingang auf zwei Ausgänge kann eine Implementierung eines Schalters sein. Wenn das Datenbit ”D0” eine Null (0) ist, dann kann der Eingang zu einem Ausgang weitergeleitet werden, der beispielsweise einem Nulleingang zugeordnet ist.
Gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung können die Schalter (Schalter 505 bis 510) auf hierarchische Weise angeordnet sein, wobei ein Paar von Schaltern (505 und 506) in einer ersten Hierarchie sind und die übrigen Schalter (507 bis 510) in einer zweiten Hierarchie sind. Die Ausgänge eines Schalters in der ersten Hierarchie (beispielsweise Schalter 506) können an die Eingänge von zwei Schaltern in der zweiten Hierarchie (beispielsweise Schalter 509 und 510) gekoppelt sein, wobei ein Ausgang, der einem Eingang Null (0) zugeordnet ist, zu einem (Zahlwort) Schalter (Schalter 509) geht und ein Ausgang, der einer Eins (1) zugeordnet ist, zu einem anderen Schalter (Schalter 510) geht.
Jeder Schalter in der ersten Hierarchie weist ein einziges Datenwortbit auf, welches seine Funktion steuert. Beispielsweise kann der Schalter 505 durch das Datenbit ”D0” gesteuert werden, während das Datenbit ”D1” den Schalter 506 steuern kann. Indes können Schalter in der zweiten Hierarchie, beispielsweise die Schalter 509 und 510, in Paaren gruppiert und durch ein einziges Datenbit (beispielsweise Datenbit ”D3” in dem Fall der Schalter 509 und 510) gesteuert werden. Wie aus 5 hervorgeht, sind die Datenbits und die Schalter, welche durch diese gesteuert werden, wie folgt: ”D0” – Schalter 505, ”D1” – Schalter 506, ”D2” – Schalter 507 und 508 und ”D3” – Schalter 509 und 510. Festzuhalten ist, dass es sich dabei nur um eine beispielhafte Anordnung von Datenbits und Schaltern handelt und andere Anordnungen möglich sein können.
Der Eingang zu den Schaltern in der ersten Hierarchie von Schaltern (Schalter 505 und 506) kann geerdet sein, wobei die Verbindung eventuell durch einen Schalter 515 gesteuert wird. Der Schalter 515 kann ein einfacher EIN/AUS-Schalter sein, der als Transistor implementiert ist. Gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung kann der Schalter 515 durch ein Signal gesteuert werden, welches als ”STROBE” bezeichnet wird und auf einer Signalleitung geführt wird. Das Signal ”STROBE” kann in einem aktiven Zustand sein, wenn sich alle Datenbits des Datenwortes stabilisiert haben. Wenn die Datenbits nicht stabilisiert sind, kann das Signal ”STROBE” in einem inaktiven Zustand sein. Wenn das Signal ”STROBE” aktiv ist, kann sich der Schalter 515 schließen und die Erde an den Eingang der ersten Hierarchie von Schaltern koppeln. Wenn das Signal ”STROBE” inaktiv ist, ist der Schalter 515 offen und die Eingänge der ersten Hierarchie von Schaltern sind nicht an die Substrat-Erde gekoppelt.
Ausgänge der Schalter (Schalter 505 bis 510) können ebenfalls durch Schalter (beispielsweise Schalter 520), welche ebenfalls durch das ”STROBE”-Signal gesteuert werden können, welches auf Signalleitungen geführt wird, an ein hohes Spannungspotenzial gekoppelt werden. Andere Schalter (Schalter 521 bis 528) können auf ähnliche Weise an andere Ausgänge gekoppelt werden. Gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung sind die Schalter 520 bis 528 als MOSFETs (Metalloxid-Halbleiter-Feldeffekttransistoren) vom P-Typ implementiert und beziehen ihre Energie aus einer positiven Stromversorgung. Wie oben besprochen wurde, können, wenn das Signal ”STROBE” aktiv ist, die Schalter schließen und den Ausgang der Schalter an das hohe Spannungspotenzial koppeln. Gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung kann das Gewichtungsbit (in 5 als ”C4” bezeichnet) eine Kombination aus den verschiedenen Ausgängen der zweiten Hierarchie von Schaltern (Schalter 507 bis 510) in Verbindung mit einigen Invertierern (Invertierer 530 und 535) sein.
Nehmen wir zu Beispielzwecken an, dass das Datenwort, welches evaluiert wird, ”0 0 0 1” ist, wobei das Datenbit ”D3” Eins (1) ist. Das Gewichtungsbit für dieses spezifische Codewort sollte ”0” sein, da die Anzahl von Nullen (3) größer als die Hälfte (2) der Anzahl von Datenbits (4) ist. Da die Datenbits ”D0”, ”D1” und ”D2” Null (0) sind und ”D3” Eins (1) ist, leiten die Schalter 505 bis 510 jeweils ihre entsprechenden Eingänge zu ihren entsprechenden Ausgängen weiter, in Abhängigkeit von dem Wert ihrer Steuersignale. Daher besteht ein Stromweg von Knoten C zu Knoten H zur Substrat-Erde (Weg C-H-SG) und von Knoten E zu Knoten K zur Substraterde (Weg E-K-SG). Der Weg C-H-SG hat eventuell keine Auswirkung auf die Bestimmung des Gewichtungsbits ”C4”. Der Weg E-K-SG kann zu einem Spannungspotential an einem Schalter 529 führen. Allerdings kann, da der Eingang zu dem Inverter 530 hoch sein kann (infolge von Schalter 525), der Eingang zu dem Schalter 529 niedrig sein, was den Schalter 529 offen hält. Mit offenem Schalter 529 kann der Wert des Gewichtungsbits ”C4” durch den Wert des Invertierers 535 bestimmt werden, welcher eventuell einen hohen Eingang (infolge von Schalter 524) aufweist. Da der Eingang zu dem Invertierer 535 hoch sein kann, kann dann sein Ausgang niedrig sein. Daher kann das Gewichtungsbit ”C4” niedrig sein.
Nunmehr auf 6 Bezug nehmend wird darin ein Ablaufdiagramm gezeigt, welches den Betrieb des Gewichtungsrechners 500 (5) gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung darstellt. 6 zeigt eine Taktbeziehung zwischen den Datenbits eines Datenwortes, die Ableitung des Signals ”STROBE” und die Bestimmung eines Gewichtungsbits für das Datenwort durch den Gewichtungsrechner 500. Eine erste Kurve 605 stellt Signalwerte aller Datenbits eines Datenwortes (in diesem Beispiel vier) dar. Zu einem Zeitpunkt, der durch eine gestrichelte vertikale Linie 620 gekennzeichnet ist, können alle Datenbits des Datenwortes stabil werden. Eine zweite Kurve 610 stellt das Signal ”STROBE” dar. Einige Zeit nach der Stabilisierung aller Datenbits des Datenwortes (als zweite gestrichelte vertikale Linie 625 dargestellt) kann das Signal ”STROBE” aktiv werden. Nachdem das Signal ”STROBE” aktiv wird, kann der Gewichtungsrechner 500 beginnen, den Wert des Gewichtungsbits zu bestimmen. Eine dritte Kurve 615 stellt den Wert des Gewichtungsbits dar. An einer dritten gestrichelten vertikalen Linie 630 kann das Gewichtungsbit einen Wert annehmen, welcher von dem Wert der Datenbits des Datenwortes abhängt, entweder hoch (1), wenn die Anzahl von Nullen kleiner als die (oder gleich der) Hälfte der Gesamtanzahl von Datenbits ist, oder niedrig (0), wenn die Anzahl von Nullen größer als die Hälfte der Gesamtanzahl von Datenbits ist.
Die vorstehende Besprechung widmet sich in erster Linie einem Übertragungssystem mit einer asymmetrisch abgeschlossenen Übertragungsleitung, wobei die Übertragungsleitung mit einem hohen Spannungspotenzial asymmetrisch abgeschlossen wurde. Daher war es möglich, den Leistungsverbrauch durch Minimieren der Anzahl von Malen, die die Übertragungsleitung auf ein niedriges Spannungspotenzial übergehen musste, zu minimieren, d. h. die Anzahl von Nullen zu minimieren. Allerdings können andere Übertragungssysteme asymmetrisch abgeschlossen sein, wobei ihre Übertragungsleitungen mit einem niedrigen Spannungspotenzial abgeschlossen sind. In diesen Fällen ist, um den Leistungsverbrauch zu minimieren, die Minimierung der Anzahl von Übergängen auf ein hohes Spannungspotenzial erforderlich. Dies kann durch Minimieren der Anzahl von Einsen bewerkstelligt werden.
Nunmehr auf 7 Bezug nehmend wird darin eine Figur gezeigt, die einen Pull-Up-Treiber 705 mit einem Abschluss 710 auf ein niedriges Spannungspotential darstellt. Der Pull-Up-Treiber 705 kann verwendet werden, um die Spannung auf einer Übertragungsleitung 715 auf ein hohes Spannungspotenzial zu ziehen. Da der natürliche Zustand der Übertragungsleitung 715 ein niedriges Spannungspotenzial ist, kann es Energie erfordern, um den Zustand der Übertragungsleitung 715 auf ein hohes Spannungspotenzial zu ziehen. Daher kann es erstrebenswert sein, die Anzahl von Malen zu minimieren, die die Übertragungsleitung 715 von einem Zustand mit niedriger Spannung auf einen Zustand mit hoher Spannung übergeht.
Nunmehr auf 8 Bezug nehmend wird darin ein Paar von Tabellen gezeigt, welche eine beispielhafte Codierung möglicher Vier-Bit-Datenwörter zu Fünf-Bit-Codewörtern darstellt, was die Übergänge von niedrigem Spannungspotenzial zu hohem Spannungspotenzial minimiert, gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung. Eine erste Tabelle (eine Datenworttabelle 800) zeigt die 16 möglichen Werte für die Vier-Bit-Datenwörter, und eine zweite Tabelle (eine Codeworttabelle 850) zeigt die codierten Codewörter für jedes der 16 möglichen Datenwörter, die in der Datenworttabelle 800 aufgelistet sind.
Gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung ist die Codiermethode für die Erzeugung des codierten Codewortes wie folgt: 1) Zählen der Anzahl von Einsen in einem Datenwort; 2) ist die Anzahl von Einsen in dem Datenwort größer als die Hälfte der Gesamtanzahl von bits in dem Datenwort (vier Datenbits in den Datenwörtern, welche in der Datenworttabelle 800 dargestellt sind), dann sollte das gesamte Datenwort invertiert (d. h. die Einsen in Nullen umgewandelt und die Nullen in Einsen umgewandelt) werden, dann wird ein Codebit (Codebit ”C4” in der Codeworttabelle 850) auf Eins gesetzt; 3) ist die Anzahl von Einsen kleiner als die Hälfte der Gesamtanzahl von bits in dem Datenwort, dann wird das Datenwort belassen, wie es ist, und das Codebit auf Null gesetzt. In der Figur sind zwei Beispiele 805/855 und 810/860 dargestellt.
Nunmehr auf 9 Bezug nehmend wird darin ein Übertragungssystem 900 dargestellt, wobei sich das Übertragungssystem 900 einer Übertragungsleitung 915 bedienen kann, welche asymmetrisch abgeschlossen ist, gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung. Das Übertragungssystem 900 weist die Fähigkeit auf, Datenwörter zu senden und zu empfangen, welche codiert wurden, um dazu beizutragen, den Leistungsverbrauch zu minimieren. Um Datenwörter zu übertragen, kann das Übertragungssystem 900 Datenwörter nehmen, die übertragen werden sollen, und einem Codierer 905 zuführen, in welchem die Datenwörter mittels eines spezifizierten Codiersystems codiert werden können, um den Leistungsverbrauch zu minimieren (zum Teil auf der asymmetrisch abgeschlossenen Übertragungsleitung 915 basierend). Die durch den Codierer 905 erzeugten Codewörter können dann durch einen Sender 910 auf die Übertragungsleitung 915 eingespeist werden.
Um Datenwörter zu empfangen, welche über die Übertragungsleitung 915 zu dem Übertragungssystem 900 gesendet werden können, kann sich das Übertragungssystem 900 eines Empfängers 920 bedienen, um die Codewörter zu erfassen, welche für das Übertragungssystem 900 bestimmt sind. Der Empfänger 920 kann die Codewörter aus der Übertragungsleitung extrahieren und die Codewörter einem Decodierer 925 zuführen. Der Decodierer 925 kann sich eines Decodiersystems bedienen und die Codewörter zurück in Datenwörter umwandeln, welche von Vorrichtungen (nicht dargestellt) verwendet werden können, die mit dem Übertragungssystem 900 gekoppelt sind.
Wenngleich die vorliegende Erfindung und deren Vorteile ausführlich beschrieben wurden, sollte es sich verstehen, dass hierin verschiedene Änderungen, Ersetzungen und Modifikationen vorgenommen werden können, ohne von Wesensart und Umfang der Erfindung, welche durch die beiliegenden Ansprüche beschrieben sind, abzuweichen.
Darüber hinaus ist nicht beabsichtigt, den Umfang der vorliegenden Anmeldung auf die konkreten Ausführungsformen des Prozesses, der Vorrichtung, der Herstellung, der materiellen Zusammensetzung, der Mittel, der Verfahren und der Schritte, die in der Beschreibung dargelegt werden, zu beschränken. Wie einschlägig versierte Fachleute ohne weiteres anhand der Offenbarung der vorliegenden Erfindung erkennen werden, können Prozesse, Maschinen, Herstellungen, materielle Zusammensetzungen, Mittel, Verfahren oder Schritte, welche gegenwärtig bestehen oder später entwickelt werden und im Wesentlichen dieselbe Funktion erfüllen oder im Wesentlichen dasselbe Ergebnis erreichen wie die hierin beschriebenen entsprechenden Ausführungsformen, gemäß der vorliegenden Erfindung verwendet werden. Demzufolge wird beabsichtigt, dass die beiliegenden Ansprüche derartige Prozesse, Maschinen, Herstellungen, materielle Zusammensetzungen, Mittel, Verfahren oder Schritte in ihrem Umfang miteinschließen.

Claims

Übertragungsschaltung, mit einem Codierer (400, 905), der an einen Dateneingang gekoppelt ist, wobei der Codierer (400, 905) Schaltungen enthält, um Datenwörter am Dateneingang in Codewörter mit einer minimierten Anzahl des Auftretens eines bestimmten Zustandes umzuwandeln, wobei das Codewort ein Bit länger als das Datenwort ist, wobei der Codierer (400, 905) einen Gewichtungsrechner und eine Vielzahl logischer Blöcke (410, 411, 412, 413) umfasst, wobei der Gewichtungsrechner (405) an den Dateneingang gekoppelt ist und Schaltungen enthält, um einen Zählwert der Anzahl von Malen, die der bestimmte Zustand in einem Datenwort auftritt, zu bestimmen und basierend auf dem Zählwert ein Gewichtungsbit zu berechnen, wobei, wenn der Zählwert größer als die Hälfte der Gesamtanzahl von Bits in dem Datenwort ist, das Datenwort invertiert und das Gewichtungsbit auf den bestimmten Zustand gesetzt wird und andernfalls das Gewichtungsbit auf das Inverse des bestimmten Zustands gesetzt wird; wobei die Vielzahl logischer Blöcke (410, 411, 412, 413) an den Dateneingang und den Gewichtungsrechner (405) gekoppelt sind, wobei an jedem logischen Block an einem ersten Eingang ein einzelnes Bit des Datenwortes und an einem zweiten Eingang das Gewichtungsbit, welches durch den Gewichtungsrechner berechnet wird, gekoppelt ist, wobei jeder logische Block den ersten und zweiten Eingang kombiniert, um ein Bit des eines Codeblocks des Codewortes zu erzeugen, wobei das Datenwort invertiert wird, wenn das Gewichtungsbit auf den bestimmten Zustand gesetzt ist, und wobei das Codewort den Codeblock und das Gewichtungsbit umfasst; und einem Sender (105, 910), der an den Codierer gekoppelt ist, wobei der Sender Schaltungen enthält, um die Codewörter auf eine Übertragungsleitung (115, 915) einzuspeisen, wobei die Übertragungsleitung (115, 915) asymmetrisch über einen Abschluss mit einem hohen Spannungspotenzial abgeschlossen wird, wobei der bestimmte Zustand auf der Übertragungsleitung (115, 915) ein niedriges Spannungspotenzial ist.
Übertragungsschaltung nach Anspruch 1, wobei die asymmetrisch abgeschlossene Übertragungsleitung (115, 915) einen Pull-Down-Treiber (105) mit einem Abschluss (110) zu dem hohen Spannungspotential aufweist, wobei der Pull-Down-Treiber (105) ausgelegt ist, eine Spannung auf der Übertragungsleitung (115) auf das niedrige Spannungspotential zu ziehen, wobei, wenn das Spannungspotential der Übertragungsleitung hoch ist, die Übertragungsleitung einen Binärwert Eins führt, und wobei, wenn das Spannungspotential der Übertragungsleitung niedrig ist, die Übertragungsleitung einen Binärwert Null führt.
Übertragungsschaltung nach Anspruch 1 oder 2, wobei jeder logische Block (410, 411, 412, 413) als eine logische exklusiv-NOR(XNOR)-Verknüpfung implementiert ist.
Datenübertragungssystem, mit einer Übertragungsschaltung nach einem der Ansprüche 1 bis 3, einem Empfänger (920), der an die Übertragungsleitung gekoppelt ist, wobei der Empfänger Schaltungen enthält, um die Codewörter von der Übertragungsleitung zu empfangen, und einem Decodierer (300, 925), der an den Empfänger gekoppelt ist, wobei der Decodierer Schaltungen enthält, um die Codewörter in die Datenwörter umzuwandeln.
Datenübertragungssystem nach Anspruch 4, wobei der Decodierer (300) eine Vielzahl logischer Blöcke (305, 306, 307, 308) umfasst, die an den Empfänger (920) gekoppelt sind, wobei an jedem logischen Block des Decodierers an einem ersten Eingang ein einziges Bit des Codeblocks im Codewort und an einem zweiten Eingang das Gewichtungsbit im Codewort gekoppelt ist, um ein Bit des Datenwortes zu erzeugen.
Datenübertragungssystem nach Anspruch 5, dadurch gekennzeichnet, dass die logischen Blöcke (305, 306, 307, 308) des Decodierers (300) als logische Gatter, die jeweils eine exklusiv-NOR(XNOR)-Verknüpfung realisieren, implementiert sind.
Verfahren zum Minimieren der Anzahl des Auftretens eines bestimmten Zustands in einem Codewort, das aus einem Datenwort erzeugt wird, umfassend: Zählen der Anzahl von Malen, die der bestimmte Zustand in dem Datenwort auftritt; wenn der Zählwert größer als die Hälfte der Gesamtanzahl von Bits in dem Datenwort ist, dann Invertieren des Datenwortes und Setzen eines Gewichtungsbits auf den bestimmten Zustand und andernfalls Setzen des Gewichtungsbits auf das Inverse des bestimmten Zustands; wobei das Codewort das Gewichtungsbit kombiniert mit dem invertierten Datenwort umfasst, wenn der Zählwert größer als die Hälfte der Gesamtanzahl von Bits in dem Datenwort ist, und wobei andernfalls das Codewort das Gewichtungsbit kombiniert mit dem Datenwort umfasst, wobei das Verfahren verwendet wird, um die Codewörter auf eine Übertragungsleitung (115, 915) einzuspeisen, wobei die Übertragungsleitung (115, 915) asymmetrisch über einen Abschluss mit einem hohen Spannungspotenzial abgeschlossen wird, wobei der bestimmte Zustand auf der Übertragungsleitung (115, 915) ein niedriges Spannungspotenzial ist.
Verfahren nach Anspruch 7, wobei, wenn das Spannungspotential der Übertragungsleitung (115) hoch ist, die Übertragungsleitung einen Binärwert Eins führt, und wobei, wenn das Spannungspotential der Übertragungsleitung (115) niedrig ist, die Übertragungsleitung (115) einen Binärwert Null führt.