DE112004001230B4 - Züchtungsverfahren für Nitridhalbleiter-Epitaxieschichten - Google Patents

Züchtungsverfahren für Nitridhalbleiter-Epitaxieschichten Download PDF

Info

Publication number
DE112004001230B4
DE112004001230B4 DE112004001230T DE112004001230T DE112004001230B4 DE 112004001230 B4 DE112004001230 B4 DE 112004001230B4 DE 112004001230 T DE112004001230 T DE 112004001230T DE 112004001230 T DE112004001230 T DE 112004001230T DE 112004001230 B4 DE112004001230 B4 DE 112004001230B4
Authority
DE
Germany
Prior art keywords
nitride semiconductor
semiconductor epitaxial
epitaxial layer
temperature
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE112004001230T
Other languages
English (en)
Other versions
DE112004001230T5 (de
Inventor
Euijoon Yoon
Hyunseok Na
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seoul National University Industry Foundation
Original Assignee
Seoul National University Industry Foundation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seoul National University Industry Foundation filed Critical Seoul National University Industry Foundation
Publication of DE112004001230T5 publication Critical patent/DE112004001230T5/de
Application granted granted Critical
Publication of DE112004001230B4 publication Critical patent/DE112004001230B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Led Devices (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

Züchtungsverfahren für eine Nitridhalbleiter-Epitaxieschicht, das Folgendes beinhaltet: – einen ersten Schritt des Züchtens einer zweiten Nitridhalbleiter-Epitaxieschicht auf einer ersten Nitridhalbleiter-Epitaxieschicht bei einer ersten Temperatur; – einen zweiten Schritt des Züchtens einer dritten Nitridhalbleiter-Epitaxieschicht auf der zweiten Nitridhalbleiter-Epitaxieschicht bei einer zweiten Temperatur; und – einen dritten Schritt des Freisetzens von Stickstoff aus der zweiten Nitridhalbleiter-Epitaxieschicht durch Erhöhen der Temperatur auf eine dritte Temperatur über der zweiten Temperatur; und wobei – die erste und die dritte Nitridhalbleiter-Epitaxieschicht aus einem Material hergestellt werden, bei dem der Gleichgewichts-Dampfdruck von Stickstoff niedriger als der bei der zweiten Nitridhalbleiter-Epitaxieschicht ist, so dass nach Erhöhen der Temperatur in der ersten, zweiten und dritten Nitridhalbleiter-Epitaxieschicht auf die dritte Temperatur kein Stickstoff aus der ersten und dritten Nitridhalbielter-Epitaxieschicht freigesetzt wird, die so die feste Phase beibehalten.

Description

  • [Technisches Gebiet]
  • Die Erfindung betrifft ein Verfahren zum Züchten einer Nitridhalbleiter-Epitaxieschicht, und spezieller betrifft sie ein Verfahren zum Züchten einer Nitridhalbleiter-Epitaxieschicht, bei der ein Substrat verwendet wird, und die keine Verwindung und eine niedrige Gitterdefektdichte zeigt, wobei es zum Herstellen optischer Bauteile und elektronischer Bauteile mit hoher Effizienz vorteilhaft ist.
  • [Hintergrundbildende Technik]
  • Bei einer Nitridhalbleiter-Epitaxieschicht, die auf einem Substrat gezüchtet wird, treten aufgrund einer Fehlanpassung der Gitterkonstanten und einer Differenz der Wärmeexpansionskoeffizienten viele Kristalldefekte auf. Durch interne Spannungen kommt es zu einer Verwindung des Substrats Darüber hinaus wirkt die Verwindung des Substrats als Hinderungsgrund beim Herstellen eines Substrats großer Fläche.
  • Um eine derartige Fehlanpassung zwischen dem Substrat und der Nitridhalbleiter-Epitaxieschicht zu vermeiden, offenbart das US-Patent Nr. 4 855 249 A eine Technologie, bei der eine AlN-Pufferschicht auf ein auf niedriger Temperatur befindliches Saphirsubstrat gewachsen wird und dann eine Schicht aus AlxGa1-xN (0 ≤ x < 1) aufgewachsen wird. Ferner offenbart das US-Patent Nr. 5 290 393 A eine Technologie, bei der eine Pufferschicht aus Al1-xGaxN (0 < x ≤ 1) auf ein Saphirsubstrat bei einer Temperatur im Bereich von 200°C und 900°C gewachsen wird, und dann eine Schicht aus Al1-xGaxN (0 < x ≤ 1) bei einer Temperatur im Bereich zwischen 900°C und 1150°C aufgewachsen wird.
  • Ferner offenbart das US-Patent Nr. 6 051 647 A eine Technologie, bei der ein Prozess, bei dem eine Indium enthaltende Pufferschicht auf ein Saphirsubstrat aufgewachsen wird und dann eine Verbindungshalbleiterschicht auf GaN-Basis auf die Pufferschicht aufgewachsen wird, das in dieser enthaltene Indium in eine Verbindungshalbleiterschicht auf GaN-Basis diffundiert.
  • Indessen wurden, um eine derartige Fehlanpassung zu überwinden, Technologien unter Verwendung eines aus GaN bestehenden Substrats vorgeschlagen. Jedoch besteht bei diesen Verfahren ein Problem dahingehend, dass Licht emittierende Bauteile unter Verwendung eines GaN-Substrats aufgrund von Schwierigkeiten dahingehend, GaN als Volumenkristall zu züchten, und wegen hoher bei der Züchtung aufzubringender Kosten noch nicht kommerziell genutzt werden.
  • Weitere Züchtungsverfahren für Halbleiterschichten sind aus den Druckschriften DE 100 51 465 A1 , US 6 455 340 B1 und US 2002/0 173 064 A1 bekannt.
  • [Offenbarung]
  • [Technisches Problem)
  • Demgemäß erfolgte die Erfindung angesichts der obigen Probleme, und es ist eine Aufgabe derselben, ein Verfahren zum Züchten einer Nitridhalbleiter-Epitaxieschicht zu schaffen, mit dem eine Nitridhalbleiter-Epitaxieschicht mit wenigen Defekten zum Herstellen eines optischen Bauteils auf Nitridbasis und eines elektronischen Bauteils mit hohem Wirkungsgrad durch Verringern der Verwindung eines Substrats aufgrund von Spannungen gezüchtet werden kann.
  • [Technische Lösung]
  • Um die obige Aufgabe zu lösen, ist, nach dem Prinzip der Erfindung, ein Verfahren zum Züchten einer Nitridhalbleiter-Epitaxieschicht mit den folgenden Schritten geschaffen: Züchten einer zweiten Nitridhalbleiter-Epitaxieschicht auf einer ersten Nitridhalbleiter-Epitaxieschicht bei einer ersten Temperatur, Züchten einer dritten Nitridhalbleiter-Epitaxieschicht auf der zweiten Nitridhalbleiter-Epitaxieschicht bei einer zweiten Temperatur und Freisetzen von Stickstoff aus der zweiten Nitridhalbleiter-Epitaxieschicht durch Erhöhen der Temperatur auf eine dritte Temperatur, die höher als die zweite Temperatur ist.
  • Ferner werden beim erfindungsgemäßen Verfahren zum Züchten einer Nitridhalbleiter-Epitaxieschicht die erste und die dritte Nitridhalbleiter-Epitaxieschicht aus einem Material hergestellt, dessen Gleichgewichts-Dampfdruck von Stickstoff niedriger als der der zweiten Nitridhalbleiter-Epitaxieschicht ist.
  • Außerdem enthält das erfindungsgemäße Verfahren zum Züchten einer Nitridhalbleiter-Epitaxieschicht einen Schritt zum Trennen eines die erste Nitridhalbleiter-Epitaxieschicht enthaltenden Teils und eines die dritte Nitridhalbleiter-Epitaxieschicht enthaltenden anderen Teils voneinander.
  • Gemäß einer anderen Erscheinungsform der Erfindung ist auch ein Verfahren zum Züchten einer Nitridhalbleiter-Epitaxieschicht geschaffen, das Folgendes beinhaltet: einen ersten Schritt des Züchtens einer Indium enthaltenden ersten Nitridhalbleiter-Epitaxieschicht bei einer ersten Temperatur; einen zweiten Schritt des Züchtens einer zweiten Nitridhalbleiter-Epitaxieschicht, bei der der Gleichgewichts-Dampfdruck von Stickstoff niedriger als der bei der ersten Nitridhalbleiter-Epitaxieschicht ist, auf der ersten Nitridhalbleiter-Epitaxieschicht bei einer zweiten Temperatur; und einen dritten Schritt des Freisetzens von Stickstoff aus der ersten Nitridhalbleiter-Epitaxieschicht durch Erhöhen der Temperatur auf eine dritte Temperatur über der zweiten Temperatur, um die erste Nitridhalbleiter-Epitaxieschicht in eine Metallschicht umzuwandeln.
  • Es ist bevorzugt, dass eine unter der ersten Nitridhalbleiter-Epitaxieschicht vorhandene Schicht ein Substrat oder eine Nitridhalbleiter-Epitaxieschicht ist.
  • [Vorteilhafte Effekte]
  • Gemäß der Erfindung sind, da durch eine Fehlanpassung zwischen einem Substrat und Nitridhalbleiter-Epitaxieschichten hervorgerufene Spannungen durch eine Metallschicht absorbiert werden, auf die Nitridhalbleiter-Epitaxieschichten wirkende Spannungen relativ verringert. Daher ist es möglich, die Defektdichte von Epitaxieschichten zu senken und die Verwindung eines Substrats zu verringern.
  • Gemäß der Erfindung kann, nachdem die Nitridhalbleiter-Epitaxieschichten mit einer Metallschicht gezüchtet wurden, die Metallschicht entfernt werden. Daher kann ein Substrat auf GaN-Basis zum Züchten der Nitridhalbleiter-Epitaxieschichten erhalten werden.
  • Gemäß der Erfindung wird die Verwindung eines Substrate durch Anbringen einer Indium enthaltenden Metallschicht verringert. Daher ist eine neue Richtung zum Herstellen eines großflächigen Substrate mit einem Durchmesser über 2 Zoll geschaffen.
  • [Beschreibung von Zeichnungen]
  • 1 bis 4 sind Schnittansichten zum Veranschaulichen eines Verfahrens zum Züchten einer Nitridhalbleiter-Epitaxieschicht gemäß einer ersten Ausführungsform der Erfindung;
  • 5 zeigt eine Änderung des Gleichgewichts-Dampfdrucks von Stickstoff in den Nitridhalbleiter-Epitaxieschichten abhängig von der Temperatur;
  • 6 und 7 sind Schnittansichten zum Veranschaulichen eines Verfahrens zum Züchten einer Nitridhalbleiter-Epitaxieschicht gemäß einer zweiten Ausführungsform der Erfindung; und
  • 8 ist eine Ansicht zum Erläutern einer anderen Ausführungsform der Erfindung.
  • [Ausführungsform zur Erfindung]
  • Nun wird die Erfindung in Verbindung mit bevorzugten Ausführungsformen unter Bezugnahme auf die beigefügten Zeichnungen detailliert beschrieben.
  • Die 1 bis 4 sind Schnittansichten zum Veranschaulichen eines Verfahrens zum Züchten einer Nitridhalbleiter-Epitaxieschicht gemäß einer ersten Ausführungsform der Erfindung. Die 5 zeigt eine Änderung des Gleichgewichts-Dampfdrucks von Stickstoff in den Nitridhalbleiter-Epitaxieschichten abhängig von der Temperatur.
  • Gemäß der 1 wird eine Nitridhalbleiter-Epitaxieschicht 110 auf ein Substrat 100 aufgewachsen. Das Substrat 100 kann ein Substrat beliebiger Art sein, wie ein Halbleitersubstrat, ein Oxidsubstrat oder ein Boridsubstrat. Das Substrat 100 kann ein solches aus Si, SiC, GaAs oder ZrB2 sein, und vorzugsweise handelt es sich um ein Al2O3-Substrat. Jedoch sei darauf hingewiesen, dass jede beliebige Art von Substrat verwendet werden kann, wenn es sich um ein einkristallines Substrat handelt, auf das Halbleiter-Epitaxieschichten auf Nitridbasis aufgewachsen werden können, und demgemäß besteht für das Substrat 100 keine Einschränkung auf das Obige. Die Nitridhalbleiter-Epitaxieschicht 110 besteht aus einem Nitridhalbleiter, der Gallium und/oder Aluminium enthält. Es ist bevorzugt, dass die Nitridhalbleiter-Epitaxieschicht 110 aus AlxGa1-xN (0 < x ≤ 1) hergestellt wird, wobei sie eine Dicke von 1 μm oder mehr aufweisen kann. Bei einer bevorzugten Ausführungsform besteht die Nitridhalbleiter-Epitaxieschicht 110 aus GaN, das durch zwei Schritte des Züchtens einer Pufferschicht bei niedriger Temperatur und des Züchtens einer Schicht bei hoher Temperatur auf derselben hergestellt wird. Jedoch ist es zu beachten, dass beliebige andere Nitridhalbleiter auf das Substrat 100 aufgewachsen werden können.
  • Gemäß der 2 wird eine Nitridhalbleiter-Epitaxieschicht 120, die in eine Metallphase umgewandelt werden kann, wenn die Temperatur erhöht wird, auf die Nitridhalbleiter-Epitaxieschicht 110 aufgewachsen. Die Nitridhalbleiter-Epitaxieschicht 120 besteht aus einem Indium enthaltenden Nitridhalbleiter, und vorzugsweise besteht sie aus InxGa1-xN (0,5 < x ≤ 1). Ein Schritt zum Züchten der Nitridhalbleiter-Epitaxieschicht 120 kann bei einer relativ niedrigen Temperatur von 300°C bis 800°C ausgeführt werden. Demgemäß wird, nachdem die aus AlxGa1-xN (0 < x ≤ 1) bestehende Nitridhalbleiter-Epitaxieschicht 110 bei einer Züchtungstemperatur aufgewachsen wurde, die Züchtungstemperatur abgesenkt, und dann wird die Nitridhalbleiter-Epitaxieschicht 120, vorzugsweise eine InN-Schicht, gezüchtet.
  • Dann wird, in einem Zustand, auf dem die Nitridhalbleiter-Epitaxieschicht 120 gehalten wird, eine Nitridhalbleiter-Epitaxieschicht 130 auf diese bei z. B. einer Temperatur aufgewachsen, die ähnlich der Züchtungstemperatur im Schritt des Züchtens der Nitridhalbleiter-Epitaxieschicht 120 ist, d. h. bei einer Temperatur von 300°C bis 800°C bei dieser Ausführungsform. Die Nitridhalbleiter-Epitaxieschicht 130 besteht aus einem Nitridhalbleiter, der Gallium und/oder Aluminium enthält, vorzugsweise AlxGa1-xN (0 < x ≤ 1), und sie wird bei dieser Ausführungsform unter Verwendung von GaN gezüchtet. Die Umwandlung der Nitridhalbleiter-Epitaxieschicht 120 in eine Metallschicht erfolgt durch Freisetzen von Stickstoff aus ihr unter Verwendung der Differenz der Gleichgewichts-Dampfdrücke von Stickstoff in der Nitridhalbleiter-Epitaxieschicht 120 und den Nitridhalbleiter-Epitaxieschichten 110 und 130.
  • Wenn die Dicke der Nitridhalbleiter-Epitaxieschicht 120 zu gering ist, kann aufgrund einer Interdiffusion mit den Nitridhalbleiter-Epitaxieschichten 110 und 130 an der Oberseite und der Unterseite der Nitridhalbleiter-Epitaxieschicht 120 keine Metallschicht zum Abbauen von Spannungen gebildet werden. Wenn dagegen die Dicke der Nitridhalbleiter-Epitaxieschicht 120 zu groß ist, können das Auftreten von Spannungen und Defekten in ihr problematisch werden. Demgemäß ist es erforderlich, die Nitridhalbleiter-Epitaxieschicht 120 mit einer Dicke zu züchten, die es ermöglicht, dass die Metallschicht in der Zeitperiode existiert, in der eine folgende dicke Nitridhalbleiter-Epitaxieschicht gezüchtet wird.
  • Die Nitridhalbleiter-Epitaxieschicht 130 dient als Keim für eine Nitridhalbleiter-Epitaxieschicht, die anschließend hergestellt wird. Wenn die Nitridhalbleiter-Epitaxieschicht 130 zu dünn ist, können Kristalloide beeinträchtigt sein, wenn die Nitridhalbleiter-Epitaxieschicht 120 in einem anschließenden Prozess in eine Metallphase gewandelt wird. Auch besteht die Möglichkeit, dass die Nitridhalbleiter-Epitaxieschicht 130 aufgrund einer Änderung der Gitterkonstante usw., die sich aus einer Interdiffusion mit der Metallschicht ergibt, nicht ausreichend als Keim dienen kann. Wenn dagegen die Dicke der Nitridhalbleiter-Epitaxieschicht 130 zu groß ist, wird ein Prozess, bei dem Stickstoff aus der Nitridhalbleiter-Epitaxieschicht 120 freigesetzt wird, langsam. Daher besteht die Möglichkeit, dass die Geschwindigkeit der Umwandlung in eine Metallschicht klein ist. Aus diesem Grund wird die Nitridhalbleiter-Epitaxieschicht 130 mit einer Dicke von ungefähr 1 nm bis 100 nm gezüchtet.
  • Gemäß der 3 wird die Temperatur so erhöht, dass die Nitridhalbleiter-Epitaxieschicht 120 in eine Metallphase gewandelt werden kann. Wie oben beschrieben, entweicht Stickstoff aufgrund einer Differenz der Gleichgewichts-Dampfdrücke von Stickstoff nur aus der aus InxGa1-xN bestehenden Nitridhalbleiter-Epitaxieschicht 120. Demgemäß wird die Nitridhalbleiter-Epitaxieschicht 120 in eine Metallschicht 120a umgewandelt. Dabei kann die Temperatur auf ungefähr 900°C oder höher erhöht werden. Gemäß der 5 kann die Nitridhalbleiter-Epitaxieschicht 120, z. B. eine InN-Schicht, aufgrund der Differenz der Gleichgewichts-Dampfdrücke in eine In-Metallphase gewandelt werden, wenn die Temperatur 900°C oder mehr beträgt. Da der Schmelzpunkt des Metalls In ungefähr 156,6°C beträgt, behält das In-Metall den flüssigen Zustand, nachdem es in die Metallphase gewandelt wurde. Da der Schmelzpunkt des Metalls In ungefähr 2074°C beträgt, siedet es selbst bei einer folgenden Züchtungstemperatur nicht, sondern es behält die flüssige Phase. Andererseits zeigen die unter Verwendung von GaN hergestellten Nitridhalbleiter-Epitaxieschichten 110 und 130 einen Gleichgewichts-Dampfdruck von Stickstoff, der niedriger als der von In ist. So wird Stickstoff nicht aus den Nitridhalbleiter-Epitaxieschichten 110 und 130 freigesetzt, die so die feste Phase beibehalten.
  • Gemäß dem Obigen wird die Nitridhalbleiter-Epitaxieschicht 120 in einem Zustand, in dem ihre gesamte Oberfläche durch die Nitridhalbleiter-Epitaxieschicht 130 bedeckt ist, in die Metallschicht 120a umgewandelt. Nachdem jedoch die Nitridhalbleiter-Epitaxieschicht 130 so strukturiert wurde, dass sie über eine geeignete Form verfügt, kann die Nitridhalbleiter-Epitaxieschicht 120 in die Metallschicht 120a umgewandelt werden. Wenn die Nitridhalbleiter-Epitaxieschicht 130 auf eine geeignete Form strukturiert wird, wird ein Teil der Oberfläche der Nitridhalbleiter-Epitaxieschicht 120 der Umgebung der Züchtungskammer ausgesetzt. So ist es möglich, den Prozess zum Wandeln in die Metallschicht schneller zu machen, da die Abgabe von Stickstoff schneller wird.
  • Als Nächstes wird auf die 4 Bezug genommen, gemäß der eine Nitrid-Epitaxieschicht 140 auf die als Keimschicht dienende Nitridhalbleiter-Epitaxieschicht 130 aufgewachsen wird, während beim Wachstum erzeugte Spannungen durch die Metallschicht 120a gelindert werden. Da die aus der Nitridhalbleiter-Epitaxieschicht 120 gewandelte Metallschicht 120a Spannungen absorbiert, kann sie eine Verwindung einer Nitridhalbleiter-Epitaxieschicht verringern, die anschließend bei einer hohen Temperatur gezüchtet wird.
  • Die 6 und 7 sind Schnittansichten zum Veranschaulichen eines Verfahrens zum züchten einer Nitridhalbleiter-Epitaxieschicht gemäß einer zweiten Ausführungsform der Erfindung.
  • Gemäß den 6 und 7 wird, nachdem der Schritt der 4 ausgeführt wurden, ein Trägersubstrat 150 an der Nitridhalbleiter-Epitaxieschicht 140 angebracht, um so die mechanische Kraft zu gewährleisten. Ein das Substrat 100 enthaltender Teil und der andere Teil, der über die Nitridhalbleiter-Epitaxieschicht 140 verfügt, werden dadurch voneinander getrennt, dass die dazwischengefügte Metallschicht 120a unter Verwendung einer Säurelösung entfernt wird. Bei einem herkömmlichen Verfahren wurde, um das Substrat abzutrennen, ein komplizierter Prozess, wie ein Trennprozess durch Aufstrahlen eines Laserstrahls und/oder ein mechanischer Polierprozess verwendet. Bei der Erfindung kann jedoch das Substrat dadurch leicht abgetrennt werden, dass selektiv nur die eingefügte Metallschicht in einer sauren Lösung geätzt wird. Auch ist, wenn die Grenzfläche zwischen der Metallschicht 120a und der Nitridhalbleiter-Epitaxieschicht 130 auf dem Niveau einer atomaren Schicht liegt, kein zusätzlicher chemisch-mechanischer Polier(CMP)prozess erforderlich, nachdem das Substrat abgetrennt wurde. Nach der Abtrennung kann der andere Teil, mit der Nitridhalbleiter-Epitaxieschicht 140, als neues Substrat verwendet werden.
  • Alternativ kann das Substrat dadurch als frei stehendes Substrat abgetrennt werden, dass nur die Metallschicht 120a selektiv geätzt wird, ohne dass das Trägersubstrat 150 verwendet wird.
  • Die 8 ist eine Ansicht zum Erläutern einer anderen Ausführungsform der Erfindung. Die Metallschicht 120a wird direkt auf dem Substrat 100 hergestellt, jedoch nicht auf der Nitridhalbleiter-Epitaxieschicht 110. Bei dieser Ausführungsform wird die Metallschicht 120a hergestellt, und dann wird, auf dieselbe Weise wie bei der Ausführungsform der 2, eine andere Nitridhalbleiter-Epitaxieschicht auf der Nitridhalbleiter-Epitaxieschicht 130 hergestellt, mit der Ausnahme, dass die Züchtung der Nitridhalbleiter-Epitaxieschicht 110 weggelassen wird. Auch bei dieser Ausführungsform besteht die Nitridhalbleiter-Epitaxieschicht 120 aus einem indium enthaltenden Nitridhalbleiter, vorzugsweise aus InxGa1-xN (0,5 < x ≤ 1), bevorzugter InN. Die Nitridhalbleiter-Epitaxieschicht 130 besteht aus einem Nitridhalbleiter, der Gallium und/oder Aluminium enthält, vorzugsweise AlxGa1-xN (0 ≤ x ≤ 1), bevorzugter GaN.
  • [Industrielle Anwendbarkeit]
  • Die Erfindung kann bei Licht emittierenden Bauteilen wie Leuchtdioden und Laserdioden dadurch angewandt werden, dass mehrere Nitridhalbleiterschichten einschließlich einer aktiven Schicht zum Erzeugen von Licht durch Rekombination von Elektronen und Löchern auf die Metallschicht aufgewachsen werden.

Claims (18)

  1. Züchtungsverfahren für eine Nitridhalbleiter-Epitaxieschicht, das Folgendes beinhaltet: – einen ersten Schritt des Züchtens einer zweiten Nitridhalbleiter-Epitaxieschicht auf einer ersten Nitridhalbleiter-Epitaxieschicht bei einer ersten Temperatur; – einen zweiten Schritt des Züchtens einer dritten Nitridhalbleiter-Epitaxieschicht auf der zweiten Nitridhalbleiter-Epitaxieschicht bei einer zweiten Temperatur; und – einen dritten Schritt des Freisetzens von Stickstoff aus der zweiten Nitridhalbleiter-Epitaxieschicht durch Erhöhen der Temperatur auf eine dritte Temperatur über der zweiten Temperatur; und wobei – die erste und die dritte Nitridhalbleiter-Epitaxieschicht aus einem Material hergestellt werden, bei dem der Gleichgewichts-Dampfdruck von Stickstoff niedriger als der bei der zweiten Nitridhalbleiter-Epitaxieschicht ist, so dass nach Erhöhen der Temperatur in der ersten, zweiten und dritten Nitridhalbleiter-Epitaxieschicht auf die dritte Temperatur kein Stickstoff aus der ersten und dritten Nitridhalbielter-Epitaxieschicht freigesetzt wird, die so die feste Phase beibehalten.
  2. Züchtungsverfahren für eine Nitridhalbleiter-Epitaxieschicht nach Anspruch 1, bei dem die zweite Nitridhalbleiter-Epitaxieschicht im dritten Schritt in eine Metallschicht umgewandelt wird.
  3. Züchtungsverfahren für eine Nitridhalbleiter-Epitaxieschicht nach Anspruch 1, ferner umfassend: – einen vierten Schritt des Züchtens einer vierten Nitridhalbleiter-Epitaxieschicht auf der dritten Nitridhalbleiter-Epitaxieschicht nach dem Freisetzen von Stickstoff aus der zweiten Nitridhalbleiter-Epitaxieschicht.
  4. Züchtungsverfahren für eine Nitridhalbleiter-Epitaxieschicht nach Anspruch 1, bei dem die zweite Nitridhalbleiter-Epitaxieschicht aus InxGa1-xN (0,5 < x ≤ 1) hergestellt wird.
  5. Züchtungsverfahren für eine Nitridhalbleiter-Epitaxieschicht nach Anspruch 1, bei dem die erste und die dritte Nitridhalbleiter-Epitaxieschicht aus AlxGa1-xN (0 ≤ x ≤ 1) hergestellt werden.
  6. Züchtungsverfahren für eine Nitridhalbleiter-Epitaxieschicht nach Anspruch 1, bei dem die erste Temperatur im ersten Schritt im Bereich von 300°C bis 800°C liegt.
  7. Züchtungsverfahren für eine Nitridhalbleiter-Epitaxieschicht nach Anspruch 1, bei dem die zweite Temperatur im Zweiten Schritt im Bereich von 300°C bis 800°C liegt.
  8. Züchtungsverfahren für eine Nitridhalbleiter-Epitaxieschicht nach Anspruch 1, bei dem die dritte Nitridhalbleiter-Epitaxieschicht eine Dicke im Bereich von 1 nm bis 100 nm aufweist.
  9. Züchtungsverfahren für eine Nitridhalbleiter-Epitaxieschicht nach Anspruch 1, bei dem die dritte Temperatur im dritten Schritt 900°C oder mehr beträgt.
  10. Züchtungsverfahren für eine Nitridhalbleiter-Epitaxieschicht nach Anspruch 1, bei dem die erste Nitridhalbleiter-Epitaxieschicht auf ein Substrat aufgewachsen wird.
  11. Züchtungsverfahren für eine Nitridhalbleiter-Epitaxieschicht nach Anspruch 10, bei dem die erste Nitridhalbleiter-Epitaxieschicht über eine bei relativ niedriger Temperatur gezüchtete Pufferschicht und eine auf diese aufgewachsene undatierte GaN-Schicht verfügt.
  12. Züchtungsverfahren für eine Nitridhalbleiter-Epitaxieschicht nach Anspruch 1, ferner beinhaltend: – einen Schritt des Strukturierens der dritten Nitridhalbleiter-Epitaxieschicht vor dem dritten Schritt.
  13. Züchtungsverfahren für eine Nitridhalbleiter-Epitaxieschicht nach Anspruch 2, ferner beinhaltend: – einen Schritt des Abtrennens eines Teils mit der ersten Nitridhalbleiter-Epitaxieschicht vom anderen Teil mit der dritten Nitridhalbleiter-Epitaxieschicht.
  14. Züchtungsverfahren für eine Nitridhalbleiter-Epitaxieschicht nach Anspruch 1, zusätzlich umfassend: – Aufwachsen einer Pufferschicht auf ein Substrat sowie einer undotierten GaN-Schicht als erster Nitridhalbleiter-Epitaxieschicht auf der Pufferschicht; – Aufwachsen einer InN-Schicht als zweiter Nitridhalbleiter-Epitaxieschicht auf die undotierte GaN-Schicht; – Aufwachsen einer Ga-Schicht als dritter Nitridhalbleiter-Epitaxieschicht auf die InN-Schicht; und – Aufwachsen von AlxInyGa1-yN (0 ≤ x ≤ 1, 0 ≤ y ≤ 1) auf die GaN-Schicht.
  15. Züchtungsverfahren für eine Nitridhalbleiter-Epitaxieschicht, das Folgendes beinhaltet: – einen ersten Schritt des Züchtens einer Indium enthaltenden ersten Nitridhalbleiter-Epitaxieschicht bei einer ersten Temperatur; – einen zweiten Schritt des Züchtens einer zweiten Nitridhalbleiter-Epitaxieschicht, bei der der Gleichgewichts-Dampfdruck von Stickstoff niedriger als der bei der ersten Nitridhalbleiter-Epitaxieschicht ist, auf der ersten Nitridhalbleiter-Epitaxieschicht bei einer zweiten Temperatur; und – einen dritten Schritt des Freisetzens von Stickstoff aus der ersten Nitridhalbleiter-Epitaxieschicht durch Erhöhen der Temperatur auf eine dritte Temperatur über der zweiten Temperatur, um die erste Nitridhalbleiter-Epitaxieschicht in eine Metallschicht umzuwandeln, wobei nach Erhöhen der Temperatur in der ersten und zweiten Nitridhalbleiter-Epitaxieschicht auf die dritte Temperatur kein Stickstoff aus der zweiten Nitridhalbleiter-Epitaxieschicht freigesetzt wird, die so die feste Phase beibehält.
  16. Züchtungsverfahren für eine Nitridhalbleiter-Epitaxieschicht nach Anspruch 15, bei dem die erste Nitridhalbleiter-Epitaxieschicht auf ein Substrat aufgewachsen wird.
  17. Züchtungsverfahren für eine Nitridhalbleiter-Epitaxieschicht nach Anspruch 15, bei dem die erste Nitridhalbleiter-Epitaxieschicht auf eine auf ein Substrat aufgewachsene Verbindungshalbleiter-Epitaxieschicht aufgewachsen wird.
  18. Züchtungsverfahren für eine Nitridhalbleiter-Epitaxieschicht nach Anspruch 16, bei dem die erste Nitridhalbleiter-Epitaxieschicht aus InxGa1-xN (0,5 < x ≤ 1) hergestellt wird und die zweite Nitridhalbleiter-Epitaxieschicht aus GaN hergestellt wird.
DE112004001230T 2003-07-08 2004-07-07 Züchtungsverfahren für Nitridhalbleiter-Epitaxieschichten Expired - Fee Related DE112004001230B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2003-0046119A KR100531178B1 (ko) 2003-07-08 2003-07-08 중간 질화물 반도체 에피층의 금속상 전환을 이용한질화물 반도체 에피층 성장 방법
KR10-2003-0046119 2003-07-08
PCT/KR2004/001665 WO2005004212A1 (en) 2003-07-08 2004-07-07 Growth method of nitride semiconductor epitaxial layers

Publications (2)

Publication Number Publication Date
DE112004001230T5 DE112004001230T5 (de) 2006-08-17
DE112004001230B4 true DE112004001230B4 (de) 2012-12-13

Family

ID=36746286

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112004001230T Expired - Fee Related DE112004001230B4 (de) 2003-07-08 2004-07-07 Züchtungsverfahren für Nitridhalbleiter-Epitaxieschichten

Country Status (6)

Country Link
US (1) US7964483B2 (de)
JP (1) JP2007528587A (de)
KR (1) KR100531178B1 (de)
CN (1) CN100447948C (de)
DE (1) DE112004001230B4 (de)
WO (1) WO2005004212A1 (de)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7273798B2 (en) * 2005-08-01 2007-09-25 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Gallium nitride device substrate containing a lattice parameter altering element
US7749906B2 (en) * 2006-02-22 2010-07-06 Intel Corporation Using unstable nitrides to form semiconductor structures
US20100098960A1 (en) * 2007-06-18 2010-04-22 Dominguez Juan E Magnetic insulator nanolaminate device for integrated silicon voltage regulators
KR20110063773A (ko) 2008-09-24 2011-06-14 에스.오.아이. 테크 실리콘 온 인슐레이터 테크놀로지스 릴랙싱된 반도체 재료층들을 형성하는 방법들, 반도체 구조들, 디바이스들 및 그를 포함하는 엔지니어링된 기판들
US8637383B2 (en) 2010-12-23 2014-01-28 Soitec Strain relaxation using metal materials and related structures
CN102203904B (zh) 2008-10-30 2013-11-20 S.O.I.探测硅绝缘技术公司 形成具有减小的晶格应变的半导体材料层、半导体结构、装置的方法及包含具有减小的晶格应变的半导体材料层、半导体结构、装置的工程衬底
JP2010147117A (ja) * 2008-12-17 2010-07-01 Mitsubishi Electric Corp 窒化物半導体装置の製造方法
JP5022396B2 (ja) * 2009-03-10 2012-09-12 株式会社沖データ 半導体複合装置の製造方法
US9564320B2 (en) * 2010-06-18 2017-02-07 Soraa, Inc. Large area nitride crystal and method for making it
US8513798B2 (en) 2010-09-09 2013-08-20 Infineon Technologies Ag Power semiconductor chip package
CN101980383B (zh) * 2010-09-27 2012-12-05 湘能华磊光电股份有限公司 一种氮化镓基ⅲ-ⅴ族化合物半导体led外延片及其生长方法
EP2727134A4 (de) * 2011-06-28 2015-04-01 Saint Gobain Cristaux Et Detecteurs Halbleitersubstrat und verfahren zu seiner herstellung
JP5839479B2 (ja) * 2012-04-05 2016-01-06 日本電信電話株式会社 窒化物半導体層の製造方法および窒化物半導体成長用基板
CN103094421A (zh) * 2013-01-28 2013-05-08 华中科技大学 一种利用AlInN自图形化模板提高a面AlN质量的方法
JP2016171196A (ja) 2015-03-12 2016-09-23 株式会社東芝 半導体装置の製造方法
US11466384B2 (en) 2019-01-08 2022-10-11 Slt Technologies, Inc. Method of forming a high quality group-III metal nitride boule or wafer using a patterned substrate
US12091771B2 (en) 2020-02-11 2024-09-17 Slt Technologies, Inc. Large area group III nitride crystals and substrates, methods of making, and methods of use
WO2021162727A1 (en) 2020-02-11 2021-08-19 SLT Technologies, Inc Improved group iii nitride substrate, method of making, and method of use
US11721549B2 (en) 2020-02-11 2023-08-08 Slt Technologies, Inc. Large area group III nitride crystals and substrates, methods of making, and methods of use

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4855249A (en) * 1985-11-18 1989-08-08 Nagoya University Process for growing III-V compound semiconductors on sapphire using a buffer layer
US5290393A (en) * 1991-01-31 1994-03-01 Nichia Kagaku Kogyo K.K. Crystal growth method for gallium nitride-based compound semiconductor
US6051847A (en) * 1997-05-21 2000-04-18 Matsushita Electric Industrial Co., Ltd. Gallium nitride compound-based semiconductor light emitting device and process for producing gallium nitride compound-based semiconductor thin film
DE10051465A1 (de) * 2000-10-17 2002-05-02 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Halbleiterbauelements auf GaN-Basis
US6455340B1 (en) * 2001-12-21 2002-09-24 Xerox Corporation Method of fabricating GaN semiconductor structures using laser-assisted epitaxial liftoff
US20020173064A1 (en) * 2001-05-18 2002-11-21 Matsushita Electric Industrial Co., Ltd. Method for producing a semiconductor device

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60175468A (ja) * 1984-02-21 1985-09-09 Matsushita Electric Ind Co Ltd 窒化ガリウム半導体装置の製造方法
US5679152A (en) * 1994-01-27 1997-10-21 Advanced Technology Materials, Inc. Method of making a single crystals Ga*N article
DE19640594B4 (de) * 1996-10-01 2016-08-04 Osram Gmbh Bauelement
JPH10107006A (ja) * 1996-10-02 1998-04-24 Hitachi Ltd 窒化ガリウム系化合物半導体の気相エッチング方法
US6071795A (en) * 1998-01-23 2000-06-06 The Regents Of The University Of California Separation of thin films from transparent substrates by selective optical processing
JP2000012979A (ja) * 1998-06-26 2000-01-14 Nichia Chem Ind Ltd 窒化物半導体基板の製造方法
JP2000323797A (ja) * 1999-05-10 2000-11-24 Pioneer Electronic Corp 窒化物半導体レーザ及びその製造方法
KR100295022B1 (ko) * 1999-05-21 2001-07-12 양계모 질화물 반도체 제조방법
JP3591710B2 (ja) 1999-12-08 2004-11-24 ソニー株式会社 窒化物系ｉｉｉ−ｖ族化合物層の成長方法およびそれを用いた基板の製造方法
JP3438675B2 (ja) * 1999-10-22 2003-08-18 日亜化学工業株式会社 窒化物半導体の成長方法
JP4408509B2 (ja) * 1999-12-24 2010-02-03 株式会社アルバック Ｉｉｉ族窒化物薄膜の形成方法
US6447604B1 (en) * 2000-03-13 2002-09-10 Advanced Technology Materials, Inc. Method for achieving improved epitaxy quality (surface texture and defect density) on free-standing (aluminum, indium, gallium) nitride ((al,in,ga)n) substrates for opto-electronic and electronic devices
JP2002009003A (ja) * 2000-06-23 2002-01-11 Ricoh Co Ltd 半導体基板およびその作製方法および発光素子
JP4852795B2 (ja) * 2001-05-30 2012-01-11 住友電気工業株式会社 化合物半導体の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4855249A (en) * 1985-11-18 1989-08-08 Nagoya University Process for growing III-V compound semiconductors on sapphire using a buffer layer
US5290393A (en) * 1991-01-31 1994-03-01 Nichia Kagaku Kogyo K.K. Crystal growth method for gallium nitride-based compound semiconductor
US6051847A (en) * 1997-05-21 2000-04-18 Matsushita Electric Industrial Co., Ltd. Gallium nitride compound-based semiconductor light emitting device and process for producing gallium nitride compound-based semiconductor thin film
DE10051465A1 (de) * 2000-10-17 2002-05-02 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Halbleiterbauelements auf GaN-Basis
US20020173064A1 (en) * 2001-05-18 2002-11-21 Matsushita Electric Industrial Co., Ltd. Method for producing a semiconductor device
US6455340B1 (en) * 2001-12-21 2002-09-24 Xerox Corporation Method of fabricating GaN semiconductor structures using laser-assisted epitaxial liftoff

Also Published As

Publication number Publication date
JP2007528587A (ja) 2007-10-11
CN1820353A (zh) 2006-08-16
WO2005004212A1 (en) 2005-01-13
US20060228901A1 (en) 2006-10-12
KR20050006409A (ko) 2005-01-17
US7964483B2 (en) 2011-06-21
KR100531178B1 (ko) 2005-11-28
CN100447948C (zh) 2008-12-31
DE112004001230T5 (de) 2006-08-17

Similar Documents

Publication Publication Date Title
DE112004001230B4 (de) Züchtungsverfahren für Nitridhalbleiter-Epitaxieschichten
EP1314209B1 (de) Verfahren zum herstellen eines strahlungsemittierenden halbleiterchips auf iii-v-nitridhalbleiter-basis und strahlungsemittierender halbleiterchip
DE19905517B4 (de) Mehrschichtige Indium-enthaltende Nitridpufferschicht für die Nitrid-Epitaxie
DE60030279T2 (de) Halbleiterbasis, ihre herstellungsmethode und halbleiterkristallherstellungsmethode
DE102006043843B4 (de) Verfahren zur Herstellung einer Leuchtdiode mit vertikaler Struktur
DE19715572A1 (de) Verfahren zum Herstellen von epitaktischen Schichten eines Verbindungshalbleiters auf einkristallinem Silizium und daraus hergestellte Leuchtdiode
DE102013106683A1 (de) Halbleitervorrichtungen und Verfahren zur Herstellung derselben
DE102015112153A1 (de) UV-Leuchtdiode und Verfahren zur Herstellung derselben
EP2150970A2 (de) Nitridhalbleiterbauelement-schichtstruktur auf einer gruppe-iv-substratoberfläche
DE102006040479A1 (de) Gruppe III-Nitrid Halbleiterdünnfilm, Verfahren zu dessen Herstellung sowie Gruppe III-Nitrid Halbleiterleuchtvorrichtung
DE102005052358A1 (de) Verfahren zum lateralen Zertrennen eines Halbleiterwafers und optoelektronisches Bauelement
DE112013000798T5 (de) Epitaktische Technik zum Reduzieren von Schraubenversetzungen in unter Spannung befindlichen Halbleiterverbundstoffen
DE102013105707A1 (de) Halbleitervorrichtung, Übergitterschicht, welche in derselben verwendet wird, und Verfahren zur Herstellung der Halbleitervorrichtung
DE102014015782A1 (de) Rissfreie Galliumnitridmaterialien
DE102014104103A1 (de) Verfahren und Substrat für dicke III-N-Epitaxieschichten
DE102012217631A1 (de) Optoelektronisches Bauelement mit einer Schichtstruktur
DE69107630T2 (de) Halbleiterstruktur für optoelektronische Vorrichtung.
DE102006019373A1 (de) Substratfreie Flip Chip lichtemittierende Diode und Verfahren zu deren Herstellung
EP1770767B1 (de) Halbleitersubstrat aus GaAs und Halbleiterbauelement
WO2004057680A1 (de) Strahlungsemittierender halbleiterkörper und verfahren zu dessen herstellung
DE112017005899T5 (de) Verfahren zur Herstellung mindestens eines optoelektronischen Halbleiterbauelements und optoelektronisches Halbleiterbauelement
DE19547781A1 (de) Verfahren des Aufwachsens einer Verbindungshalbleiterschicht
DE102004046788A1 (de) Pufferschicht auf Basis eines ternären Nitrids eines Lichtemissions-Bauteils auf Nitridbasis, und Verfahren zum Herstellen derselben
DE112022005182T5 (de) Verfahren und Verarbeitung eines optoelectronischen Bauteils und optoelectronisches Bauteil
DE69330845T2 (de) Methoden für das Wachstum von Verbindungshalbleiterschichten

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law

Ref document number: 112004001230

Country of ref document: DE

Date of ref document: 20060817

Kind code of ref document: P

R018 Grant decision by examination section/examining division
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0033000000

Ipc: H01L0033120000

Effective date: 20120717

R020 Patent grant now final

Effective date: 20130314

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee