DE1101627B - Verfahren zur Herstellung von Halbleiteranordnungen mit mindestens einer einlegierten Elektrode - Google Patents

Verfahren zur Herstellung von Halbleiteranordnungen mit mindestens einer einlegierten Elektrode

Info

Publication number
DE1101627B
DE1101627B DES61374A DES0061374A DE1101627B DE 1101627 B DE1101627 B DE 1101627B DE S61374 A DES61374 A DE S61374A DE S0061374 A DES0061374 A DE S0061374A DE 1101627 B DE1101627 B DE 1101627B
Authority
DE
Germany
Prior art keywords
temperature
eutectic
alloying
silicon
alloyed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DES61374A
Other languages
English (en)
Inventor
Dipl-Phys Reimer Emeis
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to NL245806D priority Critical patent/NL245806A/xx
Application filed by Siemens AG filed Critical Siemens AG
Priority to DES61374A priority patent/DE1101627B/de
Priority to FR810818A priority patent/FR1242004A/fr
Priority to CH10960A priority patent/CH383504A/de
Priority to GB140760A priority patent/GB864239A/en
Publication of DE1101627B publication Critical patent/DE1101627B/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/24—Alloying of impurity materials, e.g. doping materials, electrode materials, with a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Die Bonding (AREA)

Description

DEUTSCHES
Es ist bekannt, zwecks metallischer Kontaktierung einer Halbleiteranordnung eine gegebenenfalls Dotierungsstoff enthaltende Goldfolie in einen einkristallinen Siliziumgrundkörper bei einer Temperatur von etwa 800° C unter Luftabschluß einzulegieren. Dabei werden das Gold und ein ihm benachbarter Teil des Siliziumkörpers gelöst, so daß eine Gold-Silizium-Schmelze entsteht. Bei der Abkühlung wird durch Rekristallisation Silizium aus der Schmelze wieder ausgeschieden und an das ursprüngliche, nicht gelöste Silizium wieder ankristallisiert. Der Legierungsvorgang wird unterhalb der Schmelztemperatur des Eutektikums, welche mit 370° C weit unter den Schmelzpunkten der Legierungspartner liegt, durch Festkörperdiffusion in den Berührungspunkten der aneinanderliegenden Flächen eingeleitet. Diese Diffusion im festen Zustand ist wesentlich für die Gleichmäßigkeit der entstehenden Legierungsfront.
Die Goldfolie wird zur Einlegierung auf den Siliziumgrundkörper gelegt und unter leichtem Anpreßdruck langsam aufgeheizt. Dabei diffundieren bereits unterhalb der eutektischen Temperatur Siliziumatome in das Gold und umgekehrt auch Goldatome in das Silizium. Wenn in einer Berührungsschicht des Siliziums der Goldgehalt ungefähr 94% (Gewichtsprozent) erreicht, so schmilzt diese Schicht bei 370° C. Entsprechend schmilzt auf der Goldseite eine Schicht bei 370° C, wenn in ihr der Siliziumgehalt 6% erreicht hat. In diesem Stadium befindet sich also zwischen der festen Goldfolie und dem festen Siliziumkristall eine Gold-Silizium-Schmelze. In dieser Schmelze lösen sich von beiden Seiten her fortlaufend weitere Mengen der beiden Legierungspartner, bis einer von beiden völlig aufgebraucht ist.
Die obenerwähnte Einleitung des Legierungsvorganges durch Diffusion von Atomen im festen Zustand unterhalb der eutektischen Temperatur geht verhältnismäßig langsam vor sich. Wird die Temperatur während des Aufheizvorganges stetig erhöht und der Bereich unterhalb des eutektischen Punktes in kurzer Zeit durchschritten, so steht für die Festkörperdiffusion nicht genügend Zeit zur Verfügung, und es ist infolgedessen möglich, daß sich die zu Beginn des Legierungsvorganges beim Durchschreiten der eutektischen Temperatur entstehenden Schmelzschichten nur stellenweise ausbilden und die Legierungsbildung an anderen Stellen erst später einsetzt oder sogar ganz unterbleibt. Diese Nachteile werden durch das Verfahren nach der Erfindung vermieden.
Demgemäß betrifft dieses die Herstellung von Halbleiteranordnungen mit mindestens einer durch Einlegieren von Metall in den Halbleiterkörper erzeugten Elektrode, deren Metallanteil mit dem Halbleitermaterial ein Eutektikum bildet. Erfindungs-
Verfahren zur Herstellung
von Halbleiteranordnungen
mit mindestens einer einlegierten
Elektrode
Anmelder:
Siemens-Schuckertwerke
Aktiengesellschaft,
Berlin und Erlangen,
Erlangen, Werner-von-Siemens-Str. 50
Dipl.-Phys. Reimer Emeis, Ebermannstadt,
ist als Erfinder genannt worden
gemäß wird während des zum Einlegieren erforderlichen Aufheizvorganges die Temperatursteigerung der miteinander zu legierenden Teile bei Annäherung an die eutektische Temperatur verlangsamt. Die Temperatur kann z. B. dicht unterhalb des eutektischen Punktes vorübergehend konstant gehalten werden. Infolge dieser Maßnahme kann durch Festkörperdiffusion wechselweise eine genügende Anzahl von Atomen zum Legierungspartner übertreten, so daß in einer dünnen Oberflächenschicht über die gesamte Berührungsfläche die eutektische Konzentration schon hergestellt ist und damit der Legierungsvorgang gleichmäßig über die gesamte Berührungsfläche einsetzt, sobald die eutektische Temperatur erreicht wird. Je langer diese Temperung durchgeführt wird, um so dicker und gleichmäßiger wird die Schicht, welche beim Durchschreiten der eutektischen Temperatur sofort flüssig wird.
Bei der großflächigen Kontaktierung von Siliziumscheiben mit Gold hat es sich beispielsweise als vorteilhaft erwiesen, die Temperatur bei etwa 365° C etwa 1Iz Stunde oder langer konstant zu halten.
Das Verfahren nach der Erfindung kann auch bei anderen einkristallinen Halbleiteranordnungen, z. B. Germanium oder einer intermetallischen Verbindung oder Elementen der III. und V. Gruppe des Periodischen Systems, mit Vorteil angewendet werden.

Claims (3)

Patentansprüche:
1. Verfahren zur Herstellung von Halbleiteranordnungen mit mindestens einer durch Einlegieren von Metall in den Halbleiterkörper
109 529/563
erzeugten Elektrode, deren Metallanteil mit dem vom Halbleiterkörper gelösten Material ein Eutektikum bildet, dadurch gekennzeichnet, daß wahrend des zum Einlegieren des Metalls erforderlichen Aufheizvorganges die Temperatursteigerung der miteinander zu legierenden Teile bei Annäherung an die eutektische Temperatur verlangsamt wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Temperatur der miteinander zu legierenden Teile dicht unterhalb der eutektischen Temperatur vorübergehend konstant gehalten wird.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß beim Einlegieren von Gold in Silizium die Temperatur dicht unterhalb 370° C mindestens 1Is Stunde konstant gehalten wird.
In Betracht gezogene Druckschriften: F. J. Bioudi, »Transistor Technology«, Bd. III, S. 182/183.
© 109 529/563 2.61
DES61374A 1959-01-17 1959-01-17 Verfahren zur Herstellung von Halbleiteranordnungen mit mindestens einer einlegierten Elektrode Pending DE1101627B (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
NL245806D NL245806A (de) 1959-01-17
DES61374A DE1101627B (de) 1959-01-17 1959-01-17 Verfahren zur Herstellung von Halbleiteranordnungen mit mindestens einer einlegierten Elektrode
FR810818A FR1242004A (fr) 1959-01-17 1959-11-20 Procédé de fabrication de dispositifs électroniques semi-conducteurs comportant au moins une électrode métallique fixée par alliage
CH10960A CH383504A (de) 1959-01-17 1960-01-04 Verfahren zur Herstellung elektronischer Halbleiteranordnungen mit einer einlegierten Metallelektrode
GB140760A GB864239A (en) 1959-01-17 1960-01-14 A process for providing a semi-conductor body with a metal electrode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DES61374A DE1101627B (de) 1959-01-17 1959-01-17 Verfahren zur Herstellung von Halbleiteranordnungen mit mindestens einer einlegierten Elektrode

Publications (1)

Publication Number Publication Date
DE1101627B true DE1101627B (de) 1961-03-09

Family

ID=7494807

Family Applications (1)

Application Number Title Priority Date Filing Date
DES61374A Pending DE1101627B (de) 1959-01-17 1959-01-17 Verfahren zur Herstellung von Halbleiteranordnungen mit mindestens einer einlegierten Elektrode

Country Status (5)

Country Link
CH (1) CH383504A (de)
DE (1) DE1101627B (de)
FR (1) FR1242004A (de)
GB (1) GB864239A (de)
NL (1) NL245806A (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2606551A1 (fr) * 1986-11-07 1988-05-13 Arnaud D Avitaya Francois Procede de formation de contacts ohmiques sur du silicium

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
None *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2606551A1 (fr) * 1986-11-07 1988-05-13 Arnaud D Avitaya Francois Procede de formation de contacts ohmiques sur du silicium

Also Published As

Publication number Publication date
NL245806A (de)
CH383504A (de) 1964-10-31
GB864239A (en) 1961-03-29
FR1242004A (fr) 1960-09-23

Similar Documents

Publication Publication Date Title
DE1464357B1 (de) Verfahren zur Herstellung einer ohmschen Verbindung zwischen einem Silizium-Halbleiterkoerper und einem metallischen Traegerteil
DE1166938B (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE1101627B (de) Verfahren zur Herstellung von Halbleiteranordnungen mit mindestens einer einlegierten Elektrode
DE1012696B (de) Halbleiteruebergang zwischen Zonen verschiedenen Leitungstypus und Verfahren zur Herstellung des UEberganges
AT217095B (de) Verfahren zur Herstellung elektronischer Halbleiteranordnungen mit mindestens einer durch Schmelzverflüssigung erzeugten Legierungselektrode
DE1260032B (de) Verfahren zur Bildung einer gleichrichtenden Sperrschicht in einem Halbleiterscheibchen
DE1044287B (de) Legierungsverfahren zur Herstellung von Halbleiter-anordnungen mit p-n-UEbergaengen
US3063876A (en) Preparation of junctions in silicon carbide members
US3093882A (en) Method for producing a silicon semiconductor device
DE1059112B (de) Verfahren zur Kontaktierung von mit Aluminium legierten Silizium-Transistoren
US3226265A (en) Method for producing a semiconductor device with a monocrystalline semiconductor body
AT210479B (de) Verfahren zur Herstellung eines hochdotierten Bereiches in Halbleiterkörpern
US2845373A (en) Semi-conductor devices and methods of making same
AT222700B (de) Verfahren zur Herstellung einer Halbleiteranordnung aus Silizium
DE1042131B (de) Verfahren zur Befestigung von elektrischen Leitungsanschluessen an Legierungselektroden in einkristallinen Halbleiterkoerpern, insbesondere aus Silizium
US3192081A (en) Method of fusing material and the like
AT218570B (de) Verfahren zur großflächigen Kontaktierung eines einkristallinen Siliziumkörpers
DE1100818B (de) Verfahren zur Herstellung einer Halbleiteranordnung mit einem einkristallinen scheiben-foermigen Grundkoerper aus Silizium
DE2444881A1 (de) Verfahren zum herstellen eines halbleiterelementes
DE880365C (de) Kupferoxydul-Trockengleichrichter
AT226275B (de) Verfahren zur Erzeugung einer Sperrschicht in einem plättchenförmigen Halbleiter
DE976718C (de) Verfahren zum Anloeten elektrischer Anschluesse an eine Metallauflage, die auf einemim wesentlichen einkristallinen Halbleiter aufgebracht ist
AT212371B (de) Verfahren zur Herstellung elektrischer Halbleitergeräte mit einkristallinem Halbleiterkörper, insbesondere aus Silizium
DE1132404B (de) Verfahren zum Herstellen eines pn-UEbergangs in einem Koerper aus Halbleitergrundstoff durch Einlegieren einer Pille eines Dotierungsmetalls
DE1283975B (de) Verfahren zur sperrfreien Kontaktierung von p-leitendem Galliumarsenid