DE10350460B4 - Method for producing semiconductor devices having micromechanical and / or microelectronic structures, which result from the fixed connection of at least two semiconductor wafers, and corresponding arrangement - Google Patents

Method for producing semiconductor devices having micromechanical and / or microelectronic structures, which result from the fixed connection of at least two semiconductor wafers, and corresponding arrangement Download PDF

Info

Publication number
DE10350460B4
DE10350460B4 DE10350460A DE10350460A DE10350460B4 DE 10350460 B4 DE10350460 B4 DE 10350460B4 DE 10350460 A DE10350460 A DE 10350460A DE 10350460 A DE10350460 A DE 10350460A DE 10350460 B4 DE10350460 B4 DE 10350460B4
Authority
DE
Germany
Prior art keywords
semiconductor wafers
electrically conductive
melting
glass
connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10350460A
Other languages
German (de)
Other versions
DE10350460A1 (en
Inventor
Roy Knechtel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
X Fab Semiconductor Foundries GmbH
Original Assignee
X Fab Semiconductor Foundries GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to DE10350460A priority Critical patent/DE10350460B4/en
Application filed by X Fab Semiconductor Foundries GmbH filed Critical X Fab Semiconductor Foundries GmbH
Priority to US10/595,303 priority patent/US8129255B2/en
Priority to CNA2004800319774A priority patent/CN1874956A/en
Priority to CA002543736A priority patent/CA2543736A1/en
Priority to DE112004002626T priority patent/DE112004002626D2/en
Priority to EP04802660A priority patent/EP1678074A1/en
Priority to PCT/DE2004/002413 priority patent/WO2005042401A1/en
Priority to JP2006537055A priority patent/JP2007510295A/en
Publication of DE10350460A1 publication Critical patent/DE10350460A1/en
Application granted granted Critical
Publication of DE10350460B4 publication Critical patent/DE10350460B4/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261Processes for packaging MEMS devices
    • B81C1/00301Connecting electric signal lines from the MEMS device with external electrical signal lines, e.g. through vias
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00Microstructural systems or auxiliary parts thereof
    • B81B2207/09Packages
    • B81B2207/091Arrangements for connecting external electrical signals to mechanical structures inside the package
    • B81B2207/093Conductive package seal
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00Forming microstructural systems
    • B81C2203/01Packaging MEMS
    • B81C2203/0172Seals
    • B81C2203/019Seals characterised by the material or arrangement of seals between parts

Abstract

Verfahren zur Herstellung von mikromechanische und/oder mikroelektronische Strukturen aufweisenden Halbleiterbauelementen, die durch das feste Verbinden von mindestens zwei Halbleiterscheiben entstehen, wobei die eine Art der Halbleiterscheiben, die als Systemscheibe (1, 8) bezeichnet wird, mikromechanische und mikroelektronische Strukturen beinhaltet und die andere Art, die als Deckscheibe (2) bezeichnet wird, mindestens elektronische Strukturen trägt und Systemscheibe (1, 8) und Deckscheibe (2) Stellen aufweisen, in denen elektrisch leitende Bereiche als Kontaktgebiete an den zu verbindenden Oberflächen der Halbleiterscheiben vorhanden sind, an welchen eine feste elektrische Verbindung hergestellt wird, dadurch gekennzeichnet, daß die haüptsächlich mechanisch tragende Verbindung der Scheiben durch niedrigschmelzende, elektrisch isolierende Glaslote (6) und die ebenfalls mechanisch feste elektrische Verbindung von niedrigschmelzenden, elektrisch leitenden Glasloten (5) hergestellt wird, wobei die Lotpaste für die nur mechanisch tragende feste Verbindung mindestens in ringförmigen geschlossenen Bereichen (6), die nach der Verbindung der Halbleiterscheiben die hermetisch abgeschlossenen Hohlräume bilden, und die Lotpaste (5) für die elektrisch...method for the production of micromechanical and / or microelectronic Structured semiconductor devices by solid bonding arise from at least two semiconductor wafers, wherein the one Type of semiconductor wafers, referred to as system disk (1, 8) is involved, micro-mechanical and microelectronic structures and the other type, referred to as cover plate (2), at least electronic Structures carries and system disk (1, 8) and cover disk (2) have locations, in which electrically conductive areas as contact areas on the to be joined surfaces the semiconductor wafers are present, to which a fixed electrical Connection is made, characterized in that the haüptsächlich mechanically carrying connection of the discs by low-melting, electric insulating glass solders (6) and the also mechanically solid electrical Combination of low-melting, electrically conductive glass solders (5), wherein the solder paste for the only mechanically bearing firm connection at least in annular closed areas (6), the hermetic after the connection of the semiconductor wafers closed cavities form, and the solder paste (5) for the electric ...

Figure 00000001
Figure 00000001

Description

Die Erfindung geht aus von einem Verfahren zum Verbinden prozessierter Halbleiterscheiben mittels elektrisch leitender und elektrisch isolierender strukturierter Verbindungszwischenschichten gemäß dem Oberbegriff des Anspruchs 1.The The invention is based on a method for connecting processed Semiconductor wafers by means of electrically conductive and electrically insulating structured Intermediate interconnection layers according to the preamble of claim 1.

Das Verbinden von prozessierten Halbleiterscheiben wird in der Fertigung von mikroelektronischen und mikroelektromechanischen Systemen eingesetzt, um bestimmte Strukturen durch eine Kappe bereits im Scheibenprozeß abzudecken. Dieser Arbeitsgang ist zum einen notwendig, um empfindliche mechanische Strukturen während nachfolgender Bearbeitungsschritte zu schützen bzw. das eigentliche Verkapseln der Einzelelemente, z.B. optische Bauelemente, bereits im Scheibenverband vorzunehmen und somit spezielle Aufbauten zu ermöglichen. Übliche Verfahren zum Verbinden von z.B. System- und Deckscheiben sind das anodische und das direkte Bonden, sowie das Bonden mittels niedrigschmelzender Glaszwischenschichten (Glas-Frit-Bonden). Dabei befinden sich in der Regel die mechanisch bzw. elektrisch aktiven Elemente auf der Systemscheibe. Die Deckscheibe hingegen dient meist nur als abdeckender Schutz und besitzt nach dem Stand der Technik keine oder nur wenige elektrische Strukturen. Die oben aufgeführten Bondverfahren haben die Eigenschaft, daß die Scheiben nicht leitend miteinander verbunden werden. Dies liegt zum einen daran, daß die Deckscheibe selbst nicht leitend ist (anodisches Bonden). Zum anderen sind beim Bonden entstehende Zwischenschichten nicht leitend (Bondoxid beim direkten Bonden, Glasszwischenschicht beim Glas-Frit-Bonden). Bei der Anwendung des Verkapselungsbondens ist es meist jedoch notwendig, gezielt den gesamten Deckel bzw. Strukturen auf dem Deckel elektrisch leitend anzuschließen. Ein elektrischer Anschluß des gesamten Deckels ist z.T. notwendig, um ihn auf ein bestimmtes Potential, z.B. Masse, zu legen. Für die Auslesung kapazitiver Sensoren sind Auswerteelektroden auf dem Deckel notwendig, die zur Systemscheibe hin kontaktiert werden müssen, um ein Drahtbonden während des Aufbau- und Verbindungsprozesses in einer Ebene zu ermöglichen. Zur Erhöhung der Packungsdichte von Mikrosystemen ist es vorteilhaft, Auswerteschaltungen auf der Deckscheibe zu integrieren, wenn diese zur Systemscheibe elektrisch kontaktiert werden können. Bisher sind nur elektrische Scheibe-zu-Scheibe-Kontaktierungen vom anodischen Bonden bekannt. Dabei werden Metallisierungsgebiete der zu verbindenden Scheiben in mechanischen Kontakt gebracht und durch die entstehende Scheibenverbindungkraft fest zusammengepresst (KADAR, Z., BOSSCHE, A., MOLLINGER, J., Sensors & Actuators A Vol. 52 (1996), pp. 151-155 – Aluminium press-on contacts for glass to silicon anodic bonding). Dieses Verfahren weist allerdings zwei gravierende Nachteile auf. Zum einem stören die elektrischen Kontaktgebiete die Ausbildung der eigentlichen Scheibenbondverbindung. Zum anderen besteht keine stoffliche Verbindung im Bereich der elektrischen Kontakte, so daß deren Zuverlässigkeit somit fraglich ist. Als am universellsten einsetzbares Scheibenbondverfahren für Verkapselungszwecke gilt das Glas-Frit-Bonden, da es sehr hohe Bondausbeuten liefert und aufgrund der planarisierenden Wirkung der geschmolzenen Glaszwischenschicht Oberflächenprofile der zu verbindenden Scheiben ausgleicht und somit laterale metallische Kontaktdurchführungen im Bondinterface ermöglicht.The Connecting processed semiconductor wafers is in production used by microelectronic and microelectromechanical systems, to cover certain structures by a cap already in the disk process. This operation is firstly necessary to sensitive mechanical Structures during subsequent processing steps to protect or the actual encapsulation of the individual elements, e.g. optical components, already in the disk association make and thus allow special structures. Usual methods for joining from e.g. System and cover discs are anodic and direct bonding, and the bonding by means of low-melting glass intermediate layers (Glass frit bonding). there are usually the mechanical or electrically active Elements on the system disk. The cover disk, however, usually serves only as a protective cover and has the state of the art no or only a few electrical structures. The bonding methods listed above have the property that the Disks are not conductively connected. This is on the one hand, that the Cover disc itself is not conductive (anodic bonding). On the other hand Bonding intermediate layers are not conductive (Bondoxid for direct bonding, glass interlayer for glass-frit bonding). However, when using encapsulation bonding, it is usually necessary to targeted the entire lid or structures on the lid electrically conductively connect. An electrical connection of the entire lid is z.T. necessary to bring it to a certain potential, e.g. Mass, to lay. For The readout of capacitive sensors are evaluation electrodes on the Lid necessary, which must be contacted to the system disk out to a wire bonding during to enable the set-up and connection process in one level. To increase The packing density of microsystems, it is advantageous Auswerteschaltungen to integrate on the cover disk, if this to the system disk can be contacted electrically. So far, only electrical disc-to-disc contacts of known anodic bonding. This metallization of the brought to be bonded discs in mechanical contact and through the resulting disc connection force is firmly compressed (KADAR, Z., BOSSCHE, A., MOLLINGER, J., Sensors & Actuators A Vol. 52 (1996), p. 151-155 - aluminum press-on contacts for glass to silicon anodic bonding). This method however, has two serious disadvantages. For one disturb the electrical contact areas the formation of the actual Scheibenbondverbindung. On the other hand, there is no material connection in the field of electrical Contacts, so that their reliability is therefore questionable. As the most universal disc bonding method for encapsulation purposes the glass-frit bonding, since it provides very high bond yields and due to the planarizing effect of the molten glass interlayer surface profiles compensates for the discs to be joined and thus lateral metallic Vias enabled in the bond interface.

In der DE 196 16 014 A1 wird ein Verfahren zur Herstellung von mikromechanische Strukturen aufweisenden Halbleiterbauelementen beschrieben, bei dem die mikromechanischen Strukturen in einer eigenen Halbleiterscheibe erzeugt werden und diese Halbleiterscheibe unter Zwischenschaltung eines Verbindungselementes auf eine die integrierte Schaltung aufweisende zweite Halbleiterscheibe justiert aufgebracht wird.In the DE 196 16 014 A1 describes a method for producing semiconductor devices having micromechanical structures, in which the micromechanical structures are produced in a separate semiconductor wafer and this semiconductor wafer is applied with the interposition of a connecting element to a second semiconductor wafer having the integrated circuit.

Dieses Verbindungselement verursacht zusätzlichen Aufwand, erhöht damit die Kosten und wirkt sich negativ auf die Zuverlässigkeit des Bauelementes aus.This Connecting element causes additional effort, thus increasing the cost and has a negative impact on the reliability of the device.

Der Erfindung liegt die Aufgabe zugrunde, das Verbindungsverfahren von mikromechanische und elektronische Strukturen tragenden Halbleiterscheiben so zu gestalten, daß eine feste und bezüglich Hohlräumen dicht schließende Verbindung der Halbleiterscheiben bei gleichzeitiger fester elektrischer Verbindung der Scheiben ohne den zusätzlichen Aufwand eines extra Verbindungselementes gegeben ist.Of the Invention is based on the object, the connection method of Micromechanical and electronic structures bearing semiconductor wafers so that a fixed and re cavities tight closing Connection of the semiconductor wafers with simultaneous solid electrical Connection of the discs without the extra effort of an extra Connection element is given.

Gelöst wird die Aufgabe mit den im kennzeichnenden Teil der Ansprüche 1, 9 und 12 angegebenen Merkmalen.Is solved the task with the in the characterizing part of claims 1, 9 and 12 specified characteristics.

Der Gegenstand des Anspruchs 1 weist die Vorteile auf, daß die Kombination von leitenden und isolierenden Glasstrukturen beim Glas-Frit-Bonden es in vereinfachter Weise möglich macht, in einem Arbeitsgang die Halbleiterscheiben zu verbinden und gezielt Bereiche miteinander verbundener Scheiben elektrisch mit fester Kontaktverbindung ohne ein gesondertes Verbindungselement anzuschließen.Of the The subject matter of claim 1 has the advantages that the combination of conductive and insulating glass structures in glass frit bonding in a simplified way possible makes it possible to connect the semiconductor wafers in one operation and targeted areas of interconnected slices electrically with a fixed contact connection without a separate connection element to join.

Die Erfindung eignet sich besonders für mikroelektromechanische Strukturen, die mit Strukturen der Auswerteelektronik integriert sind. Darüber hinaus können auch mehr als zwei Halbleiterscheiben stapelförmig miteinander verbunden werden.The invention is particularly suitable for microelectromechanical structures that are integrated with structures of the evaluation. In addition, more than two semiconductor slides ben stacked together.

Vorteilhafte Ausgestaltungen des Gegenstandes der Ansprüche 1, 9 und 12 sind in den Unteransprüchen angegeben.advantageous Embodiments of the subject matter of claims 1, 9 and 12 are in the dependent claims specified.

Die Erfindung wird nun anhand eines Ausführungsbeispiels mit zwei Halbleiterscheiben unter Zuhilfenahme der Zeichnungen erläutert. Es zeigenThe Invention will now be described with reference to an embodiment with two semiconductor wafers explained with the aid of the drawings. Show it

1 eine Systemscheibe (1), die mit einer Deckscheibe (2) nach dem erfindungsgemäßen Verfahren verbunden wurde in schematischer Schnittdarstellung, 1 a system disk ( 1 ), with a cover disc ( 2 ) was connected according to the inventive method in a schematic sectional view,

2 die Draufsicht einer Anordnung wie sie in 1 gezeigt ist, 2 the top view of an arrangement as shown in 1 is shown

3 eine Variante der erfindungsgemäßen leitenden Verbindung zwischen Systemscheibe (1) und Deckscheibe (2). 3 a variant of the inventive conductive connection between the system disk ( 1 ) and cover disc ( 2 ).

Wie in 1 dargestellt, verbinden die niedrig schmelzende strukturierte isolierende Glaszwischenschicht (6) und das elektrisch leitfähige Lot auf Glasbasis (5) die Systemscheibe (1) mit der Deckscheibe (2), wobei gleichzeitig eine selektive Kontaktierung der Deckscheibe (2) zur Systemscheibe (1), bzw. zwischen elektrisch aktiven Strukturen beider Scheiben hergestellt ist. Verfahrensmäßig kann das Aufbringen und Vorschmelzen der beiden Glaslote getrennt und nacheinander vorgenommen werden. Aber auch ein nacheinander ablaufendes Aufbringen und ein gemeinsames Vorschmelzen sind möglich. Im Bondprozess werden die leitenden und nicht leitenden Scheibenverbindungen dann gleichzeitig ausgebildet. Dazu müssen die Verarbeitungstemperaturen der beiden verwendeten Gläser im gleichen Bereich liegen. Im Bereich des nicht leitenden Glaslotes können metallische Leitbahnen (4), die sich auf der Systemscheibe (1) befinden und durch einen Zwischenisolator (7) zum Substrat hin isoliert sind, eingebettet werden. Dies ermöglicht den niederohmigen Anschluss der mit dem Deckel zu schützenden Strukturen (3). Gleichzeitig können die zu deckelnden Strukturen hermetisch dicht verpackt werden. Die hauptsächlich-mechanisch tragende Scheibenverbindung ist durch das Glaslot (6) zu realisieren, da dieses sehr gut in seiner thermischen Ausdehnung an Silizium angepasst ist. Die elektrischen Kontaktflächen sind klein zu halten, um mechanische Spannungen zu minimieren. Werden als Systemscheiben SOI-Scheiben (8) (silicon-on-insulator) verwendet, wie in 3 gezeigt, besteht die Möglichkeit, über das leitende Glaslot (5) das Substrat (11) der SOI-Scheibe elektrisch anzuschließen. Dazu ist die aktive Schicht (9) des SOI-Substrats sowie das vergrabene Oxid (10) an der entsprechenden Stelle zu öffnen, so daß das elektrisch leitende Glaslot (5) in die Öffnung fließen und somit die Trägerscheibe kontaktieren kann. Um nur die gewünschten Stellen der aktiven Halbleiterschicht (9) anzuschließen muß die Halbleiterschicht (9) an den Lochwänden isoliert werden. {Der notwendige Zwischenisolator (7), siehe 1, ist in 3 nicht gezeigt.} Da die gängigen SOI-basierten Technologien diese Teilschritte enthalten, entsteht kein Mehraufwand.As in 1 show the low-melting structured insulating glass intermediate layer ( 6 ) and the electrically conductive glass-based solder ( 5 ) the system disk ( 1 ) with the cover disc ( 2 ), wherein at the same time a selective contacting of the cover plate ( 2 ) to the system disk ( 1 ), or between electrically active structures of both discs is made. According to the method, the application and premelting of the two glass solders can be separated and carried out in succession. But also sequential application and a common pre-melting are possible. In the bonding process, the conductive and non-conductive disk connections are then formed simultaneously. For this, the processing temperatures of the two glasses used must be within the same range. In the area of the non-conductive glass solder, metallic interconnects ( 4 ), which are located on the system disk ( 1 ) and by an intermediate insulator ( 7 ) are isolated to the substrate, are embedded. This allows the low-resistance connection of the structures to be protected by the cover ( 3 ). At the same time, the structures to be covered can be hermetically sealed. The mainly mechanically bearing disc connection is through the glass solder ( 6 ), since this is very well adapted in its thermal expansion to silicon. The electrical contact surfaces must be kept small in order to minimize mechanical stresses. Are used as system disks SOI disks ( 8th ) (silicon-on-insulator) used as in 3 shown, it is possible via the conductive glass solder ( 5 ) the substrate ( 11 ) electrically connect the SOI disc. For this the active layer ( 9 ) of the SOI substrate and the buried oxide ( 10 ) in the appropriate place, so that the electrically conductive solder glass ( 5 ) can flow into the opening and thus contact the carrier disk. Only the desired locations of the active semiconductor layer ( 9 ) must connect the semiconductor layer ( 9 ) are isolated on the hole walls. {The necessary intermediate insulator ( 7 ), please refer 1 , is in 3 not shown.} Since the common SOI-based technologies contain these sub-steps, there is no additional effort.

Sind im Design der Systemscheibe und der Deckscheibe die entsprechenden elektrischen Kontaktflächen und notwendigen Scheibenverbindungsrahmen berücksichtigt, ist z.B. folgender Prozess zur Herstellung der elektrisch leitfähigen und isolierenden Scheibenverbindungen möglich:

  • – Siebdruck zum Aufbringen der elektrisch nicht leitenden Glaspaste auf die Deckscheibe
  • – Konditionieren und Vorschmelzen des elektrisch nicht leitenden Glases
  • – Siebdruck zum Aufbringen der elektrisch leitenden Glaspaste auf die Deckscheiben
  • – Konditionieren und Vorschmelzen des elektrisch leitenden Glases
  • – Ausrichten von System- und Deckscheibe
  • – Bonden unter mechanischem Druck bei der Verarbeitungstemperatur der Gläser
Alternativ kann das Aufbringen der Gläser auch in umgekehrter Reihenfolge bzw. auf die Systemscheibe erfolgen.If the design of the system disk and the cover disk takes into account the corresponding electrical contact surfaces and necessary disk connection frames, the following process, for example, is possible for producing the electrically conductive and insulating disk connections:
  • - Screen printing for applying the electrically non-conductive glass paste on the cover plate
  • - Conditioning and premelting of the electrically non-conductive glass
  • - Screen printing for applying the electrically conductive glass paste on the cover plates
  • - Conditioning and pre-melting of the electrically conductive glass
  • - Aligning the system and cover disk
  • - Bonding under mechanical pressure at the processing temperature of the glasses
Alternatively, the application of the glasses can also be done in reverse order or on the system disk.

11
Systemscheibe mit mikroelektromechanischen bzw. mitsystem disc with microelectromechanical or with
elektronischen Strukturenelectronic structures
22
Deckscheibe, z.B. auch mit elektronischen Strukturen versehenCover plate, e.g. also provided with electronic structures
33
zu schützende mikroelektromechanische bzw. elektronischeto protective microelectromechanical or electronic
Strukturenstructures
44
Metallstrukturen, Zuleitungen und Bondinseln (Bondpads)Metal structures Feeders and Bonding Pads
55
elektrisch leitfähiges Verbindungsglaselectrical conductive connection glass
66
elektrisch isolierendes Verbindungsglaselectrical insulating connecting glass
77
ZwischenisolationsschichtInterlayer insulation film
88th
SOI-Scheiben (silicon on insulator)SOI wafers (silicon on insulator)
99
aktive elektronische Strukturen tragende Siliziumschicht (aktiveactive electronic structures supporting silicon layer (active
Schicht)Layer)
1010
vergrabenes Oxidburied oxide
1111
Trägerscheibe (Substrat)carrier disc (Substrate)
1212
Isolationsgräben in aktiver SchichtIsolation trenches in active layer

Claims (14)

Verfahren zur Herstellung von mikromechanische und/oder mikroelektronische Strukturen aufweisenden Halbleiterbauelementen, die durch das feste Verbinden von mindestens zwei Halbleiterscheiben entstehen, wobei die eine Art der Halbleiterscheiben, die als Systemscheibe (1, 8) bezeichnet wird, mikromechanische und mikroelektronische Strukturen beinhaltet und die andere Art, die als Deckscheibe (2) bezeichnet wird, mindestens elektronische Strukturen trägt und Systemscheibe (1, 8) und Deckscheibe (2) Stellen aufweisen, in denen elektrisch leitende Bereiche als Kontaktgebiete an den zu verbindenden Oberflächen der Halbleiterscheiben vorhanden sind, an welchen eine feste elektrische Verbindung hergestellt wird, dadurch gekennzeichnet, daß die haüptsächlich mechanisch tragende Verbindung der Scheiben durch niedrigschmelzende, elektrisch isolierende Glaslote (6) und die ebenfalls mechanisch feste elektrische Verbindung von niedrigschmelzenden, elektrisch leitenden Glasloten (5) hergestellt wird, wobei die Lotpaste für die nur mechanisch tragende feste Verbindung mindestens in ringförmigen geschlossenen Bereichen (6), die nach der Verbindung der Halbleiterscheiben die hermetisch abgeschlossenen Hohlräume bilden, und die Lotpaste (5) für die elektrisch leitenden Verbindungen lokal passend zu den Stellen, an denen elektrische Kontaktbereiche an den zu verbindenden Oberflächen vorhanden sind, auf eine oder beide der zu verbindenden Scheibenseiten so aufgebracht werden, daß nach dem Verschmelzen Zwischenräume zwischen den beiden unterschiedlichen Gläsern frei bleiben und nach dem Konditionieren und Vorschmelzen die Verbindung unter mechanischem Druck bei der Verarbeitungstemperatur der Gläser erfolgt.Process for the production of semiconductor devices having micromechanical and / or microelectronic structures, which are protected by the solid Connecting at least two semiconductor wafers are produced, wherein one type of semiconductor wafers serving as a system disk ( 1 . 8th ), micromechanical and microelectronic structures and the other type, which serves as a cover plate ( 2 ), carries at least electronic structures and system disk ( 1 . 8th ) and cover disc ( 2 ) Have locations in which electrically conductive areas are present as contact areas on the surfaces to be joined of the semiconductor wafers, on which a solid electrical connection is made, characterized in that the mechanically mechanically supporting connection of the panes by low-melting, electrically insulating glass solders ( 6 ) and the likewise mechanically strong electrical connection of low-melting, electrically conductive glass solders ( 5 ), wherein the solder paste for the only mechanically bearing solid connection at least in annular closed areas ( 6 ), which form the hermetically sealed cavities after the connection of the semiconductor wafers, and the solder paste ( 5 ) are applied to one or both of the sides of the pane to be bonded locally to match the locations where electrical contact areas are present on the surfaces to be joined such that spaces remain between the two different glasses after fusing and after the conditioning and premelting the connection under mechanical pressure at the processing temperature of the glasses takes place. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Glaslotpasten (5, 6) im Siebdruckverfahren aufgebracht werden.Process according to Claim 1, characterized in that the glass solder pastes ( 5 . 6 ) are applied by screen printing. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das nicht leitende, niedrigschmelzende Glaslot (6) und das elektrisch leitende Glaslot (5) unterschiedliche Konditionier- und Vorschmelzbedingungen haben und daher das Konditionieren und Vorschmelzen nacheinander in getrennten Prozessen vorgenommen wird.Process according to Claim 1, characterized in that the non-conductive, low-melting glass solder ( 6 ) and the electrically conductive glass solder ( 5 ) have different conditioning and Vorschmelzbedingungen and therefore the conditioning and pre-melting is carried out sequentially in separate processes. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das nicht leitende, niedrigschmelzende Glaslot (6) und das elektrisch leitende Glaslot (5) die gleiche Verarbeitungstemperatur haben.Process according to Claim 1, characterized in that the non-conductive, low-melting glass solder ( 6 ) and the electrically conductive glass solder ( 5 ) have the same processing temperature. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das nicht 1eitende, niedrigschmelzende Glaslot (6) und das elektrisch leitende Glaslot (5) unterschiedliche Verarbeitungstemperaturen haben und diese in einem Prozeß nacheinander durchfahren werden.Process according to Claim 1, characterized in that the non-conductive, low-melting glass solder ( 6 ) and the electrically conductive glass solder ( 5 ) have different processing temperatures and these are passed through in a process in succession. Verfahren nach einem der vorhergehenden Ansprüche dadurch gekennzeichnet, daß mindestens eine der Scheiben (1, 11) in ihrem elektronisch nicht strukturierten Bereich (Ausgangsmaterialbereich) elektrisch angeschlossen wird.Method according to one of the preceding claims, characterized in that at least one of the discs ( 1 . 11 ) is electrically connected in its electronically unstructured area (starting material area). Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Verbindungsbildungen der Glaslote (5, 6) bei Temperaturen kleiner als 450 Grad Celsius erfolgen.Method according to one of the preceding claims, characterized in that the connection formations of the glass solders ( 5 . 6 ) at temperatures less than 450 degrees Celsius. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Systemscheibe eine SOI-Scheibe (8) ist und die elektrische Verbindung des Substrates der SOI-Scheibe (11) über die Verbindungsflächen hinweg durch vorher erzeugte Öffnungen in der aktiven Siliziumschicht (9) und in der vergrabenen Oxidschicht (1) erfolgt, die mit elektrisch leitendem Glaslot (5) gefüllt werden, wobei die Wandbereiche der Öffnungen in der aktiven Siliziumschicht vor der elektrischen Verbindung nötigenfalls mit einer Isolierschicht versehen werden.Method according to one of the preceding claims, characterized in that the system disk comprises an SOI disk ( 8th ) and the electrical connection of the substrate of the SOI disc ( 11 ) across the bonding surfaces through previously created openings in the active silicon layer ( 9 ) and in the buried oxide layer ( 1 ) carried out with electrically conductive glass solder ( 5 ) are filled, wherein the wall portions of the openings in the active silicon layer before the electrical connection, if necessary, provided with an insulating layer. Mikromechanische und mikroelektronische Strukturen aufweisendes Halbleiterbauelement, welches durch das Verbinden von mindestens zwei Halbleiterscheiben vor der Vereinzelung des Scheibenverbandes erzeugt ist, wobei eine Art der Halbleiterscheiben, die als Systemscheibe (1, 8) bezeichnet wird, mikromechanische und mikroelektronische Strukturen beinhaltet und die andere Art, die als Deckscheibe (2) bezeichnet wird, mindestens elektronische Strukturen trägt und Systemscheibe (1, 8) und Deckscheibe (2) Kontaktstellen aufweisen, in denen elektrisch leitende Bereiche an den verbundenen Oberflächen der Halbleiterscheiben vorhanden sind, an welchen eine feste elektrische Verbindung vorliegt, dadurch gekennzeichnet, daß die haüptsächlich mechanisch tragende Verbindung der Scheiben durch niedrigschmelzendes, elektrisch isolierendes Glaslot (6) und die elektrische Verbindung durch niedrigschmelzendes, elektrisch leitendes Glaslot (5) hergestellt sind, wobei das elektrisch isolierende Glaslot (6) mindestens in ringförmigen geschlossenen Bereichen, welche hermetisch abgeschlossene Hohlräume bilden und das Glaslot für die elektrisch leitenden Verbindungen lokal begrenzt an den Stellen, an denen die Scheibenelektrisch kontaktiert sind (5) vorliegt und die verschiedenen Glaslote durch einen glasfreien Bereich voneinander getrennt sind.Micromechanical and microelectronic structures having semiconductor device, which is produced by connecting at least two semiconductor wafers prior to separation of the wafer assembly, wherein a type of semiconductor wafers serving as a system disk ( 1 . 8th ), micromechanical and microelectronic structures and the other type, which serves as a cover plate ( 2 ), carries at least electronic structures and system disk ( 1 . 8th ) and cover disc ( 2 ) Have contact points in which electrically conductive regions are present on the connected surfaces of the semiconductor wafers, to which there is a firm electrical connection, characterized in that the mechanically mechanically supporting connection of the wafers by low-melting, electrically insulating glass solder ( 6 ) and the electrical connection by low-melting, electrically conductive glass solder ( 5 ), wherein the electrically insulating glass solder ( 6 ) at least in annular closed areas which form hermetically sealed cavities and the glass solder for the electrically conductive connections locally bounded at the locations where the disks are electrically contacted ( 5 ) and the different glass solders are separated by a glass-free region. Halbleiterbauelement nach Anspruch 9, dadurch gekennzeichnet, daß es sich bei den Glasloten (5, 6) um solche mit Schmelztemperaturen kleiner als 450 Grad Celsius handelt.Semiconductor component according to Claim 9, characterized in that the glass solders ( 5 . 6 ) to those with melting temperatures less than 450 degrees Celsius. Halbleiterbauelement nach Anspruch 9 oder 10, dadurch gekennzeichnet, daß mindestens eine der Halbleiterscheiben eine SOI-Scheibe (8) ist und eine zusätzliche elektrische Verbindung des Substrates (11) der SOI-Scheibe (8) mit der benachbarten Scheibe (2) über die Verbindungsflächen hinweg existiert, welche durch mit elektrisch leitendem Glaslot (5) gefüllte Öffnungen in der aktiven Siliziumschicht (9) und in der vergrabenen Oxidschicht (10) erzeugt ist, wobei die Wandbereiche der Öffnung in der aktiven Siliziumschicht mit einer Isolierschicht versehen sind.Semiconductor component according to Claim 9 or 10, characterized in that at least one of the semiconductor wafers comprises an SOI wafer ( 8th ) and an additional electrical connection of the substrate ( 11 ) of the SOI disc ( 8th ) with the adjacent disc ( 2 ) exists across the bonding surfaces, which passes through with electrically conductive glass lot ( 5 ) filled openings in the active silicon layer ( 9 ) and in the buried oxide layer ( 10 ), wherein the wall portions of the opening in the active silicon layer are provided with an insulating layer. Halbleiterbauelement mit mikroelektronischen Strukturen, welches durch das Verbinden von mindestens zwei Halbleiterscheiben gebildet ist, wobei auf allen Halbleiterscheiben mikroelektronische Strukturen ausgebildet sind und diese Stellen aufweisen, in denen elektrisch leitende Bereiche, an den verbundenen Oberflächen der Halbleiterscheiben als Kontaktgebiete vorhanden sind, die mit den elektronischen Strukturen verschaltet sind und an welchen feste elektrische Verbindungen zwischen den Halbleiterscheiben hergestellt sind, dadurch gekennzeichnet, daß die haüptsächlich mechanisch tragende Verbindung der Halbleiterscheiben durch niedrigschmelzendes elektrisch isolierendes Glaslot (6) und die elektrischen Verbindungen durch niedrigschmelzendes elektrisch leitendes Glaslot (5) hergestellt sind, wobei das Glaslot (5) für die elektrisch leitenden Verbindungen lokal begrenzt an den Kontaktstellen vorliegt und ein Zwischenraum zwischen den verschiedenen Glasloten (5) vorhanden ist.Semiconductor device having microelectronic structures, which is formed by connecting at least two semiconductor wafers, wherein on all semiconductor wafers microelectronic structures are formed and have these locations in which electrically conductive regions, on the joined surfaces of the semiconductor wafers are present as contact areas with the electronic Structures are interconnected and on which solid electrical connections between the semiconductor wafers are made, characterized in that the semi-mechanically mechanically carrying connection of the semiconductor wafers by low-melting electrically insulating glass solder ( 6 ) and the electrical connections by low-melting electrically conductive glass solder ( 5 ), wherein the glass solder ( 5 ) is present for the electrically conductive connections locally limited at the contact points and a gap between the different glass solders ( 5 ) is available. Halbleiterbauelement nach Anspruch 12, dadurch gekennzeichnet, daß es sich bei den Glasloten um solche mit Schmelztemperaturen kleiner als 450 Grad Celsius handelt.Semiconductor component according to Claim 12, characterized that it the glass solders are smaller with those with melting temperatures than 450 degrees Celsius. Halbleiterbauelement nach Anspruch 12 oder 13, dadurch gekennzeichnet, daß mindestens eine der Halbleiterscheiben eine SOI-Scheibe (8) ist und eine zusätzliche elektrische Verbindung des Substrates der SOI-Scheibe mit der benachbarten Scheibe über die Verbindungsflächen hinweg existiert, welche durch mit elektrisch leitendem Glaslot (5) gefüllte Öffnungen in der aktiven Siliziumschicht (9) und in der vergrabenen Oxidschicht (10) erzeugt ist, wobei die Wandbereiche der Öffnung in der aktiven Siliziumschicht (9) mit einer Isolierschicht versehen sind.Semiconductor component according to Claim 12 or 13, characterized in that at least one of the semiconductor wafers comprises an SOI disk ( 8th ) and there is an additional electrical connection of the substrate of the SOI disc with the adjacent disc across the connection surfaces, which passes through with electrically conductive solder glass (US Pat. 5 ) filled openings in the active silicon layer ( 9 ) and in the buried oxide layer ( 10 ), wherein the wall regions of the opening in the active silicon layer ( 9 ) are provided with an insulating layer.
DE10350460A 2003-10-29 2003-10-29 Method for producing semiconductor devices having micromechanical and / or microelectronic structures, which result from the fixed connection of at least two semiconductor wafers, and corresponding arrangement Expired - Fee Related DE10350460B4 (en)

Priority Applications (8)

Application Number Priority Date Filing Date Title
DE10350460A DE10350460B4 (en) 2003-10-29 2003-10-29 Method for producing semiconductor devices having micromechanical and / or microelectronic structures, which result from the fixed connection of at least two semiconductor wafers, and corresponding arrangement
CNA2004800319774A CN1874956A (en) 2003-10-29 2004-10-29 Fixed, insulated and electric connection of treated semiconductor wafers
CA002543736A CA2543736A1 (en) 2003-10-29 2004-10-29 Method and device for secure, insulated and electrically conductive assembling of treated semiconductor wafers
DE112004002626T DE112004002626D2 (en) 2003-10-29 2004-10-29 Solid insulating and electrically conductive connection of processed semiconductor wafers
US10/595,303 US8129255B2 (en) 2003-10-29 2004-10-29 Firm, insulating and electrically conducting connection of processed semiconductor wafers
EP04802660A EP1678074A1 (en) 2003-10-29 2004-10-29 Method and device for secure, insulated and electrically conductive assembling of treated semiconductor wafers
PCT/DE2004/002413 WO2005042401A1 (en) 2003-10-29 2004-10-29 Method and device for secure, insulated and electrically conductive assembling of treated semiconductor wafers
JP2006537055A JP2007510295A (en) 2003-10-29 2004-10-29 Stable insulating and conductive bonding of processed semiconductor wafers

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10350460A DE10350460B4 (en) 2003-10-29 2003-10-29 Method for producing semiconductor devices having micromechanical and / or microelectronic structures, which result from the fixed connection of at least two semiconductor wafers, and corresponding arrangement

Publications (2)

Publication Number Publication Date
DE10350460A1 DE10350460A1 (en) 2005-06-30
DE10350460B4 true DE10350460B4 (en) 2006-07-13

Family

ID=34529872

Family Applications (2)

Application Number Title Priority Date Filing Date
DE10350460A Expired - Fee Related DE10350460B4 (en) 2003-10-29 2003-10-29 Method for producing semiconductor devices having micromechanical and / or microelectronic structures, which result from the fixed connection of at least two semiconductor wafers, and corresponding arrangement
DE112004002626T Ceased DE112004002626D2 (en) 2003-10-29 2004-10-29 Solid insulating and electrically conductive connection of processed semiconductor wafers

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE112004002626T Ceased DE112004002626D2 (en) 2003-10-29 2004-10-29 Solid insulating and electrically conductive connection of processed semiconductor wafers

Country Status (7)

Country Link
US (1) US8129255B2 (en)
EP (1) EP1678074A1 (en)
JP (1) JP2007510295A (en)
CN (1) CN1874956A (en)
CA (1) CA2543736A1 (en)
DE (2) DE10350460B4 (en)
WO (1) WO2005042401A1 (en)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7768360B2 (en) * 2002-10-15 2010-08-03 Marvell World Trade Ltd. Crystal oscillator emulator
US7760039B2 (en) * 2002-10-15 2010-07-20 Marvell World Trade Ltd. Crystal oscillator emulator
US7791424B2 (en) * 2002-10-15 2010-09-07 Marvell World Trade Ltd. Crystal oscillator emulator
US20060113639A1 (en) * 2002-10-15 2006-06-01 Sehat Sutardja Integrated circuit including silicon wafer with annealed glass paste
US20060267194A1 (en) 2002-10-15 2006-11-30 Sehat Sutardja Integrated circuit package with air gap
DE102006040115A1 (en) * 2006-08-26 2008-03-20 X-Fab Semiconductor Foundries Ag Method and arrangement for the hermetically sealed vertical electrical through-connection of cover plates of microsystem technology
US8138062B2 (en) * 2009-12-15 2012-03-20 Freescale Semiconductor, Inc. Electrical coupling of wafer structures
EP3101805B1 (en) * 2015-06-01 2019-04-03 Aros Electronics AB Dc bus ripple reduction

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3837300A1 (en) * 1988-11-03 1990-05-23 Messerschmitt Boelkow Blohm Method for producing microelectronic circuits and hybrids
DE4006108A1 (en) * 1990-02-27 1991-08-29 Bosch Gmbh Robert METHOD FOR BUILDING MICROMECHANICAL COMPONENTS IN THICK LAYER TECHNOLOGY
DE19616014A1 (en) * 1996-04-23 1997-10-30 Bosch Gmbh Robert Method for producing semiconductor components having micromechanical structures
DE10141753A1 (en) * 2001-08-29 2003-03-20 Orga Kartensysteme Gmbh Method for installing electronic component on support structure, involves using face-down technology

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5094969A (en) * 1989-09-14 1992-03-10 Litton Systems, Inc. Method for making a stackable multilayer substrate for mounting integrated circuits
US5164328A (en) 1990-06-25 1992-11-17 Motorola, Inc. Method of bump bonding and sealing an accelerometer chip onto an integrated circuit chip
US5545912A (en) * 1994-10-27 1996-08-13 Motorola, Inc. Electronic device enclosure including a conductive cap and substrate
JP3514349B2 (en) 1996-02-13 2004-03-31 株式会社日立国際電気 Micro package structure
DE69807976T2 (en) 1997-05-09 2003-06-05 Jsr Corp Composition of a glass paste
DE69736630D1 (en) * 1997-06-19 2006-10-19 St Microelectronics Srl Hermetically sealed sensor with movable microstructure
GB9713831D0 (en) 1997-06-30 1997-09-03 Fry Metals Inc Sealing glass paste for cathode ray tubes
US5955771A (en) * 1997-11-12 1999-09-21 Kulite Semiconductor Products, Inc. Sensors for use in high vibrational applications and methods for fabricating same
US6020646A (en) * 1997-12-05 2000-02-01 The Charles Stark Draper Laboratory, Inc. Intergrated circuit die assembly
JP3689598B2 (en) 1998-09-21 2005-08-31 キヤノン株式会社 Spacer manufacturing method and image forming apparatus manufacturing method using the spacer
JP2000114409A (en) 1998-10-07 2000-04-21 Kyocera Corp Container for housing electronic parts
US6016121A (en) * 1998-10-09 2000-01-18 Rockwell Collins, Inc. Multiple frequency GPS receive operation using single frequency sequencing
CN100380559C (en) * 1999-05-28 2008-04-09 松下电器产业株式会社 Production method for plasma display panel excellent in luminous characteristics
EP1126517B1 (en) * 2000-02-09 2007-01-17 Interuniversitair Micro-Elektronica Centrum Method for flip-chip assembly of semiconductor devices using adhesives
US20020086456A1 (en) 2000-12-19 2002-07-04 Cunningham Shawn Jay Bulk micromachining process for fabricating an optical MEMS device with integrated optical aperture
US6975016B2 (en) * 2002-02-06 2005-12-13 Intel Corporation Wafer bonding using a flexible bladder press and thinned wafers for three-dimensional (3D) wafer-to-wafer vertical stack integration, and application thereof
US6498057B1 (en) * 2002-03-07 2002-12-24 International Business Machines Corporation Method for implementing SOI transistor source connections using buried dual rail distribution
US20030190936A1 (en) * 2002-03-12 2003-10-09 Chen-Chao Fan Charge socket for hands-free cellular phone in vehicle

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3837300A1 (en) * 1988-11-03 1990-05-23 Messerschmitt Boelkow Blohm Method for producing microelectronic circuits and hybrids
DE4006108A1 (en) * 1990-02-27 1991-08-29 Bosch Gmbh Robert METHOD FOR BUILDING MICROMECHANICAL COMPONENTS IN THICK LAYER TECHNOLOGY
DE19616014A1 (en) * 1996-04-23 1997-10-30 Bosch Gmbh Robert Method for producing semiconductor components having micromechanical structures
DE10141753A1 (en) * 2001-08-29 2003-03-20 Orga Kartensysteme Gmbh Method for installing electronic component on support structure, involves using face-down technology

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Kadar et al.: "Aluminium press-on contacts for glass to silicon anodic bonding" in Sensors and Actuators A, 1996, Vol. 52, S. 151-155 *

Also Published As

Publication number Publication date
WO2005042401A1 (en) 2005-05-12
US20080029878A1 (en) 2008-02-07
US8129255B2 (en) 2012-03-06
DE112004002626D2 (en) 2006-09-21
EP1678074A1 (en) 2006-07-12
CN1874956A (en) 2006-12-06
CA2543736A1 (en) 2005-05-12
JP2007510295A (en) 2007-04-19
DE10350460A1 (en) 2005-06-30

Similar Documents

Publication Publication Date Title
EP2170763B1 (en) Method for the production of a component, and component
DE60032199T2 (en) Wafer-level packaging using a micro-cap with vias
DE102005015584B4 (en) Method for producing a micromechanical component
EP0623824B1 (en) Micro-machined accelerometer and method of its manufacture
DE102012206875B4 (en) Method for producing a hybrid integrated component and a corresponding hybrid integrated component
DE102007050865A1 (en) Functional component e.g. high frequency sensor, for use in micro electromechanical system, has reaction product layer produced on boundary layer when metal layer and substrate are connected together by anodic connection
EP1778582A1 (en) Micromechanical component with a number of chambers and production method
DE102010029504B4 (en) Device with a via and method for its production
DE102012206732A1 (en) Method for producing a hybrid integrated component
DE102013222733A1 (en) Micromechanical sensor device
WO2008025725A1 (en) Hermetic sealing and electrical contacting of a microelectromechanical structure, and microsystem (mems) produced therewith
DE10350460B4 (en) Method for producing semiconductor devices having micromechanical and / or microelectronic structures, which result from the fixed connection of at least two semiconductor wafers, and corresponding arrangement
DE102014202808A1 (en) Method for eutectic bonding of two carrier devices
WO2010139499A2 (en) Micromechanical component and method for producing a micromechanical component
DE102008042382A1 (en) Contact arrangement for producing a spaced, electrically conductive connection between microstructured components
DE10324421B4 (en) Semiconductor device with Metallisierungsfläche and method for producing the same
DE10035564B4 (en) Micromechanical housing
WO1991013470A1 (en) Process for assembling micro-mechanical components by means of a thick-film technique
DE10331322A1 (en) Electronic component and method of manufacture
DE102018125378B3 (en) Anodic bonding of a glass substrate with contact bushings to a silicon substrate
DE10257097B4 (en) Method for producing microelectromechanical systems (MEMS) by means of silicon high-temperature fusion bonding
DE10231730A1 (en) Microstructure component and method for its production
DE10129821C2 (en) Method for Passivating Anodic Bonding Regions Arranged Over Electroactive Structures of Microelectromechanical Systems (Microelectromechnical System: MEMS)
DE102007060785B4 (en) Method for producing a (multi) component based on ultra-planar metal structures
DE102009046081B4 (en) Eutectic bonding of thin chips on a carrier substrate

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee