DE10345522A1 - Speicherbauelement als ROM - Google Patents
Speicherbauelement als ROM Download PDFInfo
- Publication number
- DE10345522A1 DE10345522A1 DE10345522A DE10345522A DE10345522A1 DE 10345522 A1 DE10345522 A1 DE 10345522A1 DE 10345522 A DE10345522 A DE 10345522A DE 10345522 A DE10345522 A DE 10345522A DE 10345522 A1 DE10345522 A1 DE 10345522A1
- Authority
- DE
- Germany
- Prior art keywords
- electrically conductive
- word
- memory cells
- lines
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
- 239000002070 nanowire Substances 0.000 title claims description 29
- 229910052710 silicon Inorganic materials 0.000 claims description 14
- 239000010703 silicon Substances 0.000 claims description 14
- 230000007704 transition Effects 0.000 claims description 6
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 5
- 239000002041 carbon nanotube Substances 0.000 claims description 5
- 229910021393 carbon nanotube Inorganic materials 0.000 claims description 5
- 230000005540 biological transmission Effects 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 13
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 9
- 239000010931 gold Substances 0.000 description 9
- 229910052737 gold Inorganic materials 0.000 description 9
- 239000000463 material Substances 0.000 description 7
- 239000004020 conductor Substances 0.000 description 3
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 150000002343 gold Chemical class 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910000077 silane Inorganic materials 0.000 description 2
- SZUVGFMDDVSKSI-WIFOCOSTSA-N (1s,2s,3s,5r)-1-(carboxymethyl)-3,5-bis[(4-phenoxyphenyl)methyl-propylcarbamoyl]cyclopentane-1,2-dicarboxylic acid Chemical compound O=C([C@@H]1[C@@H]([C@](CC(O)=O)([C@H](C(=O)N(CCC)CC=2C=CC(OC=3C=CC=CC=3)=CC=2)C1)C(O)=O)C(O)=O)N(CCC)CC(C=C1)=CC=C1OC1=CC=CC=C1 SZUVGFMDDVSKSI-WIFOCOSTSA-N 0.000 description 1
- 229910004613 CdTe Inorganic materials 0.000 description 1
- 229940126062 Compound A Drugs 0.000 description 1
- 229910002601 GaN Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- NLDMNSXOCDLTTB-UHFFFAOYSA-N Heterophylliin A Natural products O1C2COC(=O)C3=CC(O)=C(O)C(O)=C3C3=C(O)C(O)=C(O)C=C3C(=O)OC2C(OC(=O)C=2C=C(O)C(O)=C(O)C=2)C(O)C1OC(=O)C1=CC(O)=C(O)C(O)=C1 NLDMNSXOCDLTTB-UHFFFAOYSA-N 0.000 description 1
- 229910052980 cadmium sulfide Inorganic materials 0.000 description 1
- 229940126543 compound 14 Drugs 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- XLOMVQKBTHCTTD-UHFFFAOYSA-N zinc oxide Inorganic materials [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5692—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency read-only digital stores using storage elements with more than two stable states
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/02—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change
- G11C13/025—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change using fullerenes, e.g. C60, or nanotubes, e.g. carbon or silicon nanotubes
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/08—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements
- G11C17/10—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements in which contents are determined during manufacturing by a predetermined arrangement of coupling elements, e.g. mask-programmable ROM
- G11C17/12—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements in which contents are determined during manufacturing by a predetermined arrangement of coupling elements, e.g. mask-programmable ROM using field-effect devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B20/00—Read-only memory [ROM] devices
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
Abstract
In den Speicherzellen befinden sich Nanowires (11, 12, 13, 14), die elektrisch leitend oder mit einem PN-Übergang ausgebildet sind. Die PN-Übergänge besitzen unterschiedliche Stromdurchflussrichtungen, so dass durch Anlegen elektrischer Spannungen entgegengesetzter Polungen zwischen den Wortleitungen (2) und den Bitleitungen (1) pro Speicherzelle zwei gespeicherte Bits ausgelesen werden können.
Description
- Bei einem ROM-Speicherbauelement (Read-Only Memory) sind Speicherzellen vorhanden, die fest programmiert sind und durch Adressierung über Wortleitungen und Bitleitungen ausgelesen werden. Die Wortleitungen und die Bitleitungen sind jeweils parallel zueinander angeordnet; eine Wortleitung und eine Bitleitung kreuzen sich jeweils bei einer Speicherzelle. Zum Auslesen des Informationsinhalts der Speicherzellen ist eine Ansteuerschaltung vorhanden. Eine gespeicherte logische Eins kann sich z. B. von einer gespeicherten logischen Null dadurch unterscheiden, dass in der betreffenden Speicherzelle ein PN-Übergang, d. h. eine Diode, vorhanden ist, die bei geeigneter Polung einer an die betreffende Wortleitung und Bitleitung angelegten elektrischen Spannung einen Stromfluss zwischen den Leitungen ermöglicht. Die Auswahl der Wortleitungen und Bitleitungen geschieht in der Regel über Ansteuertransistoren der Ansteuerschaltung.
- Seit einiger Zeit werden im Bereich der Halbleitertechnologie Materialstrukturen im Nanometer-Bereich als so genannte Carbon-Nanotubes (CNT) oder Silizium-Nanowires hergestellt. Mit derartigen Materialstrukturen lassen sich bei geeigneter Anordnung Bauelemente äußerst geringer Dimension herstellen. Nanowires sind halbleitende dünne Leiterfäden, die aus einem Material aus einer Vielzahl von Materialklassen, wie z. B. Si, Ge, GaAs, GaN, CdS, CdTe, ZnO usw., gewachsen werden können. Zum Beispiel können mit Hilfe von Silizid bildenden Metallen mit siliziumhaltigen Gasen dünne Si-Nanowires mit Durchmessern von ca. 1 nm bis 400 nm bei Temperaturen von typisch 400° C gewachsen werden. Si-Nanowires können n-leitend und p-leitend dotiert und mit PN-Übergängen versehen werden. Die Nanowires können als vertikale elektrisch leitende Verbindung zwischen Verdrahtungsebenen eingesetzt werden.
- Si-Nanowires werden zum Beispiel in der folgenden Weise hergestellt. In einer dielektrischen Schicht, insbesondere einem Zwischenmetalldielektrikum zwischen Verdrahtungsebenen eines Chips, z. B. aus Siliziumdioxid, werden dünne Kontaktlöcher hergestellt, die einen typischen Durchmesser der herzustellenden Nanowires von 1 nm bis 400 nm aufweisen. Auf den Boden der Kontaktlöcher wird Gold abgeschieden in einer Dicke von ca. 0,2 nm bis 20 nm. Wahlweise können auch Gold-Cluster von geeignter Grösse (z. B. Au-30-Cluster bis Au-3000-Cluster) am Boden der Löcher abgeschieden werden. Unter einer geeigneten siliziumhaltigen Atmosphäre, z. B. mit Silan, wird Silizium in das Gold eingebracht. Aus dem Gold wird das Silizium ausgeschieden und in der Form eines dünnen Siliziumfadens innerhalb des Kontaktloches aufgewachsen, wobei das abgeschiedene Gold angehoben wird und gewissermaßen auf der Oberfläche des Nanowires aufschwimmt. Auf diese Weise kann das gesamte Kontaktloch mit einem dünnen Siliziumfaden aufgefüllt werden. Das Gold befindet sich anschließend als kleine Partikel auf der Oberseite. Durch Zusatz von Dotierstoffatomen kann der Nanowire ganz oder nur abschnittsweise n-leitend oder p-leitend dotiert werden. (US 2003/0089899 A1)
- Aufgabe der vorliegenden Erfindung ist es, eine weitere Möglichkeit anzugeben, wie flächensparend eine möglichst große Anzahl Bits in einem ROM-Baustein gespeichert werden kann.
- Diese Aufgabe wird mit dem Speicherbauelement mit den Merkmalen des Anspruchs 1 gelöst. Ausgestaltungen ergeben sich aus den abhängigen Ansprüchen.
- Bei dem Speicherbauelement enthält zumindest ein Anteil der Speicherzellen jeweils eine bezüglich des Bauelementes vertikale Verbindungsstruktur als elektrisch leitende Verbindung zwischen der zugehörigen Bitleitung und der zugehörigen Wortleitung. Die elektrisch leitende Verbindung ist ein dotiertes Halbleitermaterial, insbesondere Silizium, und kann in beiden Richtungen leitend oder mit einem PN-Übergang ausgebildet sein. Sie besitzt vorzugsweise eine Struktur eines Nanowires oder eines CNT. Je nach dem vorgesehenen Programmierungszustand kann die elektrisch leitende Verbindung in der betreffenden Speicherzelle fehlen. Da eine vorhandene elektrisch leitende Verbindung in beiden Richtungen elektrisch leitend oder mit einem PN-Übergang ausgebildet sein kann, lassen sich jeweils vier Fälle unterscheiden.
- 1. Es ist keine Verbindung vorhanden. Die Speicherzelle leitet unabhängig von der Polung einer zwischen der zugehörigen Wortleitung und der zugehörigen Bitleitung angelegten elektrischen Potentialdifferenz nicht.
- 2. In der Speicherzelle befindet sich eine in beiden Richtungen elektrisch leitende Verbindung: Die Speicherzelle leitet bei Anliegen einer elektrischen Potentialdifferenz zwischen der zugehörigen Wortleitung und der zugehörigen Bitleitung, unabhängig von der Polung dieser Potentialdifferenz.
- 3. In der Speicherzelle befindet sich eine Verbindung mit einem PN-Übergang, dessen Durchlassrichtung für einen Strom in technischer Flussrichtung von Plus nach Minus von der zugehörigen Wortleitung zu der zugehörigen Bitleitung führt.
- 4. In der Speicherzelle befindet sich eine Verbindung mit einem PN-Übergang, dessen Durchlassrichtung für einen Strom in technischer Flussrichtung von Plus nach Minus von der zugehörigen Bitleitung zu der zugehörigen Wortleitung führt.
- Wenn die beim Auslesen des Speicherzellenfeldes zwischen einer Wortleitung und einer Bitleitung angelegte Potentialdifferenz stets so gepolt ist, dass an der Wortleitung das positivere elektrische Potential anliegt, leiten nur die Speicherzellen, die eine in beiden Richtungen leitende Verbindung oder eine Verbindung mit einem PN-Übergang von der Wortleitung zu der Bitleitung enthalten. Für diese Polung der elektrischen Potentialdifferenz erscheint das Speicherzellenfeld daher als ein ROM mit abgespeicherten logischen Einsen in jeder Speicherzelle, die eine in beiden Richtungen elektrisch leitende Verbindung enthält oder eine Verbindung, die einen p-leitend dotierten Bereich angrenzend an die Wortleitung und einen n-leitend dotierten Bereich angrenzend an die Bitleitung aufweist. Alle übrigen Speicherzellen, d. h. diejenigen ohne Verbindung und diejenigen mit einer Verbindung mit einem entgegengesetzt gerichteten PN-Übergang, erscheinen mit einer einprogrammierten logischen Null.
- Wenn die zum Auslesen des Speicherzellenfeldes angelegte elektrische Potentialdifferenz umgepolt wird, erscheint in allen Speicherzellen mit einem PN-Übergang von der Wortleitung zu der Bitleitung eine einprogrammierte logische Null. Die entgegengesetzt gerichteten PN-Übergänge ermöglichen jetzt einen Stromfluss, so dass dort eine einprogrammierte logische Eins erscheint.
- Das Speicherzellenfeld mit den beschriebenen elektrischen Verbindungen, insbesondere Nanowires oder Carbon-Nanotubes, bildet auf diese Weise je nach der Polung der zum Auslesen angelegten elektrischen Potentialdifferenz zwei voneinander unterscheidbare ROMs, da jede Speicherzelle zwei Bit Informationen enthält. Wenn beide Bits einer logischen Null entsprechen sollen, entfällt die Verbindung der Speicherzelle. Wenn beide Bits einer logischen Eins entsprechen sollen, ist eine in beiden Richtungen elektrisch leitende Verbindung ausgebildet. Wenn statt dessen eine elektrisch leitende Verbindung mit einem PN-Übergang ausgebildet ist, ist je nach der Orientierung der Stromdurchflussrichtung das eine oder andere Bit mit einer logischen Null bzw. logischen Eins programmiert.
- Es folgt eine genauere Beschreibung von Beispielen des Speicherbauelementes anhand der beigefügten Figuren.
- Die
1 zeigt einen Ausschnitt aus dem Bauelement im Querschnitt. - Die
2 zeigt eine schematische Schaltung des Speichers im Ausschnitt. - In der
1 ist ein Ausschnitt aus dem ROM im Querschnitt dargestellt. Die Bitleitungen1 verlaufen senkrecht zur Zeichenebene und erscheinen quer zu ihrer Längsrichtung geschnitten. Auf der Oberseite ist eine der Wortleitungen2 eingezeichnet, die in der Zeichenebene verläuft und in ihrer Längsrichtung geschnitten ist. In diesem Ausführungsbeispiel sind die elektrisch leitenden Verbindungen in einer zwischen den unterhalb angeordneten Bitleitungen und den oberhalb angeordneten Wortleitungen vorhandenen Dielektrikumschicht3 , z. B. aus Oxid, ausgebildet. In der folgenden Beschreibung wird als Beispiel angenommen, dass die elektrisch leitenden Verbindungen durch Nanowires gebildet sind. - In dem in der
1 dargestellten Beispiel ist links ein Nanowire11 eingezeichnet, der in seinem oberen Teil an die Wortleitung2 angrenzend einen p-leitend dotierten Bereich und in seinem unteren Anteil an die betreffende Bitleitung angrenzend einen n-leitend dotierten Bereich aufweist; diese Bereiche bilden etwa in der Mitte des Nanowires einen PN-Übergang. Dieser Nanowire11 ist daher elektrisch leitend, wenn an die Wortleitung ein gegenüber der Bitleitung positives elektrisches Potential angelegt wird. - Der daneben eingezeichnete Nanowire
12 besitzt ebenfalls einen PN-Übergang, dessen Stromdurchlassrichtung aber entgegengesetzt zu der Stromdurchlassrichtung des PN-Übergangs des linken Nanowires11 orientiert ist. Der mittlere Nanowire13 ist durchgehend n-leitend dotiert, während der darauf folgende Nanowire14 durchgehend p-leitend dotiert ist. Die somit in beiden Richtungen elektrisch leitenden Nanowires13 ,14 können für ein beliebiges Vorzeichen der Leitfähigkeit dotiert sein. - In der ganz rechts eingezeichneten Speicherzelle befindet sich statt eines Nanowires in dem entsprechenden Bereich
10 nur das Material der Dielektrikumschicht3 , so dass hier keine leitende Verbindung zwischen der betreffenden Bitleitung und der betreffenden Wortleitung vorhanden ist. - Wenn an der Wortleitung
2 ein gegenüber der ausgewählten Bitleitung positives elektrisches Potential anliegt, sind daher in dem Beispiel der1 die Nanowires11 ,13 beziehungsweise14 elektrisch leitend. Wenn das elektrische Potential an der Wortleitung2 gegenüber der ausgewählten Bitleitung negativ ist, sind die Nanowires12 ,13 beziehungsweise 14 elektrisch leitend. Die eingezeichneten Speicherzellen liefern daher beim Auslesen von links nach rechts im ersten Fall eine logische Eins, eine logische Null, eine logische Eins, eine logische Eins und eine logische Null; im zweiten Fall liefern sie von links nach rechts eine logische Null, eine logische Eins, eine logische Eins, eine logische Eins und eine logische Null. - In der
2 ist in einem Ausschnitt ein vereinfachtes Schaltungsschema des Speicherbauelements dargestellt. Die Wortleitungen WLn, WLn+1, WLn+2, WLn+3, WLn+4 sind zeilenweise angeordnet. Die Bitleitungen BLm, BLm+1, BLm+2, BLm+3, BLm+4 sind quer dazu spaltenweise angeordnet. An den Kreuzungspunkten5 befinden sich Nanowires zwischen der Bitleitung und der Wortleitung, die allerdings je nach der vorgesehenen Programmierung bei einem Anteil der Speicherzellen weggelassen sind. Bei dem links als Beispiel eingezeichneten Schaltungsschema der Ansteuerschaltung sind zur Adressierung der Speicherzellen Auswahltransistoren6 vorhanden. Mittels einer Steuerung der Gate-Anschlüsse A können die Wortleitungen mit einem hohen elektrischen Potential HI und durch Steuerung der Gate-Anschlüsse B mit einem niedrigen elektrischen Potential LO verbunden werden. Die elektrischen Potentiale HI und LO liegen über bzw. unter dem an die ausgewählte Bitleitung angelegten elektrischen Potential. Auf diese Weise wird jeweils eine Durchflussrichtung (technische Stromflussrichtung von Plus nach Minus) von Wortleitung zu Bitleitung bzw. von Bitleitung zu Wortleitung gewählt. Dementsprechend kann aus jeder Speicherzelle jeweils eines der beiden gespeicherten Bits ausgelesen werden. - Die Bitleitungen und Wortleitungen können aus einem beliebigen elektrisch leitfähigen Material, gegebenenfalls auch mehrlagig, ausgebildet sein. Die Bitleitungen können zum Beispiel durch eine entsprechend strukturierte Metallisierungsebene oder durch Polysiliziumstreifen gebildet sein. Die Bitleitungen sind z. B. in einer weiteren Dielektrikumschicht
4 eingebettet. Die Wortleitungen2 können zum Beispiel Leiterbahnen einer weiteren Metallisierungsebene oder Polysiliziumstreifen sein. - Zur Herstellung der elektrisch leitenden Verbindungen werden die betreffenden Stellen über den Bitleitungen mittels einer Maske definiert, vorzugsweise nachdem die Dielektrikumschicht
3 aufgebracht wurde. Zur Herstellung von Si-Nanowires zum Beispiel werden in der Dielektrikumschicht3 an den betreffenden Stellen vertikale Kontaktlöcher von typisch 1 nm bis 400 nm Durchmesser hergestellt. Auf den Boden der Kontaktlöcher wird Gold in einer Dicke von typisch ca. 0,2 nm bis 20 nm abgeschieden. Wahlweise können auch Gold-Cluster von geeignter Grösse (z. B. Au-30-Cluster bis Au-3000-Cluster) am Boden der Löcher abgeschieden werden. Dann wird Silizium unter einer geeigneten siliziumhaltigen Atmosphäre, z. B. mit Silan, in das Gold eingebracht. Aus dem Gold wird das Silizium ausgeschieden und in der Form eines dünnen Siliziumfadens innerhalb des Kontaktloches aufgewachsen, wobei das Gold angehoben wird und gewissermaßen auf der Oberfläche des Nanowires aufschwimmt. Auf diese Weise wird das gesamte Kontaktloch mit einem dünnen Siliziumfaden bis zur Oberfläche der Dielektrikumschicht3 aufgefüllt. Oberseitig werden die Nanowires mit dem Material der Wortleitungen kontaktiert. -
- 1
- Bitleitung
- 2
- Wortleitung
- 3
- Dielektrikumschicht
- 4
- weitere Dielektrikumschicht
- 5
- Kreuzungspunkt
- 6
- Ansteuertransistor
- 10
- einer Speicherzelle entsprechender Bereich
- 11
- elektrisch leitende Verbindung mit PN-Übergang
- 12
- elektrisch leitende Verbindung mit NP-Übergang
- 13
- n-leitend dotierte Verbindung
- 14
- p-leitend dotierte Verbindung
- A
- Gate-Anschluss
- B
- Gate-Anschluss
- BL
- Bitleitung
- WL
- Wortleitung
- HI
- hohes elektrisches Potential
- LO
- niedriges elektrisches Potential
- n
- n-leitender Bereich
- p
- p-leitender Bereich
Claims (6)
- Speicherbauelement als ROM, bei dem Speicherzellen vorhanden sind, die sich je nach Programmierung dadurch unterscheiden, ob ein PN-Übergang in der Speicherzelle vorhanden ist oder nicht, Wortleitungen (
2 ; WL) und Bitleitungen (1 ; BL) vorhanden sind, die für eine Ansteuerung der Speicherzellen vorgesehen sind, wobei an einem Kreuzungspunkt (5 ) einer Wortleitung mit einer Bitleitung jeweils eine Speicherzelle angeordnet ist und eine Ansteuerschaltung vorhanden ist, dadurch gekennzeichnet, dass zumindest ein Anteil der Speicherzellen jeweils durch eine zwischen einer jeweiligen zugehörigen Wortleitung (WL) und einer jeweiligen zugehörigen Bitleitung (BL) angeordnete elektrisch leitende Verbindung (11 ,12 ,13 ,14 ) gebildet ist, ein Anteil der elektrisch leitenden Verbindungen (13 ,14 ) in beiden Richtungen elektrisch leitend und weitere Anteile der elektrisch leitenden Verbindungen (11 ,12 ) mit PN-Übergängen mit jeweils einer von zwei möglichen Stromdurchlassrichtungen zwischen der betreffenden Wortleitung und der betreffenden Bitleitung ausgebildet sind und die Ansteuerschaltung dafür vorgesehen ist, alternativ elektrische Spannungen entgegengesetzter Polungen zwischen die Wortleitungen und die Bitleitungen anzulegen. - Speicherbauelement nach Anspruch 1, bei dem die Ansteuerschaltung so ausgebildet ist, dass die Wortleitungen (WL) jeweils über Auswahltransistoren (
6 ) alternativ an eines von zwei unterschiedlichen elektrischen Potentialen (HI, LO) angeschlossen werden können. - Speicherbauelement nach Anspruch 1 oder 2, bei dem die elektrisch leitenden Verbindungen (
11 ,12 ,13 ,14 ) in einer Dielektrikumschicht (3 ) ausgebildet sind und die Bitleitungen (1 ) unterhalb der Dielektrikumschicht (3 ) und die Wortleitungen (2 ) oberhalb der Dielektrikumschicht (3 ) angeordnet sind. - Speicherbauelement nach einem der Ansprüche 1 bis 3, bei dem die elektrisch leitenden Verbindungen (
11 ,12 ,13 ,14 ) durch Nanowires gebildet sind. - Speicherbauelement nach einem der Ansprüche 1 bis 3, bei dem die elektrisch leitenden Verbindungen (
11 ,12 ,13 ,14 ) durch Carbon-Nanotubes gebildet sind. - Speicherbauelement nach einem der Ansprüche 1 bis 3, bei dem die elektrisch leitenden Verbindungen (
11 ,12 ,13 ,14 ) durch dotiertes Silizium gebildet sind.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE10345522A DE10345522A1 (de) | 2003-09-30 | 2003-09-30 | Speicherbauelement als ROM |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE10345522A DE10345522A1 (de) | 2003-09-30 | 2003-09-30 | Speicherbauelement als ROM |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE10345522A1 true DE10345522A1 (de) | 2004-11-25 |
Family
ID=33395115
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE10345522A Ceased DE10345522A1 (de) | 2003-09-30 | 2003-09-30 | Speicherbauelement als ROM |
Country Status (1)
| Country | Link |
|---|---|
| DE (1) | DE10345522A1 (de) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4646266A (en) * | 1984-09-28 | 1987-02-24 | Energy Conversion Devices, Inc. | Programmable semiconductor structures and methods for using the same |
| US5514611A (en) * | 1992-10-07 | 1996-05-07 | Samsung Electronics Co., Ltd. | Method of manufacturing a semiconductor memory device having a read-only memory cell |
| US20030086284A1 (en) * | 2001-11-05 | 2003-05-08 | Matrix Semiconductor, Inc. | Three-dimensional, mask-programmed read only memory |
| US20030089899A1 (en) * | 2000-08-22 | 2003-05-15 | Lieber Charles M. | Nanoscale wires and related devices |
| US6593166B1 (en) * | 1998-03-24 | 2003-07-15 | Silverbrook Research Pty Ltd | Method for construction of nanotube matrix material |
-
2003
- 2003-09-30 DE DE10345522A patent/DE10345522A1/de not_active Ceased
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4646266A (en) * | 1984-09-28 | 1987-02-24 | Energy Conversion Devices, Inc. | Programmable semiconductor structures and methods for using the same |
| US5514611A (en) * | 1992-10-07 | 1996-05-07 | Samsung Electronics Co., Ltd. | Method of manufacturing a semiconductor memory device having a read-only memory cell |
| US6593166B1 (en) * | 1998-03-24 | 2003-07-15 | Silverbrook Research Pty Ltd | Method for construction of nanotube matrix material |
| US20030089899A1 (en) * | 2000-08-22 | 2003-05-15 | Lieber Charles M. | Nanoscale wires and related devices |
| US20030086284A1 (en) * | 2001-11-05 | 2003-05-08 | Matrix Semiconductor, Inc. | Three-dimensional, mask-programmed read only memory |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE10335813B4 (de) | IC-Chip mit Nanowires | |
| EP0103043B1 (de) | CMOS-Speicherzelle mit potentialmässig schwebendem Speichergate | |
| DE102004020575B3 (de) | Halbleiterspeicherbauelement in Cross-Point-Architektur | |
| DE112012003382B4 (de) | Mikroelektronische Einheit, Zellstruktur mit mikroelektronischer Einheit, Speicheranordnung und Verfahren zum Betrieb einer Anordnung | |
| DE69734050T2 (de) | Beschreibbares festwertspeicherbauelement und das herstellungsverfahren für solch ein bauelement | |
| DE10250830B4 (de) | Verfahren zum Herstellung eines Schaltkreis-Arrays | |
| DE102005035152B4 (de) | Mram | |
| DE112011100438B4 (de) | Invertereinheit und Verfahren | |
| DE2632036C2 (de) | Integrierte Speicherschaltung mit Feldeffekttransistoren | |
| DE3427423C2 (de) | Integrierter Halbleiterspeicher | |
| DE112011102804T5 (de) | Verbesserte Schaltvorrichtung mit geschichteter Vorrichtungsstruktur | |
| DE3203516A1 (de) | Nicht fluechtige, elektrisch umprogrammierbare floating-gate-speicheranordnung | |
| DE19832795B4 (de) | Statische Zelle eines Speichers für wahlfreien Zugriff mit optimiertem Seitenverhältnis und Halbleiterspeichervorrichtung, die mindestens eine Speicherzelle umfasst | |
| DE19842883A1 (de) | Elektrisch programmierbare, nichtflüchtige Speicherzellenanordnung | |
| DE69233082T2 (de) | Statische Direktzugriffsspeicheranordnung | |
| DE10034868C2 (de) | MRAM-Speicherzelle | |
| DE4205044A1 (de) | Masken-rom mit tunnelstromerfassung zum speichern von daten und herstellungsverfahren dafuer | |
| DE60218945T2 (de) | Speicheranordnung mit Dünnfilmtransistoren | |
| DE2850864C2 (de) | Halbleiteranordnung mit einem Festwertspeicher und Verfahren zur Herstellung einer derartigen Halbleiteranordnung | |
| EP0664569B1 (de) | Mikroelektronisches Bauelement | |
| DE10345522A1 (de) | Speicherbauelement als ROM | |
| DE2540350B2 (de) | Halbleiterschaltung mit einer Matrix aus Isolierschicht-Feldeffekttransistoren | |
| DE2842334A1 (de) | Halbleiteranordnung | |
| DE102014100707B4 (de) | Speichervorrichtung, integrierte Schaltung und Verfahren zum Herstellen einer integrierten Schaltung mit einem Leistungstransistor und einer Speichervorrichtung | |
| DE1262348B (de) | In integrierter Schaltung ausgebildeter Informationsspeicher mit Vierschichtdioden und Verfahren zu seiner Herstellung |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OAV | Publication of unexamined application with consent of applicant | ||
| OP8 | Request for examination as to paragraph 44 patent law | ||
| 8131 | Rejection |