DE10345470A1 - Kontakt- und Schaltungsstruktur für Halbleiterwafer in der Chipfertigung - Google Patents
Kontakt- und Schaltungsstruktur für Halbleiterwafer in der Chipfertigung Download PDFInfo
- Publication number
- DE10345470A1 DE10345470A1 DE2003145470 DE10345470A DE10345470A1 DE 10345470 A1 DE10345470 A1 DE 10345470A1 DE 2003145470 DE2003145470 DE 2003145470 DE 10345470 A DE10345470 A DE 10345470A DE 10345470 A1 DE10345470 A1 DE 10345470A1
- Authority
- DE
- Germany
- Prior art keywords
- circuit
- test
- test contact
- contact
- contact surfaces
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
Testkontaktflächen (3) zur Kontaktierung mit Nadelkarten sind zwischen den Halbleiterchips (1) auf dem Sägerahmen des Wafers angeordnet. Eine Multiplexer-Schaltung (5) und Port-Schaltungen in dem Sägerahmen verbinden eine jeweilige Testkontaktfläche (3) im Wechsel mit verschiedenen Anschlüssen einer elektronischen Schaltung des Halbleiterchips (1) und einer für die Kontrolle der Prozessabläufe vorgesehenen Schaltung.
Description
- Halbleiterchips besitzen Anschlusskontaktflächen, die für einen externen Anschluss der in dem Halbleiterchip integrierten Schaltung vorgesehen sind. Diese Anschlusskontaktflächen können z. B. mittels so genannter Bonddrähte mit Anschlusskontakten eines Gehäuses verbunden werden. Eine drahtlose Verbindung der Anschlusskontaktflächen mit den Anschlusskontakten eines Trägers ist mittels der Flip-Chip-Montage möglich. Abgesehen von diesen für die Montage des Halbleiterchips erforderlichen Anschlusskontaktflächen können weitere Kontaktflächen vorgesehen sein, über die Testschaltungen zum Überprüfen der Funktionalität des Halbleiterchips anhand von Testsignalen oder weiteren Steuersignalen noch während der Fertigung angeschlossen werden können. Bei diesen Tests befinden sich die Halbleiterchips noch im Verbund des Halbleiterwafers, aus dem sie gefertigt werden. Zum Anschluss der Testschaltungen werden Nadelkarten aufgesetzt, die mit nadelartigen Anschlusskontakten versehen sind, die während des Tests die Anschlusskontaktflächen oder die speziellen Testkontaktflächen des Halbleiterchips kontaktieren. Da die Nadelkontakte sehr fein sind und zum Zweck einer elektrischen Verbindung ausreichend stark aufgedrückt werden müssen, dürfen unter den betreffenden Kontaktflächen keine aktiven Bauelemente vorhanden sein, die durch die mechanische Beanspruchung von der Oberseite des Bauelementes her unter Umständen zerstört werden. Eine separate Anordnung der aktiven Bauelemente und der Kontaktflächen erfordert jedoch viel Chipfläche. Es werden daher in zunehmendem Maße aktive Bauelemente auch unter den Kontaktflächen angeordnet. Diese Kontaktflächen sind dann allerdings zum Anschluss einer Testschaltung nur bedingt geeignet.
- Aufgabe der vorliegenden Erfindung ist es, anzugeben, wie die zur Chipfertigung erforderliche Waferfläche reduziert werden kann.
- Diese Aufgabe wird mit der Kontakt- und Schaltungsstruktur mit den Merkmalen des Anspruchs 1 gelöst. Ausgestaltungen ergeben sich aus den abhängigen Ansprüchen.
- Bei dieser Kontakt- und Schaltungsstruktur sind Testkontaktflächen auf dem für das Vereinzeln der Halbleiterchips aus dem Wafer vorgesehenen Sägerahmen angeordnet. Es sind elektrisch leitende Verbindungen zwischen diesen Testkontaktflächen und Anschlüssen der für die Halbleiterchips vorgesehenen elektronischen Schaltungen vorhanden. In dem Sägerahmen befinden sich die üblichen Kontrollelemente und Kontrollschaltungen zur Überwachung des Fertigungsprozesses, wie zum Beispiel Alignmentmarken, Schichtdicken-Messstrukturen und elektrisch aktive Schaltungen. Diese Kontrollschaltungen sind z. B. die an sich bekannten PCM-Schaltungen (Process Control Monitor) oder RCM-Schaltungen (Reliability Control Monitor). Auf den Halbleiterchips sind nur noch die für den externen elektrischen Anschluss der elektronischen Schaltung der Halbleiterchips vorgesehenen Anschlusskontaktflächen (bond pads) vorhanden. Zum Testen der Funktion der Halbleiterchips werden die Testkontaktflächen auf dem Sägerahmen verwendet und gegebenenfalls zusätzlich Kontaktflächen auf dem Chip.
- Da die Fläche der Sägerahmen eng begrenzt ist, werden die Testkontaktflächen sowohl zum Anschluss an die zu testende elektronische Schaltung im Chip als auch zum Anschluss an die elektronische Kontrollschaltung im Sägerahmen verwendet. Zu diesem Zweck befindet sich in dem Sägerahmen eine Multiplexer-Schaltung, die eine jeweilige Testkontaktfläche im Wechsel mit verschiedenen Anschlüssen einer elektronischen Schaltung im Chip und der Kontrollschaltung im Sägerahmen verbindet. Vorzugsweise ist jeder Testkontaktfläche eine eigene Port-Schaltung zugeordnet, die mit der Multiplexer-Schaltung gesteuert wird und die betreffende Testkontaktfläche z. B. mit verschiedenen Anschlüssen der zu testenden elektronischen Schaltung auf dem Chip, zum Beispiel den Anschlüssen der Anschlusskontaktflächen oder anderen Eingangs-/Ausgangs-Schnittstellen dieser Schaltung, verbindet. Alternativ wird die Testkontaktfläche mit der Kontrollschaltung oder weiteren Testschaltung im Sägerahmen verbunden. Der Sägerahmen besitzt daher die bisher üblichen schmalen Abmessungen.
- Mit nur einem Aufsetzen der Nadelkarte, um die Testkontaktflächen auf dem Sägerahmen zu kontaktieren, können sowohl die Kontrollschaltung als auch die Funktionalität der Halbleiterchips getestet werden. Das ermöglicht gegebenenfalls auch eine Reduktion der erforderlichen Testzeit. Die Testkontaktflächen können über aktiven und passiven Bauelementen der Kontrollschaltung und der Multiplexerschaltung angeordnet sein. Diese Schaltungskomponenten sind nur zu Testzwecken während der Fertigung erforderlich. Wenn die Test-Pad-Struktur beim Aufsetzen der Nadeln beschädigt wird, wird die Beschädigung der aktiven Strukturen in den meisten Fällen jedoch nicht so gravierend sein, als dass der Test nicht mehr durchgeführt werden könnte. Im Anschluss an den Test werden die Bauelemente dieser Schaltungsteile nicht mehr benötigt. Die Langzeitzuverlässigkeit der elektrischen Schaltung in dem Chip ist jedenfalls nicht beeinträchtigt.
- Da zumindest ein Teil der Testschaltung in dem Sägerahmen angeordnet ist, wird für den Chip weniger Fläche benötigt. Das reduziert die für die Halbleiterchips erforderliche Fläche des Wafers und damit die Kosten erheblich.
- Da nicht auszuschließen ist, dass beim Aufsetzen der Kontaktnadeln auf die Testkontaktflächen Risse auftreten, sind die Testkontaktflächen vorzugsweise zumindest an den an Halbleiterchips angrenzenden Rändern mit speziellen Strukturen versehen, die die Rissbildung begrenzen. Damit wird erreicht, dass die auftretenden Risse oder Sprünge in dem Halbleiterma terial sich nicht bis in den Bereich der Halbleiterchips fortsetzen. Die Halbleiterchips bleiben daher unversehrt. Die Halbleiterchips können ringsum mit zusätzlichen Schutzstrukturen versehen sein, die eine Beschädigung der Chipkanten während des Sägeprozesses verhindern (so genannte Guard-Rings). Die um die Testkontaktflächen angebrachten Strukturen zur Begrenzung der Risse sind vorzugsweise gegenüber der Kontaktfläche erhaben ausgebildet. Es kann sich dabei vorzugsweise um einen Ring oder Rahmen handeln, der die jeweilige Testkontaktfläche vollständig umgibt. Die Testkontaktfläche ist vorzugsweise schalenförmig ausgebildet, so dass ihre Oberfläche in der Mitte etwas tiefer liegt als an den Rändern. Das erleichtert die Kontaktierung durch die Nadeln der Nadelkarte.
- Es folgt eine genauere Beschreibung von Beispielen der Kontakt- und Schaltungsstruktur anhand der beigefügten Figuren.
- Die
1 zeigt im Ausschnitt eine mit den Kontaktflächen versehene Oberseite des Wafers. - Die
2 zeigt eine Ausgestaltung einer Testkontaktfläche im Querschnitt. - Die
3 zeigt ein Schaltungsschema für die unterschiedliche Verschaltung der Testkontaktflächen. - Die
1 zeigt einen Ausschnitt aus einer Oberfläche eines Halbleiterwafers, in dem elektronische Schaltungen hergestellt werden, die für die Halbleiterchips1 vorgesehen sind. Die Halbleiterchips1 sind mit Anschlusskontaktflächen2 versehen, die für einen externen elektrischen Anschluss der integrierten Schaltung vorgesehen sind. Zwischen den Halbleiterchips1 befinden sich die in der1 übertrieben breit eingezeichneten Sägerahmen oder Sägestraßen. Auf dem Sägerahmen sind die Testkontaktflächen3 angeordnet. Diese Testkontaktflächen3 haben vorzugsweise erhaben oder reliefartig ausgebildete rahmenartige Ränder4 , die insbesondere verstärkte Anteile von Guard-Ringen, die die Chips umgeben, umfassen können. Diese an sich bekannten und daher in der1 nicht eingezeichneten Guard-Ringe sind dafür vorgesehen, die Chips gegen das Auftreten von Rissen beim Zersägen des Wafers zu schützen. Die Testkontaktflächen3 sind in dem dargestellten Beispiel rechteckig; sie können aber im Prinzip beliebige Formen aufweisen. Die Größe und Anzahl der Testkontaktflächen3 sind ebenfalls beliebig und nur durch die Fläche des Sägerahmens eingeschränkt. Vorzugsweise liegen die Ränder4 der Testkontaktflächen3 über den Rändern der Halbleiterchips1 . - In den nicht von den Testkontaktflächen
3 bedeckten Bereichen des Sägerahmens sind in dem dargestellten Beispiel Anteile der Multiplexer-Schaltung5 vorhanden. Wenn jeder Testkontaktfläche3 eine Port-Schaltung (pad port circuit) zugeordnet ist, kann diese Port-Schaltung z. B. jeweils unterhalb der Testkontaktfläche angebracht sein. Durch die Port-Schaltung wird dann keine weitere Fläche des Sägerahmens beansprucht. Grundsätzlich kann auch die Multiplexer-Schaltung5 mit Testkontaktflächen3 überdeckt sein. Die in der1 eingezeichnete erste Abmessung d1 gibt in etwa die minimale Breite einer in dem Sägerahmen vorhandenen PCM-Struktur (Process Control Monitor) an. Diese erste Abmessung d1 beträgt typisch etwa 40 μm. Die eingezeichnete zweite Abmessung d2 ist die Breite des Sägerahmens, die typisch mindestens 60 μm beträgt. Die eingezeichnete dritte Abmessung d3 gibt in etwa den Abstand zwischen den dotierten Wannen zueinander benachbarter Halbleiterchips1 an, die zur Ausbildung von aktiven Bauelementen, wie z. B. Transistoren, vorgesehen sind. Diese dritte Abmessung d3 beträgt typisch etwa 80 μm und setzt sich zusammen aus 60 μm der zweiten Abmessung d2 (Breite der Sägestraße) und beidseitig typisch etwa 5 μm Abstand zwischen der dotierten Wanne und dem Rand4 der Testkontaktfläche3 sowie weiteren 5 μm Breite des Randes4 . Diese Ab messungen sind jedoch nur als Beispiele zu verstehen und können je nach Ausgestaltung der Struktur variieren. - Die
2 zeigt die Ausgestaltung einer Testkontaktfläche3 im Querschnitt. Der Rand4 ist in der2 übertrieben breit eingezeichnet. Der durch die beiden vertikalen gestrichelten Linien im zweiten Abstand d2 kenntlich gemachte Bereich stellt den Querschnitt durch den Sägerahmen dar. Links schließt sich ein Chip im Bereich a an und rechts ein weiterer Chip im Bereich b. In den Chipbereichen sind Metallisierungsebenen mit Leiterbahnstrukturen und vertikalen Durchkontaktierungen angedeutet. Diese Metallisierungsebenen sind in Zwischenmetalldielektrikum eingebettet und bilden die von Halbleiterchips an sich bekannten Verdrahtungen. In dem mittleren Bereich des Sägerahmens6 kann eine Port-Schaltung für die Testkontaktfläche3 angeordnet sein. Der als Rahmen erhaben ausgebildete Rand4 kann z. B. durch eine Riss-Blockier-Struktur7 gebildet und so auf dem Halbleiterchip abgestützt sein. Die Riss-Blockier-Struktur7 kann an den Rändern der Chips durch eine gegebenenfalls verstärkte Guard-Ring-Struktur gebildet sein. Der Rand4 kann als Schutzstruktur nach dem Zersägen des Halbleiterwafers zum Vereinzeln der Halbleiterchips am Rand der Halbleiterchips verbleiben. Die Halbleiterchips sind jeweils mit einer Passivierungsschicht9 oberseitig abgedeckt. Diese Passivierungsschichten9 lassen die Testkontaktfläche3 und vorzugsweise auch zumindest Anteile der elektrisch leitfähigen Oberseite der Ränder4 frei. - Die Testkontaktfläche
3 ist über eine vertikale leitende Verbindung8 mit einer Metallisierungsebene verbunden, über die die Verbindung zu den integrierten Schaltungen bzw. der Kontrollschaltung erfolgt. Das ist in der2 nur schematisiert dargestellt. In der2 ist deutlich erkennbar, dass die Testkontaktfläche3 in der Mitte etwas tiefer ist als an den Rändern, so dass sie schalenförmig oder trichterartig ausgebildet ist. Das erleichtert die Kontaktierung mit einer Kontaktnadel. Falls beim Aufsetzen der Kontaktnadel in dem in der2 eingezeichneten Bereich des Sägerahmens6 Risse auftreten, verhindert die Riss-Blockier-Struktur7 , dass sich die Risse bis in die Halbleiterchips in den Bereichen a, b ausbreiten. Die Riss-Blockier-Strukturen7 können z. B. aus Metall ausgebildet sein. In der2 sind sie als rahmenförmig strukturierte und mit vertikalen Verbindungen versehene metallische Leiterbahnen dargestellt. Der Abstand zwischen dem Rand4 und den aktiven Bereichen der Halbleiterchips kann zum Beispiel etwa der Breite des Randes4 entsprechen. - Die
3 zeigt ein Schaltungsschema der Multiplexer-Schaltung. Die Multiplexer-Schaltung, hier als PMC (Pad Multiplexing Circuit) bezeichnet, dient der unterschiedlichen elektrischen Verbindung der Testkontaktflächen3 , was in der3 durch die nach unten zeigenden Pfeile dargestellt ist. Die Multiplexer-Schaltung wird durch die Betriebspotentiale VDD und VSS gespeist; ihr werden außerdem erforderliche Steuersignale C zugeleitet. Bei dem Schaltungsschema der3 ist jeder Testkontaktfläche3 eine Port-Schaltung, hier als PPC (Pad Port Circuit) bezeichnet, zugeordnet. Diese Port-Schaltungen sind mit der Multiplexer-Schaltung verbunden. Sie sind dafür vorgesehen, die Testkontaktfläche3 mit verschiedenen Anschlüssen zu verbinden. Das kann z. B. ein zu einer Anschlusskontaktfläche2 des Halbleiterchips führender Anschluss der integrierten Schaltung sein. Die Verbindung kann aber auch zu anderen Eingangs-/Ausgangs-Schnittstellen I/O der integrierten Schaltung hergestellt werden. Alternativ wird die Testkontaktfläche3 über die Port-Schaltung mit der Kontrollschaltung (PCM/RCM) verbunden. Die Port-Schaltung ist bevorzugt unterhalb des von der Testkontaktfläche eingenommenen Bereiches angeordnet, jedoch nicht unter dem der größten mechanischen Belastung beim Kontaktieren ausgesetzten Zentrum der Testkontaktfläche. -
- 1
- Halbleiterchip
- 2
- Anschlusskontaktfläche
- 3
- Testkontaktfläche
- 4
- Rand
- 5
- Multiplexer-Schaltung
- 6
- Bereich des Sägerahmens
- 7
- Riss-Blockier-Struktur
- 8
- vertikale leitende Verbindung
- 9
- Passivierungsschicht
- d1
- erste Abmessung
- d2
- zweite Abmessung
- d3
- dritte Abmessung
Claims (7)
- Kontakt- und Schaltungsstruktur für Halbleiterwafer in der Chipfertigung, bei der Testkontaktflächen (
3 ) für ein Testen einer für einen jeweiligen Halbleiterchip (1 ) vorgesehenen elektronischen Schaltung auf einer Hauptseite eines Halbleiterwafers mit einer Unterteilung in für Halbleiterchips (1 ) vorgesehene Bereiche und Sägerahmen angeordnet sind und eine Kontrollschaltung zur Überwachung eines Fertigungsprozesses in dem Sägerahmen vorhanden ist, dadurch gekennzeichnet, dass die Testkontaktflächen (3 ) auf dem Sägerahmen angeordnet sind, zwischen den Testkontaktflächen (3 ) und Anschlüssen der elektronischen Schaltungen elektrische Verbindungen vorhanden sind und eine Multiplexer-Schaltung (5 ) in dem Sägerahmen angeordnet ist, die eine jeweilige Testkontaktfläche (3 ) im Wechsel mit verschiedenen Anschlüssen einer elektronischen Schaltung und der Kontrollschaltung verbindet. - Kontakt- und Schaltungsstruktur nach Anspruch 1, bei der zu jeder Testkontaktfläche (
3 ) eine Port-Schaltung vorgesehen ist, die mit der Multiplexer-Schaltung (5 ) gesteuert wird und die die Testkontaktfläche (3 ) im Wechsel mit verschiedenen Anschlüssen einer elektronischen Schaltung eines Halbleiterchips (1 ) oder der Kontrollschaltung verbindet. - Kontakt- und Schaltungsstruktur nach Anspruch 1 oder 2, bei der aktive Bauelemente der Kontrollschaltung in dem Sägerahmen vorhanden sind und zumindest ein Anteil der Testkontaktflächen (
3 ) über diesen aktiven Bauelementen angeordnet ist. - Kontakt- und Schaltungsstruktur nach einem der Ansprüche 1 bis 3, bei der zumindest ein an einen Halbleiterchip (
1 ) angrenzender Rand einer Testkontaktfläche (3 ) mit einer Struktur zum Begrenzen auftretender Risse versehen ist. - Kontakt- und Schaltungsstruktur nach Anspruch 4, bei der eine Testkontaktfläche (
3 ) mit einem erhaben ausgebildeten Rand (4 ) versehen ist, der zum Begrenzen von Rissen vorgesehen ist, die im Bereich der Testkontaktfläche (3 ) in dem Halbleiterwafer auftreten. - Kontakt- und Schaltungsstruktur nach einem der Ansprüche 1 bis 5, bei der die Testkontaktflächen (
3 ) schalenförmig ausgebildet sind. - Kontakt- und Schaltungsstruktur nach einem der Ansprüche 1 bis 6, bei der die Halbleiterchips (
1 ) mit Anschlusskontaktflächen (2 ) für externen elektrischen Anschluss versehen sind und diese Anschlusskontaktflächen (2 ) über aktiven Bauelementen der für den betreffenden Halbleiterchip (1 ) vorgesehenen elektronischen Schaltung angeordnet sind.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2003145470 DE10345470A1 (de) | 2003-09-30 | 2003-09-30 | Kontakt- und Schaltungsstruktur für Halbleiterwafer in der Chipfertigung |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2003145470 DE10345470A1 (de) | 2003-09-30 | 2003-09-30 | Kontakt- und Schaltungsstruktur für Halbleiterwafer in der Chipfertigung |
Publications (1)
Publication Number | Publication Date |
---|---|
DE10345470A1 true DE10345470A1 (de) | 2004-12-30 |
Family
ID=33483131
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2003145470 Ceased DE10345470A1 (de) | 2003-09-30 | 2003-09-30 | Kontakt- und Schaltungsstruktur für Halbleiterwafer in der Chipfertigung |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE10345470A1 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102008026212A1 (de) * | 2008-05-30 | 2009-12-03 | Advanced Micro Devices, Inc., Sunnyvale | Halbleiterbauelement mit einer chipinternen elektrischen Teststruktur, die elektrische Messungen während des Herstellungsprozesses ermöglicht |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5059899A (en) * | 1990-08-16 | 1991-10-22 | Micron Technology, Inc. | Semiconductor dies and wafers and methods for making |
DE19845064A1 (de) * | 1998-09-30 | 2000-04-13 | Siemens Ag | Halbleiterschaltkreis mit integrierter Selbsttestschaltung |
US6229221B1 (en) * | 1998-12-04 | 2001-05-08 | U.S. Philips Corporation | Integrated circuit device |
US20020000671A1 (en) * | 1998-12-15 | 2002-01-03 | Edgar R. Zuniga | Bonding over integrated circuits |
JP2002060872A (ja) * | 2000-08-08 | 2002-02-28 | Furukawa Electric Co Ltd:The | 耐疲労特性と生体適合性に優れたTiNiCuAu系合金材及びこれを用いた医療機器用部材 |
DE10119523A1 (de) * | 2001-04-20 | 2002-10-31 | Infineon Technologies Ag | Substrat, Herstellungsprozess-Überwachungsschaltung sowie Verfahren zur elektronischen Überwachung eines Herstellungsprozesses von Chips auf einem Substrat |
US20020175696A1 (en) * | 2001-05-22 | 2002-11-28 | Bu Lin-Kai | Testing apparatus embedded in scribe line and a method thereof |
DE10159797A1 (de) * | 2001-12-05 | 2003-03-13 | Infineon Technologies Ag | Verfahren zur Ausbildung einer Kontaktfläche auf einem Halbleiter-Chip sowie Halbleiter-Chip |
DE10151394A1 (de) * | 2001-10-18 | 2003-05-08 | Infineon Technologies Ag | Wafer und Verfahren zum Überwachen eines Halbleiterproduktionsprozesses |
-
2003
- 2003-09-30 DE DE2003145470 patent/DE10345470A1/de not_active Ceased
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5059899A (en) * | 1990-08-16 | 1991-10-22 | Micron Technology, Inc. | Semiconductor dies and wafers and methods for making |
DE19845064A1 (de) * | 1998-09-30 | 2000-04-13 | Siemens Ag | Halbleiterschaltkreis mit integrierter Selbsttestschaltung |
US6229221B1 (en) * | 1998-12-04 | 2001-05-08 | U.S. Philips Corporation | Integrated circuit device |
US20020000671A1 (en) * | 1998-12-15 | 2002-01-03 | Edgar R. Zuniga | Bonding over integrated circuits |
JP2002060872A (ja) * | 2000-08-08 | 2002-02-28 | Furukawa Electric Co Ltd:The | 耐疲労特性と生体適合性に優れたTiNiCuAu系合金材及びこれを用いた医療機器用部材 |
DE10119523A1 (de) * | 2001-04-20 | 2002-10-31 | Infineon Technologies Ag | Substrat, Herstellungsprozess-Überwachungsschaltung sowie Verfahren zur elektronischen Überwachung eines Herstellungsprozesses von Chips auf einem Substrat |
US20020175696A1 (en) * | 2001-05-22 | 2002-11-28 | Bu Lin-Kai | Testing apparatus embedded in scribe line and a method thereof |
DE10151394A1 (de) * | 2001-10-18 | 2003-05-08 | Infineon Technologies Ag | Wafer und Verfahren zum Überwachen eines Halbleiterproduktionsprozesses |
DE10159797A1 (de) * | 2001-12-05 | 2003-03-13 | Infineon Technologies Ag | Verfahren zur Ausbildung einer Kontaktfläche auf einem Halbleiter-Chip sowie Halbleiter-Chip |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102008026212A1 (de) * | 2008-05-30 | 2009-12-03 | Advanced Micro Devices, Inc., Sunnyvale | Halbleiterbauelement mit einer chipinternen elektrischen Teststruktur, die elektrische Messungen während des Herstellungsprozesses ermöglicht |
DE102008026212B4 (de) * | 2008-05-30 | 2013-04-04 | Globalfoundries Dresden Module One Limited Liability Company & Co. Kg | Halbleiterbauelement mit einer chipinternen elektrischen Teststruktur und Verfahren zur Herstellung der Teststruktur |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102014100512B4 (de) | Chip-gehäuse mit anschlusspads mit unterschiedlichen formfaktoren | |
DE10250538B4 (de) | Elektronisches Bauteil als Multichipmodul und Verfahren zu dessen Herstellung | |
DE102004033057A1 (de) | Wafer-Level-Package-Struktur vom Fan-Out-Typ und Verfahren zur Herstellung derselben | |
DE112007000389T5 (de) | Abstandswandler, Herstellungsverfahren des Abstandswandlers und Prüfkarte, die den Abstandswandler enthält | |
DE102015101566A1 (de) | Mems-vorrichtung mit konstanter kapazität | |
DE10345470A1 (de) | Kontakt- und Schaltungsstruktur für Halbleiterwafer in der Chipfertigung | |
DE102004047753B4 (de) | Verbesserte Chip-Kontaktierungsanordnung für Chip-Träger für Flip-Chip-Anwendungen | |
EP0905779A2 (de) | Verfahren zur Herstellung einer Emulationsschaltkreisanordnung sowie Anordnung mit zwei integrierten Schaltkreisen | |
DE10229493B4 (de) | Integrierte Halbleiterstruktur | |
DE10127350C1 (de) | Halbleiterstruktur mit vergrabenen Leiterbahnen sowie Verfahren zur elektrischen Kontaktierung der vergrabenen Leiterbahnen | |
DE4444808B4 (de) | Halbleitervorrichtung | |
DE102004023462B4 (de) | Verfahren zur Ausbildung von Leiterbahnstrukturen auf Halbleiterbauelementen | |
EP1753027A1 (de) | Monolithische Anordnung, insbesondere integrierte Schaltung, mit einer floatenden Elektrode | |
DE10345395B4 (de) | Halbleitermodul und Verfahren zur Herstellung eines Halbleitermoduls | |
DE2213657C3 (de) | Planare integrierte Halbleiterschaltung | |
DE10347622B4 (de) | Substrat mit Lötpad zur Herstellung einer Lötverbindung | |
EP1424730B1 (de) | Halbleiterchip mit Anschlusskontaktflächen und Anordnung eines solchen Halbleiterchips auf einem Träger | |
EP1420448B1 (de) | Teststruktur zur Bestimmung der elektrischen Belastbarkeit von Kontakten | |
DE10157008B4 (de) | Halbleiterbauteil mit einem Halbleiterplättchen | |
DE10358298A1 (de) | Modifizieren eines Halbleiterbauelements, um eine Überwachung elektrischer Parameter bereitzustellen | |
DE102005042083B4 (de) | Chipkartenmodul und Verfahren zur Herstellung eines Chipkartenmoduls | |
DE102004020187B4 (de) | Umverdrahtungssubstratstreifen mit mehreren Halbleiterbauteilpositionen | |
DE10332829B4 (de) | Halbleiterchipstapel | |
DE102004028572B4 (de) | Umverdrahtungseinrichtung für elektronische Bauelemente | |
WO2022129408A1 (de) | Verbindungsplättchen zur elektrischen verbindung von leiterplatten und verfahren zur herstellung eines verbindungsplättchens |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OAV | Applicant agreed to the publication of the unexamined application as to paragraph 31 lit. 2 z1 | ||
OP8 | Request for examination as to paragraph 44 patent law | ||
8131 | Rejection |