DE10344827A1 - Power semiconductor device e.g. insulated gate bipolar transistor substrate, has P-type isolation region partially formed by diffusing P-type impurity on substrate, where region surrounds N region which is part of substrate - Google Patents
Power semiconductor device e.g. insulated gate bipolar transistor substrate, has P-type isolation region partially formed by diffusing P-type impurity on substrate, where region surrounds N region which is part of substrate Download PDFInfo
- Publication number
- DE10344827A1 DE10344827A1 DE2003144827 DE10344827A DE10344827A1 DE 10344827 A1 DE10344827 A1 DE 10344827A1 DE 2003144827 DE2003144827 DE 2003144827 DE 10344827 A DE10344827 A DE 10344827A DE 10344827 A1 DE10344827 A1 DE 10344827A1
- Authority
- DE
- Germany
- Prior art keywords
- substrate
- conductivity type
- main surface
- region
- impurity diffusion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000012535 impurity Substances 0.000 title claims abstract description 242
- 239000000758 substrate Substances 0.000 title claims abstract description 194
- 239000004065 semiconductor Substances 0.000 title claims abstract description 108
- 238000002955 isolation Methods 0.000 title abstract description 23
- 238000009792 diffusion process Methods 0.000 claims abstract description 159
- 238000004519 manufacturing process Methods 0.000 claims abstract description 34
- 230000015572 biosynthetic process Effects 0.000 claims description 51
- 238000000034 method Methods 0.000 claims description 39
- 238000004904 shortening Methods 0.000 claims description 30
- 238000009413 insulation Methods 0.000 claims description 20
- 238000002513 implantation Methods 0.000 claims description 17
- 229910052734 helium Inorganic materials 0.000 claims description 10
- 239000001307 helium Substances 0.000 claims description 10
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 claims description 10
- 230000008569 process Effects 0.000 claims description 10
- 238000005498 polishing Methods 0.000 claims description 3
- 238000009826 distribution Methods 0.000 claims description 2
- 238000002360 preparation method Methods 0.000 claims 2
- 230000001590 oxidative effect Effects 0.000 claims 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 67
- 229910052710 silicon Inorganic materials 0.000 abstract description 67
- 239000010703 silicon Substances 0.000 abstract description 67
- 230000015556 catabolic process Effects 0.000 description 52
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 25
- 229910052814 silicon oxide Inorganic materials 0.000 description 25
- 238000010586 diagram Methods 0.000 description 14
- 238000005468 ion implantation Methods 0.000 description 13
- 239000000126 substance Substances 0.000 description 13
- 230000004888 barrier function Effects 0.000 description 10
- 230000002457 bidirectional effect Effects 0.000 description 8
- 230000007547 defect Effects 0.000 description 8
- 238000005530 etching Methods 0.000 description 8
- 238000000206 photolithography Methods 0.000 description 7
- 230000004048 modification Effects 0.000 description 6
- 238000012986 modification Methods 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 230000005684 electric field Effects 0.000 description 5
- 238000011156 evaluation Methods 0.000 description 5
- 238000005259 measurement Methods 0.000 description 5
- 238000007669 thermal treatment Methods 0.000 description 5
- 108091006146 Channels Proteins 0.000 description 4
- 239000011159 matrix material Substances 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 238000000137 annealing Methods 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 239000002800 charge carrier Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 238000005215 recombination Methods 0.000 description 3
- 230000006798 recombination Effects 0.000 description 3
- 238000004088 simulation Methods 0.000 description 3
- 230000008033 biological extinction Effects 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 238000003892 spreading Methods 0.000 description 2
- 230000007480 spreading Effects 0.000 description 2
- GNFTZDOKVXKIBK-UHFFFAOYSA-N 3-(2-methoxyethoxy)benzohydrazide Chemical compound COCCOC1=CC=CC(C(=O)NN)=C1 GNFTZDOKVXKIBK-UHFFFAOYSA-N 0.000 description 1
- FGUUSXIOTUKUDN-IBGZPJMESA-N C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 Chemical compound C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 FGUUSXIOTUKUDN-IBGZPJMESA-N 0.000 description 1
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 1
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
- H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
- H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thyristors (AREA)
- Element Separation (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
Description
HINTERGRUND DER ERFINDUNGBACKGROUND OF THE INVENTION
Bereich der ErfindungField of the invention
Die vorliegende Erfindung bezieht sich auf ein Halbleitersubstrat, das in einem Leistungshalbleiterbauelement verwendet wird, auf ein Verfahren zur Herstellung desselben, auf ein Halbleiterbauelement, das das Halbleitersubstrat verwendet und auf ein Verfahren zur Herstellung desselben.The present invention relates on a semiconductor substrate that is in a power semiconductor device is used on a process for producing the same a semiconductor device using the semiconductor substrate and to a method of making the same.
Beschreibung des Standes der TechnikDescription of the stand of the technique
In der letzten Zeit wurde eine Starkstromleitung vorgeschlagen, die AC-Matrix-Konverter genannt wird, in welcher ein direktes Schalten einer Dreiphasenspannungsquelle mittels eines bidirektionalen Schalters durchgeführt wird. Da der bidirektionale Schalter im AC-Matrix-Konverter verwendet wird, wird ein Leistungsglied, welches bidirektionale Durchbruchspannungen besitzt, benötigt. Als Beispiel hierfür ist in M. Takei, Y. Harada und K. Ueno, „600V-IGBT with Reverse Blocking Capability", Proceedings of 2001 International Symposium on Power Semiconductor Devices & ICs, Osaka, ein IGBT offenbart, welcher geeignet ist, seine Durchbruchspannung bidirektional zu sperren.Lately there has been a power line suggested the AC matrix converter is mentioned, in which a direct switching of a three-phase voltage source is carried out by means of a bidirectional switch. Because the bidirectional Switch used in the AC matrix converter becomes a power element, which has bidirectional breakdown voltages. As Example of this is in M. Takei, Y. Harada and K. Ueno, “600V-IGBT with Reverse Blocking Capability ", Proceedings of 2001 International Symposium on Power Semiconductor Devices & ICs, Osaka IGBT discloses which is suitable for bidirectional breakdown voltage to lock.
Ferner ist ein Verfahren zur Bildung eines lokalen Bereichs zur Lebensdauerverkürzung durch eine Bestrahlung mit Helium oder Protonen in der japanischen Offenlegungsschrift Nr. 2002-76017 offenbart.There is also a method of education a local area to shorten the lifespan of radiation with helium or protons in Japanese Patent Application Laid-Open No. 2002-76017.
In dem in Takei et al. beschriebenen IGBT jedoch wird die Durchbruchspannung durch das Vorsehen eines Einschnitts der Mesastruktur von einer Oberfläche des Substrats her zu einer Kollektor-P-Schicht hin und das Bilden einer Substanz, um ein elektrisches Feld innerhalb des Einschnittes abzubauen, gesperrt. Obwohl dieses Verfahren in einem existierenden Triac und dgl. angewandt wird, weist es das Problem einer niedrigen Zuverlässigkeit auf.In the in Takei et al. described IGBT, however, will breakdown voltage by providing one Incision of the mesa structure from one surface of the substrate to one Collector-P-layer and the formation of a substance around an electric field dismantled within the incision, blocked. Although this procedure applied in an existing triac and the like, it does so Problem of low reliability.
Zusätzlich werden in der o.g. japanischen Offenlegungsschrift Nr. 2002-76017 Helium und Protonen gleich behandelt, jedoch tritt, abhängig von der Implantationstiefe der Protonen in das Substrat das Problem auf, daß die Durchbruchspannung in Sperrichtung verringert wird, da die implantierten Protonen dazu veranlaßt werden, als Donator zu fungieren.In addition, in the above Japanese Laid-open specification No. 2002-76017 helium and protons treated equally, however, depends the problem from the implantation depth of the protons into the substrate on that the Reverse breakdown voltage is reduced as the implanted Protons to do so are going to act as a donor.
ZUSAMMENFASSUNG DER ERFINDUNGSUMMARY OF THE INVENTION
Aufgabe der vorliegenden Erfindung ist es, ein hoch zuverlässiges Halbleiterbauelement, welches geeignet ist, die Durchbruchspannung bidirektional zu sperren, ein Verfahren zur Herstellung desselben, ein Halbleitersubstrat, das für das Halbleiterbauelement benutzt wird und ein Verfahren zur Herstellung desselben anzugeben.Object of the present invention is a highly reliable Semiconductor device which is suitable for the breakdown voltage to lock bidirectionally, a method of making the same, a semiconductor substrate that for the semiconductor device is used and a method of manufacture to indicate the same.
Ein erster Aspekt der vorliegenden Erfindung ist für ein Halbleitersubstrat bestimmt, und gemäß diesem ersten Aspekt weist das Halbleitersubstrat ein Substrat, eine Störstelleneindiffusionsschicht und einen Störstelleneindiffusionsbereich auf. Das Substrat von einem ersten Leitfähigkeitstyp weist eine erste Hauptoberfläche und eine zweite Hauptoberfläche, welche einander gegenüber liegen, auf. Die Störstelleneindiffusionsschicht von einem zweiten Leitfähigkeitstyp, der vom ersten Leitfähigkeitstyp verschieden ist, wird in der ersten Hauptoberfläche durch Eindiffundieren von Fremdatomen gebildet. Der Störstelleneindiffusionsbereich vom zweiten Leitfähigkeitstyp wird teilweise in der zweiten Hauptoberfläche durch Eindiffundieren von Fremdatomen gebildet, und besitzt eine untere Oberfläche, die die Störstelleneindiffusionsschicht erreicht und einen Abschnitt des Substrats umgibt, welcher in Draufsicht vom ersten Leitfähigkeitstyp ist. Der durch den Störstelleneindiffusionsbereich umgebene Abschnitt ist als Elementbildungsbereich definiert.A first aspect of the present Invention is for determines a semiconductor substrate, and according to this first aspect the semiconductor substrate is a substrate, an impurity diffusion layer and an impurity diffusion area on. The substrate of a first conductivity type has a first main surface and a second major surface, which towards each other lay on. The impurity diffusion layer of a second conductivity type, the first conductivity type is different in the first main surface by diffusing in Foreign atoms formed. The impurity diffusion area of the second conductivity type partly in the second main surface by diffusing in Foreign atoms formed, and has a lower surface that the impurity diffusion layer reached and surrounding a portion of the substrate, which in plan view of the first conductivity type is. The through the impurity diffusion area the surrounding section is defined as the element formation area.
Das Halbleitersubstrat wird durch Bilden der Störstelleneindiffusionsschicht in der ersten Hauptoberfläche des Substrats und darauffolgende Bildung des Störstelleneindiffusionsbereichs in der zweiten Hauptoberfläche des Substrats gebildet. Zu diesem Zeitpunkt ist es möglich, einen Defekt des Halbleitersubstrats, welcher durch die Bil dung des Störstelleneindiffusionsbereichs verursacht wird, zu reduzieren oder zu entfernen, weil die Störstelleneindiffusionsschicht als eine Getter-Stelle gegen eine Beschädigung, die durch die Bildung des Störstelleneindiffusionsbereichs verursacht ist, dient.The semiconductor substrate is through Form the impurity diffusion layer in the first main surface of the substrate and subsequent formation of the impurity diffusion region in the second main surface of the substrate formed. At this point it is possible to get one Defect of the semiconductor substrate caused by the formation of the impurity diffusion area is caused to reduce or remove because of the impurity diffusion layer as a getter site against damage caused by formation the impurity diffusion area is caused serves.
Ein zweiter Aspekt der vorliegenden Erfindung ist für ein Halbleiterbauelement bestimmt, und gemäß dem zweiten Aspekt weist das Halbleiterbauelement ein Halbleitersubstrat und einen ersten Störstellenbereich auf. Das Halbleitersubstrat weist ein Substrat, eine Störstelleneindiffusionsschicht und einen Störstelleneindiffusionsbereich auf. Das Substrat von einem ersten Leitfähigkeitstyp hat eine erste Hauptoberfläche und eine zweite Hauptoberfläche, welche einander gegenüber liegen. Die Störstelleneindiffusionsschicht von einem zweiten Leitfähigkeitstyp, der vom ersten Leitfähigkeitstyp verschieden ist, wird in der ersten Hauptoberfläche durch Eindiffundieren von Fremdatomen gebildet. Der Störstelleneindiffusionsbereich vom zweiten Leitfähigkeitstyp wird teilweise in der zweiten Hauptoberfläche durch Eindiffundieren von Fremdatomen gebildet, besitzt eine untere Oberfläche, die die Störstelleneindiffusionsschicht erreicht und umgibt einen Abschnitt des Substrats, welcher in Draufsicht vom ersten Leitfähigkeitstyp ist. Der durch den Störstelleneindiffusionsbereich umgebene Abschnitt ist als Elementbildungsbereich definiert. Der erste Störstellenbereich vom zweiten Leitfähigkeitstyp wird teilweise in der zweiten Hauptoberfläche im Elementbildungsbereich gebildet.A second aspect of the present invention is for a semiconductor device, and according to the second aspect, the semiconductor device has a semiconductor substrate and a first impurity region. The semiconductor substrate has a substrate, an impurity diffusion layer and an impurity diffusion region. The substrate of a first conductivity type has a first main surface and a second main surface which are opposite to each other. The impurity diffusion layer of a second conductivity type, which is different from the first conductivity type, is formed in the first main surface by the diffusion of foreign atoms. The impurity diffusion region of the second conductivity type is partially formed in the second main surface by the diffusion of foreign atoms, has a lower surface that reaches the impurity diffusion layer, and surrounds a portion of the substrate that is the first conductivity type in plan view. The through the impurity diffuser The area surrounding the area is defined as the element formation area. The first impurity region of the second conductivity type is partially formed in the second main surface in the element formation region.
Mit Ausdehnung einer Sperrschicht vom ersten Störstellenbereich aus kann eine in Durchlaßrichtung gerichtete Durchbruchspannung gesperrt werden. Weiterhin kann eine in Sperrichtung gerichtete Durchbruchspannung mit einer Ausdehnung einer Sperrschicht von der Störstelleneindiffusionsschicht und dem Störstelleneindiffusionsbereich aus gesperrt werden. Kurz gesagt ist es möglich, sowohl eine in Durchlaßrichtung gerichtete Durchbruchspannung, als auch eine in Sperrichtung gerichtete Durchbruchspannung zu sperren.With extension of a barrier layer from the first impurity area can be made in the forward direction directional breakdown voltage can be blocked. Furthermore, a reverse breakdown voltage with an expansion a barrier layer from the impurity diffusion layer and the impurity diffusion area be locked out. In short, it is possible to have both one in the forward direction directional breakdown voltage, as well as a reverse direction To breakdown voltage.
Ein dritter Aspekt der vorliegenden Erfindung ist für ein Halbleiterbauelement bestimmt, und gemäß dem dritten Aspekt weist das Halbleiterbauelement ein Halbleitersubstrat, einen ersten Störstellenbereich, einen zweiten Störstellenbereich, eine Gate-Efektrode, und einen ersten lokalen Bereich zur Lebensdauerverkürzung auf. Das Halb leitersubstrat weist ein Substrat, eine Störstelleneindiffusionsschicht und einen Störstelleneindiffusionsbereich auf. Das Substrat von einem ersten Leitfähigkeitstyp hat eine erste Hauptoberfläche und eine zweite Hauptoberfläche, welche einander gegenüber liegen. Die Störstelleneindiffusionsschicht von einem zweiten Leitfähigkeitstyp, der vom ersten Leitfähigkeitstyp verschieden ist, wird in der ersten Hauptoberfläche gebildet und dient als Kollektor eines Transistors. Der Störstelleneindiffusionsbereich vom zweiten Leitfähigkeitstyp wird teilweise in der zweiten Hauptoberfläche gebildet, besitzt eine untere Oberfläche, die die Störstelleneindiffusionsschicht erreicht, und umgibt einen Abschnitt des Substrats, welcher in Draufsicht vom ersten Leitfähigkeitstyp ist. Der durch den Störstelleneindiffusionsbereich umgebene Abschnitt ist als Elementbildungsbereich definiert. Der erste Störstellenbereich vom zweiten Leitfähigkeitstyp wird teilweise in der zweiten Hauptoberfläche im Elementbildungsbereich gebildet und dient als Basis des Transistors. Der zweite Störstelleneindiffusionsbereich vom ersten Leitfähigkeitstyp wird teilweise in der zweiten Hauptoberfläche im ersten Störstelleneindiffusionsbereich gebildet und dient als Emitter des Transistors, und die Gate-Elektrode wird auf der zweiten Hauptoberfläche mit einem dazwischenliegenden Gate-Isolationsfilm gebildet, der über dem ersten Störstelleneindiffusionsbereich zwischen dem zweiten Störstelleneindiffusionsbereich und einem Abschnitt des Substrats, welcher vom ersten Leitfähigkeitstyp ist, angeordnet ist. Der erste lokale Bereich zur Lebensdauerverkürzung wird durch die Implantation von Protonen in einen hinsichtlich der Richtung der Filmdicke im wesentlichen in der Mitte liegenden Bereich des Abschnitts des Substrats, der vom ersten Leitfähigkeitstyp ist, gebildet.A third aspect of the present Invention is for determines a semiconductor device, and according to the third aspect the semiconductor component is a semiconductor substrate, a first impurity region, a second impurity area, a gate effect electrode, and a first local area to shorten the lifespan. The semiconductor substrate has a substrate, an impurity diffusion layer and an impurity diffusion area. The first conductivity type substrate has a first main surface and a second main surface, which face each other lie. The impurity diffusion layer of a second conductivity type, that is different from the first conductivity type is formed in the first main surface and serves as Collector of a transistor. The impurity diffusion area of the second conductivity type is partially formed in the second main surface, has one lower surface, the impurity diffusion layer reached, and surrounds a portion of the substrate, which is in plan view of the first conductivity type is. The through the impurity diffusion area the surrounding section is defined as the element formation area. The first impurity area of the second conductivity type is partially in the second main surface in the element formation area formed and serves as the base of the transistor. The second impurity diffusion area of the first conductivity type is partially in the second main surface in the first impurity diffusion area formed and serves as the emitter of the transistor, and the gate electrode is on the second main surface with an intermediate gate insulation film formed over the first Störstelleneindiffusionsbereich between the second impurity diffusion area and a portion of the substrate which is of the first conductivity type is arranged. The first local area for life shortening is by implanting protons in one direction the film thickness essentially in the middle of the range Portion of the substrate, which is of the first conductivity type, is formed.
Sowohl die Durchbruchspannung in Durchlaßrichtung als auch die Durchbruchspannung in Sperrichtung können auf einem hohen Niveau erhalten werden.Both the breakdown voltage in forward as well as the reverse breakdown voltage can on be maintained at a high level.
Ein vierter Aspekt der vorliegenden Erfindung ist für ein Verfahren zur Herstellung eines Halbleitersubstrats bestimmt, und gemäß dem vierten Aspekt weist das Verfahren die Schritte (a) bis (c) auf. Schritt (a) ist, ein Substrat von einem ersten Leitfähigkeitstyp zu präparieren, das eine erste Hauptoberfläche und eine zweite Hauptoberfläche, welche einander gegenüber liegen, besitzt. Schritt (b) ist, eine Störstelleneindiffusionsschicht von einem zweiten Leitfähigkeitstyp, der vom ersten Leitfähigkeitstyp verschieden ist, durch Eindiffundieren von ersten Fremdatomen von der ersten Hauptoberfläche her in das Substrat hinein, zu bilden. Schritt (c) ist, einen Störstelleneindif fusionsbereich vom zweiten Leitfähigkeitstyp durch Eindiffundieren von zweiten Fremdatomen vom Teil der zweiten Hauptoberfläche her in das Substrat hinein zu bilden, um eine untere Oberfläche zu haben, die die Störstelleneindiffusionsschicht erreicht, und um einen Abschnitt des Substrats zu umgeben, welcher in Draufsicht vom ersten Leitfähigkeitstyp ist. Der durch den Störstelleneindiffusionsbereich umgebene Abschnitt ist als Elementbildungsbereich definiert.A fourth aspect of the present Invention is for determines a method for producing a semiconductor substrate, and according to the fourth Aspect the method has steps (a) to (c). step (a) is to prepare a substrate of a first conductivity type, the first main surface and a second main surface, which face each other lying, owns. Step (b) is an impurity diffusion layer of a second conductivity type, that is different from the first conductivity type is, by diffusing first foreign atoms from the first main surface forth into the substrate. Step (c) is an impurity diffusion area of the second conductivity type by diffusing second foreign atoms from the part of the second main surface into the substrate to have a lower surface the impurity diffusion layer reached, and to surround a portion of the substrate which top view of the first conductivity type is. The through the impurity diffusion area the surrounding section is defined as the element formation area.
Da die Störstelleneindiffusionsschicht als eine Getter-Stelle gegen eine Beschädigung dient, die durch die Bildung des Störstelleneindiffusionsbereiches verursacht ist, ist es möglich, einen Defekt des Substrats, der durch die Bildung des Störstelleneindiffusionsbereiches verursacht ist, zu reduzieren oder zu entfernen.Because the impurity diffusion layer serves as a getter point against damage caused by the Formation of the impurity diffusion area is caused, it is possible a defect in the substrate caused by the formation of the impurity diffusion region is caused to reduce or remove.
Ein fünfter Aspekt der vorliegenden Erfindung ist für ein Verfahren zur Herstellung eines Halbleiterbauelements bestimmt und gemäß dem fünften Aspekt weist das Verfahren die Schritte (a) bis (f) auf. Schritt (a) ist, ein Substrat von einem ersten Leitfähigkeitstyp zu präparieren, das eine erste Hauptoberfläche und eine zweite Hauptoberfläche, welche einander gegenüber liegen, besitzt. Schritt (b) ist, eine Störstelleneindiffusionsschicht von einem zweiten Leitfähigkeitstyp, der vom ersten Leitfähigkeitstyp verschieden ist, durch Eindiffundieren von ersten Fremdatomen von einer ersten Hauptoberfläche her in das Substrat hinein zu bilden. Schritt (c) ist, einen Störstelleneindiffusionsbereich vom zweiten Leitfähigkeitstyp durch Eindiffundieren von zweiten Fremdatomen von einem Teil der zweiten Hauptoberfläche her in das Substrat hinein zu bilden, um eine untere Oberfläche zu haben, die die Störstelleneindiffusionsschicht erreicht, und um einen Abschnitt des Substrats zu umgeben, welcher in Draufsicht vom ersten Leitfähigkeitstyp ist. Der Abschnitt, der durch den Störstelleneindiffusionsbereich umgeben ist, ist als Elementbildungsbereich definiert. Schritt (d) ist, einen ersten Störstellenbereich vom zweiten Leitfähigkeitstyp teilweise in der zweiten Hauptoberfläche des Elementbildungsbereichs zu bilden. Schritt (e) ist, einen zweiten Störstellenbereich vom ersten Leitfähigkeitstyp teilweise in der zweiten Hauptoberfläche im ersten Störstellenbereich zu bilden. Schritt (f) ist, eine Gate-Elektrode auf der zweiten Hauptoberfläche zu bilden, mit einem Gate-Isolationsfilm, der dazwischengeschaltet ist, oberhalb des ersten Störstellenbereichs, positioniert zwischen dem zweiten Störstellenbereich und einem Teil des Substrats, welches vom ersten Leitfähigkeitstyp ist. Der erste Störstellenbereich dient als Basis eines Transistors, der zweite Störstellenbereich dient als Emitter des Transistors, und die Störstelleneindiffusionsschicht dient als Kollektor des Transistors.A fifth aspect of the present invention is for a method of manufacturing a semiconductor device, and according to the fifth aspect, the method has steps (a) to (f). Step (a) is to prepare a substrate of a first conductivity type which has a first main surface and a second main surface which are opposite to each other. Step (b) is to form an impurity diffusion layer of a second conductivity type different from the first conductivity type by diffusing first foreign atoms from a first main surface into the substrate. Step (c) is to form a second conductivity type impurity diffusion region by diffusing second impurities into the substrate from a part of the second main surface to have a lower surface that reaches the impurity diffusion layer and to surround a portion of the substrate , which is of the first conductivity type in plan view. The portion surrounded by the impurity diffusion area is defined as the element formation area. Step (d) is to partially form a first impurity region of the second conductivity type in the second main surface of the element formation region. Step (e) is a second impurity region from the first conductive type in part in the second main surface in the first defect area. Step (f) is to form a gate electrode on the second main surface with a gate insulation film interposed above the first impurity region, positioned between the second impurity region and a part of the substrate which is of the first conductivity type. The first impurity region serves as the base of a transistor, the second impurity region serves as the emitter of the transistor, and the impurity diffusion layer serves as the collector of the transistor.
Mit Ausdehnung einer Sperrschicht vom ersten Störstellenbereich aus kann eine in Durchlaßrichtung gerichtete Durchbruchspannung gesperrt werden. Weiterhin kann mit einer Ausdehnung einer Sperrschicht von der Störstelleneindiffusionsschicht und dem Störstelleneindiffusionsbereich aus eine in Sperrrichtung gerichtete Durchbruchspannung gesperrt werden. Kurz gesagt ist es möglich, einen IGBT zu erhalten, in welchem sowohl die in Durchlaßrichtung gerichtete Durchbruchspannung als auch die in Sperrrichtung gerichtete Durchbruchspannung gesperrt werden können.With extension of a barrier layer from the first impurity area can be made in the forward direction directional breakdown voltage can be blocked. Furthermore, with an extension of a barrier layer from the impurity diffusion layer and the impurity diffusion area blocked from a reverse breakdown voltage become. In short, it is possible to get an IGBT in which both the forward directional breakdown voltage as well as the reverse direction Breakdown voltage can be blocked.
Ein sechster Aspekt der vorliegenden Erfindung ist für ein Verfahren zur Herstellung eines Halbleiterbauelements bestimmt und gemäß dem sechsten Aspekt weist das Verfahren die Schritte a) bis g) auf. Schritt a) ist, ein Substrat von einem ersten Leitfähigkeitstyp zu präparieren, das eine erste Hauptoberfläche und eine zweite Hauptoberfläche, welche einander gegenüber liegen, besitzt. Schritt b) ist, eine Störstelleineindiffusionsschicht von einem zweiten Leitfähigkeitstyp, der vom ersten Leitfähigkeitstyp verschieden ist, in einer ersten Hauptoberfläche zu bilden, wobei die Störstelleneindiffusionsschicht als Kollektor eines Transistors dient. Schritt c) ist, einen Störstelleneindiffusionsbereich vom zweiten Leitfähigkeitstyp teilweise in der zweiten Hauptoberfläche zu bilden, der eine untere Oberfläche hat, die die Störstelleneindiffusionsschicht erreicht und einen Abschnitt des Substrats umgibt, welcher in Draufsicht vom ersten Leitfähigkeitstyp ist. Der Abschnitt, der durch den Störstelleneindiffusionsbereich umgeben ist, ist als Elementbildungsbereich definiert. Schritt d) ist, einen ersten Störstelleneindiffusionsbereich vom zweiten Leitfähigkeitstyp teilweise in der zweiten Hauptoberfläche im Elementbildungsbereich zu bilden, der als Basis des Transistors dient. Schritt e) ist es, einen zweiten Störstelleneindiffusionsbereich des ersten Leitfähigkeitstyps teilweise in der zweiten Hauptoberfläche im ersten Störstelleneindiffusionsbereich zu bilden, der als Emitter des Transistors dient. Schritt f) ist es, eine Gate-Elektrode auf der zweiten Hauptoberfläche zu bilden, mit einem Gate-Isolationsfilm, der dazwischengeschaltet ist, oberhalb des ersten Störstellenbereichs, positioniert zwischen dem zweiten Störstellenbereich und einem Teil des Substrats, welches vom ersten Leitfähigkeitstyp ist. Schritt g) ist es, einen ersten lokalen Bereich zur Lebensdauerverkürzung durch das Implantieren von Protonen in einen in Hinsicht auf die Erstreckungsrichtung der Filmdicke im wesentlichen mittleren Bereich des Teils des Substrats, welches vom ersten Leitfähigkeitstyp ist, von der Seite der ersten Hauptoberfläche her durch die Störstelleneindiffusionsschicht zu bilden.A sixth aspect of the present Invention is for determines a method for producing a semiconductor device and according to the sixth The method has the steps a) to g). Step a) is to prepare a substrate of a first conductivity type, the first main surface and a second main surface, which face each other lying, owns. Step b) is an impurity diffusion layer of a second conductivity type, that is different from the first conductivity type is in a first main surface to form, the impurity diffusion layer serves as a collector of a transistor. Step c) is an impurity diffusion area of the second conductivity type to form partially in the second main surface, the one lower surface that has the impurity diffusion layer reached and surrounding a portion of the substrate, which in plan view from first conductivity type is. The section through the impurity diffusion area is defined as the element formation area. Step d) is a first impurity diffusion area of the second conductivity type partly in the second main surface in the element formation area to form, which serves as the base of the transistor. Step e) is a second impurity diffusion area of the first conductivity type partly in the second main surface in the first impurity diffusion area form, which serves as the emitter of the transistor. Step f) is it to form a gate electrode on the second main surface with a gate insulation film interposed above the first defect area, positioned between the second impurity area and a part of the substrate, which is of the first conductivity type. Step g) is to go through a first local area to shorten lifespan the implantation of protons in a direction of extension the film thickness in the substantially central region of the part of the substrate, which is of the first conductivity type from the first main surface side through the impurity diffusion layer to build.
Sowohl die Durchbruchspannung in Durchlaßrichtung als auch die Durchbruchspannung in Sperrichtung können auf hohem Niveau erhalten werden.Both the breakdown voltage in forward as well as the reverse breakdown voltage can on high level.
Diese und andere Aufgaben, Merkmale, Aspekte und Vorteile der vorliegenden Erfindung werden aus der folgenden detaillierten Beschreibung der vorliegenden Erfindung, wenn sie in Verbindung mit den beigefügten Zeichnungen genommen wird, deutlich ersichtlich.These and other tasks, features, Aspects and advantages of the present invention will become apparent from the following detailed description of the present invention when it in conjunction with the attached Drawings are clearly visible.
KURZBESCHREIBUNG DER ZEICHNUNGENSUMMARY THE DRAWINGS
BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN Erstes bevorzugtes AusführungsbeispielDESCRIPTION OF THE PREFERRED EMBODIMENTS First preferred embodiment
Die
Bezugnehmend auf
Bezugnehmend auf
Bezugnehmend auf
Dadurch wird im Halbleitersubstrat
und dem Verfahren zur Herstellung desselben des ersten bevorzugten
Ausführungsbeispiels
der Isolationsbereich
Ein präziser Nachweis dieser Auswirkung wird
weiter unten gegeben. Die
In einer oberen Oberfläche eines
FZ-Waivers, der eine Filmdicke von 800 um hat, wird der Isolationsbereich
2 vom P-Typ so gebildet, daß er
eine Tiefe von ungefähr
250 um besitzt. Als nächstes
wird eine thermische Behandlung bei 1100 °C oder darüber für ungefähr 60 Min. durchgeführt. Als
nächstes wird
nach dem Zerteilen des Waivers das Ätzen unter Benutzung von Sirtl-Ätzmittel
durchgeführt,
um Defekte zu eruieren.
Zweites bevorzugtes AusführungsbeispielSecond preferred embodiment
Die
Bezugnehmend auf
Bezugnehmend auf
Es kann
Demzufolge werden in dem Halbleitersubstrat
und dem Verfahren zur Herstellung desselben gemäß dem zweiten bevorzugten Ausführungsbeispiel die
thermische Diffusion von Fremdatomen vom P-Typ zur Bildung des Isolationsbereichs
Drittes bevorzugtes AusführungsbeispielThird preferred embodiment
Die
Bezugnehmend auf
Bezugnehmend auf
Bezugnehmend auf
Bezugnehmend auf
Bezugnehmend auf
Bezugnehmend auf
Jetzt wird die Durchbruchspannung
des Halbleiterbauelements des dritten bevorzugten Ausführungsbeispiels
untersucht. In der folgenden Erörterung
wird eine Spannung, die an die Störstellenbereiche
Wenn eine in Durchlaßrichtung
gerichtete Spannung V20 < V3 zwischen
der Basis und dem Kollektor angelegt ist, dehnt sich eine Sperrschicht
von den Störstellenbereichen
Andererseits dehnt sich eine Sperrschicht von
der Störstelleneindiffusionsschicht
Um die Beziehung zwischen der Dicke
des N–-Bereichs
Ferner werden bei der Messung der
Durchbruchspannung Leckströme
in den jeweiligen Fällen gemessen,
in denen der Isolationsbereich
Als nächstes wird der Einschaltvorgang
des in
Als nächstes wird der Abschaltvorgang
erörtert.
Wenn die Gate-Spannung VGE zu 0 oder zu einer in Sperrichtung gerichteten
Vorspannung gewählt wird,
werden die Kanalbereiche vom N-Typ zu solchen vom P-Typ invertiert
und die Implantation von Elektronen aus den Störstellenbereichen
Im Halbleiterbauelement des dritten
bevorzugten Ausführungsbeispiels
wird, wie weiter oben erörtert,
die in Sperrichtung gerichtete Durchbruchspannung durch eine Ausdehnung
der Sperrschicht von der Störstelleneindiffusionsschicht
Auf diese Weise kann in dem Halbleiterbauelement und dem Verfahren zur Herstellung desselben gemäß dem dritten bevorzugten Ausführungsbeispiel sowohl die in Durchlaßrichtung gerichtete Durchbruchspannung als auch die in Sperrichtung gerichtete Durchbruchspannung des IGBT gesperrt werden. Demnach kann das Halbleiterbauelement des dritten bevorzugten Ausführungsbeispiels auf ein Leistungsgerät angewandt werden, das benötigt wird, um bidirektionale Durchbruchspannungen zu besitzen, so wie z.B. auf einen bidirektionaler Schalter, benutzt in einem AC-Matrixkonverter.In this way, in the semiconductor device and the method for manufacturing the same according to the third preferred embodiment both the forward direction directional breakdown voltage as well as the reverse direction Breakdown voltage of the IGBT can be blocked. Accordingly, the semiconductor device third preferred embodiment on a power device applied that is needed to have bidirectional breakdown voltages, such as on a bidirectional switch used in an AC matrix converter.
Viertes bevorzugtes AusführungsbeispielFourth preferred embodiment
Wie weiter oben erörtert, besitzt
das Halbleiterbauelement des dritten bevorzugten Ausführungsbeispiels
die Notwendigkeit, die Filmdicke des N–-Bereichs
Da die Rekombination der Ladungsträger in diesem
Bereich durch die Bildung des lokalen Bereichs zur Lebensdauerverkürzung
Fünftes bevorzugtes AusführungsbeispielFifth preferred embodiment
Demnach wird in dem Halbleiterbauelement und
dem Verfahren zur Herstellung desselben gemäß dem fünften bevorzugten Ausführungsbeispiel der
lokale Bereich zur Lebensdauerverkürzung
Sechstes bevorzugtes AusführungsbeispielSixth preferred embodiment
Wenn der lokale Bereich zur Lebensdauerverkürzung
Als nächstes wurde anhand des Halbleiterbauelements
gemäß dem vorgenannten
dritten bevorzugten Ausführungsbeispiels
studiert, wie die jeweiligen Absolutwerte der Durchbruchspannung
in Durchlaßrichtung
und der Durchbruchspannung in Sperrichtung mit der Tiefe der Protonenimplantation in
dem N–-Bereich
Wie aus
Im Gegensatz zu Protonen fungiert
Helium nicht als Donator. Aus diesem Grunde nimmt der Absolutwert
der Durchbruchspannung in Sperrichtung nicht ab, sogar wenn der
lokale Bereich zur Lebensdauerverkürzung
Demnach wird der lokale Bereich zur
Lebensdauerverkürzung
Obwohl in den oben erörterten ersten bis sechsten bevorzugten Ausführungsbeispielen ein N-Kanal IGBT erörtert wurde, kann die vorliegende Erfindung auch auf einen P-Kanal IGBT angewandt werden. Weiterhin kann, obwohl der IGBT, in welchem das Gate auf dem Siliziumsubstrat gebildet ist, erörtert wurde, die vorliegende Erfindung auch auf einen anderen Typ von IGBT angewandt werden, in welchem ein Gate in einer Rinne, die in dem Siliziumsubstrat gebildet ist, eingegraben ist (Grabengate-Typ IGBT).Although an N-channel IGBT was discussed in the first to sixth preferred embodiments discussed above, the present invention can also be applied to a P-channel IGBT. Furthermore, although the IGBT in which the gate is formed on the silicon substrate, was discussed, the present invention can also be applied to another type of IGBT in which a gate is buried in a groove formed in the silicon substrate (trench gate type IGBT).
Obwohl die Erfindung im Detail gezeigt und beschrieben wurde, ist die obige Beschreibung in allen Aspekten illustrativ und nicht einschränkend. Es ist deshalb verständlich, daß zahlreiche Modifikationen und Änderungen eingeführt werden können, ohne vom Bereich der Erfindung abzuweichen.Although the invention is shown in detail and has been described is the above description in all aspects illustrative and not restrictive. It is therefore understandable that numerous Modifications and changes introduced can be without to depart from the scope of the invention.
Claims (26)
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002280666 | 2002-09-26 | ||
JP02-280666 | 2002-09-26 | ||
JP03-194129 | 2003-07-09 | ||
JP2003194129A JP4781616B2 (en) | 2002-09-26 | 2003-07-09 | Semiconductor substrate manufacturing method and semiconductor device manufacturing method |
Publications (1)
Publication Number | Publication Date |
---|---|
DE10344827A1 true DE10344827A1 (en) | 2004-05-13 |
Family
ID=32109440
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2003144827 Withdrawn DE10344827A1 (en) | 2002-09-26 | 2003-09-26 | Power semiconductor device e.g. insulated gate bipolar transistor substrate, has P-type isolation region partially formed by diffusing P-type impurity on substrate, where region surrounds N region which is part of substrate |
Country Status (4)
Country | Link |
---|---|
JP (1) | JP4781616B2 (en) |
KR (1) | KR100553625B1 (en) |
CN (1) | CN100423285C (en) |
DE (1) | DE10344827A1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102007015304A1 (en) * | 2006-03-30 | 2009-05-07 | Infineon Technologies Austria Ag | Reverse conducting (RC) IGBT with vertically arranged carrier lifetime adjustment |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4872190B2 (en) * | 2004-06-18 | 2012-02-08 | トヨタ自動車株式会社 | Semiconductor device |
JP2006108346A (en) * | 2004-10-05 | 2006-04-20 | Matsushita Electric Ind Co Ltd | Chip type semiconductor element and its manufacturing method |
JP4892825B2 (en) * | 2004-11-12 | 2012-03-07 | 富士電機株式会社 | Manufacturing method of semiconductor device |
JP2006210606A (en) * | 2005-01-27 | 2006-08-10 | Mitsubishi Electric Corp | Semiconductor apparatus and manufacturing method thereof |
JP4843253B2 (en) * | 2005-05-23 | 2011-12-21 | 株式会社東芝 | Power semiconductor device |
JP4852943B2 (en) * | 2005-09-09 | 2012-01-11 | 富士電機株式会社 | Method for sorting semiconductor device chips |
JP4627272B2 (en) * | 2006-03-09 | 2011-02-09 | 三菱電機株式会社 | Silicon carbide semiconductor device and method for manufacturing silicon carbide semiconductor device |
JP5614451B2 (en) | 2010-08-12 | 2014-10-29 | 富士電機株式会社 | Manufacturing method of semiconductor device |
WO2012056536A1 (en) | 2010-10-27 | 2012-05-03 | 富士電機株式会社 | Semiconductor device and method for manufacturing semiconductor device |
JP5915756B2 (en) * | 2012-08-22 | 2016-05-11 | 富士電機株式会社 | Semiconductor device and manufacturing method of semiconductor device |
JP6263966B2 (en) * | 2012-12-12 | 2018-01-24 | 富士電機株式会社 | Semiconductor device |
CN104517837B (en) * | 2013-09-29 | 2017-10-10 | 无锡华润上华科技有限公司 | A kind of manufacture method of insulated gate bipolar transistor |
JP6467882B2 (en) * | 2014-11-13 | 2019-02-13 | 富士電機株式会社 | Semiconductor device and method for manufacturing semiconductor device |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5988871A (en) * | 1982-11-12 | 1984-05-22 | バ−・ブラウン・コ−ポレ−ション | High stabilized low voltage integrated circuit surface breakdown diode structure and method of producing same |
DE3484747D1 (en) * | 1983-12-05 | 1991-08-01 | Gen Electric | SEMICONDUCTOR SUBSTRATE WITH AN ELECTRICALLY INSULATED SEMICONDUCTOR ARRANGEMENT. |
US5177587A (en) * | 1989-07-21 | 1993-01-05 | Linear Technology Corporation | Push-back junction isolation semiconductor structure and method |
JPH04286163A (en) * | 1991-03-14 | 1992-10-12 | Shin Etsu Handotai Co Ltd | Manufacture of semiconductor substrate |
JP2726583B2 (en) * | 1991-11-18 | 1998-03-11 | 三菱マテリアルシリコン株式会社 | Semiconductor substrate |
US5272119A (en) * | 1992-09-23 | 1993-12-21 | Memc Electronic Materials, Spa | Process for contamination removal and minority carrier lifetime improvement in silicon |
JPH06216058A (en) * | 1993-01-18 | 1994-08-05 | Sony Corp | Manufacture of semiconductor device |
JP3352840B2 (en) * | 1994-03-14 | 2002-12-03 | 株式会社東芝 | Reverse parallel connection type bidirectional semiconductor switch |
JP3413021B2 (en) * | 1996-07-30 | 2003-06-03 | 株式会社東芝 | Semiconductor device |
CN1235380A (en) * | 1999-04-07 | 1999-11-17 | 赵振华 | Structure and manufacture of small power thysistor |
JP4788028B2 (en) * | 2000-08-28 | 2011-10-05 | 富士電機株式会社 | Bidirectional IGBT with reverse blocking IGBTs connected in antiparallel |
-
2003
- 2003-07-09 JP JP2003194129A patent/JP4781616B2/en not_active Expired - Fee Related
- 2003-09-26 KR KR20030066838A patent/KR100553625B1/en not_active IP Right Cessation
- 2003-09-26 DE DE2003144827 patent/DE10344827A1/en not_active Withdrawn
- 2003-09-26 CN CNB031603025A patent/CN100423285C/en not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102007015304A1 (en) * | 2006-03-30 | 2009-05-07 | Infineon Technologies Austria Ag | Reverse conducting (RC) IGBT with vertically arranged carrier lifetime adjustment |
US7557386B2 (en) | 2006-03-30 | 2009-07-07 | Infineon Technologies Austria Ag | Reverse conducting IGBT with vertical carrier lifetime adjustment |
DE102007015304B4 (en) * | 2006-03-30 | 2013-06-13 | Infineon Technologies Austria Ag | Reverse conducting (RC) IGBT with vertically arranged carrier lifetime adjustment and method of fabricating a reverse conducting IGBT |
Also Published As
Publication number | Publication date |
---|---|
KR20040027442A (en) | 2004-04-01 |
KR100553625B1 (en) | 2006-02-22 |
JP2004165619A (en) | 2004-06-10 |
CN100423285C (en) | 2008-10-01 |
JP4781616B2 (en) | 2011-09-28 |
CN1494162A (en) | 2004-05-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE60132994T2 (en) | METHOD FOR PRODUCING A POWER MOSFET | |
DE3122768C2 (en) | ||
DE68911702T2 (en) | Compound substrate semiconductor device made of two semiconductor substrates in close contact. | |
DE2711562C3 (en) | Semiconductor component and method for its manufacture | |
DE10344827A1 (en) | Power semiconductor device e.g. insulated gate bipolar transistor substrate, has P-type isolation region partially formed by diffusing P-type impurity on substrate, where region surrounds N region which is part of substrate | |
EP0001574B1 (en) | Semiconductor device for resistance structures in high-density integrated circuits and method for making it | |
DE19919955A1 (en) | Semiconductor component with high voltage strength | |
DE102011108151A1 (en) | TRENCH SUPERJUNCTION MOSFET WITH THIN EPI PROCESS | |
DE102010064653B4 (en) | Method for producing a semiconductor device | |
EP0405200A1 (en) | MOS-gated bipolar power semiconductor device | |
DE102008032547A1 (en) | Trench isolated gate MOS semiconductor device | |
DE2160427B2 (en) | Process for the production of a semiconductor resistor with implanted ions of a neutral dopant | |
DE112020002227T5 (en) | SEMICONDUCTOR DEVICE | |
DE112005001587T9 (en) | Improved process for resurf diffusion for high voltage mosfet | |
DE112013002978B4 (en) | Semiconductor substrate evaluation method, semiconductor substrate for evaluation and semiconductor device | |
DE10225234B4 (en) | Metal oxide semiconductor transistor and method of making same | |
DE102016116607A1 (en) | Trench gate semiconductor device and method of making the same | |
DE60030059T2 (en) | BREAKTHROUGH DIODE AND METHOD OF MANUFACTURE | |
DE102008029868B4 (en) | Semiconductor component and manufacturing method thereof | |
DE1901186A1 (en) | Integrated circuit and method of making it | |
DE10205324B4 (en) | Semiconductor device | |
DE10015884A1 (en) | Schottky diode | |
DE19608504A1 (en) | IGFET for power component of motor controlled current inverter | |
DE1901665C3 (en) | Process for the production and testing of monolithically integrated semiconductor circuits | |
DE10203820A1 (en) | Semiconductor component and method for its production |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
R002 | Refusal decision in examination/registration proceedings | ||
R006 | Appeal filed | ||
R008 | Case pending at federal patent court | ||
R120 | Application withdrawn or ip right abandoned | ||
R120 | Application withdrawn or ip right abandoned |
Effective date: 20140729 |