DE10344827A1 - Power semiconductor device e.g. insulated gate bipolar transistor substrate, has P-type isolation region partially formed by diffusing P-type impurity on substrate, where region surrounds N region which is part of substrate - Google Patents

Power semiconductor device e.g. insulated gate bipolar transistor substrate, has P-type isolation region partially formed by diffusing P-type impurity on substrate, where region surrounds N region which is part of substrate Download PDF

Info

Publication number
DE10344827A1
DE10344827A1 DE2003144827 DE10344827A DE10344827A1 DE 10344827 A1 DE10344827 A1 DE 10344827A1 DE 2003144827 DE2003144827 DE 2003144827 DE 10344827 A DE10344827 A DE 10344827A DE 10344827 A1 DE10344827 A1 DE 10344827A1
Authority
DE
Germany
Prior art keywords
substrate
conductivity type
main surface
region
impurity diffusion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE2003144827
Other languages
German (de)
Inventor
Mitsuru Kaneda
Hideki Takahashi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE10344827A1 publication Critical patent/DE10344827A1/en
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT

Abstract

The substrate has an N-type silicon substrate (1) with a bottom surface and an upper surface which are opposed to each other, and P-type impurity diffusion layer (3) of high concentration formed by diffusing a P-type impurity. A P-type isolation region is partially formed by diffusing a P-type impurity on the substrate. The isolation region is formed surrounding an N region (1a) which is a part of the substrate. An Independent claim is also included for a method of manufacturing a semiconductor substrate.

Description

HINTERGRUND DER ERFINDUNGBACKGROUND OF THE INVENTION

Bereich der ErfindungField of the invention

Die vorliegende Erfindung bezieht sich auf ein Halbleitersubstrat, das in einem Leistungshalbleiterbauelement verwendet wird, auf ein Verfahren zur Herstellung desselben, auf ein Halbleiterbauelement, das das Halbleitersubstrat verwendet und auf ein Verfahren zur Herstellung desselben.The present invention relates on a semiconductor substrate that is in a power semiconductor device is used on a process for producing the same a semiconductor device using the semiconductor substrate and to a method of making the same.

Beschreibung des Standes der TechnikDescription of the stand of the technique

In der letzten Zeit wurde eine Starkstromleitung vorgeschlagen, die AC-Matrix-Konverter genannt wird, in welcher ein direktes Schalten einer Dreiphasenspannungsquelle mittels eines bidirektionalen Schalters durchgeführt wird. Da der bidirektionale Schalter im AC-Matrix-Konverter verwendet wird, wird ein Leistungsglied, welches bidirektionale Durchbruchspannungen besitzt, benötigt. Als Beispiel hierfür ist in M. Takei, Y. Harada und K. Ueno, „600V-IGBT with Reverse Blocking Capability", Proceedings of 2001 International Symposium on Power Semiconductor Devices & ICs, Osaka, ein IGBT offenbart, welcher geeignet ist, seine Durchbruchspannung bidirektional zu sperren.Lately there has been a power line suggested the AC matrix converter is mentioned, in which a direct switching of a three-phase voltage source is carried out by means of a bidirectional switch. Because the bidirectional Switch used in the AC matrix converter becomes a power element, which has bidirectional breakdown voltages. As Example of this is in M. Takei, Y. Harada and K. Ueno, “600V-IGBT with Reverse Blocking Capability ", Proceedings of 2001 International Symposium on Power Semiconductor Devices & ICs, Osaka IGBT discloses which is suitable for bidirectional breakdown voltage to lock.

Ferner ist ein Verfahren zur Bildung eines lokalen Bereichs zur Lebensdauerverkürzung durch eine Bestrahlung mit Helium oder Protonen in der japanischen Offenlegungsschrift Nr. 2002-76017 offenbart.There is also a method of education a local area to shorten the lifespan of radiation with helium or protons in Japanese Patent Application Laid-Open No. 2002-76017.

In dem in Takei et al. beschriebenen IGBT jedoch wird die Durchbruchspannung durch das Vorsehen eines Einschnitts der Mesastruktur von einer Oberfläche des Substrats her zu einer Kollektor-P-Schicht hin und das Bilden einer Substanz, um ein elektrisches Feld innerhalb des Einschnittes abzubauen, gesperrt. Obwohl dieses Verfahren in einem existierenden Triac und dgl. angewandt wird, weist es das Problem einer niedrigen Zuverlässigkeit auf.In the in Takei et al. described IGBT, however, will breakdown voltage by providing one Incision of the mesa structure from one surface of the substrate to one Collector-P-layer and the formation of a substance around an electric field dismantled within the incision, blocked. Although this procedure applied in an existing triac and the like, it does so Problem of low reliability.

Zusätzlich werden in der o.g. japanischen Offenlegungsschrift Nr. 2002-76017 Helium und Protonen gleich behandelt, jedoch tritt, abhängig von der Implantationstiefe der Protonen in das Substrat das Problem auf, daß die Durchbruchspannung in Sperrichtung verringert wird, da die implantierten Protonen dazu veranlaßt werden, als Donator zu fungieren.In addition, in the above Japanese Laid-open specification No. 2002-76017 helium and protons treated equally, however, depends the problem from the implantation depth of the protons into the substrate on that the Reverse breakdown voltage is reduced as the implanted Protons to do so are going to act as a donor.

ZUSAMMENFASSUNG DER ERFINDUNGSUMMARY OF THE INVENTION

Aufgabe der vorliegenden Erfindung ist es, ein hoch zuverlässiges Halbleiterbauelement, welches geeignet ist, die Durchbruchspannung bidirektional zu sperren, ein Verfahren zur Herstellung desselben, ein Halbleitersubstrat, das für das Halbleiterbauelement benutzt wird und ein Verfahren zur Herstellung desselben anzugeben.Object of the present invention is a highly reliable Semiconductor device which is suitable for the breakdown voltage to lock bidirectionally, a method of making the same, a semiconductor substrate that for the semiconductor device is used and a method of manufacture to indicate the same.

Ein erster Aspekt der vorliegenden Erfindung ist für ein Halbleitersubstrat bestimmt, und gemäß diesem ersten Aspekt weist das Halbleitersubstrat ein Substrat, eine Störstelleneindiffusionsschicht und einen Störstelleneindiffusionsbereich auf. Das Substrat von einem ersten Leitfähigkeitstyp weist eine erste Hauptoberfläche und eine zweite Hauptoberfläche, welche einander gegenüber liegen, auf. Die Störstelleneindiffusionsschicht von einem zweiten Leitfähigkeitstyp, der vom ersten Leitfähigkeitstyp verschieden ist, wird in der ersten Hauptoberfläche durch Eindiffundieren von Fremdatomen gebildet. Der Störstelleneindiffusionsbereich vom zweiten Leitfähigkeitstyp wird teilweise in der zweiten Hauptoberfläche durch Eindiffundieren von Fremdatomen gebildet, und besitzt eine untere Oberfläche, die die Störstelleneindiffusionsschicht erreicht und einen Abschnitt des Substrats umgibt, welcher in Draufsicht vom ersten Leitfähigkeitstyp ist. Der durch den Störstelleneindiffusionsbereich umgebene Abschnitt ist als Elementbildungsbereich definiert.A first aspect of the present Invention is for determines a semiconductor substrate, and according to this first aspect the semiconductor substrate is a substrate, an impurity diffusion layer and an impurity diffusion area on. The substrate of a first conductivity type has a first main surface and a second major surface, which towards each other lay on. The impurity diffusion layer of a second conductivity type, the first conductivity type is different in the first main surface by diffusing in Foreign atoms formed. The impurity diffusion area of the second conductivity type partly in the second main surface by diffusing in Foreign atoms formed, and has a lower surface that the impurity diffusion layer reached and surrounding a portion of the substrate, which in plan view of the first conductivity type is. The through the impurity diffusion area the surrounding section is defined as the element formation area.

Das Halbleitersubstrat wird durch Bilden der Störstelleneindiffusionsschicht in der ersten Hauptoberfläche des Substrats und darauffolgende Bildung des Störstelleneindiffusionsbereichs in der zweiten Hauptoberfläche des Substrats gebildet. Zu diesem Zeitpunkt ist es möglich, einen Defekt des Halbleitersubstrats, welcher durch die Bil dung des Störstelleneindiffusionsbereichs verursacht wird, zu reduzieren oder zu entfernen, weil die Störstelleneindiffusionsschicht als eine Getter-Stelle gegen eine Beschädigung, die durch die Bildung des Störstelleneindiffusionsbereichs verursacht ist, dient.The semiconductor substrate is through Form the impurity diffusion layer in the first main surface of the substrate and subsequent formation of the impurity diffusion region in the second main surface of the substrate formed. At this point it is possible to get one Defect of the semiconductor substrate caused by the formation of the impurity diffusion area is caused to reduce or remove because of the impurity diffusion layer as a getter site against damage caused by formation the impurity diffusion area is caused serves.

Ein zweiter Aspekt der vorliegenden Erfindung ist für ein Halbleiterbauelement bestimmt, und gemäß dem zweiten Aspekt weist das Halbleiterbauelement ein Halbleitersubstrat und einen ersten Störstellenbereich auf. Das Halbleitersubstrat weist ein Substrat, eine Störstelleneindiffusionsschicht und einen Störstelleneindiffusionsbereich auf. Das Substrat von einem ersten Leitfähigkeitstyp hat eine erste Hauptoberfläche und eine zweite Hauptoberfläche, welche einander gegenüber liegen. Die Störstelleneindiffusionsschicht von einem zweiten Leitfähigkeitstyp, der vom ersten Leitfähigkeitstyp verschieden ist, wird in der ersten Hauptoberfläche durch Eindiffundieren von Fremdatomen gebildet. Der Störstelleneindiffusionsbereich vom zweiten Leitfähigkeitstyp wird teilweise in der zweiten Hauptoberfläche durch Eindiffundieren von Fremdatomen gebildet, besitzt eine untere Oberfläche, die die Störstelleneindiffusionsschicht erreicht und umgibt einen Abschnitt des Substrats, welcher in Draufsicht vom ersten Leitfähigkeitstyp ist. Der durch den Störstelleneindiffusionsbereich umgebene Abschnitt ist als Elementbildungsbereich definiert. Der erste Störstellenbereich vom zweiten Leitfähigkeitstyp wird teilweise in der zweiten Hauptoberfläche im Elementbildungsbereich gebildet.A second aspect of the present invention is for a semiconductor device, and according to the second aspect, the semiconductor device has a semiconductor substrate and a first impurity region. The semiconductor substrate has a substrate, an impurity diffusion layer and an impurity diffusion region. The substrate of a first conductivity type has a first main surface and a second main surface which are opposite to each other. The impurity diffusion layer of a second conductivity type, which is different from the first conductivity type, is formed in the first main surface by the diffusion of foreign atoms. The impurity diffusion region of the second conductivity type is partially formed in the second main surface by the diffusion of foreign atoms, has a lower surface that reaches the impurity diffusion layer, and surrounds a portion of the substrate that is the first conductivity type in plan view. The through the impurity diffuser The area surrounding the area is defined as the element formation area. The first impurity region of the second conductivity type is partially formed in the second main surface in the element formation region.

Mit Ausdehnung einer Sperrschicht vom ersten Störstellenbereich aus kann eine in Durchlaßrichtung gerichtete Durchbruchspannung gesperrt werden. Weiterhin kann eine in Sperrichtung gerichtete Durchbruchspannung mit einer Ausdehnung einer Sperrschicht von der Störstelleneindiffusionsschicht und dem Störstelleneindiffusionsbereich aus gesperrt werden. Kurz gesagt ist es möglich, sowohl eine in Durchlaßrichtung gerichtete Durchbruchspannung, als auch eine in Sperrichtung gerichtete Durchbruchspannung zu sperren.With extension of a barrier layer from the first impurity area can be made in the forward direction directional breakdown voltage can be blocked. Furthermore, a reverse breakdown voltage with an expansion a barrier layer from the impurity diffusion layer and the impurity diffusion area be locked out. In short, it is possible to have both one in the forward direction directional breakdown voltage, as well as a reverse direction To breakdown voltage.

Ein dritter Aspekt der vorliegenden Erfindung ist für ein Halbleiterbauelement bestimmt, und gemäß dem dritten Aspekt weist das Halbleiterbauelement ein Halbleitersubstrat, einen ersten Störstellenbereich, einen zweiten Störstellenbereich, eine Gate-Efektrode, und einen ersten lokalen Bereich zur Lebensdauerverkürzung auf. Das Halb leitersubstrat weist ein Substrat, eine Störstelleneindiffusionsschicht und einen Störstelleneindiffusionsbereich auf. Das Substrat von einem ersten Leitfähigkeitstyp hat eine erste Hauptoberfläche und eine zweite Hauptoberfläche, welche einander gegenüber liegen. Die Störstelleneindiffusionsschicht von einem zweiten Leitfähigkeitstyp, der vom ersten Leitfähigkeitstyp verschieden ist, wird in der ersten Hauptoberfläche gebildet und dient als Kollektor eines Transistors. Der Störstelleneindiffusionsbereich vom zweiten Leitfähigkeitstyp wird teilweise in der zweiten Hauptoberfläche gebildet, besitzt eine untere Oberfläche, die die Störstelleneindiffusionsschicht erreicht, und umgibt einen Abschnitt des Substrats, welcher in Draufsicht vom ersten Leitfähigkeitstyp ist. Der durch den Störstelleneindiffusionsbereich umgebene Abschnitt ist als Elementbildungsbereich definiert. Der erste Störstellenbereich vom zweiten Leitfähigkeitstyp wird teilweise in der zweiten Hauptoberfläche im Elementbildungsbereich gebildet und dient als Basis des Transistors. Der zweite Störstelleneindiffusionsbereich vom ersten Leitfähigkeitstyp wird teilweise in der zweiten Hauptoberfläche im ersten Störstelleneindiffusionsbereich gebildet und dient als Emitter des Transistors, und die Gate-Elektrode wird auf der zweiten Hauptoberfläche mit einem dazwischenliegenden Gate-Isolationsfilm gebildet, der über dem ersten Störstelleneindiffusionsbereich zwischen dem zweiten Störstelleneindiffusionsbereich und einem Abschnitt des Substrats, welcher vom ersten Leitfähigkeitstyp ist, angeordnet ist. Der erste lokale Bereich zur Lebensdauerverkürzung wird durch die Implantation von Protonen in einen hinsichtlich der Richtung der Filmdicke im wesentlichen in der Mitte liegenden Bereich des Abschnitts des Substrats, der vom ersten Leitfähigkeitstyp ist, gebildet.A third aspect of the present Invention is for determines a semiconductor device, and according to the third aspect the semiconductor component is a semiconductor substrate, a first impurity region, a second impurity area, a gate effect electrode, and a first local area to shorten the lifespan. The semiconductor substrate has a substrate, an impurity diffusion layer and an impurity diffusion area. The first conductivity type substrate has a first main surface and a second main surface, which face each other lie. The impurity diffusion layer of a second conductivity type, that is different from the first conductivity type is formed in the first main surface and serves as Collector of a transistor. The impurity diffusion area of the second conductivity type is partially formed in the second main surface, has one lower surface, the impurity diffusion layer reached, and surrounds a portion of the substrate, which is in plan view of the first conductivity type is. The through the impurity diffusion area the surrounding section is defined as the element formation area. The first impurity area of the second conductivity type is partially in the second main surface in the element formation area formed and serves as the base of the transistor. The second impurity diffusion area of the first conductivity type is partially in the second main surface in the first impurity diffusion area formed and serves as the emitter of the transistor, and the gate electrode is on the second main surface with an intermediate gate insulation film formed over the first Störstelleneindiffusionsbereich between the second impurity diffusion area and a portion of the substrate which is of the first conductivity type is arranged. The first local area for life shortening is by implanting protons in one direction the film thickness essentially in the middle of the range Portion of the substrate, which is of the first conductivity type, is formed.

Sowohl die Durchbruchspannung in Durchlaßrichtung als auch die Durchbruchspannung in Sperrichtung können auf einem hohen Niveau erhalten werden.Both the breakdown voltage in forward as well as the reverse breakdown voltage can on be maintained at a high level.

Ein vierter Aspekt der vorliegenden Erfindung ist für ein Verfahren zur Herstellung eines Halbleitersubstrats bestimmt, und gemäß dem vierten Aspekt weist das Verfahren die Schritte (a) bis (c) auf. Schritt (a) ist, ein Substrat von einem ersten Leitfähigkeitstyp zu präparieren, das eine erste Hauptoberfläche und eine zweite Hauptoberfläche, welche einander gegenüber liegen, besitzt. Schritt (b) ist, eine Störstelleneindiffusionsschicht von einem zweiten Leitfähigkeitstyp, der vom ersten Leitfähigkeitstyp verschieden ist, durch Eindiffundieren von ersten Fremdatomen von der ersten Hauptoberfläche her in das Substrat hinein, zu bilden. Schritt (c) ist, einen Störstelleneindif fusionsbereich vom zweiten Leitfähigkeitstyp durch Eindiffundieren von zweiten Fremdatomen vom Teil der zweiten Hauptoberfläche her in das Substrat hinein zu bilden, um eine untere Oberfläche zu haben, die die Störstelleneindiffusionsschicht erreicht, und um einen Abschnitt des Substrats zu umgeben, welcher in Draufsicht vom ersten Leitfähigkeitstyp ist. Der durch den Störstelleneindiffusionsbereich umgebene Abschnitt ist als Elementbildungsbereich definiert.A fourth aspect of the present Invention is for determines a method for producing a semiconductor substrate, and according to the fourth Aspect the method has steps (a) to (c). step (a) is to prepare a substrate of a first conductivity type, the first main surface and a second main surface, which face each other lying, owns. Step (b) is an impurity diffusion layer of a second conductivity type, that is different from the first conductivity type is, by diffusing first foreign atoms from the first main surface forth into the substrate. Step (c) is an impurity diffusion area of the second conductivity type by diffusing second foreign atoms from the part of the second main surface into the substrate to have a lower surface the impurity diffusion layer reached, and to surround a portion of the substrate which top view of the first conductivity type is. The through the impurity diffusion area the surrounding section is defined as the element formation area.

Da die Störstelleneindiffusionsschicht als eine Getter-Stelle gegen eine Beschädigung dient, die durch die Bildung des Störstelleneindiffusionsbereiches verursacht ist, ist es möglich, einen Defekt des Substrats, der durch die Bildung des Störstelleneindiffusionsbereiches verursacht ist, zu reduzieren oder zu entfernen.Because the impurity diffusion layer serves as a getter point against damage caused by the Formation of the impurity diffusion area is caused, it is possible a defect in the substrate caused by the formation of the impurity diffusion region is caused to reduce or remove.

Ein fünfter Aspekt der vorliegenden Erfindung ist für ein Verfahren zur Herstellung eines Halbleiterbauelements bestimmt und gemäß dem fünften Aspekt weist das Verfahren die Schritte (a) bis (f) auf. Schritt (a) ist, ein Substrat von einem ersten Leitfähigkeitstyp zu präparieren, das eine erste Hauptoberfläche und eine zweite Hauptoberfläche, welche einander gegenüber liegen, besitzt. Schritt (b) ist, eine Störstelleneindiffusionsschicht von einem zweiten Leitfähigkeitstyp, der vom ersten Leitfähigkeitstyp verschieden ist, durch Eindiffundieren von ersten Fremdatomen von einer ersten Hauptoberfläche her in das Substrat hinein zu bilden. Schritt (c) ist, einen Störstelleneindiffusionsbereich vom zweiten Leitfähigkeitstyp durch Eindiffundieren von zweiten Fremdatomen von einem Teil der zweiten Hauptoberfläche her in das Substrat hinein zu bilden, um eine untere Oberfläche zu haben, die die Störstelleneindiffusionsschicht erreicht, und um einen Abschnitt des Substrats zu umgeben, welcher in Draufsicht vom ersten Leitfähigkeitstyp ist. Der Abschnitt, der durch den Störstelleneindiffusionsbereich umgeben ist, ist als Elementbildungsbereich definiert. Schritt (d) ist, einen ersten Störstellenbereich vom zweiten Leitfähigkeitstyp teilweise in der zweiten Hauptoberfläche des Elementbildungsbereichs zu bilden. Schritt (e) ist, einen zweiten Störstellenbereich vom ersten Leitfähigkeitstyp teilweise in der zweiten Hauptoberfläche im ersten Störstellenbereich zu bilden. Schritt (f) ist, eine Gate-Elektrode auf der zweiten Hauptoberfläche zu bilden, mit einem Gate-Isolationsfilm, der dazwischengeschaltet ist, oberhalb des ersten Störstellenbereichs, positioniert zwischen dem zweiten Störstellenbereich und einem Teil des Substrats, welches vom ersten Leitfähigkeitstyp ist. Der erste Störstellenbereich dient als Basis eines Transistors, der zweite Störstellenbereich dient als Emitter des Transistors, und die Störstelleneindiffusionsschicht dient als Kollektor des Transistors.A fifth aspect of the present invention is for a method of manufacturing a semiconductor device, and according to the fifth aspect, the method has steps (a) to (f). Step (a) is to prepare a substrate of a first conductivity type which has a first main surface and a second main surface which are opposite to each other. Step (b) is to form an impurity diffusion layer of a second conductivity type different from the first conductivity type by diffusing first foreign atoms from a first main surface into the substrate. Step (c) is to form a second conductivity type impurity diffusion region by diffusing second impurities into the substrate from a part of the second main surface to have a lower surface that reaches the impurity diffusion layer and to surround a portion of the substrate , which is of the first conductivity type in plan view. The portion surrounded by the impurity diffusion area is defined as the element formation area. Step (d) is to partially form a first impurity region of the second conductivity type in the second main surface of the element formation region. Step (e) is a second impurity region from the first conductive type in part in the second main surface in the first defect area. Step (f) is to form a gate electrode on the second main surface with a gate insulation film interposed above the first impurity region, positioned between the second impurity region and a part of the substrate which is of the first conductivity type. The first impurity region serves as the base of a transistor, the second impurity region serves as the emitter of the transistor, and the impurity diffusion layer serves as the collector of the transistor.

Mit Ausdehnung einer Sperrschicht vom ersten Störstellenbereich aus kann eine in Durchlaßrichtung gerichtete Durchbruchspannung gesperrt werden. Weiterhin kann mit einer Ausdehnung einer Sperrschicht von der Störstelleneindiffusionsschicht und dem Störstelleneindiffusionsbereich aus eine in Sperrrichtung gerichtete Durchbruchspannung gesperrt werden. Kurz gesagt ist es möglich, einen IGBT zu erhalten, in welchem sowohl die in Durchlaßrichtung gerichtete Durchbruchspannung als auch die in Sperrrichtung gerichtete Durchbruchspannung gesperrt werden können.With extension of a barrier layer from the first impurity area can be made in the forward direction directional breakdown voltage can be blocked. Furthermore, with an extension of a barrier layer from the impurity diffusion layer and the impurity diffusion area blocked from a reverse breakdown voltage become. In short, it is possible to get an IGBT in which both the forward directional breakdown voltage as well as the reverse direction Breakdown voltage can be blocked.

Ein sechster Aspekt der vorliegenden Erfindung ist für ein Verfahren zur Herstellung eines Halbleiterbauelements bestimmt und gemäß dem sechsten Aspekt weist das Verfahren die Schritte a) bis g) auf. Schritt a) ist, ein Substrat von einem ersten Leitfähigkeitstyp zu präparieren, das eine erste Hauptoberfläche und eine zweite Hauptoberfläche, welche einander gegenüber liegen, besitzt. Schritt b) ist, eine Störstelleineindiffusionsschicht von einem zweiten Leitfähigkeitstyp, der vom ersten Leitfähigkeitstyp verschieden ist, in einer ersten Hauptoberfläche zu bilden, wobei die Störstelleneindiffusionsschicht als Kollektor eines Transistors dient. Schritt c) ist, einen Störstelleneindiffusionsbereich vom zweiten Leitfähigkeitstyp teilweise in der zweiten Hauptoberfläche zu bilden, der eine untere Oberfläche hat, die die Störstelleneindiffusionsschicht erreicht und einen Abschnitt des Substrats umgibt, welcher in Draufsicht vom ersten Leitfähigkeitstyp ist. Der Abschnitt, der durch den Störstelleneindiffusionsbereich umgeben ist, ist als Elementbildungsbereich definiert. Schritt d) ist, einen ersten Störstelleneindiffusionsbereich vom zweiten Leitfähigkeitstyp teilweise in der zweiten Hauptoberfläche im Elementbildungsbereich zu bilden, der als Basis des Transistors dient. Schritt e) ist es, einen zweiten Störstelleneindiffusionsbereich des ersten Leitfähigkeitstyps teilweise in der zweiten Hauptoberfläche im ersten Störstelleneindiffusionsbereich zu bilden, der als Emitter des Transistors dient. Schritt f) ist es, eine Gate-Elektrode auf der zweiten Hauptoberfläche zu bilden, mit einem Gate-Isolationsfilm, der dazwischengeschaltet ist, oberhalb des ersten Störstellenbereichs, positioniert zwischen dem zweiten Störstellenbereich und einem Teil des Substrats, welches vom ersten Leitfähigkeitstyp ist. Schritt g) ist es, einen ersten lokalen Bereich zur Lebensdauerverkürzung durch das Implantieren von Protonen in einen in Hinsicht auf die Erstreckungsrichtung der Filmdicke im wesentlichen mittleren Bereich des Teils des Substrats, welches vom ersten Leitfähigkeitstyp ist, von der Seite der ersten Hauptoberfläche her durch die Störstelleneindiffusionsschicht zu bilden.A sixth aspect of the present Invention is for determines a method for producing a semiconductor device and according to the sixth The method has the steps a) to g). Step a) is to prepare a substrate of a first conductivity type, the first main surface and a second main surface, which face each other lying, owns. Step b) is an impurity diffusion layer of a second conductivity type, that is different from the first conductivity type is in a first main surface to form, the impurity diffusion layer serves as a collector of a transistor. Step c) is an impurity diffusion area of the second conductivity type to form partially in the second main surface, the one lower surface that has the impurity diffusion layer reached and surrounding a portion of the substrate, which in plan view from first conductivity type is. The section through the impurity diffusion area is defined as the element formation area. Step d) is a first impurity diffusion area of the second conductivity type partly in the second main surface in the element formation area to form, which serves as the base of the transistor. Step e) is a second impurity diffusion area of the first conductivity type partly in the second main surface in the first impurity diffusion area form, which serves as the emitter of the transistor. Step f) is it to form a gate electrode on the second main surface with a gate insulation film interposed above the first defect area, positioned between the second impurity area and a part of the substrate, which is of the first conductivity type. Step g) is to go through a first local area to shorten lifespan the implantation of protons in a direction of extension the film thickness in the substantially central region of the part of the substrate, which is of the first conductivity type from the first main surface side through the impurity diffusion layer to build.

Sowohl die Durchbruchspannung in Durchlaßrichtung als auch die Durchbruchspannung in Sperrichtung können auf hohem Niveau erhalten werden.Both the breakdown voltage in forward as well as the reverse breakdown voltage can on high level.

Diese und andere Aufgaben, Merkmale, Aspekte und Vorteile der vorliegenden Erfindung werden aus der folgenden detaillierten Beschreibung der vorliegenden Erfindung, wenn sie in Verbindung mit den beigefügten Zeichnungen genommen wird, deutlich ersichtlich.These and other tasks, features, Aspects and advantages of the present invention will become apparent from the following detailed description of the present invention when it in conjunction with the attached Drawings are clearly visible.

KURZBESCHREIBUNG DER ZEICHNUNGENSUMMARY THE DRAWINGS

1 eine Draufsicht, die den Aufbau eines Halbleitersubstrats gemäß einem ersten bevorzugten Ausführungsbeispiel der vorliegenden Erfindung zeigt, 1 1 is a plan view showing the structure of a semiconductor substrate according to a first preferred embodiment of the present invention.

2 eine Querschnittsansicht, die den Aufbau im Querschnitt in bezug auf eine Lage entlang einer Linie X1-X1 in 1 zeigt, 2 a cross-sectional view showing the structure in cross-section with respect to a position along a line X1-X1 in 1 shows,

3-6 Querschnitte, die ein Verfahren zur Herstellung des Halbleitersubstrats gemäß dem ersten bevorzugten Ausführungsbeispiel der vorliegenden Erfindung Schritt für Schritt zeigen, 3 - 6 Cross sections showing a method of manufacturing the semiconductor substrate according to the first preferred embodiment of the present invention step by step

7 u. 8 Ansichten, die die Auswirkung des Halbleitersubstrats und des Verfahrens zur Herstellung desselben im ersten bevorzugten Ausführungsbeispiel zeigen, 7 u. 8th Views showing the effect of the semiconductor substrate and the method of manufacturing the same in the first preferred embodiment.

9-11 Querschnitte, die ein Verfahren zur Herstellung eines Halbleitersubstrats gemäß einem zweiten bevorzugten Ausführungsbeispiel der vorliegenden Erfindung Schritt für Schritt zeigen, 9 - 11 Cross sections showing a method of manufacturing a semiconductor substrate according to a second preferred embodiment of the present invention step by step

12 ein Diagramm, das das Ergebnis einer SR-(Spreading Resistance-, Ausbreitungswiderstand-)Auswertung des Halbleitersubstrats, das mittels des Verfahrens gemäß dem zweiten bevorzugten Ausführungsbeispiel hergestellt ist, zeigt, 12 FIG. 2 shows a diagram that shows the result of an SR (spreading resistance) evaluation of the semiconductor substrate, which is produced by means of the method according to the second preferred exemplary embodiment, FIG.

13 einen Querschnitt, der eine Veränderung des ersten und des zweiten bevorzugten Ausführungsbeispiels zeigt, 13 FIG. 2 is a cross section showing a change in the first and second preferred embodiments;

14 einen Querschnitt, der einen Aufbau eines Halbleiterbauelements gemäß einem dritten bevorzugten Ausführungsbeispiel der vorliegenden Erfindung zeigt, 14 FIG. 2 is a cross section showing a structure of a semiconductor device according to a third preferred embodiment of the present invention.

15-21 Querschnitte, die ein Verfahren zur Herstellung des Halbleiterbauelements gemäß dem dritten bevorzugten Ausführungsbeispiel der vorliegenden Erfindung Schritt für Schritt zeigen, 15 - 21 Cross sections showing a method for manufacturing the semiconductor device according to the third preferred embodiment of the present invention step by step

22 ein Diagramm, das das Ergebnis einer Simulation bezüglich der Beziehung zwischen der Dicke eines N–-Bereichs und der Durchbruchspannung zeigt, 22 a diagram showing the result of a simulation regarding the relationship between the thickness of an N - region and the breakdown tension shows,

23 ein Diagramm, das das Ergebnis einer Messung von Leckströmen bei der Messung der Durchbruchspannung zeigt, 23 1 shows a diagram showing the result of a measurement of leakage currents when measuring the breakdown voltage,

24 einen Querschnitt, der einen Aufbau eines Halbleiterbauelements gemäß einem vierten bevorzugten Ausführungsbeispiel der vorliegenden Erfindung zeigt, 24 FIG. 2 is a cross section showing a structure of a semiconductor device according to a fourth preferred embodiment of the present invention.

25 einen Querschnitt, der einen Aufbau eines Halbleiterbauelements gemäß einem fünften bevorzugten Ausführungsbeispiel der vorliegenden Erfindung zeigt, 25 FIG. 2 is a cross section showing a structure of a semiconductor device according to a fifth preferred embodiment of the present invention.

26 einen Querschnitt, der einen Prozeß in einem Verfahren zur Herstellung des Halbleiterbauelements gemäß dem fünften bevorzugten Ausführungsbeispiel der vorliegenden Erfindung zeigt, 26 FIG. 4 is a cross section showing a process in a method of manufacturing the semiconductor device according to the fifth preferred embodiment of the present invention;

27 ist ein Diagramm, das das Ergebnis einer SR-Auswertung eines vorbestimmten Kontroll-Wafers zeigt, 27 FIG. 12 is a diagram showing the result of an SR evaluation of a predetermined control wafer,

28 ein Diagramm, das das Ergebnis einer Studie über die Beziehung zwischen der Implantationstiefe von Protonen und der Durchbruchspannung zeigt, 28 a diagram showing the result of a study of the relationship between the implantation depth of protons and the breakdown voltage,

29 einen Querschnitt, der den Aufbau eines Halbleiterbauelements gemäß einem sechsten bevorzugten Ausführungsbeispiel der vorliegenden Erfindung, basierend auf dem Halbleiterbauelement, das in 24 gezeigt ist, zeigt, 29 a cross section showing the structure of a semiconductor device according to a sixth preferred embodiment of the present invention, based on the semiconductor device that in 24 is shown shows

30 einen Querschnitt, der den Aufbau eines Halbleiterbauelements gemäß dem sechsten bevorzugten Ausführungsbeispiel der vorliegenden Erfindung, basierend auf dem Halbleiterbauelement, das in 25 gezeigt ist, zeigt, 30 a cross section showing the structure of a semiconductor device according to the sixth preferred embodiment of the present invention, based on the semiconductor device that in 25 is shown shows

31 einen Querschnitt, der den Aufbau eines Halbleiterbauelements gemäß einer ersten Abwandlung des sechsten bevorzugten Ausführungsbeispiels der vorliegenden Erfindung zeigt, und 31 a cross section showing the structure of a semiconductor device according to a first modification of the sixth preferred embodiment of the present invention, and

32 einen Querschnitt, der den Aufbau eines Halbleiterbauelements gemäß einer zweiten Abwandlung des sechsten bevorzugten Ausführungsbeispiels der vorliegenden Erfindung zeigt. 32 a cross section showing the structure of a semiconductor device according to a second modification of the sixth preferred embodiment of the present invention.

BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN Erstes bevorzugtes AusführungsbeispielDESCRIPTION OF THE PREFERRED EMBODIMENTS First preferred embodiment

1 ist eine Draufsicht, die den Aufbau des Halbleitersubstrats gemäß dem ersten bevorzugten Ausführungsbeispiel der vorliegenden Erfindung zeigt, und 2 ist ein Querschnitt, der eine Querschnittstruktur bezüglich einer Lage entlang der X1-X1 Linie der 1 zeigt. Bezugnehmend auf 2 weist ein Siliziumsubstrat 1 vom N–-Typ eine untere Oberfläche und eine obere Oberfläche auf, welche einander gegenüber liegen. In der unteren Oberfläche des Siliziumsubstrats 1 vom N–-Typ, wird eine Störstellen eindiffusionsschicht 3 hoher Konzentration vom P-Typ gänzlich durch Eindiffundieren von Fremdatomen vom P-Typ gebildet. In der oberen Oberfläche des Siliziumsubstrats 1 vom N–-Typ, wird ein Isolationsbereich 2 vom P-Typ teilweise durch Eindiffundieren von Fremdatomen vom P-Typ gebildet. Der Isolationsbereich 2 vom P-Typ weist eine untere Oberfläche auf, welche die obere Oberfläche der Störstelleneindiffusionsschicht 3 vom P-Typ erreicht. Ferner wird, bezugnehmend auf 1, von der oberen Oberflächenseite des Siliziumsubstrats 1 vom N–-Typ her betrachtet, der Isolationsbereich 2 vom P-Typ gebildet, der einen N–-Bereich 1a umgibt, welcher Teil des Siliziumsubstrats 1 vom N–-Typ ist. Der von dem Isolationsbereich 2 vom P-Typ umgebene N–-Bereich 1a ist als Elementbildungsbereich des Siliziumsubstrats 1 vom N–-Typ definiert. 1 12 is a plan view showing the structure of the semiconductor substrate according to the first preferred embodiment of the present invention, and 2 FIG. 12 is a cross section showing a cross sectional structure with respect to a position along the X1-X1 line of FIG 1 shows. Referring to 2 has a silicon substrate 1 of the N - type have a lower surface and an upper surface which are opposite to each other. In the bottom surface of the silicon substrate 1 of the N - type, an impurity becomes a diffusion layer 3 high concentration of the P-type entirely formed by the diffusion of foreign atoms of the P-type. In the top surface of the silicon substrate 1 of the N - type, becomes an isolation area 2 P-type partially formed by diffusion of P-type foreign atoms. The P-type isolation region 2 has a lower surface which is the upper surface of the impurity diffusion layer 3 achieved by the P-type. Furthermore, referring to 1 , from the top surface side of the silicon substrate 1 viewed from the N - type, the isolation area 2 formed by the P type, which has an N - region 1a surrounds which part of the silicon substrate 1 is of the N - type. The one from the isolation area 2 N - area surrounded by the P type 1a is as the element formation area of the silicon substrate 1 defined by the N - type.

Die 3-6 sind Querschnitte, die ein Verfahren zur Herstellung des Halbleitersubstrats gemäß dem ersten bevorzugten Ausführungsbeispiel der vorliegenden Erfindung Schritt für Schritt zeigen. Bezugnehmend auf 3 wird zuerst das Siliziumstubstrat 1 vom N–-Typ präpariert. Als nächstes wird ein Siliziumoxidfilm 4 durch CVD (chemische Gas-Phasen-Abscheidung) gänzlich auf der oberen Oberfläche des Siliziumsubstrats 1 vom N–-Typ gebildet.The 3 - 6 are cross sections showing a method of manufacturing the semiconductor substrate according to the first preferred embodiment of the present invention step by step. Referring to 3 becomes the silicon substrate first 1 prepared from the N - type. Next is a silicon oxide film 4 by CVD (chemical vapor deposition) entirely on the top surface of the silicon substrate 1 formed by the N - type.

Bezugnehmend auf 4 wird als nächstes eine Substanz (beispielsweise ein Isolationsfilm) 49, die Fremdatome vom P-Typ wie z.B. Bor aufweist, gänzlich auf der unteren Oberfläche des Siliziumsubstrats 1 vom N–-Typ aufgebracht. Danach wird eine thermische Behandlung durchgeführt, um die in der Substanz 49 enthaltenen Fremdatome vom P-Typ in das Siliziumsubstrat 1 von N–-Typ einzubringen und thermisch einzudiffundieren. Mit diesem Einbringen und der thermischen Diffusion wird die Störstelleneindiffusionsschicht 3 vom P-Typ in der unteren Oberfläche des Siliziumsubstrats 1 vom N–-Typ gebildet. Danach werden der Siliziumoxidfilm und die Substanz 49 entfernt. Durch Steuern der Temperatur und der Dauer der thermischen Behandlung bei der thermischen Diffusion der Fremdatome vom P-Typ ist es möglich, die Tiefe der Störstelleneindiffusionsschicht 3 vom P-Typ von der unteren Oberfläche des Siliziumsubstrats 1 vom N–-Typ her beliebig festzulegen.Referring to 4 next a substance (e.g. an insulation film) 49 , which has P-type impurities such as boron, entirely on the lower surface of the silicon substrate 1 applied by the N - type. Thereafter, thermal treatment is carried out to remove the substance 49 contained P-type impurities in the silicon substrate 1 of N - type and thermally diffuse. With this introduction and the thermal diffusion, the impurity diffusion layer becomes 3 P-type in the lower surface of the silicon substrate 1 formed by the N - type. After that, the silicon oxide film and the substance 49 away. By controlling the temperature and the duration of the thermal treatment in the thermal diffusion of the P-type impurities, it is possible to control the depth of the impurity diffusion layer 3 P-type from the bottom surface of the silicon substrate 1 from the N - type arbitrarily.

Bezugnehmend auf 5 wird als nächstes ein Siliziumoxidfilm 5 gänzlich auf der oberen Oberfläche und der unteren Oberfläche des Siliziumsubstrats 1 vom N–-Typ durch thermische Oxidation gebildet. Anschließend wird der Siliziumoxidfilm 5, der auf der oberen Oberfläche des Siliziumsubstrats 1 vom N–-Typ gebildet ist, teilweise durch Photolithographie und Ätzen entfernt. Dies erzeugt eine Öffnung 5a, so daß ein Teil der oberen Oberfläche des Siliziumsubstrats 1 vom N–-Typ freigelegt ist.Referring to 5 next becomes a silicon oxide film 5 entirely on the top surface and the bottom surface of the silicon substrate 1 of the N - type formed by thermal oxidation. Then the silicon oxide film 5 that is on the top surface of the silicon substrate 1 is formed from the N - type, partially removed by photolithography and etching. This creates an opening 5a so that part of the top surface of the silicon substrate 1 of the N - type is exposed.

Bezugnehmend auf 6 wird als nächstes eine Fremdatome vom P-Typ, wie z.B. Bor, enthaltende Substanz (beispielsweise ein Isolationsfilm) 50 , welche den Siliziumoxidfilm 5 bedeckt, auf der oberen Oberfläche des Siliziumsubstrates 1 vom N–-Typ aufgebracht. An dem Abschnitt, an dem die Öffnung 5a gebildet ist, gelangt die Substanz 50 mit der oberen Oberfläche des Siliziumsubstrats 1 vom N–-Typ in Kontakt. Danach wird eine thermische Behandlung durchgeführt, um die Fremdatome vom P-Typ, welche in der Substanz 50 beinhaltet sind, in das Siliziumsubstrat 1 vom N–-Typ an dem Abschnitt, an dem die Substanz 50 und das Siliziumsubstrat 1 vom N–-Typ miteinander in Kontakt stehen, einzubringen und thermisch einzudiffundieren. Mit diesem Einbringen und der thermischen Diffusion, wird der Isolationsbereich 2 vom P-Typ in der oberen Oberfläche des Siliziumsubstrats 1 vom N–-Typ gebildet. Danach werden der Siliziumoxidfilm 5 und die Substanz 50 entfernt, und das Halbleitersubstrat der 2 wird dabei erhalten.Referring to 6 Next, a substance containing a P type impurity such as boron (for example, an insulation film) 50 which the silicon oxide film 5 covered, on the top surface of the silicon substrate 1 applied by the N - type. At the section where the opening 5a is formed, the substance arrives 50 with the top surface of the silicon substrate 1 of the N - type in Contact. Thereafter, thermal treatment is carried out to remove the P-type foreign atoms contained in the substance 50 are included in the silicon substrate 1 of the N - type at the section where the substance 50 and the silicon substrate 1 of the N - type are in contact with one another, to be introduced and to be thermally diffused. With this introduction and the thermal diffusion, the insulation area 2 P-type in the top surface of the silicon substrate 1 formed by the N - type. After that, the silicon oxide film 5 and the substance 50 removed, and the semiconductor substrate of the 2 is preserved.

Dadurch wird im Halbleitersubstrat und dem Verfahren zur Herstellung desselben des ersten bevorzugten Ausführungsbeispiels der Isolationsbereich 2 vom P-Typ in der oberen Oberfläche des Siliziumsubstrats 1 vom N–-Typ nach der Bildung der Störstelleneindiffusionsschicht 3 hoher Konzentration vom P-Typ in der unteren Oberfläche des Siliziumsubstrats 1 vom N–-Typ gebildet. Folglich ist es möglich, ein Halbleitersubstrat zu erhalten, in welchem der durch die Bildung des Isolationsbereichs 2 vom P-Typ verursachte Defekt reduziert oder entfernt ist, da die Störstelleneindiffusionsschicht 3 vom P-Typ als eine Getter-Stelle gegen die Beschädigung bei der Bildung des Isolationsbereichs 2 vom P-Typ dient.As a result, the insulation region becomes in the semiconductor substrate and the method for producing the same of the first preferred exemplary embodiment 2 P-type in the top surface of the silicon substrate 1 of the N - type after the formation of the impurity diffusion layer 3 high P-type concentration in the lower surface of the silicon substrate 1 formed by the N - type. Consequently, it is possible to obtain a semiconductor substrate in which by forming the isolation region 2 P-type defect is reduced or removed because the impurity diffusion layer 3 P-type as a getter site against the damage in the formation of the isolation area 2 of the P type.

Ein präziser Nachweis dieser Auswirkung wird weiter unten gegeben. Die 7 und 8 sind Ansichten, die die Auswirkung des Halbleitersubstrats und des Verfahrens zur Herstellung desselben im ersten bevorzugten Ausführungsbeispiel zeigen. 7 zeigt einen beispielhaften Fall, in dem der Isolationsbereich 2 vom P-Typ ohne Bildung der Störstelleneindiffusionsschicht 3 vom P-Typ gebildet ist, und 8 zeigt einen beispielhaften Fall, in dem der Isolationsbereich 2 vom P-Typ nach der Bildung der Störstelleneindiffusionsschicht 3 vom P-Typ gebildet ist.Precise evidence of this impact is given below. The 7 and 8th 14 are views showing the effects of the semiconductor substrate and the method of manufacturing the same in the first preferred embodiment. 7 shows an exemplary case in which the isolation area 2 of the P type without formation of the impurity diffusion layer 3 is of the P type, and 8th shows an exemplary case in which the isolation area 2 P type after impurity diffusion layer formation 3 is formed by the P type.

In einer oberen Oberfläche eines FZ-Waivers, der eine Filmdicke von 800 um hat, wird der Isolationsbereich 2 vom P-Typ so gebildet, daß er eine Tiefe von ungefähr 250 um besitzt. Als nächstes wird eine thermische Behandlung bei 1100 °C oder darüber für ungefähr 60 Min. durchgeführt. Als nächstes wird nach dem Zerteilen des Waivers das Ätzen unter Benutzung von Sirtl-Ätzmittel durchgeführt, um Defekte zu eruieren. 7 zeigt das Resultat einer Betrachtung der Probe, welche auf diese Weise erhalten wird, unter einem Mikroskop. Wie in 7 gezeigt, gibt es viele Defekte 10, welche OSFs (Oxidstapelfehler) im Waiver zu sein scheinen. Wenn ein IGBT unter Benutzung dieses Waivers hergestellt wird, ist der Leckstrom bei der Messung der Durchbruchspannung zu groß und wird insbesondere bei hoher Temperatur (125°C) viel größer, und deshalb kann der IGBT nicht normal funktionieren.In an upper surface of an FZ waiver, which has a film thickness of 800 µm, the P-type isolation region 2 is formed to have a depth of approximately 250 µm. Next, thermal treatment is carried out at 1100 ° C or above for about 60 minutes. Next, after slicing the waiver, the etching is performed using Sirtl etchant to detect defects. 7 shows the result of viewing the sample obtained in this way under a microscope. As in 7 shown there are many defects 10 what OSFs (oxide stacking errors) appear to be in the waiver. When an IGBT is manufactured using this waiver, the leakage current in the breakdown voltage measurement is too large and becomes much larger especially at high temperature (125 ° C), and therefore the IGBT cannot function normally.

8 andererseits zeigt das Ergebnis einer Betrachtung einer Probe, die durch eine Bildung der Störstelleneindiffusionsschicht 3 vom P-Typ in der unteren Oberfläche des FZ-Waivers und anschließende Bildung des Isolationsbereichs 2 vom P-Typ so, daß dieser eine Tiefe von ungefähr 180 um hat, zeigt. Wie in 8 gezeigt, gibt es keinen Defekt 10 im Waiver. Wenn ein IGBT unter Benutzung dieses Waivers hergestellt wird, ist der Leckstrom beim Messen der Durchbruchspannung im Vergleich zu dem Fall, in dem keine Störstelleneindiffusionsschicht 3 vom P-Typ gebildet ist, merklich reduziert. 8th on the other hand, shows the result of observation of a sample by formation of the impurity diffusion layer 3 P-type in the lower surface of the FZ-Waiver and subsequent formation of the isolation area 2 of the P-type so that it has a depth of about 180 µm. As in 8th shown, there is no defect 10 in the waiver. When an IGBT is manufactured using this waiver, the leakage current when measuring the breakdown voltage is compared to the case where there is no impurity diffusion layer 3 is formed of the P type, significantly reduced.

Zweites bevorzugtes AusführungsbeispielSecond preferred embodiment

Die 9 bis 11 sind Querschnitte, die ein Verfahren zur Herstellung eines Halbleitersubstrats gemäß dem zweiten bevorzugten Ausführungsbeispiel der vorliegenden Erfindung Schritt für Schritt zeigen. Bezugnehmend auf 9 wird zuerst das Siliziumsubstrat 1 vom N–-Typ präpariert. Als nächstes wird ein Siliziumoxidfilm 15 durch thermische Oxidation gänzlich auf der oberen Oberfläche und der unteren Oberfläche des Siliziumsubstrats 1 vom N–-Typ gebildet.The 9 to 11 are cross sections showing a method of manufacturing a semiconductor substrate according to the second preferred embodiment of the present invention step by step. Referring to 9 becomes the silicon substrate first 1 prepared from the N - type. Next is a silicon oxide film 15 by thermal oxidation entirely on the top surface and the bottom surface of the silicon substrate 1 formed by the N - type.

Bezugnehmend auf 10 wird als nächstes der auf der oberen Oberfläche des Siliziumsubstrats 1 vom N–-Typ gebildete Siliziumoxidfilm 15 teilweise durch Photolithographie und Ätzen entfernt. Dies erzeugt eine Öffnung 15a, so daß ein Teil der oberen Oberfläche des Siliziumsubstrats 1 vom N–-Typ freigelegt wird. Weiterhin wird der auf der unteren Oberfläche des Siliziumsubstrats 1 vom N–-Typ gebildete Siliziumoxidfilm 15 gänzlich durch Ätzen entfernt. Dies legt die untere Oberfläche des Siliziumsubstrats 1 vom N–-Typ frei.Referring to 10 next will be that on the top surface of the silicon substrate 1 Silicon oxide film formed from the N - type 15 partially removed by photolithography and etching. This creates an opening 15a so that part of the top surface of the silicon substrate 1 of the N - type is exposed. Furthermore, that on the lower surface of the silicon substrate 1 Silicon oxide film formed from the N - type 15 removed entirely by etching. This places the bottom surface of the silicon substrate 1 of the N - type free.

Bezugnehmend auf 11 wird als nächstes die Substanz 50, die Fremdatome vom P-Typ, wie z.B. Bor, aufweist, durch CVD auf der oberen Oberfläche des Siliziumsubstrats 1 vom N–-Typ, den Siliziumoxidfilm 15 bedeckend, und auf der unteren Oberfläche des Siliziumsubstrats 1 vom N–-Typ gebildet. Danach wird eine thermische Behandlung durchgeführt, um die Fremdatome vom P-Typ, welche in der Substanz 50 enthalten sind, in das Siliziumsubstrat 1 vom N–-Typ an dem Abschnitt einzubringen und thermisch einzudiffundieren, an dem die Substanz 50 und das Siliziumsubstrat 1 vom N–-Typ miteinander in Kontakt stehen. Mit diesem Einbringen und der thermischen Diffusion wird der Isolationsbereich 2 vom P-Typ in der oberen Oberfläche des Siliziumsubstrats 1 vom N–-Typ gebildet, und die Störstelleneindiffusionsschicht 3 vom P-Typ wird in der unteren Oberfläche des Siliziumsubstrats 1 vom N–-Typ gebildet. Danach werden der Siliziumoxidfilm 15 und die Substanz 50 entfernt, und das Halbleitersubstrat aus der 2 wird dadurch erhalten.Referring to 11 next is the substance 50 containing P-type impurities such as boron by CVD on the upper surface of the silicon substrate 1 of the N - type, the silicon oxide film 15 covering, and on the bottom surface of the silicon substrate 1 formed by the N - type. Thereafter, thermal treatment is carried out to remove the P-type foreign atoms contained in the substance 50 are contained in the silicon substrate 1 of the N - type at the section and thermally diffuse where the substance 50 and the silicon substrate 1 of the N - type are in contact with each other. With this introduction and the thermal diffusion, the insulation area 2 P-type in the top surface of the silicon substrate 1 formed by the N - type, and the impurity diffusion layer 3 P-type is in the bottom surface of the silicon substrate 1 formed by the N - type. After that, the silicon oxide film 15 and the substance 50 removed, and the semiconductor substrate from the 2 is thereby preserved.

12 ist ein Diagramm, das das Ergebnis einer SR- (Spreading Resistance-, Ausbreitungswiderstand-) Auswertung an dem Halbleitersubstrat, das mittels der Methode gemäß dem zweiten bevorzugten Ausführungsbeispiel hergestellt ist, zeigt. Die horizontale Achse zeigt die Tiefe D (μm) der oberen Oberfläche des Siliziumsubstrats 1 vom N–-Typ und die vertikale Achse zeigt die Konzentration N (cm– 3), den spezifischen Widerstand ρ (Ω × cm) und den Widerstand R (Ω). 12 zeigt das Ergebnis der SR-Auswertung, wobei ein Gebiet von der oberen Oberfläche des Siliziumsubstrats 1 vom N–-Typ bis zu einer Tiefe von 240 μm aus dem Halbleitersubstrat, das eine Filmdicke von 350 μm hat, ausgewählt wird. 12 FIG. 11 is a diagram showing the result of an SR (Spreading Resistance) evaluation on the semiconductor substrate made by the method according to the second preferred embodiment. The horizontal axis shows the depth D (μm) of the top surface of the silicon substrate 1 of the N - type and the vertical axis shows the concentration N (cm - 3 ), the specific resistance ρ (Ω × cm) and the resistance R (Ω). 12 shows the result of the SR evaluation, wherein a region from the upper surface of the silicon substrate 1 of the N - type to a depth of 240 μm is selected from the semiconductor substrate which has a film thickness of 350 μm.

Es kann 12 entnommen werden, daß die charakteristischen Größen, d.h. die Konzentration N, der spezifische Widerstand ρ und der Widerstand R jeweils nahezu symmetrisch bezüglich der Tiefe in der Nähe des Zentrums der Filmdicke des Halbleitersubstrats (175 μm) sind. In anderen Worten gesagt, wird gefunden, daß die Dicke der Störstelleneindiffusionsschicht 3 vom P-Typ nahezu gleich der Tiefe des Isolationsbe reichs 2 vom P-Typ von der oberen Oberfläche des Siliziumsubstrats 1 vom N–-Typ (beide sind 175 μm) im Halbleitersubstrat des zweiten bevorzugten Ausführungsbeispiels ist. Wird die Aufmerksamkeit auf die Charakteristik der Konzentration N gelegt, so ist die Störstellenkonzentrationsverteilung der Störstelleneindiffusionsschicht 3 vom P-Typ von der unteren Oberfläche des Siliziumsubstrats 1 vom N–-Typ in Richtung des Inneren des Substrats nahezu gleich zu der des Isolationsbereiches 2 vom P-Typ von der oberen Oberfläche des Siliziumsubstrats 1 vom N–-Typ in Richtung des Inneren des Substrats.It can 12 it can be seen that the characteristic quantities, ie the concentration N, the specific resistance ρ and the resistance R are each almost symmetrical with respect to the depth in the vicinity of the center of the film thickness of the semiconductor substrate (175 μm). In other words, it is found that the thickness of the impurity diffusion layer 3 P-type is almost equal to the depth of the isolation area 2 P-type from the top surface of the silicon substrate 1 of the N - type (both are 175 μm) in the semiconductor substrate of the second preferred embodiment. If attention is paid to the characteristic of the concentration N, the impurity concentration distribution of the impurity diffusion layer is 3 P-type from the bottom surface of the silicon substrate 1 of the N - type in the direction of the interior of the substrate almost equal to that of the insulation region 2 P-type from the top surface of the silicon substrate 1 of the N - type towards the inside of the substrate.

Demzufolge werden in dem Halbleitersubstrat und dem Verfahren zur Herstellung desselben gemäß dem zweiten bevorzugten Ausführungsbeispiel die thermische Diffusion von Fremdatomen vom P-Typ zur Bildung des Isolationsbereichs 2 vom P-Typ und die zur Bildung der Störstelleneindiffusionsschicht 3 vom P-Typ, wie in 11 gezeigt, im selben Prozeß durchgeführt. Als Ergebnis ist es möglich, die Anzahl der Herstellungsprozeßschritte, im Vergleich mit dem weiter oben erörterten ersten bevorzugten Ausführungsbeispiel, zu reduzieren.Accordingly, in the semiconductor substrate and the method of manufacturing the same according to the second preferred embodiment, the thermal diffusion of P-type impurities to form the isolation region 2 of the P type and that for forming the impurity diffusion layer 3 of the P type, as in 11 shown, performed in the same process. As a result, it is possible to reduce the number of manufacturing process steps compared to the first preferred embodiment discussed above.

13 ist ein Querschnitt, der eine Veränderung des ersten und zweiten bevorzugten Ausführungsbeispiels zeigt. Nach dem Erhalt des Halbleitersubstrats der 2 durch das Herstellungsverfahren des weiter oben erörterten ersten oder zweiten bevorzugten Ausführungsbeispiels, wird die Störstelleneindiffusionsschicht 3 vom P-Typ durch Polieren des Siliziumsubstrats 1 vom N–-Typ von der unteren Oberflächenseite her bis zu einer vorbestimmten Filmdicke gedünnt. Dies erlaubt die Steuerung der Störstellenkonzentration in der Oberfläche der Störstelleneindiffusionsschicht 3 vom P-Typ (die untere Oberfläche des Siliziumsubstrats 1 vom N–-Typ). 13 Fig. 12 is a cross section showing a modification of the first and second preferred embodiments. After receiving the semiconductor substrate 2 by the manufacturing method of the first or second preferred embodiment discussed above, the impurity diffusion layer becomes 3 P type by polishing the silicon substrate 1 of the N - type thinned from the lower surface side to a predetermined film thickness. This allows control of the impurity concentration in the surface of the impurity diffusion layer 3 P-type (the lower surface of the silicon substrate 1 of the N - type).

4 der japanischen Patentanmeldungs-Offenlegungsgazette Nr. 7-307469 zeigt ein Verfahren zur Herstellung eines Halbleiterbauelements, in dem (a) ein Prozeßschritt der Bildung eines Störstelleneindiffusionsgebiets vom P-Typ, welches teilweise das Substrat vom N–-Typ von seiner oberen Oberfläche zu seiner unteren Oberfläche durch teilweises Eindiffundieren von Fremdatomen vom P-Typ von der oberen Oberfläche und der unteren Oberfläche des Substrats vom N–-Typ her durchdringt und (b) ein Prozeßschritt der Bildung einer Störstelleneindiffusionsschicht vom P-Typ angrenzend an den Störstelleneindiffusionsbereich vom P-Typ durch Eindiffundieren von Fremd atomen vom P-Typ gänzlich in die untere Oberfläche des Substrats vom N–-Typ in dieser Reihenfolge ausgeführt werden. Das Verfahren besitzt jedoch die Notwendigkeit, Masken an derselben Stelle der oberen Oberfläche und der unteren Oberfläche des Substrats vom N-Typ in einer Reihe zu bilden, und dies kompliziert den Herstellungsprozeß. Das Verfahren zur Herstellung des Halbleitersubstrats im ersten und zweiten bevorzugten Ausführungsbeispiel der vorliegenden Erfindung, auf der anderen Seite, weist ein solches Problem nicht auf. 4 Japanese Patent Application Laid-Open Gazette No. 7-307469 shows a method of manufacturing a semiconductor device in which (a) a process step of forming a P-type impurity diffusion region which partially removes the N - type substrate from its upper surface to its lower surface Penetrates the surface by partially diffusing foreign P-type atoms from the upper surface and the lower surface of the N - -type substrate, and (b) by a process step of forming a P-type impurity diffusion layer adjacent to the P-type impurity diffusion region Diffusion of foreign atoms of the P type entirely into the lower surface of the N - type substrate can be carried out in this order. However, the method has a need to form masks in the same place on the top surface and the bottom surface of the N-type substrate in a row, and this complicates the manufacturing process. The method of manufacturing the semiconductor substrate in the first and second preferred embodiments of the present invention, on the other hand, does not have such a problem.

5 der oben genannten Gazette zeigt ein Verfahren zur Herstellung eines Halbleiterbauelements, in dem (a) ein Prozeßschritt zur Bildung einer epitaktischen Schicht vom N–-Typ auf einer oberen Oberfläche eines Substrats vom P+-Typ und (b) ein Prozeßschritt der Bildung einer Störstelleneindiffusionsschicht vom P+-Typ benachbart zu einem Substrat vom P+-Typ durch teilweises Eindiffundieren in eine obere Oberfläche der epitaktischen Schicht vom N–-Typ in dieser Reihenfolge ausgeführt werden. Das Verfahren weist jedoch das Problem auf, daß sowohl die Herstellungskosten als auch die Anzahl der Schritte im Herstellungsprozeß ansteigen, da der Schritt der Bildung der epitaktischen Schicht vom N–-Typ auf dem Substrat vom P+-Typ benötigt wird. Andererseits weist das Verfahren zur Herstellung des Halbleitersubstrats im ersten und zweiten bevorzugten Ausführungsbeispiel der vorliegenden Erfindung solch ein Problem nicht auf. 5 The above gazette shows a method of manufacturing a semiconductor device in which (a) a process step of forming an N - type epitaxial layer on an upper surface of a P + type substrate, and (b) a process step of forming an impurity diffusion layer of the P + type adjacent to a P + type substrate by partially diffusing into an upper surface of the N - type epitaxial layer in this order. However, the method has a problem that both the manufacturing cost and the number of steps in the manufacturing process increase because the step of forming the N - type epitaxial layer on the P + type substrate is required. On the other hand, the method of manufacturing the semiconductor substrate in the first and second preferred embodiments of the present invention does not have such a problem.

Drittes bevorzugtes AusführungsbeispielThird preferred embodiment

14 ist ein Querschnitt, der den Aufbau eines Halbleiterbauelements (IGBT) gemäß einem dritten bevorzugten Ausführungsbeispiel der vorliegenden Erfindung zeigt, welches das Halbleitersubstrat des ersten und des zweiten bevorzugten Ausführungsbeispiels nutzt. Im Elementbildungsbereich werden Störstellenbereiche 20 vom P-Typ teilweise in der oberen Oberfläche des Siliziumsubstrats 1 vom N–-Typ gebildet. Im Störstellenbereich 20 vom P-Typ werden Störstellenbereiche 21 vom N+-Typ teilweise in der oberen Oberfläche des Siliziumsubstrats 1 vom N–-Typ gebildet. Die Störstellenbereiche 20 vom P-Typ dienen als Basis des IGBT, die Störstellenbereiche 21 vom N+-Typ dienen als Emitter und die Störstelleneindiffusionsschicht 3 vom P-Typ dient als Kollektor. Des weiteren dienen in der oberen Oberfläche des Siliziumsubstrats 1 vom N–-Typ Abschnitte der Störstellenbereiche 20 vom P-Typ, welche zwischen den Störstellenbereichen 21 vom N+-Typ und dem N–-Bereich 1a befindlich sind, als Kanalbereiche. Auf den Kanalbereichen sind Gate-Elektroden 23 mit einem Teil des Isolationsfilms 22 dazwischen gebildet. Die Gate-Elektroden 23 sind z.B. aus Polysilizium hergestellt. Auf der unteren Oberfläche des Siliziumsubstrats 1 vom N–-Typ ist eine Kollektorelektrode 27 gebildet, die in Kontakt mit der Störstelleneindiffusionsschicht 3 vom P-Typ steht. Auf der oberen Oberfläche des Siliziumsubstrats 1 vom N–-Typ ist eine Emitterelektrode 24 gebildet, die in Kontakt mit den Störstellenbereichen 20 vom P-Typ und den Störstellenbereichen 21 vom N+-Typ steht. Eine Elektrode 25 ist mit dem Isolationsbereich 2 vom P-Typ verbunden. Der IGBT des dritten bevorzugten Ausführungsbeispiels weist eine Schutzringstruktur auf, die Störstellenbereiche 26a vom P-Typ, Elektroden 26b und Isolationsfilme 26c besitzt. 14 12 is a cross section showing the structure of a semiconductor device (IGBT) according to a third preferred embodiment of the present invention, which uses the semiconductor substrate of the first and second preferred embodiments. In the element formation area there are impurity areas 20 P-type partially in the upper surface of the silicon substrate 1 formed by the N - type. In the fault area 20 of the P type become impurity areas 21 of the N + type partially in the upper surface of the silicon substrate 1 formed by the N - type. The impurity areas 20 P-type serve as the basis of the IGBT, the impurity areas 21 of the N + type serve as the emitter and the impurity diffusion layer 3 P-type serves as a collector. They also serve in the top surface of the silicon substrate 1 N - type sections of the impurity areas 20 P-type, which is between the impurity areas 21 of the N + type and the N - range 1a are located as channel areas. On the channel areas are gate electrodes 23 with part of the insulation film 22 formed in between. The gate electrodes 23 are made of polysilicon, for example. On the bottom surface of the silicon substrate 1 of the N - type is a collector electrode 27 formed in contact with the impurity diffusion layer 3 of the P type. On the top surface of the silicon substrate 1 of the N - type is an emitter electrode 24 formed in contact with the impurity areas 20 of the P type and the impurity areas 21 is of the N + type. An electrode 25 is with the isolation area 2 connected by P type. The IGBT of the third preferred exemplary embodiment has a guard ring structure, the impurity regions 26a P-type electrodes 26b and insulation films 26c has.

Die 15 bis 21 sind Querschnitte, die ein Verfahren zur Herstellung des Halbleiterbauelements gemäß dem dritten bevorzugten Ausführungsbeispiel der vorliegenden Erfindung Schritt für Schritt zeigen. Bezugnehmend auf 15 wird zuerst das Halbleitersubstrat des oben erörterten ersten oder zweiten bevorzugten Ausführungsbeispiels präpariert.The 15 to 21 11 are cross sections showing a method of manufacturing the semiconductor device according to the third preferred embodiment of the present invention step by step. Referring to 15 the semiconductor substrate of the first or second preferred embodiment discussed above is first prepared.

Bezugnehmend auf 16 wird als nächstes ein Siliziumoxidfilm gänzlich auf der oberen Oberfläche des Siliziumsubstrats 1 vom N–-Typ durch thermische Oxidation gebildet. Anschließend wird der Siliziumoxidfilm durch Fotolithographie und Ätzen gemustert, um Siliziumoxidfilme 22a und 26c zu bilden. Dann werden Fremdatome vom P-Typ in Teile der oberen Oberfläche des Siliziumsubstrats 1 vom N–-Typ, die von den Siliziumoxidfilmen 22a und 26c entblößt sind, mittels Ionenimplantation eingebracht, um die Störstellenbereiche 20a und 26a vom P-Typ zu bilden.Referring to 16 next, a silicon oxide film is entirely on the upper surface of the silicon substrate 1 of the N - type formed by thermal oxidation. The silicon oxide film is then patterned through photolithography and etching to form silicon oxide films 22a and 26c to build. Then P-type impurities become in parts of the upper surface of the silicon substrate 1 of the N - type, that of the silicon oxide films 22a and 26c are exposed, introduced by ion implantation around the impurity areas 20a and 26a to form the P type.

Bezugnehmend auf 17 wird als nächstes der Siliziumoxidfilm 22a gemustert, um einen Siliziumoxidfilm 22b zu bilden, und danach wird ein Siliziumoxidfilm 22c, welcher dünner ist als die Siliziumoxidfilme 22b und 26c auf der oberen Oberfläche des Siliziumsubstrats 1 vom N–-Typ durch thermische Oxidation gebildet.Referring to 17 next is the silicon oxide film 22a patterned around a silicon oxide film 22b to form, and after that a silicon oxide film 22c , which is thinner than the silicon oxide films 22b and 26c on the top surface of the silicon substrate 1 of the N - type formed by thermal oxidation.

Bezugnehmend auf 18 wird als nächstes ein Polysiliziumfilm gänzlich durch CVD gebildet. Anschließend wird der Polysiliziumfilm durch Fotolithographie und Ätzen gemustert, um die Gate-Elektroden 23 zu bilden.Referring to 18 Next, a polysilicon film is entirely formed by CVD. The polysilicon film is then patterned by photolithography and etching around the gate electrodes 23 to build.

Bezugnehmend auf 19, wird als nächstes ein Fremdatom vom P-Typ teilweise in die obere Oberfläche des Siliziumsubstrats 1 vom N–-Typ durch Fotolithographie und Ionenimplantation eingebracht, um Störstellenbereiche 20b vom P-Typ zu bilden, welche flacher als die Störstellenbereiche 20a vom P-Typ sind. Mit den Störstellenbereichen 20a und 20b vom P-Typ werden die Störstellenbereiche 20 vom P-Typ, die in 14 gezeigt sind, gebildet.Referring to 19 , next, a P-type impurity partially becomes into the upper surface of the silicon substrate 1 N - type introduced by photolithography and ion implantation to impurity areas 20b P-type, which is flatter than the impurity areas 20a are of the P type. With the impurity areas 20a and 20b of the P type are the impurity areas 20 of the P type, which in 14 are shown.

Bezugnehmend auf 20 werden als nächstes Teile des Siliziumoxidfilms 22c, die von den Gate-Elektroden 23 entblößt werden, durch Ätzen entfernt. Teile des Siliziumoxidfilms 22c, die in nicht entferntem Zustand übrig bleiben, dienen als Gate-Isolationsfilme. Anschließend wird eine Störstelle vom N-Typ teilweise in die obere Oberfläche des Störstellenbereichs 20 vom P-Typ durch Fotolithographie und Ionenimplantation eingebracht, um die Störstellenbereiche 21 vom N+-Typ zu bilden.Referring to 20 next become parts of the silicon oxide film 22c by the gate electrodes 23 to be bared, removed by etching. Parts of the silicon oxide film 22c that remain in a non-removed state serve as gate insulation films. Then, an N-type impurity is partially cut into the upper surface of the impurity area 20 P-type introduced by photolithography and ion implantation around the impurity areas 21 of the N + type.

Bezugnehmend auf 21 wird als nächstes ein Siliziumoxidfilm gänzlich durch CVD gebildet. Anschließend wird der Siliziumoxidfilm durch Fotolithograhpie und Ätzen gemustert, um Siliziumoxidfilme 22d zu bilden, die die seitlichen Oberflächen und die oberen Oberflächen der Gate-Elektroden 23 bedecken. Mit den Siliziumoxidfilmen 22b bis 22d werden die Isolationsfilme 22, die in 14 gezeigt sind, gebildet. Danach werden die Emitter-Elektrode 24 und die Elektroden 25 und 26 auf der oberen Oberfläche des Siliziumsubstrats 1 vom N–-Typ gebildet. Weiterhin wird die Kollektor-Elektrode 27 auf der unteren Oberfläche des Siliziumsubstrats 1 vom N–-Typ gebildet. Auf diese Weise erhält man das Halbleiterbauelement, das in 14 dargestellt ist.Referring to 21 Next, a silicon oxide film is entirely formed by CVD. The silicon oxide film is then patterned by photolithography and etching to form silicon oxide films 22d to form the side surfaces and the top surfaces of the gate electrodes 23 cover. With the silicon oxide films 22b to 22d become the insulation films 22 , in the 14 are shown. After that, the emitter electrode 24 and the electrodes 25 and 26 on the top surface of the silicon substrate 1 formed by the N - type. Furthermore, the collector electrode 27 on the bottom surface of the silicon substrate 1 formed by the N - type. In this way, the semiconductor device obtained in 14 is shown.

Jetzt wird die Durchbruchspannung des Halbleiterbauelements des dritten bevorzugten Ausführungsbeispiels untersucht. In der folgenden Erörterung wird eine Spannung, die an die Störstellenbereiche 20 vom P-Typ, die als Basis dienen, angelegt ist, durch „V20" dargestellt, und eine Spannung, die an die Störstelleneindiffusionsschicht 3 vom P-Typ, die als Kollektor dient, angelegt ist, wird als „V3" bezeichnet.Now the breakdown voltage of the semiconductor device of the third preferred embodiment is examined. In the following discussion, a voltage applied to the impurity regions 20 P-type serving as the base is represented by "V 20 " and a voltage applied to the impurity diffusion layer 3 of the P type, which serves as a collector, is referred to as "V 3 ".

Wenn eine in Durchlaßrichtung gerichtete Spannung V20 < V3 zwischen der Basis und dem Kollektor angelegt ist, dehnt sich eine Sperrschicht von den Störstellenbereichen 20 vom P-Typ aus, um eine in Durchlaßrichtung gerichtete Durchbruchspannung zu sperren. In diesem Fall ist ein elektrisches Feld stark in der Nähe eines Endes des Störstellenbereichs 20 vom P-Typ, das eine scharfe Kurve hat, aber die Stärke des elektrischen Feldes in der Nähe dieses Endes kann durch die Schutzringstruktur 26 abgebaut werden. Als Ergebnis kann die in Durchlaßrichtung gerichtete Durchbruchspannung, die von der jeweiligen Störstellenkonzentration, der Form und dergleichen der Störstellenbereiche 20 vom P-Typ, dem N–-Bereich 1a und der Störstelleneindiffusionsschicht 3 vom P-Typ abhängt, richtig gesperrt werden.When a forward voltage V 20 <V 3 is applied between the base and the collector, a junction stretches from the impurity regions 20 P-type to block a forward breakdown voltage. In this case, an electric field is strong near one end of the impurity area 20 P-type, which has a sharp curve, but the strength of the electric field near this end can be determined by the guard ring structure 26 be dismantled. As a result, the forward breakdown voltage may vary depending on the impurity concentration, the shape and the like of the impurity regions 20 of the P type, the N - range 1a and the impurity diffusion layer 3 depends on the P-type, be properly blocked.

Andererseits dehnt sich eine Sperrschicht von der Störstelleneindiffusionsschicht 3 vom P-Typ und dem Isolationsbereich 2 vom P-Typ aus, um eine in Sperrichtung gerichtete Durchbruchspannung zu sperren, wenn eine in Sperrichtung gerichtete Spannung V20 > V3 zwischen der Basis und dem Kollektor angelegt wird. In diesem Fall kann die in Sperrichtung gerichtete Durchbruchspannung, die von den jeweiligen Störstellenkonzentrationen, der Form und dergleichen der Störstellenbereiche 20 vom P-Typ, dem N–-Bereich 1a, der Störstelleneindiffusionsschicht 3 vom P-Typ und dem Isolationsbereich 2 vom P-Typ abhängt, richtig gesperrt werden, ohne eine Durchbruchspannungssperrstruktur, wie z.B. die Schutzringstruktur vorzusehen, da der Isolationsbereich 2 vom P-Typ eine sanfte Krümmung aufweist.On the other hand, a barrier layer stretches from the impurity diffusion layer 3 P type and isolation area 2 P-type to block a reverse breakdown voltage when a reverse voltage V 20 > V 3 is applied between the base and the collector. In this case, the reverse breakdown voltage may vary depending on the impurity concentration, the shape and the like of the impurity region 20 of the P type, the N - range 1a , the impurity diffusion layer 3 P type and isolation area 2 depends on the P-type, can be properly locked without a through rupture voltage barrier structure, such as the protective ring structure, because the insulation area 2 P-type has a gentle curvature.

Um die Beziehung zwischen der Dicke des N–-Bereichs 1a und einer Durchbruchspannung VCES zu untersuchen, wird eine Simulation mit einer verschiedenartig geänderten Störstellenkonzentration des N–-Bereichs 1a durchgeführt. 22 ist ein Diagramm, das das Ergebnis der Simulation zeigt. Es kann diesem Diagramm entnommen werden, daß durch eine Steuerung der Störstellenkonzentration und der Dicke des N–-Bereichs 1a eine beliebige Durchbruchspannung erhalten werden kann.To the relationship between the thickness of the N - area 1a and to investigate a breakdown voltage VCES, a simulation with a differently modified impurity concentration of the N - region is used 1a carried out. 22 is a diagram showing the result of the simulation. It can be seen from this diagram that by controlling the impurity concentration and the thickness of the N - region 1a any breakdown voltage can be obtained.

Ferner werden bei der Messung der Durchbruchspannung Leckströme in den jeweiligen Fällen gemessen, in denen der Isolationsbereich 2 vom P-Typ ohne Bildung der Störstelleneindiffusionsschicht 3 gebildet ist und in dem Fall, in dem der Isolationsbereich 2 vom P-Typ nach Bildung der Störstelleneindiffusionsschicht 3 vom P-Typ gebildet ist. 23 ist ein Diagramm, das das Meßergebnis zeigt. Die charakteristische Größe K1 gibt ein Meßergebnis für den Fall an, in dem der Isolationsbereich 2 vom P-Typ nach Bildung der Störstelleneindiffusionsschicht 3 vom P-Typ gebildet wurde, und die charakteristische Größe K2 gibt ein Meßergebnis für den Fall an, in dem der Isolationsbe reich vom P-Typ ohne Bildung der Störstelleneindiffusionsschicht 3 vom P-Typ gebildet wurde. Es kann diesem Diagramm entnommen werden, daß es möglich ist, den Leckstrom ICES durch Bildung des Isolationsbereichs 2 vom P-Typ nach einer Bildung der Störstelleneindiffusionsschicht 3 vom P-Typ, merklich zu reduzieren.Furthermore, when measuring the breakdown voltage, leakage currents are measured in the respective cases in which the insulation area 2 of the P type without formation of the impurity diffusion layer 3 is formed and in the case where the isolation area 2 of the P type after formation of the impurity diffusion layer 3 is formed by the P type. 23 is a diagram showing the measurement result. The characteristic variable K1 indicates a measurement result for the case in which the isolation area 2 of the P type after formation of the impurity diffusion layer 3 was formed by the P-type, and the characteristic quantity K2 indicates a measurement result for the case in which the isolation region is of the P-type without formation of the impurity diffusion layer 3 was formed from the P-type. It can be seen from this diagram that it is possible to leak the ICES by forming the isolation area 2 P-type after formation of the impurity diffusion layer 3 of the P type, noticeably reduce.

Als nächstes wird der Einschaltvorgang des in 14 gezeigten Halbleiterbauelements (IGBT) erörtert. Wenn zwischen dem Emitter und dem Kollektor eine vorbestimmte Kollektorspannung VCE und zwischen dem Emitter und dem Gate eine vorbestimmte Gate-Spannung VGE angelegt wird, werden die Störstellenbereiche 20 vom P-Typ unter den Gate-Isolationsfilmen 22 in solche vom N-Typ invertiert, um Kanalbereiche zu bilden. Dann werden Elektronen von den Störstellenbereichen 21 vom N-Typ durch die Kanalbereiche in den N–-Bereich 1a implantiert. Mit diesen implantierten Elektronen wird eine in Durchlaßrichtung gerichtete Vorspannung zwischen dem N–-Bereich 1a und der Störstelleneindiffusionsschicht 3 vom P-Typ angelegt. Dann werden Löcher von der Störstelleneindiffusionsschicht 3 vom P-Typ in den N–-Bereich implantiert, um den Widerstandswert des N–-Bereichs 1a merklich zu verringern und um die Strombelastbarkeit zu erhöhen. Demnach wird in dem IGBT der Widerstand des N–-Bereichs 1a durch Implantation von Löchern aus der Störstelleneindiffusionsschicht 3 vom P-Typ verringert.The next step is to switch on the in 14 semiconductor device (IGBT) shown discussed. When a predetermined collector voltage VCE is applied between the emitter and the collector and a predetermined gate voltage VGE is applied between the emitter and the gate, the impurity regions become 20 P type among gate insulation films 22 inverted into those of the N type to form channel regions. Then electrons from the impurity areas 21 from the N type through the channel areas into the N - area 1a implanted. With these implanted electrons, a forward bias is established between the N - region 1a and the impurity diffusion layer 3 created from the P-type. Then holes from the impurity diffusion layer 3 P-type implanted in the N - area to the resistance value of the N - area 1a noticeably reduce and to increase the current carrying capacity. Accordingly, the resistance of the N - region becomes in the IGBT 1a by implanting holes from the impurity diffusion layer 3 reduced from the P-type.

Als nächstes wird der Abschaltvorgang erörtert. Wenn die Gate-Spannung VGE zu 0 oder zu einer in Sperrichtung gerichteten Vorspannung gewählt wird, werden die Kanalbereiche vom N-Typ zu solchen vom P-Typ invertiert und die Implantation von Elektronen aus den Störstellenbereichen 21 vom N-Typ in den N–-Bereich 1a wird gestoppt. Damit wird auch die Implantation von Löchern aus der Störstelleneindiffusionsschicht 3 vom P-Typ in den N–-Bereich 1a gestoppt. Die im N–-Bereich 1a angesammelten Elektronen und Löcher werden durch das elektrische Feld der Sperrschicht, die sich von den Störstellenbereichen 20 vom P-Typ her ausdehnt, in die Störstellenbereiche 21 vom N-Typ oder in die Störstelleneindiffusionsschicht 3 abgegeben oder unter gegenseitiger Auslöschung rekombiniert.The shutdown process is discussed next. If the gate voltage VGE is chosen to be 0 or a reverse bias, the N-type channel regions are inverted to the P-type regions and the implantation of electrons from the impurity regions 21 from the N type to the N - range 1a is stopped. This also implies the implantation of holes from the impurity diffusion layer 3 of the P type in the N - range 1a stopped. Those in the N - range 1a Accumulated electrons and holes are created by the electric field of the junction, which differs from the impurity areas 20 extends from the P-type into the impurity areas 21 of the N type or into the impurity diffusion layer 3 delivered or recombined with mutual extinction.

Im Halbleiterbauelement des dritten bevorzugten Ausführungsbeispiels wird, wie weiter oben erörtert, die in Sperrichtung gerichtete Durchbruchspannung durch eine Ausdehnung der Sperrschicht von der Störstelleneindiffusionsschicht 3 vom P-Typ und dem Isolationsbereich 2 vom P-Typ gesperrt. Darum ist es notwendig, die Filmdicke des N–-Bereichs 1a in gewissem Maße zu erhöhen, da keine Pufferschicht vom N+-Typ zwischen der Störstelleneindiffusionsschicht 3 vom P-Typ und dem N–-Bereich 1a gebildet werden kann, so wie es in den existierenden IGBT der Fall ist. Die Filmdicke des N–-Bereichs 1a kann auf Basis des Diagramms der 22 mit der Beziehung zwischen der benötigten Durchbruchspannung und der Störstellenkonzentration des N–-Bereichs 1a bestimmt werden.In the semiconductor device of the third preferred embodiment, as discussed above, the reverse breakdown voltage is caused by an expansion of the barrier layer from the impurity diffusion layer 3 P type and isolation area 2 blocked by P-type. Therefore it is necessary to determine the film thickness of the N - range 1a to some extent because there is no N + type buffer layer between the impurity diffusion layer 3 of the P type and the N - range 1a can be formed, as is the case in the existing IGBT. The film thickness of the N - area 1a can be based on the diagram of the 22 with the relationship between the required breakdown voltage and the impurity concentration of the N - range 1a be determined.

Auf diese Weise kann in dem Halbleiterbauelement und dem Verfahren zur Herstellung desselben gemäß dem dritten bevorzugten Ausführungsbeispiel sowohl die in Durchlaßrichtung gerichtete Durchbruchspannung als auch die in Sperrichtung gerichtete Durchbruchspannung des IGBT gesperrt werden. Demnach kann das Halbleiterbauelement des dritten bevorzugten Ausführungsbeispiels auf ein Leistungsgerät angewandt werden, das benötigt wird, um bidirektionale Durchbruchspannungen zu besitzen, so wie z.B. auf einen bidirektionaler Schalter, benutzt in einem AC-Matrixkonverter.In this way, in the semiconductor device and the method for manufacturing the same according to the third preferred embodiment both the forward direction directional breakdown voltage as well as the reverse direction Breakdown voltage of the IGBT can be blocked. Accordingly, the semiconductor device third preferred embodiment on a power device applied that is needed to have bidirectional breakdown voltages, such as on a bidirectional switch used in an AC matrix converter.

Viertes bevorzugtes AusführungsbeispielFourth preferred embodiment

24 ist ein Querschnitt, der den Aufbau eines Halbleiterbauelements gemäß dem vierten bevorzugten Ausführungsbeispiel der vorliegenden Erfindung zeigt. Das Halbleiterbauelement des vierten bevorzugten Ausführungsbeispiels weist den grundlegenden Aufbau des Halbleiterbauelements des dritten bevorzugten Ausführungsbeispiels auf, und ein lokaler Bereich zur Lebensdauerverkürzung 30 ist zusätzlich im N–-Bereich 1a gebildet. Der lokale Bereich zur Lebensdauerverkürzung 30 kann z.B. durch Ionenimplantation von Fremdatomen bzw. Verunreinigungen, wie z.B. von Protonen oder Helium, in den N–-Bereich 1a von der unteren Oberflächenseite des Siliziumsubstrats 1 vom N–-Typ her durch die Störstelleneindiffusionsschicht 3 vom P-Typ hindurch nach Erhalt des Aufbaus der 21 gebildet werden. Selbstverständlich kann die Ionenimplantation auch von der oberen Oberflächenseite des Siliziumsubstrats 1 vom N–-Typ her durchgeführt werden. 24 FIG. 14 is a cross section showing the structure of a semiconductor device according to the fourth preferred embodiment of the present invention. The semiconductor device of the fourth preferred embodiment has the basic structure of the semiconductor device of the third preferred embodiment, and a local area for shortening the life 30 is also in the N - range 1a educated. The local area for shortening lifespan 30 can, for example, by ion implantation of foreign atoms or impurities, such as protons or helium, in the N - range 1a from the lower surface side of the silicon substrate 1 of the N - type through the impurity diffusion layer 3 of the P type after receiving the construction of the 21 be formed. Of course, the ion implantation can also from the top surface side of the silicon substrate 1 be carried out from the N - type.

Wie weiter oben erörtert, besitzt das Halbleiterbauelement des dritten bevorzugten Ausführungsbeispiels die Notwendigkeit, die Filmdicke des N–-Bereichs 1a in gewissem Maße zu erhöhen. Dies verlangt, daß mehr Elektronen aus den Störstellenbereichen 21 vom N-Typ beim Einschaltvorgang in den N–-Bereich 1a implantiert werden. Des weiteren bleibt beim Abschaltvorgang ein Bereich, in dem keine Sperrschicht gebildet wird, bei einem Abschnitt des N–-Bereichs 1a nahe der Störstelleneindiffusionsschicht 3 vom P-Typ zurück. Dann ist in dem Bereich ohne Sperrschicht der Hauptfaktor für die Auslöschung der Ladungsträger beim Abschaltprozeß nicht die Emission durch das elektrische Feld, sondern Rekombination und deshalb wird die für den Abschaltvorgang benötigte Zeit relativ gesehen länger.As discussed above, the semiconductor device of the third preferred embodiment has a need to control the film thickness of the N - region 1a to some extent increase. This requires more electrons from the impurity areas 21 of the N type when switching on in the N - range 1a be implanted. Furthermore, during the shutdown process, an area in which no barrier layer is formed remains with a section of the N - area 1a near the impurity diffusion layer 3 back from the P-type. Then in the area without a barrier layer the main factor for the extinction of the charge carriers during the switch-off process is not the emission by the electric field, but rather recombination and therefore the time required for the switch-off process becomes relatively longer.

Da die Rekombination der Ladungsträger in diesem Bereich durch die Bildung des lokalen Bereichs zur Lebensdauerverkürzung 30 insbesondere im Bereich des N–-Bereichs 1a, wo keine Sperrschicht gebildet wird, beschleunigt wird, ist es möglich, die für den Abschaltvorgang benötigte Zeit zu verkürzen.Because the recombination of the charge carriers in this area through the formation of the local area to shorten the lifespan 30 especially in the N - range 1a where no barrier layer is formed is accelerated, it is possible to shorten the time required for the shutdown process.

Fünftes bevorzugtes AusführungsbeispielFifth preferred embodiment

25 ist ein Querschnitt, der einen Aufbau des Halbleiterbauelements gemäß dem fünften bevorzugten Ausführungsbeispiel der vorliegenden Erfindung zeigt. 26 ist ein Querschnitt, der einen Prozeß in einem Verfahren zur Herstellung des Halbleiterbauelements gemäß dem fünften bevorzugten Ausführungsbeispiel der vorliegenden Erfindung zeigt. Nach Erhalt des Aufbaus von 21 wird, unter Bezugnahme auf 26, die Störstelleneindiffusionsschicht 3 vom P-Typ durch Polieren des Siliziumsubstrats 1 vom N–-Typ bis zu einer vorbestimmten Dicke von der unteren Oberfläche her abgedünnt. Danach wird, wie im vierten bevorzugten Ausführungsbeispiel, der lokale Bereich zur Lebensdauerverkürzung 30 durch Ionenimplantation von vorbestimmten Fremdatomen in den N–-Bereich 1a von der unteren Oberflächenseite des Siliziumsubstrats 1 vom N–-Typ durch die Störstelleneindiffusionsschicht 3 vom P-Typ gebildet. Damit wird das Halbleiterbauelement der 25 erhalten. 25 12 is a cross section showing a structure of the semiconductor device according to the fifth preferred embodiment of the present invention. 26 FIG. 12 is a cross section showing a process in a method of manufacturing the semiconductor device according to the fifth preferred embodiment of the present invention. After receiving the construction of 21 with reference to 26 , the impurity diffusion layer 3 P type by polishing the silicon substrate 1 thinned from the N - type to a predetermined thickness from the lower surface. Thereafter, as in the fourth preferred embodiment, the local area for life shortening 30 by ion implantation of predetermined foreign atoms in the N - region 1a from the lower surface side of the silicon substrate 1 of the N - type through the impurity diffusion layer 3 formed by the P type. The semiconductor component is thus the 25 receive.

Demnach wird in dem Halbleiterbauelement und dem Verfahren zur Herstellung desselben gemäß dem fünften bevorzugten Ausführungsbeispiel der lokale Bereich zur Lebensdauerverkürzung 30 im N–-Bereich 1a durch Ionenimplantation von vorbestimmten Fremdatomen von der unteren Oberflächenseite des Siliziumsubstrats 1 vom N–-Typ her nach einer Dünnung der Störstelleneindiffusionsschicht 3 vom P-Typ gebildet. Daher wird es, verglichen mit dem vierten bevorzugten Ausführungsbeispiel, möglich, den lokalen Bereich zur Lebensdauerverkürzung 30 näher an der oberen Oberfläche des Siliziumsubstrats 1 vom N–-Typ zu bilden. In anderen Worten gesagt, kann die Tiefe des lokalen Bereichs zur Lebensdauerverkürzung 30, der gebildet werden soll, flexibler bestimmt werden.Accordingly, in the semiconductor component and the method for producing the same according to the fifth preferred exemplary embodiment, the local area for shortening the service life 30 in the N - range 1a by ion implantation of predetermined foreign atoms from the lower surface side of the silicon substrate 1 of the N - type after a thinning of the impurity diffusion layer 3 formed by the P type. Therefore, compared to the fourth preferred embodiment, it becomes possible to shorten the local area for life 30 closer to the top surface of the silicon substrate 1 of the N - type. In other words, the depth of the local area can shorten the lifespan 30 to be formed can be determined more flexibly.

Sechstes bevorzugtes AusführungsbeispielSixth preferred embodiment

Wenn der lokale Bereich zur Lebensdauerverkürzung 30 im N–-Bereich 1a durch die Implantation von Protonen gebildet wird, werden die implantierten Protonen dazu veranlaßt, als Donator aufgrund des Temperns nach der Implantation zu dienen; als Ergebnis zeigt ein Teil des N–-Bereichs 1a, in welchen die Protonen implantiert werden, eine höhere Störstellenkonzentration.If the local area to shorten life 30 in the N - range 1a is formed by the implantation of protons, the implanted protons are caused to serve as a donor due to annealing after the implantation; as a result, shows part of the N - range 1a , in which the protons are implanted, a higher impurity concentration.

27 ist ein Diagramm, das das Ergebnis einer SR-Auswertung eines vorbestimmten Kontroll-Wafers darstellt. Der Kontroll-Wafer wird mittels einer Ionenimplantation von Protonen in einen hinsichtlich der Erstreckungsrichtung der Filmdicke im wesentlichen in der Mitte liegenden Bereich des Siliziumsubstrats vom N–-Typ hergestellt, das eine Filmdicke von 150 μm besitzt (d.h. in einen Bereich bei oder in der Nachbarschaft einer Tiefe von 75 μm) wobei anschließend ein Tempern durchgeführt wird. In 27 zeigt die horizontale Achse die Tiefe D (μm) von der oberen Oberfläche des Siliziumsubstrats vom N–-Typ und die vertikale Achse die Konzentration N (cm– 3), den spezifischen Widerstand p (Ω × cm) und den Widerstand R (Ω) an. Es kann der 27 entnommen werden, daß die Konzentration N im N–-Bereich 1a bei oder in der Nachbarschaft einer Tiefe von ungefähr 75 μm angestiegen ist, als Ergebnis dessen, daß die Protonen dazu veranlaßt worden sind, als Donator aufgrund des Temperns zu fungieren. 27 FIG. 12 is a diagram illustrating the result of an SR evaluation of a predetermined control wafer. The control wafer is produced by means of an ion implantation of protons in a region of the N - type silicon substrate which is essentially central with respect to the direction of extension of the film thickness and which has a film thickness of 150 μm (ie in a region near or in the vicinity a depth of 75 μm), after which an annealing is carried out. In 27 the horizontal axis shows the depth D (μm) from the top surface of the N - type silicon substrate and the vertical axis shows the concentration N (cm - 3 ), the resistivity p (Ω × cm) and the resistance R (Ω) on. It can 27 can be seen that the concentration N in the N - range 1a at or near a depth of approximately 75 microns as a result of the protons having been caused to act as donors due to annealing.

Als nächstes wurde anhand des Halbleiterbauelements gemäß dem vorgenannten dritten bevorzugten Ausführungsbeispiels studiert, wie die jeweiligen Absolutwerte der Durchbruchspannung in Durchlaßrichtung und der Durchbruchspannung in Sperrichtung mit der Tiefe der Protonenimplantation in dem N–-Bereich 1a in dem Fall variieren, in dem die Filmdicke des N–-Bereichs 1a 170 μm beträgt. 28 ist ein Diagramm, das das Ergebnis der Studie darstellt. Die horizontale Achse des Diagramms zeigt eine Entfernung L (μm) von der Schnittstelle zwischen dem N–-Bereich 1a und der Störstelleneindiffusionsschicht 3 vom P-Typ zu der Örtlichkeit, wo Protonen implantiert sind, an. Die vertikale Achse des Diagramms zeigt jeweils die Absolutwerte (V) der Durchbruchspannung in Durchlaßrichtung und der Durchbruchspannung in Sperrichtung an. Es kann der 28 entnommen werden, daß, wenn der Abstand L länger ist, der Absolutwert der Durchbruchspannung in Sperrichtung größer ist, wohingegen bei einem kürzeren Abstand L der Absolutwert der Durchbruchspannung in Durchlaßrichtung größer ist. Der Grund dafür, warum der Absolutwert der Durchbruchspannung in Sperrichtung kleiner ist, wenn der Abstand L geringer ist, ist, daß die Störstellenkonzentration des N–-Bereichs 1a in dem Teil, wo Protonen implantiert sind, aufgrund dessen, daß die Protonen als Donator agieren, ansteigt.Next, the semiconductor device according to the aforementioned third preferred embodiment was used to study how the respective absolute values of the forward breakdown voltage and the reverse breakdown voltage with the depth of the proton implantation in the N - region 1a vary in the case where the film thickness of the N - region 1a Is 170 μm. 28 is a graph showing the result of the study. The horizontal axis of the diagram shows a distance L (μm) from the interface between the N - region 1a and the impurity diffusion layer 3 from the P-type to the location where protons are implanted. The vertical axis of the diagram shows the absolute values (V) of the breakdown voltage in the forward direction and the breakdown voltage in the reverse direction. It can 28 It can be seen that if the distance L is longer, the absolute value of the breakdown voltage in the reverse direction is larger, whereas if the distance L is shorter, the absolute value of the breakdown voltage in the forward direction is larger. The reason why the absolute value of reverse breakdown voltage is smaller when the Distance L is smaller is that the impurity concentration of the N - region 1a in the part where protons are implanted due to the protons acting as donors.

Wie aus 28 ersichtlich ist, wird der Absolutwert der Durchbruchspannung in Sperrrichtung klein, falls der Abstand L zu gering ist, auf der anderen Seite jedoch wird der Absolutwert der Durchbruchspannung in Durchlaßrichtung klein, wenn der Abstand L zu groß ist. Darum ist es wünschenswert, daß, wenn der lokale Bereich zur Lebensdauerverkürzung durch Protonenimplantation gebildet wird, die Protonen im wesentlichen in einem mittleren Bereich des N–-Bereichs 1a hinsichtlich der Erstreckung der Filmdicke implantiert werden. Es ist möglich, in dem Beispiel, das in 28 gezeigt ist, durch das Setzen des Abstandes L zu ungefähr 80 μm bis 100 μm, ein Halbleiterbauelement zu erhalten, in welchem die jeweiligen Absolutwerte der Durchbruchspannung in Durchlaßrichtung und der Durchbruchspannung in Sperrichtung 1200 (V) überschreiten.How out 28 it can be seen that the absolute value of the breakdown voltage in the reverse direction becomes small if the distance L is too small, but on the other hand the absolute value of the breakdown voltage in the forward direction becomes small if the distance L is too large. It is therefore desirable that when the local area for protracted life shortening is formed, the protons are substantially in a central area of the N - area 1a implanted with regard to the extent of the film thickness. It is possible in the example that in 28 is shown, by setting the distance L to approximately 80 μm to 100 μm, to obtain a semiconductor component in which the respective absolute values of the breakdown voltage in the forward direction and the breakdown voltage in the reverse direction 1200 (V) exceed.

29 ist ein Querschnitt, der den Aufbau eines Halbleiterbauelements gemäß dem sechsten bevorzugten Ausführungsbeispiel, basierend auf dem Halbleiterbauelement, das in 24 gezeigt ist, zeigt. An der Stelle des lokalen Bereichs zur Lebensdauerverkürzung 30, der in 24 gezeigt ist, wird ein lokaler Bereich zur Lebensdauerverkürzung 30p gebildet. Der lokale Bereich zur Lebensdauerverkürzung 30p wird durch Ionenimplantation von Protonen in den im wesentlichen hinsichtlich der Erstreckung der Filmdicke mittleren Bereich des N–-Bereichs 1a von der unteren Oberfläche des Siliziumsubstrats 1 vom N–-Typ durch die Störstelleneindiffusionsschicht 3 vom P-Typ gebildet. 29 FIG. 12 is a cross section showing the structure of a semiconductor device according to the sixth preferred embodiment based on the semiconductor device shown in FIG 24 is shown. In the place of the local area to shorten the lifespan 30 who in 24 is shown is a local area for life shortening 30p educated. The local area for shortening lifespan 30p is achieved by ion implantation of protons in the central region of the N - region, essentially with regard to the extension of the film thickness 1a from the bottom surface of the silicon substrate 1 of the N - type through the impurity diffusion layer 3 formed by the P type.

30 ist ein Querschnitt, der den Aufbau eines Halbleiterbauelements gemäß dem sechsten bevorzugten Ausführungsbeispiel, basierend auf dem Halbleiterbauelement, das in 25 gezeigt ist, zeigt. An der Stelle des lokalen Bereichs zur Lebensdauerverkürzung 30, der in 25 gezeigt ist, wird ein lokaler Bereich zur Lebensdauerverkürzung 30p gebildet. Wie in dem Halbleiterbauelement, das in 29 gezeigt ist, wird der lokale Bereich zur Lebensdauerverkürzung 30p durch Ionenimplantation von Protonen in den hinsichtlich der Erstreckung der Filmdicke im wesentlichen mittleren Bereich des N–-Bereichs 1a von der unteren Oberflächenseite des Siliziumsubstrats 1 vom N–-Typ durch die Störstelleneindiffusionsschicht 3 hindurch gebildet. 30 FIG. 12 is a cross section showing the structure of a semiconductor device according to the sixth preferred embodiment based on the semiconductor device shown in FIG 25 is shown. In the place of the local area to shorten the lifespan 30 who in 25 is shown is a local area for life shortening 30p educated. As in the semiconductor device that in 29 is shown, the local area for life shortening 30p by ion implantation of protons in the region of the N - region which is essentially central with regard to the extension of the film thickness 1a from the lower surface side of the silicon substrate 1 of the N - type through the impurity diffusion layer 3 formed through.

31 ist ein Querschnitt, der den Aufbau eines Halbleiterbauelements gemäß einer ersten Abwandlung des sechsten bevorzugten Ausführungsbeispiels zeigt. Ein lokaler Bereich zur Lebensdauerverkürzung 30h ist zusätzlich in dem N–-Bereich 1a vorgesehen, basierend auf dem Halbleiterbauelement, das in 29 gezeigt ist. Der lokale Bereich zur Lebensdauerverkürzung 30h wird durch Ionenimplantation von Helium in einen Tiefenbereich gebildet, der der Störstelleneindiffusionsschicht 3 vom P-Typ näher ist als der lokale Bereich zur Lebensdauerverkürzung 30p, von der unteren Oberflächenseite des Siliziumsubstrats 1 vom N–-Typ durch die Störstelleneindiffusionsschicht 3 vom P-Typ hindurch. 31 12 is a cross section showing the structure of a semiconductor device according to a first modification of the sixth preferred embodiment. A local area for shortening lifespan 30h is also in the N - range 1a provided based on the semiconductor device that in 29 is shown. The local area for shortening lifespan 30h is formed by ion implantation of helium in a deep region, the impurity diffusion layer 3 of the P type is closer than the local area for shortening the service life 30p , from the lower surface side of the silicon substrate 1 of the N - type through the impurity diffusion layer 3 of the P type.

32 ist ein Querschnitt, der den Aufbau eines Halbleiterbauelements gemäß einer zweiten Abwandlung des sechsten bevorzugten Ausführungsbeispiels darstellt. Ein lokaler Bereich zur Lebensdauerverkürzung 30h ist zusätzlich in dem N–-Bereich 1a vorgesehen, basierend auf dem Halbleiterbauelement, das in 30 gezeigt ist. Wie in dem Halbleiterbauelement, das in 31 gezeigt ist, wird der lokale Bereich zur Lebensdauerverkürzung 30h durch Ionenimplantation von Helium in einen Tiefenbereich gebildet, der näher zu der Störstelleneindiffusionsschicht 3 vom P-Typ liegt als zu dem lokalen Bereich zur Lebensdauerverkürzung 30p, nämlich von der unteren Oberflächenseite des Siliziumsubstrats 1 vom N–-Typ her durch die Störstelleneindiffusionsschicht 3 vom P-Typ. 32 FIG. 14 is a cross section illustrating the structure of a semiconductor device according to a second modification of the sixth preferred embodiment. A local area for shortening lifespan 30h is also in the N - range 1a provided based on the semiconductor device that in 30 is shown. As in the semiconductor device that in 31 is shown, the local area for life shortening 30h formed by ion implantation of helium in a depth range that is closer to the impurity diffusion layer 3 P-type is as to the local area for life shortening 30p , namely from the lower surface side of the silicon substrate 1 of the N - type through the impurity diffusion layer 3 P-type.

Im Gegensatz zu Protonen fungiert Helium nicht als Donator. Aus diesem Grunde nimmt der Absolutwert der Durchbruchspannung in Sperrichtung nicht ab, sogar wenn der lokale Bereich zur Lebensdauerverkürzung 30h an oder in der Nähe des Übergangs zwischen dem N–-Bereich 1a und der Störstelleneindiffusionsschicht 3 gebildet ist. Die Rekombination von Ladungsträgern wird weiterhin durch die Bildung von nicht nur dem lokalen Bereich zur Lebensdauerverkürzung 30p, sondern auch dem lokalen Bereich zur Lebensdauerverkürzung 30h beschleunigt und folglicherweise ist es möglich, die Zeit, die für das Abschalten benötigt ist, weiter zur verkürzen.Unlike protons, helium does not act as a donor. For this reason, the absolute value of the breakdown voltage in the reverse direction does not decrease even if the local area for shortening the life 30h at or near the transition between the N - region 1a and the impurity diffusion layer 3 is formed. The recombination of charge carriers continues through the formation of not only the local area to shorten the lifespan 30p , but also the local area to shorten the lifespan 30h accelerates and consequently it is possible to further shorten the time required for the shutdown.

Demnach wird der lokale Bereich zur Lebensdauerverkürzung 30p in dem Halbleiterbauelement und dem Verfahren zur Herstellung desselben gemäß dem sechsten bevorzugten Ausführungsbeispiel durch Ionenimplantation von Protonen in einen in Hinsicht auf die Erstreckungsrichtung der Filmdicke im wesentlichen mittleren Bereich des N–-Bereichs 1a gebildet. Folglich wird entweder einer der Absolutwerte von entweder der Durchbruchspannung in Durchlaßrichtung oder der Durchbruchspannung in Sperrrichtung nicht außerordentlich verringert und sowohl die Durchbruchspannung in Durchlaßrichtung als auch die Durchbruchspannung in Sperrichtung können auf einem hohen Niveau erhalten werden. Demnach kann das Halbleiterbauelement des sechsten bevorzugten Ausführungsbeispiels auf ein Leistungsgerät angewandt werden, in dem es erforderlich ist, daß bidirektionale Durchbruchspannungen vorhanden sind, wie z.B. in einen bidirektionalen Schalter, der in einem AC-Matrix-Konverter verwendet wird.Accordingly, the local area will shorten the lifespan 30p in the semiconductor device and the method for producing the same according to the sixth preferred exemplary embodiment by ion implantation of protons in a region of the N - region which is essentially central with respect to the direction of extension of the film thickness 1a educated. Accordingly, either one of the absolute values of either the forward breakdown voltage or the reverse breakdown voltage is not greatly reduced, and both the forward breakdown voltage and the reverse breakdown voltage can be maintained at a high level. Accordingly, the semiconductor device of the sixth preferred embodiment can be applied to a power device in which it is necessary to have bidirectional breakdown voltages such as a bidirectional switch used in an AC matrix converter.

Obwohl in den oben erörterten ersten bis sechsten bevorzugten Ausführungsbeispielen ein N-Kanal IGBT erörtert wurde, kann die vorliegende Erfindung auch auf einen P-Kanal IGBT angewandt werden. Weiterhin kann, obwohl der IGBT, in welchem das Gate auf dem Siliziumsubstrat gebildet ist, erörtert wurde, die vorliegende Erfindung auch auf einen anderen Typ von IGBT angewandt werden, in welchem ein Gate in einer Rinne, die in dem Siliziumsubstrat gebildet ist, eingegraben ist (Grabengate-Typ IGBT).Although an N-channel IGBT was discussed in the first to sixth preferred embodiments discussed above, the present invention can also be applied to a P-channel IGBT. Furthermore, although the IGBT in which the gate is formed on the silicon substrate, was discussed, the present invention can also be applied to another type of IGBT in which a gate is buried in a groove formed in the silicon substrate (trench gate type IGBT).

Obwohl die Erfindung im Detail gezeigt und beschrieben wurde, ist die obige Beschreibung in allen Aspekten illustrativ und nicht einschränkend. Es ist deshalb verständlich, daß zahlreiche Modifikationen und Änderungen eingeführt werden können, ohne vom Bereich der Erfindung abzuweichen.Although the invention is shown in detail and has been described is the above description in all aspects illustrative and not restrictive. It is therefore understandable that numerous Modifications and changes introduced can be without to depart from the scope of the invention.

Claims (26)

Halbleitersubstrat, das folgendes aufweist: ein Substrat (1) von einem ersten Leitfähigkeitstyp, das eine erste Hauptoberfläche und eine zweite Hauptoberfläche besitzt, welche einander gegenüber liegen; eine Störstelleneindiffusionsschicht (3) von einem zweiten Leitfähigkeitstyp, verschieden vom ersten Leitfähigkeitstyp, die in der ersten Hauptoberfläche durch Eindiffundieren von Fremdatomen bzw. Störstellen gebildet wird; und einen Störstelleneindiffusionsbereich (2) vom zweiten Leitfähigkeitstyp, der teilweise in der zweiten Hauptoberfläche durch Eindiffundieren von Fremdatomen gebildet wird, und eine untere Oberfläche hat, die die Störstelleneindiffusionsschicht erreicht, und der einen Abschnitt des Substrats, welcher in Draufsicht vom ersten Leitfähigkeitstyp ist, umgibt, wobei der vom Störstelleneindiffusionsbereich umgebene Abschnitt als Elementbildungsbereich definiert ist.A semiconductor substrate comprising: a substrate ( 1 ) of a first conductivity type, which has a first main surface and a second main surface, which are opposite to each other; an impurity diffusion layer ( 3 ) of a second conductivity type, different from the first conductivity type, which is formed in the first main surface by the diffusion of foreign atoms or impurities; and an impurity diffusion area ( 2 ) of the second conductivity type, which is partially formed in the second main surface by the diffusion of foreign atoms and has a lower surface which reaches the impurity diffusion layer and which surrounds a portion of the substrate which is the first conductivity type in plan view, the impurity diffusion region surrounding section is defined as the element formation area. Halbleitersubstrat nach Anspruch 1, dadurch gekennzeichnet, daß die Dicke der Störstelleneindiffusionsschicht nahezu gleich der Tiefe des Störstelleneindiffusionsbereichs von der zweiten Hauptoberfläche her ist.Semiconductor substrate according to claim 1, characterized in that that the Impurity diffusion layer thickness almost equal to the depth of the impurity diffusion area from the second main surface ago. Halbleitersubstrat nach Anspruch 1, dadurch gekennzeichnet, daß die Störstellenkonzentrationsverteilung der Störstelleneindiffusionsschicht von der ersten Hauptoberfläche in Richtung des Inneren des Substrats nahezu gleich der Störstellenkonzentrationsverteilung des Störstelleneindiffusionsbereichs von der zweiten Hauptoberfläche in Richtung des Inneren des Substrats ist.Semiconductor substrate according to claim 1, characterized in that that the impurity concentration the impurity diffusion layer from the first main surface towards the inside of the substrate is almost equal to the impurity concentration distribution the impurity diffusion area of the second main surface towards the inside of the substrate. Halbleitersubstrat nach Anspruch 1, dadurch gekennzeichnet, daß die Dicke der Störstelleneindiffusionsschicht geringer ist als die Tiefe des Störstelleneindiffusionsbereichs von der zweiten Hauptoberfläche her.Semiconductor substrate according to claim 1, characterized in that that the Impurity diffusion layer thickness is less than the depth of the impurity diffusion area from the second main surface forth. Halbleiterbauelement, das folgendes aufweist: ein Halbleitersubstrat, welches (a) ein Substrat (1) von einem ersten Leitfähigkeitstyp, das eine erste Hauptoberfläche und eine zweite Hauptoberfläche besitzt, welche einander gegenüber liegen, (b) eine Störstelleneindiffusionsschicht (3) von einem zweiten Leitfähigkeitstyp, der verschieden vom ersten Leitfähigkeitstyp und in der ersten Hauptoberfläche durch Eindiffundieren von Fremdatomen gebildet ist, und (i) einen Störstelleneindiffusionsbereich (2) vom zweiten Leitfähigkeitstyp aufweist, der teilweise in der zweiten Hauptoberfläche durch Eindiffundieren von Fremdatomen gebildet ist und eine untere Oberfläche besitzt, die die Störstelleneindiffusionsschicht erreicht, und der einen Abschnitt des Substrats umgibt, welcher in Draufsicht vom ersten Leitfähigkeitstyp ist, wobei der Abschnitt, der von dem Störstelleneindiffusionsbereich umgeben ist, als Elementbildungsbereich definiert ist; und einen ersten Störstellenbereich (20) vom zweiten Leitfähigkeitstyp, der teilweise in der zweiten Hauptoberfläche im Elementbildungsbereich gebildet ist.A semiconductor device comprising: a semiconductor substrate which (a) a substrate ( 1 ) of a first conductivity type, which has a first main surface and a second main surface, which lie opposite one another, (b) an impurity diffusion layer ( 3 ) of a second conductivity type, which is different from the first conductivity type and is formed in the first main surface by the diffusion of foreign atoms, and (i) an impurity diffusion region ( 2 ) of the second conductivity type, which is partially formed in the second main surface by the diffusion of foreign atoms and has a lower surface which reaches the impurity diffusion layer, and which surrounds a portion of the substrate which is the first conductivity type in plan view, the portion which is surrounded by the impurity diffusion area, is defined as the element formation area; and a first impurity area ( 20 ) of the second conductivity type, which is partially formed in the second main surface in the element formation region. Halbleiterbauelement nach Anspruch 5, das weiterhin folgendes aufweist: einen zweiten Störstellenbereich (21) vom ersten Leitfähigkeitstyp, der teilweise in der zweiten Hauptoberfläche im ersten Störstellenbereich gebildet ist, wobei der erste Störstellenbereich als Basis eines Transistors dient, der zweite Störstellenbereich als Emitter des Transistors dient und die Störstelleneindiffusionsschicht als Kollektor des Transistors dient.A semiconductor device according to claim 5, further comprising: a second impurity region ( 21 ) of the first conductivity type, which is partially formed in the second main surface in the first impurity region, the first impurity region serving as the base of a transistor, the second impurity region serving as the emitter of the transistor and the impurity diffusion layer serving as the collector of the transistor. Halbleiterbauelement nach Anspruch 6, das weiterhin folgendes aufweist: eine Gate-Elektrode (23), gebildet auf der zweiten Hauptoberfläche mit einem Gate-Isolationsfilm (22) dazwischen, oberhalb des ersten Störstellenbereiches, der zwischen dem zweiten Störstellenbereich und einem Abschnitt des Substrats positioniert ist, welcher vom ersten Leitfähigkeitstyp ist.A semiconductor device according to claim 6, further comprising: a gate electrode ( 23 ) formed on the second main surface with a gate insulation film ( 22 ) in between, above the first impurity region positioned between the second impurity region and a portion of the substrate which is of the first conductivity type. Halbleiterbauelement nach einem der Ansprüche 6 oder 7, das weiterhin folgendes aufweist: einen lokalen Bereich zur Lebensdauerverkürzung (30), gebildet in dem Abschnitt des Substrats, welcher vom ersten Leitfähigkeitstyp ist.Semiconductor component according to one of claims 6 or 7, further comprising: a local area for shortening the lifespan ( 30 ) formed in the portion of the substrate which is of the first conductivity type. Halbleiterbauelement nach Anspruch 8, dadurch gekennzeichnet, daß der lokale Bereich zur Lebensdauerverkürzung einen ersten lokalen Bereich zur Lebensdauerverkürzung (30p) hat, der durch die Implantation von Protonen in eine in Hinsicht auf die Erstreckungsrichtung der Filmdicke im wesentlichen in der Mitte liegenden Bereich des Teils des Substrats gebildet wird, welcher vom ersten Leitfähigkeitstyp ist.Semiconductor component according to Claim 8, characterized in that the local area for shortening the lifespan comprises a first local area for shortening the lifespan ( 30p ) which is formed by the implantation of protons in a region which is essentially central with respect to the direction of extension of the film thickness, of the part of the substrate which is of the first conductivity type. Halbleiterbauelement nach Anspruch 9, dadurch gekennzeichnet, daß der lokale Bereich zur Lebensdauerverkürzung weiterhin einen zweiten lokalen Bereich zur Lebensdauerverkürzung (30h) besitzt, der durch die Implantation von Helium in einen tiefen Bereich des Bereichs des Substrats gebildet wird, welcher vom ersten Leitfähigkeitstyp ist, wobei der tiefe Bereich näher an der Störstelleneindiffusionsschicht gelegen ist als der erste lokale Bereich zur Lebensdauerverkürzung.Semiconductor component according to Claim 9, characterized in that the local area for shortening the lifespan further comprises a second local area for shortening the lifespan ( 30h ) formed by the implantation of helium in a deep area of the area of the substrate which is of the first conductivity type, the deep region being closer to the impurity diffusion layer than the first local region for shortening the service life. Halbleiterbauelement nach einem der Ansprüche 6 bis 10, das weiterhin folgendes aufweist: eine erste Hauptelektrode (27), die auf der ersten Hauptoberfläche gebildet ist und mit der Störstelleneindiffusionsschicht in Kontakt steht; und eine zweite Hauptelektrode (24), die auf der zweiten Hauptoberfläche gebildet ist und mit dem ersten und dem zweiten Störstellenbereich in Kontakt steht.A semiconductor device according to one of claims 6 to 10, further comprising: a first main electrode ( 27 ) formed on the first main surface and in contact with the impurity diffusion layer; and a second main electrode ( 24 ), which is formed on the second main surface and is in contact with the first and the second impurity region. Halbleitersubstrat, das folgendes aufweist: (a) ein Substrat vom ersten Leitfähigkeitstyp, das eine erste Hauptoberfläche und eine zweite Hauptoberfläche besitzt, welche einander gegenüber liegen; (b) eine Störstelleneindiffusionsschicht von einem zweiten Leitfähigkeitstyp, verschieden vom ersten Leitfähigkeitstyp, die in der ersten Hauptoberfläche gebildet ist und als Kollektor eines Transistors dient; und (c) einen Störstelleneindiffusionsbereich vom zweiten Leitfähigkeitstyp, der teilweise in der zweiten Hauptoberfläche gebildet ist und der eine untere Oberfläche hat, die die Störstelleneindiffusionsschicht erreicht und der einen Abschnitt des Substrats, welcher in Draufsicht vom ersten Leitfähigkeitstyp ist, umgibt, wobei der vom Störstelleneindiffusionsbereich umgebene Abschnitt als Elementbildungsbereich definiert ist; einen ersten Störstellenbereich vom zweiten Leitfähigkeitstyp, der teilweise in der zweiten Hauptoberfläche im Elementbildungsbereich gebildet ist und als Basis des Transistors dient; einen zweiten Störstellenbereich vom ersten Leitfähigkeitstyp, der teilweise in der zweiten Hauptoberfläche im ersten Störstellenbereich gebildet ist und als Emitter des Transistors dient; eine Gate-Elektrode, gebildet auf der zweiten Hauptoberfläche mit einem Gate-Isolationsfilm dazwischen, oberhalb des ersten Störstellenbereichs, die zwischen dem zweiten Störstellenbereich und einem Abschnitt des Substrats positioniert ist, welcher vom ersten Leitfähigkeitstyp ist; und einen ersten lokalen Bereich zur Lebensdauerverkürzung (30p), der durch die Implantation von Protonen in einen in Hinsicht auf die Erstreckungsrichtung der Filmdicke im wesentlichen mittleren Bereich des Abschnitts des Substrats vom ersten Leitfähigkeitstyp gebildet wird.A semiconductor substrate comprising: (a) a first conductivity type substrate having a first major surface and a second major surface opposed to each other; (b) an impurity diffusion layer of a second conductivity type other than the first conductivity type, which is formed in the first main surface and serves as a collector of a transistor; and (c) a second conductivity type impurity diffusion region partially formed in the second main surface and having a lower surface that reaches the impurity diffusion layer and surrounding a portion of the substrate, which is the first conductivity type in plan view, the impurity diffusion region surrounding portion is defined as the element formation area; a first impurity region of the second conductivity type, which is partially formed in the second main surface in the element formation region and serves as the base of the transistor; a second impurity region of the first conductivity type, which is partially formed in the second main surface in the first impurity region and serves as an emitter of the transistor; a gate electrode formed on the second main surface with a gate insulation film therebetween, above the first impurity region, positioned between the second impurity region and a portion of the substrate which is of the first conductivity type; and a first local area to shorten lifespan ( 30p ), which is formed by the implantation of protons in a region of the portion of the substrate of the first conductivity type which is essentially central with respect to the direction of extension of the film thickness. Halbleiterbauelement nach Anspruch 12, das weiterhin folgendes aufweist: einen zweiten lokalen Bereich zur Lebensdauerverkürzung (30h), der durch die Implantation von Helium in einen tiefen Bereich des Abschnitts des Substrats vom ersten Leitfähigkeitstyp gebildet wird, wobei der tiefe Bereich näher an der Störstelleneindiffusionslage liegt als der erste lokale Bereich zur Lebensdauerverkürzung.The semiconductor device according to claim 12, further comprising: a second local area for shortening the lifespan ( 30h ), which is formed by the implantation of helium in a deep region of the section of the substrate of the first conductivity type, the deep region being closer to the impurity diffusion layer than the first local region for shortening the service life. Verfahren zur Herstellung eines Halbleitersubstrats, das folgende Schritte aufweist: (a) Präparation eines Substrats (1) von einem ersten Leitfähigkeitstyp, das eine erste Hauptoberfläche und eine zweite Hauptoberfläche besitzt, welche einander gegenüber liegen; (b) Bildung einer Störstelleneindiffusionsschicht (3) von einem zweiten Leitfähigkeitstyp, der vom ersten Leitfähigkeitstyp verschieden ist, durch Eindiffundieren von ersten Fremdatomen in das Substrat von der ersten Hauptoberfläche her; und (c) Bildung eines Störstelleneindiffusionsbereichs (2) vom zweiten Leitfähigkeitstyp durch Eindiffundieren von zweiten Fremdatomen in das Substrat hinein von einem Teil der zweiten Hauptoberfläche her, um eine untere Oberfläche zu haben, die die Störstelleneindiffusionsschicht erreicht und um einen Abschnitt des Substrats zu umgeben, welcher in Draufsicht vom ersten Leitfähigkeitstyp ist, wobei der durch den Störstelleneindiffusionsbereich umgebene Abschnitt als Elementbildungsbereich definiert ist.Method for producing a semiconductor substrate, which comprises the following steps: (a) preparation of a substrate ( 1 ) of a first conductivity type, which has a first main surface and a second main surface, which are opposite to each other; (b) Formation of an impurity diffusion layer ( 3 ) of a second conductivity type, which is different from the first conductivity type, by diffusing first foreign atoms into the substrate from the first main surface; and (c) formation of an impurity diffusion region ( 2 ) of the second conductivity type by diffusing second foreign atoms into the substrate from a part of the second main surface to have a lower surface reaching the impurity diffusion layer and to surround a portion of the substrate which is the first conductivity type in plan view, wherein the portion surrounded by the impurity diffusion area is defined as the element formation area. Verfahren nach Anspruch 14, dadurch gekennzeichnet, daß Schritt (b) folgende Schritte aufweist: (b-1) Bildung eines Films (49), der die ersten Fremdatome auf der ersten Hauptoberfläche enthält; und (b-2) Eindiffundieren der ersten Fremdatome vom Film her in das Substrat hinein.A method according to claim 14, characterized in that step (b) comprises the following steps: (b-1) formation of a film ( 49 ), which contains the first foreign atoms on the first main surface; and (b-2) diffusing the first foreign atoms into the substrate from the film. Verfahren nach Anspruch 14, dadurch gekennzeichnet, daß Schritt (c) folgende Schritte aufweist: (c-1) Bildung eines ersten Films (5) teilweise auf der zweiten Hauptoberfläche; (c-2) Bildung eines zweiten Films (50), der die zweiten Fremdatome auf der zweiten Hauptoberfläche enthält, um den ersten Film zu bedecken; und (c-3) Eindiffundieren der zweiten Fremdatome vom zweiten Film her in das Substrat hinein.A method according to claim 14, characterized in that step (c) comprises the following steps: (c-1) formation of a first film ( 5 ) partly on the second main surface; (c-2) Formation of a second film ( 50 ) containing the second foreign atoms on the second main surface to cover the first film; and (c-3) diffusing the second impurities from the second film into the substrate. Verfahren nach Anspruch 14, dadurch gekennzeichnet, daß Schritt (b) folgende Schritte aufweist: (b-1) Bildung eines ersten Films (50), der die ersten Fremdatome auf der ersten Hauptoberfläche enthält; und (b-2) Eindiffundieren der ersten Fremdatome vom ersten Film her in das Substrat hinein, Schritt (c) folgende Schritte aufweist: (c-1) Bildung eines zweiten Films (15) teilweise auf der zweiten Hauptoberfläche; (c-2) Bildung eines dritten Films (50), der die zweiten Fremdatome auf der zweiten Hauptoberfläche enthält, um den zweiten Film zu bedecken; und (c-3) Eindiffundieren der zweiten Fremdatome vom dritten Film her in das Substrat hinein, und die Schritte (b-2) und (c-3) im selben Prozeß durchgeführt werden.A method according to claim 14, characterized in that step (b) comprises the following steps: (b-1) formation of a first film ( 50 ), which contains the first foreign atoms on the first main surface; and (b-2) diffusing the first foreign atoms from the first film into the substrate, step (c) comprises the following steps: (c-1) forming a second film ( 15 ) partly on the second main surface; (c-2) Formation of a third film ( 50 ) containing the second foreign atoms on the second main surface to cover the second film; and (c-3) diffusing the second impurities from the third film into the substrate, and steps (b-2) and (c-3) are performed in the same process. Verfahren nach Anspruch 14, das weiterhin folgende Schritte aufweist: (d) Bildung eines ersten Oxidfilms (15) gänzlich auf der ersten Hauptoberfläche und eines zweiten Oxidfilms (15) gänzlich auf der zweiten Hauptoberfläche durch Oxidation einer Oberfläche des Substrats; (e) Entfernung des gesamten ersten Oxidfilms; und (f) Entfernung eines Teils des zweiten Oxidfilms, wobei die Schritte (d) bis (f) vor den Schritten (b) und (c) ausgeführt werden, wobei Schritt (b) folgende Schritte aufweist: (b-1) Bildung eines ersten Films (50), der die ersten Fremdatome auf der ersten Hauptoberfläche enthält; und (b-2) Eindiffundieren der ersten Fremdatome vom ersten Film her in das Substrat hinein, und wobei Schritt (c) folgende Schritte aufweist: (c-1) Bildung eines zweiten Films, der die zweiten Fremdatome auf der zweiten Hauptoberfläche enthält, um den zweiten Oxidfilm zu bedecken; und (c-2) Eindiffundieren der zweiten Fremdatome vom zweiten Film her in das Substrat hinein.The method of claim 14, further comprising the steps of: (d) forming a first oxide film ( 15 ) entirely on the first main surface and a second oxide film ( 15 ) entirely on the second major surface by oxidizing a surface of the substrate; (e) removing all of the first oxide film; and (f) removing a portion of the second oxide film, performing steps (d) through (f) before steps (b) and (c), wherein step (b) comprises the steps of: (b-1) forming a first film ( 50 ), which contains the first foreign atoms on the first main surface; and (b-2) diffusing the first foreign atoms into the substrate from the first film, and wherein step (c) comprises the steps of: (c-1) forming a second film containing the second foreign atoms on the second major surface covering the second oxide film; and (c-2) diffusing the second impurity from the second film into the substrate. Verfahren zur Herstellung eines Halbleiterbauelements, das folgende Schritte enthält: (a) Präparation eines Substrats (1) von einem ersten Leitfähigkeitstyp, das eine erste Hauptoberfläche und eine zweite Hauptoberfläche besitzt, welche einander gegenüber liegen; (b) Bildung einer Störstelleneindiffusionsschicht (3) von einem zweiten Leitfähigkeitstyp, der vom ersten Leitfähigkeitstyp verschieden ist, durch Eindiffundieren erster Fremdatome von der ersten Hauptoberfläche her in das Substrat hinein; und (c) Bildung eines Störstelleneindiffusionsbereichs (2) vom zweiten Leitfähigkeitstyp durch Eindiffundieren zweiter Fremdatome von einem Teil der zweiten Hauptoberfläche her in das Substrat hinein, um eine untere Oberfläche zu haben, die die Störstelleneindiffusionsschicht erreicht, und um einen Abschnitt des Substrats zu umgeben, welcher in Draufsicht vom ersten Leitfähigkeitstyp ist, wobei der durch den Störstelleneindiffusionsbereich umgebene Abschnitt als Elementbildungsbereich definiert ist, wobei das Verfahren weiterhin folgendes aufweist: (d) Bildung eines ersten Störstellenbereichs (20) des zweiten Leitfähigkeitstyps, teilweise in der zweiten Hauptoberfläche im Elementbildungsbereich; (e) Bildung eines zweiten Störstellenbereichs (21) vom ersten Leitfähigkeitstyp, teilweise in der zweiten Hauptoberfläche im ersten Störstellenbereich; und (f) Bildung einer Gate-Elektrode (23) auf der zweiten Hauptoberfläche mit einem Gate-Isolationsfilm (22) dazwischen, über dem ersten Störstellenbereich gelegen, zwischen dem zweiten Störstellenbereich und einem Teil des Substrats, welches vom ersten Leitfähigkeitstyp ist, wobei der erste Störstellenbereich als Basis eines Transistors dient, der zweite Störstellenbereich als Emitter des Transistors dient und die Störstelleneindiffusionsschicht als Kollektor des Transistors dient.Method for producing a semiconductor component, which comprises the following steps: (a) preparation of a substrate ( 1 ) of a first conductivity type, which has a first main surface and a second main surface, which are opposite to each other; (b) Formation of an impurity diffusion layer ( 3 ) of a second conductivity type, which differs from the first conductivity type, by diffusing first foreign atoms from the first main surface into the substrate; and (c) formation of an impurity diffusion region ( 2 ) of the second conductivity type by diffusing second foreign atoms into the substrate from part of the second main surface to have a lower surface reaching the impurity diffusion layer and to surround a portion of the substrate which is of the first conductivity type in plan view, wherein the section surrounded by the impurity diffusion area is defined as the element formation area, the method further comprising: (d) forming a first impurity area ( 20 ) of the second conductivity type, partly in the second main surface in the element formation area; (e) formation of a second impurity region ( 21 ) of the first conductivity type, partly in the second main surface in the first impurity region; and (f) forming a gate electrode ( 23 ) on the second main surface with a gate insulation film ( 22 ) in between, located above the first impurity region, between the second impurity region and a part of the substrate which is of the first conductivity type, the first impurity region serving as the base of a transistor, the second impurity region serving as the emitter of the transistor and the impurity diffusion layer as the collector of the transistor serves. Verfahren nach Anspruch 19, das weiterhin folgende Schritte aufweist: (g) Bildung einer ersten Hauptelektrode (27), die derart auf der ersten Hauptoberfläche gebildet ist, daß sie mit der Störstelleneindiffusionsschicht in Kontakt steht; und (h) Bildung einer zweiten Hauptelektrode (24), die derart auf der zweiten Hauptoberfläche gebildet ist, daß sie mit dem ersten und dem zweiten Störstellenbereich in Kontakt steht.The method of claim 19, further comprising the steps of: (g) forming a first main electrode ( 27 ) formed on the first main surface so as to be in contact with the impurity diffusion layer; and (h) forming a second main electrode ( 24 ) formed on the second main surface so as to be in contact with the first and second impurity regions. Verfahren nach Anspruch 20, das weiterhin den folgenden Schritt aufweist: (i) Abdünnen der Störstelleneindiffusionsschicht durch Polieren des Substrats nur von der Seite der ersten Hauptoberfläche her bis zu einer vorbestimmten Filmdicke, wobei besagter Schritt (i) vor dem Schritt (g) ausgeführt wird.The method of claim 20, further comprising the following Step has: (i) thinning the impurity diffusion layer Polishing the substrate only from the first major surface side up to a predetermined film thickness, said step (i) performed before step (g) becomes. Verfahren nach Anspruch 21, das weiterhin folgenden Schritt aufweist: (j) Bildung eines lokalen Bereichs zur Lebensdauerverkürzung (30) durch Implantation von Fremdatomen von der Seite der ersten Hauptoberfläche her durch die Störstelleneindiffusionsschicht hindurch in den ersten Abschnitt des Substrats hinein, welcher vom ersten Leitfähigkeitstyp ist, wobei besagter Schritt (j) nach dem Schritt (i) ausgeführt wird.22. The method of claim 21, further comprising the step of: (j) forming a local area to shorten the lifespan ( 30 ) by implantation of foreign atoms from the side of the first main surface through the impurity diffusion layer into the first section of the substrate, which is of the first conductivity type, said step (j) being carried out after step (i). Verfahren nach einem der Ansprüche 19 bis 22, das weiterhin folgenden Schritt aufweist: (k) Bildung eines ersten lokalen Bereichs zur Lebensdauerverkürzung (30p) durch die Implantation von Protonen in einen im wesentlichen hinsichtlich der Erstreckungsrichtung der Filmdicke mittleren Bereich des Abschnitts des Substrats, welcher vom ersten Leitfähigkeitstyp ist, von der ersten Hauptoberfläche her durch die Störstelleneindiffusionsschicht hindurch.The method according to any one of claims 19 to 22, further comprising the step of: (k) forming a first local area for shortening the lifespan ( 30p ) by the implantation of protons in a central region of the section of the substrate, which is of the first conductivity type, essentially in the direction of extension of the film thickness, from the first main surface through the impurity diffusion layer. Verfahren nach Anspruch 23, das weiterhin folgenden Schritt aufweist: (l) Bildung eines zweiten lokalen Bereichs zur Lebensdauerverkürzung (30h) durch die Implantation von Helium in einen tiefen Bereich des Abschnitts des Substrats, welcher vom ersten Leitfähigkeitstyp ist, wobei der tiefe Bereich näher zu der Störstelleneindiffusionsschicht ist als der erste lokale Bereich zur Lebensdauerverkürzung.The method of claim 23, further comprising the step of: (l) forming a second local area to shorten the lifespan ( 30h ) by the implantation of helium in a deep area of the portion of the substrate which is of the first conductivity type, the deep area being closer to the impurity diffusion layer than the first local area for shortening the life. Verfahren zur Herstellung eines Halbleiterbauelements, das folgende Schritte aufweist: (a) Präparation eines Substrats von einem ersten Leitfähigkeitstyp, das eine erste Hauptoberfläche und eine zweite Hauptoberfläche besitzt, welche einander gegenüberliegen; (b) Bildung einer Störstelleneindiffusionsschicht von einem zweiten Leitfähigkeitstyp, der vom ersten Leitfähigkeitstyp verschieden ist, in der ersten Hauptoberfläche, wobei die Störstelleneindiffusionsschicht als Kollektor eines Transistors dient; und (c) Bildung eines Störstelleneindiffusionsbereichs, teilweise in der zweiten Hauptoberfläche, vom zweiten Leitfähigkeitstyp, der eine untere Oberfläche hat, die die Störstelleneindiffusionsschicht erreicht und einen Abschnitt des Substrats umgibt, welcher in Draufsicht vom ersten Leitfähigkeitstyp ist, wobei der durch den Störstelleneindiffusionsbereich umgebene Abschnitt als Elementbildungsbereich definiert ist, wobei das Verfahren weiterhin folgendes aufweist: (d) Bildung eines ersten Störstellenbereichs vom zweiten Leitfähigkeitstyp, teilweise in der zweiten Hauptoberfläche im Elementbildungsbereich, der als Basis des Transistors dient; (e) Bildung eines zweiten Störstellenbereichs vom ersten Leitfähigkeitstyp, der als Emitter des Transistors dient, teilweise in der zweiten Hauptoberfläche im ersten Störstellenbereich; (f) Bildung einer Gate-Elektrode auf der zweiten Hauptoberfläche mit einem Gate-Isolationsfilm dazwischen, über dem ersten Störstellenbereich, der zwischen dem zweiten Störstellenbereich und einem Teil des Substrats, welcher vom ersten Leitfähigkeitstyp ist, angeordnet ist; und (g) Bildung eines lokalen Bereichs zur Lebensdauerverkürzung (30p) durch die Implantation von Protonen in einen hinsichtlich zur Erstreckungsrichtung der Filmdicke im wesentlichen mittleren Bereich des Abschnitts des Substrats, welcher vom ersten Leitfähigkeitstyp ist, von der ersten Hauptoberfläche her durch die Störstelleneindiffusionsschicht hindurch.Method for producing a semiconductor component, comprising the following steps: (a) preparing a substrate of a first conductivity type having a first main surface and a second main surface which are opposite to each other; (b) forming a second conductivity type impurity diffusion layer different from the first conductivity type in the first main surface, the impurity diffusion layer serving as a collector of a transistor; and (c) forming an impurity diffusion region, partially in the second major surface, of the second conductivity type that has a lower surface that reaches the impurity diffusion layer and surrounds a portion of the substrate that is a first conductivity type in plan view, the portion surrounded by the impurity diffusion region is defined as the element formation region, the method further comprising: (d) forming a first impurity region of the second conductivity type, partly in the second main surface in the element formation region, which serves as the base of the transistor; (e) forming a second impurity region of the first conductivity type, which serves as the emitter of the transistor, partially in the second main surface in the first impurity region; (f) forming a gate electrode on the second major surface with a gate insulation film therebetween, over the first impurity region disposed between the second impurity region and a part of the substrate which is of the first conductivity type; and (g) forming a local area for life shortening ( 30p ) by the implantation of protons in a region of the portion of the substrate which is essentially central with respect to the direction of extension of the film and which is of the first conductivity type, from the first main surface through the impurity diffusion layer. Verfahren nach Anspruch 25, das weiterhin folgenden Schritt aufweist: (h) Bildung eines zweiten lokalen Bereichs zur Lebensdauerverkürzung (30h) durch die Implantation von Helium in einen tiefen Bereich des Abschnitts des Substrats, welcher vom ersten Leitfähigkeitstyp ist, wobei der tiefe Bereich näher an der Störstelleneindiffusionsschicht liegt als der erste lokale Bereich zur Lebensdauerverkürzung.The method of claim 25, further comprising the step of: (h) forming a second local area for shortening the lifespan ( 30h ) by the implantation of helium in a deep region of the section of the substrate, which is of the first conductivity type, the deep region being closer to the impurity diffusion layer than the first local region for shortening the service life.
DE2003144827 2002-09-26 2003-09-26 Power semiconductor device e.g. insulated gate bipolar transistor substrate, has P-type isolation region partially formed by diffusing P-type impurity on substrate, where region surrounds N region which is part of substrate Withdrawn DE10344827A1 (en)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2002280666 2002-09-26
JP02-280666 2002-09-26
JP2003194129A JP4781616B2 (en) 2002-09-26 2003-07-09 Semiconductor substrate manufacturing method and semiconductor device manufacturing method
JP03-194129 2003-07-09

Publications (1)

Publication Number Publication Date
DE10344827A1 true DE10344827A1 (en) 2004-05-13

Family

ID=32109440

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2003144827 Withdrawn DE10344827A1 (en) 2002-09-26 2003-09-26 Power semiconductor device e.g. insulated gate bipolar transistor substrate, has P-type isolation region partially formed by diffusing P-type impurity on substrate, where region surrounds N region which is part of substrate

Country Status (4)

Country Link
JP (1) JP4781616B2 (en)
KR (1) KR100553625B1 (en)
CN (1) CN100423285C (en)
DE (1) DE10344827A1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007015304A1 (en) * 2006-03-30 2009-05-07 Infineon Technologies Austria Ag Reverse conducting (RC) IGBT with vertically arranged carrier lifetime adjustment

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4872190B2 (en) * 2004-06-18 2012-02-08 トヨタ自動車株式会社 Semiconductor device
JP2006108346A (en) * 2004-10-05 2006-04-20 Matsushita Electric Ind Co Ltd Chip type semiconductor element and its manufacturing method
JP4892825B2 (en) * 2004-11-12 2012-03-07 富士電機株式会社 Manufacturing method of semiconductor device
JP2006210606A (en) * 2005-01-27 2006-08-10 Mitsubishi Electric Corp Semiconductor apparatus and manufacturing method thereof
JP4843253B2 (en) * 2005-05-23 2011-12-21 株式会社東芝 Power semiconductor device
JP4852943B2 (en) * 2005-09-09 2012-01-11 富士電機株式会社 Method for sorting semiconductor device chips
JP4627272B2 (en) * 2006-03-09 2011-02-09 三菱電機株式会社 Silicon carbide semiconductor device and method for manufacturing silicon carbide semiconductor device
JP5614451B2 (en) 2010-08-12 2014-10-29 富士電機株式会社 Manufacturing method of semiconductor device
JPWO2012056536A1 (en) 2010-10-27 2014-03-20 富士電機株式会社 Semiconductor device and manufacturing method of semiconductor device
CN104303285B (en) * 2012-08-22 2017-03-01 富士电机株式会社 Semiconductor device and the manufacture method of semiconductor device
JP6263966B2 (en) * 2012-12-12 2018-01-24 富士電機株式会社 Semiconductor device
CN104517837B (en) * 2013-09-29 2017-10-10 无锡华润上华科技有限公司 A kind of manufacture method of insulated gate bipolar transistor
JP6467882B2 (en) * 2014-11-13 2019-02-13 富士電機株式会社 Semiconductor device and method for manufacturing semiconductor device

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5988871A (en) * 1982-11-12 1984-05-22 バ−・ブラウン・コ−ポレ−ション High stabilized low voltage integrated circuit surface breakdown diode structure and method of producing same
DE3484747D1 (en) * 1983-12-05 1991-08-01 Gen Electric SEMICONDUCTOR SUBSTRATE WITH AN ELECTRICALLY INSULATED SEMICONDUCTOR ARRANGEMENT.
US5177587A (en) * 1989-07-21 1993-01-05 Linear Technology Corporation Push-back junction isolation semiconductor structure and method
JPH04286163A (en) * 1991-03-14 1992-10-12 Shin Etsu Handotai Co Ltd Manufacture of semiconductor substrate
JP2726583B2 (en) * 1991-11-18 1998-03-11 三菱マテリアルシリコン株式会社 Semiconductor substrate
US5272119A (en) * 1992-09-23 1993-12-21 Memc Electronic Materials, Spa Process for contamination removal and minority carrier lifetime improvement in silicon
JPH06216058A (en) * 1993-01-18 1994-08-05 Sony Corp Manufacture of semiconductor device
JP3352840B2 (en) * 1994-03-14 2002-12-03 株式会社東芝 Reverse parallel connection type bidirectional semiconductor switch
JP3413021B2 (en) * 1996-07-30 2003-06-03 株式会社東芝 Semiconductor device
CN1235380A (en) * 1999-04-07 1999-11-17 赵振华 Structure and manufacture of small power thysistor
JP4788028B2 (en) * 2000-08-28 2011-10-05 富士電機株式会社 Bidirectional IGBT with reverse blocking IGBTs connected in antiparallel

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007015304A1 (en) * 2006-03-30 2009-05-07 Infineon Technologies Austria Ag Reverse conducting (RC) IGBT with vertically arranged carrier lifetime adjustment
US7557386B2 (en) 2006-03-30 2009-07-07 Infineon Technologies Austria Ag Reverse conducting IGBT with vertical carrier lifetime adjustment
DE102007015304B4 (en) * 2006-03-30 2013-06-13 Infineon Technologies Austria Ag Reverse conducting (RC) IGBT with vertically arranged carrier lifetime adjustment and method of fabricating a reverse conducting IGBT

Also Published As

Publication number Publication date
JP4781616B2 (en) 2011-09-28
KR100553625B1 (en) 2006-02-22
KR20040027442A (en) 2004-04-01
CN1494162A (en) 2004-05-05
CN100423285C (en) 2008-10-01
JP2004165619A (en) 2004-06-10

Similar Documents

Publication Publication Date Title
DE60132994T2 (en) METHOD FOR PRODUCING A POWER MOSFET
DE3122768C2 (en)
DE2711562C3 (en) Semiconductor component and method for its manufacture
DE10344827A1 (en) Power semiconductor device e.g. insulated gate bipolar transistor substrate, has P-type isolation region partially formed by diffusing P-type impurity on substrate, where region surrounds N region which is part of substrate
EP0001574B1 (en) Semiconductor device for resistance structures in high-density integrated circuits and method for making it
DE10161129A1 (en) Semiconductor device and method for its manufacture
DE102011108151A1 (en) TRENCH SUPERJUNCTION MOSFET WITH THIN EPI PROCESS
DE102006051285A1 (en) MOS transistor having a drift region and method for producing the same
DE102010064653B4 (en) Method for producing a semiconductor device
EP0405200A1 (en) MOS-gated bipolar power semiconductor device
DE102008032547A1 (en) Trench isolated gate MOS semiconductor device
DE2160427B2 (en) Process for the production of a semiconductor resistor with implanted ions of a neutral dopant
DE112020002227T5 (en) SEMICONDUCTOR DEVICE
DE112005001587T9 (en) Improved process for resurf diffusion for high voltage mosfet
DE112013002978B4 (en) Semiconductor substrate evaluation method, semiconductor substrate for evaluation and semiconductor device
DE60030059T2 (en) BREAKTHROUGH DIODE AND METHOD OF MANUFACTURE
DE10232425B4 (en) Semiconductor element
DE102016116607A1 (en) Trench gate semiconductor device and method of making the same
DE102008029868B4 (en) Semiconductor component and manufacturing method thereof
DE1901186A1 (en) Integrated circuit and method of making it
DE10205324B4 (en) Semiconductor device
DE102006004627B3 (en) Power semiconductor device with charge compensation structure and method for producing the same
DE10015884A1 (en) Schottky diode
DE19608504A1 (en) IGFET for power component of motor controlled current inverter
DE1901665C3 (en) Process for the production and testing of monolithically integrated semiconductor circuits

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R002 Refusal decision in examination/registration proceedings
R006 Appeal filed
R008 Case pending at federal patent court
R120 Application withdrawn or ip right abandoned
R120 Application withdrawn or ip right abandoned

Effective date: 20140729