DE10324100A1 - Verfahren zur Herstellung eines robusten Halbleiterbauelements - Google Patents

Verfahren zur Herstellung eines robusten Halbleiterbauelements Download PDF

Info

Publication number
DE10324100A1
DE10324100A1 DE2003124100 DE10324100A DE10324100A1 DE 10324100 A1 DE10324100 A1 DE 10324100A1 DE 2003124100 DE2003124100 DE 2003124100 DE 10324100 A DE10324100 A DE 10324100A DE 10324100 A1 DE10324100 A1 DE 10324100A1
Authority
DE
Germany
Prior art keywords
semiconductor
semiconductor body
edge
zone
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE2003124100
Other languages
English (en)
Other versions
DE10324100B4 (de
Inventor
Anton Dr. Mauder
Hans-Joachim Dr. Schulze
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10324100A priority Critical patent/DE10324100B4/de
Publication of DE10324100A1 publication Critical patent/DE10324100A1/de
Application granted granted Critical
Publication of DE10324100B4 publication Critical patent/DE10324100B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/221—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities of killers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66128—Planar diodes

Abstract

Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung eines Halbleiterbauelementes, das folgende Verfahrensschritte umfasst: DOLLAR A - Bereitstellen eines Halbleiterkörpers, der eine Vorderseite, eine Rückseite, einen Innenbereich, einen Rand und einen Randbereich, der zwischen dem Innenbereich und dem Rand angeordnet ist, aufweist und der eine erste Halbleiterzone eines ersten leitungstyps im Innenbereich und Randbereich und wenigstens eine im Innenbereich im Bereich der Vorderseite angeordnete zweite Halbleiterzone eines zweiten, zu dem ersten Leitungstyp komplementären Leitungstyps aufweist, DOLLAR A - Erhöhen der Leerstellendichte im Kristallgitter des Halbleiterkörpers im Randbereich des Halbleiterkörpers, DOLLAR A - Eindiffundieren von Schwermetallatomen in den Halbleiterkörper.

Description

  • Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung eines vertikalen Halbleiterbauelements, das einen Halbleiterkörper mit einem Innenbereich, wenigstens einem in dem Innenbereich vorhandenen pn-Übergang und einen zwischen dem Innenbereich und einem Rand angeordneten Randbereich aufweist. Derartige Bauelemente werden bei Anlegen einer geeigneten Spannung in vertikaler Richtung, also senkrecht zu einer Vorderseite und einer Rückseite des Halbleiterkörpers, von einem Strom durchflossen. Ein derartiges vertikales Halbleiterbauelement mit einem Innenbereich, der einen pn-Übergang aufweist, und mit einem sich an den Innenbereich anschließenden Randbereich ist beispielsweise in der US 6,351,024 B1 beschrieben.
  • Beim Abschalten derartiger Halbleiterbauelemente, also beim Anlegen einer Spannung, bei der der pn-Übergang sperrt, kommt dem Randbereich eine wichtige Bedeutung zu, wie nachfolgend kurz erläutert ist. Bei leitend gepoltem pn-Übergang werden die Randbereiche durch Diffusion ebenfalls mit Ladungsträgern, also Elektronen und Löchern, überschwemmt. Beim Abschalten des Bauelements müssen diese Ladungsträger aus den Randbereichen abgeführt werden, was dazu führt, dass in solchen Bereichen des Innenbereiches, die sich an den Randbereich anschließen, eine deutlich höhere Ladung abgeführt werden muss, als in den übrigen Bereichen des Innenbereiches. Die aus den Randbereichen beim Abschalten abfließenden Ladungsträger, insbesondere Löcher, führen dabei zur dynamischen Erhöhung der elektrischen Feldstärke, was durch die dabei dynamisch einsetzenden Lawineneffekte zu erhöhten Schaltverlusten und im ungünstigsten Fall zu einer Zerstörung des Bauelements führt. Diese beim Abschalten im Randbereich ge genüber dem Innenbereich erhöhte Stromdichte begrenzt die mittels des Bauelements insgesamt schaltbaren Ströme.
  • Zur Reduzierung dieses Problems ist es aus der oben genannten US 6,351,024 B1 grundsätzlich bekannt, die Ladungsträgerlebensdauer im Randbereich abzusenken. Dies erfolgt beispielsweise durch Erzeugen zusätzlicher Rekombinationszentren mittels Bestrahlung des Randbereiches mit hochenergetischen Teilchen. Nachteilig bei dem bekannten Verfahren ist, dass hierfür eine aufwendige Technik mit schwer zu justierenden metallischen Masken erforderlich ist.
  • Aus der DE 40 01 368 A1 und der US 4,656,493 ist es bekannt, Schwermetallatome in die Body-Zone eines MOSFET einzubringen, um dadurch Rekombinationszentren zu erzeugen, die eine Reduktion der Ladungsträgerlebensdauer von Minoritätsladungsträgern bewirken, woraus eine Reduktion der Stromverstärkung eines bei MOSFET vorhandenen, durch dessen Drain-Zone, Body-Zone und Source-Zone gebildeten parasitären Bipolartransistors resultiert.
  • Eine effiziente Nutzung eines Einbringens von Schwermetallatomen in den Randbereich eines vertikalen Halbleiterbauelements zur Erzeugung von Rekombinationszentren und damit zur Absenkung der Ladungsträgerlebensdauer scheitert bislang daran, dass die Atome in vertikaler Richtung sehr tief in den Halbleiterkörper eingebracht werden müssen und dass zudem in lateraler Richtung eine möglichst exakte Abgrenzung zum Innenbereich, in dem keine oder nur wenige Rekombinationszentren erzeugt werden sollen, gefordert ist. Bestrahlungsverfahren unter Verwendung einer geeigneten Maske ermöglichen eine gute Abgrenzung in lateraler Richtung. Wenn große Eindringtiefen gefordert sind, sind derartige Verfahren wegen der hohen Bestrahlungsenergien jedoch aufwendig und teuer. Auch die Herstellung geeigneter Bestrahlungsmasken, die hohen Bestrahlungsenergien standhalten erhöht die Kosten solcher Verfahren. Schwermetalldiffusionsverfahren ermöglichen eine hohe Eindringtiefe bei vergleichsweise geringen Kosten, bieten jedoch keine Möglichkeit die Position eines Übergangsbereiches zwischen Diffusionsgebieten und Nicht-Diffusionsgebieten exakt einzustellen.
    •
  • Ziel der vorliegenden Erfindung ist es deshalb, ein einfaches und kostengünstiges Verfahren zur Herstellung eines vertikalen Halbleiterbauelementes mit verbesserten Abschalteigenschaften zur Verfügung zu stellen.
  • Diese Ziel wird durch ein Verfahren gemäß der Merkmale des Anspruchs 1 gelöst.
  • Das erfindungsgemäße Verfahren zur Herstellung eines Halbleiterbauelementes umfasst das Bereitstellen eines Halbleiterkörpers, der eine Vorderseite, eine Rückseite, einen Innenbereich, einen Rand und einen Randbereich, der zwischen dem Innenbereich und dem Rand angeordnet ist, aufweist und der eine erste Halbleiterzone eines ersten Leitungstyps im Innenbereich und Randbereich und wenigstens eine im Innenbereich im Bereich der Vorderseite angeordnete zweite Halbleiterzone eines zweiten, zu dem ersten Leitungstyp komplementären Leitungstyps aufweist. Das Verfahren sieht vor, die Leerstellendichte im Kristallgitter des Halbleiterkörpers im Randbereich des Halbleiterkörpers zu erhöhen und Schwermetallatome in den Halbleiterkörper einzudiffundieren.
  • Ausgehend davon, dass die Leerstellendichte im Innenbereich und Randbereich zunächst annähernd gleich ist, bewirkt das Erhöhen der Leerstellendichte im Randbereich des Halbleiterkörpers während des nachfolgenden Diffusionsverfahrens einen verstärkten Einbau von Schwermetallatomen im Randbereich des Halbleiterkörpers gegenüber dem Innenbereich. Die eindiffundierten Schwermetallatome dienen als Rekombinationszentren, die eine Verringerung der Ladungsträgerlebensdauer im Randbereich bewirken.
  • Vorzugsweise wird vor der Eindiffusion der Schwermetallatome in den Halbleiterkörper die Leerstellendichte im Innenbereich des Halbleiterkörpers gegenüber der ursprünglichen Leerstellendichte reduziert, um eine Eindiffusion von Schwermetallatomen in den Innenbereich gegenüber dem Randbereich weiter zu reduzieren.
  • Um eine Erhöhung der Leerstellendichte im Randbereich zu erreichen, wird vorzugsweise eine Schutzschicht auf dem Innenbereich an der Vorderseite des Halbleiterkörpers erzeugt und anschließend ein Temperaturprozesses durchgeführt, bei dem der Halbleiterkörper in einer Gasatmosphäre für eine vorgegebene Zeitdauer auf eine vorgegebene Temperatur erwärmt wird, wobei die Gasatmosphäre so gewählt ist, dass sie die Erhöhung der Leerstellendichte in von der Schutzschicht freiliegenden Bereichen des Halbleiterkörpers unterstützt, während die Schutzschicht die Innenzone vor einer Erhöhung der Leerstellendichte im Innenbereich schützt und gegebenenfalls sogar eine Reduzierung der Leerstellendichte in diesem Bereich unterstützt. Neben dem Innenbereich an der Vorderseite wird vorzugsweise auch eine Schutzschicht an der der Vorderseite abgewandten Rückseite des Halbleiterkörpers erzeugt.
  • Eine geeignete Gasatmosphäre ist beispielsweise eine nitridierende Atmosphäre. Geeignete Schwermetallatome sind beispielsweise Platinatome oder Goldatome.
  • Beim Ziehen eines Siliziumeinkristalls ist die Wirkung einer nitridierenden Atmosphäre bezüglich einer Erhöhung der Leerstellendichte bekannt und beispielsweise in F. Quast et al. "VACANCY-NITROGEN COMPLEXES IN FLOAT-ZONE SILICON", Electrochemical Society Proceedings Volume 2000-17, Seiten 157 bis 163 oder in F. Quast: "Untersuchung von Punktdefekten in Silizium mit Hilfe der Platindiffusion", Doktorarbeit Universität Erlangen/Nürnberg 2001 beschrieben. Untersuchungen im Rahmen der genannten Veröffentlichungen haben gezeigt, dass in einen in einer Nitridatmosphäre gezogenen Siliziumkristall eine bis zu einem Faktor 100 größere Anzahl von Platinatomen eingebaut werden kann, als in einen unbehandelten Kristall. Dieser Effekt der Erhöhung der Leerstellendichte durch Bereitstellen einer Nitridatmosphäre beim Ziehen des Kristalls wird bei dem erfindungsgemäßen Verfahren durch einen Temperaturprozess in einer geeigneten Gasatmosphäre nachgebildet, um eine erhöhte Leerstellendichte für den Einbau von Schwermetallatomen im Randbereich zu erreichen.
  • Die den Innenbereich während des Temperaturprozesses schützende Schutzschicht ist vorzugsweise so gewählt, dass sie während des Temperaturprozesses eine Verringerung der Leerstellendichte im Innenbereich bewirkt. Eine geeignete Schutzschicht ist beispielsweise ein Halbleiteroxid. Ein solches Halbleiteroxid, beispielsweise Siliziumoxid bei einem Halbleiterkörper aus Silizium, verhindert während des Temperaturprozesses nicht nur eine Erhöhung der Leerstellendichte im Innenbereich sondern wirkt dem durch das Temperaturverfahren in der Gasatmosphäre hervorgerufenen Effekt dadurch entgegen, dass in dem Innenbereich des Halbleiterkörpers unter der Oxidschicht interstitiell Halbleiteratome in das Kristallgitter injiziert werden, die vorhandene Leerstellen auffüllen können.
  • Der Temperaturprozess ist vorzugsweise ein sogenannter RTA-Prozess (RTA = Rapid Thermal Annealing). Die Temperatur liegt vorzugsweise zwischen 950°C und 1180°C bei einer Dauer zwischen 10 Sekunden und 5 Minuten.
  • Die Eindiffusion der Schwermetallatome in den Halbleiterkörper nach Durchführung des Temperaturprozesses kann sowohl über die Vorderseite als auch über die Rückseite erfolgen.
  • Zur Erhöhung der Spannungsfestigkeit eines vertikalen, einen pn-Übergang aufweisenden Halbleiterbauelements ist es beispielsweise aus Baliga: "Power Semiconductor Devices", PWS Publishing, 1995, Seiten 100–102 bekannt, Feldplatten im Randbereich an der Vorderseite des Bauelements anzuordnen, die mittels Isolationsschichten gegenüber dem Halbleiterkörisoliert sind. Diese Isolationsschichten sind insbesondere Halbleiteroxidschichten, die bei dem erfindungsgemäßen Verfahren zusammen mit der als Schutzschicht dienenden Halbleiteroxidschicht des Innenbereiches hergestellt werden können. Um zu verhindern, dass die Oxidschichten im Randbereich eine die Leerstellendichte reduzierende Wirkung entfalten, werden diese während des Temperaturprozesses mit einer Schutzschicht, beispielsweise einer Nitridschicht, abgedeckt. Darüber hinaus können die Isolationsschichten im Randbereich auch nach dem Temperaturprozess und vor oder nach dem Eindiffundieren der Schwermetallatome mittels eines Abscheideprozesses, beispielsweise mittels eines CVD-Prozesses (CVD = Chemical Vapor Deposition) hergestellt werden.
  • Insbesondere dann, wenn vor der Diffusion bereits solche Isolationsschichten oder andere Strukturen im Randbereich auf der Vorderseite des Halbleiterkörpers vorhanden sind, ist eine Eindiffusion der Schwermetallatome über die Rückseite des Halbleiterkörpers vorteilhaft.
  • Selbstverständlich können neben der Eindiffusion von Schwermetallatomen in den Randbereich und dem Herstellen von Feldplatten oberhalb des Randbereiches weitere Maßnahmen zur Steigerung der Spannungsfestigkeit im Randbereich vorgesehen werden, wie beispielsweise ein Abschrägen des Randes, das Vorsehen von Feldringen oder das Vorsehen einer sich an die erste Zone in lateraler Richtung anschließenden schwächer dotierten Zone des ersten Leitungstyps. Solche Maßnahmen sind beispielsweise in Baliga, a.a.O., Seiten 98 bis 100, 103–110 und 111 bis 112 beschrieben.
    •
  • Die vorliegende Erfindung wird nachfolgend in Ausführungsbeispielen anhand von Figuren näher erläutert. In den Figuren zeigt
  • 1 einen Halbleiterkörper während verschiedener Verfahrensschritte zur Herstellung eines Halbleiterbauelementes mit einer erhöhten Schwermetalleinlagerung im Randbereich,
  • 2 ausschnittsweise Querschnitte eines Halbleiterkörpers während verschiedener Verfahrensschritte eines weiteren Verfahrens zur Herstellung eines Halbleiterbauelementes,
  • 3 einen ausschnittsweisen Querschnitt eines Halbleiterkörpers während eines Verfahrensschrittes eines gegenüber dem anhand von 2 abgewandelten Verfahrens zur Herstellung eines Halbleiterbauelementes,
  • 4 ausschnittsweise Querschnitte eines Halbleiterkörpers während Verfahrensschritten eines weiteren Verfahrens zur Herstellung eines Halbleiterbauelementes.
  • In den Figuren bezeichnen, sofern nicht anders angegeben gleiche Bezugzeichen gleiche Teile mit gleicher Bedeutung.
  • Das erfindungsgemäße Verfahren wird nachfolgend in 1 anhand eines Verfahrens zur Herstellung einer vertikalen Diode erläutert. Es sei jedoch darauf hingewiesen, dass das erfindungsgemäße Verfahren nicht auf die Herstellung von Dioden beschränkt ist, sondern auf die Herstellung beliebiger vertikaler Halbleiterbauelemente anwendbar ist, die einen Innenbereich mit einem pn-Übergang und einen zwischen dem Innenbereich und einem Rand angeordneten Randbereich aufweisen und bei denen eine Steigerung der zulässigen Spannungssteilheiten beim Abschalten durch Verbesserungen im Randbereich gewünscht ist, beispielsweise MOSFET, IGBT oder Thyristoren. Bei MOSFETs wird durch die Erfindung insbesondere der Übergang von der Betriebsart, bei der eine in Rückwärtsrichtung leitende Diode, die sogenannte Reverse-Diode, leitet, in den Sperrbetrieb unkritischer.
  • Den Ausgangspunkt des Verfahrens bildet die Bereitstellung eines Halbleiterkörpers 100 mit einer Vorderseite 101, einer Rückseite 102 und einem Rand 105, wobei der Halbleiterkörper in lateraler Richtung in einen Innenbereich 103 und einen Randbereich 104, der zwischen dem Innenbereich 103 und dem Rand 105 angeordnet ist, unterteilt ist. Der Halbleiterkörper ist in Draufsicht vorzugsweise kreissymmetrisch mit einem ringsum laufenden Rand 105 ausgebildet, wobei die Querschnittsdarstellungen in 1 diesen Halbleiterkörper 100 in Seitenansichten zeigen, auf denen der Randbereich auf einer Seite vollständig dargestellt ist und in denen der Innenbereich 103 lediglich in einem kleinen Ausschnitt dargestellt ist. selbstverständlich ist die Erfindung nicht auf Bauelemente mit einem kreis- bzw. rotationssymmetrischen Halbleiterkörper beschränkt sondern ist auf Bauelemente mit einem beliebigen Halbleiterkörper mit einem umlaufenden Rand anwendbar.
  • Der Halbleiterkörper umfasst in dem Ausführungsbeispiel eine stark n-dotierte Halbleiterschicht 40 im Bereich der Rückseite 102, die beispielsweise ein Halbleitersubstrat oder ein Diffusionsgebiet ist. Auf dieser Halbleiterschicht 40 befindet sich eine schwächer n-dotierte Halbleiterschicht 20, die beispielsweise eine Epitaxieschicht ist. Es sei darauf hingewiesen, dass dieser zweiteilige Aufbau mit einer stark dotierten Schicht 40 und einer schwächer dotierten Schicht 20 durch ein homogenes Halbleitermaterial ersetzt werden kann.
  • Im Bereich der Vorderseite 101 ist in die Halbleiterschicht 20 im Innenbereich 103 eine p-dotierte Zone 30 eingebracht, so dass im Innenbereich 103 ein pn-Übergang gebildet ist. Diese Halbleiterzone 30 reicht in lateraler Richtung nicht bis zum Rand 105 des Halbleiterkörpers sondern endet in dem Übergangsbereich zwischen Innenzone 103 und Randzone 104.
  • In dem Kristallgitter des Halbleiterkörpers 100 sind bedingt durch die üblichen Herstellungsverfahren für einen solchen Halbleiterkörper 100 Leerstellen im Kristallgitter enthalten, die in etwa gleichmäßig verteilt sind und die in 1A schematisch durch Kreuze dargestellt sind.
  • An das Bereitstellen des Halbleiterkörpers schließt sich bezugnehmend auf 1B ein Verfahrensschritt an, bei dem eine Schutzschicht 50 an der Vorderseite 101 über der p-dotierten Halbleiterzone 30 im Innenbereich 103 hergestellt wird. Die Abmessungen dieser Schutzschicht in lateraler Richtung des Halbleiterkörpers 100 sind vorzugsweise so gewählt, dass die Schutzschicht 50 nicht bis zu dem an die Vorderseite 101 reichenden pn-Übergang zwischen der p-dotierten Halbleiterzone 30 und der n-dotierten Halbleiterzone 20 reicht. Dabei lässt die Schutzschicht 50 insbesondere den Bereich der p-dotierten Halbleiterzone frei, in dem der pn-Übergang gekrümmt in Richtung der Vorderseite 101 verläuft. Vorzugsweise endet die Schutzschicht 50 um einem Abstand d vor diesem gekrümmten Bereich, wobei der Abstand d ein bis drei ambipolare Diffusionslängen der Ladungsträger bei einem mit Ladungsträger überschwemmten Zustand der Halbleiterschicht 20 beträgt.
  • Nach dem Herstellen der Schutzschicht 50 wird der Halbleiterkörper 100 einem Temperaturprozess in einer nitridierenden Atmosphäre unterzogen. Die Dauer dieses Temperaturprozesses beträgt abhängig von dessen Temperatur zwischen 10 Sekunden und 5 Minuten, wobei die Temperatur zwischen 950°C und 1180°C beträgt. Dieser Temperaturprozess in der nitridierenden Atmosphäre bewirkt, dass in den Abschnitten des Halbleiterkörpers 100, die nicht von der Schutzschicht 50 überdeckt sind, die Leerstellendichten im Kristallgitter des Halbleiterkörpers 100 erhöht wird. Die Schutzschicht 50 ist vorzugsweise eine Halbleiteroxidschicht. Eine derartige Halbleiteroxidschicht hat bei dem durchgeführten Temperaturprozess in nitridierender Atmosphäre die Wirkung, dass interstitiell Halbleiterato me in das Halbleitergitter unterhalb der Schutzschicht 50 eingebaut werden, wodurch die Leerstellendichte in dem Halbleiterkörper unterhalb der Schutzschicht 50 abnimmt. Die nitridierende Atmosphäre während des Temperaturprozesses kann beispielsweise dadurch erzeugt werden, dass der Temperaturprozess unter Einfluss eines Ammoniakgases durchgeführt wird.
  • Nach Durchführung des Temperaturprozesses wird die Schutzschicht 50 entfernt und Schwermetallatome werden in den Halbleiterkörper 100 eindiffundiert, die die im Kristallgitter des Halbleiterkörpers 100 vorhandenen Leerstellen besetzen. Im Ergebnis ist dies in 1C durch Kreise dargestellt, die die in das Kristallgitter eingebauten Schwermetallatome symbolisieren.
  • Der Diffusionsprozess erfolgt beispielsweise dadurch, dass eine Schwermetalle enthaltende Schicht 60, die beispielsweise eine Metallschicht oder eine Silizidschicht ist, auf die Vorderseite 101 aufgebracht wird und der Halbleiterkörper für eine im Vergleich zu dem vorangehenden Temperaturprozess lange Zeitdauer auf niedrigere Temperaturen als während des vorangegangenen Temperaturprozesses aufgeheizt wird. Typische Temperaturen für die Schwermetalldiffusion liegen zwischen 700°C und 950°C. Typische Zeitdauern für diesen Diffusionsprozess betragen zwischen 20 Minuten und 240 Minuten.
  • 1D zeigt den Ausschnitt des Halbleiterkörpers nach dem Entfernen der Schwermetallschicht 60 und nach dem Aufbringen einer ersten Anschlusselektrode 71 auf die Vorderseite 101 oberhalb der p-dotierten Halbleiterzone 30 und nach Aufbringen einer zweiten Elektrodenschicht 72 auf die Rückseite 102 des Halbleiterkörpers. Bei dem dargestellten als Diode ausgebildeten Bauelementes dient die p-dotierte Schicht im Bereich der Vorderseite 101 als Anodenzone bzw. als p-Emitter und die erste Anschlusselektrode 71 dient entsprechend als Anodenelektrode. Die stark n-dotierte Halbleiterzone 40 im Bereich der Rückseite 102 dient als Kathodenzone der Diode und die zweite Anschlusselektrode dient entsprechend als Kathodenelektrode.
  • Im Zusammenhang mit der Erfindung sind beliebige weitere Maßnahmen zur Steigerung der Spannungsfestigkeit, bzw. zur Herstellung von Randabschlüssen anwendbar, wie im Folgenden beispielhaft erläutert wird.
  • Die 2A bis 2G veranschaulichen ein weiteres Verfahren zur Herstellung eines Halbleiterbauelementes, wobei sich dieses Verfahren von dem anhand von 1 erläuterten im Wesentlichen durch weitere Bearbeitungsschritte im Bereich der Vorderseite des Halbleiterkörpers 101 zur Herstellung von Feldringen unterscheidet, so dass in den 2A bis 2F der Halbleiterkörper lediglich im Randbereich und im Bereich der Vorderseite 101 ausschnittsweise dargestellt ist.
  • 2A zeigt den Halbleiterkörper 100 mit der n-dotierten Halbleiterzone 20 noch vor dem Herstellen der p-dotierten Halbleiterzone 30.
  • Zur Herstellung der p-dotierten Halbleiterzone im Innenbereich und zur Herstellung von als Feldringe dienenden weiteren p-dotierten Halbleiterzonen 32, 33 im Randbereich 104 unterhalb der Vorderseite 101 wird eine Maskenschicht 200 auf die Vorderseite 101 aufgebracht und anschließend mittels eines geeigneten Verfahrens, beispielsweise einer Fototechnik, strukturiert, wie dies im Ergebnis in 2B dargestellt ist. Unter Verwendung dieser Maske werden anschließend p-Dotierstoffatome, beispielsweise Boratome, über die Vorderseite 101 in den Halbleiterkörper eingebracht, was mittels Implantation oder einer Vorbelegung aus der Gasphase bei anschließender Eindiffusion erfolgen kann, wobei die eingebrachten Dotierstoffatome anschließend ausdiffundiert werden, um die in 2B dargestellten Halbleiterzonen, nämlich eine p-dotierte Halbleiterzone 30 im Innenbereich und beabstan det zu dieser p-dotierten Zone 30 angeordnete weitere p-dotierte Zonen 32, 33 zu bilden.
  • Auf der Vorderseite 101 des Halbleiterköpers 100 wird anschließend eine Schutzschicht 500 erzeugt, wie in 2C dargestellt ist, die anschließend strukturiert wird, wie im Ergebnis in 2D dargestellt ist. Diese Schutzschicht 500 ist insbesondere eine Halbleiteroxidschicht, die mittels einer thermischen Oxidation des Halbleiterkörpers 100 erzeugt wird und die anschließend mittels eines Ätzverfahrens unter Verwendung einer Maskentechnik strukturiert wird. Die Strukturierung erfolgt derart, dass mehrere Abschnitte 50, 52, 53, 54 der Schutzschicht entstehen, wobei der Abschnitt 50 der Schutzschicht im Innenbereich 103 eine Erhöhung der Leerstellendichte im Innenbereich 103 während des nachfolgenden Temperaturprozesses verhindern soll und vorzugsweise die Leerstellendicht im Innenbereich 103 während des nachfolgenden Temperaturprozesses verringern soll. Die Abmessungen dieses Abschnitts 50 im Innenbereich 103 sind somit in der zuvor bereits anhand von 1 erläuterten Weise gewählt, wobei dieser Abschnitt 50 in lateraler Richtung vorzugsweise vor dem gekrümmten Abschnitt des pn-Überganges zwischen der p-dotierten Halbleiterzone 30 und der n-dotierten Halbleiterzone 20 endet. Die übrigen Abschnitte 52, 53, 54 der Schutzschicht dienen zum späteren Aufbringen von Feldplatten und sind vorzugsweise so ausgebildet, dass zwischen den einzelnen Abschnitten 52, 53, 54 die p-dotierten Feldringe 32, 33 an der Vorderseite 101 frei liegen.
  • Um eine die Leerstellendichte verringernde Wirkung der Halbleiteroxidabschnitte 52, 53, 54 im Randbereich 104 während des nachfolgenden Temperaturprozesses zu verhindern, werden diese Halbleiteroxidabschnitte 52, 53, 54 mit Schutzschichten 82, 83, 84, insbesondere mit Nitridschichten abgedeckt.
  • Nach dem Herstellen dieser Schutzschichten 82, 83, 84 erfolgt der Temperaturprozess in einer nitridierenden Umgebung, wobei dieser Temperaturprozess in der bereits zuvor erläuterten Weise bewirkt, dass die Leerstellendichte im Randbereich 104 des Halbleiterkörpers 100 erhöht wird, während bei Verwendung einer Halbleiteroxidschicht als Schutzschicht 50 die Leerstellendichte im Innenbereich 103 des Halbleiterkörpers 100 reduziert wird. Auf eine symbolische Darstellung der einzelnen Leerstellen ist in 2 und den nachfolgenden Figuren aus Gründen der Übersichtlichkeit verzichtet.
  • An den Temperaturprozess schließt sich der Diffusionsprozess an, für den eine Schwermetallschicht 60 auf die Vorderseite 101 des Halbleiterkörpers aufgebracht wird, wie dies in 2F dargestellt ist.
  • Nach Durchführung des Diffusionsprozesses wird die Schwermetallschicht 60 entfernt und neben der ersten Anschlusselektrode 71 oberhalb der p-dotierten Halbleiterschicht 30 werden Feldplatten 73, 74, 75 auf den im Randbereich 104 angeordneten Abschnitten 52, 53, 54 der Halbleiteroxidschicht hergestellt, wobei eine der Feldplatten 73 die p-dotierte Halbleiterzone 30 im Innenbereich 103 und die anderen Feldplatten 74, 75 jeweils einen der Feldringe 32, 33 kontaktieren.
  • Bei dem in 2F erläuterten Diffusionsverfahren, bei dem eine Schwermetallschicht oder eine Schermetall-Silizidschicht 60 zur Eindiffusion von Schwermetallatomen auf die Vorderseite 101 aufgebracht ist, kann die auf der Vorderseite 101 bereits vorhandene Struktur der im Randbereich angeordneten Halbleiteroxidschichten 52, 53, 54, die nach dem Entfernen der Halbleiteroxidschicht 50 vom Innenbereich 103 verbleiben, den Diffusionsprozess unter Umständen behindern, da die Vorderseite 101 teilweise durch diese Oxidstruktur abgedeckt ist. Nicht dargestellt in den 2 bis 4 ist ein bei den dargestellten Bauelementen hinlänglich bekannter Kanalstopper (Channel-Stopper), der aus einer Feldplatte oder einem Gebiet mit erhöhter n-Dotierung in Richtung in der Nähe des Randes 105 besteht und der einen Durchgriff der Raumladungszone zum Chiprand 105 hin verhindert.
  • Zur Verbesserung des Diffusionsverfahrens wird bei einer Abwandlung dieses Verfahrens gemäß 2 deshalb vorgeschlagen, die Diffusion der Schwermetallatome über die Rückseite 102 des Halbleiterkörpers vorzunehmen, auf die entsprechend eine Schwermetallschicht 60 aufgebracht wird, wie dies in 3 dargestellt ist. 3 zeigt den Halbleiterkörper 100 nach Durchführung des Temperaturprozesses und Entfernen der Halbleiteroxidschicht 50 vom Innenbereich 103.
  • Eine weitere Abwandlung des Verfahrens gemäß 2 ist in den 4A bis 4D dargestellt. Bei diesem Verfahren wird nach dem Herstellen der p-dotierten Zone 30 im Innenbereich 103 und der p-dotierten Feldringe 32, 33 lediglich eine Schutzschicht 50 oberhalb der p-dotierten Zone 30 im Innenbereich 103 erzeugt, wie dies im Ergebnis in 4A dargestellt ist. Nach Durchführung des Temperaturprozesses in einer vorzugsweise nitridierenden Umgebung wird diese Schutzschicht 50 entfernt und es werden Schwermetallatome in den Halbleiterkörper 100 eindiffundiert, indem beispielsweise eine Schwermetallschicht 60 auf die Vorderseite 101 des Halbleiterkörpers 100 aufgebracht wird, wie dies in 4B dargestellt ist.
  • An dieses Diffusionsverfahren schließen sich Verfahrensschritte zur Herstellung der Isolationsabschnitte 52, 53, 54 im Randbereich 104 an. Diese Isolationsabschnitte 52, 53, 54 werden beispielsweise durch Abscheiden einer Oxidschicht erzeugt, die anschließend mittels eines geeigneten Ätzverfahrens unter Verwendung einer Ätzmaske strukturiert werden, um die im Ergebnis in 4C dargestellten Isolationsabschnitte im Randbereich 104 zu erzeugen, deren Funktion der Funktion der bereits in 2 erläuterten Struktur entspricht.
  • Anschließend werden, wie dies im Ergebnis in 4D dargestellt ist, die erste Anschlusselektrode 71 oberhalb der p-dotierten Zone 30 im Innenbereich 103 und die Feldplatten 73, 74, 75 im Randbereich 104 erzeugt.
  • Neben der Herstellung der erläuterten Feldringe 32, 33 sind neben der Erhöhung der Leerstellendichte im Randbereich und der Eindiffusion von Schwermetallatomen zur Besetzung der Leerstellen beliebige weitere Maßnahmen anwendbar, um die Spannungsfestigkeit im Randbereich zu erhöhen. Derartige Maßnahmen sind beispielsweise in Baliga, a.a.O., Seiten 81–111 beschrieben. So kann der Rand 105 in nicht näher dargestellter Weise beispielsweise gegenüber der Vorderseite 101 schräg verlaufend ausgebildet sein.
  • Des Weiteren kann sich an die p-dotierte Halbleiterzone 30 im Innenbereich 103 eine ebenfalls p-dotierte Halbleiterzone 34 mit nach außen hin abnehmender Dotierung, eine sogenannte VLD-Zone (VLD = Variation of Lateral Doping) anschließen, wie dies bei dem Ausführungsbeispiel gemäß 6 dargestellt ist. Diese VLD-Zone 34 wird beispielsweise entsprechend der Feldringe in dem Beispiel in 4 im Bereich der Vorderseite 101 des Halbleiterkörpers 100 hergestellt, bevor der Temperaturprozess und der Diffusionsprozess durchgeführt werden. Die VLD-Zone wird während des Temperaturprozesses durch eine zuvor erläuterte, geeignete Schutzschicht abgedeckt. In dem Beispiel gemäß 6 ist auf die VLD-Zone eine Isolationsschicht 55, beispielsweise ein Halbleiteroxid, aufgebracht.
  • Des weiteren ist bei dem Bauelement gemäß 6 ein hinlänglich bekannter, n-dotierter Kanalstopper zwischen der VLD-Zone 34 und dem Rand im Bereich der Vorderseite 101 vorhanden. Es sei darauf hingewiesen, dass ein derartiger Kanalstopper selbstverständlich auch Bauelementen gemäß der 2 und 4 vorgesehen werden können.
  • Außerdem besteht die Möglichkeit, im Randbereich 104 eine elektrisch aktive Passivierungsschicht auf die Vorderseite 101 des Halbleiterkörpers 100 aufzubringen, wie dies bei dem Bauelement gemäß 7 dargestellt ist. Dieses Bauelement entspricht in seinem Aufbau grundsätzlich dem Bauelement gemäß 4D, wobei bei dem Bauelement gemäß 7 anstelle der Isolationsschichten und Feldplatten (Bezugszeichen 52–54 und 73–75 in 4D) eine elektrisch aktive Passivierungsschicht 90 auf die Vorderseite im Randbereich aufgebracht ist. Diese Passivierungsschicht besteht beispielsweise aus einem semisolierenden Material, wie amorphem Kohlenstoff mit angelagertem Wasserstoff, sogenanntem a-C:H, diamantartigem Kohlenstoff (Diamond Like Carbon = DLC), wie amorphem Silizium oder SIPOS. Diese Passivierungsschichten können unmittelbar oder getrennt durch eine dünne Isolationsschicht auf den Halbleiterkörper 100 aufgebracht werden.
  • Die Anwendung elektrisch aktiver Passivierungsschichten ist selbstverständlich nicht auf das Ausführungsbeispiel mit Feldringen beschränkt sondern ist ebenfalls auf das Ausführungsbeispiel mit der VLD-Zone anwendbar, wozu die Isolationsschicht 55 gemäß 6 durch eine aktive Passivierungsschicht – und gegebenenfalls eine dünne Isolationsschicht – entsprechend 7 zu ersetzen ist.
  • Ungeachtet der erläuterten Maßnahmen zur zusätzlichen Erhöhung der Spannungsfestigkeit im Randbereich, besteht der wesentliche Aspekt der Erfindung jedoch darin, die Leerstellendichte im Randbereich zu erhöhen, um im Randbereich einen erhöhten Einbau von Schwermetallatomen, die als Rekombinationszentren dienen, zu erreichen, wobei gleichzeitig die Leerstellendichte im Innenbereich vorzugsweise reduziert wird.
    • 100
    Halbleiterkörper
    101
    Vorderseite
    102
    Rückseite
    103
    Innenbereich
    104
    Randbereich
    105
    Rand
    20
    zweite Halbleiterzone, n-dotierte Halbleiterzone
    200
    Maskenschicht
    30
    erste Halbleiterzone, p-dotierte Halbleiterzone
    32, 33
    Feldringe, p-dotierte Halbleiterzonen
    34
    VLD-Zone
    40
    stark n-dotierte Halbleiterzone, Halbleitersubstrat
    50
    Schutzschicht, Halbleiteroxidschicht
    500
    Schutzschicht, Halbleiteroxidschicht
    52, 53, 54
    Isolationsschichten, Halbleiteroxidschichten
    55
    Isolationsschicht
    60
    Schwermetallschicht oder Schwermetall-Silizidschicht
    71, 72
    Anschlusselektroden
    73, 74, 75
    Feldplatten
    82,83, 84
    Schutzschichten, Nitridschichten
    90
    Passivierungsschicht

Claims (19)

  1. Verfahren zur Herstellung eines Halbleiterbauelementes, das folgende Verfahrensschritte umfasst: – Bereitstellen eines Halbleiterkörpers (100), der eine Vorderseite (101), eine Rückseite (102), einen Innenbereich (103), einen Rand (105) und einen Randbereich (104), der zwischen dem Innenbereich (103) und dem Rand (105) angeordnet ist, aufweist und der eine erste Halbleiterzone (20) eines ersten Leitungstyps im Innenbereich (103) und Randbereich (104) und wenigstens eine im Innenbereich (103) im Bereich der Vorderseite (101) angeordnete zweite Halbleiterzone (30) eines zweiten, zu dem ersten Leitungstyp komplementären Leitungstyps aufweist, – Erhöhen der Leerstellendichte im Kristallgitter des Halbleiterkörpers (100) im Randbereich (104) des Halbleiterkörpers (100), – Eindiffundieren von Schwermetallatomen in den Halbleiterkörper (100).
  2. Verfahren nach Anspruch 1, bei dem die Leerstellendichte im Kristallgitter des Halbleiterkörpers (100) im Innenbereich (103) des Halbleiterkörpers (100) vor der Eindiffusion der Schwermetallatome verringert wird.
  3. Verfahren nach Anspruch 1, bei dem die Erhöhung der Leerstellendichte im Randbereich (104) folgende Verfahrensschritte umfasst: – Herstellen einer Schutzschicht (50) auf dem Innenbereich (103) an der Vorderseite (101) des Halbleiterkörpers (100), – Durchführen eines Temperaturprozesses, bei dem der Halbleiterkörper (100) für eine vorgegebene Zeitdauer auf eine vor gegebene Temperatur erwärmt wird, in einer Gasatmosphäre, die die Erhöhung der Leerstellendichte in von der Schutzschicht (50) freiliegenden Bereichen des Halbleiterkörpers (100) unterstützt.
  4. Verfahren nach Anspruch 3, bei dem die Gasatmosphäre eine nitridierende Atmosphäre ist.
  5. Verfahren nach einem der Ansprüche 2 bis 4, bei dem zur Verringerung der Leerstellendichte im Innenbereich (103) des Halbleiterkörpers eine Schutzschicht gewählt wird, die während des Temperaturprozesses eine solche Verringerung der Leerstellendichte bewirkt.
  6. Verfahren nach Anspruch 5, bei dem die Schutzschicht (50) eine Halbleiteroxidschicht ist.
  7. Verfahren nach einem der vorangehenden Ansprüche, bei dem die Schwermetallatome über die Rückseite (102) des Halbleiterkörpers (100) in den Halbleiterkörper (100) eindiffundiert werden.
  8. Verfahren nach einem der vorangehenden Ansprüche, bei dem Schwermetallatome Goldatome oder Platinatome sind.
  9. Verfahren nach einem der Ansprüche 3 bis 8, bei dem die Zeitdauer des Temperaturprozesses zwischen 10 Sekunden und 5 Minuten beträgt und bei dem die Temperatur während des Temperaturprozesses zwischen 950°C und 1180°C beträgt.
  10. Verfahren nach einem der vorangehenden Ansprüche, bei dem auf Abschnitten des Randbereiches (104) wenigstens eine elektrisch isolierende Schicht (52, 53, 54) hergestellt wird.
  11. Verfahren nach Anspruch 10, bei dem die wenigstens eine elektrisch isolierende Schicht (52, 53, 54) nach der Durchführung des Temperaturschrittes hergestellt wird und während des Temperaturprozesses mit einer Schutzschicht (82, 83, 84) überdeckt wird.
  12. Verfahren nach Anspruch 10, bei dem die wenigstens eine elektrisch isolierende Schicht (52, 53, 54) nach der Durchführung des Temperaturschrittes hergestellt wird.
  13. Verfahren nach einem der Ansprüche 10 bis 12, bei dem wenigstens eine Feldplatte (73, 74, 75) auf die wenigstens eine isolierende Schicht (52, 53, 54) aufgebracht wird.
  14. Verfahren nach einem der Ansprüche 1 bis 9, bei dem wenigstens abschnittsweise auf dem Randbereich (104) an der Vorderseite (101) eine elektrisch aktive Passivierungsschicht (90) hergestellt wird.
  15. Verfahren nach Anspruch 14, bei dem die Passivierungsschicht (90) unmittelbar auf den Halbleiterkörper (100) aufgebracht wird.
  16. Verfahren nach Anspruch 14, bei dem die Passivierungsschicht (90) oberhalb einer elektrischen Isolationsschicht auf dem Halbleiterkörper (100) hergestellt wird.
  17. Verfahren nach einem der vorangehenden Ansprüche, bei dem der Halbleiterkörper (100) in lateraler Richtung beabstandet zu der ersten Halbleiterzone (20) wenigstens eine weitere Halbleiterzone (32, 33) des zweiten Leitungstyps benachbart zu der Vorderseite (101) aufweist.
  18. Verfahren nach einem der Ansprüche 1 bis 16, bei dem der Halbleiterkörper (100) im Randbereich (104) anschließend an die zweite Halbleiterzone (30) eine Halbleiterzone (34) desselben Leistungstyps wie die zweite Halbleiterzone (30) mit einer in Richtung des Randes abnehmenden Dotierungskonzentration aufweist.
  19. Verfahren nach einem der vorangehenden Ansprüche, bei dem im Randbereich (104) eine Kanalstoppzone desselben Leitungstyps wie die erste Halbleiterzone (20), die stärker als die erste Halbleiterzone (20) dotiert ist, vorhanden ist.
DE10324100A 2003-05-27 2003-05-27 Verfahren zur Herstellung eines robusten Halbleiterbauelements Expired - Fee Related DE10324100B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE10324100A DE10324100B4 (de) 2003-05-27 2003-05-27 Verfahren zur Herstellung eines robusten Halbleiterbauelements

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10324100A DE10324100B4 (de) 2003-05-27 2003-05-27 Verfahren zur Herstellung eines robusten Halbleiterbauelements

Publications (2)

Publication Number Publication Date
DE10324100A1 true DE10324100A1 (de) 2004-12-23
DE10324100B4 DE10324100B4 (de) 2008-09-25

Family

ID=33482223

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10324100A Expired - Fee Related DE10324100B4 (de) 2003-05-27 2003-05-27 Verfahren zur Herstellung eines robusten Halbleiterbauelements

Country Status (1)

Country Link
DE (1) DE10324100B4 (de)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005004355A1 (de) * 2005-01-31 2006-08-10 Infineon Technologies Ag Halbleitereinrichtung und Verfahren zu deren Herstellung
DE102005053487A1 (de) * 2005-11-09 2007-05-31 Infineon Technologies Ag Leistungs-IGBT mit erhöhter Robustheit
DE102008051166B4 (de) * 2008-05-23 2012-11-29 Mitsubishi Electric Corp. Halbleitervorrichtung mit einer Diode
US8564088B2 (en) 2008-08-19 2013-10-22 Infineon Technologies Austria Ag Semiconductor device having variably laterally doped zone with decreasing concentration formed in an edge region
US8716792B2 (en) 2008-09-30 2014-05-06 Infineon Technologies Austria Ag Semiconductor device with a charge carrier compensation structure and method for the production of a semiconductor device

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9029250B2 (en) * 2013-09-24 2015-05-12 Infineon Technologies Austria Ag Method for producing semiconductor regions including impurities

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3486950A (en) * 1967-04-26 1969-12-30 Motorola Inc Localized control of carrier lifetimes in p-n junction devices and integrated circuits
DE3839210A1 (de) * 1988-11-19 1990-05-23 Asea Brown Boveri Verfahren zum axialen einstellen der traegerlebensdauer
DE4026797A1 (de) * 1990-08-24 1992-02-27 Daimler Benz Ag Verfahren zur erzeugung von rekombinationszentren in dem halbleiterkoerper eines halbleiterbauelements
DE19611689A1 (de) * 1995-07-20 1997-01-23 Mitsubishi Electric Corp Halbleiterbauelement
EP0768714A1 (de) * 1995-10-09 1997-04-16 Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno - CoRiMMe Herstellungsverfahren für Leistungsanordnung mit Schutzring

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4656493A (en) * 1982-05-10 1987-04-07 General Electric Company Bidirectional, high-speed power MOSFET devices with deep level recombination centers in base region
JP2526653B2 (ja) * 1989-01-25 1996-08-21 富士電機株式会社 伝導度変調型ｍｏｓｆｅｔ
DE19804580C2 (de) * 1998-02-05 2002-03-14 Infineon Technologies Ag Leistungsdiode in Halbleitermaterial

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3486950A (en) * 1967-04-26 1969-12-30 Motorola Inc Localized control of carrier lifetimes in p-n junction devices and integrated circuits
DE3839210A1 (de) * 1988-11-19 1990-05-23 Asea Brown Boveri Verfahren zum axialen einstellen der traegerlebensdauer
DE4026797A1 (de) * 1990-08-24 1992-02-27 Daimler Benz Ag Verfahren zur erzeugung von rekombinationszentren in dem halbleiterkoerper eines halbleiterbauelements
DE19611689A1 (de) * 1995-07-20 1997-01-23 Mitsubishi Electric Corp Halbleiterbauelement
EP0768714A1 (de) * 1995-10-09 1997-04-16 Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno - CoRiMMe Herstellungsverfahren für Leistungsanordnung mit Schutzring

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005004355A1 (de) * 2005-01-31 2006-08-10 Infineon Technologies Ag Halbleitereinrichtung und Verfahren zu deren Herstellung
DE102005004355B4 (de) * 2005-01-31 2008-12-18 Infineon Technologies Ag Halbleitereinrichtung und Verfahren zu deren Herstellung
US7880272B2 (en) 2005-01-31 2011-02-01 Infineon Technologies Ag Semiconductor device with near-surface compensation doping area and method of fabricating
DE102005053487A1 (de) * 2005-11-09 2007-05-31 Infineon Technologies Ag Leistungs-IGBT mit erhöhter Robustheit
US7470952B2 (en) 2005-11-09 2008-12-30 Infineon Technologies Ag Power IGBT with increased robustness
DE102005053487B4 (de) * 2005-11-09 2011-06-09 Infineon Technologies Ag Leistungs-IGBT mit erhöhter Robustheit
DE102008051166B4 (de) * 2008-05-23 2012-11-29 Mitsubishi Electric Corp. Halbleitervorrichtung mit einer Diode
US9704946B2 (en) 2008-05-23 2017-07-11 Mitsubishi Electric Corporation Semiconductor device including a diode and guard ring
US8564088B2 (en) 2008-08-19 2013-10-22 Infineon Technologies Austria Ag Semiconductor device having variably laterally doped zone with decreasing concentration formed in an edge region
DE102009036930B4 (de) * 2008-08-19 2020-07-09 Infineon Technologies Austria Ag Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
US8716792B2 (en) 2008-09-30 2014-05-06 Infineon Technologies Austria Ag Semiconductor device with a charge carrier compensation structure and method for the production of a semiconductor device
US9312346B2 (en) 2008-09-30 2016-04-12 Infineon Technologies Austria Ag Semiconductor device with a charge carrier compensation structure and method for the production of a semiconductor device
DE102009038731B4 (de) * 2008-09-30 2021-04-22 Infineon Technologies Austria Ag Halbleiterbauelement mit Ladungsträgerkompensationsstruktur und Verfahren zur Herstellung eines Halbleiterbauelements

Also Published As

Publication number Publication date
DE10324100B4 (de) 2008-09-25

Similar Documents

Publication Publication Date Title
DE102005063462B4 (de) Verfahren zur Herstellung einer dotierten Zone in einem Halbleiterkörper
EP1979934B1 (de) Verfahren zur behandlung eines sauerstoff enthaltenden halbleiterwafers und halbleiterbauelement
DE102005026408B3 (de) Verfahren zur Herstellung einer Stoppzone in einem Halbleiterkörper und Halbleiterbauelement mit einer Stoppzone
DE102008039845B4 (de) IGBT mit einem Halbleiterkörper
DE102007036147B4 (de) Verfahren zum Herstellen eines Halbleiterkörpers mit einer Rekombinationszone
DE10217610B4 (de) Metall-Halbleiter-Kontakt, Halbleiterbauelement, integrierte Schaltungsanordnung und Verfahren
DE102006002903A1 (de) Verfahren zur Behandlung eines Sauerstoff enthaltenden Halbleiterwafers und Halbleiterbauelement
DE112011104322T5 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
EP1540735A1 (de) Verfahren zur herstellung einer vergrabenen stoppzone in einem halbleiterbauelement und halbleiterbauelement mit einer vergrabenen stoppzone
DE112011101254T5 (de) Leistungshalbleiterbauteil und Verfahren zu dessen Herstellung
EP1812970A1 (de) Halbleitereinrichtung und verfahren für deren herstellung
DE10055446A1 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE10316222B3 (de) Verfahren zur Herstellung eines robusten Halbleiterbauelements und damit hergestelltes Halbleiterbauelement
EP1969644B1 (de) Verfahren zur herstellung einer solarzelle oder eines strahlungsdeterktors und solarzelle oder strahlungsdetektor
DE10240107B4 (de) Randabschluss für Leistungshalbleiterbauelement und für Diode sowie Verfahren zur Herstellung einer n-leitenden Zone für einen solchen Randabschluss
DE102015109545A1 (de) Transistor mit Feldelektroden und verbessertem Lawinendurchbruchsverhalten
DE102004017723A1 (de) In Rückwärtsrichtung sperrendes Halbleiterbauteil und Verfahren zu seiner Herstellung
DE102007019551B4 (de) Halbleiterbauelement und Verfahren zur Herstellung desselben
DE10324100B4 (de) Verfahren zur Herstellung eines robusten Halbleiterbauelements
DE102005032074A1 (de) Halbleiterbauelement mit Feldstopp
DE10245089A1 (de) Dotierverfahren und Halbleiterbauelement
DE102019132158A1 (de) Verfahren zum bearbeiten eines halbleitersubstrats
DE10214176B4 (de) Halbleiterbauelement mit einer vergrabenen Stoppzone und Verfahren zur Herstellung einer Stoppzone in einem Halbleiterbauelement
DE102005011873B4 (de) Verfahren zur Erzeugung einer Zone erhöhter Rekombination, insbesondere verwendbar in Bodygebieten von Leistungstransistoren
DE102004029945B4 (de) Verfahren zur Herstellung einer oberflächennahen dotierten Zone in einem Halbleiterkörper

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee