-
Die Erfindung betrifft einen Analog-Digital-Wandler
und ein Verfahren zur Analog-Digital-Wandlung von mehreren analogen
Signalen in digitale Signale, insbesondere in einem mehrkanaligen System
zur Signalerfassung.
-
Zur Umsetzung eines analogen Signals
in ein digitales Signal zur digitalen Signalverarbeitung wird üblicherweise
das analoge Signal abgetastet. Dies geschieht durch die Faltung
des Signals mit einer periodischen Folge von Dirac-Impulsen (= Puls Code
Modulation – kurz
PCM genannt) mittels eines Modulators. Die Wiederholfrequenz der
Impulse, auch Abtast- oder
Samplingfrequenz genannt, muss dabei mindestens den doppelten Betrag
der Bandbreite des abzutastenden analogen Signals betragen. In Analogie
zur Abtastung des analogen Signals muss für die binäre Darstellung der Amplitude
aus dem wertkontinuierlichen Signal ein wertdiskretes Signal gebildet
werden, so dass die Amplitude nur noch ganz bestimmte Werte annehmen
kann. Dies geschieht in so genannten Quantisierungsstufen, bei denen
der Amplitudenbereich in Stufen aufgeteilt wird. Bei 16 binären Stellen
(= 16 Bit) entspricht die Auflösung
216 = 65.536 Stufen, bei 24 Bit bereits
224 = 16.777.216 Stufen. Dabei werden Amplitudenwerte des
analogen Signals, die zwischen diese Quantisierungsstufen fallen,
an die nächstmögliche Quantisierungsstufe
angenähert.
Ein aus dieser Annäherung resultierender
Fehler wird auch Quantisierungsfehler genannt.
-
In dem Fall, dass die Amplitude des
analogen Eingangssignals groß gegenüber dem
Quantisierungsfehler ist, also deutlich oberhalb von einem Bit liegt,
macht sich der Quantisierungsfehler als ein über den Frequenzbereich gleichmäßig verteil tes Rauschen
(auch Quantisierungsrauschen genannt) bemerkbar. Verdoppelt man
beispielsweise die Abtastfrequenz, so verteilt sich das Quantisierungsrauschen
auf ein doppelt so breites Spektrum. Eine derartige Überabtastung,
welche das Quantisierungsrauschen quasi halbiert, wird im Allgemeinen
mittels eines so genannten Sigma-Delta-Wandlers mit mindestens 64facher Überabtastung
und einer Auflösung
von einem Bit realisiert.
-
Der Sigma-Delta-Wandler umfasst zur
Umwandlung des analogen Eingangssignals in ein digitales Ausgangssignal üblicherweise
einen Modulator und ein digitales Filter. Der Modulator erzeugt
einen seriellen 1-Bit-Datenstrom (auch Bitstream genannt), indem
bei steigender Amplitude des Analogsignals am Ausgang eine „1" und bei fallender
Amplitude eine „0" gesetzt wird und
somit ein zweiwertiges Signal erzeugt wird. Das zweiwertige Signal
wird einem digitalen Filter zur Wandlung in ein digitales Ausgangssignal
zugeführt.
Je nach Art und Aufbau ist das digitale Filter beispielsweise durch
eine Anzahl von Verzögerungselementen
gebildet. Jedes Verzögerungselement
ermittelt taktsynchron anhand des Eingangswertes einen Zwischenwert
oder ein Zwischenergebnis für
die nächste
Stufe und somit für das
nachfolgende Verzögerungselement.
Die Summe aller Zwischenergebnisse bildet ggf. mit entsprechenden
Koeffizienten das digitale Ausgangssignal.
-
Um eine hinreichende Genauigkeit
des digitalen Ausgangssignals sicherzustellen, wird das digitale
Filter nach der Aktivierung oder nach dem Einschalten eingeschwungen,
indem die ersten Wandlungszyklen, z. B. drei bis vier Wandlungszyklen
bei synchronem bzw. asynchronem Betrieb des taktgesteuerten Filters,
unberücksichtigt
bleiben. Das heißt, die
ersten drei bis vier Wandlungsergebnisse werden nicht weiterverarbeitet.
Erst nach Ablauf der Wandlungszyklen des Einschwingvorgangs wird
der betreffende digitale Ausgangswert weiterverarbeitet.
-
In einem mehrkanaligen System mit
mehreren analogen Eingangssignalen, wie man es heute häufig in
der Audiotechnik oder in der Automatisierungstechnik vorfindet,
wird dem Sigma-Delta-Wandler
ein Multiplexer zur Durchschaltung eines der analogen Eingangssignale
vorgeschaltet. Ein derartiges Umschalten der Kanäle oder der analogen Eingangssignale
führt dabei
zu dem gleichen Effekt wie beim Einschalten des digitalen Filters.
Das heißt,
das digitale Filter muss für
jedes. neu durchgeschaltete analoge Eingangssignal einschwingen.
Ein derartiges mindestens drei bis vier Wandlungszyklen verwerfendes
Verarbeitungs- und Wandlungsverfahren führt zu einer Verlängerung
der Zykluszeit. Beispielsweise kann dies bei einem achtkanaligen
Analogeingabe-Modul zu einer Gesamt-Zykluszeit von 480 ms führen gemäß: 8 Kanäle·4 Wandlungszyklen
zum Einschwingen·20 ms
Wandlungszeit = 480 ms Gesamt-Zykluszeit.
-
Nachteilig ist darüber hinaus
bei einem mehrkanaligen System, dass die Zwischenergebnisse der
letzten Wandlung nach einer Kanalumschaltung nicht mehr zu dem anliegenden
Eingangssignal passen. Das richtige Zwischenergebnis ist erst dann verfügbar, nachdem
in allen Verzögerungselementen des
digitalen Filters äquivalente
Zwischenergebnisse vorliegen. Dies erfordert wiederum drei oder
vier Wandlungszyklen.
-
Der Erfindung liegt daher die Aufgabe
zugrunde, einen Analog-Digital-Wandler
zur Wandlung von analogen Eingangssignalen in digitale Ausgangssignale
anzugeben, bei welchem auch bei einer hohen Bitauflösung eine
einfache und schnelle Analog-Digital-Umsetzung
mehrerer Analogsignale erfolgt. Darüber hinaus ist ein besonders
einfaches Verfahren zur Analog-Digital-Wandlung
von analogen Signalen in digitale Signale anzugeben.
-
Die erstgenannte Aufgabe wird erfindungsgemäß gelöst durch
einen Analog-Digital-Wandler zur Umwandlung von analogen Ein gangssignalen
in digitale Ausgangssignale, umfassend einen Multiplexer zur Durchschaltung
eines der analogen Eingangssignale, einen Sigma-Delta-Modulator
zur Umwandlung des betreffenden analogen Eingangssignals in ein
zweiwertiges Signal und ein digitales Filter zur Umwandlung des
zweiwertigen Signals in ein zugehöriges digitales Ausgangssignal,
wobei das digitale Filter mit einem Speicher zur Zwischenspeicherung
des digitalen Ausgangssignals ausgestattet ist.
-
Zweckmäßigerweise umfasst der Speicher eine
der Anzahl der analogen Eingangssignale entsprechende Anzahl von
Speicherelementen. Hierdurch ist sichergestellt, dass bei einem
mehrkanaligen Eingangssignalsystem kanalbezogen eine schnelle Digitalverarbeitung
ausgeführt
werden kann, indem der Einschwingvorgang je Kanal vereinfacht und
hinsichtlich der Zykluszeit deutlich reduziert ist.
-
Für
ein deutlich vermindertes Quantisierungsrauschen ist das digitale
Filter aus einer Anzahl von Verzögerungselementen
gebildet. Dabei stellt die Anzahl der Verzögerungselemente die Anzahl
der Quantisierungsstufen dar, deren Zwischenergebnisse aufsummiert
das digitale Ausgangssignal bilden. Durch Nachschaltung einer Logikschaltung
wird dann das digitale Ausgangssignal mit einer entsprechenden Anzahl
von Bitstellen gebildet.
-
Für
eine schnelle und genaue Umwandlung des analogen Signals in ein
digitales Signal ist dem jeweiligen Verzögerungselement ein Speicher
zugeordnet. Durch die Unterteilung des Speichers in eine der Anzahl
der Eingangssignale oder Eingangskanäle entsprechende Anzahl von
Speicherelementen kann je Verzögerungselement
das Zwischenergebnis in besonders einfacher Art und Weise signal-
bzw. kanalbezogen zwischengespeichert werden.
-
Zur Steuerung, d. h. zum kanalbezogenen Lesen
und Schreiben des Speichers und seiner Speicherelemente, ist der
Speicher über
eine Steuer- und/oder Adressleitung mit einer Datenverarbeitungseinheit
verbunden. Bei einem mittels des Multiplexers ausgewählten analogen
Eingangssignal wird mittels der Steuer- und/oder Adressleitung der
Zwischenwert in den dafür
vorgesehenen Speicher, insbesondere in das betreffende Speicherelement
zwischengespeichert. Bei der nächsten
Durchschaltung oder Anwahl des gleichen analogen Eingangssignals oder
-kanals werden die Zwischenwerte der letzten Wandlung ausgelesen.
Hierzu ist der Speicher zweckmäßigerweise
als ein Schreib- und/oder Lesespeicher ausgebildet.
-
Die zweitgenannte Aufgabe wird erfindungsgemäß gelöst bei einem
Verfahren zur Analog-Digital-Wandlung von analogen Eingangssignalen
in digitale Ausgangssignale, indem eines der analogen Eingangssignale
durchgeschaltet und einem Sigma-Delta-Modulator
zur Umwandlung in ein zweiwertiges Signal zugeführt wird, das mittels eines
digitalen Filters in ein zugehöriges
digitales Ausgangssignal umgewandelt wird, wobei das digitale Ausgangssignal
in einem dem digitalen Filter zugeordneten Speicher zwischengespeichert
wird. Insbesondere ist im betreffenden Speicher das jeweils vorangegangene
digitale Ausgangssignal der letzten Wandlung als Zwischenergebnis
hinterlegt.
-
Für
eine signal- oder kanalbezogene Speicherung des digitalen Ausgangssignals
wird vorzugsweise eine der Anzahl der analogen Eingangssignale entsprechende
Anzahl von digitalen Ausgangssignalen in zugehörigen Speicherelementen des
Speichers zwischengespeichert. Zur Reduzierung des Quantisierungsrauschens
wird zudem vorzugsweise dem digitalen Filter eine einer Anzahl von
Verzögerungselementen
entsprechende Anzahl von Speichern zugeordnet. Für eine schnelle und sichere
Umschaltung zwischen den verschiedenen analogen Eingangssignalen
oder -kanälen
und eine schnelle Bereitstellung der zugehörigen Zwischenwerte bzw. -ergebnisse
werden der Speicher, insbesondere die Speicherelemente, über eine
Steuer- und/oder Adressleitung einer Datenverarbeitungseinheit gelöscht und/oder
beschrieben.
-
Die mit der Erfindung erzielten Vorteile
bestehen insbesondere darin, dass für eine schnelle und genaue
Verarbeitung eines analogen Eingangssignals zu einem digitalen Ausgangssignal
der Wert des zuletzt ermittelten digitalen Ausgangssignals zwischengespeichert
wird. Insbesondere zur Initialisierung eines Analog-Digital-Wandlers
für ein
mehrkanaliges System mit mehreren analogen Eingangssignalen wird
statt des üblicherweise
erforderlichen Einschwingvorgangs mit ca. drei bis vier Wandlungszyklen
(= Einschwingzeit) je Kanal und je Kanalumschaltung bei dem erfindungsgemäßen Analog-Digital-Wandler nur einmal
der Einschwingzyklus pro Kanal oder analogem Eingangssignal ausgeführt. Das heißt, bei
jeder nachfolgenden Kanalumschaltung werden die im Speicher hinterlegten
Werte für
die vorausgegangene Wandlung ausgelesen und zur Digitalisierung
verwendet, so dass nach nur einem Wandlungszyklus bereits das genaue
digitale Ausgangssignal ausgegeben wird. Das digitale Ausgangssignal
wird als Zwischenergebnis für
die nächste
Wandlung im Speicher geschrieben und hinterlegt. Insbesondere bei
einer mehrstufigen Wandlung werden die dieses Ausgangssignal repräsentierenden
Zwischenwerte als neue Zwischenergebnisse im Speicher bzw. in dessen
Speicherelementen signal-, kanal- und/oder stufenbezogen hinterlegt.
-
Ausführungsbeispiele der Erfindung
werden anhand einer Zeichnung näher
erläutert.
Darin zeigen:
-
1 schematisch
einen Analog-Digital-Wandler zur Umwandlung von mehreren analogen
Eingangssignalen in digitale Ausgangssignale mit einem einem digitalen
Filter zugeordneten Speicher und
-
2 schematisch
das digitale Filter mit mehreren zugehörigen Speichern mit Speicherelementen.
-
Einander entsprechende Teile sind
in allen Figuren mit den gleichen Bezugszeichen versehen.
-
1 zeigt
einen Analog-Digital-Wandler 1 zur Umwandlung von analogen
Eingangssignalen AE1 bis AEn in digitale Ausgangssignale DA1 bis DAn.
Die analogen Eingangssignale AE1 bis AEn können dabei an Eingangskanäle CH1 bis
CHn einer nicht näher
dargestellten analogen Baugruppe angebunden sein. Zur Verarbeitung
der analogen Eingangssignale AE1 bis AEn in einer digitalen Datenverarbeitungseinheit 2 werden
diese mittels des Analog-Digital-Wandlers 1 in die digitalen
Ausgangssignale DA1 bis DAn gewandelt. Die digitale Datenverarbeitungseinheit 2 ist
beispielsweise eine speicherprogrammierbare Steuerung oder ein anderer
Signalprozessor.
-
Zur Auswahl eines der analogen Eingangssignale
AE1 bis AEn ist ein Multiplexer 4 vorgesehen. Der Multiplexer 4 dient
insbesondere der Durchschaltung eines der Eingangssignale AE1 bis
AEn auf eine Sammelleitung 6. Dabei wird dasjenige Eingangssignal
AE1 bis AEn durchgeschaltet, dessen Eingangskanal CH1 bis CHn oder
Steuereingang aktiv ist bzw. dessen Adresssignal AS über eine
Adressleitung 8 anliegt. Je nach Art und Ausbildung des
Analog-Digital-Wandlers 1 kann der Multiplexer 4 wie
dargestellt separat ausgebildet sein. Alternativ kann der Multiplexer 4 im
Analog-Digital-Wandler 1 integriert sein. Je nach Art und
Ausführung
kann der Analog-Digital-Wandler 1 mit
dem Multiplexer 4 und der Datenverarbeitungseinheit 2 beispielsweise
auch ein Analogwert-Erfassungssystem
für eine
speicherprogrammierbare Steuerung bilden. Dabei kann der Multiplexer 4 in
nicht näher
dargestellter Art und Weise eine Stromversorgung zur Versorgung
von Widerständen oder
Messbrücken
sowie Schutzschaltungen vor Überspannungen,
z. B. bei falscher Verdrahtung, umfassen. Hierzu bilden die genannten
Komponenten eine funktionelle Einheit oder ein gemeinsames Modul.
Bei einer alternativen Anwendung können die analogen Eingangssignale
AE1 bis AEn an Eingangskanälen
CH1 bis CHn einer näher
dargestellten Audiobaugruppe angebunden sein.
-
Zur Umwandlung des betreffenden,
d. h. durchgeschalteten, analogen Eingangssignals AE1 bis AEn in
ein zweiwertiges Signal ZS in der Art eines 1-Bit-Datenstroms umfasst
der Analog-Digital-Wandler 1 einen Sigma-Delta-Modulator 10.
Der so genannte Sigma-Delta-Modulator 10 weist im Allgemeinen
einen analogen Modulator 12 und ein digitales Filter 14 auf.
Der analoge Modulator 12 ist beispielsweise als ein analoger
Komparator (= Delta) ausgebildet, dem ein Tiefpass als Integrierer
(= Sigma) vorgeschaltet ist. Das digitale Filter 14 dient
der Umwandlung des zweiwertigen Signals ZS in ein das betreffende
analoge Eingangssignal AE1 bis AEn repräsentierendes digitales Ausgangssignal
DA1 bis DAn. Zweckmäßigerweise
ist zwischen dem Multiplexer 4 und dem Sigma-Delta-Modulator 10 ein
statistischer oder frei programmierbarer Verstärker 13 angeordnet.
-
Zur Weiterverarbeitung und zum Auslesen des
betreffenden digitalen Ausgangssignals DA1 bis DAn kann zusätzlich eine
Ein- und/oder Ausgabeeinheit 16 vorgesehen
sein. Die Ein- und/oder Ausgabeeinheit 16 ist beispielsweise
als ein so genanntes In-/Output-Register ausgeführt. Alternativ werden die digitalen
Ausgangssignale DA1 bis DAn der Datenverarbeitungseinheit 2 unmittelbar
zugeführt.
-
Darüber hinaus kann zur Steuerung
oder Auswahl eines der analogen Eingangssignale AE1 bis AEn eine
Steuereinheit 18 vorgesehen werden. Mittels der Steuereinheit 18 wird
anhand eines über eine
Steuerleitung 20 geführten
Steuersignals SS ein das analoge Eingangssignal AE1 bis AEn repräsentierendes
Adresssignal AS auf die Adressleitung 8 geführt, so
dass das betreffende analoge Eingangssignal AE1 bis AEn an den Eingang
des Sigma-Delta-Modulators 10, insbesondere dessen analogen Modulator 12,
geschaltet ist.
-
Für
eine schnelle Wandlung des analogen Eingangssignals AE1 bis AEn
in das digitale Ausgangssignal DA1 bis DAn ist das digitale Filter 14 mit einem
Speicher 22 zur Zwischenspeicherung des digitalen Ausgangssignals
DA1 bis DAn ausgestattet. Der Speicher 22 ist über eine
Leitung 24 mit der Adressleitung 8 verbunden,
so dass mittels des auf der Adressleitung 8 geführten Adresssignals
AS das dem ausgewählten
Eingangskanal CH1 bis CHn zugehörige
sowie dem Wert der letzten Wandlung entsprechende und im Speicher 22 zwischengespeicherte
Ausgangssignal ZW1 bis ZWn ausgelesen und dem digitalen Filter 14 zugeführt wird.
Der aktuell gewandelte Wert des digitalen Ausgangssignals DA1 bis
DAn wird dann als neues Zwischenergebnis in den Speicher 22 geschrieben.
-
In 2 ist
eine vorteilhafte Weiterbildung des Sigma-Delta-Modulators 10 im Detail
mit einem mehrere Speicherelemente 22a bis 22n umfassenden
Speicher 22 dargestellt. Dabei ist der Speicher 22 bevorzugt
mit einer der Anzahl der analogen Eingangssignale AE1 bis AEn entsprechenden
Anzahl von Speicherelementen 22a bis 22n ausgestattet. Durch
eine derartige Aufteilung des Speichers 22 in eine Vielzahl
von Speicherelementen 22a bis 22n ist eine signal-
bzw. kanalbezogene Zwischenspeicherung der zugehörigen digitalen Ausgangssignale DA1
bis DAn der letzten oder vorangegangenen Wandlung in Form von zwischengespeicherten
Ausgangssignalen ZW1 bis ZWn ermöglicht.
-
In Abhängigkeit von der Anzahl von
Quantisierungsstufen m umfasst das digitale Filter 14 darüber hinaus
eine entsprechende Anzahl von Verzögerungselementen Z1 bis Zm.
Dabei ist jedem Verzögerungselement
Z1 bis Zm ein Speicher 22 mit Speicherelementen 22a bis 22n zugeordnet.
Je nach Art und Ausbildung des digitalen Filters 14 kann
jedem Verzögerungselement
Z1 bis Zm ein Koeffizienten-Modul a0 bis am zugeordnet sein. Das
digitale Ausgangssignal DA1 bis DAn wird mittels Summierern 26 anhand
der Summe der Zwischenergebnisse der Verzögerungselemente Z1 bis Zm am
Ausgang 28 ausgegeben.
-
Für
eine schnelle und sichere Wandlung eines mittels des Multiplexers 4 ausgewählten analogen
Eingangssignals AE1 bis AEn in das digitale Ausgangssignal DA1 bis
DAn ist der Speicher 22 derart ausgestattet, dass das in
diesem hinterlegte zugehörige
zwischengespeicherte Ausgangssignal ZW1 bis ZWn der letzten Wandlung
ausgelesen und bereitgestellt wird. Zum Auslesen des dem anliegenden oder
ausgewählten
analogen Eingangssignal AE1 bis AEn zugehörigen zwischengespeicherten
Ausgangssignals ZW1 bis ZWn ist der jeweilige Speicher 22 über die
Steuerleitung 20 und/oder über die Adressleitung 8 bzw. über die
Leitung 24 mit der Datenverarbeitungseinheit 2 verbunden.
-
Mit anderen Worten: Mittels der Adresssignale
AS wird nicht nur der ausgewählte
Eingangskanal CH1 bis CHn und dessen ausgewähltes analoges Eingangssignal
AE1 bis AEn an den Eingang des Modulators 12 geschaltet,
sondern es wird auch das betreffende Speicherelement 22a bis 22n an
das oder die Verzögerungselemente
Z1 bis Zm geschaltet. Hierdurch ist sichergestellt, dass bedingt
durch die Struktur des Speichers 22 eine Zuordnung des durch
die Adresssignale AS ausgewählten
analogen Eingangssignals AE1 bis AEn zu dem im Speicher 22,
insbesondere in dessen Speicherelementen 22a bis 22n,
hinterlegten zwischengespeicherten Ausgangssignal ZW1 bis ZWn aus
der letzten Wandlung dieses ausgewählten analogen Eingangssignals
AE1 bis AEn erfolgt.
-
Nach Wandlung des analogen Eingangssignals
AE1 bis AEn anhand des zugehörigen
zwischengespeicherten Ausgangssignals ZW1 bis ZWn zu dem digitalen
Ausgangssignal DA1 bis DAn wird dieses als neues zwischengespeichertes
Ausgangssignal ZW1 bis ZWn im vorgesehenen Speicherelement 22a bis 22n hinterlegt.
Dabei ist der Speicher 22 sowohl signal- als auch kanal-
und/oder stufenbezogen ausgebildet, indem jeweils ein einzelner
Speicher 22 einem Verzögerungselement
Z1 bis Zm (= stufenbezogen) zugeordnet ist und der jeweilige Speicher 22 eine
der Eingangssignale AE1 bis AEn (= signalbezogen) bzw. eine der
Ein gangskanäle
CH1 bis CHn (= kanalbezogen) entsprechende Anzahl von Speicherelementen 22a bis 22n aufweist.
Im nächsten
Wandlungszyklus wird bei Auswahl des gleichen analogen Eingangssignals
AE1 bis AEn das zugehörige
zwischengespeicherte Ausgangssignal ZW1 bis ZWn aus dem betreffenden
Speicherelement 22a bis 22n in das jeweilige Verzögerungselement
Z1 bis Zm geladen. Hierdurch ist sichergestellt, dass nach nur einer
Wandlung ein richtiges Ergebnis am Ausgang 26, ausgegeben
wird.
-
Lediglich bei der Initialisierung
des Analog-Digital-Wandlers 1, d. h. beim ersten Einschalten, ist
ein so genannter Einschwingvorgang erforderlich zur Bestimmung und
Hinterlegung der Zwischenwerte oder der zwischengespeicherten Ausgangssignale ZW1
bis ZWn für
das jeweilige analoge Eingangssignal AE1 bis AEn. Das heißt, beim
Einschalten des Analog-Digital-Wandlers 1 ist
für jeden
Eingangskanal CH1 bis CHn der Speicher 22 mit den entsprechenden
Zwischenergebnissen der ersten Wandlungszyklen zu beschreiben, so
dass am Ende der ersten Wandlungszyklen in den kanal- oder signalzugeordneten
Speicherelementen 22a bis 22n die betreffenden
zwischengespeicherten Ausgangssignale ZW1 bis ZWn kanal- bzw. signalbezogen
hinterlegt sind. Anschließend
werden im nächsten
Wandlungszyklus die hinterlegten zwischengespeicherten Ausgangssignale
ZW1 bis ZWn zur Analog-Digital-Wandlung verwendet, so dass wie oben
beschrieben lediglich ein Wandlungszyklus zur Bestimmung des digitalen
Ausgangssignals DA1 bis DAn erforderlich ist.