DE1027723B

DE1027723B - Treiberanordnung fuer eine Informationsspeicher- oder Schaltmatrix

Info

Publication number: DE1027723B
Application number: DEI11893A
Authority: DE
Inventors: Dr-Ing Theodor Einsele; Dipl-Ing Alfred Kroesa
Original assignee: IBM Deutschland GmbH
Current assignee: IBM Deutschland GmbH
Priority date: 1956-06-30
Filing date: 1956-06-30
Publication date: 1958-04-10
Also published as: US2939119A; NL218496A; DE1085189B; FR1178026A; GB853125A; NL218497A

Description

DEUTSCHES

Der Ferritkernspeicher hat in den letzten Jahren als Schnellspeicher mit sehr kurzer Zugriffszeit immer mehr an Bedeutung gewonnen. Es ist nicht allein seine kurze Zugriffszeit, die in der Größenordnung von einigen μΞ liegt, sondern auch seine große Zuverlässigkeit sowie die stetig wachsende Speicherkapazität, die dem Bau von elektronischen Rechenmaschinen zugute kommen. Der wesentlichste Nachteil gegenüber anderen Speicherverfahren sind die beträchtlich höheren Kosten des Ferritkernspeichers. Diese liegen zum Teil in dem relativ hohen Preis der Speicherkerne sowie den Verdrahtungskosten begründet. Als zweiter entscheidender Kostenfaktor kommen die Treiberstufen einer solchen Speichermatrix in Betracht. Diese wurden seither im wesentlichen mit Röhren aufgebaut, wobei zur Verringerung der Zahl der Röhrensysteme besondere Schaltmatrizen mit Schaltübertragern verwendet wurden. Fig. 1 zeigt in schematischer Darstellung eine Speichermatrix mit zwei Schaltmatrizen, einer x-Schaltmatrix für alle x-Leiter und einer y-Schaltmatrix für alle y-Leiter. Besitzt die Speichermatrix N Speicherzellen und ist sie quadratisch aufgebaut, so erhält man yW x-Leiter und j/y y-Leiter. Würde man jedem dieser Leiter einen besonderen Treiber zuordnen, so wären insgesamt 2]/äF Treiber bzw. Röhrensysteme R erforderlich. Demgegenüber stellt die bekannte Lösung nach Fig. 1 mit den Schaltmatrizen eine ganz

4

beträchtliche Ersparnis dar. Hier sind nur noch 4 · ]/jv

Röhrensysteme erforderlich. Theoretisch ließe sich eine weitere Einsparung an Röhrensystemen dadurch erreichen, daß jede Schaltmatrix durch zwei weitere Schaltmatrizen angesteuert wird. Die Zahl der Röhren-

8

systeme wäre dann nur noch 8 · ^n usw. Einem solchen

Abbau an Treibern stehen jedoch andere Schwierigkeiten, wie Zeit- und Leistungsverlust, gegenüber, so daß man bei praktischen Schaltungen im allgemeinen nicht über eine erste Steuermatrix hinausgeht.

Die Erzeugung der positiven und negativen Stromimpulse für »Schreiben« und »Lesen« kann mit Hilfe von Schaltkernen S erfolgen, die eine möglichst ideale Rechteckhysteresisschleife mit kleiner Koerzitivkraft aufweisen und deren Wirbelstromverluste ebenfalls möglichst klein sein sollten. Bei Verwendung dieser Kerne wird der Schreibimpuls durch eine Gleichstromvormagnetisierung, die gemeinsam für alle Schaltkerne sein kann, erhalten. Damit kommt man, wie bereits oben angenommen, mit einem Röhrensystem je Treiber aus.

Die Entwicklung der Transistoren in den letzten Jahren hat so große Fortschritte gemacht, daß man darangegangen ist, die Röhren in den Treiberstufen durch die räumlich und leistungsmäßig wesentlich günstigeren Transistoren zu ersetzen. Man ist zunächst geneigt — und hat dies auch vielfach getan —, die Röhrenschaltung Treiberccrrardming für eine Informationsspeicher- oder Schaltmatrix

Anmelder:

IBM Deutschland

Internationale Büro-Maschinen

Gesellschaft m.b.H., Sindelfingen (Württ.), Böblinger Allee 49

Dr.-Ing. Theodor Einsele, Sindelfingen (Württ.),

und Dipl.-Ing. Alfred Krösa, Böblingen (Württ.),

sind als Erfinder genannt worden

einfach mit Transistoren zu bestücken. So zeigt Fig. 2 ein Treibersystem für »Schreiben« und »Lesen«, wie es in einer Rechenmaschine, die nur mit Transistoren aufgebaut ist, verwendet wird. Für jeden x- und y-Leiter ist ein Treiber für »Lesen« und »Schreiben« erforderlich. Ein derartiges System ist, ob mit Röhren oder Transistoren aufgebaut, in jedem Fall unwirtschaftlich, und zwar nicht allein wegen der Zahl der aktiven Elemente (Röhren oder Transistoren), sondern vor allem auch wegen der leistungsmäßigen Überdimensionierung der Treiber. Dies rührt daher, daß jeder Treiber für den ungünstigsten Fall, d. h. für ein fortgesetztes Lesen und Schreiben einer Spalte oder Zeile, dimensioniert sein muß. Dieser Fall braucht übrigens gar nicht so selten zu sein, wie es auf den ersten Blick erscheinen mag, da bei einer quadratischen Speichermatrix mit N Speicherstellen z. B. nur die ersten y^r-Stellen belegt sein können oder diese Stellen für einen längeren Iterationsprozeß immer wieder benötigt werden. Für den Betrieb im Mittel sind dann die Treiber leistungsmäßig überdimensioniert, was sich selbstverständlich in den Kosten auswirken muß.

Die vorstehend behandelten Schwierigkeiten und Nachteile zu beheben, ist die der Erfindung zugrunde liegende Aufgabe. Für eine Treiberanordnung für eine Informationsspeicher- oder Schaltmatrix, insbesondere für eine nach dem Strom- oder Spannungskoinzidenzprinzip arbeitende magnetische Speichermatrix, besteht danach die Erfindung darin, daß sowohl für alle x-Leiter als auch für alle y-Leiter der Matrix je ein gemeinsamer elektronischer Treiber für »Lesen« und je ein gemeinsamer elektronischer Treiber für »Schreiben« vorgesehen ist und

709 959/137

daß das nicht von den Treibern gespeiste (sogenannte »kalte«) Ende der Matrixverdrahtung durch einen Kristalloden-Vielfachschalter für die x-Leiter und durch einen Kristalloden-Vielfachschalter für die y-Leiter abgeschlossen ist. Nach einer Weiterbildung der Erfindung besteht dabei der Vieliachschalter aus unipolaren Schaltern. Ein solcher Schalter ist vorteilhaft ein Transistor, insbesondere ein NPN-Transistor, in Emitterschaltung. Der nach einer besonderen Ausführungsform der Erfindung als Schalter benutzte Transistor arbeitet im !>Ein«-Zustand im Sättigungsgebiet und wird im »Aus«-Zustand mit einer Sperrspannung an der Basis betrieben. Die Erfindung ist nicht beschränkt auf die Verwendung von NPN-Transistoren als Schalter. Vielmehr können mit Vorteil auch PNP- oder PNIP- oder t5 NPIN- oder auch Phototransistoren vorgesehen sein. Die Erfindung sei nachstehend an Hand der Zeichnungen für einige beispielsweise Ausführungsformen näher erläutert.

Die Anordnung nach Fig. 3 besteht aus insgesamt vier Treiberstufen; für alle x-Leiter ist ein gemeinsamer Treiber für »Lesen« und ein gemeinsamer Treiber für »Schreiben «vorgesehen, dasselbe gilt für die y-Leiter. Zur Erhaltung des Auswahlprinzips, daß nämlich jeweils nur ein x- und ein y-Leiter gespeist wird, werden ein x- und ein y-Vielfachschalter an dem nicht von den Treibern gespeisten sogenannten »kalten« Ende der Matrixverdrahtung vorgesehen. Ein derartiges System ist besonders dann vorteilhaft, wenn die beiden Schalter, die in dieser Anordnung mit einem Trennschalter der Starkstromtechnik verglichen werden können, billiger sind als entsprechende Treiberstufen (z. B. 3, 4) gemäß Fig. 2.

Von einem Treiber für eine Speichermatrix, die auf dem Stromkoinzidenzprinzip aufgebaut ist, wird verlangt, daß er Stromimpulse definierter Amplitude und Länge abgibt. Diese beiden Forderungen bedingen einen gewissen Aufwand an Schaltelementen, der allerdings vorteilhaft durch Aufspaltung auf zwei unabhängig voneinander arbeitende Elemente relativ gering gehalten werden kann. Viel schwerer jedoch wiegt die Tatsache, daß jeder Treiber ein aktives Element enthält, das unter Last schalten muß, und daher mit einem Leistungsschalter der Starkstromtechnik verglichen werden kann. Die Verluste in einer Treiberstufe, falls eine solche je Leiter bei einer Anordnung nach Fig. 3 verwendet wird, sind daher wesentlich höher als in einem Schalter, obwohl in beiden Fällen der gleiche Strom fließt. Die Funktion als Trennschalter ist jedoch nur dann gewährleistet, wenn der Schalter erfindungsgemäß bei Spannung und Strom 0, d. h. bei abgeschaltetem gemeinsamem Treiber, in seinen »Ein-« Zustand versetzt wird und erst darauf der Treiber eingeschaltet wird. Umgekehrt muß beim Abschalten zuerst die Treiberspannung bzw. der Treiberstrom auf Null abgeklungen sein, ehe der Schalter in seinen »Aus«- Zustand gebracht wird.

Die für den Trennschalter aufzustellende Vorschrift besteht im wesentlichen darin, daß er einen möglichst geringen Durchlaßwiderstand im »Ein«-Zustand und einen möglichst großen Sperrwiderstand im »Aus«-Zustand darstellt, ferner, daß die zum Schalten benötigte Leistung möglichst klein sein soll. Für eine derartige Betriebsweise ist nun der Transistor, besonders in der Emitterschaltung, hervorragend geeignet. Die Hochvakuumröhre kann zwar auch als Schalter betrieben werden, doch liegt ihr Durchlaßwiderstand im »Ein«- Zustand um etwa zwei Größenordnungen über dem des Transistors. Außerdem liegen die Ströme bei Röhren gegenüber den Treiberströmen für die Speicherkerne zu niedrig und die Spannungen unnötig hoch, so daß man eine Anpassung über einen Transformator durchführen muß, wenn man nicht große Leistungsröhren verwenden will. Im letzteren Fall ist das in Fig. 1 gezeigte Treiberprinzip wesentlich günstiger. Die zwei Steuermatrizen enthalten dann bereits die für eine Anpassung notwendigen

2

Übertrager 5, außerdem sind an Stelle von 2]/iv nur

noch 4]/λγ Röhrensysteme erforderlich.

Daß ein Treiber-Schalterprinzip nach der Erfindung mit den heutigen Mitteln der Transistortechnik zu ermöglichen ist, zeigt Fig. 4. Hier wurde an einem NPN-Transistor in Emitterschaltung der Kollektorstrom I_ce = f(U_ce) mit Parameter/^ bzw. [Z₆₈=-0,2V aufgenommen. Bei einem idealen Schalter entspricht die »Aus«-Kennlinie der Abzisse, also dem Widerstand co, die »Eins-Kennlinie der Ordinate, also dem Durchlaßwiderstand Null. Wie Fig. 4 zeigt, nähert sich die erzielbare »Aus«-Kennlinie bei einer Basis-Emitter-Spannung von U_be — — 0,2 V schon recht gut dem Idealfall. So erhält man bei U_ce = 20 V und 25° C Umgebungstemperatur einen Strom von etwa 5 μΑ. Nicht ganz so günstig liegen die Verhältnisse bei der »Ein«-Kennlinie. Sie wird dargestellt durch den Sättigungswiderstand des Transistors bei einem Basisstrom von z. B. I_be = 20 mA. Er beträgt bei diesem Transistor etwa 0,4 Ω, allerdings nur bis zu einem Kollektorstrom von 250 mA. Oberhalb dieses Stromes biegt die Kennlinie ab und geht in den linearen Bereich des Transistors über, der sich durch einen sehr hohen differentiellen Kollektorwiderstand auszeichnet, Dieser lineare Kennlinienbereich, der für viele Anwendungen in der Verstärker- und Übertragungstechnik allein ineteressiert, scheidet für Schalter anwendungen aus. Aus diesem Grunde und auch um den interessierenden Be-' reich bei kleinen Kollektorspannungen besser zeigen zu können, wurde dieser Bereich in Fig. 4 gar nicht weiter dargestellt, sondern nur noch das Ende bei der maximalen Kollektor-Emitter-Spannung von 20 V angedeutet. In Fig. 4 ist ferner die Verlusthyperbel für N_ce = 50 mW eingetragen. Da der verwendete Transistor eine Gesamtverlustleistung von 50 mW besitzt und außerdem die Basis auch eine gewisse Verlustleistung, nämlich die erforderliche Steuerleistung, beiträgt, darf der Arbeitspunkt auf der »Eins-Kennlinie nicht auf der Kurve für 50 mW liegen. Es ist vielmehr genau zu untersuchen, welcher maximale Kollektorstrom unter Berücksichtigung des steuernden Basisstroms fließen darf. Diese Untersuchungen zeigen, daß man mit heute zur Verfügung stehenden 50-mW-Transistoren Ströme bis zu etwa 300 mA im Trennschalterbetrieb verarbeiten kann. Der Impulsbetrieb bringt zwar gegenüber dem soeben angeführten statischen Fall noch einige dynamische Verluste mit sich, doch ist dabei zu berücksichtigen, daß dann auch ein kleineres Tastverhältnis vorliegt, wodurch sich die Leistungsverhältnisse etwa ausgleichen.

Der genannte Kollektorstrom von etwa 300 mA reicht zwar noch nicht ganz aus, um alle gebräuchlichen Speicherkerne, die nur auf einem einzelnen Draht aufgereiht sind, mit einem Transistor schalten zu können. Kerne übieher Abmessungen mit kleiner Koerzitivkraft benötigen halbe Lese- und Schreibströme von etwa 150 mA, solche mit großer Koerzitivkraft Ströme bis etwa 500 mA. Immerhin kann das Trennschalterprinzip schon heute für viele Speicher mit Erfolg eingesetzt werden. Gegenüber nur einem einzelnen Transistor beim Trennschalter werden für den entsprechenden Treiber etwa vier bis fünf 50-mW-Transistoren benötigt. Da aber dieser Treiber nur noch 4mal für die gesamte Matrix erforderlich ist, ergibt sich vor allem bei großen Speichern eine ganz beträchtliche Einsparung an Transistoren.

Die hier aufgezeigte Betriebsweise von Transistoren soll als unipolarer Schalterbetrieb bezeichnet werden, da der Strom nur in einer Richtung fließt. Deshalb muß in

Fig. 3 für »Lesen« und Schreiben« je ein besonderer Schalter vorgesehen werden, z. B. ein NPN-Transistor für »Lesen«· und ein PNP-Transistor für »Schreiben«, sowie je zwei Leiter für die x- und y-Koordinaten. Es können aber genau so gut zwei gleiche Arten von Transistören und verschiedener Wickelsinn der Leiter angewandt werden.

Fig. 5 und 6 zeigen in weiteren Ausführungsformen der Erfindung zwei weitere Schaltmöglichkeiten für den unipolaren Transistorschalter in einer Speichermatrix. Die Matrix in Fig. 5 entspricht im wesentlichen der nach Fig. 3. Bei der Matrix nach Fig. 5 wird jedoch an Stelle der zwei Schaltertransistoren für »Lesen« und »Schreiben« nur noch einer verwendet. Dafür müssen aber zur Vermeidung von Rückströmen in die beiden Leiter für »Lesen« und »Schreiben« Dioden D eingefügt werden. Außerdem muß der Wickelsinn für Lese- und Schreibleiter verschieden sein. Diese Lösung ist gegenüber Fig. 3 dann etwas günstiger, wenn zwei Dioden billiger als ein Transistor sind. ao

Fig. 6 zeigt schließlich noch eine Anwendung des unipolaren Transistorschalters in einer sogenannten linearen Speichermatrix. Bei diesem Speicher ist für jedes Wort ein Transistorschalter vorgesehen. Bei einer Wortlänge von η Ziffern benötigt man η + 1 Spaltentreiber. Diese geben Impulse einer Polarität ab, die sowohl zum Lesen als auch Schreiben verwendet werden. Man erreicht dies dadurch, daß der Leiter einer bestimmten Stelle 2mal durch diese in der einen Richtung und nur lmal durch die vorhergehende in der entgegengesetzten Riehtung geschleift wird. Dadurch erhält man in der betreffenden Stelle eine volle Erregung in Leserichtung und eine halbe Erregung in Schreibrichtung in der vorhergehenden Stelle. Der andere halbe Schreibimpuls wird je nach dem einzuschreibenden Speicherwert von einem Zeilentreiber geliefert. Die Adressierung eines bestimmten Wortes erfolgt dadurch, daß sein Transistorschalter in den »Ein«-Zustand gebracht wird. Die Impulse, die an den η + 1 Ausgängen des Spaltentreibers nacheinander, beginnend beim Ausgang 1, abgegeben werden, laufen durch die jeder Spalte zugeordnete Diode, durch die Speicherwicklung und den Transistorschalter nach Erde. Die Dioden dienen wie in Fig. 5 zur Vermeidung unerwünschter Rückströme. Alle anderen Worte, deren Transistorschalter im »Aus«-Zustand sind, erhalten keine Impulse.

Claims

Patentansprüche:

1. Treiberanordnung für eine Informationsspeicheroder Schaltmatrix, insbesondere für eine nach dem Stromkoinzidenzprinzip arbeitende magnetische Speichermatrix, dadurch gekennzeichnet, daß sowohl für alle x-Leiter als auch für alle y-Leiter der Matrix je ein gemeinsamer elektronischer Treiber für »Lesen« und je ein gemeinsamer elektronischer Treiber für »Schreiben« vorgesehen sind und daß das nicht von den Treibern gespeiste Ende der Matrixverdrahtung durch einen Kristalloden-Vielfachschalter für die x-Leiter bzw. durch einen Kristalloden-Vielfachschalter für die y-Leiter abgeschlossen ist.

2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß der Vielfachschalter , aus unipolaren Schaltern besteht.

3. Anordnung nach den Ansprüchen 1 und 2, dadurch gekennzeichnet, daß der Schalter bei abgeschaltetem Treiber in seinen »Ein«-Zustand versetzt und erst darauf der Treiber eingeschaltet wird.

4. Anordnung nach den Ansprüchen 1 und 2, dadurch gekennzeichnet, daß beim Abschalten zuerst die Treiberspannung bzw. der Treiberstrom zum Abklingen auf Null kommt, ehe der Schalter in seinen »Aus«-Zustand gebracht wird.

5. Anordnung nach den Ansprüchen 1 bis 4, dadurch gekennzeichnet, daß als Schalter ein Transistor in Emitterschaltung vorgesehen ist.

6. Anordnung nach Anspruch 5, dadurch gekennzeichnet, daß der Transistor ein NPN-Transistor ist.

7. Anordnung nach den Ansprüchen 5 und 6, dadurch gekennzeichnet, daß der als Schalter benutzte Transistor im »Ein«-Zustand im Sättigungsgebiet der Transistorkennlinie arbeitet.

8. Anordnung nach den Ansprüchen 5 und 6, dadurch gekennzeichnet, daß der als Schalter benutzte Transistor im »Aus«-Zustand mit einer Sperrspannung an der Transistorbasis betrieben wird.

9. Anordnung nach den Ansprüchen 5 bis 8, dadurch gekennzeichnet, daß die für »Lesen« und »Schreiben« als Schalter am treiberabseitigen Ende der Matrixverdrahtung benutzten Transistoren vom komplementären Leitfähigkeitstyp sind.

10. Anordnung nach den Ansprüchen 5 bis 8, dadurch gekennzeichnet, daß für »Lesen« und »Schreiben« als Schalter am treiberabseitigen Ende der Matrixverdrahtung gleichartige Transistoren bei verschiedenem Wicklungssinn der Schreib- und Leseleitungen im Speicherkern benutzt werden.

11. Anordnung nach den Ansprüchen 5 bis 8, dadurch gekennzeichnet, daß als Schalter am treiberabseitigen Ende der Matrixverdrahtung für »Lesen« und »Schreiben« ein einziger Transistor verwendet wird, in den Leitungen für »Lesen« und »Schreiben« Dioden (D) eingefügt sind, und der Wicklungssinn für Lese- und Schreibleiter verschieden ist.

Hierzu 2 Blatt Zeichnungen

709 959/137 4.