DE1026876B - Verfahren zur Herstellung von p-n-UEbergaengen bestimmter Sperrschichtgroesse - Google Patents
Verfahren zur Herstellung von p-n-UEbergaengen bestimmter SperrschichtgroesseInfo
- Publication number
- DE1026876B DE1026876B DET7987A DET0007987A DE1026876B DE 1026876 B DE1026876 B DE 1026876B DE T7987 A DET7987 A DE T7987A DE T0007987 A DET0007987 A DE T0007987A DE 1026876 B DE1026876 B DE 1026876B
- Authority
- DE
- Germany
- Prior art keywords
- barrier layer
- semiconductor
- crystal
- impurity material
- immersion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000004888 barrier function Effects 0.000 title claims description 17
- 238000000034 method Methods 0.000 title claims description 13
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 239000013078 crystal Substances 0.000 claims description 23
- 239000000463 material Substances 0.000 claims description 17
- 239000012535 impurity Substances 0.000 claims description 16
- 239000004065 semiconductor Substances 0.000 claims description 15
- 238000007654 immersion Methods 0.000 claims description 8
- 238000009792 diffusion process Methods 0.000 claims description 6
- 238000005259 measurement Methods 0.000 claims description 3
- 239000000155 melt Substances 0.000 claims description 3
- 238000005275 alloying Methods 0.000 claims description 2
- 241001076195 Lampsilis ovata Species 0.000 claims 1
- 238000010438 heat treatment Methods 0.000 claims 1
- 239000013589 supplement Substances 0.000 claims 1
- 239000006187 pill Substances 0.000 description 4
- 238000005496 tempering Methods 0.000 description 3
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 239000002178 crystalline material Substances 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B31/00—Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor
- C30B31/04—Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor by contacting with diffusion materials in the liquid state
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/228—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a liquid phase, e.g. alloy diffusion processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/24—Alloying of impurity materials, e.g. doping materials, electrode materials, with a semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Description
Die Erfindung betrifft ein Verfahren zur Herstellung von p-n-Übergängen bestimmter Sperrschichtgröße
in Halbleiterkörpern durch Legierung bzw. Diffusion.
Solche Sperrschichten werden auf bekannte Weise dadurch erzeugt, daß man in die Oberfläche eines
Halbleiterkristalls von bestimmtem Leitfähigkeitstyp, beispielsweise aus η-leitendem Germanium, ein Störstellenmaterial
von in bezug auf den betreffenden Halbleiterkristall entgegengesetzter Wirksamkeit eindiffundieren
läßt.
Bei den bekannten Kristalldioden mit Spitzenkontakt, deren schematischer Aufbau in Abb. 1 wiedergegeben
ist, ist es üblich, die Eindiffusion des Störstellenmaterials beispielsweise dadurch zu bewirken,
daß das betreffende Störstellenmaterial der Spitzenelektrode 1 als Legierungsbestandteil beigegeben wird
und die Spitze mit der Oberfläche des Kristalls 2, z. B. unter Anwendung eines starken Stromstoßes,
fest verschweißt wird. Dabei diffundieren die Störstellenatome aus der Spitze in den Halbleiterkristall
hinein, so daß in der Umgebung der Kontaktstelle 3 eine Zone von entgegengesetzter Leitfähigkeit gebildet
wird, deren Grenze 4 als p-n-Sperrschicht wirksam ist.
Bei einem p-n-Flächengleichrichter, der z. B. in
Abb. 2 schematisch dargestellt ist, wird zur Durchführung dieser Diffusionsmethode das Störstellen
liefernde Material bekanntlich in Form einer kleinen Pille 1 in größerflächigen Kontakt mit dem in diesem
Fall erforderlichen Einkristall. 2 gebracht und auf die Oberfläche aufgeschmolzen. Unter Einfluß der
Schmelztemperatur diffundieren ebenso wie bei der oben beschriebenen Spitzendiode Störstellenatome in
den Einkristall hinein und erzeugen in der Umgebung der Berührungsfläche eine p-n-Sperrschicht 3.
Die nach den bekannten Verfahren hergestellten Kristalloden haben den Nachteil, sich nur schwer mit
annähernd gleicher Kapazität reproduzieren zu lassen, weshalb diese Verfahren für die Fertigung großer
Stückzahlen ungeeignet sind. Der Frequenzbereich einer so hergestellten Kristallode kann daher praktisch
nicht im voraus festgelegt werden, sondern wird in der Regel durch nachträglich angestellte Messungen
von Fall zu Fall ermittelt. Der Grund für dieses nachteilige Verhalten der nach bekannten Verfahren hergestellten
Kristalloden liegt darin, daß der Diffusionsvorgang nicht so gesteuert und beherrscht werden
kann, daß bei allen Erzeugnissen eine Sperrschicht von annähernd gleicher Ausdehnung zustande kommt.
Bei dem \'erfahren gemäß Abb. 1 wird z. B. die
Ausdehnung der Sperrschicht weitgehend durch die Größe der Schweißstelle 3 bestimmt, die ihrerseits
von allerlei unkontrollierbaren Effekten abhängig ist. Bei dem Flächengleichrichter in Fig. 2 hängt die
zur Herstellung von p-n-übergängen
bestimmter Sperrschichtgröße
bestimmter Sperrschichtgröße
Anmelder:
Telefunken G.m.b.H.,
Berlin NW 87, Sickingenstr. 71
Berlin NW 87, Sickingenstr. 71
Friedrich Wilhelm Dehmelt, Belecke/Möhne,
ist als Erfinder genannt worden
ist als Erfinder genannt worden
Größe der Sperrschicht 3 und damit die Eigenkapazität der Kristallode von der Ausdehnung der Berührungsfläche
ab, mit welcher die Pille 1 auf den Kristall 2 aufgeschmolzen wird. Aus Abb. 3 geht hervor,
wie sich beispielsweise ein Unterschied der Diffusioustemperatur oder der Temperzeit auf die Größe dieser
Berührungsfläche auswirkt. Dabei stellt die gestrichelt ausgeführte Linie das Aussehen der die Störstellen
liefernden Pille bei einer höheren Temperatur oder nach einer längeren Temperzeit dar. Man erkennt,
daß sich die Pille auf der Kristalloberfläche um so mehr ausbreitet, je größer die Temperzeit oder je
höher die Temperatur ist.
Die Erfindung hat ein Verfahren zur Herstellung einer unsymmetrisch halbleitenden Übertragungsvorrichtung
zum Ziele, welche sich durch eine hohe Reproduzierbarkeit der Eigenkapazität auszeichnet, so
daß Kristalloden für annähernd den gleichen Frequenzbereich erzeugt werden können. Ein solches Verfahren
wird gemäß der Erfindung dadurch erhalten, daß in einer Schmelze des Störstellenmaterials ein
Halbleiterkörper mit veränderlichem Querschnitt,
z. B. ein Halbleiterkegel, eingetaucht wird, derart, daß die gewünschte Flächenausdehnung der sich bildenden
Sperrschicht durch die Eintauchtiefe bestimmt wird.
Gemäß einer Weiterbildung des Verfahrens nach der Erfindung ist es vorteilhaft, wenn der Halbleiterkörper
an den besagten Stellen mit veränderlichem Querschnitt, vorzugsweise als Spitze, ausgebildet
wird. Auf diese Weise kann je nach Eintauchtiefe dieser Teile des Kristalls in das Störstellen liefernde
Material eine Sperrschicht von gewünschter Ausdehnung und damit eine Kristallode mit einer definierten
oberen Frequenzgrenze hergestellt werden.
Das erfindungsgemäße Verfahren setzt nicht unbedingt voraus, daß der ganze Halbleiterkörper aus eiu-
709 957/350
kristallinem Material besteht, wie dies z. B. bei den p-n-Flächengleichrichtern der Fall ist. Wesentlich ist
aber, daß zumindest die Teile des Kristalls, soweit sie in das Störstellenmaterial eintauchen, einkristallin
sind. Ist der Kristall im Sinne der Erfindung beispielsweise als Spitze ausgebildet, so genügt es, wenn
das vorderste Ende der Spitze, soweit es in das Störstellenmaterial eintaucht, von einem einzigen Kristallenen
gebildet wird.
Das Verfahren gemäß der Erfindung sei an einem Beispiel näher beschrieben.
Abb. 4 zeigt ein Verfahren zur Herstellung einer Kristalldiode, bei dem mit einer geeigneten Schaltung
eine gewünschte Kapazität erreicht und kontrolliert wird. Mit 1 wird beispielsweise ein aus n-leitendem
Germanium bestehender Kristall bezeichnet, der an seinem Ende spitz zugeschliffen und mit seinem anderen
Ende sperrschichtfrei an einer Haltevorrichtung 3 aus Kupfer oder einem anderen leitenden
Material befestigt wird. Der Kristall 1 taucht — wie ersichtlich — mit seinem spitzen Ende zu einem Teil
in ein auf einer metallenen Unterlage 4 befindliches Störstellenmaterial 2 ein, wozu vorzugsweise Indium
verwendet werden kann. Die Unterlage 4 wird dabei durch einen aus der Stromquelle 7 gespeisten Querstrom
derart geheizt, daß das Störstellenmaterial 2 flüssig wird. Dabei bildet sich eine Sperrschicht aus,
die zwischen den beiden Flanken des angeschliffenen Kristalls verläuft und damit eine genau definierte
Ausdehnung erhält. Je tiefer der Kristall in das Stör-Stellenmaterial
eintaucht, um so größer wird die Ausdehnung der Sperrschicht.
Zur Kontrolle der Kapazität wird gleichzeitig in Flußrichtung ein aus der Spannungsquelle 5 gespeister
Strom geleitet. Die Größe dieses am Instrument 6 abgelesenen Stromes ist ein direktes Maß für die Eintauchtiefe
der Kristallspitze und damit für die Größe der Kapazität. Hat der Kristall die gewünschte Eintauchtiefe
erreicht, so wird der Querstrom durch die Unterlage 4 unterbrochen und das Störstellenmaterial
zur Erstarrung gebracht.
Das Instrument 6 kann vorzugsweise direkt in Kapazitätswerten geeicht werden. Diese Eichung ist
aber nur gültig, wenn für sämtliche Kristalloden, deren Kapazität gemessen werden soll, der gleiche
Kegelwinkel der Spitze, gleiche Kegelhöhe und wegen der Temperaturabhängigkeit der Leitfähigkeit des
Halbleiterkristalls auch die gleiche Temperatur eingehalten wird. Da ferner der zwischen der Sperrschicht
und der Einspannvorrichtung 3 befindliche Teil des Halbleiterkristalls einen gewissen Vorwiderstand
darstellt, muß für jede Messung auch der gleiche spezifische Widerstand des Halbleitermaterials vorausgesetzt werden.
Claims (3)
1. Verfahren zur Herstellung von p-n-Übergängen bestimmter Sperrschichtgröße in Halbleiterkörpern
durch Legierung bzw. Diffusion, dadurch gekennzeichnet, daß in eine Schmelze des Störstellenmaterials
ein Halbleiterkörper mit veränderlichem Querschnitt, z. B. ein Halbleiterkegel, eingetaucht wird, derart, daß die gewünschte
Flächenausdehnung der sich bildenden Sperrschicht durch die Eintauchtiefe bestimmt wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet,
daß zumindest der in das Störstellenmaterial eintauchende Teil des Halbleitergrundkörpers
einkristallin ausgebildet ist.
3. Verfahren nach Anspruch 1, dadurch ge kennzeichnet, daß die Sperrschichtfläche durch
Messung des elektrischen Widerstandes über diese Sperrschicht während des Eintauchens kontrolliert
und daß nach diesem Meßwert die Eintauchtiefe des Kristalls in die Schmelze eingestellt, dann
die Heizung abgeschaltet und das Störstellenmaterial zur Erstarrung gebracht wird, sobald die gewünschte
Eintauchtiefe erreicht ist.
In Betracht gezogene Druckschriften:
•Schweizerische Patentschrift Nr. 287 690; Zeitschrift »Das Elektron«, 5 (1951/52), S. 438;
v. Angerer-Ebert, »Technische Kunstgriffe«.
Braunschweig, 1952 (8. Auflage), S. 6;
»Elektroakustisches Taschenbuch«, VDI-Verlag.
Berlin, 1940, S. 4 bis 49;
»Der Radiomarkt«, Beilage in der »Elektro-Technik«, Coburg, 9. 2. 1951, S. 14 bis 16;
»Funkschau«, 1952, S. 65;
Proceedings IRE, 40 (November 1952), S. 1341/1342.
Hierzu 1 Blatt Zeichnungen
© 709 957/350 3.58
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DET7987A DE1026876B (de) | 1953-06-17 | 1953-06-17 | Verfahren zur Herstellung von p-n-UEbergaengen bestimmter Sperrschichtgroesse |
GB1776754A GB780260A (en) | 1953-06-17 | 1954-06-17 | Improvements in or relating to electrical asymmetrical conducting devices having a crystalline semi-conductor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DET7987A DE1026876B (de) | 1953-06-17 | 1953-06-17 | Verfahren zur Herstellung von p-n-UEbergaengen bestimmter Sperrschichtgroesse |
Publications (1)
Publication Number | Publication Date |
---|---|
DE1026876B true DE1026876B (de) | 1958-03-27 |
Family
ID=7545739
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DET7987A Pending DE1026876B (de) | 1953-06-17 | 1953-06-17 | Verfahren zur Herstellung von p-n-UEbergaengen bestimmter Sperrschichtgroesse |
Country Status (2)
Country | Link |
---|---|
DE (1) | DE1026876B (de) |
GB (1) | GB780260A (de) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5820014A (en) | 1993-11-16 | 1998-10-13 | Form Factor, Inc. | Solder preforms |
US5994152A (en) | 1996-02-21 | 1999-11-30 | Formfactor, Inc. | Fabricating interconnects and tips using sacrificial substrates |
US6049976A (en) | 1993-11-16 | 2000-04-18 | Formfactor, Inc. | Method of mounting free-standing resilient electrical contact structures to electronic components |
US6274823B1 (en) | 1993-11-16 | 2001-08-14 | Formfactor, Inc. | Interconnection substrates with resilient contact structures on both sides |
US8033838B2 (en) | 1996-02-21 | 2011-10-11 | Formfactor, Inc. | Microelectronic contact structure |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CH287690A (fr) * | 1948-08-13 | 1952-12-15 | Westinghouse Freins & Signaux | Système cristallin à plusieurs électrodes réalisant des effets de relais électroniques. |
-
1953
- 1953-06-17 DE DET7987A patent/DE1026876B/de active Pending
-
1954
- 1954-06-17 GB GB1776754A patent/GB780260A/en not_active Expired
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CH287690A (fr) * | 1948-08-13 | 1952-12-15 | Westinghouse Freins & Signaux | Système cristallin à plusieurs électrodes réalisant des effets de relais électroniques. |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5820014A (en) | 1993-11-16 | 1998-10-13 | Form Factor, Inc. | Solder preforms |
US6049976A (en) | 1993-11-16 | 2000-04-18 | Formfactor, Inc. | Method of mounting free-standing resilient electrical contact structures to electronic components |
US6215670B1 (en) | 1993-11-16 | 2001-04-10 | Formfactor, Inc. | Method for manufacturing raised electrical contact pattern of controlled geometry |
US6252175B1 (en) | 1993-11-16 | 2001-06-26 | Igor Y. Khandros | Electronic assembly comprising a substrate and a plurality of springable interconnection elements secured to terminals of the substrate |
US6274823B1 (en) | 1993-11-16 | 2001-08-14 | Formfactor, Inc. | Interconnection substrates with resilient contact structures on both sides |
US6538214B2 (en) | 1993-11-16 | 2003-03-25 | Formfactor, Inc. | Method for manufacturing raised electrical contact pattern of controlled geometry |
US6818840B2 (en) | 1993-11-16 | 2004-11-16 | Formfactor, Inc. | Method for manufacturing raised electrical contact pattern of controlled geometry |
US6956174B2 (en) | 1993-11-16 | 2005-10-18 | Formfactor, Inc. | Tip structures |
US5994152A (en) | 1996-02-21 | 1999-11-30 | Formfactor, Inc. | Fabricating interconnects and tips using sacrificial substrates |
US8033838B2 (en) | 1996-02-21 | 2011-10-11 | Formfactor, Inc. | Microelectronic contact structure |
Also Published As
Publication number | Publication date |
---|---|
GB780260A (en) | 1957-07-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2819402C3 (de) | Verfahren zum Abgleich (Trimmen) des Widerstandswertes eines polykristallinen Silicium-Schichtwiderstandes, insbesondere für die Verwendung in einem integrierten Halbleiter-Schaltkreis | |
DE1131329B (de) | Steuerbares Halbleiterbauelement | |
DE949422C (de) | Transistorelement und Schaltung mit demselben zum Verstaerken eines elektrischen Signals | |
DE1130522B (de) | Flaechentransistor mit anlegierten Emitter- und Kollektorelektroden und Legierungs-verfahren zu seiner Herstellung | |
DE1115837B (de) | Flaechentransistor mit einem plaettchenfoermigen Halbleiterkoerper | |
DE1026876B (de) | Verfahren zur Herstellung von p-n-UEbergaengen bestimmter Sperrschichtgroesse | |
DE1018558B (de) | Verfahren zur Herstellung von Richtleitern, Transistoren u. dgl. aus einem Halbleiter | |
DE1292255B (de) | Halbleiterbauelement mit vier Zonen abwechselnd entgegengesetzten Leitfaehigkeitstyps | |
DE1541797B1 (de) | Kontaktierung zum Bestimmen des spezifischen Widerstandes duenner Halbleitermaterialschichten | |
DE1114342B (de) | Schaltungsanordnung zur Addition binaerer Signale | |
DE1212221B (de) | Halbleiterbauelement mit einem scheibenfoermigen Halbleiterkoerper und zwei sperrfreien Basiselektroden | |
DE1288687B (de) | Verfahren zur Herstellung eines Flaechentransistors mit einlegierter Elektrodenpille, aus welcher beim Einlegieren Stoerstoffe verschiedener Diffusionskoeffizienten in den Halbleitergrundkoerper eindiffundiert werden | |
DE2259133A1 (de) | Verfahren zum kontaktieren einer halbleiteranordnung | |
DE1115367B (de) | Verfahren und Legierungsform zum Herstellen einer Halbleiteranordnung durch Aufschmelzen einer Elektrode auf einen Halbleiterkoerper | |
DE1901807B2 (de) | Verfahren zum Herstellen einer monolithisch integrierten Halbleiterschaltung mit integrierter Versorgungsspannungszuführung | |
DE1137078B (de) | Halbleitervorrichtung mit mehreren stabilen Halbleiterelementen | |
DE2329872C3 (de) | Thyristor | |
DE2551035C3 (de) | Logische Schaltung in Festkörpertechnik | |
DE1127484B (de) | Halbleiterkristalldiode mit flaechenhaftem PN-UEbergang ueber den ganzen Querschnitt des Halbleiterkoerpers und Verfahren zu ihrer Herstellung | |
DE2106821A1 (de) | Halbleitervorrichtung | |
DE967930C (de) | Halbleiter mit P-N-Schicht und Verfahren zu seiner Herstellung | |
AT223656B (de) | Verfahren zur Herstellung eines Transistors | |
DE1094884B (de) | Feldeffekt-Transistor mit einem Halbleiterkoerper aus zwei Zonen entgegengesetzten Leitfaehigkeitstyps und einer Nut zwischen den zwei ohmschen Elektroden und Verfahren zu seiner Herstellung | |
DE1077790B (de) | AEtzverfahren zur Herstellung von Halbleiteranordnungen | |
AT221585B (de) | Diffusionstransistor und Verfahren zu dessen Herstellung |