-
Die vorliegende Erfindung betrifft eine Schaltungsanordnung mit einer ersten und einer zweiten Signalleitung zur seriellen Übertragung einer Anzahl von mehreren Bitgruppen.
-
Integrierte Schaltungen weisen im allgemeinen Signalleitungen auf, über die einzelne Bitgruppen, beispielsweise in Form von Datenworten oder Kommandoworten, seriell übertragen werden. Im allgemeinen werden unterschiedliche logische Zustände 0 und 1 übertragen, die sich im Spannungspegel unterscheiden. Der logische Zustand 0 entspricht beispielsweise einer Spannung 0 V, der logische Zustand 1 beispielsweise einer Spannung 2,5 V. Bei der Übertragung von Informationen mittels unterschiedlicher Spannungspegel über elektrische Leitungen wird elektrischer Strom aufgenommen. Dies ist vor allem darin begründet, daß die Signalleitungen elektrische Kapazitäten aufweisen, die bei einem Signalzustandswechsel umgeladen werden müssen. Vor allem in Schaltungsanordnungen, bei denen mehrere integrierte Schaltungen beispielsweise auf einem sogenannten Motherboard über einen Systembus miteinander verbunden sind, sind vergleichsweise hohe Leitungskapazitäten vorhanden. in diesem Fall müssen von den jeweiligen Ausgangstreibern der Schaltungen die Leitungskapazitäten des Systembusses bei der Signalübertragung umgeladen werden.
-
Unter der Annahme, daß die Last eines Ausgangstreibers einer Schaltung rein kapazitiv ist, das heißt, daß die Stromaufnahme in erster Linie zur Umladung der Leitungskapazitäten dient (Leckströme seien vernachlässigt), so kann die Stromaufnahme berechnet werden zu: I = k·n·C·V·F.
-
Hierbei bedeuten V die Spannung eines Ausgangstreibers, I die Stromaufnahme, C die umzuladende Kapazität, F die Systemfrequenz, n die Anzahl der Ausgangstreiber und k eine Konstante, die von den zu übertragenden Bitmustern, sogenannten Patterns abhängt.
-
Werden beispielsweise Bitgruppen zu je acht Bit seriell übertragen, so wird eine maximale Stromaufnahme zur Signalübertragung erreicht, wenn bei der seriellen Übertragung der Bitgruppen die jeweils einander entsprechenden Bits ihren Signalzustand mit der Übertragung einer jeweiligen Bitgruppe jeweils ändern. Eine mögliche Patternfolge ist beispielsweise 00000000, 11111111, 00000000, etc.. Für die Stromaufnahme sind dabei in erster Linie die Signalübergänge von 0 auf 1 ausschlaggebend. Bei der Übertragung der beiden ersten genannten Bitgruppen treten acht Signalzustandswechsel von 0 auf 1 auf. In dem genannten Beispiel werden nur zwei Bitpattern benutzt. Um einen Proportionalitätsfaktor zur Berechnung einer Stromaufnahme zu berechnen, werden die genannten acht Signalzustandswechsel durch zwei geteilt (Anzahl der Bitpattern), und man erhält einen Proportionalitätsfaktor von 4. Demgegenüber erhält man für eine durchschnittliche Stromaufnahme einen Proportionalitätsfaktor von 2, wenn davon ausgegangen wird, daß bei einer Übertragung eines Bits mit dem Signalzustand 0 die Wahrscheinlichkeit einer darauffolgenden Übertragung eines Bits mit dem Signalzustand 1 50% beträgt. Dementsprechend ist die durchschnittliche Stromaufnahme gegenüber der oben genannten maximalen Stromaufnahme halbiert.
-
Die Druckschrift
US 6,243,779 B1 betrifft ein System zum Reduzieren von Rauschen, bei dem eine Sendeschaltung über Busleitungen mit einer Empfängerschaltung verbunden ist. Die Sendeschaltung vergleicht jedes Bit eines nächsten über den Bus zu übertragenden Datenworts mit dem über den Bus bereits übertragenen Vorgänger-Datenwort. Das nachfolgend zu übertragende Datenwort wird unverändert über den Bus übertragen, wenn sich das nachfolgende Datenwort und das vorhergehende Datenwort in ihren Zuständen um weniger als eine vorbestimmte Anzahl von Bits unterscheiden. Umgekehrt wird das nachfolgend zu übertragende Datenwort von der Sendeeinheit invertiert über den Bus übertragen, wenn sich die Zustände des nachfolgenden Datenworts und des vorangegangenen Datenworts um mindestens die vorbestimmte Anzahl von Bits unterscheiden.
-
Die Druckschrift
JP 06202775 A betrifft eine Bus-Interface-Schaltung, bei der eine Detektorschaltung die Anzahl von Zustandswechseln zwischen gleichzeitig übertragenen Signalen zählt. Wenn die Anzahl der Zustandswechsel eine vorgegebene Anzahl überschreitet, erfolgt eine invertierte Datenübertragung.
-
Die Aufgabe der vorliegenden Erfindung ist es, eine Schaltungsanordnung der eingangs genannten Art anzugeben, die eine möglichst geringe Stromaufnahme zur Signalübertragung ermöglicht.
-
Diese Aufgabe wird gelöst durch eine Schaltungsanordnung gemäß Patentanspruch 1.
-
Die erfindungsgemäße Schaltungsanordnung umfasst eine erste und eine zweite Signalleitung zur seriellen Übertragung einer Anzahl von mehreren Bitgruppen. Die Schaltungsanordnung umfasst darüber hinaus eine Sendeeinheit, die mit der ersten Signalleitung verbunden ist, sowie eine Empfängereinheit, die mit der zweiten Signalleitung verbunden ist. Die Sendeeinheit und Empfängereinheit sind über eine dritte Signalleitung und eine Steuerleitung miteinander gekoppelt. Zur Übertragung der seriellen Bitgruppen empfängt die Sendeeinheit eine erste zu übertragende Bitgruppe und eine nachfolgende, zweite zu übertragende Bitgruppe. Sie überträgt jeweils die Bitgruppen unverändert oder verändert zur Empfängereinheit. Die Sendeeinheit erkennt jeweils einen Signalzustandswechsel zwischen Bits der übertragenen ersten Bitgruppe und entsprechenden Bits der empfangenen zweiten Bitgruppe und stellt eine Anzahl der Signalzustandswechsel fest. In Abhängigkeit der Anzahl der Signalzustandswechsel wird die zweite Bitgruppe durch die Sendeeinheit unverändert oder verändert zur Empfängereinheit übertragen, wobei eine veränderte Übertragung mittels eines Steuersignals auf der Steuerleitung angezeigt wird. Der Empfängereinheit wird durch das Steuersignal angezeigt, wenn die zweite Bitgruppe verändert von der Sendeeinheit gesendet wird. Damit ist die Empfängereinheit in der Lage, die von der Sendeeinheit gesendete, veränderte Bitgruppe zu decodieren und in ihren Ausgangszustand zurückzuführen. Die Sendeeinheit ist auf einem ersten Chip und die Empfängereinheit ist auf einem zweiten Chip angeordnet. Die dritte Signalleitung verbindet den ersten und zweiten Chip miteinander, wobei der erste Chip als ein Speicherchip und der zweite Chip als ein Prozessorchip ausgebildet ist. Bei der Schaltungsanordnung ist die dritte Signalleitung in zwei Gruppen zu je acht Einzelleitungen zur Übertragung von jeweiligen Bitgruppen der Bitbreite acht aufgespalten und die Steuerleitung ist in zwei Einzelleitungen zur jeweiligen Übertragung von dem der jeweiligen Bitgruppe zugeordneten Steuersignal aufgespalten oder die dritte Signalleitung ist in vier Gruppen zu je vier Einzelleitungen zur Übertragung von jeweiligen Bitgruppen der Bitbreite vier und die Steuerleitung ist in vier Einzelleitungen zur jeweiligen Übertragung von dem der jeweiligen Bitgruppe zugeordneten Steuersignal aufgespalten.
-
Mit der erfindungsgemäßen Schaltungsanordnung ist es ermöglicht, die Umladevorgänge bei der Signalübertragung zwischen zwei Schaltungen und damit die Stromaufnahme bei der Signalübertragung zu minimieren. Eine erste Schaltung weist beispielsweise die Sendeeinheit auf, eine zweite Schaltung die Empfängereinheit. Beide Schaltungen sind über die dritte Signalleitung, die beispielsweise als Systembus ausgeführt ist, verbunden. Die Signalübertragung zwischen der Sendeeinheit und der Empfängereinheit wird in Abhängigkeit der Anzahl der Signalzustandswechsel zwischen einander entsprechenden Bits der jeweiligen Bitgruppen gesteuert. Da, wie einleitend beschrieben, die Art und die Anzahl der Signalzustandswechsel Einfluß auf die Stromaufnahme bei der Signalübertragung nimmt, kann auf diese Weise die Stromaufnahme bei der Signalübertragung minimiert werden.
-
In einer Ausführungsform der Erfindung wird durch die Sendeeinheit die Anzahl der Signalzustandswechsel von 0 zu 1 zwischen den Bits der übertragenen ersten Bitgruppe und den entsprechenden Bits der empfangenen zweiten Bitgruppe festgestellt. Vorteilhaft wird die zweite Bitgruppe durch die Sendeeinheit dann verändert zur Empfängereinheit übertragen, wenn die Anzahl der Signalzustandswechsel von 0 zu 1 größer ist als die Anzahl gemeinsamer entsprechender Bits der übertragenen ersten und empfangenen zweiten Bitgruppe mit dem Zustand 0. Insbesondere werden in diesem Fall die von der Sendeeinheit empfangenen Bits der zweiten Bitgruppe zum Zweck der veränderten Übertragung invertiert zur Empfängereinheit übertragen. Auf diese Weise können die für die Stromaufnahme ausschlaggebenden Signalzustandswechsel von 0 zu 1 und somit die Stromaufnahme für die Übertragung über die dritte Signalleitung reduziert werden.
-
Weitere vorteilhafte Aus- und Weiterbildungen der Erfindung sind in Unteransprüchen angegeben.
-
Die Erfindung wird im folgenden anhand der in der Zeichnung dargestellten Figuren, die Ausführungsbeispiele der Erfindung darstellen, näher erläutert. Es zeigen:
-
1 eine erste Ausführungsform einer erfindungsgemäßen Schaltungsanordnung,
-
2 eine weitere Ausführungsform einer Schaltungsanordnung gemäß der Erfindung,
-
3 eine Tabelle zur Darstellung einer Übertragung mehrerer Bitgruppen mittels einer erfindungsgemäßen Schaltungsanordnung.
-
In 1 ist eine Ausführungsform einer erfindungsgemäßen Schaltungsanordnung dargestellt, die beispielsweise eine Übertragungsstrecke zwischen einem Speicherchip CH1 und einem Prozessorchip CH2 repräsentiert. Auf dem Speicherchip CH1 ist eine Sendeeinheit S1 mit einer Signalleitung L1 verbunden. Diese Signalleitung L1 dient zur Übertragung von Bitgruppen P mit einer Bitbreite 16. Die Sendeeinheit S1 ist mit einem Ausgangstreiber T1 verbunden. Auf dem Prozessorchip CH2 ist eine Empfängereinheit E1 angeordnet, die mit einer Signalleitung L2 verbunden ist. Die Signalleitung L2 dient zur Übertragung von empfangenen Bitgruppen P mit der Bitbreite 16. Mit der Empfängereinheit E1 ist eine Receiverschaltung R1 verbunden. Die Sendeeinheit S1 beziehungsweise Treiberschaltung T1 ist über eine Signalleitung L3 und eine Steuerleitung CL mit der Receiverschaltung R1 beziehungsweise Empfängereinheit E1 gekoppelt. Die Receiverschaltung R1 dient zum Empfang von über die Signalleitung L3 übertragenen Bitgruppen CP. Jede der Einzelleitungen der Signalleitungen L1 bis L3 kann die logischen Zustände 0 und 1 annehmen, repräsentiert durch Spannungspegel von beispielsweise 0 V und 2,5 V. Die zwei Einzelleitungen der Steuerleitung CL dienen zur Übertragung von Steuersignalen CTL8_0 und CTL8_1. Hier wird also ein Steuersignal pro Byte übertragen.
-
In 2 ist eine weitere Ausführungsform einer erfindungsgemäßen Schaltungsanordnung dargestellt, die ähnlich aufgebaut ist wie die Schaltungsanordnung gemäß 1. Im Gegensatz zur Ausführungsform gemäß 1, bei der die Signalleitung L3 in zwei Gruppen zu je acht Einzelleitungen aufgespalten ist zur Übertragung von jeweiligen Bitgruppen der Bitbreite 8, ist die Signalleitung L3 gemäß 2 in vier Gruppen zu je vier Einzelleitungen aufgeteilt, die zur jeweiligen Übertragung von Bitgruppen der Bitbreite 4 dienen. Entsprechend sind in 2 vier Einzelleitungen der Steuerleitung CL vorgesehen zur Übertragung von jeweiligen Steuersignalen CTL4_0 bis CTL4_3. Gemäß 2 sind über die Signalleitung L3 die Sendeeinheit S2 beziehungsweise Treiberschaltung T2 und die Empfängereinheit E2 beziehungsweise Receiverschaltung R2 miteinander gekoppelt.
-
Im folgenden wird anhand der Tabelle gemäß 3 eine beispielhafte Übertragung mehrerer Bitgruppen mittels der erfindungsgemäßen Schaltungsanordnung gemäß 1 näher erläutert.
-
Die Sendeeinheit S1 empfängt zunächst eine erste zu übertragende Bitgruppe P1, wobei in 3 nur acht der sechzehn Bits dargestellt sind. Gemäß der Tabelle nach 3 empfängt die Sendeeinheit S1 zunächst das Pattern P1 mit der Bitfolge 10100110. Weiterhin empfängt die Sendeeinheit S1 eine nachfolgende, zweite zu übertragende Bitgruppe P2, in 3 repräsentiert durch das Pattern 11101011. Von der Sendeeinheit wird nun jeweils ein Signalzustandswechsel zwischen den Bits der übertragenen ersten Bitgruppe CP1 und den entsprechenden Bits der empfangenen zweiten Bitgruppe P2 erkannt und die Anzahl der Signalzustandswechsel festgestellt. Insbesondere wird durch die Sendeeinheit S1 die Anzahl der Signalzustandswechsel von 0 zu 1, in 3 dargestellt anhand T01, und die Anzahl gemeinsamer entsprechender Bits der Bitgruppen CP1 und P2 mit dem Zustand 0, in 3 dargestellt anhand T00, festgestellt. Im Beispiel gemäß 3 treten T01 = 3 Signalzustandswechsel von 0 zu 1 zwischen CP1 und P2 auf. Die Anzahl gemeinsamer entsprechender Bits der Bitgruppen CP1, P2 mit dem Zustand 0 entspricht T00 = 1. Damit ist die Anzahl der Signalzustandswechsel von 0 zu 1 zwischen CP1 und P2 größer als die Anzahl gemeinsamer entsprechender Bits der Bitgruppen CP1, P2 mit dem Zustand 0, das heißt T01 ist größer als T00. T01 ist ausschlaggebend für die Stromaufnahme, wenn keine Invertierung stattfindet. T00 ist ausschlaggebend für die Stromaufnahme, wenn nachfolgend eine Invertierung stattfindet.
-
In diesem Fall wird durch die Sendeeinheit S1 die zweite Bitgruppe P2 verändert zur Empfängereinheit E1 übertragen, insbesondere werden die von der Sendeeinheit S1 empfangenen Bits der zweiten Bitgruppe P2 invertiert zur Empfängereinheit E1 übertragen. Es wird also eine codierte zweite Bitgruppe CP2 = 00010100 auf der Signalleitung L3 übertragen. Die Übertragung der codierten zweiten Bitgruppe CP2 wird mittels eines aktiven Steuersignals CTL8_0 beziehungsweise CTL8_1 auf der Steuerleitung CL angezeigt. Die Empfängereinheit E1 kann daraus entnehmen, ob die über die Leitung L3 übertragene Information als wahres Datum gilt oder die empfangenen Bits entsprechend invertiert werden müssen zur Weiterleitung auf die Signalleitung L2. Die Übertragung der ersten Bitgruppe P1 erfolgt unverändert, das heißt CP1 = P1. Durch die veränderte Übertragung der zweiten Bitgruppe P2 kann die zur Signalübertragung benötigte Stromaufnahme reduziert werden, da die Anzahl der für die Stromaufnahme ausschlaggebenden Signalzustandswechsel von 0 zu 1 gegenüber einer unveränderten Signalübertragung reduziert wird.
-
Im weiteren Verlauf empfängt die Sendeeinheit S1 eine dritte Bitgruppe P3 mit P3 = 10011101. Die Anzahl der Signalzustandswechsel von 0 zu 1 zwischen Bits der Bitgruppe CP2 und entsprechenden Bits der Bitgruppe P3 entspricht T01 = 3. Die Anzahl gemeinsamer entsprechender Bits der Bitgruppen CP2, P3 mit dem Zustand 0 entspricht T00 = 3. In diesem Beispiel hat eine veränderte Übertragung der vorhergehenden Bitgruppe P2 auf der dritten Signalleitung L3 stattgefunden. In diesem Fall wird die Bitgruppe P3 dennoch unverändert zur Empfängereinheit E1 übertragen.
-
Die Ausführungsform der Schaltungsanordnung gemäß 2 mit vier Steuersignalen CTL4_0 bis CTL4_3 weist gegenüber der Ausführungsform gemäß 1 mit zwei Steuersignalen CTL8_0 und CTL8_1 den Vorteil einer höheren Auflösung auf, jedoch ist mit der erhöhten Anzahl an Steuersignalen eine zusätzliche Stromaufnahme verbunden.
- CH1
- Speicherchip
- CH2
- Prozessorchip
- S1, S2
- Sendeeinheit
- E1, E2
- Empfängereinheit
- T1, T2
- Treiberschaltung
- R1, R2
- Receiverschaltung
- L1–L3
- Signalleitung
- P
- Bitgruppe
- CP
- codierte Bitgruppe
- CTL8_0, CTL8_1
- Steuersignal
- CTL4_0 bis CTL4_3
- Steuersignal
- CL
- Steuerleitung
- T01
- Signalzustandswechsel von 0 nach 1
- T00
- Anzahl gemeinsamer entsprechender Bits mit dem Zustand 0
