DE102023132762A1 - Halbleitervorrichtung - Google Patents

Halbleitervorrichtung Download PDF

Info

Publication number
DE102023132762A1
DE102023132762A1 DE102023132762.3A DE102023132762A DE102023132762A1 DE 102023132762 A1 DE102023132762 A1 DE 102023132762A1 DE 102023132762 A DE102023132762 A DE 102023132762A DE 102023132762 A1 DE102023132762 A1 DE 102023132762A1
Authority
DE
Germany
Prior art keywords
region
semiconductor
type
gate electrode
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102023132762.3A
Other languages
English (en)
Inventor
Takahiro Mori
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of DE102023132762A1 publication Critical patent/DE102023132762A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

In einem p-Typ-Substratbereich eines Halbleitersubstrats sind ein n-Typ-Source-Bereich, ein n-Typ-Drain-Bereich, ein p-Typ-Body-Bereich mit einer Störstellenkonzentration, die höher ist als eine Störstellenkonzentration des p-Typ-Substratbereichs, ein p-Typ-Body-Kontaktbereich mit einer Störstellenkonzentration, die höher ist als die Störstellenkonzentration des p-Typ-Body-Bereichs, und ein n-Typ-Drift-Bereich mit einer Störstellenkonzentration, die niedriger ist als die Störstellenkonzentration des n-Typ-Drain-Bereichs, ausgebildet. Eine Gate-Elektrode ist auf dem Halbleitersubstrat über einen Gate-Dielektrikumsfilm gebildet. Das Halbleitersubstrat umfasst einen ersten Bereich und einen zweiten Bereich, die abwechselnd in einer Erstreckungsrichtung der Gate-Elektrode angeordnet sind. Eine Breite des p-Typ-Body-Bereichs, der mit der Gate-Elektrode in dem zweiten Bereich überlappt, ist kleiner als eine Breite des p-Typ-Body-Bereichs, der mit der Gate-Elektrode in dem ersten Bereich überlappt.

Description

  • QUERVERWEIS AUF VERWANDTE ANMELDUNGEN
  • Die Offenbarung der japanischen Patentanmeldung Nr. 2022-187574 , eingereicht am 24. November 2022, einschließlich der Beschreibung, Zeichnungen und Zusammenfassung, ist hiermit durch Bezugnahme in ihrer Gesamtheit aufgenommen.
  • HINTERGRUND
  • Die vorliegende Offenbarung betrifft eine Halbleitervorrichtung und kann zum Beispiel geeigneterweise für eine Halbleitervorrichtung mit einem LDMOSFET verwendet werden.
  • Als MISFET (Metal Insulator Semiconductor Field Effect Transistor) gibt es einen LDMOSFET (Laterally Diffused Metal-Oxide-Semiconductor Field Effect Transistor). Der LDMOSFET hat eine hohe Drain-Durchbruchspannung.
  • Im Folgenden sind offenbarte Techniken aufgeführt.
  • [Patentdokument 1] Japanische ungeprüfte Patentanmeldungsveröffentlichung Nr. 2019-117883
  • Patentdokument 1 beschreibt eine Technik, die sich auf eine Halbleitervorrichtung mit einem LDMOSFET bezieht.
  • ZUSAMMENFASSUNG
  • In einem MISFET, wie einem LDMOSFET, ist die Schwellenspannung ein wichtiges elektrisches Merkmal und die Schwellenspannung des MISFET muss entsprechend der Anwendung der Halbleitervorrichtung angepasst werden. Aus diesem Grund ist es wünschenswert, die Schwellenspannung des MISFET auf einfache Weise anzupassen, ohne die Herstellungskosten der Halbleitervorrichtung zu erhöhen.
  • Weitere Ziele und neue Merkmale werden aus der Beschreibung dieser Spezifikation und den beigefügten Zeichnungen deutlich.
  • Gemäß einem Ausführungsbeispiel umfasst eine Halbleitervorrichtung: ein Halbleitersubstrat mit einer oberen Oberfläche; einen Substratbereich eines ersten Leitfähigkeitstyps, der in dem Halbleitersubstrat gebildet ist; einen ersten MISFET, der auf der oberen Oberfläche des Halbleitersubstrats gebildet ist; einen ersten Source-Bereich und einen ersten Drain-Bereich eines zweiten Leitfähigkeitstyps, die voneinander beabstandet in dem Substratbereich gebildet sind; und eine erste Gate-Elektrode, die auf dem Halbleitersubstrat zwischen dem ersten Source-Bereich und dem ersten Drain-Bereich über einen ersten Gate-Dielektrikumsfilm gebildet ist. Die Halbleitervorrichtung umfasst weiter einen ersten Halbleiterbereich des ersten Leitfähigkeitstyps mit einer höheren Störstellenkonzentration als die des Substratbereichs, wobei der erste Halbleiterbereich in dem Substratbereich gebildet ist, um in der Draufsicht teilweise mit der ersten Gate-Elektrode zu überlappen. Die Halbleitervorrichtung umfasst weiter einen zweiten Halbleiterbereich des ersten Leitfähigkeitstyps mit einer höheren Störstellenkonzentration als die des ersten Halbleiterbereichs, wobei der zweite Halbleiterbereich in dem Substratbereich gebildet ist, um in der Draufsicht nicht mit der ersten Gate-Elektrode zu überlappen und um angrenzend an den ersten Source-Bereich zu sein. Die Halbleitervorrichtung umfasst weiter einen dritten Halbleiterbereich des zweiten Leitfähigkeitstyps mit einer niedrigeren Störstellenkonzentration als die des ersten Drain-Bereichs, wobei der dritte Halbleiterbereich in dem Substratbereich gebildet ist, um in der Draufsicht teilweise mit der ersten Gate-Elektrode zu überlappen, und elektrisch mit dem ersten Drain-Bereich verbunden ist. Die erste Gate-Elektrode erstreckt sich in einer ersten Richtung und der erste Halbleiterbereich erstreckt sich in der ersten Richtung, um eine untere Oberfläche des ersten Source-Bereichs und eine untere Oberfläche des zweiten Halbleiterbereichs zu bedecken. Das Halbleitersubstrat umfasst einen ersten Bereich und einen zweiten Bereich, die abwechselnd in der ersten Richtung angeordnet sind. Eine Breite des ersten Halbleiterbereichs, der mit der ersten Gate-Elektrode in dem zweiten Bereich überlappt, ist kleiner als eine Breite des ersten Halbleiterbereichs, der mit der ersten Gate-Elektrode in dem ersten Bereich überlappt.
  • Gemäß einem Ausführungsbeispiel kann die Schwellenspannung des MISFET durch ein einfaches Verfahren angepasst werden. Weiter kann die Schwellenspannung des MISFET angepasst werden, während die Herstellungskosten der Halbleitervorrichtung gesenkt werden.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
    • 1 ist eine Draufsicht auf einen Hauptteil einer Halbleitervorrichtung eines ersten Ausführungsbeispiels.
    • 2 ist eine Querschnittsansicht des Hauptteils der Halbleitervorrichtung des ersten Ausführungsbeispiels.
    • 3 ist eine Querschnittsansicht des Hauptteils der Halbleitervorrichtung des ersten Ausführungsbeispiels.
    • 4 ist eine Querschnittsansicht des Hauptteils der Halbleitervorrichtung des ersten Ausführungsbeispiels.
    • 5 ist eine Querschnittsansicht des Hauptteils der Halbleitervorrichtung des ersten Ausführungsbeispiels.
    • 6 ist eine Querschnittsansicht des Hauptteils der Halbleitervorrichtung des ersten Ausführungsbeispiels.
    • 7 ist eine Draufsicht des Hauptteils der Halbleitervorrichtung des ersten Ausführungsbeispiels.
    • 8 ist eine Querschnittsansicht des Hauptteils der Halbleitervorrichtung des ersten Ausführungsbeispiels.
    • 9 ist eine Querschnittsansicht des Hauptteils der Halbleitervorrichtung des ersten Ausführungsbeispiels.
    • 10 ist eine Querschnittsansicht des Hauptteils der Halbleitervorrichtung des ersten Ausführungsbeispiels.
    • 11 ist eine Querschnittsansicht des Hauptteils der Halbleitervorrichtung des ersten Ausführungsbeispiels.
    • 12 ist eine Querschnittsansicht des Hauptteils der Halbleitervorrichtung des ersten Ausführungsbeispiels.
    • 13 ist eine Querschnittsansicht des Hauptteils der Halbleitervorrichtung des ersten Ausführungsbeispiels.
    • 14 ist eine Draufsicht des Hauptteils der Halbleitervorrichtung des ersten Ausführungsbeispiels.
    • 15 ist eine Querschnittsansicht des Hauptteils der Halbleitervorrichtung des ersten Ausführungsbeispiels.
    • 16 ist eine Querschnittsansicht des Hauptteils in einem Herstellungsschritt der Halbleitervorrichtung des ersten Ausführungsbeispiels.
    • 17 ist eine Querschnittsansicht des Hauptteils in dem gleichen Herstellungsschritt der Halbleitervorrichtung wie in 16.
    • 18 ist eine Querschnittsansicht des Hauptteils in dem Herstellungsschritt der Halbleitervorrichtung im Anschluss an 17.
    • 19 ist eine Querschnittsansicht des Hauptteils in dem gleichen Herstellungsschritt der Halbleitervorrichtung wie in 18.
    • 20 ist eine Querschnittsansicht des Hauptteils in dem Herstellungsschritt der Halbleitervorrichtung im Anschluss an 19.
    • 21 ist eine Querschnittsansicht des Hauptteils in dem gleichen Herstellungsschritt der Halbleitervorrichtung wie in 20.
    • 22 ist eine Draufsicht des Hauptteils einer Halbleitervorrichtung eines ersten modifizierten Beispiels.
    • 23 ist eine Draufsicht des Hauptteils einer Halbleitervorrichtung eines zweiten modifizierten Beispiels.
    • 24 ist eine Draufsicht des Hauptteils einer Halbleitervorrichtung eines dritten modifizierten Beispiels.
    • 25 ist eine Draufsicht des Hauptteils einer Halbleitervorrichtung eines zweiten Ausführungsbeispiels.
    • 26 ist eine Querschnittsansicht des Hauptteils der Halbleitervorrichtung des zweiten Ausführungsbeispiels.
    • 27 ist eine Querschnittsansicht des Hauptteils der Halbleitervorrichtung des zweiten Ausführungsbeispiels.
    • 28 ist eine Querschnittsansicht des Hauptteils der Halbleitervorrichtung des zweiten Ausführungsbeispiels.
    • 29 ist eine Draufsicht des Hauptteils der Halbleitervorrichtung des zweiten Ausführungsbeispiels.
    • 30 ist eine Querschnittsansicht des Hauptteils der Halbleitervorrichtung des zweiten Ausführungsbeispiels.
    • 31 ist eine Querschnittsansicht des Hauptteils der Halbleitervorrichtung des zweiten Ausführungsbeispiels.
    • 32 ist eine Querschnittsansicht des Hauptteils der Halbleitervorrichtung des zweiten Ausführungsbeispiels.
    • 33 ist eine Draufsicht des Hauptteils der Halbleitervorrichtung des zweiten Ausführungsbeispiels.
    • 34 ist eine Querschnittsansicht des Hauptteils der Halbleitervorrichtung des zweiten Ausführungsbeispiels.
  • DETAILLIERTE BESCHREIBUNG
  • In den folgenden Ausführungsbeispielen erfolgt die Beschreibung, wenn der Einfachheit halber erforderlich, durch Unterteilung in eine Vielzahl von Teilen oder Ausführungsbeispielen, aber außer wenn besonders angegeben, sind sie nicht unabhängig voneinander und beziehen sich auf das modifizierte Beispiel, Detail, ergänzende Beschreibung oder Ähnliches eines Teils oder der Gesamtheit des anderen. In den folgenden Ausführungsbeispielen ist die Anzahl von Elementen etc. (einschließlich der Anzahl der Elemente, numerische Werte, Quantitäten, Bereiche etc.) nicht auf die spezifische Anzahl beschränkt, sondern kann nicht kleiner oder gleich der spezifischen Anzahl sein, außer in Fällen, in denen die Anzahl ausdrücklich angegeben ist und in dem sie offensichtlich im Prinzip auf die spezifische Anzahl beschränkt ist. Weiter versteht es sich von selbst, dass in den folgenden Ausführungsbeispielen die konstituierenden Elemente (einschließlich Elementschritte und dergleichen) nicht unbedingt wesentlich sind, außer in dem Fall, in dem sie ausdrücklich spezifiziert werden, und in dem Fall, in dem sie offensichtlich im Prinzip als wesentlich angesehen werden. In ähnlicher Weise wird in den folgenden Ausführungsbeispielen, wenn auf die Formen, Positionsbeziehungen und Ähnliches von Komponenten und Ähnliches Bezug genommen wird, davon ausgegangen, dass die Formen und Ähnliches den Formen und Ähnlichem im Wesentlichen nahe kommen oder zu diesen ähnlich sind, außer in dem Fall, in dem sie ausdrücklich spezifiziert sind, und in dem Fall, in dem sie offensichtlich im Prinzip als wesentlich angesehen werden und dergleichen. Gleiches gilt für die oben genannten numerischen Werte und Bereiche.
  • Im Folgenden werden Ausführungsbeispiele basierend auf den Zeichnungen im Detail beschrieben. In allen Zeichnungen zur Erläuterung der Ausführungsbeispiele werden Elemente mit denselben Funktionen mit denselben Bezugszeichen bezeichnet und auf deren wiederholte Beschreibung wird verzichtet. In den folgenden Ausführungsbeispielen werden Beschreibungen gleicher oder ähnlicher Teile im Prinzip nicht wiederholt, außer wenn dies besonders erforderlich ist.
  • In den in den Ausführungsbeispielen verwendeten Zeichnungen kann die Schraffur auch in dem Fall einer Querschnittsansicht weggelassen werden, um die Darstellung der Zeichnungen zu erleichtern. Auch in dem Fall einer Draufsicht kann eine Schraffur verwendet werden, um die Darstellung der Zeichnung zu erleichtern.
  • ERSTES AUSFÜHRUNGSBEISPIEL
  • STRUKTUR EINER HALBLEITERVORRICHTUNG
  • Die Halbleitervorrichtung des ersten Ausführungsbeispiels wird unter Bezugnahme auf die Zeichnungen beschrieben. 1 und 7 sind Draufsichten des Hauptteils der Halbleitervorrichtung des vorliegenden Ausführungsbeispiels, und 2 bis 6 und 8 bis 13 sind Querschnittsansichten des Hauptteils der Halbleitervorrichtung des vorliegenden Ausführungsbeispiels. 2, 8 und 9 zeigen einen Querschnitt im Wesentlichen orthogonal zu der Gate-Breitenrichtung (Y-Richtung), und 3 bis 6 und 10 bis 13 zeigen einen Querschnitt im Wesentlichen orthogonal zu der Gate-Längsrichtung (X-Richtung). Die Querschnittsansicht entlang der Linie A1-A1 in 1 entspricht im Wesentlichen der 2, die Querschnittsansicht entlang der Linie. A3-A3 in 1 entspricht im Wesentlichen der 3, die Querschnittsansicht entlang der Linie A4-A4 in 1 entspricht im Wesentlichen der 4, die Querschnittsansicht entlang der Linie A5-A5 in 1 entspricht im Wesentlichen der 5 und die Querschnittsansicht entlang der Linie A6-A6 in 1 entspricht im Wesentlichen der 6. Weiter entspricht die Querschnittsansicht entlang der Linie B1-B1 in 7 im Wesentlichen der 8, die Querschnittsansicht entlang der Linie B2-B2 in 7 entspricht im Wesentlichen der 9, die Querschnittsansicht entlang der Linie B3-B3 in 7 entspricht im Wesentlichen der 10, die Querschnittsansicht entlang der Linie B4-B4 in 7 entspricht im Wesentlichen der 11, die Querschnittsansicht entlang der Linie B5-B5 in 7 entspricht im Wesentlichen der 12 und die Querschnittsansicht entlang der Linie B6-B6 in 7 entspricht im Wesentlichen der 13. 1 und 7 zeigen eine Draufsicht, wenn die obere Oberfläche des Halbleitersubstrats SB von oben betrachtet wird, wobei man durch den Gate-Dielektrikumsfilm GF, die Gate-Elektrode GE, den Zwischenschicht-Dielektrikumsfilm, IL, den Stift PG, die Verdrahtung M1 und die Struktur über dem Zwischenschicht-Dielektrikumsfilm IL blickt. 1 und 7 sind Draufsichten und sind zur Erleichterung der Unterscheidung der jeweiligen Bereiche schraffiert, und die Position der Gate-Elektrode GE ist durch gestrichelte Linien angegeben.
  • Es ist anzumerken, dass die in 1 und 7 gezeigte X-Richtung und Y-Richtung orthogonal zueinander sind. Die X-Richtung und die Y-Richtung verlaufen entlang der oberen Oberfläche (Hauptoberfläche) SBa oder der hinteren Oberfläche des Halbleitersubstrats SB, d.h. den horizontalen Richtungen. Hier entspricht die X-Richtung der Gate-Längsrichtung der Gate-Elektrode GE des LDMOSFET und die Y-Richtung entspricht der Gate-Breitenrichtung der Gate-Elektrode GE des LDMOSFET.
  • Die Halbleitervorrichtung des vorliegenden Ausführungsbeispiels umfasst einen MISFET und umfasst einen LDMOSFET als den MISFET.
  • In der vorliegenden Anwendung umfasst der MOSFET (Metal Oxide Semiconductor Field Effect Transistor - Metalloxid-Halbleiter-Feldeffekttransistor) oder der LDMOSFET nicht nur einen MISFET, der einen Oxidfilm (Siliziumoxidfilm) als einen Gate-Dielektrikumsfilm verwendet, sondern auch einen MISFET, der einen anderen dielektrischen Film als den Oxidfilm als Gate-Dielektrikumsfilm verwendet. Der LDMOSFET ist ein Typ einer MISFET-Vorrichtung. Der LDMOSFET kann auch als HV-MOSFET (High Voltage Metal Oxide Semiconductor Field Effect Transistor) oder DEMOSFET (Drain Extended Metal Oxide Semiconductor Field Effect Transistor) bezeichnet werden. Der LDMOSFET wird zum Beispiel in einer Leistungsumwandlungsschaltung wie einer Wechselrichterschaltung verwendet werden und kann als Leistungsschaltvörrichtung fungieren.
  • Die Halbleitervorrichtung des vorliegenden Ausführungsbeispiels umfasst den Elementbereich 1A, bei dem es sich um einen Bereich (planaren Bereich) handelt, in dem der LDMOSFET 1 gebildet ist, und den Elementbereich 2A, bei dem es sich um einen Bereich (planaren Bereich) handelt, in dem der LDMOSFET 2 gebildet ist. Der Elementbereich 1A und der Elementbereich 2A entsprechen voneinander verschiedenen planaren Bereichen des Halbleitersubstrats SB. Sowohl der LDMOSFET 1 als auch der LDMOSFET 2 sind auf der oberen Oberfläche SBa des Halbleitersubstrats SB gebildet. Hier wird der Fall beschrieben, in dem der LDMOSFET 1 und der LDMOSFET 2 n-Kanal-LDMOSFETs sind.
  • Die Schwellenspannung des in dem Elementbereich 1A gebildeten LDMOSFET 1 und die Schwellenspannung des in dem Elementbereich 2A gebildeten LDMOSFET 2 unterscheiden sich voneinander. Insbesondere ist die Schwellenspannung des in dem Elementbereich 2A gebildeten LDMOSFET 2 niedriger als die Schwellehspannung des in dem Elementbereich 1A gebildeten LDMOSFET 1. Eine Draufsicht des Elementbereichs 1A ist in 1 gezeigt, Querschnittsansichten des Elementbereichs 1A sind in 2 bis 6 gezeigt, eine Draufsicht des Elementbereichs 2A ist in 7 gezeigt, und Querschnittsansichten des Elementbereichs 2A sind in 8 bis 13 gezeigt.
  • Im Folgenden wird die Struktur der Halbleitervorrichtung des vorliegenden Ausführungsbeispiels beschrieben.
  • Das Halbleitersubstrat SB besteht aus monokristallinem Silizium oder dergleichen. Als Halbleitersubstrat SB wird vorzugsweise das p-Typ-Halbleitersubstrat verwendet, es kann jedoch auch das n-Typ-Halbleitersubstrat verwendet werden. Weiter kann als Halbleitersubstrat SB ein Epitaxie-Wafer verwendet werden, bei dem eine Epitaxie-Halbleiterschicht auf dem Halbleitersubstrat gebildet ist. Wenn der Epitaxie-Wafer als das Halbleitersubstrat SB verwendet wird, wird der p-Typ-Substratbereich KB durch die Epitaxie-Halbleiterschicht gebildet.
  • Das Halbleitersubstrat SB hat die obere Oberfläche SBa und die rückseitige Oberfläche SBb gegenüber der oberen Oberfläche SBa. Der STI-Bereich (element isolation region - Elementisolationsbereich) 3 ist auf der oberen Oberfläche SBa des Halbleitersubstrats SB durch ein STI(Shallow Trench Isolation - Grabenisola-tion)-Verfahren gebildet. Der STI-Bereich 3 besteht aus einem Isolator (Isolierfilm), der in einem in dem Halbleitersubstrat SB gebildeten Graben eingebettet ist.
  • Alternativ kann anstelle der STI-Bereiche 3 auch ein LOCOS-Bereich unter Verwendung eines LOCOS-Verfahrens (LOCal Oxidation of Silicon) gebildet werden. Weiter kann weder der STI-Bereich 3 noch der LOCOS-Bereich gebildet werden.
  • STRUKTUR EINER HALBLEITERVORRICHTUNG IN DEM ELEMENTBEREICH 1A
  • Zunächst wird die Struktur der Halbleitervorrichtung in dem Elementbereich 1A unter Bezugnahme auf 1 bis 6 spezifisch beschrieben.
  • Das Halbleitersubstrat SB umfasst den p-Typ-Substratbereich KB. Der p-Typ-Substratbereich KB ist ein p-Typ-Halbleiterbereich. Der p-Typ-Substratbereich KB kann ein p-Typ-Halbleiterbereich, der in dem p-Typ-Halbleitersubstrat gebildet ist, ein p-Typ-Halbleiterbereich, der in dem n-Typ-Halbleitersubstrat gebildet ist, oder ein Bereich sein, der den p-Typ in dem p-Typ-Halbleitersubstrat aufrechterhält. Der p-Typ-Substratbereich KB kann eine p-Typ-Epitaxie-Halbleiterschicht sein, die auf dem p-Typ- oder n-Typ-Halbleitersubstrat gebildet ist. In dem Halbleitersubstrat SB kann eine eingebettete n-Typ-Schicht (nicht gezeigt) unter dem p-Typ-Substratbereich KB vorhanden sein.
  • Der Elementbereich 1A ist in der Draufsicht in dem p-Typ-Substratbereich KB enthalten. Die Draufsicht entspricht einer Ansicht in einer Ebene im Wesentlichen parallel zu der oberen Oberfläche SBa des Halbleitersubstrats SB. Daher werden der n-Typ-Source-Bereich SR, der n-Typ-Drain-Bereich DR und der Kanalbildungsbereich (der Bereich, in dem der Kanal gebildet wird) des in dem Elementbereich 1A gebildeten LDMOSFET 1 in dem p-Typ-Substratbereich KB gebildet, in der Draufsicht.
  • In dem Halbleitersubstrat SB sind der n-Typ-Drift-Bereich (n-Typ-Halbleiterbereich, n-Typ-Well bzw. -Wanne) ND und der p-Typ-Body-Bereich (p-Typ-Halbleiterbereich, p-Typ-Wanne) PB in einem oberen Teil (oberer Schichtteil) des p-Typ-Substratbereichs KB gebildet. Der n-Typ-Drift-Bereich ND und der p-Typ-Body-Bereich PB sind aneinander angrenzend oder sind in der Gate-Längsrichtung (X-Richtung) des LDMOSFET 1 voneinander beabstandet. Weiter entspricht die Gate-Längsrichtung des LDMOSFET 1 der Kanallängenrichtung des LDMOSFET 1 und die Gate-Breitenrichtung des LDMOSFET 1 entspricht der Kanalbreitenrichtung des LDMOSFET 1.
  • Von dem n-Typ-Drift-Bereich ND und dem p-Typ-Body-Bereich PB befindet sich der n-Typ-Drift-Bereich ND auf der Drain-Seite des LDMOSFET 1 und der p-Typ-Body-Bereich PB befindet sich auf der Source-Seite der LDMOSFET 1. Der n-Typ-Drift-Bereich ND und der p-Typ-Body-Bereich PB erreichen die obere Oberfläche SBa des Halbleitersubstrats SB. Eine untere Oberfläche sowohl des n-Typ-Drift-Bereichs ND als auch des p-Typ-Body-Bereichs PB ist in Kontakt mit dem p-Typ-Substratbereich KB. Mit anderen Worten ist die untere Oberfläche sowohl des n-Typ-Drift-Bereichs ND als auch des p-Typ-Body-Bereichs PB mit dem p-Typ-Substratbereich KB bedeckt. Ein PN-Übergang wird an einer Grenze zwischen dem n-Typ-Drift-Bereich ND und dem p-Typ-Substratbereich KB gebildet. Eine Störstellenkonzentration (p-Typ-Störstellenkonzentration) des p-Typ-Body-Bereichs PB ist höher als eine Störstellenkonzentration (p-Typ-Störstellenkonzentration) des p-Typ-Substratbereichs KB.
  • Der p-Typ-Body-Bereich PB ist gebildet, um den n-Typ-Source-Bereich SR und den p-Typ-Body-Kontaktbereich PR zu umgeben, was später beschrieben wird. Der p-Typ-Body-Bereich PB kann als Back-Gate fungieren. Der p-Typ-Body-Bereich PB kann auch als Durchgriffsstopper fungieren, der die Ausdehnung der Verarmungsschicht von dem Drain zu der Source des LDMOSFET 1 unterdrückt.
  • In dem Halbleitersubstrat SB sind der n-Typ-Source-Bereich SR und der p-Typ-Body-Kontaktbereich (p-Typ-Halbleiterbereich) PR in dem p-Typ-Body-Bereich PB gebildet. Der n-Typ-Source-Bereich SR fungiert als Source-Bereich des LDMOSFET 1. Zwischen dem n-Typ-Source-Bereich SR und dem n-Typ-Drain-Bereich DR befindet sich ein Teil des p-Typ-Body-Bereichs PB unter der Gate-Elektrode GE. Zwischen dem n-Typ-Source-Bereich SR und dem n-Typ-Drain-Bereich DR sind ein oberer Teil (oberer Schichtteil) des p-Typ-Body-Bereichs PB, der sich unter der Gate-Elektrode GE befindet, und ein oberer Teil (oberer Schichtteil) des p-Typ-Substratbereichs KB, der sich unter der Gate-Elektrode GE befindet, die Kanalbildungsbereiche des LDMOSFET 1.
  • Sowohl der n-Typ-Source-Bereich SR als auch der p-Typ-Body-Kontaktbereich PR erstrecken sich in der Gate-Breitenrichtung (Y-Richtung) des LDMOSFET 1 und der n-Typ-Source-Bereich SR und der p-Typ-Body-Kontaktbereich PR sind angrenzend aneinander in der Gate-Längsrichtung (X-Richtung) des LDMOSFET 1. Aus dem n-Typ-Source-Bereich SR und dem p-Typ-Body-Kontaktbereich PR befindet sich der n-Typ-Source-Bereich SR auf einer Seite angrenzend an den Kanalbildungsbereich des LDMOSFET 1, und der p-Typ-Body-Kontaktbereich PR befindet sich auf einer Seite, die von dem Kanalbildungsbereich des LDMOSFET 1 entfernt ist. Das heißt, der n-Typ-Source-Bereich SR befindet sich zwischen dem Kanalbildungsbereich und dem p-Typ-Body-Kontaktbereich PR. Die untere Oberfläche des n-Typ-Source-Bereichs SR und die untere Oberfläche des p-Typ-Body-Kontaktbereichs PR sind in Kontakt mit dem p-Typ-Body-Bereich PB. Das heißt, die untere Oberfläche des n-Typ-Source-Bereichs SR und die untere Oberfläche des p-Typ-Body-Kontaktbereichs PR sind mit dem p-Typ-Body-Bereich PB bedeckt. Weiter ist eine Seitenoberfläche des n-Typ-Source-Bereichs SR, die der Seite gegenüberliegt, die an den p-Typ-Body-Kontaktbereich PR angrenzt, mit dem p-Typ-Body-Bereich PB in Kontakt. Das heißt, die Seitenoberfläche des n-Typ-Source-Bereichs SR, die der Seite gegenüberliegt, die an den p-Typ-Body-Kontaktbereich PR angrenzt, ist mit dem p-Typ-Body-Bereich PB bedeckt. Daher erstreckt sich der p-Typ-Body-Bereich PB in der Y-Richtung, während er die untere Oberfläche des n-Typ-Source-Bereichs SR und die untere Oberfläche des p-Typ-Body-Kontaktbereichs PR und die Seitenoberfläche des n-Typ-Source-Bereichs SR (die Seitenoberfläche gegenüber der Seite angrenzend an den p-Typ-Body-Kontaktbereich PR) bedeckt. Eine obere Oberfläche des n-Typ-Source-Bereichs SR und eine obere Oberfläche des p-Typ-Body-Kontaktbereichs PR erreichen die obere Oberfläche SBa des Halbleitersubstrats SB. Weiter kann eine LDD (Lightly Doped Drain)-Struktur auf den n-Typ-Source-Bereich SR aufgebracht werden.
  • Eine Störstellenkonzentration des p-Typ-Body-Kontaktbereichs PR ist höher als eine Störstellenkonzentration des p-Typ-Body-Bereichs PB. Der p-Typ-Body-Kontaktbereich PR kann als Kontaktteil des p-Typ-Body-Bereichs PB fungieren.
  • Der n-Typ-Drain-Bereich (n-Typ-Halbleiterbereich) DR ist in dem n-Typ-Drift-Bereich ND gebildet. Der n-Typ-Drain-Bereich DR fungiert als Drain-Bereich des LDMOSFET 1. Der n-Typ-Drain-Bereich DR erstreckt sich in der Y-Richtung und eine obere Oberfläche des n-Typ-Drain-Bereichs DR erreicht die obere Oberfläche SBa des Halbleitersubstrats SB. Eine Störstellenkonzentration des n-Typ-Drain-Bereichs DR ist höher als eine Störstellenkonzentration des n-Typ-Drift-Bereichs ND. Der n-Typ-Drain-Bereich DR und der n-Typ-Source-Bereich SR sind in der X-Richtung voneinander beabstandet.
  • Die Gate-Elektrode GE des LDMOSFET 1 ist auf der oberen Oberfläche SBa des Halbleitersubstrats SB über den Gate-Dielektrikumsfilm GF gebildet. Insbesondere ist die Gate-Elektrode GE auf der oberen Oberfläche SBa des Halbleitersubstrats SB zwischen dem n-Typ-Source-Bereich SR und dem n-Typ-Drain-Bereich DR über den Gate-Dielektrikumsfilm GF gebildet. Der Gate-Dielektrikumsfilm GF besteht zum Beispiel aus einem Siliziumoxidfilm. Die Gate-Elektrode GE besteht zum Beispiel aus einem Einzelschichtfilm aus einem polykristallinen Siliziumfilm (dotierter Polysiliziumfilm) oder einem gestapelten Film aus einem polykristallinen Siliziumfilm und einer Metallsilizidschicht.
  • In der Draufsicht ist zwischen dem Kanalbildungsbereich des LDMOSFET 1 und dem n-Typ-Drain-Bereich DR der STI-Bereich 3 angeordnet, und ein Teil (ein Teil der Drain-Seite) der Gate-Elektrode GE ist auf dem STI-Bereich 3 angeordnet. Das heißt, ein Teil der Gate-Elektrode GE ist auf dem STI-Bereich 3 angeordnet. Der STI-Bereich 3, der zwischen dem Kanalbildungsbereich des LDMOSFET 1 und dem n-Typ-Drain-Bereich DR liegt, erstreckt sich in der Y-Richtung und der n-Typ-Drift-Bereich ND befindet sich unter dem STI-Bereich 3 zwischen dem Kanalbildungsbereich und dem n-Typ-Drain-Bereich DR angeordnet. Die untere Oberfläche des n-Typ-Drain-Bereichs DR ist in Kontakt mit dem n-Typ-Drift-Bereich ND, und die Seitenoberfläche des n-Typ-Drain-Bereichs DR ist in Kontakt mit dem STI-Bereich 3. Mit anderen Worten, die untere Oberfläche des n-Typ-Drain-Bereichs DR ist mit dem n-Typ-Drift-Bereich ND bedeckt, und die Seitenoberfläche des n-Typ-Drain-Bereichs DR ist mit dem STI-Bereich 3 bedeckt. Daher kann der n-Typ-Drift-Bereich ND unter dem STI-Bereich 3 auch als Leitungspfad zwischen dem Kanal des LDMOSFET 1 und dem n-Typ-Drain-Bereich DR fungieren.
  • Es ist anzumerken, dass in 2 der Fall gezeigt ist, in dem der Gate-Dielektrikumsfilm GF zwischen der Gate-Elektrode GE und dem STI-Bereich 3 unter der Gate-Elektrode GE angeordnet ist, es kann jedoch auch der Fall vorliegen, in dem der Gate-Dielektrikumsfilm GF nicht zwischen der Gate-Elektrode GE und dem STI-Bereich 3 unter der Gate-Elektrode GE angeordnet ist. Seitenwandabstandshalter (nicht gezeigt) aus einem Isolierfilm (z.B. einem Siliziumoxidfilm) können auf beiden Seitenoberflächen der Gate-Elektrode GE gebildet sein.
  • Der p-Typ-Body-Bereich PB und der n-Typ-Drift-Bereich ND erstrecken sich in der Y-Richtung, und ein Teil des p-Typ-Body-Bereichs PB befindet sich unter der Gate-Elektrode GE und ein Teil des n-Typ-Drift-Bereichs ND befindet sich unter der Gate-Elektrode GE. Anders betrachtet überlappt ein Teil der Gate-Elektrode GE (ein Teil auf der Source-Seite) mit dem p-Typ-Body-Bereich PB in der Draufsicht, und ein anderer Teil der Gate-Elektrode GE (ein Teil auf der Drain-Seite) überlappt mit dem n-Typ-Drift-Bereich ND in der Draufsicht. Ein Teil des p-Typ-Body-Bereichs PB, der sich unter der Gate-Elektrode GE befindet (d.h. ein Teil, der in Draufsicht mit der Gate-Elektrode GE überlappt), erstreckt sich in der Y-Richtung mit einer konstanten Breite (Breite in X-Richtung). Weiter erstreckt sich ein Teil des n-Typ-Drift-Bereichs ND, der sich unter der Gate-Elektrode GE befindet (d.h. ein Teil, der in der Draufsicht mit der Gate-Elektrode GE überlappt), in der Y-Richtung mit einer konstanten Breite (Breite in X-Richtung).
  • In 2 ist der p-Typ-Substratbereich KB zwischen dem p-Typ-Body-Bereich PB und dem n-Typ-Drift-Bereich ND in der X-Richtung angeordnet. In diesem Fall bildet die Seitenoberfläche des n-Typ-Drift-Bereichs ND (die Seitenoberfläche, die dem p-Typ-Body-Bereich PB zugewandt ist) einen PN-Übergang in Kontakt mit dem p-Typ-Substratbereich KB, und die Seitenoberfläche des p-Typ-Body-Bereichs PB (die Seitenoberfläche, die dem n-Typ-Drift-Bereich ND zugewandt ist) ist ebenfalls in Kontakt mit dem p-Typ-Substratbereich KB.
  • In einem anderen Ausführungsbeispiel können der p-Typ-Body-Bereich PB und der n-Typ-Drift-Bereich ND in der X-Richtung miteinander in Kontakt sein und ein PN-Übergang wird an einer Grenze zwischen dem p-Typ-Body-Bereich PB und dem n-Typ-Drift-Bereich ND gebildet.
  • Die Seitenoberfläche des n-Typ-Drift-Bereichs ND (die dem p-Typ-Body-Bereich PB zugewandte Seitenoberfläche) befindet sich in der Mitte der Gate-Elektrode GE in der X-Richtung und erstreckt sich in der Y-Richtung.
  • In der Draufsicht ist die Gate-Elektrode GE zwischen dem n-Typ-Source-Bereich SR und dem n-Typ-Drain-Bereich DR angeordnet. Wenn eine Spannung gleich oder höher als die Schwellenspannung an die Gate-Elektrode GE angelegt wird, wird eine n-Typ-Inversionsschicht in einem oberen Teil (oberer Schichtteil) des p-Typ-Body-Bereichs PB in einem Teil, der sich unter der Gate-Elektrode GE befindet, und in einem oberen Teil (oberer Schichtteil) des p-Typ-Substratbereichs KB in einem Teil gebildet, der sich unter der Gate-Elektrode GE befindet. Die n-Typ-Inversionsschicht fungiert als ein Kanal (Kanalbereich). Der n-Typ-Source-Bereich SR und der n-Typ-Drain-Bereich DR leiten über den Kanal und den n-Typ-Drift-Bereich ND.
  • In der X-Richtung ist der n-Typ-Drift-Bereich ND mit einer Störstellenkonzentration (n-Typ-Störstellenkonzentration), die niedriger als eine Störstellenkonzentration des n-Typ-Drain-Bereichs DR ist, zwischen dem p-Typ-Body-Bereich PB und dem n-Typ-Drain-Bereich DR angeordnet. Daher ist der n-Typ-Drift-Bereich ND mit einer Störstellenkonzentration, die niedriger als eine Störstellenkonzentration des n-Typ-Drain-Bereichs DR ist, zwischen dem Kanalbildungsbereich des LDMOSFET 1 und dem n-Typ-Drain-Bereich DR vorhanden. Somit sind in der X-Richtung der Kanalbildungsbereich und der n-Typ-Drift-Bereich ND zwischen dem n-Typ-Source-Bereich SR und dem n-Typ-Drain-Bereich DR vorhanden, der Kanalbildungsbereich befindet sich auf der Seite des n-Typ-Source-Bereichs SR, und der n-Typ-Drift-Bereich ND befindet sich auf der Seite des n-Typ-Drain-Bereichs DR. Weiter können die p-Typ-Substratbereiche KB unter dem n-Typ-Drift-Bereich ND und dem p-Typ-Body-Bereich PB als Resurf-Schicht (Resurf-Bereich) fungieren.
  • Weiter kann eine Metallsilizidschicht (nicht gezeigt) auf dem oberen Teil (Oberflächenschichtteil) jeweils des n-Typ-Drain-Bereichs DR, des n-Typ-Source-Bereichs SR und des p-Typ-Body-Kontaktbereichs PR gebildet sein. Die Metallsilizidschichten können unter Verwendung einer Salizid(Self Aligned Silicide)-Technik gebildet werden.
  • In dem vorliegenden Ausführungsbeispiel ist der n-Typ-Drain-Bereich DR in Kontakt mit dem n-Typ-Drift-Bereich ND. Dementsprechend sind der n-Typ-Drain-Bereich DR und der n-Typ-Drift-Bereich ND elektrisch miteinander verbunden. In einem anderen Ausführungsbeispiel ist der n-Typ-Drain-Bereich DR möglicherweise nicht in Kontakt mit dem n-Typ-Drift-Bereich ND und der n-Typ-Halbleiterbereich, der eine Störstellenkonzentration hat, die höher ist als eine Störstellenkonzentration des n-Typ-Drift-Bereichs ND und niedriger ist als eine Störstellenkonzentration des n-Typ-Drain-Bereichs DR, kann zwischen dem n-Typ-Drain-Bereich DR und dem n-Typ-Drift-Bereich ND angeordnet sein. In diesem Fall sind der n-Typ-Drain-Bereich DR und der n-Typ-Drift-Bereich ND über den dazwischen liegenden n-Typ-Halbleiterbereich elektrisch miteinander verbunden. In jedem Fall sind der n-Typ-Drain-Bereich DR und der n-Typ-Drift-Bereich ND elektrisch miteinander verbunden.
  • STRUKTUR EINER HALBLEITERVORRICHTUNG IN DEM ELEMENTBEREICH 2A
  • Als nächstes wird die Struktur der Halbleitervorrichtung in dem Elementbereich 2A unter Bezugnahme auf 7 bis 13 genauer beschrieben. In der folgenden Beschreibung wird die Struktur der Halbleitervorrichtung in dem Elementbereich 2A hauptsächlich in Bezug auf den Unterschied in der Struktur der Halbleitervorrichtung in dem Elementbereich 1A beschrieben, und die Struktur der Halbleitervorrichtung in dem Elementbereich 2A, die gemeinsam ist mit der Struktur der Halbleitervorrichtung in dem Elementbereich 1A, wird nicht wiederholt beschrieben.
  • Der Bildungsbereich des p-Typ-Body-Bereichs PB in der Struktur der Halbleitervorrichtung in dem Elementbereich 2A unterscheidet sich von der Struktur der Halbleitervorrichtung in dem Elementbereich 1A, und die Struktur der Halbleitervorrichtung in dem Elementbereich 2A, mit Ausnahme des Bildungsbereichs des p-Typ-Body-Bereichs PB, ist im Prinzip dieselbe wie die Struktur der Halbleitervorrichtung in dem Elementbereich 1A. Somit ist die Querschnittsstruktur von 10 im Wesentlichen dieselbe wie die Querschnittsstruktur von 3, die Querschnittsstruktur von 11 ist im Wesentlichen dieselbe wie die Querschnittsstruktur von 4 und die Querschnittsstruktur von 13 ist im Wesentlichen dieselbe wie die Querschnittsstruktur von 6. in dem Folgenden wird der in dem Halbleitersubstrat SB in dem Elementbereich 2A gebildete p-Typ-Body-Bereich PB als p-Typ-Body-Bereich PB2 bezeichnet und der in dem Halbleitersubstrat SB in dem Elementbereich 1A gebildete p-Typ-Body-Bereich PB wird als p-Typ-Body-Bereich PB1 bezeichnet. Obwohl der in dem Elementbereich 1A gebildete LDMOSFET als LDMOSFET 1 bezeichnet wird, wird der in dem Elementbereich 2A gebildete LDMOSFET als LDMOSFET 2 bezeichnet.
  • In dem Elementbereich 2A werden der Bereich RG1 mit der in 8 gezeigten Querschnittsstruktur und der Bereich RG2 mit der in 9 gezeigten Querschnittsstruktur abwechselnd in der Gate-Breitenrichtung (Y-Richtung) des LDMOSFET 2 wiederholt. Das heißt, in dem Elementbereich 2A befindet sich in der Y-Richtung der Bereich RG2 mit der in 9 gezeigten Querschnittsstruktur angrenzend an den Bereich RG1 mit der in 8 gezeigten Querschnittsstruktur, und der Bereich RG1 mit der in 8 gezeigten Querschnittsstruktur ist angrenzend an den Bereich RG2 mit der in 9 gezeigten Querschnittsstruktur. 8 ist eine Querschnittsansicht des Bereichs RG1 (Querschnittsansicht orthogonal zu der Y-Richtung), und 9 ist eine Querschnittsansicht des Bereichs RG2 (Querschnittsansicht orthogonal zu der Y-Richtung).
  • Die in 8 gezeigte Querschnittsstruktur ist im Wesentlichen die gleiche wie die in 2 gezeigte Querschnittsstruktur. Andererseits ist in der in 9 gezeigten Querschnittsstruktur der Bildungsbereich des p-Typ-Body-Bereichs PB2 von der in 8 gezeigten Querschnittsstruktur verschieden.
  • Was für den Bildungsbereich des p-Typ-Body-Bereichs PB2 zwischen der Querschnittsstruktur von 8 und der Querschnittsstruktur von 9 gemeinsam ist, besteht darin, dass der p-Typ-Body-Bereich PB2 unter dem n-Typ-Source-Bereich SR und dem p-Typ-Body-Kontaktbereich PR vorhanden ist und dass die untere Oberfläche des n-Typ-Source-Bereichs SR und die untere Oberfläche des p-Typ- Body-Kontaktbereichs PR in Kontakt mit dem p-Typ-Body-Bereich PB2 sind (und daher damit bedeckt sind). Daher, in dem Elementbereich 2A, in dem der Bereich RG1 mit der in 8 gezeigten Querschnittsstruktur und der Bereich RG2 mit der in 9 gezeigten Querschnittsstruktur in der Y-Richtung wiederholt werden, erstreckt sich der p-Typ-Body-Bereich PB2 in der Y-Richtung, während er die untere Oberfläche des n-Typ-Source-Bereichs SR und die untere Oberfläche des p-Typ-Body-Kontaktbereichs PR bedeckt (siehe 8 bis 11).
  • In dem Bereich RG1 mit der in 8 gezeigten Querschnittsstruktur und dem Bereich RG2 mit der in 9 gezeigten Querschnittsstruktur unterscheiden sich die Breiten W1 der p-Typ-Body-Bereiche PB, die mit der Gate-Elektrode GE überlappen, voneinander. Hier wird in der Draufsicht die Breite des p-Typ-Body-Bereichs PB, der mit der Gate-Elektrode GE überlappt (d.h. die Breite des Teils des p-Typ-Body-Bereichs PB, der sich unter der Gate-Elektrode GE befindet) bezeichnet als die Breite W1 des p-Typ-Body-Bereichs PB, der mit der Gate-Elektrode GE überlappt. Die Breite W1 des p-Typ-Body-Bereichs PB, der mit der Gate-Elektrode GE überlappt, entspricht der Breite (Abmessung) in der X-Richtung. Die Breite W1 ist in 1 und 7 gezeigt.
  • In dem vorliegenden Ausführungsbeispiel ist, wie aus 7 ersichtlich ist, die Breite W1 des p-Typ-Body-Bereichs PB(PB2), der mit der Gate-Elektrode GE in dem Bereich RG2 überlappt, kleiner als die Breite W1 des p-Typ-Body-Bereichs PB(PB2), der mit der Gate-Elektrode GE in dem Bereich RG1 überlappt.
  • In dem Elementbereich 1A ist die Breite W1 des p-Typ-Body-Bereichs PB(PB1), der mit der Gate-Elektrode GE überlappt, im Wesentlichen konstant, unabhängig von der Position in der Y-Richtung. Das heißt, in dem Elementbereich 1A ist bei Betrachtung des Querschnitts orthogonal zu der Y-Richtung die Breite W1 im Wesentlichen gleich (konstant) in dem Querschnitt an jeder Position in der Y-Richtung. Daher erstreckt sich in dem Elementbereich 1A der p-Typ-Body-Bereich PB1 in der Y-Richtung, um die untere Oberfläche des n-Typ-Source-Bereichs SR und die untere Oberfläche des p-Typ-Body-Kontaktbereichs PR zu bedecken, und während eines Überlappens mit der Gate-Elektrode GE in der Draufsicht mit einer konstanten Breite W1.
  • Weiter ist in dem Elementbereich 2A, in dem Bereich RG1 mit der Querschnittsstruktur von 8, die Breite W1 des p-Typ-Body-Bereichs PB(PB2), der mit der Gate-Elektrode GE überlappt, im Wesentlichen konstant, unabhängig von der Position in der Y-Richtung, und ist im Wesentlichen die gleiche wie die Breite W1 des p-Typ-Body-Bereichs PB1, der mit der Gate-Elektrode GE überlappt, in dem Elementbereich 1A. Das heißt, in dem Bereich RG1 des Elementbereichs 1A, bei Betrachtung des Querschnitts orthogonal zu der Y-Richtung, die Breite W1 im Wesentlichen gleich (konstant) ist in dem Querschnitt an jeder Position in der Y-Richtung. Andererseits ist in dem Elementbereich 2A, in dem Bereich RG2 mit der Querschnittsstruktur von 9, die Breite W1 des p-Typ-Body-Bereichs PB(PB2), der mit der Gate-Elektrode GE überlappt, kleiner als die Breite W1 des p-Typ-Body-Bereichs PB(PB2), der mit der Gate-Elektrode GE in dem Bereich RG1 überlappt, der die Querschnittsstruktur von 8 hat. Mit anderen Worten, im Vergleich zu dem Bereich RG1 des Elementbereichs 2A ist in dem Bereich RG2 des Elementbereichs 2A der Endteil (der Endteil gegenüber dem n-Typ-Drift-Bereich ND) TB1 des p-Typ-Body-Bereichs PB2 in der X-Richtung zurückgesetzt, so dass die Breite W1 des p-Typ-Body-Bereichs PB2, der mit der Gate-Elektrode GE überlappt, in der Draufsicht reduziert ist. In einer anderen Ansicht ist in der in der X-Richtung der kleinste Abstand (nächster Abstand) L3 zwischen dem p-Typ-Body-Bereich PB2 und dem n-Typ-Drift-Bereich ND in dem Bereich RG2 größer als der kleinste Abstand (nächster Abstand) L2 dazwischen dem p-Typ-Body-Bereich PB2 und dem n-Typ-Drift-Bereich ND in dem Bereich RG1 (d.h. L3 > L2).
  • Die Breite W1 des p-Typ-Body-Bereichs PB2, der mit der Gate-Elektrode GE in dem Bereich RG2 überlappt, kann Null sein (W1 = 0). In dem Bereich RG2, dass die Breite W1 des p-Typ-Body-Bereichs PB2, der mit der Gate-Elektrode GE überlappt, Null ist (W1 = 0), bedeutet, dass der p-Typ-Body-Bereich PB2 in der Draufsicht nicht mit der Gate-Elektrode GE überlappt. Anders betrachtet, dass die Breite W1 in dem Bereich RG2 Null ist (W1 = 0), bedeutet, dass sich der p-Typ-Body-Bereich PB2 nicht unter der Gate-Elektrode GE in dem Bereich RG2 befindet.
  • 14 und 15 sind eine Draufsicht (14) und eine Querschnittsansicht (15) des Elementbereichs 2A, wenn die Breite W1 des p-Typ-Body-Bereichs PB2, der mit der Gate-Elektrode GE in dem Bereich RG2 überlappt, Null ist (W1=0). Andererseits sind 7 und 9 eine Draufsicht (7) und eine Querschnittsansicht (9) des Elementbereichs 2A, wenn die Breite W1 des p-Typ-Body-Bereichs PB2, der mit der Gate-Elektrode GE in dem Bereich RG2 überlappt, größer ist als Null (W1>0).
  • 14 entspricht 7 und 15 ist eine Querschnittsansicht entlang der Linie B2-B2 in 14. Die Querschnittsansicht entlang der Linie B1-B1 in 14 ist ähnlich zu der in 8, die Querschnittsansicht entlang der Linie B3-B3 in 14 ist ähnlich zu der in 10, die Querschnittsansicht entlang der Linie B4-B4 in 14 ist ähnlich zu der in 11, die Querschnittsansicht entlang der Linie B5-B5 in 14 ist ähnlich zu der in 12 und die Querschnittsansicht entlang der Linie B6-B6 in 14 ist ähnlich zu der in 13.
  • In 14 überlappt ein Teil des p-Typ-Body-Bereichs PB2 mit der Gate-Elektrode GE in dem Bereich RG1 in der Draufsicht, der p-Typ-Body-Bereich PB2 überlappt jedoch nicht mit der Gate-Elektrode GE in dem Bereich RG2 in der Draufsicht. In diesem Fall, wie in 8 gezeigt, befindet sich ein Teil des p-Typ-Body-Bereichs PB2 unter der Gate-Elektrode GE in dem Bereich RG1, wohingegen, wie in 15 gezeigt, der p-Typ-Body-Bereich PB2 nicht unter der Gate-Elektrode GE in dem Bereich RG2 gebildet (angeordnet) ist. In einer anderen Ansicht, in 14, überlappt der Endteil (der Endteil gegenüber dem n-Typ-Drift-Bereich ND) TB1 des p-Typ-Body-Bereichs PB2 mit der Gate-Elektrode GE in der Draufsicht in dem Bereich RG1 des Elementbereichs 2A, aber der Endteil (der Endteil gegenüber dem n-Typ-Drift-Bereich ND) TB1 des p-Typ-Body-Bereichs PB2 überlappt nicht mit der Gate-Elektrode GE und liegt daher von der Gate-Elektrode GE frei in der Draufsicht in dem Bereich RG2 des Elementbereichs 2A. Das heißt, in 14, der Endteil TB1 des p-Typ-Body-Bereichs PB2, der dem n-Typ-Drift-Bereich ND in dem Bereich RG2 am nächsten liegt, liegt von der Gate-Elektrode GE in der X-Richtung frei.
  • Beim Vergleich von 8 und 9 (oder 15), ist der p-Typ-Substratbereich KB in 9 (oder 15) in dem Teil vorhanden, in dem der p-Typ-Body-Bereich PB2 in 8 gebildet ist, während der p-Typ-Body-Bereich PB2 in 9 (oder 15) nicht gebildet ist.
  • Daher ist in der in 8 gezeigten Querschnittsstruktur (und damit dem Bereich RG1) und der in 9 gezeigten Querschnittsstruktur (und damit dem Bereich RG2) der Oberflächenschichtteil des Halbleitersubstrats SB unter der Gate-Elektrode GE durch den n-Typ-Drift-Bereich ND, den p-Typ-Substratbereich KB und den p-Typ-Body-Bereich PB konfiguriert. Daher fungieren in der in 8 gezeigten Querschnittsstruktur (Bereich RG1) und der in 9 gezeigten Querschnittsstruktur (Bereich RG2) der obere Teil (oberer Schichtteil) des p-Typ-Body-Bereichs PB, der sich unter der Gate-Elektrode GE befindet, und der obere Teil (oberer Schichtteil) des p-Typ-Substratbereichs KB, der sich unter der Gate-Elektrode GE befindet, als der Kanalbildungsbereich CN des LDMOSFET 2. Das heißt, in der in 8 gezeigten Querschnittsstruktur (Bereich RG1) und der in 9 gezeigten Querschnittsstruktur (Bereich RG2) wird der Kanalbildungsbereich CN des LDMOSFET 2 durch den p-Typ-Body-Bereich PB und den p-Typ-Substratbereich KB konfiguriert. In 8, 9 und 15 ist die Position des Kanalbildungsbereichs CN schematisch durch gestrichelte Linien angegeben.
  • Wie oben beschrieben ist jedoch die Breite W1 in dem Bereich RG2 kleiner als die Breite W1 in dem Bereich RG1. Dies widerspiegelnd ist das Verhältnis des p-Typ-Body-Bereichs PB zu dem Kanalbildungsbereich CN in der in 9 gezeigten Querschnittsstruktur (und damit dem Bereich RG2) kleiner als das Verhältnis des p-Typ-Body-Bereichs PB zu dem Kanalbildungsbereich CN in der in 8 gezeigten Querschnittsstruktur (und damit dem Bereich RG1).
  • Andererseits ist in der in 15 gezeigten Querschnittsstruktur (damit dem Bereich RG2) der Oberflächenschichtteil des Halbleitersubstrats SB unter der Gate-Elektrode GE durch den n-Typ-Drift-Bereich ND und den p-Typ-Substratbereich KB konfiguriert und der obere Teil (oberer Schichtteil) des p-Typ-Substratbereichs KB, der sich unter der Gate-Elektrode GE befindet, fungiert als Kanalbildungsbereich CN des LDMOSFET 2. Das heißt, in der in 9 gezeigten Querschnittsstruktur (und damit in dem Bereich RG2) ist der Kanalbildungsbereich CN des LDMOSFET 2 durch den p-Typ-Substratbereich KB konfiguriert, und der p-Typ-Body-Bereich PB fungiert nicht als Kanalbildungsbereich.
  • Daher wird in der in 8 gezeigten Querschnittsstruktur (und damit dem Bereich RG1) und in der in 9 gezeigten Querschnittsstruktur (und damit dem Bereich RG2), wenn eine Spannung gleich oder höher als die Schwellenspannung an die Gate-Elektrode GE angelegt wird, die n-Typ-Inversionsschicht (Kanal) in dem oberen Teil (oberer Schichtteil) des p-Typ-Body-Bereichs PB, der sich unter der Gate-Elektrode GE befindet, und dem oberen Teil (oberer Schichtteil) des p-Typ-Substratbereichs KB, der sich unter der Gate-Elektrode GE befindet, gebildet. Andererseits wird in der in 15 gezeigten Querschnittsstruktur (damit dem Bereich RG2), wenn eine Spannung gleich oder höher als die Schwellenspannung an die Gate-Elektrode GE angelegt wird, die n-Typ-Inversionsschicht (Kanal) in dem oberen Teil (oberer Schichtteil) des p-Typ-Substratbereichs KB, der sich unter der Gate-Elektrode GE befinde, gebildet. Der n-Typ-Source-Bereich SR und der n-Typ-Drain-Bereich DR leiten über die n-Typ-Inversionsschicht (Kanal) und den n-Typ-Drift-Bereich ND.
  • In 7 und 14 sind als Beispiel vier Bereiche RG1 und vier Bereiche RG2 abwechselnd in der Y-Richtung angeordnet, aber die Anzahl der Bereiche RG1 und RG2 kann nach Bedarf geändert werden. Wenn zum Beispiel die Gate-Breite des LDMOSFET groß ist, ist die Abmessung des Elementbereichs 2A in der Y-Richtung groß und somit steigt die Anzahl der Bereiche RG1 und der Bereiche RG2. In jedem Fall gibt es in dem Elementbereich 2A eine Vielzahl von Bereichen RG1 und RG2, und die Bereiche RG1 und RG2 sind Y-Richtung aneinander angrenzend angeordnet.
  • STRUKTUR ÜBER DEM HALBLEITERSUBSTRAT
  • Als nächstes wird die Struktur über dem Halbleitersubstrat SB beschrieben.
  • Wie in 2 bis 6, 8 bis 13 und 15 gezeigt, wird der Zwischenschicht-Dielektrikumsfilm IL auf der oberen Oberfläche des Halbleitersubstrats SB gebildet, um die Gate-Elektrode GE zu bedecken. Der Zwischenschicht-Dielektrikumsfilm IL besteht zum Beispiel aus einem Siliziumoxidfilm. Der Zwischenschicht-Dielektrikumsfilm IL kann auch durch einen gestapelten Film aus einem relativ dünnen Siliziumnitridfilm und einem relativ dicken Siliziumoxidfilm auf dem Siliziumnitrid gebildet werden. Eine obere Oberfläche des Zwischenschicht-Dielektrikumsfilms IL ist planarisiert.
  • Ein Kontaktloch (Durchgangsloch) ist in dem Zwischenschicht-Dielektrikumsfilm IL gebildet, und ein leitender Stift (Kontaktstift) PG mit einem Wolframfilm (W) als Hauptbestandteil ist in dem Kontaktloch gebildet (eingebettet). Eine Vielzahl von Stiften PG ist vorgesehen, und jeder der Vielzahl von Stiften PG durchdringt den Zwischenschicht-Dielektrikumsfilm IL. Der Stift PG ist jeweils auf dem n-Typ-Source-Bereich SR, dem n-Typ-Drain-Bereich DR und dem p-Typ-Body-Kontaktbereich PR gebildet.
  • Der Stift PG kann auch auf der Gate-Elektrode GE angeordnet sein, der Stift PG auf der Gate-Elektrode GE ist jedoch in den Querschnittsansichten von 2 bis 6, 8 bis 13 und 15 nicht gezeigt.
  • Durch den Kontakt mit dem n-Typ-Drain-Bereich DR ist der auf dem n-Typ-Drain-Bereich DR angeordnete Stift PG elektrisch mit dem n-Typ-Drain-Bereich DR1 verbunden. Durch den Kontakt mit dem n-Typ-Source-Bereich SR ist der auf dem n-Typ-Source-Bereich SR angeordnete Stift PG elektrisch mit dem n-Typ-Source-Bereich SR1 verbunden. Durch den Kontakt mit dem p-Typ-Body-Kontaktbereich PR ist der auf dem p-Typ-Body-Kontaktbereich PR angeordnete Stift PG elektrisch mit dem p-Typ-Body-Kontaktbereich PR verbunden und ist darüber hinaus elektrisch mit dem p-Typ-Body-Bereich PB über den p-Typ-Body-Kontaktbereich PR verbunden.
  • Wenn eine Metallsilizidschicht (nicht gezeigt) auf jedem oberen Teil (Oberflächenschichtteil) des n-Typ-Drain-Bereichs DR, des n-Typ-Source-Bereichs SR und des p-Typ-Body-Kontaktbereichs PR gebildet wird, ist jeder Stift PG in Kontakt mit der Metallsilizidschicht und ist über die Metallsilizidschicht mit jedem Bereich unter der Metallsilizidschicht elektrisch verbunden.
  • Die Verdrahtungen (Verdrahtungen der ersten Schicht) M1, die aus einem leitenden Film bestehen, der hauptsächlich aus Aluminium (Al), einer Aluminiumlegierung oder dergleichen besteht, werden auf dem Zwischenschicht-Dielektrikumsfilm IL gebildet, in dem der Stift PG eingebettet ist. Die Verdrahtungen M1 sind vorzugsweise Verdrahtungen aus Aluminium, es können aber auch Verdrahtungen aus anderen Metallmaterialien sein, zum Beispiel Verdrahtungen aus Wolfram oder Kupfer. Jeder der Stifte PG ist elektrisch mit der Verdrahtung M1 verbunden.
  • Die Verdrahtung M1 umfasst die Source-Verdrahtung M1S, die mit dem n-Typ-Source-Bereich SR über den auf dem n-Typ-Source-Bereich SR angeordneten Stift PG elektrisch verbunden ist, und die Drain-Verdrahtung M1D, die mit dem n-Typ-Drain-Bereich DR über den auf dem n-Typ-Drain-Bereich DR angeordneten Stift PG elektrisch verbunden ist.
  • In dem Elementbereich 1A ist die Source-Verdrahtung M1S mit dem n-Typ-Source-Bereich SR über den auf dem n-Typ-Source-Bereich SR angeordneten Stift PG elektrisch verbunden und ist mit dem p-Typ-Body-Kontaktbereich PR über den auf dem p-Typ-Body-Kontaktbereich PR angeordneten Stift PG elektrisch verbunden. Das heißt, in dem Elementbereich 1A ist die Source-Verdrahtung M1S elektrisch sowohl mit dem Stift PG, der auf dem n-Typ-Source-Bereich SR angeordnet ist, als auch mit dem Stift PG, der auf dem p-Typ-Body-Kontaktbereich PR angeordnet ist, elektrisch verbunden. Daher ist in dem Elementbereich 1A das Potential, das von dem Stift PG, der auf dem n-Typ-Source-Bereich SR angeordnet ist, an den n-Typ-Source-Bereich SR geliefert wird, und das Potential, das von dem Stift PG, der auf dem p-Typ-Body-Kontaktbereich PR angeordnet ist, an den p-Typ-Body-Kontaktbereich PR geliefert wird, gleich. Daher wird in dem Elementbereich 1A das Potential (Source-Potential), das gleich ist zu dem Potential (Source-Potential), das von der Source-Verdrahtung M1S über den auf dem n-Typ-Source-Bereich SR angeordneten Stift PG an den n-Typ-Source-Bereich SR geliefert wird, von der Source-Verdrahtung M1S zu dem p-Typ-Body-Kontaktbereich PR über den auf dem p-Typ-Body-Kontaktbereich PR angeordneten Stift PG geliefert und von dem p-Typ-Body-Kontaktbereich PR zu dem p-Typ-Body-Bereich PB geliefert.
  • In dem Elementbereich 2A ist die Source-Verdrahtung M1S über den auf dem n-Typ-Source-Bereich SR angeordneten Stift PG mit dem n-Typ-Source-Bereich SR elektrisch verbunden, und über den auf dem p-Typ-Body-Kontaktbereich PR angeordneten Stift PG mit dem p-Typ-Body-Kontaktbereich PR elektrisch verbunden. Das heißt, in dem Elementbereich 2A, ist die Source-Verdrahtung M1S sowohl mit dem Stift PG, der auf dem n-Typ-Source-Bereich SR angeordnet ist, als auch mit dem Stift PG, der auf dem p-Typ-Body-Kontaktbereich PR angeordnet ist, elektrisch verbunden. Daher sind, in dem Elementbereich 2A, das von dem Stift PG, der auf dem n-Typ-Source-Bereich SR angeordnet ist, an den n-Typ-Source-Bereich SR gelieferte Potential und das von dem Stift PG, der auf dem p-Typ-Body-Kontaktbereich PR angeordnet ist, an den p-Typ-Source-Bereich SR gelieferte Potential gleich. Daher ist in dem Elementbereich 2A das Potential (Source-Potential), das gleich ist zu dem Potential (Source-Potential), das von der Source-Verdrahtung M1S über den auf dem n-Typ-Source-Bereich SR angeordneten Stift PG an den n-Typ-Source-Bereich SR geliefert wird, von der Source-Verdrahtung M1S über den auf dem p-Typ-Body-Kontaktbereich PR angeordneten Stift PG an den p-Typ-Body-Kontaktbereich PR geliefert und wird von dem p-Typ-Body-Kontaktbereich PR zu dem p-Typ-Body-Bereich PB geliefert.
  • Die Verdrahtung M1 umfasst weiter eine Gate-Verdrahtung, die über den Stift PG elektrisch mit der Gate-Elektrode GE verbunden ist, die Gate-Verdrahtung ist jedoch in den Querschnittsansichten von 2 bis 6, 8 bis 13 und 15 nicht gezeigt.
  • Der Zwischenschicht-Dielektrikumsfilm IL und eine Struktur über der Verdrahtung M1 werden hier nicht gezeigt und beschrieben.
  • Weiter kann der in dem Elementbereich 1A gebildete LDMOSFET 1 eine Konfiguration haben, bei der eine Vielzahl von Einheit-LDMOSFETs parallel verbunden sind, und in ähnlicher Weise kann der in dem Elementbereich 2A gebildete LDMOSFET 2 eine Konfiguration haben, bei der eine Vielzahl von Einheit-LDMOSFETs parallel, verbunden sind.
  • Wenn, wie oben beschrieben, eine Spannung gleich oder höher als die Schwellenspannung an die Gate-Elektrode GE angelegt wird, wird ein Kanal (n-Typ-Inversionsschicht) gebildet. Wenn der Kanal gebildet wird, leiten der n-Typ-Source-Bereich SR und der n-Typ-Drain-Bereich DR durch den Kanal (n-Typ-Inversionsschicht) und den n-Typ-Drift-Bereich ND. Wenn in diesem Zustand ein großer Strom zwischen dem n-Typ-Source-Bereich SR und dem n-Typ-Drain-Bereich DR fließt, liegt der n-Typ-Source-Bereich SR möglicherweise auf einem höheren Potential als der p-Typ-Body-Bereich PB, und der parasitäre Bipolartransistor kann arbeiten (eingeschaltet werden). Es ist jedoch möglich, zu verhindern, dass der n-Typ-Source-Bereich SR ein höheres Potential annimmt als der p-Typ-Body-Bereich PG, wenn ein großer Strom zwischen dem n-Typ-Source-Bereich SR und dem n-Typ-Drain-Bereich DR fließt, durch Liefern des gleichen Potentials wie das Potential, das von dem auf dem n-Typ-Source-Bereich SR angeordneten Stift PG zu dem n-Typ-Source-Bereich SR geliefert wird, von dem auf dem p-Typ-Body-Kontaktbereich PR angeordneten Stift PG zu dem p-Typ-Body-Bereich PB über den p-Typ-Body-Kontaktbereich PR. Dies kann den Betrieb des parasitären Bipolartransistors verhindern. Die maximale Spannung, die zwischen dem n-Typ-Source-Bereich SR und dem n-Typ-Drain-Bereich DR angelegt wird, die den parasitären Bipolartransistor nicht betreibt, ist die Durchbruchspannung in dem Ein-Zustand. Durch Bilden des p-Typ-Body-Kontaktbereichs PR und Liefern des gleichen Potentials wie das an den Source-Bereich SR gelieferte Potential an den p-Typ-Body-Bereich PB über den p-Typ-Body-Kohtaktbereich PR kann die Durchbruchspannung in dem Ein-Zustand des LDMOSFET erhöht werden.
  • HERSTELLUNGSSCHRITT DER HALBLEITERVORRICHTUNG
  • Als nächstes wird der Herstellungsschritt der Halbleitervorrichtung des vorliegenden Ausführungsbeispiels unter Bezugnahme auf 16 bis 21 beschrieben. 16 bis 21 sind Querschnittsansichten des Hauptteils der Halbleitervorrichtung in den Herstellungsschritten gemäß dem vorliegenden Ausführungsbeispiel. 16, 18 und 20 sind Querschnittsansichten des Elementbereichs 1A und zeigen Querschnitte entsprechend 2. 17, 19 und 21 sind Querschnittsansichten des Elementbereichs 2A und zeigen Querschnitte entsprechend 9.
  • Wie in 16 und 17 gezeigt, wird zunächst das Halbleitersubstrat SB vorbereitet. Das Halbleitersubstrat SB kann zum Beispiel ein monokristallines p-Typ-Siliziumsubstrat oder ein Epitaxiewafer sein, in dem eine p-Typ- Epitaxie-Halbleiterschicht auf dem monokristallinen p-Typ-Siliziumsubstrat gebildet ist, und kann weiter die „vergrabene“ bzw. eingebettete (buried) n-Typ-Schicht umfassen. In jedem Fall umfasst das Halbleitersubstrat SB den p-Typ-Substratbereich KB. Hier wird, da der p-Typ-Body-Bereich PB, der n-Typ-Source-Bereich SR, der p-Typ-Body-Kontaktbereich PR, der n-Typ-Drift-Bereich ND und der n-Typ-Drain-Bereich DR noch nicht in dem Halbleitersubstrat SB gebildet sind, der Bereich, in dem diese Bereiche gebildet werden, auch durch den p-Typ-Substratbereich KB konfiguriert.
  • Als nächstes, wie in 18 und 19 wird der STI-Bereich (Elementisolationsbereich) 3 auf dem Halbleitersubstrat SB zum Beispiel unter Verwendung eines STI-Verfahrens gebildet.
  • Als nächstes wird der n-Typ-Drift-Bereich ND in dem Halbleitersubstrat SB (p-Typ-Substratbereich KB) durch ein lonenimplantationsverfahren gebildet. Hier werden der n-Typ-Drift-Bereich ND in dem Elementbereich 1A und der n-Typ-Drift-Bereich ND in dem Elementbereich 2A in demselben Ionenimplantationsschritt gebildet.
  • Als nächstes wird der p-Typ-Body-Bereich PB in dem Halbleitersubstrat SB (p-Typ-Substratbereich KB) durch ein Ionenimplantationsverfahren gebildet. Hier werden der p-Typ-Body-Bereich PB in dem Elementbereich 1A und der p-Typ-Body-Bereich PB in dem Elementbereich 2A in demselben lonenimplantationsschritt gebildet.
  • Als nächstes wird die Gate-Elektrode GE auf dem Halbleitersubstrat SB über den Gate-Dielektrikumsfilm GF gebildet. Dieser Schritt umfasst einen Schritt zum Bilden des Gate-Dielektrikumsfilms GF, einen Schritt zum Bilden eines leitenden Films (z.B. eines polykristallinen Siliziumfilms) für die Gate-Elektrode GE und einen Schritt zum Strukturieren des leitenden Films für die Gate-Elektrode GE.
  • Als nächstes wird der n-Typ-Source-Bereich SR in dem Halbleitersubstrat SB (p-Typ-Substratbereich KB) durch ein lonenimplantationsverfahren gebildet. Hier werden der n-Typ-Source-Bereich SR in dem Elementbereich 1A und der n-Typ-Source-Bereich SR in dem Elementbereich 2A durch denselben lonenimplantationsschritt gebildet.
  • Als nächstes wird der p-Typ-Body-Kontaktbereich PR in dem Halbleitersubstrat SB (p-Typ-Substratbereich KB) durch ein lonenimplantationsverfahren gebildet. Hier werden der p-Typ-Body-Kontaktbereich PR in dem Elementbereich 1A und der p-Typ-Body-Kontaktbereich PR in dem Elementbereich 2A durch denselben lonenimplantationsschritt gebildet.
  • Als nächstes wird der n-Typ-Drain-Bereich DR in dem Halbleitersubstrat SB (p-Typ-Substratbereich KB) durch ein lonenimplantationsverfahren gebildet. Hier werden der n-Typ-Drain-Bereich DR in dem Elementbereich 1A und der n-Typ-Drain-Bereich DR in dem Elementbereich 2A durch denselben lonenimplantationsschritt gebildet.
  • Auf diese Weise entsteht die in 18 und 19 gezeigte Struktur erhalten, die Reihenfolge der bisherigen Schritte kann jedoch nach Bedarf geändert werden.
  • Als nächstes, wie in 20 und 21 gezeigt, wird der Zwischenschicht-Dielektrikumsfilm IL auf dem Halbleitersubstrat SB gebildet, um die Gate-Elektrode GE zu bedecken. Nachdem der Zwischenschicht-Dielektrikumsfilm IL gebildet wurde, kann die obere Oberfläche des Zwischenschicht-Dielektrikumsfilms IL durch das CMP-Verfahren oder dergleichen poliert werden, um die Ebenheit des Zwischenschicht-Dielektrikumsfilms IL zu verbessern.
  • Als nächstes werden Kontaktlöcher in dem Zwischenschicht-Dielektrikumsfilm IL gebildet, und dann werden die Stifte PG in den Kontaktlöchern gebildet.
  • Als nächstes werden die Verdrahtungen M1 auf dem Zwischenschicht-Dielektrikumsfilm IL gebildet. Danach werden weiter ein oberer Zwischenschicht-Dielektrikumsfilm und eine Verdrahtung gebildet, auf deren Erläuterung wird hier jedoch verzichtet.
  • SCHWELLENSPANNUNG DES LDMOSFET
  • Die Schwellenspannung des in dem Elementbereich 2A gebildeten LDMOSFET 2 unterscheidet sich von der Schwellenspannung des in dem Elementbereich 1A gebildeten LDMOSFET 1, und insbesondere ist die Schwellenspannung des in dem Elementbereich 2A gebildeten LDMOSFET 2 niedriger als die Schwellenspannung des in dem Elementbereich 1A gebildeten LDMOSFET 1. Der Grund dafür ist, dass die Kanalbildungsbereiche unterschiedlich sind, da die Bildungsbereiche der p-Typ-Body-Bereiche PB unterschiedlich sind. Dies wird im Folgenden beschrieben.
  • Bei dem in dem Elementbereich 1A gebildeten LDMOSFET 1 ist der Oberflächenschichtteil des Halbleitersubstrats SB unter der Gate-Elektrode GE durch den n-Typ-Drift-Bereich ND, den p-Typ-Substratbereich KB und den p-Typ-Body-Bereich PB konfiguriert. Ein oberer Teil (oberer Schichtteil) des p-Typ-Body-Bereichs PB, der sich unter der Gate-Elektrode GE befindet, und ein oberer Teil (oberer Schichtteil) des p-Typ-Substratbereichs KB, der sich unter der Gate-Elektrode GE befindet, sind die Kanalbildungsbereiche CN des LDMOSFET 1. In dem Elementbereich 1A ist die Breite W1 des p-Typ-Body-Bereichs PB(PB1), der mit der Gate-Elektrode GE überlappt, im Wesentlichen konstant, unabhängig von der Position in der Y-Richtung. Daher ist bei dem in dem Elementbereich 1A gebildeten LDMOSFET 1 die Störstellenkonzentrationsverteilung des Kanalbildungsbereichs unabhängig von der Position in der Y-Richtung gleich.
  • Andererseits ist bei dem in dem Elementbereich 2A gebildeten LDMOSFET 2 die Breite W1 des p-Typ-Body-Bereichs PB(PB2), der mit der Gate-Elektrode GE in dem Bereich RG2 mit der Querschnittsstruktur von 9 oder 15 überlappt, kleiner als die Breite W1 des p-Typ-Body-Bereichs PB(PB2), der mit der Gate-Elektrode GE in dem Bereich RG1 mit der Querschnittsstruktur von 8 überlappt. Dies widerspiegelnd, ist das Verhältnis des p-Typ-Body-Bereichs PB2 zu dem Kanalbildungsbereich CN in der in 9 oder 15 gezeigten Querschnittsstruktur (und damit der Bereich RG2) kleiner als das Verhältnis des p-Typ-Body-Bereichs PB2 zu dem Kanalbildungsbereich CN in der in 8 gezeigten Querschnittsstruktur (und damit der Bereich RG1). Weiter trägt der p-Typ-Body-Bereich PB2 nicht zu dem Kanalbildungsbereich CN in der in 15 gezeigten Querschnittsstruktur bei (damit dem Bereich RG2).
  • Daher unterscheiden sich in dem in dem Elementbereich 2A gebildeten LDMOSFET 2 der Bereich RG1 und der Bereich RG2 bei der Störstellenkonzentrationsverteilung in dem Kanalbildungsbereich CN voneinander. Dies macht es einfacher, dass die Kanäle (n-Typ-Inversionsschichten) zwischen dem Bereich RG1 und dem Bereich RG2 gebildet werden. Insbesondere ist die zum Bilden der Kanäle (n-Typ-Inversionsschichten) erforderliche Gate-Spannung in dem Bereich RG2 niedriger als in dem Bereich RG1. Dies liegt daran, dass die Gate-Spannung, die zur Bildung der n-Typ-Inversionsschicht (Kanal) erforderlich ist, zunimmt und die Störstellenkonzentration des p-Typ-Body-Bereichs PB höher ist als die Störstellenkonzentration des p-Typ-Substratbereichs KB, wenn die p-Typ-Störstellenkonzentration des Kanalbildungsbereichs CN zunimmt, und wenn das Verhältnis des p-Typ-Body-Bereichs PB zu dem Kanalbildungsbereich CN abnimmt, die Gate-Spannung abnimmt, die erforderlich ist, um die n-Typ-Inversionsschicht (Kanal) zu bilden. Daher bewirkt ein Reduzieren der Breite W1 des p-Typ-Body-Bereichs PB, der mit der Gate-Elektrode GE überlappt, eine Verringerung der Gate-Spannung, die zum Bilden des Kanals erforderlich ist.
  • Das heißt, da die Störstellenkonzentrationsverteilungen in den Kanalbildungsbereichen in dem Bereich RG1 des Elementbereichs 2A und des Elementbereichs 1A gleich sind, ist die Gate-Spannung, die zum Bilden des Kanals (n-Typ-Inversionsschicht) in dem Bereich RG1 des Elementbereichs 2A erforderlich ist, im Wesentlichen gleich zu der Gate-Spannung, die zum Bilden des Kanals (n-Typ-Inversionsschicht) in dem Elementbereich 1A erforderlich ist. Andererseits unterscheiden sich die Störstellenkonzentrationsverteilungen der Kanalbildungsbereiche in dem Bereich RG2 des Elementbereichs 2A und in dem Bereich RG1 des Elementbereichs 2A voneinander, und die Gate-Spannung, die zum Bilden des Kanals (n-Typ-Inversionsschicht) in dem Bereich RG2 des Elementbereichs 2A erforderlich ist, ist niedriger als die Gate-Spannung, die zum Bilden des Kanals (n-Typ-Inversionsschicht) in dem Bereich RG1 des Elementbereichs 2A erforderlich ist. Daher ist die Schwellenspannung des LDMOSFET 2, der in dem Elementbereich 2A gebildet ist, wo sich der Bereich RG1 und der Bereich RG2 in der Y-Richtung wiederholen, niedriger als die Schwellenspannung des LDMOSFET 1, der in dem Elementbereich 1A gebildet ist, wo sich die gleiche Struktur wie der Bereich RG1 in Y-Richtung erstreckt.
  • Wenn der Elementbereich 2A nicht die Struktur in dem Bereich RG2 hat und nur durch die Struktur in dem Bereich RG1 konfiguriert ist, wird die Struktur in dem Elementbereich 2A im Wesentlichen die gleiche wie die Struktur in dem Elementbereich 1A, so dass die effektive Schwellenspannung des in dem Elementbereich 2A gebildeten LDMOSFET 2 gleich der effektiven Schwellenspannung des in dem Elementbereich 1A gebildeten LDMOSFET 1 wird. Allerdings umfasst der Elementbereich 2A zusätzlich zu dem Bereich RG1 mit der Querschnittsstruktur von 8 den Bereich RG2, in dem ein Kanal (n-Typ-Inversionsschicht) wahrscheinlicher gebildet wird als dem Bereich RG1, und daher ist die effektive Schwellenspannung des in dem Elementbereich 2A gebildeten LDMOSFET 2 niedriger als die effektive Schwellenspannung des in dem Elementbereich 1A gebildeten LDMOSFET 1.
  • Daher kann in dem vorliegenden Ausführungsbeispiel der LDMOSFET 2 mit der Schwellenspannung, die niedriger ist als die Schwellenspannung des LDMOSFET 1 in dem Elementbereich 1A, in dem Elementbereich 2A gebildet werden. Weiter kann der LDMOSFET 1 ein LDMOSFET vom normal-aus Typ (Anreicherungstyp) sein, und der LDMOSFET 2 kann ein LDMOSFET vom normal-aus Typ (Anreicherungstyp) sein, dessen Schwellenspannung niedriger ist als die Schwellenspannung des LDMOSFET 1, aber in einem anderen Ausführungsbeispiel kann der LDMOSFET 2 ein LDMODFET vom normal-an Typ (Verarmungstyp) sein.
  • Hier werden die Fälle von 7 und 9 mit den Fällen von 14 und 15 verglichen. in 7 und 9 überlappt in dem Bereich RG2 der p-Typ-Body-Bereich PB2 mit der Gate-Elektrode GE in der Draufsicht. Daher befindet sich ein Teil des p-Typ-Body-Bereichs PB2 unter der Gate-Elektrode GE. Andererseits, in 14 und 15, überlappt in dem Bereich RG2 der p-Typ-Body-Bereich PB2 nicht mit der Gate-Elektrode GE in der Draufsicht. Daher befindet sich der p-Typ-Body-Bereich PB2 nicht unter der Gate-Elektrode GE. Daher ist in den Fällen von 14 und 15 die Gate-Spannung, die zum Bilden des Kanals (n-Typ-Inversionsschicht) in dem Bereich RG2 des Elementbereichs 2A erforderlich ist, niedriger als in dem Fall von 7 und 9. Dies liegt daran, dass in den Fällen von 7 und 9 der Kanalbildungsbereich CN in dem Bereich RG2 des Elementbereichs 2A durch den p-Typ-Substratbereich KB und den p-Typ-Body-Bereich PB2 mit einer Störstellenkonzentration höher als die des p-Typ-Substratbereichs KB konfiguriert ist, aber in den Fällen von 14 und 15 ist der Kanalbildungsbereich CN durch den p-Typ-Substratbereich KB konfiguriert, und der p-Typ-Body-Bereich PB2 fungiert nicht als der Kanalbildungsbereich CN in dem Bereich 2A. Daher kann die effektive Schwellenspannung des in dem Elementbereich 2A gebildeten LDMOSFET 2 in den Fällen von 14 und 15 kleiner gemacht werden als in den Fällen von 7 und 9.
  • HINTERGRUND DER ÜBERLEGUNG
  • Die Erfinder haben ein Bilden von MISFETs (hier LDMOSFETs) mit unterschiedlichen Schwellenspannungen auf demselben Halbleitersubstrat untersucht. Als Verfahren zum Anpassen der Schwellenspannung des LDMOSFET gibt es eine Verfahren, das eine Ionenimplantation zur Kanaldotierung verwendet. Wenn jedoch die Schwellenspannung durch die lonenimplantation zur Kanaldotierung angepasst wird, ist der Schritt der lonenimplantation zur Kanaldotierung in jedem der LDMOSFETs erforderlich, die voneinander verschiedene Schwellenspannungen haben, und somit wird die Anzahl der Schritte erhöht. Wenn weiter die LDMOSFETs mit voneinander unterschiedlichen Schwellenspannungen auf demselben Halbleitersubstrat unter Verwendung einer lonenimplantation zur Kanaldotierung gebildet werden, ist eine Maske für die lonenimplantation zur Kanaldotierung erforderlich (eine Maske, in der die lonenimplantation zur Kanaldotierung in einem der LDMOSFETs mit voneinander unterschiedlichen Schwellenspannungen blockiert wird). Dies erhöht die Herstellungskosten der Halbleitervorrichtung.
  • Weiter kann die Ionenimplantation zur Kanaldotierung die Störstellenkonzentrationsverteilung des oben beschriebenen n-Typ-Drift-Bereichs ND beeinflussen und kann die elektrischen Eigenschaften (z.B. die Durchbruchspannung) des LDMOSFET reduzieren.
  • Daher ist es wünschenswert, die Schwellenspannung des MISFET (in diesem Fall des LDMOSFET) durch ein einfaches Verfahren anzupassen, ohne die Herstellungskosten der Halbleitervorrichtung zu erhöhen.
  • HAUPTMERKMALE UND WIRKUNGEN
  • Die Halbleitervorrichtung des vorliegenden Ausführungsbeispiels umfasst den n-Typ-Source-Bereich SR und den n-Typ-Drain-Bereich DR des LDMOSFET 2, die voneinander beabstandet in dem p-Typ-Substratbereich KB des Halbleitersubstrats SB gebildet sind, und die Gate-Elektrode GE des LDMOSFET 2 auf dem Halbleitersubstrat SB zwischen dem n-Typ-Source-Bereich SR und dem n-Typ-Drain-Bereich DR über den Gate-Dielektrikumsfilm GF. Die Halbleitervorrichtung des vorliegenden Ausführungsbeispiels umfasst weiter den p-Typ-Body-Bereich PB, der in dem p-Typ-Substratbereich KB des Halbleitersubstrats SB gebildet ist, um teilweise mit der Gate-Elektrode GE zu überlappen in der Draufsicht, und den p-Typ-Body-Kontaktbereich PR, der in dem p-Typ-Substratbereich KB des Halbleitersubstrats SB gebildet ist, um nicht mit der Gate-Elektrode GE zu überlappen in der Draufsicht, und an den n-Typ-Source-Bereich SR angrenzt. Die Störstellenkonzentration des p-Typ-Body-Bereichs PB ist höher als die Störstellenkonzentration des p-Typ-Substratbereichs KB, und die Störstellenkonzentration des p-Typ-Body-Kontaktbereichs PR ist höher als die Störstellenkonzentration des p-Typ-Body-Bereich PB. Die Halbleitervorrichtung des vorliegenden Ausführungsbeispiels umfasst weiter den n-Typ-Drift-Bereich ND, der in dem p-Typ-Substratbereich KB des Halbleitersubstrats SB gebildet ist, um teilweise mit der Gate-Elektrode GE zu überlappen in der Draufsicht, und elektrisch mit dem n-Typ-Drain-Bereich DR verbunden ist. Die Störstellenkonzentration des n-Typ-Drift-Bereichs ND ist niedriger als die Störstellenkonzentration des n-Typ-Drain-Bereichs DR. Die Gate-Elektrode GE erstreckt sich in der Y-Richtung, und der p-Typ-Body-Bereich PB erstreckt sich in der Y-Richtung, um die untere Oberfläche des n-Typ-Source-Bereichs SR und die untere Oberfläche des p-Typ-Body-Kontaktbereichs PR zu bedecken.
  • Eines der Hauptmerkmale der Halbleitervorrichtung des vorliegenden Ausführungsbeispiels besteht darin, dass in dem Elementbereich 2A, in dem der LDMOSFET 2 gebildet ist, der Bereich RG1 mit der relativ großen Breite W1 und der Bereich RG2 mit der relativ kleinen Breite W1 abwechselnd in der Y-Richtung angeordnet sind. Das heißt, das Halbleitersubstrat SB umfasst den Bereich RG1 und den Bereich RG2, die abwechselnd in der Y-Richtung angeordnet sind, und die Breite W1 in dem Bereich RG2 ist kleiner als die Breite W1 in dem Bereich RG1. Insbesondere der Bereich RG1 mit der Qüerschnittsstruktur von 8 und der Bereich RG2 mit der Querschnittsstruktur von 9 oder 15 sind abwechselnd in der Y-Richtung angeordnet. Dadurch kann, wie oben in dem Abschnitt „SCHWELLENSPANNUNG DES LDMOSFET“ beschrieben, die Schwellenspannung des in dem Elementbereich 2A gebildeten LDMOSFET 2 auf eine gewünschte Schwellenspannung angepasst werden.
  • Das heißt, in dem Elementbereich 2A kann durch Anwenden einer Struktur, in der der Bereich RG1 und der Bereich RG2 abwechselnd in der Y-Richtung angeordnet sind, die Schwellenspannung des in dem Elementbereich 2A gebildeten LDMOSFET 2 von der des in dem Elementbereich 1A gebildeten LDMOSFET 1 unterschiedlich gemacht werden, und kann insbesondere niedriger gemacht werden als die des in dem Elementbereich 1A gebildeten LDMOSFET 1.
  • Weiter kann durch Anpassen der Abmessung sowohl des Bereichs RG1 als auch RG2 in der Y-Richtung die Schwellenspannung des LDMOSFET 2 in dem Elementbereich 2A gesteuert werden. Je kleiner zum Beispiel die Abmessung des Bereichs RG1 in der Y-Richtung ist und je größer die Abmessung des Bereichs RG2 in der Y-Richtung ist, desto niedriger ist tendenziell die Schwellenspannung des LDMOSFET 2. Dies liegt daran, dass, umso kleiner die Abmessung des Bereichs RG1 in der Y-Richtung ist und umso größer die Abmessung des Bereichs RG2 in der Y-Richtung ist, desto höher ist der Anteil des Bereichs RG2, der zu der effektiven Schwellenspannung des LDMOSFET 2 beiträgt. Daher kann der LDMOSFET 2 mit einer gewünschten Schwellenspannung durch Anpassen der Abmessung in der Y-Richtung sowohl des Bereichs RG1 als auch des Bereichs RG2 in dem Elementbereich 2A entsprechend der für den LDMOSFET 2 erforderlichen Schwellenspannung gebildet werden.
  • In dem Fall, in dem die Strukturen von 14 und 15 angewendet werden, ist es einfacher, die Schwellenspannung des LDMOSFET 2 in dem Elementbereich 2A anzupassen, als in dem Fall, in dem die Strukturen von 7 und 9 angewendet werden. Daher kann die Differenz zwischen der Schwellenspannung des in dem Elementbereich 1A gebildeten LDMOSFET 1 und der Schwellenspannung des in dem Elementbereich 2A gebildeten LDMOSFET 2 größer gemacht werden. Dies liegt daran, dass in dem Fall, in dem die Strukturen von 14 und 15 angewendet werden, die Differenz zwischen der Gate-Spannung, die zum Bilden des Kanals in dem Bereich RG1 des Elementbereichs 2A erforderlich ist, und der Gate-Spannung, die zum Bilden des Kanals in dem Bereich RG2 des Elementbereichs 2A erforderlich ist, größer wird als in dem Fall, in dem die Strukturen von 7 und 9 angewendet werden.
  • ERSTES MODIFIZIERTES BEISPIEL
  • 22 ist eine Draufsicht des Hauptteils des ersten modifizierten Beispiels der Halbleitervorrichtung des vorliegenden Ausführungsbeispiels. 22 entspricht 14 und zeigt eine Draufsicht des Elementbereichs 1A. In 7 und 14 wird der Fall gezeigt, dass die Abmessung (Länge) S1 in der Y-Richtung des Bereichs RG1 und die Abmessung (Länge) S2 in der Y-Richtung des Bereichs RG2 im Wesentlichen gleich sind (d.h. in dem Fall von S1 ≅ S2), andererseits wird in 22 der Fall gezeigt, in dem die Abmessung (Länge) S1 in der Y-Richtung des Bereichs RG1 kleiner ist als die Abmessung (Länge) S2 in der Y-Richtung des Bereichs RG2 (d.h. in dem Fall von S1<S2). Im Vergleich zu dem Fall von 15, kann in dem Fall von 22 die Schwellenspannung des LDMOSFET 2 niedriger gemacht werden, da der Anteil des Bereichs RG2, der zu der effektiven Schwellenspannung des LDMOSFET 2 beiträgt, erhöht wird.
  • In dem vorliegenden Ausführungsbeispiel kann der LDMOSFET 2 mit der Schwellenspannung, die sich von der Schwellenspannung des in dem Elementbereich 1A gebildeten LDMOSFET 1 unterscheidet, in dem Elementbereich 2A gebildet werden. Die Bildungsbereiche der p-Typ-Body-Bereiche PB unterscheiden sich zwischen dem LDMOSFET 1 in dem Elementbereich 1A und dem LDMOSFET 2 in dem Elementbereich 2A, dies kann jedoch durch Anpassen des Photoresistmusters, das verwendet wird als lonenimplantationselementmaske in dem Schritt der lonenimplantation zum Bilden des p-Typ-Body-Bereichs PB, realisiert werden. Daher können der LDMOSFET 1 in dem Elementbereich 1A und der LDMOSFET 2 in dem Elementbereich 2A in demselben Schritt gebildet werden. Dadurch können der LDMOSFET 1 in dem Elementbereich 1A und der LDMOSFET 2 in dem Elementbereich 2A gemeinsam gebildet werden, ohne dass zusätzliche Schritte für die Schritte stattfinden, die zum Bilden des LDMOSFET 1 des Elementbereichs 1A erforderlich sind.
  • Daher kann die Schwellenspannung des LDMOSFET durch ein einfaches Verfahren angepasst werden. Weiter ist es möglich, die Schwellenspannung des LDMOSFET anzupassen und gleichzeitig die Herstellungskosten der Halbleitervorrichtung zu senken, ohne die Herstellungskosten der Halbleitervorrichtung zu erhöhen.
  • Weiter, wenn der p-Typ-Body-Bereich PB in dem Elementbereich 2A nicht vorhanden ist, kann die Durchbruchspannung des LDMOSFET 2 verringert werden, aber das Vorhandensein des p-Typ-Body-Bereichs PB in dem Elementbereich 2A erleichtert die Sicherstellung der Durchbruchspannung des LDMOSFET 2 in dem vorliegenden Ausführungsbeispiel.
  • ZWEITES MODIFIZIERTES BEISPIEL
  • Als nächstes wird ein weiteres modifiziertes Beispiel der Halbleitervorrichtung des vorliegenden Ausführungsbeispiels beschrieben.
  • 23 ist eine Draufsicht des Hauptteils der Halbleitervorrichtung des zweiten modifizierten Beispiels. 23 entspricht 14 und zeigt eine Draufsicht des Elementbereichs 2A.
  • In den Fällen von 7 und 14, ist in dem Bereich RG1 des Elementbereichs 2A die Abmessung L1 in der Y-Richtung des Teils, der mit der Gate-Elektrode GE in dem p-Typ-Body-Bereich PB(PB2) in der Draufsicht überlappt, im Wesentlichen konstant unabhängig von der Position in der X-Richtung.
  • Andererseits, in 23, ist in dem Bereich RG1 des Elementbereichs 2A die Abmessung L1 in der Y-Richtung des Teils, der mit der Gate-Elektrode GE in dem p-Typ-Body-Bereich PB(PB2) in der Draufsicht überlappt, am kleinsten an dem Endteil, der dem n-Typ-Drift-Bereich ND zugewandt ist, und nimmt mit zunehmendem Abstand von dem n-Typ-Drift-Bereich ND allmählich zu. In dem Vergleich zu dem Fall von 14, wird in dem Fall von 23 ein Teil, der mit der Gate-Elektrode GE in dem p-Typ-Body-Bereich PB(PB2) in der Draufsicht überlappt, reduziert, und der Einschaltstrom des LDMOSFET 2 fließt leicht, so dass die Schwellenspannung des LDMOSFET 2 verringert werden kann.
  • DRITTES MODIFIZIERTES BEISPIEL
  • 24 ist eine Draufsicht des Hauptteils der Halbleitervorrichtung des dritten modifizierten Beispiels. 24 entspricht der 14 und zeigt eine Draufsicht des Elementbereichs 2A.
  • In sowohl dem Fall von 7 als auch dem Fall von 14 und dem Fall von 24 ist in dem Elementbereich 2A in dem Bereich RG2 im Vergleich zu dem Bereich RG1 die Position (Position in der X-Richtung) des Endteils TB1 des p-Typ-Body-Bereichs PB, dem n-Typ-Drift-Bereich ND in der Draufsicht zugewandt, von dem n-Typ-Drift-Bereich ND zurückgesetzt.
  • In dem Fall von 7 und in dem Fall von 14 sind in dem Elementbereich 2A, in dem Bereich RG1 und dem Bereich RG2 die Positionen (Positionen in der X-Richtung) der Endteile TB1 der n-Typ-Drift-Bereiche ND, die den p-Typ-Body-Bereichen PB in der Draufsicht zugewandt sind, gleich.
  • Andererseits ist in 24 in dem Elementbereich 2A in dem Bereich RG2 im Vergleich zu dem Bereich RG1 die Position (Position in der X-Richtung) des Endteils TB2 des n-Typ-Drift-Bereichs ND, der dem p-Typ-Body-Bereich PB in der Draufsicht zugewandt ist, von dem p-Typ-Body-Bereich PB zurückgesetzt.
  • In dem Bereich RG2 des Elementbereichs 2A, da der p-Typ-Body-Bereich PB nicht unter der Gate-Elektrode GE gebildet ist, besteht das Problem, dass die Durchbruchspannung aufgrund der Ausdehnung der Verarmungsschicht von dem Drain zu der Source abnimmt. Andererseits, in dem Fall von 24, ist in dem Bereich RG2 im Vergleich zu dem Bereich RG1 die Position (die Position in der X-Richtung) des Endteils TB2 des n-Typ-Drift-Bereichs ND, der dem p-Typ-Body-Bereich PB in der Draufsicht zugewandt ist, von dem p-Typ-Body-Bereich PB zurückgesetzt, so dass es einfach ist, einen Abfall der Durchbruchspannung, der durch die Ausdehnung der Verarmungsschicht von dem Drain zu der Source verursacht wird, zu unterdrücken oder zu verhindern.
  • ZWEITES AUSFÜHRUNGSBEISPIEL
  • 25 und 29 sind Draufsichten auf einen Hauptteil der Halbleitervorrichtung des vorliegenden zweiten Ausführungsbeispiels, und 26 bis 28 und 30 bis 32 sind Querschnittsansichten des Hauptteils der Halbleitervorrichtung des vorliegenden zweiten Ausführungsbeispiels. 25 entspricht 1 des ersten Ausführungsbeispiels und zeigt eine Draufsicht des Elementbereichs 1A. 29 entspricht 7 des ersten Ausführungsbeispiels und zeigt eine Draufsicht des Elementbereichs 2A. Die Querschnittsansicht entlang der Linie C1-C1 von 25 entspricht im Wesentlichen der 26, die Querschnittsansicht entlang der Linie C2-C2 von 25 entspricht im Wesentlichen der 27 und die Querschnittsansicht entlang der Linie C4-C4 von 25 entspricht im Wesentlichen der 28. Die Querschnittsansicht entlang der Linie C5-C5 von 25 ist ähnlich zu der in 5 und die Querschnittsansicht entlang der Linie C6-C6 von 25 ist ähnlich zu der in 6. Weiter entspricht die Querschnittsansicht entlang der Linie D1-D1 von 29 im Wesentlichen der 30, die Querschnittsansicht entlang der Linie D2-D2 von 29 entspricht im Wesentlichen der 31 und die Querschnittsansicht entlang der Linie D4-D4 von 29 entspricht im Wesentlichen der 32. Die Querschnittsansicht entlang der Linie D5-D5 von 29 ist die gleiche wie die in 12 und die Querschnittsansicht entlang der Linie D6-D6 von 29 ist die gleiche wie die in 13.
  • Auch in dem vorliegenden zweiten Ausführungsbeispiel unterscheidet sich der Bildungsbereich des p-Typ-Body-Bereichs PB in der Struktur der Halbleitervorrichtung in dem Elementbereich 2A von dem in der Struktur der Halbleitervorrichtung in dem Elementbereich 1A, und die Struktur der Halbleitervorrichtung in dem Elementbereich 2A ist im Prinzip dieselbe wie die Struktur der Halbleitervorrichtung in dem Elementbereich 1A, mit Ausnahme des Bildungsbereichs des p-Typ-Body-Bereichs PB. Weiter unterscheiden sich der n-Typ-Source-Bereich SR und der p-Typ-Body-Kontaktbereich PR in der Halbleitervorrichtung des vorliegenden zweiten Ausführungsbeispiels hauptsächlich von denen in der Halbleitervorrichtung des ersten Ausführungsbeispiels, und andere Strukturen sind im Prinzip die gleichen zwischen dem ersten Ausführungsbeispiel und dem zweiten Ausführungsbeispiel.
  • Der Unterschied zwischen der Halbleitervorrichtung des zweiten Ausführungsbeispiels und der Halbleitervorrichtung des ersten Ausführungsbeispiels wird im Folgenden beschrieben.
  • In dem ersten Ausführungsbeispiel, wie in 1, 3, 4, 7, 10 und 11 gezeigt, erstrecken sich sowohl in dem Elementbereich 1A als auch in dem Elementbereich 2A der n-Typ-Source-Bereich SR und der p-Typ-Body-Kontaktbereich PR in der Y-Richtung und sind in der X-Richtung aneinander angrenzend. Es ist anzumerken, dass aus dem n-Typ-Source-Bereich SR und dem p-Typ-Body-Kontaktbereich PR der n-Typ-Source-Bereich SR auf einer Seite nahe dem Kanalbildungsbereich angeordnet ist und der p-Typ-Body-Kontaktbereich PR auf einer Seite entfernt von dem Kanalbildungsbereich angeordnet ist.
  • Andererseits sind bei der Halbleitervorrichtung des vorliegenden zweiten Ausführungsbeispiels, wie in 25, 28, 29 und 32 gezeigt, der n-Typ-Source-Bereich SR und der p-Typ-Body-Kontaktbereich PR abwechselnd in der Y-Richtung sowohl in dem Elementbereich 1A als auch in dem Elementbereich 2A angeordnet. Der p-Typ-Body-Bereich PB erstreckt sich in der Y-Richtung, um die untere Oberfläche des n-Typ-Source-Bereichs SR und die untere Oberfläche des p-Typ-Body-Kontaktbereichs PR abzudecken, die abwechselnd in der Y-Richtung angeordnet sind.
  • Dass der Bereich RG1 des Elementbereichs 2A die in 30 gezeigte Querschnittsstruktur hat, während sich ein Teil des p-Typ-Body-Bereichs PB2 unter der Gate-Elektrode GE befindet (daher überlappt ein Teil des p-Typ-Body-Bereichs PB2 mit der Gate-Elektrode GE in der Draufsicht), ist gleich in dem ersten Ausführungsbeispiel und dem vorliegenden zweiten Ausführungsbeispiel.
  • Weiter, dass die Breite W1 des p-Typ-Body-Bereichs PB2, der mit der Gate-Elektrode GE in dem Bereich RG2 des Elementbereichs 2A überlappt, kleiner ist als die Breite W1 des p-Typ-Body-Bereichs PB2, der mit der Gate-Elektrode GE in dem Bereich RG1 des Elementbereichs 2A überlappt, ist gleich in dem ersten Ausführungsbeispiel und dem vorliegenden zweiten Ausführungsbeispiel.
  • Ähnlich wie bei dem ersten Ausführungsbeispiel kann in dem vorliegenden zweiten Ausführungsbeispiel die Breite W1 des p-Typ-Body-Bereichs PB2, der mit der Gate-Elektrode GE in dem Bereich RG2 des Elementbereichs 2A überlappt, Null sein (W1 = 0). 33 und 34 sind eine Draufsicht (33) und eine Querschnittsansicht (34) des Elementbereichs 2A, wenn die Breite W1 des p-Typ-Body-Bereichs PB2, der mit der Gate-Elektrode GE in dem Bereich RG2 überlappt, Null ist (W1 = 0). 34 ist eine Querschnittsansicht entlang der Linie D2-D2 von 33. Die Querschnittsansicht entlang der Linie D1-D1 von 33 ist ähnlich zu der in 30, die Querschnittsansicht entlang der Linie D4-D4 von 33 ist ähnlich zu der in 32, die Querschnittsansicht entlang der Linie D5-D5 von 33 ist ähnlich zu der in 12 und die Querschnittsansicht entlang der Linie D6-D6 von 33 ist ähnlich zu der in 13. Andererseits zeigen 29 und 31 eine Draufsicht (29) und eine Querschnittsansicht (31) des Elementbereichs 2A, wenn die Breite W1 des p-Typ-Body-Bereichs PB2, der mit der Gate-Elektrode GE in dem Bereich RG2 überlappt, größer ist als Null (W1>0).
  • In 29 überlappt ein Teil des p-Typ-Body-Bereichs PB2 mit der Gate-Elektrode GE in dem Bereich RG2 in der Draufsicht. Daher befindet sich, wie in 31 gezeigt, ein Teil des p-Typ-Body-Bereichs PB2 unter der Gate-Elektrode GE in dem Bereich RG2. Im Gegensatz dazu überlappt in 33 der p-Typ-Body-Bereich PB2 nicht mit der Gate-Elektrode GE in dem Bereich RG2 in der Draufsicht. Daher wird, wie in 34 gezeigt, der p-Typ-Body-Bereich PB2 nicht unter der Gate-Elektrode GE in dem Bereich RG2 gebildet (angeordnet).
  • In dem vorliegenden zweiten Ausführungsbeispiel sind die Bereiche RG1 und RG2 abwechselnd in der Y-Richtung in dem Elementbereich 2A angeordnet, und der n-Typ-Source-Bereich SR und der p-Typ-Body-Kontaktbereich PR sind abwechselnd in der Y-Richtung angeordnet. Der p-Typ-Body-Kontaktbereich PR ist in dem Bereich RG1 gebildet, und der n-Typ-Source-Bereich SR ist in dem Bereich RG2 gebildet.
  • Andere Konfigurationen der Halbleitervorrichtung des zweiten Ausführungsbeispiels sind im Wesentlichen die gleichen wie diejenigen der Halbleitervorrichtung des ersten Ausführungsbeispiels, und daher wird hier auf deren wiederholte Erläuterung verzichtet. Da weiter der Herstellungsschritt der Halbleitervorrichtung des vorliegenden zweiten Ausführungsbeispiels im Wesentlichen derselbe ist wie der Herstellungsschritt der Halbleitervorrichtung des ersten Ausführungsbeispiels, wird hier auf dessen wiederholte Erläuterung verzichtet.
  • Auch in der Halbleitervorrichtung des vorliegenden zweiten Ausführungsbeispiels sind in dem Elementbereich 2A, in dem der LDMOSFET 2 gebildet ist, der Bereich RG1 mit der relativ großen Breite W1 und der Bereich RG2 mit der relativ kleinen Breite W1 abwechselnd in der Y-Richtung angeordnet. Insbesondere der Bereich RG1 mit der Querschnittsstruktur von 30 und der Bereich RG2 mit der Querschnittsstruktur von 31 oder 34 sind abwechselnd in der Y-Richtung angeordnet. Wie oben in dem Abschnitt „SCHWELLENSPANNUNG DES LDMOSFET“ beschrieben, ist es wahrscheinlicher, dass der Kanal (n-Typ-Inversionsschicht) in dem Bereich RG2 gebildet wird als in dem Bereich RG1. Daher kann auch in dem vorliegenden zweiten Ausführungsbeispiel die Schwellenspannung des in dem Elementbereich 2A gebildeten LDMOSFET 2 auf eine gewünschte Schwellenspannung angepasst werden.
  • Auch in dem vorliegenden zweiten Ausführungsbeispiel kann der LDMOSFET 2 mit der Schwellenspannung, die sich von der Schwellenspannung des in dem Elementbereich 1A gebildeten LDMOSFET 1 unterscheidet, in dem Elementbereich 2A gebildet werden. Da der LDMOSFET 1 in dem Elementbereich 1A und der LDMOSFET 2 in dem Elementbereich 2A in demselben Schritt gebildet werden können, können der LDMOSFET 1 in dem Elementbereich 1A und der LDMOSFET 2 in dem Elementbereich 2A zusammen ohne zusätzliche Schritte gebildet werden. Daher kann die Schwellenspannung des LDMOSFET durch ein einfaches Verfahren angepasst werden, ohne die Herstellungskosten der Halbleitervorrichtung zu erhöhen.
  • In dem vorliegenden zweiten Ausführungsbeispiel ist der p-Typ-Body-Kontaktbereich PR in dem Bereich RG1 gebildet und der n-Typ-Source-Bereich SR ist in dem Bereich RG2 gebildet. In diesem Fall kann der zwischen dem n-Typ-Source-Bereich SR und dem n-Typ-Drain-Bereich DR fließende Strom effizient durch den Kanal (n-Typ-Inversionsschicht) fließen, der in dem Bereich RG2 gebildet ist, wo der Source-Bereich SR gebildet ist. Wenn daher der Bereich RG1 und der Bereich RG2 abwechselnd in der Y-Richtung in dem Elementbereich 2A angeordnet sind und der n-Typ-Source-Bereich SR und der p-Typ-Body-Kontaktbereich PR abwechselnd in der Y-Richtung angeordnet sind, kann die Schwellenspannung des LDMOSFET 2 effizient angepasst werden, indem der p-Typ-Body-Kontaktbereich PR in dem Bereich RG1 gebildet wird und der n-Typ-Source-Bereich SR in dem Bereich RG2 gebildet wird.
  • Das zweite Ausführungsbeispiel kann mit jedem der modifizierten Beispiele des ersten Ausführungsbeispiels kombiniert werden.
  • In dem ersten Ausführungsbeispiels und in dem zweiten Ausführungsbeispiel ist der LDMOSFET vom n-Kanal-Typ, aber das erste Ausführungsbeispiel und das vorliegende zweite Ausführungsbeispiel sowie ein modifiziertes Beispiel davon können durch Umkehren aller Leitfähigkeitstypen auf den LDMOSFET vom p-Kanal-Typ angewendet werden.
  • Die von diesem Erfinder gemachte Erfindung wurde oben basierend auf dem Ausführungsbeispiel detailliert beschrieben, die vorliegende Erfindung ist jedoch nicht auf das oben beschriebene Ausführungsbeispiel beschränkt, und es versteht sich von selbst, dass verschiedene Modifikationen vorgenommen werden können, ohne von dessen Kern abzuweichen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2022187574 [0001]
    • JP 2019117883 [0005]

Claims (20)

  1. Eine Halbleitervorrichtung, die aufweist: ein Halbleitersubstrat mit einer oberen Oberfläche; einen Substratbereich eines ersten Leitfähigkeitstyps, der in dem Halbleitersubstrat gebildet ist; einen ersten MISFET, der auf der oberen Oberfläche des Halbleitersubstrats gebildet ist; einen ersten Source-Bereich eines zweiten Leitfähigkeitstyps, der dem ersten Leitfähigkeitstyp des ersten MISFET entgegengesetzt ist, und einen ersten Drain-Bereich des zweiten Leitfähigkeitstyps des ersten MISFET, wobei der erste Source-Bereich und der erste Drain-Bereich in dem Substratbereich gebildet sind und voneinander beabstandet sind; eine erste Gate-Elektrode des ersten MISFET, die auf dem Halbleitersubstrat zwischen dem ersten Source-Bereich und dem ersten Drain-Bereich über einen ersten Gate-Dielektrikumsfilm gebildet ist; einen ersten Halbleiterbereich des ersten Leitfähigkeitstyps, der in dem Substratbereich so gebildet ist, um teilweise mit der ersten Gate-Elektrode in der Draufsicht zu überlappen, wobei der erste Halbleiterbereich eine Störstellenkonzentration hat, die höher ist als eine Störstellenkonzentration des Substratbereichs; einen zweiten Halbleiterbereich des ersten Leitfähigkeitstyps, der in dem Substratbereich so gebildet ist, um nicht mit der ersten Gate-Elektrode in der Draufsicht zu überlappen und um an den ersten Source-Bereich anzugrenzen, wobei der zweite Halbleiterbereich eine Störstellenkonzentration hat, die höher ist als die Störstellenkonzentration des ersten Halbleiterbereichs; und einen dritten Halbleiterbereich des zweiten Leitfähigkeitstyps, der in dem Substratbereich so gebildet ist, um teilweise mit der ersten Gate-Elektrode in der Draufsicht zu überlappen und um elektrisch mit dem ersten Drain-Bereich verbunden zu sein, wobei der dritte Halbleiterbereich eine Störstellenkonzentration hat, die niedriger ist als eine Störstellenkonzentration des ersten Drain-Bereichs, wobei sich die erste Gate-Elektrode in einer ersten Richtung entlang der oberen Oberfläche des Halbleitersubstrats erstreckt, wobei sich der erste Halbleiterbereich in der ersten Richtung erstreckt, um eine untere Oberfläche des ersten Source-Bereichs und eine untere Oberfläche des zweiten Halbleiterbereichs zu bedecken, wobei das Halbleitersubstrat einen ersten Bereich und einen zweiten Bereich umfasst, die abwechselnd in der ersten Richtung angeordnet sind, wobei eine Breite des ersten Halbleiterbereichs, der mit der ersten Gate-Elektrode in einer zweiten Richtung in dem zweiten Bereich überlappt, kleiner ist als eine Breite des ersten Halbleiterbereichs, der mit der ersten Gate-Elektrode in der zweiten Richtung in dem ersten Bereich überlappt, und wobei die zweite Richtung orthogonal zu der ersten Richtung ist und entlang der oberen Oberfläche des Halbleitersubstrats verläuft.
  2. Die Halbleitervorrichtung gemäß Anspruch 1, wobei sich ein Teil des ersten Halbleiterbereichs unter der ersten Gate-Elektrode in der Querschnittsansicht orthogonal zu der ersten Richtung in dem ersten Bereich befindet, während sich der erste Halbleiterbereich nicht unter der ersten Gate-Elektrode in der Querschnittsansicht orthogonal zu der ersten Richtung in dem zweiten Bereich befindet.
  3. Die Halbleitervorrichtung gemäß Anspruch 1, die aufweist: einen Zwischenschicht-Dielektrikumsfilm, der auf dem Halbleitersubstrat gebildet ist, um die erste Gate-Elektrode zu bedecken; und eine Vielzahl von Kontaktstiften, die in dem Zwischenschicht-Dielektrikumsfilm eingebettet sind, wobei ein erster Kontaktstift der Vielzahl von Kontaktstiften auf dem ersten Source-Bereich angeordnet ist und elektrisch mit dem ersten Source-Bereich verbunden ist, wobei ein zweiter Kontaktstift der Vielzahl von Kontaktstiften auf dem zweiten Halbleiterbereich angeordnet ist und elektrisch mit dem zweiten Halbleiterbereich verbunden ist.
  4. Die Halbleitervorrichtung gemäß Anspruch 3, die aufweist: eine erste Verdrahtung, die auf dem Zwischenschicht-Dielektrikumsfilm gebildet ist, wobei der erste Kontaktstift und der zweite Kontaktstift elektrisch mit der ersten Verdrahtung verbunden sind.
  5. Die Halbleitervorrichtung gemäß Anspruch 3, wobei ein von dem ersten Kontaktstift an den ersten Source-Bereich geliefertes Potential und ein von dem zweiten Kontaktstift an den zweiten Halbleiterbereich geliefertes Potential gleich sind.
  6. Die Halbleitervorrichtung gemäß Anspruch 1, wobei in dem ersten Bereich ein oberer Teil des Substratbereichs, der sich unter der ersten Gate-Elektrode befindet, und ein oberer Teil des ersten Halbleiterbereichs, der sich unter der ersten Gate-Elektrode befindet, Kanalbildungsbereiche des ersten MISFET sind, und wobei in dem zweiten Bereich der obere Teil des Substratbereichs, der sich unter der ersten Gate-Elektrode befindet, der Kanalbildungsbereich des ersten MISFET ist.
  7. Die Halbleitervorrichtung gemäß Anspruch 1, wobei in der Draufsicht eine Position eines Endteils, der dem dritten Halbleiterbereich des ersten Halbleiterbereichs in dem zweiten Bereich zugewandt ist, von dem dritten Halbleiterbereich zurückgesetzt ist als die Position des Endteils, der dem dritten Halbleiterbereich des ersten Halbleiterbereichs in dem ersten Bereich zugewandt ist.
  8. Die Halbleitervorrichtung gemäß Anspruch 1, wobei sich sowohl der erste Source-Bereich als auch der zweite Halbleiterbereich in die erste Richtung erstrecken, und wobei der erste Source-Bereich und der zweite Halbleiterbereich in der zweiten Richtung aneinander angrenzend sind.
  9. Die Halbleitervorrichtung gemäß Anspruch 1, wobei der erste Source-Bereich und der zweite Halbleiterbereich abwechselnd in der ersten Richtung angeordnet sind.
  10. Die Halbleitervorrichtung gemäß Anspruch 9, wobei der erste Bereich mit dem zweiten Halbleiterbereich in der Draufsicht überlappt, und wobei der zweite Bereich mit dem ersten Source-Bereich in der Draufsicht überlappt.
  11. Die Halbleitervorrichtung gemäß Anspruch 1, wobei eine Abmessung des ersten Bereichs in der ersten Richtung kleiner ist als eine Abmessung des zweiten Bereichs in der ersten Richtung.
  12. Die Halbleitervorrichtung gemäß Anspruch 1, wobei in dem ersten Bereich eine Abmessung in der ersten Richtung eines Teils, in dem der erste Halbleiterbereich mit der ersten Gate-Elektrode in Draufsicht überlappt, am kleinsten ist an einem Endteil, der dem dritten Halbleiterbereich zugewandt ist, und mit zunehmendem Abstand von dem dritten Halbleiterbereich allmählich zunimmt.
  13. Die Halbleitervorrichtung gemäß Anspruch 1, wobei in der Draufsicht eine Position eines Endteils, der dem ersten Halbleiterbereich des dritten Halbleiterbereichs in dem zweiten Bereich zugewandt ist, von dem ersten Halbleiterbereich zurückgesetzt ist als die Position des Endteils, der dem ersten Halbleiterbereich des dritten Halbleiterbereichs in dem ersten Bereich zugewandt ist.
  14. Die Halbleitervorrichtung gemäß Anspruch 1, wobei der erste MISFET ein LDMOSFET ist.
  15. Die Halbleitervorrichtung gemäß Anspruch 1, die aufweist: einen zweiten MISFET, der auf der oberen Oberfläche des Halbleitersubstrats gebildet ist, wobei eine Schwellenspannung des ersten MISFET und eine Schwellenspannung der zweiten Spannung voneinander verschieden sind.
  16. Die Halbleitervorrichtung gemäß Anspruch 15, die aufweist: einen zweiten Source-Bereich des zweiten Leitfähigkeitstyps des zweiten MISFET und einen zweiten Drain-Bereich des zweiten Leitfähigkeitstyps des zweiten MISFET, wobei der zweite Source-Bereich und der zweite Drain-Bereich in dem Substratbereich gebildet sind und voneinander beabstandet sind; eine zweite Gate-Elektrode des zweiten MISFET, die auf dem Halbleitersubstrat zwischen dem zweiten Source-Bereich und dem zweiten Drain-Bereich über einen zweiten Gate-Dielektrikumsfilm gebildet ist; einen vierten Halbleiterbereich des ersten Leitfähigkeitstyps, der in dem Substratbereich so gebildet ist, um teilweise mit der zweiten Gate-Elektrode in der Draufsicht zu überlappen, wobei der vierte Halbleiterbereich eine Störstellenkonzentration hat, die höher ist als die Störstellenkonzentration des Substratbereichs; einen fünften Halbleiterbereich des ersten Leitfähigkeitstyps, der in dem Substratbereich so gebildet ist, um nicht mit der zweiten Gate-Elektrode in der Draufsicht zu überlappen und um an den zweiten Source-Bereich anzugrenzen, wobei der fünfte Halbleiterbereich eine Störstellenkonzentration hat, die höher ist als die Störstellenkonzentration des vierten Halbleiterbereichs; und einen sechsten Halbleiterbereich des zweiten Leitfähigkeitstyps, der in dem Substratbereich so gebildet ist, um teilweise mit der zweiten Gate-Elektrode in der Draufsicht zu überlappen und um elektrisch mit dem zweiten Drain-Bereich verbunden zu sein, wobei der sechste Halbleiterbereich eine Störstellenkonzentration hat, die niedriger ist als eine Störstellenkonzentration des zweiten Drain-Bereichs, wobei sich die zweite Gate-Elektrode in der ersten Richtung erstreckt, und wobei sich der vierte Halbleiterbereich in der ersten Richtung erstreckt und dabei mit der zweiten Gate-Elektrode mit einer konstanten Breite in der Draufsicht überlappt, um eine untere Oberfläche des zweiten Source-Bereichs und eine untere Oberfläche des fünften Halbleiterbereichs abzudecken.
  17. Die Halbleitervorrichtung gemäß Anspruch 16, wobei der erste Leitfähigkeitstyp ein p-Typ ist, wobei der zweite Leitfähigkeitstyp ein n-Typ ist, und wobei die Schwellenspannung des zweiten MISFET niedriger ist als die Schwellenspannung des ersten MISFET.
  18. Die Halbleitervorrichtung gemäß Anspruch 1, wobei das Halbleitersubstrat umfasst: ein Substrat; und eine auf dem Substrat gebildete Epitaxie-Halbleiterschicht, wobei die Epitaxie-Halbleiterschicht der Substratbereich ist.
  19. Die Halbleitervorrichtung gemäß Anspruch 1, wobei in der zweiten Richtung ein kleinster Abstand zwischen dem ersten Halbleiterbereich und dem dritten Halbleiterbereich in dem zweiten Bereich größer ist als ein kleinster Abstand zwischen dem ersten Halbleiterbereich und dem dritten Halbleiterbereich in dem ersten Bereich.
  20. Die Halbleitervorrichtung gemäß Anspruch 1, wobei in der zweiten Richtung ein Endteil des ersten Halbleiterbereichs, der dem dritten Halbleiterbereich in dem zweiten Bereich am nächsten liegt, von der ersten Gate-Elektrode freigelegt ist.
DE102023132762.3A 2022-11-24 2023-11-23 Halbleitervorrichtung Pending DE102023132762A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022-187574 2022-11-24
JP2022187574A JP2024076158A (ja) 2022-11-24 2022-11-24 半導体装置

Publications (1)

Publication Number Publication Date
DE102023132762A1 true DE102023132762A1 (de) 2024-05-29

Family

ID=91026732

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102023132762.3A Pending DE102023132762A1 (de) 2022-11-24 2023-11-23 Halbleitervorrichtung

Country Status (5)

Country Link
US (1) US20240178317A1 (de)
JP (1) JP2024076158A (de)
KR (1) KR20240077426A (de)
CN (1) CN118073353A (de)
DE (1) DE102023132762A1 (de)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019117883A (ja) 2017-12-27 2019-07-18 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2022187574A (ja) 2021-06-08 2022-12-20 株式会社Uacj 開封検知シート、包装材

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019117883A (ja) 2017-12-27 2019-07-18 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2022187574A (ja) 2021-06-08 2022-12-20 株式会社Uacj 開封検知シート、包装材

Also Published As

Publication number Publication date
CN118073353A (zh) 2024-05-24
JP2024076158A (ja) 2024-06-05
KR20240077426A (ko) 2024-05-31
US20240178317A1 (en) 2024-05-30

Similar Documents

Publication Publication Date Title
DE19539541B4 (de) Lateraler Trench-MISFET und Verfahren zu seiner Herstellung
DE102011050958B4 (de) Hochspannungshalbleiterbauelemente
DE10212149B4 (de) Transistoranordnung mit Schirmelektrode außerhalb eines aktiven Zellenfeldes und reduzierter Gate-Drain-Kapazität
DE102008058837B4 (de) Halbleitereinrichtungen und Verfahren zu deren Herstellung
DE102008057412B4 (de) Halbleiterbauelement, insbesondere Leistungshalbeiterbauelement
DE10350684B4 (de) Verfahren zur Herstellung einer Leistungstransistoranordnung und mit diesem Verfahren hergestellte Leistungstransistoranordnung
DE102008002653B4 (de) Verfahren und Layout eines Halbleiterbauelements mit reduzierten Störeffekten
DE112008000674T5 (de) Kurzkanal LV, MV und HV CMOS Vorrichtungen
DE112013000782T5 (de) Halbleiteranordnung mit aktiver Driftzone
DE102014119395B4 (de) Transistorbauelement mit Feldelektrode
DE102018116843B4 (de) Selbstsperrender III-Nitrid-Transistor mit hoher Elektronenbeweglichkeit
DE112019002870T5 (de) Transistoren mit zwei Gate-Leitern und zugehörige Verfahren
DE102004038369B4 (de) Hochvolt-NMOS-Transistor und Herstellungsverfahren
DE102018109950B4 (de) Transistorbauelement
DE102004047772B4 (de) Lateraler Halbleitertransistor
DE102015120747A1 (de) Transistorbauelement mit erhöhter gate-drain-kapazität
DE112015002120B4 (de) Halbleitervorrichtung und Halbleitervorrichtungsherstellungsverfahren
DE102017130223B4 (de) Halbleitervorrichtung mit elektrisch parallel geschalteten planaren Feldeffekttransistorzellen und zugehöriger DC-DC-Wandler
DE102016110645A1 (de) Halbleitervorrichtung mit einem eine erste feldplatte und eine zweite feldplatte aufweisenden transistor
EP1796175A1 (de) DMOS-Transistor mit optimierter Randstruktur
DE102023132762A1 (de) Halbleitervorrichtung
DE102021109364A1 (de) Halbleiter-Vorrichtung
DE10303232B4 (de) Hochvolt-MOS-Feldeffekttransistor
EP4049317A1 (de) Vertikaler feldeffekttransistor und verfahren zum ausbilden desselben
DE10005772B4 (de) Trench-MOSFET

Legal Events

Date Code Title Description
R012 Request for examination validly filed