DE102023107591A1 - Gestapelter cmos-bildsensor - Google Patents

Gestapelter cmos-bildsensor Download PDF

Info

Publication number
DE102023107591A1
DE102023107591A1 DE102023107591.8A DE102023107591A DE102023107591A1 DE 102023107591 A1 DE102023107591 A1 DE 102023107591A1 DE 102023107591 A DE102023107591 A DE 102023107591A DE 102023107591 A1 DE102023107591 A1 DE 102023107591A1
Authority
DE
Germany
Prior art keywords
chip
photodetector
transistor
transistors
pixel sensor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102023107591.8A
Other languages
English (en)
Inventor
Chi-Hsien Chung
Tzu-Jui WANG
Tzu-Hsuan Hsu
Chen-Jong Wang
Dun-Nian Yaung
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102023107591A1 publication Critical patent/DE102023107591A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Verschiedene Ausführungsformen der vorliegenden Offenbarung sind auf einen gestapelten komplementären Metalloxidhalbleiter-Bildsensor (CMOS-Bildsensor) gerichtet, in dem ein Pixelsensor sich über mehrere integrierte Schaltkreis-Chips (IC-Chips) erstreckt und frei von einer flachen Grabenisolationsstruktur (STI-Struktur) an einem Fotodetektor des Pixelsensors ist. Der Fotodetektor und ein erster Transistor bilden einen ersten Teil des Pixelsensors auf einem ersten IC-Chip. Eine Mehrzahl von zweiten Transistoren bildet einen zweiten Teil des Pixelsensors auf einem zweiten IC-Chip. Durch Weglassen der STI-Struktur an dem Fotodetektor kann eine dotierte Wanne, die den Pixelsensor umschließt und abgrenzt, eine geringere Breite haben, als sie ansonsten hätte. Folglich kann die dotierte Wanne dem Fotodetektor weniger Platz wegnehmen. Dadurch gibt es wiederum bessere Möglichkeiten für eine Verkleinerung des Pixelsensors.

Description

  • VERWEIS AUF VERWANDTE ANMELDUNG
  • Diese Anmeldung beansprucht die Priorität der vorläufigen US-Patentanmeldung Nr. 63/401,291 , eingereicht am 26. August 2022, die durch Bezugnahme in die vorliegende Anmeldung aufgenommen wird.
  • HINTERGRUND
  • Integrierte Schaltkreise (ICs) mit Bildsensoren werden in einer breiten Palette von modernen elektronischen Geräten verwendet, wie etwa Kameras und Mobiltelefonen oder dergleichen. Arten von Bildsensoren sind zum Beispiel CMOS-Bildsensoren (CMOS: complementary metal-oxid semiconductor - komplementärer Metalloxidhalbleiter) und CDD-Bildsensoren (CDD: charge-coupled device - ladungsgekoppelte Vorrichtung). CMOS-Bildsensoren werden auf Grund ihres niedrigen Stromverbrauchs, ihrer geringen Größe, einer schnellen Datenverarbeitung, einer direkten Datenausgabe und der niedrigen Herstellungskosten in zunehmenden Maße gegenüber CCD-Bildsensoren favorisiert.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Aspekte der vorliegenden Offenbarung lassen sich am besten anhand der folgenden detaillierten Beschreibung in Verbindung mit den beiliegenden Zeichnungen verstehen. Es ist zu beachten, dass gemäß der branchenüblichen Praxis verschiedene Elemente nicht maßstabsgetreu dargestellt sind. Tatsächlich können die Abmessungen der verschiedenen Elemente zugunsten einer klaren Erläuterung willkürlich vergrößert oder verkleinert sein.
    • 1 zeigt eine schematische Darstellung einiger Ausführungsformen eines gestapelten Bildsensors, in der ein erster integrierter Schaltkreis-Chip (IC-Chip) einen Fotodetektor aufweist und an dem Fotodetektor frei von flachen Grabenisolationsstrukturen (STI-Strukturen) (STI: shallow trench isolation) ist.
    • 2 zeigt eine andere Schnittansicht einiger Ausführungsformen des ersten IC-Chips von 1.
    • 3 zeigt eine Draufsicht einiger Ausführungsformen des ersten IC-Chips von 1.
    • Die 4A-4F zeigen Schnittansichten einiger alternativer Ausführungsformen des ersten IC-Chips von 1.
    • 5 zeigt eine Schnittansicht einiger Ausführungsformen eines zweiten IC-Chips von 1.
    • 6 zeigt eine Draufsicht einiger Ausführungsformen des zweiten IC-Chips von 5.
    • 7 zeigt eine Schnittansicht einiger Ausführungsformen des gestapelten Bildsensors von 1, in welcher der zweite IC-Chip im Querschnitt dargestellt ist.
    • 8 zeigt einen Schaltplan einiger Ausführungsformen des gestapelten Bildsensors von 1.
    • 9 zeigt einen Schaltplan einiger alternativer Ausführungsformen des gestapelten Bildsensors von 1.
    • 10 zeigt eine schematische Darstellung einiger alternativer Ausführungsformen des gestapelten Bildsensors von 1, in der ein Pixelsensor eine Mehrzahl von Fotodetektoren und eine Mehrzahl von ersten Transistoren aufweist.
    • 11 zeigt eine Draufsicht einiger Ausführungsformen des ersten IC-Chips von 10.
    • 12 zeigt eine Schnittansicht einiger Ausführungsformen des gestapelten Bildsensors von 10, in der ein zweiter IC-Chip im Querschnitt dargestellt ist.
    • 13 zeigt einen Schaltplan einiger Ausführungsformen des gestapelten Bildsensors von 10
    • 14 zeigt einen Schaltplan einiger alternativer Ausführungsformen des gestapelten Bildsensors von 10.
    • Die 15A-15D zeigen Blockdiagramme einiger Ausführungsformen eines gestapelten Bildsensors, in denen der gestapelte Bildsensor ein Trio von IC-Chips aufweist und in denen ein IC-Chip einen Fotodetektor aufweist und frei von STI-Strukturen ist.
    • Die 16A und 16B zeigen Blockdiagramme einiger alternativer Ausführungsformen des gestapelten Bildsensors der 15A-15D.
    • 17 zeigt eine Draufsicht einiger Ausführungsformen eines ersten IC-Chips des gestapelten Bildsensors der 15A-15D.
    • 18 zeigt eine Schnittansicht einiger Ausführungsformen des gestapelten Bildsensors der 15A-15D.
    • 19 zeigt einen Schaltplan einiger Ausführungsformen eines Pixelsensors von 18.
    • 20 zeigt einen Schaltplan einiger alternativer Ausführungsformen eines Pixelsensors von 18.
    • 21 zeigt eine Draufsicht einiger alternativer Ausführungsformen eines ersten IC-Chips des gestapelten Bildsensors der 15A-15D.
    • 22 zeigt eine Schnittansicht einiger alternativer Ausführungsformen des Bildsensors der 15A-15D.
    • 23 zeigt einen Schaltplan einiger Ausführungsformen eines Pixelsensors von 22.
    • 24 zeigt einen Schaltplan einiger alternativer Ausführungsformen eines Pixelsensors von 22.
    • Die 25-37 zeigen eine Reihe von Schnittansichten einiger Ausführungsformen eines Verfahrens für einen Bildsensor frei von STI-Strukturen auf einem ersten IC-Chip, der einen Fotodetektor eines Pixelsensors aufweist.
    • 38 zeigt ein Blockdiagramm einiger Ausführungsformen des Verfahrens der 25-37.
  • DETAILED DESCRIPTION
  • Die vorliegende Offenbarung liefert viele verschiedene Ausführungsformen oder Beispiele zum Implementieren verschiedener Merkmale dieser Offenbarung. Nachstehend werden spezielle Beispiele für Elemente und Anordnungen beschrieben, um die vorliegende Offenbarung zu vereinfachen. Diese sind natürlich lediglich Beispiele und sollen nicht beschränkend sein. Zum Beispiel kann die Herstellung eines ersten Elements über oder auf einem zweiten Element in der nachstehenden Beschreibung Ausführungsformen umfassen, bei denen das erste und das zweite Element in direktem Kontakt hergestellt werden, und sie kann auch Ausführungsformen umfassen, bei denen zusätzliche Elemente zwischen dem ersten und dem zweiten Element hergestellt werden können, sodass das erste und das zweite Element nicht in direktem Kontakt sind. Darüber hinaus können in der vorliegenden Offenbarung Bezugszahlen und/oder -buchstaben in den verschiedenen Beispielen wiederholt werden. Diese Wiederholung dient der Einfachheit und Übersichtlichkeit und schreibt an sich keine Beziehung zwischen den verschiedenen erörterten Ausführungsformen und/oder Konfigurationen vor.
  • Darüber hinaus können hier räumlich relative Begriffe, wie etwa „darunter befindlich“, „unter“, „untere(r)“/„unteres“, „darüber befindlich“, „obere(r)“/„oberes“ und dergleichen, zur einfachen Beschreibung der Beziehung eines Elements oder einer Struktur zu einem oder mehreren anderen Elementen oder Strukturen verwendet werden, die in den Figuren dargestellt sind. Die räumlich relativen Begriffe sollen zusätzlich zu der in den Figuren dargestellten Orientierung andere Orientierungen der in Gebrauch oder in Betrieb befindlichen Vorrichtung umfassen. Die Vorrichtung kann anders ausgerichtet werden (um 90 Grad gedreht oder in einer anderen Orientierung), und die räumlich relativen Deskriptoren, die hier verwendet werden, können entsprechend interpretiert werden.
  • Ein gestapelter CMOS-Bildsensor (CMOS: complementary metal-oxid semiconductor - komplementärer Metalloxidhalbleiter) kann einen ersten IC-Chip (IC: integrated circuit - integrierter Schaltkreis) und einen zweiten IC-Chip aufweisen, die gestapelt sind. Der erste IC-Chip weist einen Pixelsensor auf, der sich in einer Gitterstruktur wiederholt, und der zweite IC-Chip weist einen anwendungsspezifischen IC (ASIC) (ASIC: application specific IC) auf, der mit dem Pixelsensor an jeder Wiederholung des Pixelsensors elektrisch verbunden ist. Der Pixelsensor umfasst einen Fotodetektor und eine Mehrzahl von Transistoren, die auf dem ersten IC-Chip angeordnet sind. Der Fotodetektor ist so konfiguriert, dass er in Reaktion auf einfallende Strahlung Ladung akkumuliert. Die Transistoren bilden eine Pixelschaltung, die so konfiguriert ist, dass sie ein Auslesen der akkumulierten Ladung erleichtert.
  • Die Halbleiter-Herstellungsindustrie strebt ständig nach Verkleinerung von Bildsensoren, um geringere Herstellungskosten, eine höhere Integrationsdichte von Vorrichtungen, höhere Geschwindigkeiten, eine bessere Leistungsfähigkeit und so weiter zu erzielen. Eine Verkleinerung des Pixelsensors wird jedoch durch die Transistoren des Pixelsensors beschränkt. Ein gestapelter CMOS-Bildsensor kann hingegen einen ersten IC-Chip, einen zweiten IC-Chip und einen dritten IC-Chip aufweisen, um folglich eine weitere Verkleinerung zu erleichtern. Der Pixelsensor ist zwischen dem ersten IC-Chip und dem zweiten IC-Chip aufgesplittet, und der dritte IC-Chip weist den ASIC auf. Der Fotodetektor und ein Transfertransistor des Pixelsensors sind auf dem ersten IC-Chip, und restliche Transistoren des Pixelsensors sind auf dem zweiten IC-Chip.
  • Sowohl der gestapelte Zwei-Chip-CMOS-Bildsensor als auch der gestapelte Drei-Chip-CMOS-Sensor hat eine flache Grabenisolationsstruktur (STI-Struktur) (STI: shallow trench isolation), um die Transistoren des Pixelsensors voneinander zu isolieren. Durch Ätzen des Substrats während der Herstellung der STI-Struktur kann jedoch ein Kristallschaden in dem Substrat verursacht werden, in dem der Fotodetektor angeordnet ist. Dieser Kristallschaden kann Leckstrom/Dunkelstrom verursachen, der die Leistungsfähigkeit des Fotodetektors verringert, wobei aber eine dotierte Wanne um die STI-Struktur herum hergestellt werden kann. Die dotierte Wanne passiviert den Kristallschaden, um den Leckstrom/Dunkelstrom zu unterdrücken. Um den Leckstrom/Dunkelstrom ausreichend zu unterdrücken, hat die dotierte Wanne jedoch eine große Breite. Daher kann die dotierte Wanne eine Größe des Fotodetektors erheblich verringern und folglich eine Verkleinerung des Bildsensors beschränken.
  • Verschiedene Ausführungsformen der vorliegenden Offenbarung sind auf einen gestapelten CMOS-Bildsensor mit verbesserter Verkleinerung gerichtet. Es wurde erkannt, dass zumindest für den vorstehend beschriebenen gestapelten Drei-Chip-CMOS-Bildsensor die STI-Struktur bei dem ersten IC-Chip ohne signifikanten Kompromiss hinsichtlich der Leistungsfähigkeit des Bildsensors weggelassen werden kann. Durch Weglassen der STI-Struktur bei dem ersten IC-Chip kann der dotierte Isolationsbereich eine kleine Breite haben und kann folglich dem Fotodetektor weniger Platz wegnehmen. Daraus resultieren wiederum bessere Möglichkeiten für eine Verkleinerung des Pixelsensors auf dem ersten IC-Chip. Da der Fotodetektor außerdem relativ groß ist und da er auf dem ersten IC-Chip aber nicht auf dem zweiten IC-Chip ist, kann es genau der Teil des Pixelsensors auf dem ersten IC-Chip sein, der eine Verkleinerung des Pixelsensors beschränkt. Folglich kann eine Verkleinerung des Pixelsensors auf dem ersten IC-Chip sich so auswirken, dass der gesamte Pixelsensor verkleinert wird.
  • In 1 wird eine schematische Darstellung 100 einiger Ausführungsformen eines gestapelten CMOS-Bildsensors bereitgestellt, in der ein erster IC-Chip 102a einen Fotodetektor 104 aufweist und an dem Fotodetektor 104 frei von STI-Strukturen ist. Wie nachstehend ausführlicher erläutert wird, ermöglicht das Weglassen der STI-Strukturen an dem Fotodetektor 104 eine bessere Verkleinerung eines Pixelsensors 106, der den Fotodetektor 104 aufweist.
  • Der gestapelte CMOS-Bildsensor weist den ersten IC-Chip 102a und einen zweiten IC-Chip 102b auf. Der erste IC-Chip 102a und der zweite IC-Chip 102b sind gestapelt, und der Pixelsensor 106 erstreckt sich quer über den ersten IC-Chip 102a und den zweiten IC-Chip 102b. Der Pixelsensor 106 weist den Fotodetektor 104 und einen ersten Transistor 108 auf dem ersten IC-Chip 102a auf, und er weist weiterhin eine Mehrzahl von zweiten Transistoren 110 auf dem zweiten IC-Chip 102b auf. Der Pixelsensor 106 kann zum Beispiel ein aktiver CMOS-Pixelsensor mit vier Transistoren (4T-CMOS-APS) (APS: active pixel sensor) oder dergleichen sein.
  • Der Fotodetektor 104 ist in einem ersten Halbleitersubstrat 112, und er ist so konfiguriert, dass er in Reaktion auf einfallende Strahlung Ladung akkumuliert. Der Fotodetektor 104 kann zum Beispiel eine PIN-Diode oder dergleichen sein. Der erste Transistor 108 ist auf der Vorderseite 112fs des ersten Halbleitersubstrats 112 und wird teilweise durch diese definiert. Außerdem entspricht der erste Transistor 108 einem Transfertransistor 114, und er ist so konfiguriert, dass er Ladung von dem Fotodetektor 104 zu einem schwebenden Diffusionsknoten FD (engl.: floating diffusion node) transferiert. Die zweiten Transistoren 110 sind so konfiguriert, dass sie ein Auslesen des Fotodetektors 104 durch Koordination mit dem Transfertransistor 114 erleichtern.
  • Eine Isolationsstruktur umschließt den Fotodetektor 104, um elektrische Isolation, wie zum Beispiel elektrische Zwischenpixelisolation, bereitzustellen. Die Isolationsstruktur umfasst eine flache Wanne 116, eine tiefe Wanne 118 und eine tiefe Grabenisolationsstruktur (DTI-Struktur) (DTI: deep trench isolation) 120. Die flache Wanne 116 und die tiefe Wanne 118 entsprechen dotierten Bereichen des ersten Halbleitersubstrats 112 und haben säulenförmige Profile. Bei alternativen Ausführungsformen gibt es jedoch noch andere geeignete Profile. Darüber hinaus haben die flache Wanne 116 und die tiefe Wanne 118 einen gemeinsamen Dotierungstyp, haben aber verschiedene Dotierungsprofile und/oder -konzentrationen. Seitenwände der flachen Wanne 116 und der tiefen Wanne 118 bilden pn-Übergänge, die Verarmungsbereiche ergeben, die den Pixelsensor 106 gegenüber benachbarten Pixelsensoren und/oder Strukturen elektrisch isolieren.
  • Die DTI-Struktur 120 ist dielektrisches Material oder weist dieses auf, und sie erstreckt sich von einer Rückseite 112bs des ersten Halbleitersubstrats 112 in die tiefe Wanne 118. Außerdem erstreckt sich die DTI-Struktur 120 nur teilweise durch das erste Halbleitersubstrat 112. Das dielektrische Material kann zum Beispiel ein dielektrisches High-k-Material, ein anderes geeignetes dielektrisches Material oder eine Kombination davon sein oder dieses aufweisen. Bei alternativen Ausführungsformen hat die DTI-Struktur 120 eine andere Höhe. Bei einigen Ausführungsformen nimmt eine Höhe der flachen Wanne 116 mit zunehmender Höhe der DTI-Struktur 120 ab.
  • Wie vorstehend festgestellt worden ist, ist der Bildsensor frei von STI-Strukturen an dem Fotodetektor 104. Die STI-Strukturen können zum Beispiel dielektrischen Strukturen aus Siliziumoxid oder dergleichen entsprechen, die sich in die Vorderseite 112fs des ersten Halbleitersubstrats 112 erstrecken, um elektrische Isolation zwischen Bereichen des ersten Halbleitersubstrats 112 bereitzustellen. Es wurde erkannt, dass eine Isolationsstruktur ohne eine STI-Struktur ausreichend ist, um elektrische Isolation für den Teil des Pixelsensors 106 auf dem ersten IC-Chip 102a ohne signifikanten Kompromiss hinsichtlich der Leistungsfähigkeit bereitzustellen. Wie vorstehend festgestellt worden ist, umfasst die Isolationsstruktur die flache Wanne 116, die tiefe Wanne 118 und die DTI-Struktur 120.
  • Wenn sich eine STI-Struktur in die Vorderseite 112fs des ersten Halbleitersubstrats 112 erstreckte, so würde durch Ätzen des Substrats beim Herstellen der STI-Struktur ein Kristallschaden verursacht. Dieser Kristallschaden würde Leckstrom/Dunkelstrom verursachen, der die Leistungsfähigkeit des Bildsensors verringert. Die flache Wanne 116 könnte um die STI-Struktur herum hergestellt werden, um den Leckstrom/Dunkelstrom an der STI-Struktur zu unterdrücken. Die flache Wanne 116 müsste jedoch eine größere Breite aufweisen, um den Leckstrom/Dunkelstrom ausreichend zu unterdrücken. Diese größere Breite würde die Größe des Fotodetektors 104 verringern und dadurch eine Verkleinerung beschränken.
  • Durch Weglassen der STI-Struktur kann die flache Wanne 116 eine kleine Breite haben und folglich dem Fotodetektor 104 weniger Platz wegnehmen. Dadurch vergrößert sich die Full-Well-Capacity (FWC) des Fotodetektors 104 und der Ladungstransfer aus dem Fotodetektor 104 wird verbessert, woraus bessere Möglichkeiten für eine Verkleinerung des Pixelsensors 106 auf dem ersten IC-Chip 102a resultieren.
  • Da der Fotodetektor 104 relativ groß ist und da er auf dem ersten IC-Chip 102a aber nicht auf dem zweiten IC-Chip 102b ist, kann es genau der Teil des Pixelsensors 106 auf dem ersten IC-Chip 102a sein, der eine Verkleinerung des Pixelsensors 106 beschränkt. Folglich kann eine Verkleinerung des Pixelsensors auf dem ersten IC-Chip sich so auswirken, dass der gesamte Pixelsensor 106 verkleinert wird. Außerdem kann der Teil des Pixelsensors 106 auf dem zweiten IC-Chip 102b einen Platzgewinn aufweisen. Aufgrund des Platzgewinns auf dem zweiten IC-Chip 102b, können STI-Strukturen auf dem zweiten IC-Chip 102b verwendet werden, ohne eine Verkleinerung des Pixelsensors 106 zu beschränken. Das bewirkt eine bessere elektrische Isolation auf dem zweiten IC-Chip 102b.
  • Weiterhin unter Bezugnahme auf 1 weist das erste Halbleitersubstrat 112 eine Mehrzahl von dotierten Bereichen auf, die den Fotodetektor 104 bilden. Die dotierten Bereiche weisen einen ersten dotierten Bereich 122 auf der Rückseite 112bs des ersten Halbleitersubstrats 112 auf und weisen weiterhin einen zweiten dotierten Bereich 124 und einen dritten dotierten Bereich 126 auf, die sich über dem ersten dotierten Bereich 122 auf der Vorderseite 112fs des ersten Halbleitersubstrats 112 befinden.
  • Der erste dotierte Bereiche 122 und der zweite dotierte Bereich 124 haben einen ersten Dotierungstyp gemeinsam, und der dritte dotierte Bereich 126 hat einen zweiten Dotierungstyp mit der flachen Wanne 116 und der tiefen Wanne 118 gemeinsam. Der erste Dotierungstyp und der zweite Dotierungstyp sind entgegensetzt. Zum Beispiel kann der erste Dotierungstyp ein n-Dotierungstyp sein, und der zweite Dotierungstyp kann ein p-Dotierungstyp sein oder umgekehrt. Der dritte dotierte Bereich 126 ist durch den zweiten dotierten Bereich 124 von dem ersten dotierten Bereich 122 getrennt, und ein Volumenbereich 112bk des ersten Halbleitersubstrats 112 umschließt den zweiten dotierten Bereich 124 und den dritten dotierten Bereich 126. Bei einigen Ausführungsformen hat der Volumenbereich 112bk den zweiten Dotierungstyp oder er ist undotiert.
  • Der schwebende Diffusionsknoten FD ist in dem Volumenbereich 112bk des ersten Halbleitersubstrats 112 und entspricht einem dotierten Bereich des ersten Halbleitersubstrats 112. Weiterhin weist der schwebende Diffusionsknoten FD einen ersten Dotierungstyp auf. Folglich hat der schwebende Diffusionsknoten FD einen Dotierungstyp mit dem ersten dotierten Bereich 122 und dem zweiten dotierten Bereich 124 gemeinsam.
  • Während des Betriebs des Fotodetektors 104 wird in Reaktion auf einfallende Strahlung Ladung in dem ersten dotierten Bereich 122 und dem zweiten dotierten Bereich 124 akkumuliert. Bei einigen Ausführungsformen ist der Fotodetektor 104 während der Ladungsakkumulation in Sperrrichtung vorgespannt. Während des Betriebs des Transfertransistors 114 transferiert dieser außerdem selektiv die in dem Fotodetektor 104 akkumulierte Ladung zu dem schwebenden Diffusionsknoten FD.
  • Das Gate des Transfertransistors 114 wird durch das Transfersignal TX angesteuert, und der Transfertransistor 114 umfasst eine erste Gateelektrode 128, eine erste dielektrische Gateschicht 130, erste Seitenwandabstandshalter 132 und ein Paar von ersten Source/Drain-Bereichen. Die erste Gateelektrode 128 und die erste dielektrische Gateschicht 130 bilden einen Gatestapel, in dem die erste Gateelektrode 128 durch die erste dielektrische Gateschicht 130 von dem ersten Halbleitersubstrat 112 getrennt ist. Die ersten Seitenwandabstandshalter 132 sind auf Seitenwänden des Gatestapels angeordnet. Einer der ersten Source/Drain-Bereiche wird durch den schwebenden Diffusionsknoten FD gebildet, und der jeweils andere der ersten Source/Drain-Bereiche wird kollektiv durch den ersten dotierten Bereich 122 und den zweiten dotierten Bereich 124 gebildet. Abhängig vom Kontext können sich der eine oder die mehreren Source/Drain-Bereiche individuell oder kollektiv auf eine Source oder einen Drain beziehen.
  • Die zweiten Transistoren 110 umfassen einen Rücksetztransistor 134, einen Source-Folger-Transistor 136 und eine Auswähltransistor 138. Das Gate des Rücksetztransistors 134 wird durch ein Rücksetzsignal RST angesteuert, und der Rücksetztransistor 134 ist elektrisch von dem schwebenden Diffusionsknoten FD zu einem Anschluss verbunden, an dem eine Rücksetzspannung Vrst anliegt. Der Rücksetztransistor 134 ist so konfiguriert, dass er den schwebenden Diffusionsknoten FD auf die Rücksetzspannung Vrst zurücksetzt, indem er den schwebenden Diffusionsknoten FD elektrisch mit der Rücksetzspannung Vrst verbindet. Wenn der Transfertransistor 114 in einem EIN-Zustand ist, kann diese elektrische Verbindung durch den Rücksetztransistor 134 außerdem auch den Fotodetektor 104 auf eine Pinning-Spannung zurücksetzen oder den Fotodetektor 104 anderweitig in einen bekannten Zustand zurücksetzen.
  • Das Gate des Source-Folger-Transistors 136 wird durch Ladung auf dem schwebenden Diffusionsknoten FD angesteuert, und das Gate des Auswahltransistors 138 wird durch ein Auswahlsignal SEL angesteuert. Weiterhin sind der Source-Folger-Transistor 136 und der Auswahltransistor 138 von einem Anschluss, an dem eine Versorgungsspannung VDD anliegt, zu einem Ausgangsanschluss OUT elektrisch in Reihe verbunden. Der Source-Folger-Transistor 136 ist so konfiguriert, dass er eine Spannung auf dem schwebenden Diffusionsknoten FD puffert und verstärkt. Der Auswahltransistor 138 ist so konfiguriert, dass er selektiv eine gepufferte und verstärkte Spannung von dem Source-Folger-Transistor 136 zu dem Ausgangsanschluss OUT durchlässt.
  • Bei einigen Ausführungsformen sind der erste Transistor 108 und der zweite Transistor 110 Metalloxidhalbleiter-Feldeffekttransistoren (MOSFETs) (MOSFET: metal-oxidesemiconductor field-effector transistor), Finnen-Feldeffekttransistoren (FinFETs) (FinFET: fin field-effect transistor), Gate-all-around-Feldeffekttransistoren (GAA FETs) (GAA FET: gate-all-around field-effect transistor), Nanolagen-Feldeffekttransistoren, dergleichen oder eine Kombination davon. Bei einigen Ausführungsformen ist das erste Halbleitersubstrat 112 ein massives Substrat aus Silizium, Germanium, dergleichen oder eine Kombination davon, ein Silizium-auf-Isolator-Substrat (SOI-Substrat) (SOI: silicon-on-insulator) oder eine andere geeignete Art eines Halbleitersubstrats, oder weist dieses auf.
  • Aufgrund der weggelassenen STI-Strukturen kann der Bildsensor bei einigen Ausführungsformen einen kleinen Pixel-Pitch aufweisen. Dieser kleine Pixel-Pitch kann zum Beispiel ein Pixel-Pitch kleiner als etwa 0,7 Mikrometer, etwa 0,5 Mikrometer oder dergleichen sein und/oder kann zum Beispiel ein Pixel-Pitch von etwa 0,5-0,7 Mikrometer oder dergleichen sein.
  • Aufgrund der weggelassenen STI-Strukturen hat eine Oberseite des ersten Halbleitersubstrats 112 bei einigen Ausführungsformen ein planares oder ebenes Profil, oder ein im Wesentlichen planares oder ebenes Profil, zusammenhängend von einer ersten Seitenwand der flachen Wanne 116 bis zu einer zweiten Seitenwand der flachen Wanne 116 gegenüber der ersten Seitenwand. Ein im Wesentlichen planares oder ebenes Profil kann zum Beispiel eine höchste und eine niedrigste Erhebung haben, die jeweils innerhalb von 10 %, 5 %, 1 % oder innerhalb eines anderen geeigneten Prozentsatzes einer durchschnittlichen Erhebung liegen. Aufgrund der weggelassenen STI-Strukturen ist bei einigen Ausführungsformen außerdem eine Oberseite des ersten Halbleitersubstrats 112 auf gleicher Höhe mit einem dotierten Bereich des ersten Halbleitersubstrats 112 (z. B. einer Oberseite des dotierten Bereich) zusammenhängend von der ersten Seitenwand bis zu der zweiten Seitenwand. Bei zumindest einigen dieser Ausführungsformen ist die Oberseite zusammenhängend von der ersten Seitenwand bis zu der zweiten Seitenwand auf einer gemeinsamen Höhe. Der dotierte Bereich kann zum Beispiel der schwebende Diffusionsknoten FD, der dritte dotierte Bereich 126, ein anderer geeigneter Bereich oder eine Kombination davon sein. Die gemeinsame Höhe kann zum Beispiel eine Höhe sein, auf der die erste dielektrische Gateschicht 130 oder die ersten Seitenwandabstandshalter 132 das erste Halbleitersubstrat 112 direkt kontaktieren.
  • Bei einigen Ausführungsformen ist die erste Seitenwand dem Fotodetektor 104 zugewandt, und die zweite Seitenwand ist von dem Fotodetektor abgewandt. Bei diesen Ausführungsformen sind die erste Seitenwand und die zweite Seitenwand auf einer gemeinsamen Seite des Pixelsensors 106. Bei anderen Ausführungsformen ist die erste Seitenwand in einer ersten Richtung von dem Fotodetektor 104 abgewandt, und die zweite Seitenwand ist in einer zweiten Richtung, die der ersten Richtung entgegengesetzt ist, von dem Fotodetektor 104 abgewandt. Bei diesen anderen Ausführungsformen sind die erste Seitenwand und die zweite Seitenwand auf gegenüberliegenden Seiten des Pixelsensors 106.
  • Aufgrund der weggelassenen STI-Strukturen ist das erste Halbleitersubstrat 112 bei einigen Ausführungsformen zusammenhängend linear in einer vertikalen Richtung von der DTI-Struktur 120 bis zu einer Höhe, die mit einem dotierten Bereich (z. B. einer Oberseite des Bereichs) auf gleicher Höhe ist. Wie vorstehend beschrieben worden ist, kann der dotierte Bereich zum Beispiel der schwebende Diffusionsknoten FD, der dritte dotierte Bereich 126 oder eine Kombination davon sein. Aufgrund der weggelassenen STI-Strukturen ist das erste Halbleitersubstrat 112 bei einigen Ausführungsformen außerdem zusammenhängend linear in einer vertikalen Richtung von der DTI-Struktur 120 bis zu einer Höhe, auf der die erste dielektrische Gateschicht 130 oder die ersten Seitenwandabstandshalter 132 das erste Halbleitersubstrat 112 direkt kontaktieren. Die vertikale Richtung kann zum Beispiel senkrecht zu einer Oberseite oder einer Unterseite des ersten Halbleitersubstrats 112, senkrecht zu einer Oberseite oder einer Unterseite der ersten Gateelektrode 128 oder dergleichen sein.
  • Aufgrund der weggelassenen STI-Strukturen haben die flache Wanne 116 und die tiefe Wanne 118 bei einigen Ausführungsformen eine gemeinsame Breite. Bei einigen dieser Ausführungsformen befindet sich die gemeinsame Breite an einer Grenzfläche, an der die flache Wanne 116 und die tiefe Wanne 118 sich direkt kontaktieren. Bei vorhandener STI-Struktur wäre eine Breite der flachen Wanne 116 größer als eine Breite der tiefen Wanne 118, um den Leckstrom/Dunkelstrom an der STI-Struktur zu unterdrücken.
  • Bei einigen Ausführungsformen werden die STI-Strukturen quer über eine Gesamtheit des ersten Halbleitersubstrats 112, ganz gleich ob an dem Pixelsensor 106 und/oder an dem Fotodetektor 104, weggelassen. Bei zumindest einigen dieser Ausführungsformen kann eine Oberfläche des ersten Halbleitersubstrats 112 auf der Vorderseite 112fs (z. B. einer vorderseitigen Oberfläche) ein planares oder ebenes Profil, oder ein im Wesentlichen planares oder ebenes Profil, quer über die Gesamtheit des ersten Halbleitersubstrats 112 haben. Ein im Wesentlichen planares oder ebenes Profil kann zum Beispiel eine höchste Erhebung und eine niedrigste Erhebung haben, die jeweils innerhalb von 10%, 5%, 1% oder dergleichen einer durchschnittlichen Erhebung liegen.
  • In 1 ist der erste IC-Chip 102a im Querschnitt dargestellt. 2 zeigt eine andere Schnittansicht 200 einiger Ausführungsformen des ersten IC-Chips 102a, bei denen der schwebende Diffusionsknoten FD außerhalb der Schnittansicht 200 ist.
  • In 3 ist eine Draufsicht 300 einiger Ausführungsformen des ersten IC-Chips 102a von 1 bereitgestellt. Der dargestellte Teil des ersten IC-Chips 102a in 1 entspricht einer Schnittansicht, die entlang der Linie A-A' in 3 erstellt worden ist. Weiterhin ist die Schnittansicht 200 von 2 entlang der Linie B-B' in 3 erstellt worden.
  • Die flache Wanne 116 erstreckt sich in einem geschlossenen, ringförmigen Pfad um den Fotodetektor 104 herum, um den Fotodetektor 104 von jeglichen anderen Fotodetektoren und/oder Strukturen zu trennen. Außerdem sind die erste Gateelektrode 128 und der schwebende Diffusionsknoten FD auf diagonal gegenüberliegenden Ecken des Fotodetektors 104 angeordnet. Bei alternativen Ausführungsformen hat die flache Wanne 116 eine andere geeignete Form, und/oder die relative Positionierung der ersten Gateelektrode 128, des schwebenden Diffusionsknotens FD und des Fotodetektors 104 sind anders.
  • In 1 ist der erste IC-Chip 102a im Querschnitt dargestellt. Die 4A-4F zeigen Schnittansichten 400A-400F einiger alternativer Ausführungsformen des ersten IC-Chips 102a, die die Ausführungsformen des ersten IC-Chips 102a in 1 ersetzen können.
  • In 4A hat die erste Gateelektrode 128 einen Vorsprung 128p, der in das erste Halbleitersubstrat 112 übersteht.
  • In 4B erstreckt sich die DTI-Struktur 120 vollständig durch das erste Halbleitersubstrat 112. In 4C ist die DTI-Struktur 120 so wie in 4B, außer dass darüber hinaus die flache Wanne 116 weggelassen worden ist.
  • In 4D erstreckt sich die DTI-Struktur 120 in die Vorderseite 112fs des ersten Halbleitersubstrats 112 statt wie bei vorhergehenden Ausführungsformen in die Rückseite 112bs des ersten Halbleitersubstrats 112. Das wird durch die abnehmende Breite der DTI-Struktur 120 von der Vorderseite 112fs zu der Rückseite 112bs hin dargestellt. In 4E ist die DTI-Struktur 120 so wie in 4D, außer dass die DTI-Struktur 120 sich vollständig durch das erste Halbleitersubstrat 112 erstreckt. In 4F ist die DTI-Struktur 120 so wie in 4E, außer dass darüber hinaus die flache Wanne 116 weggelassen worden ist.
  • In 1 ist der zweite IC-Chip 102b durch einen Schaltplan dargestellt. 5 zeigt eine Schnittansicht 500 einiger Ausführungsformen des zweiten IC-Chips 102b an dem Rücksetztransistor 134 und dem Auswahltransistor 138. Die zweiten Transistoren 110, die den Rücksetztransistor 134 und den Auswahltransistor 138 umfassen, sind auf einer Vorderseite 502fs eines zweiten Halbleitersubstrats 502 angeordnet und sind durch eine STI-Struktur 504 voneinander getrennt. Die STI-Struktur 504 erstreckt sich in die Vorderseite 502fs und ist Siliziumoxid und/oder ein oder mehrere andere geeignete dielektrische Materialien oder weist diese auf. Im Gegensatz dazu ist der erste IC-Chip 102a frei von STI-Strukturen, wie vorstehend beschrieben worden ist.
  • Bei einigen Ausführungsformen beträgt eine Breite Wsti der STI-Struktur 504, direkt zwischen dem Rücksetztransistor 134 und dem Auswahltransistor 138, etwa 60-80 Nanometer, etwa 60-70 Nanometer, etwa 70-80 Nanometer oder sie hat einen anderen geeigneten Wert. Wenn die Breite Wsti zu klein ist (z. B. kleiner als 60 Nanometer), können Leckverluste zwischen den Transistoren auftreten. Wenn die Breite Wsti zu groß ist (z. B. größer als 80 Nanometer), kann die Größe des Pixelsensors 106 mit geringem oder überhaupt keinen Vorteil vergrößert werden.
  • Das zweite Halbleitersubstrat 502 weist eine flache Wanne 506 und eine tiefe Wanne 508 auf. Die flache Wanne 506 ist auf der Vorderseite 502fs des zweiten Halbleitersubstrats 502, und die tiefe Wanne 508 befindet sich unter der flachen Wanne 506 auf einer Rückseite 502bs des zweiten Halbleitersubstrats 502 gegenüber der Vorderseite 502fs. Die flache Wanne 506 und die tiefe Wanne 508 haben einen Dotierungstyp gemeinsam, haben aber unterschiedliche Dotierungskonzentrationen und/oder -profile. Zum Beispiel können die flache Wanne 506 und die tiefe Wanne 508 einen n-Dotierungstyp oder einen p-Dotierungstyp aufweisen. Weiterhin ist die tiefe Wanne 508 durch die flache Wanne 506 von den STI-Strukturen 504 beabstandet. Das zweite Halbleitersubstrat 502 ist ein massives Substrat aus Silizium, Germanium, dergleichen oder einer Kombination davon, ein SOI-Substrat oder eine andere geeignete Art von Halbleitersubstrat oder weist dieses auf.
  • Die zweiten Transistoren 110 umfassen individuelle zweite Gateelektroden 510, individuelle zweite dielektrische Gateschichten 512, individuelle zweite Seitenwandabstandshalter 514 und individuelle Paare von zweiten Source/Drain-Bereichen 516. Die zweiten Gateelektroden 510 sind jeweils mit den zweiten dielektrischen Gateschichten 512 gestapelt, und die zweiten dielektrischen Gateschichten 512 trennen die zweiten Gateelektroden 510 von dem zweiten Halbleitersubstrat 502.
  • Die zweiten Source/Drain-Bereiche 516 sind in dem zweiten Halbleitersubstrat 502, und jede der zweiten Gateelektrode s 510 ist zwischen den zweiten Source/Drain-Bereichen eines jeweiligen Paares. Die zweiten Source/Drain-Bereiche 516 entsprechen dotierten Bereichen des zweiten Halbleitersubstrats 502. Weiterhin haben die zweiten Source/Drain-Bereiche 516 einen der flachen Wanne 506 entgegengesetzten Dotierungstyp. Zum Beispiel können die zweiten Source/Drain-Bereiche 516 einen n-Dotierungstyp haben, während die flache Wanne 506 einen p-Dotierungstyp hat oder umgekehrt. Abhängig vom Kontext können sich der eine oder die mehreren Source/Drain-Bereiche individuell oder kollektiv auf eine Source oder einen Drain beziehen
  • In 6 ist eine Draufsicht 600 einiger Ausführungsformen des zweiten IC-Chips von 5 bereitgestellt. Die Schnittansicht 500 von 5 ist zum Beispiel entlang der Linie C-C' erstellt worden. Die zweiten Transistoren 110, die den Rücksetztransistor 134, den Source-Folger-Transistor 136 und den Auswahltransistor 138 umfassen, sind durch die STI-Struktur 504 voneinander getrennt. Die STI-Struktur 504 erstreckt sich in geschlossenen Pfaden individuell um die zweiten Transistoren 110 herum.
  • In 7 ist eine Schnittansicht 700 einiger Ausführungsformen des Bildsensors von 1 bereitgestellt, in welcher der zweite IC-Chip 102b im Querschnitt gezeigt ist. Die Schnittansicht des zweiten IC-Chips 102b kann zum Beispiel der Schnittansicht 500 von 5 entprechen. Weiterhin sind erste IC-Chip 102a und der zweite IC-Chip 102b durch entsprechende Interconnect-Strukturen elektrisch miteinander verbunden.
  • Der erste IC-Chip 102a weist eine erste Interconnect-Struktur 702 auf, die sich unter dem ersten Halbleitersubstrat 112 auf einer Vorderseite des ersten Halbleitersubstrats 112 befindet. Weiterhin ist die erste Interconnect-Struktur 702 elektrisch mit dem ersten Transistor 108 verbunden. Der zweite IC-Chip 102b befindet sich unter dem ersten IC-Chip 102a und weist eine zweite Interconnect-Struktur 704 auf. Die zweite Interconnect-Struktur 704 befindet sich über dem zweiten Halbleitersubstrat 502 auf einer Vorderseite des zweiten Halbleitersubstrats 502. Weiterhin ist das zweite Halbleitersubstrat 502 elektrisch mit den zweiten Transistoren 110 verbunden.
  • Die erste Interconnect-Struktur 702 und die zweite Interconnect-Struktur 704 weisen eine Mehrzahl von Drähten 706 und eine Mehrzahl von Durchkontaktierungen 708 in entsprechenden dielektrischen Interconnect-Schichten 710 auf. Die Drähte 706 und die Durchkontaktierungen 708 sind leitfähig und sind jeweils in einer Mehrzahl von Drahtebenen und einer Mehrzahl von Durchkontaktierungsebenen gruppiert, die abwechselnd gestapelt sind, um leitende Pfade zu definieren. Bei einigen Ausführungsformen sind die Drähte 706 und die Durchkontaktierungen 708 Kupfer, Aluminium, Tantal, Titan, dergleichen oder eine Kombination davon oder weisen dieses auf.
  • Eine erste Bondstruktur 712 ist zwischen dem ersten IC-Chip 102a und dem zweiten IC-Chip 102b und erleichtert das Zusammenbonden des ersten IC-Chips 102a und des zweiten IC-Chips 102b an einer ersten Bondgrenzfläche 714. Dieses Bonden kann zum Beispiel eine Kombination von Metall-Metall-Bonden und Dielektrikum-Dielektrikum-Bonden an der ersten Bondgrenzfläche 714 umfassen.
  • Die erste Bondstruktur 712 umfasst eine Mehrzahl von dielektrischen Bondschichten 716, eine Mehrzahl von Bondpads 718 und eine Mehrzahl von Bonddurchkontaktierungen 720. Die dielektrischen Bondschichten 716 sind für den ersten IC-Chip 102a und den zweiten IC-Chip 102b individuell und kontaktieren sich direkt an der ersten Bondgrenzfläche 714. In ähnlicher Weise sind die Bondpads 718 für den ersten IC-Chip 102a und den zweiten IC-Chip 102b individuelle und kontaktieren sich direkt an der ersten Bondgrenzfläche 714. Weiterhin sind die Bondpads 718 jeweils in die dielektrischen Bondschichten 716 eingesetzt. Die Bonddurchkontaktierungen 720 sind jeweils in den dielektrischen Bondschichten 716 und erstrecken sich jeweils von den Bondpads 718 bis jeweils zu der ersten Interconnect-Struktur 702 und der zweiten Interconnect-Struktur 704. Die Bondpads 718 und die Bonddurchkontaktierungen 720 sind leitfähig. Zum Beispiel können die Bondpads 718 und die Bonddurchkontaktierungen 720 Kupfer, Aluminium, Tantal, Titan, dergleichen oder eine Kombination sein oder diese aufweisen.
  • Eine rückseitige Passivierungsschicht 722, eine Mehrzahl von Farbfiltern 724 und eine Mehrzahl von Mikrolinsen 726 befinden sich über dem ersten Halbleitersubstrat 112 auf einer Rückseite des ersten Halbleitersubstrats 112. Die rückseitige Passivierungsschicht 722 ist dielektrisch und transparent für Strahlung. Die Farbfilter 724 befinden sich über der rückseitigen Passivierungsschicht 722, und die Mikrolinsen 726 befinden sich jeweils über den Farbfiltern 724. Jedes der Farbfilter 724 ist so konfiguriert, dass es erste Farbwellenlängen überträgt, während es zweite Farbwellenlängen blockiert. Jede der Mikrolinsen 726 ist so konfiguriert, dass sie einfallende Strahlung auf einen entsprechenden Fotodetektor (z. B. den Fotodetektor 104) fokussiert, um die Quantenausbeute zu verbessern.
  • Eine Gitterstruktur 728 trennt die Mikrolinsen 726 voneinander und reflektiert die auf Seitenwände der Gitterstruktur einfallende Strahlung, um die Quantenausbeute zu verbessern. Die Gitterstruktur 728 kann zum Beispiel Metall, ein dielektrisches Material, dergleichen oder eine Kombination davon sein oder dieses aufweisen.
  • In 8 ist ein Schaltplan 800 einiger Ausführungsformen des Bildsensors von 1 bereitgestellt. Der Teil des Schaltplans 800 des zweiten IC-Chips 102b entspricht der Beschreibung unter Bezugnahme auf 1. Was den Teil des Schaltplans 800 des ersten IC-Chips 102a anbetrifft, so ist eine Kathode des Fotodetektors 104 elektrisch mit einem Source/Drain-Bereich des Transfertransistors 114 verbunden. Weiterhin ist eine Anode des Fotodetektors 104 elektrisch mit einem Anschluss verebunden, an dem Masse 802 anliegt. Die Anode kann zum Beispiel durch den Volumenbereich 112bk, die flache Wanne 116, die tiefe Wanne 118, den dritten dotierten Bereich 126, dergleichen oder eine Kombination davon in 7 gebildet werden. Die Kathode kann zum Beispiel durch den ersten dotierten Bereich 122 und den zweiten dotierten Bereich 124 and/oder dergleichen in 7 gebildet werden.
  • Bei einigen Ausführungsformen hat der Pixelsensor 106 nur einen Transistor (z. B. den ersten Transistor 108) in dem ersten IC-Chip 102a, und hat mindestens drei Transistoren (z. B. die zweiten Transistoren 110) in dem zweiten IC-Chip 102b. Bei anderen Ausführungsformen hat der Pixelsensor 106 eine andere geeignete Anzahl von Transistoren in dem ersten IC-Chip 102a und/oder hat eine andere geeignete Anzahl von Transistoren in dem zweiten IC-Chip 102b.
  • In 9 ist ein Schaltplan 900 einiger alternativer Ausführungsformen des Bildsensors von 1 bereitgestellt. Der Schaltplan 900 entspricht der Beschreibung des Schaltplans 800 von 8, außer dass der Pixelsensor 106 weiterhin eine zusätzliche Pixelschaltung 902 auf dem zweiten IC-Chip 102b aufweist. Die zusätzliche Pixelschaltung 902 ist elektrisch zwischen dem Auswahltransistor 138 und dem Ausgangsanschluss OUT des Pixelsensors 106 verbunden. Weiterhin wird die zusätzliche Pixelschaltung 902 durch Transistoren und/oder dergleichen gebildet. Die zusätzliche Pixelschaltung 902 ist so konfiguriert, dass sie eine zusätzliche Verarbeitung eines Signals aus dem Auswahltransistor 138 durchführt, bevor sie es zu dem Ausgangsanschluss OUT durchlässt. Eine solche zusätzliche Verarbeitung kann zum Beispiel Rauschfilterung und/oder dergleichen sein.
  • Da der Fotodetektor 104 relativ groß ist und da er auf dem ersten IC-Chip 102a aber nicht auf dem zweiten IC-Chip 102b ist, kann es genau der Teil Pixelsensors 106 auf dem ersten IC-Chip 102a sein, der eine Verkleinerung des Pixelsensors 106 beschränkt. Daher kann der Teil des Pixelsensors 106 auf dem zweiten IC-Chip 102b freien Platz haben, der eine Integration der zusätzlichen Pixelschaltung 902 in den Pixelsensor 106 ermöglicht, ohne den Pixelsensor 106 zu vergrößern.
  • In 10 ist eine schematische Ansicht 1000 einiger alternativer Ausführungsformen des Bildsensors von 1 bereitgestellt, in welcher der Pixelsensor 106 eine Mehrzahl von Fotodetektoren 104 und eine Mehrzahl von ersten Transistoren 108 aufweist. Die Fotodetektoren 104 sind mit den ersten Transistoren 108 mit einer Eins-zu-Eins-Entsprechung gepaart, und die Fotodetektor-Transistor-Paare bilden Teilpixel, die um den schwebenden Diffusionsknoten FD herum angeordnet sind. Weiterhin ist jeder der ersten Transistoren 108 ein Transfertransistor 114, der den schwebenden Diffusionsknoten FD gemeinsam nutzt und so konfiguriert ist, dass er akkumulierte Ladung von einem entsprechenden Fotodetektor 104 zu dem schwebenden Diffusionsknoten FD transferiert. Für jedes Fotodetektor-Transistor-Paar sind der Fotodetektor 104 und der Transfertransistor 114 so wie ihre jeweiligen Gegenstücke, die unter Bezugnahme auf 1 beschrieben worden sind.
  • In 11 wird eine Draufsicht 1100 einiger Ausführungsformen des ersten IC-Chips 102a von 10 bereitgestellt. Der dargestellte Teil des ersten IC-Chip 102a in 10 entspricht einer Schnittansicht, die entlang der Linie D-D' von 11 erstellt worden ist. Der Pixelsensor 106 ist in Quadranten unterteilt. Die Quadranten sind um den schwebenden Diffusionsknoten FD herum angeordnet und umfassen jeweils ein Teilpixel, wie unter Bezugnahme auf 10 beschrieben worden ist. Bei alternativen Ausführungsformen kann der Pixelsensor 106 mehr oder weniger Teilpixel aufweisen. Wie vorstehend festgestellt worden ist, entspricht ein Teilpixel einem Fotodetektor-Transistor-Paar.
  • Obwohl 2 unter Bezugnahme auf Ausführungsformen des Bildsensors in 1 beschrieben worden ist, kann 2 außerdem Ausführungsformen des Bildsensors in 10 entsprechen. Folglich ist die Schnittansicht 200 von 2 entlang der Linie E-E' von 11 erstellt worden. Obwohl die 4A-4F Variationen zu Ausführungsformen des Bildsensors in 1 beschreiben, können die Variationen außerdem für Ausführungsformen des Bildsensors in 10 gelten.
  • In 12 ist eine Schnittansicht 1200 einiger Ausführungsformen des Bildsensors von 10 bereitgestellt, in welcher der zweite IC-Chip 102b im Querschnitt dargestellt ist. Die Schnittansicht des zweiten IC-Chip 102b kann zum Beispiel der Schnittansicht 500 von 5 entsprechen. Der erste IC-Chip 102a und der zweite IC-Chip 102b sind durch die erste Interconnect-Struktur 702 und die zweite Interconnect-Struktur 704 und die erste Bondstruktur 712 elektrisch miteinander verbunden. Weiterhin befinden sich die rückseitige Passivierungsschicht 722, die Farbfilter 724, die Mikrolinsen 726 und die Gitterstruktur 728 über dem ersten IC-Chip 102a.
  • In 13 ist ein Schaltplan 1300 einiger Ausführungsformen des Bildsensors von 10 bereitgestellt. Der Teil des Schaltplans 1300 des zweiten IC-Chips 102b entspricht der Beschreibung unter Bezugnahme auf die 1 und 10. Was den Teil des Schaltplans 1300 des ersten IC-Chips 102a anbetrifft, so weist der Pixelsensor 106 eine Mehrzahl von Fotodetektoren 104 und eine Mehrzahl von ersten Transistoren 108 auf. Die Fotodetektoren 104 sind mit den ersten Transistoren 108 mit einer Eins-zu-Eins-Entsprechung gepaart. Weiterhin bilden die Fotodetektor-Transistor-Paare Teilpixel, die den schwebenden Diffusionsknoten FD gemeinsam nutzen, und jedes Fotodetektor-Transistor-Paar ist mit dem schwebenden Diffusionsknoten FD verbunden, wie unter Bezugnahme auf 8 beschrieben worden ist.
  • In einige Ausführungsformen hat der Pixelsensor 106 eine Gesamtanzahl von Transistoren in dem ersten IC-Chip 102a, die gleich einer Gesamtanzahl von Fotodetektoren ist, die der Pixelsensor 106 in dem ersten IC-Chip 102a hat. Zum Beispiel kann der Pixelsensor 106 nur vier Transistoren (z. B. die ersten Transistoren 108) in dem ersten IC-Chip 102a und nur vier Fotodetektoren (z. B. die Fotodetektoren 104) in dem ersten IC-Chip 102a haben. Bei einigen Ausführungsformen hat der Pixelsensor 106 mindestens drei Transistoren (z. B. die zweiten Transistoren 110) in dem zweiten IC-Chip 102b.
  • In 14 ist ein Schaltplan 1400 einiger alternativer Ausführungsformen des Bildsensors von 10 bereitgestellt. Der Schaltplan 1400 entspricht der Beschreibung des Schaltplans 1300 von 13 beschrieben worden ist, außer dass der Pixelsensor 106 weiterhin eine zusätzliche Pixelschaltung 902 auf dem zweiten IC-Chip 102b aufweist. Die zusätzliche Pixelschaltung 902 ist elektrisch zwischen dem Auswahltransistor 138 und dem Ausgangsanschluss OUT des Pixelsensors 106 verbunden. Weiterhin entspricht die zusätzliche Pixelschaltung 902 der Berschreibung unter Bezugnahme auf 9.
  • In den 15A-15D sind Blockdiagramme 1500A-1500D einiger Ausführungsformen eines Bildsensors bereitgestellt, in denen der Bildsensor einen ersten IC-Chip 102a, einen zweiten IC-Chip 102b und einen dritten IC-Chip 102c aufweist. 15A zeigt ein auseinandergezogenes Blockdiagramm 1500A des Bildsensors, während die 15B-15D Blockdiagramme 1500B-1500D jeweils des ersten IC-Chips 102a, des zweiten IC-Chips 102b und des dritten IC-Chips 102c zeigen.
  • Der erste IC-Chip 102a befindet sich über dem zweiten IC-Chip 102b, und eine Pixelmatrix 1502 erstreckt sich quer über den ersten IC-Chip 102a und den zweiten IC-Chip 102b. Die Pixelmatrix 1502 umfasst eine Mehrzahl von Pixelsensoren 106, die in einer Mehrzahl von Zeilen und einer Mehrzahl von Spalten angeordnet sind. Zum Beispiel kann die Pixelmatrix 1502 drei Zeilen und sieben Spalten haben. Bei einigen Ausführungsformen ist ein Pitch P des Pixelsensors 106 kleiner als 0,7 Mikrometer, 0,5 Mikrometer oder dergleichen und/oder beträgt etwa 0,5-0,7 Mikrometer, etwa 0,3-0,5 Mikrometer oder dergleichen. Jeder der Pixelsensoren 106 entspricht der Darstellung und Beschreibung unter Bezugnahme auf eine oder mehrere Kombinationen der 1-3, 4A-4F und 5-14. Folglich ist der erste IC-Chip 102a frei von STI-Strukturen an den Pixelsensoren 106, um eine bessere Verkleinerung der Pixelsensoren 106 zu ermöglichen, und der zweite IC-Chip 102b hat STI-Strukturen für eine bessere elektrische Isolation zwischen den Transistoren.
  • Der dritte IC-Chip 102c befindet sich unter dem zweiten IC-Chip 102b und weist eine anwendungsspezifische integrierte Schaltung (ASIC) 1504 zur Bildsignalverarbeitung (ISP) (ISP: image signal processing) auf. Die ASIC 1504 kann zum Beispiel eine Zeilenschaltung 1506, eine Spaltenschaltung 1508, einen Analog-Digital-Wandler (ADC) (ADC: analog-to-digital converter) 1510, eine Steuerschaltung 1512, einen Digital-Analog-Wandler (DAC) (DAC: digitalto-analog converter) 1514, eine andere geeignete Schaltung 1516, dergleichen oder eine Kombination davon aufweisen. Weiterhin kann die ASIC 1504 zum Beispiel durch Logikvorrichtungen, wie Eingangs-/Ausgangs-Vorrichtungen (E/A-Vorrichtungen, Kernvorrichtungen, dergleichen oder eine Kombination davon gebildet werden.
  • Eine Mehrzahl von Pads 1518 ist voneinander beabstandet und entlang einer Peripherie des ersten IC-Chips 102a in einer ringförmigen Struktur angeordnet, um die Pixelmatrix 1502 zu umschließen. Die Pads 1518 sind leitfähig und stellen eine elektrische Verbindung zu der Pixelmatrix 1502 und der ASIC 1504 von außerhalb des Bildsensors bereit. Eine elektrische Verbindung von den Pads 1518 bis zu der Pixelmatrix 1502 und der ASIC 1504 kann zum Beispiel durch Substratdurchkontaktierungen (TSVs) (TSV: through substrate via), Interconnect-Strukturen, Bondstrukturen und dergleichen bereitgestellt werden, wofür Beispiele nachstehend erörtert werden.
  • In den 16A und 16A sind Blockdiagramme 1600A, 1600B einiger alternativer Ausführungsformen des Bildsensors der 15A-15D bereitgestellt, in denen die ASIC 1504 sich quer über den zweiten IC-Chip 102b und den dritten IC-Chip 102c erstreckt. Die 16A und 16B entsprechen Alternativen des zweiten IC-Chips 102b und des dritten IC-Chips 102c in den 15A-15D. Der erste IC-Chip 102a bleibt bei diesen alternativen Ausführungsformen unverändert.
  • Die Spaltenschaltung 1508 ist auf dem zweiten IC-Chip 102b statt auf dem dritten IC-Chip 102c. Bei alternativen Ausführungsformen können eine oder mehrere der Zeilenschaltung 1506, der Steuerschaltung 1512, dergleichen oder eine Kombination davon zusätzlich oder alternativ auf dem zweiten IC-Chip 102b statt auf dem dritten IC-Chip 102c angeordnet sein. Erstreckt sich die ASIC 1504 quer über den zweiten IC-Chip 102b und den dritten IC-Chip 102c, kann ungenutzter Platz auf dem zweiten IC-Chip 102b genutzt werden und der Bildsensor kann mehr Schaltungen aufweisen. Zum Beispiel kann der Bildsensor eine andere Schaltung 1602 auf dem dritten IC-Chip 102c aufweisen.
  • In 17 ist eine Draufsicht 1700 einiger Ausführungsformen des ersten IC-Chips 102a der 15A-15D bereitgestellt. Die Draufsicht 1700 entspricht einer 2x2-Teilmatrix der Pixelmatrix 1502 der 15A-15D, wobei eine Draufsicht jedes Pixelsensors der Ansicht und Beschreibung mit Bezugnahme auf 3 entspricht. Die flache Wanne 116 hat eine gitterförmige Struktur, die jeden der Fotodetektoren 104 individuell umschließt.
  • In 18 ist eine Schnittansicht 1800 einiger Ausführungsformen des Bildsensors der 15A-15D bereitgestellt. Die Schnittansicht 1800 ist zum Beispiel entlang der Linie F-F' von 17 erstellt worden. Der Bildsensor weist eine Mehrzahl von Pixelsensoren 106 auf, wobei jeder von ihnen der Beschreibung unter Bezugnahme auf 7 entspricht, und weist außerdem den dritten IC-Chip 102c auf.
  • Der dritte IC-Chip 102c befindet sich unter dem zweiten IC-Chip 102b und ist elektrisch mit dem zweiten IC-Chip 102b verbunden. Weiterhin umfasst der dritte IC-Chip 102c ein drittes Halbleitersubstrat 1802, eine Mehrzahl von dritten Transistoren 1804 und eine dritte Interconnect-Struktur 1806. Die dritten Transistoren 1804 und die dritte Interconnect-Struktur 1806 befinden sich über dem dritten Halbleitersubstrat 1802 auf einer Vorderseite des dritten Halbleitersubstrats 1802. Weiterhin sind die dritten Transistoren 1804 zwischen dem dritten Halbleitersubstrat 1802 und der dritten Interconnect-Struktur 1806 angeordnet.
  • Die dritten Transistoren 1804 sind getrennt durch eine STI-Struktur 1808, die sich in die Vorderseite des dritten Halbleitersubstrats 1802 erstreckt. Die STI-Struktur 1808 kann zum Beispiel Siliziumoxid und/oder dergleichen sein oder dieses aufweisen. Weiterhin sind die dritten Transistoren 1804 jeweils auf dotierten Wannen 1810 in dem dritten Halbleitersubstrat 1802. Bei einigen Ausführungsformen sind die dotierten Wannen 1810 individuell für die dritten Transistoren 1804. Jede der dotierten Wannen 1810 weist einen p-Dotierungstyp oder einen n-Dotierungstyp auf, und bei einigen Ausführungsformen hat jede der dotierten Wannen 1810 einen Dotierungstyp, der benachbarten dotierten Wannen entgegengesetzt ist. Bei einigen Ausführungsformen ist ein Volumenbereich 1802bk des dritten Halbleitersubstrats 1802 dotiert (z. B. p- oder n-Dotierungstyp). Bei anderen Ausführungsformen ist der Volumenbereich 1802bk des dritten Halbleitersubstrats 1802 eigenleitend.
  • Die dritten Transistoren 1804 bilden die ASIC 1504 und können zum Beispiel MOSFETs, FinFETs, GAA FETs, dergleichen oder eine Kombination davon sein. Bei einigen Ausführungsformen sind einige der dritten Transistoren 1804 n-Feldeffekttransistoren, und einige der dritten Transistoren 1804 sind p-Feldeffekttransistoren. Die dritten Transistoren 1804 weisen individuelle dritte Gateelektroden 1812, individuelle dritte dielektrische Gateschichten 1814, individuelle dritte Seitenwandabstandshalter 1816 und individuelle Paare von dritten Source/Drain-Bereichen 1818 auf.
  • Die dritten Gateelektroden 1812 sind jeweils mit den dritten dielektrischen Gateschichten 1814 gestapelt, die die dritten Gateelektroden 1812 von dem dritten Halbleitersubstrat 1802 trennen. Die dritten Source/Drain-Bereiche 1818 sind in dem dritten Halbleitersubstrat 1802, und jede der dritten Gateelektroden 1812 ist zwischen den dritten Source/Drain-Bereichen eines jeweiligen Paares von dritten Source/Drain-Bereichen 1818. Abhängig vom Kontext können sich der eine oder die mehreren Source/Drain-Bereiche individuell oder kollektiv auf eine Source oder einen Drain beziehen.
  • Die dritte Interconnect-Struktur 1806 befindet sich über den dritten Transistoren 1804 und ist elektrisch mit diesen verbunden. Die dritte Interconnect-Struktur 1806 entspricht der Beschreibung der ersten Interconnect-Struktur 702 und der zweiten Interconnect-Struktur 704, und weist folglich eine Mehrzahl von Drähten 706 und eine Mehrzahl von Durchkontaktierungen 708 auf, die in einer entsprechenden dielektrischen Interconnect-Schicht 710 gestapelt sind.
  • Eine zweite Bondstruktur 1820 ist zwischen dem zweiten IC-Chip 102b und dem dritten IC-Chip 102c und erleichtert das Zusammenbonden des zweiten IC-Chips 102b und des dritten IC-Chips 102c an einer zweiten Bondgrenzfläche 1822. Dieses Bonden kann zum Beispiel eine Kombination von Metall-Metall-Bonden und Dielektrikum-Dielektrikum-Bonden an einer Bondgrenzfläche umfassen.
  • Die zweite Bondstruktur 1820 ist weitgehend so, wie die erste Bondstruktur 712 beschrieben worden ist, wobei die zweite Bondstruktur 1820 eine Mehrzahl von dielektrischen Bondschichten 716, eine Mehrzahl von Bondpads 718 und eine Mehrzahl von Bonddurchkontaktierungen 720 aufweist. Die dielektrischen Bondschichten 716 sind für den zweiten IC-Chip 102b und den dritten IC-Chip 102c individuell und kontaktieren sich direkt an der zweiten Bondgrenzfläche 1822. Die Bondpads 718 sind für den zweiten IC-Chip 102b und den dritten IC-Chip 102c individuell und kontaktieren sich direkt an der zweiten Bondgrenzfläche 1822. Weiterhin sind die Bondpads 718 jeweils in die dielektrischen Bondschichten 716 eingelassen. Die Bonddurchkontaktierungen 720 sind in der dielektrischen Bondschicht 716 des dritten IC-Chips 102c und erstrecken sich jeweils von den Bondpads 718 des dritten IC-Chips 102c bis zu den dritten Interconnect-Strukturen 1806.
  • Eine Mehrzahl von TSVs 1824 erstreckt sich durch das zweite Halbleitersubstrat 502 von der zweiten Interconnect-Struktur 704 bis zu der zweiten Bondstruktur 1820. Die TSVs 1824 sind leitfähig und erleichtern folglich die elektrische Verbindung zwischen der zweiten Interconnect-Struktur 704 und der zweiten Bondstruktur 1820. Weiterhin sind die TSVs 1824 durch dielektrische TSV-Schichten 1826 von dem zweiten Halbleitersubstrat 502 getrennt.
  • In 19 ist ein Schaltplan 1900 einiger Ausführungsformen des Bildsensors von 18 bereitgestellt. Der Schaltplan 1900 ähnelt dem Schaltplan 800 von 8, außer dass die ASIC 1504 integriert ist. Weiterhin dürfte es wohlverstanden sein, dass der Schaltplan 1900 einen einzigen Pixelsensor 106 zeigt.
  • In 20 ist ein Schaltplan 2000 einiger alternativer Ausführungsformen des Bildsensors von 18 bereitgestellt. Der Schaltplan 2000 ähnelt dem Schaltplan 1900 von 19, außer dass eine zusätzliche Pixelschaltung 902 in den zweiten IC-Chip 102b integriert ist. Die zusätzliche Pixelschaltung 902 ist elektrisch zwischen dem Auswahltransistor 138 und dem Ausgangsanschluss OUT des Pixelsensors 106 verbunden. Die zusätzliche Pixelschaltung 902 ist so konfiguriert, dass sie eine zusätzliche Verarbeitung eines Signals aus dem Auswahltransistor 138 durchführt, bevor sie es zu dem Ausgangsanschluss OUT durchlässt.
  • In 21 ist eine Draufsicht 2100 einiger alternativer Ausführungsformen des ersten IC-Chips 102a aus den 15A-15D bereitgestellt. Die Draufsicht 2100 entspricht einer 2×2-Teilmatrix der Pixelmatrix 1502 aus den 15A-15D, wobei eine Draufsicht jedes Pixelsensors der Ansicht und Beschreibung mit Bezugnahme auf 11 entspricht. Die flache Wanne 116 hat eine gitterförmige Struktur, die jeden der Fotodetektoren 104 individuell umschließt.
  • In 22 ist eine Schnittansicht 2200 einiger alternativer Ausführungsformen des Bildsensors aus den 15A-15D bereitgestellt. Die Schnittansicht 2200 ist zum Beispiel entlang der Linie G-G' von 21 erstellt worden. Der Bildsensor weist eine Mehrzahl von Pixelsensoren 106 auf, die jeweils wie unter Bezugnahme auf 12 beschrieben sind, und er weist weiterhin den dritten IC-Chip 102c auf. Der dritte IC-Chip 102c kann zum Beispiel so sein, wie in 18 beschrieben worden ist.
  • In 23 ist ein Schaltplan 2300 einiger Ausführungsformen des Bildsensors von 22 bereitgestellt. Der Schaltplan 2300 ähnelt dem Schaltplan 1300 von 13, außer dass die ASIC 1504 integriert ist. Weiterhin dürfte es wohlverstanden sein, dass der Schaltplan 2300 einen einzigen Pixelsensor 106 zeigt.
  • In 24 ist ein Schaltplan 2400 einiger alternativer Ausführungsformen des Bildsensors von 22 bereitgestellt. Der Schaltplan 2400 ähnelt dem Schaltplan 2300 von 23, außer dass eine zusätzliche Pixelschaltung 902 in den zweiten IC-Chip 102b integriert ist. Die zusätzliche Pixelschaltung 902 ist zwischen dem Auswahltransistor 138 und dem Ausgangsanschluss OUT des Pixelsensors 106 elektrisch verbunden. Die zusätzliche Pixelschaltung 902 ist so konfiguriert, dass sie eine zusätzliche Verarbeitung eines Signals aus dem Auswahltransistor 138 durchführt, bevor sie es zu dem Ausgangsanschluss OUT durchlässt.
  • In den 25-37 ist eine Reihe von Schnittansichten 2500-3700 einiger Ausführungsformen eines Verfahrens zum Herstellen eines Bildsensors bereitgestellt, in dem der Bildsensor frei von STI-Strukturen in einem ersten IC-Chip ist, der einen Fotodetektor aufweist. Das Verfahren kann zum Beispiel verwendet werden, um den Bildsensor von 22 herzustellen.
  • Wie durch die Schnittansichten 2500-2700 der 25-27 gezeigt ist, wird ein erster IC-Chip 102a hergestellt. Der erste IC-Chip 102a weist einen ersten Teil eines Pixelsensors auf und ist frei von STI-Strukturen an diesem ersten Teil des Pixelsensors. Eine Draufsicht des ersten Teils des Pixelsenors kann zum Beispiel so sein, wie in 11 und/oder in den Schnittansichten 2500-2700 gezeigt ist, die zum Beispiel entlang der Linie D-D' von 11 erstellt worden sind. Die 23 und 24 stellen Schaltpläne 2300, 2400 einiger Ausführungsformen des ersten IC-Chips 102a bereit.
  • Der erste Teil des Pixelsensors weist eine Mehrzahl von Fotodetektoren 104 und eine Mehrzahl von ersten Transistoren 108 auf. Die Fotodetektoren 104 mit den ersten Transistoren 108 mit einer Eins-zu-Eins-Entsprechung gepaart. Weiterhin ist jeder der ersten Transistoren 108 so konfiguriert, dass er selektiv Ladung, die in einem entsprechenden der Fotodetektoren 104 akkumuliert wird, zu einem schwebenden Diffusionsknoten FD transferiert, der für die ersten Transistoren 108 gemeinsam ist. Folglich können die ersten Transistoren 108 auch als Transfertransistoren 114 angesehen werden.
  • Wie durch die Schnittansicht 2500 von 25 genauer dargestellt ist, wird eine Reihe von Dotierungsprozessen auf einem ersten Halbleitersubstrat 112 durchgeführt. Durch die Reihe von Dotierungsprozessen werden eine Mehrzahl von ersten dotierten Bereichen 122, eine Mehrzahl von zweiten dotierten Bereichen 124, eine flache Wanne 116 und eine tiefe Wanne 118 hergestellt. Die flache Wanne 116 und die tiefe Wanne 118 haben einen ersten Dotierungstyp gemeinsam, haben aber unterschiedliche Dotierungsprofile und/oder -konzentrationen. Weiterhin grenzen die flache Wanne 116 und die tiefe Wanne 118 einen ersten Fotodetektorbereich 2502a und einen zweiten Fotodetektorbereich 2502b in dem ersten Halbleitersubstrat 112 ab.
  • Die ersten dotierten Bereiche 122 sind jeweils in dem ersten Fotodetektorbereich 2502a und dem zweiten Fotodetektorbereich 2502b. Die zweiten dotierten Bereiche 124 befinden sich jeweils über den ersten dotierten Bereichen 122 in dem ersten Fotodetektorbereich 2502a und dem zweiten Fotodetektorbereich 2502b. Weiterhin werden die zweiten dotierten Bereiche 124 von einem Volumenbereich 112bk des ersten Halbleitersubstrats 112 umschlossen. Die ersten dotierten Bereiche 122 und die zweiten dotierten Bereiche 124 haben einen zweiten Dotierungstyp gemeinsam, haben aber unterschiedliche Dotierungsprofile und/oder -konzentrationen. Der erste Dotierungstyp und der zweite Dotierungstyp sind einander entgegengesetzt. Zum Beispiel kann der erste Dotierungstyp ein p-Dotierungstyp sein und der zweite Dotierungstyp kann ein n-Dotierungstyp sein oder umgekehrt. Bei einigen Ausführungsformen weist der Volumenbereich 112bk den ersten Dotierungstyp auf. Bei anderen Ausführungsformen ist der Volumenbereich 112bk eigenleitend.
  • Bei einigen Ausführungsformen umfasst die Reihe von Dotierungsprozessen Folgendes: 1) unstrukturiertes Dotieren des ersten Halbleitersubstrats 112, um eine dotierte Schicht herzustellen, die den ersten dotierten Bereichen 122 entspricht; 2) selektives Dotieren, um die flache Wanne 116 und die tiefe Wanne 118 nach der dotierten Schicht herzustellen; und 3) selektives Dotieren, um die zweiten dotierten Bereiche 124 nach der flachen Wanne 116 und der tiefen Wanne 118 herzustellen. Unstrukturiertes Dotieren kann zum Beispiel Dotieren ohne eine Maske sein (z. B. ohne eine fotolithografische Maske oder dergleichen), während selektives Dotieren zum Beispiel Dotieren mit einer Maske an der entsprechenden Stelle sein kann (z. B. mit einer fotolithografischen Maske oder dergleichen). Die Dotierungsprozesse können zum Beispiel mit Ionenimplantation oder dergleichen durchgeführt werden.
  • Wie durch die Schnittansicht 2600 von 26 gezeigt ist, werden eine Mehrzahl von ersten Gateelektroden 128 und eine Mehrzahl von ersten dielektrischen Gateschichten 130 auf einer Vorderseite des ersten Halbleitersubstrats 112 hergestellt. Die ersten dielektrischen Gateschichten 130 sind jeweils an dem ersten Fotodetektorbereich 2502a und dem zweiten Fotodetektorbereich 2502b, und die ersten Gateelektroden 128 befinden sich jeweils über den ersten dielektrischen Gateschichten 130. Das Herstellen der ersten Gateelektroden 128 und der ersten dielektrischen Gateschichten 130 kann zum Beispiel Abscheiden einer dielektrischen Schicht und einer leitfähigen Schicht und anschließendes Strukturieren der dielektrischen Schicht beziehungsweise der leitfähigen Schicht, um die ersten dielektrischen Gateschichten 130 und die ersten Gateelektroden 128 zu bilden, umfassen.
  • Wie auch durch die Schnittansicht 2600 von 26 gezeigt ist, wird eine Reihe von Dotierungsprozessen durchgeführt, um eine Mehrzahl von dritten dotierten Bereichen 126 und einen schwebenden Diffusionsknoten FD in dem ersten Halbleitersubstrat 112 herzustellen. Der schwebende Diffusionsknoten FD befindet sich über der flachen Wanne 116 zwischen den ersten Gateelektroden 128. Weiterhin weist der schwebende Diffusionsknoten FD den zweiten Dotierungstyp auf, der dem ersten Dotierungstyp entgegengesetzt ist, den die flache Wanne 116 und die tiefe Wanne 118 gemeinsam haben. Mit anderen Worten, der schwebende Diffusionsknoten FD hat einen Dotierungstyp mit den ersten dotierten Bereichen 122 und den zweiten dotierten Bereichen 124 gemeinsam.
  • Die dritten dotierten Bereiche 126 befinden sich jeweils über den zweiten dotierten Bereichen 124 in dem ersten Fotodetektorbereich 2502a und dem zweiten Fotodetektorbereich 2502b. Weiterhin haben die dritten dotierten Bereiche 126 den ersten Dotierungstyp, der dem zweiten Dotierungstyp entgegengesetzt ist, den die ersten dotierten Bereiche 122 und die zweiten dotierten Bereich 124 gemeinsam haben. Mit anderen Worten, die dritten dotierten Bereiche 126 haben einen Dotierungstyp mit der flachen Wanne 116 und der tiefen Wanne 118 gemeinsam. Dementsprechend haben die dritten dotierten Bereiche 126 eine dem schwebenden Diffusionsknoten FD entgegengesetzte Dotierung.
  • Bei einigen Ausführungsformen umfasst die Reihe von Dotierungsprozessen Folgendes: 1) selektives Dotieren, um die dritten dotierten Bereiche 126 herzustellen; und 2) selektives Dotieren, um den schwebenden Diffusionsknoten FD vor oder nach dem Herstellen der dritten dotierten Bereiche 126 herzustellen. Selektives Dotieren kann zum Beispiel Dotieren mit einer Maske an der entsprechenden Stelle sein (z. B. mit einer fotolithografischen Maske oder dergleichen). Die Dotierungsprozesse können zum Beispiel mit Ionenimplantation oder dergleichen durchgeführt werden.
  • Die dritten dotierten Bereiche 126 bilden zusammen mit den ersten dotierten Bereichen 122 und den zweiten dotierten Bereichen 124 die Fotodetektoren 104 jeweils in dem ersten Fotodetektorbereich 2502a und dem zweiten Fotodetektorbereich 2502b. Weiterhin bilden die ersten dielektrischen Gateschichten 130 und die ersten Gateelektroden 128 zusammen mit dem schwebenden Diffusionsknoten FD und den ersten dotierten Bereichen 122 und den zweiten dotierten Bereichen 124 die ersten Transistoren 108. Der schwebende Diffusionsknoten FD bildet einen Source/Drain-Bereich, der für die ersten Transistoren 108 gemeinsam ist, während die ersten dotierten Bereiche 122 und die zweiten dotierten Bereiche 124 Source/Drain-Bereiche bilden, die für die ersten Transistoren 108 individuell sind.
  • Während des Gebrauchs der Fotodetektoren 104 wird Ladung in den ersten dotierten Bereichen 122 und den zweiten dotierten Bereichen 124 in Reaktion auf einfallende Strahlung akkumuliert. Folglich können die ersten dotierten Bereiche 122 und die zweiten dotierten Bereiche 124 als Sammlerbereiche angesehen werden. Weiterhin transferieren die ersten Transistoren 108 die akkumulierte Ladung selektiv zu dem schwebenden Diffusionsknoten FD. Folglich können die ersten Transistoren 108 als Transfertransistoren 114 angesehen werden.
  • Wie durch die Schnittansicht 2700 von 27 gezeigt ist, wird eine Mehrzahl von ersten Seitenwandabstandshaltern 132 auf Seitenwänden der ersten Gateelektroden 128 hergestellt. Die ersten Seitenwandabstandshalter 132 sind dielektrisch und können zum Beispiel durch Abscheiden einer dielektrischen Schicht auf den ersten Gateelektroden 128 und anschließendes Rückätzen der dielektrischen Schicht hergestellt werden. Es gibt jedoch noch andere geeignete Prozesse.
  • Wie auch durch die Schnittansicht 2700 von 27 gezeigt ist, wird eine erste Interconnect-Struktur 702 über den ersten Transistoren 108 und dem schwebenden Diffusionsknoten FD hergestellt und elektrisch mit diesen verbunden. Die erste Interconnect-Struktur 702 umfasst eine Mehrzahl von Drähten 706 und eine Mehrzahl von Durchkontaktierungen 708 in einer dielektrischen Interconnect-Schicht 710. Die Drähte 706 und die Durchkontaktierungen 708 werden jeweils in eine Mehrzahl von Drahtebenen und eine Mehrzahl von Durchkontaktierungsebenen gruppiert, die abwechselnd gestapelt werden, um leitende Pfade zu definieren.
  • Wie auch durch die Schnittansicht 2700 von 27 gezeigt ist, wird eine erste Bond-Teilstruktur 712a auf der ersten Interconnect-Struktur 702 hergestellt. Die erste Bond-Teilstruktur 712a umfasst eine Mehrzahl von Bondpads 718 und eine Bonddurchkontaktierung 720 in einer dielektrischen Bondschicht 716. Das Bondpad 718 und die dielektrische Bondschicht 716 bilden eine gemeinsame Bondoberfläche, und die Bonddurchkontaktierung 720 erstreckt sich von einem jeweiligen Bondpad 718 bis zu der ersten Interconnect-Struktur 702.
  • Wie durch die Schnittansichten 2800-3000 der 28-30 gezeigt ist, wird ein zweiter IC-Chip 102b hergestellt. Der zweite IC-Chip 102b weist einen zweiten Teil des Pixelsensors auf, und er weist weiterhin STI-Strukturen auf, die Vorrichtungen des Pixelsensors elektrisch isolieren. Eine Draufsicht des zweiten Teils des Pixelsenors kann zum Beispiel der Darstellung in 6 entsprechen, und/oder die Schnittansichten 2800-3000 sind zum Beispiel entlang der Linie C-C' von 6 erstellt worden. Die 23 und 24 stellen Schaltpläne 2300, 2400 einiger Ausführungsformen des zweiten IC-Chips 102b bereit.
  • Wie durch die Schnittansicht 2800 von 28 genauer dargestellt ist, werden eine Reihe von Dotierungsprozessen auf einem zweiten Halbleitersubstrat 502 durchgeführt. Durch die Reihe von Dotierungsprozessen werden eine flache Wanne 506 und eine tiefe Wanne 508, die sich unter der flachen Wanne 506 befindet, hergestellt. Die flache Wanne 506 und die tiefe Wanne 508 haben einen Dotierungstyp (z. B. p-Dotierungstyp oder n-Dotierungstyp) gemeinsam, haben aber unterschiedliche Dotierungsprofile und/oder -konzentrationen.
  • Bei einigen Ausführungsformen umfasst die Reihe von Dotierungsprozessen Folgendes: 1) unstrukturiertes Dotieren des zweiten Halbleitersubstrats 502, um die tiefe Wanne 508 herzustellen; und 2) unstrukturiertes Dotieren des zweiten Halbleitersubstrats 502, um die flache Wanne 506 herzustellen. Unstrukturiertes Dotieren kann zum Beispiel Dotieren ohne eine Maske sein (z. B. ohne eine fotolithografische Maske oder dergleichen). Die Dotierungsprozesse können zum Beispiel mit Ionenimplantation oder dergleichen durchgeführt werden.
  • Wie auch durch die Schnittansicht 2800 von 28 gezeigt ist, wird eine STI-Struktur 504 hergestellt, die sich in eine Vorderseite des zweiten Halbleitersubstrats 502 erstreckt, um Vorrichtungsbereiche 2802 des zweiten Halbleitersubstrats 502 abzugrenzen. Wie nachstehend ersichtlich sein wird, entsprechen die Vorrichtungsbereiche 2802 Transistoren des Pixelsensors, die später hergestellt werden. Die STI-Struktur 504 ist Siliziumoxid und/oder ein anderes geeignetes dielektrisches Material oder weist dieses auf.
  • Bei einigen Ausführungsformen umfasst ein Prozess zum Herstellen der STI-Struktur 504 Folgendes: 1) Strukturieren des zweiten Halbleitersubstrats 502, um einen Graben herzustellen; 2) Abscheiden einer dielektrischen Schicht in dem Graben; und 3) Durchführen einer Planarisierung der dielektrischen Schicht, um Teile der dielektrischen Schicht außerhalb des Grabens zu entfernen. Das Strukturieren kann zum Beispiel mit einem fotolithografischen Prozess / Ätzprozess oder dergleichen durchgeführt werden.
  • Wie durch die Schnittansicht 2900 von 29 gezeigt ist, wird eine Mehrzahl von zweiten Transistoren 110, die einen Rücksetztransistor 134 und einen Auswahltransistor 138 umfasst, auf der Vorderseite des zweiten Halbleitersubstrats 502 hergestellt. Die zweiten Transistoren 110 werden jeweils auf den Vorrichtungsbereichen 2802, die durch die STI-Struktur 504 abgegrenzt werden, hergestellt und werden durch die STI-Struktur 504 getrennt und elektrisch voneinander isoliert.
  • Die zweiten Transistoren 110 weisen individuelle zweite Gateelektroden 510, individuelle zweite dielektrische Gateschichten 512 und individuelle Paare von zweiten Source/Drain-Bereichen 516 auf. Die zweiten Gateelektroden 510 sind jeweils mit den zweiten dielektrischen Gateschichten 512 gestapelt, und die zweiten dielektrischen Gateschichten 512 trennen die zweiten Gateelektroden 510 von dem zweiten Halbleitersubstrat 502. Die zweiten Source/Drain-Bereiche 516 sind in dem zweiten Halbleitersubstrat 502, und jede der zweiten Gateelektroden 510 ist zwischen den zweiten Source/Drain-Bereichen eines jeweiligen Paares von zweiten Source/Drain-Bereichen 516.
  • Das Herstellen der zweiten Gateelektroden 510 und der zweiten dielektrischen Gateschichten 512 kann zum Beispiel Abscheiden einer dielektrischen Schicht und einer leitfähigen Schicht und anschließendes Strukturieren der dielektrischen Schicht beziehungsweise der leitfähigen Schicht, um die zweiten dielektrischen Gateschichten 512 und die zweiten Gateelektroden 510 zu bilden, umfassen. Das Herstellen der zweiten Source/Drain-Bereiche 516 kann zum Beispiel selektives Dotieren des zweiten Halbleitersubstrats 502 umfassen. Selektives Dotieren kann zum Beispiel Dotieren mit einer Maske an der entsprechenden Stelle sein (z. B. mit einer fotolithografischen Maske oder dergleichen). Die Dotierungsprozesse können zum Beispiel mit Ionenimplantation oder dergleichen durchgeführt werden.
  • Wie durch die Schnittansicht 3000 von 30 gezeigt ist, wird eine Mehrzahl von zweiten Seitenwandabstandshaltern 514 auf Seitenwänden der zweiten Gateelektroden 510 hergestellt. Die zweiten Seitenwandabstandshalter 514 sind dielektrisch und können zum Beispiel durch Abscheiden einer dielektrischen Schicht auf den zweiten Gateelektroden 510 und anschließendes Rückätzen der dielektrischen Schicht hergestellt werden. Es gibt jedoch noch andere geeignete Prozesse.
  • Wie auch durch die Schnittansicht 3000 von 30 gezeigt ist, wird eine zweite Interconnect-Struktur 704 über den zweiten Transistoren 110 hergestellt und elektrisch mit diesen verbunden. Mit Ausnahme eines anderen Layouts entspricht die zweite Interconnect-Struktur 704 der Beschreibung der ersten Interconnect-Struktur 702. Folglich weist die zweite Interconnect-Struktur 704 eine Mehrzahl von Drähten 706 und eine Mehrzahl von Durchkontaktierungen 708 auf, die in einer dielektrischen Interconnect-Schicht 710 gestapelt sind.
  • Wie auch durch die Schnittansicht 3000 von 30 gezeigt ist, wird eine zweite Bond-Teilstruktur 712b auf der zweiten Interconnect-Struktur 704 hergestellt. Die zweite Bond-Teilstruktur 712b entspricht der Beschreibung der ersten Bond-Teilstruktur 712a und weist folglich Mehrzahl von Bondpads 718 und eine Bonddurchkontaktierung 720 in einer dielektrischen Bondschicht 716 auf.
  • Wie durch die Schnittansicht 3100 von 31 gezeigt ist, ist der zweite IC-Chip 102b von 30 vertikal gekippt und an einer ersten Bondgrenzfläche 714 an den ersten IC-Chip 102a von 27 gebondet. Das Bonden umfasst sowohl Metall-Metall-Bonden als auch Dielektrikum-Dielektrikum-Bonden an der ersten Bondgrenzfläche 714. Weiterhin wird durch das Bonden ein Pixelsensor 106 aus dem ersten Teil des Pixelsensors in 27 und dem zweiten Teil des Pixelsensors in 30 hergestellt. Der Schaltplan des Pixelsensors 106 kann zum Beispiel ein Schaltplan wie in 23 oder 24 sein.
  • Wie in 31 ersichtlich ist, ist der Bildsensor frei von STI-Strukturen an den Fotodetektoren 104. Es wurde erkannt, dass die flache Wanne 116 und die tiefe Wanne 118 und eine anschließend hergestellte DTI-Struktur ausreichend sind, um für den Teil des Pixelsensors 106 in dem ersten IC-Chip 102a ausreichend elektrische Isolation ohne signifikanten Kompromiss hinsichtlich der Leistungsfähigkeit bereitzustellen.
  • Wenn eine STI-Struktur sich in die Vorderseite des ersten Halbleitersubstrats 112 erstreckte, so würde durch Ätzen des Substrats beim Herstellen der STI-Struktur ein Kristallschaden verursacht. Dieser Kristallschaden würde Leckstrom/Dunkelstrom verursachen, der die Leistungsfähigkeit des Bildsensors verringert. Die flache Wanne 116 könnte um die STI-Struktur herum hergestellt werden, um den Leckstrom/Dunkelstrom an der STI-Struktur zu unterdrücken. Die flache Wanne 116 müsste jedoch eine größere Breite haben, um den Leckstrom/Dunkelstrom ausreichend zu unterdrücken. Diese größere Breite würde die Größe der Fotodetektoren 104 verringern und dadurch eine Verkleinerung beschränken.
  • Durch Weglassen der STI-Struktur kann die flache Wanne 116 eine kleine Breite haben und folglich den Fotodetektoren 104 weniger Platz wegnehmen. Dadurch vergrößert sich die Full-Well-Capacity (FWC) der Fotodetektoren 104 und der Ladungstransfer aus den Fotodetektoren 104 wird verbessert, woraus bessere Möglichkeiten für eine Verkleinerung des Pixelsensors 106 resultieren.
  • Da die Fotodetektoren 104 relativ groß sind und da sie auf dem ersten IC-Chip 102a aber nicht auf dem zweiten IC-Chip 102b sind, kann es genau der Teil des Pixelsensors 106 auf dem ersten IC-Chip 102a sein, der eine Verkleinerung des Pixelsensors 106 beschränkt. Folglich kann sich eine Verkleinerung des Pixelsensors auf dem ersten IC-Chip so auswirken, dass der gesamte Pixelsensor 106 verkleinert wird. Außerdem kann der Teil des Pixelsensors 106 auf dem zweiten IC-Chip 102b einen Platzgewinn aufweisen. Aufgrund des Platzgewinns auf dem zweiten IC-Chip 102b können STI-Strukturen auf dem zweiten IC-Chip 102b verwendet werden, ohne eine Verkleinerung des Pixelsensors 106 zu beschränken. Solche STI-Strukturen bewirken eine bessere elektrische Isolation auf dem zweiten IC-Chip 102b.
  • Wie durch die Schnittansicht 3200 von 32 gezeigt ist, wird eine Mehrzahl von TSVs 1824 hergestellt, die sich durch das zweite Halbleitersubstrat 502 bis zu der zweiten Interconnect-Struktur 704 erstrecken. Weiterhin werden die TSVs 1824 hergestellt, die von dem zweiten Halbleitersubstrat 502 durch dielektrische TSV-Schichten 1826, die für die TSVs 1824 individuell sind, getrennt werden. Die TSVs 1824 sind leitfähig und stellen eine elektrische Verbindung zu der zweiten Interconnect-Struktur 704 von einer Rückseite des zweiten Halbleitersubstrats 502 bereit.
  • Wie auch durch die Schnittansicht 3200 von 32 gezeigt ist, wird eine dritte Bond-Teilstruktur 1820a auf der Rückseite des zweiten Halbleitersubstrats 502 hergestellt. Die dritte Bond-Teilstruktur 1820a ähnelt der ersten Bond-Teilstruktur 712a und weist folglich eine Mehrzahl von Bondpads 718 in einer dielektrischen Bondschicht 716 auf. Im Gegensatz zu der ersten Bond-Teilstruktur 712a weist die dritte Bond-Teilstruktur 1820a aber keine Bonddurchkontaktierungen 720 auf. Stattdessen erstrecken sich die TSVs 1824 bis zu den Bondpads 718 der dritten Bond-Teilstruktur 1820a.
  • Wie durch die Schnittansichten 3300-3500 der 33-35 gezeigt ist, wird ein dritter IC-Chip 102c hergestellt. Der dritte IC-Chip 102c weist eine ASIC 1504 auf und weist weiterhin STI-Strukturen auf, die Vorrichtungen der ASIC 1504 elektrisch isolieren. Die ASIC 1504 kann zum Beispiel so konfiguriert sein, dass sie eine ISP auf einem Ausgang des Pixelsensors 106 und anderer Pixelsensoren durchführt. Ein Blockdiagramm der ASIC 1504 kann zum Beispiel dem Blockdiagramm in 15D oder 16B entsprechen.
  • Wie durch die Schnittansicht 3300 von 33 genauer dargestellt ist, wird eine STI-Struktur 1808 hergestellt, die sich in eine Vorderseite eines dritten Halbleitersubstrats 1802 erstreckt, um Vorrichtungsbereiche 3302 abzugrenzen. Wie nachstehend zu sehen sein wird, entsprechen die Vorrichtungsbereiche 3302 Transistoren der ASIC 1504, die anschließend hergestellt werden. Die STI-Struktur 1808 ist Siliziumoxid und/oder ein anderes geeignetes dielektrisches Material oder weist dieses auf.
  • Bei einigen Ausführungsformen umfasst ein Prozess zum Herstellen der STI-Struktur 1808 Folgendes: 1) Strukturieren des dritten Halbleitersubstrats 1802, um einen Graben herzustellen; 2) Abscheiden einer dielektrischen Schicht in dem Graben; und 3) Durchführen einer Planarisierung der dielektrischen Schicht, um Teile der dielektrischen Schicht außerhalb des Grabens zu entfernen. Das Strukturieren kann zum Beispiel mit einem fotolithografischen Prozess / Ätzprozess oder dergleichen durchgeführt werden.
  • Wie auch durch die Schnittansicht 3300 von 33 gezeigt ist, wird eine Reihe von Dotierungsprozessen auf dem dritten Halbleitersubstrat 1802 durchgeführt. Durch die Reihe von Dotierungsprozessen wird eine Mehrzahl von dotierten Wannen 1810 hergestellt, die sich über einem Volumenbereich 1802bk des dritten Halbleitersubstrats 1802 beziehungsweise an den Vorrichtungsbereichen 3302 befinden. Die dotierten Wannen 1810 können zum Beispiel unterschiedliche Dotierungstypen, wie zum Beispiel einen n-Dotierungstyp und einen p-Dotierungstyp haben.
  • Bei einigen Ausführungsformen umfasst die Reihe von Dotierungsprozessen Folgendes: 1) selektives Dotieren des dritten Halbleitersubstrats 1802, um dotierte Wannen 1810 mit einer ersten Dotierung herzustellen; und 2) selektives Dotieren des dritten Halbleitersubstrats 1802, um dotierte Wannen 1810 mit einer zweiten Dotierung herzustellen, die zu dem ersten Dotierungstyp entgegengesetzt ist. Selektives Dotieren kann zum Beispiel Dotieren mit einer Maske an der entsprechenden Stelle sein (z. B. mit einer fotolithografischen Maske oder dergleichen). Die Dotierungsprozesse können zum Beispiel mit Ionenimplantation oder dergleichen durchgeführt werden.
  • Wie durch die Schnittansicht 3400 von 34 gezeigt ist, wird eine Mehrzahl von dritten Transistoren 1804 auf der Vorderseite des dritten Halbleitersubstrats 1802 hergestellt. Die dritten Transistoren 1804 werden jeweils auf den Vorrchtungsbereichen 3302 hergestellt, die durch die STI-Struktur 1808 abgegrenzt sind, und sie werden durch die STI-Struktur 1808 getrennt und elektrisch isoliert.
  • Die dritten Transistoren 1804 weisen individuelle dritte Gateelektrodeen 1812, individuelle dritte dielektrische Gateschichten 1814 und individuelle Paare von dritten Source/Drain-Bereichen 1818 auf. Die dritten Gateelektroden 1812 sind jeweils mit den dritten dielektrischen Gateschichten 1814 gestapelt, und die dritten dielektrischen Gateschichten 1814 trennen die dritten Gateelektroden 1812 von dem dritten Halbleitersubstrat 1802. Die dritten Source/Drain-Bereiche 1818 sind in dem dritte Halbleitersubstrat 1802, und jede der dritten Gateelektroden 1812 ist zwischen den dritten Source/Drain-Bereichen eines jeweiligen Paares von dritten Source/Drain-Bereichen 1818.
  • Das Herstellen der dritten Gateelektroden 1812 und der dritten dielektrischen Gateschichten 1814 kann zum Beispiel Abscheiden einer dielektrischen Schicht und einer leitfähigen Schicht und anschließendes Strukturieren der dielektrischen Schicht beziehungsweise der leitfähigen Schicht, um die dritten dielektrischen Gateschichten 1814 und die dritten Gateelektroden 1812 herzustellen, umfassen. Das Herstellen der dritten Source/Drain-Bereiche 1818 kann zum Beispiel selektives Dotieren des dritten Halbleitersubstrats 1802 umfassen. Selektives Dotieren kann zum Beispiel Dotieren mit einer Maske an der entsprechenden Stelle sein (z. B. mit einer fotolithografischen Maske oder dergleichen). Die Dotierungsprozesse können zum Beispiel mit Ionenimplantation oder dergleichen durchgeführt werden.
  • Wie durch die Schnittansicht 3500 von 35 gezeigt ist, wird eine Mehrzahl von dritten Seitenwandabstandshaltern 1816 auf Seitenwänden der dritten Gateelektroden 1812 hergestellt. Die dritten Seitenwandabstandshalter 1816 sind dielektrisch und können zum Beispiel durch Abscheiden einer dielektrischen Schicht auf den dritten Gateelektroden 1812 und anschließendes Rückätzen der dielektrischen Schicht hergestellt werden. Es gibt jedoch noch andere geeignete Prozesse.
  • Wie durch die Schnittansicht 3500 von 35 gezeigt ist, wird eine dritte Interconnect-Struktur 1806 über den dritten Transistoren 1804 hergestellt und elektrisch mit diesen verbunden. Mit Ausnahme eines anderen Layouts entspricht die dritte Interconnect-Struktur 1806 der Beschreibung der ersten Interconnect-Struktur 702. Folglich weist die dritte Interconnect-Struktur 1806 eine Mehrzahl von Drähten 706 und eine Mehrzahl von Durchkontaktierungen 708 auf, die in einer dielektrischen Interconnect-Schicht 710 gestapelt sind.
  • Durch die dritte Interconnect-Struktur 1806 werden die dritten Transistoren 1804 elektrisch miteinander verbunden, um die ASIC 1504 herzustellen. Die ASIC ist für eine ISP auf einem Ausgang des Pixelsensors 106 und jedes anderen Pixelsensors des Bildsensors konfiguriert. Die ASIC 1504 kann zum Beispiel eine Zeilenschaltung, eine Spaltenschaltung, einen ADC, eine Steuereinheit, einen DAC, eine andere geeignete Schaltung, dergleichen, oder eine Kombination davon aufweisen.
  • Wie auch durch die Schnittansicht 3500 von 35 gezeigt ist, wird eine vierte Bond-Teilstruktur 1820b auf der dritten Interconnect-Struktur 1806 hergestellt. Die vierte Bond-Teilstruktur 1820b entspricht der Beschreibung der ersten Bond-Teilstruktur 712a und weist folglich eine Mehrzahl von Bondpads 718 und eine Bonddurchkontaktierung 720 in einer dielektrischen Bondschicht 716 auf.
  • Wie durch die Schnittansicht 3600 von 36 gezeigt ist, ist die Struktur von 32 vertikal gekippt und ist an einer zweiten Bondgrenzfläche 1822 an den dritten IC-Chip 102c von 35 gebondet. Durch das Bonden wird der Pixelsensor 106 elektrisch mit der ASIC 1504 verbunden, und das Bonden umfasst sowohl Metall-Metall-Bonden als auch Dielektrikum-Dielektrikum-Bonden.
  • Wie auch durch die Schnittansicht 3600 von 36 gezeigt ist, wird eine DTI-Struktur 120 hergestellt, die sich in die Rückseite des ersten Halbleitersubstrats 112 erstreckt. Die DTI-Struktur 120 ist ein High-k-Dielektrikum, dergleichen oder eine Kombination davon oder weist dieses auf. Bei einigen Ausführungsformen umfasst ein Prozess zum Herstellen der DTI-Struktur 120 Folgendes: 1) Strukturieren des dritten Halbleitersubstrat 1802, um einen Graben herzustellen; 2) Abscheiden einer dielektrischen Schicht in dem Graben; und 3) Durchführen einer Planarisierung der dielektrischen Schicht, um Teile der dielektrischen Schicht außerhalb des Grabens zu entfernen. Das Strukturieren kann zum Beispiel mit einem fotolithografischen Prozess / Ätzprozess oder dergleichen durchgeführt werden.
  • Wie durch die Schnittansicht 3700 von 37 gezeigt ist, werden eine rückseitige Passivierungsschicht 722, eine Mehrzahl von Farbfiltern 724, eine Mehrzahl von Mikrolinsen 726 und eine Gitterstruktur 728 auf einer Rückseite des ersten Halbleitersubstrats 112 hergestellt. Die rückseitige Passivierungsschicht 722 bedeckt unstrukturiert die Rückseite des ersten Halbleitersubstrats 112. Die Farbfilter 724 befinden sich über der rückseitigen Passivierungsschicht 722 und befinden sich jeweils über den Fotodetektoren 104. Weiterhin werden die Farbfilter 724 durch die Gitterstruktur 728 voneinander getrennt. Die Mikrolinsen 726 befinden sich jeweils über den Farbfiltern 724.
  • Die 25-37 werden zwar unter Bezugnahme auf ein Verfahren beschrieben, aber es versteht sich, dass die in diesen Figuren gezeigten Strukturen nicht auf das Verfahren beschränkt sind, sondern als Strukturen eigenständig und unabhängig von dem Verfahren verwendet werden können. Die 25-37 werden zwar als eine Reihe von Schritten beschrieben, aber es versteht sich, dass die Reihenfolge dieser Schritte bei anderen Ausführungsformen geändert werden kann. Die 25-37 werden zwar als eine bestimmte Gruppe von Schritten dargestellt und beschrieben, aber einige der dargestellten und/oder beschriebenen Schritte können bei anderen Ausführungsformen weggelassen werden. Außerdem können Schritte, die nicht dargestellt und/oder beschrieben werden, bei anderen Ausführungsformen verwendet werden.
  • In 38 wird ein Blockdiagram 3800 einiger Ausführungsformen des Verfahrens der 25-37 bereitgestellt.
  • In 3802 wird ein erster IC-Chip, der einen ersten Teil eines Pixelsensors aufweist, hergestellt. Der erste Teil umfasst eine Fotodiode und einen ersten Transistor benachbart zu dem ersten Transistor. Weiterhin ist der erste IC-Chip frei von STI-Strukturen an der Fotodiode. Durch Weglassen von STI-Strukturen gibt es bessere Möglichkeiten den Pixelsensor zu verkleinern. Siehe zum Beispiel die 25-27.
  • In 3804 wird ein zweiter IC-Chip, der einen zweiten Teil des Pixelsensors aufweist, hergestellt. Der zweite Teil weist eine Mehrzahl von zweiten Transistoren auf, die durch eine STI-Struktur voneinander getrennt sind. Siehe zum Beispiel die 28-30. Der Pixelsensor kann zum Beispiel ein 4T-APS oder dergleichen sein.
  • In 3806 werden der erste und der zweite IC-Chip an einer ersten Bondgrenzfläche zusammengebondet. Siehe zum Beispiel 31.
  • In 3808 wird eine TSV hergestellt, die sich durch das zweite Halbleitersubstrat bis zu einer zweiten Interconnect-Struktur des zweiten IC-Chips erstreckt. Siehe zum Beispiel 32.
  • In 3810 wird eine Bond-Teilstruktur auf der TSV hergestellt und elektrisch mit dieser verbunden. Siehe zum Beispiel 32.
  • In 3812 wird ein dritter IC-Chip, der eine ASIC zur Bildsignalverarbeitung (ISP) aufweist, hergestellt. Die ASIC weist eine Mehrzahl von dritten Transistoren auf, die durch eine STI-Struktur voneinander getrennt sind. Siehe zum Beispiel die 33-35.
  • In 3814 werden der zweite und der dritte IC-Chip an einer zweiten Bondgrenzfläche zusammengebondet. Siehe zum Beispiel 36.
  • In 3816 werden Farbfilter und Mikrolinsen gestapelt auf dem ersten IC-Chip hergestellt. Siehe zum Beispiel 37.
  • Das Blockdiagramm 3800 von 38 wird hier zwar als eine Reihe von Schritten oder Ereignissen dargestellt und beschrieben, aber es dürfte wohlverstanden sein, dass die dargestellte Reihenfolge dieser Schritte oder Ereignisse nicht in einem beschränkenden Sinn ausgelegt werden darf. Zum Beispiel können einige Schritte in anderen Reihenfolgen und/oder gleichzeitig mit anderen Schritten oder Ereignissen als den hier dargestellten und/oder beschriebenen stattfinden. Darüber hinaus brauchen hier nicht alle dargestellten Schritte einen oder mehrere Aspekte oder Ausführungsformen der Beschreibung zu implementieren, und ein oder mehrere der hier beschriebenen Schritte können in einem oder mehreren gesonderten Schritten und/oder Phasen ausgeführt werden.
  • Bei einigen Ausführungsformen stellt die vorliegende Offenbarung einen Bildsensor bereit, der Folgendes aufweist: einen ersten IC-Chip, der ein erstes Substrat aufweist; einen zweiten IC-Chip, der mit dem ersten IC-Chip gestapelt ist; und einen Pixelsensor der sich über den ersten und den zweiten IC-Chip erstreckt, wobei der Pixelsensor einen ersten Transistor und einen Fotodetektor in dem ersten IC-Chip aufweist, und weiterhin eine Mehrzahl von zweiten Transistoren in dem zweiten IC-Chip aufweist; wobei der Fotodetektor in dem ersten Substrat ist und der erste Transistor auf einer Vorderseite des ersten Substrats ist, und wobei der erste IC-Chip frei von einer STI-Struktur ist, die sich an dem Fotodetektor in die Vorderseite erstreckt. Bei einigen Ausführungsformen weist der erste IC-Chip eine dotierte Wanne auf, die sich von der Vorderseite in das erste Substrat erstreckt und die in der Draufsicht eine gitterförmige Geometrie aufweist, die den Fotodetektor umschließt, wobei die Vorderseite ein im Wesentlichen planares Profil von einer ersten Seitenwand der dotierten Wanne, die dem Fotodetektor zugewandt ist, bis zu einer zweiten Seitenwand der dotierten Wanne, die von dem Fotodetektor abgewandt ist, aufweist. Bei einigen Ausführungsformen weist die dotierte Wanne einen Dotierungstyp auf, der dem Dotierungstyp eines Source- oder Drain-Bereichs des ersten Transistors entgegengesetzt ist. Bei einigen Ausführungsformen weist der Bildsensor weiterhin einen zweiten Pixelsensor auf, der an den Pixelsensor angrenzt und eine Wiederholung des Pixelsensors ist, wobei die Vorderseite ein im Wesentlichen planares Profil von dem Pixelsensor bis zu dem zweiten Pixelsensor hat. Bei einigen Ausführungsformen weist der zweite IC-Chip Folgendes auf: ein zweites Substrat, auf dem die zweiten Transistoren angeordnet sind; und eine STI-Struktur, die sich in das zweite Substrat erstreckt und die zweiten Transistoren voneinander trennt. Bei einigen Ausführungsformen weist der Bildsensor weiterhin Folgendes auf: einen dritten IC-Chip, der mit dem ersten und dem zweiten IC-Chip gestapelt ist, so dass der zweite IC-Chip zwischen dem ersten und dem dritten IC-Chip ist; und eine ASIC für die ISP, die sich über den zweiten und den dritten IC-Chip erstreckt. Bei einigen Ausführungsformen weist der Pixelsensor nur einen Transistor in dem ersten IC-Chip auf und weist mindestens drei Transistoren in dem zweiten IC-Chip auf. Bei einigen Ausführungsformen umfasst die Mehrzahl von zweiten Transistoren einen Rücksetztransistor, einen Source-Folger-Transistor und einen Auswahltransistor, wobei der Source-Folger-Transistor und der Auswahltransistor in Reihe elektrisch verbunden sind, und wobei eine Gateelektrode des Source-Folger-Transistors elektrisch mit einem Source/Drain-Bereich des Rücksetztransistors und einem Source/Drain-Bereich des ersten Transistors verbunden ist.
  • Bei einigen Ausführungsformen stellt die vorliegende Offenbarung einen anderen Bildsensor bereit, der Folgendes aufweist: ein erstes Halbleitersubstrat; einen ersten Fotodetektor und einem zweiten Fotodetektor, die in dem ersten Halbleitersubstrat aneinander angrenzen; einen ersten Transistor benachbart zu dem ersten Fotodetektor auf einer vorderseitigen Oberfläche des ersten Halbleitersubstrats, wobei der erste Transistor einen Source- oder Drain-Bereich in dem ersten Halbleitersubstrat aufweist; ein zweites Halbleitersubstrat; und eine Mehrzahl von zweiten Transistoren auf dem zweiten Halbleitersubstrat; wobei der erste Fotodetektor und der erste Transistor und die zweiten Transistoren einen Pixelsensor bilden, und wobei die vorderseitige Oberfläche zusammenhängend von dem ersten Fotodetektor bis zu dem zweiten Fotodetektor auf gleicher Höhe mit einer Oberseite des Source- oder Drain-Bereichs ist. Bei einigen Ausführungsformen weist der Bildsensor weiterhin eine dotierte Wanne in dem ersten Halbleitersubstrat auf, wobei die dotierte Wanne den ersten und den zweiten Fotodetektor trennt und eine erste Seitenwand und eine zweite Seitenwand aufweist, die jeweils dem ersten und dem zweiten Fotodetektor zugewandt sind, und wobei die vorderseitige Oberfläche zusammenhängend von der ersten Seitenwand bis zu der zweiten Seitenwand mit der Oberseite des Source- oder Drain-Bereichs auf gleicher Höhe ist. Bei einigen Ausführungsformen weist der Bildsensor weiterhin Folgendes auf: eine dotierte Wanne in dem ersten Halbleitersubstrat, wobei die dotierte Wanne einen Dotierungstyp hat, der dem Dotierungstyp des Source- oder Drain-Bereichs entgegengesetzt ist, und wobei die dotierte Wanne weiterhin ein säulenförmiges Profil zwischen dem ersten und dem zweiten Fotodetektor aufweist, und wobei eine Oberseite des säulenförmigen Profils von dem ersten Fotodetektor bis zu dem zweiten Fotodetektor im Wesentlichen eben ist. Bei einigen Ausführungsformen weist der Bildsensor weiterhin Folgendes auf: eine zweite dotierte Wanne, die sich unter der dotierten Wanne in dem ersten Halbleitersubstrat befindet, wobei die zweite dotierte Wanne den entgegengesetzten Dotierungstyp hat und ein säulenförmiges Profil aufweist, das zwischen dem ersten und dem zweiten Fotodetektor ist und das sich von der dotierten Wanne bis zu einer rückseitigen Oberfläche des ersten Halbleitersubstrats, gegenüber der vorderseitigen Oberfläche, erstreckt, und wobei das säulenförmige Profil der dotierten Wanne und das säulenförmige Profil der zweiten dotierten Wanne eine gemeinsame Breite haben. Bei einigen Ausführungsformen weist der Bildsensor weiterhin Folgendes auf: eine DTI-Struktur, die sich in eine rückseitige Oberfläche des ersten Halbleitersubstrats, gegenüber der vorderseitigen Oberfläche des ersten Halbleitersubstrats erstreckt, und von der vorderseitigen Oberfläche beabstandet ist, wobei die DTI-Struktur einen Teil aufweist, der den ersten und den zweiten Fotodetektor trennt, und wobei das erste Halbleitersubstrat in einer vertikalen Richtung von dem Teil bis zu einer Höhe, die der Oberseite des Source- oder Drain-Bereichs entspricht, zusammenhängend ist. Bei einigen Ausführungsformen ist der Pixelsensor ein 4T-APS.
  • Bei einigen Ausführungsformen stellt die vorliegende Offenbarung ein Verfahren zum Herstellen eines Bildsensors mit den folgenden Schritten bereit: Herstellen eines ersten IC-Chips, das Folgendes umfasst: Herstellen eines Fotodetektors in einem ersten Substrat; Herstellen eines ersten Transistors auf dem ersten Substrat benachbart zu dem Fotodetektor, wobei der Fotodetektor und der erste Transistor einen ersten Pixelsensor-Teil bilden; Herstellen eines zweiten IC-Chips, das Folgendes umfasst: Herstellen einer Mehrzahl von zweiten Transistoren auf einem zweiten Substrat, wobei die zweiten Transistoren einen zweiten Pixelsensor-Teil bilden; und Zusammenbonden des ersten und des zweiten IC-Chips, sodass der erste und der zweite Pixelsensor-Teil gestapelt und elektrisch miteinander verbunden sind, um einen Pixelsensor zu bilden; wobei der erste Transistor auf einer Halbleiteroberfläche des ersten Substrats ist, und wobei der erste IC-Chip frei von einer STI-Struktur ist, die sich an dem Fotodetektor in die Halbleiteroberfläche erstreckt. Bei einigen Ausführungsformen umfasst das Herstellen des ersten IC-Chips Folgendes: Dotieren des ersten Substrats, um eine dotierte Wanne herzustellen, die einen Pixelbereich umschließt und abgrenzt, in dem der Fotodetektor und der erste Transistor hergestellt werden, wobei die Halbleiteroberfläche von einer ersten Seitenwand der dotierten Wanne bis zu einer zweiten Seitenwand der dotierten Wanne bei Fertigstellung des ersten Transistors eben ist, und wobei die erste und die zweite Seitenwand auf einer gemeinsamen Seite des Fotodetektors jeweils dem Fotodetektor zugewandt und abgewandt sind. Bei einigen Ausführungsformen wird das Bonden dadurch durchgeführt, dass Metallpads jeweils des ersten und des zweiten IC-Chips an einer Grenzfläche zusammengebondet werden und dielektrische Schichten jeweils des ersten und des zweiten IC-Chips an der Grenzfläche zusammengebondet werden. Bei einigen Ausführungsformen umfasst das Herstellen des zweiten IC-Chips Folgendes: Strukturieren des zweiten Substrats, um einen Graben herzustellen, der Vorrichtungsbereiche umschließt und abgrenzt; und Füllen des Grabens mit einem dielektrischen Material, wobei die zweiten Transistoren jeweils auf den Vorrichtungsbereichen hergestellt werden, sodass das dielektrische Material die zweiten Transistoren voneinander trennt und elektrisch isoliert. Bei einigen Ausführungsformen umfasst das Herstellen des ersten IC-Chips Folgendes: Herstellen eines zweiten Fotodetektors, der an den Fotodetektor in dem ersten Substrat angrenzt, wobei die Halbleiteroberfläche sich zusammenhängend von dem Fotodetektor bis zu dem zweiten Fotodetektor auf einer Höhe erstreckt, die einer Oberseite eines Source- oder Drain-Bereichs des ersten Transistors nach dem Herstellen des ersten Transistors entspricht. Bei einigen Ausführungsformen umfasst das Verfahren weiterhin Folgendes: Herstellen eines dritten IC-Chips, das Folgendes umfasst: Herstellen einer Mehrzahl von dritten Transistoren auf einem dritten Substrat; und Herstellen einer Interconnect-Struktur, die die dritten Transistoren bedeckt, wobei die dritten Transistoren und die Interconnect-Struktur eine ASIC bilden; und Zusammenbonden des zweiten und des dritten IC-Chips, sodass der zweite IC-Chip zwischen dem ersten und dem dritten IC-Chip ist und sodass die ASIC elektrisch mit dem Pixelsensor verbunden ist.
  • Vorstehend sind Merkmale verschiedener Ausführungsformen beschrieben worden, sodass Fachleute die Aspekte der vorliegenden Offenbarung besser verstehen können. Fachleuten dürfte klar sein, dass sie die vorliegende Offenbarung ohne Weiteres als eine Grundlage zum Gestalten oder Modifizieren anderer Verfahren und Strukturen zum Erreichen der gleichen Ziele und/oder zum Erzielen der gleichen Vorzüge wie bei den hier vorgestellten Ausführungsformen verwenden können. Fachleute dürften ebenfalls erkennen, dass solche äquivalenten Auslegungen nicht von dem Grundgedanken und Schutzumfang der vorliegenden Offenbarung abweichen und dass sie hier verschiedene Änderungen, Ersetzungen und Abwandlungen vornehmen können, ohne von dem Grundgedanken und Schutzumfang der vorliegenden Offenbarung abzuweichen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 63/401291 [0001]

Claims (20)

  1. Bildsensor mit: einem ersten IC-Chip, der ein erstes Substrat aufweist; einem zweiten IC-Chip, der mit dem ersten (IC-Chip) gestapelt ist; und einem Pixelsensor, der sich über den ersten und den zweiten IC-Chip erstreckt, wobei der Pixelsensor einen ersten Transistor und einen Fotodetektor in dem ersten IC-Chip aufweist, und weiterhin eine Mehrzahl von zweiten Transistoren in dem zweiten IC-Chip aufweist; wobei der Fotodetektor in dem ersten Substrat ist und der erste Transistor auf einer Vorderseite des ersten Substrats ist, und wobei der erste IC-Chip frei von einer STI-Struktur(shallow trench isloation) ist, die sich an dem Fotodetektor in die Vorderseite erstreckt.
  2. Bildsensor nach Anspruch 1, wobei der erste IC-Chip Folgendes aufweist: eine dotierte Wanne, die sich von der Vorderseite in das erste Substrat erstreckt und die in der Draufsicht eine gitterförmige Geometrie aufweist, die den Fotodetektor umschließt, wobei die Vorderseite ein im Wesentlichen planares Profil von einer ersten Seitenwand der dotierten Wanne, die dem Fotodetektor zugewandt ist, bis zu einer zweiten Seitenwand der dotierten Wanne, die von dem Fotodetektor abgewandt ist, aufweist.
  3. Bildsensor nach Anspruch 2, wobei die dotierte Wanne einen Dotierungstyp aufweist, der dem Dotierungstyp eines Source- oder Drain-Bereichs des ersten Transistors entgegengesetzt ist.
  4. Bildsensor nach einem der vorhergehenden Ansprüche, der weiterhin Folgendes aufweist: einen zweiten Pixelsensor, der an den Pixelsensor angrenzt und eine Wiederholung des Pixelsensors ist, wobei die Vorderseite ein im Wesentlichen planares Profil von dem Pixelsensor bis zu dem zweiten Pixelsensor hat.
  5. Bildsensor nach einem der vorhergehenden Ansprüche, wobei der zweite IC-Chip Folgendes aufweist: ein zweites Substrat, auf dem die zweiten Transistoren angeordnet sind; und eine STI-Struktur, die sich in das zweite Substrat erstreckt und die zweiten Transistoren voneinander trennt.
  6. Bildsensor nach einem der vorhergehenden Ansprüche, der weiterhin Folgendes aufweist: einen dritten IC-Chip, der mit dem ersten IC-Chip und dem zweiten IC-Chip gestapelt ist, so dass der zweite IC-Chip zwischen dem ersten IC-Chip und dem dritten IC-Chip ist; und eine ASIC (application-specific integrated circuit) für eine Bildsignalverarbeitung (image signal processing, ISP), die sich über den zweiten IC-Chip und den dritten IC-Chip erstreckt.
  7. Bildsensor nach einem der vorhergehenden Ansprüche, wobei der Pixelsensor nur einen Transistor in dem ersten IC-Chip aufweist und mindestens drei Transistoren in dem zweiten IC-Chip aufweist.
  8. Bildsensor nach einem der vorhergehenden Ansprüche, wobei die Mehrzahl von zweiten Transistoren einen Rücksetztransistor, einen Source-Folger-Transistor und einen Auswahltransistor umfasst, wobei der Source-Folger-Transistor und der Auswahltransistor in Reihe elektrisch verbunden sind, und wobei eine Gateelektrode des Source-Folger-Transistors elektrisch mit einem Source/Drain-Bereich des Rücksetztransistors und einem Source/Drain-Bereich des ersten Transistors verbunden ist.
  9. Bildsensor mit: einem ersten Halbleitersubstrat; einem ersten Fotodetektor und einem zweiten Fotodetektor, die in dem ersten Halbleitersubstrat aneinander angrenzen, einem ersten Transistor benachbart zu dem ersten Fotodetektor auf einer vorderseitigen Oberfläche des ersten Halbleitersubstrats, wobei der erste Transistor einen Source- oder Drain-Bereich in dem ersten Halbleitersubstrat aufweist; einem zweiten Halbleitersubstrat; und einer Mehrzahl von zweiten Transistoren auf dem zweiten Halbleitersubstrat; wobei der erste Fotodetektor und der erste Transistor und die zweiten Transistoren einen Pixelsensor bilden, und wobei die vorderseitige Oberfläche zusammenhängend von dem ersten Fotodetektor bis zu dem zweiten Fotodetektor auf gleicher Höhe mit einer Oberseite des Source- oder Drain-Bereichs ist.
  10. Bildsensor nach Anspruch 9, der weiterhin Folgendes aufweist: eine dotierte Wanne in dem ersten Halbleitersubstrat, wobei die dotierte Wanne den ersten Fotodetektor und den zweiten Fotodetektor trennt und eine erste Seitenwand und eine zweite Seitenwand aufweist, die jeweils dem ersten Fotodetektor und dem zweiten Fotodetektor zugewandt sind, und wobei die vorderseitige Oberfläche zusammenhängend von der ersten Seitenwand bis zu der zweiten Seitenwand mit der Oberseite des Source- oder Drain-Bereichs auf gleicher Höhe ist.
  11. Bildsensor nach Anspruch 9, der weiterhin Folgendes aufweist: eine dotierte Wanne in dem ersten Halbleitersubstrat, wobei die dotierte Wanne einen Dotierungstyp hat, der dem Dotierungstyp des Source- oder Drain-Bereichs entgegengesetzt ist, und wobei die dotierte Wanne weiterhin ein säulenförmiges Profil zwischen dem ersten Fotodetektor und dem zweiten Fotodetektor aufweist, und wobei eine Oberseite des säulenförmigen Profils von dem ersten Fotodetektor bis zu dem zweiten Fotodetektor im Wesentlichen eben ist.
  12. Bildsensor nach Anspruch 11, der weiterhin Folgendes aufweist: eine zweite dotierte Wanne, die sich unter der dotierten Wanne in dem ersten Halbleitersubstrat befindet, wobei die zweite dotierte Wanne den entgegengesetzten Dotierungstyp hat und ein säulenförmiges Profil aufweist, das zwischen dem ersten Fotodetektor und dem zweiten Fotodetektor ist und das sich von der dotierten Wanne bis zu einer rückseitigen Oberfläche des ersten Halbleitersubstrats, entgegengesetzt zu der vorderseitigen Oberfläche, erstreckt, und wobei das säulenförmige Profil der dotierten Wanne und das säulenförmige Profil der zweiten dotierten Wanne eine gemeinsame Breite haben.
  13. Bildsensor nach einem der Ansprüche 9 bis 12, der weiterhin Folgendes aufweist: eine DTI-Struktur (deep trench isolation), die sich in eine rückseitige Oberfläche des ersten Halbleitersubstrats, entgegengesetzt zu der vorderseitigen Oberfläche des ersten Halbleitersubstrats, erstreckt und von der vorderseitigen Oberfläche beabstandet ist, wobei die DTI-Struktur einen Teil aufweist, der den ersten Fotodetektor und den zweiten Fotodetektor trennt, und wobei das erste Halbleitersubstrat in einer vertikalen Richtung von dem Teil bis zu einer Höhe, die der Oberseite des Source- oder Drain-Bereichs entspricht, zusammenhängend ist.
  14. Bildsensor nach einem der Ansprüche 9 bis 13, wobei der Pixelsensor ein 4-Transistor-Aktivpixelsensor (four transisor (4T) active pixel sensor (APS)) ist.
  15. Verfahren zum Herstellen eines Bildsensors mit den folgenden Schritten: Herstellen eines ersten IC-Chips, das Folgendes umfasst: Herstellen eines Fotodetektors in einem ersten Substrat; Herstellen eines ersten Transistors auf dem ersten Substrat benachbart zu dem Fotodetektor, wobei der Fotodetektor und der erste Transistor einen ersten Pixelsensor-Teil bilden; Herstellen eines zweiten IC-Chips, das Folgendes umfasst: Herstellen einer Mehrzahl von zweiten Transistoren auf einem zweiten Substrat, wobei die zweiten Transistoren einen zweiten Pixelsensor-Teil bilden; und Zusammenbonden des ersten IC-Chips und des zweiten IC-Chips, sodass der erste Pixelsensor-Teil und der zweite Pixelsensor-Teil gestapelt und elektrisch miteinander verbunden sind, um einen Pixelsensor zu bilden; wobei der erste Transistor auf einer Halbleiteroberfläche des ersten Substrats ist, und wobei der erste IC-Chip frei von einer STI-Struktur (shallow trench isloation) ist, die sich an dem Fotodetektor in die Halbleiteroberfläche erstreckt.
  16. Verfahren nach Anspruch 15, wobei das Herstellen des ersten IC-Chips Folgendes umfasst: Dotieren des ersten Substrats, um eine dotierte Wanne herzustellen, die einen Pixelbereich umschließt und abgrenzt, in dem der Fotodetektor und der erste Transistor hergestellt werden, wobei die Halbleiteroberfläche von einer ersten Seitenwand der dotierten Wanne bis zu einer zweiten Seitenwand der dotierten Wanne bei Fertigstellung des ersten Transistors eben ist, und wobei die erste Seitenwand und die zweite Seitenwand auf einer gemeinsamen Seite des Fotodetektors dem Fotodetektor zugewandt bzw. abgewandt sind.
  17. Verfahren nach Anspruch 15 oder 16, wobei das Bonden derart durchgeführt wird, dass Metallpads jeweils des ersten IC-Chips bzw. des zweiten IC-Chips an einer Grenzfläche zusammengebondet werden und dielektrische Schichten jeweils des ersten IC-Chips bzw. des zweiten IC-Chips an der Grenzfläche zusammengebondet werden.
  18. Verfahren nach einem der Ansprüche 15 bis 17, wobei das Herstellen des zweiten IC-Chips Folgendes umfasst: Strukturieren des zweiten Substrats, um einen Graben herzustellen, der Vorrichtungsbereiche umschließt und abgrenzt; und Füllen des Grabens mit einem dielektrischen Material, wobei die zweiten Transistoren jeweils auf den Vorrichtungsbereichen hergestellt werden, sodass das dielektrische Material die zweiten Transistoren voneinander trennt und elektrisch isoliert.
  19. Verfahren nach einem der Ansprüche 15 bis 18, wobei das Herstellen des ersten IC-Chips Folgendes umfasst: Herstellen eines zweiten Fotodetektors, der an den Fotodetektor in dem ersten Substrat angrenzt, wobei die Halbleiteroberfläche sich zusammenhängend von dem Fotodetektor bis zu dem zweiten Fotodetektor auf einer Höhe erstreckt, die einer Oberseite eines Source- oder Drain-Bereichs des ersten Transistors nach dem Herstellen des ersten Transistors entspricht.
  20. Verfahren nach einem der Ansprüche 15 bis 19, das weiterhin Folgendes umfasst: Herstellen eines dritten IC-Chips, das Folgendes umfasst: Herstellen einer Mehrzahl von dritten Transistoren auf einem dritten Substrat; und Herstellen einer Interconnect-Struktur, die die dritten Transistoren bedeckt, wobei die dritten Transistoren und die Interconnect-Struktur eine ASIC (application-specific integrated circuit) bilden; und Zusammenbonden des zweiten IC-Chip und des dritten IC-Chips, sodass der zweite IC-Chip zwischen dem ersten IC-Chip und dem dritten IC-Chip ist und sodass die ASIC elektrisch mit dem Pixelsensor verbunden ist.
DE102023107591.8A 2022-08-26 2023-03-27 Gestapelter cmos-bildsensor Pending DE102023107591A1 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202263401291P 2022-08-26 2022-08-26
US63/401,291 2022-08-26
US18/150,372 2023-01-05
US18/150,372 US20240072090A1 (en) 2022-08-26 2023-01-05 Stacked cmos image sensor

Publications (1)

Publication Number Publication Date
DE102023107591A1 true DE102023107591A1 (de) 2024-02-29

Family

ID=89844330

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102023107591.8A Pending DE102023107591A1 (de) 2022-08-26 2023-03-27 Gestapelter cmos-bildsensor

Country Status (5)

Country Link
US (1) US20240072090A1 (de)
JP (1) JP2024031790A (de)
KR (1) KR20240029515A (de)
DE (1) DE102023107591A1 (de)
TW (1) TW202410434A (de)

Also Published As

Publication number Publication date
KR20240029515A (ko) 2024-03-05
TW202410434A (zh) 2024-03-01
JP2024031790A (ja) 2024-03-07
US20240072090A1 (en) 2024-02-29

Similar Documents

Publication Publication Date Title
DE102018130470A1 (de) Pixelvorrichtung auf struktur tiefer grabenisolierung (dti) für bildsensor
DE102008046101B4 (de) Bildsensor und Verfahren zu dessen Herstellung
DE19630434C2 (de) Bipolarphototransistorpixelelement
DE102018126875A1 (de) Mehrfachtiefgrabenisolations(MDTI)-Strukur für CMOS-Bildsensor
DE102007062126A1 (de) CMOS-Bildsensor und Herstellungsverfahren desselben
DE102007060836A1 (de) CMOS-Bildsensor und Verfahren zu dessen Herstellung
DE102006048611B4 (de) CMOS-Bildsensor und Verfahren zu seiner Herstellung
DE102006048610A1 (de) CMOS-Bildsensor und Verfahren zu seiner Herstellung
DE102020100097B4 (de) Bildsensor mit einer überlappung einer rückseitigen grabenisolationsstruktur mit einem vertikalen transfergate
DE102008046260A1 (de) Bildsensor und Verfahren zu dessen Herstellung
DE102020111491A1 (de) Photodetektor mit einer vergrabenen gateelektrode für einentransfertransistor und herstellungsverfahren
DE102020107206A1 (de) Lichtempfindlicher Pixel, Bildsensor und Verfahren zu dessen Herstellung
DE102008046031A1 (de) Bildsensor und Verfahren zur Herstellung eines Bildsensors
DE102008051449A1 (de) Bildsensor und Verfahren zu dessen Herstellung
DE102008046035A1 (de) Bildsensor und Verfahren zu seiner Herstellung
DE102018122628B4 (de) CMOS Bildsensor mit gezackter Fotodiodenstruktur
DE102008046037A1 (de) Bildsensor und Verfahren zur Herstellung eines Bildsensors
DE102023107591A1 (de) Gestapelter cmos-bildsensor
DE102008062489A1 (de) Bildsensor und Verfahren zu dessen Herstellung
DE112021005749T5 (de) Festkörperbildgebungsvorrichtung und herstellungsverfahren dafür undelektronisches gerät
DE112021004182T5 (de) Halbleitervorrichtung und elektronische einrichtung
DE102021104497A1 (de) Bildsensor mit passivierungsschicht zur dunkelstromreduzierung
DE102021113051A1 (de) Halbleitervorrichtung mit bildsensor und verfahren zu deren herstellung
DE102018106754A1 (de) Bildsensor mit absorptionsverbesserungshalbleiterschicht
DE112022003863T5 (de) Lichtdetektionsvorrichtung, Verfahren zum Herstellen einer Lichtdetektionsvorrichtung und elektronische Einrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed