DE102022212920A1 - Speichervorrichtung und verfahren zum betreiben der speichervorrichtung - Google Patents

Speichervorrichtung und verfahren zum betreiben der speichervorrichtung Download PDF

Info

Publication number
DE102022212920A1
DE102022212920A1 DE102022212920.2A DE102022212920A DE102022212920A1 DE 102022212920 A1 DE102022212920 A1 DE 102022212920A1 DE 102022212920 A DE102022212920 A DE 102022212920A DE 102022212920 A1 DE102022212920 A1 DE 102022212920A1
Authority
DE
Germany
Prior art keywords
memory cells
voltage
word line
program
coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102022212920.2A
Other languages
English (en)
Inventor
Jae Woong Kim
Shin Won SEO
Dong Jae JUNG
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of DE102022212920A1 publication Critical patent/DE102022212920A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/102—External programming circuits, e.g. EPROM programmers; In-circuit programming or reprogramming; EPROM emulators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0433—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and one or more separate select transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3431—Circuits or methods to detect disturbed nonvolatile memory cells, e.g. which still read as programmed but with threshold less than the program verify threshold or read as erased but with threshold greater than the erase verify threshold, and to reverse the disturbance via a refreshing programming or erasing step
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines

Abstract

Hierin ist eine Speichervorrichtung vorgesehen, die eine Vielzahl von Speicherzellen umfassen kann, die mit einer Vielzahl von Bitleitungen und einer gemeinsamen Source-Leitung gekoppelt sind. Die Speichervorrichtung kann auch eine Steuerschaltung umfassen, die eingerichtet ist, um eine Peripherieschaltung zu steuern, um eine Programmieroperation durchzuführen, die zwei oder mehr Programmschritte an ausgewählten Speicherzellen einer ausgewählten Wortleitung umfasst. Die Peripherieschaltung kann eingerichtet sein, um einen ersten Programmschritt von den zwei oder mehr Programmschritten an den ausgewählten Speicherzellen durchzuführen, dann eine Freisetzoperation durchzuführen, die eine Freisetzspannung an die Vielzahl von Bitleitungen und die gemeinsame Source-Leitung für eine vordefinierte Zeit anlegt, und danach einen zweiten Programmschritt von den zwei oder mehr Programmschritten an den ausgewählten Speicherzellen durchzuführen.

Description

  • HINTERGRUND
  • 1. Technisches Gebiet
  • Verschiedene Ausführungsformen der vorliegenden Offenbarung betreffen allgemein eine elektronische Vorrichtung, insbesondere eine Speichervorrichtung und ein Verfahren zum Betreiben der Speichervorrichtung.
  • 2. Stand der Technik
  • Ein Speichergerät ist eine Vorrichtung, die Daten unter der Steuerung einer Hostvorrichtung wie einem Computer oder einem Smartphone speichert. Das Speichergerät kann eine Speichervorrichtung, in der Daten gespeichert werden, und eine Speichersteuerung, die die Speichervorrichtung steuert, umfassen. Eine Speichervorrichtung wird als flüchtige Speichervorrichtung oder nichtflüchtige Speichervorrichtung klassifiziert.
  • Eine flüchtige Speichervorrichtung ist eine Speichervorrichtung, in der Daten nur gespeichert werden, wenn sie mit Strom versorgt wird, und in der gespeicherte Daten verloren gehen, wenn die Stromversorgung unterbrochen wird. Beispiele einer flüchtigen Speichervorrichtung umfassen einen statischen Direktzugriffsspeicher (Static Random Access Memory - SRAM) und einen dynamischen Direktzugriffsspeicher (Dynamic Random Access Memory - DRAM).
  • Eine nichtflüchtige Speichervorrichtung ist eine Speichervorrichtung, in der gespeicherte Daten auch dann erhalten bleiben, wenn die Stromversorgung unterbrochen ist. Beispiele einer nichtflüchtigen Speichervorrichtung umfassen einen Nur-Lese-Speicher (Read Only Memory - ROM), ein programmierbares ROM (Programmable ROM - PROM), ein elektrisch programmierbares ROM (Electrically Programmable ROM - EPROM), ein elektrisch löschbares und programmierbares ROM (EEPROM) und einen Flash-Speicher.
  • ZUSAMMENFASSUNG
  • Eine Ausführungsform der vorliegenden Offenbarung kann eine Speichervorrichtung vorsehen, die eine Vielzahl von Speicherzellen umfassen kann, die mit einer Vielzahl von Bitleitungen und einer gemeinsamen Source-Leitung gekoppelt sind. Die Speichervorrichtung kann auch eine Steuerschaltung umfassen, die zum Steuern einer Peripherieschaltung eingerichtet ist, um eine Programmieroperation durchzuführen, die zwei oder mehr Programmschritte an ausgewählten Speicherzellen einer ausgewählten Wortleitung umfasst. Die Peripherieschaltung kann eingerichtet sein, um einen ersten Programmschritt von den zwei oder mehr Programmschritten an den ausgewählten Speicherzellen durchzuführen, dann eine Detrap-bzw. Freisetzoperation durchzuführen, die eine Detrap-bzw. Freisetzspannung an die Vielzahl von Bitleitungen und die gemeinsame Source-Leitung für eine vordefinierte Zeit anlegt, und danach einen zweiten Programmschritt von den zwei oder mehr Programmschritten an den ausgewählten Speicherzellen durchzuführen.
  • Eine Ausführungsform der vorliegenden Offenbarung kann eine Speichervorrichtung vorsehen, die eine Vielzahl von Speicherzellen umfassen kann, die mit einer Vielzahl von Wortleitungen gekoppelt sind, wobei jede Wortleitung eine Vielzahl von Seiten umfassen kann. Die Vielzahl von Speicherzellen kann mit einer Vielzahl von Bitleitungen und einer gemeinsamen Source-Leitung gekoppelt sein. Die Speichervorrichtung kann auch eine Steuerschaltung umfassen, die zum Steuern einer Peripherieschaltung eingerichtet ist, um eine Programmieroperation von zwei oder mehr Programmschritten an einer aus der Vielzahl von Seiten ausgewählten Seite durchzuführen. Die Peripherieschaltung kann eingerichtet sein, um einen ersten Programmschritt der zwei oder mehr Programmschritte durchzuführen. Die Peripherieschaltung kann eingerichtet sein, um eine Freisetzoperation durchzuführen, die eine Freisetzspannung an die Vielzahl von Bitleitungen und die gemeinsame Source-Leitung für eine vordefinierte Zeit anlegt. Die Peripherieschaltung kann eingerichtet sein, um danach einen zweiten Programmschritt der zwei oder mehr Programmschritte an der ausgewählten Seite durchzuführen.
  • Eine Ausführungsform der vorliegenden Offenbarung kann ein Verfahren zum Betreiben einer Speichervorrichtung vorsehen, wobei die Speichervorrichtung eine Vielzahl von Speicherzellen umfassen kann, die mit einer Vielzahl von Wortleitungen gekoppelt sind und zwischen einer Vielzahl von Bitleitungen und einer gemeinsamen Source-Leitung gekoppelt sind. Das Verfahren kann ein Durchführen eines ersten Programmschrittes an ausgewählten Speicherzellen umfassen, die mit einer entsprechenden Wortleitung gekoppelt sind, die aus der Vielzahl von Wortleitungen ausgewählt wurde. Das Verfahren kann ferner, nachdem der erste Programmschritt abgeschlossen worden ist, ein Durchführen einer Freisetzoperation durch Anlegen einer Freisetzspannung an die Vielzahl von Bitleitungen und die gemeinsame Source-Leitung für eine vordefinierte Zeit umfassen, wobei die Freisetzspannung verwendet werden kann, um zumindest ein in den ausgewählten Speicherzellen eingeschlossenes Elektron herauszulösen bzw. freizusetzen. Das Verfahren kann ferner, nachdem die Freisetzoperation abgeschlossen worden ist, ein Durchführen eines zweiten Programmschritts an den ausgewählten Speicherzellen umfassen.
  • Figurenliste
    • 1 zeigt ein Diagramm, das ein beispielhaftes Speichergerät gemäß einer Ausführungsform darstellt.
    • 2 zeigt ein Diagramm, das eine beispielhaften Aufbau einer Speichervorrichtung aus 1 darstellt.
    • 3 zeigt ein Diagramm, das eine beispielhafte Ausführungsform eines Speicherzellenfeldes von 2 darstellt.
    • 4 zeigt ein Schaltbild, das einen beispielhaften Speicherblock BLKa von Speicherblöcken BLK1 bis BLKz von 2 darstellt.
    • 5 zeigt ein Schaltbild, das einen beispielhaften Speicherblock BLKb der Speicherblöcke BLK1 bis BLKz von 2 darstellt.
    • 6 zeigt ein Diagramm, das eine beispielhafte Programmieroperation gemäß einer Ausführungsform darstellt.
    • 7 zeigt ein Diagramm, das ein Beispiel des Freisetzens von Elektronen aus einer Ladungsfangstellenschicht für programmierte Speicherzellen und einen zweiten Programmschritt an den Speicherzellen darstellt.
    • 8 zeigt ein Diagramm, das einen Unterschied zwischen den Schwellenspannungsverteilungen von Speicherzellen in Abhängigkeit von der Zeit darstellt, die zwischen dem Abschluss eines ersten Programmschritts und einem Zeitpunkt vor dem Beginn eines zweiten Programmschritts verstrichen ist.
    • 9 zeigt ein Diagramm, das eine beispielhafte Freisetzoperation gemäß einer Ausführungsform darstellt.
    • 10 zeigt ein Diagramm, das eine Programmieroperation gemäß einer Ausführungsform darstellt.
    • 11 ist ein Diagramm, das eine beispielhafte Programmieroperation darstellt, die zwei oder mehr Programmschritte umfasst.
    • 12 zeigt ein Schaltbild, das einen beispielhaften Speicherblock BLKc der Speicherblöcke BLK1 bis BLKz von 2 darstellt.
    • 13 zeigt ein Diagramm, das eine beispielhafte Programmieroperation gemäß einer Ausführungsform darstellt.
    • 14 zeigt ein Zeitdiagramm, das an jeweilige Leitungen angelegte Spannungen während einer beispielhaften Freisetzoperation in der Programmieroperation von 13 darstellt.
    • 15 zeigt ein Diagramm, das eine Programmieroperation gemäß einer Ausführungsform darstellt.
    • 16 zeigt ein Zeitdiagramm, das an jeweilige Leitungen angelegte Spannungen während einer beispielhaften Freisetzoperation in der Programmieroperation von 15 darstellt.
    • 17 zeigt ein Schaltbild, das einen beispielhaften Speicherblock BLKd der Speicherblöcke BLK1 bis BLKz von 2 darstellt.
    • 18 zeigt ein Zeitdiagramm, das an jeweilige Leitungen angelegte Spannungen während einer beispielhaften Freisetzoperation in der Programmieroperation von 17 darstellt.
    • 19 zeigt ein Diagramm, das eine beispielhafte Sequenz einer Programmieroperation gemäß einer Ausführungsform darstellt.
    • 20 zeigt ein Diagramm, das eine beispielhafte Sequenz einer Programmieroperation gemäß einer Ausführungsform darstellt.
    • 21 zeigt ein Diagramm, das eine beispielhafte Sequenz einer Programmieroperation gemäß einer Ausführungsform darstellt.
    • 22 zeigt ein Diagramm, das eine beispielhafte Sequenz einer Programmieroperation gemäß einer Ausführungsform darstellt.
    • 23 zeigt ein Flussdiagramm, das eine beispielhafte Programmieroperation gemäß einer Ausführungsform darstellt.
    • 24 zeigt ein Diagramm, das eine beispielhafte Ausführungsform einer Speichersteuerung von 1 darstellt.
    • 25 stellt ein Blockdiagramm dar, das ein beispielhaftes Speicherkartensystem darstellt, in dem ein Speichergerät gemäß einer Ausführungsform der vorliegenden Offenbarung angewendet wird.
    • 26 zeigt ein Blockdiagramm, das ein beispielhaftes Solid-State-Drive (SSD)-System darstellt, bei dem ein Speichergerät gemäß einer Ausführungsform der vorliegenden Offenbarung angewendet wird.
    • 27 zeigt ein Blockdiagramm, das ein beispielhaftes Benutzersystem darstellt, bei dem ein Speichergerät gemäß einer Ausführungsform der vorliegenden Offenbarung angewendet wird.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Spezifische strukturelle oder funktionale Beschreibungen in der vorliegenden Offenbarung sind beispielhafte Ausführungsformen der vorliegenden Offenbarung. Die vorliegende Offenbarung kann in verschiedenen Formen praktiziert werden und sollte nicht derart ausgelegt werden, dass sie nur auf die dargestellten Ausführungsformen beschränkt ist.
  • Nachfolgend wird die vorliegende Offenbarung auf der Grundlage von beispielhaften Ausführungsformen der vorliegenden Offenbarung unter Bezugnahme auf die beigefügten Zeichnungen in dem Detail beschrieben. Nachstehend werden Ausführungsformen der vorliegenden Offenbarung unter Bezugnahme auf die beigefügten Zeichnungen in dem Detail beschrieben.
  • Verschiedene Ausführungsformen der vorliegenden Offenbarung sind auf eine Speichervorrichtung gerichtet, die die für eine Programmier-(Schreib-)Operation erforderliche Zeit verkürzt und/oder verbesserte Schwellenspannungsverteilungen von Speicherzellen ermöglicht, nachdem die Programmieroperation abgeschlossen worden ist.
  • 1 zeigt ein Diagramm, das ein beispielhaftes Speichergerät gemäß einer Ausführungsform darstellt.
  • Unter Bezugnahme auf 1 kann ein Speichergerät 50 eine Speichervorrichtung 100 und eine Speichersteuerung 200, die den Betrieb des Speichergeräts steuert, umfassen. Bei dem Speichergerät 50 kann es sich um eine Vorrichtung handeln, die Daten unter der Steuerung eines Hosts, z.B. eines Mobiltelefons, eines Smartphones, eines MP3-Players, eines Laptops, eines Desktop-Computers, einer Spielkonsole, eines Fernsehers (TV), eines Tablet-PCs, eines Infotainment-Systems in dem Fahrzeug usw. speichert.
  • Das Speichergerät 50 kann in Abhängigkeit von der Kommunikationsschnittstelle mit dem Host als einer von verschiedenen Typen von Speichergeräten hergestellt werden. Dementsprechend kann das Speichergerät 50 beispielsweise als Solid State Disk (SSD), eine Multin demedia-Karte wie MMC, eine embedded MMC (eMMC), eine Reduced Size MMV (RS-MMC) oder eine Micro-MMC, eine Secure Digital Card wie eine SD, eine Mini-SD oder eine Micro-SD, ein USB (Universal Serial Bus)-Speichergerät, ein UFS (Universal Flash Storage)-Gerät, ein PCMCIA (Personal Computer Memory Card International Association)-Speichergerät vom Kartentyp, ein PCI (Peripheral Component Interconnection)-Speichergerät vom Kartentyp, ein PCI-Express (PCI-E)-Speichergerät vom Kartentyp, eine CF (Compact-Flash)-Karte, eine Smart-Media-Karte, ein Memory-Stick usw. realisiert werden.
  • Das Speichergerät 50 kann in verschiedenen Typen von Packages bzw. Gehäuse hergestellt werden, wie z.B. Package-on-Package (POP), System-in-Package (SIP), System-on-Chip (SOC), Multi-Chip-Package (MCP), Chip-on-Board (COB), Wafer-Level-Fabricated-Package (WFP), Wafer-Level-Stack-Package (WSP), usw.
  • Die Speichervorrichtung 100 kann eingerichtet sein, um Daten zu speichern. Die Speichervorrichtung 100 kann als Antwort auf Steuersignale der Speichersteuerung 200 arbeiten. Die Speichervorrichtung 100 kann ein Speicherzellenfeld 110 (2) umfassen, das eine Vielzahl von Speicherblöcken BLK1 ... BLKz umfassen kann, wobei jeder Speicherblock eine Vielzahl von z.B. Speicherzellen MC1 ... MCn von 4 umfassen kann.
  • Ein Speicherblock kann eine Vielzahl von Seiten umfassen. Dies wird in dem Zusammenhang mit 2 näher erläutert. In einer Ausführungsform kann eine Seite eine Einheit sein, durch die Daten in der Speichervorrichtung 100 gespeichert werden oder durch die in der Speichervorrichtung 100 gespeicherte Daten gelesen werden. Ein Speicherblock kann eine Einheit sein, durch die Daten gelöscht werden. In einer Ausführungsform kann die Speichervorrichtung 100 eine von vielen alternativen Formen annehmen, wie z.B. einen synchronen dynamischen Direktzugriffsspeicher mit doppelter Datenrate (Double Data Rate Synchronous Dynamic Random Access Memory - DDR SDRAM), einen SDRAM mit doppelter Datenrate der vierten Generation mit niedrigem Stromverbrauch (Low Power Double Data Rate Fourth Generation - LPDDR4), einen GDDR-SDRAM mit doppelter Datenrate für Grafiken (Graphics Double Data Rate - GDDR), einen LPDDR-SDRAM mit niedrigem Stromverbrauch (Low Power DDR - LPDDR), einen dynamischer Direktzugriffsspeicher von Rambus (Rambus Dynamic Random Access Memory - RDRAM), einen NAND-Flash-Speicher, einen vertikalen NAND-Flash-Speicher, eine NOR-Flash-Speichervorrichtung, ein resistives RAM (Resistive RAM - RRAM), ein Phase-Change-RAM (PRAM), ein magnetoresistives RAM (Magnetoresistive RAM - MRAM), ein ferroelektrisches RAM (Ferroelectric RAM - FRAM) oder ein Spin-Transfer-Torque-RAM (STT-RAM). In der vorliegenden Beschreibung wird der Einfachheit halber davon ausgegangen, dass es sich bei der Speichervorrichtung 100 um einen NAND-Flash-Speicher handelt.
  • Die Speichervorrichtung 100 kann einen Befehl und eine Adresse von der Speichersteuerung 200 empfangen. Die Speichervorrichtung 100 kann auf den durch die Adresse ausgewählten Bereich des Speicherzellenfeldes zugreifen, um eine dem Befehl entsprechende Operation durchzuführen. Zum Beispiel kann die Speichervorrichtung 100 eine Schreiboperation (d.h. eine Programmieroperation), eine Leseoperation oder eine Löschoperation durchführen. Während einer Programmieroperation kann die Speichervorrichtung 100 Daten in den durch die Adresse ausgewählten Bereich programmieren. Während einer Leseoperation kann die Speichervorrichtung 100 Daten aus dem durch die Adresse ausgewählten Bereich lesen. Während einer Löschoperation kann die Speichervorrichtung 100 die in dem durch die Adresse ausgewählten Bereich gespeicherten Daten löschen.
  • In einer Ausführungsform kann die Speichervorrichtung 100 einen Programmbefehl von der Speichervorrichtung 200 empfangen, um eine Programmieroperation durchzuführen, die zwei oder mehr Programmschritte umfasst. Die Speichervorrichtung 100 kann dann als Antwort auf den Programmbefehl von der Speichersteuerung 200 Daten in einen ausgewählten Bereich programmieren.
  • In einer Ausführungsform kann die Speichervorrichtung 100 einen ersten Programmschritt in dem ausgewählten Bereich durchführen und kann danach eine Detrap-bzw. Freisetzoperation des Herauslösens bzw. Freisetzens zumindest einiger in einer Ladungsfangstellenschicht der Speicherzellen in dem ausgewählten Bereich eingeschlossene Elektronen durchführen. Nachdem die Freisetzoperation abgeschlossen worden ist, kann die Speichervorrichtung 100 einen zweiten Programmschritt in dem ausgewählten Bereich durchführen.
  • Die Speichersteuerung 200 kann eingerichtet sein, um den Gesamtbetrieb des Speichergeräts 50 zu steuern.
  • Wenn das Speichergerät 50 mit Strom versorgt wird, kann die Speichersteuerung 200 Firmware (FW) ausführen. Handelt es sich bei der Speichervorrichtung 100 um eine Flash-Speichervorrichtung, kann die Speichersteuerung 200 Firmware wie eine Flash-Übersetzungsschicht (Flash Translation Layer - FTL) zum Steuern einer Kommunikation zwischen einem Host und der Speichervorrichtung 100 ausführen.
  • In einer Ausführungsform kann die Speichersteuerung 200 zu speichernde Daten und eine logische Blockadresse (LBA) von dem Host empfangen und kann die logische Blockadresse (Logical Block Address - LBA) in eine physikalische Blockadresse (Physical Block Address - PBA) übersetzen, die die Adressen von Speicherzellen in der Speichervorrichtung 100 angibt, in denen Daten gespeichert werden sollen.
  • Die Speichersteuerung 200 kann die Speichervorrichtung 100 derart steuern, dass als Antwort auf eine von dem Host empfangene Anforderung eine Programmieroperation, eine Leseoperation oder eine Löschoperation durchgeführt wird. Während einer Programmieroperation kann die Speichersteuerung 200 einen Programmbefehl, eine physikalische Blockadresse (PBA) und Daten an die Speichervorrichtung 100 bereitstellen. Während einer Leseoperation kann die Speichersteuerung 200 einen Lesebefehl und eine physikalische Blockadresse (PBA) an die Speichervorrichtung 100 bereitstellen. Während einer Löschoperation kann die Speichersteuerung 200 einen Löschbefehl und eine physikalische Blockadresse (PBA) an die Speichervorrichtung 100 bereitstellen.
  • In einer Ausführungsform kann die Speichersteuerung 200 intern einen Programmbefehl, eine Adresse und Daten erzeugen, ohne eine Anforderung von dem Host zu empfangen, und kann sie an die Speichervorrichtung 100 übertragen. Zum Beispiel kann die Speichersteuerung 200 der Speichervorrichtung 100 Befehle, Adressen und Daten zur Verfügung stellen, um Hintergrundoperationen durchzuführen, wie z.B. eine Programmieroperation zum Abnutzungsausgleich (Wear Leveling) und eine Programmoperation zur Speicherbereinigung (Garbage Collection).
  • In einer Ausführungsform kann die Speichersteuerung 200 zwei oder mehr Speichervorrichtungen 100 steuern. In diesem Fall kann die Speichersteuerung 200 beispielsweise die Speichervorrichtungen 100 in Abhängigkeit von einem Verschachtelungsschema steuern, um die Betriebsleistung zu verbessern.
  • Der Host kann mit dem Speichergerät 50 unter Verwendung zumindest eines der verschiedenen Kommunikationsverfahren wie Universal Serial Bus (USB), Serial AT Attachment (SATA), Serial Attached SCSI (SAS), High Speed Interchip (HSIC), Small Computer System Interface (SCSI), Peripheral Component Interconnection (PCI), PCI express (PCIe), Nonvolatile Memory express (NVMe), Universal Flash Storage (UFS), Secure Digital (SD), Multin demedia Card (MMC), embedded MMC (eMMC), Dual In-line Memory Module (DIN DEMM), Registered DIN DEMM (RDIN DEMM), Load Reduced DIN DEMM (LRDIN DEMM) -Kommunikationsverfahren, usw. kommunizieren bzw. in Verbindung treten.
  • In einer Ausführungsform kann die Speichersteuerung 200 einen Programmbefehl, der eine Programmieroperation mit zwei oder mehr durchzuführenden Programmschritten ermöglicht, an die Speichervorrichtung 100 bereitstellen.
  • 2 zeigt ein Diagramm, das eine beispielhaften Aufbau einer Speichervorrichtung aus 1 darstellt.
  • Unter Bezugnahme auf 2 kann die Speichervorrichtung 100 ein Speicherzellenfeld 110, eine Peripherieschaltung 120 und eine Steuerschaltung 130 umfassen.
  • Das Speicherzellenfeld 110 umfasst eine Vielzahl von Speicherblöcken BLK1 bis BLKz. Die Vielzahl von Speicherblöcken BLK1 bis BLKz sind über Zeilenleitungen RL mit einem Zeilendecoder 121 gekoppelt. Die Speicherblöcke BLK1 bis BLKz können über die Bitleitungen BL1 bis BLm mit einer Lese- und Schreibschaltung 123 gekoppelt sein. Jeder der Speicherblöcke BLK1 bis BLKz kann eine Vielzahl von Speicherzellen umfassen, wie MC1 ... MCn von 4. In einer Ausführungsform kann die Vielzahl von Speicherzellen nichtflüchtige Speicherzellen sein. Speicherzellen, die unter der Vielzahl von Speicherzellen an dieselbe Wortleitung gekoppelt sind, werden als eine physikalische Seite definiert. Daher kann das Speicherzellenfeld 110 eine Vielzahl von Seiten umfassen.
  • Jede der Speicherzellen der Speichervorrichtung 100 kann als Single-Level-Zelle (SLC), die ein Datenbit speichern kann, als Multi-Level-Zelle (MLC), die zwei Datenbits speichern kann, als Triple-Level-Zelle (TLC), die drei Datenbits speichern kann, oder als Quad-Level-Zelle (QLC), die vier Datenbits speichern kann, realisiert sein. Die Anzahl von Datenbits pro Speicherzelle muss jedoch eine Ausführungsform der Offenbarung nicht einschränken.
  • Die Peripherieschaltung 120 kann den Zeilendecoder 121, einen Spannungsgenerator 122, die Lese- und Schreibschaltung 123, eine Dateneingabe-/-ausgabeschaltung 124 und eine Abtastschaltung 125 umfassen.
  • Die Peripherieschaltung 120 kann das Speicherzellenfeld 110 ansteuern. Zum Beispiel kann die Peripherieschaltung 120 das Speicherzellenfeld 110 ansteuern, um eine Programmieroperation, eine Leseoperation und eine Löschoperation durchzuführen.
  • Der Zeilendecoder 121 ist über die Zeilenleitungen RL mit dem Speicherzellenfeld 110 gekoppelt. Die Zeilenleitungen RL können zumindest eine Source-Auswahlleitung, eine Vielzahl von Wortleitungen und zumindest eine Drain-Auswahlleitung umfassen.
  • Der Zeilendecoder 121 kann eine von der Steuerschaltung 130 empfangene Zeilenadresse RADD dekodieren. In einer Ausführungsform kann die Steuerschaltung 130 als Hardware, Firmware/Software oder als Kombination aus Hardware und Firmware/Software realisiert werden. Der Begriff „Firmware/Software“ ist als Firmware und/oder Software zu verstehen. Beispielsweise kann die Steuerschaltung 130 gemäß einem Algorithmus und/oder einem Prozessor arbeiten, der einen ausführbaren Code verarbeitet. Der Zeilendecoder 121 kann zumindest einen der Speicherblöcke BLK1 bis BLKz gemäß der dekodierten Adresse auswählen. Ferner kann der Zeilendecoder 121 zumindest eine Wortleitung des ausgewählten Speicherblocks auswählen, so dass von dem Spannungsgenerator 122 erzeugte Spannungen an die zumindest eine Wortleitung gemäß der dekodierten Adresse angelegt werden.
  • Zum Beispiel kann der Zeilendecoder 121 während einer Programmieroperation eine Programmierspannung an eine ausgewählte Wortleitung anlegen und eine Programmdurchgangsspannung mit einem Pegel, der niedriger als der der Programmierspannung ist, an nicht ausgewählte Wortleitungen anlegen. Während eines Prüf- bzw. Verifizierungsschritts der Programmieroperation kann der Zeilendecoder 121 eine Prüf- bzw. Verifizierungsspannung an eine ausgewählte Wortleitung anlegen und eine Prüfdurchgangsspannung mit einem Pegel, der höher ist als der der Prüfspannung, an nicht ausgewählte Wortleitungen anlegen. Während einer Leseoperation kann der Zeilendecoder 121 eine Lesespannung an eine ausgewählte Wortleitung anlegen und eine Durchgangsspannung, die höher ist als die Lesespannung, an nicht ausgewählte Wortleitungen anlegen.
  • Gemäß einer Ausführungsform wird die Löschoperation der Speichervorrichtung 100 auf einer Speicherblockbasis durchgeführt. Während der Löschoperation umfassen Adressen ADDR, die in die Speichervorrichtung 100 eingegeben werden, eine Blockadresse. Der Zeilendecoder 121 kann die Blockadresse dekodieren und einen Speicherblock gemäß der dekodierten Blockadresse auswählen. Während einer Löschoperation kann der Zeilendecoder 121 eine Massespannung an Wortleitungen anlegen, die mit dem ausgewählten Speicherblock gekoppelt sind.
  • Der Spannungsgenerator 122 kann unter Verwendung einer externen Versorgungsspannung, die an die Speichervorrichtung 100 zugeführt wird, eine Vielzahl von Spannungen erzeugen. Der Spannungsgenerator 122 kann unter der Steuerung der Steuerschaltung 130 arbeiten.
  • In einer Ausführungsform kann der Spannungsgenerator 122 eine interne Versorgungsspannung Vop durch Regulieren der externen Versorgungsspannung (nicht dargestellt) erzeugen. Die von dem Spannungsgenerator 122 erzeugte interne Versorgungsspannung Vop kann als eine Betriebs- bzw. Operationsspannung für die Speichervorrichtung 100 verwendet werden.
  • In einer Ausführungsform kann der Spannungsgenerator 122 eine Vielzahl von Spannungen unter Verwendung der externen Versorgungsspannung oder der internen Versorgungsspannung erzeugen. Der Spannungsgenerator 122 kann verschiedene Spannungen erzeugen, die von der Speichervorrichtung 100 benötigt werden. Zum Beispiel kann der Spannungsgenerator 122 eine Vielzahl von Löschspannungen, eine Vielzahl von Programmierspannungen, eine Vielzahl von Durchgangsspannungen, eine Vielzahl von Select-Lesespannungen und eine Vielzahl von Unselect-Lesespannungen erzeugen. Zur Vereinfachung der Beschreibung können die verschiedenen von dem Spannungsgenerator 122 erzeugten Spannungen auch als Vop bezeichnet werden.
  • Der Spannungsgenerator 122 kann eine Vielzahl von Pumpkondensatoren aufweisen, die die interne Versorgungsspannung empfangen, um eine Vielzahl von Spannungen mit verschiedenen Spannungspegeln zu erzeugen, und kann eine Vielzahl von Spannungen durch selektives Aktivieren der Vielzahl von Pumpkondensatoren unter der Steuerung der Steuerschaltung 130 erzeugen.
  • Die erzeugten Spannungen können von dem Zeilendecoder 121 verwendet werden, um die Zeilenleitungen RL an das Speicherzellenfeld 110 bereitzustellen.
  • Die Lese- und Schreibschaltung 123 umfasst die ersten bis m-ten Seitenpuffer PB1 bis PBm. Die ersten bis m-ten Seitenpuffer PB1 bis PBm sind jeweils über die ersten bis m-ten Bitleitungen BL1 bis BLm mit dem Speicherzellenfeld 110 gekoppelt. Die ersten bis m-ten Seitenpuffer PB1 bis PBm können unter der Steuerung der Steuerschaltung 130 arbeiten.
  • Die ersten bis m-ten Seitenpuffer PB1 bis PBm können Daten DATA an die/von der Dateneingabe-/- ausgabeschaltung 124 übertragen/empfangen. Während einer Programmieroperation können die ersten bis m-ten Seitenpuffer PB1 bis PBm zu speichernde Daten von der Dateneingabe-/- ausgabeschaltung 124 über Datenleitungen DL empfangen. Die Dateneingabe-/-ausgabeschaltung 124 kann die zu speichernden Daten als Daten DATA von einer externen Vorrichtung (nicht dargestellt) empfangen.
  • In einer Ausführungsform können die ersten bis m-ten Seitenpuffer PB1 bis PBm während einer Programmieroperation die zu speichernden Daten DATA, die über die Dateneingabe-/-ausgabeschaltung 124 empfangen werden, über die Bitleitungen BL1 bis BLm an ausgewählte Speicherzellen übertragen, wenn ein Programmimpuls an eine ausgewählte Wortleitung angelegt wird. Die Speicherzellen auf einer ausgewählten Seite werden auf der Grundlage der empfangenen Daten DATA programmiert. Speicherzellen, die an entsprechende Bitleitungen gekoppelt sind, an die eine Programmberechtigungsspannung (z.B. eine Massespannung) angelegt wird, können erhöhte Schwellenspannungen aufweisen. Die Schwellenspannungen von Speicherzellen, die mit jeweiligen Bitleitungen gekoppelt sind, an denen eine Programmsperrspannung (z.B. eine Versorgungsspannung) angelegt wird, können unverändert bleiben. Während einer Programmverifizierungsoperation können die ersten bis m-ten Seitenpuffer PB1 bis PBm die in den ausgewählten Speicherzellen gespeicherten Daten DATA über die Bitleitungen BL1 bis BLm aus den ausgewählten Speicherzellen lesen. Die Schwellenspannungen können verwendet werden, um zu überprüfen, dass die Speicherzellen in dem Hinblick auf die empfangenen Daten DATA korrekt programmiert sind.
  • Während einer Leseoperation kann die Lese- und Schreibschaltung 123 über die Bitleitungen BL Daten aus den Speicherzellen der ausgewählten Seite lesen und die gelesenen Daten in den ersten bis m-ten Seitenpuffern PB1 bis PBm speichern. Die Daten in den Seitenpuffern PB1 bis PBm können dann an die Dateneingabe-/-ausgabeschaltung 124 übertragen werden, die dann die empfangenen Daten von den Seitenpuffern PB1 bis PBm als Daten DATA ausgibt.
  • Während einer Löschoperation kann die Lese- und Schreibschaltung 123 die Bitleitungen BL1 bis BLm schweben lassen (floaten). In einer Ausführungsform kann die Lese- und Schreibschaltung 123 eine Spaltenauswahlschaltung umfassen.
  • Die Dateneingabe-/-ausgabeschaltung 124 ist über die Datenleitungen DL mit den ersten bis m-ten Seitenpuffern PB1 bis PBm gekoppelt. Die Dateneingabe-/-ausgabeschaltung 124 kann als Antwort auf die Steuerung der Steuerschaltung 130 arbeiten.
  • Die Dateneingabe-/-ausgabeschaltung 124 kann eine Vielzahl von Eingabe-/Ausgabepuffern (nicht dargestellt) umfassen, die die eingegebenen Daten DATA empfangen. Während einer Programmieroperation empfängt die Dateneingabe-/- ausgabeschaltung 124 die zu speichernden Daten DATA von einer externen Vorrichtung, bei der es sich um eine externe Speichervorrichtung (nicht dargestellt) handeln kann. Während einer Leseoperation gibt die Dateneingabe-/-ausgabeschaltung 124 die Daten DATA, die von den ersten bis m-ten Seitenpuffern PB1 bis PBm empfangen werden, die in der Lese- und Schreibschaltung 123 umfasst sind, an die externe Speichersteuerung aus.
  • Während einer Leseoperation oder einer Prüfoperation kann die Abtastschaltung 125 einen Referenzstrom als Antwort auf ein von der Steuerschaltung 130 erzeugtes Freigabebitsignal VRYBIT erzeugen und kann ein Durchgangs- bzw. Pass-Signal PASS oder ein Fehler- bzw. Fail-Signal FAIL an die Steuerschaltung 130 ausgeben, indem sie eine von der Lese- und Schreibschaltung 123 empfangene Abtastspannung VPB mit einer durch den Referenzstrom erzeugten Referenzspannung vergleicht.
  • In einer Ausführungsform kann die Abtastschaltung 125 eine Stromabtastschaltung umfassen, die die Anzahl der Fehlerbits zählt, welche die Anzahl der Zellen unter Zielzellen angeben, die nicht korrekt programmiert werden konnten.
  • Die Steuerschaltung 130 kann mit dem Zeilendecoder 121, dem Spannungsgenerator 122, der Lese- und Schreibschaltung 123, der Dateneingabe-/-ausgabeschaltung 124 und der Abtastschaltung 125 gekoppelt sein. Die Steuerschaltung 130 kann den Gesamtbetrieb der Speichervorrichtung 100 steuern. Die Steuerschaltung 130 kann als Antwort auf einen Befehl CMD und die Adressen ADDR arbeiten, die von einer externen Vorrichtung übertragen werden.
  • Die Steuerschaltung 130 kann die Peripherieschaltung 120 steuern, indem sie verschiedene Arten von Signalen als Antwort auf den Befehl CMD und die Adressen ADDR erzeugt. Zum Beispiel kann die Steuerschaltung 130 als Antwort auf den Befehl CMD und die Adressen ADDR ein Betriebs- bzw. Operationssignal OPSIG, die Zeilenadresse RADD, Lese- und Schreibschaltungs-Steuersignale PBSIGNALS und das Freigabebit VRYBIT erzeugen. Die Steuerschaltung 130 kann das Operationssignal OPSIG an den Spannungsgenerator 122 ausgeben, die Zeilenadresse RADD an den Zeilendecoder 121 ausgeben, die Lese- und Schreibschaltungs-Steuersignale PBSIGNALS an die Lese- und Schreibschaltung 123 ausgeben und das Freigabebit VRYBIT an die Abtastschaltung 125 ausgeben. Darüber hinaus kann die Steuerung 130 als Antwort auf das von der Abtastschaltung 125 ausgegebene Pass- oder Fail-Signal PASS oder FAIL bestimmen, ob eine Verifizierungsoperation bestanden oder fehlgeschlagen ist.
  • In einer Ausführungsform kann die Steuerschaltung 130 einen Programmbefehl von der Speichersteuerung 200 empfangen. Die Steuerschaltung 130 kann die Peripherieschaltung 120 derart steuern, dass die Speichervorrichtung 100 als Antwort auf einen von der Speichersteuerung empfangenen Programmbefehl eine Programmieroperation an Speicherzellen durchführt, die an eine ausgewählte Wortleitung gekoppelt sind. Im Einzelnen kann die Steuerschaltung 130 die Peripherieschaltung 120 derart steuern, dass eine Programmieroperation, die zwei oder mehr Programmschritte umfasst, an ausgewählten Speicherzellen durchgeführt wird, die mit der ausgewählten Wortleitung gekoppelt sind. Die Peripherieschaltung 120 kann einen ersten Programmschritt zumindest an den ausgewählten Speicherzellen unter der Steuerung der Steuerschaltung 130 durchführen. Wenn der erste Programmschritt abgeschlossen ist, kann die Peripherieschaltung 120 eine Freisetzoperation durchführen, bei der zumindest einige in den ausgewählten Speicherzellen eingeschlossenen Elektronen freigesetzt werden. Wenn die Freisetzoperation abgeschlossen ist, kann die Peripherieschaltung 120 einen zweiten Programmschritt durchführen.
  • 3 zeigt ein Diagramm, das eine beispielhafte Ausführungsform eines Speicherzellenfeldes von 2 darstellt.
  • Unter Bezugnahme auf 3 umfasst das Speicherzellenfeld 110 eine Vielzahl von Speicherblöcken BLK1 bis BLKz. Jeder der Speicherblöcke kann eine dreidimensionale (3D) Struktur aufweisen. Jeder der Speicherblöcke kann eine Vielzahl von Speicherzellen umfassen, die auf einem Substrat gestapelt sind. Die Vielzahl von Speicherzellen ist in +X-, +Y- und +Z-Richtung angeordnet. Der Aufbau jedes Speicherblocks wird in dem Folgenden unter Bezugnahme auf 4 näher beschrieben.
  • 4 zeigt ein Schaltbild, das einen beispielhaften Speicherblock BLKa von Speicherblöcken BLK1 bis BLKz von 2 darstellt.
  • Unter Bezugnahme auf 4 umfasst der Speicherblock BLKa eine Vielzahl von Zellenstrings CS11 bis CS1m und CS21 bis CS2m. In einer Ausführungsform kann jeder der Zellenstrings CS11 bis CS1m und CS21 bis CS2m in einer ‚U‘-Form gebildet sein. In dem Speicherblock BLKa sind m Zellenstrings in einer Zeile angeordnet (d.h. in einer positiven (+) X-Richtung). In 4 sind zwei Zellenstrings dargestellt, die in einer Spaltenrichtung (d.h. in positiver (+) Y-Richtung) angeordnet sind. Diese Darstellung dient jedoch nur der einfacheren Beschreibung, und es versteht sich von selbst, dass auch drei oder mehr Zellenstrings in Spaltenrichtung angeordnet sein können.
  • Jeder der Vielzahl von Zellenstrings CS11 bis CS1m und CS21 bis CS2m umfasst zumindest einen Source-Auswahltransistor SST, erste bis n-te Speicherzellen MC1 bis MCn, einen Pipe-Transistor PT und zumindest einen Drain-Auswahltransistor.
  • Die Auswahltransistoren SST und DST und die Speicherzellen MC1 bis MCn können ähnliche Strukturen aufweisen. In einer Ausführungsform kann jeder der Auswahltransistoren SST und DST und die Speicherzellen MC1 bis MCn eine Kanalschicht, eine Tunnelisolierschicht, eine Ladungsspeicherschicht und eine Sperr- bzw. Blockierisolierschicht umfassen. In einer Ausführungsform kann sich in jedem Zellenstring eine Säule zum Bereitstellen der Kanalschicht befinden. In einer Ausführungsform kann sich in jedem Zellenstring eine Säule zum Bereitstellen zumindest einer Kanalschicht, der Tunnelisolierschicht, der Ladungsspeicherschicht und der Sperrisolierschicht befinden.
  • Der Source-Auswahltransistor SST eines jeden Zellenstrings ist zwischen der gemeinsamen Source-Leitung CSL und den Speicherzellen MC1 bis MCp gekoppelt.
  • In einer Ausführungsform sind die Source-Auswahltransistoren von Zellenstrings, die in derselben Zeile angeordnet sind, mit einer Source-Auswahlleitung gekoppelt, die sich in einer Zeilenrichtung erstreckt, und Source-Auswahltransistoren von Zellenstrings, die in verschiedenen Zeilen angeordnet sind, sind mit verschiedenen Source-Auswahlleitungen gekoppelt. In 4 sind die Source-Auswahltransistoren von Zellenstrings CS11 bis CS1m in einer ersten Zeile gemeinsam mit einer ersten Source-Auswahlleitung SSL1 gekoppelt. Die Source-Auswahltransistoren von Zellenstrings CS21 bis CS2m in einer zweiten Zeile sind gemeinsam mit einer zweiten Source-Auswahlleitung SSL2 gekoppelt.
  • Die ersten bis n-ten Speicherzellen MC1 bis MCn in jedem Zellenstring sind zwischen dem Source-Auswahltransistor SST und dem Drain-Auswahltransistor gekoppelt.
  • Die ersten bis n-ten Speicherzellen MC1 bis MCn können in erste bis p-te Speicherzellen MC1 bis MCp und p+1-te bis n-te Speicherzellen MCp+1 bis MCn unterteilt werden. Die ersten bis p-ten Speicherzellen MC1 bis MCp sind sequentiell in einer Richtung angeordnet, die einer positiven (+) Z-Richtung entgegengesetzt ist, und sind in Reihe zwischen dem Source-Auswahltransistor SST und dem Pipe-Transistor PT geschaltet. Die p+l-ten bis n-ten Speicherzellen MCp+1 bis MCn sind sequentiell in der +Z-Richtung angeordnet und in Reihe zwischen dem Pipe-Transistor PT und dem Drain-Auswahltransistor geschaltet. Die ersten bis p-ten Speicherzellen MC1 bis MCp und die p+l-ten bis n-ten Speicherzellen MCp+1 bis MCn sind über den Pipe-Transistor PT miteinander gekoppelt. Die Gates der ersten bis n-ten Speicherzellen MC1 bis MCn eines jeden Zellenstrings sind jeweils mit den ersten bis n-ten Wortleitungen WL1 bis WLn gekoppelt.
  • Ein Gate des Pipe-Transistors PT eines jeden Zellenstrings ist mit einer Pipe-Leitung PL gekoppelt.
  • Der Drain-Auswahltransistor jedes Zellenstrings ist zwischen der entsprechenden Bitleitung und der Speicherzelle MCn gekoppelt. Die Zellenstrings in einer Zeilenrichtung sind mit Drain-Auswahlleitungen gekoppelt, die sich in einer Zeilenrichtung erstrecken. Gates der Drain-Auswahltransistoren von Zellenstrings CS11 bis CS1m in der ersten Zeile sind mit einer ersten Drain-Auswahlleitung DSL1 gekoppelt. Gates von Drain-Auswahltransistoren von Zellenstrings CS21 bis CS2m in einer zweiten Zeile sind mit einer zweiten Drain-Auswahlleitung DSL2 gekoppelt.
  • In einer Spaltenrichtung angeordnete Zellenstrings sind mit Bitleitungen gekoppelt, die sich in einer Spaltenrichtung erstrecken. In 4 sind Zellenstrings CS11 und CS21 in einer ersten Spalte mit einer ersten Bitleitung BL1 gekoppelt. Zellenstrings CS1m und CS2m in einer m-ten Spalte sind mit einer m-ten Bitleitung BLm gekoppelt.
  • Speicherzellen, die mit derselben Wortleitung in Zellenstrings gekoppelt sind, die in der Zeilenrichtung angeordnet sind, bilden eine Seite. Zum Beispiel bilden Speicherzellen, die mit der ersten Wortleitung WL1 gekoppelt sind, unter den Zellenstrings CS11 bis CS1m in der ersten Zeile eine Seite. Speicherzellen, die mit der ersten Wortleitung WL1 gekoppelt sind, bilden unter den Zellenstrings CS21 bis CS2m in der zweiten Zeile eine zusätzliche Seite. Zellenstrings, die in der Richtung einer einzelnen Zeile angeordnet sind, können durch Auswählen einer der Drain-Auswahlleitungen DSL1 und DSL2 ausgewählt werden. Aus den ausgewählten Zellenstrings kann eine Seite ausgewählt werden, indem eine der Wortleitungen WL1 bis WLn ausgewählt wird.
  • 5 zeigt ein Schaltbild, das einen beispielhaften Speicherblock BLKb der Speicherblöcke BLK1 bis BLKz von 2 darstellt.
  • In einer Ausführungsform können anstelle der ersten bis m-ten Bitleitungen BL1 bis BLm auch gerade Bitleitungen und ungerade Bitleitungen vorgesehen werden. Ferner können geradzahlige Zellenstrings unter in einer Zeilenrichtung angeordneten Zellenstrings CS11 bis CS1m oder CS21 bis CS2m mit entsprechenden geradzahligen Bitleitungen gekoppelt sein, und ungeradzahlige Zellenstrings unter den in der Zeilenrichtung angeordneten Zellenstrings CS11 bis CS1m oder CS21 bis CS2m können mit entsprechenden ungeradzahligen Bitleitungen gekoppelt sein.
  • In einer Ausführungsform können eine oder mehrere der ersten bis n-ten Speicherzellen MC1 bis MCn als Dummy-Speicherzellen verwendet werden. Die eine oder mehreren Dummy-Speicherzellen können zum Beispiel dazu vorgesehen sin, um ein elektrisches Feld zwischen einem Source-Auswahltransistor SST und Speicherzellen MC1 bis MCp zu reduzieren. Alternativ können die eine oder die mehreren Dummy-Speicherzellen vorgesehen sein, um ein elektrisches Feld zwischen einem Drain-Auswahltransistor DST und Speicherzellen MCp+1 bis MCn zu reduzieren. Mit zunehmender Anzahl von Dummy-Speicherzellen kann die Betriebssicherheit des Speicherblocks BLKb verbessert werden, während die Größe des Speicherblocks BLKb zunehmen kann. Mit abnehmender Anzahl der bereitgestellten Dummy-Speicherzellen kann die Größe des Speicherblocks BLKb abnehmen, während sich die Betriebssicherheit des Speicherblocks BLKb verschlechtern kann.
  • Um die eine oder mehrere Dummy-Speicherzellen effizient zu steuern, können jeweilige Dummy-Speicherzellen erforderliche Schwellenspannungen aufweisen. Bevor oder nachdem eine Löschoperation an dem Speicherblock BLKb durchgeführt wird, können Programmieroperationen an allen oder einigen der Dummy-Speicherzellen durchgeführt werden. Wenn die Löschoperation durchgeführt wird, nachdem die Programmieroperationen durchgeführt worden sind, können die jeweiligen Dummy-Speicherzellen erforderliche Schwellenspannungen aufweisen, indem Spannungen gesteuert bzw. geregelt werden, die an die mit den jeweiligen Dummy-Speicherzellen gekoppelten Pseudo-Wortleitungen angelegt werden sollen.
  • 6 zeigt ein Diagramm, das eine beispielhafte Programmieroperation gemäß einer Ausführungsform darstellt.
  • Unter Bezugnahme auf 6 kann die Programmieroperation eine Vielzahl von Programmschleifen PL1 bis PLn umfassen. Die Speichervorrichtung kann eine Programmieroperation derart durchführen, dass jede der ausgewählten Speicherzellen durch Durchführen der Vielzahl von Programmschleifen PL1 bis PLn in einen gewünschten der Vielzahl von Programmzuständen gelangen kann. Zum Beispiel kann eine Multi-Level-Zelle (MLC) eine Speicherzelle sein, die zwei Datenbits speichern kann, die vier Zustände angeben - einen gelöschten Zustand und den ersten bis dritten Programmzustand. Verschiedene Speicherzellen können eine unterschiedliche Anzahl von Programmschleifen einnehmen, bevor ein gültiger Zustand in die Speicherzellen programmiert wird. Dementsprechend können einige Speicherzellen in weniger Programmschleifen mit gültigen Daten programmiert werden als andere.
  • Jede der Vielzahl von Programmschleifen PL1 bis PLn kann einen Programmierspannungs-Anlegeschritt (PGM-Schritt) des Anlegens einer Programmierspannung und einen Prüfschritt des Prüfens, ob die Speicherzellen programmiert worden sind, durch Anlegen von Prüfspannungen umfassen.
  • Bei dem Programmierspannungs-Anlegeschritt kann eine Programmierspannungs-Anlegeoperation des Anlegens der Programmierspannung an eine ausgewählte Wortleitung, die mit ausgewählten Speicherzellen gekoppelt ist, durchgeführt werden. Jede der ausgewählten Speicherzellen kann durch die Programmierspannungs-Anlegeoperation in einen Programmzustand programmiert werden, der einem der ersten bis n-ten Zustände entspricht (wobei n eine natürliche Zahl ist).
  • In einer Ausführungsform kann die Programmierspannung auf der Grundlage eines ISPP (Incremental Step Pulse Programming)-Verfahrens bestimmt werden. Das heißt, der Pegel der Programmierspannung kann durch eine Schrittspannung in Stufen erhöht oder verringert werden, wenn die Programmschleifen wiederholt werden. Die Anzahl von Anlegungen der in den jeweiligen Programmschleifen verwendeten Programmierspannungen, die Spannungspegel der Programmierspannungen, die Zeiten der Spannungsanlegung usw. können in verschiedenen Formen unter der Steuerung der Speichersteuerung 200 bestimmt werden.
  • An die nicht ausgewählten Wortleitungen kann eine Durchgangsspannung angelegt werden. In einer Ausführungsform können Durchgangsspannungen, die denselben Spannungspegel aufweisen, an die nicht ausgewählten Wortleitungen angelegt werden. In einer anderen Ausführungsform können die Durchgangsspannungen in Abhängigkeit von den Positionen der Wortleitungen unterschiedliche Spannungspegel aufweisen.
  • Eine Massespannung kann als Programmberechtigungsspannung an ausgewählte Bitleitungen angelegt werden, die mit den zu programmierenden Speicherzellen gekoppelt sind. Eine Programmsperrspannung kann an nicht ausgewählte Bitleitungen angelegt werden, bei denen es sich um Bitleitungen handelt, die mit Speicherzellen gekoppelt sind, die nicht programmiert werden sollen.
  • Bei dem Programmprüfungsschritt kann die Speichervorrichtung die Prüfspannungen an die ausgewählte Wortleitung anlegen und eine Prüfdurchgangsspannung an die nicht ausgewählten Wortleitungen anlegen. Die Speichervorrichtung kann Spannungen oder Ströme erfassen bzw. abtasten, die über die Bitleitungen ausgegeben werden, mit denen die die mit der ausgewählten Wortleitung gekoppelten Speicherzellen jeweils gekoppelt sind, und kann auf der Grundlage der Ergebnisse des Abtastens bestimmen, ob der Überprüfungsschritt bestanden oder fehlgeschlagen ist.
  • In dem Prüfschritt kann eine Programmprüfoperation für zumindest einen der ersten bis n-ten Programmzustände durchgeführt werden. Wenn zum Beispiel Speicherzellen, die in einen k-ten Zustand programmiert werden sollen (wobei keine natürliche Zahl ist, die gleich oder größer als 1 und kleiner oder gleich n ist), in dem Programmprüfschritt durch die dem k-ten Zustand entsprechende Prüfspannung als in dem k-ten Zustand befindlich verifiziert werden, können diese Speicherzellen als Aus-Zellen bezeichnet werden, und die Programmprüfoperation für den k-ten Zustand kann bestehen.
  • Wenn es sich bei den ausgewählten Speicherzellen in 6 um Multi-Level-Zellen (MLC) handelt, die jeweils zwei Datenbits speichern, können die ausgewählten Speicherzellen entweder in einen gelöschten Zustand oder in einen ersten bis dritten Programmzustand programmiert werden. Die Anzahl von in der Speicherzelle gespeicherten Datenbits ist in der vorliegenden Ausführungsform nicht beschränkt.
  • Wenn die erste Programmschleife PL1 durchgeführt wird, wird eine erste Programmierspannung Vpgm1 angelegt, und danach werden nacheinander die erste bis dritte Prüfspannung V_vfy1 bis V_vfy3 angelegt, um die Programmzustände der Vielzahl von Speicherzellen zu überprüfen. Speicherzellen mit den Zielzuständen des ersten Programmzustands können unter Verwendung der ersten Prüfspannung V_vfy1 überprüft werden. Speicherzellen mit den Zielzuständen des zweiten Programmzustands können unter Verwendung der zweiten Prüfspannung V_vfy2 überprüft werden. Speicherzellen mit den Zielzuständen des dritten Programmzustands können unter Verwendung der dritten Prüfspannung V_vfy3 überprüft werden. Die Anzahl von Prüfspannungen ist in der vorliegenden Ausführungsform nicht begrenzt.
  • Die Speicherzellen, die eine Prüfung bzw. Verifizierung durch eine jeweilige der Prüfspannungen V_vfy1 bis V_vfy3 bestanden haben, können derart bestimmt werden, dass sie die richtigen Zielzustände aufweisen, und können dann in nachfolgenden Programmschleifen für die vorliegende Programmieroperation programmgesperrt werden. An die mit den programmgesperrten Speicherzellen gekoppelten Bitleitungen kann eine Programmsperrspannung angelegt werden. In der zweiten Programmschleife PL2 kann eine zweite Programmierspannung Vpgm2, die um eine Spannungseinheit ΔVpgm höher ist als die erste Programmierspannung Vpgml, an eine oder mehrere ausgewählte Wortleitungen angelegt werden.
  • Danach kann eine Verifizierungsoperation auf die gleiche Weise wie die Verifizierungsoperation in der ersten Programmschleife PL1 durchgeführt werden. In einem Beispiel gibt der Begriff „Verifizierungsdurchlauf“ an, dass jede Speicherzelle unter Verwendung der entsprechenden Prüfspannung als Aus-Zelle gelesen wird. Die Programmierschleifen können fortgesetzt werden, bis alle ausgewählten Speicherzellen korrekt programmiert sind oder die letzte Programmschleife beendet ist. Wenn es Speicherzellen gibt, die nach der letzten Programmschleife immer noch nicht korrekt programmiert wurden, kann die Seite, die diese Speicherzellen enthält, als ungültig markiert werden.
  • Wie oben beschrieben, wenn die Speichervorrichtung Multi-Level-Zellen (MLC) programmiert, verifiziert die Speichervorrichtung die Speicherzellen, die entsprechende Programmzustände aufweisen, als Zielzustände unter Verwendung der ersten bis dritten Prüfspannung V_vfy1 bis V_vfy3.
  • 7 zeigt ein Diagramm, das ein Beispiel des Freisetzens von Elektronen aus einer Ladungsfangstellenschicht für programmierte Speicherzellen und einen zweiten Programmschritt an den Speicherzellen darstellt.
  • Während einer Programmieroperation, wenn eine Programmierspannung an ausgewählte Speicherzellen angelegt wird, können Elektronen in einer Ladungsfangstellenschicht für die ausgewählten Speicherzellen eingeschlossen werden. Wenn Elektronen in der Ladungsfangstellenschicht eingeschlossen werden, können sich die Schwellenspannungen der ausgewählten Speicherzellen erhöhen. Wenn die in der Ladungsfangstellenschicht eingeschlossenen Elektronen freigesetzt bzw. herausgelöst werden, können die Schwellenspannungen der ausgewählten Speicherzellen sinken.
  • Unter Bezugnahme auf 7 gibt das Kurvendiagramm in dem linken Abschnitt der Zeichnung die Schwellenspannungsverteilung von ausgewählten Speicherzellen an, nachdem ein erster Programmschritt an den ausgewählten Speicherzellen abgeschlossen worden ist. Das Kurvendiagramm in dem mittleren Abschnitt der Zeichnung gibt die Schwellenspannungsverteilung der ausgewählten Speicherzellen an, nachdem eine bestimmte Zeit seit dem Abschluss des ersten Programmschritts, der an den ausgewählten Speicherzellen durchgeführt wurde, verstrichen ist. Das Kurvendiagramm in dem rechten Abschnitt der Zeichnung gibt die Schwellenspannungsverteilung der ausgewählten Speicherzellen an, nachdem ein zweiter Programmschritt (Neuprogrammschritt), der an den ausgewählten Speicherzellen durchgeführt wurde, abgeschlossen worden ist. Ein Programmschritt nach einem ersten Programmschritt kann z.B. als Neuprogrammschritt bezeichnet werden.
  • Unter Bezugnahme auf das linke Kurvendiagramm in 7, wenn der erste Programmschritt an den ausgewählten Speicherzellen in einem gelöschten Zustand E abgeschlossen worden ist, können die Schwellenspannungen der ausgewählten Speicherzellen in einen Programmzustand P verschoben werden.
  • Unter Bezugnahme auf das mittlere Kurvendiagramm in 7 können die in der Ladungsfangstellenschicht für die ausgewählten Speicherzellen eingeschlossenen Elektronen im Laufe der Zeit nach Abschluss des ersten Programmschritts freigesetzt werden. Dies kann als natürliches Freisetzen bezeichnet werden. Wenn Elektronen aus der Ladungsfangstellenschicht freigesetzt werden, können die Schwellenspannungen der ausgewählten Speicherzellen sinken.
  • Unter Bezugnahme auf das rechte Kurvendiagramm in 7 kann nach einer bestimmten Zeit, die seit dem Abschluss des ersten Programmschritts verstrichen ist, ein zweiter Programmschritt (Neuprogrammierschritt) an den ausgewählten Speicherzellen durchgeführt werden. Die Schwellenspannungsverteilung der ausgewählten Speicherzellen, die auftritt, nachdem der zweite Programmschritt durchgeführt worden ist, kann schmaler sein als die der ausgewählten Speicherzellen, die auftritt, nachdem der erste Programmschritt abgeschlossen worden ist.
  • 8 zeigt ein Diagramm, das einen Unterschied zwischen den Schwellenspannungsverteilungen von Speicherzellen in Abhängigkeit von der Zeit darstellt, die zwischen dem Abschluss eines ersten Programmschritts und einem Zeitpunkt vor dem Beginn eines zweiten Programmschritts verstrichen ist.
  • Kurvendiagramme in dem oberen Abschnitt von 8 zeigen die Schwellenspannungsverteilungen ausgewählter Speicherzellen für den Fall, dass nach Ablauf der Zeit ta seit dem Durchführen eines ersten Programmschritts an den ausgewählten Speicherzellen ein zweiter Programmschritt (Neuprogrammierschritt) an den ausgewählten Speicherzellen durchgeführt wird.
  • Kurvendiagramme in dem unteren Abschnitt von 8 zeigen Schwellenspannungsverteilungen ausgewählter Speicherzellen für den Fall, dass nach einer Zeit tb, die länger ist als die Zeit ta, die seit dem Durchführen eines ersten Programmschritts an den ausgewählten Speicherzellen verstrichen ist, ein zweiter Programmschritt (Neuprogrammierschritt) an den ausgewählten Speicherzellen durchgeführt wird.
  • Unter Bezugnahme auf 8, wo die Schwellenspannungsverteilungen der ausgewählten Speicherzellen verschoben wurden, kann das Ausmaß der Verschiebung, wenn die Zeit tb seit dem Abschluss des ersten, an den ausgewählten Speicherzellen durchgeführten Programmschritts verstrichen ist, größer sein als das, wenn die Zeit ta verstrichen ist. Die Zeit tb ist länger als die Zeit ta. Das heißt, die Anzahl von in der Ladungsfangstellenschicht für die ausgewählten Speicherzellen freigesetzten Elektronen kann mit der Zeit zunehmen. Daher kann das Ausmaß, in dem die Schwellenspannungsverteilung der ausgewählten Speicherzellen nach links verschoben wird, mit fortschreitender Zeit seit dem Abschluss des ersten Programmierschritts zunehmen.
  • Unter Bezugnahme auf die beiden rechten Kurvendiagramme in 8 kann die Schwellenspannungsverteilung der ausgewählten Speicherzellen in dem unteren Kurvendiagramm schmaler sein als die der ausgewählten Speicherzellen in dem oberen Diagramm. Das heißt, mit zunehmender Zeit von einem Zeitpunkt, an dem der erste, an den ausgewählten Speicherzellen durchgeführte Programmschritt abgeschlossen worden ist, bis zu einem Zeitpunkt, an dem der zweite Programmschritt beginnt, kann sich die Schwellenspannungsverteilung der ausgewählten Speicherzellen nach dem Abschluss der zweiten Programmieroperation verengen.
  • Wenn jedoch die Zeit von dem Zeitpunkt, an dem der erste, an den ausgewählten Speicherzellen durchgeführte Programmschritt abgeschlossen worden ist, bis zu dem Zeitpunkt, an dem der zweite Programmschritt beginnt, erhöht wird, um die Schwellenspannungsverteilungen zu verbessern, erhöht sich die Gesamtzeit, die für die gesamte Programmieroperation an den ausgewählten Speicherzellen benötigt wird.
  • 9 zeigt ein Diagramm, das eine beispielhafte Freisetzoperation gemäß einer Ausführungsform darstellt.
  • Unter Bezugnahme auf 9 kann, nachdem ein erster Programmschritt an ausgewählten Speicherzellen durchgeführt worden ist, eine Freisetzoperation an den ausgewählten Speicherzellen durchgeführt werden. Bei der Freisetzoperation kann es sich um eine Operation des Freisetzens bzw. Herauslösens von Elektronen handeln, die in einer Ladungsfangstellenschicht für die ausgewählten Speicherzellen eingeschlossen sind, nachdem der erste Programmschritt abgeschlossen worden ist.
  • Unter Bezugnahme auf ein Kurvendiagramm in dem mittleren Abschnitt von 9, wenn die Freisetzoperation an den ausgewählten Speicherzellen durchgeführt wird, können einige in der Ladungsfangstellenschicht für die ausgewählten Speicherzellen eingeschlossene Elektronen freigesetzt werden. Wenn die in der Ladungsfangstellenschicht eingeschlossenen Elektronen freigesetzt werden, kann die Schwellenspannungsverteilung der ausgewählten Speicherzellen nach links verschoben werden. Die Freisetzoperation kann eine Operation des Anlegens einer Detrap-bzw. Freisetzspannung an die ausgewählten Speicherzellen sein. In einer Ausführungsform kann die Größe der Freisetzspannung beispielsweise identisch oder in dem Wesentlichen vergleichbar mit der Größe einer Löschspannung zum Löschen von in programmierten Speicherzellen gespeicherten Daten sein. Das heißt, die Speichervorrichtung kann zum Beispiel eine Massespannung an eine mit den ausgewählten Speicherzellen gekoppelte Wortleitung anlegen und in einem Kanalbereich der ausgewählten Speicherzellen ein Potential mit derselben Größe wie die Löschspannung bilden, wodurch einige der in der Ladungsfangstellenschicht eingeschlossenen Elektronen freigesetzt werden.
  • Wenn die an den ausgewählten Speicherzellen durchgeführte Freisetzoperation abgeschlossen ist, kann ein zweiter Programmschritt an den ausgewählten Speicherzellen durchgeführt werden. Die Anzahl von durch die Freisetzoperation freigesetzten Elektronen kann größer sein als die Anzahl von Elektronen, die für denselben Zeitraum auf natürliche Weise freigesetzt werden (d.h. Elektronen, die ohne Anlegen einer Freisetzspannung an die ausgewählten Speicherzellen freigesetzt werden). Daher kann in einer Ausführungsform die Schwellenspannungsverteilung der ausgewählten Speicherzellen nach dem Abschluss des zweiten Programmschritts (Neuprogrammierschritt) verbessert werden, während eine Verzögerung der Gesamtzeit, die für die gesamte Programmieroperation an den ausgewählten Speicherzellen erforderlich ist, minimiert wird.
  • 10 zeigt ein Diagramm, das eine Programmieroperation gemäß einer Ausführungsform darstellt.
  • Unter Bezugnahme auf 10 kann die Programmieroperation gemäß einer Ausführungsform einen ersten Programmschritt, eine Freisetzoperation und einen zweiten Programmschritt umfassen. Der erste Programmschritt, die Freisetzoperation und der zweite Programmschritt können zum Beispiel nacheinander durchgeführt werden.
  • In einem Beispiel kann jeder des ersten und zweiten Programmschritts eine Vielzahl von Programmschleifen umfassen. Jede Programmschleife kann einen Programmierspannungs-Anlegeschritt und einen Verifizierungs- bzw. Prüfschritt umfassen. Der Programmierspannungs-Anlegeschritt kann der Schritt des Anlegens einer Programmierspannung an eine Wortleitung sein, die mit ausgewählten Speicherzellen gekoppelt ist. Die Programmierspannung kann um eine Schrittspannung erhöht werden, wenn die Anzahl von Programmschleifen zunimmt. Der Verifizierungsschritt kann der Schritt des Verifizierens sein, ob jede ausgewählte Speicherzelle in einen Zielprogrammzustand programmiert worden ist.
  • In einer Ausführungsform kann die Speichersteuerung 200 die Speichervorrichtung 100 mit einem Programmbefehl versorgen, der es der Speichervorrichtung 100 ermöglicht, eine Programmieroperation durchzuführen, die an den ausgewählten Speicherzellen durchgeführt werden soll. Die Programmieroperation kann einen ersten Programmschritt, eine Freisetzoperation und einen zweiten Programmschritt umfassen.
  • 11 ist ein Diagramm, das eine beispielhafte Programmieroperation darstellt, die zwei oder mehr Programmschritte umfasst.
  • Unter Bezugnahme auf 11 bezeichnet eine horizontale Achse die Schwellenspannungen von Speicherzellen und eine vertikale Achse bezeichnet die Anzahl von Speicherzellen. In 11 kann eine Speicherzelle als Triple-Level-Zelle (TLC) realisiert sein, die 3 Datenbits speichert. Das heißt, die Speichervorrichtung kann 3 Datenbits in jeder Speicherzelle speichern, indem sie eine Programmieroperation in einem TLC-Schema durchführt.
  • Unter Bezugnahme auf 11 kann jede Speicherzelle Daten speichern, indem sie eine Foggy-Programmoperation und eine Fine-Programmoperation durchführt. 11 zeigt ein Diagramm, das die Schwellenspannungsverteilungen darstellt, wenn eine Foggy-Programmieroperation und eine Fine-Programmieroperation an Speicherzellen durchgeführt werden. In dem Einzelnen geben gestrichelte Linien die Schwellenspannungsverteilungen von Speicherzellen an, nachdem die Foggy-Programmieroperation durchgeführt worden ist, und durchgezogene Linien geben die Schwellenspannungsverteilungen von Speicherzellen an, nachdem die Fine-Programmoperation durchgeführt worden ist.
  • Die Programmieroperation kann in eine Foggy-Programm-Operation und eine Fine-Programm-Operation unterteilt werden, wobei jede Operation separat durchgeführt wird. Das heißt, die Programmieroperation kann abgeschlossen sein, wenn sowohl die Foggy-Programmoperation als auch die Fine-Programmoperation an den Speicherzellen abgeschlossen sind. Wenn die Programmieroperation abgeschlossen ist, kann jede Speicherzelle eine Schwellenspannung aufweisen, die einem von einer Vielzahl von Programmzuständen für die Speicherzelle entspricht, abhängig von den in der entsprechenden Speicherzelle gespeicherten Daten.
  • Zum Beispiel kann jede Speicherzelle in einen Löschzustand E und einen ersten bis siebten Programmzustand P1 bis P7 programmiert werden. Ein erfolgreiches Programmieren der Speicherzelle in einen Zustand kann bedeuten, dass die Speicherzelle eine Schwellenspannung aufweist, die zu einer Schwellenspannungsverteilung für den entsprechenden Zustand gehört.
  • Zum Beispiel können die Speicherzellen, die in den ersten Programmzustand P1 programmiert werden sollen, Schwellenspannungen aufweisen, die dem ersten Zwischenzustand 11 entsprechen. Die Speicherzellen, die in den zweiten Programmzustand P2 bis zum siebten Programmzustand P7 programmiert werden sollen, können ebenfalls entsprechende Schwellenspannungen aufweisen, die dem zweiten Zwischenzustand 12 bis zum siebten Zwischenzustand I7 entsprechen.
  • Während der Foggy-Programmieroperation kann eine Verifizierungsoperation unter Verwendung von Foggy-Verifizierungsspannungen Vfo1 bis Vfo7 durchgeführt werden. Während der Fine-Programmieroperation kann eine Verifizierungsoperation unter Verwendung der Fine-Verifizierungsspannungen Vfi1 bis Vfi7 durchgeführt werden.
  • Nach dem Durchführen der Foggy-Programmieroperation kann die Fine-Programmieroperation durchgeführt werden. Die Fine-Programmieroperation kann eine Operation des Programmierens von Speicherzellen derart sein, dass die Speicherzellen Schwellenspannungen aufweisen, die den Zuständen entsprechen, die den in den Speicherzellen zu speichernden Daten entsprechen. Wenn die Fine-Programmieroperation durchgeführt wird, kann jede der Speicherzellen eine Schwellenspannung aufweisen, die einem von acht Programmzuständen entspricht, die den gelöschten Zustand E und den ersten bis siebten Programmzustände P1 bis P7 umfassen.
  • In einer Ausführungsform kann die Foggy-Programmieroperation dem ersten Programmschritt und die Fine-Programmieroperation dem zweiten Programmschritt entsprechen. Das heißt, die Speichervorrichtung kann die Foggy-Programmieroperation als den ersten Programmschritt an ausgewählten Speicherzellen durchführen. Wenn die an den ausgewählten Speicherzellen durchgeführte Foggy-Programmieroperation abgeschlossen ist, kann eine Freisetzoperation an den ausgewählten Speicherzellen durchgeführt werden. Bei der Freisetzoperation kann es sich um eine Operation handeln, bei der zumindest einige Elektronen, die in einer Ladungsfangstellenschicht für die Speicherzellen eingeschlossen sind, für die die Foggy-Programmoperation abgeschlossen worden ist, freigesetzt werden. Wenn die Freisetzoperation an den ausgewählten Speicherzellen abgeschlossen ist, kann die Speichervorrichtung die Fine-Programmieroperation als den zweiten Programmschritt an den ausgewählten Speicherzellen durchführen.
  • Der erste Programmschritt und der zweite Programmschritt können in verschiedenen Formen durchgeführt werden, ohne auf die oben beschriebene Foggy-Programmieroperation und die Fine-Programmieroperation beschränkt zu sein.
  • In einer anderen beispielhaften Ausführungsform kann der erste Programmschritt dazu vorgesehen sein, die ausgewählten Speicherzellen in einen Zwischenprogrammzustand zu programmieren, und der zweite Programmschritt kann dazu vorgesehen sein, die Speicherzellen in einen Zielprogrammzustand zu programmieren. In einer weiteren beispielhaften Ausführungsform kann der erste Programmschritt dazu vorgesehen sein, die ausgewählten Speicherzellen in einen Zielprogrammzustand zu programmieren, und der zweite Programmschritt kann dazu vorgesehen sein, die ausgewählten Speicherzellen derart neu zu programmieren, dass die Schwellenspannungsverteilungen, die den jeweiligen Programmzuständen entsprechen, schmaler sind. Eine Freisetzoperation kann an den ausgewählten Speicherzellen durchgeführt werden, nachdem der erste Programmschritt abgeschlossen worden ist, aber bevor der zweite Programmschritt durchgeführt wird.
  • Die Programmieroperation, die zwei oder mehr Programmschritte umfasst, ist jedoch nicht auf die gegenwärtig beschriebenen Ausführungsformen beschränkt. In einer anderen Ausführungsform kann die Freisetzoperation beispielsweise parallel zu zumindest einem Abschnitt des ersten Programmschritts durchgeführt werden. Dementsprechend kann die Freisetzoperation begonnen werden, bevor der erste Programmschritt beendet ist. In einer anderen Ausführungsform kann die Programmieroperation den ersten Programmschritt und den zweiten Programmschritt umfassen, wobei der erste Programmschritt die Freisetzoperation umfasst. In einer anderen Ausführungsform kann der zweite Programmschritt beginnen, bevor die Freisetzoperation beendet ist. In einer anderen Ausführungsform kann der zweite Programmschritt die Freisetzoperation umfassen.
  • 12 zeigt ein Schaltbild, das einen beispielhaften Speicherblock BLKc der Speicherblöcke BLK1 bis BLKz von 2 darstellt.
  • Unter Bezugnahme auf 12 kann der Speicherblock BLKc eine Vielzahl von Strings SR umfassen. Die Vielzahl von Strings SR kann jeweils mit einer Vielzahl von Bitleitungen BL1 bis BLn gekoppelt sein. Jeder String SR kann einen Source-Auswahltransistor SST, Speicherzellen MC und einen Drain-Auswahltransistor umfassen. Der Source-Auswahltransistor SST in jedem String SR kann zwischen den Speicherzellen MC und einer gemeinsamen Source-Leitung CSL gekoppelt sein. Die Source-Auswahltransistoren SST in der Vielzahl von Strings SR können gemeinsam mit der gemeinsamen Source-Leitung CSL gekoppelt sein. Der Drain-Auswahltransistor in jedem String SR kann zwischen den Speicherzellen MC und der entsprechenden Bitleitung BL gekoppelt sein. In jedem String SR kann die Vielzahl von Speicherzellen MC zwischen dem Source-Auswahltransistor SST und dem Drain-Auswahltransistor DST vorgesehen sein. In jedem String SR kann die Vielzahl von Speicherzellen MC in Reihe miteinander gekoppelt sein.
  • In der Vielzahl von Strings SR können entsprechende Speicherzellen MC, die an denselben aufeinanderfolgenden Positionen von der gemeinsamen Source-Leitung CSL aus angeordnet sind, gemeinsam mit einer Wortleitung gekoppelt sein. Die Speicherzellen MC in der Vielzahl von Strings SR können mit einer Vielzahl von Wortleitungen WL1 bis WLn gekoppelt sein.
  • Die entsprechenden Speicherzellen, die in der Vielzahl von in einer Zeilenrichtung angeordneten Strings SR an dieselbe Wortleitung gekoppelt sind, können eine Seite PAGE bilden. Zum Beispiel können Speicherzellen, die mit der ersten Wortleitung WL1 in der Vielzahl von Strings SR gekoppelt sind, eine erste Seite PAGE 1 bilden. Speicherzellen, die mit der zweiten Wortleitung WL2 gekoppelt sind, können eine zweite Seite PAGE 2 bilden. Speicherzellen, die mit der dritten Wortleitung WL3 gekoppelt sind, können eine dritte Seite PAGE 3 bilden. Mit der n-ten Wortleitung WLn gekoppelte Speicherzellen können eine n-te Seite PAGE n bilden.
  • Die Speichervorrichtung 100 kann als Antwort auf einen Programmbefehl von der Speichersteuerung 200 eine Programmieroperation an ausgewählten Speicherzellen durchführen. Die Programmieroperation kann in Einheiten von Seiten durchgeführt werden, die den jeweiligen Wortleitungen WL1 bis WLn entsprechen.
  • In einer Ausführungsform kann die Programmieroperation, die dem Programmbefehl von der Speichersteuerung 200 entspricht, nacheinander an der Vielzahl von Seiten durchgeführt werden, abhängig von den Positionen der Wortleitungen, die jeweiligen Seiten entsprechen. Zum Beispiel kann die Speichersteuerung 200 die erste Seite PAGE 1 bis zur n-ten Seite PAGE n als Programmzielseiten auswählen. Die Speichersteuerung 200 kann die Speichervorrichtung 100 derart steuern, dass die Programmieroperation nacheinander an Seiten durchgeführt wird, die von der ersten Seite PAGE 1 bis zur n-ten Seite PAGE n reichen.
  • Die Reihenfolge der Programmieroperationen an der Vielzahl von Seiten ist auf diese Weise nicht beschränkt. Die Speichersteuerung 200 kann zum Beispiel die Speichervorrichtung 100 derart steuern, dass die Programmieroperation sequentiell in der Reihenfolge von der n-ten Seite PAGE n bis zur ersten Seite PAGE 1 durchgeführt wird.
  • 13 zeigt ein Diagramm, das eine beispielhafte Programmieroperation gemäß einer Ausführungsform darstellt.
  • Unter Bezugnahme auf 13 können Speicherzellen, die an Wortleitungen gekoppelt sind, die von einer ersten Wortleitung WL1 bis zu einer m-1-ten Wortleitung WLm-1 reichen, Speicherzellen sein, für die die Programmieroperation abgeschlossen worden ist. Diese Wortleitungen können als programmierte Wortleitungen bezeichnet werden. Die Speicherzellen, die an Wortleitungen gekoppelt sind, die von einer m+1-ten Wortleitung WLm+1 bis zu einer n-ten Wortleitung WLn reichen, können Speicherzellen sein, für die eine Programmieroperation noch nicht durchgeführt worden ist. Diese Wortleitungen können als unprogrammierte Wortleitungen bezeichnet werden. Jede der Speicherzellen, die mit Wortleitungen gekoppelt sind, die von der m+1-ten Wortleitung WLm+1 bis zur n-ten Wortleitung WLn reichen, kann sich in einem gelöschten Zustand befinden.
  • Bei den an die m-te Wortleitung WLm gekoppelten Speicherzellen kann es sich um Speicherzellen handeln, die als Programmziel-Speicherzellen ausgewählt wurden. Die Programmieroperation an den ausgewählten Speicherzellen kann zwei oder mehr Programmschritte umfassen. In einer Ausführungsform kann die Programmieroperation in der Reihenfolge eines ersten Programmschritts, einer Freisetzoperation und eines zweiten Programmschritts durchgeführt werden.
  • 14 zeigt ein Zeitdiagramm, das an jeweilige Leitungen angelegte Spannungen während einer beispielhaften Detrap-Operation in der Programmieroperation von 13 darstellt.
  • Unter Bezugnahme auf 13 und 14 kann eine ausgewählte Wortleitung durch ein Label Sel WL von 14 dargestellt werden. Die ausgewählte Wortleitung Sel WL kann eine Wortleitung sein, an der die Programmieroperation durchgeführt wird. Die ausgewählte Wortleitung Sel WL kann die m-te Wortleitung WLm von 13 sein. Die übrigen Wortleitungen von 13, die nicht ausgewählte Wortleitungen sind, können durch das Label Unsel WLs von 14 dargestellt werden. Die nicht ausgewählten Wortleitungen Unsel WLs können alle Wortleitungen mit Ausnahme der m-ten Wortleitung WLm, die die ausgewählte Wortleitung ist, aus der Vielzahl von Wortleitungen WL1 bis WLn von 13 sein.
  • Zum Zeitpunkt t1 kann eine Löschspannung Verase an die gemeinsame Source-Leitung CSL und die Vielzahl von Bitleitungen BL1 bis BLn angelegt werden, und eine Durchgangsspannung Vpass kann an die nicht ausgewählten Wortleitungen Unsel WLs angelegt werden. In einem Beispiel kann das Potential der Löschspannung, die an die gemeinsame Source-Leitung CSL und die Vielzahl von Bitleitungen BL1 bis BLn angelegt wird, wie gezeigt stufenweise erhöht werden. Zum Zeitpunkt t1 kann eine Massespannung an die ausgewählte Wortleitung Sel WL, die Drain-Auswahlleitung DSL und die Source-Auswahlleitung SSL angelegt werden. Daher können der Drain-Auswahltransistor und der Source-Auswahltransistor SST ausgeschaltet werden. Da der Drain-Auswahltransistor und der Source-Auswahltransistor SST ausgeschaltet sind, fließt möglicherweise kein Strom in den Kanalbereich der Speicherzellen.
  • Zum Zeitpunkt t2 können die Potentiale der gemeinsamen Source-Leitung CSL und der Vielzahl von Bitleitungen BL1 bis BLn V1 erreichen. Dabei kann eine Potentialdifferenz zwischen dem Gate des Source-Auswahltransistors SST und der gemeinsamen Source-Leitung CSL V1 betragen. Auch eine Potentialdifferenz zwischen dem Drain-Auswahltransistor und der Vielzahl von Bitleitungen BL1 bis BLn kann V1 sein. Die Größe von V1 kann die Größe der Spannung sein, die ausreicht, um einen Gate-induzierten Drain-Leck (Gate Induced Drain Leakage - GIDL)-Strom in dem Kanalbereich des Source-Auswahltransistors SST oder in dem Kanalbereich des Drain-Auswahltransistors DST zu erzeugen.
  • Wenn die Potentiale der gemeinsamen Source-Leitung CSL und der Vielzahl von Bit-Leitungen BL1 bis BLn V1 erreichen, kann die Speichervorrichtung 100 die Drain-Auswahlleitung DSL und die Source-Auswahlleitung SSL derart steuern, dass sie schweben (floaten). Wenn die Drain-Auswahlleitung DSL schwebt, können in dem Kanalbereich des Drain-Auswahltransistors DST aufgrund der Potentialdifferenz V1 zwischen dem Gate des Drain-Auswahltransistors DST und der Vielzahl von Bitleitungen BL1 bis BLn heiße Löcher gebildet werden. Die gebildeten heißen Löcher können in den Kanalbereich der Vielzahl von Speicherzellen MC verschoben werden. Wenn die Source-Auswahlleitung SSL schwebt, können in dem Kanalbereich des Source-Auswahltransistors SST aufgrund der Potentialdifferenz V1 zwischen dem Gate des Source-Auswahltransistors SST und der gemeinsamen Source-Leitung CSL heiße Löcher gebildet werden. Die gebildeten heißen Löcher können in den Kanalbereich der Vielzahl von Speicherzellen MC verschoben werden. Dementsprechend kann V1 als eine Mindestspannung angesehen werden, die zum Bilden von heißen Löchern in einem Kanalbereich der ausgewählten Speicherzellen MC erforderlich ist.
  • Die Potentiale der gemeinsamen Source-Leitung CSL und der Vielzahl von Bitleitungen BL1 bis BLn können ab dem Zeitpunkt t1 ansteigen und zum Zeitpunkt t3 die Löschspannung Verase erreichen. Die Potentiale der Drain-Auswahlleitung DSL und der Source-Auswahlleitung SSL können ab dem Zeitpunkt t2 ansteigen, der einen Zeitpunkt darstellt, an dem die Drain-Auswahlleitung DSL und die Source-Auswahlleitung SSL schweben. Der Anstieg der Potentiale der Drain-Auswahlleitung DSL und der Source-Auswahlleitung SSL kann sich aus einem Kopplungseffekt ergeben, der von dem Anstieg der Potentiale der Vielzahl von Bitleitungen BL1 bis BLn und der gemeinsamen Source-Auswahlleitung CSL abhängt. Daher nehmen ab dem Zeitpunkt t3, der ein Zeitpunkt ist, an dem die Potentiale der Vielzahl von Bitleitungen BL1 bis BLn und der gemeinsamen Source-Auswahlleitung CSL die Löschspannung Verase erreichen, die Potentiale der Drain-Auswahlleitung DSL und der Source-Auswahlleitung SSL nicht mehr zu. Dabei kann die Größe der Potentiale der Drain-Auswahlleitung DSL und der Source-Auswahlleitung SSL gleich der Differenz zwischen der Größe der Löschspannung Verase und der Größe von V1 sein.
  • Vom Zeitpunkt t3 bis zum Zeitpunkt t4 können die Potentiale der gemeinsamen Source-Leitung CSL und der Vielzahl von Bitleitungen BL1 bis BLn auf der Größe der Löschspannung Verase gehalten werden. Dabei können die Potentiale der Drain-Auswahlleitung DSL und der Source-Auswahlleitung SSL auf einer Größe gehalten werden, die der Differenz zwischen der Größe der Löschspannung Verase und der Größe von V1 entspricht. Von Zeitpunkt t3 bis Zeitpunkt t4 kann das Potential der ausgewählten Wortleitung Sel WL auf der Größe der Massespannung gehalten werden, und das Potential der nicht ausgewählten Wortleitungen Unsel WLs kann auf der Größe der Durchgangsspannung Vpass gehalten werden.
  • Vom Zeitpunkt t3 bis zum Zeitpunkt t4 kann in dem Kanalbereich der Vielzahl von Speicherzellen aufgrund von heißen Löchern, die in den Kanalbereich der Speicherzellen verschoben werden, ein positives Potential gebildet werden. In diesem Fall können Elektronen, die in der Ladungsfangstellenschicht für die ausgewählten Speicherzellen eingeschlossen sind, aufgrund eines Potentialunterschieds zwischen der Wortleitung und dem Kanalbereich der ausgewählten Speicherzellen freigesetzt werden. Daher können die Größen der Schwellenspannungen der ausgewählten Speicherzellen verringert werden. Das heißt, wie oben unter Bezugnahme auf 9 beschrieben, kann die Schwellenspannungsverteilung der ausgewählten Speicherzellen nach links verschoben werden. Da die Durchgangsspannung Vpass an die nicht ausgewählten Wortleitungen Unsel WLs angelegt wird, könnte eine Potentialdifferenz zwischen den nicht ausgewählten Wortleitungen Unsel WLs und dem Kanalbereich nicht ausreichen, um die in der Ladungsfangstellenschicht eingeschlossenen Elektronen herauszulösen. Daher werden die in der Ladungsfangstellenschicht eingeschlossenen Elektronen für die mit den nicht ausgewählten Wortleitungen Unsel WLs gekoppelten Speicherzellen möglicherweise nicht freigesetzt.
  • Wie oben in Bezug auf die 13 und 14 beschrieben, können einige der in der Ladungsfangstellenschicht für die an die ausgewählte Wortleitung Sel WL gekoppelten Speicherzellen eingeschlossenen Elektronen freigesetzt werden. Die Anzahl der freigesetzten Elektronen unter den in der Ladungsfangstellenschicht eingeschlossenen Elektronen kann in Abhängigkeit von der Größe der Löschspannung Verase und/oder der Zeit, in der die Löschspannung Verase angelegt wird, eingestellt werden.
  • 15 zeigt ein Diagramm, das eine Programmieroperation gemäß einer Ausführungsform darstellt.
  • Unter Bezugnahme auf 15 können Speicherzellen, die an Wortleitungen gekoppelt sind, die von einer ersten Wortleitung WL1 bis zu einer m-1-ten Wortleitung WLm-1 reichen, Speicherzellen sein, für die die Programmieroperation abgeschlossen worden ist. Diese Wortleitungen können als programmierte Wortleitungen bezeichnet werden. Die Speicherzellen, die an Wortleitungen gekoppelt sind, die von einer m+1-ten Wortleitung WLm+1 bis zu einer n-ten Wortleitung WLn reichen, können Speicherzellen sein, an denen noch keine Programmieroperation durchgeführt worden ist. Diese Wortleitungen können als unprogrammierte Wortleitungen bezeichnet werden. Jede der Speicherzellen, die mit Wortleitungen gekoppelt sind, die von der m+1-ten Wortleitung WLm+1 bis zur n-ten Wortleitung WLn reichen, kann sich in einem gelöschten Zustand befinden.
  • Abgesehen von der Ausführungsform von 13, bei der eine Löschoperation nur an den Speicherzellen durchgeführt wird, die mit der ausgewählten Wortleitung WLm gekoppelt sind, ist die Ausführungsform von 15 derart ausgeführt, dass eine Freisetzoperation auch an Speicherzellen, die in einem Löschbereich umfasst sind, zusammen mit den Speicherzellen, die mit der ausgewählten Wortleitung WLm gekoppelt sind, durchgeführt werden kann. Die Speicherzellen, die in dem Löschbereich umfasst sind, können sich in einem gelöschten Zustand befinden. Wie oben unter Bezugnahme auf 6 dargestellt, kann eine Durchgangsspannung an nicht ausgewählte Wortleitungen angelegt werden, während eine Programmierspannung an ausgewählte Speicherzellen angelegt wird. Während einer Programmieroperation kann es zu einem Störungsphänomen kommen, bei dem Elektronen ungewollt in einer Ladungsfangstellenschicht eingeschlossen werden. Dies kann bei Speicherzellen, die an nicht ausgewählte Wortleitungen gekoppelt sind, aufgrund der an die nicht ausgewählten Wortleitungen angelegten Durchgangsspannung auftreten. Daher kann nach Abschluss des ersten Programmschritts zusammen mit der Programmieroperation eine Freisetzoperation an den Speicherzellen durchgeführt werden, die in dem Löschbereich umfasst sind. Dies kann ein Freisetzen bzw. Herauslösen der Elektronen ermöglichen, die unbeabsichtigt in der Ladungsfangstellenschicht für die Speicherzellen in dem Löschbereich eingeschlossen werden, während die Programmieroperation durchgeführt wird.
  • 16 zeigt ein Zeitdiagramm, das an jeweilige Leitungen angelegte Spannungen während einer beispielhaften Detrap-Operation in der Programmieroperation von 15 darstellt.
  • Unter Bezugnahme auf die 15 und 16 kann eine ausgewählte Wortleitung, die durch das Label Sel WL von 16 dargestellt wird, eine Wortleitung sein, die mit Speicherzellen gekoppelt ist, an denen die Programmieroperation durchgeführt wird. Die ausgewählte Wortleitung Sel WL kann die m-te Wortleitung WLm von 15 sein. Programmierte Wortleitungen, die durch das Label Programmierte WLs von 16 dargestellt werden, können Wortleitungen sein, die von einer ersten Wortleitung WL1 bis zu einer m-1-ten Wortleitung WLm-1 unter einer Vielzahl von Wortleitungen WL1 bis WLn reichen. Unprogrammierte Wortleitungn, die durch das Label Unprogrammierte WLs von 16 dargestellt werden, können Wortleitungen sein, die von der m+1-ten Wortleitung WLm+1 bis zur n-ten Wortleitung WLn unter der Vielzahl von Wortleitungen WL1 bis WLn in 15 reichen.
  • Zum Zeitpunkt t1' kann eine Löschspannung Verase' an eine gemeinsame Source-Leitung CSL und eine Vielzahl von Bitleitungen BL1 bis BLn angelegt werden, eine Durchgangsspannung Vpass kann an die programmierten Wortleitungen Programmierte WLs angelegt werden und V2 kann an die ausgewählte Wortleitung Sel WL angelegt werden. Eine Massespannung kann an eine Drain-Auswahlleitung DSL, eine Source-Auswahlleitung SSL und die unprogrammierten Wortleitungen Unprogrammierte WLs angelegt werden. V2 kann eine Spannung sein, die den Unterschied zwischen dem Ausmaß, in dem in der Ladungsfangstellenschicht für ausgewählte Speicherzellen eingeschlossene Elektronen freigesetzt werden, und dem Ausmaß, in dem in einer Ladungsfangstellenschicht für in einem Löschbereich umfasste Speicherzellen eingeschlossene Elektronen freigesetzt werden, während die Freisetzoperation durchgeführt wird, ausmacht. Dies ist jedoch nicht auf die vorliegende Ausführungsform beschränkt, und die Massespannung kann auch an die ausgewählte Wortleitung Sel WL angelegt werden.
  • Zum Zeitpunkt t1' können ein Drain-Auswahltransistor und ein Source-Auswahltransistor SST ausgeschaltet werden. Da der Drain-Auswahltransistor DST und der Source-Auswahltransistor SST ausgeschaltet sind, fließt möglicherweise kein Strom in den Kanalbereich der Speicherzellen.
  • Zum Zeitpunkt t2' können die Potentiale der gemeinsamen Source-Leitung CSL und der Vielzahl von Bitleitungen BL1 bis BLn V1 erreichen. Dabei kann eine Potentialdifferenz zwischen dem Gate des Source-Auswahltransistors SST und der gemeinsamen Source-Leitung CSL V1 betragen. Auch eine Potentialdifferenz zwischen dem Drain-Auswahltransistor DST und der Vielzahl von Bitleitungen BL1 bis BLn kann V1 sein. Die Größe von V1 kann die Größe der Spannung sein, die ausreicht, um einen Gate-induzierten Drain-Leck (GIDL)-Strom in dem Kanalbereich des Source-Auswahltransistors SST oder in dem Kanalbereich des Drain-Auswahltransistors DST zu erzeugen.
  • Wenn die Potentiale der gemeinsamen Source-Leitung CSL und der Vielzahl von Bitleitungen BL1 bis BLn V1 erreichen, kann die Speichervorrichtung 100 die Drain-Auswahlleitung DSL und die Source-Auswahlleitung SSL derart steuern, dass sie schweben.
  • Die Potentiale der gemeinsamen Source-Leitung CSL und der Vielzahl von Bitleitungen BL1 bis BLn können ab dem Zeitpunkt t1' ansteigen und können zum Zeitpunkt t3' die Löschspannung Verase' erreichen. Die Potentiale der Drain-Auswahlleitung DSL und der Source-Auswahlleitung SSL können ab dem Zeitpunkt t2' ansteigen, der ein Zeitpunkt ist, an dem die Drain-Auswahlleitung DSL und die Source-Auswahlleitung SSL schweben. Ab dem Zeitpunkt t3', der ein Zeitpunkt ist, an dem die Potentiale der Vielzahl von Bitleitungen BL1 bis BLn und der gemeinsamen Source-Auswahlleitung CSL die Löschspannung Verase' erreichen, werden die Potentiale der Drain-Auswahlleitung DSL und der Source-Auswahlleitung SSL nicht mehr höher. Dabei kann die Größe der Potentiale der Drain-Auswahlleitung DSL und der Source-Auswahlleitung SSL gleich der Differenz zwischen der Größe der Löschspannung Verase' und der Größe von V1 sein.
  • Vom Zeitpunkt t3' bis zum Zeitpunkt t4' können die Potentiale der gemeinsamen Source-Leitung CSL und der Vielzahl von Bitleitungen BL1 bis BLn auf der Größe der Löschspannung Verase' gehalten werden. Dabei können die Potentiale der Drain-Auswahlleitung DSL und der Source-Auswahlleitung SSL auf einer Größe gehalten werden, die der Differenz zwischen der Größe der Löschspannung Verase' und der Größe von V1 entspricht. Vom Zeitpunkt t3' bis zum Zeitpunkt t4' kann das Potential der ausgewählten Wortleitung Sel WL auf V2 gehalten werden, und die Potentiale der programmierten Wortleitungen Programmierte WLs können auf der Größe der Durchgangsspannung gehalten werden. Von Zeitpunkt t3' bis Zeitpunkt t4' können die Potentiale der unprogrammierten Wortleitungen Unprogrammierte WLs auf der Größe der Massespannung gehalten werden.
  • Vom Zeitpunkt t3' bis zum Zeitpunkt t4' kann in dem Kanalbereich der Vielzahl von Speicherzellen aufgrund von heißen Löchern, die in den Kanalbereich der Speicherzellen verschoben werden, ein positives Potential gebildet werden. In diesem Fall können Elektronen, die in der Ladungsfangstellenschicht für die ausgewählten Speicherzellen eingeschlossen sind, aufgrund eines Potentialunterschieds zwischen der Wortleitung und dem Kanalbereich der ausgewählten Speicherzellen freigesetzt werden.
  • Vom Zeitpunkt t3' bis zum Zeitpunkt t4' werden die Potentiale der unprogrammierten Wortleitungen Unprogrammierte WLs auf der Massespannung gehalten, und somit können die in der Ladungsfangstellenschicht für die in dem Löschbereich umfassten Speicherzellen eingeschlossenen Elektronen aufgrund der Differenz zwischen den Potentialen der unprogrammierten Wortleitungen Unprogrammierte WLs und dem Potential des Kanalbereichs freigesetzt werden.
  • Da die Durchgangsspannung an die programmierten Wortleitungen Programmierte WLs angelegt wird, reicht eine Potentialdifferenz zwischen den programmierten Wortleitungen Programmierte WLs und dem Kanalbereich möglicherweise nicht aus, um die in der Ladungsfangstellenschicht eingeschlossenen Elektronen freizusetzen. Daher werden die in der Ladungsfangstellenschicht eingeschlossenen Elektronen für die mit den programmierten Wortleitungen Programmierte WLs gekoppelten Speicherzellen möglicherweise nicht freigesetzt.
  • Wie oben in Bezug auf die 15 und 16 beschrieben, können einige der in den Ladungsfangstellenschichten eingeschlossenen Elektronen für die mit der ausgewählten Wortleitung Sel WL gekoppelten Speicherzellen und für die in dem Löschbereich umfassten Speicherzellen freigesetzt werden. Die Anzahl von freizusetzenden Elektronen unter den in der Ladungsfangstellenschicht eingeschlossenen Elektronen kann in Abhängigkeit von der Größe der Löschspannung Verase' und/oder der Zeit, während der die Löschspannung Verase' angelegt wird, eingestellt bzw. angepasst werden.
  • 17 zeigt ein Schaltbild, das einen beispielhaften Speicherblock BLKd der Speicherblöcke BLK1 bis BLKz von 2 darstellt.
  • Unter Bezugnahme auf 17 kann der Speicherblock BLKd mit einer Vielzahl von physikalischen Wortleitungen gekoppelt sein. Eine physikalische Wortleitung kann gemeinsam mit vier logischen Wortleitungen gekoppelt sein. Speicherzellen, die mit einer der logischen Wortleitungen gekoppelt sind, können eine Seite bilden. Zum Beispiel kann jede der k-ten physikalischen Wortleitungen WLk bis zur k+3-ten physikalischen Wortleitung WLk+3 gemeinsam mit der ersten bis vierten logischen Wortleitung LWL1 bis LWL4 gekoppelt sein.
  • In einer Ausführungsform können der erste bis vierte String ST1 bis ST4 gemeinsam an dieselbe Bitleitung gekoppelt werden. Der fünfte bis achte String ST5 bis ST8 kann gemeinsam an dieselbe Bitleitung gekoppelt werden.
  • In 17 wird zwar als Beispiel ein Aufbau beschrieben, bei dem vier Strings, die in einem Speicherblock umfasst sind, an dieselbe Bitleitung gekoppelt sind, allerdings dient dies nur der einfacheren Beschreibung, und die Anzahl der Strings, die gemeinsam an dieselbe Bitleitung gekoppelt sind, kann kleiner oder größer als 4 sein.
  • Im Einzelnen kann die Anzahl von logischen Wortleitungen, die mit einer physikalischen Wortleitung gekoppelt sind, von der Anzahl von Strings abhängen, die gemeinsam mit einer Bitleitung gekoppelt sind. Wenn zum Beispiel fünf Strings gemeinsam an eine Bitleitung gekoppelt sind, kann eine physikalische Wortleitung gemeinsam an fünf logische Wortleitungen gekoppelt sein. In diesem Fall kann eine physikalische Wortleitung fünf Seiten umfassen. Unter den fünf Seiten kann der zu programmierende String oder jeder andere String auf der Grundlage von String-Auswahlsignalen bestimmt werden (z.B. Signale, die an die Drain-Auswahlleitung oder die Source-Auswahlleitung von 4 oder 5 angelegt werden).
  • Die erste logische Wortleitung LWL1 kann durch den ersten String ST1 und den fünften String ST5 ausgewählt werden. Die zweite logische Wortleitung LWL2 kann durch den zweiten String ST2 und den sechsten String ST6 ausgewählt werden. Die dritte logische Wortleitung LWL3 kann durch den dritten String ST3 und den siebten String ST7 ausgewählt werden. Die vierte logische Wortleitung LWL4 kann durch den vierten String ST4 und den achten String ST8 ausgewählt werden. Demzufolge kann eine bestimmte Seite durch eine logische Wortleitung und eine physische Wortleitung angegeben werden.
  • Das heißt, die k-te physikalische Wortleitung WLk kann eine erste bis vierte Seite PG1 bis PG4 umfassen. Eine k+1-te physikalische Wortleitung WLk+1 kann eine fünfte bis achte Seite PG5 bis PG8 umfassen. Eine k+2-te physikalische Wortleitung WLk+2 kann eine neunte bis zwölfte Seite PG9 bis PG12 umfassen. Eine k+3-te physikalische Wortleitung WLk+3 kann eine dreizehnte bis sechzehnte Seite PG13 bis PG16 umfassen.
  • In einer Ausführungsform können Strings, die an dieselbe logische Wortleitung gekoppelt sind, eine String-Gruppe bilden. Da zum Beispiel der erste String ST1 und der fünfte String ST5 mit der ersten logischen Wortleitung LWL1 gekoppelt sind, kann eine erste String-Gruppe gebildet werden. Da der zweite String ST2 und der sechste String ST6 mit der zweiten logischen Wortleitung LWL2 gekoppelt sind, kann eine zweite String-Gruppe gebildet werden. Da der dritte String ST3 und der siebte String ST7 mit der dritten logischen Wortleitung LWL3 gekoppelt sind, kann eine dritte String-Gruppe gebildet werden. Da der vierte String ST4 und der achte String ST8 mit der vierten logischen Wortleitung LWL4 gekoppelt sind, kann eine vierte String-Gruppe gebildet werden.
  • In einer Ausführungsform kann die Programmieroperation auf einer Seitenbasis durchgeführt werden. Zum Beispiel kann die Speichervorrichtung 100 unter der Steuerung der Speichersteuerung 200 eine Programmieroperation in der Reihenfolge der in der k-ten physikalischen Wortleitung WLk umfassten Seiten durchführen. Zum Beispiel kann die Speichervorrichtung 100 zunächst eine Programmieroperation auf der ersten Seite PG1 unter den Seiten durchführen, die in der k-ten physikalischen Wortleitung WLk umfasst sind. Wenn die auf der ersten Seite PG1 durchgeführte Programmieroperation abgeschlossen ist, kann eine Programmieroperation auf der zweiten Seite PG2 durchgeführt werden. Wenn die auf der zweiten Seite PG2 durchgeführte Programmieroperation abgeschlossen ist, kann eine Programmieroperation auf der dritten Seite PG3 durchgeführt werden. Wenn die auf der dritten Seite PG3 durchgeführte Programmieroperation abgeschlossen ist, kann eine Programmieroperation auf der vierten Seite PG4 durchgeführt werden.
  • Wenn die Programmieroperation, die auf allen mit der k-ten physikalischen Wortleitung WLk gekoppelten Seiten PG1 bis PG4 durchgeführt wurde, abgeschlossen ist, kann eine Programmieroperation auf den mit der k+1-ten Wortleitung WLk+1 gekoppelten Seiten durchgeführt werden.
  • In einer Ausführungsform kann die Programmieroperation zwei oder mehr Programmschritte umfassen. Zum Beispiel kann die Programmieroperation einen ersten und einen zweiten Programmschritt umfassen. Nachdem der erste Programmschritt abgeschlossen worden ist, kann eine Freisetzoperation an den ausgewählten Speicherzellen durchgeführt werden. Wenn die an den ausgewählten Speicherzellen durchgeführte Freisetzoperation abgeschlossen ist, kann ein zweiter Programmschritt an den ausgewählten Speicherzellen durchgeführt werden.
  • 18 zeigt ein Zeitdiagramm, das an jeweilige Leitungen angelegte Spannungen während einer beispielhaften Detrap-Operation in der Programmieroperation von 17 darstellt.
  • Obwohl in 17 und 18 nicht dargestellt, kann die Vielzahl von Speicherzellen, die oben unter Bezugnahme auf 17 beschrieben wurden, zwischen der gemeinsamen Source-Leitung CSL und der Vielzahl von Bitleitungen BLs gekoppelt sein. Beispielsweise kann in der gleichen Weise wie unter Bezugnahme auf 5 beschrieben eine Vielzahl von Strings, die jeweils eine Vielzahl von Speicherzellen umfassen, mit einer gemeinsamen Source-Leitung und einer Vielzahl von Bitleitungen BLs gekoppelt werden.
  • Unter Bezugnahme auf 17 und 18 kann eine ausgewählte Wortleitung, die durch das Label Sel WL in 18 dargestellt wird, eine Wortleitung sein, die mit Speicherzellen gekoppelt ist, an denen die Programmieroperation durchgeführt wird. Die ausgewählte Wortleitung Sel WL kann die k-te physikalische Wortleitung WLk von 17 sein. Nicht ausgewählte Wortleitungen, die durch das Label Unsel WLs von 18 dargestellt werden, können alle Wortleitungen außer der k-ten physikalischen Wortleitung WLk sein, die eine physikalische Wortleitung ist, die aus der Vielzahl von physikalischen Wortleitungen von 17 ausgewählt wurde.
  • Zum Zeitpunkt t1" kann eine Löschspannung Verase an die gemeinsame Source-Leitung CSL und die Vielzahl von Bitleitungen BLs angelegt werden, und eine Durchgangsspannung Vpass kann an die nicht ausgewählten Wortleitungen Unsel WLs angelegt werden. In einem Beispiel kann das Potential der Löschspannung, die an die gemeinsame Source-Leitung CSL und die Vielzahl von Bitleitungen BL1 bis BLn angelegt wird, wie gezeigt stufenweise erhöht werden. Zum Zeitpunkt t1" kann eine Massespannung an die ausgewählte Wortleitung Sel WL angelegt werden und eine Durchgangsspannung kann an die nicht ausgewählten Wortleitungen Unsel WLs angelegt werden.
  • Zum Zeitpunkt t1" kann die Massespannung an eine Drain-Auswahlleitung DSL und eine Source-Auswahlleitung SSL angelegt werden, die mit Strings gekoppelt sind, die in einer ausgewählten String-Gruppe umfasst sind. In einer Ausführungsform kann die ausgewählte String-Gruppe die erste String-Gruppe sein. Die erste String-Gruppe kann den ersten String ST1 und den fünften String ST5 umfassen.
  • Zum Zeitpunkt t1" können die Drain-Auswahlleitungen DSL und die Source-Auswahlleitungen SSL, die mit den Strings gekoppelt sind, die in nicht ausgewählten String-Gruppen umfasst sind, schweben. In einer Ausführungsform können die nicht ausgewählten String-Gruppen die zweite bis vierte String-Gruppe sein. Die zweite String-Gruppe kann den zweiten String ST2 und den sechsten String ST6 umfassen. Die dritte String-Gruppe kann den dritten String ST3 und den siebten String ST7 umfassen. Die vierte String-Gruppe kann den vierten String ST4 und den achten String ST8 umfassen. Die Potentiale der Drain-Auswahlleitungen DSL und der Source-Auswahlleitungen SSL, die mit den Strings gekoppelt sind, die in den nicht ausgewählten String-Gruppen umfasst sind, können ab dem Zeitpunkt t1" ansteigen, der der Zeitpunkt ist, an dem die Drain-Auswahlleitungen DSL und die Source-Auswahlleitungen SSL schweben. Der Anstieg der Potentiale der Drain-Auswahlleitung DSL und der Source-Auswahlleitung SSL kann sich aus einem Kopplungseffekt ergeben, der von dem Anstieg der Potentiale der Vielzahl von Bitleitungen BLs und der gemeinsamen Source-Auswahlleitung CSL abhängt.
  • Zum Zeitpunkt t2" können die Potentiale der gemeinsamen Source-Leitung CSL und der Vielzahl von Bitleitungen BLs V1 erreichen. Dabei kann eine Potentialdifferenz zwischen Gates von Source-Auswahltransistoren SST, die mit der ausgewählten String-Gruppe gekoppelt sind, und der gemeinsamen Source-Leitung CSL V1 betragen. Ferner kann eine Potentialdifferenz zwischen den mit der ausgewählten String-Gruppe gekoppelten Drain-Auswahltransistoren DST und der Vielzahl von Bitleitungen BLs ebenfalls V1 betragen. Die Größe von V1 kann die Größe der Spannung sein, die ausreicht, um einen Gate-induzierten Drain-Leck (GIDL)-Strom in dem Kanalbereich des Source-Auswahltransistors SST oder in dem Kanalbereich des Drain-Auswahltransistors DST zu erzeugen.
  • Die Potentiale der gemeinsamen Source-Leitung CSL und der Vielzahl von Bitleitungen BLs können ab dem Zeitpunkt t1" ansteigen und können zum Zeitpunkt t3" die Löschspannung Verase erreichen. Die Potentiale der Drain-Auswahlleitung DSL und der Source-Auswahlleitung SSL der ausgewählten String-Gruppe können ab dem Zeitpunkt t2" ansteigen, der ein Zeitpunkt ist, an dem die Drain-Auswahlleitung DSL und die Source-Auswahlleitung SSL schweben. Der Anstieg der Potentiale der Drain-Auswahlleitung DSL und der Source-Auswahlleitung SSL der ausgewählten String-Gruppe kann sich aus einem Kopplungseffekt ergeben, der von dem Anstieg der Potentiale der Vielzahl von Bitleitungen BLs und der gemeinsamen Source-Auswahlleitung CSL abhängt. Daher können ab dem Zeitpunkt t3", der ein Zeitpunkt ist, an dem die Potentiale der Vielzahl von Bitleitungen BLs und der gemeinsamen Source-Auswahlleitung CSL die Löschspannung Verase' erreichen, die Potentiale der Drain-Auswahlleitung DSL und der Source-Auswahlleitung SSL nicht mehr ansteigen. Dabei kann die Größe der Potentiale der Drain-Auswahlleitung DSL und der Source-Auswahlleitung SSL der ausgewählten String-Gruppe gleich der Differenz zwischen der Größe der Löschspannung Verase und der Größe von V1 sein. Da die Potentiale der Drain-Auswahlleitungen DSL und der Source-Auswahlleitungen SSL der nicht ausgewählten String-Gruppen ab dem Zeitpunkt t1" ansteigen, können die Potentiale gleich der Größe der Löschspannung Verase sein.
  • Vom Zeitpunkt t3" bis zum Zeitpunkt t4" können die Potentiale der gemeinsamen Source-Leitung CSL und der Vielzahl von Bitleitungen BLs auf der Größe der Löschspannung Verase gehalten werden. Dabei können die Potentiale der Drain-Auswahlleitung DSL und der Source-Auswahlleitung SSL der ausgewählten String-Gruppe auf einer Größe gehalten werden, der der Differenz zwischen der Größe der Löschspannung Verase und der Größe von V1 entspricht. Die Potentiale der Drain-Auswahlleitungen DSL und der Source-Auswahlleitungen SSL der nicht ausgewählten String-Gruppen können auf derselben Größe wie die Löschspannung Verase gehalten werden. Vom Zeitpunkt t3" bis zum Zeitpunkt t4" kann das Potential der ausgewählten Wortleitung Sel WL auf der Größe der Massespannung gehalten werden, und die Potentiale der nicht ausgewählten Wortleitungen Unsel WLs können auf der Größe der Durchgangsspannung Vpass gehalten werden.
  • Vom Zeitpunkt t3" bis zum Zeitpunkt t4" kann in dem Kanalbereich der Vielzahl von Speicherzellen, die in der ausgewählten String-Gruppe umfasst sind, aufgrund von heißen Löchern, die in den Kanalbereich der in der ausgewählten String-Gruppe umfassten Speicherzellen verschoben werden, ein Potential gebildet werden. In diesem Fall können Elektronen, die in der Ladungsfangstellenschicht für die ausgewählten Speicherzellen eingeschlossen sind, aufgrund eines Potentialunterschieds zwischen der Wortleitung und dem Kanalbereich der ausgewählten Speicherzellen freigesetzt werden. Da die Durchgangsspannung Vpass an die nicht ausgewählten Wortleitungen Unsel WLs angelegt wird, reicht ein Potentialunterschied zwischen den nicht ausgewählten Wortleitungen Unsel WLs und dem Kanalbereich möglicherweise nicht aus, um die in der Ladungsfangstellenschicht eingeschlossenen Elektronen freizusetzen. Daher werden die in der Ladungsfangstellenschicht eingeschlossenen Elektronen für die an die nicht ausgewählten Wortleitungen Unsel WLs gekoppelten Speicherzellen möglicherweise nicht freigesetzt.
  • Vom Zeitpunkt t1" bis zum Zeitpunkt t4" können die Potentiale der Drain-Auswahlleitungen DSL und der Source-Auswahlleitungen SSL der nicht ausgewählten String-Gruppen gleich denen der gemeinsamen Source-Leitung CSL und der Vielzahl von Bit-Leitungen BLs sein. Daher wird in den Kanalbereichen der Drain-Auswahltransistoren DST und der Source-Auswahltransistoren SST der nicht ausgewählten String-Gruppen möglicherweise kein Gate-induzierter Drain-Leck (GIDL)-Strom erzeugt. Daher werden die in der Ladungsfangstellenschicht eingeschlossenen Elektronen für die Speicherzellen, die in den nicht ausgewählten String-Gruppen umfasst sind, möglicherweise nicht freigesetzt.
  • Wie oben unter Bezugnahme auf die 17 und 18 beschrieben, kann ein Freisetzoperation auf einer Seite durchgeführt werden, die aus der Vielzahl von Seiten ausgewählt wird, die in der ausgewählten physischen Wortleitung Sel WL umfasst sind.
  • 19 zeigt ein Diagramm, das eine beispielhafte Sequenz einer Programmieroperation gemäß einer Ausführungsform darstellt.
  • Unter Bezugnahme auf die 17 und 19 kann die Speichervorrichtung 100 einen ersten Programmschritt an der Vielzahl von Seiten PG1 bis PG4, die in der k-ten physikalischen Wortleitung WLk umfasst sind, für eine Zeit tc1 unter der Steuerung der Speichersteuerung 200 durchführen. Wenn der erste Programmschritt abgeschlossen ist, kann eine Freisetzoperation an der Vielzahl von Seiten PG1 bis PG4, die in der k-ten physikalischen Wortleitung WLk umfasst sind, für eine Zeit tc2 durchgeführt werden. Wenn die Freisetzoperation abgeschlossen ist, kann ein zweiter Programmschritt an der Vielzahl von Seiten PG1 bis PG4, die in der k-ten physikalischen Wortleitung WLk umfasst sind, für eine Zeit tc3 durchgeführt werden.
  • Wenn der zweite Programmschritt, der auf der Vielzahl von Seiten PG1 bis PG4 durchgeführt wird, die in der k-ten physikalischen Wortleitung WLk umfasst sind, abgeschlossen ist, kann die Speichervorrichtung 100 einen ersten Programmschritt auf der Vielzahl von Seiten PG5 bis PG8, die in der k+1-ten physikalischen Wortleitung WLk+1 umfasst sind, für eine Zeit tc4 unter der Steuerung der Speichersteuerung 200 durchführen. Wenn der erste Programmschritt abgeschlossen ist, kann eine Freisetzoperation auf der Vielzahl von Seiten PG5 bis PG8, die in der k+1-ten physikalischen Wortleitung WLk+1 umfasst sind, für eine Zeit tc5 durchgeführt werden. Wenn die Freisetzoperation abgeschlossen ist, kann ein zweiter Programmschritt auf der Vielzahl von Seiten PG5 bis PG8, die in der k+1-ten physikalischen Wortleitung WLk+1 umfasst sind, für eine Zeit tc6 durchgeführt werden.
  • 20 zeigt ein Diagramm, das eine beispielhafte Sequenz einer Programmieroperation gemäß einer Ausführungsform darstellt.
  • Unter Bezugnahme auf 17 und 20 kann die Speichervorrichtung 100 für jede ausgewählte Seite eine Freisetzoperation durchführen.
  • Zum Beispiel kann die Speichervorrichtung 100 einen ersten Programmschritt auf der ersten Seite PG1 unter der Vielzahl von Seiten PG1 bis PG4, die in der k-ten physikalischen Wortleitung WLk umfasst sind, für eine Zeit td1 unter der Steuerung der Speichersteuerung 200 durchführen. Wenn der erste Programmschritt, der auf der ersten Seite PG1 durchgeführt wird, abgeschlossen ist, kann eine Freisetzoperation auf der ersten Seite PG1 für eine Zeit td2 durchgeführt werden. Wenn die auf der ersten Seite PG1 durchgeführte Freisetzoperation abgeschlossen ist, kann für eine Zeit td3 ein zweiter Programmschritt auf der ersten Seite PG1 durchgeführt werden.
  • Die Speichervorrichtung 100 kann einen ersten Programmschritt auf der zweiten Seite PG2 unter der Vielzahl von Seiten PG1 bis PG4, die in der k-ten physikalischen Wortleitung WLk umfasst sind, für eine Zeit td4 unter der Steuerung der Speichersteuerung 200 durchführen. Wenn der erste Programmschritt, der auf der zweiten Seite PG2 durchgeführt wird, abgeschlossen ist, kann eine Freisetzoperation auf der zweiten Seite PG2 für eine Zeit td5 durchgeführt werden. Wenn die auf der zweiten Seite PG2 durchgeführte Freisetzoperation abgeschlossen ist, kann ein zweiter Programmschritt auf der zweiten Seite PG2 für eine Zeit td6 durchgeführt werden.
  • Wenn der auf der zweiten Seite PG2 durchgeführte zweite Programmschritt abgeschlossen ist, können ein erster Programmschritt, eine Freisetzoperation und ein zweiter Programmschritt nacheinander auf der dritten Seite für die Zeiten td7 bis td9 durchgeführt werden. Das heißt, in einer Ausführungsform können der erste Programmschritt, die Freisetzoperation und der zweite Programmschritt auf jeder Seite durchgeführt werden.
  • 21 zeigt ein Diagramm, das eine beispielhafte Sequenz einer Programmieroperation gemäß einer Ausführungsform darstellt.
  • Unter Bezugnahme auf die 17 und 21 kann die Speichervorrichtung 100 abwechselnd einen ersten Programmschritt und einen zweiten Programmschritt auf Seiten durchführen, die mit benachbarten physikalischen Wortleitungen gekoppelt sind. Im Einzelnen kann die Speichervorrichtung 100 einen ersten Programmschritt und eine Freisetzoperation auf einer Vielzahl von Seiten durchführen, die in der ausgewählten physikalischen Wortleitung umfasst sind, und kann danach einen ersten Programmschritt und eine Freisetzoperation auf einer Vielzahl von Seiten durchführen, die in einer nachfolgenden auszuwählenden physikalischen Wortleitung umfasst sind.
  • Zum Beispiel kann die Speichervorrichtung 100 unter der Steuerung einer Speichersteuerung 200 einen ersten Programmschritt auf der Vielzahl von Seiten PG1 bis PG4, die in der k-ten physikalischen Wortleitung WLk umfasst sind, für eine Zeit te1 durchführen. Wenn der erste Programmschritt abgeschlossen ist, kann eine Freisetzoperation auf der Vielzahl von Seiten PG1 bis PG4, die in der k-ten physikalischen Wortleitung WLk umfasst sind, für eine Zeit te2 durchgeführt werden. Wenn die auf der Vielzahl von Seiten PG1 bis PG4, die in der k-ten physikalischen Wortleitung WLk umfasst sind, durchgeführte Freisetzoperation abgeschlossen ist, kann ein erster Programmschritt auf der Vielzahl von Seiten PG5 bis PG8, die in der benachbarten k+1-ten physikalischen Wortleitung WLk+1 umfasst sind, für eine Zeit te3 durchgeführt werden. Wenn der erste Programmschritt, der auf der Vielzahl von Seiten PG5 bis PG8 durchgeführt wurde, die in der k+1-ten physikalischen Wortleitung WLk+1 umfasst sind, abgeschlossen ist, kann eine Freisetzoperation auf der Vielzahl von Seiten PG5 bis PG8, die in der k+1-ten physikalischen Wortleitung WLk+1 umfasst sind, für eine Zeit te4 durchgeführt werden. Die k-te physikalische Wortleitung WLk grenzt an die k+1-te physikalische Wortleitung WLk+1 an. Wenn die an der Vielzahl von Seiten PG5 bis PG8, die in der k+1-ten physikalischen Wortleitung WLk+1 umfasst sind, durchgeführte Freisetzoperation abgeschlossen ist, kann ein zweiter Programmschritt auf der Vielzahl von Seiten PG1 bis PG4, die in der benachbarten k-ten physikalischen Wortleitung WLk umfasst sind, für eine Zeit te5 durchgeführt werden. Wenn der zweite Programmschritt, der auf der Vielzahl von Seiten PG1 bis PG4 durchgeführt wird, die in der k-ten physikalischen Wortleitung WLk umfasst sind, abgeschlossen ist, kann ein erster Programmschritt auf der Vielzahl von Seiten PG9 bis PG12, die in der k+2-ten physikalischen Wortleitung WLk+2 umfasst sind, für eine Zeit te6 durchgeführt werden. Die k+2-te physikalische Wortleitung WLk+2 grenzt an die k+1-te physikalische Wortleitung WLk+1 an. Wenn der erste Programmschritt, der auf der Vielzahl von Seiten PG9 bis PG12 durchgeführt wird, die in der k+2-ten physikalischen Wortleitung WLk+2 umfasst sind, abgeschlossen ist, kann eine Freisetzoperation auf der Vielzahl von Seiten PG9 bis PG12, die in der k+2-ten physikalischen Wortleitung WLk+2 umfasst sind, für eine Zeit te7 durchgeführt werden. Wenn die auf der Vielzahl von Seiten PG9 bis PG12, die in der k+2-ten physikalischen Wortleitung WLk+2 umfasst sind, durchgeführte Freisetzoperation abgeschlossen ist, kann ein zweiter Programmschritt auf der Vielzahl von Seiten PG5 bis PG8, die in der benachbarten k+1-ten physikalischen Wortleitung WLk+1 umfasst sind, für eine Zeit te8 durchgeführt werden. Obwohl nicht gezeigt, kann, nachdem der zweite Programmschritt auf der Vielzahl von Seiten PG5 bis PG8, die in der k+1-ten physikalischen Wortleitung WLk+1 umfasst sind, abgeschlossen ist, ein zweiter Programmschritt auf der Vielzahl von Seiten PG9 bis PG12, die in der k+2-ten physikalischen Wortleitung WLk+2 umfasst sind, abgeschlossen werden.
  • 22 zeigt ein Diagramm, das eine beispielhafte Sequenz einer Programmieroperation gemäß einer Ausführungsform darstellt.
  • Unter Bezugnahme auf 17 und 22 kann die Speichervorrichtung 100 abwechselnd einen ersten Programmschritt und einen zweiten Programmschritt auf benachbarten Seiten durchführen. Im Einzelnen kann die Speichervorrichtung 100 einen ersten Programmschritt und eine Freisetzoperation auf ausgewählten Seiten durchführen und kann danach einen ersten Programmschritt und eine Freisetzoperation auf nachfolgenden, auszuwählenden Seiten durchführen.
  • Zum Beispiel kann die Speichervorrichtung 100 zunächst einen ersten Programmschritt auf der ersten Seite PG1, die in der k-ten physikalischen Wortleitung WLk umfasst ist, für eine Zeit tf1 durchführen. Die Speichervorrichtung 100 kann eine Freisetzoperation auf der ersten Seite PG1 für eine Zeit tf2 durchführen.
  • Wenn die auf der ersten Seite PG1, die in der k-ten physikalischen Wortleitung WLk umfasst ist, durchgeführte Freisetzoperation abgeschlossen ist, kann ein erster Programmschritt auf der benachbarten fünften Seite PG5, die in der k+1-ten physikalischen Wortleitung WLk+1 umfasst ist, für eine Zeit tf3 durchgeführt werden. Die Speichervorrichtung 100 kann auf der fünften Seite PG5 für eine Zeit tf4 einen Freisetzoperation durchführen.
  • Wenn die auf der fünften Seite PG5, die die k+1-te physikalische Wortleitung WLk+1 umfasst, durchgeführte Freisetzoperation abgeschlossen ist, kann ein zweiter Programmschritt auf der benachbarten ersten Seite PG1, die in der k-ten physikalische Wortleitung WLk umfasst ist, für eine Zeit tf5 durchgeführt werden.
  • Wenn der zweite Programmschritt, der auf der ersten Seite PG1 durchgeführt wird, die in der k-ten physikalischen Wortleitung WLk umfasst ist, abgeschlossen ist, kann ein erster Programmschritt auf der benachbarten zweiten Seite PG2, die in der k-ten physikalischen Wortleitung WLk umfasst ist, für eine Zeit tf6 durchgeführt werden. Die Speichervorrichtung 100 kann für eine Zeit tf7 einen Freisetzoperation auf der zweiten Seite PG2 durchführen.
  • Wenn die auf der zweiten Seite PG2 durchgeführte Freisetzoperation abgeschlossen ist, kann die Speichervorrichtung 100 einen zweiten Programmschritt auf der fünften Seite PG5, die in der k+1-ten physikalischen Wortleitung WLk+1 umfasst ist, für eine Zeit tf8 durchführen.
  • Wenn der zweite Programmschritt, der auf der fünften Seite PG5 durchgeführt wird, abgeschlossen ist, kann die Speichervorrichtung 100 einen ersten Programmschritt auf der benachbarten sechsten Seite PG6 für eine Zeit tf9 durchführen. Die Speichervorrichtung 100 kann für eine Zeit tf10 eine Freisetzoperation auf der sechsten Seite PG6 durchführen. Obwohl nicht gezeigt, kann nach der Freisetzoperation für die sechste Seite PG6 ein zweiter Programmschritt wiederum für die zweite Seite PG2 und die sechste Seite PG6 durchgeführt werden.
  • 23 zeigt ein Flussdiagramm, das eine beispielhafte Programmieroperation gemäß einer Ausführungsform darstellt.
  • In Schritt S2301 kann die Speichervorrichtung 100 als Antwort auf einen Programmbefehl von einer Speichersteuerung 200 einen ersten Programmschritt an Speicherzellen durchführen, die an eine ausgewählte Wortleitung gekoppelt sind.
  • In Schritt S2303 kann die Speichervorrichtung 100 eine Massespannung an die ausgewählte Wortleitung anlegen und eine Durchgangsspannung an nicht ausgewählte Wortleitungen anlegen.
  • In Schritt S2305 kann die Speichervorrichtung 100 eine Detrap- bzw. Freisetzspannung an eine Vielzahl von Bitleitungen und eine gemeinsame Source-Leitung anlegen.
  • In Schritt S2307 kann die Speichervorrichtung 100 die Drain-Auswahlleitung und die Source-Auswahlleitung zu einem Zeitpunkt schweben lassen, an dem die Potentiale der Vielzahl von Bitleitungen und das Potential der gemeinsamen Source-Leitung eine Zielspannung erreichen. Die Zielspannung kann z.B. mit V1 in den 14, 16 und 18 bezeichnet werden.
  • In Schritt S2309 kann die Speichervorrichtung 100 einen zweiten Programmschritt an den mit der ausgewählten Wortleitung gekoppelten Speicherzellen durchführen, nachdem eine Zeitspanne seit dem Anlegen der Freisetzspannung verstrichen ist. In einigen Ausführungsformen kann die Zeitspanne z.B. eine vordefinierte Zeitspanne sein. In anderen Ausführungsformen kann die Zeitspanne eine Verzögerung sein, die innerhalb eines Bereichs variabel sein kann. Zum Beispiel kann die Verzögerung eine zufällige oder pseudozufällige Periode innerhalb eines Bereichs sein. Die Zeitspanne kann zum Beispiel durch einen Zufallszahlengenerator bestimmt werden. Das Wort „vordefiniert“, wie es hier in Bezug auf einen Parameter, z.B. eine vordefinierte Zeit oder eine vordefinierte Größe, verwendet wird, bedeutet, dass ein Wert für den Parameter bestimmt wird, bevor der Parameter in einem Prozess oder Algorithmus verwendet wird. Bei einigen Ausführungsformen wird der Wert für den Parameter vor Beginn des Prozesses oder Algorithmus bestimmt. In anderen Ausführungsformen wird der Wert für den Parameter während des Prozesses oder Algorithmus bestimmt, aber bevor der Parameter in dem Prozess oder Algorithmus verwendet wird. Der Begriff „voreingestellt“, wie er hier in Bezug auf einen Parameter, z.B. eine voreingestellte Seite, verwendet wird, bedeutet, dass ein Wert für den Parameter bestimmt wird, bevor der Parameter in einem Prozess oder Algorithmus verwendet wird. Bei einigen Ausführungsformen wird der Wert für den Parameter vor Beginn des Prozesses oder Algorithmus bestimmt. In anderen Ausführungsformen wird der Wert für den Parameter während des Prozesses oder Algorithmus bestimmt, aber bevor der Parameter in dem Prozess oder Algorithmus verwendet wird.
  • 24 zeigt ein Diagramm, das eine beispielhafte Ausführungsform einer Speichersteuerung von 1 darstellt.
  • Unter Bezugnahme auf 24 ist eine Speichersteuerung 1000 mit einem Host (nicht gezeigt) und z.B. einer Speichervorrichtung 100 gekoppelt. Die Speichersteuerung 1000 kann der Speichersteuerung 200 ähnlich sein. Dementsprechend kann eine Ausführungsform des Speichergeräts 50 die Speichersteuerung 1000 und die Speichervorrichtung 100 umfassen. Als Antwort auf eine Anfrage des Hosts (nicht gezeigt) kann die Speichersteuerung 1000 auf die Speichervorrichtung 100 zugreifen. Zum Beispiel kann die Speichersteuerung 1000 Lese-, Schreib-, Lösch- und Hintergrundoperationen der Speichervorrichtung 100 steuern. Eine Hintergrundoperation kann zum Beispiel eine Programmieroperation für den Verschleißausgleich (Wear Leveling), eine Programmieroperation für die Speicherbereinigung (Garbage Collection) usw. sein. Die Speichersteuerung 1000 kann eine Schnittstelle zwischen der Speichervorrichtung 100 und dem Host bereitstellen. Die Speichersteuerung 1000 kann Firmware/Software zum Steuern der Speichervorrichtung 100 ausführen.
  • Die Speichersteuerung 1000 kann einen Prozessor 1010, einen Speicherpuffer 1020, eine Fehlerkorrekturschaltung (Error Correction Circuit - ECC) 1030, eine Host-Schnittstelle 1040, eine Puffersteuerschaltung 1050, eine Speicherschnittstelle 1060 und einen Bus 1070 umfassen.
  • Der Bus 1070 kann einen Kommunikationskanal zwischen den Komponenten der Speichersteuerung 1000 bereitstellen.
  • Der Prozessor 1010 kann eingerichtet sein, um einen Code, z.B. Firmware und/oder Software, auszuführen, um den Gesamtbetrieb der Speichersteuerung 1000 zu steuern und logische Operationen durchzuführen. Der Prozessor 1010 kann mit einem externen Host über die Host-Schnittstelle 1040 kommunizieren und auch mit der Speichervorrichtung 100 über die Speicherschnittstelle 1060 kommunizieren. Außerdem kann der Prozessor 1010 mit dem Speicherpuffer 1020 über die Puffersteuerschaltung 1050 kommunizieren. Der Prozessor 1010 kann den Betrieb des Speichergeräts 50 steuern, indem er zum Beispiel den Speicherpuffer 1020 als Arbeitsspeicher, Cache-Speicher und/oder Pufferspeicher verwendet.
  • Der Prozessor 1010 kann eine Funktion einer Flash-Übersetzungsschicht (Flash Translation Layer - FTL) durchführen. Der Prozessor 1010 kann eine von dem Host bereitgestellte logische Blockadresse (LBA) über die FTL in eine physikalische Blockadresse (PBA) übersetzen. Die FTL kann die LBA unter Verwendung einer Abbildungs- bzw. Mappingtabelle empfangen und die LBA in die PBA übersetzen. Beispiele für ein durch die FTL durchgeführtes Adressabbildungsverfahren können verschiedene Verfahren gemäß einer Abbildungs- bzw. Mappingeinheit umfassen. Repräsentative Adressabbildungsverfahren umfassen ein Seitenabbildungsverfahren, ein Blockabbildungsverfahren und ein Hybridabbildungsverfahren.
  • Der Prozessor 1010 kann von dem Host empfangene Daten randomisieren. Zum Beispiel kann der Prozessor 1010 einen Randomisierungs- bzw. Zufalls-Seed verwenden, um von dem Host empfangene Daten zu randomisieren. Die randomisierten Daten können der Speichervorrichtung 100 als zu speichernde Daten zur Verfügung gestellt werden und können in das Speicherzellenfeld programmiert werden.
  • Der Prozessor 1010 kann die von der Speichervorrichtung 100 empfangenen Daten während einer Leseoperation derandomisieren. Zum Beispiel kann der Prozessor 1010 die von der Speichervorrichtung 100 empfangenen Daten unter Verwendung eines derandomisierenden Seeds derandomisieren. Die derandomisierten Daten können an den Host ausgegeben werden.
  • In einer Ausführungsform kann der Prozessor 1010 Software und/oder Firmware ausführen, um die Randomisierungs- oder Derandomisierungsoperation durchzuführen.
  • Der Speicherpuffer 1020 kann als Arbeitsspeicher, als Cache-Speicher oder als Pufferspeicher des Prozessors 1010 verwendet werden. Der Speicherpuffer 1020 kann Codes und Befehle speichern, die von dem Prozessor 1010 ausgeführt werden. Der Speicherpuffer 1020 kann Daten speichern, die von dem Prozessor 1010 verarbeitet werden. Der Speicherpuffer 1020 kann ein statisches RAM (SRAM) oder ein dynamisches RAM (DRAM) umfassen.
  • Die Fehlerkorrekturschaltung 1030 kann eine Fehlerkorrektur durchführen. Die Fehlerkorrekturschaltung 1030 kann auf der Grundlage von Daten, die über die Speicherschnittstelle 1060 in die Speichervorrichtung 100 geschrieben werden sollen, eine Fehlerkorrekturcode (ECC)-Codierung durchführen. Die ECC-codierten Daten können über die Speicherschnittstelle 1060 an die Speichervorrichtung 100 übertragen werden. Die Fehlerkorrekturschaltung 1030 kann eine ECC-Dekodierung auf der Grundlage von Daten durchführen, die von der Speichervorrichtung 100 über die Speicherschnittstelle 1060 empfangen werden. In einem Beispiel kann die Fehlerkorrekturschaltung 1030 als Komponente der Speicherschnittstelle 1060 in der Speicherschnittstelle 1060 umfasst sein.
  • Die Host-Schnittstelle 1040 kann unter der Steuerung des Prozessors 1010 mit dem externen Host kommunizieren. Die Host-Schnittstelle 1040 kann eine Kommunikation unter Verwendung zumindest eines der folgenden Verfahren durchführen, wie beispielsweise Universal Serial Bus (USB), Serial AT Attachment (SATA), Serial Attached SCSI (SAS), High Speed Interchip (HSIC), Small Computer System Interface (SCSI), Peripheral Component Interconnection (PCI), PCI express (PCIe), NonVolatile Memory express (NVMe), Universal Flash Storage (UFS), Secure Digital (SD), Multin demedia Card (MMC), embedded MMC (eMMC), Dual In-line Memory Module (DIN DEMM), Registered DIN DEMM (RDIN DEMM), Load Reduced DIN DEMM (LRDIN DEMM) Kommunikationsverfahren, usw.
  • Die Puffersteuerschaltung 1050 kann den Speicherpuffer 1020 unter der Steuerung des Prozessors 1010 steuern.
  • Die Speicherschnittstelle 1060 kann mit der Speichervorrichtung 100 unter der Steuerung des Prozessors 1010 kommunizieren. Die Speicherschnittstelle 1060 kann Befehle, Adressen und Daten über Kanäle an die/von der Speichervorrichtung 100 senden/empfangen.
  • In einer Ausführungsform kann die Speichersteuerung 1000 den Speicherpuffer 1020 und die Puffersteuerschaltung 1050 möglicherweise nicht umfassen.
  • In einer Ausführungsform kann der Prozessor 1010 den Betrieb der Speichersteuerung 1000 unter Verwendung von ausführbarem Code wie Firmware und/oder Software steuern. Der Prozessor 1010 kann zumindest einen Abschnitt des Codes aus einer nichtflüchtigen Speichervorrichtung (z.B. ROM) laden, die in der Speichersteuerung 1000 vorgesehen ist. In einer Ausführungsform kann der Prozessor 1010 zumindest einen Abschnitt des Codes von der Speichervorrichtung 100 über die Speicherschnittstelle 1060 laden.
  • In einer Ausführungsform kann der Bus 1070 der Speichersteuerung 1000 einen Steuerbus und einen Datenbus aufweisen. Der Datenbus kann in der Speichersteuerung 1000 Daten übertragen, und der Steuerbus kann in der Speichersteuerung 1000 Steuerinformationen, wie Befehle, Adressen usw., übertragen. In einer Ausführungsform können der Datenbus und der Steuerbus voneinander getrennt sein und dürfen sich weder gegenseitig stören noch beeinflussen. Der Datenbus kann zum Beispiel an die Host-Schnittstelle 1040, die Puffersteuerschaltung 1050, die Fehlerkorrekturschaltung 1030 und die Speicherschnittstelle 1060 gekoppelt sein. Der Steuerbus kann zum Beispiel an die Host-Schnittstelle 1040, den Prozessor 1010, die Puffersteuerschaltung 1050, den Speicherpuffer 1020 und die Speicherschnittstelle 1060 gekoppelt sein.
  • 25 stellt ein Blockdiagramm dar, das ein beispielhaftes Speicherkartensystem darstellt, in dem ein Speichergerät gemäß einer Ausführungsform der vorliegenden Offenbarung angewendet wird.
  • Unter Bezugnahme auf 25 kann ein Speicherkartensystem 2000 eine Speichersteuerung 2100, eine Speichervorrichtung 2200 und einen Anschluss bzw. Steckverbinder 2300 umfassen.
  • Die Speichersteuerung 2100 ist mit der Speichervorrichtung 2200 gekoppelt und kann auf die Speichervorrichtung 2200 zugreifen. Zum Beispiel kann die Speichersteuerung 2100 Lese-, Schreib-, Lösch- und Hintergrundoperationen der Speichervorrichtung 2200 steuern. Die Speichersteuerung 2100 kann eine Schnittstelle zwischen der Speichervorrichtung 2200 und einem Host bereitstellen. Die Speichersteuerung 2100 kann Firmware/Software zum Steuern der Speichervorrichtung 2200 ausführen. Die Speichersteuerung 2100 kann auf die gleiche Weise realisiert werden wie die Speichersteuerung 200 oder die Speichersteuerung 1000, die oben unter Bezugnahme auf die 1 bzw. 24 beschrieben sind.
  • In einer Ausführungsform kann die Speichersteuerung 2100 Komponenten umfassen, wie z.B. ein RAM, einen Prozessor, eine Host-Schnittstelle, eine Speicherschnittstelle und eine Fehlerkorrekturschaltung.
  • Die Speichersteuerung 2100 kann mit einer externen Vorrichtung über den Steckverbinder 2300 kommunizieren bzw. in Verbindung stehen. Die Speichersteuerung 2100 kann auf der Grundlage eines bestimmten Kommunikationsprotokolls mit einer externen Vorrichtung (z.B. einem Host, nicht gezeigt) kommunizieren. In einer Ausführungsform kann die Speichersteuerung 2100 mit der externen Vorrichtung über zumindest eines von verschiedenen Schnittstellenprotokollen kommunizieren, z.B. Universal Serial Bus (USB), Multimedia Card (MMC), Embedded MMC (EMMC), Peripheral Component Interconnection (PCI), PCI-Express (PCI-E), ein ATA (Advanced Technology Attachment)-Protokoll, ein SATA (Serial-ATA)-Protokoll, ein PATA (Parallel-ATA)-Protokoll, ein SCSI (Small Computer System Interface)-Protokoll, ein ESDI (Enhanced Small Disk Interface)-Protokoll, ein IDE (Integrated Drive Electronics)-Protokoll, ein FIREWIRE-Protokoll, ein UFS (Universal Flash Storage)-Protokoll, ein WI-FI-Protokoll, ein BLUETOOTH-Protokoll, ein NVME (Nonvolatile Memory Express)-Protokoll usw. In einer Ausführungsform kann der Steckverbinder 2300 durch zumindest eines der oben beschriebenen verschiedenen Kommunikationsprotokolle definiert sein.
  • In einer Ausführungsform kann die Speichervorrichtung 2200 als eine beliebige von verschiedenen nichtflüchtigen Speichervorrichtungen realisiert werden, wie z.B. ein elektrisch löschbares und programmierbares ROM (EEPROM), ein NAND-Flash-Speicher, ein NOR-Flash-Speicher, ein Phase-Change-RAM (PRAM), ein Resistiv-RAM (ReRAM), ein ferroelektrisches RAM (FRAM), ein magnetisches Spin-Transfer-Torque-RAM (STT-MRAM), usw.
  • Die Speichersteuerung 2100 und die Speichervorrichtung 2200 können in eine einzige Halbleitervorrichtung integriert werden, um eine Speicherkarte zu bilden. Beispielsweise können die Speichersteuerung 2100 und die Speichervorrichtung 2200 in ein einziges Halbleiterbauelement integriert werden und dann eine Speicherkarte bilden, wie z.B. eine PCMCIA (Personal Computer Memory Card International Association), eine Compact-Flash-Karte (CF), eine Smart-Media-Karte (SM oder SMC), eine Memory-Stick-Multimedia-Karte (MMC, RS-MMC, MMCmicro oder eMMC), eine SD-Karte (SD, miniSD, microSD oder SDHC), einen Universal-Flash-Speicher (UFS) oder dergleichen.
  • 26 zeigt ein Blockdiagramm, das ein beispielhaftes Solid-State-Drive (SSD)-System darstellt, bei dem ein Speichergerät gemäß einer Ausführungsform der vorliegenden Offenbarung angewendet wird.
  • Unter Bezugnahme auf 26 kann ein SSD-System 3000 einen Host 3100 und ein SSD 3200 umfassen. Das SSD 3200 kann über einen Signalanschluss 3001 ein Signal mit dem Host 3100 austauschen und kann über einen Stromanschluss 3002 Strom PWR empfangen. Das SSD 3200 kann eine SSD-Steuerung 3210, eine Vielzahl von Flash-Speichern 3221 bis 322n, eine Hilfsstromversorgung 3230 und einen Pufferspeicher 3240 umfassen.
  • Gemäß einer Ausführungsform der vorliegenden Offenbarung kann die SSD-Steuerung 3210 die Funktion der zuvor beschriebenen Speichersteuerung 200, Speichersteuerung 1000 oder Speichersteuerung 2100 durchführen.
  • Die SSD-Steuerung 3210 kann die Vielzahl von Flash-Speichern 3221 bis 322n als Antwort auf das von dem Host 3100 empfangene Signal steuern. In einer Ausführungsform kann das Signal Signale angeben, die auf der Grundlage der Schnittstellen des Host 3100 und des SSD 3200 definiert sind. Zum Beispiel kann das Signal ein Signal sein, das durch zumindest eine der verschiedenen Schnittstellen definiert ist, wie Universal Serial Bus (USB), Multin demedia Card (MMC), Embedded MMC (EMMC), Peripheral Component Interconnection (PCI), PCI-Express (PCI-E), Advanced Technology Attachment (ATA), Serial-ATA (SATA), Parallel-ATA (PATA), Small Computer System Interface (SCSI), Enhanced Small Disk Interface (ESDI), Integrated Drive Electronics (IDE), FIREWIRE, Universal Flash Storage (UFS), WI-FI, BLUETOOTH, Nonvolatile Memory Express (NVME), usw.
  • Die Hilfsstromversorgung 3230 kann über den Stromanschluss 3002 mit dem Host 3100 gekoppelt sein. Die Hilfsstromversorgung 3230 kann von dem Host 3100 mit Strom PWR versorgt und geladen werden. Die Hilfsstromversorgung 3230 kann das SSD 3200 mit Strom versorgen, wenn beispielsweise die Stromversorgung durch den Host 3100 unter einen Leistungsschwellenwert sinkt. Die Verschlechterung kann z.B. darin bestehen, dass die Spannungspegel um einen ersten vorgegebenen Prozentsatz unter oder über einer Nennspannung liegen, dass die Strompegel bzw. die Stromstärke um einen zweiten vorgegebenen Prozentsatz unter oder über einem Nennwert liegen, dass eine Stromversorgung für eine vorgegebene Zeitspanne unterbrochen wird usw. In einer Ausführungsform kann die Hilfsstromversorgung 3230 innerhalb des SSD 3200 oder außerhalb des SSD 3200 angeordnet sein. Zum Beispiel kann die Hilfsstromversorgung 3230 in einer Hauptplatine (Main Board) untergebracht sein und kann auch das SSD 3200 mit Hilfsstrom versorgen.
  • Der Pufferspeicher 3240 arbeitet als Pufferspeicher des SSD 3200. Beispielsweise kann der Pufferspeicher 3240 von dem Host 3100 empfangene Daten oder von der Vielzahl von Flash-Speichern 3221 bis 322n empfangene Daten speichern, oder er kann Metadaten (z.B. Abbildungstabellen) der Flash-Speicher 3221 bis 322n speichern. Der Pufferspeicher 3240 kann flüchtige Speicher, wie DRAM, SDRAM, DDR SDRAM, LPDDR SDRAM und GRAM, oder nichtflüchtige Speicher, wie FRAM, ReRAM, STT-MRAM und PRAM umfassen. Der Pufferspeicher 3240 mit nichtflüchtigem Speicher kann die Daten/Metadaten vorübergehend speichern bzw. zwischenspeichern. Das heißt, der Pufferspeicher 3240 kann die Daten/Metadaten z.B. nach einer bestimmten Zeitspanne löschen. Ein Löschen kann z.B. das Markieren der Daten/Metadaten als ungültig umfassen, so dass der von den Daten/Metadaten belegte Speicherplatz beschrieben werden kann. Die Daten/Metadaten können auch nach bestimmten Aktionen gelöscht werden, z.B. nach dem Schreiben von in dem Pufferspeicher 3240 gespeicherten Daten, nach dem Lesen von in dem Pufferspeicher 3240 gespeicherten Daten durch eine externe Vorrichtung oder nach einem Befehl zum Löschen der Daten.
  • 27 zeigt ein Blockdiagramm, das ein beispielhaftes Benutzersystem darstellt, bei dem ein Speichergerät gemäß einer Ausführungsform der vorliegenden Offenbarung angewendet wird.
  • Unter Bezugnahme auf 27 kann ein Benutzersystem 4000 einen Anwendungsprozessor 4100, ein Speichermodul 4200, ein Netzwerkmodul 4300, ein Speichermodul 4400 und eine Benutzerschnittstelle 4500 umfassen.
  • Der Anwendungsprozessor 4100 kann in dem Benutzersystem 4000 umfasste Komponenten, ein Betriebssystem (Operating System - OS) oder ein Benutzerprogramm ausführen. In einer Ausführungsform kann der Anwendungsprozessor 4100 Steuerungen (Controller), Schnittstellen, Grafikmaschinen (Graphic Engines) usw. zum Steuern der in dem Benutzersystem 4000 umfassten Komponenten umfassen. Der Anwendungsprozessor 4100 kann aus einem System-on-Chip (SoC) gebildet sein.
  • Das Speichermodul 4200 kann als Hauptspeicher, Arbeitsspeicher, Pufferspeicher oder Cache-Speicher des Benutzersystems 4000 dienen. Das Speichermodul 4200 kann flüchtige RAMs, wie DRAM, SDRAM, DDR SDRAM, DDR2 SDRAM, DDR3 SDRAM, LPDDR SDARM, LPDDR2 SDRAM, LPDDR3 SDRAM usw., oder nichtflüchtige RAMs, wie PRAM, ReRAM, MRAM, FRAM usw. umfassen. In einer Ausführungsform können der Anwendungsprozessor 4100 und das Speichermodul 4200 basierend auf einem Package-on-Package (POP) verpackt werden und dann als eine einzige Halbleiterbaugruppe bereitgestellt werden.
  • Das Netzwerkmodul 4300 kann mit externen Vorrichtungen kommunizieren. In einer Ausführungsform kann das Netzwerkmodul 4300 drahtlose Kommunikation unterstützen, wie z.B. Code Division Multiple Access (CDMA), Global System for Mobile Communication (GSM), Wideband CDMA (WCDMA), CDMA-2000, Tin deme Division Multiple Access (TDMA), Long Term Evolution (LTE), WIN DEMAX, WLAN, UWB, Bluetooth, WI-FI usw. In einer Ausführungsform kann das Netzmodul 4300 in dem Anwendungsprozessor 4100 umfasst sein.
  • Das Speichermodul 4400 kann Daten speichern. Zum Beispiel kann das Speichermodul 4400 Daten speichern, die von dem Anwendungsprozessor 4100 empfangen wurden. Alternativ dazu kann das Speichermodul 4400 die in dem Speichermodul 4400 gespeicherten Daten an den Anwendungsprozessor 4100 übertragen. In einer Ausführungsform kann das Speichermodul 4400 als eine nichtflüchtige Halbleiterspeichervorrichtung realisiert werden, wie z.B. ein Phase-Change-RAM (PRAM), ein Magnetic-RAM (MRAM), ein Resistive-RAM (RRAM), ein NAND-Flash-Speicher, ein NOR-Flash-Speicher, ein NAND-Flash-Speicher mit einem dreidimensionalen (3D) Aufbau usw. In einer Ausführungsform kann das Speichermodul 4400 als austauschbares Speichermedium (Wechsellaufwerk) bereitgestellt werden, wie z.B. eine Speicherkarte, ein externes Laufwerk des Benutzersystems 4000 usw.
  • In einer Ausführungsform kann das Speichermodul 4400 eine Vielzahl von nichtflüchtigen Speichervorrichtungen umfassen, von denen jede in der gleichen Weise arbeiten kann wie die Speichervorrichtung 100, die oben unter Bezugnahme auf 1 beschrieben ist. Das Speichermodul 4400 kann auf die gleiche Weise arbeiten wie das Speichergerät 50, das oben unter Bezugnahme auf 1 beschrieben ist.
  • Die Benutzerschnittstelle 4500 kann Schnittstellen umfassen, über die Daten oder Anweisungen in den Anwendungsprozessor 4100 eingegeben oder an eine externe Vorrichtung ausgegeben werden. In einer Ausführungsform kann die Benutzerschnittstelle 4500 Benutzereingabeschnittstellen umfassen, wie z.B. eine Tastatur, ein Tastenfeld, eine Schaltfläche, ein Touchpanel, einen Touchscreen, ein Touchpad, einen Touchball, eine Kamera, ein Mikrofon, einen Gyroskopsensor, einen Vibrations- bzw. Schwingungssensor, ein piezoelektrisches Element usw. Die Benutzerschnittstelle 4500 kann ferner Benutzerausgabeschnittstellen umfassen, wie z.B. eine Flüssigkristallanzeige (Liquid Crystal Display - LCD), eine OLED (Organic Light Emitting Diode)-Anzeigevorrichtung, eine AMOLED (Active Matrix OLED)-Anzeigevorrichtung, eine LED, einen Lautsprecher, einen Monitor usw.
  • Gemäß der vorliegenden Offenbarung werden einige Ausführungsformen einer Speichervorrichtung bereitgestellt, die die für eine Programmieroperation erforderliche Zeit verringern und ermöglichen, dass Schwellenspannungsverteilungen von Speicherzellen verbessert werden, nachdem die Programmieroperation abgeschlossen worden ist. Die Offenbarung muss jedoch nicht auf diese Ausführungsformen beschränkt sein. Verschiedene andere Ausführungsformen, einschließlich Variationen und/oder Kombinationen der offenbarten Ausführungsformen, können für einen Durchschnittsfachmann möglich sein.

Claims (20)

  1. Speichervorrichtung, aufweisend: eine Vielzahl von Speicherzellen, die mit einer Vielzahl von Bitleitungen und einer gemeinsamen Source-Leitung gekoppelt sind; und eine Steuerschaltung, die eingerichtet ist, um eine Peripherieschaltung zu steuern, um eine Programmieroperation durchzuführen, die zwei oder mehr Programmschritte an ausgewählten Speicherzellen einer ausgewählten Wortleitung umfasst, wobei die Peripherieschaltung eingerichtet ist, um: einen ersten Programmschritt der zwei oder mehr Programmschritte an den ausgewählten Speicherzellen durchzuführen; eine Freisetzoperation durchzuführen, die für eine vordefinierte Zeit eine Freisetzspannung an die Vielzahl von Bitleitungen und die gemeinsame Source-Leitung anlegt; und einen zweiten Programmschritt der zwei oder mehr Programmschritte an den ausgewählten Speicherzellen durchzuführen.
  2. Speichervorrichtung gemäß Anspruch 1, wobei: zumindest einer des ersten Programmschritts und des zweiten Programmschritts eine Vielzahl von Programmschleifen aufweist und jede der Vielzahl von Programmschleifen einen Programmierspannungs-Anlegeschritt des Anlegens einer um eine Schrittspannung erhöhten Programmierspannung an die ausgewählte Wortleitung mit zunehmender Anzahl von Programmschleifen und einen Verifizierungsschritt des Verifizierens, ob die Programmieroperation an den ausgewählten Speicherzellen abgeschlossen worden ist, aufweist.
  3. Speichervorrichtung gemäß Anspruch 2, wobei: der erste Programmschritt eine Foggy-Programmieroperation ist, bei der die mit der ausgewählten Wortleitung gekoppelten Speicherzellen derart programmiert werden, dass jede der Speicherzellen eine Schwellenspannung aufweist, die einem von Zwischenzuständen entspricht, die jeweils einer Vielzahl von Zuständen entsprechen, und der zweite Programmschritt eine Fine-Programmieroperation ist, bei der Speicherzellen programmiert werden, die Schwellenspannungen aufweisen, die in den Zwischenzuständen umfasst sind, so dass jede der Speicherzellen eine Schwellenspannung aufweist, die einem der Vielzahl von Zuständen entspricht.
  4. Speichervorrichtung gemäß Anspruch 1, wobei: die Vielzahl von Speicherzellen eine Vielzahl von Strings bilden, die jeweils mit der Vielzahl von Bitleitungen gekoppelt sind und gemeinsam mit der gemeinsamen Source-Leitung gekoppelt sind, wobei jeder String einen Drain-Auswahltransistor, einen Abschnitt der Vielzahl von Speicherzellen und einen Source-Auswahltransistor umfasst, die in Reihe miteinander gekoppelt sind, und die Steuerschaltung eingerichtet ist, um die Peripherieschaltung während der Freisetzoperation zu steuern, wobei die Peripherieschaltung dazu eingerichtet ist, um: eine Massespannung an die ausgewählte Wortleitung anlegen; eine Durchgangsspannung mit einer vordefinierten Größe an nicht ausgewählte Wortleitungen mit Ausnahme der ausgewählten Wortleitung unter den Wortleitungen anzulegen; und eine mit dem Drain-Auswahltransistor gekoppelte Drain-Auswahlleitung und eine mit dem Source-Auswahltransistor gekoppelte Source-Auswahlleitung derart zu steuern, dass sie schweben, wenn Potentiale der Vielzahl von Bitleitungen und ein Potential der gemeinsamen Source-Leitung auf eine Zielspannung ansteigen, nachdem die Freisetzspannung angelegt ist.
  5. Speichervorrichtung gemäß Anspruch 4, wobei die Zielspannung eine Größe aufweist, die gleich einer Größe einer Mindestspannung zum Bilden heißer Löcher in einem Kanalbereich der ausgewählten Speicherzellen durch die an die Vielzahl von Bitleitungen und die gemeinsame Source-Leitung angelegte Freisetzspannung ist.
  6. Speichervorrichtung gemäß Anspruch 1, wobei: die Vielzahl von Speicherzellen eine Vielzahl von Strings bilden, die jeweils mit der Vielzahl von Bitleitungen gekoppelt sind und gemeinsam mit der gemeinsamen Source-Leitung gekoppelt sind, wobei jeder String einen Drain-Auswahltransistor, einen Abschnitt der Vielzahl von Speicherzellen und einen Source-Auswahltransistor umfasst, die in Reihe miteinander gekoppelt sind, die Wortleitungen programmierte Wortleitungen, die mit Speicherzellen gekoppelt sind, für die eine Programmieroperation abgeschlossen ist, unprogrammierte Wortleitungen, die mit Speicherzellen gekoppelt sind, bevor eine Programmieroperation durchgeführt wird, und die ausgewählte Wortleitung umfassen, und die Steuerschaltung eingerichtet ist, um die Peripherieschaltung während der Freisetzoperation zu steuern, wobei die Peripherieschaltung eingerichtet ist, um: eine Durchgangsspannung mit einer vordefinierten Größe an die programmierten Wortleitungen anzulegen, eine erste Spannung, die kleiner als die Durchgangsspannung ist, an die unprogrammierten Wortleitungen anzulegen und eine zweite Spannung, die kleiner als die Durchgangsspannung und größer als die erste Spannung ist, an die ausgewählte Wortleitung anzulegen, und wenn die Potentiale der Vielzahl von BitLeitungen und ein Potential der gemeinsamen Source-Leitung auf eine Zielspannung ansteigen, nachdem die Freisetzspannung angelegt ist, eine mit dem Drain-Auswahltransistor gekoppelte Drain-Auswahlleitung und eine mit dem Source-Auswahltransistor gekoppelte Source-Auswahlleitung derart zu steuern, dass sie schweben.
  7. Die Speichervorrichtung gemäß Anspruch 6, wobei: die erste Spannung eine Massespannung ist, und eine Differenz zwischen einer Größe der Freisetzspannung und einer Größe der zweiten Spannung gleich oder größer als eine Mindestspannung zum Freisetzen von Elektronen ist, die in den ausgewählten Speicherzellen eingeschlossen sind.
  8. Speichervorrichtung gemäß Anspruch 1, wobei die Steuersteuerung eingerichtet ist, um die Peripherieschaltung zu steuern, um: den ersten Programmschritt und die Freisetzoperation an den Speicherzellen einer ausgewählten Wortleitung durchzuführen, danach den ersten Programmschritt und die Freisetzoperation an Speicherzellen durchzuführen, die mit einer Wortleitung gekoppelt sind, die an die ausgewählte Wortleitung angrenzt, und nachdem der erste Programmschritt und die Freisetzoperation an den Speicherzellen abgeschlossen sind, die mit der Wortleitung gekoppelt sind, die an die ausgewählte Wortleitung angrenzt, den zweiten Programmschritt an der ausgewählten Wortleitung durchzuführen.
  9. Speichervorrichtung gemäß Anspruch 8, wobei die Steuerschaltung die Peripherieschaltung steuert, um, nachdem der zweite Programmschritt an den Speicherzellen der ausgewählten Wortleitung abgeschlossen worden ist, den zweiten Programmschritt an den Speicherzellen durchzuführen, die an die Wortleitung gekoppelt sind, die an die ausgewählte Wortleitung angrenzt.
  10. Speichervorrichtung, aufweisend: eine Vielzahl von Speicherzellen, die mit einer Vielzahl von Wortleitungen gekoppelt sind, wobei jede Wortleitung eine Vielzahl von Seiten umfasst, und die Vielzahl von Speicherzellen mit einer Vielzahl von Bitleitungen und einer gemeinsamen Source-Leitung gekoppelt ist; und eine Steuerschaltung, die eingerichtet ist, um eine Peripherieschaltung zu steuern, um eine Programmieroperation von zwei oder mehr Programmschritten auf einer aus der Vielzahl von Seiten ausgewählten Seite durchzuführen, wobei die Peripherieschaltung eingerichtet ist, um: einen ersten Programmschritt der zwei oder mehr Programmschritte durchzuführen; eine Freisetzoperation durchzuführen, die eine Freisetzspannung an die Vielzahl von Bitleitungen und die gemeinsame Quellleitung für eine vordefinierte Zeit anlegt; und danach einen zweiten Programmschritt der zwei oder mehr Programmschritte auf der gewählten Seite durchzuführen.
  11. Speichervorrichtung gemäß Anspruch 10, wobei: jeder des ersten Programmschritts und des zweiten Programmschritts eine Vielzahl von Programmschleifen aufweisen, und jede der Vielzahl von Programmschleifen einen Programmierspannungs-Anlegeschritt des Anlegens einer um eine Schrittspannung erhöhten Programmierspannung an die ausgewählte Wortleitung mit zunehmender Anzahl von Programmschleifen und einen Verifizierungsschritt des Verifizierens, ob die Programmieroperation an den ausgewählten Speicherzellen abgeschlossen worden ist, aufweist.
  12. Speichervorrichtung gemäß Anspruch 11, wobei: der erste Programmschritt eine Foggy-Programmieroperation ist, bei der die in der ausgewählten Seite umfassten Speicherzellen programmiert werden, so dass jede der Speicherzellen eine Schwellenspannung aufweist, die einem von Zwischenzuständen entspricht, die einer Vielzahl von Zuständen entsprechen, und der zweite Programmschritt eine Fine-Programmieroperation ist, bei der Speicherzellen programmiert werden, die Schwellenspannungen aufweisen, die in den Zwischenzuständen umfasst sind, so dass jede der Speicherzellen eine Schwellenspannung aufweist, die einem der Vielzahl von Zuständen entspricht.
  13. Speichervorrichtung gemäß Anspruch 10, wobei: die Vielzahl von Speicherzellen eine Vielzahl von String-Gruppen bilden, die mit der Vielzahl von Bitleitungen und der gemeinsamen Source-Leitung gekoppelt sind und jeweils der Vielzahl von Seiten entsprechen, wobei jeder einer Vielzahl von Strings, die in jeder der Vielzahl von String-Gruppen umfasst sind, einen Drain-Auswahltransistor, einen Abschnitt der Vielzahl von Speicherzellen und einen Source-Auswahltransistor umfasst, und die Steuerschaltung eingerichtet ist, um die Peripherieschaltung während der Freisetzoperation zu steuern, wobei die Peripherieschaltung eingerichtet ist, um: eine Massespannung an die ausgewählte Wortleitung anzulegen und eine Durchgangsspannung mit einer vordefinierten Größe an nicht ausgewählte Wortleitungen mit Ausnahme der ausgewählten Wortleitung aus der Vielzahl von Wortleitungen anzulegen, und wenn die Potentiale der Vielzahl von Bitleitungen und ein Potential der gemeinsamen Source-Leitung bis zu einer Zielspannung ansteigen, nachdem die Freisetzspannung angelegt wurde, Drain-Auswahlleitungen und die Source-Auswahlleitungen derart zu steuern, dass sie schweben, wobei die Drain-Auswahlleitungen und die Source-Auswahlleitungen jeweils mit Drain-Auswahltransistoren und Source-Auswahltransistoren gekoppelt sind, die in Strings umfasst sind, die der ausgewählten Seite entsprechen.
  14. Speichervorrichtung gemäß Anspruch 13, wobei die Steuerschaltung eingerichtet ist, um die Peripherieschaltung derart zu steuern, dass eine Drain-Auswahlleitung und eine Source-Auswahlleitung schweben können, wenn die Freisetzspannung angelegt wird, wobei die Drain-Auswahlleitung und die Source-Auswahlleitung jeweils mit Drain-Auswahltransistoren und Source-Auswahltransistoren gekoppelt sind, die in Strings umfasst sind, die anderen Seiten als der ausgewählten Seite unter der Vielzahl von Seiten entsprechen, die in der ausgewählten Wortleitung umfasst sind.
  15. Speichervorrichtung gemäß Anspruch 13, wobei die Zielspannung eine Größe aufweist, die gleich einer Größe einer Mindestspannung zum Bilden heißer Löcher in einem Kanalbereich von Speicherzellen, die in der ausgewählten Seite umfasst sind, durch die an die Vielzahl von Bitleitungen und die gemeinsame Source-Leitung angelegte Freisetzoperation ist.
  16. Speichervorrichtung gemäß Anspruch 10, wobei die Freisetzspannung eine Größe aufweist, die gleich oder größer als eine Größe einer Mindestspannung zum Freisetzen von Elektronen ist, die in den in der ausgewählten Seite umfassten Speicherzellen eingeschlossen sind.
  17. Speichervorrichtung gemäß Anspruch 10, wobei die Steuerschaltung eingerichtet ist, um die Peripherieschaltung zu steuern, um: den ersten Programmschritt auf jeder der Vielzahl von Seiten durchzuführen, die in der ausgewählten Wortleitung umfasst sind, nachdem der erste Programmschritt auf jeder der Vielzahl von Seiten, die in der ausgewählten Wortleitung umfasst sind, abgeschlossen worden ist, die Freisetzoperation auf der Vielzahl von Seiten durchzuführen, die in der ausgewählten Wortleitung umfasst sind, und nachdem die Freisetzoperation auf der Vielzahl von Seiten, die in der ausgewählten Wortleitung umfasst sind, abgeschlossen worden ist, den zweiten Programmschritt für jede der Vielzahl von Seiten durchzuführen, die in der ausgewählten Wortleitung umfasst sind.
  18. Speichervorrichtung gemäß Anspruch 10, wobei die Steuerschaltung eingerichtet ist, um die Peripherieschaltung derart zu steuern, dass, nachdem der erste Programmschritt, die Freisetzoperation und der zweite Programmschritt auf der ausgewählten Seite abgeschlossen sind, nacheinander den ersten Programmschritt, die Freisetzoperation und den zweiten Programmschritt auf einer angrenzenden Seite durchführt, die mit der ausgewählten Wortleitung gekoppelt ist und an die ausgewählte Seite angrenzt.
  19. Speichervorrichtung gemäß Anspruch 10, wobei die Steuerschaltung eingerichtet ist, um die Peripherieschaltung zu steuern, um: nachdem der erste Programmschritt und die Freisetzoperation auf der ausgewählten Seite abgeschlossen worden sind, den ersten Programmschritt und die Freisetzoperation auf einer Seite, die derart voreingestellt ist, dass sie zuerst ausgewählt wird, unter einer Vielzahl von Seiten, die in einer angrenzenden Wortleitung umfasst sind, die eine Wortleitung ist, die an die ausgewählte Wortleitung angrenzt und die im Anschluss an die ausgewählte Wortleitung ausgewählt werden soll, durchzuführen, und nachdem der erste Programmschritt und die Freisetzoperation auf der Seite, die derart voreingestellt ist, dass sie zuerst ausgewählt wird, abgeschlossen worden sind, den zweiten Programmschritt auf der angewählten Seite durchzuführen.
  20. Verfahren zum Betreiben einer Speichervorrichtung, wobei die Speichervorrichtung eine Vielzahl von Speicherzellen aufweist, die mit einer Vielzahl von Wortleitungen gekoppelt sind und zwischen einer Vielzahl von Bitleitungen und einer gemeinsamen Source-Leitung gekoppelt sind, das Verfahren aufweisend: Durchführen eines ersten Programmschrittes an ausgewählten Speicherzellen, die mit einer entsprechenden Wortleitung gekoppelt sind, die aus der Vielzahl von Wortleitungen ausgewählt wird; nachdem der erste Programmschritt abgeschlossen worden ist, Durchführen einer Freisetzoperation des Anlegens einer Freisetzspannung an die Vielzahl von Bitleitungen und die gemeinsame Source-Leitung für eine vordefinierte Zeit, wobei die Freisetzspannung verwendet wird, um zumindest ein in den ausgewählten Speicherzellen eingeschlossenes Elektron freizusetzen; und nachdem die Freisetzoperation abgeschlossen worden ist, Durchführen eines zweiten Programmschritts an den ausgewählten Speicherzellen.
DE102022212920.2A 2022-02-10 2022-12-01 Speichervorrichtung und verfahren zum betreiben der speichervorrichtung Pending DE102022212920A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020220017797A KR20230120934A (ko) 2022-02-10 2022-02-10 메모리 장치 및 그 동작 방법
KR10-2022-0017797 2022-02-10

Publications (1)

Publication Number Publication Date
DE102022212920A1 true DE102022212920A1 (de) 2023-08-10

Family

ID=87312875

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102022212920.2A Pending DE102022212920A1 (de) 2022-02-10 2022-12-01 Speichervorrichtung und verfahren zum betreiben der speichervorrichtung

Country Status (5)

Country Link
US (1) US20230253050A1 (de)
KR (1) KR20230120934A (de)
CN (1) CN116580731A (de)
DE (1) DE102022212920A1 (de)
TW (1) TW202333038A (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4099327A1 (de) * 2021-06-04 2022-12-07 Commissariat à l'Energie Atomique et aux Energies Alternatives Verfahren zum programmieren eines arrays von resistiven speicherzellen

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101348173B1 (ko) * 2007-05-25 2014-01-08 삼성전자주식회사 플래시 메모리 장치, 그것의 소거 및 프로그램 방법들,그리고 그것을 포함한 메모리 시스템
KR101666942B1 (ko) * 2010-08-18 2016-10-18 삼성전자주식회사 비휘발성 메모리 장치의 프로그램 방법과, 상기 방법을 수행할 수 있는 장치들
KR20120121170A (ko) * 2011-04-26 2012-11-05 에스케이하이닉스 주식회사 반도체 장치 및 이의 동작 방법
KR102274280B1 (ko) * 2015-06-22 2021-07-07 삼성전자주식회사 불휘발성 메모리 장치의 동작 방법
KR20210028517A (ko) * 2019-09-04 2021-03-12 에스케이하이닉스 주식회사 메모리 컨트롤러 및 그 동작 방법
US11508449B2 (en) * 2020-12-21 2022-11-22 Micron Technology, Inc. Detrapping electrons to prevent quick charge loss during program verify operations in a memory device
US20230154541A1 (en) * 2021-11-18 2023-05-18 Sandisk Technologies Llc Soft erase process during programming of non-volatile memory

Also Published As

Publication number Publication date
US20230253050A1 (en) 2023-08-10
KR20230120934A (ko) 2023-08-17
CN116580731A (zh) 2023-08-11
TW202333038A (zh) 2023-08-16

Similar Documents

Publication Publication Date Title
KR102461099B1 (ko) 메모리 장치 및 이를 포함하는 저장 장치 및 그 동작 방법
KR102611345B1 (ko) 메모리 컨트롤러 및 그 동작 방법
CN109427400B (zh) 存储器装置及其操作方法
KR20200109820A (ko) 메모리 장치 및 그 동작 방법
CN110275673B (zh) 存储装置及其操作方法
CN107195326B (zh) 半导体存储装置及存储系统
CN110287130A (zh) 存储装置及其操作方法
KR102645740B1 (ko) 저장 장치 및 그 동작 방법
KR20210155660A (ko) 메모리 장치 및 이의 제어 방법
CN114141293A (zh) 存储器装置及其操作方法
DE102022212920A1 (de) Speichervorrichtung und verfahren zum betreiben der speichervorrichtung
US11335406B2 (en) Memory device for performing program verify operation and method of operating the same
CN112530496B (zh) 存储器设备及其操作方法
CN114078530A (zh) 存储器装置及其操作方法
KR20210074028A (ko) 메모리 장치 및 그 동작 방법
CN116631481A (zh) 存储器设备及其操作方法
CN115798552A (zh) 存储器装置及该存储器装置的操作方法
DE102021208963A1 (de) Speichervorrichtung und verfahren zum betreiben derselben
KR20220107578A (ko) 메모리 장치 및 그 동작 방법
DE102022203786A1 (de) Speichervorrichtung und verfahren zum betreiben derselben
DE102022205956A1 (de) Speichervorrichtung und verfahren zum betreiben der speichervorrichtung
US11657885B2 (en) Memory device and method of operating the memory device
US11646089B2 (en) Memory device for performing verify operation and operating method thereof
US20230307069A1 (en) Memory device and method of operating the same
US20240005987A1 (en) Establishing bitline, wordline and boost voltages to manage a maximum program voltage level during all levels programming of a memory device

Legal Events

Date Code Title Description
R081 Change of applicant/patentee

Owner name: SK HYNIX INC., ICHEON-SI, KR

Free format text: FORMER OWNER: SK HYNIX INC., ICHEON-SI, GYEONGGI-DO, KR