DE102022200598A1

DE102022200598A1 - Verfahren zum Erfassen eines charakteristischen Betriebsparameters eines Transistors eines Inverters

Info

Publication number: DE102022200598A1
Application number: DE102022200598.8A
Authority: DE
Inventors: Hadiuzzaman Syed; Nico Wuestemann; Cristino Salcines; Karl Oberdieck
Original assignee: Robert Bosch GmbH
Current assignee: Robert Bosch GmbH
Priority date: 2022-01-20
Filing date: 2022-01-20
Publication date: 2023-07-20
Also published as: JP2023106340A; CN116470780A; US20230231496A1

Abstract

Die vorliegende Erfindung betrifft einen Inverter (1), umfassend einen ersten Transistor (2) und einen zweiten Transistor (3), welcher ein High-Side-Transistor und ein Low-Side-Transistor des Inverters (1) sind, und eine Steuerelektronik (4), welche dazu eingerichtet ist einen ersten Schaltvorgang auszulösen, in dem der erste Transistor (2) eingeschaltet wird, wobei der zweite Transistor (3) in einem abgeschalteten Zustand ist, wobei eine parasitäre Kapazität des ersten Transistors bei dem ersten Schaltvorgangs entladen wird, einen zweiten Schaltvorgang auszulösen, in dem der erste Transistor (2) ausgeschaltet oder erneut eingeschaltet wird, wobei zugleich der zweite Transistor (3) in dem abgeschalteten Zustand verbleibt, wobei die parasitäre Kapazität des ersten Transistors bei dem zweiten Schaltvorgangs bereits entladen ist, eine Zeitdifferenz zu erfassen, welche einen Unterschied zwischen einer Dauer des ersten Schaltvorgangs und einer Dauer des zweiten Schaltvorgangs beschreibt, und einen charakteristischen Betriebsparameter des ersten Transistors (2) basierend auf der Zeitdifferenz zu ermitteln.

Description

Stand der Technik
Die vorliegende Erfindung betrifft einen Inverter, der dazu geeignet ist, einen charakteristischen Betriebsparameter eines Transistors des Inverters zu erfassen.
Siliziumcarbid-Transistoren, typischerweise MOSFETs, sind die Hauptkomponenten von Invertern im automobilen Umfeld. Über die Lebenszeit eines Inverters hinweg kommt es zu einer Alterung der Komponenten des Inverters, was auch die Transistoren des Inverters betrifft. Diese Alterung der Transistoren führt zu einem Degradieren der Betriebsparameter der Transistoren aufgrund von Alterung oder aufgrund der konstanten Lastbedingungen, welche aus der Verwendung des Transistors resultieren. Andere mögliche Abweichungen von Betriebsparametern eines Transistors von dessen Zielwerten werden durch Toleranzen im Herstellungsprozess verursacht.
Oftmals werden die Transistoren in einem Inverter in parallelen Konfigurationen genutzt. Unterschiedliche Betriebsparameter einzelner Transistoren führen dabei zu einer Asymmetrie in einer Stromverteilung und die daraus resultierenden Verluste führen zu einer ungleichmäßigen Hitzeverteilung in den Transistoren. Diese unsymmetrische Verteilung führt zu einer höheren Belastung in den Eckbereichen einzelner Transistorchips, welche den größten Strom des Transistors leiten. Somit wird deren Alterungsprozess beschleunigt.
Um eine Ansteuerung von Transistoren in einem Inverter zu ermöglichen, in der es zu einer gleichmäßigen Belastung aller Transistoren kommt, ist es notwendig, die Betriebsparameter der einzelnen Transistoren zu kennen. Dabei ist es bekannt, einen Spannungsverlauf einer Drain-Source-Spannung und einer Gate-Source-Spannung zu betrachten, um daraus eine durch eine Miller-Kapazität induzierte Miller-Ladung bzw. die Kapazität der Miller-Kapazität zu errechnen. Um die entsprechenden Werte zu ermitteln, wird dabei eine Gate-Source-Spannung über ihren zeitlichen Verlauf abgetastet und analysiert. Dieser Abtast-Vorgang kann jedoch zu Ungenauigkeiten führen. Ferner wird es dadurch notwendig, die Drain-Source-Spannung zu überwachen und zusätzliche Trigger sind notwendig. Auch kann durch das Überwachen der Gate-Source-Spannung über einen Einschaltvorgang eines Transistors hinweg nicht auf parasitäre Effekte geschlossen werden. So können insbesondere keine parasitären Kapazitäten, die nicht intrinsische Kapazitäten des Transistors sind, geschlossen werden. Beispielsweise können Effekte, die aus der Verwendung mehrerer Transistorchips resultieren, nicht betrachtet werden.
Offenbarung der Erfindung
Der erfindungsgemäße Inverter umfasst einen ersten Transistor und einen zweiten Transistor, welcher ein High-Side-Transistor und ein Low-Side-Transistor des Inverters sind, und eine Steuerelektronik, welche dazu eingerichtet ist einen ersten Schaltvorgang auszulösen, in dem der erste Transistor eingeschaltet wird, wobei der zweite Transistor in einem abgeschalteten Zustand ist, wobei eine parasitäre Kapazität des ersten Transistors bei dem ersten Schaltvorgangs entladen wird, einen zweiten Schaltvorgang auszulösen, in dem der erste Transistor ausgeschaltet oder erneut eingeschaltet wird, wobei zugleich der zweite Transistor in dem abgeschalteten Zustand verbleibt, wobei die parasitäre Kapazität des ersten Transistors bei dem zweiten Schaltvorgangs bereits entladen ist, eine Zeitdifferenz zu erfassen, welche einen Unterschied zwischen einer Dauer des ersten Schaltvorgangs und einer Dauer des zweiten Schaltvorgangs beschreibt, und einen charakteristischen Betriebsparameter des ersten Transistors basierend auf der Zeitdifferenz zu ermitteln.
Das erfindungsgemäße Verfahren zum Erfassen eines charakteristischen Betriebsparameters eines Transistors eines Inverters, welcher einen ersten Transistor und einen zweiten Transistor umfasst, die ein High-Side-Transistor und eine Low-Side-Transistor des Inverters sind, umfasst ein Auslösen eines ersten Schaltvorgangs, in dem der erste Transistor eingeschaltet wird, wobei der zweite Transistor in einem abgeschalteten Zustand ist, wobei eine parasitäre Kapazität des ersten Transistors bei dem ersten Schaltvorgangs entladen wird, ein Auslösen eines zweiten Schaltvorgangs, in dem der erste Transistor ausgeschaltet oder erneut eingeschaltet wird, wobei zugleich der zweite Transistor in dem abgeschalteten Zustand verbleibt, wobei die parasitäre Kapazität des ersten Transistors bei dem zweiten Schaltvorgangs bereits entladen ist, ein Erfassen einer Zeitdifferenz, welche einen Unterschied zwischen einer Dauer des ersten Schaltvorgangs und einer Dauer des zweiten Schaltvorgangs beschreibt, und ein Ermitteln eines charakteristischen Betriebsparameter des ersten Transistors basierend auf der Zeitdifferenz.
Es wird somit der erste Transistor entweder zweimal eingeschaltet oder dieser wird erst eingeschaltet und dann ausgeschaltet. Der charakteristische Betriebsparameter wird insbesondere unter der Annahme ermittelt, dass eine Gate-Ladung bei einem Einschaltvorgang des ersten Transistors einer Gate-Ladung bei einem Ausschaltvorgang des ersten Transistors entspricht oder dieser ähnlich ist.
Ein Highside-Transistor ist ein Transistor, welcher typischerweise eine dem Inverter bereitgestellte Versorgungsspannung gegenüber einer Ausgangsseite des Inverters schaltet. Der Lowside-Transistor ist typischerweise ein Transistor, welcher die Ausgangsseite des Inverters auf ein Massepotential schaltet. Ein Schaltvorgang ist das Zeitintervall, in dem ein Transistor von einem leitenden in einen nichtleitenden Zustand wechselt oder von einem nichtleitenden in einen leitenden Zustand wechselt. Der Schaltvorgang beginnt typischerweise mit dem Bereitstellen eines Steuersignals für den Transistor, insbesondere durch ein Verändern einer Gate Source-Spannung. Ein Schaltvorgang endet dann, wenn der Transistor über seine Drain Source-Kontakte einen minimalen oder maximalen Stromfluss ermöglicht, also der Drain Source-Strom minimal oder maximal ist, oder dann, wenn die über die Drain Source-Kontakte abfallende Spannung minimal, typischerweise 0 Volt, oder maximal ist.
Der erste und/oder zweite Transistor sind insbesondere MOSFET-Transistoren. Die Steuerelektronik ist dazu eingerichtet, eine Zeitdifferenz zu erfassen. Diese Zeitdifferenz definiert einen Unterschied zwischen einer Dauer des ersten Schaltvorgangs und einer Dauer des zweiten Schaltvorgangs. Dies kann entweder dadurch erfasst werden, dass zunächst die Dauer des ersten Schaltvorgangs und dann die Dauer des zweiten Schaltvorgangs gemessen wird und abschließend die Zeitdifferenz aus den gemessenen Werten errechnet wird. Der charakteristische Betriebsparameter des ersten Transistors wird basierend auf der Zeitdifferenz ermittelt. Das bedeutet mit anderen Worten, dass sich aus dem Schaltverhalten des ersten Transistors bei abgeschaltetem zweiten Transistor eine Charakteristik des ersten Transistors ermitteln lässt.
Bei dem ersten Schaltvorgang wird ist eine parasitäre Kapazität des ersten Transistors entladen. Dies impliziert, dass die parasitäre Kapazität vor dem ersten Schaltvorgang in einem geladenen Zustand ist, damit diese entladen werden kann. Eine parasitäre Kapazität ist dabei eine durch den Transistor gebildete Kapazität, die sich aus den Eigenschaften des Transistors selbst ergibt. Eine parasitäre Kapazität ist somit kein eigenständiges Bauelement, welches mit dem Transistor verschaltet ist. Bei dem zweiten Schaltvorgang ist die parasitäre Kapazität des ersten Transistors bereits entladen. So wurde die parasitäre Kapazität des ersten Transistors beispielsweise bereits bei dem ersten Schaltvorgang entladen und verbleibt in diesem Zustand bis der zweite Schaltvorgang ausgeführt wird.
Die Unteransprüche zeigen bevorzugte Weiterbildungen der Erfindung.
Bevorzugt ist die parasitäre Kapazität eine Miller-Kapazität und der charakteristische Betriebsparameter eine Ladung oder ein Kapazitätswert der Miller-Kapazität ist. Die Miller-Kapazität ist dabei eine Kapazität, die sich zwischen einem Drain-Kontakt und einem Gate-Kontakt des Transistors ergibt. Diese muss vor einem Schalten des Transistors durch einen Gate-Strom entladen werden und kann daher einen Schaltvorgang des Transistors verzögern. Daher ist es Vorteilhaft, die in der Miller-Kapazität gespeicherte Ladung oder den Kapazitätswert der Miller-Kapazität zu ermitteln, da basierend auf diesen Werten ein Schaltvorgang des Transistors zeitlich abgestimmt werden kann.
Bevorzug ist die Steuerelektronik ferner dazu eingerichtet, einen Gate-Strom des ersten Transistors festzulegen oder zu erfassen und den charakteristischen Betriebsparameter des ersten Transistors basierend auf dem Gate-Strom des ersten Transistors und der Zeitdifferenz zu ermitteln. Der Gate-Strom fließt unter anderem in die parasitären Kapazitäten des Transistors. Dadurch kann dieser als Berechnungsgrundlage für Betriebsparameter dienen, die parasitäre Kapazitäten des Transistors berechnen. Es ist daher vorteilhaft, den Gate-Strom des ersten Transistors festzulegen oder zu erfassen, damit dieser für notwendige Berechnungen bekannt ist. Die Zeitdifferenz definiert die Zeit, in welcher der Gate-Strom in die parasitären Kapazitäten fließt.
Auch ist es vorteilhaft, wenn der charakteristische Betriebsparameter eine Ladung der Miller-Kapazität des ersten Transistors ist und diese mittels einer Multiplikation des Gate-Stroms des ersten Transistors und der Zeitdifferenz ermittelt wird. Gerade die Miller-Kapazität des ersten Transistors ist ein wichtiger Parameter, um Schaltvorgänge mehrerer Transistoren zu synchronisieren oder aufeinander abzustimmen. Durch das Berechnen der Miller-Kapazität mittels der Multiplikation des Gate-Stroms des ersten Transistors und der Zeitdifferenz wird es ermöglicht, die Miller-Kapazität ohne ein Messen einer Spannung zu ermitteln. Insbesondere können dabei besonders genaue Ergebnisse für die zu ermittelnden Werte der Miller-Kapazität erreicht werden.
Ferner ist es vorteilhaft, wenn der erste Schaltvorgang und der zweite Schaltvorgang in einem lastfreien Zustand des Inverters erfolgen. Es wird somit verhindert, dass Ströme über einen Ausgangskontakt zwischen dem ersten Transistor und dem zweiten Transistor über eine angeschlossene Last abfließen können. Somit werden die Messergebnisse nicht verfälscht.
Ferner ist es vorteilhaft, wenn der erste Schaltvorgang ein erster Schaltvorgang ist, nachdem der Inverter in den lastfreien Zustand geschaltet wurde. Das bedeutet, dass keine anderen Schaltvorgänge durch den ersten Transistor und/oder den zweiten Transistor ausgeführt wurden, nachdem der Inverter nach einem Betrieb unter Last in den lastfreien Zustand geschaltet wurde. Das bedeutet, dass die parasitären Kapazitäten des ersten und/oder des zweiten Transistors noch vollständig geladen sind, wie dies durch deren Betrieb in einem nicht-lastfreien Zustand erfolgt. Es ist somit auch vorteilhaft, dass der erste Schaltvorgang möglichst zeitnah ausgeführt wird, nachdem der Inverter in den lastfreien Zustand geschaltet wurde. So wird der erste Schaltvorgang bevorzugt unmittelbar darauf ausgeführt, dass der lastfreie Zustand detektiert wurde. Dadurch, dass die parasitären Kapazitäten des ersten und des zweiten Transistors vollständig geladen sind, kann deren Einfluss auf den charakteristischen Betriebsparameter besonders genau ermittelt werden.
Der zweite Schaltvorgang ist bevorzugt ein initialer Schaltvorgang unmittelbar nach dem ersten Schaltvorgang. Dies ist besonders dann vorteilhaft, wenn in dem zweiten Schaltvorgang der erste Transistor ausgeschaltet wird. Somit kann verhindert werden, dass durch weitere Parameter, wie beispielsweise durch eine Temperaturveränderung, ein Ergebnis bei dem Ermitteln des charakteristischen Betriebsparameters verfälscht wird.
Bevorzugt ist die Dauer des ersten Schaltvorgangs und/oder die Dauer des zweiten Schaltvorgangs durch die Zeit definiert, über die eine Gate-Source-Spannung des ersten Transistors bei dem Schaltvorgang ansteigt oder abfällt. Dabei ist die Dauer des ersten Schaltvorgangs insbesondere durch die Dauer eines Ansteigens der Gate-Source-Spannung des ersten Transistors definiert. Ist der zweite Schaltvorgang ein Ausschalten des ersten Transistors, so ist die Dauer des zweiten Schaltvorgangs durch die Zeit definiert, über welche die Gate-Source-Spannung des ersten Transistors bei dem zweiten Schaltvorgang abfällt. Ist der zweite Schaltvorgang ein erneutes Einschalten des ersten Transistors bei dem zweiten Schaltvorgang, so ist die Dauer des zweiten Schaltvorgangs durch die Zeit definiert, über welche die Gate-Source-Spannung des ersten Transistors bei dem Schaltvorgang auf einen Maximalwert ansteigt. Ein Schaltvorgang ist somit über ein Ansteigen oder Abfallen der Gate-Source-Spannung definiert.
Ferner ist es vorteilhaft, wenn der erste Transistor bei dem zweiten Schaltvorgang erneut eingeschaltet wird, wobei der erste Transistor in einem zwischen dem ersten und dem zweiten Schaltvorgang liegenden Zwischenschaltvorgang ausgeschaltet wird, um das erneute Einschalten in dem folgenden zweiten Schaltvorgang zu ermöglichen, wobei der zweite Transistor bei dem Zwischenschaltvorgang in den abgeschalteten Zustand verbleibt. Um ein erneutes Einschalten des ersten Transistors zu ermöglichen, ist es notwendig, dass dieser zunächst ausgeschaltet wird. Dies erfolgt durch den Zwischenschaltvorgang. Gleichzeitig wird dadurch ermöglicht, dass in dem Zwischenschaltvorgang die Kapazitäten des ersten und/oder des zweiten Transistors entladen werden. Somit kann ein Vergleich von Schaltvorgängen bei geladenen Kapazitäten des ersten Transistors gegenüber entladenen Kapazitäten des ersten Transistors erreicht werden.
Der erfindungsgemäße Inverter weist alle Vorteile des erfindungsgemäßen Verfahrens auf.
Figurenliste
Nachfolgend werden Ausführungsbeispiele der Erfindung unter Bezugnahme auf die begleitende Zeichnung im Detail beschrieben. In der Zeichnung ist:

1 eine Darstellung eines erfindungsgemäßen Inverters,
2 ein Verlauf einer Gate-Source-Spannung eines ersten Transistors bei einem ersten Schaltvorgang,
3 eine Darstellung eines Verlaufs einer Gate-Source-Spannung des ersten Transistors bei einem zweiten Schaltvorgang,
4 eine Darstellung einer Drain-Source-Spannung des ersten Transistors bei dem ersten Schaltvorgang,
5 eine Darstellung eines Verlaufs einer Drain-Source-Spannung des ersten Transistors bei dem zweiten Schaltvorgang,
6 ein Schaltbild einer Schaltung zum Erfassen eines Gate-Stroms des ersten Transistors, und
7 eine Darstellung einer Drain-Source-Spannung und einer Gate-Source-Spannung des ersten Transistors bei dem ersten und zweiten Schaltvorgang bei aufeinanderfolgenden Einschaltvorgängen.

Ausführungsformen der Erfindung
1 zeigt einen Inverter 1, welcher einen ersten Transistor 2 und einen zweiten Transistor 3 umfasst. Der erste Transistor 2 ist dabei ein Low-Side-Transistor und der zweite Transistor 3 ist dabei ein High-Side-Transistor des Inverters 1.
Der zweite Transistor 3 ist mit einem Drain-Kontakt mit einem Spannungspotential einer Versorgungsspannung des Inverters 1 verbunden, über welches eine Versorgungsspannung V_DD bereitgestellt wird. So wird beispielsweise eine Versorgungsspannung V_DD von 300 Volt bereitgestellt. Ein Source-Kontakt des zweiten Transistors 3 ist mit einem Ausgangskontakt 5 des Inverters 1 und mit einem Drain-Kontakt des ersten Transistors 2 verbunden. Ein Source-Kontakt des ersten Transistors 2 ist mit einer Schaltungsmasse verbunden. Der erste Transistor 2 und der zweite Transistor 3 sind somit über ihre Schaltkontakte in Reihe geschaltet. Ein Gate-Kontakt des ersten Transistors 2 und ein Gate-Kontakt des zweiten Transistors 3 sind mit einer Steuerelektronik 4 des Inverters 1 gekoppelt. Die Steuerelektronik 4 ist dazu eingerichtet, das erfindungsgemäße Verfahren auszuführen.
In einem regulären Betrieb des Inverters 1 werden der zweite Transistor 3 und der erste Transistor 2 abwechselnd geschaltet und somit wird abwechselnd die Versorgungsspannung V_DD und das Massepotential auf den Ausgangskontakt 5 gelegt. Auf diese Weise wird beispielsweise eine Phase eines Wechselstroms erzeugt, durch welchen beispielsweise ein Motor eines Fahrzeuges betrieben wird.
Um die Schaltvorgänge des ersten Transistors 2 und des zweiten Transistors 3 aufeinander abzustimmen, ist es vorteilhaft, wenn der Steuerelektronik 4 charakteristische Betriebsparameter der beiden Transistoren 2, 3 bekannt sind. So ist es beispielsweise vorteilhaft, wenn parasitäre Kapazitäten des ersten Transistors bekannt sind, da diese einen Einfluss auf die Schaltzeiten des ersten Transistors nehmen. Durch die charakteristischen Betriebsparameter des ersten Transistors 2 wird beispielsweise eine für den ersten Transistor 2 charakteristische Miller-Ladung Q_GD beschrieben. Weitere beispielhafte charakteristische Betriebsparameter sind eine Einschaltkapazität und eine Gate Source-Kapazität des ersten Transistors 2.
Im Folgenden wird beschrieben, wie die Miller-Ladung Q_GD des ersten Transistors 2 ermittelt wird. Es wird jedoch bereits hier darauf hingewiesen, dass basierend auf dem beschriebenen Verfahren auch weitere charakteristische Betriebsparameter ermittelt werden können, da diese oftmals in einer Abhängigkeit zu der Miller-Ladung Q_GD stehen.
Durch die Steuerelektronik 4 wird zuerst ein Zeitpunkt detektiert, zu dem der Inverter 1 in einem lastfreien Zustand ist. Dies ist beispielsweise dann der Fall, wenn ein elektrisches Fahrzeug, in welchem der Inverter 1 verbaut ist, sich in einem Ruhezustand befindet und durch einen Motor des Fahrzeugs kein Strom von dem Inverter 1 gezogen wird. So wird in diesem Zustand insbesondere eine Motorspule von dem Inverter 1 getrennt. In dem lastfreien Zustand des Inverters 1 sind typischerweise zunächst sowohl der erste Transistor 2 als auch der zweite Transistor 3 in einem abgeschalteten Zustand. Das bedeutet, dass über die Drain- und Source-Kontakte der Transistoren 2, 3 in diesem Zustand zunächst kein Strom fließt.
Durch die Steuerelektronik 4 wird ein erster Schaltvorgang ausgelöst. In dem ersten Schaltvorgang wird der erste Transistor 2 eingeschaltet und der zweite Transistor 3 verbleibt in dem abgeschalteten Zustand. Eine Gate-Source-Spannung des ersten Transistors 2 ist für den ersten Schaltvorgang über einen zeitlichen Verlauf in 2 dargestellt. Zudem ist eine Drain-Source-Spannung des ersten Transistors 1 für den ersten Schaltvorgang über ihren zeitlichen Verlauf in 4 dargestellt.
In 2 ist ein Spannungsverlauf 10 der Gate-Source-Spannung V_GS des ersten Transistors 2 über einen zeitlichen Verlauf bei dem ersten Schaltvorgang dargestellt. So ist aus 2 ersichtlich, dass in einem ersten Zeitintervall t1 zunächst die Gate-Source-Spannung des ersten Transistor 2 ansteigt. In einem auf das erste Zeitintervall t1 folgenden zweiten Zeitintervall t2 verweilt die Gate-Source-Spannung des ersten Transistors 2 auf einem Plateau. Dieses Plateau wird durch eine parasitäre Kapazität zwischen dem Drain und dem Gate des ersten Transistors 2, also durch die Miller-Kapazität, verursacht. In dem zweiten Zeitintervall t2 wird die zu Beginn des ersten Schaltvorgangs geladene Miller-Kapazität durch den zu dem Gate des ersten Transistor 2 fließenden Gate-Strom entladen, was dazu führt, dass die Gate-Source-Spannung des ersten Transistors 2 für diesen Zeitraum nicht weiter ansteigt. Erst wenn das zweite Zeitintervall t2 abgelaufen ist, steigt die Gate Source-Spannung in einem dritten Zeitintervall t3 weiter an, bis diese ihren Maximalwert erreicht hat. Die Gate-Source-Spannung wird durch die Steuerelektronik 4 bereitgestellt.
In 4 ist ein Spannungsverlauf 11 der Drain-Source-Spannung V_DS des ersten Transistors 2 über einen zeitlichen Verlauf bei dem ersten Schaltvorgang dargestellt. In dem ersten Zeitintervall t1 verbleibt die Drain-Source-Spannung auf einem hohen Spannungsniveau. Zwar befindet sich der zweite Transistor 3 in einem abgeschalteten Zustand, aber dennoch wird durch die Kapazitäten der Transistoren 2, 3 die noch im System befindliche Ladung gehalten, was zu der in dem ersten Zeitintervall t1 in 4 dargestellten maximalen Drain-Source-Spannung V_DS über dem ersten Transistor 2 führt. Damit dieser Zustand anfänglich eingehalten wird, ist es vorteilhaft, wenn der erste Schaltvorgang ein Schaltvorgang ist, vor dem keine anderen Schaltvorgänge durch den ersten oder zweiten Transistor 3 ausgeführt wurden, nachdem der Inverter 1 in den lastfreien Zustand versetzt wurde. Der erste Schaltvorgang ist somit ein initialer Schaltvorgang, nachdem der Inverter in den lastfreien Zustand geschaltet wurde.
Über das zweite Zeitintervall t2 hinweg beginnt ein Strom zwischen Drain und Source des ersten Transistors 2 zu fließen und die über Drain und Source anliegende Spannung des ersten Transistors fällt ab. Dieses zieht sich bis zu einem Ende des dritten Zeitintervalls t3 hin, zu welchem die Drain Source-Spannung des ersten Transistors 2 einen Minimalwert von 0 Volt erreicht hat. Fällt die Drain-Source-Spannung über den ersten Transistor 2 auf 0 Volt ab, so bedeutet dies, dass auch der Ausgangskontakt 5 des Inverters 1 auf einem Potential von 0 Volt liegt. Entsprechend steigt die Drain-Source-Spannung V_DS des zweiten Transistors 3 an, bis diese ihr maximales Niveau erreicht hat. Ein Einschaltzeitintervall t_ON umfasst das erste Zeitintervall t1, das zweite Zeitintervall t2 und das dritte Zeitintervall t3. Eine Dauer des Einschaltzeitintervalls t_ON wird durch die Steuerelektronik 4 erfasst, beispielsweise durch ein Überwachen eines Gate-Stromes des ersten Transistors 2.
In 4 ist ferner ein Spannungsverlauf 12 der Drain-Source-Spannung V_DS des zweiten Transistors 3 über einen zeitlichen Verlauf bei dem ersten Schaltvorgang dargestellt.
Bei dem ersten Schaltvorgang werden die parasitären Kapazitäten des ersten Transistors entladen, nachdem diese zuvor bei einem Betrieb unter Last aufgeladen wurden.
Nach Abschluss des ersten Schaltvorgangs wird durch die Steuerelektronik 4 ein zweiter Schaltvorgang ausgelöst. Dabei verbleibt der zweite Transistor 3 in dem abgeschalteten Zustand. Der erste Transistor 2 wird in dem zweiten Schaltvorgang ausgeschaltet. In 3 ist dazu ein Spannungsverlauf 10 der Gate-Source-Spannung V_GS des ersten Transistors 2 dargestellt. Entsprechend ist in 5 ein zugehöriger Spannungsverlauf 11 der Drain-Source-Spannung V_DS des ersten Transistors 2 dargestellt. Es ist aus 3 ersichtlich, dass der zweite Schaltvorgang nach Ablauf eines vierten Zeitintervalls t4 einsetzt. Der zweite Schaltvorgang erstreckt sich somit über das fünfte Zeitintervall t5 hinweg, welches auch als Ausschaltzeitintervall t_off bezeichnet wird. Da der zweite Transistor 3 sowohl in dem ersten als auch in dem zweiten Schaltvorgang abgeschaltet war, konnten keine Ladungen in die parasitären Kapazitäten des ersten Transistors 2 fließen, um diese zu laden. Somit fällt die Gate Source-Spannung in dem fünften Zeitintervall t5 nun kontinuierlich ab. Betrachtet man die 5 dargestellte und dem zweiten Schaltvorgang zugehörigen Spannungsverlauf 11 der Drain-Source-Spannung V_DS des ersten Transistors 2, so ist ersichtlich, dass die Drain Source-Spannung V_DS über den ersten Transistor 2 bei 0 Volt verbleibt. Dies ist darin begründet, dass der zweite Transistor 3 weiterhin abgeschaltet ist und somit kein Strom über den zweiten Transistor 3 fließen kann, der es ermöglichen würde, dass eine Drain-Source-Spannung V_DS über den ersten Transistor 2 aufgebaut wird. Das bedeutet mit anderen Worten, da der zweite Transistor 3 abgeschaltet ist, ist der erste Transistor 2 von jeglicher Spannungsquelle getrennt. Da das Spannungsniveau an dem Ausgangskontakt 5 des Inverters 1 auf einem Potential von 0 Volt liegt, bleibt auch ein Spannungsabfall über den ersten Transistor 2 bei 0Volt, unabhängig von dessen Schaltzustand.
In 5 ist ferner ein Spannungsverlauf 12 der Drain-Source-Spannung V_DS des zweiten Transistors 3 über einen zeitlichen Verlauf bei dem zweiten Schaltvorgang dargestellt.
Der zweite Transistor 3 bleibt auch in allen evtl. Zeitbereichen zwischen dem ersten Schaltvorgang und dem zweiten Schaltvorgang in dem abgeschalteten Zustand. Somit wird vermieden, dass sich die parasitären Kapazitäten des ersten Transistors vor dem Ausführen des zweiten Schaltvorgangs erneut aufladen. In dem hier beschriebenen Zustand sind alle parasitären Kapazitäten des ersten Transistors bei dem zweiten Schaltvorgang bereits entladen und verbleiben auch entladen. Der in 5 dargestellte Spannungsverlauf der Drain-Source-Spannung V_DS des zweiten Transistors 3 zeigt, dass diese während des zweiten Schaltvorgang auf ihrem Maximalwert verbleibt, welcher insbesondere der Versorgungsspannung V_DD entspricht.
Durch den ersten Schaltvorgang und den zweiten Schaltvorgang wurden nun zwei Schaltvorgänge des ersten Transistors ausgeführt, wobei die Miller-Kapazität des ersten Transistors 2 bei einem der Schaltvorgänge, hier dem ersten Schaltvorgang, geladen war und entladen wurden, und die die Miller-Kapazität des ersten Transistors 2 bei dem zweiten Schaltvorgang bereits entladen war. Das bedeutet, dass eine in der Miller-Kapazität des ersten Transistors 2 gespeicherte Miller-Ladung Q_GD bei dem zweiten Schaltvorgang keinen Einfluss auf die Schaltzeit, also die Dauer des zweiten Schaltvorgangs nimmt. Es ist somit möglich, aus der Zeitdifferenz zwischen der Dauer des ersten Schaltvorgangs, also dem Einschaltzeitintervall t_ON, und der Dauer des zweiten Schaltvorgangs, also dem Ausschaltzeitintervall t_off, auf die Miller-Ladung Q_GD zu schließen. Dazu wird von der Steuerelektronik 4 eine Zeitdifferenz erfasst, welche den Unterschied zwischen der Dauer des ersten Schaltvorgangs und der Dauer des zweiten Schaltvorgangs beschreibt. Diese ergibt sich aus einer Differenz zwischen dem und dem Einschaltzeitintervall t_ON und dem Ausschaltzeitintervall t_off.
Durch die Steuerelektronik 4 wird ferner ein Gate-Strom I_G des ersten Transistors 2 erfasst, mit welchem der Gate-Kontakt des ersten Transistors 2 beaufschlagt wird, wenn der erste Schaltvorgang ausgelöst wird und der auch für das Aufladen der Miller-Kapazität des ersten Transistors 2 dient. Die Ladung der Miller-Kapazität Q_GD des ersten Transistors 2 wird mittels einer Multiplikation dieses Gate-Stroms IG des ersten Transistors 2 und der Zeitdifferenz ermittelt.
Die Berechnung der Miller-Kapazität ergibt sich aus den folgenden mathematischen Zusammenhängen: $Q_{GS 1} = I_{G} * t_{1}$
$Q_{GD} = I_{G} * t_{2}$
$Q_{GS 2} = I_{G} * t_{3}$
Die Ladung Q_GS1 ist die Ladung, die in dem ersten Zeitintervall durch den Gate-Strom I_G in die Kapazitäten des ersten Transistors 2 fließt. Die Ladung Q_GS2 ist die Ladung, die in dem dritten Zeitintervall t₃ durch den Gate-Strom I_G in die Kapazitäten des ersten Transistors 2 fließt. Die Ladung Q_GS ist die Miller-Ladung und zugleich die Ladung, die in dem zweiten Zeitintervall t₂ durch den Gate-Strom I_G in die Kapazitäten des ersten Transistors 2 fließt. $I_{G} * t_{on} = Q_{Gon}$
$I_{G} * t_{off} = Q_{GOFF}$
Die für den ersten Schaltvorgang benötigte Ladung Q_Gon ergibt sich aus dem über das Einschaltzeitintervall t_ON hinweg durch den Gate-Strom I_G in die Kapazitäten des ersten Transistors 2 fließenden Strom. Die für den zweiten Schaltvorgang benötigte Ladung Q_GOFF ergibt sich aus dem über das Ausschaltzeitintervall t_off hinweg durch den Gate-Strom I_G in die Kapazitäten des ersten Transistors 2 fließenden Strom. $I_{G} * t_{on} - I_{G} * t_{off} = Q_{Gon} - Q_{GOFF}$
$I_{G} * (t_{on} - t_{off}) = Q_{GD}$
$t_{on} - t_{off} = Q_{GD} {/I}_{G}$
Durch ein entsprechendes umformulieren der Gleichungen (1) bis (5) ergibt sich, dass die Ladung Q_GD der Miller-Kapazität aus der Differenz zwischen dem Einschaltzeitintervall t_ON und dem Ausschaltzeitintervall t_off ermittelt werden kann, wenn auch der Gate-Strom I_G bekannt ist.
Optional ist der zweite Schaltvorgang ein Schaltvorgang, in dem der erste Transistor 2 erneut eingeschaltet wird. Dies ist in 7 dargestellt. Damit der erste Transistor 2 erneut eingeschaltet werden kann, ist es notwendig, dass dieser zuvor ausgeschaltet wird. Dies erfolgt bevorzugt in einem Zwischenschaltvorgang. Auch während des Zwischenschaltvorgangs verbleibt der zweite Transistor 3 in dem ausgeschalteten Zustand. Auch in diesem Falle erfolgt bei dem ersten Schaltvorgang ein Entladen der parasitären Kapazitäten des ersten Transistors und diese verbleiben auch in dem zweiten Schaltvorgang entladen.
So wird an dem Gate des ersten Transistor 2 beispielsweise ein PWM Signal angelegt, in 7 oben dargestellt, wodurch der erste Transistors 2 an und aus geschaltet wird. Es aus dem in 7 dargestellten Spannungsverlauf der Drain-Source-Spannung V_DS des erste Transistor 2 ersichtlich, dass die Drain-Source-Spannung V_DS des erste Transistor 2 nur bei dem ersten Schaltvorgang, nicht aber bei dem folgenden zweiten Schaltvorgang ansteigt. Dies führt dazu, in 7 unten dargestellt, dass ein Ansteigen der Gate-Source-Spannung V_GS des ersten Transistors 2 bei dem ersten Schaltvorgang in verglich zu dem zweiten Schaltvorgang verzögert wird.
Bei dem Anstieg der Gate Source-Spannung über den ersten Transistor 2 entfällt also das zweite Zeitintervall t₂. Vielmehr ergibt sich eine Einschaltzeit des zweiten Schaltvorgangs aus dem ersten Zeitintervall t₁ zuzüglich des dritten Zeitintervalls t₃.
In dem ersten Schaltvorgang ergibt sich somit das Einschaltzeitintervall t_ON aus der Summe des ersten bis dritten Zeitintervalls zu t₁ + t₂ + t₃. Bei dem zweiten Schaltvorgang ergibt sich das Einschaltzeitintervall t_ON aus der Summe des ersten und dritten Zeitintervalls zu t₁ + t₃, da das zweite Zeitintervall t₂ aufgrund der bereits entladenen Miller-Kapazität entfällt.
Die Miller-Ladung kann in diesem Fall aus einer Multiplikation des Gate-Stroms I_G und der Zeitdifferenz, hier t₂, errechnet werden. Dies erfolgt durch eine Multiplikation dieser Werte und somit neben den zuvor beschriebenen Formeln (6) bis (8) auch: $Q_{GD} = t_{2} \times I_{G}$
Dabei entspricht das zweite Zeitintervall t₂ der Differenz zwischen dem Einschaltzeitintervall t_ON und dem Ausschaltzeitintervall t_off.
Der dem Gate des ersten Transistors 2 zugeführte Strom I_G wird beispielsweise mittels der in 6 gezeigten Schaltung gemessen. So wird durch eine Schaltstromquelle 20 der Gate-Strom I_G bereitgestellt und fließt zu dem Gate-Kontakt des ersten Transistors 2. Über einen Spannungsteiler 21 wird eine dem Gate-Strom I_G entsprechende Spannung abgegriffen und von einem Analog-Digital-Wandler 22 in einen digitalen Wert umgesetzt. Der digitale Wert kann für die Berechnung der charakteristischen Betriebsparameter, hier der Miller-Kapazität bzw. der Miller-Ladung genutzt werden.
In den zuvor beschriebenen Ausführungsformen ist der erste Transistor 2 der Low-Side-Transistor. Es wird jedoch darauf hingewiesen, dass durch dasselbe Verfahren auch die charakteristischen Betriebsparameter des zweiten Transistors 3, also des High-Side-Transistors, erfasst werden können. Aufgrund des symmetrischen Aufbaues der Steuerelektronik und des Inverters 1 ist dies in entsprechender Weise möglich.
Es wird darauf hingewiesen, dass auch die in den mathematischen Hintergründen beschriebene Werte, beispielsweise die Einschaltkapazität oder die Ausschaltkapazität C_on, C_off und/oder die zugehörigen Ladungen und kapazitären Eigenschaften des Inverters 1 erfasst werden können.
Nebst obenstehender Beschreibung wird explizit auf die Offenbarung der 1 bis 7 verwiesen.

Claims

Inverter (1), umfassend: - einen ersten Transistor (2) und einen zweiten Transistor (3), welcher ein High-Side-Transistor und ein Low-Side-Transistor des Inverters (1) sind, und - eine Steuerelektronik (4), welche dazu eingerichtet ist: • einen ersten Schaltvorgang auszulösen, in dem der erste Transistor (2) eingeschaltet wird, wobei der zweite Transistor (3) in einem abgeschalteten Zustand ist, wobei eine parasitäre Kapazität des ersten Transistors bei dem ersten Schaltvorgangs entladen wird, • einen zweiten Schaltvorgang auszulösen, in dem der erste Transistor (2) ausgeschaltet oder erneut eingeschaltet wird, wobei zugleich der zweite Transistor (3) in dem abgeschalteten Zustand verbleibt, wobei die parasitäre Kapazität des ersten Transistors bei dem zweiten Schaltvorgangs bereits entladen ist, • eine Zeitdifferenz zu erfassen, welche einen Unterschied zwischen einer Dauer des ersten Schaltvorgangs und einer Dauer des zweiten Schaltvorgangs beschreibt, und • einen charakteristischen Betriebsparameter des ersten Transistors (2) basierend auf der Zeitdifferenz zu ermitteln.
Inverter gemäß Anspruch 1, wobei die parasitäre Kapazität eine Miller-Kapazität ist und der charakteristische Betriebsparameter eine Ladung oder ein Kapazitätswert der Miller-Kapazität ist.
Inverter gemäß einem der voranstehenden Ansprüche, wobei die Steuerelektronik (4) ferner dazu eingerichtet ist, einen Gate-Strom des ersten Transistors (2) festzulegen oder zu erfassen und den charakteristischen Betriebsparameter des ersten Transistors (2) basierend auf dem Gate-Strom des ersten Transistors (2) und der Zeitdifferenz zu ermitteln.
Inverter gemäß Anspruch 3, wobei der charakteristische Betriebsparameter eine Ladung der Miller-Kapazität des ersten Transistors (2) ist und diese mittels einer Multiplikation des Gate-Stroms des ersten Transistors (2) und der Zeitdifferenz ermittelt wird.
Inverter gemäß einem der voranstehenden Ansprüche, wobei der erste Schaltvorgang und der zweite Schaltvorgang in einem lastfreien Zustand des Inverters (1) erfolgen.
Inverter gemäß Anspruch 5, wobei der erste Schaltvorgang ein initialer Schaltvorgang ist, nachdem der Inverter (1) in den lastfreien Zustand geschaltet wurde.
Inverter gemäß einem der voranstehenden Ansprüche, wobei die Dauer des ersten Schaltvorgangs und/oder die Dauer des zweiten Schaltvorgangs durch die Zeit definiert ist, über die eine Gate-Source-Spannung des ersten Transistors (2) bei dem Schaltvorgang ansteigt oder abfällt.
Inverter gemäß einem der voranstehenden Ansprüche, wobei der erste Transistor (2) bei dem zweiten Schaltvorgang erneut eingeschaltet wird, wobei der erste Transistor (2) in einem zwischen dem ersten und dem zweiten Schaltvorgang liegenden Zwischenschaltvorgang ausgeschaltet wird, um das erneute Einschalten in dem folgenden zweiten Schaltvorgang zu ermöglichen, wobei der zweite Transistor (3) bei dem Zwischenschaltvorgang in dem abgeschalteten Zustand verbleibt.
Verfahren zum Erfassen eines charakteristischen Betriebsparameters eines Transistors eines Inverters (1), welcher einen ersten Transistor (2) und einen zweiten Transistor (3) umfasst, die ein High-Side-Transistor und eine Low-Side-Transistor des Inverters sind, umfassend: • Auslösen eines ersten Schaltvorgangs, in dem der erste Transistor (2) eingeschaltet wird, wobei der zweite Transistor (3) in einem abgeschalteten Zustand ist, wobei eine parasitäre Kapazität des ersten Transistors bei dem ersten Schaltvorgangs entladen wird, • Auslösen eines zweiten Schaltvorgangs, in dem der erste Transistor (2) ausgeschaltet oder erneut eingeschaltet wird, wobei zugleich der zweite Transistor (3) in dem abgeschalteten Zustand verbleibt, wobei die parasitäre Kapazität des ersten Transistors bei dem zweiten Schaltvorgangs bereits entladen ist, • Erfassen einer Zeitdifferenz, welche einen Unterschied zwischen einer Dauer des ersten Schaltvorgangs und einer Dauer des zweiten Schaltvorgangs beschreibt, und • Ermitteln eines charakteristischen Betriebsparameters des ersten Transistors (2) basierend auf der Zeitdifferenz.