DE102022132136A1 - Digital-analog-wandler insbesondere zur erzeugung periodischer signale - Google Patents

Digital-analog-wandler insbesondere zur erzeugung periodischer signale Download PDF

Info

Publication number
DE102022132136A1
DE102022132136A1 DE102022132136.3A DE102022132136A DE102022132136A1 DE 102022132136 A1 DE102022132136 A1 DE 102022132136A1 DE 102022132136 A DE102022132136 A DE 102022132136A DE 102022132136 A1 DE102022132136 A1 DE 102022132136A1
Authority
DE
Germany
Prior art keywords
digital
analog converter
digital data
buffer memory
data stream
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102022132136.3A
Other languages
English (en)
Inventor
Christian Kuhn
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohde and Schwarz GmbH and Co KG
Original Assignee
Rohde and Schwarz GmbH and Co KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohde and Schwarz GmbH and Co KG filed Critical Rohde and Schwarz GmbH and Co KG
Priority to DE102022132136.3A priority Critical patent/DE102022132136A1/de
Publication of DE102022132136A1 publication Critical patent/DE102022132136A1/de
Pending legal-status Critical Current

Links

Images

Landscapes

  • Analogue/Digital Conversion (AREA)

Abstract

Es ist ein Digital-Analog-Wandler (10) gegeben. Dieser Digital-Analog-Wandler weist einen Pufferspeicher (11) zum Speichern digitaler Datenabtastwerte undeine Analogwandlereinheit (12) zur Umwandlung der digitalen Datenabtastwerte in ein Analogsignal auf. In diesem Kontext ist der Pufferspeicher (11) in einem Wiedergabemodus dazu eingerichtet, die gespeicherten digitalen Datenabtastwerte periodisch einen nach dem anderen an die Analogwandlereinheit (12) zu übergeben. Zudem ist die Analogwandlereinheit (12) dazu eingerichtet, das entsprechende erzeugte Analogsignal (13) auszugeben. Außerdem kann ein Messgerät (30) diesen Digital-Analog-Wandler (10) aufweisen.

Description

  • GEBIET DER ERFINDUNG
  • Die Erfindung betrifft einen Digital-Analog-Wandler, insbesondere einen Digital-Analog-Wandler zur Erzeugung periodischer Signale, ein Messgerät aufweisend einen solchen Digital-Analog-Wandler und ein Verfahren zum Betrieb eines derartigen Digital-Analog-Wandlers.
  • HINTERGRUND
  • Aufgrund einer steigenden Anzahl an Kommunikationssystemen und der damit verbundenen Notwendigkeit, beispielsweise breitbandige Anregungssignale zum Testen der korrekten Funktion derartiger Systeme zu erzeugen, wächst der Bedarf an entsprechenden Digital-Analog-Wandlern, Messgeräten mit solchen Wandlern sowie ein Verfahren zum Betrieb derartiger Digital-Analog-Wandler, mithilfe derer reproduzierbare und breitbandige Anregungssignale auf besonders effiziente und zuverlässige Weise erzeugt werden können.
  • Das Dokument EP 0 942 577 B1 zeigt Kommunikationssysteme, die Host-Signalverarbeitung bzw. Host Signal Processing (HSP) verwenden, und insbesondere Schnittstellen und Verfahren zur Aufrechterhaltung eines Kommunikationssignals, wenn ein Host-Computer eine geplante Ausführung eines Softwareteils eines HSP-Modems überspringt.
  • Ferner offenbart EP 0 762 655 B1 ein Kommunikationssystem, das eine Schnittstellenschaltung für den Anschluss an einen Host-Computer umfasst. Zudem betrifft dieses Dokument auch ein Verfahren zur Erzeugung eines Kommunikationssignals, das die Erzeugung einer Reihe digitaler Abtastwerte umfasst, die ein analoges Signal in Übereinstimmung mit einem Kommunikationsprotokoll darstellen.
  • Außerdem betrifft JP 2007-019910 A eine Signalverarbeitungsvorrichtung und ein Signalverarbeitungsverfahren mit einer Funktion zur Umwandlung eines digitalen Signals in ein analoges Signal. Nachteilhafterweise ist diese Umwandlung des digitalen Signals in das analoge Signal aufgrund ihrer Komplexität nicht nur aufwendig und teuer in ihrer Realisierung, sondern führt infolge entsprechend vieler Fehlerquellen auch zu inexakten bzw. nicht zwingend reproduzierbaren Anregungssignalen.
  • AUFGABE UND LÖSUNG
  • Demnach ist es Aufgabe der Erfindung, einen Digital-Analog-Wandler, ein Messgerät aufweisend einen solchen Digital-Analog-Wandler und ein Verfahren zum Betrieb eines derartigen Digital-Analog-Wandlers bereitzustellen, mithilfe derer reproduzierbare und breitbandige Anregungssignale auf besonders effiziente und zuverlässige Weise erzeugt werden können.
  • Die Aufgabe wird bezüglich des Digital-Analog-Wandlers durch die Merkmale des Patentanspruchs 1 gelöst. Die Aufgabe wird bezüglich des Messgeräts aufweisend einen solchen Digital-Analog-Wandler durch die Merkmale des Patentanspruchs 17 gelöst. Die Aufgabe wird bezüglich des Verfahrens zum Betrieb eines derartigen Digital-Analog-Wandlers durch die Merkmale des Patentanspruchs 19 gelöst. Die Unteransprüche enthalten vorteilhafte Weiterbildungen.
  • AUSFÜHRLICHE BESCHREIBUNG DER ERFINDUNG
  • Gemäß einem ersten Aspekt der Erfindung wird ein Digital-Analog-Wandler, insbesondere ein Digital-Analog-Wandler zur Erzeugung periodischer Signale, geschaffen. Dieser Digital-Analog-Wandler weist einen Pufferspeicher zum Speichern digitaler Datenabtastwerte und eine Analogwandlereinheit zur Umwandlung der digitalen Datenabtastwerte in ein Analogsignal auf. Hierbei ist der Pufferspeicher in einem Wiedergabemodus dazu eingerichtet, die gespeicherten digitalen Datenabtastwerte periodisch einen nach dem anderen an die Analogwandlereinheit zu übergeben. Zudem ist die Analogwandlereinheit dazu eingerichtet, das entsprechende erzeugte Analogsignal auszugeben. Vorteilhafterweise werden so reproduzierbare und breitbandige Anregungssignale auf besonders effiziente und zuverlässige Weise erzeugt.
  • Ein weiterer Vorteil besteht beispielsweise darin, dass Messungen, insbesondere kalibrierte Messungen, der Fehlervektorgröße (Error Vector Magnitude, EVM) auf hochgenaue und besonders effiziente Weise erfolgen können.
  • Gemäß einer ersten bevorzugten Ausführungsform des ersten Aspekts der Erfindung ist der Pufferspeicher ein Ringspeicher. Vorteilhafterweise kann so beispielsweise die entsprechende Effizienz weiter erhöht werden.
  • Gemäß einer zweiten bevorzugten Ausführungsform des ersten Aspekts der Erfindung ist der Pufferspeicher dazu eingerichtet, mehr als 100.000, vorzugsweise mehr als 250.000, besonders bevorzugt mehr als 500.000, ganz besonders bevorzugt mehr als 1.250.000, digitale Datenabtastwerte zu speichern. Vorteilhafterweise kann so beispielsweise ein periodisches Breitbandsignal mit einer ausreichend hohen Frequenzauflösung erzeugt werden.
  • Gemäß einer weiteren bevorzugten Ausführungsform des ersten Aspekts der Erfindung sind der Pufferspeicher und die Analogwandlereinheit auf demselben Substrat, vorzugsweise in Form einer Einchipanordnung, angeordnet. Vorteilhafterweise kann so beispielsweise nicht nur die entsprechende Effizienz, sondern auch die Zuverlässigkeit erhöht werden.
  • Gemäß einer weiteren bevorzugten Ausführungsform des ersten Aspekts der Erfindung ist der Pufferspeicher in dem Wiedergabemodus dazu eingerichtet, den entsprechend ersten gespeicherten Datenabtastwert wieder zu übergeben, nachdem der entsprechend letzte gespeicherte Datenabtastwert übergeben wurde. Vorteilhafterweise kann dies so lange geschehen, bis ein entsprechendes Interrupt-Signal insbesondere vom Pufferspeicher empfangen wird. Ein weiterer Vorteil besteht darin, dass der Pufferspeicher die gespeicherten digitalen Datenabtastwerte wiederholend übergeben kann.
  • Gemäß einer weiteren bevorzugten Ausführungsform des ersten Aspekts der Erfindung ist der Pufferspeicher in einem weiteren Wiedergabemodus dazu eingerichtet, die gespeicherten digitalen Datenabtastwerte nacheinander und jeweils nur einmal an die Analogwandlereinheit zu übergeben. Vorteilhafterweise kann so beispielsweise eine verbesserte Genauigkeit erzielt werden.
  • Gemäß einer weiteren bevorzugten Ausführungsform des ersten Aspekts der Erfindung weist der Digital-Analog-Wandler und/oder der Pufferspeicher einen Synchronisationsanschluss auf. Hierbei ist der Pufferspeicher dazu eingerichtet, mit der Übergabe des entsprechend ersten gespeicherten digitalen Datenabtastwerts zu beginnen, nachdem ein Synchronisationssignal an dem Synchronisationsanschluss empfangen wurde. Vorteilhafterweise kann insbesondere im Falle sich wiederholend übergebener digitaler Datenabtastwerte dies entweder ständig oder bei Vorliegen des Synchronisationssignals erfolgen. Ein weiterer Vorteil besteht darin, dass insbesondere im Falle einer sich ändernden Flanke betreffend das Synchronisationssignal die gespeicherten digitalen Datenabtastwerte erneut von Anfang an übergeben werden können. Des Weiteren kann das Synchronisationssignal vorteilhafterweise eine entsprechende zeitlich reproduzierbare Signalausgabe ermöglichen.
  • Gemäß einer weiteren bevorzugten Ausführungsform des ersten Aspekts der Erfindung weist der Digital-Analog-Wandler einen Eingangsanschluss zur Eingabe eines digitalen Datenstroms, vorzugweise eines digitalen Datenstroms umfassend IQ-Daten, auf. Vorteilhafterweise kann der digitale Datenstrom beispielsweise dem Pufferspeicher zugeführt werden.
  • Gemäß einer weiteren bevorzugten Ausführungsform des ersten Aspekts der Erfindung ist der Pufferspeicher dazu eingerichtet, den digitalen Datenstrom als digitale Datenabtastwerte zu empfangen und zu speichern. Vorteilhafterweise kann so beispielsweise die entsprechende Effizienz erhöht werden.
  • Gemäß einer weiteren bevorzugten Ausführungsform des ersten Aspekts der Erfindung weist der Digital-Analog-Wandler einen digitalen Signalprozessor auf. In diesem Kontext ist der digitale Signalprozessor dazu eingerichtet, den digitalen Datenstrom von dem Eingangsanschluss zu empfangen und zu modifizieren. Zudem ist der digitale Signalprozessor dazu eingerichtet, den modifizierten digitalen Datenstrom an die Analogwandlereinheit und/oder den Pufferspeicher zu übergeben. Vorteilhafterweise kann mindestens eine mathematische Funktion oder mindestens eine mathematische Modifikation in besonders effizienter Weise auf den digitalen Datenstrom angewandt werden.
  • Gemäß einer weiteren bevorzugten Ausführungsform des ersten Aspekts der Erfindung sind der digitale Signalprozessor und der Pufferspeicher und/oder der digitale Signalprozessor und die Analogwandlereinheit auf demselben Substrat, vorzugsweise in Form einer Einchipanordnung, angeordnet. Vorteilhafterweise können so beispielsweise Kosten eingespart werden.
  • Gemäß einer weiteren bevorzugten Ausführungsform des ersten Aspekts der Erfindung weist der Digital-Analog-Wandler eine erste Schalteinheit und eine zweite Schalteinheit auf. In diesem Zusammenhang ist die erste Schalteinheit dazu eingerichtet, gemäß einem ersten Steuersignal den digitalen Datenstrom an die zweite Schalteinheit, an den digitalen Signalprozessor oder an den Pufferspeicher zu übergeben. Vorteilhafterweise kann der Digital-Analog-Wandler eine Steuereinheit aufweisen, die dazu eingerichtet ist, das erste Steuersignal bereitzustellen.
  • Gemäß einer weiteren bevorzugten Ausführungsform des ersten Aspekts der Erfindung ist die zweite Schalteinheit dazu eingerichtet, gemäß einem zweiten Steuersignal den digitalen Datenstrom, den modifizierten digitalen Datenstrom oder die gespeicherten digitalen Datenabtastwerte an die Analogwandlereinheit zu übergeben. Vorteilhafterweise kann der Digital-Analog-Wandler eine Steuereinheit, vorzugsweise die oben genannte Steuereinheit, aufweisen, die dazu eingerichtet ist, das zweite Steuersignal bereitzustellen.
  • Gemäß einer weiteren bevorzugten Ausführungsform des ersten Aspekts der Erfindung ist, insbesondere in einem Programmiermodus des Digital-Analog-Wandlers, das erste Steuersignal derart ausgebildet, so dass der digitale Datenstrom an den Pufferspeicher übergeben wird. Vorteilhafterweise kann der Pufferspeicher so beispielsweise auf besonders effiziente Weise beschrieben werden.
  • Gemäß einer weiteren bevorzugten Ausführungsform des ersten Aspekts der Erfindung ist, insbesondere in einem Modifizierungsmodus des Digital-Analog-Wandlers, das erste Steuersignal derart ausgebildet, so dass der digitale Datenstrom an den digitalen Signalprozessor übergeben wird. Zudem ist, insbesondere in dem Modifizierungsmodus des Digital-Analog-Wandlers, das zweite Steuersignal derart ausgebildet, so dass der modifizierte digitale Datenstrom an die Analogwandlereinheit übergeben wird. Vorteilhafterweise können so beispielsweise auf besonders flexible Art und Weise verschiedene Signale erzeugt werden, was auch zu einer erhöhten Effizienz führt.
  • Gemäß einer weiteren bevorzugten Ausführungsform des ersten Aspekts der Erfindung ist, insbesondere in einem Durchgangsmodus des Digital-Analog-Wandlers, das erste Steuersignal derart ausgebildet, so dass der digitale Datenstrom an die zweite Schalteinheit übergeben wird. Zudem ist, insbesondere in dem Durchgangsmodus des Digital-Analog-Wandlers, das zweite Steuersignal derart ausgebildet, so dass der digitale Datenstrom an die Analogwandlereinheit übergeben wird. Vorteilhafterweise kann so beispielsweise Energie eingespart werden, da der Pufferspeicher und/oder der digitale Signalprozessor deaktiviert werden kann.
  • Gemäß einem zweiten Aspekt der Erfindung wird ein Messgerät aufweisend einen Digital-Analog-Wandler nach dem ersten Aspekt der Erfindung bzw. einer seiner bevorzugten Ausführungsformen geschaffen. Vorteilhafterweise werden so reproduzierbare und breitbandige Anregungssignale auf besonders effiziente und zuverlässige Weise erzeugt. Ein weiterer Vorteil besteht darin, dass das Messgerät eine Steuereinheit, vorzugsweise die oben genannte Steuereinheit, aufweisen kann, die dazu eingerichtet ist, das erste Steuersignal und/oder das zweite Steuersignal bereitzustellen. Insbesondere für den bevorzugten Fall, dass das Messgerät die oben genannte Steuereinheit aufweist, sei angemerkt, dass der Digital-Analog-Wandler diese nicht mehr aufweist oder eine zusätzliche Steuereinheit aufweist, die insbesondere in Verbindung mit der Steuereinheit steht.
  • Gemäß einer ersten bevorzugten Ausführungsform des zweiten Aspekts der Erfindung ist das Messgerät ein Netzwerkanalysator, vorzugsweise ein Vektor-Netzwerkanalysator, oder ein Spektrumanalysator oder ein Signalgenerator. Vorteilhafterweise kann insbesondere im Zusammenhang mit dem Netzwerkanalysator, vorzugsweise dem Vektor-Netzwerkanalysator, der Digital-Analog-Wandler beispielsweise als Stimulus, insbesondere als Stimulus in einem entsprechenden Synthesizer des Netzwerkanalysators bzw. Vektor-Netzwerkanalysators, dienen. Ein weiterer Vorteil besteht darin, dass insbesondere im Zusammenhang mit dem Spektrumanalysator der Digital-Analog-Wandler beispielsweise als Stimulus oder Kalibriersignal, insbesondere als Stimulus oder Kalibriersignal für den entsprechenden Zwischenfrequenz-Ausgang des Spektrumanalysator, dienen kann.
  • Gemäß einem dritten Aspekt der Erfindung wird ein Verfahren zum Betrieb eines Digital-Analog-Wandlers nach dem ersten Aspekt der Erfindung bzw. einer seiner bevorzugten Ausführungsformen geschaffen. Dieses Verfahren weist die folgenden Schritte auf: Speichern digitaler Datenabtastwerte mithilfe des Pufferspeichers des Digital-Analog-Wandlers, periodisches Übergeben der gespeicherten digitalen Datenabtastwerte einen nach dem anderen an die Analogwandlereinheit des Digital-Analog-Wandlers, und Ausgeben des entsprechend mithilfe der Analogwandlereinheit erzeugten Analogsignals.
  • Vorteilhafterweise werden so reproduzierbare und breitbandige Anregungssignale auf besonders effiziente und zuverlässige Weise erzeugt.
  • BESCHREIBUNG BEVORZUGTER AUSFÜHURNGSFORMEN
  • Nachfolgend wird eine detaillierte beispielhafte Beschreibung einiger Ausführungsformen der Erfindung unter Bezugnahme auf die Figuren der Zeichnung gegeben. Dabei zeigt:
    • 1 eine erste beispielhafte Ausführungsform des ersten Aspekts der Erfindung in Kombination mit einer Ausführungsform des zweiten Aspekts der Erfindung;
    • 2 eine bespielhafte Ausführungsform eines Digital-Analog-Wandlersystems; und
    • 3 ein beispielhaftes Flussdiagramm einer Ausführungsform des dritten Aspekts der Erfindung.
  • 1 zeigt eine beispielhafte Ausführungsform eines erfindungsgemäßen Digital-Analog-Wandlers 10 in Kombination mit einer beispielhaften Ausführungsform eines erfindungsgemäßen Messgeräts 30, welches den Digital-Analog-Wandler 10 aufweist.
  • Gemäß 1 weist der Digital-Analog-Wandler 10 einen Pufferspeicher 11 zum Speichern digitaler Datenabtastwerte und eine Analogwandlereinheit 12 zur Umwandlung der digitalen Datenabtastwerte in ein Analogsignal auf.
  • In diesem Kontext ist der Pufferspeicher 11, insbesondere in einem Wiedergabemodus, dazu eingerichtet, die gespeicherten digitalen Datenabtastwerte periodisch einen nach dem anderen an die Analogwandlereinheit 12 zu übergeben. Ferner ist die Analogwandlereinheit 12 dazu eingerichtet, das entsprechend erzeugte Analogsignal 13 auszugeben.
  • Bezüglich des Pufferspeichers 11 sei angemerkt, dass es besonders vorteilhaft sein kann, wenn der Pufferspeicher 11 ein Ringspeicher ist.
  • Ferner kann der Pufferspeicher 11 dazu eingerichtet sein, mehr als 100.000, vorzugsweise mehr als 250.000, besonders bevorzugt mehr als 500.000, ganz besonders bevorzugt mehr als 1.250.000, digitale Datenabtastwerte zu speichern. Es kann außerdem besonders vorteilhaft sein, wenn der Pufferspeicher 11 dazu eingerichtet ist, mehr als 1.900.000 oder 2.500.000 digitale Datenabtastwerte zu speichern.
  • Des Weiteren können der Pufferspeicher 11 und die Analogwandlereinheit 12 auf demselben Substrat, vorzugsweise in Form einer Einchipanordnung, angeordnet sein.
  • Weiterhin kann es besonders vorteilhaft sein, wenn der Pufferspeicher 11, insbesondere in dem Wiedergabemodus, dazu eingerichtet ist, den entsprechend ersten gespeicherten Datenabtastwert wieder zu übergeben, nachdem der entsprechend letzte gespeicherte Datenabtastwert übergeben wurde.
  • Außerdem kann der Pufferspeicher 11, insbesondere in einem weiteren Wiedergabemodus, dazu eingerichtet sein, die gespeicherten digitalen Datenabtastwerte nacheinander und jeweils nur einmal an die Analogwandlereinheit 12 zu übergeben.
  • Es kann ferner besonders vorteilhaft sein, wenn der Digital-Analog-Wandler 10 und/oder der Pufferspeicher 11 einen Synchronisationsanschluss aufweist. In diesem Zusammenhang kann der Pufferspeicher 11 dazu eingerichtet sein, mit der Übergabe des entsprechend ersten gespeicherten digitalen Datenabtastwerts zu beginnen, nachdem ein Synchronisationssignal 14 an dem Synchronisationsanschluss empfangen wurde.
  • Des Weiterein lässt 1 erkennen, dass der Digital-Analog-Wandler 10 einen Eingangsanschluss zur Eingabe eines digitalen Datenstroms 15, vorzugweise eines digitalen Datenstroms umfassend IQ-Daten, aufweisen kann.
  • Insbesondere in diesem Kontext kann der Pufferspeicher 11 dazu eingerichtet sein, den digitalen Datenstrom 15, vorzugsweise den digitalen Datenstrom umfassend IQ-Daten, als digitale Datenabtastwerte zu empfangen und zu speichern.
  • Gemäß 1 weist der Digital-Analog-Wandler 10 einen digitalen Signalprozessor 16 auf. Dieser digitale Signalprozessor 16 kann dazu eingerichtet sein, den digitalen Datenstrom 15 von dem Eingangsanschluss zu empfangen und zu modifizieren. Zudem kann der digitale Signalprozessor 16 dazu eingerichtet sein, den entsprechend modifizierten digitalen Datenstrom 17a, 17b an die Analogwandlereinheit 12 und/oder den Pufferspeicher 11 zu übergeben.
  • Es kann besonders vorteilhaft sein, wenn der digitale Signalprozessor 16 und der Pufferspeicher 11 und/oder der digitale Signalprozessor 16 und die Analogwandlereinheit 12 auf demselben Substrat, vorzugsweise in Form einer Einchipanordnung, angeordnet sind.
  • In anderen Worten können der digitale Signalprozessor 16 und der Pufferspeicher 11 auf demselben Substrat, vorzugsweise in Form der Einchipanordnung, angeordnet sein. Zusätzlich oder alternativ können der digitale Signalprozessor 16 und die Analogwandlereinheit 12 auf demselben Substrat, vorzugsweise in Form der Einchipanordnung, angeordnet sein.
  • Ferner kann der Digital-Analog-Wandler 10 eine erste Schalteinheit 18 und eine zweite Schalteinheit 19 aufweisen. Hierbei kann die erste Schalteinheit 18 dazu eingerichtet sein, insbesondere gemäß einem ersten Steuersignal 20, den digitalen Datenstrom 15 an die zweite Schalteinheit 19, an den digitalen Signalprozessor 16 oder an den Pufferspeicher 11 zu übergeben.
  • Außerdem kann die zweite Schalteinheit 19 dazu eingerichtet sein, insbesondere gemäß einem zweiten Steuersignal 21, den digitalen Datenstrom 15, den modifizierten digitalen Datenstrom 17a oder die gespeicherten digitalen Datenabtastwerte an die Analogwandlereinheit 12 zu übergeben.
  • Es kann besonders vorteilhaft sein, wenn, insbesondere in einem Programmiermodus des Digital-Analog-Wandlers 10, das erste Steuersignal 20 derart ausgebildet ist, so dass der digitale Datenstrom 15 an den Pufferspeicher 11 übergeben wird.
  • Es kann ferner besonders vorteilhaft sein, wenn, insbesondere in einem Modifizierungsmodus des Digital-Analog-Wandlers 10, das erste Steuersignal 20 derart ausgebildet ist, so dass der digitale Datenstrom 15 an den digitalen Signalprozessor 16 übergeben wird, und wenn, insbesondere in dem Modifizierungsmodus des Digital-Analog-Wandlers 10, das zweite Steuersignal 21 derart ausgebildet ist, so dass der modifizierte digitale Datenstrom 17a an die Analogwandlereinheit 12 übergeben wird.
  • Des Weiteren kann es besonders vorteilhaft sein, wenn, insbesondere in einem Durchgangsmodus des Digital-Analog-Wandlers 10, das erste Steuersignal 20 derart ausgebildet ist, so dass der digitale Datenstrom 15 an die zweite Schalteinheit 19 übergeben wird, und wenn, insbesondere in dem Durchgangsmodus des Digital-Analog-Wandlers 10, das zweite Steuersignal 21 derart ausgebildet ist, so dass der digitale Datenstrom 15 an die Analogwandlereinheit 12 übergeben wird.
  • Bezüglich des oben erwähnten Messgeräts 30 sei erwähnt, dass es besonders vorteilhaft sein kann, wenn das Messgerät 30 ein Netzwerkanalysator, vorzugsweise ein Vektor-Netzwerkanalysator, oder ein Spektrumanalysator oder ein Signalgenerator ist.
  • Insbesondere im Zusammenhang mit dem Netzwerkanalysator, vorzugsweise dem Vektor-Netzwerkanalysator, kann der Digital-Analog-Wandler 10 beispielsweise als Stimulus, insbesondere als Stimulus in einem entsprechenden Synthesizer des Netzwerkanalysators bzw. Vektor-Netzwerkanalysators, dienen.
  • Insbesondere im Zusammenhang mit dem Spektrumanalysator kann der Digital-Analog-Wandler 10 beispielsweise als Stimulus oder Kalibriersignal, insbesondere als Stimulus oder Kalibriersignal für den entsprechenden Zwischenfrequenz-Ausgang des Spektrumanalysator, dienen.
  • 2 illustriert eine beispielhafte Ausführungsform eines Digital-Analog-Wandlersystems 60, insbesondere eines Digital-Analog-Wandlersystems zur Erzeugung periodischer Signale.
  • Das Digital-Analog-Wandlersystem 60 weist sowohl ein Schaltnetz oder ein Schaltwerk 41 zum Bereitstellen digitaler Datenabtastwerte als auch einen Digital-Analog-Wandler 40, insbesondere eine Analogwandlereinheit 42 des Digital-Analog-Wandlers 40, zur Umwandlung der digitalen Datenabtastwerte in ein Analogsignal auf.
  • In diesem Kontext ist das Schaltnetz oder Schaltwerk 41, vorzugsweise in einem Wiedergabemodus, dazu eingerichtet, die digitalen Datenabtastwerte periodisch einen nach dem anderen an den Digital-Analog-Wandler 40, insbesondere an die Analogwandlereinheit 42, zu übergeben. Zudem ist der Digital-Analog-Wandler 40, insbesondere die Analogwandlereinheit 42, dazu eingerichtet, das entsprechend erzeugte Analogsignal 43 auszugeben.
  • Es kann besonders vorteilhaft sein, wenn das Schaltnetz oder Schaltwerk 41 ein Field Programmable Gate Array (FPGA) umfasst oder ist.
  • Außerdem kann es besonders vorteilhaft sein, wenn die Übergabe der digitalen Datenabtastwerte von dem Schaltnetz oder Schaltwerk 41 an den Digital-Analog-Wandler 40, insbesondere die Analogwandlereinheit 42, mithilfe einer Hochgeschwindigkeitsschnittstelle, vorzugsweise mithilfe einer seriellen Hochgeschwindigkeitsschnittstelle, besonders bevorzugt mithilfe einer JESD-Schnittstelle, erfolgt.
  • Weiterhin können das Schaltnetz oder Schaltwerk 41 und der Digital-Analog-Wandler 40, insbesondere die Analogwandlereinheit 42, auf demselben Substrat, vorzugsweise in Form einer Einchipanordnung, angeordnet sein.
  • Des Weiteren kann das Digital-Analog-Wandlersystem 60 einen Speicher 52 aufweisen, der dazu eingerichtet ist, die digitalen Datenabtastwerte dem Schaltnetz oder Schaltwerk 41 zur Verfügung zu stellen. Es sei darauf hingewiesen, dass insbesondere das Schaltwerk selbst einen solchen Speicher implementieren kann.
  • Es kann besonders vorteilhaft sein, wenn das Schaltnetz oder Schaltwerk 41, insbesondere in dem Wiedergabemodus, dazu eingerichtet ist, den entsprechend ersten gespeicherten Datenabtastwert wieder zu übergeben, nachdem der entsprechend letzte gespeicherte Datenabtastwert übergeben wurde.
  • Außerdem kann es besonders vorteilhaft sein, wenn das Schaltnetz oder Schaltwerk 41, insbesondere in einem weiteren Wiedergabemodus, dazu eingerichtet ist, die gespeicherten digitalen Datenabtastwerte nacheinander und jeweils nur einmal an den Digital-Analog-Wandler 40, insbesondere die Analogwandlereinheit 42, zu übergeben.
  • Ferner kann es besonders vorteilhaft sein, wenn der Digital-Analog-Wandler 40 und/oder Schaltnetz oder Schaltwerk 41 und/oder der Speicher 52 einen Synchronisationsanschluss aufweist. In diesem Kontext ist vorzugsweise das Schaltnetz oder Schaltwerk 41 dazu eingerichtet, mit der Übergabe des entsprechend ersten digitalen Datenabtastwerts oder des entsprechend ersten gespeicherten digitalen Datenabtastwerts zu beginnen, nachdem ein Synchronisationssignal 44 an dem Synchronisationsanschluss empfangen wurde.
  • Bezüglich der digitalen Datenabtastwerte sei erwähnt, dass die digitalen Datenabtastwerte insbesondere als ein digitaler Datenstroms 45, vorzugweise als ein digitaler Datenstrom umfassend IQ-Daten, übergeben werden.
  • In diesem Zusammenhang ist der Digital-Analog-Wandler 40 insbesondere dazu eingerichtet, den digitalen Datenstrom 45 als digitale Datenabtastwerte zu empfangen.
  • Ferner kann es besonders vorteilhaft sein, wenn der Digital-Analog-Wandler 40 einen digitalen Signalprozessor 46 aufweist. Hierbei kann der digitale Signalprozessor 46 dazu eingerichtet sein, den digitalen Datenstrom 45 zu empfangen und zu modifizieren. Zudem kann der digitale Signalprozessor 46 dazu eingerichtet sein, den entsprechend modifizierten digitalen Datenstrom 47 an die Analogwandlereinheit 42 zu übergeben.
  • Außerdem kann es besonders vorteilhaft sein, wenn der digitale Signalprozessor 46 und das Schaltnetz oder Schaltwerk 41 und/oder der digitale Signalprozessor 46 und der Speicher 52 und/oder der digitale Signalprozessor 46 und die Analogwandlereinheit 42 auf demselben Substrat, vorzugsweise in Form einer Einchipanordnung, angeordnet sind.
  • Weiterhin kann der Digital-Analog-Wandler 40 eine erste Schalteinheit 48 und eine zweite Schalteinheit 49 aufweisen. In diesem Kontext kann die erste Schalteinheit 48 dazu eingerichtet ist, gemäß einem ersten Steuersignal 50 den digitalen Datenstrom 45 an die zweite Schalteinheit 49 oder an den digitalen Signalprozessor 46 zu übergeben.
  • Des Weiteren kann die zweite Schalteinheit 49 dazu eingerichtet ist, gemäß einem zweiten Steuersignal 51 den digitalen Datenstrom 45 oder den modifizierten digitalen Datenstrom 47 an die Analogwandlereinheit 42 zu übergeben.
  • Es kann besonders vorteilhaft sein, wenn, insbesondere in einem Modifizierungsmodus des Digital-Analog-Wandlers 40, das erste Steuersignal 50 derart ausgebildet ist, so dass der digitale Datenstrom 45 an den digitalen Signalprozessor 46 übergeben wird, und wenn, insbesondere in dem Modifizierungsmodus des Digital-Analog-Wandlers 40, das zweite Steuersignal 51 derart ausgebildet ist, so dass der modifizierte digitale Datenstrom 47 an die Analogwandlereinheit 42 übergeben wird.
  • Des Weiteren kann es besonders vorteilhaft sein, wenn, insbesondere in einem Durchgangsmodus des Digital-Analog-Wandlers 40, das erste Steuersignal 50 derart ausgebildet ist, so dass der digitale Datenstrom 45 an die zweite Schalteinheit 49 übergeben wird, und wenn, insbesondere in dem Durchgangsmodus des Digital-Analog-Wandlers 40, das zweite Steuersignal 51 derart ausgebildet ist, so dass der digitale Datenstrom 45 an die Analogwandlereinheit 42 übergeben wird.
  • Außerdem sei darauf hingewiesen, dass das Digital-Analog-Wandlersystem 60 in einem Messgerät eingesetzt werden kann. In anderen Worten kann es besonders vorteilhaft sein, wenn ein Messgerät das Digital-Analog-Wandlersystem 60 aufweist.
  • In Analogie zum oben gemäß 1 beschriebenen Messgerät 30 sei erwähnt, dass es besonders vorteilhaft sein kann, wenn das Messgerät, welches das Digital-Analog-Wandlersystem 60 aufweist, ein Netzwerkanalysator, vorzugsweise ein Vektor-Netzwerkanalysator, oder ein Spektrumanalysator oder ein Signalgenerator ist.
  • Abschließend zeigt 3 ein beispielhaftes Flussdiagramm des erfindungsgemäßen Verfahrens zum Betrieb eines erfindungsgemäßen Digital-Analog-Wandlers, beispielsweise dem gemäß 1. In einem ersten Schritt 100 werden digitale Datenabtastwerte mithilfe des Pufferspeichers des Digital-Analog-Wandlers gespeichert. Gemäß einem zweiten Schritt 101 werden dann die gespeicherten digitalen Datenabtastwerte einer nach dem anderen an die Analogwandlereinheit des Digital-Analog-Wandlers periodisch übergeben. Anschließend wird in einem dritten Schritt 102 das entsprechend mithilfe der Analogwandlereinheit erzeugte Analogsignal ausgegeben.
  • Der Vollständigkeit halber sei erwähnt, dass auch für das Digital-Analog-Wandlersystem 60 gemäß 2 ein Verfahren zum entsprechenden Betrieb existieren kann.
  • In diesem Kontext würden in einem ersten Schritt mithilfe des Schaltnetzes oder Schaltwerks, vorzugsweise in einem Wiedergabemodus, die digitalen Datenabtastwerte periodisch einen nach dem anderen an den Digital-Analog-Wandler, insbesondere an die Analogwandlereinheit, übergeben. Ferner würde in einem zweiten Schritt mithilfe des Digital-Analog-Wandlers, insbesondere mithilfe der Analogwandlereinheit, das entsprechend erzeugte Analogsignal ausgegeben.
  • Die Erfindung ist nicht auf die vorstehend diskutierten Ausführungsbeispiele beschränkt. Alle in der Beschreibung beschriebenen Merkmale oder in den Patentansprüchen beanspruchten Merkmale oder in der Zeichnung gezeichneten Merkmale sind im Rahmen dieser Erfindung beliebig miteinander kombinierbar.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • EP 0942577 B1 [0003]
    • EP 0762655 B1 [0004]
    • JP 2007019910 A [0005]

Claims (19)

  1. Ein Digital-Analog-Wandler (10) aufweisend: einen Pufferspeicher (11) zum Speichern digitaler Datenabtastwerte, und eine Analogwandlereinheit (12) zur Umwandlung der digitalen Datenabtastwerte in ein Analogsignal, wobei der Pufferspeicher (11) in einem Wiedergabemodus dazu eingerichtet ist, die gespeicherten digitalen Datenabtastwerte periodisch einen nach dem anderen an die Analogwandlereinheit (12) zu übergeben, und wobei die Analogwandlereinheit (12) dazu eingerichtet ist, das entsprechende erzeugte Analogsignal (13) auszugeben.
  2. Der Digital-Analog-Wandler (10) nach Anspruch 1, wobei der Pufferspeicher (11) ein Ringspeicher ist.
  3. Der Digital-Analog-Wandler (10) nach Anspruch 1 oder 2, wobei der Pufferspeicher (11) dazu eingerichtet ist, mehr als 100.000, vorzugsweise mehr als 250.000, besonders bevorzugt mehr als 500.000, ganz besonders bevorzugt mehr als 1.250.000, digitale Datenabtastwerte zu speichern.
  4. Der Digital-Analog-Wandler (10) nach einem der Ansprüche 1 bis 3, wobei der Pufferspeicher (11) und die Analogwandlereinheit (12) auf demselben Substrat, vorzugsweise in Form einer Einchipanordnung, angeordnet sind.
  5. Der Digital-Analog-Wandler (10) nach einem der Ansprüche 1 bis 4, wobei der Pufferspeicher (11) in dem Wiedergabemodus dazu eingerichtet ist, den entsprechend ersten gespeicherten Datenabtastwert wieder zu übergeben, nachdem der entsprechend letzte gespeicherte Datenabtastwert übergeben wurde.
  6. Der Digital-Analog-Wandler (10) nach einem der Ansprüche 1 bis 5, wobei der Pufferspeicher (11) in einem weiteren Wiedergabemodus dazu eingerichtet ist, die gespeicherten digitalen Datenabtastwerte nacheinander und jeweils nur einmal an die Analogwandlereinheit (12) zu übergeben.
  7. Der Digital-Analog-Wandler (10) nach einem der Ansprüche 1 bis 6, wobei der Digital-Analog-Wandler (10) und/oder der Pufferspeicher (11) einen Synchronisationsanschluss aufweist, wobei der Pufferspeicher (11) dazu eingerichtet ist, mit der Übergabe des entsprechend ersten gespeicherten digitalen Datenabtastwerts zu beginnen, nachdem ein Synchronisationssignal (14) an dem Synchronisationsanschluss empfangen wurde.
  8. Der Digital-Analog-Wandler (10) nach einem der Ansprüche 1 bis 7, wobei der Digital-Analog-Wandler (10) einen Eingangsanschluss zur Eingabe eines digitalen Datenstroms (15), vorzugweise eines digitalen Datenstroms umfassend IQ-Daten, aufweist.
  9. Der Digital-Analog-Wandler (10) nach Anspruch 8, wobei der Pufferspeicher (11) dazu eingerichtet ist, den digitalen Datenstrom (15) als digitale Datenabtastwerte zu empfangen und zu speichern.
  10. Der Digital-Analog-Wandler (10) nach Anspruch 8 oder 9, wobei der Digital-Analog-Wandler (10) einen digitalen Signalprozessor (16) aufweist, wobei der digitale Signalprozessor (16) dazu eingerichtet ist, den digitalen Datenstrom (15) von dem Eingangsanschluss zu empfangen und zu modifizieren, und wobei der digitale Signalprozessor (16) dazu eingerichtet ist, den modifizierten digitalen Datenstrom (17a, 17b) an die Analogwandlereinheit (12) und/oder den Pufferspeicher (11) zu übergeben.
  11. Der Digital-Analog-Wandler (10) nach Anspruch 10, wobei der digitale Signalprozessor (16) und der Pufferspeicher (11) und/oder der digitale Signalprozessor (16) und die Analogwandlereinheit (12) auf demselben Substrat, vorzugsweise in Form einer Einchipanordnung, angeordnet sind.
  12. Der Digital-Analog-Wandler (10) nach Anspruch 10 oder 11, wobei der Digital-Analog-Wandler (10) eine erste Schalteinheit (18) und eine zweite Schalteinheit (19) aufweist, wobei die erste Schalteinheit (18) dazu eingerichtet ist, gemäß einem ersten Steuersignal (20) den digitalen Datenstrom (15) an die zweite Schalteinheit (19), an den digitalen Signalprozessor (16) oder an den Pufferspeicher (11) zu übergeben.
  13. Der Digital-Analog-Wandler (10) nach Anspruch 12, wobei die zweite Schalteinheit (19) dazu eingerichtet ist, gemäß einem zweiten Steuersignal (21) den digitalen Datenstrom (15), den modifizierten digitalen Datenstrom (17a) oder die gespeicherten digitalen Datenabtastwerte an die Analogwandlereinheit (12) zu übergeben.
  14. Der Digital-Analog-Wandler (10) nach Anspruch 12 oder 13, wobei, insbesondere in einem Programmiermodus des Digital-Analog-Wandlers (10), das erste Steuersignal (20) derart ausgebildet ist, so dass der digitale Datenstrom (15) an den Pufferspeicher (11) übergeben wird.
  15. Der Digital-Analog-Wandler (10) nach einem der Ansprüche 12 bis 14, wobei, insbesondere in einem Modifizierungsmodus des Digital-Analog-Wandlers (10), das erste Steuersignal (20) derart ausgebildet ist, so dass der digitale Datenstrom (15) an den digitalen Signalprozessor (16) übergeben wird, und wobei, insbesondere in dem Modifizierungsmodus des Digital-Analog-Wandlers (10), das zweite Steuersignal (21) derart ausgebildet ist, so dass der modifizierte digitale Datenstrom (17a) an die Analogwandlereinheit (12) übergeben wird.
  16. Der Digital-Analog-Wandler (10) nach einem der Ansprüche 12 bis 15, wobei, insbesondere in einem Durchgangsmodus des Digital-Analog-Wandlers (10), das erste Steuersignal (20) derart ausgebildet ist, so dass der digitale Datenstrom (15) an die zweite Schalteinheit (19) übergeben wird, und wobei, insbesondere in dem Durchgangsmodus des Digital-Analog-Wandlers (10), das zweite Steuersignal (21) derart ausgebildet ist, so dass der digitale Datenstrom (15) an die Analogwandlereinheit (12) übergeben wird.
  17. Ein Messgerät (30) aufweisend einen Digital-Analog-Wandler (10) nach einem der Ansprüche 1 bis 16.
  18. Das Messgerät (30) nach Anspruch 17, wobei das Messgerät ein Netzwerkanalysator, vorzugsweise ein Vektor-Netzwerkanalysator, oder ein Spektrumanalysator oder ein Signalgenerator ist.
  19. Verfahren zum Betrieb eines Digital-Analog-Wandlers nach einem der Ansprüche 1 bis 16, aufweisend die folgenden Schritte: Speichern (100) digitaler Datenabtastwerte mithilfe des Pufferspeichers (11) des Digital-Analog-Wandlers (10), periodisches Übergeben (101) der gespeicherten digitalen Datenabtastwerte einen nach dem anderen an die Analogwandlereinheit (12) des Digital-Analog-Wandlers (10), und Ausgeben (102) des entsprechend mithilfe der Analogwandlereinheit (12) erzeugten Analogsignals (13).
DE102022132136.3A 2022-12-05 2022-12-05 Digital-analog-wandler insbesondere zur erzeugung periodischer signale Pending DE102022132136A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102022132136.3A DE102022132136A1 (de) 2022-12-05 2022-12-05 Digital-analog-wandler insbesondere zur erzeugung periodischer signale

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102022132136.3A DE102022132136A1 (de) 2022-12-05 2022-12-05 Digital-analog-wandler insbesondere zur erzeugung periodischer signale

Publications (1)

Publication Number Publication Date
DE102022132136A1 true DE102022132136A1 (de) 2024-06-06

Family

ID=91078835

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102022132136.3A Pending DE102022132136A1 (de) 2022-12-05 2022-12-05 Digital-analog-wandler insbesondere zur erzeugung periodischer signale

Country Status (1)

Country Link
DE (1) DE102022132136A1 (de)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0762655B1 (de) 1995-09-12 2002-02-27 PC TEL, Inc. Kommunikationssystem für eine Datenverarbeitungsanlage mit Ersetzung von fehlgeschlagenen Routinen durch Kompensationssignale
EP0942577B1 (de) 1998-01-22 2007-03-14 Silicon Laboratories Inc. Erzeugen von Nachrichtensignalen
US7830217B1 (en) 2008-11-24 2010-11-09 Guzik Technical Enterprises Method and system of vector signal generator with direct RF signal synthesis and parallel signal processing
DE102013202176A1 (de) 2013-02-11 2014-08-28 Rwth Aachen Digitaler Sender mit Taktdomänenwechsel
DE102018124816A1 (de) 2018-10-09 2020-04-09 Rohde & Schwarz GmbH & Co. Kommanditgesellschaft Radarzielsimulator und Verfahren zur Radarzielsimulation

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0762655B1 (de) 1995-09-12 2002-02-27 PC TEL, Inc. Kommunikationssystem für eine Datenverarbeitungsanlage mit Ersetzung von fehlgeschlagenen Routinen durch Kompensationssignale
EP0942577B1 (de) 1998-01-22 2007-03-14 Silicon Laboratories Inc. Erzeugen von Nachrichtensignalen
US7830217B1 (en) 2008-11-24 2010-11-09 Guzik Technical Enterprises Method and system of vector signal generator with direct RF signal synthesis and parallel signal processing
DE102013202176A1 (de) 2013-02-11 2014-08-28 Rwth Aachen Digitaler Sender mit Taktdomänenwechsel
DE102018124816A1 (de) 2018-10-09 2020-04-09 Rohde & Schwarz GmbH & Co. Kommanditgesellschaft Radarzielsimulator und Verfahren zur Radarzielsimulation

Similar Documents

Publication Publication Date Title
DE19936329B4 (de) Verfahren zum A/D-Wandeln analoger Signale und entsprechende A/D-Wandleranordnung
DE4215740C2 (de) Testvorrichtung für Analog/Digital-Wandler
DE102022109565A1 (de) Flash-array-digitalisierer mit echtzeit-äquivalentzeit oszilloskop-architektur
DE3218066A1 (de) Verfahren zur pruefung von analog-digital-wandlern und/oder von digital-analog-wandlern oder von nachrichtentechnischen uebertragungsabschnitten, die solche wandler enthalten oder mit ihnen in reihe geschaltet sind, insbsondere zur pruefung von codecs fuer pcm-geraete, sowie vorrichtung zur durchfuehrung des verfahrens
DE2725864A1 (de) Verfahren zur farbkorrektur bei der druckformherstellung
DE102018124816A1 (de) Radarzielsimulator und Verfahren zur Radarzielsimulation
DE102012217582A1 (de) Kalibrierung eines rekonstruierten Signals unter Anwendung eines Mehrton-Kalibriersignals
DE102019132367B4 (de) Elektronische Anordnung zum Erzeugen und Auswerten von Mikrowellensignalen und Verfahren zum Betreiben einer solchen
EP1794602B1 (de) Verfahren und vorrichtung zur spektrumanalyse eines nutz- oder rauschsignals
DE102016119750B4 (de) Vorrichtungen und Verfahren zur Mehrkanalabtastung
DE102014210238A1 (de) Fahrzeugdiagnosevorrichtung
DE102010018042A1 (de) Analog-Digital-Wandler (A/D-Wandler) mit Vergleichsfunktion für analoge Signale
EP2175287B1 (de) Vorrichtung und Verfahren zur Messung elektrischer Kenngrößen
DE102022132136A1 (de) Digital-analog-wandler insbesondere zur erzeugung periodischer signale
DE102016100643A1 (de) Analog-Digital-Wandler-Schaltungen und Verfahren zum Betreiben derselben
DE19755666B4 (de) Integrierte Schaltung mit eingebauten Digital-Analog-Wandler
DE102006037221B4 (de) Vorrichtung und Verfahren zur Verarbeitung und Darstellung eines abgetasteten Signals
DE102013016830B4 (de) Analog-Digital-Wandlungseinheiten mit verzögerten Auslösesignalen
DE112020007047T5 (de) Schaltung zum umwandeln eines signals zwischen digital und analog
EP3244325B1 (de) Verfahren zur zeitlich synchronisierten ausgabe und/oder zeitlich synchronisierten verarbeitung von signalen
DE19850650C2 (de) Verfahren zum Übertragen von Daten
DE102018104530A1 (de) Sigma-Delta-Wandler und entsprechende Verfahren
DE2842521A1 (de) Transversalfilter fuer digitale signale
DE3010783A1 (de) Schaltungsanordnung fuer ein fernmeldesystem zum messen des maximalen pegels eines codierten signals
DE102005022229B3 (de) Anordnung mit einem Funkmodul und einer Port-Erweiterungseinheit und Verfahren zum Betreiben einer solchen