DE102022131939A1 - Quasi-monolithische integrierte packaging-architektur mit serializer/deserializer mit mittig angeordnetem rohchip - Google Patents

Quasi-monolithische integrierte packaging-architektur mit serializer/deserializer mit mittig angeordnetem rohchip Download PDF

Info

Publication number
DE102022131939A1
DE102022131939A1 DE102022131939.3A DE102022131939A DE102022131939A1 DE 102022131939 A1 DE102022131939 A1 DE 102022131939A1 DE 102022131939 A DE102022131939 A DE 102022131939A DE 102022131939 A1 DE102022131939 A1 DE 102022131939A1
Authority
DE
Germany
Prior art keywords
die
layer
circuit
serdes
interconnects
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102022131939.3A
Other languages
English (en)
Inventor
Gerald S. Pasdast
Adel A. Elsherbini
Nevine Nassif
Carleton L. Molnar
Vivek Kumar Rajan
Peipei WANG
Shawna M. Liff
Tejpal Singh
Johanna M. Swan
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of DE102022131939A1 publication Critical patent/DE102022131939A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06548—Conductive via connections through the substrate, container, or encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Eine mikroelektronische Baugruppe wird bereitgestellt, die Folgendes umfasst: einen ersten Rohchip mit integriertem Schaltkreis (IC-Rohchip) mit einer ersten Verbindung mit einem ersten Serializer/Deserializer (SERDES) -Schaltkreis und einer zweiten Verbindung mit einem zweiten SERDES-Schaltkreis; einen zweiten IC-Rohchip mit dem ersten SERDES-Schaltkreis; und einen dritten IC-Rohchip mit dem zweiten SERDES-Schaltkreis, wobei sich der erste IC-Rohchip in einer ersten Schicht befindet, sich der zweite IC-Rohchip und der dritte IC-Rohchip in einer zweiten Schicht befinden, die nicht koplanar zu der ersten Schicht ist, die erste Schicht und die zweite Schicht durch Zwischenverbindungen mit einem Rastermaß von weniger als 10 Mikrometer zwischen benachbarten Zwischenverbindungen gekoppelt sind, und der erste SERDES-Schaltkreis und der zweite SERDES-Schaltkreis durch einen leitfähigen Pfad gekoppelt sind.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Offenbarung betrifft Techniken, Verfahren und Vorrichtungen, die sich auf eine quasi-monolithische integrierte Packaging-Architektur mit einem Serializer/Deserializer (SERDES) mit mittig angeordnetem Rohchip beziehen.
  • HINTERGRUND
  • Elektronische Schaltkreise, wenn üblicherweise auf einem Wafer aus Halbleitermaterial, wie zum Beispiel Silizium, hergestellt, werden als integrierte Schaltkreise (Integrated Circuits - IC) bezeichnet. Der Wafer mit solchen IC wird typischerweise in zahlreiche einzelne Rohchips geschnitten. Die Rohchips können in ein IC-Package gepackt werden, das einen oder mehrere Rohchips zusammen mit anderen elektronischen Komponenten, wie zum Beispiel Widerständen, Kondensatoren und Induktivitäten, enthält. Das IC-Package kann auf einem elektronischen System, wie zum Beispiel einem Unterhaltungselektroniksystem, oder auf Servern, wie zum Beispiel Großrechnern, integriert werden.
  • Figurenliste
  • Ausführungsformen werden durch die folgende detaillierte Beschreibung in Verbindung mit den zugehörigen Zeichnungen leicht verstanden. Um diese Beschreibung zu vereinfachen, bezeichnen gleiche Bezugszahlen gleiche strukturelle Elemente. Ausführungsformen sind in den Figuren der zugehörigen Zeichnungen beispielhaft und nicht einschränkend veranschaulicht.
    • 1 ist eine vereinfachte Querschnittsansicht einer mikroelektronischen Baugruppe 100 gemäß einigen Ausführungsformen der vorliegenden Offenbarung.
    • 2 ist eine vereinfachte Querschnittsansicht von Details in der beispielhaften mikroelektronischen Baugruppe von 1 gemäß einer Ausführungsform der vorliegenden Offenbarung.
    • 3 ist eine vereinfachte Draufsicht/ein vereinfachtes Blockdiagramm einer beispielhaften mikroelektronischen Baugruppe gemäß einer anderen Ausführungsform der vorliegenden Offenbarung.
    • 4 ist eine vereinfachte Draufsicht/ein vereinfachtes Blockdiagramm einer beispielhaften mikroelektronischen Baugruppe gemäß noch einer anderen Ausführungsform der vorliegenden Offenbarung.
    • 5 ist eine vereinfachte Querschnittsansicht einer beispielhaften mikroelektronischen Baugruppe gemäß einigen Ausführungsformen der vorliegenden Offenbarung.
    • 6 ist eine vereinfachte Querschnittsansicht einer beispielhaften mikroelektronischen Baugruppe gemäß noch einer anderen Ausführungsform der vorliegenden Offenbarung.
    • 7 ist eine vereinfachte Querschnittsansicht einer beispielhaften mikroelektronischen Baugruppe gemäß noch einer anderen Ausführungsform der vorliegenden Offenbarung.
    • 8 ist eine vereinfachte Querschnittsansicht einer beispielhaften mikroelektronischen Baugruppe gemäß noch einer anderen Ausführungsform der vorliegenden Offenbarung.
    • 9 ist ein vereinfachtes Blockdiagramm von Details in einer beispielhaften mikroelektronischen Baugruppe gemäß noch einer anderen Ausführungsform der vorliegenden Offenbarung.
    • 10 ist eine Querschnittsansicht eines Geräte-Packages, das eine oder mehrere mikroelektronische Baugruppen gemäß jeglicher der hierin offenbarten Ausführungsformen beinhaltet.
    • 11 ist eine seitliche Querschnittsansicht einer Gerätebaugruppe, die eine oder mehrere mikroelektronische Baugruppen gemäß jeglicher der hierin offenbarten Ausführungsformen beinhaltet.
    • 12 ist ein Blockdiagramm eines beispielhaften Datenverarbeitungsgeräts, das eine oder mehrere mikroelektronische Baugruppen gemäß jeglicher der hierin offenbarten Ausführungsformen beinhaltet.
  • DETAILLIERTE BESCHREIBUNG
  • Übersicht
  • Zu Zwecken der Veranschaulichung von hierin beschriebenen IC-Packages ist es wichtig, Phänomene zu verstehen, die während der Montage und dem Packen von IC ins Spiel kommen können. Die folgenden grundlegenden Informationen können als eine Basis angesehen werden, von der aus die vorliegende Offenbarung angemessen erklärt werden kann. Solche Informationen werden lediglich zum Zweck einer Erklärung geboten, und sollten dementsprechend in keinerlei Weise so ausgelegt werden, dass sie den breiten Umfang der vorliegenden Offenbarung und ihrer potenziellen Anwendungen beschränken.
  • Fortschritte in der Halbleiterverarbeitung und dem Logik-Design haben eine Zunahme der Menge an Logikschaltkreisen, die in Prozessoren und anderen IC-Geräten enthalten sein können, ermöglicht. Infolgedessen haben nun viele Prozessoren mehrere Kerne, die monolithisch auf einem einzelnen Rohchip integriert sind. Im Allgemeinen werden diese Typen monolithischer IC auch als planar beschrieben, da sie die Form einer flachen Oberfläche annehmen, und typischerweise auf einem einzelnen Silizium-Wafer aufgebaut sind, der aus einem monokristallinen Silizium-Einkristallkörper gefertigt ist. Der typische Herstellungsprozess für solche monolithischen IC wird als ein planarer Prozess bezeichnet, der ermöglicht, dass Fotolithografie-, Ätz-, Wärmediffusions-, Oxidations- und andere solche Prozesse auf der Oberfläche des Wafers auftreten, sodass aktive Schaltkreiselemente (zum Beispiel Transistoren und Dioden) auf der planaren Oberfläche des Silizium-Wafers gebildet werden.
  • Aktuelle Technologien ermöglichen, dass hunderte und tausende solcher aktiver Schaltkreiselemente auf einem einzelnen Rohchip gebildet werden, sodass zahlreiche Logikschaltkreise darauf ermöglicht werden können. Bei solchen monolithischen Rohchips muss der Herstellungsprozess für alle Schaltkreise gleichermaßen optimiert werden, was in Kompromissen zwischen unterschiedlichen Schaltkreisen resultiert. Außerdem sind aufgrund der Beschränkung, dass Schaltkreise auf einer planaren Oberfläche platziert werden müssen, einige Schaltkreise weiter von einigen anderen entfernt, was in einer verringerten Leistung, wie zum Beispiel längeren Verzögerungen, resultiert. Die Herstellungsausbeute kann ebenfalls erheblich beeinträchtigt werden, da der gesamte Rohchip möglicherweise verworfen werden muss, falls nur ein Schaltkreis nicht richtig funktioniert.
  • Eine Lösung zur Überwindung solch negativer Auswirkungen monolithischer Rohchips ist es, die Schaltkreise in kleinere IC-Rohchips (zum Beispiel Chiplets, Kacheln) zu zerlegen, die durch Zwischenverbindungsbrücken elektrisch gekoppelt sind. Die kleineren Rohchips sind Teil einer Baugruppe miteinander verbundener Rohchips, die zusammen einen hinsichtlich einer Anwendung und/oder Funktionalität vollständigen IC bilden, wie zum Beispiel einen Speicherchip, einen Mikroprozessor, eine Mikrosteuerung, einen handelsüblichen IC (zum Beispiel einen Chip, der für sich wiederholende Verarbeitungsroutinen, einfache Aufgaben, einen anwendungsspezifischen IC usw. verwendet wird) und ein System-on-a-Chip (SOC). Mit anderen Worten, die einzelnen Rohchips werden miteinander verbunden, um die Funktionalitäten eines monolithischen IC zu erzeugen. Durch Verwenden separater Rohchips kann jeder einzelne Rohchip für eine spezielle Funktionalität optimal ausgelegt und hergestellt werden. Zum Beispiel könnte ein Prozessorkern, der Logikschaltkreise enthält, auf die Leistung abzielen, und könnte somit ein sehr geschwindigkeitsoptimiertes Layout erfordern. Dies hat unterschiedliche Herstellungsanforderungen im Vergleich zu einer Universal Serial Bus (USB) - Steuerung, die so aufgebaut ist, dass sie bestimmte USB-Standards erfüllt, und nicht auf Verarbeitungsgeschwindigkeit aufgebaut ist. Somit können, indem unterschiedliche Teile des gesamten Designs in unterschiedliche Rohchips getrennt werden, die jeweils hinsichtlich Design und Herstellung optimiert werden, die gesamte Ausbeute und die gesamten Kosten der kombinierten Rohchiplösung verbessert werden.
  • Die Konnektivität zwischen diesen Rohchips kann auf viele unterschiedliche Weisen erreicht werden. Zum Beispiel verbinden bei 2,5D-Packaging-Lösungen ein Silizium-Interposer und Substratdurchleitungen (Through-Substrate Vias - TSV), die auch Siliziumdurchleitungen genannt werden, wenn das Substrat Silizium ist, Rohchips mit einer Siliziumzwischenverbindungsgeschwindigkeit auf einer minimalen Grundfläche. In einem anderen Beispiel ermöglichen Zwischenverbindungsbrücken (zum Beispiel Embedded Multi-Die Interconnect Bridge (EMIB™)), die unter den Rändern von zwei miteinander verbundenen Rohchips eingebettet sind, eine elektrische Kopplung zwischen diesen. In einer dreidimensionalen (3D-) Architektur sind die Rohchips übereinander gestapelt, wobei insgesamt eine kleinere Grundfläche erzeugt wird. Typischerweise werden die elektrische Konnektivität und die mechanische Kopplung in einer solchen 3D-Architektur durch Verwenden von TSV und lotbasierten Kontakthöckern mit hohem Rastermaß (zum Beispiel C2-Zwischenverbindungen) erreicht. Die EMIB und die gestapelte 3D-Architektur können auch durch Verwenden einer omnidirektionalen Zwischenverbindung (Omni-Directional Interconnect - ODI) kombiniert werden, bei der EMIB-Chips in eine organische Vergussmasse eingebettet werden, was ermöglicht, dass oben gepackte Chips mit anderen Chips horizontal durch Verwenden der EMIB und vertikal durch Verwenden von Vergussdurchleitungen (Through-Mold Vias - TMV), die typischerweise größer als TSV sind, kommunizieren.
  • Außerdem kann bei großen monolithischen IC-Rohchips die Kommunikationslatenz von einem angeordneten Rechenagenten (zum Beispiel einer Prozessorkernschaltung) zu einem anderen drastisch variieren, zum Beispiel von nur einem Taktzyklus zwischen unmittelbaren Nachbarn bis zu Dutzenden von Taktzyklen zwischen entfernten Nachbarn. Die Worst-Case-Latenz sowie die durchschnittliche Latenz zwischen Rechenagenten nehmen generisch mit zunehmender Anzahl von Rechenagenten zu. Je weiter der Sender von dem Empfänger entfernt ist, desto länger ist die Latenz. Da eine niedrigere Latenz extrem wichtig für eine Hochleistungsdatenverarbeitung ist, stellen große monolithische IC-Rohchips einen Wettbewerbsvorteil dar. Existierende Lösungen in einer solchen Architektur beinhalten sukzessive Kommunikationssprünge zwischen benachbarten Rechenagenten in vertikaler (zum Beispiel Y-Dimension durch die Dicke eines IC-Packages, durch Verwenden von 2,5D- oder 3D-Packaging-Lösungen) oder horizontaler (zum Beispiel X-Dimension durch laterale Pfade in dem monolithischen IC-Rohchip), bis der beabsichtigte Empfänger erreicht wird. Da jedoch aktuelle Zwischenverbindungstechnologien in der 2,5D- und 3D-Packaging-Architektur Lot oder sein Äquivalent für Konnektivität verwenden, mit einer daraus folgenden niedrigen vertikalen und horizontalen Zwischenverbindungsdichte, bleibt die Latenz eine Herausforderung. Zum Beispiel haben typische Flip-Chip-Lötkontakthöcker ein Rastermaß von 112-150 Mikrometer, und hundert solcher Kontakthöcker mit einem Rastermaß von 112 Mikrometer belegen eine Fläche von ungefähr 1,21 Quadratmillimetern.
  • Insbesondere ist ein SERDES-Schaltkreis ein Paar von Funktionsblöcken, die üblicherweise in Hochgeschwindigkeitskommunikationen verwendet werden, um Daten zwischen seriellen Daten und parallelen Schnittstellen in jeder Richtung umzuwandeln. SERDES-Schaltkreise werden typischerweise zur Kommunikation zwischen zwei unterschiedlichen IC-Rohchips oder zwischen zwei Rechenagenten in einem monolithischen IC-Rohchip verwendet. Die Funktionsblöcke (und ein entsprechender Schaltkreis) in einem typischen SERDES beinhalten Folgendes: einen Übertragungs (TX) - Phasenregelkreis (Phase Locked Loop - PLL), der einen Mehr-Gigahertz-Takt von einem Referenztakt mit niedrigerer Frequenz (zum Beispiel 25 bis 100 MHz) erzeugt; eine Empfänger (RX) - Taktdatenwiederherstellung (Clock Data Recovery - CDR), die die durchschnittliche Phase der ankommenden Daten verfolgt; einen TX-Leitungstreiber, der die serialisierten Daten in ein differenzielles Signal übersetzt; einen RX-Equalizer, der Hochgeschwindigkeitskanaleffekte entweder mit einem kontinuierlichen Zeit-Equalizer oder mit einer Decision Feedback Equalization (DFE) oder beiden entzerrt, oft mit einer automatischen Verstärkungssteuerung (Autotmatic Gain Control - AGC); und eine Hochgeschwindigkeits-Serializer- und -Deserializerlogik (zum Beispiel Digitallogik).
  • SERDES ist der grundlegendste Baustein einer physikalischen Schicht (PHY) für Chip-zu-Chip-Zwischenverbindungssysteme; SERDES zusammen mit Physical Coding Sublayer (PCS) bildet die PHY des Open Systems Interconnection (OSI) -Modells. Moderne SOC für Hochleistungsdatenverarbeitung (High Performance Computing - HPC), künstliche Intelligenz (AI), Automobil-, Mobil- und Internet-der-Dinge (loT) -Anwendungen implementieren SERDES, womit mehrere Datenraten und Standards wie PCI Express (PCIe), Mobile Industry Processor Interface (MIPI), Ethernet und USB unterstützt werden können. Da SERDES-Verbindungen zwischen einem Paar von SERDES-Blöcken Punkt-zu-Punkt-Verbindungen sind, wird eine große Anzahl an SERDES-Verbindungen in großen Konfigurationen von Komponenten eingesetzt, oder werden einige SERDES-Verbindungen in einer Mehrfachsprungkonfiguration seriell verbunden.
  • Eine der Hauptbedenken für SERDES-Signalleitungen ist die Notwendigkeit, eine spezielle differenzielle Impedanz (zum Beispiel 50 Ω, 100 Ω usw.) zu erreichen, die durch Leiterbahnbreite, Leiterbahnbeabstandung, Entfernung zwischen Ebenen und dielektrisches Material, das die leitfähigen Bahnen, die die SERDES-Verbindungen bilden, umgibt, beeinflusst werden kann. Mit zunehmender Länge einer SERDES-Verbindung erhöhen sich ebenso die differenzielle Impedanz und die Latenz. Existierende Lösungen mit mehreren Sprüngen, die das Platzieren mehrerer SERDES-Blöcke in dem Kommunikationspfad zwischen den zwei IC-Rohchips oder Rechenagenten, die kommunizieren, einbeziehen, können die differenzielle Impedanz zwischen Paaren von SERDES-Blöcken minimieren; solche Lösungen verringern jedoch eine Latenz nicht, womit diese von Bedeutung bleibt. Ferner sind in großen Rechen-Arrays die mehreren Sprünge auf den Rohchips direkt proportional zu der XY-Array-Größe (zum Beispiel der Anzahl an Rohchips entlang der Länge bzw. Breite), da zum Beispiel jeder Rohchip (oder Rechenblock) einen SERDES-Schaltkreis hat, durch den die Daten hindurchgehen, was zu einer erhöhten Latenz führt.
  • In dieser Hinsicht hilft eine Architektur mit quasi-monolithischer hierarchischer Integration durch Verwenden mehrerer rekursiv gekoppelter Rohchips zum Bilden mikroelektronischer Baugruppen, einige der oben erwähnten Nachteile abzumildern. Die mehreren Rohchips können aktive Rohchips und/oder passive Rohchips umfassen, und mindestens ein Abschnitt der mehreren Rohchips wird durch Verwenden von Rohchip-zu-Rohchip (Die-to-Die - DTD) -Zwischenverbindungen mit einem Rastermaß von weniger als 10 Mikrometer gekoppelt, was auch als „hybride Bindungen“, „hybride Zwischenverbindungen“ oder „direkte Bindungszwischenverbindungen“ bezeichnet wird. Mit anderen Worten, der Abstand von Mitte zu Mitte zwischen benachbarten hochdichten Zwischenverbindungen beträgt weniger als oder gleich 10 Mikrometer. In solchen quasi-monolithischen Strukturen werden IC-Rohchips in mehreren Schichten mit einem anorganischen Dielektrikum zwischen den Schichten und um die IC-Rohchips herum gestapelt. Durch Verwenden hybrider Bindungen oder eines Äquivalents mit einem Rastermaß von weniger als 10 Mikrometer kann eine effektive Zwischenverbindungsfläche gegenüber einer entsprechenden Zwischenverbindungsfläche mit derselben Anzahl von Flip-Chip-Zwischenverbindungen erheblich reduziert werden. Zum Beispiel belegen bei einem Rastermaß von 9 Mikrometer 100 hybride Bindungen eine effektive Fläche von ungefähr 0,0081 Quadratmillimeter, was mehrere Größenordnungen kleiner ist (zum Beispiel 151,25-facher Verkleinerungsfaktor), als mit Flip-Chip-Zwischenverbindungen mit einem Rastermaß von 112 Mikrometern. Eine elektrische Kopplung durch das Dielektrikum wird mit Dielektrikumdurchleitungen (Through-Dielectric Vias - TDV) implementiert, die Durchgangsstrukturen sind, das heißt sie stellen einen elektrischen Pfad zwischen Schichten ohne jeglichen dazwischenliegenden Schaltkreis bereit.
  • Einige Ausführungsformen der vorliegenden Offenbarung stellen eine mikroelektronische Baugruppe bereit, die Folgendes umfasst: einen ersten IC-Rohchip mit einer ersten Verbindung mit einem ersten SERDES-Schaltkreis und einer zweiten Verbindung mit einem zweiten SERDES-Schaltkreis; einen zweiten IC-Rohchip mit dem ersten SERDES-Schaltkreis; und einen dritten IC-Rohchip mit dem zweiten SERDES-Schaltkreis, wobei sich der erste IC-Rohchip in einer ersten Schicht befindet, sich der zweite IC-Rohchip und der dritte IC-Rohchip in einer zweiten Schicht befinden, die nicht koplanar zu der ersten Schicht ist, die erste Schicht und die zweite Schicht durch Zwischenverbindungen mit einem Rastermaß von weniger als 10 Mikrometer zwischen benachbarten Zwischenverbindungen gekoppelt sind, und der erste SERDES-Schaltkreis und der zweite SERDES-Schaltkreis durch einen leitfähigen Pfad gekoppelt sind.
  • Einige Ausführungsformen stellen auch ein IC-Package bereit, das Folgendes umfasst: einen ersten IC-Rohchip in einer ersten Schicht; einen zweiten IC-Rohchip und einen dritten IC-Rohchip in einer zweiten Schicht; und einen Interposer. Die zweite Schicht befindet sich zwischen der ersten Schicht und dem Interposer, die erste Schicht ist durch Zwischenverbindungen mit einem Rastermaß von weniger als 10 Mikrometer zwischen benachbarten Zwischenverbindungen mit der zweiten Schicht gekoppelt, ein erster Schaltkreisblock in dem ersten IC-Rohchip ist mit einem ersten SERDES-Schaltkreis in dem zweiten IC-Rohchip gekoppelt, ein zweiter Schaltkreisblock in dem zweiten IC-Rohchip ist mit einem zweiten SERDES-Schaltkreis in dem dritten IC-Rohchip gekoppelt, und der erste SERDES-Schaltkreis und der zweite SERDES-Schaltkreis sind durch einen leitfähigen Pfad durch den Interposer hindurch gekoppelt.
  • Einige Ausführungsformen stellen auch eine IC-Struktur bereit, die Folgendes umfasst: einen ersten Schaltkreis, der mit einem ersten SERDES-Schaltkreis verbunden ist; einen zweiten Schaltkreis, der mit einem zweiten SERDES-Schaltkreis verbunden ist; und einen leitfähigen Pfad zwischen dem ersten SERDES-Schaltkreis und dem zweiten SERDES-Schaltkreis. Der erste Schaltkreis und der zweite Schaltkreis befinden sich in einer ersten Schicht, der erste SERDES-Schaltkreis und der zweite SERDES-Schaltkreis befinden sich in einer zweiten Schicht, die nicht koplanar zu der zweiten Schicht ist, und die erste Schicht und die zweite Schicht sind durch Zwischenverbindungen mit einem Rastermaß von weniger als 10 Mikrometer zwischen benachbarten Zwischenverbindungen gekoppelt.
  • Jede der Strukturen, Baugruppen, Packages, Verfahren, Geräte und Systeme der vorliegenden Offenbarung können mehrere innovative Aspekte haben, von denen keiner allein für alle hierin offenbarten wünschenswerten Attribute verantwortlich ist. Details einer oder mehrerer Implementierungen des in dieser Spezifikation beschriebenen Gegenstands sind in der Beschreibung unten und den zugehörigen Zeichnungen dargelegt.
  • In der folgenden detaillierten Beschreibung können verschiedene Aspekte der veranschaulichenden Implementierungen durch Verwenden von durch Fachleute üblicherweise eingesetzten Begriffen beschrieben werden, um anderen Fachleuten den Inhalt ihrer Arbeit zu vermitteln.
  • Die Begriffe „Schaltreis“ und „Schaltung“ bedeuten eine oder mehrere passive und/oder aktive elektrische und/oder elektronische Komponenten, die so angeordnet sind, dass sie miteinander zusammenwirken, um eine gewünschte Funktion bereitzustellen. Die Begriffe beziehen sich auch auf eine analoge Schaltung, digitale Schaltung, festverdrahtete Schaltung, programmierbare Schaltung, Mikrosteuerungsschaltung und/oder jeglichen anderen Typ von physikalischer elektrischer und/oder elektronischer Hardware-Komponente.
  • Der Begriff „integrierter Schaltkreis“ bedeutet einen Schaltkreis, der in einen monolithischen Halbleiter oder in ein analoges Material integriert ist.
  • In einigen Ausführungsformen können die hierin offenbarten IC-Rohchips im Wesentlichen monokristalline Halbleiter, wie zum Beispiel Silizium oder Germanium, als ein Basismaterial (zum Beispiel Substrat, Körper) umfassen, auf dem integrierte Schaltkreise mit herkömmlichen Halbleiterverarbeitungsverfahren hergestellt werden. Das Halbleiterbasismaterial kann zum Beispiel N-Typ- oder P-Typ-Materialien beinhalten. Rohchips können zum Beispiel ein kristallines Basismaterial beinhalten, das durch Verwenden einer Volumensiliziumstruktur (oder eines anderen Volumenhalbleitermaterials) oder einer Halbleiter-auf-Isolator (Semiconductor-on-Insulator - SOI, zum Beispiel einer Silizium-auf-Isolator) -Struktur gebildet wird. In einigen Ausführungsformen kann das Basismaterial eines oder mehrerer der IC-Rohchips alternative Materialien umfassen, die mit Silizium kombiniert sein können oder nicht, die Germanium, Indiumantimonid, Bleitellurid, Indiumarsenid, Indiumphosphid, Galliumarsenid, Indiumgalliumarsenid, Galliumantimonid oder andere Kombinationen von Gruppe-III-N-, Gruppe-III-V-, Gruppe-II-VI- oder Gruppe-IV-Materialien beinhalten, ohne jedoch darauf beschränkt zu sein. In noch anderen Ausführungsformen kann das Basismaterial Verbindungsmaterialhalbleiter umfassen, zum Beispiel mit einem ersten Subgitter aus mindestens einem Element von Gruppe III des Periodensystems (zum Beispiel Al, Ga, In) und einem zweiten Subgitter aus mindestens einem Element von Gruppe V des Periodensystems (zum Beispiel P, As, Sb). In noch anderen Ausführungsformen kann das Basismaterial ein intrinsisches IV- oder III-V-Halbleitermaterial oder eine Legierung, die nicht absichtlich mit irgendeinem elektrisch aktiven Fremdstoff dotiert ist, umfassen; in alternativen Ausführungsformen können nominale Fremdstoffdotierungsmittelniveaus vorhanden sein. In wieder anderen Ausführungsformen können Rohchips ein nichtkristallines Material, wie zum Beispiel Polymere, umfassen; zum Beispiel kann das Basismaterial mit Siliziumdioxid gefülltes Epoxid umfassen. In anderen Ausführungsformen kann das Basismaterial ein Oxidhalbleitermaterial mit hoher Beweglichkeit umfassen, wie zum Beispiel Zinnoxid, Antimonoxid, Indiumoxid, Indiumzinnoxid, Titanoxid, Zinkoxid, Indiumzinkoxid, Indiumgalliumzinkoxid (IGZO), Galliumoxid, Titanoxinitrid, Rutheniumoxid oder Wolframoxid. Im Allgemeinen kann das Basismaterial Zinnoxid und/oder Kobaltoxid und/oder Kupferoxid und/oder Antimonoxid und/oder Rutheniumoxid und/oder Wolframoxid und/oder Zinkoxid und/oder Galliumoxid und/oder Titanoxid und/oder Indiumoxid und/oder Titanoxinitrid und/oder Indiumzinnoxid und/oder Indiumzinkoxid und/oder Nickeloxid und/oder Nioboxid und/oder Kupferperoxid und/oder IGZO und/oder Indiumtellurid und/oder Molybdänit und/oder Molybdändiselenid und/oder Wolframdiselenid und/oder Wolframdisulfid und/oder amorphes oder polykristallines n- oder p-Typ-Silizium und/oder Germanium und/oder Indiumgalliumarsenid und/oder Siliziumgermanium und/oder Galliumnitrid und/oder Aluminiumgalliumnitrid und/oder Indiumphosphid und/oder schwarzes Phosphor umfassen, die jeweils möglicherweise mit Gallium und/oder Indium und/oder Aluminium und/oder Fluor und/oder Bor und/oder Phosphor und/oder Arsen und/oder Stickstoff und/oder Tantal und/oder Wolfram und/oder Magnesium usw. dotiert sein können. Obwohl hierin einige Beispiele des Materials für Rohchips beschrieben sind, fällt jegliches Material oder jegliche Struktur, das/die als eine Basis (zum Beispiel als Basismaterial) dienen kann, auf der IC-Schaltkreise und -Strukturen wie hierin beschrieben aufgebaut werden können, in den Geist und Umfang der vorliegenden Offenbarung.
  • Sofern nicht anders beschrieben, beinhalten hierin beschriebene IC-Rohchips eine oder mehrere IC-Strukturen (oder einfach „IC“), die eine bestimmte Funktionalität implementieren (das heißt zum Ausführen dieser ausgelegt sind). In einem solchen Beispiel kann der Begriff „Speicherrohchip“ verwendet werden, um einen Rohchip zu beschreiben, der einen oder mehrere IC beinhaltet, die eine Speicherschaltung implementieren (zum Beispiel IC, die Speichergeräte und/oder Speicher-Arrays und/oder Steuerlogik, die zum Steuern der Speichergeräte und -Arrays ausgelegt ist, usw. implementieren). In einem anderen solchen Beispiel kann der Begriff „Rechenrohchip“ verwendet werden, um einen Rohchip zu beschreiben, der einen oder mehrere IC beinhaltet, die eine Logik-/Rechenschaltung implementieren (zum Beispiel IC, die I/O-Funktionen und/oder arithmetische Operationen und/oder Pipeline-Verarbeitung von Daten usw. implementieren).
  • In einem anderen Beispiel sind die Begriffe „Package“ und „IC-Package“ synonym, ebenso wie die Begriffe „Rohchip“ und „IC-Rohchip“. Es ist anzumerken, dass die Begriffe „Chip“, „Rohchip“ und „IC-Rohchip“ hierin austauschbar verwendet werden.
  • Der Begriff „isolierend“ bedeutet „elektrisch isolierend“, der Begriff „leitfähig“ bedeutet „elektrisch leitfähig“, sofern nicht anders angegeben. Unter Bezugnahme auf optische Signale und/oder Geräte, Komponenten und Elemente, die auf oder durch Verwenden von optischen Signalen arbeiten, kann der Begriff „leitfähig“ auch „optisch leitfähig“ bedeuten.
  • Die Begriffe „Oxid“, „Carbid“, „Nitrid“ usw. beziehen sich auf Verbindungen, die Sauerstoff, Kohlenstoff bzw. Stickstoff usw. enthalten.
  • Der Begriff „High-k-Dielektrikum“ bezieht sich auf ein Material mit einer höheren dielektrischen Konstante als Siliziumoxid, während sich der Ausdruck „Low-k-Dielektrikum“ auf ein Material mit einer niedrigeren dielektrischen Konstante als Siliziumoxid bezieht.
  • Der Begriff „Isolationsmaterial“ oder „Isolator“ (hierin auch als „dielektrisches Material“ oder „Dielektrikum“ bezeichnet) bezieht sich auf feste Materialien (und/oder flüssige Materialien, die nach einer Verarbeitung wie hierin beschrieben erstarren), die im Wesentlichen nicht elektrisch leitfähig sind. Sie können, beispielhaft und nicht einschränkend, organische Polymere und Kunststoffe, und anorganische Materialien, wie zum Beispiel ionische Kristalle, Porzellan, Glas, Silizium, Siliziumoxid, Siliziumcarbid, Siliziumcarbonitrid, Siliziumnitrid und Aluminiumoxid oder eine Kombination davon beinhalten. Sie können dielektrische Materialien, Materialien mit hoher Polarisierbarkeit und/oder piezoelektrische Materialien beinhalten. Sie können transparent oder opak sein, ohne von dem Umfang der vorliegenden Offenbarung abzuweichen. Weitere Beispiele für Isolationsmaterialien sind Unterfüllungen und Vergussmassen oder vergussartige Materialien, die in Packaging-Anwendungen verwendet werden, einschließlich zum Beispiel Materialien, die in organischen Interposern, Packaging-Stützen und anderen solchen Komponenten verwendet werden.
  • In verschiedenen Ausführungsformen können mit einem IC assoziierte Elemente zum Beispiel Transistoren, Dioden, Leistungsquellen, Widerstände, Kondensatoren, Induktoren, Sensoren, Transceiver, Empfänger, Antennen usw. beinhalten. In verschiedenen Ausführungsformen können mit einem IC assoziierte Elemente jene beinhalten, die monolithisch in einen IC integriert sind, auf einem IC montiert sind, oder jene, die mit einem IC verbunden sind. Die hierin beschriebenen IC können entweder analog oder digital sein, und können abhängig von den mit dem IC assoziierten Komponenten in einer Anzahl von Anwendungen, wie zum Beispiel Mikroprozessoren, Optoelektronik, Logikblöcken, Audioverstärkern usw., verwendet werden. Die hierin beschriebenen IC können in einem einzelnen IC-Rohchip oder als Teil eines Chipsatzes zum Ausführen einer oder mehrerer zugehöriger Funktionen in einem Computer eingesetzt werden.
  • In verschiedenen Ausführungsformen der vorliegenden Offenbarung können hierin beschriebene Transistoren Feldeffekttransistoren (Field Effect Transistors - FET), zum Beispiel MetallOxid-Halbleiter-Feldeffekttransistoren (Metal-Oxide Semiconductor Field Effect Transistors - MOSFET), sein. Im Allgemeinen ist ein FET ein Gerät mit drei Anschlüssen, das einen Source-, einen Drain- und einen Gate-Anschluss beinhaltet, und das ein elektrisches Feld zum Steuern eines durch das Gerät fließenden Stroms verwendet. Ein FET beinhaltet typischerweise ein Kanalmaterial, einen Source-Bereich und einen Drain-Bereich, die in und/oder über dem Kanalmaterial bereitgestellt werden, und einen Gate-Stapel, der ein Gate-Elektrodenmaterial beinhaltet, das alternativ als ein „Arbeitsfunktions“-Material bezeichnet wird, das über einem Abschnitt des Kanalmaterials (dem „Kanalabschnitt“) zwischen dem Source- und dem Drain-Bereich bereitgestellt wird, und optional auch ein dielektrisches Gate-Material zwischen dem Gate-Elektrodenmaterial und dem Kanalmaterial beinhaltet.
  • Generell bezieht sich eine „Zwischenverbindung“ auf jegliches Element, das eine physikalische Verbindung zwischen zwei anderen Elementen bereitstellt. Zum Beispiel stellt eine elektrische Zwischenverbindung eine elektrische Konnektivität zwischen zwei elektrischen Komponenten bereit, wodurch eine Kommunikation elektrischer Signale zwischen diesen ermöglicht wird; eine optische Zwischenverbindung stellt eine optische Konnektivität zwischen zwei optischen Komponenten bereit, wodurch eine Kommunikation optischer Signale zwischen diesen ermöglicht wird. Wie hierin verwendet, umfasst der Begriff „Zwischenverbindung“ sowohl elektrische Zwischenverbindungen als auch optische Zwischenverbindungen. Die Natur der beschriebenen Zwischenverbindung ist hierin unter Bezugnahme auf das damit assoziierte Signalmedium zu verstehen. Somit beschreibt der Begriff „Zwischenverbindung“, wenn unter Bezugnahme auf ein elektronisches Gerät, wie zum Beispiel einen IC, der durch Verwenden elektrischer Signale arbeitet, verwendet, jegliches Element, das aus einem elektrisch leitfähigen Material gebildet wird, um eine elektrische Konnektivität zu einem oder mehreren mit dem IC assoziierten Elementen oder/und zwischen verschiedenen solchen Elementen bereitzustellen. In solchen Fällen kann sich der Begriff „Zwischenverbindung“ sowohl auf leitfähige Bahnen (die manchmal auch als „Leitungen“, „Drähte“, „Metallleitungen“ oder „Gräben“ bezeichnet werden) als auch auf leitfähige Durchleitungen (manchmal auch als „Durchleitungen“ oder „Metalldurchleitungen“ bezeichnet) beziehen. Manchmal können elektrisch leitfähige Bahnen und Durchleitungen als „leitfähige Bahnen“ bzw. „leitfähige Durchleitungen“ bezeichnet werden, um die Tatsache hervorzuheben, dass diese Elemente elektrisch leitfähige Materialien, wie zum Beispiel Metalle, beinhalten. Gleichermaßen kann der Begriff „Zwischenverbindung“, wenn unter Bezugnahme auf ein Gerät, das auch auf optischen Signalen arbeitet, wie zum Beispiel ein photonischer IC (PIC), verwendet, auch jegliches Element beschreiben, das aus einem Material gebildet ist, das optisch leitfähig ist, um eine optische Konnektivität zu einem oder mehreren mit dem PIC assoziierten Elementen bereitzustellen. In solchen Fällen kann sich der Begriff „Zwischenverbindung“ auf optische Wellenleiter (zum Beispiel Strukturen, die Lichtwellen leiten und begrenzen) beziehen, einschließlich optische Fasern, optische Teiler, optische Kombinatoren, optische Koppler und optische Durchleitungen.
  • Der Begriff „leitfähige Bahn“ kann verwendet werden, um ein elektrisch leitfähiges Element zu beschreiben, das durch ein Isolationsmaterial isoliert ist. In IC-Rohchips umfasst ein solches Isolationsmaterial ein Low-k-Zwischenschichtdielektrikum, das innerhalb des IC-Rohchips bereitgestellt wird. In Gehäusesubstraten und Leiterplatten (Printed Circuit Boards - PCB) umfasst ein solches Isolationsmaterial organische Materialien, wie zum Beispiel Ajinomoto Buildup-Film (ABF), Polyimide oder Epoxidharz. Solche leitfähigen Bahnen sind typischerweise in mehreren Ebenen oder mehreren Schichten von Metallisierungsstapeln angeordnet.
  • Der Begriff „leitfähige Durchleitung“ kann verwendet werden, um ein elektrisch leitfähiges Element zu beschrieben, das zwei oder mehr leitfähige Leitungen unterschiedlicher Ebenen eines Metallisierungsstapels miteinander verbindet. Zu diesem Zweck kann eine Durchleitung im Wesentlichen senkrecht zu der Ebene eines IC-Rohchips/-Chips oder einer Stützstruktur bereitgestellt werden, über der eine IC-Struktur bereitgestellt wird, und kann zwei leitfähige Leitungen in benachbarten Ebenen oder zwei leitfähige Leitungen in nicht benachbarten Ebenen miteinander verbinden.
  • Der Begriff „Package-Substrat“ kann verwendet werden, um jegliches Substratmaterial zu beschreiben, das das gemeinsame Packen jeglicher Sammlung von Halbleiter-Rohchips und/oder anderen elektrischen Komponenten, wie zum Beispiel passiven elektrischen Komponenten, ermöglicht. Wie hierin verwendet, kann ein Package-Substrat aus jeglichem Material gebildet werden, einschließlich, jedoch nicht beschränkt auf Isolationsmaterialien, wie zum Beispiel harzimprägnierte Glasfasern (zum Beispiel PCB oder Printed Wiring Boards (PWB)), Glas, Keramik, Silizium, Siliziumcarbid, usw. Außerdem kann sich, wie hierin verwendet, ein Package-Substrat auf ein Substrat beziehen, das Aufbauschichten (zum Beispiel ABF-Schichten) beinhaltet.
  • Der Begriff „Metallisierungsstapel“ kann verwendet werden, um sich auf einen Stapel einer oder mehrerer Zwischenverbindungen zum Bereitstellen einer Konnektivität zu unterschiedlichen Schaltkreiskomponenten eines IC-Rohchips/-Chips und/oder eines Package-Substrats zu beziehen.
  • Wie hierin verwendet, bezieht sich der Begriff „Rastermaß“ von Zwischenverbindungen auf einen Mittenabstand zwischen benachbarten Zwischenverbindungen.
  • In dem Kontext eines Stapels von Rohchips, die miteinander gekoppelt sind, oder in dem Kontext eines Rohchips, der mit einem Package-Substrat gekoppelt ist, kann sich der Begriff „Zwischenverbindung“ auch auf DTD-Zwischenverbindungen bzw. Rohchip-zu-Package-Substrat (DTPS) - Zwischenverbindungen beziehen. DTD-Zwischenverbindungen können auch als Erstebenenzwischenverbindungen (First-Level Interconnects - FLI) bezeichnet werden. DTPS-Zwischenverbindungen können auch als Zweitebenenzwischenverbindungen (Second-Level Interconnects - SLI) bezeichnet werden.
  • Obwohl nicht in allen vorliegenden Veranschaulichungen speziell gezeigt, um die Zeichnungen nicht zu unübersichtlich zu machen, kann, wenn DTD- oder DTPS-Zwischenverbindungen beschrieben werden, eine Oberfläche eines ersten Rohchips einen ersten Satz leitfähiger Kontakte beinhalten, und eine Oberfläche eines zweiten Rohchips oder eines Package-Substrats kann einen zweiten Satz leitfähiger Kontakte beinhalten. Ein oder mehrere leitfähige Kontakte des ersten Satzes können dann durch die DTD- oder DTPS-Zwischenverbindungen mit einigen der leitfähigen Kontakte des zweiten Satzes elektrisch und mechanisch gekoppelt werden.
  • In einigen Ausführungsformen kann sich das Rastermaß der DTD-Zwischenverbindungen von dem Rastermaß der DTPS-Zwischenverbindungen unterscheiden, obwohl in anderen Ausführungsformen diese Rastermaße im Wesentlichen dieselben sein können.
  • Die hierin offenbarten DTPS-Zwischenverbindungen können jegliche geeignete Form annehmen. In einigen Ausführungsformen kann ein Satz von DTPS-Zwischenverbindungen Lot (zum Beispiel Lötkontakthöcker oder -kugeln, die einem thermischen Wiederaufschmelzen unterzogen werden, um die DTPS-Zwischenverbindungen zu bilden) beinhalten. DTPS-Zwischenverbindungen, die Lot beinhalten, können jegliches geeignete Lotmaterial beinhalten, wie zum Beispiel Blei/Zinn, Zinn/Wismut, eutektisches Zinn/Silber, ternäres Zinn/Silber/Kupfer, eutektisches Zinn/Kupfer, Zinn/Nickel/Kupfer, Zinn/Wismut/Kupfer, Zinn/Indium/Kupfer, Zinn/Zink/Indium/Wismut oder andere Legierungen. In einigen Ausführungsformen kann ein Satz von DTPS-Zwischenverbindungen ein anisotropes leitfähiges Material, wie zum Beispiel einen anisotropen leitfähigen Film oder eine anisotrope leitfähige Paste, beinhalten. Ein anisotropes leitfähiges Material kann leitfähige Materialien beinhalten, die in einem nicht leitfähigen Material dispergiert sind. In einigen Ausführungsformen kann ein anisotropes leitfähiges Material mikroskopische leitfähige Partikel beinhalten, die in ein Bindemittel oder einen duroplastischen Haftstofffilm (zum Beispiel einem duroplastischen Epoxidharz vom Typ Biphenyl oder einem Material auf Acrylbasis) eingebettet sind. In einigen Ausführungsformen können die leitfähigen Partikel ein Polymer und/oder ein oder mehrere Metalle (zum Beispiel Nickel oder Gold) beinhalten. Zum Beispiel können die leitfähigen Partikel nickelbeschichtetes Gold oder silberbeschichtetes Kupfer beinhalten, das wiederum mit einem Polymer beschichtet ist. In einem anderen Beispiel können die leitfähigen Partikel Nickel beinhalten. Wenn ein anisotropes leitfähiges Material unkomprimiert ist, kann es keinen leitfähigen Pfad von einer Seite des Materials zu der anderen geben. Wenn das anisotrope leitfähige Material jedoch auf geeignete Weise komprimiert wird (zum Beispiel durch leitfähige Kontakte auf jeder Seite des anisotropen leitfähigen Materials), können die leitfähigen Materialien in der Nähe des Komprimierungsbereichs so in Kontakt miteinander sein, dass in dem Komprimierungsbereich ein leitfähiger Pfad von einer Seite des Films zu der anderen gebildet wird.
  • Die hierin offenbarten DTD-Zwischenverbindungen können jegliche geeignete Form annehmen. In einigen Ausführungsformen können einige oder alle DTD-Zwischenverbindungen in einer mikroelektronischen Baugruppe oder einem IC-Package wie hierin beschrieben Metall-zu-Metall-Zwischenverbindungen (zum Beispiel Kupfer-zu-Kupfer-Zwischenverbindungen oder plattierte Zwischenverbindungen) sein. In solchen Ausführungsformen können die leitfähigen Kontakte auf jeder Seite der DTD-Zwischenverbindung ohne die Verwendung von dazwischenliegendem Lot oder einem anisotropen leitfähigen Material miteinander verbunden werden (zum Beispiel unter erhöhtem Druck und/oder erhöhter Temperatur). In einigen Metall-zu-Metall-Zwischenverbindungen kann ein dielektrisches Material (zum Beispiel Siliziumoxid, Siliziumnitrid, Siliziumcarbid) zwischen den miteinander verbundenen Metallen (zum Beispiel zwischen Kupferpads oder -pfosten, die die assoziierten leitfähigen Kontakte bereitstellen) vorhanden sein. In einigen Ausführungsformen kann eine Seite einer DTD-Zwischenverbindung eine Metallsäule (zum Beispiel eine Kupfersäule) beinhalten, und die andere Seite der DTD-Zwischenverbindung kann einen Metallkontakt (zum Beispiel einen Kupferkontakt) beinhalten, der in ein Dielektrikum eingelassen ist. In einigen Ausführungsformen kann eine Metall-zu-Metall-Zwischenverbindung (zum Beispiel eine Kupfer-zu-Kupfer-Zwischenverbindung) ein Edelmetall (zum Beispiel Gold) oder ein Metall, dessen Oxide leitfähig sind (zum Beispiel Silber), beinhalten. In einigen Ausführungsformen kann eine Metall-zu-Metall-Zwischenverbindung Metallnanostrukturen (zum Beispiel Nanostäbe) beinhalten, die einen verringerten Schmelzpunkt haben können. Metall-zu-Metall-Zwischenverbindungen können dazu geeignet sein, zuverlässig einen höheren Strom als andere Typen von Zwischenverbindungen zu leiten; zum Beispiel können einige Lotzwischenverbindungen spröde intermetallische Verbindungen bilden, wenn Strom fließt, und der maximale Strom, der durch solche Zwischenverbindungen bereitgestellt wird, kann begrenzt werden, um mechanisches Versagen abzumildern.
  • In einigen Ausführungsformen können die Rohchips auf beiden Seiten eines Satzes von DTD-Zwischenverbindungen blanke (zum Beispiel nicht gepackte) Rohchips sein.
  • In einigen Ausführungsformen können die DTD-Zwischenverbindungen Lot beinhalten. Zum Beispiel können die DTD-Zwischenverbindungen leitfähige Kontakthöcker oder Säulen (zum Beispiel Kupferkontakthöcker oder -säulen) beinhalten, die durch Lot an den jeweiligen leitfähigen Kontakten befestigt sind. In einigen Ausführungsformen kann eine dünne Lotkappe in einer Metall-zu-Metall-Zwischenverbindung verwendet werden, um eine Planarität zu erlangen, und dieses Lot kann während der Verarbeitung zu einem intermetallischen Verbundmaterial werden. In einigen Ausführungsformen kann das in einigen oder allen der DTD-Zwischenverbindungen verwendete Lot einen höheren Schmelzpunkt als das in einigen oder allen der DTPS-Zwischenverbindungen enthaltene Lot haben. Wenn zum Beispiel die DTD-Zwischenverbindungen in einem IC-Package gebildet werden, bevor die DTPS-Zwischenverbindungen gebildet werden, können lotbasierte DTD-Zwischenverbindungen ein Lot höherer Temperatur (zum Beispiel mit einem Schmelzpunkt oberhalb von 200 Grad Celsius) verwenden, während die DTPS-Zwischenverbindungen ein Lot niedrigerer Temperatur (zum Beispiel mit einem Schmelzpunkt unterhalb von 200 Grad Celsius) verwenden können. In einigen Ausführungsformen kann ein Lot höherer Temperatur Zinn, Zinn und Gold, oder Zinn, Silber und Kupfer (zum Beispiel 96,5 % Zinn, 3 % Silber und 0,5 % Kupfer) beinhalten. In einigen Ausführungsformen kann ein Lot niedrigerer Temperatur Zinn und Wismut (zum Beispiel eutektisches Zinnwismut), Zinn, Silber, Wismut, Indium, Indium und Zinn oder Gallium beinhalten.
  • In einigen Ausführungsformen kann ein Satz von DTD-Zwischenverbindungen ein anisotropes leitfähiges Material, wie zum Beispiel jegliches der oben für die DTPS-Zwischenverbindungen diskutierten Materialien, beinhalten. In einigen Ausführungsformen können die DTD-Zwischenverbindungen als Datenübertragungsspuren verwendet werden, während die DTPS-Zwischenverbindungen unter anderem für Leistungs- und Masseleitungen verwendet werden können.
  • In mikroelektronischen Baugruppen oder IC-Packages wie hierin beschrieben können einige oder alle der DTD-Zwischenverbindungen ein feineres Rastermaß als die DTPS-Zwischenverbindungen haben. In einigen Ausführungsformen können die hierin offenbarten DTPS-Zwischenverbindungen ein Rastermaß zwischen etwa 80 Mikrometer und 300 Mikrometer haben, während die hierin offenbarten DTD-Zwischenverbindungen abhängig von dem Typ der DTD-Zwischenverbindungen ein Rastermaß zwischen etwa 0,5 Mikrometer und 100 Mikrometer haben können. Ein Beispiel für eine Zwischenverbindungsdichte auf Siliziumebene wird durch die Dichte einiger DTD-Zwischenverbindungen bereitgestellt. In einigen Ausführungsformen können die DTD-Zwischenverbindungen ein zu feines Rastermaß haben, um direkt mit dem Package-Substrat gekoppelt zu werden (zum Beispiel zu fein, um als DTPS-Zwischenverbindungen zu dienen). Die DTD-Zwischenverbindungen können aufgrund der größeren Ähnlichkeit von Materialien in den unterschiedlichen Rohchips auf jeder Seite eines Satzes von DTD-Zwischenverbindungen ein kleineres Rastermaß als die DTPS-Zwischenverbindungen haben, als zwischen einem Rohchip und einem Package-Substrat auf jeder Seite eines Satzes von DTPS-Zwischenverbindungen. Insbesondere können die Unterschiede bei der Materialzusammensetzung von Rohchips und Package-Substraten in einer differenziellen Ausdehnung und Kontraktion der Rohchips und Package-Substrate resultieren, aufgrund von Wärme, die während des Betriebs erzeugt wird (sowie von Wärme, die während verschiedener Herstellungsoperationen eingebracht wird). Um Schäden abzumildern, die durch diese differenzielle Ausdehnung und Kontraktion verursacht werden (zum Beispiel Rissbildung, Lotüberbrückungen usw.), können die DTPS-Zwischenverbindungen in jeglicher der hierin beschriebenen mikroelektronischen Baugruppen oder jeglichem IC-Gehäuse größer und weiter voneinander entfernt gebildet werden, als DTD-Zwischenverbindungen, die aufgrund der größeren Materialähnlichkeit des Paares von Rohchips auf jeder Seite der DTD-Zwischenverbindungen einer geringeren thermischen Belastung ausgesetzt sind.
  • Es versteht sich, dass eine oder mehrere Ebenen einer Unterfüllung (zum Beispiel ein organisches Polymermaterial, wie zum Beispiel Benzotriazol, Imidazol, Polyimid oder Epoxid) in einem hierin beschriebenen IC-Package bereitgestellt werden können, und nicht gekennzeichnet sein können, um die Zeichnungen nicht unübersichtlich zu machen. In verschiedenen Ausführungsformen können die Ebenen einer Unterfüllung dieselben oder unterschiedliche Isolationsmaterialien umfassen. In einigen Ausführungsformen können die Unterfüllungsebenen Duroplastepoxide mit Siliziumoxidpartikeln umfassen; in einigen Ausführungsformen können die Unterfüllungsebenen jegliches geeignete Material umfassen, das Unterfüllungsfunktionen, wie zum Beispiel Unterstützen der Rohchips und Reduzieren thermischer Belastung auf Zwischenverbindungen, ausführen kann. In einigen Ausführungsformen kann die Wahl des Unterfüllungsmaterials auf Design-Überlegungen basieren, wie zum Beispiel Formfaktor, Größe, Beanspruchung, Betriebsbedingungen usw.; in anderen Ausführungsformen kann die Wahl des Unterfüllungsmaterials auf Materialeigenschaften und Verarbeitungsbedingungen, wie zum Beispiel unter anderem Aushärtungstemperatur, Glasübergangstemperatur, Viskosität und chemischer Beständigkeit, basieren; in einigen Ausführungsformen kann die Wahl des Unterfüllungsmaterials sowohl auf Design- als auch auf Verarbeitungsüberlegungen basieren.
  • In einigen Ausführungsformen können eine oder mehrere Ebenen eines Lötstopplacks (zum Beispiel Epoxidflüssigkeit, fotostrukturierbare Flüssigpolymere, fotostrukturierbare Trockenfilmpolymere, Akrylharze, Lösungsmittel) in einem hierin beschriebenen IC-Package bereitgestellt werden, und können nicht beschriftet oder gezeigt werden, um die Zeichnungen nicht unübersichtlich zu machen. Ein Lötstopplack kann ein Flüssig- oder Trockenfilmmaterial sein, das fotostrukturierbare Polymere beinhaltet. In einigen Ausführungsformen kann der Lötstopplack nicht fotostrukturierbar sein.
  • Die Begriffe „im Wesentlichen“, „nahe“, „ungefähr“, „in der Nähe“ und „etwa“ beziehen sich im Allgemeinen auf innerhalb +/- 20% eines Zielwerts (zum Beispiel innerhalb +/- 5% oder 10% eines Zielwerts), basierend auf dem Kontext eines bestimmten Werts wie hierin beschrieben oder wie in dem Stand der Technik bekannt.
  • Begriffe, die eine Orientierung verschiedener Elemente anzeigen, zum Beispiel „koplanar“, „senkrecht“, „orthogonal“, „parallel“ oder jeglicher andere Winkel zwischen den Elementen, beziehen sich im Allgemeinen auf innerhalb +/- 5%-20% eines Zielwerts, basierend auf dem Kontext eines speziellen Werts wie hierin beschrieben oder wie in dem Stand der Technik bekannt.
  • Der Begriff „verbunden“ bedeutet eine direkte Verbindung (die eine mechanische und/oder elektrische und/oder thermische Verbindung sein kann) zwischen den Dingen, die verbunden sind, ohne jegliche dazwischenliegenden Geräte, während der Begriff „gekoppelt“ entweder eine direkte Verbindung zwischen den Dingen, die verbunden sind, oder eine indirekte Verbindung durch ein oder mehrere passive oder aktive dazwischenliegende Geräte bedeutet.
  • Die Beschreibung verwendet die Ausdrücke „in einer Ausführungsform“ oder „in Ausführungsformen“, was jeweils auf eine oder mehrere derselben oder unterschiedlicher Ausführungsformen verweisen kann.
  • Darüber hinaus sind die Begriffe „umfassend“, „beinhaltend“, „habend“ und dergleichen, wie unter Bezugnahme auf Ausführungsformen der vorliegenden Offenbarung verwendet, synonym.
  • Die Offenbarung kann perspektivenbasierte Beschreibungen, wie zum Beispiel „oberhalb“, „unterhalb“, „Oberseite“, „Unterseite“ und „Seite“ verwenden; solche Beschreibungen werden verwendet, um die Diskussion zu erleichtern, und sollen die Anwendung offenbarter Ausführungsformen nicht beschränken.
  • Die Begriffe „über“, „unter“, „zwischen“ und „auf“, wie hierin verwendet, beziehen sich auf eine relative Position einer Materialschicht oder Komponente in Bezug auf andere Schichten oder Komponenten. Zum Beispiel kann eine Schicht, die über oder unter einer anderen Schicht angeordnet ist, direkt in Kontakt mit der anderen Schicht sein, oder kann eine oder mehrere dazwischenliegende Schichten haben. Außerdem kann eine zwischen zwei Schichten angeordnete Schicht direkt in Kontakt mit einer oder beiden der zwei Schichten sein, oder kann eine oder mehrere dazwischenliegende Schichten haben. Im Gegensatz dazu bezieht sich eine erste Schicht, die als „auf“ einer zweiten Schicht beschrieben ist, auf eine Schicht, die in direktem Kontakt mit dieser zweiten Schicht ist. In ähnlicher Weise kann, sofern nicht explizit anders angegeben, ein zwischen zwei Merkmalen angeordnetes Merkmal in direktem Kontakt mit den benachbarten Merkmalen sein, oder kann eine oder mehrere dazwischenliegende Schichten haben.
  • Der Begriff „anordnen“, wie hierin verwendet, bezieht sich auf Position, Ort, Platzierung und/oder Anordnung anstatt auf jegliches spezielle Bildungsverfahren.
  • Der Begriff „zwischen“ schließt, wenn unter Bezugnahme auf Messbereiche verwendet, die Enden der Messbereiche ein.
  • Für die Zwecke der vorliegenden Offenbarung bedeutet der Ausdruck „A und/oder B“ (A), (B) oder (A und B). Für die Zwecke der vorliegenden Offenbarung bedeutet der Ausdruck „A, B und/oder C“ (A), (B), (C), (A und B), (A und C), (B und C) oder (A, B und C). Wenn hierin verwendet, bedeutet die Schreibweise „A/B/C“ (A), (B) und/oder (C).
  • Obwohl hierin auf bestimmte Elemente im Singular Bezug genommen werden kann, können solche Elemente mehrere Unterelemente beinhalten. Zum Beispiel kann „ein elektrisch leitfähiges Material“ ein oder mehrere elektrisch leitfähige Materialien beinhalten. In einem anderen Beispiel kann „ein dielektrisches Material“ ein oder mehrere dielektrische Materialien beinhalten.
  • Sofern nicht anders spezifiziert, zeigt die Verwendung der Ordnungsadjektive „erste/r/s“, „zweite/r/s“ und „dritte/r/s“ usw. zum Beschreiben eines gemeinsamen Objekts lediglich an, dass sich auf unterschiedliche Instanzen von gleichen Objekten bezogen wird, und es ist nicht beabsichtigt, zu implizieren, dass die so beschriebenen Objekte in einer gegebenen Sequenz sein müssen, weder zeitlich, räumlich, in der Rangfolge oder auf jegliche andere Weise.
  • In der folgenden detaillierten Beschreibung wird Bezug auf die zugehörigen Zeichnungen genommen, die einen Teil hiervon bilden, und in denen zur Veranschaulichung Ausführungsformen gezeigt werden, die praktiziert werden können. Es versteht sich, dass andere Ausführungsformen verwendet werden können, und strukturelle oder logische Änderungen vorgenommen werden können, ohne von dem Umfang der vorliegenden Offenbarung abzuweichen. Daher ist die folgende detaillierte Beschreibung nicht in einem beschränkenden Sinn zu verstehen.
  • Die zugehörigen Zeichnungen sind nicht notwendigerweise maßstabsgetreu.
  • In den Zeichnungen beziehen sich gleiche Bezugszeichen auf dieselben oder analoge gezeigte Elemente/Materialien, sodass, sofern nicht anders angegeben, Erklärungen eines Elements/Materials mit einem gegebenen Bezugszeichen, die in dem Kontext einer der Zeichnungen bereitgestellt werden, auf andere Zeichnungen anwendbar sind, in denen Elemente/Materialien mit denselben Bezugszeichen veranschaulicht sein können. Ferner können die Singular- und Pluralformen der Bezeichnungen mit Bezugsziffern verwendet werden, um eine einzelne bzw. mehrere desselben oder eines analogen Typs, derselben oder einer analogen Spezies oder Elementklasse zu bezeichnen.
  • Darüber hinaus können in den Zeichnungen einige schematische Veranschaulichungen beispielhafter Strukturen verschiedener hierin beschriebener Geräte und Baugruppen mit präzisen rechten Winkeln und geraden Linien gezeigt werden, jedoch versteht es sich, dass solche schematischen Veranschaulichungen nicht reale Prozessbeschränkungen widerspiegeln können, die bewirken können, dass die Merkmale nicht so „ideal“ aussehen, wenn jegliche der hierin beschriebenen Strukturen durch Verwenden zum Beispiel von Bildern geeigneter Charakterisierungswerkzeuge, wie zum Beispiel Rasterelektronenmikroskopie (Scanning Electron Microscopy - SEM) -Bildern, Transmissionselektronenmikroskop (Transmission Electron Microscope - TEM) -Bildern, oder eines kontaktlosen Profilometers, untersucht werden. In solchen Bildern realer Strukturen könnten auch mögliche Verarbeitungs- und/oder Oberflächendefekte sichtbar werden, zum Beispiel Oberflächenrauigkeit, Krümmung oder Profilabweichung, Vertiefungen oder Kratzer, nicht perfekt gerade Kanten von Materialien, sich verjüngende Durchleitungen oder andere Öffnungen, unbeabsichtigte Abrundung von Ecken oder Schwankungen bei Dicken unterschiedlicher Materialschichten, gelegentliche Schrauben-, Kanten- oder Kombinationsversetzungen innerhalb eines oder mehrerer kristalliner Bereiche und/oder gelegentliche Versetzungsdefekte von einzelnen Atomen oder Clustern von Atomen. Es kann andere Defekte geben, die hier nicht aufgelistet sind, die jedoch auf dem Gebiet der Herstellung und/oder des Packens von Geräten üblich sind.
  • In den Zeichnungen sind eine bestimmte Anzahl und Anordnung von Strukturen und Komponenten zu veranschaulichenden Zwecken dargestellt, und jegliche gewünschte Anzahl oder Anordnung solcher Strukturen und Komponenten kann in verschiedenen Ausführungsformen vorhanden sein.
  • Sofern nicht anders angegeben, können die in den Figuren gezeigten Strukturen ferner jegliche geeignete Form oder Gestalt gemäß Materialeigenschaften, Fertigungsprozessen und Betriebsbedingungen annehmen.
  • Der Einfachheit halber kann, falls eine Sammlung von Zeichnungen, die mit unterschiedlichen Buchstaben bezeichnet sind, vorhanden ist (zum Beispiel 10A-10C), auf eine solche Sammlung hierin ohne die Buchstaben Bezug genommen werden (zum Beispiel als „10“). In ähnlicher Weise kann, falls eine Sammlung von Bezugszeichen, die mit unterschiedlichen Buchstaben bezeichnet sind, vorhanden ist (zum Beispiel 112a-112e), auf eine solche Sammlung hierin ohne die Buchstaben Bezug genommen werden (zum Beispiel als „112“).
  • Verschiedene Operationen können wiederum als mehrere bestimmte Aktionen oder Operationen auf eine Weise beschrieben werden, die für das Verständnis des beanspruchten Gegenstands am hilfreichsten ist. Die Reihenfolge der Beschreibung sollte jedoch nicht so ausgelegt werden, dass impliziert wird, dass diese Operationen notwendigerweise abhängig von der Reihenfolge sind. Insbesondere müssen diese Operationen nicht in der Reihenfolge der Darstellung ausgeführt werden. Beschriebene Operationen können in einer von der beschriebenen Ausführungsform unterschiedlichen Reihenfolge ausgeführt werden. Verschiedene zusätzliche Operationen können ausgeführt werden, und/oder beschriebene Operationen können in zusätzlichen Ausführungsformen weggelassen werden.
  • Beispielhafte Ausführungsformen
  • 1 ist eine vereinfachte Querschnittsansicht von mikroelektronischer Baugruppe 100 gemäß einigen Ausführungsformen der vorliegenden Offenbarung. Die mikroelektronische Baugruppe 100 umfasst Komponenten in einigen nicht koplanaren Schichten, zum Beispiel Schichten 102, 104 und 106. In der Schicht 102 bereitgestellter IC-Rohchip 110 (insgesamt „IC-Rohchips 110“) kann eine oder mehrere Verbindungen 112 (einzeln „Verbindung 112“) zu einem oder mehreren SERDES-Schaltkreisen 114 (einzeln „SERDES-Schaltkreis 114“) haben. Zum Beispiel kann der IC-Rohchip 110 eine Verbindung 112(1) mit dem SERDES-Schaltkreis 114(1) und eine andere Verbindung 112(2) mit einem anderen SERDES-Schaltkreis 114(2) haben. DIE SERDES-Schaltkreise 114 können in einem oder mehreren IC-Rohchips 116 (einzeln „IC-Rohchip 116“) in einer anderen Schicht als derjenigen bereitgestellt werden, in der der IC-Rohchip 110 platziert ist, zum Beispiel in der Schicht 104. In der gezeigten beispielhaften Ausführungsform wird der SERDES-Schaltkreis 114(1) in dem IC-Rohchip 116(1) bereitgestellt, und der SERDES-Schaltkreis 114(2) wird in dem IC-Rohchip 116(2) bereitgestellt. In verschiedenen Ausführungsformen können die IC-Rohchips 116, die den SERDES-Schaltkreis 114 umfassen, in einem Schatten eines Abschlusspunkts der Verbindung 112 in dem IC-Rohchip 110 oder an jeglichem geeigneten Ort in der Schicht 104 platziert sein, wo die Verbindung 112 so kurz wie möglich ist. Schnittstelle 118, die die Kopplungsschichten 102 und 104 koppelt, kann Zwischenverbindungen 120 mit einem Rastermaß von weniger als 10 Mikrometer zwischen benachbarten Zwischenverbindungen umfassen. In einer beispielhaften Ausführungsform können die Zwischenverbindungen 120 DTD-Zwischenverbindungen, wie zum Beispiel hybride Bindungen (zum Beispiel Metall-zu-Metall-Bindungen zusammen mit Oxid-zu-Oxid-Bindungen), Kupfersäulen usw., sein
  • In einigen Ausführungsformen kann die Schicht 106 einen oder mehrere Interposer 122 (einzeln „Interposer 122“) umfassen. Der Interposer 122 kann einen IC-Rohchip wie in der gezeigten beispielhaften Ausführungsform umfassen. Der Interposer 122 kann in anderen Ausführungsformen auch ein Package-Substrat umfassen. Schnittstelle 124 zwischen den Schichten 104 und 106 kann Zwischenverbindungen 126 umfassen. In der gezeigten beispielhaften Ausführungsform sind die Zwischenverbindungen 126 ähnlich den Zwischenverbindungen 120, und haben ein Rastermaß von weniger als 10 Mikrometer zwischen benachbarten Zwischenverbindungen. In anderen Ausführungsformen, in denen der Interposer 122 zum Beispiel ein organisches Package-Substrat umfasst, können sich die Zwischenverbindungen 126 unterschiedlich zu den Zwischenverbindungen 120 sein, und können ein Rastermaß von mehr als 10 Mikrometer zwischen benachbarten Zwischenverbindungen haben. Zum Beispiel können die Zwischenverbindungen 126 in einigen Ausführungsformen DTD-Zwischenverbindungen und in anderen Ausführungsformen DTPS-Zwischenverbindungen umfassen. Leitfähiger Pfad 128, der die SERDES-Schaltkreise 114(1) und 114(2) koppelt, kann durch den Interposer 122 in der Schicht 106 hindurch verlaufen.
  • In einigen Ausführungsformen können die Komponenten in den Schichten 102, 104 und 106 miteinander zu einer speziellen mikroelektronischen Baugruppe gekoppelt werden, die dann mit verschiedenen anderen Komponenten, zum Beispiel Komponente 130, gekoppelt werden kann. In einigen Ausführungsformen, in denen der Interposer 122 einen IC-Rohchip umfasst, kann die Komponente 130 ein Package-Substrat umfassen. In einigen Ausführungsformen, in denen der Interposer 122 einen IC-Rohchip umfasst, kann die Komponente 130 einen anderen IC-Rohchip umfassen. In Ausführungsformen, in denen der Interposer 122 ein Package-Substrat umfasst, kann die Komponente 130 eine PCB umfassen. Die Schicht 106 kann durch Zwischenverbindungen 132 mit der Komponente 130 gekoppelt werden. In einigen Ausführungsformen können die Zwischenverbindungen 132 dieselben wie die Zwischenverbindungen 126 sein. In einigen anderen Ausführungsformen können die Zwischenverbindungen 132 unterschiedlich zu den Zwischenverbindungen 126 sein. In verschiedenen Ausführungsformen können die Zwischenverbindungen 132 DTPS-Zwischenverbindungen umfassen.
  • Es ist anzumerken, dass in verschiedenen Ausführungsformen der IC-Rohchip 110 Substrat 134 und Metallisierungsstapel 136 parallel und angrenzend an das Substrat 134 umfasst. Aktive Schaltkreiselemente (zum Beispiel Transistoren, Dioden usw.) können in dem Substrat 134 bereitgestellt werden, und durch leitfähige Bahnen und Durchleitungen in dem Metallisierungsstapel 136 elektrisch gekoppelt sein. Die aktiven Schaltkreiselemente und die leitfähigen Bahnen/Durchleitungen umfassen zusammen einen Schaltkreis. Der Metallisierungsstapel 136 kann ein Zwischenschichtdielektrikum (Interlayer Dielectric - ILD) und verschiedene Schichten von leitfähigem Material beinhalten, die leitfähige Bahnen umfassen, die durch leitfähige Durchleitungen durch das ILD hindurch elektrisch gekoppelt sind. Andere Materialien oder/und Schichten, wie zum Beispiel Keimschichten, Haftschichten, intermetallische Verbindungen, die in der Figur nicht spezifisch gezeigt werden, um die Zeichnungen nicht unübersichtlich zu machen, können ebenfalls bereitgestellt werden, wie Fachleuten auf dem Gebiet bekannt sein kann. Elektrische Signale, wie zum Beispiel Leistungs- und/oder Eingabe-/Ausgabe (IO) -Signale, können zu und/oder von den aktiven Schaltkreiselementen durch eine oder mehrere leitfähige Bahnen und Durchleitungen, die sich in dem Metallisierungsstapel 136 befinden, hindurch geleitet werden. Die Schichten von leitfähigen Bahnen können ein oder mehrere Leistungsnetze (zum Beispiel eine Anordnung von leitfähigen Leitungen, Ebenen und Durchleitungen, die verwendet werden, um Leistung bereitzustellen), Signalnetze (zum Beispiel eine Anordnung von leitfähigen Leitungen, Ebenen und Durchleitungen, die verwendet werden, um Signale (zum Beispiel Daten) bereitzustellen) und/oder Massenetze (zum Beispiel eine Anordnung von leitfähigen Leitungen, Ebenen und Durchleitungen, die verwendet werden, um eine Masseverbindung bereitzustellen) umfassen.
  • Das Substrat 134 kann Materialien umfassen, die in den Absätzen oben in Bezug auf Substrate (zum Beispiel Basismaterial) von IC-Rohchips diskutiert werden. In einigen Ausführungsformen können die leitfähigen Bahnen in dem Metallisierungsstapel 136 Leitungen und/oder Durchleitungen beinhalten, die mit einem elektrisch leitfähigen Material, wie zum Beispiel Aluminium oder Kupfer, gefüllt sind. Die Leitungen, die die leitfähigen Bahnen umfassen, können so angeordnet sein, dass sie elektrische Signale in einer Richtung einer Ebene leiten, die parallel zu einer Oberfläche des Substrats 134 ist. Zum Beispiel können die Leitungen elektrische Signale von der Perspektive von 1 in eine Richtung in die Seite hinein und aus der Seite heraus leiten. Durchleitungen können so angeordnet sein, dass sie elektrische Signale in eine Richtung einer Ebene leiten, die senkrecht zu der Oberfläche des Substrats 134 ist. In einigen Ausführungsformen können die Durchleitungen Leitungen unterschiedlicher leitfähiger Leitschichten elektrisch miteinander koppeln.
  • Das ILD kann Schichten zwischen den Schichten von leitfähigen Bahnen umfassen, wobei die ILD-Schichten über und zwischen den leitfähigen Bahnen abgelagert werden. Die ILD-Schichten können durch Verwenden dielektrischer Materialien, die für ihre Anwendbarkeit in IC-Strukturen bekannt sind, wie zum Beispiel Low-k-Dielektrikumsmaterialien, gebildet werden. Beispiele für dielektrische Materialien beinhalten, sind jedoch nicht beschränkt auf Siliziumdioxid (SiO2), mit Kohlenstoff dotiertes Oxid (Carbon Doped Oxide - CDO), Siliziumnitrid, organische Polymere, wie zum Beispiel Perfluorcyclobutan oder Polytetrafluorethylen, Fluorsilikatglas (FSG) und Organosilikate, wie zum Beispiel Silsesquioxan, Siloxan oder Organosilikatglas. Die ILD-Schichten können Poren oder Luftspalte beinhalten, um ihre dielektrische Konstante weiter zu reduzieren. Das ILD kann ein homogenes Material oder ein heterogenes geschichtetes Verbundmaterial, das mehr als eine Schicht Material umfasst, oder eine heterogene Matrix, die eine Mischung aus Materialien in jeglicher in der Technik bekannten geeigneten Anordnung umfasst, umfassen
  • Mindestens ein Abschnitt der Verbindung 112 kann in dem Metallisierungsstapel 136, der zum Beispiel leitfähige Bahnen und Durchleitungen darin umfasst, bereitgestellt werden. Mindestens ein Abschnitt der Verbindung 112 kann auch eine oder mehrere der Zwischenverbindungen 120 umfassen. Der IC-Rohchip 116 kann ebenso Substrat 138 und Metallisierungsstapel 140 umfassen. Der SERDES-Schaltkreis 114 kann in dem Substrat 138 und dem Metallisierungsstapel 140 bereitgestellt werden. Mindestens ein Abschnitt der Verbindung 112 kann in dem Metallisierungsstapel 140, der elektrisch mit dem SERDES-Schaltkreis 114 gekoppelt ist, bereitgestellt werden. Zum Beispiel kann die Verbindung 112(1) durch leitfähige Bahnen und Durchleitungen in dem Metallisierungsstapel 136, eine oder mehrere der Zwischenverbindungen 120 und durch leitfähigen Bahnen und Durchleitungen in dem Metallisierungsstapel 140 hindurch verlaufen. Der IC-Rohchip 116 kann ferner TSV 142 durch das Substrat 138 hindurch umfassen, um eine elektrische Konnektivität zu einer „Rückseite“ des IC-Rohchips 116, zum Beispiel einer Seite gegenüber dem IC-Rohchip 110, bereitzustellen. In einigen Ausführungsformen können einige TSV 142 größer als andere sein; die größeren TSV können verwendet werden, um Leistung bereitzustellen, wohingegen die kleineren TSV verwendet werden können, um Daten, wie zum Beispiel die Daten zwischen den SERDES-Schaltkreisen 114(1) und 114(2), zu kommunizieren.
  • In Ausführungsformen, in denen der Interposer 122 einen IC-Rohchip umfasst, wie gezeigt, kann der Interposer 122 auch Substrat 144 und Metallisierungsstapel 146 umfassen. Der leitfähige Pfad 128 kann durch die leitfähigen Bahnen und Durchleitungen in dem Metallisierungsstapel 146 bereitgestellt werden. Die Zwischenverbindungen 126 können in dem leitfähigen Pfad 128 enthalten sein. In einer beispielhaften Ausführungsform kann der leitfähige Pfad 128 durch leitfähige Bahnen und Durchleitungen in dem Metallisierungsstapel 140, der TSV 142, in den IC-Rohchips 116(1) und 116(2) zusätzlich zu einer oder mehreren Zwischenverbindungen 126 und leitfähigen >Bahnen und Durchleitungen in dem Metallisierungsstapel 146 hindurch verlaufen. TSV 148 durch das Substrat 144 können Leistung und Signale von der Komponente 130 angemessen ermöglichen.
  • Die Schichten 102, 104 und 106 können dielektrisches Material 150 umfassen. In einigen Ausführungsformen (wie gezeigt) kann das dielektrische Material 150 in weniger Schichten bereitgestellt werden; zum Beispiel kann die Schicht 102 kein dielektrisches Material 150 haben, wohingegen die Schichten 104 und 106 ein dielektrisches Material 150 haben können. In einigen Ausführungsformen kann das dielektrische Material 150 unterschiedliche Zusammensetzungen in jeder Schicht umfassen; in anderen Ausführungsformen kann das dielektrische Material 150 dasselbe Material in allen Schichten umfassen, in denen es bereitgestellt ist. In einigen Ausführungsformen umfasst das dielektrische Material 150 ein anorganisches Dielektrikum, wie zum Beispiel eine Verbindung aus Silizium und Sauerstoff, Stickstoff und/oder Kohlenstoff (zum Beispiel Siliziumoxid, Siliziumnitrid, Siliziumcarbid, Siliziumoxinitrid, usw.). In anderen Ausführungsformen umfasst das dielektrische Material 150 ein organisches Material, wie zum Beispiel eine Vergussmasse, Polyimid, ABF usw. In verschiedenen Ausführungsformen können leitfähige TDV 152 (auch als TMV bezeichnet, wobei das dielektrische Material 150 eine Vergussmasse ist) durch die anwendbaren Schichten bereitgestellt werden. Einige TDV 152 können die Schicht 102 mit der Komponente 130 elektrisch koppeln; einige andere TDV 152 können die Schicht 102 mit der Schicht 106 elektrisch koppeln. Obwohl in der beispielhaften Ausführungsform drei Schichten 102, 104 und 106 gezeigt werden, kann es in anderen Ausführungsformen eine geringere Anzahl Schichten geben; in noch anderen Ausführungsformen kann es eine größere Anzahl Schichten geben.
  • Eine solche gestapelte Konfiguration kann auf mehrere Weisen vorteilhaft sein, einschließlich durch Reduzieren der Latenz in der Kommunikation zwischen den SERDES-Schaltkreisen 114(1) und 114(2). Während eine Implementierung auf dem Rohchip zum Beispiel in dem IC-Rohchip 110 mehrere Sprünge in dem leitfähigen Pfad zwischen darin angeordneten SERDES-Schaltkreisen erfordern kann, ermöglichen die Ausführungsformen wie hierin offenbart eine direkte Einzelsprungkommunikation durch den leitfähigen Pfad 128 zwischen jeglichen zwei SERDES-Schaltkreisen 114 hindurch, die in fest zugeordneten IC-Rohchips 116 bereitgestellt werden. Kleinere Kontakthöcker als in herkömmlichen Flip-Chip-Zwischenverbindungen, die durch hybride Bindung ermöglicht werden, ermöglichen eine Implementierung gestapelter IC-Rohchips ohne eine signifikante Leistungsverschlechterung, falls das Rastermaß der hybriden Bindungen mindestens eine Größenordnung kleiner als die Rastermaße herkömmlicher Flip-Chip-Kontakthöcker ist. Ferner kann der IC-Rohchip 110 durch Verwenden von Halbleiterprozessen gefertigt werden, die zum Verbessern der Leistung des Mikrosteuerschaltkreises zugeschnitten sind, wohingegen die IC-Rohchips 116 durch Verwenden eines anderen Halbleiterprozesses gefertigt werden können, der zum Verbessern der Leistung der darin enthaltenen SERDES-Schaltkreise 114 zugeschnitten ist. Infolgedessen können in einigen Ausführungsformen Transistoren in dem IC-Rohchip 110 kleiner als Transistoren in den IC-Rohchips 116 sein.
  • Obwohl einige wenige IC-Rohchips (zum Beispiel 110, 116 und 122) in der Figur gezeigt werden, kann jegliche geringere oder größere Anzahl an IC-Rohchips in der mikroelektronischen Baugruppe 100 innerhalb des breiten Umfangs der Ausführungsformen enthalten sein. Die Anzahl, Orte, Anordnung, Größen usw. solcher IC-Rohchips kann durch verschiedene Betriebs-, Herstellungs-, Kosten- und andere Überlegungen bestimmt werden, und jegliche solche Anzahl, Orte, Anordnung, Größen usw. kann in dem breiten Umfang der Ausführungsformen der mikroelektronischen Baugruppe 100 enthalten sein.
  • In einigen Ausführungsformen kann jegliches Package-Substrat (zum Beispiel 122 oder 130), das in der mikroelektronischen Baugruppe 100 verwendet wird, mehrere Schichten von leitfähigen Bahnen umfassen, die in einer oder mehreren Schichten aus organischem Dielektrikum eingebettet sind. Zum Beispiel kann das Package-Substrat ein Laminatsubstrat mit mehreren Schichten von Metallebenen oder Bahnen umfassen, die durch durchgangslochplattierte Durchleitungen miteinander verbunden sind, mit IO-Leitungsebenen auf der oberen und unteren Schicht, während die inneren Schichten als eine Masse- und Leistungsebene verwendet werden. In anderen Ausführungsformen kann das Package-Substrat einen Verbundstoff aus organischen und anorganischen Materialien umfassen, zum Beispiel mit einem eingebetteten Halbleiterrohchip in einem organischen Substrat, oder einem organischen Substrat mit anorganischer Passivierung auf freigelegten Oberflächen, usw.
  • Es ist anzumerken, dass in 1, obwohl einige Komponenten der Baugruppe als planare Rechtecke oder aus rechteckigen Feststoffen ausgebildet veranschaulicht sind, dies lediglich zur Vereinfachung der Veranschaulichung dient, und Ausführungsformen dieser Baugruppen gekrümmt, abgerundet oder anderweitig unregelmäßig geformt sein können, wie es durch die zum Herstellen verschiedener Komponenten verwendeten Herstellungsprozesse vorgegeben und manchmal aufgrund von diesen unvermeidbar ist. Es ist anzumerken, dass 1 und nachfolgende Figuren relative Anordnungen der Komponenten innerhalb ihrer Baugruppen zeigen sollen, und dass solche Baugruppen im Allgemeinen andere Komponenten beinhalten können, die nicht veranschaulicht sind (zum Beispiel verschiedene Schnittstellenschichten oder verschiedene andere Komponenten in Bezug auf optische Funktionalität, elektrische Konnektivität oder thermische Abschwächung). Zum Beispiel können in einigen weiteren Ausführungsformen die Baugruppen, die in 1 und nachfolgenden Figuren gezeigt werden, mehr Rohchips zusammen mit anderen elektrischen Komponenten beinhalten. Es ist anzumerken, dass in 1 und in nachfolgenden Figuren die Zwischenverbindungen (zum Beispiel 120, 126) lediglich zur Vereinfachung der Veranschaulichung als an den jeweiligen Schnittstellen ausgerichtet gezeigt werden; in der Aktualität können einige oder alle von ihnen fehlausgerichtet sein. Außerdem können andere Komponenten, wie zum Beispiel Bindungs-Pads, Kontaktflecken-Pads, Metallisierung usw., in der Baugruppe vorhanden sein, die in den Figuren nicht gezeigt sind, um diese nicht unübersichtlich zu machen.
  • 2 ist eine vereinfachte Querschnittsansicht einer beispielhaften Ausführungsform einer der Zwischenverbindungen 120, die eine hybride Bindung umfasst. An der Schnittstelle 118 zwischen der Schicht 102 und der Schicht 104 kann sich leitfähiger Kontakt 202 (der zum Beispiel zu dem IC-Rohchip 110 gehört) der Schicht 102 an leitfähigen Kontakt 204 (der zum Beispiel zu dem IC-Rohchip 116 gehört) der Schicht 104 binden; gleichermaßen kann sich dielektrisches Material 206 (zum Beispiel Siliziumoxid, Siliziumnitrid, Siliziumoxinitrid usw., die zu dem IC-Rohchip 110 gehören) in der Schicht 102 an dielektrisches Material 208 (zum Beispiel Siliziumoxid, Siliziumnitrid, Siliziumoxinitrid usw., die zu dem IC-Rohchip 116 gehören) in der Schicht 104 binden. Die gebundenen Zwischenverbindungen bilden Zwischenverbindungen 120, die hybride Bindungen umfassen, die eine elektrische und mechanische Kopplung zwischen der Schicht 102 und der Schicht 104 bereitstellen. Es ist anzumerken, dass die beschriebene Struktur auf jegliche ähnliche hybride Bindungen anwendbar sein kann, zum Beispiel in einigen Ausführungsformen der Zwischenverbindungen 126 an der Schnittstelle 124 zwischen der Schicht 104 und der Schicht 106.
  • 3 ist eine vereinfachte Draufsicht/ein vereinfachtes Blockdiagramm einer beispielhaften Ausführungsform der mikroelektronischen Baugruppe 100. Der IC-Rohchip 110 kann einen oder mehrere Schaltkreisblöcke 302 umfassen, wobei jeder Schaltkreisblock 302 eine spezifische Funktionalität bereitstellt, wie zum Beispiel IO-Funktionalität, Rechenfunktionalität, Spannungsregelfunktionalität, Speicher-Cache-Funktionalität usw. Einige Schaltkreisblöcke 302 können eine Sammlung kleinerer Schaltkreisblöcke darin umfassen. Wie hierin verwendet, bezieht sich der Begriff „Schaltkreisblock“ auf einen Schaltkreis, der eine wiederverwendbare Einheit aus Logik, Zelle oder IC-Layout-Design mit einer speziellen Funktionalität und definierten Schnittstelle umfasst, und als ein Baustein in einem IC-Rohchip-Design dient. Zum Beispiel kann der Schaltkreisblock 302 einen Satz von Speicherregistern, arithmetischer Logikeinheit (ALU), Leistungswandlern, Peripheriegeräten, programmierbaren Mikroprozessoren, Mikrosteuerungen, digitalen Signalprozessoren, Analog-Digital-Mischsignalverarbeitungsblöcken, konfigurierbarer Rechenarchitekturen usw. umfassen. In der gezeigten beispielhaften Ausführungsform können solche Schaltkreisblöcke 302 in einem Array von Zeilen und Spalten angeordnet sein. Die Verbindung 112(1) (nicht gezeigt) zu dem SERDES-Schaltkreis 114(1) kann in dem Schaltkreisblock 302(1) enden; eine andere Verbindung 112(2) (nicht gezeigt) zu dem SERDES-Schaltkreis 114(2) kann in einem anderen Schaltkreisblock 302(2) enden. Die Schaltkreisblöcke 302(1) können von 302(2) durch andere Schaltkreisblöcke des Arrays getrennt sein. Es ist anzumerken, dass sich die Schaltkreisblöcke 302(1) und 302(2) in der Schicht 102 (nicht gezeigt) befinden, wohingegen sich die SERDES-Schaltkreise 114(1) und 114(2) in der Schicht 104 (nicht gezeigt) befinden.
  • Leitfähiger Pfad 304 durch das Array in dem IC-Rohchip 110 kann verwendet werden, um die Schaltkreisblöcke 302(1) und 302(2) hypothetisch zu koppeln. Zu Kommunikationszwecken zwischen den SERDES-Schaltkreisen 114(1) und 114(2) kann ein solcher leitfähiger Pfad 304 verschiedene andere SERDES-Schaltkreise in einer Mehrfachsprungkonfiguration umfassen, wenn der Pfad durch unterschiedliche Schaltkreisblöcke hindurch verläuft. Mit anderen Worten, jeder Schaltkreisblock kann seinen eigene SERDES-Schaltkreis haben, durch den der leitfähige Pfad 304 hindurch geleitet werden muss. Die Länge des leitfähigen Pfads 304 erhöht sich, je weiter der Schaltkreisblock 302(2) von 302(1) entfernt ist, und je weiter die Array-Größe zunimmt. Andererseits kann der leitfähige Pfad 128, wie in 1 beschrieben, verwendet werden, um den SERDES-Schaltkreis 114(1) und 114(2) zu koppeln, was ein Leiten durch den IC-Rohchip 110 umgeht, und in einem kürzeren Pfad ohne zusätzliche Sprünge darin resultiert. Somit ist nicht nur ein leitfähiger Pfad 128 zwischen den SERDES-Schaltkreisen 114(1) 114(2) durch die IC-Rohchips 116(1) und 116(2) hindurch kürzer als der leitfähige Pfad 304, sondern kann jegliche Kommunikation über den leitfähigen Pfad 128 auch eine niedrigere Latenz als über den leitfähigen Pfad 304 haben. Ferner kann der leitfähige Pfad 128 durch Bewegen des leitfähigen Pfads 128 aus dem IC-Rohchip 110 heraus dazu ausgelegt sein, dass er eine geeignete differenzielle Impedanz oder andere elektrische Charakteristiken unabhängig von den Schaltkreisblöcken 302 in den IC-Rohchips 110 hat.
  • 4 ist eine vereinfachte Draufsicht/ein vereinfachtes Blockdiagramm einer anderen beispielhaften Ausführungsform der mikroelektronischen Baugruppe 100. Anstelle von nur einem IC-Rohchip 110 in der Schicht 102 kann die mikroelektronische Baugruppe 100 mehrere IC-Rohchips 110, zum Beispiel 110(1)-110(5), umfassen. In einigen Ausführungsformen kann jeder solche IC-Rohchip 110 einen einzelnen Schaltkreisblock 302 (nicht gezeigt) umfassen. In anderen Ausführungsformen kann jeder IC-Rohchip 110 mehrere Schaltkreisblöcke 302 umfassen, wie unter Bezugnahme auf die vorherige Figur beschrieben. Jeder IC-Rohchip 110 kann eine Verbindung 112 (nicht gezeigt) mit mindestens einem SERDES-Schaltkreis 114 umfassen. Zum Beispiel können die IC-Rohchips 110(1)-110(5) jeweils mit SERDES-Schaltkreisen 114(1)-114(5) gekoppelt werden. Die SERDES-Schaltkreise 114 können durch leitfähige Pfade 128 miteinander gekoppelt werden. Zum Beispiel kann der leitfähige Pfad 128(1) die SERDES-Schaltkreise 114(1) und 114(3) koppeln; der leitfähige Pfad 128(2) kann die SERDES-Schaltkreise 114(2) und 114(3) koppeln; der leitfähige Pfad 128(3) kann die SERDES-Schaltkreise 114(2) und 114(5) koppeln, und so weiter. Es ist anzumerken, dass sich die IC-Rohchips 110 in der Schicht 102 (nicht gezeigt) befinden, wohingegen sich die SERDES-Schaltkreise 114 in der Schicht 104 (nicht gezeigt) befinden, und sich mindestens Abschnitte leitfähiger Pfade in einer anderen Schicht (zum Beispiel 106, nicht gezeigt) befinden können.
  • 5 ist eine vereinfachte Querschnittsansicht einer anderen beispielhaften Ausführungsform der mikroelektronischen Baugruppe 100 gemäß verschiedenen Ausführungsformen der vorliegenden Offenbarung. Die in 5 gezeigte Ausführungsform ist ähnlich der in 1 gezeigten Ausführungsform, mit der Ausnahme, dass die Schicht 102 mehrere IC-Rohchips 110(1) und 110(2) umfasst. Es ist anzumerken, dass viel mehr solche IC-Rohchips in der Schicht 102 innerhalb des breiten Umfangs der Ausführungsformen bereitgestellt werden können; hierin sind zu veranschaulichenden Zwecken und nicht als eine Beschränkung nur zwei IC-Rohchips gezeigt. Der IC-Rohchip 110(1) kann eine Verbindung 112(1) mit dem SERDES-Schaltkreis 114(1) in dem IC-Rohchip 116(1) haben, und der IC-Rohchip 110(2) kann eine Verbindung 112(2) mit dem SERDES-Schaltkreis 114(2) in dem IC-Rohchip 116(2) haben.
  • 6 ist eine vereinfachte Querschnittsansicht eines anderen Ausführungsbeispiels der mikroelektronischen Baugruppe 100 gemäß verschiedenen Ausführungsformen der vorliegenden Offenbarung. Die in 6 gezeigte Ausführungsform ist ähnlich der in 5 gezeigten Ausführungsform, mit der Ausnahme, dass die Schicht 106 fehlt, und dass der leitfähige Pfad 128 durch die Komponente 130 hindurch verläuft. In einigen solchen Ausführungsformen kann die Komponente 130 ein Package-Substrat umfassen, und der leitfähige Pfad kann durch die leitfähigen Bahnen in dem Package-Substrat hindurch verlaufen. Der leitfähige Pfad kann in solchen Ausführungsformen Zwischenverbindungen 132 beinhalten.
  • 7 ist eine vereinfachte Querschnittsansicht eines anderen Ausführungsbeispiels der mikroelektronischen Baugruppe 100 gemäß verschiedenen Ausführungsformen der vorliegenden Offenbarung. Die in 7 gezeigte Ausführungsform ist ähnlich der in 5 gezeigten Ausführungsform, mit der Ausnahme, dass Umverteilungsschicht 702 zwischen den Schichten 102 und 104 vorhanden ist. Die Umverteilungsschicht 702 umfasst dielektrisches Material 704 mit leitfähigen Bahnen 706 (einschließlich leitfähiger Durchleitungen) darin. In einigen Ausführungsformen kann das Material des dielektrischen Materials 704 dasselbe wie das des dielektrischen Materials 150 sein; in anderen Ausführungsformen kann das Material des dielektrischen Materials 704 unterschiedlich sein. In einigen Ausführungsformen kann die Umverteilungsschicht 702 einige Schichten des dielektrischen Materials 704 mit leitfähigen Bahnen 706 dazwischen, und leitfähige Durchleitungen, die leitfähige Bahnen in unterschiedlichen Schichten verbinden, umfassen. In einigen solchen Ausführungsformen kann ein Abschnitt des leitfähigen Pfads 128 durch die Umverteilungsschicht 702 hindurch bereitgestellt werden. Gleichermaßen kann ein Abschnitt der Verbindungen 112 durch die Umverteilungsschicht 702 hindurch bereitgestellt werden. Die Umverteilungsschicht 702 kann gegebenenfalls mit Zwischenverbindungen 120 und/oder leitfähigen Durchleitungen mit den Schichten 102 und 104 gekoppelt werden. In einigen Ausführungsformen kann die Umverteilungsschicht 702 mit der Schicht 102 mit Zwischenverbindungen 120 und mit der Schicht 104 mit leitfähigen Durchleitungen auf Bindungs-Pads gekoppelt werden; in anderen Ausführungsformen kann die Umverteilungsschicht 702 mit der Schicht 104 mit Zwischenverbindungen 120 und mit der Schicht 102 mit leitfähigen Durchleitungen auf Bindungs-Pads gekoppelt werden.
  • 8 ist eine vereinfachte Querschnittsansicht einer anderen beispielhaften Ausführungsform der mikroelektronischen Baugruppe 100 gemäß verschiedenen Ausführungsformen der vorliegenden Offenbarung. Die in 8 gezeigte Ausführungsform ist ähnlich der in 5 gezeigten Ausführungsform, mit der Ausnahme, dass die IC-Rohchips 116(1) und 116(2) zu einem einzelnen IC-Rohchip 116 kombiniert werden, dass die Schicht 106 fehlt, und dass der leitfähige Pfad 128 durch den IC-Rohchip 116 hindurch verläuft. In einigen solchen Ausführungsformen kann der IC-Rohchip 116 mehrere SERDES-Schaltkreise 114 umfassen, wobei jeder solche SERDES-Schaltkreis 114 durch eine jeweilige Verbindung 112 mit dem Schaltkreisblock 302 (nicht gezeigt) in dem IC-Rohchip 110 gekoppelt ist. Verschiedene andere gezeigte, jedoch nicht beschriebene Komponenten werden als bildende Elemente eines typischen SERDES-Schaltkreises 114 verstanden.
  • 9 ist ein vereinfachtes Blockdiagramm einer beispielhaften Ausführungsform einer mikroelektronischen Baugruppe 100. Im Allgemeinen kann der SERDES-Schaltkreis 114, der in dem IC-Rohchip 116 in der mikroelektronischen Baugruppe 100 bereitgestellt wird, einen oder mehrere Übertragungs (TX) -Blöcke 902 und einen oder mehrere Empfänger (RX) -Blöcke 904 umfassen. Der TX-Block 902 in einem SERDES-Schaltkreis kann mit dem RX-Block 904 in einem anderen SERDES-Schaltkreis durch leitfähige Bahn 906 gekoppelt werden. In einigen Ausführungsformen können leitfähige Bahnen 906 in dem Interposer 122 bereitgestellt werden. In einigen Ausführungsformen können leitfähige Bahnen 906 in der Umverteilungsschicht 702 bereitgestellt werden. In einigen Ausführungsformen können leitfähige Bahnen 906 in dem IC-Rohchip 116 bereitgestellt werden.
  • In der gezeigten speziellen beispielhaften Ausführungsform können die SERDES-Schaltkreise 114(1) und 114(2) in separaten IC-Rohchips 116(1) und 116(2) bereitgestellt werden. Der SERDES-Schaltkreis 114(1) kann einen oder mehrere TX-Blöcke 902(1) und einen oder mehrere RX-Blöcke 904(1) umfassen. Gleichermaßen kann der SERDES-Schaltkreis 114(2) einen oder mehrere TX-Blöcke 902(2) und einen oder mehrere RX-Blöcke 904(2) umfassen. Der TX-Block 902(1) ist durch eine leitfähige Bahn 906(1) mit dem RX-Block 904(2) gekoppelt. Der TX-Block 902(2) ist durch eine andere leitfähige Bahn 906(2) mit dem RX-Block 904(1) gekoppelt. Der leitfähige Pfad 128, der den SERDES-Schaltkreis 114(1) und 114(2) koppelt, kann leitfähige Bahnen 906(1) und 906(2) umfassen. In verschiedenen Ausführungsformen kann der leitfähige Pfad 128 die mehreren leitfähigen Bahnen 906(1), die die TX-Blöcke 902(1) in dem SERDES-Schaltkreis 114(1) und die RX-Blöcke 904(2) in dem SERDES-Schaltkreis 114(2) koppeln, und die mehreren leitfähigen Bahnen 906(2), die die TX-Blöcke 902(2) in dem SERDES-Schaltkreis 114(2) und die RX-Blöcke 904(1) in dem SERDES-Schaltkreis 114(1) koppeln, umfassen.
  • Eine oder mehrere leitfähige Bahnen 908 können elektrische Signale zwischen dem IC-Rohchip 110(1) und dem SERDES-Schaltkreis 114(1) hin und zurück kommunizieren. Zum Beispiel können leitfähige Bahnen 908(1), die zum Beispiel vier unterschiedliche leitfähige Bahnen umfassen, wobei jede leitfähige Bahn einen entsprechenden Datenkanal trägt, elektrische Signale von dem IC-Rohchip 110(1) zu dem SERDES-Schaltkreis 114(1) bringen; gleichermaßen können leitfähige Bahnen 908(2), die zum Beispiel vier unterschiedliche leitfähige Bahnen umfassen, wobei jede leitfähige Bahn einen entsprechenden Datenkanal trägt, elektrische Signale von dem SERDES-Schaltkreis 114(1) zu dem IC-Rohchip 110(1) bringen. Alle solchen leitfähigen Bahnen 908 können in der Verbindung 112(1) enthalten sein. Gleichermaßen können eine oder mehrere leitfähige Bahnen 910 elektrische Signale zwischen dem IC-Rohchip 110(2) und dem SERDES-Schaltkreis 114(2) hin und zurück kommunizieren. Zum Beispiel können leitfähige Bahnen 910(1), die zum Beispiel vier unterschiedliche leitfähige Bahnen umfassen, wobei jede leitfähige Bahn einen entsprechenden Datenkanal trägt, elektrische Signale von dem SERDES-Schaltkreis 114(2) zu dem IC-Rohchip 110(2) bringen; gleichermaßen können leitfähige Bahnen 910(2), die zum Beispiel vier unterschiedliche leitfähige Bahnen umfassen, wobei jede leitfähige Bahn einen entsprechenden Datenkanal trägt, elektrische Signale von dem IC-Rohchip 110(2) zu dem SERDES-Schaltkreis 114(2) bringen. Alle solchen leitfähigen Bahnen 910 können in der Verbindung 112(2) enthalten sein.
  • In verschiedenen Ausführungsformen können jegliche der hierin unter Bezugnahme auf jegliche der 1-9 diskutierten Merkmale mit jeglichen anderen Merkmalen kombiniert werden, um ein Package mit einem oder mehreren IC-Rohchips wie hierin beschrieben zu bilden, um zum Beispiel eine modifizierte mikroelektronische Baugruppe 100 zu bilden. Einige solche Kombinationen sind oben beschrieben, jedoch sind in verschiedenen Ausführungsformen weitere Kombinationen und Modifikationen möglich.
  • Beispielhafte Geräte und Komponenten
  • Die hierin offenbarten Packages, zum Beispiel jegliche der in den 1-9 gezeigten Ausführungsformen oder jegliche weiteren hierin beschriebenen Ausführungsformen, können in jeglicher geeigneten elektronischen Komponente enthalten sein. Die 10-12 veranschaulichen verschiedene Beispiele für Packages, Baugruppen und Geräte, die mit jeglichen der hierin offenbarten IC-Packages verwendet werden können, oder diese beinhalten können.
  • 10 ist eine seitliche Querschnittsansicht von beispielhaftem IC-Package 2200, das IC-Packages gemäß jeglicher der hierin offenbarten Ausführungsformen beinhalten kann. In einigen Ausführungsformen kann das IC-Package 2200 ein System-in-Package (SiP) sein.
  • Wie in der Figur gezeigt, kann Package-Substrat 2252 aus einem Isolator (zum Beispiel einer Keramik, einem Aufbaufilm, einem Epoxidfilm mit Füllstoffpartikeln darin, usw.) gebildet werden, und kann leitfähige Pfade haben, die sich durch den Isolator zwischen erster Fläche 2272 und zweiter Fläche 2274 oder zwischen unterschiedlichen Positionen auf der ersten Fläche 2272 und/oder zwischen unterschiedlichen Positionen auf der zweiten Fläche 2274 hindurch erstrecken. Diese leitfähigen Pfade können die Form jeglicher der Zwischenverbindungsstrukturen annehmen, die Leitungen und/oder Durchleitungen umfassen.
  • Das Package-Substrat 2252 kann leitfähige Kontakte 2263 beinhalten, die mit leitfähigem Pfad 2262 durch das Package-Substrat 2252 hindurch gekoppelt sind, wodurch ermöglicht wird, dass eine Schaltung in Rohchips 2256 und/oder Interposer 2257 mit verschiedenen leitfähigen Kontakten 2264 (oder mit anderen, nicht gezeigten Geräten, die in dem Package-Substrat 2252 enthalten sind) elektrisch gekoppelt wird.
  • Das IC-Gehäuse 2200 kann einen Interposer 2257 beinhalten, der über leitfähige Kontakte 2261 des Interposers 2257, Zwischenverbindungen erster Ebene 2265 und leitfähige Kontakte 2263 des Package-Substrats 2252 mit dem Package-Substrat 2252 gekoppelt ist. Die in der Figur veranschaulichten Zwischenverbindungen erster Ebene 2265 sind Lötkontakthöcker, jedoch können jegliche geeigneten Zwischenverbindungen erster Ebene 2265 verwendet werden, wie zum Beispiel Lötkontakthöcker, Lötstützpunkte oder Bindungsdrähte.
  • Das IC-Package 2200 kann einen oder mehrere Rohchips 2256 beinhalten, die über leitfähige Kontakte 2254 der Rohchips 2256, Zwischenverbindungen erster Ebene 2258 und leitfähige Kontakte 2260 des Interposers 2257 mit dem Interposer 2257 gekoppelt sind. Die leitfähigen Kontakte 2260 können mit leitfähigen Pfaden (nicht gezeigt) durch den Interposer 2257 hindurch gekoppelt sein, wodurch ermöglicht wird, dass eine Schaltung in den Rohchips 2256 mit verschiedenen leitfähigen Kontakten 2261 (oder mit anderen, nicht gezeigten Geräten, die in dem Interposer 2257 enthalten sind) elektrisch gekoppelt wird. Die in der Figur veranschaulichten Zwischenverbindungen erster Ebene 2258 sind Lötkontakthöcker, jedoch können jegliche geeigneten Zwischenverbindungen erster Ebene 2258 verwendet werden, wie zum Beispiel Lötkontakthöcker, Lötstützpunkte oder Bindungsdrähte. Wie hierin verwendet, kann sich ein „leitfähiger Kontakt“ auf einen Abschnitt eines elektrisch leitfähigen Materials (zum Beispiel Metalls) beziehen, der als eine Schnittstelle zwischen unterschiedlichen Komponenten dient; leitfähige Kontakte können in einer Oberfläche einer Komponente vertieft sein, bündig mit dieser sein, oder sich von dieser weg erstrecken, und können jegliche geeignete Form (zum Beispiel ein leitfähiges Pad oder ein leitfähiger Sockel) annehmen.
  • In einigen Ausführungsformen kann Unterfüllungsmaterial 2266 zwischen dem Package-Substrat 2252 und dem Interposer 2257 um Zwischenverbindungen erster Ebene 2265 herum abgelagert sein, und Vergussmasse 2268 kann um Rohchips 2256 und den Interposer 2257 herum und in Kontakt mit dem Package-Substrat 2252 abgelagert sein. In einigen Ausführungsformen kann das Unterfüllungsmaterial 2266 dasselbe wie die Vergussmasse 2268 sein. Beispielhafte Materialien, die für das Unterfüllungsmaterial 2266 und die Vergussmasse 2268 verwendet werden können, sind geeignete Epoxide. Zwischenverbindungen zweiter Ebene 2270 können mit den leitfähigen Kontakten 2264 gekoppelt werden. Die in der Figur veranschaulichte Zwischenverbindungen zweiter Ebene 2270 sind Lötkugeln (zum Beispiel für eine Kugelgitter-Array (Ball Grid Array - BGA) -Anordnung), jedoch können jegliche geeigneten Zwischenverbindungen zweiter Ebene 2270 verwendet werden (zum Beispiel Stifte in einer Stiftgitter-Array-Anordnung oder Kontaktflecken in einer Kontaktfleckengitter-Array-Anordnung). Die Zwischenverbindungen zweiter Ebene 2270 können verwendet werden, um das IC-Package 2200 mit einer anderen Komponente, wie zum Beispiel einer Leiterplatte (zum Beispiel einer Hauptplatine), einem Interposer oder einem anderen IC-Package zu koppeln, wie in dem Stand der Technik bekannt und unten unter Bezugnahme auf 11 diskutiert.
  • In verschiedenen Ausführungsformen können jegliche der Rohchips 2256 eine mikroelektronische Baugruppe 100 wie hierin beschrieben sein. In Ausführungsformen, in denen das IC-Package 2200 mehrere Rohchips 2256 beinhaltet, kann das IC-Package 2200 als ein Multi-Chip-Package (MCP) bezeichnet werden. Die Rohchips 2256 können eine Schaltung zum Ausführen jeglicher gewünschten Funktionalität beinhalten. Zum Beispiel können, neben einem oder mehreren Rohchips 2256, die die mikroelektronische Baugruppe 100 wie hierin beschrieben sind, ein oder mehrere Rohchips 2256 Logikrohchips (zum Beispiel siliziumbasierte Rohchips) sein, ein oder mehrere Rohchips 2256 können Speicherrohchips (zum Beispiel Speicher mit hoher Bandbreite) sein usw. In einigen Ausführungsformen können jegliche der Rohchips 2256 wie unter Bezugnahme auf jegliche der vorherigen Figuren diskutiert implementiert werden. In einigen Ausführungsformen können mindestens einige der Rohchips 2256 keine Implementierungen wie hierin beschrieben beinhalten.
  • Obwohl das in der Figur veranschaulichte IC-Package 2200 ein Flip-Chip-Package ist, können andere Package-Architekturen verwendet werden. Zum Beispiel kann das IC-Package 2200 ein BGA-Package sein, wie zum Beispiel ein Package mit eingebettetem Kugelgitter-Array auf Waferebene (embedded Wafer Level Ball Grid Array - eWLB). In einem anderen Beispiel kann das IC-Package 2200 ein Package in Chipmaßstab auf Waferebene (Wafer Level Chip Scale Package - WLCSP) oder ein Panel-Fan-Out (FO) -Package sein. Obwohl zwei Rohchips 2256 in dem IC-Package 2200 veranschaulicht sind, kann ein IC-Package 2200 jegliche gewünschte Anzahl von Rohchips 2256 beinhalten. Das IC-Package 2200 kann zusätzliche passive Komponenten beinhalten, wie zum Beispiel an der Oberfläche montierte Widerstände, Kondensatoren und Induktoren, die über der ersten Fläche 2272 oder der zweiten Fläche 2274 des Package-Substrats 2252 oder auf jeglicher Fläche des Interposers 2257 angeordnet sind. Allgemeiner ausgedrückt, kann das IC-Package 2200 jegliche andere in dem Stand der Technik bekannten aktiven oder passiven Komponenten beinhalten.
  • In einigen Ausführungsformen kann kein Interposer 2257 in dem IC-Package 2200 enthalten sein; stattdessen können die Rohchips 2256 durch Zwischenverbindungen erster Ebene 2265 direkt mit den leitfähigen Kontakten 2263 an der ersten Fläche 2272 gekoppelt werden.
  • 11 ist eine seitliche Querschnittsansicht von IC-Gehäusebaugruppe 2300, die Komponenten mit einer oder mehreren mikroelektronischen Baugruppen 100 gemäß jeglichen der hierin offenbarten Ausführungsformen beinhalten kann. Die IC-Gehäusebaugruppe 2300 beinhaltet eine Anzahl von Komponenten, die über Leiterplatte 2302 (die zum Beispiel eine Hauptplatine sein kann) angeordnet sind. Die IC-Gehäusebaugruppe 2300 beinhaltet Komponenten, die über erster Fläche 2340 der Leiterplatte 2302 und gegenüberliegender zweiter Fläche 2342 der Leiterplatte 2302 angeordnet sind; im Allgemeinen können Komponenten über einer oder beiden Flächen 2340 und 2342 angeordnet werden. Insbesondere können jegliche geeigneten Komponenten der IC-Gehäusebaugruppe 2300 jegliche der einen oder mehreren mikroelektronischen Baugruppen 100 gemäß jeglichen der hierin offenbarten Ausführungsformen beinhalten; zum Beispiel können jegliche der unten unter Bezugnahme auf die IC-Gehäusebaugruppe 2300 diskutierten IC-Packages die Form jeglicher der oben unter Bezugnahme auf 10 diskutierten Ausführungsformen des IC-Packages 2200 annehmen.
  • In einigen Ausführungsformen kann die Leiterplatte 2302 eine PCB sein, die mehrere Metallschichten beinhaltet, die durch Schichten eines Isolators voneinander getrennt und durch elektrisch leitfähige Durchleitungen miteinander verbunden sind. Irgendeine oder mehrere der Metallschichten können in einer gewünschten Schaltkreisstruktur gebildet sein, um elektrische Signale (optional in Verbindung mit anderen Metallschichten) zwischen den mit der Leiterplatte 2302 gekoppelten Komponenten zu leiten. In anderen Ausführungsformen kann die Leiterplatte 2302 ein Nicht-PCB-Package-Substrat sein.
  • Wie in der Figur veranschaulicht, kann die IC-Gehäusebaugruppe 2300 in einigen Ausführungsformen Package-auf-Interposer-Struktur 2336 beinhalten, die durch Kopplungskomponenten 2316 mit der ersten Fläche 2340 der Leiterplatte 2302 gekoppelt ist. Die Kopplungskomponenten 2316 können die Package-auf-Interposer-Struktur 2336 mit der Leiterplatte 2302 elektrisch und mechanisch koppeln, und können Lötkugeln (wie gezeigt), Stecker- und Buchsenabschnitte, einen Haftstoff, ein Unterfüllungsmaterial und/oder jegliche andere geeignete elektrische und/oder mechanische Kopplungsstruktur beinhalten.
  • Die Package-auf-Interposer-Struktur 2336 kann IC-Package 2320 beinhalten, das durch Kopplungskomponenten 2318 mit Interposer 2304 gekoppelt ist. Die Kopplungskomponenten 2318 können jegliche geeignete Form abhängig von gewünschten Funktionalitäten, wie zum Beispiel die oben unter Bezugnahme auf die Kopplungskomponenten 2316 diskutierten Formen, annehmen. In einigen Ausführungsformen kann das IC-Package 2320 das IC-Package 2200, wie zum Beispiel oben unter Bezugnahme auf 10 beschrieben, sein oder beinhalten. In einigen Ausführungsformen kann das IC-Package 2320 mindestens eine mikroelektronische Baugruppe 100 wie hierin beschrieben beinhalten. Die mikroelektronische Baugruppe 100 ist in der Figur nicht speziell gezeigt, um die Zeichnung nicht unübersichtlich zu machen.
  • Obwohl ein einzelnes IC-Package 2320 in der Figur gezeigt ist, können mehrere IC-Packages mit dem Interposer 2304 gekoppelt sein; tatsächlich können zusätzliche Interposer mit dem Interposer 2304 gekoppelt sein. Der Interposer 2304 kann ein dazwischenliegendes Package-Substrat bereitstellen, das verwendet wird, um die Leiterplatte 2302 und das IC-Package 2320 zu überbrücken. Im Allgemeinen kann der Interposer 2304 eine Verbindung auf ein größeres Rastermaß umverteilen, oder eine Verbindung zu einer unterschiedlichen Verbindung umleiten. Zum Beispiel kann der Interposer 2304 das IC-Package 2320 mit einem BGA der Kopplungskomponenten 2316 zum Koppeln mit der Leiterplatte 2302 koppeln.
  • In der in der Figur veranschaulichten Ausführungsform sind das IC-Package 2320 und die Leiterplatte 2302 auf gegenüberliegenden Seiten des Interposers 2304 befestigt. In anderen Ausführungsformen können das IC-Package 2320 und die Leiterplatte 2302 auf derselben Seite des Interposers 2304 befestigt werden. In einigen Ausführungsformen können drei oder mehr Komponenten über den Interposer 2304 miteinander verbunden werden.
  • Der Interposer 2304 kann aus einem Epoxidharz, einem glasfaserverstärkten Epoxidharz, einem Keramikmaterial oder einem Polymermaterial, wie zum Beispiel Polyimid, gebildet werden. In einigen Implementierungen kann der Interposer 2304 aus abwechselnd starren oder flexiblen Materialien gebildet werden, die dieselben oben beschriebenen Materialien zur Verwendung in einem Halbleitersubstrat beinhalten können, wie zum Beispiel Silizium, Germanium und andere Gruppe-III-V- und Gruppe-IV-Materialien. Der Interposer 2304 kann Metallzwischenverbindungen 2308 und Durchleitungen 2310, einschließlich, jedoch nicht beschränkt auf TSV 2306, beinhalten. Der Interposer 2304 kann ferner eingebettete Geräte 2314 beinhalten, die sowohl passive als auch aktive Geräte beinhalten. Solche Geräte können Kondensatoren, Entkopplungskondensatoren, Widerstände, Induktivitäten, Sicherungen, Dioden, Transformatoren, Sensoren ESD-Geräte und Speichergeräte beinhalten, sind jedoch nicht darauf beschränkt. Komplexere Geräte, wie zum Beispiel Funkfrequenz (Radio Frequency - RF) -Geräte, Leistungsverstärker, Leistungsverwaltungsgeräte, Antennen, Arrays, Sensoren und mikroelektromechanische Systeme (MEMS), können auch auf dem Interposer 2304 gebildet werden. Die Package-auf-Interposer-Struktur 2336 kann die Form jeglicher der in dem Stand der Technik bekannten Package-auf-Interposer-Strukturen annehmen.
  • In einigen Ausführungsformen kann die IC-Gerätebaugruppe 2300 IC-Package 2324 beinhalten, das durch Kopplungskomponenten 2322 mit der ersten Fläche 2340 der Leiterplatte 2302 gekoppelt ist. Die Kopplungskomponenten 2322 können die Form jeglicher der oben unter Bezugnahme auf die Kopplungskomponenten 2316 diskutierten Ausführungsformen annehmen, und das IC-Package 2324 kann die Form jeglicher der oben unter Bezugnahme auf das IC-Package 2320 diskutierten Ausführungsformen annehmen.
  • In einigen Ausführungsformen kann die IC-Gehäusebaugruppe 2300 Package-auf-Package-Struktur 2334 beinhalten, die durch Kopplungskomponenten 2328 mit der zweiten Fläche 2342 der Leiterplatte 2302 gekoppelt ist. Die Package-auf-Package-Struktur 2334 kann IC-Package 2326 und IC-Package 2332 beinhalten, die durch Kopplungskomponenten 2330 so miteinander gekoppelt sind, dass das IC-Package 2326 zwischen der Leiterplatte 2302 und dem IC-Package 2332 angeordnet ist. Die Kopplungskomponenten 2328 und 2330 können die Form jeglicher der oben diskutierten Ausführungsformen von Kopplungskomponenten 2316 annehmen, und die IC-Packages 2326 und/oder 2332 können die Form jeglicher der oben diskutierten Ausführungsformen des IC-Packages 2320 annehmen. Die Package-auf-Package-Struktur 2334 kann gemäß jeglichen in dem Stand der Technik bekannten Package-auf-Package-Strukturen ausgelegt sein.
  • 12 ist ein Blockdiagramm von beispielhaftem Datenverarbeitungsgerät 2400, das eine oder mehrere Komponenten mit einem oder mehreren IC-Packages gemäß jeglicher der hierin offenbarten Ausführungsformen beinhalten kann. Zum Beispiel können jegliche geeigneten Komponenten des Datenverarbeitungsgeräts 2400 eine mikroelektronische Baugruppe (zum Beispiel 100) gemäß jeglicher der hierin offenbarten Ausführungsformen beinhalten. In einem anderen Beispiel können irgendeine oder mehrere der Komponenten des Datenverarbeitungsgeräts 2400 jegliche Ausführungsformen des IC-Packages 2200 (zum Beispiel wie in 10 gezeigt) beinhalten. In noch einem anderen Beispiel können irgendeine oder mehrere der Komponenten des Datenverarbeitungsgeräts 2400 eine IC-Gehäusebaugruppe 2300 (zum Beispiel wie in 11 gezeigt) beinhalten.
  • Eine Anzahl von Komponenten ist in den Figuren wie in dem Datenverarbeitungsgerät 2400 enthalten dargestellt, jedoch können eines oder mehrere dieser Elemente weggelassen oder dupliziert werden, wie für die Anwendung geeignet. In einigen Ausführungsformen können einige oder alle der Komponenten, die in dem Datenverarbeitungsgerät 2400 enthalten sind, an einer oder mehreren Hauptplatinen befestigt werden. In einigen Ausführungsformen können einige oder alle dieser Komponenten auf einem einzelnen SOC-Rohchip gefertigt werden.
  • Zusätzlich kann das Datenverarbeitungsgerät 2400 in verschiedenen Ausführungsformen eines oder mehrere der in der Figur dargestellten Elemente nicht beinhalten, das Datenverarbeitungsgerät 2400 kann jedoch eine Schnittstellenschaltung zum Koppeln mit der einen oder den mehreren Komponenten beinhalten. Zum Beispiel kann das Datenverarbeitungsgerät 2400 kein Anzeigegerät 2406 beinhalten, kann jedoch eine Anzeigegeräteschnittstellenschaltung (zum Beispiel eine Verbinder- und Treiberschaltung) beinhalten, mit der ein Anzeigegerät 2406 gekoppelt werden kann. In einem anderen Satz von Beispielen kann das Datenverarbeitungsgerät 2400 kein Audioeingabegerät 2418 oder kein Audioausgabegerät 2408 beinhalten, kann jedoch Audioeingabe- oder Audioausgabegeräteschnittstellenschaltungen (zum Beispiel Verbindungen und unterstützende Schaltungen) beinhalten, mit denen ein Audioeingabegerät 2418 oder ein Audioausgabegerät 2408 gekoppelt werden kann.
  • Das Datenverarbeitungsgerät 2400 kann Verarbeitungsgerät 2402 (zum Beispiel ein oder mehrere Verarbeitungsgeräte) beinhalten. Wie hierin verwendet, kann sich der Begriff „Verarbeitungsgerät“ oder „Prozessor“ auf jegliches Gerät oder jeglichen Abschnitt eines Geräts beziehen, das elektronische Daten von Registern und/oder Speicher verarbeitet, um diese elektronischen Daten in andere elektronische Daten umzuwandeln, die in Registern und/oder Speicher gespeichert werden können. Das Verarbeitungsgerät 2402 kann einen oder mehrere DSP, ASIC, CPU, GPU, Kryptoprozessoren (spezialisierte Prozessoren, die kryptografische Algorithmen in Hardware ausführen), Serverprozessoren oder jegliche anderen geeigneten Verarbeitungsgeräte beinhalten. Das Datenverarbeitungsgerät 2400 kann Speicher 2404 beinhalten, der selbst eines oder mehrere Speichergeräte, wie zum Beispiel einen flüchtigen Speicher (zum Beispiel Dynamic-Random-Access-Memory (DRAM)), einen nichtflüchtigen Speicher (zum Beispiel Read-Only-Memory (ROM)), Flash-Speicher, Festkörperspeicher und/oder eine Festplatte beinhalten kann. In einigen Ausführungsformen kann der Speicher 2404 einen Speicher beinhalten, der einen Rohchip mit dem Verarbeitungsgerät 2402 gemeinsam nutzt. Dieser Speicher kann als Cache-Speicher verwendet werden, und kann einen eingebetteten dynamischen Direktzugriffsspeicher (embedded Dynamic Random Access Memory - eDRAM) oder einen magnetischen Spin-Transfer-Torque-Direktzugriffsspeicher (Spin Transfer Torque Magnetic Random Access Memory - STT-MRAM) beinhalten.
  • In einigen Ausführungsformen kann das Datenverarbeitungsgerät 2400 Kommunikationschip 2412 (zum Beispiel einen oder mehrere Kommunikationschips) beinhalten. Zum Beispiel kann der Kommunikationschip 2412 zum Verwalten drahtloser Kommunikationen für die Übertragung von Daten zu und von dem Datenverarbeitungsgerät 2400 ausgelegt sein. Der Begriff „drahtlos“ und seine Ableitungen kann verwendet werden, um Schaltkreise, Geräte, Systeme, Verfahren, Techniken, Kommunikationskanäle, usw., zu beschreiben, die Daten durch die Verwendung modulierter elektromagnetischer Strahlung durch ein nicht festes Medium hindurch kommunizieren. Der Begriff impliziert nicht, dass die assoziierten Geräte keinerlei Drähte enthalten, auch wenn sie in einigen Ausführungsformen keine enthalten könnten.
  • Der Kommunikationschip 2412 kann jeglichen einer Anzahl von Drahtlosstandards oder - Protokollen implementieren, einschließlich, aber nicht beschränkt auf Institute-for-Electrical-and-Electronic-Engineers (IEEE) -Standards einschließlich Wi-Fi (IEEE 802.11 Familie), IEEE 802.16-Standards (zum Beispiel IEEE 802.16-2005 Ergänzung), LTE-Project zusammen mit jeglichen Ergänzungen, Aktualisierungen und/oder Revisionen (zum Beispiel Advanced-LTE-Project, Ultra-Mobile-Broadband (UMB) -Project (auch bezeichnet als „3GPP2“), usw.). Mit IEEE 802.16 kompatible Broadband-Wireless-Access (BWA) -Netzwerke werden im Allgemeinen als WiMAX-Netzwerke bezeichnet, eine Abkürzung, die für Worldwide Interoperability for Microwave Access steht, welches ein Zertifizierungszeichen für Produkte ist, die Konformitäts- und Kompatibilitätstests für die IEEE 802.16-Standards bestehen. Der Kommunikationschip 2412 kann gemäß einem Global System for Mobile Communication (GSM), General Packet Radio Service (GPRS), Universal Mobile Telecommunications System (UMTS), High Speed Packet Access (HSPA), Evolved HSPA (E-HSPA), oder LTE-Netzwerk operieren. Der Kommunikationschip 2412 kann gemäß Enhanced-Data-for-GSM-Evolution (EDGE), GSM-EDGE-Radio-Access-Network (GERAN), Universal-Terrestrial-Radio-Access-Network (UTRAN), oder Evolved-UTRAN (E-UTRAN) arbeiten. Der Kommunikationschip 2412 kann in Übereinstimmung mit Code-Division-Multiple-Access (CDMA), Time-Division-Multiple-Access (TDMA), Digital-Enhanced-Cordless-Telecommunications (DECT), Evolution-Data-Optimized (EV-DO) und Ableitungen davon, sowie jeglichen anderen Drahtlosprotokollen arbeiten, die 3G, 4G, 5G und darüber hinaus bezeichnet werden. Der Kommunikationschip 2412 kann in Übereinstimmung mit anderen Drahtlosprotokollen in anderen Ausführungsformen arbeiten. Das Datenverarbeitungsgerät 2400 kann Antenne 2422 beinhalten, um drahtlose Kommunikationen zu ermöglichen und/oder andere drahtlose Kommunikationen (wie zum Beispiel AM- oder FM-Funkübertragungen) zu empfangen.
  • In einigen Ausführungsformen kann der Kommunikationschip 2412 verdrahtete Kommunikationen, wie zum Beispiel elektrische, optische oder jegliche anderen geeigneten Kommunikationsprotokolle (zum Beispiel das Ethernet) verwalten. Wie oben erwähnt, kann der Kommunikationschip 2412 mehrere Kommunikationschips beinhalten. Beispielsweise kann ein erster Kommunikationschip 2412 für drahtlose Kommunikationen mit kürzerer Reichweite, wie zum Beispiel Wi-Fi oder Bluetooth, fest zugeordnet sein, und ein zweiter Kommunikationschip 2412 kann für drahtlose Kommunikationen mit größerer Reichweite, wie zum Beispiel Global Positioning System (GPS), EDGE, GPRS, CDMA, WiMAX, LTE, EV-DO oder andere, fest zugeordnet sein. In einigen Ausführungsformen kann ein erster Kommunikationschip 2412 für drahtlose Kommunikationen fest zugeordnet sein, und ein zweiter Kommunikationschip 2412 kann für drahtgebundene Kommunikationen fest zugeordnet sein.
  • Das Datenverarbeitungsgerät 2400 kann Batterie-/Leistungsschaltung 2414 beinhalten. Die Batterie-/Leistungsschaltung 2414 kann ein oder mehrere Energiespeicherungsgeräte (zum Beispiel Batterien oder Kondensatoren) und/oder eine Schaltung zum Koppeln von Komponenten des Datenverarbeitungsgeräts 2400 mit einer von dem Datenverarbeitungsgerät 2400 getrennten Energiequelle (zum Beispiel Wechselstromnetz) beinhalten.
  • Das Datenverarbeitungsgerät 2400 kann ein Anzeigegerät 2406 (oder eine entsprechende Schnittstellenschaltung, wie oben diskutiert) beinhalten. Das Anzeigegerät 2406 kann jegliche visuellen Indikatoren beinhalten, wie zum Beispiel ein Head-Up-Display, einen Computermonitor, einen Projektor, ein Touchscreen-Display, ein Liquid-Crystal-Display (LCD), ein Leuchtdioden-Display oder einen Flachbildschirm.
  • Das Datenverarbeitungsgerät 2400 kann ein Audioausgabegerät 2408 (oder eine entsprechende Schnittstellenschaltung, wie oben diskutiert) beinhalten. Das Audioausgabegerät 2408 kann jegliches Gerät beinhalten, das ein akustisches Signal erzeugt, wie zum Beispiel Lautsprecher, Kopfhörer oder Ohrhörer.
  • Das Datenverarbeitungsgerät 2400 kann ein Audioeingabegerät 2418 (oder eine entsprechende Schnittstellenschaltung, wie oben diskutiert) beinhalten. Das Audioeingabegerät 2418 kann jegliches Gerät beinhalten, das ein Signal erzeugt, das für einen Ton repräsentativ ist, wie zum Beispiel Mikrofone, Mikrofon-Arrays oder digitale Instrumente (zum Beispiel Instrumente mit einer Musical-Instrument-Digital-Interface (MIDI) -Ausgabe).
  • Das Datenverarbeitungsgerät 2400 kann GPS-Gerät 2416 (oder eine entsprechende Schnittstellenschaltung, wie oben diskutiert) beinhalten. Das GPS-Gerät 2416 kann mit einem satellitengestützten System in Kommunikation sein, und kann einen Standort des Datenverarbeitungsgeräts 2400 empfangen, wie in dem Stand der Technik bekannt.
  • Das Datenverarbeitungsgerät 2400 kann anderes Ausgabegerät 2410 (oder eine entsprechende Schnittstellenschaltung, wie oben diskutiert) beinhalten. Beispiele für andere Ausgabegeräte 2410 können einen Audio-Codec, einen Video-Codec, einen Drucker, einen drahtgebundenen oder drahtlosen Sender zum Bereitstellen von Informationen für andere Geräte oder ein zusätzliches Speicherungsgerät beinhalten.
  • Das Datenverarbeitungsgerät 2400 kann anderes Eingabegerät 2420 (oder eine entsprechende Schnittstellenschaltung, wie oben diskutiert) beinhalten. Beispiele für andere Eingabegeräte 2420 können einen Beschleunigungsmesser, ein Gyroskop, einen Kompass, ein Bilderfassungsgerät, eine Tastatur, ein Cursorsteuerungsgerät, wie zum Beispiel eine Maus, einen Eingabestift, ein Touchpad, einen Barcode-Leser, einen Quick-Response (QR) -Code-Leser, jeglichen Sensor, oder ein Radio-Frequency-Identification (RFID) -Lesegerät beinhalten.
  • Das Datenverarbeitungsgerät 2400 kann jeglichen gewünschten Formfaktor haben, wie zum Beispiel ein Handheld- oder mobiles Datenverarbeitungsgerät (zum Beispiel ein Mobiltelefon, ein Smartphone, ein mobiles Internetgerät, ein Musikwiedergabegerät, einen Tablet-Computer, einen Laptop-Computer, einen Netbook-Computer, einen Ultrabook-Computer, einen Personal Digital Assistant (PDA), einen ultramobilen Personal-Computer usw.), ein Desktop-Datenverarbeitungsgerät, einen Server oder eine andere vernetzte Datenverarbeitungskomponente, einen Drucker, einen Scanner, einen Monitor, eine Set-Top-Box, eine Unterhaltungssteuereinheit, eine Fahrzeugsteuereinheit, eine digitale Kamera, einen digitalen Videorecorder oder ein tragbares Datenverarbeitungsgerät. In einigen Ausführungsformen kann das Datenverarbeitungsgerät 2400 jegliches andere elektronische Gerät sein, das Daten verarbeitet.
  • Ausqewählte Beispiele
  • Die folgenden Absätze stellen verschiedene Beispiele der hierin offenbarten Ausführungsformen bereit.
  • Beispiel 1 stellt eine mikroelektronische Baugruppe (zum Beispiel 100) bereit, die Folgendes umfasst: einen ersten IC-Rohchip (zum Beispiel 110) mit einer ersten Verbindung (zum Beispiel 112(1)) mit einem SERDES-Schaltkreis (zum Beispiel 114(1)) und einer zweiten Verbindung (zum Beispiel 112(2)) mit einem zweiten SERDES-Schaltkreis (zum Beispiel 114(2)); einen zweiten IC-Rohchip (zum Beispiel 116(1)) mit dem ersten SERDES-Schaltkreis; und einen dritten IC-Rohchip (zum Beispiel 116(2)) mit dem zweiten SERDES-Schaltkreis, wobei Folgendes gilt: der erste IC-Rohchip befindet sich in einer ersten Schicht (zum Beispiel 102), der zweite IC-Rohchip und der dritte IC-Rohchip befinden sich in einer zweiten Schicht (zum Beispiel 104), die zweite Schicht ist nicht koplanar mit der ersten Schicht, die erste Schicht und die zweite Schicht sind durch Zwischenverbindungen (zum Beispiel 120, 2) mit einem Rastermaß von weniger als 10 Mikrometer zwischen benachbarten Zwischenverbindungen gekoppelt, und der erste SERDES-Schaltkreis und der zweite SERDES-Schaltkreis sind durch einen leitfähigen Pfad (zum Beispiel 128) gekoppelt.
  • Beispiel 2 stellt die mikroelektronische Baugruppe von Beispiel 1 bereit, wobei Folgendes gilt: der leitfähige Pfad verläuft durch einen Interposer (zum Beispiel 122) hindurch, und die zweite Schicht befindet sich zwischen der ersten Schicht und dem Interposer (zum Beispiel 1).
  • Beispiel 3 stellt die mikroelektronische Baugruppe von Beispiel 2 bereit, wobei der Interposer ein organisches Package-Substrat (zum Beispiel 130, 6) umfasst.
  • Beispiel 4 stellt die mikroelektronische Baugruppe von Beispiel 2 bereit, wobei der Interposer einen vierten IC-Rohchip (zum Beispiel 122, 1) umfasst.
  • Beispiel 5 stellt die mikroelektronische Baugruppe von Beispiel 1 bereit, wobei der leitfähige Pfad durch eine Umverteilungsschicht (zum Beispiel 702, 7) zwischen der ersten Schicht und der zweiten Schicht hindurch verläuft.
  • Beispiel 6 stellt die mikroelektronische Baugruppe von einem der Beispiele 1-5 bereit, wobei Transistoren in dem ersten IC-Rohchip kleiner als Transistoren in dem zweiten IC-Rohchip und dem dritten IC-Rohchip sind.
  • Beispiel 7 stellt die mikroelektronische Baugruppe von einem der Beispiele 1-6 bereit, wobei Folgendes gilt: die erste Verbindung umfasst mindestens eine der Zwischenverbindungen, und die zweite Verbindung umfasst mindestens eine andere der Zwischenverbindungen.
  • Beispiel 8 stellt die mikroelektronische Baugruppe von einem der Beispiele 1-7 bereit, wobei Folgendes gilt (zum Beispiel 3): der erste IC-Rohchip umfasst mehrere Schaltkreisblöcke (zum Beispiel 302), die in einem Array von Zeilen und Spalten angeordnet sind, die erste Verbindung zu dem ersten SERDES-Schaltkreis endet innerhalb eines ersten Schaltkreisblocks (zum Beispiel 302(1)) des Arrays, die zweite Verbindung zu dem zweiten SERDES-Schaltkreis endet innerhalb eines zweiten Schaltkreisblocks (zum Beispiel 302(2)) des Arrays, der erste Schaltkreisblock ist durch andere Schaltkreisblöcke des Arrays von dem zweiten Schaltkreisblock getrennt, ein erster leitfähiger Pfad (zum Beispiel 128) zwischen dem ersten SERDES-Schaltkreis und dem zweiten SERDES-Schaltkreis durch den zweiten IC-Rohchip und den dritten IC-Rohchip hindurch ist kürzer als ein zweiter leitfähiger Pfad (zum Beispiel 304) zwischen dem ersten SERDES-Schaltkreis und dem zweiten SERDES-Schaltkreis durch das Array hindurch.
  • Beispiel 9 stellt die mikroelektronische Baugruppe von einem der Beispiele 1-8 bereit, die ferner Folgendes umfasst (zum Beispiel 4, 5): einen vierten IC-Rohchip (zum Beispiel 101(2)) in der ersten Schicht, wobei der vierte IC-Rohchip eine dritte Verbindung (zum Beispiel 112(2)) mit einem dritten SERDES-Schaltkreis (zum Beispiel 114(2)) hat; und einen fünften IC-Rohchip (zum Beispiel 116(2)) in der zweiten Schicht, wobei der fünfte IC-Rohchip den dritten SERDES-Schaltkreis umfasst, wobei Folgendes gilt: die dritte Verbindung umfasst mindestens eine der Zwischenverbindungen, der leitfähige Pfad ist ein erster leitfähiger Pfad, und der erste SERDES-Schaltkreis und der dritte SERDES-Schaltkreis sind durch einen zweiten leitfähigen Pfad (zum Beispiel 128) gekoppelt.
  • Beispiel 10 stellt die mikroelektronische Baugruppe von einem der Beispiele 1-9 bereit, wobei der zweite IC-Rohchip und der dritte IC-Rohchip Teil eines vierten IC-Rohchips sind (zum Beispiel 116, 8).
  • Beispiel 11 stellt ein IC-Package (zum Beispiel 100) bereit, das Folgendes umfasst: einen ersten IC-Rohchip (zum Beispiel 110) in einer ersten Schicht (zum Beispiel 102); einen zweiten IC-Rohchip (zum Beispiel 116(1)) und einen dritten IC-Rohchip (zum Beispiel 116(2)) in einer zweiten Schicht (zum Beispiel 104); und einen Interposer (zum Beispiel 122, 130), wobei Folgendes gilt: die zweite Schicht befindet sich zwischen der ersten Schicht und dem Interposer, die erste Schicht ist mit der zweiten Schicht durch Zwischenverbindungen (zum Beispiel 120) mit einem Rastermaß von weniger als 10 Mikrometer zwischen benachbarten Zwischenverbindungen gekoppelt, ein erster Schaltkreisblock (zum Beispiel 302(1)) in dem ersten IC-Rohchip ist mit einem ersten SERDES-Schaltkreis (zum Beispiel 114(1)) in dem zweiten IC-Rohchip gekoppelt, ein zweiter Schaltkreisblock (zum Beispiel 302(2)) in dem zweiten IC-Rohchip ist mit einem zweiten SERDES-Schaltkreis (zum Beispiel 114(2)) in dem dritten IC-Rohchip gekoppelt, und der erste SERDES-Schaltkreis und der zweite SERDES-Schaltkreis sind durch einen leitfähigen Pfad (zum Beispiel 128) durch den Interposer hindurch gekoppelt.
  • Beispiel 12 stellt das IC-Package von Beispiel 11 bereit, das ferner Folgendes umfasst: einen vierten IC-Rohchip in der ersten Schicht, der mit einem dritten SERDES-Schaltkreis gekoppelt ist; und einen fünften IC-Rohchip mit dem dritten SERDES-Schaltkreis, wobei Folgendes gilt: der fünfte IC-Rohchip befindet sich in der zweiten Schicht, der leitfähige Pfad ist ein erster leitfähiger Pfad, und der erste SERDES-Schaltkreis und der dritte SERDES-Schaltkreis sind durch einen zweiten leitfähigen Pfad durch den Interposer hindurch gekoppelt.
  • Beispiel 13 stellt das IC-Package von Beispiel 12 bereit, wobei der zweite SERDES-Schaltkreis und der dritte SERDES-Schaltkreis durch einen dritten leitfähigen Pfad (zum Beispiel 128(3),
  • 4) durch den Interposer hindurch gekoppelt sind.
  • Beispiel 14 stellt das IC-Package von einem der Beispiele 11-13 bereit, wobei der Interposer ein Package-Substrat mit Schichten aus organischem dielektrischem Material mit leitfähigen Bahnen zwischen den Schichten aus organischem dielektrischem Material und leitfähigen Durchleitungen umfasst, die die leitfähigen Bahnen durch die Schichten aus organischem dielektrischem Material koppeln.
  • Beispiel 15 stellt das IC-Package von Beispiel 14 bereit, wobei die zweite Schicht mit dem Interposer mit Zwischenverbindungen (zum Beispiel 132) gekoppelt ist, die ein Rastermaß von mehr als 10 Mikrometer zwischen benachbarten Zwischenverbindungen haben.
  • Beispiel 16 stellt das IC-Gehäuse von einem der Beispiele 11-13 bereit, wobei der Interposer einen vierten IC-Rohchip umfasst.
  • Beispiel 17 stellt das IC-Package von Beispiel 16 bereit, wobei die zweite Schicht mit dem Interposer mit Zwischenverbindungen gekoppelt ist, die ein Rastermaß von weniger als 10 Mikrometer zwischen benachbarten Zwischenverbindungen haben.
  • Beispiel 18 stellt das IC-Package von einem der Beispiele 11-17 bereit, wobei der leitfähige Pfad eine leitfähige Bahn durch den Interposer hindurch ohne jegliche dazwischenliegenden Schaltkreise umfasst.
  • Beispiel 19 stellt das IC-Package von einem der Beispiele 11-18 bereit, wobei die zweite Schicht ein dielektrisches Material (zum Beispiel 150) mit TDV (zum Beispiel 152) in dem dielektrischen Material umfasst, das den zweiten IC-Rohchip und den dritten IC-Rohchip umgibt.
  • Beispiel 20 stellt das IC-Package von einem der Beispiele 11-19 bereit, das ferner eine PCB (zum Beispiel 130) umfasst, die mit dem Interposer (zum Beispiel 122) gekoppelt ist.
  • Beispiel 21 stellt eine IC-Struktur bereit, die Folgendes umfasst: einen ersten Schaltkreis (zum Beispiel 302(1)), der mit einem ersten SERDES-Schaltkreis (zum Beispiel 114(1)) verbunden ist; einen zweiten Schaltkreis (zum Beispiel 302(2)), der mit einem zweiten SERDES-Schaltkreis (zum Beispiel 114(2)) verbunden ist; und einen leitfähigen Pfad (zum Beispiel 128) zwischen dem ersten SERDES-Schaltkreis und dem zweiten SERDES-Schaltkreis, wobei Folgendes gilt: der erste Schaltkreis und der zweite Schaltkreis befinden sich in einer ersten Schicht (zum Beispiel 102), der erste SERDES-Schaltkreis und der zweite SERDES-Schaltkreis befinden sich in einer zweiten Schicht (zum Beispiel 104), die erste Schicht ist nicht koplanar zu der zweiten Schicht, und die erste Schicht und die zweite Schicht sind durch Zwischenverbindungen (zum Beispiel 120) mit einem Rastermaß von weniger als 10 Mikrometer zwischen benachbarten Zwischenverbindungen gekoppelt.
  • Beispiel 22 stellt die IC-Struktur von Beispiel 21 bereit, wobei sich der erste Schaltkreis und der zweite Schaltkreis in einem ersten IC-Rohchip (zum Beispiel 110, 1) befinden, sich der erste SERDES-Schaltkreis in einem zweiten IC-Rohchip (zum Beispiel 116(1)) befindet, und sich der zweite SERDES-Schaltkreis in einem dritten IC-Rohchip (zum Beispiel 116(2)) befindet.
  • Beispiel 23 stellt die IC-Struktur von Beispiel 21 bereit, wobei (zum Beispiel 5) sich der erste Schaltkreis in einem ersten IC-Rohchip (zum Beispiel 110(1)) befindet, sich der zweite Schaltkreis in einem zweiten IC-Rohchip (zum Beispiel 110(2)) befindet, sich der erste SERDES-Schaltkreis in einem dritten IC-Rohchip (zum Beispiel 116(2)) befindet, und sich der zweite SERDES-Schaltkreis in einem vierten IC-Rohchip (zum Beispiel 116(2)) befindet.
  • Beispiel 24 stellt die IC-Struktur von einem der Beispiele 21-23 bereit, wobei Folgendes gilt: der leitfähige Pfad verläuft durch eine dritte Schicht (zum Beispiel 106) hindurch, und die zweite Schicht befindet sich zwischen der ersten Schicht und der dritten Schicht.
  • Beispiel 25 stellt die IC-Struktur von Beispiel 24 bereit, wobei Folgendes gilt (zum Beispiel 6): die dritte Schicht umfasst ein Package-Substrat (zum Beispiel 130) mit organischen dielektrischen Schichten, und der leitfähige Pfad verläuft durch das Package-Substrat hindurch.
  • Beispiel 26 stellt die IC-Struktur von Beispiel 24 bereit, wobei Folgendes gilt (zum Beispiel 1): die dritte Schicht umfasst einen IC-Rohchip (zum Beispiel 122), und der leitfähige Pfad verläuft durch den IC-Rohchip hindurch.
  • Beispiel 27 stellt die IC-Struktur von einem der Beispiele 21-23 bereit, wobei (zum Beispiel 7) der leitfähige Pfad durch eine Umverteilungsschicht (zum Beispiel 702) zwischen der ersten Schicht und der zweiten Schicht hindurch verläuft.
  • Beispiel 28 stellt die IC-Struktur von einem der Beispiele 21-27 bereit, wobei Folgendes gilt: der erste Schaltkreis ist durch mindestens eine der Zwischenverbindungen mit dem ersten SERDES-Schaltkreis gekoppelt, und der zweite Schaltkreis ist durch mindestens eine andere der Zwischenverbindungen mit dem zweiten SERDES-Schaltkreis gekoppelt.
  • Beispiel 29 stellt die IC-Struktur von einem der Beispiele 21-28 bereit, wobei Folgendes gilt (zum Beispiel 9): ein erster TX-Block (zum Beispiel 902(1)) des ersten SERDES-Schaltkreises ist durch eine erste leitfähige Bahn (zum Beispiel 904(1)) mit einem ersten RX-Block (zum Beispiel 906(2)) des zweiten SERDES-Schaltkreises gekoppelt, ein zweiter RX-Block (zum Beispiel 906(1)) des ersten SERDES-Schaltkreises ist durch eine zweite leitfähige Bahn (zum Beispiel 904(2)) mit einem zweiten TX-Block (zum Beispiel 902(2)) des zweiten SERDES-Schaltkreises gekoppelt, und der leitfähige Pfad (zum Beispiel 128) umfasst die erste leitfähige Bahn und die zweite Leitfähige Bahn.
  • Beispiel 30 stellt die IC-Struktur von einem der Beispiele 21-28 bereit, wobei Folgendes gilt (zum Beispiel 9): erste mehrere TX-Blöcke des ersten SERDES-Schaltkreises sind durch einen ersten Satz von leitfähigen Bahnen mit ersten mehreren RX-Blöcken des zweiten SERDES-Schaltkreises gekoppelt, und zweite mehrere RX-Blöcke des ersten SERDES-Schaltkreises sind durch einen zweiten Satz von leitfähigen Bahnen mit zweiten mehreren TX-Blöcken des zweiten SERDES-Schaltkreises gekoppelt, und der leitfähige Pfad umfasst den ersten Satz von leitfähigen Bahnen und den zweiten Satz von leitfähigen Bahnen.
  • Die Beschreibung oben von veranschaulichten Implementierungen der Offenbarung, einschließlich dessen, was in der Zusammenfassung beschrieben wird, soll nicht erschöpfend sein, oder die Offenbarung auf die offenbarten präzisen Formen beschränken. Während spezifische Implementierungen der Offenbarung und Beispiele dafür hierin zu veranschaulichenden Zwecken beschrieben sind, sind verschiedene äquivalente Modifikationen innerhalb des Umfangs der Offenbarung möglich, wie Fachleute auf dem betreffenden Gebiet erkennen werden.

Claims (25)

  1. Mikroelektronische Baugruppe, die Folgendes umfasst: einen ersten Rohchip mit integriertem Schaltkreis (IC-Rohchip) mit einer ersten Verbindung mit einem ersten Serializer/Deserializer (SERDES) -Schaltkreis und einer zweiten Verbindung mit einem zweiten SERDES-Schaltkreis; einen zweiten IC-Rohchip mit dem ersten SERDES-Schaltkreis; und einen dritten IC-Rohchip mit dem zweiten SERDES-Schaltkreis, wobei Folgendes gilt: der erste IC-Rohchip befindet sich in einer ersten Schicht, der zweite IC-Rohchip und der dritte IC-Rohchip befinden sich in einer zweiten Schicht, die zweite Schicht ist nicht koplanar mit der ersten Schicht, die erste Schicht und die zweite Schicht sind durch Zwischenverbindungen mit einem Rastermaß von weniger als 10 Mikrometer zwischen benachbarten der Zwischenverbindungen gekoppelt, und der erste SERDES-Schaltkreis und der zweite SERDES-Schaltkreis sind durch einen leitfähigen Pfad gekoppelt.
  2. Mikroelektronische Baugruppe nach Anspruch 1, wobei Folgendes gilt: der leitfähige Pfad verläuft durch einen Interposer hindurch, und die zweite Schicht befindet sich zwischen der ersten Schicht und dem Interposer.
  3. Mikroelektronische Baugruppe nach einem der Ansprüche 1-2, wobei Folgendes gilt: die erste Verbindung umfasst mindestens eine der Zwischenverbindungen, und die zweite Verbindung umfasst mindestens eine andere der Zwischenverbindungen.
  4. Mikroelektronische Baugruppe nach einem der Ansprüche 1-3, wobei Folgendes gilt: der erste IC-Rohchip umfasst mehrere Schaltkreisblöcke, die in einem Array aus Zeilen und Spalten angeordnet sind, die erste Verbindung zu dem ersten SERDES-Schaltkreis endet innerhalb eines ersten Schaltkreisblocks des Arrays, die zweite Verbindung zu dem zweiten SERDES-Schaltkreis endet innerhalb eines zweiten Schaltkreisblocks des Arrays, der erste Schaltkreisblock ist von dem zweiten Schaltkreisblock durch andere Schaltkreisblöcke des Arrays getrennt, ein erster leitfähiger Pfad zwischen dem ersten SERDES-Schaltkreis und dem zweiten SERDES-Schaltkreis durch den zweiten IC-Rohchip und den dritten IC-Rohchip hindurch ist kürzer als ein zweiter leitfähiger Pfad zwischen dem ersten SERDES-Schaltkreis und dem zweiten SERDES-Schaltkreis durch das Array hindurch.
  5. Mikroelektronische Baugruppe nach einem der Ansprüche 1-4, die ferner Folgendes umfasst: einen vierten IC-Rohchip in der ersten Schicht, wobei der vierte IC-Rohchip eine dritte Verbindung mit einem dritten SERDES-Schaltkreis hat; und einen fünften IC-Rohchip in der zweiten Schicht, wobei der fünfte IC-Rohchip den dritten SERDES-Schaltkreis hat, wobei Folgendes gilt: die dritte Verbindung umfasst mindestens eine der Zwischenverbindungen, der leitfähige Pfad ist ein erster leitfähiger Pfad, und der erste SERDES-Schaltkreis und der dritte SERDES-Schaltkreis sind durch einen leitfähigen Pfad gekoppelt.
  6. Mikroelektronische Baugruppe nach einem der Ansprüche 1-5, wobei der zweite IC-Rohchip und der dritte IC-Rohchip Teil eines vierten IC-Rohchips sind.
  7. Mikroelektronische Baugruppe nach einem der Ansprüche 2-6, wobei der Interposer ein organisches Package-Substrat umfasst.
  8. Mikroelektronische Baugruppe nach einem der Ansprüche 2-6, wobei der Interposer einen vierten IC-Rohchip umfasst.
  9. Mikroelektronische Baugruppe nach einem der Ansprüche 1-8, wobei der leitfähige Pfad durch eine Umverteilungsschicht zwischen der ersten Schicht und der zweiten Schicht hindurch verläuft.
  10. IC-Package in der mikroelektronischen Baugruppe nach einem der vorherigen Ansprüche, wobei das IC-Package Folgendes umfasst: einen ersten IC-Rohchip in einer ersten Schicht; einen zweiten IC-Rohchip und einen dritten IC-Rohchip in einer zweiten Schicht; und einen Interposer, wobei Folgendes gilt: die zweite Schicht befindet sich zwischen der ersten Schicht und dem Interposer, die erste Schicht ist mit der zweiten Schicht durch Zwischenverbindungen mit einem Rastermaß von weniger als 10 Mikrometer zwischen benachbarten der Zwischenverbindungen gekoppelt, ein erster Schaltkreisblock in dem ersten IC-Rohchip ist mit einem ersten SERDES-Schaltkreis in dem zweiten IC-Rohchip gekoppelt, ein zweiter Schaltkreisblock in dem zweiten IC-Rohchip ist mit einem zweiten SERDES-Schaltkreis in dem dritten IC-Rohchip gekoppelt, und der erste SERDES-Schaltkreis und der zweite SERDES-Schaltkreis sind durch einen leitfähigen Pfad durch den Interposer hindurch gekoppelt.
  11. IC-Package nach Anspruch 10, das ferner Folgendes umfasst: einen vierten IC-Rohchip in der ersten Schicht, der mit einem dritten SERDES-Schaltkreis gekoppelt ist; und einen fünften IC-Rohchip mit dem dritten SERDES-Schaltkreis, wobei Folgendes gilt: der fünfte IC-Rohchip befindet sich in der zweiten Schicht, der leitfähige Pfad ist ein erster leitfähiger Pfad, und der erste SERDES-Schaltkreis und der dritte SERDES-Schaltkreis sind durch einen zweiten leitfähigen Pfad durch den Interposer hindurch gekoppelt.
  12. IC-Package nach einem der Ansprüche 10-11, wobei der Interposer ein Package-Substrat mit Schichten aus organischem dielektrischem Material mit leitfähigen Bahnen zwischen den Schichten aus organischem dielektrischem Material und leitfähigen Durchleitungen umfasst, die die leitfähigen Bahnen durch die Schichten aus organischem dielektrischem Material hindurch koppeln.
  13. IC-Package nach Anspruch 12, wobei die zweite Schicht mit dem Interposer mit Zwischenverbindungen gekoppelt ist, die ein Rastermaß von mehr als 10 Mikrometer zwischen benachbarten Zwischenverbindungen haben.
  14. IC-Package nach einem der Ansprüche 10-11, wobei der Interposer einen vierten IC-Rohchip umfasst.
  15. IC-Package nach Anspruch 14, wobei die zweite Schicht mit dem Interposer mit Zwischenverbindungen gekoppelt ist, die ein Rastermaß von weniger als 10 Mikrometer zwischen benachbarten Zwischenverbindungen haben.
  16. IC-Package nach einem der Ansprüche 10-15, wobei die zweite Schicht ein dielektrisches Material mit dielektrischen Durchleitungen (Through-Dielectric Vias - TDV) in dem dielektrischen Material umfasst, das den zweiten IC-Rohchip und den dritten IC-Rohchip umgibt.
  17. IC-Package nach Anspruch 11, wobei der zweite SERDES-Schaltkreis und der dritte SERDES-Schaltkreis durch einen dritten leitfähigen Pfad durch den Interposer hindurch gekoppelt sind.
  18. IC-Struktur in der mikroelektronischen Baugruppe nach einem der vorherigen Ansprüche, wobei die IC-Struktur Folgendes umfasst: einen ersten Schaltkreis, der mit einem ersten SERDES-Schaltkreis verbunden ist; einen zweiten Schaltkreis, der mit einem zweiten SERDES-Schaltkreis verbunden ist; und einen leitfähigen Pfad zwischen dem ersten SERDES-Schaltkreis und dem zweiten SERDES-Schaltkreis, wobei Folgendes gilt: der erste Schaltkreis und der zweite Schaltkreis befinden sich in einer ersten Schicht, der erste SERDES-Schaltkreis und der zweite SERDES-Schaltkreis befinden sich in einer zweiten Schicht, die erste Schicht ist nicht koplanar mit der zweiten Schicht, und die erste Schicht und die zweite Schicht sind durch Zwischenverbindungen mit einem Rastermaß von weniger als 10 Mikrometer zwischen benachbarten Zwischenverbindungen gekoppelt.
  19. IC-Struktur nach Anspruch 18, wobei sich der erste Schaltkreis und der zweite Schaltkreis in einem ersten IC-Rohchip befinden, sich der erste SERDES-Schaltkreis in einem zweiten IC-Rohchip befindet, und sich der zweite SERDES-Schaltkreis in einem dritten IC-Rohchip befindet.
  20. IC-Struktur nach Anspruch 18, wobei sich der erste Schaltkreis in einem ersten IC-Rohchip befindet, sich der zweite Schaltkreis in einem zweiten IC-Rohchip befindet, sich der erste SERDES-Schaltkreis in einem dritten IC-Rohchip befindet, und sich der zweite SERDES-Schaltkreis in einem vierten IC-Rohchip befindet.
  21. IC-Struktur nach einem der Ansprüche 18-20, wobei Folgendes gilt: der leitfähige Pfad verläuft durch eine dritte Schicht hindurch, und die zweite Schicht befindet sich zwischen der ersten Schicht und der dritten Schicht.
  22. IC-Struktur nach Anspruch 21, wobei Folgendes gilt: die dritte Schicht umfasst ein Package-Substrat mit organischen dielektrischen Schichten, und der leitfähige Pfad verläuft durch das Package-Substrat hindurch.
  23. IC-Struktur nach Anspruch 21, wobei Folgendes gilt: die dritte Schicht umfasst einen IC-Rohchip, und der leitfähige Pfad verläuft durch den IC-Rohchip hindurch.
  24. IC-Struktur nach einem der Ansprüche 18-20, wobei der leitfähige Pfad durch eine Umverteilungsschicht zwischen der ersten Schicht und der zweiten Schicht hindurch verläuft.
  25. IC-Struktur nach einem der Ansprüche 18-24, wobei Folgendes gilt: erste mehrere TX-Blöcke des ersten SERDES-Schaltkreises sind durch einen ersten Satz von leitfähigen Bahnen mit ersten mehreren RX-Blöcken des zweiten SERDES-Schaltkreises gekoppelt, und zweite mehrere RX-Blöcke des ersten SERDES-Schaltkreises sind durch einen zweiten Satz von leitfähigen Bahnen mit zweiten mehreren TX-Blöcken des zweiten SERDES-Schaltkreises gekoppelt, und der leitfähige Pfad umfasst den ersten Satz von leitfähigen Bahnen und den zweiten Satz von leitfähigen Bahnen.
DE102022131939.3A 2021-12-21 2022-12-02 Quasi-monolithische integrierte packaging-architektur mit serializer/deserializer mit mittig angeordnetem rohchip Pending DE102022131939A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/557,166 2021-12-21
US17/557,166 US20230197676A1 (en) 2021-12-21 2021-12-21 Quasi-monolithic integrated packaging architecture with mid-die serializer/deserializer

Publications (1)

Publication Number Publication Date
DE102022131939A1 true DE102022131939A1 (de) 2023-06-22

Family

ID=86606663

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102022131939.3A Pending DE102022131939A1 (de) 2021-12-21 2022-12-02 Quasi-monolithische integrierte packaging-architektur mit serializer/deserializer mit mittig angeordnetem rohchip

Country Status (3)

Country Link
US (1) US20230197676A1 (de)
CN (1) CN116314085A (de)
DE (1) DE102022131939A1 (de)

Also Published As

Publication number Publication date
CN116314085A (zh) 2023-06-23
US20230197676A1 (en) 2023-06-22

Similar Documents

Publication Publication Date Title
US11462480B2 (en) Microelectronic assemblies having interposers
DE112017008336T5 (de) Mikroelektronische Anordnungen
DE112017008326T5 (de) Mikroelektronische Anordnungen
DE112016007304T5 (de) Eingebetteter die in interposer-gehäusen
DE112017008313T5 (de) Mikroelektronische anordnungen
DE112019000890T5 (de) Antennenmodule und Kommunikationsvorrichtungen
DE102021132253A1 (de) Hybride Herstellung für integrierte Schaltkreisvorrichtungen und -baugruppen
DE112021005475T5 (de) Abschirmungsstrukturen in mikroelektronischen baugruppen mit direktbonden
DE112022001663T5 (de) Verschachtelte Glasgehäusearchitektur für hybride elektrische und optische Kommunikationsvorrichtungen
DE102022105027A1 (de) Mikroelektronische baugruppen mit integrierten magnetkerninduktivitäten
DE112022001616T5 (de) Mikroelektronische baugruppen mit rückseitigen die-zu-gehäuse-zwischenverbindungen
DE102020117968A1 (de) Brücke für radiofrequenz- (rf) multi-chip-module
DE102022129664A1 (de) Packaging architecture with patterned through-dielectric vias and redistribution layers
DE102022133617A1 (de) Ein verbundgehäuse für ic-dies, das einen elektrothermomechanischen die (etmd) mit substratdurchkontaktierungen beinhaltet
DE102022126794A1 (de) Disaggregierte entropiedienste für mikroelektronische baugruppen
DE112021006257T5 (de) Integrierte-schaltung-baugruppen mit direkter chip-befestigung an leiterplatten
DE102022131939A1 (de) Quasi-monolithische integrierte packaging-architektur mit serializer/deserializer mit mittig angeordnetem rohchip
DE102022128596A1 (de) Packagingarchitektur mit integrierten schaltungs-dies über eingabe-/ausgabe-schnittstellen
US20240105655A1 (en) Microelectronic assemblies having a bridge die with a lined-interconnect
US20240079337A1 (en) Microelectronic assemblies having power delivery routed through a bridge die
DE102023120488A1 (de) Package-architektur für quasi-monolithischen chip mit rückseitiger leistung
US20230178513A1 (en) Packaging architecture with intermediate routing layers
EP4220712A2 (de) Weitergeleitete versorgungsspannung für dynamische spannungs- und frequenzskalierung mit stapelchipgehäusearchitektur
US20230420377A1 (en) Packaging architecture with trench via routing for on-package high-speed interconnects
US20230299032A1 (en) Microelectronic assemblies including nanowire and solder interconnects