DE102022121672A1 - Halbleitervorrichtung und verfahren zum herstellen einer halb-leitervorrichtung - Google Patents

Halbleitervorrichtung und verfahren zum herstellen einer halb-leitervorrichtung Download PDF

Info

Publication number
DE102022121672A1
DE102022121672A1 DE102022121672.1A DE102022121672A DE102022121672A1 DE 102022121672 A1 DE102022121672 A1 DE 102022121672A1 DE 102022121672 A DE102022121672 A DE 102022121672A DE 102022121672 A1 DE102022121672 A1 DE 102022121672A1
Authority
DE
Germany
Prior art keywords
region
conductivity type
gate trenches
silicon carbide
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102022121672.1A
Other languages
English (en)
Inventor
Michael Hell
Rudolf Elpelt
Caspar Leendertz
Bernd Zippelius
Dethard Peters
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102022121672.1A priority Critical patent/DE102022121672A1/de
Priority to US18/364,519 priority patent/US20240072122A1/en
Priority to CN202311083783.XA priority patent/CN117637843A/zh
Publication of DE102022121672A1 publication Critical patent/DE102022121672A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Composite Materials (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

Vorgesehen wird eine Halbleitervorrichtung (10) mit einem Transistor (120), der eine Vielzahl von Transistorzellen (107) aufweist, die eine Gate-Elektrode (110) aufweisen, die in Gate-Gräben (111) angeordnet ist, die in einem ersten Bereich (103) eines Siliziumcarbid-Substrats (100) angeordnet sind und sich in einer ersten horizontalen Richtung erstrecken. Die Transistorzelle weist ferner ein Source-Gebiet (124), ein Kanalgebiet (122) und ein Stromspreizungsgebiet (126) auf, wobei das Source-Gebiet (124) und das Kanalgebiet (122) und zumindest ein Teil des Stromspreizungsgebiets (126) in durch die Gate-Gräben (111) strukturierten Graten (114) angeordnet sind. Ein Strompfad vom Source-Gebiet (124) zum Stromspreizungsgebiet (126) erstreckt sich in einer Tiefenrichtung des Siliziumcarbid-Substrats (100). Die Transistorzelle (107) weist ferner einen Body-Kontaktbereich (121) des zweiten Leitfähigkeitstyps auf, der in einem zweiten Bereich (105) des Siliziumcarbid-Substrats (100) angeordnet ist, wobei der Body-Kontaktbereich (121) mit dem Kanalgebiet (122) elektrisch verbunden ist. Weiter weist die Transistorzelle (107) ein Abschirmgebiet (113) des zweiten Leitfähigkeitstyps auf, wobei ein erster Bereich (1131) des Abschirmgebiets (113) jeweils unterhalb der Gate-Gräben (111) angeordnet ist und ein zweiter Bereich (1132) des Abschirmgebiets (113) jeweils einer Seitenwand (115) der Gate-Gräben (111) benachbart angeordnet ist.

Description

  • TECHNISCHES GEBIET
  • Beispiele der vorliegenden Offenbarung beziehen sich auf Halbleitervorrichtungen, insbesondere auf Halbleitervorrichtungen mit einem Transistor, und auf ein Verfahren zum Herstellen der Halbleitervorrichtung.
  • HINTERGRUND
  • Transistoren, bei denen eine Gate-Elektrode in Gräben einem Kanalgebiet benachbart angeordnet ist, sind weit verbreitet. Es werden Versuche unternommen, Eigenschaften dieser Transistoren weiter zu verbessern.
  • Die vorliegende Anmeldung ist auf eine Halbleitervorrichtung mit einem verbesserten Transistor gerichtet, der z. B. für ein Siliziumcarbid-Substrat vorteilhafterweise verwendet werden kann.
  • ZUSAMMENFASSUNG
  • Gemäß einem Beispiel weist eine Halbleitervorrichtung einen Transistor auf, wobei der Transistor eine Vielzahl von Transistorzellen aufweist. Jede der Transistorzellen weist eine Gate-Elektrode auf, die in Gate-Gräben angeordnet sind, die in einem ersten Bereich eines Siliziumcarbid-Substrats ausgebildet sind und sich in einer ersten horizontalen Richtung erstrecken, wobei die Gate-Gräben den ersten Bereich des Siliziumcarbid-Substrats so in Grate strukturieren, dass jeder der Grate zwischen zwei benachbarten Gate-Gräben angeordnet ist. Die Transistorzelle weist ferner ein Source-Gebiet eines ersten Leitfähigkeitstyps, ein Kanalgebiet eines zweiten Leitfähigkeitstyps und ein Stromausbreitungs- bzw. Stromspreizungsgebiet des ersten Leitfähigkeitstyps auf, wobei das Source-Gebiet und das Kanalgebiet und zumindest ein Teil des Stromspreizungsgebiets in den Graten angeordnet sind. Ein Strompfad vom Source-Gebiet zum Stromspreizungsgebiet erstreckt sich in einer Tiefenrichtung des Siliziumcarbid-Substrats. Die Transistorzelle weist ferner einen Body-Kontaktbereich des zweiten Leitfähigkeitstyps auf, der in einem zweiten Bereich des Siliziumcarbid-Substrat angeordnet ist. Der zweite Bereich ist dem ersten Bereich benachbart und erstreckt sich in einer zweiten horizontalen Richtung, die die erste horizontale Richtung schneidet. Der Body-Kontaktbereich ist mit dem Kanalgebiet elektrisch verbunden. Die Transistorzelle weist ferner ein Abschirmgebiet des zweiten Leitfähigkeitstyps auf, wobei ein erster Bereich des Abschirmgebiets jeweils unterhalb der Gate-Gräben angeordnet ist und ein zweiter Bereich des Abschirmgebiets jeweils einer Seitenwand der Gate-Gräben benachbart angeordnet ist.
  • Gemäß einem weiteren Beispiel weist eine Halbleitervorrichtung einen Transistor auf, wobei der Transistor eine Vielzahl von Transistorzellen aufweist. Jede der Transistorzellen weist eine Gate-Elektrode auf, die in Gate-Gräben angeordnet ist, die in einem ersten Bereich eines Siliziumcarbid-Substrats ausgebildet sind und sich in einer ersten horizontalen Richtung erstrecken, wobei die Gate-Gräben den ersten Bereich des Siliziumcarbid-Substrats so in Grate strukturieren, dass jeder der Grate zwischen zwei benachbarten Gate-Gräben angeordnet ist. Die Transistorzelle weist ferner ein Source-Gebiet eines ersten Leitfähigkeitstyps, ein Kanalgebiet eines zweiten Leitfähigkeitstyps und ein Stromspreizungsgebiet des ersten Leitfähigkeitstyps auf, wobei das Source-Gebiet und das Kanalgebiet und zumindest ein Teil des Stromspreizungsgebiets in den Graten angeordnet sind.
  • Ein Strompfad vom Source-Gebiet zum Stromspreizungsgebiet erstreckt sich in einer Tiefenrichtung des Siliziumcarbid-Substrats. Die Transistorzelle weist ferner einen Body-Kontaktbereich des zweiten Leitfähigkeitstyps auf, der in einem zweiten Bereich des Siliziumcarbid-Substrats angeordnet ist. Der zweite Bereich ist dem ersten Bereich benachbart und erstreckt sich in einer zweiten horizontalen Richtung, die die erste horizontale Richtung schneidet. Der Body-Kontaktbereich ist mit dem Kanalgebiet elektrisch verbunden. Ferner weist die Transistorzelle ein Abschirmgebiet des zweiten Leitfähigkeitstyps auf, das unterhalb der Gate-Gräben angeordnet ist, wobei eine Breite des Abschirmgebiets mehr als 0,75 × (die Breite des Gate-Grabens) beträgt, wobei die Breite in einer Richtung senkrecht zur ersten Richtung gemessen wird. Die Transistorzelle weist ferner einen Source-Kontakt auf, der im zweiten Bereich des Siliziumcarbid-Substrats dem Grat benachbart und in Kontakt mit dem Source-Gebiet angeordnet ist. Eine Breite des Source-Kontakts ist größer als eine Breite des Grats, wobei die Breite in einer horizontalen Richtung senkrecht zur ersten Richtung gemessen wird.
  • Gemäß einem weiteren Beispiel weist eine Halbleitervorrichtung einen Transistor mit einer Vielzahl von Transistorzellen auf. Jede der Transistorzellen weist eine Gate-Elektrode auf, die in Gate-Gräben angeordnet ist, die in einem Siliziumcarbid-Substrat ausgebildet sind. Die Gate-Gräben erstrecken sich entlang einem hexagonartigen oder trapezartigen Pfad und bilden ein Gitter, wobei die Gate-Gräben jeweils eine erste Mesa so umschließen, dass die Gate-Elektrode jeder Seite der ersten Mesa benachbart ist. Die Transistorzelle weist ferner ein Source-Gebiet eines ersten Leitfähigkeitstyps, ein Kanalgebiet eines zweiten Leitfähigkeitstyps und ein Stromspreizungsgebiet des ersten Leitfähigkeitstyps auf, wobei das Source-Gebiet und das Kanalgebiet und zumindest ein Teil des Stromspreizungsgebiets in der ersten Mesa angeordnet sind. Ein Strompfad vom Source-Gebiet zum Stromspreizungsgebiet erstreckt sich in einer Tiefenrichtung des Siliziumcarbid-Substrats. Die Transistorzelle weist ferner ein Abschirmgebiet des zweiten Leitfähigkeitstyps auf, wobei das Abschirmgebiet unterhalb der Gate-Gräben angeordnet ist.
  • Ein Beispiel eines Verfahrens zum Herstellen einer Halbleitervorrichtung umfasst ein Ausbilden einer Vielzahl von Gate-Gräben in einem Bereich eines Siliziumcarbid-Substrats und ein Ausbilden von Abschirmgebieten eines zweiten Leitfähigkeitstyps. Das Ausbilden der Abschirmgebiete umfasst einen ersten Ionenimplantationsprozess, wobei Ionen in einem Bodenbereich der Gate-Gräben implantiert werden, um erste Bereiche der Abschirmgebiete zu bilden, und einen zweiten Ionenimplantationsprozess, wobei Ionen über eine Seitenwand der Gate-Gräben implantiert werden, um zweite Bereiche der Abschirmgebiete auszubilden. Ferner umfasst das Verfahren ein Ausbilden eines Source-Gebiets eines ersten Leitfähigkeitstyps, eines Kanalgebiets des zweiten Leitfähigkeitstyps und eines Stromspreizungsgebiets des ersten Leitfähigkeitstyps. Das Source-Gebiet, das Kanalgebiet und zumindest ein Teil des Stromspreizungsgebiets sind in einem Substratbereich zwischen benachbarten Gate-Grabensegmenten ausgebildet. Ein Strompfad vom Source-Gebiet zum Stromspreizungsgebiet erstreckt sich in einer Tiefenrichtung des Siliziumcarbid-Substrats.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Die beigefügten Zeichnungen sind beigeschlossen, um ein weiteres Verständnis der Ausführungsformen zu liefern, und sind in diese Beschreibung einbezogen und bilden einen Teil von ihr. Die Zeichnungen veranschaulichen Ausführungsformen einer Siliziumcarbid-Vorrichtung und eines Verfahrens zum Herstellen einer Siliziumcarbid-Vorrichtung und dienen zusammen mit der Beschreibung dazu, Prinzipien der Ausführungsformen zu erläutern. Weitere Ausführungsformen werden in der folgenden detaillierten Beschreibung und den Ansprüchen beschrieben.
    • 1A zeigt eine schematische horizontale Querschnittsansicht einer Halbleitervorrichtung gemäß einem Beispiel.
    • 1B zeigt eine vertikale Querschnittsansicht eines Beispiels einer Halbleitervorrichtung.
    • 1C zeigt eine an einer anderen Position genommene vertikale Querschnittsansicht der Halbleitervorrichtung.
    • 1D zeigt eine vertikale Querschnittsansicht eines weiteren Beispiels einer Halbleitervorrichtung.
    • 1E zeigt eine an einer anderen Position genommene Querschnittsansicht der Halbleitervorrichtung.
    • 2A und 2B zeigen vertikale Querschnittsansichten einer Halbleitervorrichtung gemäß einem weiteren Beispiel.
    • 3A zeigt eine schematische horizontale Querschnittsansicht einer Halbleitervorrichtung gemäß einem weiteren Beispiel.
    • 3B und 3C zeigen eine an anderen Positionen genommene vertikale Querschnittsansicht der Halbleitervorrichtung.
    • 3D und 3E zeigen an anderen Positionen genommene vertikale Querschnittsansichten der Halbleitervorrichtung.
    • 4A und 4B zeigen vertikale Querschnittsansichten der Halbleitervorrichtung gemäß einem weiteren Beispiel.
    • 5A zeigt eine horizontale Querschnittsansicht einer Halbleitervorrichtung gemäß einem weiteren Beispiel.
    • 5B zeigt eine vertikale Querschnittsansicht der Halbleitervorrichtung.
    • 6A bis 6C zeigen horizontale Querschnittsansichten von Halbleitervorrichtungen gemäß weiteren Beispielen.
    • 6D zeigt eine vertikale Querschnittsansicht der Halbleitervorrichtung.
    • 7A bis 7E zeigen vertikale Querschnittsansichten eines Werkstücks nach Durchführen von Bearbeitungsschritten zum Herstellen einer Halbleitervorrichtung gemäß einem Beispiel.
    • 8 fasst ein Verfahren gemäß einem Beispiel zusammen.
  • DETAILLIERTE BESCHREIBUNG
  • In der folgenden detaillierten Beschreibung wird Bezug genommen auf die beiliegenden Zeichnungen, die einen Teil hiervon bilden und in denen für Veranschaulichungszwecke spezifische Ausführungsformen gezeigt sind, in denen die Erfindung in die Praxis umgesetzt werden kann. Es ist zu verstehen, dass andere Ausführungsformen verwendet und strukturelle oder logische Änderungen vorgenommen werden können, ohne von dem Umfang der vorliegenden Erfindung abzuweichen. Beispielsweise können Merkmale, die für eine Ausführungsform veranschaulicht oder beschrieben sind, bei oder im Zusammenhang mit anderen Ausführungsformen verwendet werden, um zu noch einer weiteren Ausführungsform zu gelangen. Es ist beabsichtigt, dass die vorliegende Erfindung derartige Modifikationen und Veränderungen umfasst. Die Beispiele sind mittels einer spezifischen Sprache beschrieben, die nicht als den Umfang der beigefügten Patentansprüche einschränkend aufgefasst werden sollte. Die Zeichnungen sind nicht maßstabsgetreu und dienen lediglich zu Veranschaulichungszwecken. Der Klarheit halber sind die gleichen Elemente mit entsprechenden Bezugszeichen in den verschiedenen Zeichnungen versehen, falls nicht etwas anderes festgestellt wird.
  • Die Begriffe „haben“, „enthalten“, „umfassen“, „aufweisen“ und ähnliche Begriffe sind offene Begriffe, und die Begriffe geben das Vorhandensein der festgestellten Strukturen, Elemente oder Merkmale an, schließen jedoch das Vorhandensein von zusätzlichen Elementen oder Merkmalen nicht aus. Die unbestimmten Artikel und die bestimmten Artikel sollen sowohl den Plural als auch den Singular umfassen, falls sich aus dem Zusammenhang nicht klar etwas anderes ergibt.
  • Für physikalische Abmessungen angegebene Bereiche schließen die Randwerte ein. Beispielsweise liest sich ein Bereich für einen Parameter y von a bis b als a ≤ y ≤ b. Ein Parameter y mit einem Wert von zumindest c liest sich als c d y, und ein Parameter y mit einem Wert von höchstens c liest sich als y ≤ c.
  • Der Begriff „auf“ ist nicht dahingehend aufzufassen, dass er nur „direkt auf“ bedeutet. Vielmehr kann, falls ein Element „auf“ einem anderen Element positioniert ist (z. B. eine Schicht „auf“ einer anderen Schicht oder „auf“ einem Substrat ist), eine weitere Komponente (z. B. eine weitere Schicht) zwischen den zwei Elementen positioniert sein (z. B. kann eine weitere Schicht zwischen einer Schicht und einem Substrat, falls die Schicht „auf“ dem Substrat ist, positioniert sein).
  • Die vorliegende Beschreibung hindurch werden Elemente von Transistorzellen eines Feldeffekttransistors beschrieben. Im Allgemeinen kann der Feldeffekttransistor eine Vielzahl von Transistorzellen aufweisen, die parallel geschaltet bzw. verbunden sind. Beispielsweise kann jede einzelne Transistorzelle eine einzelne Gate-Elektrode, ein einzelnes Kanalgebiet und weitere Komponenten aufweisen. Die Gate-Elektroden der einzelnen Transistorzellen können verbunden, z. B. elektrisch verbunden, und/oder aus denselben Materialien gebildet sein. Beispielsweise können die Gate-Elektroden der einzelnen Transistorzellen mit einem gemeinsamen Anschluss, z. B. einem Gate-Anschluss, verbunden sein. Weitere Komponenten der einzelnen Transistorzellen, z. B. die Source-Gebiete, können jeweils mit einem gemeinsamen Source-Anschluss verbunden sein. Noch weitere Komponenten der einzelnen Transistorzellen, z. B. das Drift-Gebiet, können unter zumindest einigen der Transistorzellen gemeinsam genutzt bzw. geteilt werden. Die vorliegende Beschreibung beschreibt vorwiegend die Funktion und Struktur der einzelnen Transistorzellen. Wie sich ohne weiteres versteht, kann diese Beschreibung für die weiteren einzelnen Transistorzellen gleichermaßen Anwendung finden. Beschreibungen, die die allgemeinen Elemente des Transistors und die strukturelle Implementierung mittels der Elemente der einzelnen Transistorzellen zusammenfassen, wie etwa „eine in Gate-Gräben angeordnete Gate-Elektrode“ sollen bedeuten, dass einzelne Gate-Elektroden jeweiliger Transistorzellen in jeweiligen Gate-Gräben angeordnet sind.
  • Ein Beispiel einer Halbleitervorrichtung weist einen Transistor auf. Der Transistor weist eine Vielzahl von Transistorzellen auf. Jede der Transistorzellen weist eine Gate-Elektrode auf, die in Gate-Gräben angeordnet ist, die in einem ersten Bereich eines Siliziumcarbid-Substrats ausgebildet sind und sich in einer ersten horizontalen Richtung erstrecken. Die Gate-Gräben strukturieren das Siliziumcarbid-Substrat in Stege bzw. Grate. Die Grate sind jeweils zwischen zwei benachbarten Gate-Gräben angeordnet.
  • Die Halbleitervorrichtung kann ferner ein Source-Gebiet eines ersten Leitfähigkeitstyps, ein Kanalgebiet eines zweiten Leitfähigkeitstyps und ein Stromspreizungsgebiet des ersten Leitfähigkeitstyps aufweisen. Das Source-Gebiet, das Kanalgebiet und ein Teil des Stromspreizungsgebiets sind in den Graten angeordnet.
  • Ein Strompfad vom Source-Gebiet zum Stromspreizungsgebiet kann sich in einer Tiefenrichtung des Siliziumcarbid-Substrats erstrecken. Beispielsweise kann die Tiefenrichtung einer vertikalen Richtung, z. B. der z-Richtung, entsprechen. Gemäß weiteren Ausführungsformen kann es sich bei der Tiefenrichtung um eine von der vertikalen Richtung verschiedene Richtung handeln. Im Allgemeinen ist die Tiefenrichtung eine sich von einer lateralen oder horizontalen Richtung unterscheidende Richtung. Beispielsweise kann die Tiefenrichtung eine Komponente aufweisen, die zur lateralen Richtung oder zu einer Hauptoberfläche des Siliziumcarbid-Substrats senkrecht ist. Die Tiefenrichtung kann beispielsweise in Bezug auf die vertikale Richtung geneigt sein.
  • Jede der Transistorzellen weist ferner einen Body-Kontaktbereich des zweiten Leitfähigkeitstyps auf, der in einem zweiten Bereich des Siliziumcarbid-Substrats angeordnet ist. Der zweite Bereich ist dem ersten Bereich benachbart bzw. liegt neben ihm. Der zweite Bereich des Siliziumcarbid-Substrats erstreckt sich in einer zweiten horizontalen Richtung, die die erste horizontale Richtung schneidet. Der Body-Kontaktbereich ist mit dem Kanalgebiet elektrisch verbunden. Beispielsweise kann der Body-Kontaktbereich dem Stromspreizungsgebiet direkt benachbart sein.
  • Jede der Transistorzellen weist ferner ein Abschirmgebiet des zweiten Leitfähigkeitstyps auf. Ein erster Bereich des Abschirmgebiets kann jeweils unterhalb der Gate-Gräben angeordnet sein. Ferner kann ein zweiter Bereich des Abschirmgebiets einer Seitenwand der Gate-Gräben benachbart angeordnet sein.
  • Beispielsweise kann das Abschirmgebiet, z. B. der erste Bereich und/oder der zweite Bereich des Abschirmgebiets, mit dem Body-Kontaktbereich elektrisch verbunden sein.
  • Das Abschirmgebiet kann zu einer Abschirmung eines Gate-Dielektrikums gegen ein elektrisches Potential beitragen, das an die Rückseite des Siliziumcarbid-Körpers angelegt werden kann. In einem Sperrmodus der Siliziumcarbid-Vorrichtung kann das Abschirmgebiet das elektrische Feld im Gate-Dielektrikum reduzieren und kann somit zu einer Erhöhung der Zuverlässigkeit der Vorrichtung beitragen.
  • Das Source-Gebiet kann beispielsweise ferner im zweiten Bereich des Siliziumcarbid-Substrats angeordnet sein. In diesem Fall kann sich ein im Kanalgebiet ausgebildeter leitfähiger Kanal auch im zweiten Bereich des Siliziumcarbid-Substrats erstrecken. Dementsprechend kann die Kanalbreite im Vergleich mit Fällen, in denen das Source-Gebiet nicht im zweiten Bereich des Siliziumcarbid-Substrats angeordnet ist, vergrößert werden. Beispielsweise kann im zweiten Bereich des Siliziumcarbid-Substrats das Source-Gebiet unterhalb des Body-Kontaktbereichs angeordnet sein.
  • Eine Breite des ersten Bereichs des Abschirmgebiets kann beispielsweise größer als 0,75 × die Breite der Gate-Gräben sein. Die Breite wird in einer die erste horizontale Richtung schneidenden, zweiten horizontalen Richtung gemessen. Beispielsweise kann sich das Abschirmgebiet unterhalb eines Hauptteils des Gate-Grabens erstrecken. Beispielsweise kann dies mittels des spezifischen Dotierungsverfahrens bewerkstelligt werden, bei dem der erste Bereich des Abschirmgebiets mittels Dotierung durch die Gate-Gräben hergestellt wird.
  • Ferner kann eine Breite des zweiten Bereichs des Abschirmgebiets kleiner als 300 nm sein, wobei die Breite in der zweiten horizontalen Richtung gemessen wird. Beispielsweise kann solch eine geringe Breite unter Verwendung einer Implantation über eine Seitenwand des Gate-Grabens erreicht werden.
  • Die Gate-Elektrode kann sich beispielsweise entlang einer Vielzahl erster und zweiter Bereiche des Siliziumcarbid-Substrats durchgehend erstrecken. In diesem Fall kann die Gate-Elektrode eine durchgehende Gate-Elektrode realisieren, die sich über die Halbleitervorrichtung erstreckt.
  • Gemäß einem weiteren Beispiel kann die Halbleitervorrichtung ferner eine Superjunction-Strukur des zweiten Leitfähigkeitstyps aufweisen, die sich in eine größere Tiefe als die Unterseite des Stromspreizungsgebiets erstreckt. Solch eine Superjunction-Struktur erhöht ferner die Spannungsfestigkeit der Vorrichtung. Solch eine Superjunction-Struktur ermöglicht einen reduzierten Driftzonenwiderstand, während die gleiche Durchbruchspannung Vbr aufrechterhalten wird. Beispielsweise kann sich die Superjunction-Struktur parallel zu den Gate-Gräben erstrecken. In solch einem Fall kann beispielsweise die Superjunction-Struktur im ersten Bereich des Siliziumcarbid-Substrats und im zweiten Bereich des Siliziumcarbid-Substrats angeordnet sein.
  • Gemäß weiteren Beispielen kann sich die Superjunction-Struktur in einer Richtung erstrecken, die die erste Richtung schneidet.
  • Gemäß einem weiteren Beispiel weist eine Halbleitervorrichtung einen Transistor auf. Der Transistor weist eine Vielzahl von Transistorzellen auf. Jede der Transistorzellen weist eine Gate-Elektrode auf, die in Gate-Gräben angeordnet ist, die in einem ersten Bereich des Siliziumcarbid-Substrats ausgebildet sind und sich in einer ersten horizontalen Richtung erstrecken. Die Gate-Gräben strukturieren den ersten Bereich des Siliziumcarbid-Substrats so in Grate, dass jeder der Grate zwischen zwei benachbarten Gate-Gräben angeordnet ist.
  • Ferner weist die Transistorzelle ein Source-Gebiet des ersten Leitfähigkeitstyps, ein Kanalgebiet eines zweiten Leitfähigkeitstyps und ein Stromspreizungsgebiet des ersten Leitfähigkeitstyps auf. Das Source-Gebiet, das Kanalgebiet und zumindest ein Teil des Stromspreizungsgebiets sind in den Graten angeordnet. Ein Strompfad vom Source-Gebiet zum Stromspreizungsgebiet erstreckt sich in der Tiefenrichtung des Siliziumcarbid-Substrats.
  • Jede der Transistorzellen weist ferner einen Body-Kontaktbereich des zweiten Leitfähigkeitstyps auf, der in einem zweiten Bereich des Siliziumcarbid-Substrats angeordnet ist. Der zweite Bereich ist dem ersten Bereich benachbart. Der zweite Bereich des Siliziumcarbid-Substrat erstreckt sich in einer die erste horizontale Richtung schneidenden, zweiten horizontalen Richtung. Der Body-Kontaktbereich ist mit dem Kanalgebiet elektrisch verbunden.
  • Der Body-Kontaktbereich kann dem Stromspreizungsgebiet direkt benachbart sein.
  • Die Transistorzellen weisen ferner ein Abschirmgebiet des zweiten Leitfähigkeitstyps auf, das unterhalb der Gate-Gräben angeordnet ist. Eine Breite des Abschirmgebiets kann mehr als 0,75 × (die Breite des Gate-Grabens) betragen, wobei die Breite in einer zur ersten Richtung senkrechten Richtung gemessen wird.
  • Jede der Transistorzellen weist ferner einen Source-Kontakt auf, der im zweiten Bereich des Siliziumcarbid-Substrats dem Grat benachbart und in Kontakt mit dem Source-Gebiet angeordnet ist. Eine Breite des Source-Kontakts ist größer als eine Breite des Grats, wobei die Breite in einer zur ersten horizontalen Richtung senkrechten horizontalen Richtung gemessen wird.
  • Aufgrund der größeren Breite des Source-Kontakts im Vergleich mit der Breite des Grats kann der Kontaktwiderstand reduziert werden.
  • Beispielsweise können die Gate-Gräben so segmentiert sein, dass ein dazwischenliegender bzw. Zwischenbereich zwischen zwei benachbarten Gate-Grabensegmenten entlang der ersten Richtung angeordnet ist. Der Zwischenbereich ist im zweiten Bereich des Siliziumcarbid-Substrats angeordnet. Dementsprechend kann die Gate-Elektrode im zweiten Bereich des Siliziumcarbid-Substrats fehlen bzw. nicht vorhanden sein. Beispielsweise kann der Zwischenbereich einen dotierten Bereich des zweiten Leitfähigkeitstyps aufweisen. Der dotierte Bereich des zweiten Leitfähigkeitstyps kann mit dem Kanalgebiet elektrisch verbunden sein. Ferner kann der dotierte Bereich des zweiten Leitfähigkeitstyps dem Gate-Graben benachbart sein. Auf diese Weise kann die Gate-Source-Kapazität erhöht werden und kann ein parasitäres Einschalten unterdrückt werden. Genauer gesagt kann der zwischen dem dotierten Bereich des zweiten Leitfähigkeitstyps und dem Gate-Graben ausgebildete Kondensator ein parasitäres Einschalten unterdrücken.
  • Ein Bereich der Gate-Elektrode kann beispielsweise über den Graten angeordnet sein, um benachbarte Gate-Grabensegmente entlang der zweiten Richtung zu verbinden. Genauer gesagt kann ein Bereich der Gate-Elektrode über dem Source-Gebiet angeordnet sein. Der Bereich der Gate-Elektrode ist mittels des Gate-Dielektrikums vom Source-Gebiet isoliert. Aufgrund dieses Merkmals kann die Leitfähigkeit des Source-Gebiets erhöht werden und kann der Strom von den Source-Kontakten in die Gate-Gebiete verteilt werden.
  • Gemäß einem weiteren Beispiel kann die Halbleitervorrichtung ferner eine Superübergangs- bzw. Superjunction-Struktur des zweiten Leitfähigkeitstyps aufweisen, die sich in eine größere Tiefe als eine Unterseite des Stromspreizungsgebiets erstreckt. Solch eine Superjunction-Struktur erhöht die Spannungsfestigkeit der Halbleitervorrichtung weiter. Solch eine Superjunction-Struktur ermöglicht einen reduzierten Driftzonenwiderstand, während die gleiche Durchbruchspannung Vbr aufrechterhalten wird. Beispielsweise kann sich die Superjunction-Struktur parallel zu den Gate-Gräben erstrecken. In solch einem Fall kann beispielsweise die Superjunction-Struktur im ersten Bereich des Siliziumcarbid-Substrats und im zweiten Bereich des Siliziumcarbid-Substrats angeordnet sein.
  • Gemäß weiteren Beispielen kann sich die Superjunction-Struktur in einer Richtung erstrecken, die die erste Richtung schneidet.
  • Gemäß einem weiteren Beispiel weist eine Halbleitervorrichtung einen Transistor auf, wobei der Transistor eine Vielzahl von Transistorzellen aufweist. Jede der Transistorzellen weist eine Gate-Elektrode auf, die in Gate-Gräben angeordnet ist, die in einem Siliziumcarbid-Substrat ausgebildet sind. Die Gate-Gräben erstrecken sich entlang einem hexagonartigen oder einem trapezartigen Pfad und bilden ein Gitter. Die Gate-Gräben umschließen oder umgeben jeweils eine erste Mesa so, dass die Gate-Elektrode jeder Seite der ersten Mesa benachbart ist.
  • Ferner weist die Transistorzelle ein Source-Gebiet eines ersten Leitfähigkeitstyps, ein Kanalgebiet eines zweiten Leitfähigkeitstyps und ein Stromspreizungsgebiet des ersten Leitfähigkeitstyps auf. Das Source-Gebiet, das Kanalgebiet und zumindest ein Teil des Stromspreizungsgebiets sind in der ersten Mesa angeordnet. Ein Strompfad vom Source-Gebiet zum Stromspreizungsgebiet erstreckt sich in einer Tiefenrichtung des Siliziumcarbid-Substrats.
  • Die Transistorzelle weist ferner ein Abschirmgebiet des zweiten Leitfähigkeitstyps auf. Das Abschirmgebiet ist unterhalb der Gate-Gräben angeordnet. Beispielsweise kann das Abschirmgebiet über einen Kontaktbereich, der einer Seitenwand der Gate-Gräben benachbart angeordnet ist, mit einer Source-Metallschicht elektrisch verbunden sein.
  • Wie oben beschrieben wurde, erstrecken sich die Gate-Gräben nicht in einer einzigen Richtung, sondern erstrecken sich in zumindest zwei unterschiedliche Richtungen, so dass sie einen hexagonartigen oder einen trapezartigen Pfad bilden. Der Begriff „hexagonartiger Pfad“ soll beispielsweise einen Pfad entlang einer hexagonartigen Struktur, z. B. einem Sechseck bzw. Hexagon mit abgerundeten Ecken, definieren. Der Begriff „trapezartiger Pfad“ soll beispielsweise einen Pfad entlang einer trapezartigen Struktur definieren. Solch eine Struktur kann z. B. ein Quadrat, ein Quadrat mit abgerundeten Ecken, ein Rechteck, ein Rechteck mit abgerundeten Ecken und jede beliebige andere Struktur mit 4 Ecken oder 4 abgerundeten Ecken sein.
  • Der Ausdruck „ein Gitter bildend“ soll bedeuten, dass eine netzartige Struktur so ausgebildet ist, dass eine Vielzahl von Mesas mit identischer Form oder Kontur in einer von den Gate-Gräben gebildeten Struktur angeordnet sein kann. Gemäß Beispielen bilden die Gate-Gräben ein verbundenes Netzwerk. Im verbundenen Gate-Netzwerk kann die Gate-Elektrode durch Gate-Runner bzw. - Verteiler mit einem Gate-Pad verbunden sein. Beispielsweise kann das Abschirmgebiet, das unterhalb der Gate-Gräben angeordnet ist, auch ein verbundenes Netzwerk bilden. Infolgedessen kann ein Kontaktieren des Netzwerks der Abschirmgebiete vereinfacht werden und kann die benötigte Fläche reduziert werden. Aufgrund dieses Layouts kann ferner die Kanaldichte erhöht werden.
  • Ein Dotierungsprofil von vom Gitter umschlossenen Mesas kann unterschiedlich sein. Beispielsweise können die Gate-Gräben eine erste Mesa und eine zweite Mesa umschließen oder umgeben, wobei ein dotierter Kontaktbereich des zweiten Leitfähigkeitstyps zum elektrischen Kontaktieren des Abschirmgebiets in der zweiten Mesa angeordnet ist.
  • Jede der Transistorzellen kann ferner beispielsweise einen Body-Kontaktbereich des zweiten Leitfähigkeitstyps aufweisen. Der Body-Kontaktbereich kann mit dem Kanalgebiet elektrisch verbunden sein. Beispielsweise kann der Body-Kontaktbereich in einem zur Tiefenrichtung senkrechten Querschnitt leicht oberhalb des Kanalgebiets in einem zentralen Bereich der ersten Mesa angeordnet sein und kann das Source-Gebiet in einem Randbereich der ersten Mesa den Gate-Gräben benachbart angeordnet sein. In einem weiteren horizontalen Querschnitt kann beispielsweise die Position des Body-Kontaktbereichs dem Gate-Graben benachbart sein bzw. neben ihm liegen. Der Body-Kontaktbereich kann oberhalb des Kanalgebiets angeordnet sein.
  • Gemäß weiteren Beispielen können das Source-Gebiet und ein dotierter Kontaktbereich des zweiten Leitfähigkeitstyps zum Kontaktieren des Abschirmgebiets in der ersten Mesa angeordnet sein.
  • Wie beschrieben wurde, können aufgrund der spezifischen Struktur des Abschirmgebiets vorteilhafte Effekte erzielt werden. Beispielsweise kann der gesamte Bodenbereich des Gate-Grabens in das Abschirmgebiet eingebettet werden. Infolgedessen wird eine Feldverdichtung (engl.: field crowding) am Grabeneck vermieden oder zumindest reduziert. Folglich kann das elektrische Feld im Gate-Oxid in einem Sperrzustand reduziert werden. Ferner kann die Gate-Drain-Kapazität reduziert werden, was zu geringeren Schaltverlusten führt und dabei hilft, ein parasitäres Einschalten zu unterdrücken.
  • Ferner hilft ein Abschirmgebiet wie oben beschrieben auch dabei, die DIBL („drain-induzierte Barrierenabsenkung“; engl.: „drain induced barrier lowering“) zu reduzieren, und kann somit eine Verkürzung der Kanallänge möglich sein. Dies kann insbesondere für niedrige Spannungsklassen von Vorteil sein. Die reduzierte DIBL und eine gut definierte Breite des Stromspreizungsgebiets können auch dabei helfen, den Sättigungsstrom zu reduzieren und somit die Kurzschluss-Stehzeit bzw. Kurzschluss-Standhaltzeit (engl.: short-circuit withstand time) zu verlängern.
  • Gemäß Beispielen kann ein Verfahren zum Herstellen einer Halbleitervorrichtung ein Ausbilden einer Vielzahl von Gate-Gräben in einem ersten Bereich eines Siliziumcarbid-Substrats aufweisen. Das Verfahren kann ferner ein Ausbilden von Abschirmgebieten eines zweiten Leitfähigkeitstyps aufweisen, wobei das Ausbilden der Abschirmgebiete einen ersten Ionenimplantationsprozess umfasst, wobei Ionen über eine Seitenwand der Gate-Gräben implantiert werden, um zweite Bereiche der Abschirmgebiete zu bilden. Das Verfahren kann ferner ein Ausbilden eines Source-Gebiets eines ersten Leitfähigkeitstyps, eines Kanalgebiets des zweiten Leitfähigkeitstyps und eines Stromspreizungsgebiets des ersten Leitfähigkeitstyps umfassen. Das Source-Gebiet und das Kanalgebiet und zumindest ein Teil des Stromspreizungsgebiets können in einem Substratbereich zwischen benachbarten Gate-Segmenten ausgebildet werden. Ein Strompfad vom Source-Gebiet zum Stromspreizungsgebiet kann sich in einer Tiefenrichtung eines Siliziumcarbid-Substrats erstrecken.
  • Dementsprechend kann das Abschirmgebiet in selbstausgerichteter Weise gebildet werden. Infolgedessen kann das Abschirmgebiet mit dem gesamten Grabenboden überlappen. Da eine Implantation durch die Gate-Gräben bewerkstelligt wird, kann eine geringere Implantationsenergie genutzt werden. Infolgedessen ist ein laterales Profil des implantierten Bereichs des zweiten Leitfähigkeitstyps viel schärfer. Auf diese Weise kann eine Breite des Stromspreizungsgebiets schmaler definiert werden und kann folglich eine in einer zweiten horizontalen Richtung gemessene Breite der Grate verengt und auf einen beliebigen Wert festgelegt werden. Falls eine Breite des Stromspreizungsgebiets und daher eines Drift-Gebiets verengt wird bzw. schmal ausgebildet wird, kann in einem Sperrzustand eine quasi-eindimensionale Verteilung des elektrischen Feldes im Drift-Gebiet erzielt werden. Dies erhöht die Durchbruchspannung und ermöglicht wiederum eine größere Dotierungskonzentration des Drift-Gebiets. Infolgedessen kann Ron*A für größere Spannungsklassen und Temperaturen reduziert werden.
  • Die Gate-Gräben können beispielsweise so ausgebildet werden, dass sie sich in einer ersten horizontalen Richtung erstrecken. Die Gate-Gräben können so ausgebildet werden, dass sie den ersten Bereich des Siliziumcarbid-Substrats so in Grate strukturieren, dass jeder der Grate zwischen zwei benachbarten Gate-Gräben angeordnet ist. Das Source-Gebiet, das Kanalgebiet und zumindest ein Teil des Stromspreizungsgebiets können in den Graten ausgebildet werden.
  • Gemäß einem weiteren Beispiel können die Gate-Gräben so ausgebildet werden, dass sie sich entlang einem hexagonartigen oder trapezartigen Pfad erstrecken und ein Gitter bilden. Die Gate-Gräben können so ausgebildet werden, dass sie jeweils eine erste Mesa so umschließen oder umgeben, dass die Gate-Elektrode jeder Seite der ersten Mesa benachbart ist. Ferner können das Source-Gebiet und das Kanalgebiet und zumindest ein Teil des Stromspreizungsgebiets in der ersten Mesa angeordnet werden.
  • Der Begriff „Steg bzw. Grat“, wie er in dieser Offenbarung verwendet wird, soll eine Struktur meinen, z. B. eine Mesa, die zwei Seitenwände und einen oberen Bereich zwischen den Seitenwänden umfasst. Die Seitenwände erstrecken sich in einer Tiefenrichtung. Beispielsweise können die Seitenwände in Bezug auf eine vertikale Richtung geneigt sein. Gemäß weiteren Interpretationen kann der Begriff „Grat“ auch so verstanden werden, dass er eine „Rippe bzw. Finne“ realisiert. Da der Kanal des Transistors innerhalb des Grats angeordnet ist, wird auf den Transistor auch als „FinFET“ verwiesen.
  • Hierin beschriebene Transistoren können konkret IGFETs („Feldeffekttransistor mit isoliertem Gate“) (engl.: „insulated gate field effect transistor“) umfassen. IGFETs sind spannungsgesteuerte Vorrichtungen, die MOSFETs ("Metall-Oxid-Halbleiter-FETs) (engl.: „metal oxide semiconductor FETs“) und andere FETs umfassen, die Gate-Elektroden basierend auf einem dotierten Halbleitermaterial aufweisen und/oder Gate-Dielektrika aufweisen, die nicht oder nicht ausschließlich auf einem Oxid basieren. Wie sich klar versteht, können sich ferner Transistoren auf IGBTs ("Bipolartransistor mit isoliertem Gate) (engl.: „insulated gate bipolar transistor“) beziehen.
  • Die Gate-Elektrode kann von dem Kanalgebiet und dem Stromspreizungsgebiet isoliert sein. Beispielsweise kann die Gate-Elektrode von dem Kanalgebiet und dem Stromspreizungsgebiet mittels eines Gate-Dielektrikums wie etwa z. B. Siliziumoxid, Siliziumnitrid oder eine Kombination dieser Materialien isoliert sein. Gemäß weiteren Beispielen kann jedes beliebige andere dielektrische Material, z. B. ein Dielektrikum mit hoher Dielektrizitätskonstante, verwendet werden.
  • Wie hierin beschrieben, kann das Halbleitersubstrat ein Siliziumcarbid-(SiC-)Substrat sein. Gemäß einem Beispiel kann das Siliziumcarbid-Substrat ein hexagonales Kristallgitter mit einer c-Ebene und weiteren Hauptebenen aufweisen. Die weiteren Hauptebenen können a-Ebenen oder m-Ebenen umfassen.
  • Die c-Ebene ist eine {0001}-Gitterebene. Die weiteren Hauptebenen können a-Ebenen ({11-20}-Familie von Gitterebenen) und m-Ebenen ({1-100}-Familie von Gitterebenen) umfassen. Die a-Ebenen umfassen die sechs, verschieden orientierten Gitterebenen (11-20), (1-210), (-2110), (-1-120), (-12-10) und (2-1-10). Die m-Ebenen umfassen die sechs verschieden orientierten Gitterebenen (1-100), (10-10), (01-10), (-1100), (-1010) und (0-110).
  • Die mittlere Oberflächenebene des Siliziumcarbid-Substrats kann um einen Winkel zur Achse bzw. Off-Axis-Winkel zur c-Ebene geneigt sein. Mit anderen Worten kann die c-Achse um den Off-Axis-Winkel zur vertikalen Richtung geneigt sein. Der Off-Axis-Winkel kann in einem Bereich von 2 Grad bis 8 Grad, zum Beispiel in einem Bereich von 3 Grad bis 5 Grad, liegen. Insbesondere kann der Off-Axis-Winkel annähernd 4 Grad betragen. Die c-Achse kann beispielsweise so geneigt sein, dass eine von der vertikalen Richtung und der c-Achse aufgespannte Ebene parallel zu einer {11-20}-Ebene ist. Gemäß einem anderen Beispiel kann die c-Achse so geneigt sein, dass eine von der vertikalen Richtung und der c-Achse aufgespannte Ebene parallel zu einer {1-100}-Ebene ist. An der Rückseite des Siliziumcarbid-Substrats kann sich eine zweite Hauptoberfläche des Siliziumcarbid-Substrats parallel oder annähernd parallel zur mittleren Oberflächenebene an der Vorderseite erstrecken.
  • Eine erste Hauptoberfläche an einer Vorderseite des Siliziumcarbid-Substrats kann planar oder gerippt sein. Eine mittlere Oberflächenebene der ersten Hauptoberfläche erstreckt sich entlang den horizontalen Richtungen. Die mittlere Oberflächenebene einer planaren ersten Hauptoberfläche ist identisch mit der planaren ersten Hauptoberfläche. Die mittlere Oberflächenebene einer gerippten ersten Hauptoberfläche wird durch die planare Ebene der kleinsten Quadrate der gerippten ersten Hauptoberfläche definiert. Position und Orientierung der planaren Ebene der kleinsten Quadrate sind so definiert, dass die Summe der Quadrate der Abweichungen von Oberflächenpunkten der gerippten ersten Hauptoberfläche von der planaren Ebene der kleinsten Quadrate ein Minimum aufweist.
  • Das Siliziumcarbid-Substrat kann sich horizontal entlang einer von den horizontalen Richtungen aufgespannten Ebene erstrecken.
  • Dementsprechend kann der Siliziumcarbid-Körper eine Oberflächenausdehnung entlang zwei horizontalen Richtungen aufweisen und kann eine Dicke entlang einer zu den horizontalen Richtungen senkrechten vertikalen Richtung aufweisen. Mit anderen Worten ist die vertikale Richtung parallel zu einer Oberflächennormalen auf die mittlere Oberflächenebene.
  • Die Gate-Gräben können den ersten Bereich des Siliziumcarbid-Substrats in Grate strukturieren. Beispielsweise können die Seitenwände der Gate-Gräben und/oder die Grate parallel zu den (1-100)- oder den (-1100)-Ebenen sein.
  • Die Begriffe „erste horizontale Richtung“ und „zweite horizontale Richtung“ definieren sich schneidende horizontale Richtungen. Obgleich einige der Abbildungen - mittels Veranschaulichung - die x-Richtung und die y-Richtung als Beispiele der ersten und der zweiten horizontalen Richtungen zeigen, versteht es sich klarerweise, dass die erste horizontale Richtung und die zweite horizontale Richtung nicht senkrecht zueinander sein müssen. Der Begriff „Tiefenrichtung“ definiert eine Richtung mit einer Komponente senkrecht zur mittleren Oberflächenebene. Der Begriff „Tiefenrichtung“ umfasst die vertikale Richtung und jede beliebige andere, von einer horizontalen Richtung verschiedene Richtung.
  • 1A zeigt eine schematische horizontale Querschnittsansicht einer Halbleitervorrichtung gemäß einem Beispiel. Die Querschnittsansicht von 1A ist entlang der x-y-Ebene genommen. Wie dargestellt ist, erstrecken sich Gate-Gräben 111 in einer ersten horizontalen Richtung, z. B. der y-Richtung. Ferner sind Stege bzw. Grate 114 zwischen zwei benachbarten Gate-Gräben 111 angeordnet. Erste Bereiche 103 und zweite Bereiche 105 des Siliziumcarbid-Substrats sind entlang der y-Richtung abwechselnd angeordnet. Der erste Bereich 103 kann eine größere Ausdehnungslänge in der zweiten Richtung als in der ersten Richtung aufweisen. Ferner weist der zweite Bereich 105 eine größere Ausdehnungslänge in der zweiten Richtung als in der ersten Richtung auf. Der erste Bereich 103 kann eine größere Ausdehnungslänge in der ersten Richtung als der zweite Bereich 105 aufweisen. Die Gate-Gräben 111 können eine Breite w aufweisen. Außerdem wird der Abstand zwischen benachbarten Gate-Gräben 111 als „d“ bezeichnet. Die Breite der Grate 114 kann gleich d sein.
  • 1B zeigt eine vertikale Querschnittsansicht eines Beispiels einer Halbleitervorrichtung. Die Querschnittsansicht von 1B kann zwischen I und I', wie z. B. in 1A veranschaulicht, genommen sein. Die Querschnittsansicht von 1B ist im ersten Bereich des Siliziumcarbid-Substrats entlang der zweiten Richtung so genommen, dass sie eine Vielzahl von Gate-Gräben 111 schneidet.
  • Wie in 1B veranschaulicht ist, sind Gate-Gräben 111 in einem Siliziumcarbid-Substrat 100 angeordnet. Beispielsweise kann das Siliziumcarbid-Substrat 100 einen dotierten Bereich des ersten Leitfähigkeitstyps aufweisen, der z. B. das Driftgebiet 106 bilden bzw. realisieren kann. Ein Stromspreizungsgebiet 126 des ersten Leitfähigkeitstyps, das z. B. eine höhere Dotierungskonzentration als das Driftgebiet 106 aufweist, kann über dem Driftgebiet 106 angeordnet sein. Ein Kanalgebiet 122 eines zweiten Leitfähigkeitstyps kann über dem Stromspreizungsgebiet 126 angeordnet sein. Ein Source-Gebiet 124 des ersten Leitfähigkeitstyps kann über dem Kanalgebiet 122 angeordnet sein. Das Source-Gebiet 124 kann eine höhere Dotierungskonzentration als das Stromspreizungsgebiet 126 aufweisen. Die Gate-Gräben 111 strukturieren das Siliziumcarbid-Substrat 100 in Grate 114. Eine Gate-Elektrode 100 ist in den Gate-Gräben 111 angeordnet. Die Gate-Elektrode 110 ist mittels eines Gate-Dielektrikums 112 vom benachbarten Halbleitermaterial isoliert. Ein Abschirmgebiet 113 des zweiten Leitfähigkeitstyps kann einen ersten Bereich 1131 und einen zweiten Bereich 1132 aufweisen. Der erste Bereich 1131 des Abschirmgebiets ist unterhalb der Gate-Gräben 111 angeordnet und kann durch das Stromspreizungsgebiet 126 eingebettet sein. Der zweite Bereich 1132 des Abschirmgebiets 113 ist einer Seitenwand 115 der Gate-Gräben 111 benachbart angeordnet. Der erste Bereich 1131 und der zweite Bereich 1132 des Abschirmgebiets 113 sind in direktem Kontakt und sind elektrisch verbunden.
  • Wie in 1B veranschaulicht ist, ist der zweite Bereich 1132 des Abschirmgebiets 113 einer Seitenwand des Gate-Grabens 111 benachbart angeordnet, wohingegen das Source-Gebiet 124 und das Kanalgebiet 122 einer gegenüberliegenden Seitenwand des Gate-Grabens 111 benachbart angeordnet sind. Die Source-Metallschicht 145 kann über dem Halbleitersubstrat 100 angeordnet sein. Die Source-Metallschicht 145 ist mittels eines Zwischenschicht-Dielektrikums 108 von der Gate-Elektrode 110 isoliert. Die Source-Metallschicht 145 ist mit dem Source-Gebiet 124 elektrisch verbunden. Die Source-Metallschicht 145 kann in direktem Kontakt mit dem Source-Gebiet 124 stehen. Die Querschnittsansicht von 1B zeigt zwei Transistorzellen 107. Beispielsweise kann eine Breite v des zweiten Bereichs 1132 des Abschirmgebiets 113 kleiner als 300 nm sein, wobei die Breite v in der zweiten horizontalen Richtung gemessen wird.
  • 1C zeigt eine vertikale Querschnittsansicht der Halbleitervorrichtung zwischen II und II', wie auch in 1A angegeben ist. Die Querschnittsansicht von 1C ist im zweiten Bereich 105 des Siliziumcarbid-Substrats 100 genommen und erstreckt sich entlang der zweiten horizontalen Richtung. Wie dargestellt ist, erstrecken sich die Gate-Gräben 111 über den zweiten Bereich 105.
  • Die im zweiten Bereich 105 des Halbleitersubstrats 100 angeordneten Komponenten entsprechen im Wesentlichen jenen, die in 1B veranschaulicht sind. Im Unterschied zur Querschnittsansicht von 1B ist gemäß einem Beispiel das Source-Gebiet 124 im zweiten Bereich 105 des Siliziumcarbid-Substrats nicht angeordnet. Stattdessen ist ein Body-Kontaktbereich 121 des zweiten Leitfähigkeitstyps einer Hauptoberfläche des Siliziumcarbid-Substrats 100 benachbart angeordnet. Der Body-Kontaktbereich 121 verbindet das Kanalgebiet 122 elektrisch mit der Source-Metallschicht 145. Außerdem verbindet der Body-Kontaktbereich 121 das Abschirmgebiet 113 elektrisch mit der Source-Metallschicht 145.
  • 1D zeigt eine Querschnittsansicht der Halbleitervorrichtung 10 gemäß einem weiteren Beispiel. Die Querschnittsansicht von 1D ist zwischen I und I', wie auch in 1A veranschaulicht, genommen. Wie veranschaulicht ist, ist im ersten Bereich 103 des Siliziumcarbid-Substrats die Querschnittsansicht identisch mit der Querschnittsansicht von 1B.
  • 1E zeigt eine vertikale Querschnittsansicht der Halbleitervorrichtung zwischen II und II', wie auch in 1A angegeben ist. Wie in 1E veranschaulicht ist, ist das Source-Gebiet 124 im zweiten Bereich 105 des Siliziumcarbid-Substrats ebenfalls vorhanden. Im Einzelnen kann das Source-Gebiet 124 zwischen dem Kanalgebiet 122 und dem Body-Kontaktbereich 121 angeordnet sein. Der Body-Kontaktbereich 121 kann der ersten Hauptoberfläche 101 des Siliziumcarbid-Substrats benachbart angeordnet sein. Ferner ist das Source-Gebiet 124 in einem Abstand zur ersten Hauptoberfläche 101 des Siliziumcarbid-Substrats 100 angeordnet. Aufgrund des Vorhandenseins des Source-Gebiets 124 kann ein leitfähiger Kanal im Kanalgebiet 122 im zweiten Bereich 105 des Siliziumcarbid-Substrats 100 ausgebildet werden. Dementsprechend kann die Kanalbreite im Vergleich mit der in 1B und 1C veranschaulichten Halbleitervorrichtung vergrößert werden.
  • 2A zeigt ähnlich 1E eine Querschnittsansicht einer Halbleitervorrichtung zwischen II und II' gemäß einem weiteren Beispiel. Die Querschnittsansicht von 2A ist zwischen II und II', d. h. im zweiten Bereich 105 des Siliziumcarbid-Substrats, genommen. Wie dargestellt ist, erstreckt sich ein dotierter Bereich des zweiten Leitfähigkeitstyps in der Tiefenrichtung zu einem Gebiet unterhalb des Stromspreizungsgebiets 126. Der dotierte Bereich implementiert eine Superjunction-Struktur 116. Die Superjunction-Struktur kann sich entlang der ersten Richtung erstrecken und kann unterhalb der Gate-Gräben 111 angeordnet sein. Alternativ dazu kann die Superjunction-Struktur 116 in einer die erste Richtung schneidenden Richtung angeordnet sein.
  • 2B zeigt eine Halbleitervorrichtung ähnlich der in 1D veranschaulichten Halbleitervorrichtung. Außerdem weist die Halbleitervorrichtung 10 eine Superjunction-Struktur 116 auf, wie mit Verweis auf 2A erläutert wurde. Alternativ dazu kann die Superjunction-Struktur 116 in einer die erste Richtung schneidenden Richtung angeordnet sein.
  • 3A zeigt eine horizontale Querschnittsansicht einer Halbleitervorrichtung gemäß weiteren Beispielen. Im Unterschied zu der mit Verweis auf 1A bis 1E beschriebenen Halbleitervorrichtung sind die Gate-Gräben 111 so segmentiert, dass sie nicht als sich entlang der ersten Richtung erstreckende durchgehende Linien ausgebildet sind. Wie später erläutert wird, kann ein Zwischenmaterial zwischen benachbarten Segmenten der Gate-Gräben angeordnet sein. Der Zwischenbereich 118 weist ein Halbleitermaterial des zweiten Leitfähigkeitstyps auf. Ferner sind die Grate 114 zwischen benachbarten Segmenten der Gate-Gräben 111 angeordnet. Eine in der zweiten horizontalen Richtung gemessene Breite w der Gate-Gräben 111 kann größer sein als ein Abstand d zwischen benachbarten Gate-Gräben 111.
  • 3B zeigt eine Querschnittsansicht der Halbleitervorrichtung zwischen I und I', wie auch in 3A veranschaulicht ist. Die Querschnittsansicht von 3B ist in einem Bereich genommen, in dem Gate-Gräben 111 vorhanden sind. Im Vergleich mit der in 1A bis 1B veranschaulichten Halbleitervorrichtung ist das Verhältnis der Breite w der Gate-Gräben 111 zum Abstand d zwischen benachbarten Gate-Gräben in 3B größer als z. B. in 1B. Die Gate-Gräben 111 sind in einem Halbleitersubstrat 100 ausgebildet. Ein Driftgebiet 106 des ersten Leitfähigkeitstyps, ein Stromspreizungsgebiet 126 des ersten Leitfähigkeitstyps, ein Kanalgebiet 122 des zweiten Leitfähigkeitstyps und ein Source-Gebiet 124 des ersten Leitfähigkeitstyps sind in einem Grat 114 zwischen benachbarten Gate-Gräben 111 ausgebildet. Das Source-Gebiet 124 kann einer ersten Hauptoberfläche 101 des Grats 114 benachbart angeordnet sein.
  • Ein Abschirmgebiet 113 ist unterhalb der Gate-Gräben 111 angeordnet. Die Breite des Abschirmgebiets 113 ist größer als 0,75 × (die Breite des Gate-Grabens 111). Wie in 3B ferner dargestellt ist, sind die Gate-Elektroden 110 benachbarter Gate-Gräben mittels des elektrisch leitfähigen Gate-Elektrodenmaterials, das sich über die Grate 114 erstreckt, elektrisch verbunden. Ein Zwischenschicht-Dielektrikum 108 ist über dem Gate-Elektrodenmaterial angeordnet.
  • Die Querschnittsansicht von 3C ist zwischen II und II' genommen. Die Querschnittsansicht von 3C ist entlang der zweiten Richtung in einem Bereich genommen, in dem der Gate-Graben 111 nicht vorhanden ist. Insbesondere sind Zwischenbereiche 118 und Source-Kontakte 127 entlang der zweiten Richtung angeordnet. Der Zwischenbereich 118 ist mit Dotierstoffen des zweiten Leitfähigkeitstyps dotiert. Der Zwischenbereich 118 verbindet die Abschirmgebiete 113, die unterhalb der Gate-Gräben 111 angeordnet sind, elektrisch in einer Ebene vor und hinter der dargestellten Ebene der Zeichnung. Positionen der Abschirmbereiche 113 sind durch gestrichelte Linien angegeben. Der Source-Kontakt 127 hat eine entlang der zweiten Richtung gemessene Breite s. Die Breite s ist größer als der Abstand d zwischen benachbarten Gate-Gräben 111, der in 3A veranschaulicht ist. Die Source-Metallschicht 145 kann über den Zwischenbereichen 118 und über dem Source-Kontakt 127 angeordnet sein. Die Source-Metallschicht ist mit dem Zwischenbereich 118 und mit dem Source-Kontakt 127 elektrisch verbunden.
  • 3D zeigt eine vertikale Querschnittsansicht, die entlang der ersten Richtung zwischen III und III' genommen ist. Genauer gesagt ist der Querschnitt von 3D entlang der ersten Richtung so genommen, dass er den Gate-Graben 111 schneidet. Dementsprechend zeigt 3D Segmente der Gate-Gräben 111 und Zwischenbereiche 118, die zwischen benachbarten Segmenten der Gate-Gräben angeordnet sind. Die Gate-Elektrode 110 ist in den Gate-Gräben 111 angeordnet. Die Gate-Elektrode 110 ist durch ein Gate-Dielektrikum 112 von benachbartem Halbleitermaterial des Zwischenbereichs 118 isoliert. Auf diese Weise kann die Gate-Source-Kapazität erhöht werden und kann ein parasitäres Einschalten unterdrückt werden. Genauer gesagt kann der zwischen dem Zwischenbereich 118 des zweiten Leitfähigkeitstyps und dem Gate-Graben 111 ausgebildete Kondensator ein parasitäres Einschalten unterdrücken. Der Zwischenbereich 118 implementiert einen Body-Kontaktbereich 121. Das Stromspreizungsgebiet 126 ist unter dem Body-Kontaktbereich 121 angeordnet. Das Abschirmgebiet 113 ist unter den Segmenten der Gate-Gräben 111 angeordnet.
  • 3E zeigt eine Querschnittsansicht, die entlang der ersten Richtung so genommen ist, dass sie einen Grat 114 schneidet. Wie dargestellt ist, sind Kanalgebiete 122 und Zwischenbereiche 118 des zweiten Leitfähigkeitstyps entlang der ersten Richtung abwechselnd angeordnet. Ein Source-Gebiet 124 ist der ersten Hauptoberfläche 101 des Halbleitersubstrats 100 benachbart angeordnet. In einem Bereich der Gate-Gräben ist die Gate-Metallschicht 109 über dem Source-Gebiet 124 angeordnet. Die Gate-Metallschicht 109 ist mittels des Gate-Dielektrikums 112 vom Source-Gebiet 124 isoliert. Eine Source-Metallschicht 145 ist über der Gate-Metallschicht 109 angeordnet. In einem Bereich zwischen benachbarten Segmenten der Gate-Gräben 111 implementiert der dotierte Bereich des ersten Leitfähigkeitstyps einen Source-Kontakt 127. An der Position des Source-Kontakts 127 zwischen benachbarten Gate-Gräben 111 ist die Source-Metallschicht 145 den Source-Kontakten 127 direkt benachbart angeordnet. Die Source-Metallschicht 145 ist mittels des Source-Kontakts 127 mit dem Source-Gebiet elektrisch verbunden. Wie in 3E ferner dargestellt ist, bedecken die Gate-Streifen das Source-Gebiet 124. Eine dünne Gate-Dielektrikumsschicht 112 ist zwischen dem Source-Gebiet 124 und der Gate-Metallschicht 109 angeordnet. Dementsprechend kann die Gate-Metallschicht 109 die Leitfähigkeit innerhalb des Source-Gebiets 124 über einen Feldeffekt steuern. Infolgedessen kann die Leitfähigkeit des Source-Gebiets 124 erhöht werden und kann der Strom von den Source-Kontakten 124 in die Gate-Gebiete verteilt werden. Beispielsweise kann eine in einer vertikalen Richtung gemessene Breite der Source-Gebiete vergrößert werden, um die Leitfähigkeit der Source-Gebiete 124 weiter zu erhöhen.
  • Aufgrund des speziellen Designs der Gate-Elektrode mit segmentierten Bereichen, die entlang der zweiten horizontalen Richtung verbunden sind, kann der Gate-Widerstand von einer Breite der Gate-Gräben 111 unabhängig sein. Genauer gesagt kann die Länge L der Gate-Elektrode entlang der ersten horizontalen Richtung eingestellt werden. Ferner kann die Dicke der Gate-Elektrode 110 über den Graten 114 eingestellt werden. Diese Einstellungen können einen niedrigen Gate-Widerstand festlegen. Infolgedessen kann der innere Gate-Widerstand der Halbleitervorrichtung abgestimmt werden. Die Dimensionierung der implantierten Bereiche 118, 127, 124 könnte ferner genutzt werden, um einen JFET im Kontaktiergebiet zu bilden, wie z. B. in 3C veranschaulicht ist. Dies könnte hilfreich sein, um die Kurzschluss-Stehzeit zu verlängern.
  • 4A zeigt eine Querschnittsansicht der Halbleitervorrichtung zwischen II und II' gemäß weiteren Implementierungen bzw. Ausgestaltungen. Wie dargestellt ist, weist die Halbleitervorrichtung ferner eine Superjunction-Struktur 116 auf, die unterhalb des Abschirmgebiets 113 angeordnet ist. Die Superjunction-Struktur 116 kann in einer entsprechenden Weise wie bei der mit Verweis auf 2A erläuterten Superjunction-Struktur 116 implementiert bzw. realisiert sein. Wie dargestellt ist, erstreckt sich im Unterschied zur in 2A gezeigten Implementierung die Superjunction-Struktur entlang der zweiten Richtung. Außerdem zeigt 4B eine Querschnittsansicht zwischen III und III', z. B. entlang der ersten Richtung.
  • 5A zeigt eine horizontale Querschnittsansicht einer Halbleitervorrichtung gemäß weiteren Ausführungsformen. Wie veranschaulicht ist, erstrecken sich die Gate-Gräben entlang einem hexagonartigen Pfad und bilden ein Gitter. Beispielsweise können die Gate-Gräben 111 in zwei verschiedene Richtungen verlaufen. Die Gate-Gräben umschließen oder umgeben eine erste Mesa 151 so, dass die Gate-Elektrode jeder Seite der ersten Mesa benachbart ist. Beispielsweise ist ein Source-Gebiet 124 an jeder Seitenwand der ersten Mesa angeordnet. Ein Body-Kontaktbereich 121 des zweiten Leitfähigkeitstyps kann im zentralen Bereich der ersten Mesa 115 angeordnet sein. Ferner kann die Halbleitervorrichtung zweite Mesas 152 aufweisen. Der Kontaktbereich 119 kann in der zweiten Mesa 152 angeordnet sein.
  • 5B zeigt eine vertikale Querschnittsansicht der Halbleitervorrichtung, die zwischen I und I' genommen werden kann, wie auch in 5A veranschaulicht ist.
  • Die Querschnittsansicht von 5B schneidet eine erste Mesa 151 und eine zweite Mesa 152. Das Siliziumcarbid-Substrat 100 weist ein Driftgebiet 106 auf, das z. B. vom ersten Leitfähigkeitstyp sein kann. Ein Bereich eines Stromspreizungsgebiets 126 kann über dem Driftgebiet 106 in einem Bereich der ersten Mesa 151 angeordnet sein. Ein Kanalgebiet 122 des zweiten Leitfähigkeitstyps ist über dem Stromspreizungsgebiet 126 angeordnet. Ein Source-Gebiet 124 ist über dem Kanalgebiet 122 angeordnet. Das Source-Gebiet ist einer Seitenwand der ersten Mesa 151 benachbart angeordnet. Das Source-Gebiet 124 ist dem Gate-Graben 111 benachbart angeordnet. Ein Body-Kontaktbereich 121 ist in einem zentralen Bereich der ersten Mesa 151 ausgebildet. Der Body-Kontaktbereich 121 ist dem Kanalgebiet 122 direkt benachbart und mit ihm elektrisch verbunden.
  • Gate-Gräben 111 sind in der ersten Hauptoberfläche 101 des Siliziumcarbid-Substrats 100 angeordnet. Die Gate-Gräben 111 erstrecken sich in eine Tiefe, so dass ein Abschirmgebiet 113 zwischen einer Unterseite der Gate-Gräben 111 und dem Driftgebiet 106 angeordnet ist. Das Abschirmgebiet 113 kann vom zweiten Leitfähigkeitstyp sein. Außerdem ist ein Kontaktbereich 119 in der zweiten Mesa 152 angeordnet. Der Kontaktbereich 119 erstreckt sich von der ersten Hauptoberfläche 101 zu einem Bereich unterhalb des Bodengebiets der Gate-Gräben 111. Der Kontaktbereich 119 kann das Abschirmgebiet 113 mit der Source-Metallschicht 145 elektrisch verbinden, die über der ersten Hauptoberfläche 101 des Halbleitersubstrats angeordnet ist. Wie beschrieben wurde, können die Gate-Gräben 111 eine erste Mesa 151 sowie auch eine zweite Mesa 152 umschließen. Die Anzahl und die Dichte der zweiten Mesas 152 kann entsprechend den spezifischen Bedürfnissen variiert werden. Beispielsweise können durch Variieren der Anzahl und der Dichte der zweiten Mesas 152 die Gate-Source-Kapazität und die Kanaldichte eingestellt werden.
  • Entsprechend den Beispielen bilden die Gate-Gräben 111 ein verbundenes Netzwerk. Ferner kann das Abschirmgebiet 113, das unterhalb der Gate-Gräben angeordnet ist, ein verbundenes Netzwerk bilden. Infolgedessen kann ein Kontaktieren des Netzwerks der Abschirmgebiete vereinfacht werden und kann die benötigte Fläche reduziert werden.
  • 6A bis 6C zeigen horizontale Querschnittsansichten der Halbleitervorrichtung gemäß weiteren Beispielen, worin ein Kontaktbereich 119 zum elektrischen Verbinden des Abschirmgebiets 113 mit der Source-Metallschicht 145 in den Mesas 151 integriert ist. Gemäß den Beispielen kann der Kontaktbereich 119 in nur einem Teil der Mesas 151 integriert sein.
  • Die Kontaktbereiche 119 können, wie in 6A veranschaulicht ist, beispielsweise auf einer Seite der Mesas asymmetrisch angeordnet sein und können den Abschirmbereich 113 mit der Source-Metallschicht 145 elektrisch verbinden.
  • 6B zeigt eine weitere Konfiguration, bei der sich der Kontaktbereich 119 in einer Richtung erstreckt, die zu einer Richtung des Gate-Grabens 111 senkrecht ist. Anders ausgedrückt grenzt der Kontaktbereich 119 an einen Rand des Hexagons.
  • Beispielsweise kann das Ausbilden des in 6A und 6B veranschaulichten Kontaktbereichs 119 die Verwendung einer maskierten Grabenseitenwand-Implantation umfassen. Aufgrund dieser maskierten Grabenseitenwand-Implantation können hohe Energien vermieden werden.
  • 6C zeigt eine horizontale Querschnittsansicht einer Halbleitervorrichtung, in der das Abschirmgebiet 113 über einen einer oder zwei Seitenwänden der Mesa 151 benachbarten dotierten Bereich 119 verbunden ist.
  • 6D zeigt eine vertikale Querschnittsansicht der Halbleitervorrichtung, die in einer der 6A bis 6C veranschaulicht ist. Beispielsweise kann die Querschnittsansicht von 6D zwischen I und I', wie z. B. in 6B oder 6C angegeben, genommen sein. Wie in 6D veranschaulicht ist, ist ein Abschirmgebiet 113 unterhalb jedes der Gate-Gräben 111 angeordnet. Das Abschirmgebiet 113 ist mittels eines Kontaktbereichs 119, der dem Gate-Graben 111 benachbart angeordnet ist, mit der Source-Metallschicht 145 verbunden. Das Source-Gebiet 124 ist einer Seitenwand der Gate-Gräben 111 benachbart angeordnet. Ferner sind das Kanalgebiet 122 und das Stromspreizungsgebiet 126 der Seitenwand, zu der das Source-Gebiet 124 benachbart ist, benachbart angeordnet. Das Kanalgebiet 122 ist zwischen dem Source-Gebiet 124 und dem Stromspreizungsgebiet 126 angeordnet. Das Stromspreizungsgebiet 126 ist zwischen dem Kanalgebiet 122 und dem Driftgebiet 106 angeordnet. Dementsprechend bildet der Kontaktbereich 119 des zweiten Leitfähigkeitstyps eine stufenförmige Struktur, die sich unterhalb der Gate-Gräben und über einem Teil des Kanalgebiets 122 so erstreckt, dass er die Source-Metallschicht 145 erreicht.
  • Im Folgenden wird ein Verfahren zum Herstellen einer Halbleitervorrichtung, die hierin oben beschrieben wurde, erläutert.
  • 7A zeigt eine Querschnittsansicht eines Siliziumcarbid-Substrats 100, das mit Dotierstoffen des ersten Leitfähigkeitstyps dotiert werden kann, um das Driftgebiet 106 der Halbleitervorrichtung zu bilden. Wie in 7B dargestellt ist, werden Ionenimplantationsprozesse 129 durchgeführt, um unterschiedlich dotierte Halbleiterschichten zu bilden. Beispielsweise kann ein Source-Gebiet 124 des ersten Leitfähigkeitstyps einer ersten Hauptoberfläche 101 des Halbleitersubstrats benachbart gebildet werden. Ein Kanalgebiet 122 des zweiten Leitfähigkeitstyps kann unterhalb des Source-Gebiets 124 gebildet werden. Ferner kann ein Stromspreizungsgebiet 126 unterhalb des Kanalgebiets 122 gebildet werden.
  • Danach werden, Bezug nehmend auf 7C, Gate-Gräben z. B. durch Ätzen unter Verwendung einer Hartmaske 131 gebildet. Die Hartmaskenschicht (Stapel) wird über dem Werkstück ausgebildet und strukturiert, um Gräben in der Hartmaskenschicht (Stapel) zu bilden, wodurch die Hartmaske 131 definiert wird. Danach werden unter Verwendung der Hartmaske 131 als Ätzmaske Gate-Gräben 111 im Halbleitersubstrat 100 geätzt.
  • Danach (7D) wird ein Ionenimplantationsprozess 129 mit Dotierstoffen des zweiten Leitfähigkeitstyps durchgeführt. Dieser Ionenimplantationsprozess 129 kann unter 90° in Bezug auf die ersten Hauptoberfläche 101 durchgeführt werden. Beispielsweise kann ein Kanal entlang der m-Ebene genutzt werden. Insbesondere wird eine Implantation ohne Neigung gegen die Graben-Seitenwand durchgeführt. Auf diese Weise wird eine unerwünschte Dotierung mit dem zweiten Leitfähigkeitstyp an der Graben-Seitenwand so weit wie möglich unterdrückt. 7D zeigt ein Beispiel eines resultierenden Werkstücks.
  • Danach (7E) kann ein Prozess 130 einer geneigten Ionenimplantation durchgeführt werden, um die Seitenwand des Gate-Grabens 111 zu dotieren. Dadurch kann der Abschirmbereich 113, der die ersten und die zweiten Bereiche 1131, 1132 aufweist, gebildet werden. Beispielsweise kann unter Ausnutzung einer geneigten Ionenimplantation 130 unter einem Winkel von annähernd 5° in Bezug auf eine vertikale Richtung mit Energien von etwa 400 keV eine Breite des zweiten Bereichs 1132 von weniger als 300 nm erreicht werden. Eine Breite des ersten Bereichs 1131 des Abschirmgebiets 113 kann größer als 0,75 × (die Breite des Gate-Grabens) sein.
  • Gemäß weiteren Beispielen kann die Abfolge des Prozesses 130 einer geneigten Ionenimplantation und des Prozesses 129 einer nicht geneigten Ionenimplantation geändert werden. Beispielsweise kann der Prozess 130 einer geneigten Ionenimplantation vor dem Prozess 129 einer nicht geneigten Ionenimplantation durchgeführt werden.
  • 8 fasst ein Verfahren gemäß den Ausführungsformen zusammen.
  • Wie gezeigt ist, umfasst ein Verfahren zum Herstellen einer Halbleitervorrichtung das Ausbilden (S100) einer Vielzahl von Gate-Gräben in einem ersten Bereich eines Siliziumcarbid-Substrats und das Ausbilden (S110) von Abschirmgebieten eines zweiten Leitfähigkeitstyps. Das Ausbilden (S110) der Abschirmgebiete umfasst einen ersten Ionenimplantationsprozess (S115), wobei Ionen in einem Bodenbereich der Gate-Gräben implantiert werden, um erste Bereiche der Abschirmgebiete zu bilden, und einen zweiten Ionenimplantationsprozess (S117), wobei Ionen über eine Seitenwand der Gate-Gräben implantiert werden, um zweite Bereiche der Abschirmgebiete zu bilden. Ferner umfasst das Verfahren das Ausbilden (S120) eines Source-Gebiets eines ersten Leitfähigkeitstyps, eines Kanalgebiets des zweiten Leitfähigkeitstyps und eines Stromspreizungsgebiets des ersten Leitfähigkeitstyps, wobei das Source-Gebiet und das Kanalgebiet und zumindest ein Teil des Stromspreizungsgebiets in einem Substratbereich zwischen benachbarten Gate-Grabensegmenten ausgebildet werden, wobei sich ein Strompfad vom Source-Gebiet zum Stromspreizungsgebiet in eine Tiefenrichtung des Siliziumcarbid-Substrats erstreckt.
  • Beispielsweise kann das Ausbilden (S120) eines Source-Gebiets eines ersten Leitfähigkeitstyps, eines Kanalgebiets des zweiten Leitfähigkeitstyps und eines Stromspreizungsgebiets des ersten Leitfähigkeitstyps oder können Teile dieser Bearbeitung durchgeführt werden, bevor die Abschirmgebiete gebildet werden oder bevor einige oder jegliche Ionenimplantationsprozesse zum Ausbilden der Abschirmgebiete durchgeführt werden.
  • Während Ausführungsformen der Erfindung oben beschrieben worden sind, ist es offensichtlich, dass weitere Ausführungsformen implementiert bzw. umgesetzt werden können. Beispielsweise können weitere Ausführungsformen eine beliebige Teilkombination von in den Ansprüchen angeführten Merkmalen oder eine beliebige Teilkombination von in den oben gegebenen Beispielen beschriebenen Elementen aufweisen. Dementsprechend sollten der Geist und Umfang der beigefügten Ansprüche nicht auf die Beschreibung der hierin enthaltenen Ausführungsformen begrenzt werden.

Claims (20)

  1. Halbleitervorrichtung (10) mit einem Transistor (120), wobei der Transistor (120) eine Vielzahl von Transistorzellen (107) aufweist, wobei jede der Transistorzellen (107) aufweist: eine Gate-Elektrode (110), die in Gate-Gräben (111) angeordnet ist, die in einem ersten Bereich (103) eines Siliziumcarbid-Substrats (100) ausgebildet sind und sich in einer ersten horizontalen Richtung erstrecken, wobei die Gate-Gräben (111) den ersten Bereich (103) des Siliziumcarbid-Substrats (100) so in Grate (114) strukturieren, dass jeder der Grate (114) zwischen zwei benachbarten Gate-Gräben (111) angeordnet ist; ein Source-Gebiet (124) eines ersten Leitfähigkeitstyps, ein Kanalgebiet (122) eines zweiten Leitfähigkeitstyps und ein Stromspreizungsgebiet (126) des ersten Leitfähigkeitstyps, wobei das Source-Gebiet (124) und das Kanalgebiet (122) und zumindest ein Teil des Stromspreizungsgebiets (126) in den Graten (114) angeordnet sind, wobei sich ein Strompfad vom Source-Gebiet (124) zum Stromspreizungsgebiet (126) in einer Tiefenrichtung des Siliziumcarbid-Substrats (100) erstreckt, einen Body-Kontaktbereich (121) des zweiten Leitfähigkeitstyps, der in einem zweiten Bereich (105) des Siliziumcarbid-Substrats (100) angeordnet ist, wobei der zweite Bereich (105) dem ersten Bereich (103) benachbart ist, wobei sich der zweite Bereich (105) in einer zweiten horizontalen Richtung erstreckt, die die erste horizontale Richtung schneidet, wobei der Body-Kontaktbereich (121) mit dem Kanalgebiet (122) elektrisch verbunden ist, und ein Abschirmgebiet (113) des zweiten Leitfähigkeitstyps, wobei ein erster Bereich (1131) des Abschirmgebiets (113) jeweils unterhalb der Gate-Gräben (111) angeordnet ist und ein zweiter Bereich (1132) des Abschirmgebiets (113) jeweils einer Seitenwand (115) der Gate-Gräben (111) benachbart angeordnet ist.
  2. Halbleitervorrichtung (10) nach Anspruch 1, wobei das Abschirmgebiet (113) mit dem Body-Kontaktbereich (121) elektrisch verbunden ist.
  3. Halbleitervorrichtung (10) nach Anspruch 1 oder 2, wobei das Source-Gebiet (124) ferner im zweiten Bereich (105) angeordnet ist.
  4. Halbleitervorrichtung (10) nach einem der vorhergehenden Ansprüche, wobei eine Breite des ersten Bereichs (1131) des Abschirmgebiets (113) größer als 0,75 × (die Breite des Gate-Grabens (111)) ist, wobei die Breite in einer die erste horizontale Richtung schneidenden, zweiten horizontalen Richtung gemessen wird.
  5. Halbleitervorrichtung (10) nach einem der vorhergehenden Ansprüche, wobei eine Breite des zweiten Bereichs (1132) des Abschirmgebiets (113) kleiner als 300 nm ist, wobei die Breite in der zweiten horizontalen Richtung gemessen wird.
  6. Halbleitervorrichtung (10) nach einem der vorhergehenden Ansprüche, wobei sich die Gate-Elektrode (110) entlang einer Vielzahl erster und zweiter Bereiche (103, 105) des Siliziumcarbid-Substrats (100) durchgehend erstreckt.
  7. Halbleitervorrichtung (10) nach einem der vorhergehenden Ansprüche, ferner aufweisend eine Superjunction-Struktur (116) des zweiten Leitfähigkeitstyps, die sich in eine größere Tiefe als eine Unterseite des Stromspreizungsgebiets (126) erstreckt.
  8. Halbleitervorrichtung (10) mit einem Transistor (120), wobei der Transistor (120) eine Vielzahl von Transistorzellen (107) aufweist, wobei jede der Transistorzellen (107) aufweist: eine Gate-Elektrode (110), die in Gate-Gräben (111) angeordnet ist, die in einem ersten Bereich (103) eines Siliziumcarbid-Substrats (100) ausgebildet sind und sich in einer ersten horizontalen Richtung erstrecken, wobei die Gate-Gräben (111) den ersten Bereich (103) des Siliziumcarbid-Substrats (100) so in Grate (114) strukturieren, dass jeder der Grate (114) zwischen zwei benachbarten Gate-Gräben (111) angeordnet ist; ein Source-Gebiet (124) eines ersten Leitfähigkeitstyps, ein Kanalgebiet (122) eines zweiten Leitfähigkeitstyps und ein Stromspreizungsgebiet (126) des ersten Leitfähigkeitstyps, wobei das Source-Gebiet (124) und das Kanalgebiet (122) und zumindest ein Teil des Stromspreizungsgebiets (126) in den Graten (114) angeordnet sind, wobei sich ein Strompfad vom Source-Gebiet (124) zum Stromspreizungsgebiet (126) in einer Tiefenrichtung des Siliziumcarbid-Substrats (100) erstreckt, einen Body-Kontaktbereich (121) des zweiten Leitfähigkeitstyps, der in einem zweiten Bereich (105) des Siliziumcarbid-Substrats (100) angeordnet ist, wobei der zweite Bereich (105) dem ersten Bereich (103) benachbart ist, wobei sich der zweite Bereich (105) in einer zweiten horizontalen Richtung erstreckt, die die erste horizontale Richtung schneidet, wobei der Body-Kontaktbereich (121) mit dem Kanalgebiet (122) elektrisch verbunden ist, ein Abschirmgebiet (113) des zweiten Leitfähigkeitstyps, das unterhalb der Gate-Gräben angeordnet ist, wobei eine Breite des Abschirmgebiets (113) mehr als 0,75 × (die Breite des Gate-Grabens (111)) beträgt, wobei die Breite in einer zur ersten Richtung senkrechten Richtung gemessen wird, und einen Source-Kontakt (127), der im zweiten Bereich (105) des Siliziumcarbid-Substrats (100) dem Grat (114) benachbart und in Kontakt mit dem Source-Gebiet (124) angeordnet ist, wobei eine Breite des Source-Kontakts (127) größer als eine Breite des Grats (114) ist, wobei die Breite in einer zur ersten horizontalen Richtung senkrechten horizontalen Richtung gemessen wird.
  9. Halbleitervorrichtung (10) nach Anspruch 8, wobei die Gate-Gräben (111) so segmentiert sind, dass ein Zwischenbereich (118) zwischen zwei benachbarten Gräben (111) entlang der ersten Richtung angeordnet ist, wobei der Zwischenbereich (118) im zweiten Bereich (105) des Siliziumcarbid-Substrats (100) angeordnet ist.
  10. Halbleitervorrichtung (10) nach Anspruch 9, wobei der Zwischenbereich (118) einen dotierten Bereich des zweiten Leitfähigkeitstyps aufweist, der mit dem Kanalgebiet (122) elektrisch verbunden ist.
  11. Halbleitervorrichtung (10) nach einem der Ansprüche 8 bis 10, wobei ein Bereich der Gate-Elektrode (110) über den Graten (114) angeordnet ist.
  12. Halbleitervorrichtung (10) nach einem der vorhergehenden Ansprüche, ferner aufweisend eine Superjunction-Struktur (116) des zweiten Leitfähigkeitstyps, die sich in eine größere Tiefe als eine Unterseite des Stromspreizungsgebiets (126) erstreckt.
  13. Halbleitervorrichtung (10) mit einem Transistor (120), wobei der Transistor (120) eine Vielzahl von Transistorzellen (107) aufweist, wobei jede der Transistorzellen (107) aufweist: eine Gate-Elektrode (110), die in Gate-Gräben (111) angeordnet ist, die in einem Siliziumcarbid-Substrat (100) ausgebildet sind, wobei sich die Gate-Gräben (111) entlang einem hexagonartigen oder einem trapezartigen Pfad erstrecken und ein Gitter bilden, wobei die Gate-Gräben (111) jeweils eine erste Mesa (151) so umschließen, dass die Gate-Elektrode (110) jeder Seite der ersten Mesa (151) benachbart ist; ein Source-Gebiet (124) eines ersten Leitfähigkeitstyps, ein Kanalgebiet (122) eines zweiten Leitfähigkeitstyps und ein Stromspreizungsgebiet (126) des ersten Leitfähigkeitstyps, wobei das Source-Gebiet (124) und das Kanalgebiet (122) und zumindest ein Teil des Stromspreizungsgebiets (126) in der ersten Mesa (151) angeordnet sind, wobei sich ein Strompfad vom Source-Gebiet (124) zum Stromspreizungsgebiet (126) in einer Tiefenrichtung des Siliziumcarbid-Substrats (100) erstreckt, und ein Abschirmgebiet (113) des zweiten Leitfähigkeitstyps, wobei das Abschirmgebiet (113) unterhalb der Gate-Gräben (111) angeordnet ist.
  14. Halbleitervorrichtung (10) nach Anspruch 13, wobei die Gate-Gräben (111) ferner eine zweite Mesa (152) umschließen und ein dotierter Kontaktbereich (119) des zweiten Leitfähigkeitstyps zum elektrischen Kontaktieren des Abschirmgebiets (113) in der zweiten Mesa (152) angeordnet ist.
  15. Halbleitervorrichtung (10) nach Anspruch 13 oder 14, wobei jede der Transistorzellen (107) ferner einen Body-Kontaktbereich (121) des zweiten Leitfähigkeitstyps aufweist, wobei der Body-Kontaktbereich (121) mit dem Kanalgebiet (122) elektrisch verbunden ist, wobei der Body-Kontaktbereich (121) in einem zentralen Bereich der ersten Mesa (151) angeordnet ist und das Source-Gebiet (124) in einem Randbereich der ersten Mesa (151) dem Gate-Graben (111) benachbart angeordnet ist.
  16. Halbleitervorrichtung (10) nach Anspruch 15, wobei das Source-Gebiet (124) und ein dotierter Kontaktbereich (119) des zweiten Leitfähigkeitstyps zum elektrischen Kontaktieren des Abschirmgebiets (113) in der ersten Mesa (151) angeordnet sind.
  17. Verfahren zum Herstellen einer Halbleitervorrichtung (10) mit einem Transistor, der eine Vielzahl von Transistorzellen (107) aufweist, wobei das Verfahren aufweist: Ausbilden (S100) einer Vielzahl von Gate-Gräben (111) in einem ersten Bereich (103) eines Siliziumcarbid-Substrats (100), Ausbilden (S110) von Abschirmgebieten (113) eines zweiten Leitfähigkeitstyps, wobei das Ausbilden der Abschirmgebiete (113) einen ersten Ionenimplantationsprozess (S115, 129), wobei Ionen in einem Bodenbereich der Gate-Gräben implantiert werden, um erste Bereiche (1131) der Abschirmgebiete (113) zu bilden, und einen zweiten Ionenimplantationsprozess (S117, 130) umfasst, wobei Ionen über eine Seitenwand der Gate-Gräben (111) implantiert werden, um zweite Bereiche (1132) der Abschirmgebiete (113) zu bilden, wobei das Verfahren ferner aufweist: Ausbilden (S120) eines Source-Gebiets (124) eines ersten Leitfähigkeitstyps, eines Kanalgebiets (122) des zweiten Leitfähigkeitstyps und eines Stromspreizungsgebiets (126) des ersten Leitfähigkeitstyps, wobei das Source-Gebiet (124) und das Kanalgebiet (122) und zumindest ein Teil des Stromspreizungsgebiets (126) in einem Substratbereich zwischen benachbarten Gate-Grabensegmenten ausgebildet werden, wobei sich ein Strompfad vom Source-Gebiet (124) zum Stromspreizungsgebiet (126) in einer Tiefenrichtung des Siliziumcarbid-Substrats (100) erstreckt.
  18. Verfahren nach Anspruch 17, wobei die Gate-Gräben so ausgebildet werden, dass sie sich in einer ersten horizontalen Richtung erstrecken, wobei die Gate-Gräben (111) den ersten Bereich (103) des Siliziumcarbid-Substrats (100) so in Grate (114) strukturieren, dass jeder der Grate (114) zwischen zwei benachbarten Gate-Gräben (111) angeordnet ist, und das Source-Gebiet (124), das Kanalgebiet (122) und zumindest ein Teil des Stromspreizungsgebiets (126) in den Graten ausgebildet werden.
  19. Verfahren nach Anspruch 17, wobei die Gate-Gräben (111) so ausgebildet werden, dass sie sich entlang einem hexagonartigen oder trapezartigen Pfad erstrecken und ein Gitter bilden, wobei die Gate-Gräben (111) jeweils eine erste Mesa (151) so umschließen, dass die Gate-Elektrode (110) jeder Seite der ersten Mesa (151) benachbart ist; und das Source-Gebiet (124) und das Kanalgebiet (122) und zumindest ein Teil des Stromspreizungsgebiets (126) in der ersten Mesa (151) angeordnet werden.
  20. Verfahren nach Anspruch 17 oder 18, wobei eine Breite der zweiten Bereiche (1132) der Abschirmgebiete (113) geringer als 300 nm ist, wobei die Breite in der zweiten horizontalen Richtung gemessen wird.
DE102022121672.1A 2022-08-26 2022-08-26 Halbleitervorrichtung und verfahren zum herstellen einer halb-leitervorrichtung Pending DE102022121672A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102022121672.1A DE102022121672A1 (de) 2022-08-26 2022-08-26 Halbleitervorrichtung und verfahren zum herstellen einer halb-leitervorrichtung
US18/364,519 US20240072122A1 (en) 2022-08-26 2023-08-03 Semiconductor device and method for manufacturing a semiconductor device
CN202311083783.XA CN117637843A (zh) 2022-08-26 2023-08-25 半导体装置和用于制造半导体装置的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102022121672.1A DE102022121672A1 (de) 2022-08-26 2022-08-26 Halbleitervorrichtung und verfahren zum herstellen einer halb-leitervorrichtung

Publications (1)

Publication Number Publication Date
DE102022121672A1 true DE102022121672A1 (de) 2024-02-29

Family

ID=89844349

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102022121672.1A Pending DE102022121672A1 (de) 2022-08-26 2022-08-26 Halbleitervorrichtung und verfahren zum herstellen einer halb-leitervorrichtung

Country Status (3)

Country Link
US (1) US20240072122A1 (de)
CN (1) CN117637843A (de)
DE (1) DE102022121672A1 (de)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014119465B3 (de) 2014-12-22 2016-05-25 Infineon Technologies Ag Halbleitervorrichtung mit streifenförmigen trenchgatestrukturen, transistormesas und diodenmesas
WO2018106325A1 (en) 2016-12-08 2018-06-14 Cree, Inc. Power semiconductor devices having gate trenches with implanted sidewalls and related methods
DE102018104581A1 (de) 2017-03-24 2018-09-27 Infineon Technologies Ag Siliziumcarbid-Halbleitervorrichtung und Herstellungsverfahren
US20210343834A1 (en) 2020-04-30 2021-11-04 Cree, Inc. Trenched power device with segmented trench and shielding
US20210408279A1 (en) 2020-06-24 2021-12-30 Infineon Technologies Ag Semiconductor device including trench gate structure and buried shielding region and method of manufacturing
US20220130996A1 (en) 2020-10-28 2022-04-28 Cree, Inc Gate trench power semiconductor devices having improved deep shield connection patterns

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014119465B3 (de) 2014-12-22 2016-05-25 Infineon Technologies Ag Halbleitervorrichtung mit streifenförmigen trenchgatestrukturen, transistormesas und diodenmesas
WO2018106325A1 (en) 2016-12-08 2018-06-14 Cree, Inc. Power semiconductor devices having gate trenches with implanted sidewalls and related methods
DE102018104581A1 (de) 2017-03-24 2018-09-27 Infineon Technologies Ag Siliziumcarbid-Halbleitervorrichtung und Herstellungsverfahren
US20210343834A1 (en) 2020-04-30 2021-11-04 Cree, Inc. Trenched power device with segmented trench and shielding
US20210408279A1 (en) 2020-06-24 2021-12-30 Infineon Technologies Ag Semiconductor device including trench gate structure and buried shielding region and method of manufacturing
US20220130996A1 (en) 2020-10-28 2022-04-28 Cree, Inc Gate trench power semiconductor devices having improved deep shield connection patterns

Also Published As

Publication number Publication date
CN117637843A (zh) 2024-03-01
US20240072122A1 (en) 2024-02-29

Similar Documents

Publication Publication Date Title
DE112016003510B4 (de) HALBLEITERVORRlCHTUNG UND VERFAHREN ZUR HERSTELLUNG EINER HALBLEITERVORRICHTUNG
DE112014000679B4 (de) Isolierschichtsiliciumcarbidhalbleiterbauteil und Verfahren zu dessen Herstellung
DE102010064588B3 (de) Halbleitervorrichtung mit einer potenzialfreien Halbleiterzone
DE102013022570B4 (de) Halbleiterbauelement und verfahren zu seiner herstellung
DE69523192T2 (de) Halbleiterbauelement mit isoliertem Gate und Verfahren zu dessen Herstellung
DE102013113284B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE69233105T2 (de) Bipolartransistor mit isoliertem Graben-Gate
EP1155458B1 (de) Feldeffekt-transistoranordnung mit einer grabenförmigen gate-elektrode und einer zusätzlichen hochdotierten schicht im bodygebiet
DE102018127797B4 (de) Einen siliziumcarbid-körper enthaltende halbleitervorrichtung
DE102019129537A1 (de) Sic-leistungs-halbleitervorrichtung mit integriertem schottky-übergang
DE102016104189A1 (de) Halbleitervorrichtung, integrierte Schaltung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102019121859B3 (de) Siliziumcarbid-vorrichtung mit graben-gate
DE112016005558B4 (de) Siliciumcarbid-Halbleitereinheit
DE102015112427B4 (de) Halbleitervorrichtung mit einer allmählich zunehmenden Felddielektrikumsschicht und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102019119121B3 (de) Graben-kontaktstruktur enthaltende halbleitervorrichtung und herstellungsverfahren
DE102019108062B4 (de) Siliziumcarbid-vorrichtung mit graben-gatestruktur und herstellungsverfahren
DE102018118875B4 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102014113087A1 (de) Halbleitervorrichtung, integrierte Schaltung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102019105812B4 (de) Grabenstruktur enthaltende halbleitervorrichtung und herstellungsverfahren
DE19744678A1 (de) Thyristor mit isoliertem Gate
DE102020122641A1 (de) Halbleitervorrichtung
DE102022110998A1 (de) Halbleitervorrichtung und verfahren zum herstellen einer halbleitervorrichtung
DE102022121672A1 (de) Halbleitervorrichtung und verfahren zum herstellen einer halb-leitervorrichtung
DE102018120734A1 (de) Halbleitervorrichtung, die ein übergangsmaterial in einem graben enthält, und herstellungsverfahren
DE102021106123A1 (de) Rückwärts leitender igbt mit reduzierter vorwärtserholungsspannung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0027085000

Ipc: H01L0029780000

R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0029780000

Ipc: H01L0023620000

R016 Response to examination communication