DE102022119853A1 - Halbleitervorrichtung - Google Patents

Halbleitervorrichtung Download PDF

Info

Publication number
DE102022119853A1
DE102022119853A1 DE102022119853.7A DE102022119853A DE102022119853A1 DE 102022119853 A1 DE102022119853 A1 DE 102022119853A1 DE 102022119853 A DE102022119853 A DE 102022119853A DE 102022119853 A1 DE102022119853 A1 DE 102022119853A1
Authority
DE
Germany
Prior art keywords
base plate
semiconductor device
concave
concave portion
portions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102022119853.7A
Other languages
English (en)
Inventor
Shingo Inoue
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE102022119853A1 publication Critical patent/DE102022119853A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

Die Aufgabe besteht darin, eine Technik bereitzustellen, die imstande ist, eine geeignete Montage bzw. Einpassung an einer Grundplatte und einem Gehäuse vorzunehmen. Eine Halbleitervorrichtung umfasst: ein Halbleiterelement: ein Isoliersubstrat, auf dem das Halbleiterelement montiert ist; eine Grundplatte, auf der das Isoliersubstrat montiert ist; und ein Gehäuse, das auf der Grundplatte so montiert ist, dass es das Halbleiterelement und das Isoliersubstrat umgibt. Ein oder mehrere konvexe Teilbereiche mit jeweils einer verjüngten Form sind auf einer Oberfläche der Grundplatte oder einer Oberfläche des Gehäuses angeordnet, und ein oder mehrere konkave Teilbereiche mit jeweils einer verjüngten Form, die in den einen oder die mehreren konvexen Teilbereiche eingepasst werden sollen, sind in der anderen der Oberfläche der Grundplatte und der Oberfläche des Gehäuses angeordnet.

Description

  • HINTERGRUND DER ERFINDUNG
  • Gebiet der Erfindung
  • Die vorliegende Offenbarung bezieht sich auf eine Halbleitervorrichtung.
  • Beschreibung der Hintergrundtechnik
  • Herkömmlicherweise wird eine Halbleitervorrichtung vorgeschlagen, die eine Grundplatte und ein Gehäuse aufweist. Beispielsweise schlägt die offengelegte japanische Patentanmeldung Nr. 11-312782 eine Technik vor, bei der ein auf einer Grundplatte oder einem Gehäuse angeordneter konvexer Teilbereich an einen konkaven Teilbereich, der im anderen davon angeordnet ist, angepasst wird.
  • ZUSAMMENFASSUNG
  • Bei der Technik in der offengelegten japanischen Patentanmeldung Nr. 11-312782 sind der konvexe Teilbereich und der konkave Teilbereich senkrecht zu einer Oberfläche vorgesehen, an der sie angeordnet sind. Solch eine Technik weist das Problem auf, dass eine Positionsabweichung groß ist, wenn ein Fehlerspielraum einer Abmessung des konvexen Teilbereichs und des konkaven Teilbereichs groß ist, und, wenn der Fehlerspielraum einer Abmessung des konvexen Teilbereichs und des konkaven Teilbereichs gering ist, eine große Kraft notwendig ist, um die Teilbereiche einzupassen, oder die Teilbereiche nicht aneinander angepasst werden können.
  • Die vorliegende Offenbarung wurde daher geschaffen, um die obigen Probleme zu lösen, und eine Aufgabe besteht darin, eine Technik bereitzustellen, die imstande ist, eine geeignete Montage bzw. Einpassung an einer Grundplatte und einem Gehäuse durchzuführen.
  • Eine Halbleitervorrichtung gemäß der vorliegenden Offenbarung weist auf: ein Halbleiterelement; ein Isoliersubstrat, auf dem das Halbleiterelement montiert ist; eine Grundplatte, auf der das Isoliersubstrat montiert ist; und ein Gehäuse, das auf der Grundplatte so montiert ist, dass es das Halbleiterelement und das Isoliersubstrat umgibt, wobei ein oder mehrere konvexe Teilbereiche, die jeweils eine verjüngte Form aufweisen, auf einer Oberfläche der Grundplatte oder einer Oberfläche des Gehäuses angeordnet sind und ein oder mehrere konkave Teilbereiche, die jeweils eine verjüngte Form aufweisen, die in den einen oder die mehreren konvexen Teilbereiche eingepasst werden sollen, in einer anderen der Oberfläche der Grundplatte und der Oberfläche des Gehäuses angeordnet sind.
  • Eine geeignete Montage bzw. Einpassung kann an der Grundplatte und dem Gehäuse durchgeführt werden.
  • Diese und andere Aufgaben, Merkmale, Aspekte und Vorteile der vorliegenden Erfindung werden aus der folgenden detaillierten Beschreibung der vorliegenden Erfindung ersichtlicher, wenn sie in Verbindung mit den beiliegenden Zeichnungen vorgenommen wird.
  • Figurenliste
    • 1 ist eine Querschnittsansicht, die eine Konfiguration einer Halbleitervorrichtung gemäß einer Ausführungsform 1 veranschaulicht.
    • 2 ist eine Draufsicht, die eine Konfiguration eines Teils der Halbleitervorrichtung gemäß der Ausführungsform 1 veranschaulicht.
    • 3 ist eine Querschnittsansicht, die eine Konfiguration einer Halbleitervorrichtung gemäß einem Modifikationsbeispiel der Ausführungsform 1 veranschaulicht.
    • 4 ist eine Draufsicht, die eine Konfiguration eines Teils einer Halbleitervorrichtung gemäß einer Ausführungsform 2 veranschaulicht.
    • 5 ist eine Draufsicht, die eine Konfiguration eines Teils einer Halbleitervorrichtung gemäß einer Ausführungsform 3 veranschaulicht.
    • 6 ist eine Draufsicht, die eine Konfiguration eines Teils einer Halbleitervorrichtung gemäß einer Kombination der Ausführungsformen 2 und 3 veranschaulicht.
    • 7 ist eine Querschnittsansicht, die eine Konfiguration einer Halbleitervorrichtung gemäß einer Ausführungsform 4 veranschaulicht.
    • 8 ist eine Querschnittsansicht, die eine Konfiguration einer Halbleitervorrichtung gemäß einer Ausführungsform 5 veranschaulicht.
  • BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
  • Mit Verweis auf die beigefügten Zeichnungen werden hier im Folgenden Ausführungsformen beschrieben. Merkmale, die in jeder unten beschriebenen Ausführungsform beschrieben werden, sind beispielhaft, so dass nicht notwendigerweise alle Merkmale verwendet werden. Dieselben oder ähnliche Bezugsziffern werden im Folgenden ähnlichen Bestandteilelementen in einer Vielzahl von Ausführungsformen in der Beschreibung zugeordnet, und die sich unterscheidenden Bestandteilelemente werden hier im Folgenden vorwiegend beschrieben. Eine bestimmte Position und Richtung wie etwa „obere Seite“, „untere Seite“, „links“, „rechts“, „Vorderseite“ oder „Rückseite“ beispielsweise müssen nicht notwendigerweise mit einer Position und Richtung in einer tatsächlichen Implementierung in der Beschreibung im Folgenden übereinstimmen.
  • <Ausführungsform 1 >
  • 1 ist eine Querschnittsansicht, die eine Konfiguration einer Halbleitervorrichtung gemäß der vorliegenden Ausführungsform 1 veranschaulicht. Im Folgenden wird hierin ein Beispiel eines Falls beschrieben, in dem die Halbleitervorrichtung eine Leistungs-Halbleitervorrichtung ist.
  • Eine Halbleitervorrichtung in 1 umfasst ein Halbleiterelement 1, ein Isoliersubstrat 2, Verbindungsteile 3a und 3b, eine Grundplatte 4, ein Gehäuse 5, ein Klebstoffmittel 6, eine Elektrode 7, einen Metalldraht 8 und ein Versiegelungselement 9.
  • Das Halbleiterelement 1 weist ein Leistungs-Halbleiterelement wie etwa beispielsweise einen Metalloxid-Halbleiter-Feldeffekttransistor (MOSFET), einen Bipolartransistor mit isoliertem Gate (IGBT), eine Schottky-Barrierendiode (SBD), eine PN-Übergangsdiode (PND) oder einen rückwärts leitenden IGBT (RC-IGBT) auf.
  • Bei einem Material des Halbleiterelements 1 kann es sich um normales Silizium (Si) oder einen Halbleiter mit breiter Bandlücke handeln. Der Halbleiter mit breiter Bandlücke umfasst beispielsweise Siliziumcarbid (SiC) oder Galliumnitrid (GaN). Wenn ein Material des Halbleiterelements 1 ein Halbleiter mit breiter Bandlücke ist, kann das Halbleiterelement 1 unter hoher Stehspannung, hoher Frequenz und hoher Temperatur geeignet betrieben werden.
  • In 1 ist die Anzahl der Halbleiterelemente 1 in einem Gehäuse 5 Eins; jedoch ist die Konfiguration nicht darauf beschränkt. Es ist auch eine Konfiguration, in der die Anzahl der Halbleiterelemente 1 in einem Gehäuse 5 Zwei ist, (das heißt, eine 2-in-1-Konfiguation) oder eine Konfiguration, in der die Anzahl der Halbleiterelemente 1 in einem Gehäuse 5 Sechs ist, (das heißt, eine 6-in-1-Konfiguration) möglich.
  • Das Halbleiterelement 1 ist auf dem Isoliersubstrat 2 montiert. Das Isoliersubstrat 2 umfasst einen Isolierschichtteil und erste und zweite Schaltungsstrukturteile, die auf beiden Oberflächen des Isolierschichtteils angeordnet sind. Beispiele für ein Material des Isolierschichtteils umfassen Aluminiumoxid (Al2O3), Aluminiumnitrid (AIN) und Siliziumnitrid (Si3N4). Ein Material der ersten und zweiten Schaltungsstrukturteile umfasst zum Beispiel Kupfer (Cu), Aluminium (AI) oder deren Legierung.
  • Das Halbleiterelement 1 und der erste Schaltungsstrukturteil des Isoliersubstrats 2 sind durch den Verbindungsteil 3a verbunden. Ein Material des Verbindungsteils 3a ist beispielsweise ein Metallverbindungselement. Das Metallverbindungselement kann ein aus Zink (Pb) und Zinn (Sn) beispielsweise geschaffenes Lötmetall, eine Lötmetalllegierung, ein aus Nanosilber geschaffenes Sinterelement oder ein aus Nano-Kupferteilchen geschaffenes Sinterelement enthalten.
  • Das Isoliersubstrat 2 ist auf der Grundplatte 4 montiert. Beispiele für ein Material der Grundplatte 4 können ein Metallmaterial wie etwa Kupfer, Aluminium oder eine Kupfer-Molybdän-Legierung (CuMo) oder ein komplexes Material wie etwa ein Siliziumcarbid-Aluminium-Komplexelement (AlSiC) oder ein Siliziumcarbid-Magnesium-Komplexelement (MgSiC) umfassen. Beispiele für das Material der Grundplatte 4 können ein organisches Material wie etwa ein Epoxidharz, ein Polymidharz, ein Acrylharz oder Polyphenylensulfid (PPS) umfassen.
  • Der zweite Schaltungsstrukturteil des Isoliersubstrats 2 und die Grundplatte 4 sind durch den Verbindungsteil 3b verbunden. Ein Material des Verbindungsteils 3b kann das Gleiche wie jenes des Verbindungsteils 3a sein oder sich von diesem unterscheiden.
  • Das Gehäuse 5 ist auf der Grundplatte 4 montiert und umgibt das Halbleiterelement 1 und das Isoliersubstrat 2. Jedes beliebige Material mit der Eigenschaft einer elektrischen Isolierung ist als Material des Gehäuses 5 verwendbar, und Beispiele dafür umfassen PPS-, PBT- oder PET-PBT-Harz.
  • Zwischen der Grundplatte 4 und dem Gehäuse 5 befindet sich ein Spalt, und das Klebstoffmittel 6 ist im Spalt angeordnet. Für das Klebstoffmittel 5 wird im Allgemeinen ein Klebstoffmittel der Silikonreihe verwendet; jedoch kann ein Material des Klebstoffmittels 6 beispielsweise ein Harz der Acrylreihe oder ein Epoxidharz umfassen.
  • Die Elektrode 7 ist fest eingebaut in bzw. integral mit dem Gehäuse 5 angeordnet. Die Elektrode 7 umfasst einen ersten Endteilbereich und einen aus dem Gehäuse 5 freiliegenden zweiten Endteilbereich, und der zweite Endteilbereich ist auf der dem ersten Endteilbereich in Bezug auf das Gehäuse 5 entgegengesetzten Seite angeordnet. Ein Material der Elektrode 7 umfasst ein Metall, das vorwiegend aus Kupfer oder einer Legierung davon besteht. Eine Oberfläche der Elektrode 7 enthält vorzugsweise eine aus Nickel (Ni) geschaffene Plattierungsschicht, kann aber auch keine Plattierungsschicht aufweisen.
  • Der Metalldraht 8 verbindet das Halbleiterelement 1 elektrisch mit dem ersten Schaltungsstrukturteil des Isoliersubstrats 2 und verbindet den ersten Schaltungsstrukturteil elektrisch mit dem ersten Endteilbereich der Elektrode 7. Der Metalldraht 8 kann beispielsweise eine aus Kupfer (Cu), Aluminium (AI) oder deren Legierung geschaffene Metallverdrahtung sein.
  • Das Versiegelungselement 9 versiegelt einen zusammengefassten Körper, der von der Grundplatte 4 und dem Gehäuse 5 umgeben ist, als versiegelten Körper. Obgleich in 1 nicht dargestellt, kann der versiegelte Körper eine Steuerungsgrundplatte enthalten, die das Halbleiterelement 1 steuert. Das Material des Versiegelungselements 9 umfasst beispielsweise ein Silikongel oder ein Isolierharz wie etwa Epoxidharz.
  • Wie in 1 veranschaulicht ist, ist hierin ein konvexer Teilbereich 5a mit einer verjüngten Form auf der Oberfläche (einer unteren Oberfläche in 1) des Gehäuses 5 angeordnet und ist ein konkaver Teilbereich 4a mit einer verjüngten Form, der in den konvexen Teilbereich 5a eingepasst werden soll, in einer Oberfläche (einer oberen Oberfläche in 1) der Grundplatte 4 angeordnet.
  • Eine Seitenwand des konvexen Teilbereichs 5a ist unter einem Winkel von 15 bis 30 Grad bezüglich einer vertikalen Richtung der Oberfläche des Gehäuses 5 geneigt, so dass der konvexe Teilbereich 5a eine verjüngte Form aufweist, die in Richtung seines Teilbereichs am Spitzenende verjüngt ist. Eine Seitenwand des konkaven Teilbereichs 4a ist ähnlich wie die Seitenwand des konvexen Teilbereichs 5a in Bezug auf die vertikale Richtung der Oberfläche der Grundplatte 4 geneigt, so dass der konkave Teilbereich 4a eine verjüngte Form aufweist, die in Richtung seines unteren Teilbereichs verjüngt ist. Die Tiefe des konkaven Teilbereichs 4a beträgt beispielsweise 1/3 bis 2/3 der Dicke der Grundplatte 4. Zwischen dem konvexen Teilbereich 5a und dem konkaven Teilbereich 4a, die einander gegenüberliegen, ist ein Spalt vorgesehen, und in dem Spalt ist das Klebstoffmittel 6 angeordnet. Das Klebstoffmittel 6 wird bei der Herstellung der Halbleitervorrichtung vorzugsweise unter reduziertem Druck im Spalt angeordnet.
  • Im Beispiel in 1 ist die Vielzahl konvexer Teilbereiche 5a mit der gleichen Form auf der Oberfläche des Gehäuses 5 angeordnet, ist die Vielzahl konkaver Teilbereiche 4a mit der gleichen Form in der Oberfläche der Grundplatte 4 angeordnet und sind die Vielzahl konvexer Teilbereiche 5a und die Vielzahl konkaver Teilbereiche 4a ineinander eingepasst; jedoch ist die Konfiguration nicht darauf beschränkt. Beispielsweise kann die Anzahl sowohl der konvexen Teilbereiche 5a als auch der konkaven Teilbereiche 4a Eins sein.
  • In einer Konfiguration, in der die Grundplatte 4 aus Metall geschaffen ist und das Gehäuse 5 aus Harz geschaffen ist, kann der konkave Teilbereich 4a der Grundplatte 4 beispielsweise durch eine Pressbearbeitung ausgebildet werden und kann der konvexe Teilbereich 5a des Gehäuses 5 beispielsweise mittels Integral-Molding bzw. -Formgebung gebildet werden.
  • Die Lagebeziehung zwischen dem konvexen Teilbereich und dem konkaven Teilbereich in 1 kann vertauscht werden. Das heißt, es ist auch möglich, dass ein konvexer Teilbereich mit einer verjüngten Form auf der Oberfläche der Grundplatte 4 angeordnet ist und ein konkaver Teilbereich mit einer verjüngten Form in der Oberfläche des Gehäuses 5 angeordnet ist.
  • Der konvexe Teilbereich 5a und der konkave Teilbereich 4a können eine verjüngte Form mit zwei oder mehr Niveaus aufweisen. Das heißt, eine Querschnittsform der Seitenwand des konvexen Teilbereichs 5a und des konkaven Teilbereichs 4a kann eine geradlinige Form, die an einer oder mehr Positionen gebogen ist, oder eine halbkreisförmige Form mit einer unbeschränkt großen Anzahl an Niveaus sein.
  • Im Beispiel in 1 sind der konvexe Teilbereich 5a und der konkave Teilbereich 4a unmittelbar unterhalb der im Gehäuse 5 eingebetteten Elektrode 7 angeordnet. Gemäß solch einer Konfiguration kann eine Abweichung der Elektrode 7 von einer Auslegungsposition zur Grundplatte 4 unterdrückt werden, so dass eine Positionsabweichung, die einen Defekt bei der Befestigung einer Halbleitervorrichtung an einer externen Vorrichtung verursacht, unterdrückt werden.
  • 2 ist eine Draufsicht der Grundplatte 4, von einer Seite des Isoliersubstrats 2 gemäß der Ausführungsform 1 aus betrachtet. 2 veranschaulicht Positionen und Formen der Vielzahl konkaver Teilbereiche 4a in Draufsicht und ein Befestigungsloch 13, um das Gehäuse 5 an der Grundplatte 4 zu befestigen. In 2 ist durch eine gestrichelte Linie ein Gehäusemontagebereich 16 als ein Bereich angegeben, in dem die Oberfläche der Grundplatte 4 und die Oberfläche des Gehäuses 5 einander gegenüberliegen. Obgleich in 2 nicht dargestellt, entsprechen Positionen und Formen der Vielzahl konvexer Teilbereiche 5a in Draufsicht den Positionen und den Formen der Vielzahl konkaver Teilbereiche 4a in Draufsicht.
  • Im Beispiel in 2 ist die Vielzahl konkaver Teilbereiche 4a in der Grundplatte 4 in Draufsicht symmetrisch angeordnet. Die Symmetrie hierin umfasst eine Liniensymmetrie in Bezug auf eine Linie in einer Richtung der kurzen Seite oder eine Linie in einer longitudinalen Richtung, die durch einen Mittelpunkt der Grundplatte 4 verläuft, oder eine Punktsymmetrie in Bezug auf einen Mittelpunkt der Grundplatte 4. Obgleich nicht dargestellt, ist die Vielzahl konvexer Teilbereiche 5a im Gehäuse 5 in Draufsicht ebenfalls symmetrisch angeordnet.
  • Im Bespiel in 2 kann die Vielzahl konkaver Teilbereiche 4a entlang einer kurzen Seite der Grundplatte 4 angeordnet sein; jedoch ist es auch möglich, dass sie entlang einer langen Seite oder sowohl der kurzen Seite als auch der langen Seite der Grundplatte 4 angeordnet werden oder sie an Positionen des Gehäusemontagebereichs 16 mit Ausnahme der oben beschriebenen Positionen angeordnet werden.
  • Im Beispiel in 2 ist die Form des konkaven Teilbereichs 4a eine viereckige Form mit Seiten, die jeweils eine Länge von annähernd 5 bis 50 mm aufweisen; jedoch ist die Konfiguration nicht darauf beschränkt. Beispielsweise kann die Form des konkaven Teilbereichs 4a eine andere polygonale Form als die viereckige Form oder eine Form, die aus einer Kombination polygonaler Formen besteht, wie etwa eine T-artige Form sein.
  • <Übersicht über die Ausführungsform 1 >
  • Entsprechend der oben beschriebenen Halbleitervorrichtung gemäß der Ausführungsform 1 sind ein oder mehrere konvexe Teilbereiche auf der Oberfläche der Grundplatte 4 oder der Oberfläche des Gehäuses 5 angeordnet und sind ein oder mehrere konkave Teilbereiche, die an den einen oder die mehreren konvexen Teilbereiche angepasst sind, in der anderen der Oberfläche der Grundplatte 4 und der Oberfläche des Gehäuses 5 angeordnet. Gemäß solch einer Konfiguration kann eine Positionsabweichung zwischen der Grundplatte 4 und dem Gehäuse 5 in einer translatorischen Richtung und einer Drehrichtung unterdrückt werden.
  • In der vorliegenden Ausführungsform 1 weisen sowohl der konvexe Teilbereich als auch der konkave Teilbereich eine verjüngte Form auf, sodass der konvexe Teilbereich und der konkave Teilbereich zu geeigneten Positionen geführt werden. Dementsprechend kann die Positionsabweichung ungeachtet eines Fehlerspielraums der Abmessungen des konvexen Teilbereichs und des konkaven Teilbereichs unterdrückt werden und kann eine Einpassung erleichtert werden, sodass ein geeignetes Einpassen in der Grundplatte 4 und dem Gehäuse 5 durchgeführt werden kann. Infolgedessen wird ein Einpassvorgang effizienter und wird die Montierbarkeit der Halbleitervorrichtung verbessert und wird außerdem die Ausfallrate der Halbleitervorrichtung reduziert, sodass Herstellungskosten der Halbleitervorrichtung reduziert werden können.
  • Wenn ein Fluid durch den Spalt zwischen der Grundplatte 4 und dem Gehäuse 5 von deren Außenseite gelangt, sodass es elektrische Komponenten des Halbleiterelements 1 und des isolierenden Substrats 2 erreicht, die in einem von der Grundplatte 4 und dem Gehäuse 5 umgebenen Innenraum gelegen sind, kommt es zu einer Reduzierung der Isolierungseigenschaft der elektrischen Komponenten und wird beispielsweise die Lebensdauer beeinträchtigt. Im Gegensatz dazu kann in der vorliegenden Ausführungsform 1 eine Kriechstrecke von der Außenseite der Grundplatte 4 und des Gehäuses 5 zum Innenraum vergrößert werden und wird das Klebstoffmittel 6 in deren Kriechfläche angeordnet, sodass ein die elektrischen Komponenten erreichendes Fluid unterdrückt bzw. unterbunden werden kann.
  • Wenn das Material des Klebstoffmittels 6 beispielsweise ein Material der Silikonreihe ist, werden beispielsweise Eigenschaften wie etwa die Isolierungseigenschaft durch das Auftreten einer Luftblase reduziert. Somit kann anstelle des Klebstoffmittels 6 das Versiegelungselement 9 wie etwa ein Epoxidharz oder ein Silikongel in einem Spalt zwischen dem konvexen Teilbereich und dem konkaven Teilbereich vorgesehen werden. Es ist auch möglich, dass das Klebstoffmittel 6 in einem Teil des Spalts angeordnet wird und das Versiegelungselement 9 im verbleibenden Teil des Spalts angeordnet wird. Falls ein die elektrischen Komponenten erreichendes Fluid beispielsweise ohne Verklebung des konvexen Teilbereichs und des konkaven Teilbereichs ausreichend unterdrückt werden kann, muss im Spalt kein Klebstoffmittel 6 vorgesehen werden.
  • <Modifikationsbeispiel der Ausführungsform 1 >
  • 3 ist eine Querschnittsansicht, die eine Konfiguration einer Halbleitervorrichtung gemäß einem Modifikationsbeispiel der Ausführungsform 1 veranschaulicht. In der Ausführungsform 1 unterscheiden sich die Positionen des konkaven Teilbereichs 4a und des konvexen Teilbereichs 5a und die Position des Befestigungslochs 13 voneinander, wie in 2 veranschaulicht ist; jedoch können die Positionen des konkaven Teilbereichs 4a und des konvexen Teilbereichs 5a und die Position des Befestigungslochs 13 einander überlappen, wie in 3 veranschaulicht ist.
  • <Ausführungsform 2>
  • 4 ist eine Draufsicht der von einer Seite des Isoliersubstrats 2 aus betrachteten Grundplatte 4 gemäß der vorliegenden Ausführungsform 2. Obgleich in 4 nicht dargestellt, entsprechen Positionen und Formen der Vielzahl konvexer Teilbereiche 5a in Draufsicht den Positionen und den Formen der Vielzahl konkaver Teilbereiche 4a in Draufsicht.
  • In der vorliegenden Ausführungsform 2 ist die Vielzahl konkaver Teilbereiche 4a in der Grundplatte 4 in Draufsicht wie in 4 veranschaulicht asymmetrisch angeordnet. Das heißt, die Vielzahl konkaver Teilbereiche 4a ist in der Grundplatte 4 in Draufsicht nicht liniensymmetrisch oder punktsymmetrisch angeordnet. In dem Beispiel in 4 ist die Vielzahl konkaver Teilbereiche 4a entlang der kurzen Seite der Grundplatte 4 angeordnet; jedoch ist die Konfiguration nicht darauf beschränkt. Beispielsweise ist es auch möglich, dass die Vielzahl konkaver Teilbereiche 4a an einer anderen Position als einer Position entlang der kurzen Seite vorgesehen wird oder ein konkaver Teilbereich 4a in der Grundplatte 4 in Draufsicht asymmetrisch angeordnet wird.
  • Obgleich in den Zeichnungen nicht dargestellt, ist die Vielzahl konvexer Teilbereiche 5a in dem Gehäuse 5 in Draufsicht ebenfalls asymmetrisch angeordnet. Auch in der vorliegenden Ausführungsform 2 ist es ebenfalls möglich, dass in der Art und Weise ähnlich der Ausführungsform 1 der konvexe Teilbereich auf der Oberfläche der Grundplatte 4 vorgesehen wird und der konkave Teilbereich in der Oberfläche des Gehäuses 5 vorgesehen wird.
  • <Übersicht über die Ausführungsform 2>
  • In der Ausführungsform 1 sind ein oder mehrere konvexe Teilbereiche oder ein oder mehrere konkave Teilbereiche in der Grundplatte 4 oder dem Gehäuse 5 in Draufsicht wie in 2 veranschaulicht symmetrisch angeordnet. In solch einer Konfiguration kann, selbst wenn das Gehäuse 5 um 180 Grad aus einem Auslegungszustand in Bezug auf die Grundplatte 4 gedreht wird, das Gehäuse 5 in die Grundplatte 4 eingepasst werden, sodass die Möglichkeit besteht, dass eine fehlerhafte Montage durchgeführt wird.
  • Indes sind in der vorliegenden Ausführungsform 2 ein oder mehrere konvexe Teilbereiche oder ein oder mehrere konkave Teilbereiche in der Grundplatte 4 oder dem Gehäuse 5 in Draufsicht asymmetrisch angeordnet. Gemäß solch einer Konfiguration sind, wenn das Gehäuse 5 um 180 Grad aus einem Auslegungszustand in Bezug auf die Grundplatte 4 gedreht ist, der konvexe Teilbereich und der konkave Teilbereich in einer oder mehreren Gruppen aus einem konvexen Teilbereich und dem konkaven Teilbereich nicht aneinander angepasst, sodass ein Fehler bei der Montage unterdrückt werden kann. Infolgedessen wird eine durch den Fehler bei der Montage verursachte Ausfallrate der Halbleitervorrichtung in einer Konfiguration, in der die Elektrode 7 im Gehäuse 5 nicht symmetrisch angeordnet ist, oder einer Konfiguration, in der die Form der Grundplatte 4 oder des Gehäuses 5 nicht symmetrisch ist, reduziert, sodass Herstellungskosten der Halbleitervorrichtung reduziert werden können.
  • <Ausführungsform 3>
  • 5 ist eine Draufsicht der von einer Seite des Isoliersubstrats 2 aus betrachteten Grundplatte 4 gemäß der Ausführungsform 3. Obgleich in 5 nicht dargestellt, entsprechen Positionen und Formen der Vielzahl konvexer Teilbereiche 5a in Draufsicht den Positionen und den Formen der Vielzahl konkaver Teilbereiche 4a in Draufsicht.
  • In der vorliegenden Ausführungsform 3 umfasst die Vielzahl konkaver Teilbereiche 4a einen ersten konkaven Teilbereich 4a1 und einen zweiten konkaven Teilbereich 4a2, die Formen aufweisen, die sich in Draufsicht voneinander unterscheiden, wie in 5 veranschaulicht ist. In 5 unterscheiden sich als ein Beispiel dafür zumindest ein Teil einer Größe einer Form des ersten konkaven Teilbereichs 4a1 (zum Beispiel eine Größe in einer vertikalen Richtung) und zumindest ein Teil einer Größe einer Form des zweiten konkaven Teilbereichs 4a2 (zum Beispiel eine Größe in einer vertikalen Richtung) voneinander. Obgleich in den Zeichnungen nicht dargestellt, können sich eine Art der Form des ersten konkaven Teilbereichs 4a1 und eine Art der Form des zweiten konkaven Teilbereichs 4a2 wie in dem Fall voneinander unterscheiden, in dem die Form des ersten konkaven Teilbereichs 4a1 eine viereckige Form ist und die Form des zweiten konkaven Teilbereichs 4a2 eine runde Form ist.
  • Obgleich in den Zeichnungen nicht dargestellt, umfasst die Vielzahl konvexer Teilbereiche 5a auch den ersten konvexen Teilbereich und den zweiten konvexen Teilbereich mit Formen, die sich in Draufsicht voneinander unterscheiden. Auch in der vorliegenden Ausführungsform 3 ist es ebenfalls möglich, dass in der Art und Weise ähnlich der Ausführungsform 1 der konvexe Teilbereich auf der Oberfläche der Grundplatte 4 vorgesehen ist und der konkave Teilbereich in der Oberfläche des Gehäuses 5 vorgesehen ist.
  • <Übersicht über die Ausführungsform 3>
  • In der Halbleitervorrichtung gemäß der vorliegenden Ausführungsform 3 umfasst die Vielzahl konvexer Teilbereiche den ersten konvexen Teilbereich und den zweiten konvexen Teilbereich mit Formen, die sich in Draufsicht voneinander unterscheiden, und umfasst die Vielzahl konkaver Teilbereiche den ersten konkaven Teilbereich und den zweiten konkaven Teilbereich mit Formen, die sich in Draufsicht voneinander unterscheiden. Gemäß solch einer Konfiguration sind, wenn das Gehäuse 5 um 180 Grad aus einem Auslegungszustand in Bezug auf die Grundplatte 4 gedreht ist, der konvexe Teilbereich und der konkave Teilbereich in einer oder mehreren Gruppen aus einem konvexen Teilbereich und dem konkaven Teilbereich nicht aneinander angepasst, sodass ein Montagefehler in der Art und Weise ähnlich der Ausführungsform 2 unterdrückt werden kann.
  • Wie in 6 veranschaulicht ist, kann die Konfiguration der vorliegenden Ausführungsform 3 mit der Konfiguration der Ausführungsform 2 kombiniert werden. Gemäß solch einer Konfiguration kann der Montagefehler weiter unterdrückt werden.
  • <Ausführungsform 4>
  • 7 ist eine Querschnittsansicht, die eine Konfiguration einer Halbleitervorrichtung gemäß der vorliegenden Ausführungsform 4 veranschaulicht. In der vorliegenden Ausführungsform 4 umfasst die Vielzahl konvexer Teilbereiche 5a einen ersten konvexen Teilbereich 5a1 und einen zweiten konvexen Teilbereich 5a2 mit Formen, die sich in einer Querschnittsansicht voneinander unterscheiden, und umfasst die Vielzahl konkaver Teilbereiche 4a den ersten konkaven Teilbereich 4a1 und den zweiten konkaven Teilbereich 4a2 mit Formen, die sich in einer Querschnittsansicht voneinander unterscheiden.
  • Als ein Beispiel dafür unterscheiden sich in 7 zumindest ein Teil einer Größe einer Form des ersten konkaven Teilbereichs 4a1 (zum Beispiel eine Größe einer lateralen Breite oder eines Verjüngungswinkels) und zumindest ein Teil einer Größe einer Form des zweiten konkaven Teilbereichs 4a2 (zum Beispiel eine Größe einer lateralen Breite oder eines Verjüngungswinkels) voneinander. Obgleich in den Zeichnungen nicht dargestellt, können sich eine Art der Form des ersten konkaven Teilbereichs 4a1 und eine Art der Form des zweiten konkaven Teilbereichs 4a2 wie in einem Fall voneinander unterscheiden, in dem die Form des ersten konkaven Teilbereichs 4a1 eine verjüngte Form ohne ein Niveau ist und die Form des zweiten konkaven Teilbereichs 4a2 eine verjüngte Form mit einem Niveau ist. Das Gleiche gilt für den ersten konvexen Teilbereich 5a1 und den zweiten konvexen Teilbereich 5a2.
  • <Übersicht über die Ausführungsform 4>
  • In der Halbleitervorrichtung gemäß der vorliegenden Ausführungsform 4 umfasst die Vielzahl konvexer Teilbereiche den ersten konvexen Teilbereich und den zweiten konvexen Teilbereich mit Formen, die sich in einer Querschnittsansicht voneinander unterscheiden, und umfasst die Vielzahl konkaver Teilbereiche den ersten konkaven Teilbereich und den zweiten konkaven Teilbereich mit Formen, die sich in einer Querschnittsansicht voneinander unterscheiden. Gemäß solch einer Konfiguration sind, wenn das Gehäuse 5 um 180° aus einem Auslegungszustand in Bezug auf die Grundplatte 4 gedreht ist, der konvexe Teilbereich und der konkave Teilbereich in einer oder mehreren Gruppen aus einem konvexen Teilbereich und dem konkaven Teilbereich nicht aneinander angepasst, sodass ein Montagefehler in der Art und Weise ähnlich der Ausführungsform 2 unterdrückt werden kann.
  • Die Konfiguration der vorliegenden Ausführungsform 4 kann mit zumindest einer der Konfigurationen der Ausführungsform 2 und der Ausführungsform 3 kombiniert werden. Entsprechend solch einer Konfiguration kann der Montagefehler weiter unterdrückt werden.
  • <Ausführungsform 5>
  • 8 ist eine Querschnittsansicht, die eine Konfiguration einer Halbleitervorrichtung gemäß der vorliegenden Ausführungsform 5 veranschaulicht. In der vorliegenden Ausführungsform 5 ist die Vielzahl konvexer Teilbereiche 5a in einer Richtung von einem zentralen Teilbereich des Gehäuses 5 in Richtung eines äußeren peripheren Teilbereichs einander benachbart und ist die Vielzahl konkaver Teilbereiche 4a in einer Richtung von einem zentralen Teilbereich der Grundplatte 4 in Richtung eines äußeren peripheren Teilbereichs einander benachbart. Die Vielzahl konvexer Teilbereiche 5a und die Vielzahl konkaver Teilbereiche 4a können in den gesamten Umfängen des Gehäuses 5 bzw. der Grundplatte 4 angeordnet sein.
  • <Übersicht über die Ausführungsform 5>
  • Gemäß der oben beschriebenen vorliegenden Ausführungsform 5 kann eine Kriechstrecke von einer Außenseite der Grundplatte 4 und des Gehäuses 5 zu einem Innenraum länger sein als jene in der Ausführungsform 1, sodass ein elektrische Komponenten erreichendes Fluid weiter unterdrückt werden kann. Die Vielzahl konvexer Teilbereiche ist einander benachbart, und die Vielzahl konkaver Teilbereiche ist einander benachbart, sodass die Größe der gesamten Vielzahl konvexer Teilbereiche und die Größe der gesamten Vielzahl konkaver Teilbereiche reduziert werden kann und man infolgedessen eine Reduzierung der Größe der Halbleitervorrichtung erwarten kann.
  • Die Konfiguration der vorliegenden Ausführungsform 5 kann mit zumindest einer der Konfigurationen der Ausführungsform 2, der Ausführungsform 3 und der Ausführungsform 4 kombiniert werden. Beispielsweise können sich Formen jedes konvexen Teilbereichs und jedes konkaven Teilbereichs in der vorliegenden Ausführungsform 5 voneinander unterscheiden. Entsprechend solch einer Konfiguration kann der Montagefehler unterdrückt werden.
  • Jede Ausführungsform und jedes Modifikationsbeispiel können beliebig kombiniert werden, oder jede Ausführungsform und jede Modifikation können wie jeweils anwendbar variiert oder weggelassen werden.
  • Obgleich die Erfindung im Detail dargestellt und beschrieben wurde, ist die vorhergehende Beschreibung in allen Aspekten veranschaulichend und nicht einschränkend. Es versteht sich daher, dass zahlreiche Modifikationen und Varianten konzipiert werden können, ohne vom Umfang der Erfindung abzuweichen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 11312782 [0002]

Claims (7)

  1. Halbleitervorrichtung, aufweisend: ein Halbleiterelement (1); ein Isoliersubstrat (2), auf dem das Halbleiterelement (1) montiert ist; eine Grundplatte (4), auf der das Isoliersubstrat (2) montiert ist; und ein Gehäuse (5), das auf der Grundplatte (4) so montiert ist, dass es das Halbleiterelement (1) und das Isoliersubstrat (2) umgibt, wobei ein oder mehrere konvexe Teilbereiche (5a), die jeweils eine verjüngte Form aufweisen, auf einer Oberfläche der Grundplatte (4) oder einer Oberfläche des Gehäuses (5) angeordnet sind und ein oder mehrere konkave Teilbereiche (4a), die jeweils eine verjüngte Form aufweisen, die in den einen oder die mehreren konvexen Teilbereiche (5a) eingepasst werden sollen, in einer anderen der Oberfläche der Grundplatte (4) und der Oberfläche des Gehäuses (5) angeordnet sind.
  2. Halbleitervorrichtung nach Anspruch 1, wobei der eine oder die mehreren konvexen Teilbereiche (5a) oder der eine oder die mehreren konkaven Teilbereiche (4a) in der Grundplatte (4) oder dem Gehäuse (5) in Draufsicht asymmetrisch angeordnet sind.
  3. Halbleitervorrichtung nach Anspruch 1 oder 2, wobei der eine oder die mehreren konvexen Teilbereiche (5a) eine Vielzahl konvexer Teilbereiche (5a) sind und der eine oder die mehreren konkaven Teilbereiche (4a) eine Vielzahl konkaver Teilbereiche (4a) sind, die jeweils an die Vielzahl konvexer Teilbereiche (5a) angepasst sind.
  4. Halbleitervorrichtung nach Anspruch 3, wobei die Vielzahl konvexer Teilbereiche (5a) einen ersten konvexen Teilbereich (5a1) und einen zweiten konvexen Teilbereich (5a2) mit Formen aufweist, die sich in Draufsicht voneinander unterscheiden, und die Vielzahl konkaver Teilbereiche (4a) einen ersten konkaven Teilbereich (4a1) und einen zweiten konkaven Teilbereich (4a2) mit Formen aufweist, die sich in Draufsicht voneinander unterscheiden.
  5. Halbleitervorrichtung nach Anspruch 3, wobei die Vielzahl konvexer Teilbereiche (5a) einen ersten konvexen Teilbereich (5a1) und einen zweiten konvexen Teilbereich (5a2) mit Formen aufweist, die sich in einer Querschnittsansicht voneinander unterscheiden, und die Vielzahl konkaver Teilbereiche (4a) einen ersten konkaven Teilbereich (4a1) und einen zweiten konkaven Teilbereich (4a2) mit Formen aufweist, die sich in einer Querschnittsansicht voneinander unterscheiden.
  6. Halbleitervorrichtung nach Anspruch 3, wobei die Vielzahl konvexer Teilbereiche (5a) einander benachbart ist und die Vielzahl konkaver Teilbereiche (4a) einander benachbart ist.
  7. Halbleitervorrichtung nach einem der Ansprüche 1 bis 6, wobei ein Spalt zwischen dem konvexen Teilbereich (5a) und dem konkaven Teilbereich (4a), die einander gegenüberliegen, angeordnet ist und zumindest eines eines Klebstoffmittels (6) und eines Versiegelungselements (9) im Spalt angeordnet ist.
DE102022119853.7A 2021-09-28 2022-08-08 Halbleitervorrichtung Pending DE102022119853A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021157892A JP2023048526A (ja) 2021-09-28 2021-09-28 半導体装置
JP2021-157892 2021-09-28

Publications (1)

Publication Number Publication Date
DE102022119853A1 true DE102022119853A1 (de) 2023-03-30

Family

ID=85476983

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102022119853.7A Pending DE102022119853A1 (de) 2021-09-28 2022-08-08 Halbleitervorrichtung

Country Status (4)

Country Link
US (1) US20230108221A1 (de)
JP (1) JP2023048526A (de)
CN (1) CN115881647A (de)
DE (1) DE102022119853A1 (de)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11312782A (ja) 1998-04-30 1999-11-09 Toyota Autom Loom Works Ltd 半導体モジュール

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11312782A (ja) 1998-04-30 1999-11-09 Toyota Autom Loom Works Ltd 半導体モジュール

Also Published As

Publication number Publication date
US20230108221A1 (en) 2023-04-06
CN115881647A (zh) 2023-03-31
JP2023048526A (ja) 2023-04-07

Similar Documents

Publication Publication Date Title
DE102011077543B4 (de) Halbleitervorrichtung
DE102009043441B4 (de) Halbleitermodul
DE102014202651A1 (de) Halbleitervorrichtung und Halbleitermodul
DE112016007432B4 (de) Halbleitervorrichtung, Invertereinheit und Automobil
DE112016005570T5 (de) Leistungshalbleitervorrichtung
DE112016007241B4 (de) Halbleitervorrichtung
DE112016000517T5 (de) Halbleitervorrichtung
DE102018104509A1 (de) Halbleitervorrichtung
DE112014005694T5 (de) Halbleitermodul
DE112016006381T5 (de) Leistungshalbleitervorrichtung und herstellungsverfahren dafür
DE102020112338B4 (de) Halbleitervorrichtung
DE112018007492T5 (de) Halbleitermodul
DE212018000072U1 (de) Elektronische Komponente und Halbleitervorrichtung
DE112019003336T5 (de) Halbleitervorrichtung
DE102021209589A1 (de) Halbleitervorrichtung
DE112011104406B4 (de) Halbleitervorrichtung
DE112016007464T5 (de) Halbleitervorrichtung
DE102015223300B4 (de) Halbleitervorrichtung
DE102016223651A1 (de) Halbleitermodul und halbleitervorrichtung
DE102017209119B4 (de) Halbleitermodul und Leistungswandler
DE102020122125A1 (de) Halbleitermodul
DE102022119853A1 (de) Halbleitervorrichtung
WO2022263543A1 (de) Leiterplattenanordnung
DE102019215259B4 (de) Halbleitervorrichtung
DE102018200161B4 (de) Halbleiteranordnung und verfahren zum herstellen der halbleiteranordnung

Legal Events

Date Code Title Description
R012 Request for examination validly filed