DE102022113510A1

DE102022113510A1 - Analog-Digital-Umwandlungsschaltung und Empfänger mit derselben

Info

Publication number: DE102022113510A1
Application number: DE102022113510.1A
Authority: DE
Inventors: Sungno Lee; Heechang HWANG; Yongki LEE; Kyoungjun Moon; Hyochul Shin; Michael Choi
Original assignee: Samsung Electronics Co Ltd
Current assignee: Samsung Electronics Co Ltd
Priority date: 2021-05-31
Filing date: 2022-05-30
Publication date: 2022-12-01
Also published as: TW202306328A; US11996857B2; KR20220161851A; US20220385297A1

Abstract

Eine Analog-Digital-Umwandlungsschaltung enthält Analog-Digital-Wandler (ADCs), die einen Ziel-Analog-Digital-Wandler (ADC), der zweite Datenabtastwerte bereitstellt, einen ersten benachbarten ADC, der erste Datenabtastwerte bereitstellt, und einen zweiten benachbarten ADC, der dritte Datenabtastwerte bereitstellt, enthalten. Die ADCs führen eine Analog-Digital-Umwandlung unter Verwendung eines Zeitverschachtelungsansatzes als Reaktion auf Taktsignale, die unterschiedliche Phasen besitzen und ein Bezugstaktsignal enthalten, durch. Eine Timing-Kalibrierungsschaltung enthält einen Generator für einen relativen Zeitversatz, der einen relativen Zeitversatz erzeugt, und einen Generator für einen absoluten Zeitversatz, der einen absoluten Zeitversatz erzeugt. Ein Taktgenerator stellt mindestens eine Phase der Taktsignale basierend auf dem absoluten Zeitversatz ein.

Description

Querverweis auf ähnliche Anmeldungen
Diese Anmeldung beansprucht die Priorität unter 35 U.S.C. §119 der am 31. Mai 2021 beim Koreanischen Amt für Geistiges Eigentum eingereichten koreanischen Patentanmeldung Nr. 10-2021-0070108 , deren Gegenstand durch Verweis in seiner Gesamtheit hierin aufgenommen ist.
Hintergrund
Ausführungsformen des erfinderischen Konzepts beziehen sich auf eine Analog-Digital-Umwandlungsschaltung, die zum Umwandeln eines Analogsignals in ein entsprechendes Digitalsignal unter Verwendung eines Zeitverschachtelungsansatzes imstande ist. Ausführungsformen des erfinderischen Konzepts beziehen sich außerdem auf einen Empfänger, der die Analog-Digital-Umwandlungsschaltung enthält.
Eine Analog-Digital-Umwandlungsschaltung kann eine Mehrzahl an Analog-Digital-Wandlern enthalten. Durch Steuern der Analog-Digital-Wandler unter Verwendung eines Zeitverschachtelungsansatzes kann eine Analog-Digital-Umwandlung rasch erreicht werden. Ein Zeitversatzfehler zwischen den jeweiligen Taktsignalen, die jedem der Analog-Digital-Wandler zugeordnet sind, können jedoch eine Datenverzerrung verursachen, die zu einer Verschlechterung der Gesamtperformance der Analog-Digital-Umwandlungsschaltung führen kann.
Kurzfassung
Ausführungsformen des erfinderischen Konzepts stellen Analog-Digital-Umwandlungsschaltungen bereit, die eine verbesserte Analog-Digital-Umwandlungsperformance durch effektives Kalibrieren eines Zeitversatzes, der während des Analog-Digital-Umwandlungsprozesses anderweitig erzeugt wird, besitzen. Ausführungsformen des erfinderischen Konzepts stellen außerdem Empfänger bereit, die derartige Analog-Digital-Umwandlungsschaltungen enthalten.
Nach einem Aspekt des erfinderischen Konzepts ist eine Analog-Digital-Umwandlungsschaltung bereitgestellt, die enthält: Analog-Digital-Wandler (ADCs), die einen Ziel-Analog-Digital-Wandler (ADC), der zweite Datenabtastwerte bereitstellt, einen ersten benachbarten ADC, der erste Datenabtastwerte bereitstellt, und einen zweiten benachbarten ADC, der dritte Datenabtastwerte bereitstellt, enthalten, wobei die ADCs konfiguriert sind, eine Analog-Digital-Umwandlung unter Verwendung eines Zeitverschachtelungsansatzes durchzuführen, jeweils als Reaktion auf Taktsignale, die unterschiedliche Phasen besitzen und ein Bezugstaktsignal enthalten, eine Timing-Kalibrierungsschaltung, die einen Generator für einen relativen Zeitversatz und einen Generator für einen absoluten Zeitversatz enthält, wobei der Generator für einen relativen Zeitversatz konfiguriert ist, einen relativen Zeitversatz der Taktsignale basierend auf einem Vergleich zwischen einem ersten Korrelationswert und einem zweiten Korrelationswert zu erzeugen, wobei der erste Korrelationswert ein Unterschied zwischen einem ersten Datenabtastwert und einem zweiten Datenabtastwert ist, und der zweite Korrelationswert ein Unterschied zwischen einem zweiten Datenabtastwert und einem dritten Datenabtastwert ist, und der Generator für einen absoluten Zeitversatz konfiguriert ist, einen absoluten Zeitversatz der Taktsignale, mit Ausnahme des Bezugstaktsignals, basierend auf dem relativen Zeitversatz zu erzeugen, und einen Taktgenerator, der konfiguriert ist, mindestens eine Phase eines Taktsignals unter den Taktsignalen basierend auf dem absoluten Zeitversatz einzustellen.
Nach einem Aspekt des erfinderischen Konzepts ist ein Verfahren zum Betreiben einer Analog-Digital-Umwandlungsschaltung, die N Analog-Digital-Wandler (ADCs) enthält, bereitgestellt. Die ADCs enthalten einen Ziel-Analog-Digital-Wandler (ADC), der zweite Datenabtastwerte bereitstellt, einen ersten benachbarten ADC, der erste Datenabtastwerte bereitstellt, und einen zweiten benachbarten ADC, der dritte Datenabtastwerte bereitstellt, wobei „N“ eine positive ganze Zahl größer als 1 ist. Die ADCs sind konfiguriert, eine Analog-Digital-Umwandlung unter Verwendung eines Zeitverschachtelungsansatzes als Reaktion auf Taktsignale mit unterschiedlichen Phasen durchzuführen. Das Verfahren enthält: Einstellen eines Werts K, der niedriger ist als N, wobei K den Ziel-ADC unter den ADCs identifiziert; (A) Erzeugen eines relativen Zeitversatzes für den Ziel-ADC basierend auf einem ersten Korrelationswert zwischen jeweiligen ersten Datenabtastwerten und zweiten Datenabtastwerten und einem zweiten Korrelationswert zwischen jeweiligen zweiten Datenabtastwerten und dritten Datenabtastwerten; (B) Einstellen eines K-ten Taktsignals, das an den Ziel-ADC angelegt wird, basierend auf dem relativen Zeitversatz; (C) Bestimmen, ob K gleich N ist; und wenn K nicht gleich N ist, Erhöhen von K und dann sequenzielles Wiederholen von (A), (B) und (C), andernfalls, wenn K gleich N ist, Erzeugen von absoluten Zeitversätzen der Taktsignale basierend auf relativen Zeitversätzen und einer Fehlerkalibrierungsmatrix und Einstellen von Phasen der Taktsignale basierend auf den absoluten Zeitversätzen.
Nach einem Aspekt des erfinderischen Konzepts ist ein Verfahren zum Betreiben einer Analog-Digital-Umwandlungsschaltung, die N Analog-Digital-Wandler (ADCs) enthält, bereitgestellt. Die ADCs enthalten einen Ziel-Analog-Digital-Wandler (ADC), der zweite Datenabtastwerte bereitstellt, einen ersten benachbarten ADC, der erste Datenabtastwerte bereitstellt, und einen zweiten benachbarten ADC, der dritte Datenabtastwerte bereitstellt, wobei „N“ eine positive ganze Zahl größer als 1 ist. Die ADCs sind konfiguriert, eine Analog-Digital-Umwandlung unter Verwendung eines Zeitverschachtelungsansatzes als Reaktion auf Taktsignale mit unterschiedlichen Phasen durchzuführen. Das Verfahren enthält: Einstellen eines Werts K, der niedriger ist als N, wobei K den Ziel-ADC unter den ADCs identifiziert; (A) Erzeugen eines relativen Zeitversatzes für den Ziel-ADC; (B) Einstellen eines K-ten Taktsignals, das an den Ziel-ADC angelegt wird, basierend auf dem relativen Zeitversatz; (C) Bestimmen, ob K gleich N ist; und wenn K nicht gleich N ist, Erhöhen von K und dann sequenzielles Wiederholen von (A), (B) und (B), andernfalls, wenn K gleich N ist, Erzeugen von absoluten Zeitversätzen der Taktsignale basierend auf relativen Zeitversätzen und einer Fehlerkalibrierungsmatrix und Einstellen von Phasen der Taktsignale basierend auf den absoluten Zeitversätzen, wobei das Erzeugen des relativen Zeitversatzes für den Ziel-ADC aufweist: Durchführen von ersten Korrelationsoperationen zwischen zweiten Datenabtastwerten und ersten Datenabtastwerten, um erste Operationswerte zu erzeugen; Durchführen von zweiten Korrelationsoperationen zwischen zweiten Datenabtastwerten und dritten Datenabtastwerten, um zweite Operationswerte zu erzeugen; Durchführen von Subtraktionsoperationen zwischen den ersten Operationswerten und den zweiten Operationswerten, um Subtraktionswerte zu erzeugen; Akkumulieren der Subtraktionswerte, um einen Akkumulierungswert zu erzeugen; und Mittelung des Akkumulierungswerts, um einen Durchschnittswert zu erzeugen, wobei der relative Zeitversatz in Bezug auf den Durchschnittswert bestimmt wird.
Figurenliste
Für ein deutlicheres Verständnis der Ausführungsformen des erfinderischen Konzepts sowie der Herstellung und der Verwendung des erfinderischen Konzepts sorgt die folgende, ausführliche Beschreibung in Verbindung mit den beigefügten Zeichnungen, wobei:

1 ein Blockdiagramm ist, das eine Analog-Digital-Umwandlungsschaltung nach einer Ausführungsform des erfinderischen Konzepts darstellt;
2 ein Blockdiagramm ist, das eine Analog-Digital-Umwandlungsschaltung darstellt, die unter Verwendung eines Zeitverschachtelungsansatzes nach einer Ausführungsform des erfinderischen Konzepts gesteuert wird;
3 ein Wellenformdiagramm ist, das ferner Aspekte des Zeitverschachtelungsansatzes nach einer Ausführungsform des erfinderischen Konzepts darstellt;
4 ein Wellenformdiagramm ist, das ein Verfahren zum Betreiben eines Taktgenerators darstellt, der die Phase eines Taktsignals basierend auf einem absoluten Zeitversatz nach einer Ausführungsform des erfinderischen Konzepts einstellt;
5 ein Blockdiagramm ist, das eine Analog-Digital-Umwandlungsschaltung nach einer Ausführungsform des erfinderischen Konzepts darstellt;
6 ein Flussdiagramm ist, das ein Verfahren zum Betreiben einer Analog-Digital-Umwandlungsschaltung nach einer Ausführungsform des erfinderischen Konzepts darstellt;
7 ein Blockdiagramm ist, das ferner in einem Beispiel die Berechnungsvorrichtung 1212 für einen zweiten relativen Zeitversatz aus 5 darstellt;
8 und 9 jeweilige Flussdiagramme sind, die Verfahren zum Betreiben einer Analog-Digital-Umwandlungsschaltung nach Ausführungsformen des erfinderischen Konzepts darstellen;
10 eine Tabelle ist, die eine Beispielfehlerkalibrierungsmatrix nach einer Ausführungsform des erfinderischen Konzepts darstellt;
11 ein Blockdiagramm ist, das ferner in einem Beispiel die Verzögerungsschaltung 132 aus 5 darstellt;
12 ein Blockdiagramm ist, das eine drahtlose Kommunikationsvorrichtung nach einer Ausführungsform des erfinderischen Konzepts darstellt; und
13 ein Blockdiagramm ist, das ein Berechnungssystem nach einer Ausführungsform des erfinderischen Konzepts darstellt.

Ausführliche Beschreibung
Durch die geschriebene Beschreibung und die Zeichnungen hinweg werden gleiche Bezugszeichen und Bezeichnungen dazu verwendet, gleiche oder ähnliche Elemente, Komponenten und/oder Verfahrensschritte zu bezeichnen.
Figur (Fig.) 1 ist ein Blockdiagramm einer Analog-Digital-Umwandlungsschaltung 100 nach einer Ausführungsform des erfinderischen Konzepts.
Bezugnehmend auf 1 kann die Analog-Digital-Umwandlungsschaltung 100 eine Mehrzahl an Analog-Digital-Wandlern (nachfolgend „ADCs“) 110, eine Timing-Kalibrierungsschaltung 120 und einen Taktgenerator 130 enthalten.
Jeder der ADCs 110 kann unter Verwendung eines Zeitverschachtelungs(TI)-Ansatzes gesteuert werden. Somit kann jeder der ADCs 110 als „TI-ADC“ oder ein „Teil-ADC“ bezeichnet werden. Jeder der ADCs 110 kann Datenabtastwerte DS, die durch ein Abtasten eines extern bereitgestellten Eingabesignals X abgeleitet werden, als Reaktion auf ein Taktsignal aus einer Mehrzahl an Taktsignalen (nachfolgend „Taktsignale“) CKs ausgeben, wobei jedes der Taktsignale eine unterschiedliche Phase aufweist. Somit kann ein erster Teil-ADC unter den ADCs erste Datenabtastwerte DS1 während eines ersten Abtastzeitraums als Reaktion auf ein erstes Taktsignal unter den Taktsignalen ausgeben und ein zweiter Teil-ADC kann zweite Datenabtastwerte DS2 während eines zweiten Abtastzeitraums (welcher derselbe sein kann wie der erste Abtastzeitraum) als Reaktion auf ein zweites Taktsignal, das eine andere Phase aufweist als das erste Taktsignal, ausgeben. Hier kann das Eingabesignal X ein Analogsignal sein und jeder der Datenabtastwerte DS kann einem Pegel (oder einer Stärke) des Eingabesignals X zu einem vorgegebenen Zeitpunkt entsprechen. Kollektiv bilden Datenabtastwerte ein Digitalsignal, das dem Eingabesignal X entspricht.
Die Timing-Kalibrierungsschaltung 120 kann einen oder mehrere Zeitversätze (tskew), die den Taktsignalen CKs zugeordnet sind, unter Verwendung der Datenabtastwerte, welche durch die ADCs 110 bereitgestellt werden, über einen definierten Abtastzeitraum erzeugen. Nachfolgend bezeichnet der Begriff „Abtastzeitraum“ einen Zeitraum (oder Abschnitt), während dem eine voreingestellte Anzahl an Datenabtastwerten durch Auswählen der ADCs 110 eine Anzahl an Malen ausgegeben wird. Diesbezüglich kann die Timing-Kalibrierungsschaltung 120 einen Zeitversatz für einen Ziel-ADC aus den ADCs 110 unter Verwendung eines Korrelationswerts zwischen einem Satz an Datenabtastwerten, die durch den ADC ausgegeben werden, und einem anderen Satz an Datenabtastwerten, die durch einen oder mehrere benachbarte ADC ausgegeben werden, erzeugen. Hier bezeichnet der Begriff „benachbarter ADC“ einen oder mehrere ADCs, der/die Datenabtastwerte vorübergehend benachbart zu der Erzeugung an Datenabtastwerten durch den Ziel-ADC erzeugt/erzeugen (z.B. einen ADC, der zum Abtasten in relativ näherer Umgebung zu der Auswahl des Ziel-ADC vorübergehend ausgewählt wird). In einigen Ausführungsformen können benachbarte ADCs physisch (oder positionsmäßig) benachbart zum Ziel-ADC sein.
In einigen Ausführungsformen kann der Zeitversatz, der durch die Timing-Kalibrierungsschaltung 120 bereitgestellt wird, einen oder mehrere absolute Zeitversätze enthalten. Diesbezüglich bezeichnet der Begriff „Ziel-ADC“ einen ADC, der für eine Zeitversatzkalibrierung aus den ADCs 110 vorübergehend ausgewählt wird.
In dem dargestellten Beispiel aus 1 enthält die Timing-Kalibrierungsschaltung 120 einen Generator 121 für einen relativen Zeitversatz und einen Generator 122 für einen absoluten Zeitversatz.
Der Generator 121 für einen relativen Zeitversatz kann zum Erzeugen eines relativen Zeitversatzes für die ADCs 110 verwendet werden. Hier bezeichnet der Begriff „relativer Zeitversatz“ einen Zeitversatz für ein Taktsignal, das an den ADC angelegt wird, wie in Bezug auf einen Zeitversatz eines Taktsignals, das an den benachbarten ADC angelegt wird, bestimmt.
In einigen Ausführungsformen kann der relative Zeitversatz basierend auf „Zieldatenabtastwerten“, die durch den Ziel-ADC ausgegeben werden, und „benachbarten Datenabtastwerten“, die durch den benachbarten ADC ausgegeben werden, bestimmt werden. Das heißt, der Generator 121 für einen relativen Zeitversatz kann den relativen Zeitversatz basierend auf einem Korrelationswert zwischen den Zieldatenabtastwerten und den benachbarten Datenabtastwerten erzeugen. Diesbezüglich kann der Generator 121 für einen relativen Zeitversatz den relativen Zeitversatz basierend auf einem Vergleich zwischen einem ersten Korrelationswert (z.B. einem multiplikativen Wert auf einem Zieldatenabtastwert und einem ersten benachbarten Datenabtastwert) und einem zweiten Korrelationswert (z.B. einem multiplikativen Wert auf einem Zieldatenabtastwert und einem zweiten benachbarten Datenabtastwert) erzeugen. Der erste benachbarte Datenabtastwert bezieht sich auf einen Datenabtastwert, der durch einen ersten benachbarten ADC benachbart zum Ziel-ADC ausgegeben wird, und der zweite benachbarte Datenabtastwert bezieht sich auf einen Datenabtastwert, der durch einen zweiten benachbarten ADC benachbart zum Ziel-ADC ausgegeben wird. Hier kann zum Beispiel der erste benachbarte ADC ein Taktsignal mit einer relativ schnelleren Phase als das an den Ziel-ADC angelegte Taktsignal empfangen, während der zweite benachbarte ADC ein Taktsignal mit einer relativ langsameren Phase als das an den Ziel-ADC angelegte Taktsignal empfangen kann.
Unter der Voraussetzung, dass der erste Korrelationswert größer ist als der zweite Korrelationswert, kann die Phase des an den Ziel-ADC angelegten Taktsignals als näher an der Phase des an den zweiten benachbarten ADC angelegten Taktsignals verstanden werden, verglichen mit der Phase des an den ersten benachbarten ADC angelegten Taktsignals. Dementsprechend kann der relative Zeitversatz für den Ziel-ADC einen positiven (+) Wert aufweisen. In einigen Ausführungsformen kann die Größe des relativen Zeitversatzes eine voreingestellte (oder vorbestimmte) Größe sein. Alternativ kann die Größe des Zeitversatzes in Proportion zu einem Unterschied zwischen dem ersten Korrelationswert und dem zweiten Korrelationswert bestimmt werden.
Unter der Voraussetzung, dass der zweite Korrelationswert größer ist als der erste Korrelationswert, kann die Phase des an den Ziel-ADC angelegten Taktsignals als näher an der Phase des an den ersten benachbarten ADC angelegten Taktsignals verstanden werden, verglichen mit der Phase des an den zweiten benachbarten ADC angelegten Taktsignals. Dementsprechend kann der relative Zeitversatz für den Ziel-ADC einen negativen (-) Wert aufweisen. In einigen Ausführungsformen kann die Größe des relativen Zeitversatzes eine voreingestellte Größe sein. Alternativ kann die Größe des relativen Zeitversatzes in Proportion zu dem Unterschied zwischen dem ersten Korrelationswert und dem zweiten Korrelationswert bestimmt werden.
In Bezug auf das Vorangegangene ist zu beachten, da der relative Zeitversatz basierend auf den Datenabtastwerten erzeugt wird, die gemäß Taktsignalen - die einen bestehenden Zeitversatz potenziell aufweisen können, ausgegeben werden, dass der relative Zeitversatz einen entsprechenden Versatzfehler enthalten (oder beinhalten) kann.
Auf diese Weise kann der Generator 121 für einen relativen Zeitversatz einen relativen Zeitversatz für jeden der ADCs 110 erzeugen und kann die daraus resultierenden relativen Zeitversätze an den Generator 122 für einen absoluten Zeitversatz kommunizieren.
Der Generator 122 für einen absoluten Zeitversatz kann absolute Zeitversätze für die ADCs 110 basierend auf den relativen Zeitversätzen erzeugen. Dementsprechend bezeichnet ein absoluter Zeitversatz einen Zeitversatz des an den Ziel-ADC angelegten Taktsignals - der basierend auf einem Zeitversatz eines an einen Bezugs-ADC angelegten Taktsignals bestimmt werden kann. Diesbezüglich kann der Generator 122 für einen absoluten Zeitversatz den absoluten Zeitversatz basierend auf den relativen Zeitversätzen erzeugen, die zuvor durch den Generator 121 für einen relativen Zeitversatz bestimmt werden und ferner auf einer Fehlerkalibrierungsmatrix zum Kalibrieren von Versatzfehlern für die relativen Zeitversätze basieren. Das heißt, der Generator 122 für einen absoluten Zeitversatz kann Versatzfehler unter Verwendung der Fehlerkalibrierungsmatrix aus den relativen Zeitversätzen im Wesentlichen entfernen.
Hier kann der „Bezugs-ADC“ ein aus den ADCs 110 ausgewählter ADC zum Bestimmen von den anderen (Nicht-Bezugs-) ADCs zugeordneten Zeitversätzen sein. Dementsprechend, selbst wenn der Ziel-ADC variiert, kann der Bezugs-ADC konstant bleiben. In einigen Ausführungsformen kann der Bezugs-ADC ein erster ADC unter den ADCs 110 sein und der Ziel-ADC kann unter einem ADC und einem N-ten ADC unter den ADCs variieren, wobei „N“ eine natürliche Zahl ist.
In verschiedenen Ausführungsformen des erfinderischen Konzepts kann die Timing-Kalibrierungsschaltung 120 als Software, Hardware und/oder eine Kombination derselben umgesetzt sein (nachfolgend einzeln oder in jeder beliebigen angemessenen Kombination „Hardware/Software“). In 1 sind der Generator 121 für einen relativen Zeitversatz und der Generator 122 für einen absoluten Zeitversatz als unterschiedliche Komponenten der Timing-Kalibrierungsschaltung 120 gezeigt. Ein Fachmann wird jedoch begrüßen, dass der Generator 121 für einen relativen Zeitversatz und der Generator 122 für einen absoluten Zeitversatz unter Verwendung von gemeinsamen Hardware/Software-Ressourcen vollständig oder teilweise umgesetzt werden können.
Der Taktgenerator 130 kann die Taktsignale CKs erzeugen, die jeweils zum Antreiben der ADCs 110 verwendet werden. Wie oben erläutert, können die Taktsignale CKs jeweils unterschiedliche Phasen aufweisen. Der Taktgenerator 130 kann ein Bezugstaktsignal erzeugen und kann die Taktsignale CKs mit unterschiedlichen Phasen durch verschiedenartiges Verzögern des Bezugstaktsignals erzeugen. Infolgedessen können die jeweiligen Phasen der Taktsignale CKs durch einen vorbestimmten Phasenunterschied getrennt werden. Wenn zum Beispiel der Taktgenerator 130 ein erstes, zweites, drittes und viertes Taktsignal CK1, CK2, CK3 und CK4 erzeugt, wobei das erste Taktsignal CK1 eine Phase von 0° aufweist, das zweite Taktsignal CK2 eine Phase von 90° aufweist, das dritte Taktsignal CK3 eine Phase von 180° aufweist und das vierte Taktsignal CK4 eine Phase von 270° aufweist.
Ferner kann der Taktgenerator 130 dazu dienen, den Taktsignalen CKs zugeordnete Zeitversatzfehler durch selektives Einstellen von Phasen von einem oder mehreren der Taktsignale CKs in Bezug auf den von der Timing-Kalibrierungsschaltung 120 empfangenen absoluten Zeitversatz (tskew) verschiedenartig zu kalibrieren.
Dementsprechend kann die Analog-Digital-Umwandlungsschaltung 100 aus 1 den absoluten Zeitversatz durch Entfernen von Versatzfehlern in den relativen Zeitversätzen erzeugen und kann eine Gesamtperformance der ADCs durch Einstellen der Phasen der Taktsignale CKs basierend auf dem absoluten Zeitversatz verbessern.
2 ist ein Blockdiagramm einer Analog-Digital-Umwandlungsschaltung 200, die in Übereinstimmung mit einem Zeitverschachtelungsansatz nach einer Ausführungsform des erfinderischen Konzepts betrieben wird.
Bezugnehmend auf 2 kann die Analog-Digital-Umwandlungsschaltung 200 ein Digitalsignal „Y“ durch alternierendes Abtasten des Eingabesignals „X“ basierend auf Taktsignalen CK1 bis CKn mit jeweiligen unterschiedlichen Phasen erzeugen. (Hier ist „n“ eine natürliche Zahl größer als 1). Ferner kann die Analog-Digital-Umwandlungsschaltung 200 diesbezüglich ADCs 111, 112, 113 ... 11n (nachfolgend „ADCs 111 bis 11n“) sowie eine Auswählschaltung 140 enthalten. Obwohl in 2 nicht gezeigt, kann die Analog-Digital-Umwandlungsschaltung 200 ferner die Analog-Digital-Umwandlungsschaltung 100 aus 1 enthalten.
Die ADCs 111 bis 11n können als Reaktion auf ein Abtastwerttaktsignal sCK sequenziell ausgewählt werden und können einen ersten bis n-ten Datenabtastwert DS1 bis DSn durch jeweiliges Abtasten des Eingabesignals X als Reaktion auf die Taktsignale CK1 bis CKn ausgeben. Zum Beispiel kann der erste ADC 111 einen ersten Datenabtastwert DS1 als Reaktion auf ein erstes Taktsignal CK1 ausgeben, der zweite ADC 112 kann einen zweiten Datenabtastwert DS2 als Reaktion auf ein zweites Taktsignal CK2 ausgeben etc. Hier kann der erste Datenabtastwert DS1 Abtastwerte enthalten, die bei führenden und/oder verzögerten Flanken des ersten Taktsignals CK1 erhalten werden, und der zweite Datenabtastwert DS2 kann Abtastwerte enthalten, die bei führenden und/oder verzögerten Flanken des zweiten Taktsignals CK2 erhalten werden. In einigen Ausführungsformen können die Taktsignale CK1 bis CKn dieselbe Frequenz aufweisen (z.B. eine Frequenz, die gleich einer Abtastfrequenz fs ist, die durch n geteilt wird).
Auf diese Weise kann zum Beispiel die Auswählschaltung 140 das Digitalsignal Y durch alternierendes Auswählen des ersten bis n-ten Datenabtastwerts DS1 bis DSn ausgeben.
3 ist ein Zeitdiagramm, das ferner in einem Beispiel einen Zeitverschachtelungsansatz nach einer Ausführungsform des erfinderischen Konzepts darstellt. Hier wird als ein relativ einfaches Beispiel angenommen, dass „n“ vier (4) ist.
Bezugnehmend auf 1, 2 und 3 kann das Eingabesignal X durch ein erstes bis viertes Taktsignal CK1 bis CK4 alternierend abgetastet werden. Die jeweiligen Frequenzen des ersten bis vierten Taktsignals CK1 bis CK4 können dieselben sein. Unter Annahme einer Abtastfrequenz von fs/4 können die Phasen des ersten bis vierten Taktsignals CK1 bis CK4 0°, 90°, 180° und 270° sein, wie oben beschrieben. Als Reaktion auf diese Beispieltakteigenschaften können Flanken-Timings für das erste bis vierte Taktsignal CK1 bis CK4 wiederholt und sequenziell derart auftreten, dass erste Datenabtastwerte DS1_1 und DS1_2 durch das erste Taktsignal CK1 erhalten werden, zweite Datenabtastwerte DS2_1 und DS2_2 durch das zweite Taktsignal CK2 erhalten werden, dritte Datenabtastwerte DS3_1 und DS3_2 durch das dritte Taktsignal CK3 erhalten werden und vierte Datenabtastwerte DS4_1 und DS4_2 durch das vierte Taktsignal CK4 erhalten werden.
Da die jeweiligen Frequenzen des ersten bis vierten Taktsignals CK1 bis CK4 der Abtastwertfrequenz fs/4 entsprechen - wobei jedoch die ersten bis vierten Datenabtastwerte DS1_1, DS1_2, DS2_1, DS2_2, DS3_1, DS3_2, DS4_1 und DS4_2 das Ausgabesignal Y ausbilden, kann eine Frequenz, bei der das Eingabesignal X abgetastet wird, als die Abtastwertfrequenz fs verstanden werden. Die ersten bis vierten Datenabtastwerte DS1_1, DS1_2, DS2_1, DS2_2, DS3_1, DS3_2, DS4_1 und DS4_2 können das Ausgabesignal Y dadurch bilden, dass sie in einer Reihenfolge, die mit ihrem Abtasten übereinstimmt, sequenziell ausgegeben werden.
4 ist ein Wellenformdiagramm, das Aspekte eines Zeitverschachtelungsansatzes nach Ausführungsformen des erfinderischen Konzepts darstellt, der die Phase eines Taktsignals basierend auf einem absoluten Zeitversatz einstellt. Hier stellt 4 einen Abschnitt des Zeitverschachtelungsansatzes im Zusammenhang mit dem Einstellen der Phase des zweiten Taktsignals CK2 basierend auf einem zweiten Zeitversatz (tskew2) dar. Ein Fachmann wird jedoch begrüßen, dass dies lediglich ein ausgewähltes Beispiel ist, das auf die Phase eines beliebig ausgewählten Taktsignals angewandt wird.
Bezugnehmend auf 1, 2 und 4 kann ein ideales zweites Taktsignal (Ideal CK2) durch den Taktgenerator 130 erzeugt werden. Ein tatsächliches zweites Taktsignal (Actual CK2) kann aufgrund von einem oder mehreren Faktoren, wie einer variablen Länge einer zugeordneten Verdrahtung, die das Taktsignal liefert, Variationen einer Betriebstemperatur der Analog-Digital-Umwandlungsschaltung 100, kapazitivem Koppeln und anderen kommunikationsbezogenem Rauschen etc., an den zweiten ADC 112 kommuniziert werden.
Dementsprechend kann das tatsächliche zweite Taktsignal Actual CK2 den zweiten Zeitversatz tskew2 enthalten, verglichen mit dem idealen zweiten Taktsignal Ideal CK2. Somit variiert die Phase des tatsächlichen zweiten Taktsignals Actual CK2 von der Phase des idealen zweiten Taktsignals Ideal CK2.
Diesbezüglich, wenn das Eingabesignal X gemäß Flanken-Timings des idealen zweiten Taktsignals Ideal CK2 abgetastet wird, werden ferner ein erster und zweiter idealer Abtastwert I_sp1 und I_sp2 erhalten. Wenn jedoch das Eingabesignal X gemäß Flanken-Timings des tatsächlichen zweiten Taktsignals Actual CK2 abgetastet wird, werden ein erster und zweiter tatsächlicher Abtastwert A_sp1 und A_sp2 erhalten. Somit, da die Flanken-Timings zwischen dem tatsächlichen zweiten Taktsignal Actual CK2 und dem idealen zweiten Taktsignal Ideal CK2 unterschiedlich sind, können Ausgabefehler Yerror1 und Yerror2 zwischen dem ersten und zweiten idealen Abtastwert I_sp1 und I_sp2 und dem ersten und zweiten tatsächlichen Abtastwert A_sp1 und S_sp2 erzeugt werden.
Dementsprechend stellt der Taktgenerator 130 innerhalb von Ausführungsformen des erfinderischen Konzepts die Phase des idealen zweiten Taktsignals Ideal CK2 derart ein, dass ein Abtasten bei einem gewünschten Flanken-Timing durchgeführt wird und der erste und zweite ideale Abtastwert I_sp1 und I_sp2 basierend auf dem phaseneingestellten idealen zweiten Taktsignal Ideal CK2 erhalten werden. Das heißt, der Taktgenerator 130 kann die Phase des idealen zweiten Taktsignals Ideal CK2 derart einstellen, dass die Flanken-Timings so schnell (oder langsam) wie der zweite Zeitversatz tskew2 werden, und der zweite ADC 112 kann den ersten und zweiten idealen Abtastwert I_sp1 und I_sp2 durch Abtasten des Eingabesignals X erhalten, basierend auf dem tatsächlichen zweiten Taktsignal Actual CK2.
5 ist ein Blockdiagramm, das eine Analog-Digital-Umwandlungsschaltung 300 nach einer Ausführungsform des erfinderischen Konzepts darstellt.
Bezugnehmend auf 5 kann die Analog-Digital-Umwandlungsschaltung 300 den ersten bis vierten ADCs 111 bis 114, den Generator 121 für einen relativen Zeitversatz, den Generator 122 für einen absoluten Zeitversatz und den Taktgenerator 130 enthalten. Hier ist die in Bezug auf die Analog-Digital-Umwandlungsschaltung 300 beschriebene Anzahl an ADCs wieder lediglich ein Beispiel.
Der Generator 121 für einen relativen Zeitversatz kann eine Berechnungsvorrichtung 1211 bis 1214 für einen ersten bis vierten relativen Zeitversatz enthalten. Die Berechnungsvorrichtungen 1211 bis 1214 für einen ersten bis vierten relativen Zeitversatz können jeweils dem ersten bis vierten ADC 111 bis 114 entsprechen. Jede der Berechnungsvorrichtungen 1211 bis 1214 für einen ersten bis vierten relativen Zeitversatz kann Datenabtastwerte von einem Ziel-ADC und benachbarten ADCs empfangen und kann einen relativen Zeitversatz für den Ziel-ADC berechnen. Der Ziel-ADC kann jedem Zeitversatzgenerator entsprechen. Zum Beispiel kann die Berechnungsvorrichtung 1212 für einen zweiten relativen Zeitversatz die ersten bis dritten Datenabtastwerte DS1, DS2, DS3 und DS4 vom ersten bis dritten ADC 111, 112 und 113 empfangen. Die Berechnungsvorrichtung 1212 für einen zweiten relativen Zeitversatz kann einen zweiten relativen Zeitversatz a2 für den zweiten ADC 112 basierend auf den ersten bis dritten Datenabtastwerten DS1, DS2 und DS3 berechnen. Das heißt, die Berechnungsvorrichtung 1212 für einen zweiten relativen Zeitversatz kann einen ersten Korrelationswert zwischen den ersten und zweiten Datenabtastwerten DS1 und DS2 und einen Korrelationswert zwischen den zweiten und dritten Datenabtastwerten DS2 und DS3 berechnen und kann den zweiten relativen Zeitversatz a2 des zweiten ADC 112 basierend auf einem Vergleichsergebnis zwischen dem ersten Korrelationswert und dem zweiten Korrelationswert berechnen. Wie oben erläutert kann der relative Zeitversatz a2 in einigen Ausführungsformen ein voreingestellter Wert sein oder der zweite relative Zeitversatz a2 kann ein Wert in Proportion zu einem Unterschied zwischen dem ersten Korrelationswert und dem zweiten Korrelationswert sein. Die Berechnungsvorrichtungen 1211, 1213 und 1214 für einen ersten, dritten und vierten relativen Zeitversatz können genauso operieren wie die Berechnungsvorrichtung 1212 für einen zweiten relativen Zeitversatz, um dadurch einen ersten, dritten und vierten relativen Zeitversatz a1, a3 und a4 des ersten, dritten und vierten ADC 111, 113 und 114 zu berechnen. In einigen Ausführungsformen kann der erste relative Zeitversatz a1 als 0 gelten. Dementsprechend kann die Berechnungsvorrichtung 1211 für einen ersten relativen Zeitversatz weggelassen sein.
Die Berechnungsvorrichtungen 1211 bis 1214 für einen ersten bis vierten relativen Zeitversatz werden mit Bezug auf 7 ausführlicher beschrieben.
In einigen Ausführungsformen können die Berechnungsvorrichtungen 1211 bis 1214 für einen ersten bis vierten relativen Zeitversatz sequenziell operieren und können den ersten bis vierten relativen Zeitversatz a1 bis a4 sequenziell ausgeben. Jedes Mal, wenn der erste bis vierte relative Zeitversatz a1 bis a4 ausgegeben werden, kann der Taktgenerator 130 die Phase(n) eines entsprechenden Taktsignals (von entsprechenden Taktsignalen) basierend auf der Ausgabe des ersten bis vierten relativen Zeitversatzes a1 bis a4 einstellen.
Wenn die Phase eines Taktsignals eingestellt wird, wird ein Zeitversatz reduziert, und somit kann ein relativer Zeitversatz, der in einem nächsten Auftrag ausgegeben wird, einem absoluten Zeitversatz zunehmend ähnlich sein. Da mindestens einer von einem Ziel-ADC und einem ersten und zweiten benachbarten ADC, die den relativen Zeitversatz bestimmen, der in einem nächsten Auftrag ausgegeben wird, basierend auf Taktsignalen mit Zeitversätzen operiert, kann jedoch ein Versatzfehler im relativen Zeitversatz enthalten sein.
Dementsprechend kann der Generator 122 für einen absoluten Zeitversatz den ersten bis vierten relativen Zeitversatz a1 bis a4 empfangen und kann den ersten bis vierten absoluten Zeitversatz (nachfolgend „tskew1 bis tskew4“) ausgeben. Der Generator 122 für einen absoluten Zeitversatz kann den ersten bis vierten absoluten Zeitversatz tskew1 bis tskew4 durch Entfernen der Versatzfehler, die im ersten bis vierten relativen Zeitversatz a1 bis a4 enthalten sind, unter Verwendung einer Fehlerkalibrierungsmatrix erzeugen. In einigen Ausführungsformen kann der erste absolute Zeitversatz tskew1 als 0 gelten. Dementsprechend kann der Generator 122 für einen absoluten Zeitversatz den zweiten bis vierten relativen Zeitversatz a2 bis a4 empfangen und kann den zweiten bis vierten relativen Zeitversatz a2 bis a4 ausgeben.
Beispielverfahren zum Betreiben des Generators 122 für einen absoluten Zeitversatz werden mit Bezug auf 6, 9 und 10 ausführlicher beschrieben.
Der Taktgenerator 130 kann den ersten bis vierten absoluten Zeitversatz tskew1 bis tskew4 empfangen und kann die Phasen des ersten bis vierten Taktsignals CK1 bis CK4 einstellen.
Wie in 5 dargestellt, kann der Taktgenerator 130 eine Verzögerungssteuerschaltung 131, eine Verzögerungsschaltung 132 und einen Phasenregelkreis (PLL) 133 enthalten.
Die Verzögerungssteuerschaltung 131 kann ein erstes bis viertes Verzögerungssteuersignal DSC1 bis DSC4 basierend auf dem ersten bis vierten absoluten Zeitversatz tskew1 bis tskew4 erzeugen. In einigen Ausführungsformen kann der erste absolute Zeitversatz tskew1 als 0 gelten und die Verzögerungssteuerschaltung 131 kann lediglich das zweite bis vierte Verzögerungssteuersignal DSC2 bis DSC4 erzeugen.
Die Verzögerungsschaltung 132 kann ein Bezugstaktsignal CK_ref vom PLL 133 empfangen und kann das erste bis vierte Taktsignal CK1 bis CK4 durch Einstellen der Phase des Bezugstaktsignals CK ref gemäß dem ersten bis vierten Verzögerungssteuersignal DSC1 bis DSC4 erzeugen. Die Verzögerungsschaltung 132 wird unten mit Bezug auf 11 ausführlich beschrieben.
Die Analog-Digital-Umwandlungsschaltung 300 kann einen Korrelationswert basierend auf ersten bis vierten Datenabtastwerten DS1 bis DS4, die durch den ersten bis vierten ADC 111 bis 114 ausgegeben werden, berechnen und kann den ersten bis vierten relativen Zeitversatz a1 bis a4 basierend auf dem Korrelationswert erzeugen. Darüber hinaus, da die Analog-Digital-Umwandlungsschaltung 300 unter Verwendung der Fehlerkalibrierungsmatrix den ersten bis vierten absoluten Zeitversatz tskew1 bis tskew4 erzeugen kann, die minimierte Versatzfehler enthalten, kann die Analog-Digital-Umwandlungsschaltung 300 eine verbesserte Zeitversatzkalibrierungsperformance für das erste bis vierte Taktsignal CK1 bis CK4 bereitstellen.
6 ist ein Flussdiagramm, das ein Verfahren zum Betreiben einer Analog-Digital-Umwandlungsschaltung nach einer Ausführungsform des erfinderischen Konzepts darstellt. Innerhalb des Verfahrens aus 6 können Verfahrensschritte S610, S620, S630, S640 und S650 im Allgemeinen als Einstellen der Phase eines Taktsignals gemäß einem relativen Zeitversatz verstanden werden und Verfahrensschritte S660 und S670 können als Kalibrieren der Phase des Taktsignals gemäß einem absoluten Zeitversatz verstanden werden.
Bezugnehmend auf 6, im Zusammenhang mit 1, 2, 3, 4 und 5, kann ein Wert „K“ auf eine beliebige Anzahl (z.B. 2) eingestellt werden, wodurch ein Ziel-ADC unter N ADCs 110 festgelegt wird, wobei „N“ eine positive ganze Zahl größer als 1 ist (S610). Somit, angenommen K=2, kann der Ziel-ADC als ein zweiter ADC eingestellt werden, und somit kann angenommen werden, dass der erste ADC ein Bezugs-ADC ist. Dementsprechend kann der Zeitversatz eines an den ersten ADC angelegten ersten Taktsignals als 0 gelten.
Der Generator 121 für einen relativen Zeitversatz kann Datenabtastwerte aus dem ersten ADC (K-1)-ten, dem zweiten ADC (K-ten) und dem dritten ADC (K+1)-ten erhalten und kann relative Zeitversätze basierend auf Korrelationswerten zwischen den Datenabtastwerten erzeugen (S620). Das heißt, der Generator 121 für einen relativen Zeitversatz kann einen ersten Korrelationswert zwischen den Datenabtastwerten des ersten ADC und den Datenabtastwerten des zweiten ADC und einen zweiten Korrelationswert zwischen den Datenabtastwerten des zweiten ADC und den Datenabtastwerten des dritten ADC berechnen und kann einen relativen Zeitversatz, der dem zweiten ADC entspricht, basierend auf einem Vergleichsergebnis zwischen dem ersten Korrelationswert und dem zweiten Korrelationswert berechnen. Da der relative Zeitversatz unter Verwendung der Datenabtastwerte erzeugt wird, die gemäß einem Taktsignal mit einem Zeitversatz abgetastet werden, kann der relative Zeitversatz einen Versatzfehler enthalten.
Der Taktgenerator 130 kann dann die Phase des an den zweiten ADC angelegten zweiten Taktsignals CLK2 basierend auf dem berechneten relativen Zeitversatz einstellen (S630). Das heißt, der Taktgenerator 130 kann die Phase des zweiten Taktsignals CLK2 derart einstellen, dass der relative Zeitversatz entfernt wird.
Wenn bestimmt wird, dass K (der gegenwärtige Wert) nicht gleich N (die Anzahl an ADCs) ist (S640=NEIN), kann der Wert von „K“ erhöht werden, um einen nächsten ADC unter den ADCs 110 als den Ziel-ADC festzulegen (z.B. den dritten ADC) (S650), dann können Verfahrensschritte S620 bis S650 wiederholt werden, bis K gleich N ist.
Sobald bestimmt wird, dass K nicht gleich N ist (S640=JA), kann jedoch der Generator 122 für einen absoluten Zeitversatz absolute Zeitversätze für die Taktsignale basierend auf den relativen Zeitversätzen und der Fehlerkalibrierungsmatrix erzeugen (S660). Das heißt, der Generator 122 für einen absoluten Zeitversatz kann relative Zeitversätze des ersten bis N-ten ADC durch die iterative Ausführung von Verfahrensschritten S610 bis S650 erhalten und kann eine Multiplikationsoperation in Bezug auf die relativen Zeitversätze und die Fehlerkalibrierungsmatrix durchführen. Der Generator 122 für einen absoluten Zeitversatz kann die absoluten Zeitversätze des ersten bis N-ten ADC mittels der Multiplikationsoperation erhalten.
Ein Beispiel für eine Fehlerkalibrierungsmatrix diesbezüglich wird mit Bezug auf 10 ausführlicher beschrieben.
Sobald der Generator 122 für einen absoluten Zeitversatz absolute Zeitversätze für die Taktsignale basierend auf den relativen Zeitversätzen und der Fehlerkalibrierungsmatrix erzeugt hat, kann der Taktgenerator 130 die Phasen der Taktsignale basierend auf den erzeugten absoluten Zeitversätzen einstellen (S670).
Aus dem Vorangegangenen wird ein Fachmann begrüßen, dass Verfahren zum Betreiben einer Analog-Digital-Umwandlungsschaltung nach Ausführungsformen des erfinderischen Konzepts ermöglichen, dass ein in einem relativen Zeitversatz enthaltener Versatzfehler unter Verwendung der Fehlerkalibrierungsmatrix entfernt wird, wodurch eine ADC-Performance verbessert wird.
7 ist ein Blockdiagramm, das ferner in einem Beispiel die Berechnungsvorrichtung 1212 für einen zweiten relativen Zeitversatz aus 5 darstellt. Die nachfolgende Beschreibung kann jedoch gleichermaßen auf die Berechnungsvorrichtungen 1211, 1213 und 1214 für einen ersten, dritten und vierten relativen Zeitversatz aus 5 angewandt werden.
In 7 kann die Berechnungsvorrichtung 1212 für einen zweiten relativen Zeitversatz die ersten bis dritten Datenabtastwerte DS1 bis DS3 empfangen und den zweiten relativen Zeitversatz a2 ausgeben.
Die Berechnungsvorrichtung 1212 für einen zweiten relativen Zeitversatz kann eine erste und zweite Korrelationsoperationsschaltung 411 und 412, eine Subtraktionsschaltung 413, eine Akkumulierungs- & Mittelungsschaltung 420, einen Versatzwertgenerator 430 und ein erstes bis drittes Register 441 bis 443 enthalten.
Die erste Korrelationsoperationsschaltung 441 kann eine Sequenz an ersten Korrelationsoperationen durch jeweiliges Multiplizieren von ersten Datenabtastwerten DS1 mit zweiten Datenabtastwerten DS2 durchführen. Die ersten Datenabtastwerte DS1 und die zweiten Datenabtastwerte DS2 können sequenziell in die erste Korrelationsoperationsschaltung 411 eingegeben werden. Der in jeder der ersten Korrelationsoperationen verwendete erste Datenabtastwert DS1 kann ein Abtastwert sein, der zu einem späteren Zeitpunkt als dem Abtasten des zweiten Datenabtastwerts DS2 abgetastet worden ist.
Die zweite Korrelationsoperationsschaltung 412 kann eine Sequenz an zweiten Korrelationsoperationen durch jeweiliges Multiplizieren der zweiten Datenabtastwerte DS2 mit dritten Datenabtastwerten DS3 durchführen. Die zweiten Datenabtastwerte DS2 und die dritten Datenabtastwerte DS3 können sequenziell in die zweite Korrelationsoperationsschaltung 412 eingegeben werden. Der in jeder der zweiten Korrelationsoperationen verwendete zweite Datenabtastwert DS2 kann ein Abtastwert sein, der zu einem späteren Zeitpunkt als dem Abtasten des dritten Datenabtastwerts DS3 abgetastet worden ist.
Die Subtraktionsschaltung 413 kann jeweils eine Sequenz an Subtraktionsoperationen zwischen ersten Operationswerten der ersten Korrelationsoperationen (d.h. den ersten Korrelationswerten) und zweiten Operationswerten der zweiten Korrelationsoperationen (d.h. den zweiten Korrelationswerten) durchführen. Die Subtraktionsschaltung 413 kann Subtraktionsergebnisse für die Sequenz an Subtraktionsoperationen an die Akkumulierungs- & Mittelungsschaltung 420 übermitteln.
Die Akkumulierungs- & Mittelungsschaltung 420 kann die Subtraktionsergebnisse für die Sequenz an Subtraktionsoperationen zum Erzeugen eines Akkumulierungsergebnisses akkumulieren und das Akkumulierungsergebnis durch eine Anzahl an Subtraktionsoperationen zum Berechnen eines Durchschnittswerts teilen. Wenn der Durchschnittswert positiv (+) ist, ist das Abtast-Timing des zweiten Datenabtastwerts DS2 näher an einem Abtast-Timing des dritten Datenabtastwerts DS3 als an einem Abtast-Timing des ersten Datenabtastwerts DS1, und somit kann der zweite relative Zeitversatz a2 als ein positiver Wert verstanden werden. Ansonsten, wenn der Durchschnittswert negativ (-) ist, ist das Abtast-Timing des zweiten Datenabtastwerts DS2 näher am Abtast-Timing des ersten Datenabtastwerts DS1 als am Abtast-Timing des dritten Datenabtastwerts DS3, und somit kann der zweite relative Zeitversatz a2 als ein negativer Wert verstanden werden. Die Akkumulierungs- & Mittelungsschaltung 420 kann den Durchschnittswert an den Versatzwertgenerator 430 übermitteln.
Der Versatzwertgenerator 430 kann den Wert des zweiten relativen Zeitversatzes a2 basierend auf dem Durchschnittswert bestimmen. In einigen Ausführungsformen, wenn der Durchschnittswert positiv ist, kann der Versatzwertgenerator 430 einen voreingestellten positiven Wert als den Wert des zweiten relativen Zeitversatzes a2 bestimmen. Alternativ, wenn der Durchschnittswert negativ ist, kann der Versatzwertgenerator 430 einen voreingestellten negativen Wert als den zweiten relativen Zeitversatz a2 bestimmen. In einigen Ausführungsformen kann der Versatzwertgenerator 430 eine Größe des zweiten relativen Zeitversatzes a2 derart bestimmen, dass diese proportional zu einer absoluten Größe des Durchschnittswerts ist. Wenn zum Beispiel der Durchschnittswert positiv ist und relativ groß ist, ist das Abtast-Timing des zweiten Datenabtastwerts DS2 näher am Abtast-Timing des dritten Datenabtastwerts DS3 als am Abtast-Timing des ersten Datenabtastwerts DS1, und somit kann der Wert des zweiten relativen Zeitversatzes a2 als ein großer Wert verstanden werden.
Das erste, zweite und dritte Register 441, 442 und 443 können Zeitpunkte verzögern, wenn die zweiten und dritten Datenabtastwerte DS2 und DS3 an die erste und zweite Korrelationsoperationsschaltung 411 und 412 kommuniziert werden. Da zum Beispiel das erste Register 441 den Zeitpunkt verzögert, an dem der zweite Datenabtastwert DS2 an die erste Korrelationsoperationsschaltung 411 kommuniziert wird, kann eine erste Korrelationsoperation am zweiten Datenabtastwert DS2 und am ersten Datenabtastwert DS1, der zu einem späteren Zeitpunkt als der zweite Datenabtastwert DS2 abgetastet wird, durchgeführt werden. Da das zweite und dritte Register 442 und 443 den Zeitpunkt verzögern, an dem der dritte Datenabtastwert DS3 an die zweite Korrelationsoperationsschaltung 412 kommuniziert wird, kann eine zweite Korrelationsoperation am dritten Datenabtastwert DS3 und am zweiten Datenabtastwert DS2, der zu einem späteren Zeitpunkt als der dritte Datenabtastwert DS3 abgetastet wird, durchgeführt werden.
8 ist ein Flussdiagramm, das ein Verfahren zum Betreiben einer Analog-Digital-Umwandlungsschaltung nach Ausführungsformen des erfinderischen Konzepts darstellt.
Bezugnehmend auf 1, 5 und 7 kann die erste Korrelationsoperationsschaltung 411 erste Korrelationsoperationen zwischen Zieldatenabtastwerten und ersten benachbarten Datenabtastwerten durchführen (S810). Die Zieldatenabtastwerte können Datenabtastwerte sein, die von einem Ziel-ADC im Zusammenhang mit einem relativen Zeitversatz, der erzeugt werden soll, ausgegeben werden. Die ersten benachbarten Datenabtastwerte können Datenabtastwerte sein, die von einem ersten ADC benachbart zum Ziel-ADC ausgegeben werden. In einigen Ausführungsformen können die ersten Korrelationsoperationen Multiplikationen zwischen den Zieldatenabtastwerten und den ersten benachbarten Datenabtastwerten sein.
Die zweite Korrelationsoperationsschaltung 412 kann zweite Korrelationsoperationen zwischen Zieldatenabtastwerten und zweiten benachbarten Datenabtastwerten durchführen (S820). Die zweiten benachbarten Datenabtastwerte können Datenabtastwerte sein, die von einem zweiten ADC benachbart zum Ziel-ADC ausgegeben werden. In einigen Ausführungsformen können die zweiten Korrelationsoperationen Multiplikationen zwischen den Zieldatenabtastwerten und den zweiten benachbarten Datenabtastwerten sein.
Die Subtraktionsschaltung 413 kann Subtraktionsoperationen in Bezug auf erste Operationswerte, die Ergebnissen der ersten Korrelationsoperationen entsprechen, und zweite Operationswerte, die Ergebnissen der zweiten Korrelationsoperationen entsprechen, durchführen (S830).
Die Akkumulierungs- & Mittelungsschaltung 420 kann eine Akkumulierungs- & Mittelungsoperation in Bezug auf Ergebniswerte der Subtraktionsoperationen durchführen (S840). Das heißt, die Akkumulierungs- & Mittelungsschaltung 420 kann eine Addition an den Ergebniswerten der Subtraktionsoperationen durchführen und ein Ergebnis der Addition durch die Anzahl an Subtraktionsoperationen teilen, um dadurch einen Durchschnittswert zu erhalten.
Der Versatzwertgenerator 430 kann einen relativen Zeitversatz des Ziel-ADC basierend auf dem Durchschnittswert erzeugen (S850). In einigen Ausführungsformen, wenn der Durchschnittswert positiv ist, kann der Versatzwertgenerator 430 einen voreingestellten positiven Wert als den Wert des zweiten relativen Zeitversatzes a2 bestimmen. Alternativ, wenn der Durchschnittswert negativ ist, kann der Versatzwertgenerator 430 einen voreingestellten negativen Wert als den Wert des zweiten relativen Zeitversatzes a2 bestimmen. Nach Ausführungsformen kann der Versatzwertgenerator 430 die Größe des zweiten relativen Zeitversatzes a2 derart bestimmen, dass diese proportional zu der absoluten Größe des Durchschnittswerts ist.
9 ist ein Flussdiagramm, das ein Verfahren zum Betreiben einer Analog-Digital-Umwandlungsschaltung nach einer Ausführungsform des erfinderischen Konzepts darstellt.
Bezugnehmend auf 1, 5, 7 und 8 kann der Generator 122 für einen absoluten Zeitversatz einen ersten bis n-ten relativen Zeitversatz a1 bis an für die ADCs 111 bis 11n erhalten (S910). In einigen Ausführungsformen kann der erste relative Zeitversatz a1 als 0 gelten. Dementsprechend kann der Generator 122 für einen absoluten Zeitversatz den zweiten bis n-ten relativen Zeitversatz a2 bis an erhalten.
Der Generator 122 für einen absoluten Zeitversatz kann einen ersten bis n-ten absoluten Zeitversatz tskew1 bis tskewn basierend auf dem ersten bis a-ten relativen Zeitversatz a1 bis an und der Fehlerkalibrierungsmatrix erzeugen (S920). Die Fehlerkalibrierungsmatrix kann eine Matrix sein, die mit einer n-mal-1-Matrix unter Verwendung des ersten bis a-ten relativen Zeitversatzes a1 bis an als ein Element multipliziert wird, um Fehler im ersten bis a-ten relativen Zeitversatz a1 bis an zu kalibrieren. In einigen Ausführungsformen, da der erste relative Zeitversatz a1 als 0 gelten kann, kann die Fehlerkalibrierungsmatrix mit einer n-1-mal-1-Matrix unter Verwendung des zweiten bis n-ten relativen Zeitversatzes a2 bis an als ein Element multipliziert werden, um Fehler im zweiten bis n-ten relativen Zeitversatz a2 bis an zu kalibrieren. In einigen Ausführungsformen kann der erste absolute Zeitversatz tskew1 als 0 gelten.
10 ist eine Tabelle, die in einem Beispiel eine Fehlerkalibrierungsmatrix nach einer Ausführungsform des erfinderischen Konzepts darstellt. Hier übernimmt 10 ein Verfahren zum Berechnen der Fehlerkalibrierungsmatrix, wenn eine Analog-Digital-Umwandlungsschaltung einen ersten bis vierten ADC enthält.
Somit, bezugnehmend auf die Tabelle aus 9 im Zusammenhang mit den zuvor in Bezug auf 1, 2, 3, 4, 5, 6, 7 und 8 beschriebenen Ausführungsformen, können der erste absolute Zeitversatz tskew1 und der erste relative Zeitversatz a1 als 0 gelten. Der zweite bis vierte absolute Zeitversatz tskew2 bis tskew4 können Zeitversätze sein, welche im zweiten bis vierten Taktsignal CK2 bis CK4 enthalten sind, verglichen mit dem an den ersten ADC angelegten ersten Taktsignal CK1.
Der zweite bis vierte relative Zeitversatz a2 bis a4 können durch den Generator 121 für einen relativen Zeitversatz erzeugt werden. Ein relativer Zeitversatz kann basierend auf Datenabtastwerten erzeugt werden, die durch den Ziel-ADC und den ersten und zweiten benachbarten ADC ausgegeben werden, und die Datenabtastwerte können gemäß Taktsignalen mit Zeitversätzen abgetastet werden. Dementsprechend kann der relative Zeitversatz einen Versatzfehler enthalten. Das heißt, selbst wenn die Phase eines Taktsignals basierend auf dem relativen Zeitversatz eingestellt wird, können die Taktsignale noch immer Zeitversätze aufweisen.
In einigen Ausführungsformen können der erste bis vierte relative Zeitversatz a1 bis a4 sequenziell erzeugt werden. Jedes Mal, wenn der erste bis vierte relative Zeitversatz a1 bis a4 erzeugt werden, kann der Taktgenerator 130 die Phasen entsprechender Taktsignale basierend auf dem erzeugten ersten bis vierten relativen Zeitversatz a1 bis a4 einstellen. Wenn die Phase eines Taktsignals eingestellt wird, wird ein Zeitversatz reduziert, und somit kann ein in einem späteren Auftrag erzeugter relativer Zeitversatz einen kleinen Versatzfehler enthalten.
Ein Versatzfehler, der einem relativen Zeitversatz entspricht, kann basierend auf einem absoluten Zeitversatz berechnet werden.
Zum Beispiel kann ein Versatzfehler, der dem relativen Zeitversatz a2 des zweiten ADC entspricht, als $\frac{tskew 2}{2}$
als ein Durchschnittswert zwischen dem ersten absoluten Zeitversatz tskew1 und dem dritten absoluten Zeitversatz tskew3 berechnet werden. Ein Versatzfehler im relativen Zeitversatz a3 des dritten ADC kann als $\frac{tskew 3}{4} + \frac{tskew 4}{2}$
als ein Durchschnittswert zwischen dem Versatzfehler, der dem relativen Zeitversatz a2 des zweiten ADC entspricht, und dem vierten absoluten Zeitversatz tskew4 berechnet werden. Ein Versatzfehler im relativen Zeitversatz a4 des vierten ADC kann als $\frac{tskew 3}{8} + \frac{tskew 4}{4}$
als ein Durchschnittswert zwischen dem Versatzfehler, der dem relativen Zeitversatz a3 des dritten ADC entspricht, und dem ersten absoluten Zeitversatz tskew1 berechnet werden.
Dementsprechend kann ein Wert, der durch Entfernen eines Versatzfehlers aus einem relativen Zeitversatz erhalten wird, als ein absoluter Zeitversatz tskew geschätzt werden. Zum Beispiel kann der zweite absolute Zeitversatz tskew2 als $a 2 - \frac{tskew 3}{2}$
geschätzt werden, der dritte absolute Zeitversatz tskew3 kann als $α 3 - \frac{tskew 3}{4} - \frac{tskew 4}{2}$
geschätzt werden, und der vierte absolute Zeitversatz tskew4 kann als $α 4 - \frac{tskew 3}{8} - \frac{tskew 4}{4}$
geschätzt werden.
Dementsprechend kann eine Beziehung zwischen dem zweiten bis vierten absoluten Zeitversatz tskew2 bis tskew4 und dem zweiten bis vierten relativen Zeitversatz a2 bis a4 wie in [Gleichung 1] ausgedrückt werden. $(\begin{matrix} t s k e w 2 \\ t s k e w 3 \\ t s k e w 4 \end{matrix}) = {(\begin{matrix} 1 & \frac{1}{2} & 0 \\ 0 & \frac{5}{4} & \frac{1}{2} \\ 0 & \frac{1}{8} & \frac{5}{4} \end{matrix})}^{- 1} (\begin{matrix} α 2 \\ α 3 \\ α 4 \end{matrix}),$
wobei eine Matrix, die mit einer Matrix des zweiten bis vierten relativen Zeitversatzes a2 bis a4 multipliziert wird, als eine Fehlerkalibrierungsmatrix bezeichnet werden kann.
Das heißt, der Generator 122 für einen absoluten Zeitversatz kann den zweiten bis vierten absoluten Zeitversatz tskew2 bis tskew4 durch Multiplizieren des empfangenen zweiten bis vierten relativen Zeitversatzes a2 bis a4 mit der Fehlerkalibrierungsmatrix erzeugen. Die Fehlerkalibrierungsmatrix kann im Generator 122 für einen absoluten Zeitversatz vorgespeichert sein.
11 ist ein Blockdiagramm, das in einem Beispiel die Verzögerungsschaltung 132 aus 5 nach einer Ausführungsform des erfinderischen Konzepts darstellt.
Bezugnehmend auf 11 kann die Verzögerungsschaltung 132 das Bezugstaktsignal CK_ref empfangen und kann das erste bis n-te Taktsignal CK1 bis CKn gemäß dem ersten bis n-ten Verzögerungssteuersignal DSC1 bis DSCn erzeugen.
Die Verzögerungsschaltung 132 kann eine Bezugstaktpufferschaltung 500, eine erste bis n-te Taktpufferschaltung 510 bis 530 und eine erste bis n-te Auswählschaltung MUX1 bis MUXn enthalten.
Die Bezugstaktpufferschaltung 500 kann Puffer C1 bis Cn enthalten. Die Puffer C1 bis Cn können ein erstes bis n-tes Bezugstaktsignal CK_ref1 bis CK_refn durch Verzögern des Bezugstaktsignals CK ref durch unterschiedliche Grade erzeugen.
Die erste bis n-te Taktpufferschaltung 510 bis 530 können jeweils das erste bis n-te Bezugstaktsignal CK_ref1 bis CK_refh empfangen und können das erste bis n-te Bezugstaktsignal CK_ref1 bis CK_refn jeweils durch unterschiedliche Grade verzögern. Zum Beispiel kann die erste Taktpufferschaltung 510 Puffer C11 bis C1m enthalten. Die Puffer C11 bis C1m können das erste Bezugstaktsignal CK_ref1 durch unterschiedliche Grade verzögern.
Die erste bis n-te Auswählschaltung MUX1 bis MUXn können eines aus Taktsignalen, welche durch die erste bis n-te Taktpufferschaltung 510 bis 530 ausgegeben werden, basierend auf dem ersten bis n-ten Verzögerungssteuersignal DCS1 bis DCSn auswählen. Zum Beispiel kann die erste Auswählschaltung MUX1 eines aus Taktsignalen mit verschiedenen Phasen, welche durch die erste Taktpufferschaltung 510 ausgegeben werden, basierend auf dem ersten Verzögerungssteuersignal DCS1 auswählen und kann das ausgewählte Taktsignal an die Außenseite ausgeben.
12 ist ein Blockdiagramm einer drahtlosen Kommunikationsvorrichtung 1000 nach einer Ausführungsform des erfinderischen Konzepts.
Bezugnehmend auf 12 kann die drahtlose Kommunikationsvorrichtung 1000 eine Antenne 1010, eine Antennenschnittstellenschaltung 1020, rauscharme Verstärker (LNAs) LNA_1 bis LNA_n, Empfänger 1030_1 bis 1030_n und einen Basisbandprozessor 1040 enthalten.
Die Antennenschnittstellenschaltung 1020 kann ein durch die Antenne 1010 empfangenes Analogsignal an einen der Empfänger 1030_1 bis 1030_n weiterleiten. Die Antennenschnittstellenschaltung 1020 kann zum Beispiel Schalter, einen Duplexer, eine Filterschaltung und eine Eingabeanpassungsschaltung enthalten.
Die LNAs LNA_1 bis LNA_n können eine Verstärkung mit niedriger Frequenz am empfangenen Analogsignal durchführen und ein Ergebnis der Verstärkung mit niedriger Frequenz an die Empfänger 1030_1 bis 1030_n ausgeben, die jeweils mit den LNAs LNA_1 bis LNA_n verbunden sind.
Der Basisbandprozessor 1040 kann eine Verarbeitungsoperation, die eine Demodulation und dergleichen enthält, in Bezug auf Digitalsignale durchführen, welche durch die Empfänger 1030_1 bis 1030_n kommuniziert werden.
In einigen Ausführungsformen kann der erste Empfänger 1030_1 eine Analog-Digital-Umwandlungsschaltung 1032_1, auf die Ausführungsformen des erfinderischen Konzepts angewandt werden, und eine Ausgabeschaltung 1034_1 enthalten. Die Analog-Digital-Umwandlungsschaltung 1032_1 kann das vom ersten LNA LNA_1 empfangene Analogsignal in ein Digitalsignal umwandeln und kann eine Zeitversatzkalibrierung, die mit dem erfinderischen Konzept übereinstimmt, während der Umwandlung durchführen. Da ein Zeitversatzfehler während der Analog-Digital-Umwandlung mittels einer Zeitversatzkalibrierung als einer Hintergrundoperation bereits korrigiert worden ist, kann die Analog-Digital-Umwandlungsschaltung 1032_1 zügig ein qualitätsverbessertes Digitalsignal an den Basisbandprozessor 1040 übermitteln. Nach einigen Ausführungsformen kann der erste Empfänger 1030_1 derart umgesetzt sein, dass er ferner den ersten LNA LNA_1 enthält.
Nach einer Ausführungsform kann die Ausgabeschaltung 1034_1 eine Qualitätsverbesserungsoperation am Digitalsignal durchführen, das durch die Analog-Digital-Umwandlungsschaltung 1032_1 ausgegeben wird. Zum Beispiel kann die Ausgabeschaltung 1034_1 das Digitalsignal basierend auf mindestens einem von einer kontinuierlichen zeitlinearen Entzerrung (CTLE), einer entscheidungs-rückgekoppelten Entzerrung (DFE) und einer Vorwärtskopplungsentzerrung (FFE) entzerren.
Die oben beschriebene Struktur des ersten Empfängers 1030_1 ist gleichermaßen anwendbar auf die anderen Empfänger 1030 2 bis 1030_n.
13 ist ein Blockdiagramm eines Berechnungssystems 2000 nach einer Ausführungsform des erfinderischen Konzepts.
Bezugnehmend auf 13 kann das Berechnungssystem 2000 einen Prozessor 2100, eine Systemzwischenverbindung 2200, eine Speichervorrichtung 2300, eine Nutzer-Eingabe/Ausgabe(I/0)-Vorrichtung 2400 und ein Modem 2500 enthalten. Nach einigen Ausführungsformen können der Prozessor 2100, die Systemzwischenverbindung 2200, die Speichervorrichtung 2300, die Nutzer-I/O-Verbindung 2400 und das Modem 2500 auf einem Substrat (nicht gezeigt) angebracht sein. Die Speichervorrichtung 2300, die Nutzer-I/O-Vorrichtung 2400 und das Modem 2500 können mittels Kanälen 2030, 2040 und 2050 jeweils mit der Systemzwischenverbindung 2200 verbunden sein. Die Kanäle 2030, 2040 und 2050 können auf einem von verschiedenen Standards basieren, wie einem Peripheral Component Interconnect Express (PCIe), einem nichtflüchtigen Speicherexpress (NVMe), einer Advanced eXtensible Interface (AXI) und einer ARM Microcontroller Bus Architecture (AMBA).
Die Speichervorrichtung 2300 kann als ein Speicher des Berechnungssystems 2000 fungieren. Die Speichervorrichtung 2300 kann Originaldaten von Nutzerdaten, einer Anwendung und eines Betriebssystems (OS), die durch den Prozessor 2100 ausgeführt werden, speichern. Die Speichervorrichtung 2300 kann ein Festplattenlaufwerk (HDD), ein Festkörperlaufwerk (SSD), ein optisches Plattenlaufwerk (ODD) etc. enthalten.
Die Nutzer-I/O-Vorrichtung 2400 kann zum Austausch von Informationen mit einem Nutzer konfiguriert sein. Die Nutzer-I/O-Vorrichtung 2400 kann eine Nutzereingabevorrichtung zum Empfangen von Informationen vom Nutzer enthalten, wie eine Tastatur, eine Maus, ein Berührungsfeld, einen Betriebssensor und ein Mikrofon. Die Nutzer-I/O-Vorrichtung 2400 kann eine Nutzerausgabevorrichtung zum Übermitteln von Informationen an den Nutzer enthalten, wie eine Anzeigevorrichtung, einen Lautsprecher, einen Lichtstrahlprojektor und einen Drucker.
Das Modem 2500 kann zum Austausch von Daten mit einer externen Vorrichtung auf eine verdrahtete oder drahtlose Weise konfiguriert sein. Nach einer Ausführungsform kann das Modem 2500 mit dem Prozessor 2100 integriert sein.
Der Prozessor 2100 kann das Berechnungssystem 2000 steuern und kann einen zentralen Prozessor oder Anwendungsprozessor zum Durchführen verschiedener Operationen enthalten. Der Prozessor 2100 kann eine Analog-Digital-Umwandlungsschaltung 2110 enthalten, auf die Ausführungsformen des erfinderischen Konzepts angewandt worden sind. Die Analog-Digital-Umwandlungsschaltung 2110 kann ein von der Speichervorrichtung 2300, der Nutzer-I/O-Vorrichtung 2400 und dem Modem 2500 mittels der Systemschnittstelle 2200 empfangenes Analogsignal in ein Digitalsignal umwandeln und kann eine Zeitversatzkalibrierung, auf welche die technische Idee des erfinderischen Konzepts angewandt worden ist, während der Umwandlung durchführen. Da ein Zeitversatzfehler bereits während der Analog-Digital-Umwandlung mittels der Zeitversatzkalibrierung als einer Hintergrundoperation korrigiert worden ist, kann die Analog-Digital-Umwandlungsschaltung 2110 zügig ein qualitätsverbessertes Digitalsignal an den Prozessor 2100 übermitteln. Nach einigen Ausführungsformen kann die Analog-Digital-Umwandlungsschaltung 2110 derart umgesetzt sein, dass sie in der Systemzwischenverbindung 2200 enthalten ist.
Obwohl das erfinderische Konzept mit Bezug auf Ausführungsformen desselben besonders gezeigt und beschrieben worden ist, versteht es sich, dass verschiedene Änderungen in Form und Details darin vorgenommen werden können, ohne dabei von der Idee und dem Umfang der nachfolgenden Ansprüche abzuweichen.
ZITATE ENTHALTEN IN DER BESCHREIBUNG
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
Zitierte Patentliteratur

KR 1020210070108 [0001]

Claims

Analog-Digital-Umwandlungsschaltung, aufweisend: Analog-Digital-Wandler (ADCs), die einen Ziel-Analog-Digital-Wandler (ADC), der zweite Datenabtastwerte bereitstellt, einen ersten benachbarten ADC, der erste Datenabtastwerte bereitstellt, und einen zweiten benachbarten ADC, der dritte Datenabtastwerte bereitstellt, enthalten, wobei die ADCs konfiguriert sind, eine Analog-Digital-Umwandlung unter Verwendung eines Zeitverschachtelungsansatzes durchzuführen, jeweils als Reaktion auf Taktsignale, die unterschiedliche Phasen besitzen und ein Bezugstaktsignal enthalten; eine Timing-Kalibrierungsschaltung, die einen Generator für einen relativen Zeitversatz und einen Generator für einen absoluten Zeitversatz enthält, wobei der Generator für einen relativen Zeitversatz konfiguriert ist, einen relativen Zeitversatz der Taktsignale basierend auf einem Vergleich zwischen einem ersten Korrelationswert und einem zweiten Korrelationswert zu erzeugen, wobei der erste Korrelationswert ein multiplikativer Wert auf einem ersten Datenabtastwert und einem zweiten Datenabtastwert ist, und der zweite Korrelationswert ein multiplikativer Wert auf einem zweiten Datenabtastwert und einem dritten Datenabtastwert ist, und der Generator für einen absoluten Zeitversatz konfiguriert ist, einen absoluten Zeitversatz der Taktsignale, mit Ausnahme des Bezugstaktsignals, basierend auf dem relativen Zeitversatz zu erzeugen; und einen Taktgenerator, der konfiguriert ist, mindestens eine Phase eines Taktsignals unter den Taktsignalen basierend auf dem absoluten Zeitversatz einzustellen.
Analog-Digital-Umwandlungsschaltung nach Anspruch 1, wobei die Timing-Kalibrierungsschaltung ferner konfiguriert ist, den absoluten Zeitversatz durch Entfernen eines Versatzfehlers aus dem relativen Zeitversatz zu erzeugen.
Analog-Digital-Umwandlungsschaltung nach Anspruch 2, wobei der Generator für einen absoluten Zeitversatz ferner konfiguriert ist, den absoluten Zeitversatz durch Multiplizieren von mindestens einem einer Mehrzahl an relativen Zeitversätzen, die jeweils in Bezug auf die ADCs durch eine Fehlerkalibrierungsmatrix erzeugt werden, zu erzeugen.
Analog-Digital-Umwandlungsschaltung nach Anspruch 1, wobei der relative Zeitversatz einen positiven Wert aufweist, wenn der erste Korrelationswert größer ist als der zweite Korrelationswert, und der relative Zeitversatz einen negativen Wert aufweist, wenn der zweite Korrelationswert größer ist als der erste Korrelationswert.
Analog-Digital-Umwandlungsschaltung nach Anspruch 4, wobei eine Größe des relativen Zeitversatzes proportional zu einem Unterschied zwischen dem ersten Korrelationswert und dem zweiten Korrelationswert ist.
Analog-Digital-Umwandlungsschaltung nach Anspruch 1, wobei der erste benachbarte ADC ein erstes Taktsignal unter den Taktsignalen empfängt, der Ziel-ADC ein zweites Taktsignal unter den Taktsignalen empfängt und der zweite benachbarte ADC ein drittes Taktsignal unter den Taktsignalen empfängt, das erste Taktsignal eine relativ schnellere Phase aufweist als das zweite Taktsignal, und das dritte Taktsignal eine relativ langsamere Phase aufweist als das zweite Taktsignal.
Analog-Digital-Umwandlungsschaltung nach Anspruch 6, wobei der Generator für einen relativen Zeitversatz aufweist: eine Berechnungsvorrichtung für einen ersten relativen Zeitversatz, die erste Datenabtastwerte empfängt und einen ersten relativen Zeitversatz erzeugt; eine Berechnungsvorrichtung für einen zweiten relativen Zeitversatz, die erste Datenabtastwerte und zweite Datenabtastwerte empfängt und einen zweiten relativen Zeitversatz erzeugt; und eine Berechnungsvorrichtung für einen dritten relativen Zeitversatz, die zweite Datenabtastwerte und dritte Datenabtastwerte empfängt und einen dritten relativen Zeitversatz erzeugt.
Analog-Digital-Umwandlungsschaltung nach Anspruch 7, wobei die Berechnungsvorrichtung für einen zweiten relativen Zeitversatz aufweist: eine erste Korrelationsoperationsschaltung, die Operationen an den ersten Datenabtastwerten und den zweiten Datenabtastwerten durchführt, um erste Korrelationswerte zu erzeugen; eine zweite Korrelationsoperationsschaltung, die Operationen an den zweiten Datenabtastwerten und den dritten Datenabtastwerten durchführt, um zweite Korrelationswerte zu erzeugen; eine Subtraktionsschaltung, die eine Anzahl an Subtraktionsoperationen zwischen den jeweiligen ersten Korrelationswerten und zweiten Korrelationswerten durchführt, um Subtraktionsergebnisse zu erzeugen; eine Akkumulierungs- & Mittelungsschaltung, welche die Subtraktionsergebnisse zum Erzeugen eines Akkumulierungsergebnisses akkumuliert und das Akkumulierungsergebnis durch die Anzahl an Subtraktionen zum Erzeugen eines Durchschnittswerts teilt; und einen Versatzwertgenerator, der einen zweiten relativen Zeitversatz basierend auf dem Durchschnittswert bestimmt.
Analog-Digital-Umwandlungsschaltung nach Anspruch 1, wobei die ADCs zahlenmäßig N sind, wobei „N“ eine positive ganze Zahl größer als 1 ist, und der Generator für einen relativen Zeitversatz N Berechnungsvorrichtungen für einen relativen Zeitversatz enthält, wobei jede der Berechnungsvorrichtungen für einen relativen Zeitversatz einen entsprechenden einen von einem ersten bis N-ten relativen Zeitversatz bereitstellt, der Generator für einen absoluten Zeitversatz konfiguriert ist, einen ersten bis N-ten absoluten Zeitversatz zu erzeugen, und der Taktgenerator eine Phase eines jeden der Taktsignale als Reaktion auf den ersten bis N-ten absoluten Zeitversatz einstellt.
Analog-Digital-Umwandlungsschaltung nach Anspruch 9, wobei der Taktgenerator aufweist: eine Verzögerungssteuerschaltung, die den ersten bis N-ten absoluten Zeitversatz empfängt und ein erstes bis N-tes Verzögerungssteuersignal basierend auf dem ersten bis N-ten absoluten Zeitversatz erzeugt; und eine Verzögerungsschaltung, die das Bezugstaktsignal und das erste bis N-te Verzögerungssteuersignal empfängt und jeweils jedes der Taktsignale durch Einstellen einer Phase des Bezugstaktsignals erzeugt.
Analog-Digital-Umwandlungsschaltung nach Anspruch 1, wobei der Taktgenerator aufweist: eine Verzögerungssteuerschaltung, die konfiguriert ist, den absoluten Zeitversatz zu empfangen und mindestens ein Verzögerungssteuersignal zu erzeugen; und eine Verzögerungsschaltung, die konfiguriert ist, eine Phase des mindestens einen der Taktsignale als Reaktion auf das mindestens eine Verzögerungssteuersignal einzustellen.
Verfahren zum Betreiben einer Analog-Digital-Umwandlungsschaltung, die N Analog-Digital-Wandler (ADCs) enthält, wobei die ADCs einen Ziel-Analog-Digital-Wandler (ADC), der zweite Datenabtastwerte bereitstellt, einen ersten benachbarten ADC, der erste Datenabtastwerte bereitstellt, und einen zweiten benachbarten ADC, der dritte Datenabtastwerte bereitstellt, enthalten, wobei „N“ eine positive ganze Zahl größer als 1 ist, und die ADCs konfiguriert sind, eine Analog-Digital-Umwandlung unter Verwendung eines Zeitverschachtelungsansatzes als Reaktion auf Taktsignale mit unterschiedlichen Phasen durchzuführen, wobei das Verfahren aufweist: Einstellen eines Werts K, der niedriger ist als N, wobei K den Ziel-ADC unter den ADCs identifiziert; (A) Erzeugen eines relativen Zeitversatzes für den Ziel-ADC basierend auf einem ersten Korrelationswert zwischen jeweiligen ersten Datenabtastwerten und zweiten Datenabtastwerten und einem zweiten Korrelationswert zwischen jeweiligen zweiten Datenabtastwerten und dritten Datenabtastwerten; (B) Einstellen eines K-ten Taktsignals, das an den Ziel-ADC angelegt wird, basierend auf dem relativen Zeitversatz; (C) Bestimmen, ob K gleich N ist; und wenn K nicht gleich N ist, Erhöhen von K und dann sequenzielles Wiederholen von (A), (B) und (C), andernfalls, wenn K gleich N ist, Erzeugen von absoluten Zeitversätzen der Taktsignale basierend auf relativen Zeitversätzen und einer Fehlerkalibrierungsmatrix und Einstellen von Phasen der Taktsignale basierend auf den absoluten Zeitversätzen.
Verfahren nach Anspruch 12, wobei das Erzeugen der absoluten Zeitversätze der Taktsignale ein Multiplizieren von jedem der relativen Zeitversätze mit der Fehlerkalibrierungsmatrix aufweist.
Verfahren nach Anspruch 12, wobei das Erzeugen des relativen Zeitversatzes aufweist: Durchführen von ersten Operationen an jeweiligen ersten Datenabtastwerten und zweiten Datenabtastwerten, um erste Korrelationswerte zu erzeugen; Durchführen von zweiten Operationen an jeweiligen zweiten Datenabtastwerten und dritten Datenabtastwerten, um zweite Korrelationswerte zu erzeugen; Durchführen einer Anzahl an Subtraktionsoperationen zwischen jeweiligen ersten Korrelationswerten und zweiten Korrelationswerten, um Subtraktionsergebnisse zu erzeugen; Akkumulieren der Subtraktionsergebnisse, um ein Akkumulierungsergebnis zu erzeugen; Teilen des Akkumulierungsergebnisses durch die Anzahl an Subtraktionsoperationen, um einen Durchschnittswert zu erzeugen; und Bestimmen des relativen Zeitversatzes basierend auf dem Durchschnittswert.
Verfahren nach Anspruch 12, wobei das Einstellen der Phasen der Taktsignale basierend auf den absoluten Zeitversätzen aufweist: Empfangen der absoluten Zeitversätze und Erzeugen von Verzögerungssteuersignalen als Reaktion auf die absoluten Zeitversätze; und Einstellen der Phasen der Taktsignale unter Verwendung der Verzögerungssteuersignale.
Verfahren nach Anspruch 12, wobei der relative Zeitversatz einen positiven Wert aufweist, wenn der erste Korrelationswert größer ist als der zweite Korrelationswert, und der relative Zeitversatz einen negativen Wert aufweist, wenn der zweite Korrelationswert größer ist als der erste Korrelationswert.
Verfahren nach Anspruch 16, wobei eine Größe des relativen Zeitversatzes proportional zu einem Unterschied zwischen dem ersten Korrelationswert und dem zweiten Korrelationswert ist.
Verfahren zum Betreiben einer Analog-Digital-Umwandlungsschaltung, die N Analog-Digital-Wandler (ADCs) enthält, wobei die ADCs einen Ziel-Analog-Digital-Wandler (ADC), der zweite Datenabtastwerte bereitstellt, einen ersten benachbarten ADC, der erste Datenabtastwerte bereitstellt, und einen zweiten benachbarten ADC, der dritte Datenabtastwerte bereitstellt, enthalten, wobei „N“ eine positive ganze Zahl größer als 1 ist, und die ADCs konfiguriert sind, eine Analog-Digital-Umwandlung unter Verwendung eines Zeitverschachtelungsansatzes als Reaktion auf Taktsignale mit unterschiedlichen Phasen durchzuführen, wobei das Verfahren aufweist: Einstellen eines Werts K, der niedriger ist als N, wobei K den Ziel-ADC unter den ADCs identifiziert; (A) Erzeugen eines relativen Zeitversatzes für den Ziel-ADC; (B) Einstellen eines K-ten Taktsignals, das an den Ziel-ADC angelegt wird, basierend auf dem relativen Zeitversatz; (C) Bestimmen, ob K gleich N ist; und wenn K nicht gleich N ist, Erhöhen von K und dann sequenzielles Wiederholen von (A), (B) und (B), andernfalls, wenn K gleich N ist, Erzeugen von absoluten Zeitversätzen der Taktsignale basierend auf relativen Zeitversätzen und einer Fehlerkalibrierungsmatrix und Einstellen von Phasen der Taktsignale basierend auf den absoluten Zeitversätzen, wobei das Erzeugen des relativen Zeitversatzes für den Ziel-ADC aufweist: Durchführen von ersten Korrelationsoperationen zwischen zweiten Datenabtastwerten und ersten Datenabtastwerten, um erste Operationswerte zu erzeugen; Durchführen von zweiten Korrelationsoperationen zwischen zweiten Datenabtastwerten und dritten Datenabtastwerten, um zweite Operationswerte zu erzeugen; Durchführen von Subtraktionsoperationen zwischen den ersten Operationswerten und den zweiten Operationswerten, um Subtraktionswerte zu erzeugen; Akkumulieren der Subtraktionswerte, um einen Akkumulierungswert zu erzeugen; und Mittelung des Akkumulierungswerts, um einen Durchschnittswert zu erzeugen, wobei der relative Zeitversatz in Bezug auf den Durchschnittswert bestimmt wird.
Verfahren nach Anspruch 18, wobei jede der ersten Korrelationsoperationen und jede der zweiten Korrelationsoperationen eine Multiplikationsoperation ist.
Verfahren nach Anspruch 18, wobei eine Größe des relativen Zeitversatzes proportional ist zu Unterschieden zwischen ersten Korrelationswerten, die aus den ersten Datenabtastwerten und den zweiten Datenabtastwerten abgeleitet werden, und zweiten Korrelationswerten, die aus den zweiten Datenabtastwerten und den dritten Datenabtastwerten abgeleitet werden.