DE102021121287A1

DE102021121287A1 - Prozessorpaket mit universeller optischer eingabe/ausgabe

Info

Publication number: DE102021121287A1
Application number: DE102021121287.1A
Authority: DE
Inventors: Anshuman Thakur; Dheeraj Subareddy; Md Altaf Hossain; Ankireddy Nalamalpu; Mahesh Kumashikar; Sandeep Sane
Original assignee: Intel Corp
Current assignee: Intel Corp
Priority date: 2020-10-09
Filing date: 2021-08-17
Publication date: 2022-04-14
Also published as: US20220114121A1; CN114328368A; US12038858B2

Abstract

Ein Prozessorgehäusemodul umfasst ein Substrat, einen oder mehrere Rechen-Chips, die an dem Substrat montiert sind, und einen oder mehrere Photonik-Chips, die an dem Substrat montiert sind. Der Photonik-Chip weist N optische E/A-Verbindungen auf, um optische E/A-Signale durch Verwenden mehrerer virtueller optischer Kanäle zu übertragen und zu empfangen, wobei die N optischen E/A-Verbindungen unterschiedlichen Typen von E/A-Schnittstellen außer Leistungs- und Masse-E/A entsprechen. Das Substrat ist in einem Sockel montiert, der die Leistungs- und Masse-E/A und elektrische Verbindungen zwischen dem einen oder den mehreren Rechen-Chips und dem einen oder den mehreren Photonik-Chips unterstützt.

Description

TECHNISCHES GEBIET
Ausführungsformen der Offenbarung sind auf dem Gebiet integrierter Schaltungsstrukturen und insbesondere eines Prozessorpakets mit universeller optischer Eingabe/Ausgabe.
HINTERGRUND
Die Leistung von Server-Computersystemen basiert hauptsächlich auf der Leistung der Prozessoren bzw. CPU (Central-Processing-Unit) und der effektiven Bandbreite der Eingaben/Ausgaben (E/A). Server-CPU unterstützen mehrere Typen von E/A und Speicherkonnektivität. Für DRAM kann der Konnektivitätstyp DDRx sein, während für E/A-Geräte der Konnektivitätstyp PCI-EXPRESS (Peripheral-Component-Interconnect-Express) und Universal-Serial-Bus (USB) sein kann. Anzeigen werden durch Verwenden von DisplayPort (DP) verbunden, und verschiedene Peripheriegeräte nutzen andere einfache Busse, wie zum Beispiel Inter-Integrated-Circuit (I2C), System-Management-Bus (SMBus), Low-Pin-Count (LPC) -Bus und dergleichen. In den letzten Jahren haben sich die Taktraten stabilisiert, und zusätzliche Leistung wurde durch Hinzufügen von mehr CPU extrahiert. Dies erzeugt einen Kompromiss zwischen E/A und Berechnung.
Jede dieser unterschiedlichen Typen von E/A- und Speicherschnittstellen wurde jedoch für die spezifische Aufgabe optimiert, und die Verwendung mehrerer E/A- und Speicherschnittstellen hat aufgrund einer erhöhten Komplexität im Lauf der Zeit in mehreren Nachteilen resultiert. Zum Beispiel führt eine zunehmende Anzahl von DDR-Kanälen zu extrem großen Paketgrößen, was die Herstellung neuer Sockel erfordert, die aufgrund einer elektrischen, mechanischen Zertzifzierung und dergleichen große Investitionen erfordern. Das heißt, wenn mehr Merkmale hinzugefügt werden, nehmen Kernbereiche, wie zum Beispiel die CPU, der Speicher und E/A, auch in ihrer Größe zu. Ein anderes Problem besteht darin, dass die Bandbreite auf unterschiedlichen E/A-Schnittstellen aufgrund harter Partitionierung basierend auf dem Typ von E/A suboptimal genutzt wird (zum Beispiel ist die DDR-Bandbreite X, während die PCIe-Bandbreite Y ist). Ferner ist eine zusätzliche Validierungszeit zur Verifizierung der unterschiedlichen Typen von E/A erforderlich. Schließlich erfordert die Verwendung mehrerer E/A-Schnittstellen und Speicherschnittstellen zusätzliches Routing für die unterschiedlichen E/A über die Serverplatine hinweg, was zu Design-, Herstellungs-und Testkomplexitäten hinzukommt.
Figurenliste

1 A veranschaulicht eine Querschnittsansicht eines Prozessorpaketmoduls, und 1 B veranschaulicht eine Draufsicht des Prozessorpaketmoduls.
Die 1C und 1D veranschaulichen Ansichten von unten des an dem Sockel montierten Prozessorpaketmoduls.
2 A ist ein Diagramm, das eine Darstellung der virtuellen optischen Kanäle veranschaulicht.
Die 2B und 2C sind Diagramme, die Draufsichten des an der Prozessorplatine montierten Sockels veranschaulichen.
3 ist ein Diagramm, das eine Draufsicht eines Prozessor-Chip-Komplexes veranschaulicht.
4 ist ein Diagramm, das einen Prozessablauf zum Fertigen eines Prozessor-Chip-Komplexes gemäß einer Ausführungsform der vorliegenden Offenbarung veranschaulicht.
5 veranschaulicht ein Datenverarbeitungsgerät gemäß einer Implementierung der Offenbarung.

BESCHREIBUNG DER AUSFÜHRUNGSFORMEN
Ein Prozessorpaket mit universeller optischer Eingabe/Ausgabe für eine Server-CPU wird beschrieben. In der folgenden Beschreibung werden zahlreiche spezifische Details, wie zum Beispiel spezifische Material- und Werkzeugsysteme, dargelegt, um ein umfassendes Verständnis der Ausführungsformen der vorliegenden Offenbarung bereitzustellen. Es versteht sich für einen Fachmann, dass Ausführungsformen der vorliegenden Offenbarung ohne diese spezifischen Details praktiziert werden können. In anderen Fällen werden gut bekannte Merkmale nicht im Detail beschrieben, um Ausführungsformen der vorliegenden Offenbarung nicht unnötig zu verschleiern. Außerdem versteht es sich, dass die verschiedenen in den Figuren gezeigten Ausführungsformen veranschaulichende Darstellungen sind, und nicht notwendigerweise maßstabsgetreu gezeichnet sind. In manchen Fällen werden verschiedene Operationen als mehrere spezielle Operationen wiederum auf eine Weise beschrieben, die für das Verständnis der vorliegenden Offenbarung am hilfreichsten ist, jedoch sollte die Reihenfolge der Beschreibung nicht derart ausgelegt werden, dass sie impliziert, dass diese Operationen notwendigerweise reihenfolgeabhängig sind. Insbesondere müssen diese Operationen nicht in der Reihenfolge der Darstellung ausgeführt werden.
Gewisse Terminologie kann auch in der folgenden Beschreibung nur zum Zweck der Bezugnahme verwendet werden, und soll daher nicht beschränkend sein. Zum Beispiel beziehen sich Ausdrücke, wie zum Beispiel „oberer“, „unterer“, „oberhalb“, „unterhalb“, „unten“ und „oben“, auf Richtungen in den Zeichnungen, auf die Bezug genommen wird. Ausdrücke, wie zum Beispiel „vorne“, „hinten“, „Rückseite“ und „Seite“, beschreiben die Orientierung und/oder Platzierung von Abschnitten der Komponente innerhalb eines konsistenten, aber beliebigen Bezugsrahmens, der durch Bezugnahme auf den Text und die begleitenden Zeichnungen, die die diskutierte Komponente beschreiben, klargemacht wird. Eine solche Terminologie kann die oben spezifisch erwähnten Wörter, Ableitungen davon, und Wörter mit ähnlicher Bedeutung beinhalten.
Ausführungsformen der Offenbarung betreffen ein Prozessorpaket mit universeller optischer Eingabe/Ausgabe (E/A) für eine Server-CPU. Das Prozessorpaketmodul verpackt einen oder mehrere Rechen-Chips zusammen mit einem oder mehreren Photonik-Chips auf einem Substrat. Das Substrat ist an einem Sockel montiert, der wiederum an einer Prozessorplatine montiert ist. Der Photonik-Chip sendet und empfängt optische E/A, die mehrere E/A-Verbindungen umfassen, über mehrere virtuelle optische Kanäle. Die mehreren E/A-Verbindungen entsprechen unterschiedlichen Typen von E/A-Schnittstellen, einschließlich einer Speicherschnittstelle, schließen aber Leistungs- und Masse-E/A aus. Der Sockel unterstützt nur Leistungs- und Masse-E/A und die elektrischen Verbindungen zwischen dem Rechen-Chip und dem Photonik-Chip.
Dementsprechend stellt das Prozessorpaketmodul eine universelle E/A-Definition bereit, wobei alle gegenwärtig definierten unterschiedlichen Typen von E/A außer Leistung und Masse durch den Photonik-Chip geleitet werden. Dies bedeutet, dass die elektrischen Kontakte auf dem Sockel, die zuvor unterschiedlichen Typen von E/A außer Leistung und Masse fest zugeordnet wurden, optional entfernt werden können, was in einer kleineren Grundfläche für den Sockel resultiert. Die offenbarten Ausführungsformen stellen ein Prozessorpaket mit universeller E/A-Verbindung für eine Server-CPU bereit, die Einfachheit bei dem Paket-Design steuert, die Rechendichte erhöht, einen Pfad für eine schnellere Validierung erzeugt, und Datenzentrumarchitekturen ermöglicht, die E/A und dergleichen für bessere Gesamtbetriebskosten der (Total-Cost-of-Ownership - TCO) gemeinsam nutzen. Die universelle optische Eingabe/Ausgabe für eine Server-CPU kann für Hochleistungsdatenverarbeiten mit hoher Bandbreite und skalierbare Architekturen anwendbar sein, um Konnektivität mit hoher Bandbreite bereitzustellen.
1A veranschaulicht eine Querschnittsansicht eines Prozessorpaketmoduls, und 1B veranschaulicht eine Draufsicht des Prozessorpaketmoduls gemäß einer oder mehreren Ausführungsformen. Unter Bezugnahme auf sowohl 1A als auch 1B beinhaltet Prozessorpaketmodul 100 einen oder mehrere Rechen-Chips 104 und einen oder mehrere Photonik-Chips 106, die an Substrat 102 montiert sind. Zum Beispiel kann bei einer Ausführungsform der Photonik-Chip 106 eine optische physikalische Terabit-Schicht bereitstellen, um Konnektivität mit hoher Bandbreite und niedriger Latenz zu unterstützen.
Bei Ausführungsformen kann optionaler Deckel 114 oder eine Hitzeabschirmung über dem Rechen-Chip 104 und bei manchen Ausführungsformen dem Photonik-Chip 106 platziert werden. Bei Ausführungsformen tauschen der Rechen-Chip 104 und der Photonik-Chip 106 elektrische Signale durch oberflächenmontierte Verschaltungen, in das Substrat 102 eingebettete Verschaltungen, oder eine Kombination von beiden aus. Es kann jeglicher Typ von Substrat verwendet werden, das in der Technik bekannt ist. Zum Beispiel ein organisches Substrat, ein anorganisches Substrat (zum Beispiel Keramiksubstrat, Siliziumsubstrat, usw.), eine Kombination eines organischen Substrats und eines anorganischen Substrats, usw. Bei einer anderen Ausführungsform kann das Substrat 102 zum Beispiel eine optische Rückwandplatine, einen Interposer, eine Ball-Grid-Array (BGA) -Platine oder eine Embedded-Multi-Die-Interconnect-Bridge (EMIB) umfassen.
Das Substrat 102 kann an einer Seite von Sockel 108 durch Mikrolötkugeln oder große Rasterlötkugeln montiert sein, und die gegenüberliegende Seite des Sockels 108 kann an Prozessorplatine 110 montiert sein. Bei einer Ausführungsform kann der Sockel 108 einen Land-Grid-Array (LGA) -Sockel umfassen. Bei einer Ausführungsform kann die Prozessorplatine 110 zum Beispiel ein PCB, eine EMIB oder einen Interposer umfassen.
Gemäß den offenbarten Ausführungsformen ist der Photonik-Chip 106 durch das Substrat 102 mit dem Rechen-Chip 104 verbunden. Der Photonik-Chip 106 ist durch N optische E/A-Verbindungen 112, die optische E/A-Signale 114 durch Verwenden mehrerer virtueller optischer Kanäle übertragen und empfangen, mit externen Komponenten verbunden, wobei die mehreren optischen E/A-Verbindungen unterschiedlichen Typen von E/A-Schnittstellen außer Leistungs- und Masse-E/A entsprechen. Bei einer Ausführungsform können die optischen E/A-Verbindungen 112 durch Verwenden eines Lichtleitfaserkabels oder eines Faserarrays (und entsprechender Verbindungselemente) implementiert werden. Der Sockel 108 ist dazu ausgelegt, eine Übertragung von nur Leistungs-und Masse-E/A-Signalen 116 und elektrischen Verbindungen zwischen dem Rechen-Chip 104 und dem Photonik-Chip 106 zu unterstützen.
Dementsprechend stellt das Prozessorpaketmodul 100 eine universelle E/A-Definition bereit, wobei alle unterschiedlichen Typen aktuell definierter E/A durch den Photonik-Chip 106 und die optischen E/A-Verbindungen 112 außer Leistung und Masse geleitet werden. Dies bedeutet, dass die elektrischen Kontakte auf dem Sockel, die zuvor unterschiedlichen Typen von E/A außer Leistung und Masse fest zugeordnet wurden, optional entfernt werden können, was in einer kleineren Grundfläche für den Sockel resultiert. Zum Beispiel können bis zu 5000 Pins von einem herkömmlichem LGA-Sockel, der für Server-CPU verwendet wird, entfernt werden. Die offenbarten Ausführungsformen stellen eine vereinfachte CPU-Architektur bereit, die die Leistungsfähigkeit nicht beeinträchtigt, und einfach zu validieren, zu fertigen und zu warten ist. Dies bildet ferner einen natürlichen Pfad zu der gemeinsamen Nutzung von E/A-Pools und Bandbreiten.
Detaillierter ausgedrückt, können die optischen E/A-Verbindungen 112 ober- oder unterseitig mit dem Photonik-Chip 106 gekoppelt oder randgekoppelt sein. Der Photonik-Chip 106 kann einen Transceiver umfassen, und mehrere Lichtwellenleiter können auf einem Substrat innerhalb des Photonik-Chips 106 angeordnet sein. Solche Lichtwellenleiter sind ferner jeweils in einen Photodetektor, wie zum Beispiel, aber nicht beschränkt auf eine p-i-n-Photodiode, gekoppelt und/oder mit Laserstrahlern gekoppelt. Der Photodetektor/Laser ist wiederum elektrisch mit nachgelagerten integrierten Schaltungen gekoppelt, die zum Beispiel ferner eine Spannungsversorgungs- und Erfassungs-/Ansteuerungsschaltung beinhalten können. Bei gewissen Ausführungsformen können Spannungsversorgungs- und Erfassungs-/Ansteuerungsschaltung mit Transistoren implementiert werden, die ebenfalls auf demselben Siliziumsubstrat angeordnet sind, das die Wellenleiter implementiert. Elektrische E/A von den Erfassungs-/Ansteuerungsschaltungsschnittstellen zu dem Substrat 102 durch Kontakte einer Sockelbaugruppe.
Die 1C und 1D veranschaulichen Ansichten von unten des an dem Sockel 108 montierten Prozessorpaketmoduls 100, wobei der Sockel 108 und das Substrat 102 transparent sind, um die Unterseiten des Rechen-Chips 104 und des Photonik-Chips 106 zu zeigen. Die Unterseite des Sockels 108 ist der Hauptplatine 110 zugewandt, und beinhaltet mehrere elektrische Leistungs- und Massekontakte 118, die zum Übertragen der Leistungs- und Massesignale 116 fest zugeordnet sind. Bei einer Ausführungsform beinhaltet der Sockel 108 keinerlei andere elektrische Kontakte, die den mehreren optischen E/A-Verbindungen, die unterschiedlichen Typen von E/A-Schnittstellen entsprechen, fest zugeordnet sind. Bei einer anderen Ausführungsform kann der Sockel 108 elektrische Kontakte beinhalten, die den mehreren E/A-Verbindungen, die unterschiedlichen Typen von E/A-Schnittstellen entsprechen, fest zugeordnet sind, aber die elektrischen Kontakte sind inaktiv.
Wie in 1C gezeigt, können sich die Leistungs- und Massekontakte 118 in einem Bereich des Sockels 108 befinden, der direkt unter dem Rechen-Chip 104 platziert ist. Wie in 1D gezeigt, können sich bei einer anderen Ausführungsform die Leistungs- und Massekontakte 118 in einem Bereich des Sockels 108 befinden, der unter dem Rechen-Chip 104 und dem Photonik-Chip 108 platziert ist. Die Leistungs-und Massekontakte 118 unterhalb des Photonik-Chips 108 sind halbtransparent gezeigt, sodass der Photonik-Chip 108 sichtbar ist.
Die 1C und 1D zeigen auch eine Ausführungsform, wobei der Photonik-Chip 106 optische Ports 120 beinhaltet, die auf der Unterseite des Photonik-Chips 106 platziert sind. Bei einer anderen Ausführungsform können die optischen Ports jedoch auf dem Photonik-Chip 106 oder einem Rand davon platziert sein.
2A ist ein Diagramm, das eine Darstellung der virtuellen optischen Kanäle veranschaulicht. Bei einer Ausführungsform können virtuelle optische Kanäle 200 der N optischen E/A-Verbindungen 112, die unterschiedlichen Typen von E/A-Schnittstellen entsprechen, optische E/A-Signale für den Rechen-Chip 104 von 1A für Speichersignale (zum Beispiel DRAM), Speicherungssignale, Beschleunigersignale, Systemverwaltungssignale, Boot-Signale, Anzeigesignale und jegliche Kombination davon übertragen.
2B und 2C sind Diagramme, die Draufsichten des an der Prozessorplatine 110 montierten Sockels 108 veranschaulichen. Der Photonik-Chip 106 beinhaltet einen Satz optischer Ports 120A, und die Prozessorplatine 110 beinhaltet eingebettete optische E/A-Verbindungen 212 und einen Satz optischer Ports 120B, die an einem Rand der Prozessorplatine 110 platziert sind, um die optischen E/A-Signale von dem Sockel 108 zu dem Rand der Prozessorplatine 110 weiterzuleiten. Der Rand der Prozessorplatine 110 kann auch Standardverbindungselemente beinhalten, um die optischen E/A-Verbindungen mit externen Komponenten innerhalb eines Datenzentrums zu verbinden. In dem Beispiel von 2B sind die optischen Ports 120A des Photonik-Chips 106 auf einer Unterseite des Photonik-Chips platziert gezeigt, während die optischen Ports 120B der Prozessorplatine 110 oben auf der Prozessorplatine 110 platziert gezeigt sind. Bei einer Ausführungsform können die optischen Ports 120A und 120B physikalische Führungen verwenden, um die optischen E/A-Verbindungen 112 so auszurichten, dass der Rechen-Chip 104 und der Sockel 108 ausgerichtet sind. Diese Ausführungsform kann ferner Kalibrierungsschritte zum Ausrichten der Optiken beinhalten, was außerhalb des Umfangs dieser Offenbarung liegt.
2C zeigt auch, dass die optischen E/A-Verbindungen von der Prozessorplatine über mehrere Sätze optischer Ports zu entfernt angeordneten optisch verbundenen E/A-Geräten 218 weitergeleitet werden können. Die entfernt angeordneten E/A-Geräte 218 können zum Beispiel auf einer Rückseite der Prozessorplatine oder auf einer separaten E/A-Platine platziert sein, die zum Beispiel in einem Server-Rack platziert ist. Die entfernt angeordneten E/A-Geräte 218 stellen alle E/A-Funktionalitäten bereit, und können jegliche Kombination von Speichergeräten (zum Beispiel DRAM) 220, Speicherungsgeräten 222, Beschleunigergeräten (zum Beispiel FPGA und GPU) 224, Systemverwaltungssteuerungen 226 und System-Boot-Geräten 228 beinhalten. Die optischen E/A-Verbindungen zu den entfernt angeordneten optisch verbundenen E/A-Geräten 218 können dem Sockel 108, einem Server oder einem Rack fest zugeordnet sein, oder können gemeinsam genutzt werden. Der TCO-Nutzen wird realisiert, wenn der E/A-Pool von mehreren Servern gemeinsam genutzt wird. Um die Zuverlässigkeit und ein Ausfallprofil zu verbessern, können die entfernt angeordneten optisch verbundenen E/A-Geräte 218 repliziert werden, um Redundanz aufzubauen.
3 ist ein Diagramm, das eine Draufsicht eines Prozessor-Chip-Komplexes veranschaulicht. Prozessor-Chip-Komplex 300 umfasst mehrere optisch verbundene Prozessorpaketmodule 100, die auf Prozessorplatine 302 montiert sind. Bei dieser Ausführungsform kann die Prozessorplatine 302 als ein Schlitten oder ein anderer Formfaktor implementiert sein. Bei manchen Ausführungsformen kann die Prozessorplatine 302 auch einen optischen Schalter (nicht gezeigt) zwischen den Prozessorpaketmodulen 100 und Sätzen optischer Ports 120B, die an einem Rand der Prozessorplatine platziert sind, enthalten. Aufgrund der Einfachheit des Designs können die Prozessorpaketmodule 100 in einer extrem dichten Konfiguration angeordnet sein, um ein skalierbares Computersystem hoher Dichte bereitzustellen.
3 zeigt ein Beispiel für vier Prozessorpaketmodule 100, jedoch kann jegliche Anzahl von Prozessorpaketmodulen 100 hinzugefügt werden, um ein sehr großes Prozessorsystem mit verschiedenen Leistungsniveaus abhängig von der Anzahl verwendeter Prozessorpaketmodule 100 zu skalieren. Es versteht sich, dass jedes der Prozessorpaketmodule 100 vor der Montage auf der Prozessorplatine 302 separat zur Validierung testbar ist. Da in dieser Hinsicht die Prozessorpaketmodule 100 gesockelt sind, sind die Prozessorpaketmodule 100 leicht vor Ort austauschbar. Zusätzlich können die Prozessorpaketmodule 100 dazu designed sein, in existierenden LCA-Sockeln wiederverwendet zu werden.
Als ein beispielhaftes Verarbeitungsschema, das eine Fertigung einer skalierbaren komplexen Hochleistungs-Prozessor-Chip-Paketarchitektur, die mehrere Prozessorpaketmodule umfasst, einbezieht, wird auf 4 verwiesen.
4 ist ein Diagramm, das einen Prozessablauf zum Fertigen eines Prozessor-Chip-Komplexes gemäß einer Ausführungsform der vorliegenden Offenbarung veranschaulicht. Der Prozess kann beginnen, indem mehrere Prozessorpaketmodule durch Verwenden von Standard-Montageprozessen gefertigt werden, wobei einzelne der Prozessorpaketmodule einen oder mehrere Rechen-Chips und einen oder mehrere Photonik-Chips umfassen, die an einem Substrat montiert sind (Block 400). Die Prozessorpaketmodule werden in entsprechende LGA-Sockel montiert (Block 402). Bevor und/oder nachdem die Prozessorpaketmodule an den LGA-Sockeln montiert werden, werden die Prozessorpaketmodule getestet, um vorgetestete Prozessorpaketmodule bereitzustellen (Block 404). Jeglicher Typ von Standardtestprozeduren, wie zum Beispiel Stresstesten, Leistungstesten, elektrisches Testen und dergleichen, kann ausgeführt werden. Die vorgetesteten Prozessorpaketmodule werden durch Verwenden der LGA-Sockel zu mehreren auf der Prozessorplatine montiert, und jedes der vorgetesteten Prozessorpaketmodule wird durch die LGA-Sockel mit Strom versorgt (Block 406). N optische E/A-Verbindungen, die unterschiedlichen Typen von E/A-Schnittstellen entsprechen, werden optisch von einem ersten Satz optischer Ports auf dem Photonik-Chip jedes der Prozessorpaketmodule mit einem entsprechenden zweiten Satz optischer Ports auf einem Rand der Prozessorplatine verbunden (Block 408). Dann wird der Prozessor-Chip-Komplex getestet. Vor oder nach dem Testen werden Glasfaserverbindungen zwischen dem zweiten Satz optischer Ports an einem Rand der Prozessorplatine und entfernt angeordneten E/A-Geräten außerhalb des Prozessor-Chip-Komplexes hergestellt. Es wurde ein Verfahren zum Fertigen eines Prozessor-Chip-Komplexes beschrieben, der mit mehreren Prozessorpaketmodulen, die jeweils universelle optische E/A aufweisen, gemeinsam verpackt ist.
5 veranschaulicht Datenverarbeitungsgerät 500 gemäß einer Implementierung der Offenbarung. Das Datenverarbeitungsgerät 500 beherbergt Platine 502. Die Platine 502 kann eine Anzahl von Komponenten, einschließlich, aber nicht beschränkt auf Prozessor 504 und mindestens einen Kommunikations-Chip 506, beinhalten. Der Prozessor 504 ist physikalisch und elektrisch mit der Platine 502 gekoppelt. Bei manchen Implementierungen ist der mindestens eine Kommunikations-Chip 506 auch physikalisch und elektrisch mit der Platine 502 gekoppelt. Bei weiteren Implementierungen ist der Kommunikations-Chip 506 Teil des Prozessors 504.
Abhängig von seinen Anwendungen kann das Datenverarbeitungsgerät 500 andere Komponenten beinhalten, die physikalisch und elektrisch mit der Platine 502 gekoppelt sein können oder nicht. Diese anderen Komponenten beinhalten, sind aber nicht beschränkt auf flüchtigen Speicher (zum Beispiel DRAM), nichtflüchtigen Speicher (zum Beispiel ROM), Flash-Speicher, einen Grafikprozessor, einen digitalen Signalprozessor, einen Kryptoprozessor, einen Chipsatz, eine Antenne, eine Anzeige, eine Berührungsbildschirmanzeige, eine Berührungsbildschirmsteuerung, eine Batterie, einen Audio-Codec, einen Video-Codec, einen Leistungsverstärker, ein Global-Positioning-System (GPS) -Gerät, einen Kompass, einen Beschleunigungsmesser, ein Gyroskop, einen Lautsprecher, eine Kamera und ein Massenspeicherungsgerät (wie zum Beispiel ein Festplattenlaufwerk, eine Compact-Disk (CD), eine Digital-Versatile-Disk (DVD) und so weiter).
Der Kommunikationschip 506 ermöglicht drahtlose Kommunikationen für die Übertragung von Daten zu und von dem Datenverarbeitungsgerät 500. Der Begriff „drahtlos“ und seine Ableitungen können verwendet werden, um Schaltkreise, Geräte, Systeme, Verfahren, Techniken, Kommunikationskanäle usw. zu beschreiben, die Daten durch die Verwendung modulierter elektromagnetischer Strahlung durch ein nichtfestes Medium kommunizieren können. Der Ausdruck impliziert nicht, dass die zugehörigen Geräte keinerlei Drähte enthalten, obwohl dies bei manchen Ausführungsformen der Fall sein könnte. Der Kommunikations-Chip 506 kann jegliche einer Anzahl drahtloser Standards oder Protokolle implementieren, einschließlich, aber nicht beschränkt auf WiFi (IEEE 802.11-Familie), WiMAX (IEEE 802.16-Familie), IEEE 802.20, Long-Term-Evolution (LTE), Ev-DO, HSPA+, HSDPA+, HSUPA+, EDGE, GSM, GPRS, CDMA, TDMA, DECT, Bluetooth, Ableitungen davon, sowie jegliche anderen drahtlosen Protokolle, die als 3G, 4G, 5G und darüber hinaus bezeichnet werden. Das Datenverarbeitungsgerät 500 kann mehrere Kommunikations-Chips 506 beinhalten. Beispielsweise kann ein erster Kommunikationschip 506 drahtloser Kommunikation mit kürzerer Reichweite, wie zum Beispiel Wi-Fi und Bluetooth, fest zugeordnet sein, und ein zweiter Kommunikations-Chip 506 kann drahtloser Kommunikation mit längerer Reichweite, wie zum Beispiel GPS, EDGE, GPRS, CDMA, WiMAX, LTE, Ev-DO und anderen, zugeordnet sein. Der Kommunikations-Chip 506 beinhaltet einen Chip mit integrierter Schaltung, der innerhalb des Kommunikations-Chips 506 gepackt ist.
Der Prozessor 504 des Datenverarbeitungsgeräts 500 beinhaltet einen Chip mit integrierter Schaltung, der innerhalb des Prozessors 504 gepackt ist. Bei manchen Implementierungen der Offenbarung kann der Prozessor 504 einen Prozessor-Chip-Komplex gemäß Implementierungen von Ausführungsformen der Offenbarung umfassen. Der Begriff „Prozessor“ kann sich auf jegliches Gerät oder jeglichen Abschnitt eines Geräts beziehen, das/der elektronische Daten von Registern und/oder einem Speicher verarbeitet, um diese elektronischen Daten in andere elektronische Daten, die in Registern und/oder einem Speicher gespeichert werden können, umzuwandeln.
Bei weiteren Implementierungen kann eine andere Komponente, die innerhalb des Datenverarbeitungsgeräts 500 untergebracht ist, einen Prozessor-Chip-Komplex gemäß Implementierungen von Ausführungsformen der Offenbarung enthalten.
Bei verschiedenen Implementierungen kann das Datenverarbeitungsgerät 500 ein Laptop, ein Netbook, ein Notebook, ein Ultrabook, ein Smartphone, ein Tablet, ein personal-Digital-Assistant (PDA), ein ultramobiler PC, ein Mobiltelefon, ein Desktop-Computer, ein Server, ein Drucker, ein Scanner, ein Monitor, eine Set-Top-Box, eine Entertainment-Steuereinheit, eine Digitalkamera, ein tragbarer Musikspieler oder ein digitaler Videorecorder sein. Bei weiteren Implementierungen kann das Datenverarbeitungsgerät 500 jegliches andere elektronische Gerät sein, das Daten verarbeitet.
Somit beinhalten hierin beschriebene Ausführungsformen eine skalierbare Hochleistungs-Paketarchitektur, die ein Prozessorpaket mit universeller optischer Eingabe/Ausgabe verwendet.
Die obige Beschreibung veranschaulichter Implementierungen von Ausführungsformen der Offenbarung, einschließlich dessen, was in der Zusammenfassung beschrieben ist, soll nicht erschöpfend sein oder die Offenbarung auf die offenbarten präzisen Formen beschränken. Während spezifische Implementierungen der Offenbarung und Beispiele dafür hierin zu veranschaulichenden Zwecken beschrieben sind, sind verschiedene äquivalente Modifikationen innerhalb des Umfangs der Offenbarung möglich, wie Fachleute auf dem betreffenden Gebiet erkennen werden.
Diese Modifikationen können angesichts der obigen ausführlichen Beschreibung an der Offenbarung vorgenommen werden. Die in den folgenden Ansprüchen verwendeten Ausdrücke sollten nicht so ausgelegt werden, dass sie die Offenbarung auf die in der Beschreibung und den Ansprüchen offenbarten spezifischen Implementierungen beschränken. Vielmehr soll der Umfang der Offenbarung vollständig durch die folgenden Ansprüche bestimmt werden, die gemäß eingeführter Lehren für die Anspruchsinterpretation ausgelegt werden sollen.
Beispielhafte Ausführungsform 1: Ein Prozessorpaketmodul umfasst ein Substrat, einen oder mehrere Rechen-Chips, die an dem Substrat montiert sind, und einen oder mehrere Photonik-Chips, die an dem Substrat montiert sind. Der Photonik-Chip weist N optische E/A-Verbindungen auf, um optische E/A-Signale durch Verwenden mehrerer virtueller optischer Kanäle zu übertragen und zu empfangen, wobei die N optischen E/A-Verbindungen unterschiedlichen Typen von E/A-Schnittstellen außer Leistungs- und Masse-E/A entsprechen. Das Substrat ist in einem Sockel montiert, der das Leistungs- und Masse-E/A und elektrische Verbindungen zwischen dem einen oder den mehreren Rechen-Chips und dem einen oder den mehreren Photonik-Chips unterstützt.
Beispielhafte Ausführungsform 2: Das Prozessorpaketmodul von Ausführungsform 1, wobei mehrere virtuelle optische Kanäle Speichersignale, Speicherungssignale, Beschleunigersignale, Systemverwaltungssignale, Boot-Signale und Anzeigesignale tragen.
Beispielhafte Ausführungsform 3: Das Prozessorpaketmodul von Ausführungsform 1 oder 2, wobei eine Unterseite des Sockels elektrische Leistungs- und Massekontakte beinhaltet.
Beispielhafte Ausführungsform 4: Das Prozessorpaketmodul von Ausführungsform 1, 2 oder 3, wobei der Sockel keinerlei elektrischen Kontakte beinhaltet, die den mehreren E/A-Verbindungen, die unterschiedlichen Typen von E/A-Schnittstellen entsprechen, fest zugeordnet sind.
Beispielhafte Ausführungsform 5: Das Prozessorpaketmodul von Ausführungsform 1, 2 oder 3, wobei der Sockel elektrische Kontakte beinhaltet, die den mehreren E/A-Verbindungen, die unterschiedlichen Typen von E/A-Schnittstellen entsprechen, fest zugeordnet sind, aber die elektrischen Kontakte inaktiv sind.
Beispielhafte Ausführungsform 6: Das Prozessorpaketmodul von Ausführungsform 1, 2 oder 3, wobei die elektrischen Leistungs- und Massekontakte in einem Bereich des Sockels platziert sind, der direkt unterhalb des einen oder der mehreren Rechen-Chips platziert ist.
Beispielhafte Ausführungsform 7: Das Prozessorpaketmodul von Ausführungsform 1, 2, 3, 4, 5 oder 6, wobei sich die elektrischen Leistungs- und Massekontakte in einem Bereich des Sockels befinden, der unterhalb des einen oder der mehreren Rechen-Chips und des einen oder der mehreren Photonik-Chips platziert ist.
Beispielhafte Ausführungsform 8: Das Prozessorpaketmodul von Ausführungsform 1, 2, 3, 4, 5, 6 oder 7, wobei ein oder mehrere Photonik-Chips jeweils optische Ports beinhalten.
Beispielhafte Ausführungsform 9: Das Prozessorpaketmodul von Ausführungsform 1, 2, 3, 4, 5, 6, 7 oder 8, wobei sich die optischen Ports auf einer Unterseite des einen oder der mehreren Photonik-Chips befinden.
Beispielhafte Ausführungsform 10: Das Prozessorpaketmodul von Ausführungsform 1, 2, 3, 4, 5, 6, 7 oder 8, wobei sich die optischen Ports auf einer Oberseite oder einem Rand des einen oder der mehreren Photonik-Chips befinden.
Beispielhafte Ausführungsform 11: Das Prozessorpaketmodul von Ausführungsform 1, 2, 3, 4, 5, 6, 7, 8, 9 oder 10, wobei der Sockel einen Land-Grid-Array (LGA) -Sockel umfasst.
Beispielhafte Ausführungsform 12: Ein Prozessor-Chip-Komplex umfasst eine Prozessorplatine und mehrere Prozessorpaketmodule, die auf der Prozessorplatine montiert sind. Eines der Prozessorpaketmodule umfasst ein Substrat, einen oder mehrere Rechen-Chips, die an dem Substrat montiert sind, und einen oder mehrere Photonik-Chips, die an dem Substrat montiert sind. Der eine oder die mehreren Photonik-Chips haben N optische E/A-Verbindungen, um optische E/A-Signale durch Verwenden mehrerer virtueller optischer Kanäle zu senden und zu empfangen, wobei die N optischen E/A-Verbindungen unterschiedlichen Typen von E/A-Schnittstellen außer Leistungs- und Masse-E/A entsprechen. Das Substrat ist in einem Sockel montiert, und der Sockel montiert ein entsprechendes der Prozessorpaketmodule an einer Vorderseite der Prozessorplatine. Der Sockel unterstützt nur die Leistungs- und Masse-E/A und elektrische Verbindungen zwischen dem einen oder den mehreren Rechen-Chips und dem einen oder den mehreren Photonik-Chips.
Beispielhafte Ausführungsform 13: Der Prozessor-Chip-Komplex von Ausführungsform 12, wobei der Sockel einen Land-Grid-Array (LGA) -Sockel umfasst.
Beispielhafte Ausführungsform 14: Der Prozessor-Chip-Komplex von Ausführungsform 12 oder 13, wobei die virtuellen optischen Kanäle der N optischen E/A-Verbindungen, die unterschiedlichen Typen von E/A-Schnittstellen entsprechen, optische E/A-Signale für den Rechen-Chip für jegliche Kombination von Speichersignalen, Speicherungssignalen, Beschleunigersignalen, Systemverwaltungssignalen, Boot-Signalen und Anzeigesignalen übertragen.
Beispielhafte Ausführungsform 15: Der Prozessor-Chip-Komplex von Ausführungsform 12, 13 oder 14, wobei der eine oder die mehreren Photonik-Chips einen ersten Satz optischer Ports beinhalten, und die Prozessorplatine eingebettete optische Verbindungen und einen zweiten Satz optischer Ports beinhaltet, die an einem Rand der Prozessorplatine platziert sind, um die optischen E/A-Signale von dem Sockel zu dem Rand der Prozessorplatine weiterzuleiten.
Beispielhafte Ausführungsform 16: Der Prozessor-Chip-Komplex von Ausführungsform 12, 13, 14 oder 15, wobei die optischen E/A-Verbindungen von der Prozessorplatine über mehrere Sätze optischer Ports hinweg zu entfernt angeordneten optisch verbundenen E/A-Geräten weitergeleitet werden.
Beispielhafte Ausführungsform 17: Der Prozessor-Chip-Komplex von Ausführungsform 16, wobei die entfernt angeordneten optisch verbundenen E/A-Geräte jegliche Kombination von einem Speichergerät, einem Speicherungsgerät, einem Beschleunigergerät, einer Systemverwaltungssteuerung und einem System-Boot-Gerät beinhalten.
Beispielhafte Ausführungsform 18: Der Prozessor-Chip-Komplex von Ausführungsform 16, wobei die optischen E/A-Verbindungen, die zu den entfernt angeordneten optisch verbundenen E/A-Geräten weitergeleitet werden, dem Sockel und/oder einem Server und/oder einem Rack fest zugeordnet sind.
Beispielhafte Ausführungsform 19: Der Prozessor-Chip-Komplex von Ausführungsform 16, wobei die optischen E/A-Verbindungen, die zu den entfernt angeordneten optisch verbundenen E/A-Geräten weitergeleitet werden, von mehreren Servern gemeinsam genutzt werden.
Beispielhafte Ausführungsform 20: Der Prozessor-Chip-Komplex von Ausführungsform 12, 13, 14, 15, 16, 17, 18 oder 19, der ferner einen optischen Schalter zwischen den Prozessorpaketmodulen und den Sätzen optischer Ports, die auf einem Rand der Prozessorplatine platziert sind, umfasst.
Beispielhafte Ausführungsform 21: Ein Verfahren zum Fertigen einer Patch-Struktur, das Folgendes umfasst:

Das Fertigen mehrerer Prozessorpaketmodule durch Verwenden von Standardmontageprozessen, wobei einzelne der Prozessorpaketmodule einen oder mehrere Rechen-Chips und einen oder mehrere Photonik-Chips, die an einem Substrat montiert sind, umfassen. Die Prozessorpaketmodule sind in jeweilige LGA-Sockel montiert. Die Prozessorpaketmodule werden getestet, um vorgetestete Prozessorpaketmodule bereitzustellen. Die vorgetesteten Prozessorpaketmodule werden durch Verwenden der LGA-Sockel auf einer Prozessorplatine montiert, und jedes der vorgetesteten Prozessorpaketmodule wird durch die LGA-Sockel mit Strom versorgt. N optische E/A-Verbindungen, die unterschiedlichen Typen von E/A-Schnittstellen entsprechen, sind von einem ersten Satz optischer Ports auf dem Photonik-Chip jedes der Prozessorpaketmodule mit einem entsprechenden zweiten Satz optischer Ports auf einem Rand der Prozessorplatine verbunden.

Beispielhafte Ausführungsform 22: Das Verfahren von Ausführungsform 21, das ferner das Testen des Prozessor-Chip-Komplexes umfasst.
Beispielhafte Ausführungsform 23: Das Verfahren von Ausführungsform 21 oder 22, das ferner optical vor oder nach dem Testen das Herstellen von Glasfaserverbindungen zwischen dem zweiten Satz optischer Ports auf dem Rand der Prozessorplatine und entfernt angeordneten E/A-Geräten außerhalb des Prozessor-Chip-Komplexes umfasst.
Beispielhafte Ausführungsform 24: Das Verfahren von Ausführungsform 21, 22 oder 23, das ferner das gemeinsame Nutzen der N optischen E/A-Verbindungen, die zu den entfernt angeordneten E/A-Geräten weitergeleitet werden, zwischen mehreren Servern umfasst.

Claims

Prozessorpaketmodul, das Folgendes umfasst: ein Substrat; einen oder mehrere Rechen-Chips, die an dem Substrat montiert sind; einen oder mehrere Photonik-Chips, die an dem Substrat montiert sind, wobei der eine oder die mehreren Photonik-Chips N optische E/A-Verbindungen zum Senden und Empfangen optischer E/A-Signale durch Verwenden mehrerer virtueller optischer Kanäle aufweisen, wobei die N optischen E/A-Verbindungen unterschiedlichen Typen von E/A-Schnittstellen außer Leistungs- und Masse-E/A entsprechen; und einen Sockel, auf dem das Substrat montiert ist, wobei der Sockel die Leistungs- und Masse-E/A und elektrische Verbindungen zwischen dem einen oder den mehreren Rechen-Chips und dem einen oder den mehreren Photonik-Chips unterstützt.
Prozessorpaketmodul nach Anspruch 1, wobei mehrere virtuelle optische Kanäle Speichersignale, Speicherungssignale, Beschleunigersignale, Systemverwaltungssignale, Boot-Signale und Anzeigesignale tragen.
Prozessorpaketmodul nach Anspruch 1 oder 2, wobei eine Unterseite des Sockels elektrische Strom- und Masse-Kontakte beinhaltet.
Prozessorpaketmodul nach Anspruch 1, 2 oder 3, wobei der Sockel keine elektrischen Kontakte beinhaltet, die den mehreren E/A-Verbindungen, die unterschiedlichen Typen von E/A-Schnittstellen entsprechen, fest zugeordnet sind.
Prozessorpaketmodul nach Anspruch 1, 2 oder 3, wobei der Sockel elektrische Kontakte beinhaltet, die den mehreren E/A-Verbindungen, die unterschiedlichen Typen von E/A-Schnittstellen entsprechen, fest zugeordnet sind, wobei die elektrischen Kontakte jedoch inaktiv sind.
Prozessorpaketmodul nach Anspruch 1, 2 oder 3, wobei die elektrischen Leistungs- und Masse-Kontakte in einem Bereich des Sockels platziert sind, der direkt unter dem einen oder den mehreren Rechen-Chips platziert ist.
Prozessorgehäusemodul nach Anspruch 1, 2, 3, 4, 5 oder 6, wobei sich die elektrischen Leistungs- und Masse-Kontakte in einem Bereich des Sockels befinden, der unterhalb des einen oder der mehreren Rechen-Chips und des einen oder der mehreren Photonik-Chips platziert ist.
Prozessorgehäusemodul nach Anspruch 1, 2, 3, 4, 5, 6 oder 7, wobei ein oder mehrere Photonik-Chips jeweils optische Ports beinhalten.
Prozessorgehäusemodul nach Anspruch 1, 2, 3, 4, 5, 6, 7 oder 8, wobei sich die optischen Ports auf einer Unterseite des einen oder der mehreren Photonik-Chips befinden.
Prozessorgehäusemodul nach Anspruch 1, 2, 3, 4, 5, 6, 7 oder 8, wobei sich die optischen Ports auf einer Oberseite oder einem Rand des einen oder der mehreren Photonik-Chips befinden.
Prozessorpaketmodul nach Anspruch 1, 2, 3, 4, 5, 6, 7, 8, 9 oder 10, wobei der Sockel einen Land-Grid-Array (LGA) -Sockel umfasst.
Prozessor-Chip-Komplex, der Folgendes umfasst: eine Prozessorplatine; mehrere Prozessorpaketmodule, die an der Prozessorplatine montiert sind, wobei einzelne der Prozessorpaketmodule Folgendes umfassen: ein Substrat; einen oder mehrere Rechen-Chips, die an dem Substrat montiert sind; einen oder mehrere Photonik-Chips, die an dem Substrat montiert sind, wobei der eine oder die mehreren Photonik-Chips N optische E/A-Verbindungen zum Senden und Empfangen optischer E/A-Signale durch Verwenden mehrerer virtueller optischer Kanäle aufweisen, wobei die N optischen E/A-Verbindungen unterschiedlichen Typen von E/A-Schnittstellen außer Leistungs- und Masse-E/A entsprechen; und einen Sockel, auf dem das Substrat montiert ist, wobei der Sockel ein entsprechendes der Prozessorgehäusemodule an einer Vorderseite der Prozessorplatine montiert, wobei der Sockel nur die Strom- und Masse-E/A und elektrische Verbindungen zwischen dem einen oder den mehreren Rechen-Chips und dem einen oder den mehreren Photonik-Chips unterstützt.
Prozessor-Chip-Komplex nach Anspruch 12, wobei der Sockel einen Land-Grid-Array (LGA) -Sockel umfasst.
Prozessor-Chip-Komplex nach Anspruch 12 oder 13, wobei die virtuellen optischen Kanäle der N optischen E/A-Verbindungen, die unterschiedlichen Typen von E/A-Schnittstellen entsprechen, optische E/A-Signale für den Rechen-Chip für jegliche Kombination von Speichersignalen, Speicherungssignalen, Beschleunigersignalen, Systemverwaltungssignalen, Boot-Signalen und Anzeigesignalen übertragen.
Prozessor-Chip-Komplex nach Anspruch 12, 13 oder 14, wobei der eine oder die mehreren Photonik-Chips einen ersten Satz optischer Ports beinhalten, und die Prozessorplatine eingebettete optische Verbindungen und einen zweiten Satz optischer Ports beinhaltet, die an einem Rand der Prozessorplatine platziert sind, um die optischen E/A-Signale von dem Sockel zu dem Rand der Prozessorplatine weiterzuleiten.
Prozessor-Chip-Komplex nach Anspruch 12, 13, 14 oder 15, wobei die optischen E/A-Verbindungen von der Prozessorplatine über mehrere Sätze optischer Ports hinweg zu entfernt angeordneten optisch verbundenen E/A-Geräten weitergeleitet werden.
Prozessor-Chip-Komplex nach Anspruch 16, wobei die entfernt angeordneten optisch verbundenen E/A-Geräte eine beliebige Kombination aus einem Speichergerät, einem Speicherungsgerät, einem Beschleunigergerät, einer Systemverwaltungssteuerung und einem System-Boot-Gerät beinhalten.
Prozessor-Chip-Komplex nach Anspruch 16, wobei die optischen E/A-Verbindungen, die zu den entfernt angeordneten optisch verbundenen E/A-Geräten weitergeleitet werden, dem Sockel und/oder einem Server und/oder einem Rack fest zugeordnet sind.
Prozessor-Chip-Komplex nach Anspruch 16, wobei die optischen E/A-Verbindungen, die zu den entfernt angeordneten optisch verbundenen E/A-Geräten weitergeleitet werden, von mehreren Servern gemeinsam genutzt werden.
Prozessor-Chip-Komplex nach Anspruch 12, 13, 14, 15, 16, 17, 18 oder 19, der ferner einen optischen Schalter zwischen den Prozessorpaketmodulen und den Sätzen optischer Ports, die auf einem Rand der Prozessorplatine platziert sind, umfasst.
Verfahren zum Fertigen einer Patch-Struktur, wobei das Verfahren Folgendes umfasst: das Fertigen mehrerer Prozessorpaketmodule durch Verwenden von Standardmontageprozessen, wobei einzelne der Prozessorpaketmodule einen oder mehrere Rechen-Chips und einen oder mehrere Photonik-Chips, die an einem Substrat montiert sind, umfassen. das Montieren der Prozessorpaketmodule in jeweilige LGA-Sockel; das Testen der Prozessorpaketmodule, um vorgetestete Prozessorpaketmodule bereitzustellen; das Montieren der vorgetesteten Prozessorpaketmodule an einer Prozessorplatine durch Verwenden der LGA-Sockel und das Versorgen jedes der vorgetesteten Prozessorpaketmodule durch die LGA-Sockel mit Strom; und das optische Verbinden von N optischen E/A-Verbindungen, die unterschiedlichen Typen von E/A-Schnittstellen entsprechen, von einem ersten Satz von optischen Ports auf dem Photonik-Chip jedes der Prozessorpaketmodule mit einem entsprechenden zweiten Satz von optischen Ports auf einem Rand der Prozessorplatine.
Verfahren nach Anspruch 21, das ferner das Testen des Prozessor-Chip-Komplexes umfasst.
Verfahren nach Anspruch 21 oder 22, das ferner optical vor oder nach dem Testen das Herstellen von Glasfaserverbindungen zwischen dem zweiten Satz von optischen Ports auf dem Rand der Prozessorplatine zu entfernt angeordneten E/A-Geräten außerhalb des Prozessor-Chip-Komplexes umfasst.
Verfahren nach Anspruch 21, 22 oder 23, das ferner das gemeinsame Nutzen der N optischen E/A-Verbindungen, die zu den entfernt angeordneten E/A-Geräten weitergeleitet werden, zwischen mehreren Servern umfasst.