DE102020133783A1 - Verfahren und Vorrichtung zur Gütebestimmung einer Sinterpastenschicht - Google Patents

Verfahren und Vorrichtung zur Gütebestimmung einer Sinterpastenschicht Download PDF

Info

Publication number
DE102020133783A1
DE102020133783A1 DE102020133783.3A DE102020133783A DE102020133783A1 DE 102020133783 A1 DE102020133783 A1 DE 102020133783A1 DE 102020133783 A DE102020133783 A DE 102020133783A DE 102020133783 A1 DE102020133783 A1 DE 102020133783A1
Authority
DE
Germany
Prior art keywords
paste layer
sintering paste
section
substrate
sintering
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102020133783.3A
Other languages
English (en)
Inventor
auf Antrag nicht genannt. Erfinder
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semikron Elektronik GmbH and Co KG
Original Assignee
Semikron Elektronik GmbH and Co KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semikron Elektronik GmbH and Co KG filed Critical Semikron Elektronik GmbH and Co KG
Priority to DE102020133783.3A priority Critical patent/DE102020133783A1/de
Publication of DE102020133783A1 publication Critical patent/DE102020133783A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/115—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H01L2224/11505—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/117—Manufacturing methods involving monitoring, e.g. feedback loop
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/275—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H01L2224/27505—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/277—Manufacturing methods involving monitoring, e.g. feedback loop
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/279—Methods of manufacturing layer connectors involving a specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301—Bonding head
    • H01L2224/75314—Auxiliary members on the pressing surface
    • H01L2224/75317—Removable auxiliary member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/8184—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Investigating Or Analyzing Materials By The Use Of Electric Means (AREA)

Abstract

Vorgestellt wird ein Verfahren zur Gütebestimmung einer Sinterpastenschicht mit folgenden Verfahrensschritten: Aufbringen eines ersten Abschnitts der Sinterpastenschicht auf einen nicht elektrisch leitenden Bereich einer Oberfläche eines Substrats; Messen des elektrischen Widerstands der Sinterschicht zwischen zwei Messpunkten und Bestimmung des spezifischen elektrischen Widerstands dieser Sinterpastenschicht während eines Ablaufs eines Behandlungsverfahrens, in dem das Substrat in einer Anlage prozessiert wird und eine Vorrichtung hierzu.

Description

  • Die Erfindung beschreibt ein Verfahren zur Gütebestimmung einer Sinterpastenschicht und eine Vorrichtung hierzu. Eine derartige Sinterpastenschicht dient insbesondere der Drucksinterverbindung zweier Verbindungspartner, insbesondere von zwei Verbindungspartnern einer leistungselektronischen Schalteinrichtung. Die Verbindungspartner können also rein beispielhaft ein Substrat und ein Halbleiterbauelement oder eine Verbindungseinrichtung sein. Unter einer Sinterpastenschicht soll hier und im Folgenden jegliche Schicht aus einer sinterfähigen Paste angeordnet auf einer Oberfläche verstanden werden. Hierbei ist es gleichgültig, ob diese Schicht frisch aufgebracht ist, ob diese Schicht sich im Trocknungsprozess befindet, ob diese Schicht getrocknet ist, ob diese Schicht sich im Sinterprozess befindet oder ob dieser bereits abgeschlossen ist.
  • Aus dem Stand der Technik, beispielhaft offenbart in der DE 10 2018 130 719 B3 , ist ein Verfahren zur Gütebestimmung vorzugsweise einer Sinterpastenschicht mit den folgenden Verfahrensschritten bekannt: a) Flächiges Aufbringen einer feuchten Sinterpaste auf einem Verbindungspartner, wodurch eine feuchte Sinterpastenschicht erzeugt wird; der Verbindungspartner kann hier beispielhaft ein Substrat, ein Leistungshalbleiterbauelement oder ein Anschlusselement eines Leistungshalbleitermoduls sein; b) Trocknen der feuchten Sinterpastenschicht und Überführen in eine, zumindest teilgetrocknete, Sinterpastenschicht; c) Bewegen eines Prüfmittels entlang eines Bewegungsprofils mit einer Hauptbewegungsrichtung parallel zur Oberfläche und erzeugen eines Grabens in der Sinterpastenschicht mit einer mittleren ersten Tiefe und Messen der zu dieser Bewegung notwendigen Kraft; d) Bestimmen der Güte der Sinterpastenschicht basierend auf der Messung der Kraft.
  • In Kenntnis dieser genannten Gegebenheiten liegt der Erfindung die Aufgabe zugrunde ein alternatives Verfahren zur Gütebestimmung einer Sinterpastenschicht und eine Vorrichtung zur Anwendung dieses Verfahrens vorzustellen, wobei das Verfahren einer in-situ Anwendung zugänglich ist.
  • Diese Aufgabe wird erfindungsgemäß gelöst durch ein Verfahren zur Gütebestimmung einer Sinterpastenschicht mit folgenden Verfahrensschritten:
    • • Aufbringen eines ersten Abschnitts der Sinterpastenschicht auf einen nicht elektrisch leitenden Bereich einer Oberfläche eines Substrats;
    • • Messen des elektrischen Widerstands der Sinterschicht zwischen zwei Messpunkten und Bestimmung des spezifischen elektrischen Widerstands dieser Sinterpastenschicht während eines Ablaufs eines Behandlungsverfahrens, in dem das Substrat in einer Anlage prozessiert wird.
  • Es kann hierbei während des Verfahrensschritts a) ein gleichzeitiges Aufbringen eines ersten, eines zweiten und eines dritten Abschnitts der Sinterpastenschicht besonders vorteilhaft sein, wobei der zweite und dritte Abschnitt jeweils auf einem elektrisch leitenden Kontaktbereichs des Substrats aufgebracht wird und wobei die Sinterpastenschicht dabei ununterbrochen ausgebildet wird, und wobei der jeweilige Kontaktbereich vorzugsweise nur teilweise, also nicht vollständig, und somit nur in einem Abdeckabschnitt bedeckt wird.
  • Hierbei ist es weiterhin vorteilhaft, wenn im Verfahrensschritt b) als ein erster Messabgriff der erste Kontaktbereich und als ein zweiter Messabgriff ein zweiter Kontaktbereich verwendet wird und wobei diese Messabgriffe vorzugsweise auf einem nicht mit Sinterpaste bedeckten Kontaktabschnitt des jeweiligen Kontaktbereichs liegen.
  • Grundsätzlich ist es vorteilhaft, wenn das Behandlungsverfahren ausgewählt ist aus einem der Folgenden: Trocknung der Sinterpastenschicht oder drucklose Temperaturbeaufschlagung auf eine vorgetrocknete Sinterpastenschicht oder Druck- und gleichzeitige Temperaturbeaufschlagung auf eine vorgetrocknete Sinterpastenschicht.
  • Es kann besonders vorteilhaft sein, wenn der erste Abschnitt der Sinterpastenschicht einen mäanderförmigen Verlauf aufweist.
  • Bezüglich der Dimensionierung kann es vorteilhaft sein, wenn der erste Abschnitt der Sinterpastenschicht eine konstante Dicke zwischen 20µm und 150µm, vorzugsweise zwischen 50µm und 100µm aufweist.
  • Es kann auch vorteilhaft sein, wenn der erste Abschnitt der Sinterpastenschicht eine konstante Breite zwischen 0,2mm und 5mm, vorzugsweise zwischen 1mm und 2mm aufweist.
  • Es kann ebenso vorteilhaft sein, wenn in jedem Querschnitt der Sinterpastenschicht mindestens 100, vorzugsweise mindestens 250 und insbesondere bevorzugt mindestens 500 Sintermetallpartikel vorhanden sind und wobei vorzugsweise in jedem Querschnitt maximal 1500, vorzugsweise maximal 1000 Sintermetallpartikel vorhanden sind.
  • Es kann einerseits bevorzugt sein, wenn während der Messung ein erster und ein zweiter Sollwert bestimmt werden, innerhalb derer die Sinterpastenschicht eine im Rahmen des Behandlungsverfahrens gewünschte Güte aufweist. Dieses Verfahren bietet sich an, um denjenigen ersten und zweiten Sollwert möglich genau bestimmen zu können, der für eine definierte Ausgestaltung der Sinterpastenschicht, insbesondere hinsichtlich ihrer Dicke oder ihres Gehalts an Lösungsmitteln, besonders geeignet sind. Hierbei kann das Verfahren und damit die jeweilige Messung mehrfach angewendet und der Verfahrensablauf an unterschiedlichen Stellen unter- oder abgebrochen werden, um die zu diesem Zeitpunkt bestehende Güte mit anderen Verfahren abgleichen zu können. Der somit erhaltene erste und zweite Sollwert kann dann beispielhaft in der nachgenannten in-situ Variante des Verfahrens angewendet werden.
  • Es kann andererseits bevorzugt sein, wenn während des Behandlungsverfahrens bei Erreichen eines ersten Sollwerts des spezifischen Widerstands das Behandlungsverfahren unmittelbar oder nach einem zusätzlichen zeitlichen Offset beendet wird.
  • Es kann andererseits bevorzugt sein, wenn während des Behandlungsverfahrens bei Erreichen eines dritten Sollwerts des spezifischen Widerstands, der zwischen dem ersten und zweiten Sollwert liegt, das Behandlungsverfahrens unmittelbar oder nach einem weiteren zeitlichen Offset beendet wird.
  • Bei beiden letztgenannten Varianten kann es zudem bevorzugt sein, wenn im Verfahrensschritt a) eine weitere Sinterpastenschicht auf einem elektrisch leitenden Bereich der Oberfläche des Substrats aufgebracht wird. Das Verfahren wird somit in-situ angewendet, während nicht nur die Sinterpastenschicht, sondern auch die weitere Sinterpastenschicht behandelt wird. Diese weitere Sinterpastenschicht dient nicht der Messung, sondern wird im Rahmen der Herstellung eines Produkts oder eines Zwischenprodukts behandelt.
  • Die Aufgabe wird weiterhin erfindungsgemäß gelöst durch eine Vorrichtung zur Ausführung des Verfahrens nach einem der vorhergehenden Ansprüche mit einer Einrichtung zur Temperaturbeaufschlagung auf das Substrat, mit einer Einrichtung zur Bestimmung des spezifischen Widerstands der Sinterpastenschicht und mit einer Einrichtung zur Regelung der Temperaturbeaufschlagung auf das Substrat. Hierbei wird unter der Regelung auch die Beendigung der Temperaturbeaufschlagung verstanden.
  • Dabei kann es vorteilhaft sein, wenn die Einrichtung zur Temperaturbeaufschlagung als eine Prozesskammer oder als eine Heizplatte ausgebildet ist.
  • Es kann auch bevorzugt sein, wenn die Anlage eine Einrichtung zur Druckbeaufschlagung auf das Substrat aufweist.
  • Es versteht sich, dass die verschiedenen Ausgestaltungen der Erfindung, gleichgültig ob sie im Rahmen der Beschreibung des Verfahrens oder der Vorrichtung offenbart sind, solange sie sich nicht gegenseitig ausschließen einzeln oder in beliebigen Kombinationen realisiert sein können, um Verbesserungen zu erreichen. Insbesondere sind die vorstehend und im Folgenden genannten und erläuterten Merkmale nicht nur in den angegebenen Kombinationen, sondern auch in anderen Kombinationen oder in Alleinstellung einsetzbar, ohne den Rahmen der vorliegenden Erfindung zu verlassen.
  • Weitere Erläuterungen der Erfindung, vorteilhafte Einzelheiten und Merkmale, ergeben sich aus der nachfolgenden Beschreibung der in den 1 bis 5 schematisch dargestellten Ausführungsbeispiele der Erfindung, oder von jeweiligen Teilen hiervon.
    • 1 zeigt in Draufsicht einen Ausschnitt eines Substrats zur Ausführung des Verfahrens.
    • 2 zeigt dieses Substrat bei Ausführung des Verfahrens.
    • 3 zeigt eine weitere Ausgestaltung eines Substrats mit angeordneter Sinterpastenschicht.
    • 4 zeigt in seitlicher Ansicht ein Substrat gemäß 3.
    • 5 zeigt in seitlicher Ansicht eine Ausgestaltung einer erfindungsgemäßen Vorrichtung.
  • 1 zeigt in Draufsicht einen Ausschnitt eines Substrats 3 zur Ausführung des erfindungsgemäßen Verfahrens. Dargestellt ist ein Substrat 3, das grundsätzlich insbesondere ausgestaltet sein kann als eine Leiterplatte oder eine partiell metallbeschichtete Industriekeramik, wie beispielhaft Aluminiumoxid, Aluminiumnitrid oder Siliziumnitrid. Derartige Industriekeramiken bilden elektrische Isolierschichten fachüblicher leistungselektronischer Substrate. Fachüblich, wie hier dargestellt, können derartige Substrate in Teilsubstrate aufgeteilt werden, indem entlang von Brechlinien 300,302 die Isolierkeramik gebrochen, also vereinzelt, wird. Aus verarbeitungstechnischen Gründen gibt es fachüblich einen umlaufenden Randbereich des Substrats 3, der nicht mit Leistungshalbleiterbauelementen bestückt wird, vgl. auch 3, und im Rahmen der Vereinzelung in Teilsubstrate verworfen wird.
  • Die Oberfläche 30 des hier dargestellten leistungselektronischen Substrats 3 weist nicht elektrisch leitende und elektrisch leitende Bereiche 32,34 auf. Die elektrisch leitenden Bereiche 34 sind Metallschichten, die fachüblich der Anordnung von Leistungshalbleiterbauelementen dienen. Diese sind umgeben von der Oberfläche der Isolierkeramik, die den nicht elektrisch leitenden Bereich 32 ausbildet.
  • Erfindungsgemäß weist dieses Substrat 3 im Randbereich einen ersten und einen zweiten Kontaktbereich 42,43 auf. Der jeweilige Kontaktbereich 42,43 weist einen Kontaktabschnitt 420 und einen Abdeckabschnitt 422 auf. Ein Kontaktabschnitt 420 dient als Messabgriff der elektrischen Verbindung mit einer Messvorrichtung, während Abdeckabschnitt 422 dazu dient, dass hierauf ein Abschnitt der Sinterpastenschicht angeordnet wird, vgl. 2.
  • 2 zeigt das Substrat 3 gemäß 1 bei Ausführung des Verfahrens in einer Anlage. Hierbei wurde vorher im Randbereich des Substrats 3 eine Sinterpastenschicht 2 aufgetragen, die sich in drei zusammenhängende, ununterbrochene Abschnitte 21,22,23 unterteilt. Ein erster Abschnitt 21 ist auf dem nicht elektrisch leitenden Bereich 32 angeordnet und mäanderförmig ausgebildet, während an den jeweiligen Enden dieses Abschnitts ein zweiter bzw. dritter Abschnitt 22,23 ausgebildet sind. Der zweite Abschnitt 22 ist auf einem Abdeckabschnitt 422 des ersten Kontaktbereichs 42 angeordnet, während ein dritter Abschnitt 23 auf einem Abdeckabschnitt des zweiten Kontaktbereichs 43 angeordnet ist.
  • Der erste Abschnitt 21 der Sinterpastenschicht 2 weist hier eine konstante Dicke von 80µm und eine Breite von 1,2mm auf.
  • Es ergibt sich somit eine Messanordnung bestehend aus dem ersten Abschnitt 21, dem hiermit elektrisch leitend verbundenen zweiten Abschnitt 22 der Sinterpastenschicht 2, dem ersten Abschnitt 21 der Sinterpastenschicht 2, dem dritten Abschnitt 23 der Sinterpastenschicht 2, der mit dem zweiten Kontaktbereich 43 elektrisch leitend verbunden ist.
  • Die Messvorrichtung besteht aus einer Spannungsquelle 50, einem Strom- 52 und einem Spannungsmessgerät 54 und einer nicht dargestellten Auswerteeinrichtung und ist mit den beiden Kontaktbereichen 42,43 elektrisch leitend verbunden. Mittels der Messanordnung und der Messvorrichtung kann das erfindungsgemäße Verfahren in allen beschriebenen Varianten ausgeführt werden. Diese Messvorrichtung bildet somit die Einrichtung zur Bestimmung des spezifischen elektrischen Widerstands der Sinterpastenschicht 2, genauer deren ersten Abschnitts 21, aus.
  • Zudem dargestellt ist eine weitere Sinterpastenschicht 20, angeordnet auf einem elektrisch leitenden Bereich 34 des Substrats 3, auf der in späteren Schritten der Herstellung einer leistungselektronischen Schaltungsanordnung Leistungshalbleiterbauelement angeordnet wird, vgl. beispielhaft 5.
  • In einem in-situ Verfahren kann somit der Trocknungsgrad der weiteren Sinterpastenschicht 20 über denjenigen der Sinterpastenschicht 2 bestimmt werden und der Trocknungsvorgang zum geeigneten Zeitpunkt beendet werden. Ein derartiger Trocknungsvorgang erfolgt fachüblich in einer Prozesskammer mit einer Einrichtung zur homogenen Temperaturbeaufschlagung auf das gesamte Substrat 3.
  • Ein typischer Wert für einen ersten Sollwert des spezifischen elektrischen Widerstands des ersten Abschnitts 21 der Sinterpastenschicht 2 zur Erzielung eines besonders vorteilhaften Trocknungszustandes diese Sinterpastenschicht beträgt 1,1 Ohm (mm2/m). Ein typischer zugehöriger Wert des zweiten Sollwerts beträgt 0,4 Ohm (mm2/m). Ein typischer zugehöriger Wert des dritten Sollwerts beträgt 0,8 Ohm (mm2/m), ist also nicht zwangsläufig der Mittelwert aus dem ersten und zweiten Sollwert.
  • Das Fenster zwischen dem ersten und zweiten Sollwert ist derart gewählt, dass die Sinterpastenschicht 2 einen Trocknungsgrad aufweist, der bei einer nachfolgenden Drucksinterverbindung zwischen der weiteren Sinterpastenschicht 20 und einem Leistungshalbleiterbauelement die resultierende Verbindung von hoher Qualität und Dauerhaltbarkeit ist.
  • 3 zeigt eine weitere Ausgestaltung eines Substrats 3 mit angeordneter Sinterpastenschicht 2, während 4 die seitliche Ansicht dieses Substrats 3 bei einem Schnitt entlang einer Schnittlinie A-A zeigt.
  • Das Substrat 3 weist vier Teilsubstrate auf, von denen eines detaillierter dargestellt ist. Dieses Teilsubstrat weist fünf elektrisch voneinander isoliert angeordnete Metallschichten 34 auf, die die Leiterbahnen des Teilsubstrats ausbilden. Auf zwei dieser Metallschichten 34 sind noch weitere Sinterpastenschichten 20 angeordnet, die jeweils zur Verbindung von Leistungshalbleiterbauelementen mit den Metallschichten vorgesehen sind. Wiederum dargestellt sind die o.g. Brechlinien zur Vereinzelung des Substrats 3 in vier Teilsubstrate.
  • Im umlaufenden Randbereich des Substrats 3 um die bereits hier bestimmten Teilsubstrate sind wiederum ein erster und ein zweiter Kontaktbereich, wie unter 2 beschrieben, angeordnet. Weiterhin ist die Sinterpastenschicht 2 umlaufend auf dem Rand des Substrats 3 angeordnet und wiederum mäanderförmig ausgebildet. Somit wird eine möglichst lange Messstrecke ausgebildet. Weiterhin weist die Sinterpastenschicht 2 eine Dicke 210 auf, die in Kombination mit ihrer Breite 212 zu einem Querschnitt der Sinterpastenschicht führt, in dem zwischen 200 und 300 Sintermetallpartikel 214 vorhanden sind. Vorteilhafter- aber nicht notwendigerweise, und so in 4 dargestellt, weisen beide Sinterpastenschichten die gleiche Dicke auf.
  • 5 zeigt in seitlicher Ansicht eine Ausgestaltung einer erfindungsgemäßen Vorrichtung, hier ausgebildet als eine Sinterpresse. Diese weist einen Unterstempel 60 und einen Oberstempel 70 auf, wobei im Unterstempel 60 eine Einrichtung 6 zur Temperaturbeaufschlagung auf das Substrat 3 angeordnet ist. Das Substrat 3 wird mittels eines Werkstückträgers 8 auf einer Oberfläche 600 des Unterstempels 60 angeordnet. Zwischen dem Substrat 3 und dem Oberstempel 70 ist noch eine PTFE-Folie 72 angeordnet. Der Oberstempel 70, als eine Einrichtung 7 zur Druckbeaufschlagung auf das Substrat 3, wirkt hierbei mit dem Unterstempel 60 fachüblich zusammen.
  • Das Substrat 3 ist im Grunde identisch demjenigen gemäß 4, allerdings ist hier die Trocknung der Sinterpastenschichten 2,20 abgeschlossen und auf der weiteren Sinterpastenschicht 20 bereits ein Leistungshalbleiterbauelement 200 angeordnet. Durch die Druck- und Temperaturbeaufschlagung mittels des Ober- 70 und Unterstempels 60 sowie mittels der Einrichtung 6 werden beide Sinterpastenschichten 2,20 versintert. Während dieses Sintervorgangs wird in-situ der Fortschritt des Sinterprozesses bewertet, indem die Güte der Sinterpastenschicht 2 mittels der Messung des elektrischen Widerstands des ersten Abschnitts der Sinterpastenschicht, vgl. auch 3, erfolgt. Bei Erreichen eines entsprechenden dritten Sollwertes des spezifischen elektrischen Widerstands wird der Sintervorgang beendet.
  • Die Messvorrichtung hierzu entspricht hier derjenigen gemäß 2 und ist nicht explizit dargestellt.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • DE 102018130719 B3 [0002]

Claims (15)

  1. Verfahren zur Gütebestimmung einer Sinterpastenschicht (2) mit folgenden Verfahrensschritten: • Aufbringen eines ersten Abschnitts (21) der Sinterpastenschicht (2) auf einen nicht elektrisch leitenden Bereich (32) einer Oberfläche (30) eines Substrats (3); • Messen des elektrischen Widerstands der Sinterpastenschicht (2) zwischen zwei Messpunkten und Bestimmung des spezifischen elektrischen Widerstands dieser Sinterpastenschicht (2) während eines Ablaufs eines Behandlungsverfahrens, in dem das Substrat (3) in einer Anlage prozessiert wird.
  2. Verfahren nach Anspruch 1, mit dem Verfahrensschritt gleichzeitiges Aufbringen, während des Verfahrensschritts a), eines ersten, eines zweiten und eines dritten Abschnitts (21,22,23) der Sinterpastenschicht (2), wobei der zweite und dritte Abschnitt (22,23) jeweils auf einen elektrisch leitenden Kontaktbereich (42,43) des Substrats (3) aufgebracht wird und wobei die Sinterpastenschicht (2) dabei ununterbrochen ausgebildet wird, und wobei der jeweilige Kontaktbereich (42,43) vorzugsweise nur teilweise, und somit nur in einem Abdeckabschnitt (422), bedeckt wird.
  3. Verfahren nach Anspruch 2, wobei im Verfahrensschritt b) als ein erster Messabgriff der erste Kontaktbereich (42) und als ein zweiter Messabgriff ein zweiter Kontaktbereich (43) verwendet wird und wobei diese Messabgriffe vorzugsweise auf einem nicht mit Sinterpaste bedeckten Kontaktabschnitt (420) des jeweiligen Kontaktbereichs (42,43) liegen.
  4. Verfahren nach einem der vorhergehenden Ansprüche, wobei das Behandlungsverfahren ausgewählt ist aus einem der Folgenden: • Trocknung der Sinterpastenschicht (2), • Drucklose Temperaturbeaufschlagung auf eine vorgetrocknete Sinterpastenschicht (2), • Druck- und gleichzeitige Temperaturbeaufschlagung auf eine vorgetrocknete Sinterpastenschicht (2).
  5. Verfahren nach einem der vorhergehenden Ansprüche, wobei der erste Abschnitt (21) der Sinterpastenschicht (2) einen mäanderförmigen Verlauf aufweist.
  6. Verfahren nach einem der vorhergehenden Ansprüche, wobei der erste Abschnitt (21) der Sinterpastenschicht (2) eine konstante Dicke (210) zwischen 20µm und 150µm, vorzugsweise zwischen 50µm und 100µm aufweist.
  7. Verfahren nach einem der vorhergehenden Ansprüche, wobei der erste Abschnitt (21) der Sinterpastenschicht (2) eine konstante Breite (212) zwischen 0,2mm und 5mm, vorzugsweise zwischen 1mm und 2mm aufweist.
  8. Verfahren nach einem der vorhergehenden Ansprüche, wobei in jedem Querschnitt der Sinterpastenschicht mindestens 100, vorzugsweise mindestens 250 und insbesondere bevorzugt mindestens 500 Sintermetallpartikel (214) vorhanden sind und wobei vorzugsweise in jedem Querschnitt maximal 1500, vorzugsweise maximal 1000 Sintermetallpartikel (214) vorhanden sind.
  9. Verfahren nach Anspruch 1 bis 8, wobei während der Messung ein erster und ein zweiter Sollwert bestimmt werden, innerhalb derer die Sinterpastenschicht (2) eine im Rahmen des Behandlungsverfahrens gewünschte Güte aufweist.
  10. Verfahren nach Anspruch 1 bis 8, wobei während des Behandlungsverfahrens bei Erreichen eines ersten Sollwerts des spezifischen Widerstands das Behandlungsverfahren unmittelbar oder nach einem zusätzlichen zeitlichen Offset beendet wird.
  11. Verfahren nach Anspruch 1 bis 8, wobei während des Behandlungsverfahrens bei Erreichen eines dritten Sollwerts des spezifischen Widerstands, der zwischen dem ersten und zweiten Sollwert liegt, das Behandlungsverfahren unmittelbar oder nach einem weiteren zeitlichen Offset beendet wird.
  12. Verfahren nach Anspruch 10 oder 11, wobei im Verfahrensschritt a) eine weitere Sinterpastenschicht (20) auf einem elektrisch leitenden Bereich (34) der Oberfläche (30) des Substrats (3) aufgebracht wird.
  13. Vorrichtung zur Ausführung des Verfahrens nach einem der vorhergehenden Ansprüche mit einer Einrichtung (6) zur Temperaturbeaufschlagung auf das Substrat (3), mit einer Einrichtung (5) zur Bestimmung des spezifischen Widerstands der Sinterpastenschicht (2) und mit einer Einrichtung zur Regelung der Temperaturbeaufschlagung auf das Substrat.
  14. Vorrichtung nach Anspruch 13, wobei die Einrichtung (6) zur Temperaturbeaufschlagung als eine Prozesskammer oder als eine Heizplatte ausgebildet ist.
  15. Vorrichtung nach Anspruch 13 oder 14, wobei die Anlage eine Einrichtung (7) zur Druckbeaufschlagung auf das Substrat (3) aufweist.
DE102020133783.3A 2020-12-16 2020-12-16 Verfahren und Vorrichtung zur Gütebestimmung einer Sinterpastenschicht Pending DE102020133783A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102020133783.3A DE102020133783A1 (de) 2020-12-16 2020-12-16 Verfahren und Vorrichtung zur Gütebestimmung einer Sinterpastenschicht

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102020133783.3A DE102020133783A1 (de) 2020-12-16 2020-12-16 Verfahren und Vorrichtung zur Gütebestimmung einer Sinterpastenschicht

Publications (1)

Publication Number Publication Date
DE102020133783A1 true DE102020133783A1 (de) 2022-06-23

Family

ID=81847247

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102020133783.3A Pending DE102020133783A1 (de) 2020-12-16 2020-12-16 Verfahren und Vorrichtung zur Gütebestimmung einer Sinterpastenschicht

Country Status (1)

Country Link
DE (1) DE102020133783A1 (de)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5922561B2 (ja) 2012-11-29 2016-05-24 株式会社ノリタケカンパニーリミテド 導電性ペーストの調製条件評価システム
DE102018130719B3 (de) 2018-12-03 2019-09-12 Semikron Elektronik Gmbh & Co. Kg Verfahren zur Gütebestimmung einer Sinterpastenschicht oder einer Sintermetallschicht und Vorrichtung hierzu

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5922561B2 (ja) 2012-11-29 2016-05-24 株式会社ノリタケカンパニーリミテド 導電性ペーストの調製条件評価システム
DE102018130719B3 (de) 2018-12-03 2019-09-12 Semikron Elektronik Gmbh & Co. Kg Verfahren zur Gütebestimmung einer Sinterpastenschicht oder einer Sintermetallschicht und Vorrichtung hierzu

Similar Documents

Publication Publication Date Title
EP2118912B1 (de) Vielschicht-bauelement und verfahren zur herstellung eines vielschicht-bauelements
DE102010021764A1 (de) Verfahren zur Niedertemperatur Drucksinterverbindung zweier Verbindungspartner und hiermit hergestellte Anordnung
DE2326043A1 (de) Abgreifbare festimpedanzen
EP2862185B1 (de) Verfahren zur herstellung eines elektrischen bauelements
DE1200403B (de) Verfahren zur Herstellung einer elektrisch isolierenden Schicht zwischen zwei duennen, elektrisch leitenden Schichten
DE102012105059A1 (de) Verfahren zur Herstellung eines Vielschichtbauelements und Vielschichtbauelement
DE102011107193A1 (de) Elektrische Vorrichtung
DE102004006777A1 (de) Gestapelte piezoelektrische Einrichtung und Verfahren zur Herstellung derselben
EP0764334B1 (de) Verfahren zur herstellung von bauelementen auf metallfilmbasis
DE202020107129U1 (de) Elektronikkomponente
DE102020133783A1 (de) Verfahren und Vorrichtung zur Gütebestimmung einer Sinterpastenschicht
DE102004014157A1 (de) Thermistor vom Laminattyp mit positivem Temperaturkoeffizienten
WO2006053543A1 (de) Elektrische messung der dicke einer halbleiterschicht
WO2019214863A1 (de) Verfahren zum herstellen einer atomfalle sowie atomfalle
DE102008016613B4 (de) Verfahren zur Herstellung eines elektrischen Bauelements mit mindestens einer dielektrischen Schicht und ein elektrisches Bauelement mit mindestens einer dielektrischen Schicht
WO2003092019A1 (de) Ptc-bauelement und verfahren zu dessen herstellung
WO2022122886A1 (de) Bauteil und verfahren zu seiner herstellung
DE102017105497A1 (de) Kommutator, diesen verwendender Motor und Verfahren zum Herstellen des Kommutators
DE3919564C2 (de) Verfahren zum Herstellen von Leiterbahnen auf einer Polyimidfolie
WO2017080901A1 (de) Sensorelement und verfahren zur herstellung eines sensorelements
DE3781910T2 (de) Halbleitender keramischer kondensator des reduktion-reoxydation-typs und verfahren zu seiner herstellung.
DE102012110556B4 (de) Vielschichtbauelement und Verfahren zu dessen Herstellung
EP2901504A2 (de) Kontaktierung eines elektrischen bauelements und verfahren zur herstellung derselben
DE3539318C2 (de)
DE19946343B4 (de) Verfahren zur Herstellung eines planaren Sensorelements

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication