DE102019218758A1 - Vertikale feldeffekttransistoren und verfahren zum ausbilden eines vertikalen feldeffekttransistors - Google Patents

Vertikale feldeffekttransistoren und verfahren zum ausbilden eines vertikalen feldeffekttransistors Download PDF

Info

Publication number
DE102019218758A1
DE102019218758A1 DE102019218758.7A DE102019218758A DE102019218758A1 DE 102019218758 A1 DE102019218758 A1 DE 102019218758A1 DE 102019218758 A DE102019218758 A DE 102019218758A DE 102019218758 A1 DE102019218758 A1 DE 102019218758A1
Authority
DE
Germany
Prior art keywords
region
heterostructure
iii
field effect
effect transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102019218758.7A
Other languages
English (en)
Inventor
Christian Huber
Jens Baringhaus
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Priority to DE102019218758.7A priority Critical patent/DE102019218758A1/de
Publication of DE102019218758A1 publication Critical patent/DE102019218758A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7788—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7789—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface the two-dimensional charge carrier gas being at least partially not parallel to a main surface of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0646—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Es wird ein vertikaler Feldeffekttransistor (100) bereitgestellt, der eine Graben-Struktur (190) auf oder über einem Driftbereich (112) aufweist, wobei die Graben-Struktur (190) mindestens eine Seitenwand aufweist, an der ein Feldeffekttransistor (FET)-Kanalbereich ausgebildet ist, wobei der FET-Kanalbereich eine III-V-Heterostruktur (117, 121) zum Ausbilden eines zweidimensionalen Elektronengases an einer Grenzfläche der III-V-Heterostruktur (117, 121) aufweist; eine Source-/Drain-Elektrode (151, 152), die mit der III-V-Heterostruktur (117, 121) der Graben-Struktur (190) elektrisch leitfähig verbunden ist aufweist; wobei die III-V-Heterostruktur (117, 121) zumindest in einem ersten Bereich (122) vertikal unter der Source-/Drain-Elektrode (151, 152) eine geringere Dicke aufweist als in einem zweiten Bereich, der lateral neben der Source-/Drain-Elektrode (151, 152) angeordnet ist.

Description

  • Die Erfindung betrifft vertikale Feldeffekttransistoren und ein Verfahren zum Ausbilden eines vertikalen Feldeffekttransistors.
  • Transistoren auf Basis von Galliumnitrid (GaN) bieten die Möglichkeit, Bauteile mit niedrigeren On-Widerständen bei gleichzeitig höheren Durchbruchsspannungen zu realisieren als vergleichbare Bauteile auf Basis von Silizium oder Siliziumcarbid. Eine mögliche Bauweise für einen solchen Transistor ist der sogenannte VHEMT (vertical vGroove High Electron Mobility Transistor), bei welchem der Kanal durch ein zweidimensionales Elektronengas (2DEG) an der Grenzfläche einer AIGaN/GaN Heterostruktur dargestellt wird, welche in einem V-förmigen Graben aufgewachsen wird. Eine entsprechende Bauform ist in 1 gezeigt. Hierbei besteht der Transistor 10 aus einem leitfähigen GaN-Substrat 11, auf welchem eine schwach n-dotierte GaN-Driftzone 12 aufgebracht ist. Oberhalb der Driftzone 12 befindet sich ein p-dotiertes GaN-Gebiet 15 und darüber ein isolierendes GaN- oder AlGaN-Gebiet 16. Beide Gebiete 15, 16 werden von einem V-förmigen Graben durchbrochen, über welchem sich ein undotiertes GaN-Gebiet 17 sowie ein AlGaN-Gebiet 21 erstreckt. An der Grenzfläche der beiden Gebiete 17, 21 - aber in Gebiet 17 (in 1 mittels einer gestrichelten Linie 23 veranschaulicht) - bildet sich das 2DEG, welches im On-Betrieb aufgrund der hohen Elektronenmobilität eine hohe Leitfähigkeit aufweist und so nur einen geringen Beitrag zum Gesamtwiderstand des Bauteils leistet. Im V-förmigen Graben ist ein p-dotiertes GaN Gebiet 31 eingebracht, um einen selbstsperrenden Betrieb des Transistors (engl. normally off) zu gewährleisten. Eine Gate-Elektrode 32 kontaktiert das p-GaN Gebiet 31. Der Source-Kontakt 51 kontaktiert sowohl das 2DEG als auch das p-Gebiet 15. Auf der linken Seite von 1 ist eine herkömmliche Variante gezeigt, in dem der Source-Kontakt das 2DEG nur von der Seite kontaktiert. Auf der rechten Seite der Struktur von 1 ist ein zusätzlicher Source-Kontaktbereich 52 oberhalb des AlGaN-Gebietes 21 veranschaulicht, bei dem das 2DEG zusätzlich durch die AlGaN-Tunnelbarriere kontaktiert wird. In diesem Fall kann ein Teil des Source-Kontaktes 51, der tiefer als das 2DEG liegt, auch mittels einer p-Dotierung ausgeführt sein, über die das p-Gebiet 15 angeschlossen ist. Eine Isolation 41 trennt den Source-Kontakt 51 und gegebenenfalls den zusätzlichen Source-Kontaktbereich 52 von dem Gate-Kontakt 32. Auf der Rückseite des Substrats 11 befindet sich eine Drain-Elektrode 50. In einem vollständigen Transistor 10 sind typischerweise mehrere der hier im Querschnitt gezeigten Strukturen entweder in Form paralleler Finger oder in Form von Hexagonen angeordnet.
  • Ohne Anlegen einer Gate-Spannung ist der Transistor 10 selbstsperrend, da das 2DEG unterhalb des Gebiets 31 verarmt ist. Durch Anlegen einer positiven Spannung an die Gate-Elektrode 32 wird das gesamte 2DEG mit Elektronen gefüllt und die Elektronen fließen von dem Source-Kontakt 51 bzw. dem Source-Kontaktbereich 52 über die Seitenwand des V-förmigen Grabens in den Grabenboden und von dort in die Driftzone 12, über das Substrat 11 in die Drain-Elektrode 50.
    Solche und ähnliche Transistorstrukturen sind bekannt aus US 10,050,138 B2 , US 7,592,647 B2 , US 8,729,562 B2 und D. Shibata et al. „1.7 kV/1.0 mOhmcm2 Normally-off Vertical GaN Transistor on GaN substrate with Regrown p-GaN/AIGaN/GaN Semipolar Gate Structure", Internat. Electr. Dev. Meet. (2016).
  • Eine Aufgabe der Erfindung ist es, einen vertikalen Feldeffekttransistor bereitzustellen, der einen geringeren On-Widerstand aufweist, sowie ein Verfahren zu dessen Herstellung.
  • Die Aufgabe wird gemäß einem Aspekt der Erfindung gelöst durch einen vertikalen Feldeffekttransistor. Der vertikale Feldeffekttransistor weist auf: eine Graben-Struktur auf oder über einem Driftbereich, wobei die Graben-Struktur mindestens eine Seitenwand aufweist, an der ein Feldeffekttransistor (FET)-Kanalbereich ausgebildet ist, wobei der FET-Kanalbereich eine III-V-Heterostruktur zum Ausbilden eines zweidimensionalen Elektronengases an einer Grenzfläche der III-V-Heterostruktur aufweist, eine Source-/Drain-Elektrode, die mit der III-V-Heterostruktur der Graben-Struktur elektrisch leitfähig verbunden ist, wobei die III-V-Heterostruktur zumindest in einem ersten Bereich vertikal unter der Source-/Drain-Elektrode eine geringere Dicke aufweist als in einem zweiten Bereich, der lateral neben der Source-/Drain-Elektrode angeordnet ist. Dies ermöglicht es, den Kontaktwiderstand der Kontaktierung des vertikalen Feldeffekttransistors im Vergleich zur bezogenen Technik zu verringern. Damit kann der On-Widerstand (Widerstand im eingeschalteten Zustand) und somit die Verlustleistung des vertikalen Feldeffekttransistors reduziert werden.
  • Die Aufgabe wird gemäß einem weiteren Aspekt der Erfindung gelöst durch einen vertikalen Feldeffekttransistor. Der vertikale Feldeffekttransistor weist auf: eine Graben-Struktur auf oder über einem Driftbereich, wobei die Graben-Struktur mindestens eine Seitenwand aufweist, an der ein Feldeffekttransistor (FET)-Kanalbereich ausgebildet ist, wobei der FET-Kanalbereich eine III-V-Heterostruktur zum Ausbilden eines zweidimensionalen Elektronengases an einer Grenzfläche der III-V-Heterostruktur aufweist, eine Source-/Drain-Elektrode, die mit der III-V-Heterostruktur der Graben-Struktur elektrisch leitfähig verbunden ist, wobei sich die Graben-Struktur senkrecht zur vertikalen Richtung in eine Längsrichtung erstreckt, wobei die III-V-Heterostruktur, in einem ersten Bereich eine erste Dicke aufweist, die geringer ist als eine zweite Dicke der III-V-Heterostruktur in einem zweiten Bereich, wobei der erste Bereich in Längsrichtung lateral neben dem zweiten Bereich angeordnet ist.
  • Die Aufgabe wird gemäß einem weiteren Aspekt der Erfindung gelöst durch ein Verfahren zum Ausbilden eines vertikalen Feldeffekttransistors. Das Verfahren weist auf: Ausbilden einer Graben-Struktur auf oder über einem Driftbereich, wobei die Graben-Struktur mindestens eine Seitenwand aufweist, an der ein Feldeffekttransistor (FET)-Kanalbereich ausgebildet wird, wobei der FET-Kanalbereich eine III-V-Heterostruktur, zum Ausbilden eines zweidimensionalen Elektronengases an einer Grenzfläche der III-V-Heterostruktur aufweist, Ausbilden einer Source-/Drain-Elektrode, die mit der III-V-Heterostruktur der Graben-Struktur elektrisch leitfähig verbunden wird, wobei die III-V-Heterostruktur zumindest in einem ersten Bereich vertikal unter der Source-/Drain-Elektrode mit einer geringeren Dicke ausgebildet wird als in einem zweiten Bereich, der lateral neben der Source-/Drain-Elektrode, angeordnet ist.
  • Weiterbildungen der Aspekte sind in den Unteransprüchen und der Beschreibung dargelegt. Ausführungsformen der Erfindung sind in den Figuren dargestellt und werden im Folgenden näher erläutert. Es zeigen:
    • 1 eine Schnittdarstellung einer Transistorstruktur der bezogenen Technik;
    • 2A und 2B schematische Querschnittsansichten eines vertikalen Feldeffekttransistors gemäß verschiedenen Ausführungsformen;
    • 3 ein Diagramm zur Ausgestaltung eines vertikalen Feldeffekttransistors gemäß verschiedenen Ausführungsformen;
    • 4A bis 4C schematische Querschnittsansichten eines vertikalen Feldeffekttransistors gemäß verschiedenen Ausführungsformen;
    • 5A und 5B schematische Querschnittsansichten eines vertikalen Feldeffekttransistors gemäß verschiedenen Ausführungsformen;
    • 6 schematische Ansichten eines vertikalen Feldeffekttransistors gemäß verschiedenen Ausführungsformen;
    • 7 schematische Ansichten eines vertikalen Feldeffekttransistors gemäß verschiedenen Ausführungsformen; und
    • 8 ein Ablaufdiagramm eines Verfahrens zum Ausbilden eines vertikalen Feldeffekttransistors gemäß verschiedenen Ausführungsformen.
  • In der folgenden ausführlichen Beschreibung wird auf die beigefügten Zeichnungen Bezug genommen, die Teil dieser Beschreibung bilden und in denen zur Veranschaulichung spezifische Ausführungsformen gezeigt sind, in denen die Erfindung ausgeübt werden kann. Es versteht sich, dass andere Ausführungsformen benutzt und strukturelle oder logische Änderungen vorgenommen werden können, ohne von dem Schutzumfang der vorliegenden Erfindung abzuweichen. Es versteht sich, dass die Merkmale der hierin beschriebenen verschiedenen Ausführungsformen miteinander kombiniert werden können, sofern nicht spezifisch anders angegeben. Die folgende ausführliche Beschreibung ist deshalb nicht in einschränkendem Sinne aufzufassen, und der Schutzumfang der vorliegenden Erfindung wird durch die angefügten Ansprüche definiert. In den Figuren werden identische oder ähnliche Elemente mit identischen Bezugszeichen versehen, soweit dies zweckmäßig ist.
  • 2A veranschaulicht eine schematische Querschnittsansicht eines vertikalen Feldeffekttransistors 100, beispielsweise eines vHEMTs, gemäß verschiedenen Ausführungsformen. 2B veranschaulicht eine Vergrößerung einer der beiden SourceElektroden 151, 152 des vertikalen Feldeffekttransistors 100 aus 2A.
  • Der vertikale Feldeffekttransistor 100 gemäß verschiedenen Ausführungsformen weist eine Graben-Struktur 190 auf oder über einem Driftbereich 112 auf. Der Driftbereich 112 kann beispielsweise ein n-leitendes GaN-Gebiet 112 aufweisen, beispielsweise n-dotiertes GaN. Der Driftbereich 112 kann auf oder über einem Halbleitersubstrat 111 ausgebildet sein, beispielsweise einem GaN-Substrat 111.
  • Die Graben-Struktur 190 weist mindestens eine Seitenwand auf, an der ein Feldeffekttransistor (FET)-Kanalbereich ausgebildet ist. Der FET-Kanalbereich weist eine III-V-Heterostruktur 117, 121 zum Ausbilden eines zweidimensionalen Ladungsträgergases, beispielsweise eines Elektronengases (2DEG), an einer Grenzfläche der III-V-Heterostruktur 117, 121 auf.
  • Der vertikale Feldeffekttransistor 100 weist ferner eine erste Source-/Drain-Elektrode 151, 152 auf, die mit der III-V-Heterostruktur 117, 121 der Graben-Struktur 190 elektrisch leitfähig verbunden ist. Ferner ist eine zweite Source/Drain-Elektrode (z.B. eine Drain-Elektrode 102) vorgesehen. Nachfolgend wird beispielhaft angenommen, dass die erste Source/Drain-Elektrode 151, 152 eine Source-Elektrode ist und dass die zweite Source/Drain-Elektrode 102 eine Drain-Elektrode ist.
  • Die III-V-Heterostruktur 117, 121 weist zumindest in einem ersten Bereich 122 vertikal unter der Source-Elektrode 151, 152 eine geringere Dicke auf als in einem zweiten Bereich, der lateral neben der Source-Elektrode 151, 152 angeordnet ist, beispielsweise lateral neben dem direkten Kontakt der Source-Elektrode 151, 152 mit der III-V-Heterostruktur 117, 121. Die III-V-Heterostruktur 117, 121 kann beispielsweise eine erste Schicht 121 mit einem ersten Wert einer elektronischen Bandlücke und/oder einer ersten Gitterkonstante und eine an die erste Schicht 121 angrenzende zweite Schicht 117 mit einem zweiten Wert der elektronischen Bandlücke, der kleiner ist als der erste Wert; und/oder einer zweiten Gitterkonstante, die kleiner ist als die erste Gitterkonstante. Die erste Schicht 121 kann im ersten Bereich 122 eine geringere Dicke aufweisen als im zweiten Bereich. Die zweite Schicht 117 kann im ersten Bereich 122 dieselbe Dicke aufweisen wie im zweiten Bereich. Die erste Schicht 121 kann beispielsweise eine AlGaN-Schicht sein. Die zweite Schicht 117 kann beispielsweise eine GaN-Schicht sein. In der zweiten Schicht 117 (in 2 mittels der gestrichelten Linie 123 veranschaulicht) an der Grenzfläche der ersten und zweiten Schicht 117, 121 kann sich das 2DEG bilden.
  • Die Source-Elektrode 151, 152 kann direkt an die erste Schicht 121 angrenzen. Anschaulich kann die Source-Elektrode 151, 152 einen ersten Abschnitt 152 aufweisen, der vertikal an die erste Schicht 121 angrenzt, und kann einen zweiten Abschnitt 151 aufweisen, der lateral an die erste Schicht 121 angrenzen kann. Der zweite Abschnitt 151 kann mit der zweiten Schicht 117 und optional noch mit weiteren Schichten 115, 116, die unten noch ausführlicher beschrieben werden, elektrisch leitfähig verbunden sein.
  • In verschiedenen Ausführungsformen weist die erste Schicht 121 der III-V-Heterostruktur 117, 121 unterhalb des ersten Abschnitts 152 der Source-Elektrode 151, 152 einen Bereich 122 mit einer reduzierten Dicke im Vergleich zur ersten Schicht 121 lateral neben dem Bereich 122 vertikal unter dem ersten Abschnitt 152 der Source-Elektrode 151, 152 auf. Anschaulich ist die Dicke der ersten Schicht 121 der III-V-Heterostruktur 117, 121, beispielsweise einer AlGaN-Schicht 121, in zumindest einem Bereich 122 unterhalb der Source-Elektrode 151, 152 im Vergleich zum restlichen Bereich der Schicht 121 reduziert. Dadurch kann lokal unterhalb des Bereichs 152 der Source-Elektrode 151, 152 der spezifische Kontaktwiderstand reduziert werden, ohne dabei die Leitfähigkeit des 2DEGs in der Zuleitung zum FET-Kanal zu verschlechtern. Damit kann der On-Widerstand und somit die Verlustleistung des vertikalen Feldeffekttransistors 100 reduziert werden.
  • Der vertikale Feldeffekttransistor 100 kann weiterhin ein leitfähiges GaN-Substrat 111 aufweisen, auf welchem der schwach n-leitende GaN-Driftbereich 112 aufgebracht ist. Oberhalb des Driftbereichs 112 kann eine dritte Schicht 115, beispielsweise ein p-leitendes GaN-Gebiet 115, und darüber eine vierte Schicht 116, beispielsweise ein isolierendes GaN- oder AlGaN-Gebiet 116, ausgebildet sein. Die dritte Schicht 115 kann den Boden der Graben-Struktur 190 lateral umfassen. Die dritte und vierte Schicht 115, 116 können von einem V-förmigen Graben durchdrungen sein, über welchem sich die zweite Schicht 117 der III-V-Heterostruktur 117, 121, beispielsweise ein undotiertes oder intrinsisches GaN-Gebiet 117, sowie darüber die erste Schicht 121 der III-V-Heterostruktur 117, 121, beispielsweise ein AlGaN-Gebiet 121, erstrecken kann.
  • Mit anderen Worten: Die dritte Schicht 115 kann einen p-Leitfähigkeitstyp aufweisen und auf dem Driftbereich 112 ausgebildet sein. Die vierte Schicht 116 kann isolierend sein und auf der dritten Schicht 115 ausgebildet sein.
  • Die Graben-Struktur 190 kann in der dritten und vierten Schicht 115, 116 ausgebildet sein, so dass sich die III-V-Heterostruktur 117, 121 durch die dritte und vierte Schicht 115, 116 erstreckt. Die zweite Schicht 117 kann direkt auf der vierten Schicht 116 ausgebildet sein. Die vierte Schicht 116 und die III-V-Heterostruktur 117, 121 können derart eingerichtet sein, dass ein zweiter Abschnitt 151 der Source-Elektrode 151, 152 die dritte Schicht 115 direkt kontaktiert.
  • Der vertikale Feldeffekttransistor 100 kann ferner eine Gate-Elektrode 132 über der III-V-Heterostruktur 117, 121 aufweisen. Die III-V-Heterostruktur 117, 121 kann im Bereich vertikal unter der Gate-Elektrode 132 eine größere Dicke aufweisen als im ersten Bereich 122.
  • In der V-förmigen Graben-Struktur 190 kann ein p-leitendes GaN Gebiet 131 eingebracht sein, um einen selbstsperrenden (engl. normally off) Betrieb des Feldeffekttransistors 100 zu gewährleisten. Die Gate-Elektrode 132 kann das p-GaN Gebiet 131 kontaktieren. Der zweite Abschnitt 151 der Source-Elektrode 151, 152 kann sowohl das 2DEG als auch die dritte Schicht 115 kontaktieren. Eine Isolation 141 kann die Source-Elektrode 151, 152 und die Gate-Elektrode 132 voneinander elektrisch isolieren. Auf der Rückseite des Substrats 111 kann sich die Drain-Elektrode 102 befinden. Ohne Anlegen einer Gate-Spannung kann der Feldeffekttransistor 100 selbstsperrend sein, da das 2DEG unterhalb des Gebiets 131 verarmt sein kann. Durch Anlagen einer positiven Spannung an die Gate-Elektrode 132 kann das gesamte 2DEG mit Elektronen gefüllt werden und die Elektronen können von der Source-Elektrode 151, 152 über die Seitenwand der Graben-Struktur 190 in den Boden der Graben-Struktur 190 fließen und von dort in die Driftzone 112, durch das Substrat 111 in die Drain-Elektrode 102 gelangen.
  • 3 veranschaulicht den qualitativen Verlauf 306 des spezifischen Kontaktwiderstands 304 (in Ohm cm2) einer Source- Elektrode 152 zum 2DEG an der Grenzfläche einer AlGaN-Schicht 121 zu einer GaN-Schicht 117 abhängig von der Dicke 302 (in nm) der AlGaN-Schicht 121 in Anlehnung an G. Greco et al. („Ohmic contacts to Gallium Nitride materials“ Appl. Surf. Sci. (2019)). Da AlGaN eine höhere Bandlücke besitzt als GaN, müssen Elektronen durch die AlGaN-Barriere tunneln um das 2DEG zu erreichen. Die Tunnelwahrscheinlichkeit fällt exponentiell mit der Dicke der Barriere, wodurch der spezifische Kontaktwiderstand zu höheren AlGaN-Dicken stark ansteigt. Das 2DEG entsteht durch spontane und piezoelektrische Polarisationsunterschiede zwischen GaN und AlGaN. Die piezoelektrische Komponente wird durch die unterschiedlichen Gitterkonstanten und die daraus resultierende Verformung beim epitaktischen Aufwachsen der AlGaN-Barriere hervorgerufen. Dadurch sinkt die Elektronendichte im 2DEG, wenn die AlGaN-Dicke in Richtung Null reduziert wird. Entsprechend steigt dann der spezifische Kontaktwiderstand zu kleinen AlGaN-Dicken wieder an.
  • Die AlGaN-Schicht 121 kann eine optimale Dicke 308 bzw. einen idealen Dickenbereich für einen minimalen spezifischen Kontaktwiderstand 304 aufweisen. Die AlGaN-Schicht 121 kann beispielsweise eine Dicke 308 im Bereich von ungefähr 10 nm bis ungefähr 20 nm aufweisen.
  • Die reduzierte Dicke der AlGaN-Schicht 121 im ersten Bereich 122 ist anschaulich eine Reduktion der AIGaN-(Tunnel-)Barrierendicke, die auch als Vertiefung bezeichnet werden kann. Durch Reduktion der Dicke der ersten Schicht 121 im ersten Bereich 122 unterhalb des ersten Abschnitts 152 der Source-Elektrode 151, 152 kann der Kontaktwiderstand verringert werden. Die Dicke der ersten Schicht 121 im zweiten Bereich, beispielsweise dem Bereich der Zuleitung zum FET-Kanal an der Seitenwand der Graben-Struktur 190, kann hinsichtlich der bezogenen Technik unverändert sein (d.h. dicker als im ersten Bereich 122), so dass die Leitfähigkeit aufgrund der hohen Elektronendichte dort hoch ist.
  • Der Kontaktwiderstand der Source-Elektrode 151, 152 kann bereits innerhalb weniger Nanometer um Größenordnungen variieren, wie aus 3 ersichtlich ist. Ein stufenförmiges bzw. sich verjüngendes Profil der ersten Schicht 121 und/oder der Source-Elektrode 151, 152 (z.B. des ersten Abschnitts 151 der Source-Elektrode 151, 152) kann das Einstellen der Dicke der ersten Schicht 121 im ersten Bereich 122 auf die optimale Dicke vereinfachen, wie unten noch ausführlicher beschrieben wird. Die eine oder mehreren Abstufungen der ersten Schicht 121 und/oder der Source-Elektrode 151, 152 ermöglichen, dass in mindestens einem Bereich 122A, 122B, 122C vertikal unterhalb des ersten Abschnittes 152 der Source-Elektrode 151, 152 eine optimale Dicke der ersten Schicht 121 eingestellt ist.
  • 4A bis 4C und 5A bis 5B veranschaulichen verschiedene Ausführungsformen des ersten Abschnitts 152 der Source-Elektrode 151, 152. In verschiedenen Ausführungsformen können mehrere Bereiche mit reduzierter Dicke 122A, 122B, 122C vertikal unterhalb des ersten Abschnitts 152 der Source-Elektrode 151, 152 ausgebildet sein. Die Source-/Drain-Elektrode 151, 152 und/oder die erste Schicht 121 können beispielsweise im ersten Bereich 122 vertikal über der ersten Schicht 121 bzw. unter der Source-/Drain-Elektrode 151, 152 eine Stufen-Form oder eine sich verjüngende Form aufweisen. Die erste Schicht 121 kann beispielsweise im Bereich vertikal unter der Source-/Drain-Elektrode 151, 152 eine lateral von der Seitenwand der Graben-Struktur 190 nach außen hin abnehmende Dicke aufweisen.
  • Vertikal unter dem ersten Abschnitt 152 der Source-Elektrode 151, 152 kann in verschiedenen Ausführungsformen ein Bereich 402 vorgesehen sein, in dem die erste Schicht 121 dieselbe Dicke aufweist wie im zweiten Bereich. Mit anderen Worten: vertikal unterhalb des ersten Abschnitts 152 der Source-Elektrode 151, 152 kann ein Bereich der ersten Schicht 121 keine Reduktion der Dicke aufweisen. Dadurch kann bei der in 4C veranschaulichten Ausführungsform die Elektronenkonzentration im Kontaktbereich zum zweiten Abschnitt 151 der Source-Elektrode 151, 152 vergrößert werden und so der Kontaktwiderstand verringert werden.
  • Eine erste Schicht 121 mit sehr vielen, schmalen Stufen abnehmender Dicke kann mit einer sich verjüngenden Form ausgebildet sein. Eine sich verjüngende Form kann beispielsweise durch eine Ätzung mit schräger Seitenwand realisiert werden, wie in 5A, und 5B veranschaulicht ist. Die erste Schicht 121 und/oder die Source-Elektrode 151, 152 kann somit ein Gebiet kontinuierlich bzw. stetig variierender Dicke 122C aufweisen. Dadurch kann inhärent in einem Gebiet der ersten Schicht 121 die optimale Dicke für einen geringen Kontaktwiderstand ausgebildet werden.
  • 6 veranschaulicht in einer schematischen Draufsicht (links) und in schematischen Querschnittsansichten 200 und 600, die Ausschnitte der in der Aufsicht dargestellten Struktur sein sollen, einen Aspekt eines vertikalen Feldeffekttransistors 100. Dabei ist die Source-Elektrode 151, 152 bzw. die erste Schicht 121 vertikal unterhalb des ersten Abschnittes 152 der Source-Elektrode 151, 152 mit verschiedenen Dicken, beispielsweise alternierend, ausgebildet. Ausschnitt 200 veranschaulicht ein erstes Teilgebiet des vertikalen Feldeffekttransistors 100 mit erstem Bereich 122. Ausschnitt 600 veranschaulicht ein zweites Teilgebiet des vertikalen Feldeffekttransistors 100, das in Längsrichtung der Graben-Struktur 190 lateral benachbart zu dem ersten Teilgebiet ist, mit dem Bereich 402, in dem die erste Schicht 121 vertikal unter dem ersten Abschnitt 152 der Source-Elektrode 151, 152 dieselbe Dicke aufweist wie im zweiten Bereich, d.h. im Bereich neben dem ersten Abschnitt 152 der Source-Elektrode 151, 152.
  • Mit anderen Worten: Die Graben-Struktur 190 kann sich senkrecht zur vertikalen Richtung in eine Längsrichtung erstrecken. Die III-V-Heterostruktur 117, 121 kann zumindest in einem dritten Bereich, der lateral in Längsrichtung neben dem ersten Bereich 122 angeordnet ist, dieselbe Dicke aufweisen wie in dem zweiten Bereich.
  • Im ersten Teilgebiet kann der vertikale Feldeffekttransistor 100 einen geringen Kontaktwiderstand und eine niedrige Tunnelbarriere aufweisen. Im zweiten Teilgebiet kann der vertikale Feldeffekttransistor 100 einen geringeren Zuleitungswiderstand zum FET-Kanal vertikal unter der Gate-Elektrode 132 und eine hohe Elektronendichte im 2DEG aufweisen. Durch eine entsprechende Wahl des Flächenanteils von erstem und zweitem Teilgebiet kann der Widerstand des vertikalen Feldeffekttransistors 100 im On-Betrieb minimiert bzw. optimiert werden.
  • 7 veranschaulicht in einer schematischen Draufsicht (links) und schematischen Querschnittsansichten 710, 600, die Ausschnitte der in der Aufsicht dargestellten Struktur sein sollen, einen vertikalen Feldeffekttransistor 700 gemäß einem weiteren Aspekt. Alternativ zur Ausführungsform, die in 6 veranschaulicht ist, kann sich die Graben-Struktur 190 senkrecht zur vertikalen Richtung in eine Längsrichtung erstrecken, wobei die III-V-Heterostruktur 117, 121 in einem ersten Bereich 122 bzw. einem ersten Teilgebiet eine erste Dicke aufweist (Ausschnitt 710), die geringer ist als eine zweite Dicke der III-V-Heterostruktur 117, 121 in einem zweiten Bereich 402 bzw. in einem zweiten Teilgebiet (Ausschnitt 600). Der erste Bereich 122 ist in Längsrichtung lateral neben dem zweiten Bereich 402 angeordnet.
    Anschaulich kann die erste Schicht 121, beispielsweise die AlGaN-Schicht 121, mit reduzierter Dicke durchgehend in Längsstreifen ausgebildet sein. Dies ermöglicht eine Reduzierung der Justagetoleranzgebiete für die Lithographie-Ebenen horizontal in der Draufsicht, um die Gebiete der ersten Schicht 121 mit reduzierter Dicke mit den ersten Abschnitten 152 der Source-Elektrode 151, 152 übereinander anzuordnen. Die horizontal durchgehenden Streifen von erster Schicht 121 mit reduzierter Dicke ermöglichen, dass in dieser Richtung keine Justagetoleranz benötigt wird. Auch hier lässt sich, wie in 6, der Gesamtwiderstand durch geeignete Wahl des Flächenanteils der Teilgebiete minimieren bzw. optimieren.
  • 8 veranschaulicht ein Ablaufdiagramm eines Verfahrens 800 zum Ausbilden eines vertikalen Feldeffekttransistors gemäß verschiedenen Ausführungsformen. Das Verfahren 800 weist auf: Ausbilden 810 einer Graben-Struktur auf oder über einem Driftbereich, wobei die Graben-Struktur mindestens eine Seitenwand aufweist, an der ein Feldeffekttransistor (FET)-Kanalbereich ausgebildet wird, wobei der FET-Kanalbereich eine III-V-Heterostruktur zum Ausbilden eines zweidimensionalen Elektronengases an einer Grenzfläche der III-V-Heterostruktur aufweist; Ausbilden einer Source-/Drain-Elektrode, die mit der III-V-Heterostruktur der Graben-Struktur elektrisch leitfähig verbunden wird. Die III-V-Heterostruktur wird zumindest in einem ersten Bereich vertikal unter der Source-/Drain-Elektrode mit einer geringeren Dicke ausgebildet als in einem zweiten Bereich, der lateral neben der Source-/Drain-Elektrode angeordnet ist. Alternativ kann sich die Graben-Struktur senkrecht zur vertikalen Richtung in eine Längsrichtung erstrecken, wobei die III-V-Heterostruktur in einem ersten Bereich eine erste Dicke aufweist, die geringer ist als eine zweite Dicke der III-V-Heterostruktur in einem zweiten Bereich, wobei der erste Bereich in Längsrichtung lateral neben dem zweiten Bereich angeordnet ist.
  • Die erste Schicht (z.B. AlGaN-Schicht) 121 der III-V-Heterostruktur 117, 121 mit reduzierter Dicke im ersten Bereich 122 kann beispielsweise durch plasmabasierte trockenchemische Ätzprozesse hergestellt werden, beispielsweise mittels induktiv gekoppeltem reaktiven Plasma-unterstütztem Ätzen (engl. inductively-coupled plasma reactive ion etching, ICP-RIE). Dazu kann beispielsweise eine chlorbasierte Ätzchemie verwendet werden, beispielsweise auf Basis von BCl3 und Cl2. Alternativ oder zusätzlich kann ein ALE (atomic layer etching)-Prozess verwendet werden. Dies ermöglicht es, sehr kontrolliert, atomlagenweise die erste Schicht (z.B. AlGaN-Schicht) 121 im ersten Bereich 122 in ihrer Dicke zu reduzieren. Alternativ kann jedoch auch eine physikalische Ätzung mittels lonenstrahlätzens (engl. ion beam etching) oder eine fotoelektrochemische Nassätzung unter UV-Bestrahlung verwendet werden.
  • Die beschriebenen und in den Figuren gezeigten Ausführungsformen sind nur beispielhaft gewählt. Unterschiedliche Ausführungsformen können vollständig oder in Bezug auf einzelne Merkmale miteinander kombiniert werden. Auch kann eine Ausführungsform durch Merkmale einer weiteren Ausführungsform ergänzt werden. Ferner können beschriebene Verfahrensschritte wiederholt sowie in einer anderen als in der beschriebenen Reihenfolge ausgeführt werden. Insbesondere ist die Erfindung nicht auf das angegebene Verfahren beschränkt.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 10050138 B2 [0003]
    • US 7592647 B2 [0003]
    • US 8729562 B2 [0003]
  • Zitierte Nicht-Patentliteratur
    • D. Shibata et al. „1.7 kV/1.0 mOhmcm2 Normally-off Vertical GaN Transistor on GaN substrate with Regrown p-GaN/AIGaN/GaN Semipolar Gate Structure“, Internat. Electr. Dev. Meet. (2016) [0003]

Claims (10)

  1. Vertikaler Feldeffekttransistor (100), aufweisend: eine Graben-Struktur (190) auf oder über einem Driftbereich (112), wobei die Graben-Struktur (190) mindestens eine Seitenwand aufweist, an der ein Feldeffekttransistor (FET)-Kanalbereich ausgebildet ist, wobei der FET-Kanalbereich eine III-V-Heterostruktur (117, 121) zum Ausbilden eines zweidimensionalen Elektronengases an einer Grenzfläche der III-V-Heterostruktur (117, 121) aufweist; eine Source-/Drain-Elektrode (151, 152), die mit der III-V-Heterostruktur (117, 121) der Graben-Struktur (190) elektrisch leitfähig verbunden ist; wobei die III-V-Heterostruktur (117, 121) zumindest in einem ersten Bereich (122) vertikal unter der Source-/Drain-Elektrode (151, 152) eine geringere Dicke aufweist als in einem zweiten Bereich, der lateral neben der Source-/Drain-Elektrode (151, 152) angeordnet ist.
  2. Vertikaler Feldeffekttransistor (100) gemäß Anspruch 1, wobei die III-V-Heterostruktur (117, 121) eine erste Schicht (121) mit einem ersten Wert einer elektronischen Bandlücke und eine an die erste Schicht (121) angrenzende zweite Schicht (117) mit einem zweiten Wert einer elektronischen Bandlücke, der kleiner ist als der erste Wert, aufweist; wobei die erste Schicht (121) im ersten Bereich (122) eine geringere Dicke aufweist als im zweiten Bereich und wobei die zweite Schicht (117) im ersten Bereich (122) dieselbe Dicke aufweist wie im zweiten Bereich.
  3. Vertikaler Feldeffekttransistor (100) gemäß Anspruch 2, wobei die erste Schicht (121) eine AlGaN-Schicht ist und die zweite Schicht (117) eine GaN-Schicht ist.
  4. Vertikaler Feldeffekttransistor (100) gemäß Anspruch 2 oder 3, wobei die Source-/Drain-Elektrode (151, 152) direkt an die erste Schicht (121) angrenzt.
  5. Vertikaler Feldeffekttransistor (100) gemäß einem der Ansprüche 2 bis 4, wobei die Source-/Drain-Elektrode (151, 152) und/oder die erste Schicht (121) im Bereich vertikal unter der Source-/Drain-Elektrode (151, 152) eine Stufen-Form oder eine sich verjüngende Form aufweist.
  6. Vertikaler Feldeffekttransistor (100) gemäß einem der Ansprüche 2 bis 5, wobei die erste Schicht (121) im Bereich vertikal unter der Source-/Drain-Elektrode (151, 152) eine lateral von der Seitenwand der Graben-Struktur (190) nach außen hin abnehmende Dicke aufweist.
  7. Vertikaler Feldeffekttransistor (100) gemäß einem der vorhergehenden Ansprüche, ferner aufweisend eine Gate-Elektrode (132) über der III-V-Heterostruktur (117, 121), wobei die III-V-Heterostruktur (117, 121) im Bereich vertikal unter der Gate-Elektrode (132) eine größere Dicke aufweist als im ersten Bereich (122).
  8. Vertikaler Feldeffekttransistor (100) gemäß einem der vorhergehenden Ansprüche, wobei sich die Graben-Struktur (190) oder eine Vielzahl paralleler Graben-Strukturen senkrecht zur vertikalen Richtung in eine Längsrichtung erstreckt, wobei die III-V-Heterostruktur (117, 121) zumindest in einem dritten Bereich, der lateral in Längsrichtung neben dem ersten Bereich (122) angeordnet ist, dieselbe Dicke aufweist wie in dem zweiten Bereich.
  9. Vertikaler Feldeffekttransistor (700), aufweisend: eine Graben-Struktur (190) auf oder über einem Driftbereich (112), wobei die Graben-Struktur (190) mindestens eine Seitenwand aufweist, an der ein Feldeffekttransistor (100) (FET)-Kanalbereich ausgebildet ist, wobei der FET-Kanalbereich eine III-V-Heterostruktur (117, 121) zum Ausbilden eines zweidimensionalen Elektronengases an einer Grenzfläche der III-V-Heterostruktur (117, 121) aufweist; eine Source-/Drain-Elektrode (151, 152), die mit der III-V-Heterostruktur (117, 121) der Graben-Struktur (190) elektrisch leitfähig verbunden ist; wobei sich die Graben-Struktur (190) senkrecht zur vertikalen Richtung in eine Längsrichtung erstreckt, wobei die III-V-Heterostruktur (117, 121) in einem ersten Bereich (122) eine erste Dicke aufweist, die geringer ist als eine zweite Dicke der III-V-Heterostruktur (117, 121) in einem zweiten Bereich, wobei der erste Bereich in Längsrichtung lateral neben dem zweiten Bereich angeordnet ist.
  10. Verfahren (800) zum Ausbilden eines vertikalen Feldeffekttransistors (100), das Verfahren (800) aufweisend: Ausbilden (810) einer Graben-Struktur (190) auf oder über einem Driftbereich (112), wobei die Graben-Struktur (190) mindestens eine Seitenwand aufweist, an der ein Feldeffekttransistor (FET)-Kanalbereich ausgebildet wird, wobei der FET-Kanalbereich eine III-V-Heterostruktur (117, 121) zum Ausbilden eines zweidimensionalen Elektronengases an einer Grenzfläche der III-V-Heterostruktur (117, 121) aufweist; Ausbilden (820) einer Source-/Drain-Elektrode (151, 152), die mit der III-V-Heterostruktur (117, 121) der Graben-Struktur (190) elektrisch leitfähig verbunden wird; wobei die III-V-Heterostruktur (117, 121) zumindest in einem ersten Bereich (122) vertikal unter der Source-/Drain-Elektrode (151, 152) mit einer geringeren Dicke ausgebildet wird als in einem zweiten Bereich, der lateral neben der Source-/Drain-Elektrode (151, 152) angeordnet ist.
DE102019218758.7A 2019-12-03 2019-12-03 Vertikale feldeffekttransistoren und verfahren zum ausbilden eines vertikalen feldeffekttransistors Pending DE102019218758A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102019218758.7A DE102019218758A1 (de) 2019-12-03 2019-12-03 Vertikale feldeffekttransistoren und verfahren zum ausbilden eines vertikalen feldeffekttransistors

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102019218758.7A DE102019218758A1 (de) 2019-12-03 2019-12-03 Vertikale feldeffekttransistoren und verfahren zum ausbilden eines vertikalen feldeffekttransistors

Publications (1)

Publication Number Publication Date
DE102019218758A1 true DE102019218758A1 (de) 2021-06-10

Family

ID=75962058

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102019218758.7A Pending DE102019218758A1 (de) 2019-12-03 2019-12-03 Vertikale feldeffekttransistoren und verfahren zum ausbilden eines vertikalen feldeffekttransistors

Country Status (1)

Country Link
DE (1) DE102019218758A1 (de)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112011103695T5 (de) * 2010-11-08 2013-09-05 Sumitomo Electric Industries, Ltd. Halbleitervorrichtung und Herstellungsverfahren hierfür
US20160172455A1 (en) * 2014-12-16 2016-06-16 Transphorm Inc. Recessed ohmic contacts in a iii-n device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112011103695T5 (de) * 2010-11-08 2013-09-05 Sumitomo Electric Industries, Ltd. Halbleitervorrichtung und Herstellungsverfahren hierfür
US20160172455A1 (en) * 2014-12-16 2016-06-16 Transphorm Inc. Recessed ohmic contacts in a iii-n device

Similar Documents

Publication Publication Date Title
DE102016114496B4 (de) Halbleitervorrichtung, Transistoranordnung und Herstellungsverfahren
DE102009028555B4 (de) Transistor
DE102010060138B4 (de) Lateraler HEMT
DE102013003283B4 (de) Tunneltransistor und Verfahren
DE112020005904T5 (de) Ill-NITRID-TRANSISTOR MIT MODIFIZIERTER DRAIN-ZUGRIFFSREGION
DE102015114791A1 (de) Transistor mit einer hohen Elektronenbeweglichkeit, der eine vergrabene Feldplatte aufweist
DE102016113735A1 (de) Durchschlagfestes HEMT-Substrat und Bauelement
DE102017216930B4 (de) Halbleitervorrichtung und Verfahren zur Fertigung dieser
DE112011103470T5 (de) Halbleiterbauelement und Verfahren zum Herstellen desselben
DE102017216923A1 (de) Halbleitervorrichtung
DE112021005668T5 (de) Nitrid-Halbleiterbauteil und dessen Herstellung
DE102018118875B4 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102021108386A1 (de) Isolationsstruktur für igbt-vorrichtungen mit einer integrierten diode
DE102017217234B4 (de) Halbleitervorrichtung und herstellungsverfahren
WO2021037637A1 (de) Halbleitervorrichtung und verfahren zum herstellen einer halbleitervorrichtung
WO2021037422A1 (de) Vertikaler feldeffekttransistor und verfahren zum ausbilden desselben
DE102019218758A1 (de) Vertikale feldeffekttransistoren und verfahren zum ausbilden eines vertikalen feldeffekttransistors
EP4107785A1 (de) Vertikaler feldeffekttransistor, verfahren zum herstellen desselben und bauelement aufweisend vertikale feldeffekttransistoren
DE112022003500T5 (de) Durch ein Feld gesteuerter Hochstromtransistor
DE102019212642A1 (de) Vertikaler feldeffekttransistor und verfahren zum ausbilden desselben
WO2021078451A1 (de) Vertikaler feldeffekttransistor und verfahren zum ausbilden desselben
DE102011053641A1 (de) SiC-MOSFET mit hoher Kanalbeweglichkeit
DE102020201997A1 (de) Vertikaler fin-feldeffekttransistor, fin-feldeffekttransistor-anordnung und verfahren zum bilden eines vertikalen fin-feldeffekttransistors
DE102020202036A1 (de) Vertikaler Feldeffekttransistor und Verfahren zum Ausbilden desselben
DE102017125803B4 (de) Halbleiterbauelement mit einer Transistorstruktur vom Anreicherungstyp

Legal Events

Date Code Title Description
R163 Identified publications notified