DE102019201202A1 - Strukturen und Verfahren zum Verbessern der Überlagerungsleistung in Halbleitervorrichtungen - Google Patents

Strukturen und Verfahren zum Verbessern der Überlagerungsleistung in Halbleitervorrichtungen Download PDF

Info

Publication number
DE102019201202A1
DE102019201202A1 DE102019201202.7A DE102019201202A DE102019201202A1 DE 102019201202 A1 DE102019201202 A1 DE 102019201202A1 DE 102019201202 A DE102019201202 A DE 102019201202A DE 102019201202 A1 DE102019201202 A1 DE 102019201202A1
Authority
DE
Germany
Prior art keywords
layer
overlay
transparent layer
substrate
transparent
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102019201202.7A
Other languages
English (en)
Other versions
DE102019201202B4 (de
Inventor
Cung D. Tran
Huaxiang Li
Bradley Morgenfeld
Xintuo Dai
Sanggil Bae
Rui Chen
Md Motasim Bellah
Dongyue Yang
Minghao Tang
Christian J. Ayala
Ravi Prakash Srivastava
Kripa Nidhan Chauhan
Pavan Kumar Chinthamanipeta Sripadarao
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kla Corp Milpitas Us
Original Assignee
GlobalFoundries Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalFoundries Inc filed Critical GlobalFoundries Inc
Publication of DE102019201202A1 publication Critical patent/DE102019201202A1/de
Application granted granted Critical
Publication of DE102019201202B4 publication Critical patent/DE102019201202B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/16—Coating processes; Apparatus therefor
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073—Alignment marks and their environment
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073—Alignment marks and their environment
    • G03F9/7076—Mark details, e.g. phase grating mark, temporary mark
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073—Alignment marks and their environment
    • G03F9/708—Mark formation
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073—Alignment marks and their environment
    • G03F9/7084—Position of mark on substrate, i.e. position in (x, y, z) of mark, e.g. buried or resist covered mark, mark on rearside, at the substrate edge, in the circuit area, latent image mark, marks in plural levels
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7088—Alignment mark detection, e.g. TTR, TTL, off-axis detection, array detector, video detection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2002—Exposure; Apparatus therefor with visible light or UV light, through an original having an opaque pattern on a transparent support, e.g. film printing, projection printing; by reflection of visible or UV light from an original such as a printed image
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70681—Metrology strategies
    • G03F7/70683—Mark designs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Multimedia (AREA)
  • Manufacturing & Machinery (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

In einem beispielhaften Verfahren wird eine erste Schicht auf einem Substrat gebildet. In einer ersten Zone der ersten Schicht werden erste Überlagerungsmarkierungen gebildet. Auf einer Oberseite der ersten Schicht wird eine nicht-transparente Schicht gebildet. Wenigstens ein Abschnitt der nicht-transparente Schicht wird von einem Bereich über der ersten Zone der ersten Schicht entfernt. Dies stellt einen optischen Zugang zu den ersten Überlagerungsmarkierungen bereit. Auf einer Oberseite der nicht-transparente Schicht wird eine zweite Schicht gebildet. In einer zweiten Zone der zweiten Schicht werden zweite Überlagerungsmarkierungen gebildet. Von jedem von den ersten Überlagerungsmarkierungen und den zweiten Überlagerungsmarkierungen wird eine Positionsinformation erhalten.

Description

  • HINTERGRUND
  • Die vorliegende Erfindung betrifft die Herstellung von Halbleitervorrichtungen und insbesondere Verfahren zum Bilden von Halbleitervorrichtungen unter Verwendung von Überlagerungsmarkierungen bei der Bildung und Strukturierung von gestapelten Materialschichten, die zur Fertigung von strukturellen Merkmalen verwendet werden.
  • Die Fertigung von integrierten Schaltungen erfordert im Allgemeinen die Bildung von mehreren integrierten Schaltungsstrukturen auf wenigstens einer Schicht über einem Substratwafer. Diese Strukturen umfassen im Allgemeinen eine Vielzahl von Bereiche von Mikrostrukturen oder Nanostrukturen, die durch Fotolithografie gebildet werden. Fotolithografie ist eine in der Fertigung von Halbleitervorrichtungen gemeinhin verwendete Technik. Der Prozess verwendet Strukturen, um Bereiche auf einem Substrat zu definieren. Genauer kann eine Fotolackschicht mit Fotolithografie auf einem Substrat gebildet werden, z. B. einem Siliziumwafer. Dann wird die Lacksicht mit einer Maske bedeckt, die eine Struktur umfasst. Die Maske wird mit einer Strahlung ausgesetzt, z. B. ultraviolettem Licht (UV), welches durch transparente Bereich der Maske übertragen wird, um eine chemische Reaktion in entsprechenden Bereichen des Fotolacks zu bewirken. Mit anderen Worten kann bei der Bearbeitung von integrierten Schaltungen und dergleichen in Halbleitervorrichtungen eine Standardsequenz ein Aufbringen einer Schicht aus Material, ein Abscheiden einer Schicht aus Fotolack auf der Schicht aus Material, ein Strukturieren des Fotolacks durch Projizieren einer Struktur darauf und ein Entwickeln des Lacks zum Erzeugen einer Struktur von offenen Bereichen, die das darunterliegende Material freilegen, mit anderen Bereichen des Materials umfassen, die weiterhin mit dem Lack bedeckt sind. Abhängig davon, ob ein Positiv- oder Negativlack verwendet wird, werden die freiliegenden oder nicht-freiliegenden Abschnitte der Fotolackschicht entfernt. Die Abschnitte, die nicht durch ein Fotolack gestützt werden, werden dann geätzt, um die Merkmale in dem Substrat zu bilden.
  • Die relative Positionierung und Ausrichtung oder „Überlagerung“ zwischen diesen Feldern ist eine wichtige Komponente, um die Funktionalität der sich ergebenden integrierten Schaltung sicherzustellen. Als solches ist eine Minimierung von Überlagerungsfehlern von bedeutender Wichtigkeit in der Fertigung der Strukturen der integrierten Schaltungen. Die Überlagerungsmetrologie ist eine Art, um die Ausrichtung einer Überlagerung zu überwachen und Überlagerungsfehler zu minimieren. Zur Unterstützung der Überlagerung werden Überlagerungsmarkierungen auf dem Wafer und dem Retikel gebildet. Dieser Prozess bildet im Allgemeinen Ausrichtungsmarkierungen, die hierin als Überlagerungsmarkierungen bezeichnet werden, in der gleichen Schicht, wie die funktionalen Schaltungsstrukturfelder, die den Überlagerungsmarkierungen entsprechen. Die Überlagerungsmarkierungen können unterschiedliche Muster umfassen, die dann abgetastet und/oder durch ein Überlagerungsmessgerät abgebildet werden können. Die Überlagerungsmarkierungen erzeugen ein Beugungsmuster, wenn sie durch eine Überlagerungsquelle von einem Überlagerungssystem abgetastet werden. Die Messstrukturen auf beliebigen zwei Feldern oder Schichten können gemessen und verglichen werden, um ihre relativen Positionen mit Abweichungen zu bestimmen, wobei Abweichungen in der Überlagerung der Zielmuster im Allgemeinen Abweichungen in der Überlagerung zwischen den Schaltungsstrukturfeldern entsprechen. Es wurden viele verschiedene Arten von Überlagerungsmessstrukturen entwickelt, um die Genauigkeit von Überlagerungsmetrologiemessungen zu verbessern.
  • Die fortschreitende Technologie erzeugt in integrierten Schaltungs (IC)-Vorrichtungen kontinuierlich kleinere Strukturen. Die Komplexität von fortschreitenden Technologieprozessen machen Lithografiesteuerungsparameter komplizierter wie die Überlagerung für mehrere Schichten. Fortschritte im Überlagerungszieldesign und der Überlagerungszielmetrologie ermöglichten eine signifikante Verbesserung in der Überlagerungspräzision und Genauigkeit, zeigen jedoch weiterhin Grenzen auf. Da Strukturen in der nanoskalen Größe erzeugt werden, können Lithografieprozesse die Überlagerungserfordernisse aufgrund der Filmstabelkomplexität, schwachen Kontrastsignale von den Überlagerungsmarkierungen aufgrund nicht-transparenter Filme und/oder das Ungleichgewicht der Kontrastsignale von den Überlagerungsmarkierungen aufrechterhalten. Mit einer Überlagerung, die nicht eine Spezifizierung einhält, können sich offene Schaltungen oder Kurzschlüsse in den Strukturen ergeben, die nicht nur die Wafer/Die-Ausbeute beeinflussen, sondern auch den Prozessdurchsatz aufgrund des Erfordernisses zur Umarbeitung der Vorrichtung beeinflussen.
  • ZUSAMMENFASSUNG
  • Gemäß Vorrichtungen und Verfahren hierin wird ein fortschrittliches Überlagerungsmarkierungszieldesign offenbart, das eine Entfernung von nicht-transparenten Filmen lediglich in einem ersten Bereich, der als der innere Überlagerungsmarkierungsbereich bezeichnet wird, bereitstellt. Dieses Verfahren verbessert zum großen Teil Kontrastsignale für die Überlagerungsmarkierungen. Die offenbarte Prozessintegration kann verwendet werden, um einen Abschnitt eines nicht-transparenten Films an dem betroffenen Überlagerungsmarkierungsbereich zu entfernen, und stört nicht die nachfolgenden Prozesse. Die Kombination des fortschrittlichen Markierungsdesigns und der Prozessintegration ermöglichen eine genaue Überlagerungssteuerung zwischen Schichten und verbessert weiterhin die Vorrichtungsausbeute, das Leistungsvermögen und die Lebensdauerzuverlässigkeit. Gemäß Vorrichtungen und Verfahren hierin kann die Kontrastintensität von entweder den ersten (inneren) Überlagerungsmarkierungen oder den zweiten (äußeren) Überlagerungsmarkierungen selektiv durch ein Steuern der Materialdicke des nicht-transparenten Films unter Verwendung von entweder einem teilweisen Entfernungsprozess oder einem vollständigen Entfernungsprozess abgestimmt werden. Dies stellt einen Kontrastabgleich zwischen den ersten Überlagerungsmarkierungen, die manchmal als die inneren Überlagerungsmarkierungen bezeichnet werden, und den zweiten Überlagerungsmarkierungen bereit, die manchmal als die äußeren Überlagerungsmarkierungen bezeichnet werden. Dieses Verfahren kann auf jedem opaken Film angewendet werden, um Überlagerungssignale zu verbessern, die eine erneute Bearbeitung verringern und den Prozessdurchsatz verbessern.
  • Gemäß eines beispielhaften Verfahrens hierin wird eine erste Schicht aus einer Mehrschichtvorrichtung auf einem Substrat gebildet. In einer ersten Zone der ersten Schicht werden erste Überlagerungsmarkierungen gebildet. Auf der Oberseite der ersten Schicht wird eine nicht-transparente Schicht gebildet. In der nicht-transparenten Schicht wird ein Fenster durch Entfernen von wenigsten einem Abschnitt von Material von einer vorab ausgewählten Fläche der nicht-transparenten Schicht gebildet. Die vorab ausgewählte Fläche ist vertikal auf der ersten Zone der ersten Schicht ausgerichtet, so dass das Fenster einen optischen Zugang zu den ersten Überlagerungsmarkierungen bereitstellt. Auf der Oberseite nicht-transparenten Schicht und dem Fenster wird eine zweite Schicht gebildet. In der zweiten Zone der zweiten Schicht werden zweite Überlagerungsmarkierungen gebildet. Die ersten Überlagerungsmarkierungen und die zweiten Überlagerungsmarkierungen werden in zwei Zonen gebildet. Die zwei Zonen umfassen eine erste Zone mit ersten Überlagerungsmarkierungen und eine zweite Zone mit zweiten Überlagerungsmarkierungen. Es können Zwischenschichten zwischen der ersten Schicht und der zweiten Schicht vorhanden sein. Ein Abschnitt von einer der Zwischenschichten, die sich zwischen der ersten Schicht mit den ersten Überlagerungsmarkierungen und der zweiten Schicht mit den zweiten Überlagerungsmarkierungen befindet, wird lediglich in der ersten Zone entfernt. Dies stellt einen optischen Zugang zu den ersten Überlagerungsmarkierungen bereit. Aus jedem von den ersten Überlagerungsmarkierungen und den zweiten Überlagerungsmarkierungen wird eine Positionsinformation erhalten.
  • Gemäß anderen beispielhaften Verfahren hierin wird ein Substrat mit einer oberseitigen Oberfläche und einer Bodenoberfläche bereitgestellt. Auf der oberseitigen Oberfläche des Substrats wird eine erste Schicht abgeschieden. Die erste Schicht weist eine obere Oberfläche und eine Bodenoberfläche auf. Die Bodenoberfläche der ersten Schicht kontaktiert die oberseitige Oberfläche des Substrats. In einer Zone der ersten Schicht werden erste Überlagerungsmarkierungen gebildet. Auf einer Oberseite der ersten Schicht wird eine nicht-transparente Schicht gebildet. Die nicht-transparente Schicht weist eine oberseitige Oberfläche und eine Bodenoberfläche auf und die Bodenoberfläche der nicht-transparenten Schicht kontaktiert die oberseitige Oberfläche der ersten Schicht. Ein Abschnitt der nicht-transparenten Schicht wird von einem Bereich über der Zone der ersten Schicht selektiv entfernt. Dies stellt einen optischen Zugang zu den ersten Überlagerungsmarkierungen bereit. Auf der Oberseite der nicht-transparenten Schicht wird eine zweite Schicht gebildet. Die zweite Schicht weist eine oberseitige Oberfläche und eine Bodenoberfläche auf. Die Bodenoberfläche der zweiten Schicht kontaktiert die oberseitige Oberfläche der nicht-transparenten Schicht. In der zweiten Schicht werden zweite Überlagerungsmarkierungen gebildet. Die ersten Überlagerungsmarkierungen und die zweiten Überlagerungsmarkierungen werden verwendet, um strukturelle Merkmale auf dem Substrat durch ein Ausgleichen der optischen Kontrastintensität zwischen den ersten Überlagerungsmarkierungen an den zweiten Überlagerungsmarkierungen auszurichten.
  • Gemäß zusätzlichen beispielhaften Verfahren hierin wird eine gestapelte Struktur in einem vorab festgelegten Bereich eines Substrats gebildet. Das Substrat ist von einer Art, die zur Fertigung von Halbleitervorrichtungen geeignet ist. Die gestapelte Struktur umfasst eine erste Schicht aus Material mit ersten Überlagerungsmarkierungen in einer ersten Zone der ersten Schicht. Eine zweite Schicht aus Material wird auf der Oberseite der ersten Schicht aus Material gebildet. Die zweite Schicht aus Material ist ein nicht-transparentes Material, das die erste Zone bedeckt. Auf der zweiten Schicht aus Material auf der Oberseite eines vorab ausgewählten Abschnitts der ersten Zone wird ein strukturierter Fotolack gebildet. Ein Abschnitt der zweiten Schicht aus Material wird von dem Bereich über der ersten Zone selektiv entfernt, der nicht durch den strukturierten Fotolack geschützt wird. zum Entfernen des Abschnitts der zweiten Schicht aus Material wird ein Ätzprozess verwendet. In einer zweiten Zone der dritten Schicht aus Material wird eine dritte Schicht aus Material mit zweiten Überlagerungsmarkierungen auf einer Oberseite der zweiten Schicht aus Material gebildet. Von jedem der ersten Überlagerungsmarkierungen und der zweiten Überlagerungsmarkierungen wird eine Positionsinformation erhalten. Basierend auf der erhaltenen Positionsinformation wird eine Überlagerungsgenauigkeit von strukturellen Merkmalen, die über dem Substrat außerhalb des vorab festgelegten Messbereichs gebildet sind, bestimmt.
  • Beispielhafte Strukturen umfassen ein Substrat mit einer oberseitigen Oberfläche und einer Bodenoberfläche. Auf der oberseitigen Oberfläche des Substrats wird eine erste Schicht gebildet. Die erste Schicht weist eine oberseitige Oberfläche und eine Bodenoberfläche auf. Die Bodenoberfläche der ersten Schicht kontaktiert die oberseitige Oberfläche des Substrats. In einer ersten Zone der ersten Schicht werden erste Überlagerungsmarkierungen angeordnet. Auf einer Oberseite der ersten Schicht befindet sich eine nicht-transparente Schicht. Die nicht-transparente Schicht weist eine oberseitige Oberfläche und eine Bodenoberfläche auf. Die Bodenoberfläche der nicht-transparenten Schicht kontaktiert die oberseitige Oberfläche der ersten Schicht. In einem vorab ausgewählten Bereich der nicht-transparenten Schicht ist ein Fenster angeordnet. Der vorab ausgewählte Bereich ist auf den ersten Überlagerungsmarkierungen vertikal ausgerichtet. Auf der Oberseite der nicht-transparenten Schicht ist eine zweite Schicht angeordnet. Die zweite Schicht weist eine oberseitige Oberfläche und eine Bodenoberfläche auf. Die Bodenoberfläche der zweiten Schicht kontaktiert die oberseitige Oberfläche der nicht-transparenten Schicht. In einer zweiten Zone der zweiten Schicht sind zweite Überlagerungsmarkierungen angeordnet. Die ersten Überlagerungsmarkierungen und die zweiten Überlagerungsmarkierungen stellen eine Positionsinformation für strukturelle Merkmale auf dem Substrat bereit.
  • Figurenliste
  • Die Vorrichtungen und Verfahren hierin sind aus der folgenden detaillierten Beschreibung mit Bezug auf die Zeichnungen leichter verständlich, die nicht unbedingt maßstäblich sind und in denen:
    • 1 eine Querschnittsansicht einer mehrlagigen Struktur gemäß Vorrichtungen und Verfahren hierin zeigt;
    • 2-9 eine Querschnittsansicht der mehrlagigen Struktur zeigt, die Prozessschritte gemäß Vorrichtung und Verfahren hierin darstellen; und
    • 10 eine oberseitige Ansicht eines Abschnitts einer Schicht der mehrlagigen Struktur ist, die Überlagerungsmarkierungen gemäß Vorrichtungen und Verfahren hierin zeigt;
    • 11 die oberseitige Ansicht des Abschnitts einer Schicht der mehrlagigen Struktur mit einer Maske ist, die gemäß Vorrichtungen und Verfahren hierin aufgebracht ist; und
    • 12 ein Ablaufdiagramm ist, das Verfahren hierin darstellt.
  • DETAILLIERTE BESCHREIBUNG
  • Die Erfindung wird nun mit Bezug auf einen Prozess zur Verbesserung der Überlagerungsleistung während einer Bearbeitung eines Halbleiterwafers beschrieben. Während die Erfindung hierin nachfolgend in Verbindung mit speziellen Vorrichtungen und Verfahren davon beschrieben wird, ist zu verstehen, dass eine Beschränkung der Erfindung auf diese speziellen Vorrichtungen und Verfahren nicht beabsichtigt ist. Im Gegenteil sollen alle Alternativen, Modifizierungen und Äquivalente abgedeckt werden, wie sie in den Rahmen und das Wesen der Erfindung fallen, wie durch die beiliegenden Ansprüche definiert wird.
  • Für ein allgemeines Verständnis der Merkmale der Erfindung wird auf die Zeichnungen Bezug genommen. Die Zeichnungen sind nicht maßstäblich; jedoch wurden in den Zeichnungen ähnliche Bezugszeichen durchgehend verwendet, um identische Elemente zu identifizieren.
  • Es ist verständlich, dass die Vorrichtungen und Verfahren der vorliegenden Erfindung, wie sie im Allgemeinen in den Zeichnungen beschrieben und dargestellt sind, zusätzlich zu den Vorrichtungen und Verfahren, die hierin beschrieben sind, in einer Vielzahl von verschiedenen Konfigurationen angeordnet und ausgebildet sein können. Demzufolge ist die folgende detaillierte Beschreibung der Vorrichtungen und Verfahren, wie sie in den Zeichnungen dargestellt sind, nicht als das Wesen beschränkend anzusehen, dass durch die beiliegenden Ansprüche definiert wird, sondern soll lediglich ausgewählte Vorrichtungen und Verfahren darstellen. Die folgende Beschreibung soll nur beispielhaft sein und einfach bestimmte Konzepte der Vorrichtungen und Verfahren darstellen, die offenbart und hierin beansprucht sind.
  • Die Fertigung einer integrierten Schaltung (IC) umfasst typischerweise die Bildung von Merkmalen auf einem Substrat, die Schaltungskomponenten bilden, wie z. B. Transistoren, Widerstände und Kondensatoren, und die Zwischenverbindung dieser Komponenten. Zur Bildung der Merkmale werden Schichten wiederholt auf dem Substrat abgeschiedenen und wie beschrieben strukturiert. Eine Mehrzahl von ICs kann auf einem Halbleitersubstrat parallel gebildet werden, wie z. B. einem Siliziumwafer.
  • Während der Fertigung kann ein Substrat oder Wafer durch verschiedene Prozeduren bearbeitet werden, um Halbleitervorrichtungen zu erzeugen. Eine solche Prozedur kann eine thermische Bearbeitung des Substrats sein. Das Substrat erfährt eine thermische Bearbeitung, um Dotierstoffatome, die in Bereiche des Substrats implantiert werden, z. B. Source- und Drain-Bereiche, mit minimaler Dotierstoffdiffusion zu aktivieren. Die Dotierstoffe können verwendet werden, um die leitfähigen Merkmale des Wafers auszubilden, so dass es entweder ein Silizium von n-Typ oder p-Typ ist.
  • Eine andere solche Prozedur ist die Lithografie, beispielsweise Fotolithografie. Das Substrat wird unter Verwendung der Fotolithografie bearbeitet, um Strukturen oder Bilder für die Schaltungselemente der Vorrichtung auf den Wafer unter Verwendung von wenigstens einer Maske zu übertragen.
  • Gemäß der Beschreibung oben ist es zur Sicherstellung, dass die Merkmale in den gewünschten Stellen auf dem Wafer gebildet werden, erforderlich, dass die verschiedenen Schichtfelder richtig ausgerichtet sind. Zur Vereinfachung der Ausrichtung werden Überlagerungsmarkierungen auf dem Wafer gebildet. Die Überlagerungsmarkierungen erzeugen ein Beugungsmuster, wenn sie durch eine Überlagerungsquelle von einem Ausrichtungssystem abgetastet werden. Typischerweise ist die Ausrichtungsquelle Teil des Lithografiegeräts. Das Beugungsmuster wird reflektiert und durch einen Ausrichtungssensor erfasst, der die Position der Überlagerungsmarkierungen aufnimmt. Gemäß der Verwendung hierin wird eine erste Menge von Überlagerungsmarkierungen manchmal als die inneren Überlagerungsmarkierungen bezeichnet und eine zweite Menge von Überlagerungsmarkierungen wird manchmal als die äußeren Überlagerungsmarkierungen bezeichnet.
  • Die Fertigung von Halbleitervorrichtungen stellt typischerweise eine Sequenz aus mehreren Schritten aus fotolithografischen und chemischen Bearbeitungsschritten dar, während denen elektrische Schaltungen schrittweise auf einem Wafer erzeugt werden, der aus einem halbleitenden Material gebildet ist. Ätzen kann verwendet werden, um Schichten von der Oberfläche eines Wafers zu entfernen und Gräben in den Wafer während der Fertigung zu erzeugen. Das Ätzen in Verbindung mit lithografischen Techniken kann verwendet werden, um bestimmte Bereiche einer Halbleiteroberfläche anzugreifen, um Gräben in dem Material zu bilden oder anderweitig Abschnitte von Halbleiterschichten zu entfernen. Für viele Ätzschritte wird ein Teil des Wafers gegenüber dem Ätzmittel durch ein maskierendes Material geschützt, das dem Ätzen widersteht.
  • Für elektronische Anwendungen können halbleitende Substrate verwendet werden, wie z. B. Siliziumwafer. Das Substrat ermöglicht eine leichte Handhabung der Mikrovorrichtung durch die vielen Fertigungsschritte. Häufig werden viele einzelne Vorrichtungen zusammen auf einem Substrat gebildet und dann in separate Vorrichtungen zum Ende der Fertigung hin aufgeteilt. Zur Fertigung einer Mikrovorrichtung werden viele Prozesse durchgeführt, einer nach dem anderen, häufig wiederholt. Diese Prozesse umfassten typischerweise ein Abscheiden eines Films, Strukturieren des Films mit den gewünschten Mikromerkmalen und Entfernen (oder Ätzen) von Abschnitten des Films. Zum Beispiel können in der Fertigung von Speicherchips einzelne Lithografieschritte, Oxidationsschritte, Ätzschritte, Dotierschritte und viele andere Schritte durchgeführt werden. Die Komplexität der von Prozessen der Mikrofertigung können durch die Zahl ihrer Masken beschrieben werden.
  • Die optische Lithografie verwendet typischerweise Licht gegen einen Fotolack. Ein Fotolack ist ein lichtempfindliches Material, das verwendet wird, um eine Schicht aus Material auf einem Substrat selektiv zu belichten. Es gibt zwei Arten von Fotolacke. Ein positiver Fotolack, der am häufigsten verwendete Typ, ist in einem basischen Entwickler lösbar, wenn er belichtet ist; ein negativer Fotolack ist im Entwickler nicht lösbar. Diese chemische Änderung ermöglicht, dass einiges des Fotolacks durch eine spezielle Lösung entfernt wird, die als „Entwickler“ in Analogie zum fotografischen Entwickler. Mit anderen Worten ist ein positiver Lack eine Art von Fotolack, in dem der Abschnitt des Fotolacks, der Licht ausgesetzt wird, bezüglich dem Fotolackentwickler lösbar wird. Der Abschnitt des Fotolacks, der nicht belichtet ist, verbleibt bezüglich dem Fotolackentwickler nicht lösbar. Ein negativer Lack ist eine Art von Fotolack, in dem der Abschnitt des Fotolacks, der mit Licht belichtet wird, bezüglich dem Fotolackentwickler nicht lösbar wird. Der nicht-belichtete Abschnitt des Fotolacks wird durch den Fotolackentwickler aufgelöst.
  • Während eines Prozessflusses zur Fertigung einer IC ist eine Vielzahl von fotolithografischen Schritten erforderlich. Typischerweise werden Überlagerungsmessungen durchgeführt, um die Ausrichtung der unterschiedlichen Schichten zu verifizieren. Die Ausrichtungs- oder Überlagerungsmarkierungen werden auf den verschiedenen Schichten gebildet, um die Überlagerungsmessungen zu unterstützen, in denen die relativen Positionen der Überlagerungsmarkierungen auf den unterschiedlichen Schichten bestimmt sind. Die Mengen von Überlagerungsmarkierungen sind derart angeordnet, dass sie einander überlagern, wenn die Schichten geeignet ausgerichtet sind.
  • Vorteilhafterweise können die hierin offenbarten Verfahren das Funktionieren der elektrischen Schaltungen durch ein Verbessern der Positionierung der verschiedenen Strukturen verbessern und die Anzahl von Wafern verringern, die aufgrund einer falschen Ausrichtung von Schichten zu entsorgen sind. Zusätzlich können die hierin offenbarten Verfahren den Bedarf an einer Neubearbeitung eliminieren, was z. B. die Kosten für Vorrichtungen, kürzere Zykluszeiten und verbesserte Vorrichtungsausbeute darstellen kann.
  • Nun, bezugnehmend auf die Zeichnungen, zeigt 1 einen beispielhaften mehrlagigen Stapel, der im Allgemeinen mit 101 bezeichnet ist, gemäß Vorrichtungen und Verfahren hierin. Der mehrlagige Stapel 101 kann ein Substrat 104 umfassen. Das Substrat 104 kann ein beliebiges herkömmliches Halbleitersubstrat sein, z. B. ein Bulk-Siliziumsubstrat oder eine aktive Schicht eines Halbleitermaterials von Silicon-on-Insulator (SOI). Auf dem Substrat 104 können ein oder mehrere funktionale Schichten 107 gebildet werden. Der mehrlagige Stapel 101 kann eine erste Schicht 110 mit ersten (inneren) Überlagerungsmarkierungen, eine Mehrzahl von Zwischenschichten, die als 113 bezeichnet sind, und eine zweite Schicht 116 mit zweiten (äußeren) Überlagerungsmarkierungen umfassen. Die Mehrzahl von Zwischenschichten 113 kann ferner wenigstens eine Metallisierungsschicht 119 und wenigsten eine dielektrische Schicht 122 umfassen. Die Metallisierungsschichten 119 können z. B. Kupfer (Cu), Aluminium (AI), Wolfram (W), Kobalt (Co) usw. sein und Nitride dieser Metalle darstellen, wie z. B. Titannitrid (TiN). Die dielektrischen Schichten 122 können z. B. Siliziumoxid, ein Nitrid oder ein anderes geeignetes dielektrischen Zwischenschichtmaterial (ILD-Material) (z. B. Borphosphorsilicatglas (BPSG), Tetraethylorthosilicat (TEOS), mit Fluor versetztes Tetraethylorthosilicat (FTEOS) usw.) sein. Eine beliebige der verschiedenen Schichten kann Überlagerungsmarkierungen zum Ausrichten Merkmalen auf nachfolgenden Schichten umfassen, wie weiterhin im Detail unten beschrieben ist. Es ist anzuerkennen, dass eine beliebige oder alle Schichten des mehrlagigen Stapels 101 Überlagerungsmarkierungen umfassen können. Gemäß Vorrichtungen und Verfahren hierin kann ein Fenster 125 in einer Metallisierungsschicht 119 in der Mehrzahl von Zwischenschichten 113 gebildet sein, um einen optischen Zugang zu den inneren Überlagerungsmarkierungen auf der ersten Schicht 110 bereitzustellen.
  • 2-9 zeigen eine Querschnittsansicht des mehrlagigen Stapels 101, die Prozessschritte zur Bildung der Überlagerungsmarkierungen gemäß Vorrichtung und Verfahren hierin darstellen. Die Überlagerungsmarkierungen sind manchmal als fortschrittliche Abbildungsmetrologie (AIM)-Markierungen bekannt, die zunehmend verwendet werden, um die Zuverlässigkeit der Überlagerungsmetrologie zu verbessern. AlM-Markierungen zeigen eine periodische Struktur, wodurch die Verwendung von sehr leistungsstarken Metrologietechniken ermöglicht wird. Die Überlagerungsmarkierungen können von unterschiedlichen Typen mit unterschiedlichen Größen und/oder Gestalten sein und können aus unterschiedlichen Materialien gebildet sein. Ein verbessertes Leistungsvermögen der Überlagerungsmetrologie kann unter Verwendung von periodischen Überlagerungsmarkierungen erhalten werden. Mit Bezug auf 2, nachdem die wenigstens eine funktionale Schicht 107 auf dem Substrat 104 gebildet wurde, kann ein erste Schicht 110 mit den ersten (inneren) Überlagerungsmarkierungen 208 in dem mehrlagigen Stapel 101 gebildet werden.
  • In 3 wird wenigstens eine erste Zwischenschicht 313 auf der ersten Schicht 101 gebildet oder abgeschieden. Die Zwischenschichten 313 können wenigstens eine dielektrische Schicht 122 umfassen. Eine nicht-transparente Schicht, z. B. eine Metallisierungsschicht 119, wird auf den ersten Zwischenschichten 313 gebildet oder abgeschieden.
  • In 4 wird ein Fenster 125 in einer Metallisierungsschicht 119 durch Entfernen eines Abschnitts der Metallisierungsschicht 119 gebildet. Das Fenster 125 ist in einem Bereich über den inneren Überlagerungsmarkierungen 208 angeordnet, um einen optischen Zugang zu den inneren Überlagerungsmarkierungen 208 bereitzustellen. In 4 wird lediglich ein Abschnitt der Metallisierungsschicht entfernt, um die Materialdicke der Metallisierungsschicht 119 zu reduzieren. In 5 wird das Fenster 125 in der Metallisierungsschicht 119 durch ein vollständiges Entfernen der Metallisierungsschicht 119 in dem Bereich über den inneren Überlagerungsmarkierungen 208 gebildet.
  • In einem speziellen Beispiel kann die Metallisierungsschicht 119 ein Film aus Titannitrid (TiN) sein. Ein lithografischer Prozess kann auf dem TiN-Film durchgeführt werden. Der Prozess kann ein anfängliches Vorreinigen des Bereichs umfassen, an dem die Lithografie durchgeführt wird. Dann wird eine Struktur in dem ausgewählten Bereich gebildet. Es wird ein Ätzen durchgeführt, um einen Teil oder den gesamten TiN-Film unter den Überlagerungsmarkierungsbereichen einzig zu entfernen. Es kann dann eine Nachätzungsveraschung und -reinigung durchgeführt werden, wie dem Fachmann bekannt ist.
  • Gemäß der Beschreibung hierin ist der Prozess insbesondere nützlich in der Back-End-Of-Line (BEOL)-Bearbeitung; jedoch kann dieses Verfahren auf einen beliebigen opaquen Film angewendet werden, um Überlagerungssignale zu verbessern. Die 6-9 zeigen eine Querschnittsansicht der mehrlagigen Struktur, die zusätzliche BEOL-Bearbeitungsschritte darstellen. Nach dem vollständigen Entfernen eines Abschnitts des TiN-Films der Metallisierungsschicht 119 wird wenigstens eine zweite Zwischenschicht 613 auf der Metallisierungsschicht 119 gebildet oder abgeschieden. Zum Beispiel kann eine SOH-Schicht 606 auf der Metallisierungsschicht 119 gebildet oder abgeschieden werden. Wie in 7 dargestellt ist, kann eine Niedrigtemperaturoxid (LTO)-Schicht 707 auf der SOH-Schicht 606 gebildet werden. Die LTO-Schicht 707 kann ein beliebiges Zwischendielektrikum sein, wie oben beschrieben ist. Der mehrlagige Stapel 101 kann eine Antireflexionsbodenbeschichtungs (BARC)-Schicht 808 umfassen, wie in 8 dargestellt ist. Dann, wenn in 9 dargestellt ist, kann die zweite Schicht 116 mit dem zweiten (äußeren) Überlagerungsmarkierungen 919 über der BARC-Schicht 808 gebildet werden.
  • Das Fenster 125 kann in einer beliebigen Schicht zwischen der ersten Schicht 110 mit den ersten (inneren) Überlagerungsmarkierungen 208 und der zweiten Schicht 116 mit den zweiten (äußeren) Überlagerungsmarkierungen 919 gebildet werden. Insbesondere kann das Fenster 125 in einer beliebigen Schicht der Zwischenschichten 313 unter Verwendung von entweder einem teilweisen Entfernungsprozess oder einem vollständigen Entfernungsprozess gebildet werden, um die Überlagerungssignale zu verbessern.
  • Der Strukturierungsprozess zur Bildung von strukturellen Merkmalen in zwei oder mehr nachfolgenden Vorrichtungsschichten kann von der Strukturierungsdichte, Merkmalsgröße und dergleichen abhängen, so dass eine bedeutende Diskrepanz in der Überlagerungsausrichtung hervorgerufen werden kann. Mit abnehmenden Merkmalsgrößen auf dem Substrat kann jedoch eine Diskrepanz zwischen Überlagerungseigenschaften innerhalb eines einzelnen Die und den bedeutend größeren Strukturen der Überlagerungsmarkierungen beobachtet werden, wodurch erhaltene Messdaten wenige zuverlässig sind. Insbesondere wird eine Metallisierungsschicht 119, die auf den mehrlagigen Stapel 101 gebildet wird, typischerweise nicht transparent sein, was die optische Ausrichtung durch die Metallisierungsschicht 119 schwieriger macht. Die Lithografieprozesse sind nicht unbedingt in der Lage, Überlagerungserfordernisse aufgrund der Komplexität des mehrlagigen Stapels 101, schwächerer Kontrastsignale zwischen den inneren Überlagerungsmarkierungen 208 und den äußeren Überlagerungsmarkierungen 919 aufgrund des nicht-transparenten Films und/oder eines Ungleichgewichts der Kontrastsignale von den inneren Überlagerungsmarkierungen 208 und en äußeren Überlagerungsmarkierungen 919 aufrechtzuerhalten.
  • Die Kombination der Strukturen der inneren Überlagerungsmarkierungen 208 auf der ersten Schicht 110 und der äußeren Überlagerungsmarkierungen 919 auf der zweiten Schicht 116 bilden die Indikation zur Positionierung der Überlagerung. Der Unterschied in der Dicke des nicht-transparenten Filmmaterials aufgrund des Fensters 125 in der Metallisierungsschicht 119 kann verwendet werden, um ein Kontrastgleichgewicht zwischen den inneren Überlagerungsmarkierungen 208 und äußeren Überlagerungsmarkierungen 919 bereitzustellen. Hinsichtlich 4 kann die Größe des Fensters 125, das die Dicke der Metallisierungsschicht 119 bestimmt, ausgewählt sein, um das Kontrastgleichgewicht zwischen den inneren Überlagerungsmarkierungen 208 und den äußeren Überlagerungsmarkierungen 919 selektiv abzustimmen. Der Kontrast und die Intensität der Ausrichtungssignale werden mit dünneren Abschnitten der Metallisierungsschicht 119 vergrößert. Die Qualität der inneren Überlagerungsmarkierungen 208 ist jedoch ohne die Metallisierungsschicht 119 besser und die Qualität der äußeren Überlagerungsmarkierungen 919 ist mit der Metallisierungsschicht 119 besser.
  • Mit Bezug auf 10 können die inneren Überlagerungsmarkierungen 208 und die äußeren Überlagerungsmarkierungen 919 in verschiedenen Zonen des mehrlagigen Stapels 101 gebildet werden. Gemäß den Vorrichtungen und Verfahren hierin können Zonen eine erste Zone 1005 mit inneren Überlagerungsmarkierungen 208 und eine zweite Zone 1011 mit äußeren Überlagerungsmarkierungen 919 umfassen. Der Bereich der ersten Zone 1005 ist in 10 und 11 durch die Linie 1017 angezeigt. Die inneren Überlagerungsmarkierungen 208 und die äußeren Überlagerungsmarkierungen 919 sind nicht in derselben Schicht des mehrlagigen Stapels 101. Insbesondere kann die erste Zone in der ersten Schicht 110 angeordnet sein und die zweite Zone kann in der zweiten Schicht 116 angeordnet sein. Ferner können die inneren Überlagerungsmarkierungen 208 und die äußeren Überlagerungsmarkierungen 919 aus unterschiedlichen Materialien gebildet sein. Zum Beispiel können die inneren Überlagerungsmarkierungen 208 aus einem Hartmaskenmaterial oder Metall (z. B. SiON + TiN + Sac SiN) gebildet sein und die äußeren Überlagerungsmarkierungen 919 können aus einem Fotolackmaterial sein.
  • Zur Verbesserung der Kontrastsignale von den Überlagerungsmarkierungen kann die Kontrastintensität zwischen den inneren Überlagerungsmarkierungen 208 und den äußeren Überlagerungsmarkierungen 919 durch Steuern der Materialdicke der Metallisierungsschicht 119 selektiv abgestimmt werden. Mit Bezug auf 11 kann ein strukturierter Fotolack 1105 gemäß Vorrichtungen und Verfahren hierin in der Metallisierungsschicht 119 über einem vorab ausgewählten Bereich der ersten Zone 1005 gebildet werden. Der strukturierte Fotolack 1105 kann eine Maske bilden, auf die Struktur aufgebracht wird, um einen Abschnitt der Metallisierungsschicht 119 über der erste Zone 1005 zu entfernen. Die Maske kann aus einem geeigneten Material gebildet sein, bekannt oder in der Zukunft entwickelt, z. B. einem Metall oder einer organischen oder anorganischen (Si3N4, SiC, SiO2C (Diamant)) Hartmaske, die einen Ätzwiderstand aufweist, der größer ist als die Materialien, die in der restlichen Struktur verwendet werden.
  • Beim Strukturieren eines Materials hierin kann das zu strukturierende Material in einer bekannten Weise gewachsen oder abgeschieden werden. Eine Strukturierungsschicht (z. B. ein organischer Fotolack) kann über dem Material gebildet werden. Die Strukturierungsschicht (Lack) kann einem Muster aus Lichtstrahlung (z. B. strukturierte Belichtung, Laserbelichtung usw.) ausgesetzt werden, das in einem Lichtbelichtungsmuster bereitgestellt ist. Dann wird der Lack unter Verwendung eines chemischen Mittels entwickelt. Dieser Prozess ändert die physikalischen Eigenschaften des Abschnitts des Lacks, der dem Licht ausgesetzt war. Dann kann ein Abschnitt des Lacks abgespült werden, wobei der andere Abschnitt des Lacks zum Schutz des Materials verbleibt, das zu strukturieren ist. Es kann dann ein Materialentfernungsprozess durchgeführt werden (z. B. Plasmaätzen usw.), um die nicht-geschützten Abschnitte des zu strukturierenden Materials zu entfernen. Der Lack wird nachfolgend entfernt, um das darunterliegende Material verbleiben zu lassen, das gemäß dem Lichtbelichtungsmuster strukturiert ist.
  • 12 ist ein Ablaufdiagramm, das den Prozessablauf eines beispielhaften Verfahrens zur Verbesserung der Überlagerungsleistung in Halbleitervorrichtungen darstellt, wie z. B. oben beschrieben ist. Bei 1210 wird ein Substrat bereitgestellt (z. B. ein Bulk-Siliziumsubstrat oder ein anderes geeignetes Halbleitersubstrat). Das Substrat weist eine oberseitige Oberfläche und eine Bodenoberfläche auf. Auf der oberseitigen Oberfläche des Substrats wird eine erste Schicht aus Material bei 1220 abgeschieden. Die erste Schicht aus Material weist eine oberseitige Oberfläche und eine Bodenoberfläche auf. Die Bodenoberfläche der ersten Schicht aus Material kontaktiert die oberseitige Oberfläche des Substrats. Bei 1230 werden erste (innere) Belagerungsmarkierungen in einer ersten Zone der ersten Schicht aus Material gebildet. Eine oder mehrere der ersten Zwischenschichten kann auf der ersten Schicht aus Material gebildet oder abgeschieden werden. Bei 1240 wird eine zweite Schicht aus Material auf der ersten Schicht aus Material (oder ersten Zwischenschichten) gebildet. Die zweite Schicht aus Material weist eine oberseitige Oberfläche und eine Bodenfläche auf und die Bodenfläche der zweiten Schicht aus Material kontaktiert die oberseitige Oberfläche der ersten Schicht aus Material. Die zweite Schicht aus Material ist ein nicht-transparentes Material, das die erste Zone bedeckt. Bei 1250 wird ein strukturierte Fotolack auf der zweiten Schicht aus Material über einem vorab ausgewählten Abschnitt der ersten Zone gebildet. Bei 1260 wird ein Fenster in der zweiten Schicht aus Material durch ein selektives Entfernen eines Abschnitts der zweiten Schicht aus Material von lediglich dem Abschnitt des Bereichs über der ersten Zone gebildet, die nicht durch den strukturierten Fotolack geschützt ist. Es kann ein Ätzprozess verwendet werden, um den Abschnitt der zweiten Schicht aus Material zu entfernen. Dies stellt einen optischen Zugang zu den inneren Überlagerungsmarkierungen bereit. Auf der oberseitigen Oberfläche der zweiten Schicht wird eine dritte Schicht aus Material bei 1270 abgeschieden. Die dritte Schicht aus Material weist eine oberseitige Oberfläche und eine Bodenoberfläche auf. Die Bodenoberfläche der dritten Schicht aus Material kontaktiert die oberseitige Oberfläche der zweiten Schicht aus Material. Vor Bildung der dritten Schicht können wenigstens eine zweite Zwischenschicht auf der zweiten Materialschicht gebildet oder abgeschieden werden. Ferner kann das Fenster in einer Schicht der ersten Zwischenschichten oder der zweiten Zwischenschichten gebildet werden. Bei 1280 werden zweite (äußere) Überlagerungsmarkierungen in einer zweiten Zone der dritten Schicht aus Material gebildet. Eine Positionsinformation wird von jeder der inneren Überlagerungsmarkierungen und der äußeren Überlagerungsmarkierungen bei 1290 erhalten. Die inneren Überlagerungsmarkierungen und die äußeren Überlagerungsmarkierungen werden verwendet, um strukturelle Merkmale auf dem Substrat durch Balancieren der optischen Kontrastintensität zwischen den inneren Überlagerungsmarkierungen und den äußeren Überlagerungsmarkierungen auszurichten. Eine Überlagerungsgenauigkeit von strukturellen Merkmalen, die über dem Substrat gebildet sind, kann basierend auf der erhaltenen Positionsinformation bestimmt werden.
  • Die oben beschriebenen Verfahren können in der Fertigung von integrierten Schaltungschips verwendet werden. Die sich ergebenden integrierten Schaltungschips können durch den Hersteller in Form von rohen Wafern (insbesondere als ein einzelner Wafer mit mehreren nicht-gehausten Chips), als ein reines Die oder in eingehauster Form vertrieben werden. Im letzteren Fall wird der Chip in einem Einzelchipgehäuse (z. B. einem Plastikträger mit Leitungen, die an einem Motherboard oder einem anderen Träger höherer Ordnung angebracht sind) oder in einem Mehrchipgehäuse (z. B. einem Keramikträger mit Oberflächenzwischenverbindungen und/oder vergrabenen Zwischenverbindungen) montiert. In jedem Fall wird der Chip mit anderen Chips, diskreten Schaltungselementen und/oder anderen signalverarbeitenden Vorrichtungen als Teil von entweder (a) einem Zwischenprodukt, z. B. einem Motherboard, oder (b) einem Endprodukt integriert. Das Endprodukt kann ein beliebiges Produkt sein, das integrierte Schaltungschips umfasst, im Bereich von Spielzeug und anderen Low-End-Geräten bis zu fortschrittlichen Computerprodukten mit einer Anzeige, einer Tastatur oder anderen Eingabevorrichtungen und einem Zentralprozessor.
  • Für elektronische Anwendungen können halbleitende Substrate, z. B. Siliziumwafer, verwendet werden. Das Substrat erlaubt eine leichte Handhabung der Mikrovorrichtung über die vielen Fertigungsschritte hinweg. Häufig werden viele einzelne Vorrichtungen zusammen auf einem Substrat gebildet und dann in einzelne Vorrichtungen zum Ende der Fertigung hin geteilt. Zur Fertigung einer Mikrovorrichtung werden viele Prozesse durchgeführt, einer nach dem anderen, häufig wiederholt. Diese Prozesse umfassen typischerweise ein Abscheiden eines Films, Strukturieren des Films mit den gewünschten Mikromerkmalen und Entfernen (oder Ätzen) von Abschnitten des Films. Zum Beispiel werden in der Fertigung von Speicherchips viele Lithografieschritte, Oxidationsschritte, Ätzschritte, Dotierschritte und viele andere durchgeführt. Die Komplexität von Mikrofertigungsprozessen kann durch die Anzahl von Masken beschrieben werden.
  • Die hierin verwendeten Begriffe dienen zur Beschreibung von speziellen Vorrichtungen und Verfahren und sind nicht als die Beschreibung beschränkend anzusehen. Gemäß der Verwendung hierin sollen die Einzahlformen „eine“, „einer“, „ein“ und „der, die, das“ auch die Mehrzahlformen umfassen, sofern der Kontext dies nicht klar anderweitig anzeigt. Wie weiterhin verständlich ist, spezifizieren die Begriffe „umfasst“, „umfassend“, „weist auf“ und „aufweisen“ gemäß der Verwendung in dieser Beschreibung die Gegenwart der genannten Merkmale, ganzen Zahlen, Schritte, Operationen, Elemente und/oder Komponenten, schließlich jedoch die Gegenwart oder den Zusatz von wenigstens einem anderen Merkmal, einer anderen ganzen Zahl, Schritt, Operation, Element, Komponente und/oder Gruppe davon nicht aus.
  • Zusätzlich werden Begriffe, z. B. „rechts“, „links“, „vertikal“, „horizontal“, „oben“, „Boden“, „ober“, „unter“, „darunter“, „unterhalb“, „darunterliegen“, „über“, „darüber liegen“, „parallel“, „senkrecht“, usw., wie sie hierin verwendet werden, als relative Anordnungen zu verstehen, wie sie in den Zeichnungen orientiert und dargestellt sind „sofern es nicht anderweitig angezeigt ist“. Begriffe, z. B. „berührend“, „auf“ „in direktem Kontakt“, „anliegend“, „direkt neben“ usw. bedeuten, dass wenigstens ein Element physikalisch ein anderes Element kontaktiert (ohne andere Elemente, die die beschriebenen Elemente trennen):
  • Die entsprechenden Strukturen, Materialien, Handlungen und Äquivalente von allen Mittel- oder Schritt-Plus-Funktions-Elemente in den Ansprüchen unten sollen eine beliebige Struktur, ein beliebiges Material oder Handlung zur Durchführung der Funktionen, Kombinationen mit anderen beanspruchten Elementen umfassen, wie speziell beansprucht wird. Die Beschreibung der verschiedenen Vorrichtungen und Verfahren hierin wurden zu Darstellungszwecken präsentiert, sollen jedoch nicht vollständig oder die offenbarten Vorrichtungen und Verfahren beschränkend sein. Viele Modifizierungen und Variationen sind dem Fachmann ersichtlich, ohne von dem Wesen und Rahmen der beschriebenen Vorrichtungen und Verfahren abzuweichen. Die verwendete Terminologie wurde ausgewählt, und die Prinzipien der Vorrichtungen und Verfahren, die praktische Anwendung oder technische Verbesserung gegenüber Technologien am besten zu erläutern, die auf dem Markt angetroffen werden, oder um die Laien das Verständnis der offenbarten Vorrichtungen und Verfahren zu ermöglichen.
  • Während verschiedene Beispiele hierin beschrieben sind, können Kombinationen von Elementen, Variationen oder Verbesserungen darangemacht werden, die aus der Beschreibung hervorgeht, und die in das Wesen der Erfindung fallen. Zusätzlich können viele Modifizierungen gemacht werden, um eine spezielle Situation oder ein spezielles Material an die Lehren der beschriebenen Konzepte anzupassen, ohne vom wesentlichen Gehalt davon abzuweichen. Demzufolge sollen die Konzepte nicht auf die speziellen offenbarten Beispiele als dem besten Modus beschränkend sein, der zur Ausführung der Vorrichtungen und Verfahren hierin angenommen wird, sondern die Vorrichtungen und Verfahren sollen alle Merkmale umfassen, die in das Wesen der angehängten Ansprüche fallen.

Claims (20)

  1. Verfahren, umfassend: ein Bilden einer ersten Schicht einer mehrlagigen Vorrichtung auf einem Substrat; ein Bilden von ersten Überlagerungsmarkierungen in einer ersten Zone der ersten Schicht; ein Bilden einer nicht-transparenten Schicht auf der Oberseite der ersten Schicht; Bilden eines Fensters in der nicht-transparenten Schicht durch Entfernen von wenigstens einem Abschnitt aus Material von einem vorab ausgewählten Bereich der nicht-transparenten Schicht, wobei der vorab ausgewählte Bereich auf der ersten Zone der ersten Schicht vertikal ausgerichtet ist und das Fenster einen optischen Zugang zu den ersten Überlagerungsmarkierungen bereitstellt; ein Bilden einer zweiten Schicht auf der Oberseite der nicht-transparenten Schicht und des Fensters; ein Bilden von zweiten Überlagerungsmarkierungen in einer zweiten Zone der zweiten Schicht; und ein Erhalten von Positionsinformation von jedem von den ersten Überlagerungsmarkierungen und den zweiten Überlagerungsmarkierungen.
  2. Verfahren nach Anspruch 1, wobei das Bilden eines Fensters in der nicht-transparenten Schicht ein Ätzen der nicht-transparenten Schicht umfasst.
  3. Verfahren nach Anspruch 2, ferner umfassend: ein Bilden eines strukturierten Fotolacks auf der nicht-transparenten Schicht einer Oberseite eines vorab ausgewählten Abschnitts der ersten Zone der ersten Schicht.
  4. Verfahren nach Anspruch 3, ferner umfassend: ein Durchführen von wenigstens einem lithografischen Prozess an der nicht-transparenten Schicht zum Entfernen eines Abschnitts der nicht-transparenten Schicht von dem vorab ausgewählten Bereich, der vertikal mit dem vorab ausgewählten Abschnitt der ersten Zone der ersten Schicht ausgerichtet ist.
  5. Verfahren nach Anspruch 1, ferner umfassend: ein Verwenden der ersten Überlagerungsmarkierung und der zweiten Überlagerungsmarkierung zum Positionieren von strukturellen Merkmalen auf dem Substrat durch Ausgleichen einer optischen Kontrastintensität zwischen den ersten Überlagerungsmarkierungen an den zweiten Überlagerungsmarkierungen.
  6. Verfahren nach Anspruch 5, ferner umfassend: ein Bestimmen einer Überlagerungsgenauigkeit von strukturellen Merkmalen, die auf dem Substrat gebildet sind, basierend auf der Positionsinformation, die von jedem aus den ersten Überlagerungsmarkierungen und den zweiten Überlagerungsmarkierungen erhalten wird.
  7. Verfahren nach Anspruch 1, wobei die ersten Überlagerungsmarkierungen und die zweiten Überlagerungsmarkierungen unterschiedliche Muster aufweisen.
  8. Verfahren umfassend: ein Bereitstellen eines Substrats; ein Abscheiden einer ersten Schicht auf dem Substrat, wobei die erste Schicht eine oberseitige Oberfläche und eine Bodenoberfläche aufweist; ein Bilden von ersten Überlagerungsmarkierungen in einer Zone der ersten Schicht; ein Bilden einer nicht-transparenten Schicht auf einer Oberseite der ersten Schicht, wobei die nicht-transparente Schicht eine oberseitige Oberfläche und eine Bodenoberfläche aufweist, wobei die Bodenoberfläche der nicht-transparenten Schicht mit der oberseitigen Oberfläche der ersten Schicht in Kontakt ist, wobei die nicht-transparente Schicht die Zone der ersten Schicht bedeckt; ein Bilden eines Fensters in der nicht-transparenten Schicht durch ein selektives Entfernen eines Abschnitts der nicht-transparenten Schicht von einem Bereich, der vertikal mit der Zone der ersten Schicht ausgerichtet ist, wobei das Fenster einen optischen Zugang zu den ersten Überlagerungsmarkierungen bereitstellt; ein Bilden einer zweiten Schicht auf einer Oberseite der nicht-transparenten Schicht und des Fensters, wobei die zweite Schicht eine oberseitige Oberfläche und eine Bodenoberfläche aufweist, wobei die Bodenoberfläche der zweiten Schicht mit der oberseitigen Oberfläche der nicht-transparenten Schicht in Kontakt tritt; ein Bilden von zweiten Überlagerungsmarkierungen in der zweiten Schicht; und ein Verwenden der ersten Überlagerungsmarkierungen und der zweiten Übermarkierungen zum Positionieren von strukturellen Merkmalen auf dem Substrat durch Ausgleichen der optischen Kontrastintensität zwischen den ersten Überlagerungsmarkierungen und der zweiten Überlagerungsmarkierungen.
  9. Verfahren nach Anspruch 8, wobei das Bilden eines Fensters in der nicht-transparenten Schicht ein Ätzen der nicht-transparenten Schicht umfasst:
  10. Verfahren nach Anspruch 9, ferner umfassend: ein Bilden eines strukturierten Fotolacks auf der nicht-transparenten Schicht auf der Oberseite eines vorab ausgewählten Abschnitts der Zone der ersten Schicht.
  11. Verfahren nach Anspruch 10, ferner umfassend: ein Durchführen von wenigstens einem lithografischen Prozess an der nicht-transparenten Schicht zum Entfernen eines Abschnitts der nicht-transparenten Schicht von dem Bereich, der vertikal zu dem vorab ausgewählten Abschnitt der Zone der ersten Schicht ausgerichtet ist.
  12. Verfahren nach Anspruch 8, ferner umfassend: ein Erhalten von Positionsinformationen von jedem von den ersten Überlagerungsmarkierungen und den zweiten Überlagerungsmarkierungen.
  13. Verfahren nach Anspruch 12, ferner umfassend: ein Bestimmen einer Überlagerungsgenauigkeit von strukturellen Merkmalen, die auf dem Substrat gebildet sind, basierend auf der Positionsinformation, die von jedem von den ersten Überlagerungsmarkierungen und den zweiten Überlagerungsmarkierungen erhalten wird.
  14. Verfahren nach Anspruch 8, wobei die ersten Überlagerungsmarkierungen und die zweiten Überlagerungsmarkierungen unterschiedliche Muster aufweisen.
  15. Struktur, umfassend: ein Substrat; eine erste Schicht auf der Oberseite des Substrats, wobei die erste Schicht eine oberseitige Oberfläche und eine Bodenoberfläche aufweist, wobei die ersten Überlagerungsmarkierungen in einer ersten Zone der ersten Schicht angeordnet sind; eine nicht-transparente Schicht auf der Oberseite der ersten Schicht, wobei die nicht-transparente Schicht eine oberseitige Oberfläche und eine Bodenoberfläche aufweist, wobei die Bodenoberfläche der nicht-transparenten Schicht die oberseitige Oberfläche der ersten Schicht kontaktiert, wobei ein Fenster in einem vorab ausgewählten Bereich der nicht-transparenten Schicht angeordnet ist, wobei der vorab ausgewählte Bereich vertikal auf den ersten Überlagerungsmarkierungen ausgerichtet ist; und eine zweite Schicht auf der Oberseite der nicht-transparenten Schicht, wobei die zweite Schicht eine oberseitige Oberfläche und eine Bodenoberfläche aufweist, wobei die Bodenoberfläche der zweiten Schicht die oberseitige Oberfläche der nicht-transparenten Schicht kontaktiert, und wobei die zweiten Überlagerungsmarkierungen in einer zweiten Zone der zweiten Schicht angeordnet sind, wobei die ersten Überlagerungsmarkierungen und die zweiten Überlagerungsmarkierungen eine Positionsinformation für strukturelle Merkmale auf dem Substrat bereitstellen.
  16. Struktur nach Anspruch 15, wobei die nicht-transparente Schicht eine Metallschicht umfasst.
  17. Struktur nach Anspruch 15, ferner umfassend wenigstens eine Zwischenschicht zwischen der ersten Schicht und der nicht-transparente Schicht.
  18. Struktur nach Anspruch 15, ferner umfassend wenigstens eine zweite Zwischenschicht zwischen der nicht-transparente Schicht und der zweiten Schicht.
  19. Struktur nach Anspruch 15, wobei das Fenster mit einem dielektrischen Zwischenschichtmaterial gefüllt ist.
  20. Struktur nach Anspruch 15, wobei die ersten Überlagerungsmarkierungen und die zweiten Überlagerungsmarkierungen aus unterschiedlichen Materialien gebildet sind oder unterschiedliche Muster aufweisen.
DE102019201202.7A 2018-02-26 2019-01-30 Verfahren zum Verbessern der Überlagerungsleistung in Halbleitervorrichtungen Active DE102019201202B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/904,853 US10504851B2 (en) 2018-02-26 2018-02-26 Structure and method to improve overlay performance in semiconductor devices
US15/904,853 2018-02-26

Publications (2)

Publication Number Publication Date
DE102019201202A1 true DE102019201202A1 (de) 2019-08-29
DE102019201202B4 DE102019201202B4 (de) 2022-10-20

Family

ID=67550612

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102019201202.7A Active DE102019201202B4 (de) 2018-02-26 2019-01-30 Verfahren zum Verbessern der Überlagerungsleistung in Halbleitervorrichtungen

Country Status (4)

Country Link
US (2) US10504851B2 (de)
CN (2) CN110197821B (de)
DE (1) DE102019201202B4 (de)
TW (1) TWI701513B (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113675074B (zh) * 2020-05-15 2023-09-29 中芯国际集成电路制造(上海)有限公司 半导体版图及其形成方法、形成的半导体结构及方法
JP2022117091A (ja) 2021-01-29 2022-08-10 キヤノン株式会社 計測装置、リソグラフィ装置及び物品の製造方法
CN115877672B (zh) * 2023-01-09 2023-06-02 合肥晶合集成电路股份有限公司 套刻精度获取方法以及校正方法

Family Cites Families (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5919714A (en) 1998-05-06 1999-07-06 Taiwan Semiconductor Manufacturing Company, Ltd. Segmented box-in-box for improving back end overlay measurement
US6500750B1 (en) * 1999-04-05 2002-12-31 Motorola, Inc. Semiconductor device and method of formation
US7068833B1 (en) * 2000-08-30 2006-06-27 Kla-Tencor Corporation Overlay marks, methods of overlay mark design and methods of overlay measurements
WO2002065545A2 (en) * 2001-02-12 2002-08-22 Sensys Instruments Corporation Overlay alignment metrology using diffraction gratings
US20030002043A1 (en) * 2001-04-10 2003-01-02 Kla-Tencor Corporation Periodic patterns and technique to control misalignment
US7190823B2 (en) 2002-03-17 2007-03-13 United Microelectronics Corp. Overlay vernier pattern for measuring multi-layer overlay alignment accuracy and method for measuring the same
US6803291B1 (en) * 2003-03-20 2004-10-12 Taiwan Semiconductor Manufacturing Co., Ltd Method to preserve alignment mark optical integrity
US6888260B2 (en) 2003-04-17 2005-05-03 Infineon Technologies Aktiengesellschaft Alignment or overlay marks for semiconductor processing
US7180593B2 (en) 2003-11-05 2007-02-20 Macronix International Co., Ltd. Overlay mark for aligning different layers on a semiconductor wafer
TWI288428B (en) 2004-01-21 2007-10-11 Seiko Epson Corp Alignment method, method for manufacturing a semiconductor device, substrate for a semiconductor device, electronic equipment
KR100618819B1 (ko) 2004-02-06 2006-08-31 삼성전자주식회사 오버레이 마진이 개선된 반도체 소자 및 그 제조방법
US7098546B1 (en) * 2004-06-16 2006-08-29 Fasl Llc Alignment marks with salicided spacers between bitlines for alignment signal improvement
US20050286052A1 (en) * 2004-06-23 2005-12-29 Kevin Huggins Elongated features for improved alignment process integration
US7678516B2 (en) 2004-07-22 2010-03-16 Kla-Tencor Technologies Corp. Test structures and methods for monitoring or controlling a semiconductor fabrication process
DE102005046973B4 (de) * 2005-09-30 2014-01-30 Globalfoundries Inc. Struktur und Verfahren zum gleichzeitigen Bestimmen einer Überlagerungsgenauigkeit und eines Musteranordnungsfehlers
US7507633B2 (en) * 2006-03-07 2009-03-24 International Business Machines Corproation Method and structure for improved alignment in MRAM integration
US7932157B2 (en) * 2007-06-30 2011-04-26 Sandisk Corporation Test structure formation in semiconductor processing
US7998640B2 (en) * 2007-06-30 2011-08-16 Sandisk Corporation Mask reuse in semiconductor processing
DE102007046850B4 (de) * 2007-09-29 2014-05-22 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Verfahren zum Bestimmen einer Überlagerungsgenauigkeit
US9853089B2 (en) * 2009-10-12 2017-12-26 Monolithic 3D Inc. Semiconductor device and structure
US8514374B2 (en) 2009-11-04 2013-08-20 International Business Machines Corporation Alignment method for semiconductor processing
US20120049186A1 (en) * 2010-08-31 2012-03-01 Li Calvin K Semiconductor structures
US9543406B2 (en) 2010-11-30 2017-01-10 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for overlay marks
US8546961B2 (en) * 2011-01-10 2013-10-01 International Business Machines Corporation Alignment marks to enable 3D integration
US8692393B2 (en) * 2012-06-12 2014-04-08 Macronix International Co., Ltd. Alignment mark design for semiconductor device
KR101967753B1 (ko) * 2012-07-30 2019-04-10 삼성전자주식회사 반도체 장치의 제조 방법
JP2014229726A (ja) * 2013-05-22 2014-12-08 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US9059037B2 (en) 2013-05-31 2015-06-16 Globalfoundries Inc. Methods for overlay improvement through feed forward correction
US9219002B2 (en) 2013-09-17 2015-12-22 Globalfoundries Inc. Overlay performance for a fin field effect transistor device
US9885962B2 (en) 2013-10-28 2018-02-06 Kla-Tencor Corporation Methods and apparatus for measuring semiconductor device overlay using X-ray metrology
US9329495B2 (en) 2013-11-20 2016-05-03 Globalfoundries Inc. Overlay metrology system and method
US9209077B2 (en) 2013-12-20 2015-12-08 Intel Corporation Diagonal hardmasks for improved overlay in fabricating back end of line (BEOL) interconnects
US9311443B2 (en) 2014-06-17 2016-04-12 Globalfoundries Inc. Correcting for stress induced pattern shifts in semiconductor manufacturing
KR20160015094A (ko) * 2014-07-30 2016-02-12 삼성전자주식회사 오버레이 마크, 오버레이 마크를 형성하는 방법 및 오버레이 마크를 이용하여 반도체 소자를 제조하는 방법
US9673056B2 (en) 2015-03-16 2017-06-06 International Business Machines Corporation Method to improve finFET cut overlay
CN107567650A (zh) * 2015-04-02 2018-01-09 东京毅力科创株式会社 使用双频电容耦合等离子体(ccp)以euv抗蚀剂进行的沟槽和孔图案化
US9490217B1 (en) 2015-04-15 2016-11-08 United Microelectronics Corp. Overlay marks and semiconductor process using the overlay marks
CN106684032B (zh) * 2015-11-05 2019-07-02 中芯国际集成电路制造(北京)有限公司 互连结构的形成方法和曝光对准系统
DE102015122828A1 (de) * 2015-12-23 2017-06-29 Infineon Technologies Austria Ag Verfahren zum Herstellen einer Halbleitervorrichtung mit epitaktischen Schichten und einer Ausrichtungsmarkierung
US9684236B1 (en) * 2016-03-17 2017-06-20 Taiwan Semiconductor Manufacturing Co., Ltd. Method of patterning a film layer
US10095102B2 (en) * 2016-04-12 2018-10-09 Taiwan Semiconductor Manufacturing Co., Ltd. Photomask having a plurality of shielding layers
CN107481923B (zh) * 2016-06-08 2020-05-15 中芯国际集成电路制造(上海)有限公司 掩膜层结构、半导体器件及其制造方法

Also Published As

Publication number Publication date
CN116705769A (zh) 2023-09-05
TWI701513B (zh) 2020-08-11
US20190267329A1 (en) 2019-08-29
TW201942679A (zh) 2019-11-01
CN110197821A (zh) 2019-09-03
US10833022B2 (en) 2020-11-10
US10504851B2 (en) 2019-12-10
DE102019201202B4 (de) 2022-10-20
CN110197821B (zh) 2023-07-21
US20200051923A1 (en) 2020-02-13

Similar Documents

Publication Publication Date Title
DE112012005734B4 (de) Lithographieprozess und Lithographische Struktur mit doppelter Hartmaske
DE102005046973B4 (de) Struktur und Verfahren zum gleichzeitigen Bestimmen einer Überlagerungsgenauigkeit und eines Musteranordnungsfehlers
DE60127029T2 (de) Ausrichtungsverfahren, Verfahren zur Inspektion von Überlagerungsfehlern und Photomaske
US5633505A (en) Semiconductor wafer incorporating marks for inspecting first layer overlay shift in global alignment process
DE112018005569B4 (de) Verfahren zum bilden eines dünnschichtstapels aus strukturierungsmaterial mit metallhaltiger deckschicht für erhöhte empfindlichkeit in der extrem-ultraviolett- (euv-) lithografie
DE102019201202B4 (de) Verfahren zum Verbessern der Überlagerungsleistung in Halbleitervorrichtungen
DE102019217455B4 (de) Vorrichtung und verfahren zum ausrichten von schichten einer integrierten schaltung unter verwendung mehrerer gittermaterialien
DE102014119153B4 (de) Verfahren zum Ausbilden verschiedener Strukturen in einer Halbleiterstruktur unter Verwendung einer einzelnen Maske
DE112007001786T5 (de) Verfahren und Systeme zum Durchführen von Lithographie, Verfahren zum Ausrichten von Objekten relativ zueinander, und Nanoaufdruckformen mit nicht markierenden Ausrichtungsmerkmalen
DE102013213785A1 (de) Verfahren und System zur Bestimmung von Überlappungsprozessfenstern in Halbleitern durch Inspektionstechniken
DE102006051489B4 (de) Teststruktur für durch OPC-hervorgerufene Kurzschlüsse zwischen Leitungen in einem Halbleiterbauelement und Messverfahren
DE102008049727A1 (de) Kontaktelemente und Kontaktdurchführungen eines Halbleiterbauelements, die durch eine Hartmaske und Doppelbelichtung hergestellt sind
DE102009046242A1 (de) Herstellung von Kontaktdurchführungen mit unterschiedlicher Größe eines Halbleiterbauelements durch Aufteilen des Kontaktlochstrukturierungsprozesses
DE102007057689A1 (de) Halbleiterbauelement mit einem Chipgebiet, das für eine aluminiumfreie Lothöckerverbindung gestaltet ist, und eine Teststruktur, die für eine aluminiumfreie Drahtverbindung gestaltet ist
DE102006004428B4 (de) Technik zum zerstörungsfreien Überwachen der Metallablösung in Halbleiterbauelementen
DE112016007030T5 (de) Ausgekleidete Photobucket-Strucktur zur Bildung von BEOL-Zwischenverbindungen
TWI253712B (en) Method of fabricating patterns with a dual damascene process
DE102013108876B4 (de) Fotolithografisches Verfahren zur Herstellung einer Struktur in einem Strahlung emittierenden Halbleiterbauelement
DE112006000840T5 (de) Leitbahnende-Erweiterung
US6399259B1 (en) Method of forming alignment marks for photolithographic processing
DE102008029193A1 (de) Verfahren zur Ausbildung einer Justiermarke eines Halbleiterbauelements
US8765612B2 (en) Double patterning process
DE10128269A1 (de) Eine Chipflächen-Justierstruktur
JPH0917714A (ja) アライメント方法およびアライメント誤差検査方法
DE102013113175B4 (de) Struktur mit Mehrlinien-Breite, die mittels Photolithographie erzeugt wird

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R081 Change of applicant/patentee

Owner name: KLA CORPORATION, MILPITAS, US

Free format text: FORMER OWNER: GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

Owner name: GLOBALFOUNDRIES U.S. INC., SANTA CLARA, US

Free format text: FORMER OWNER: GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

R082 Change of representative

Representative=s name: GRUENECKER PATENT- UND RECHTSANWAELTE PARTG MB, DE

R016 Response to examination communication
R016 Response to examination communication
R081 Change of applicant/patentee

Owner name: KLA CORPORATION, MILPITAS, US

Free format text: FORMER OWNER: GLOBALFOUNDRIES U.S. INC., SANTA CLARA, CA, US

R082 Change of representative

Representative=s name: REICHERT & LINDNER PARTNERSCHAFT PATENTANWAELT, DE

R018 Grant decision by examination section/examining division
R130 Divisional application to

Ref document number: 102019009335

Country of ref document: DE

R020 Patent grant now final