DE102019200625A1 - Verfahren und Vorrichtung zum Verwenden einer Substratgate-Vorspannung für Leistungsverstärker für Millimeterwellenvorrichtungen - Google Patents

Verfahren und Vorrichtung zum Verwenden einer Substratgate-Vorspannung für Leistungsverstärker für Millimeterwellenvorrichtungen Download PDF

Info

Publication number
DE102019200625A1
DE102019200625A1 DE102019200625.6A DE102019200625A DE102019200625A1 DE 102019200625 A1 DE102019200625 A1 DE 102019200625A1 DE 102019200625 A DE102019200625 A DE 102019200625A DE 102019200625 A1 DE102019200625 A1 DE 102019200625A1
Authority
DE
Germany
Prior art keywords
transistor
substrate gate
voltage source
gate voltage
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102019200625.6A
Other languages
English (en)
Inventor
Shafiullah Syed
Abdellatif Bellaouar
Chi Zhang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries US Inc
Original Assignee
GlobalFoundries Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalFoundries Inc filed Critical GlobalFoundries Inc
Publication of DE102019200625A1 publication Critical patent/DE102019200625A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0261—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the polarisation voltage or current, e.g. gliding Class A
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/14—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of neutralising means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3211—Modifications of amplifiers to reduce non-linear distortion in differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217—Class D power amplifiers; Switching amplifiers
    • H03F3/2171—Class D power amplifiers; Switching amplifiers with field-effect devices
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/534—Transformer coupled at the input of an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/541—Transformer coupled at the output of an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45318—Indexing scheme relating to differential amplifiers the AAC comprising a cross coupling circuit, e.g. two extra transistors cross coupled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45342—Indexing scheme relating to differential amplifiers the AAC comprising control means on a back gate of the AAC
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45621—Indexing scheme relating to differential amplifiers the IC comprising a transformer for phase splitting the input signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45731—Indexing scheme relating to differential amplifiers the LC comprising a transformer
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B2001/0408—Circuits with power amplifiers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)

Abstract

Eine Vorrichtung, umfassend einen Eingangstransformator; ein erstes Differenztransistorpaar, das ausgebildet ist, um eine erste Substratgate-Spannung aufzunehmen; ein zweites Differenztransistorpaar, das ausgebildet ist, um eine zweite Substratgate-Spannung aufzunehmen; eine über Kreuz verbundene Neutralisierungskappe, umfassend PMOS- oder NMOS-Transistoren und die ausgebildet ist, um eine dritte Substratgate-Spannung aufzunehmen; und einen Ausgangstransformator. Ein Verfahren zum Festlegen von wenigstens einer Substratgate-Spannung, um eine gewünschte Kapazität an die Transistoren von wenigstens einem des ersten Differenztransistorpaares, des zweiten Differenztransistorpaares oder der Neutralisierungskappe anzulegen. Die Vorrichtung und das Verfahren können einen Leistungsverstärker mit verbesserter Linearität und Leistungsfähigkeit bereitstellen.

Description

  • Hintergrund der Erfindung
  • Gebiet der Erfindung
  • Im Allgemeinen bezieht sich die vorliegende Erfindung auf anspruchsvolle Halbleitervorrichtungen und insbesondere auf Leistungsverstärker für Millimeterwellenvorrichtungen.
  • Beschreibung des Stands der Technik
  • Eine Leistungsverstärkung stellt in im Wesentlichen allen elektronischen Geräten eine Notwendigkeit dar. Angesichts des fortwährenden Wettlaufs um die Verringerung der Vorrichtungsgrößen und/oder des Leistungsverbrauchs weisen bekannte Leistungsverstärker einen unerwünscht niedrigen Wirkungsgrad und eine unerwünscht große Größe zur Verwendung in zeitgemäßen Vorrichtungen auf. In Verbindung damit weisen bekannte Leistungsverstärker über verschiedene Spannungsbereiche eine relativ geringe Linearität auf. Diese Probleme sind besonders ausgeprägt für Millimeterwellenvorrichtungen.
  • Unterschiedliche elektronische Vorrichtungen können auch unterschiedliche Anforderungen an die Leistungsverstärkung aufweisen, basierend auf einer oder mehreren der beabsichtigten Verwendung der Vorrichtung, ihrer verfügbaren Leistung, ihrem gewünschten Leistungsverbrauch und dergleichen. Bekannte Leistungsverstärker sind im Allgemeinen speziell für ein einzelnes elektronisches Gerät konzipiert und müssen für die Verwendung in einem anderen elektronischen Gerät neu entworfen werden. Dem Stand der Technik fehlen im Allgemeinen Leistungsverstärker, die einen oder mehrere von erhöhter Effizienz, erhöhter Linearität, verringerter Größe und/oder erhöhter Leichtigkeit beim Einbau in eine oder mehrere elektronische Vorrichtungen ermöglichen können.
  • Die vorliegende Erfindung kann ein oder mehrere der oben genannten Probleme angehen und/oder zumindest reduzieren.
  • Zusammenfassung der Erfindung
  • Das Folgende stellt eine vereinfachte Zusammenfassung der Erfindung dar, um ein grundlegendes Verständnis einiger Aspekte der Erfindung zu vermitteln. Diese Zusammenfassung stellt keinen erschöpfenden Überblick über die Erfindung dar. Es ist nicht beabsichtigt, Schlüsselelemente oder kritische Elemente der Erfindung zu identifizieren oder den Umfang der Erfindung abzugrenzen. Ihr einziger Zweck besteht darin, einige Konzepte in vereinfachter Form als Auftakt für die ausführlichere Beschreibung darzustellen, die später erörtert wird.
  • Im Allgemeinen betrifft die vorliegende Erfindung Vorrichtungen und Verfahren zum Vorbereiten der Vorrichtung zur Verwendung. In einer Ausführungsform stellt die vorliegende Erfindung eine Vorrichtung bereit, umfassend einen Eingangstransformator; ein erstes Differenztransistorpaar, das einen ersten Transistor, einen zweiten Transistor und eine erste Gleichstrom (DC) -Spannungsquelle umfasst, die konfiguriert ist, um eine erste Substratgate-Vorspannung an den ersten Transistor und an den zweiten Transistor anzulegen; ein zweites Differenztransistorpaar, das einen dritten Transistor, einen vierten Transistor und eine zweite Gleichspannungsquelle umfasst, die so konfiguriert ist, dass sie eine zweite Substratgate-Vorspannung an den dritten Transistor und an den vierten Transistor anlegt; eine Neutralisierungskappe, die einen fünften Transistor, einen sechsten Transistor und eine dritte Gleichspannungsquelle umfasst, wobei der fünfte Transistor und der sechste Transistor kreuzgekoppelt sind, der fünfte Transistor ein PMOS-Transistor ist, der sechste Transistor ein PMOS-Transistor ist und der eine dritte Gleichspannungsquelle konfiguriert ist, um eine dritte Substratgate-Vorspannung an den fünften Transistor und den sechsten Transistor anzulegen; und einen Ausgangstransformator.
  • In einer Ausführungsform stellt die vorliegende Erfindung ein Verfahren bereit, umfassend ein Bilden einer Vorrichtung, wie z.B. hier beschrieben; ein Bestimmen mindestens einer ersten gewünschten Kapazität eines ersten Differenztransistorpaares, einer zweiten gewünschten Kapazität eines zweiten Differenztransistorpaares und einer dritten gewünschten Kapazität einer Neutralisierungskappe; ein Bestimmen mindestens einer ersten gewünschten Substratgate-Vorspannung, die, wenn sie an einen ersten Transistor und einen zweiten Transistor angelegt wird, dem ersten Differenztransistorpaar die erste gewünschte Kapazität verleiht; eine zweite gewünschte Substratgate-Vorspannung, die, wenn sie an einen dritten Transistor und einen vierten Transistor angelegt wird, dem zweiten Differenztransistorpaar die zweite gewünschte Kapazität verleiht; und eine dritte gewünschte Substratgate-Vorspannung, die, wenn sie an einen fünften Transistor und einen sechsten Transistor angelegt wird, der Neutralisierungskappe die dritte gewünschte Kapazität verleiht; und ein Fixieren mindestens einer ersten Gleichspannungsquelle derart, dass eine erste Substratgate-Vorspannung gleich der ersten gewünschten Substratgate-Vorspannung ist; eine zweite Gleichspannungsquelle, so dass eine zweite Substratgate-Vorspannung gleich der zweiten gewünschten Substratgate-Vorspannung ist; und eine dritte Gleichspannungsquelle, so dass eine dritte Substratgate-Vorspannung gleich der dritten gewünschten Substratgate-Vorspannung ist.
  • Hierin beschriebene Ausführungsformen können einen Leistungsverstärker mit verbesserter Linearität, verbesserter Leistungsfähigkeit und/oder verringerter Größe bereitstellen. Hierin beschriebene Ausführungsformen können auch einen „Drop-In“ -Verstärker bereitstellen, dessen Leistungsfähigkeit und/oder Linearität auf einen gewünschten Wert eingestellt werden kann, basierend auf der beabsichtigten Verwendung und anderen Parametern einer elektronischen Vorrichtung, in die er eingebaut werden soll.
  • Figurenliste
  • Die Erfindung kann unter Bezugnahme auf die folgende Beschreibung in Verbindung mit den beigefügten Zeichnungen verstanden werden, in denen gleiche Bezugszeichen gleiche Elemente bezeichnen und in denen:
    • 1 eine stilisierte Blockdiagrammdarstellung eines mm-Wellen-Kommunikationssystems gemäß hierin beschriebener Ausführungsformen darstellt;
    • 2 eine stilisierte Blockdiagrammbeschreibung der Steuereinheit 140 gemäß den hier beschriebenen Ausführungsformen darstellt;
    • 3 eine stilisierte Blockdiagrammdarstellung der Kommunikations-Front-End-Einheit von 1 gemäß den hier beschriebenen Ausführungsformen darstellt;
    • 4 ein stilisiertes Blockschaltbild der Sendeeinheit von 3 gemäß den hierin beschriebenen Ausführungsformen darstellt;
    • 5 ein stilisiertes Blockdiagramm der Empfängereinheit von 3 gemäß den hierin beschriebenen Ausführungsformen darstellt;
    • 6 eine stilisierte Blockdiagrammdarstellung der Signalverarbeitungseinheit von 1 gemäß den hierin beschriebenen Ausführungsformen darstellt;
    • 7 eine stilisierte Blockdiagrammdarstellung der Antenneneinheit von 1 gemäß den hierin beschriebenen Ausführungsformen darstellt;
    • 8 eine stilisierte Blockdiagrammdarstellung einer beispielhaften Kommunikationsanwendung des Systems von 1 gemäß hierin enthaltenen Ausführungsformen darstellt;
    • 9 zeigt einen ersten Leistungsverstärker gemäß hierin beschriebenen Ausführungsformen darstellt;
    • 10 einen zweiten Leistungsverstärker gemäß hierin beschriebenen Ausführungsformen darstellt;
    • 11 ein Verfahren gemäß hierin beschriebenen Ausführungsformen veranschaulicht; und
    • 12 eine stilisierte Darstellung eines Systems zum Herstellen einer Halbleitervorrichtung gemäß hierin beschriebenen Ausführungsformen darstellt.
  • Während der hierin offenbarte Gegenstand verschiedenen Modifikationen und alternativen Formen zugänglich ist, wurden spezifische Ausführungsformen davon beispielhaft in den Zeichnungen gezeigt und werden hierin im Detail beschrieben. Es sollte jedoch verstanden werden, dass die Beschreibung spezifischer Ausführungsformen hierin nicht dazu gedacht ist, die Erfindung auf die speziellen offenbarten Formen zu beschränken, im Gegenteil, es ist beabsichtigt, alle Modifikationen, Äquivalente und Alternativen abzudecken, die in den Sinn und Umfang fallen der Erfindung, wie durch die beigefügten Ansprüche definiert. Darüber hinaus sind die in den Zeichnungen dargestellten stilisierten Darstellungen nicht im absoluten Maßstab gezeichnet.
  • Detaillierte Beschreibung
  • Nachfolgend werden verschiedene anschauliche Ausführungsformen der Erfindung beschrieben. Aus Gründen der Klarheit werden in dieser Spezifikation nicht alle Merkmale einer tatsächlichen Implementierung beschrieben. Es versteht sich natürlich, dass bei der Entwicklung einer solchen tatsächlichen Ausführungsform zahlreiche implementierungsspezifische Entscheidungen getroffen werden müssen, um die spezifischen Ziele der Entwickler zu erreichen, beispielsweise die Einhaltung systembedingter und geschäftsbezogener Einschränkungen, die von eins abweichen können Implementierung zu einem anderen. Darüber hinaus versteht es sich, dass eine solche Entwicklungsanstrengung komplex und zeitaufwendig sein kann, jedoch für den Durchschnittsfachmann, der von dieser Erfindung profitiert, ein Routineunternehmen ist.
  • Der vorliegende Gegenstand wird nun unter Bezugnahme auf die beigefügten Figuren beschrieben. Verschiedene Strukturen, Systeme und Vorrichtungen sind in den Zeichnungen nur zu Erklärungszwecken schematisch dargestellt, um die vorliegende Erfindung nicht mit Details zu verschleiern, die dem Fachmann auf diesem Gebiet gut bekannt sind. Trotzdem sind die beigefügten Zeichnungen enthalten, um erläuternde Beispiele der vorliegenden Erfindung zu beschreiben und zu erläutern. Die hierin verwendeten Wörter und Ausdrücke sollten so verstanden und interpretiert werden, dass sie eine Bedeutung haben, die dem Verständnis dieser Wörter und Ausdrücke durch den Fachmann auf diesem Gebiet entspricht. Keine spezielle Definition eines Ausdrucks oder Satzes, d.h. eine Definition, die sich von der gewöhnlichen und üblichen Bedeutung, wie sie vom Fachmann verstanden wird, unterscheidet, soll durch die konsequente Verwendung des Ausdrucks oder Satzes hierin impliziert werden. In dem Maße, in dem ein Begriff oder ein Satz eine spezielle Bedeutung haben soll, d.h. eine andere als die von Fachleuten verstandene Bedeutung, wird eine solche spezielle Definition ausdrücklich in der Beschreibung auf eine definierte Weise dargelegt, die direkt und unzweideutig das liefert spezielle Definition für den Begriff oder Satz.
  • Hierin beschriebene Ausführungsformen stellen Leistungsverstärker für Millimeterwellen (mm-Wellen) mit verbesserter Linearität und Leistungsfähigkeit bereit. Andere Ausführungsformen hierin erlauben das Abstimmen verschiedener Eigenschaften des Leistungsverstärkers, um die Linearität und den Wirkungsgrad für bestimmte beabsichtigte Verwendungszwecke des Leistungsverstärkers und einer den Leistungsverstärker umfassenden Vorrichtung zu verbessern.
  • Zur Vereinfachung der Darstellung sind Ausführungsformen hierin im Zusammenhang mit einer 5G-Kommunikationsvorrichtung dargestellt, jedoch wird der Fachmann ohne Weiteres erkennen, dass die hierin offenbarten Konzepte in anderen Arten von Vorrichtungen implementiert werden können, wie etwa Radarvorrichtungen, andere Hochgeschwindigkeitskommunikationsvorrichtungen, Netzwerkvorrichtungen usw. In 1 ist eine stilisierte Blockdiagrammdarstellung eines Kommunikationssystems gemäß den hierin beschriebenen Ausführungsformen dargestellt.
  • Ein System 100 kann eine Millimeterwellenvorrichtung (mm-Wellenvorrichtung) 110 und eine Datenbank 170 umfassen. Die mm-Wellenvorrichtung 110 kann eine Kommunikationsvorrichtung sein, wie etwa eine 5G- oder WiGig-Kommunikationsvorrichtung, oder in alternativen Ausführungsformen (nicht gezeigt) ein Radargerät, ein Datennetzwerkgerät, ein Videogerät oder dergleichen. Zur Veranschaulichung und zur Klarheit und Erleichterung der Beschreibung wird die mm-Wellenvorrichtung 110 im Zusammenhang mit einer 5G- oder WiGig-Kommunikationsanwendung beschrieben; als solches kann die mm-Wellenvorrichtung 110 im Folgenden oft als Kommunikationsvorrichtung 110 bezeichnet werden. Der Fachmann auf dem Gebiet, der von der vorliegenden Erfindung profitiert, würde jedoch erkennen, dass die hierin beschriebenen Konzepte auf eine Vielzahl von Typen von mm-Wellen-Anwendungen angewendet werden können, einschließlich Fahrzeuganwendungen, die Radarsignale verwenden, drahtlose Netzwerkanwendungen, Datennetzwerkanwendungen, Video- und Audioanwendungen usw.
  • Die Kommunikationsvorrichtung 110 kann ein erstes Kommunikationssignal senden, ein zweites Kommunikationssignal empfangen und das zweite Kommunikationssignal verarbeiten.
  • Die Kommunikationsvorrichtung 110 kann eine Kommunikations-Front-End-Einheit 120, eine Antenneneinheit 130, eine Steuereinheit 140 und eine Signalverarbeitungseinheit 150 umfassen. Die KommunikationsFront-End-Einheit 120 kann eine Vielzahl von Komponenten, Schaltungen und/oder oder Module umfassen und ist in der Lage, Kommunikationssignale zu senden, zu empfangen und zu verarbeiten. In einer Ausführungsform kann die Kommunikationsvorrichtung 110 in einem einzelnen IC-Chip (IC) enthalten sein. In einigen Ausführungsformen kann die Kommunikationsvorrichtung 110 auf mehreren integrierten Schaltungen gebildet sein, die auf einem einzelnen IC-Chip angeordnet sind. In anderen Ausführungsformen kann die Kommunikationsvorrichtung 110 auf einer einzelnen integrierten Schaltung gebildet sein, die in einem IC-Chip umgesetzt ist.
  • Die Kommunikations-Front-End-Einheit 120 kann ein Ausgangssignal bereitstellen, z. B. ein erstes Kommunikationssignal. In einer Ausführungsform kann der Frequenzbereich der von der Kommunikationsvorrichtung 110 verarbeiteten Kommunikationssignale im Bereich von etwa 10 GHz bis etwa 90 GHz liegen, wie beispielsweise 28 GHz oder 40 GHz. Eine detailliertere Beschreibung der Kommunikations-Front-End-Einheit 120 erfolgt in 3 und der nachfolgenden Beschreibung.
  • In einer Ausführungsform kann die KommunikationsFront-End-Einheit 120 eine Netzwerkkommunikations-Front-End-Einheit sein. In dieser Ausführungsform kann die Kommunikationsvorrichtung 110 Netzwerkkommunikation für verschiedene Arten von Kommunikationsanwendungen verarbeiten, wie etwa Paketdatennetzkommunikation, drahtlose Kommunikation (z. B. Mobilfunkkommunikation, IEEE 802.11ad WiGig-Technologie usw.), Datenkommunikation usw. Die Konzepte hierin offenbart, kann auch für andere Arten von Anwendungen verwendet werden, wie etwa Netzwerkkommunikation, drahtlose Kommunikation, hochauflösendes Video usw.
  • Weiter Bezug nehmend auf 1 kann die Antenneneinheit 130 auch eine Sendeantenne und/oder eine Empfängerantenne umfassen. Ferner kann jede der Sende- und Empfangsantennen Unterabschnitte aufweisen, um eine Anordnung von Antennen zu bilden. Die Sendeantennen dienen zum Senden des ersten Kommunikationssignals, während die Empfangsantennen zum Empfangen eines zweiten Kommunikationssignals dienen. Eine detailliertere Beschreibung der Antenneneinheit 130 ist in 7 und der nachfolgenden Beschreibung gegeben.
  • Weiter mit Bezug auf 1 kann die Kommunikationsvorrichtung 110 auch eine Signalverarbeitungseinheit 150 umfassen. Die Signalverarbeitungseinheit ist in der Lage, verschiedene analoge und/oder digitale Verarbeitungen der Signale durchzuführen, die von der Kommunikationsvorrichtung 110 gesendet und/oder empfangen werden. Zum Beispiel kann das erste Kommunikationssignal, das von der Kommunikationsvorrichtung übertragen wird, vor seiner Übertragung verstärkt werden. Ferner kann das von der Kommunikationsvorrichtung 110 empfangene zweite Kommunikationssignal durch eine oder mehrere analoge Filterstufen gesendet werden. Das zweite Kommunikationssignal kann dann durch einen oder mehrere Analog-Digital-Wandler (DAC) in der Signalverarbeitungseinheit 150 in ein digitales Signal umgewandelt werden. Mit dem digitalisierten Signal kann eine digitale Signalverarbeitung (DSP) durchgeführt werden. Eine detailliertere Beschreibung der Signalverarbeitungseinheit 150 erfolgt in 6 und der nachfolgenden Beschreibung.
  • Mit weiterem Bezug auf 1 kann die Kommunikationsvorrichtung 100 auch eine Steuereinheit 140 umfassen. Die Steuereinheit 140 kann verschiedene Steuervorgänge der Kommunikationsvorrichtung 110 durchführen. Diese Funktionen umfassen ein Erzeugen eines ersten Kommunikationssignals, ein Übertragen der ersten Kommunikation Signal, ein Empfangen eines zweiten Kommunikationssignals und ein Verarbeiten des zweiten Kommunikationssignals.
  • Nunmehr mit Bezug auf 2 wird eine stilisierte Blockdiagrammbeschreibung der Steuereinheit 140 in Übereinstimmung mit Ausführungsformen hierin bereitgestellt. Die Steuereinheit 140 kann eine Prozessoreinheit 230 umfassen, die verschiedene Funktionen der Kommunikationsvorrichtung 110 steuern kann. Die Prozessoreinheit 230 kann einen Mikroprozessor, einen Mikrocontroller, ein Field Programmable Gate Array (FPGA), eine anwendungsspezifische integrierte Schaltung (ASIC) und/oder dergleichen umfassen.
  • Die Steuereinheit 140 kann auch eine Logikeinheit 220 umfassen. Die Logikeinheit 220 kann eine Schaltung umfassen, die in der Lage ist, verschiedene Logikoperationen auszuführen, Daten zu empfangen und/oder Schnittstellenfunktionen in Bezug auf Eingangsdaten (data_in) und Ausgabedaten (data_out) auszuführen. Das Signal data_in kann Daten darstellen, die von der Verarbeitung und Analyse des zweiten Kommunikationssignals abgeleitet werden. Das data_out-Signal kann Daten darstellen, die für das erste Kommunikationssignal erzeugt werden.
  • Die Steuereinheit 140 kann auch eine Speichereinheit 210 umfassen. Die Speichereinheit 210 kann einen nichtflüchtigen Speicher (NVM) 214 und einen Direktzugriffsspeicher (RAM) 212 umfassen. Der nichtflüchtige Speicher 214 kann einen Flash-Speicher und/oder programmierbare Nur-Lese-Geräte (PROM) umfassen. Die Speichereinheit 210 kann Betriebsparameter zum Steuern von Operationen der Kommunikationsvorrichtung 110 speichern. Die Speichereinheit 210 kann auch Daten speichern, die zum Programmieren von beliebigen FPGA-Vorrichtungen in der Kommunikationsvorrichtung 110 verwendet werden können. Somit kann die Speichereinheit 210 in einen Programmdatenspeicher, einen Statusdatenspeicher und einen Reaktionsdatenspeicher unterteilt werden. Diese Unterteilung kann logisch oder physikalisch durchgeführt werden.
  • In 3 ist eine stilisierte Blockdiagrammdarstellung der Kommunikations-Front-End-Einheit 120 gemäß den hier beschriebenen Ausführungsformen dargestellt. Die Kommunikations-Front-End-Einheit 120 kann eine Signalerzeugungseinheit 310, eine Sendereinheit 320 und eine Empfängereinheit 330 umfassen. Die Signalerzeugungseinheit 310 ist in der Lage, ein Kommunikationssignal mit einer vorbestimmten Frequenz zu erzeugen. Beispielsweise kann ein Signal im Bereich von etwa 28 GHz bis etwa 40 GHz erzeugt werden. Die Signalerzeugungseinheit 310 kann einen Frequenzverdoppler (FD) einer echten Differenz umfassen. Der FD kann in einer Push-Push-Konfiguration ausgebildet sein. Die Signalerzeugungseinheit 310 kann ein Kommunikationssignal zur Übertragung bereitstellen. Eine detailliertere Beschreibung der Signalerzeugungseinheit 310 erfolgt unten.
  • Mit weiterem Bezug auf 3 wird von der Signalerzeugungseinheit 310 ein Signal zur Verarbeitung und Übertragung an die Sendeeinheit 320 bereitgestellt. Die Sendeeinheit 320 kann mehrere Filter, Signalaufbereitungsschaltungen, Puffer, Verstärker usw. zur Übertragung des Signals von der Signalerzeugungseinheit 310 umfassen. Die Übertragungseinheit 320 stellt ein Kommunikationssignal bereit, das an die Antenneneinheit 130 übertragen werden soll.
  • 4 zeigt ein stilisiertes Blockdiagramm der Sendeeinheit 320 gemäß hierin beschriebener Ausführungsformen. Mit gleichzeitigem Bezug auf die 3 und 4 kann die Sendereinheit 320 eine Vielzahl ähnlicher Sender umfassen, d.h. einen ersten Sender 410a, einen zweiten Sender 410b bis zu einem N-ten Sender 410n (zusammen „410“). In einer Ausführungsform können der 1. bis N-te Sender 410 jeweils ein einzelnes Signal von der Signalerzeugungseinheit 310 verarbeiten und ein Ausgangsübertragungssignal für eine oder mehrere Antennen bereitstellen. In einer anderen Ausführungsform kann die Signalerzeugungseinheit 310 eine Vielzahl von Signalen für die bis zu N-ten Sender 410 liefern. Zum Beispiel kann die Signalerzeugungseinheit 310 ein Signalsendesignal für jeden Sender 410 oder alternativ ein erstes Sendesignal für eine erste Menge von Sendern 410 und ein zweites Sendesignal für eine zweite Menge von Sendern 410 bereitstellen.
  • Mit weiterem Bezug auf 3 wird ein empfangenes Signal (d.h. ein zweites Kommunikationssignal) für die Empfängereinheit 330 bereitgestellt. Die Empfängereinheit 330 kann das zweite Kommunikationssignal von der Antenne empfangen. Die Empfängereinheit 330 kann eine Analog-Digital-Umwandlung (A/D-Umwandlung), Signalpufferung, DSP usw. durchführen. In einigen Ausführungsformen kann die Signalverarbeitungseinheit 130 A/D-Umwandlungen und DSP durchführen und das verarbeitete Signal für die Empfängereinheit 330 bereitstellen; in anderen Ausführungsformen können diese Aufgaben jedoch von der Empfängereinheit 330 ausgeführt werden. Die Empfängereinheit 330 ist in der Lage, data_out der Steuereinheit 140 zuzuführen.
  • 5 zeigt ein stilisiertes Blockdiagramm der Empfängereinheit 320 gemäß den hierin beschriebenen Ausführungsformen. Mit gleichzeitigem Bezug auf die 3 und 5 kann die Empfängereinheit 320 mehrere ähnliche Empfänger umfassen, d.h. einen ersten Empfänger 510a, einen zweiten Empfänger 510b bis zu einem N-ten Empfänger 510n (gemeinsam „510“). In einer Ausführungsform kann der 1. bis N-te Empfänger 510 jeweils ein einzelnes Signal von der Signalerzeugungseinheit 310 verarbeiten und das Signal für die Steuereinheit 140 bereitstellen. In einer anderen Ausführungsform kann die Antenneneinheit 130 eine Vielzahl von Signalen für die ersten bis N-ter Empfänger 510 bereitstellen. Beispielsweise kann die Antenneneinheit 130 jedem Empfänger 510 ein Signal oder alternativ ein erstes Empfängersignal für einen ersten Satz von Empfängern 510 und ein zweites Empfängersignal für einen zweiten Satz von Empfängern 510 bereitstellen.
  • In 6 ist eine stilisierte Blockdiagrammdarstellung der Signalverarbeitungseinheit 150 gemäß den hierin beschriebenen Ausführungsformen dargestellt. Die Signalverarbeitungseinheit 150 kann eine Analogfiltereinheit 610, einen A/D-Wandler 620, eine DSP-Einheit 630 und einen Speicher 640 umfassen. Die Analogfiltereinheit 610 kann sowohl eine Filterung als auch eine Verstärkung des analogen mm-Wellensignals durchführen, das von der Signalverarbeitungseinheit 150 empfangen wird. Die Rauschfilterung kann durch die Analogfiltereinheit 610 vor der Durchführung der Verstärkung des analogen mm-Wellensignals durchgeführt werden.
  • Der A/D-Wandler 620 kann das gefilterte und/oder verstärkte analoge Signal in ein digitales Signal umwandeln. Der A/D-Wandler 620 kann Umwandlungen mit vorbestimmter oder variierender Genauigkeit durchführen. Beispielsweise kann der A/D-Wandler 620 eine Genauigkeit von 12 Bit, 24 Bit, 36 Bit, 48 Bit, 64 Bit, 96 Bit, 128 Bit, 256 Bit, 512 Bit, 1024 Bit oder höhere Genauigkeit erlauben. Das umgewandelte digitale mm-Wellensignal wird für die DSP-Einheit 630 bereitgestellt.
  • Die DSP-Einheit 630 kann verschiedene DSP-Operationen an dem digitalen mm-Wellensignal durchführen. Beispielsweise kann die digitale Filterung der digitalen mm-Welle durch die DSP-Einheit 630 durchgeführt werden. Beispielsweise können Signalkomponenten außerhalb eines vorbestimmten Frequenzbereichs, z. B. 70 GHz bis etwa 85 GHz, so gefiltert werden, dass sie eine niedrigere Amplitude aufweisen. In anderen Fällen können mathematische Funktionen, wie beispielsweise eine schnelle Fourier-Transformation (FFT), mit dem mm-Wellensignal durchgeführt werden. Die verarbeitete digitale Ausgabe von der DSP-Einheit 630 kann zur Analyse an die Steuereinheit 140 gesendet werden. In anderen Fällen kann der digitale Ausgang gepuffert oder in einem Speicher 640 gespeichert werden. In einigen Fällen kann der Speicher 610 ein FIFO-Speicher (First-In-First-Out) sein. In anderen Fällen kann die verarbeitete digitale Ausgabe von der DSP-Einheit 630 in der Speichereinheit 210 der Steuereinheit 140 gespeichert werden.
  • In 7 ist eine stilisierte Blockdiagrammdarstellung der Antenneneinheit von 1 gemäß den hier beschriebenen Ausführungsformen dargestellt. Auszusendende Millimeterwellensignale (z. B. Netzwerkdatensignale, drahtlose Kommunikationssignale usw.) können von der Sendeeinheit 320 (3) für die Sendeantenne 710 bereitgestellt werden. In einer Ausführungsform kann die Sendeantenne 710 eine Mehrzahl von Sendeantennenabschnitte 715 umfassen. Die Sendeantennenabschnitte 715 sind in einem vorbestimmten Muster angeordnet, beispielsweise einer Anordnungsmatrix, wie in 7 beispielhaft dargestellt ist.
  • Millimeterwellensignale, die empfangen werden sollen (z. B. Netzwerkdatensignale, drahtlose Kommunikationssignale usw.), können von der Empfangsantenne 720 erfasst werden. Die Empfangsantenne 720 stellt die empfangenen mm-Wellensignale für die Empfängereinheit 330 (3) bereit. In einer Ausführungsform kann die Empfangsantenne 720 mehrere Empfangsantennenabschnitte 725 umfassen. Die Empfangsantennenabschnitte 725 sind ebenfalls in einem vorbestimmten Muster angeordnet, z. B. einer Anordnungsmatrix, die in 7 beispielhaft dargestellt ist.
  • In 8 ist eine stilisierte Blockdiagrammdarstellung einer beispielhaften Kommunikationsanwendung des Systems 100 gemäß hier beschriebener Ausführungsformen dargestellt. 8 zeigt eine beispielhafte Implementierung der Signalerzeugungseinheit 310 (3) und beispielhafte Teile der Sendereinheit 320 und der Empfängereinheit 330.
  • Die Signalerzeugungseinheit 310 erzeugt ein Signal (z. B. ein erstes Kommunikationssignal), das übertragen werden soll.
  • Ein Referenzsignal wird von einem Referenzsignalgenerator 812 bereitgestellt. Das Referenzsignal wird an eine digitale Phasenregelschleife (DPLL) 820 gesendet. Die DPLL 820 sperrt die Phase des Referenzsignals. Die Ausgabe der DPLL 820 wird an einen digital gesteuerten Oszillator (DCO) 825 gesendet. Die Ausgabe der DCO wird an die DPLL zurückgeführt. Somit kann der DCO 825 ein stabiles DCO-Signal liefern. Das DCO-Signal beträgt in einer Ausführungsform etwa 14 GHz.
  • Eine Vielzahl von Low-Dropout (LDO) -Reglern 827, die eine Referenzspannung, einen Fehlerverstärker, einen Rückkopplungsspannungsteiler und eine Vielzahl von Durchlasselementen, z. B. Transistoren, umfassen können. Die LDO-Regler 827 sind konfiguriert, um eine geregelte Spannungsversorgung für die verschiedenen Teile der Schaltung von 8 bereitzustellen. Im Allgemeinen ist diese geregelte Spannungsversorgung niedriger als die Versorgungsspannung.
  • In einigen Ausführungsformen ist es wünschenswert, ein 28 GHz- oder ein etwa 40 GHz-Signal zu übertragen, beispielsweise in einer Kommunikationsanwendung. Der DCO 825 kann ein 14 GHz-Signal bereitstellen, daher kann ein Frequenzmultiplizieren erforderlich sein, um ein 28 GHz- oder ein etwa 40 GHz-Signal zum Senden bereitzustellen. Dementsprechend kann ein Frequenzvervielfacher 830 verwendet werden, um die durch den DCO 825 bereitgestellte Frequenz zu multiplizieren, um die gewünschte Ausgangsfrequenz zu erhalten. Die Ausgabe des Frequenzvervielfachers 830 wird durch den Mischer 832 mit einem Basisbandpfadsignal gemischt, das von dem D/A-Wandler 844 und dem Basisbandverstärker 846 bereitgestellt wird. Die Ausgabe des Mischers 832 wird für den Vorverstärker 834 bereitgestellt und anschließend für einen Leistungsverstärker 840 bereitgestellt. Der Ausgang des Leistungsverstärkers 840 kann der Antenne zur Übertragung bereitgestellt werden. Ein Leistungsdetektor 842 kann die Leistung des Ausgangs des Leistungsverstärkers 840 erfassen und Rückkopplungseinstellungen veranlassen, um einen vorbestimmten Leistungspegel des Sendesignals aufrechtzuerhalten.
  • Ein empfangenes Signal kann durch die in 8 gezeigte Schaltung verarbeitet werden. Das empfangene Signal, z. B. von der Signalverarbeitungseinheit 150, wird an eine Balun-Schaltung 850 geliefert. Der Balun kann einen Transformator umfassen und stellt eine Differenzausgabe für einen Vorverstärker 852 bereit. Nach dem Durchführen einer Vorverstärkung des empfangenen Signals wird der Ausgang des Vorverstärkers 852 für den Mischer 860 bereitgestellt.
  • Der Mischer 860 kann das empfangene Signal von dem Vorverstärker 852 mit einem Ausgangssignal von dem Frequenzvervielfacher 830 kombinieren. Der Ausgang des Frequenzvervielfachers 830 kann ein Referenzsignal sein, das eine gewünschte Referenzfrequenz aufweist. Der Mischer 860 empfängt das Referenzsignal und multipliziert es in einer Ausführungsform mit dem empfangenen Kommunikationssignal.
  • In einer Ausführungsform kann der Frequenzvervielfacher 830 ein vollständig differentieller Push-Push-Frequenzverdoppler sein.
  • Die Ausgabe des Mischers 860 wird für eine bereitgestellt. Die Ausgabe der wird an eine automatische Verstärkungssteuerung (AGC) und Filterschaltungen 868 geliefert. Eine Sättigungserfassungsschaltung 872 kann eine beliebige Sättigung des verarbeiteten Signals durch die AGC/Filterschaltungen 868 erfassen und eine ansprechende Einstellung durchführen. Die Ausgabe der AGC/Filterschaltungen 868 wird für einen A/D-Wandler 870 bereitgestellt. Die Ausgabe des A/D-Wandlers 870 kann für die Steuereinheit 140 zur weiteren Verarbeitung und zu ansprechenden Aktionen bereitgestellt werden.
  • 9 zeigt einen ersten Leistungsverstärker 900 gemäß hierin beschriebener Ausführungsformen. Der erste Leistungsverstärker 900 umfasst einen Eingangstransformator 950 und einen Ausgangstransformator 960. Der Eingangstransformator 950 empfängt ein Eingangssignal IN und wandelt es in Differenzsignale VP und VM um. Der Ausgangstransformator 960 empfängt verstärkte Differenzsignale VOP und VOM und wandelt sie in ein Ausgangssignal OUT um. Wie dargestellt ist der Eingangstransformator 950 mit Masse verbunden, und der Ausgangstransformator 960 ist mit VDD verbunden. Das Ausgangssignal OUT kann für die Antenneneinheit 130 (1 und 7) bereitgestellt werden, wobei das Ausgangssignal über die Sendeantenne 710 übertragen werden kann.
  • Durch verschiedene Ausführungsformen hierin bereitgestellte Transistoren können jeweils ein Vordergate und ein Substratgate umfassen. Die Substratgates können verwendet werden, um die Vorspannung des Transistors zu beeinflussen. In einer Ausführungsform können die Transistoren, die die Substratgates umfassen, unter Verwendung von vollständig verarmten Silizium-auf-Isolator (FDSOI) -Prozessen gebildet werden.
  • Der erste Leistungsverstärker 900 umfasst auch ein erstes Differenztransistorpaar 910. Das erste Differenztransistorpaar 910 umfasst einen ersten Transistor 911 und einen zweiten Transistor 912. Der erste Transistor 911 umfasst ein Vordergate 911a und ein Substratgate 911b. Der zweite Transistor 912 enthält ein Vordergate 912a und ein Substratgate 912b. Das erste Differenztransistorpaar 910 kann ein Transistorpaar der Klasse A-B sein, wie auf dem Gebiet der Leistungsverstärker bekannt ist. Darstellungsgemäß wird das Gate des ersten Transistors 911 durch ein erstes Differenzsignal VP vom Eingangstransformator 950 gesteuert, und das Gate des zweiten Transistors 912 wird durch ein zweites Differenzsignal VM vom Eingangstransformator 950 gesteuert. Der erste Transistor 911 leitet das erste Differenzsignal entlang VD0P und der zweite Transistor 912 leitet das zweite Differenzsignal entlang VD0M weiter.
  • Das erste Differenztransistorpaar 910 umfasst auch eine erste Gleichstrom (DC) - Spannungsquelle 971. Die erste Gleichspannungsquelle 971 ist konfiguriert, um eine erste Substratgate-Vorspannung an den ersten Transistor 911 (für das Substratgate 911b) und an den zweiten Transistor 912 (zur Rückseite 912b) anzulegen. Indem die erste Gleichspannungsquelle 971 auf eine bestimmte Spannung festgelegt wird, können die für die Substratgates 911b, 912b des ersten Transistors 911 und des zweiten Transistors 912 bereitgestellten Sperrvorspannungen auf einen Wert eingestellt werden, der eine verbesserte Linearität und/oder Leistungsfähigkeit für den Leistungsverstärker 900 bereitstellt. Im Allgemeinen ändert in Ausführungsformen, bei denen das erste Differenztransistorpaar 910 ein Transistorpaar der Klasse AB ist, das Anpassen der Sperrvorspannungen des ersten Transistors 911 und des zweiten Transistors 912 den Vorspannungspunkt des ersten Leistungsverstärkers 900 und verbessert sich die Leistung und reduziert den Stromverbrauch. Beispielsweise kann die erste Gleichspannungsquelle 971 auf eine Spannung von ungefähr 0,2 V festgelegt sein.
  • Der erste Leistungsverstärker 900 umfasst auch ein zweites Differenztransistorpaar 920, das einen dritten Transistor 923 und einen vierten Transistor 924 umfasst. Der dritte Transistor 923 umfasst ein Vordergate 923a und ein Substratgate 923b. Der vierte Transistor 924 umfasst ein Vordergate 924a und ein Substratgate 924b. Das zweite Differentialtransistorpaar 920 kann ein Transistorpaar der Klasse C sein, wie es auf dem Gebiet der Leistungsverstärker bekannt ist. Wie dargestellt, wird das Gate des dritten Transistors 923 durch ein erstes Differenzsignal VP vom Eingangstransformator 950 gesteuert und das Gate des vierten Transistors 924 wird durch ein zweites Differenzsignal VM vom Eingangstransformator 950 gesteuert. Der dritte Transistor 923 leitet das erste Differenzsignal entlang VD0P weiter und der zweite Transistor 924 leitet das zweite Differenzsignal entlang VD0M weiter.
  • Das zweite Differenztransistorpaar 920 umfasst auch eine zweite Gleichspannungsquelle 972, die dafür ausgelegt ist, eine zweite Substratgate-Vorspannung an den dritten Transistor 923 (an das Substratgate 923b) und an den vierten Transistor 924 (an das Substratgate 924b) anzulegen. Durch Fixieren der zweiten Gleichspannungsquelle 972 auf eine bestimmte Spannung können die für die Substratgattern 911b, 912b des dritten Transistors 923 und des vierten Transistors 924 bereitgestellten Sperrvorspannungen auf einen Wert eingestellt werden, der eine verbesserte eine Linearität und/oder Leistungsfähigkeit der bereitstellt Leistungsverstärker 900, verbessert die Leistung und reduziert den Stromverbrauch. Zum Beispiel kann die zweite Gleichspannungsquelle 972 auf eine Spannung von ungefähr 0 V festgelegt sein.
  • Der erste Leistungsverstärker 900 umfasst auch eine Neutralisierungskappe 930, die einen fünften Transistor 935 und einen sechsten Transistor 936 umfasst. Der fünfte Transistor 935 umfasst ein Vordergate 935a und ein Substratgate 935b. Der sechste Transistor umfasst ein Vordergate 936a und ein Substratgate 935b. Die Neutralisierungskappe 930 umfasst auch eine dritte Gleichspannungsquelle 973, die konfiguriert ist, um eine dritte Substratgate-Vorspannung an den fünften Transistor 935 und den sechsten Transistor 936 anzulegen. Durch Fixieren der dritten Gleichspannungsquelle 973 auf eine bestimmte Spannung können die Sperrvorspannungen des fünften Transistors 935 (zum Substratgate 935b) und des sechsten Transistors 936 (zum Substratgate 936b) auf einen Wert eingestellt werden, der eine verbesserte Linearität und/oder Leistungsfähigkeit des Leistungsverstärkers 900 bereitstellt. Im Allgemeinen in Ausführungsformen, bei denen der zweite Das Differentialtransistorpaar 920 ist ein Transistorpaar der Klasse C, das die Eingangsleistung erhöht, wenn der untere Leistungsverstärker 900 bei niedrigeren Vorspannungsspannungen im Vergleich zum Transistorpaar der Klasse AB erhöht wird, dessen Verstärkung mit zunehmender Eingangsleistung abnimmt Die Gate-Vorspannung des Klasse-AB-Paares und des Klasse-C-Paares kann dazu beitragen, den Bereich der flachen Leistungsverstärkung auf einen höheren Eingangsleistungspegel zu erhöhen, wodurch AM-AM minimiert wird Die Stromquelle 973 auf eine bestimmte Spannung kann auch AM und PM in dem Leistungsverstärker 900 minimieren, da die Kapazität des PMOS-Paares auf die Kapazität des komplementären Eingangs-NMOS-Paars abgestimmt ist, wodurch die Variation der Eingangskapazität reduziert wird. Beispielsweise kann die dritte Gleichspannungsquelle 973 auf eine Spannung von etwa 1 Volt (V) bis etwa 5 V festgelegt sein.
  • In der Neutralisierungskappe 930 sind der fünfte Transistor 935 und der sechste Transistor 936 über Kreuz gekoppelt. Mit anderen Worten, das Source des fünften Transistors 935 ist mit dem gleichen Differenzsignal wie das Drain des sechsten Transistors 936 verbunden und das Source des sechsten Transistors 936 ist mit dem gleichen Differenzsignal wie das Drain des fünften Transistors 935 verbunden.
  • In der Neutralisierungskappe 930 der vorliegenden Ausführungsform kann der fünfte Transistor 935 ein NMOS-Transistor sein und der sechste Transistor 936 kann ein NMOS-Transistor sein. In Ausführungsformen, in denen der fünfte Transistor 935 und der sechste Transistor 936 jeweils NMOS-Transistoren sind, kann das Verringern der von der dritten Gleichspannungsquelle 973 bereitgestellten Substratgate-Spannung die Kapazität des ersten Leistungsverstärkers 900 reduzieren.
  • In einer Ausführungsform, wie sie beispielsweise in 9 dargestellt ist, kann der erste Leistungsverstärker 900 ferner eine mit VP verbundene erste harmonische Falle (harmonic trap) 981 und eine mit VM verbundene zweite harmonische Falle 982 umfassen. Die erste harmonische Falle 981 und die zweite harmonische Falle 982 können es dem Leistungsverstärker 900 ermöglichen, Schwankungen der Eingangsspannungen effektiver zu dämpfen.
  • In einer Ausführungsform, wie beispielsweise in 9 dargestellt, kann der erste Leistungsverstärker 900 ferner ein gestapeltes Transistorpaar 940a und ein gestapeltes Transistorpaar 940b umfassen. Das Transistorpaar 940a umfasst einen siebten Transistor 947a und einen achten Transistor 948a. Der siebte Transistor 947a umfasst ein Vordergate 947c und ein Substratgate 947d. Der achte Transistor 948a umfasst ein Vordergate 948c und ein Substratgate 948d. Das Transistorpaar 940b umfasst einen neunten Transistor 947b und einen zehnten Transistor 948b. Der neunte Transistor 947b umfasst ein Vordergate 947e und ein Substratgate 947f. Der zehnte Transistor 948b umfasst ein Vordergate 948e und ein Substratgate 948f. Die 9 umfasst auch eine vierte Gleichspannungsquelle 974, die konfiguriert ist, um eine vierte Substratgate-Vorspannung für den siebten Transistor 947 und den achten Transistor 948 bereitzustellen. Die hier beschriebenen Substratgates sorgen für das Substratgate-Vorspannen des Transistors mit Substratgates.
  • Durch entsprechendes Anlegen vorgegebener Spannungen von den Spannungsquellen 974a, 974b an die Substratgates von mindestens einem der gestapelten Transistorpaare 940a, 940b kann der Leistungsverstärker 900 beim Umgang mit höheren Spannungssignalen effektiver sein. Durch die Festlegung der vierten Gleichspannungsquellen 974a, 947b auf eine bestimmte Spannung können auch AM und PM im Leistungsverstärker 900 minimiert werden.
  • Der erste Transistor 911, der zweite Transistor 912, der dritte Transistor 923, der vierte Transistor 924, der fünfte Transistor 935, der sechste Transistor 936, der siebte Transistor 947a, der acht Transistor 948a, der neunte Transistor 947b und der zehnte Transistor 948b kann eine beliebige in der Technik bekannte Architektur haben. In einer Ausführungsform umfassen der erste Transistor 911, der zweite Transistor 912, der dritte Transistor 923, der vierte Transistor 924, der fünfte Transistor 935, der sechste Transistor 936, der siebte Transistor 947a, der acht Transistor 948a, der neunte Transistor 947b und der zehnte Transistor 948b ist jeweils ein FDSOI-Transistor.
  • 10 zeigt einen zweiten Leistungsverstärker 1000 gemäß den hierin beschriebenen Ausführungsformen. Viele Elemente des zweiten Leistungsverstärkers 1000 sind den Elementen des ersten Leistungsverstärkers 900 ähnlich. Die Bezugszeichen ähnlicher Elemente haben die gleichen Zehner- und Einerstelle zwischen 9 und 10 und unterscheiden sich dahingehend, ob die führende Ziffer(n) „9“ bzw. „10“ sind. Wo ähnliche Elemente ähnliche Strukturmerkmale aufweisen oder ähnliche Funktionen ausführen, werden die in 10 dargestellten Elemente nicht im Detail beschrieben und der Leser wird auf die Diskussion von 9 verwiesen.
  • Der zweite Leistungsverstärker 1000 umfasst einen Eingangstransformator 1050 und einen Ausgangstransformator 1060. Wie gezeigt, ist der Eingangstransformator 1050 mit VG0 verbunden, und der Ausgangstransformator 1060 ist mit Masse verbunden.
  • Der zweite Leistungsverstärker 1000 umfasst auch ein erstes Differenztransistorpaar 1010. Das erste Differenztransistorpaar 1010 umfasst einen ersten Transistor 1011 und einen zweiten Transistor 1012. Der erste und der zweite Transistor 1011 umfassen jeweils ein Vordergate und ein Substratgate. Ermöglichen einer Vorspannungsvorspannung.
  • Das erste Differentialtransistorpaar 1010 umfasst auch eine erste Gleichspannungsquelle 1071. Die erste Gleichspannungsquelle 1071 ist konfiguriert, um eine erste Substratgate-Vorspannung für den ersten Transistor 1011 und für den zweiten Transistor 1012 bereitzustellen. In einer Ausführungsform kann die erste Gleichspannungsquelle 1071 auf eine Spannung von ungefähr 0 V festgelegt sein.
  • Der zweite Leistungsverstärker 1000 umfasst auch ein zweites Differenztransistorpaar 1020, das einen dritten Transistor 1023 und einen vierten Transistor 1024 umfasst. Die dritten und vierten Transistoren 1011 umfassen jeweils ein Vordergate und ein Substratgate, wodurch eine Vorspannung des Substratgate ermöglicht wird.
  • Das zweite Differenztransistorpaar 1020 umfasst auch eine zweite Gleichspannungsquelle 1072, die konfiguriert ist, um eine zweite Substratgate-Vorspannung für den dritten Transistor 1023 und für den vierten Transistor 1024 bereitzustellen. In einer Ausführungsform kann die zweite Gleichspannungsquelle 1072 auf eine Spannung von etwa 0 V festgelegt sein.
  • Der zweite Leistungsverstärker 1000 umfasst auch eine Neutralisierungskappe 1030, die einen fünften Transistor 1035 und einen sechsten Transistor 1036 umfasst. Der fünfte und sechste Transistor 1011 umfassen jeweils ein Vordergate und ein Substratgate, was eine Vorspannung des Substratgate ermöglicht. Die Neutralisierungskappe 1030 umfasst auch eine dritte Gleichspannungsquelle 1073. In einer Ausführungsform kann die dritte Gleichspannungsquelle 1073 auf eine Spannung von etwa 1 V bis etwa 5 V festgelegt sein.
  • In der Neutralisierungskappe 1030 der vorliegenden Ausführungsform kann der fünfte Transistor 1035 ein PMOS-Transistor sein und der sechste Transistor 1036 kann ein PMOS-Transistor sein. In Ausführungsformen, bei denen der fünfte Transistor 1035 und der sechste Transistor 1036 jeweils PMOS-Transistoren sind, kann das Erhöhen der von der dritten Gleichspannungsquelle 1073 bereitgestellten Substratgate-Spannung die Kapazität des zweiten Leistungsverstärkers 1000 reduzieren.
  • In einer Ausführungsform, wie sie in 10 dargestellt ist, kann der zweite Leistungsverstärker 1000 ferner eine erste harmonische Falle 1081 und eine zweite harmonische Falle 1082 umfassen, die mit VM verbunden ist.
  • In einer Ausführungsform, wie sie in 10 dargestellt ist, kann der zweite Leistungsverstärker 1000 ferner mindestens ein gestapeltes Transistorpaar 1040 umfassen, wobei jedes gestapelte Transistorpaar 1040 einen siebten Transistor 1047 und einen achten Transistor 1048 umfasst Die siebten und achten Transistoren 1047, 1048 weisen jeweils ein Vordergate und ein Substratgate auf. Der Verstärker 1000 kann auch eine vierte Gleichspannungsquelle 1074 umfassen, die konfiguriert ist, um eine vierte Substratgate-Vorspannung für die Substratgates der siebten Transistoren 1047a, 1047b und der achten Transistoren 1048a, 1048b bereitzustellen. Zum Beispiel zeigt 10 zwei gestapelte Transistorpaare 1040a, 1040b. Die siebten Transistoren 1047a, 1047b und die achten Transistoren 1048a, 1048b umfassen jeweils ein Vordergate und ein Substratgate, wodurch das Substratgate-Vorspannen ermöglicht wird.
  • In einer Ausführungsform sind der erste Transistor 1011, der zweite Transistor 1012, der dritte Transistor 1023, der vierte Transistor 1024, der fünfte Transistor 1035, der sechste Transistor 1036 und die siebten Transistoren 1047a jeweils ein FDSOI-Transistor.
  • 11 stellt ein Flussdiagramm eines Verfahrens 1100 gemäß hier beschriebenen Ausführungsformen bereit. Wie dargestellt umfasst das Verfahren 1100 ein Bilden (bei 1110) einer Vorrichtung, wie beispielsweise eines Leistungsverstärkers 900, wie in 9 dargestellt, eines Leistungsverstärkers 1000, wie in 10 dargestellt, oder einer Vorrichtung, die einen Leistungsverstärker 900 oder 1000 umfasst.
  • Das Verfahren 1100 umfasst auch ein Bestimmen (bei 1120) einer gewünschten Kapazität einer Neutralisierungskappe (z. B. Neutralisierungskappe 930, 1030) der Vorrichtung (z. B. Leistungsverstärker 900, 1000). Der Durchschnittsfachmann, der von der vorliegenden Erfindung profitiert, kann die gewünschte Kapazität der Neutralisierungskappe routinemäßig bestimmen, wobei der erwartete Bereich von Parametern eines Eingangssignals für die Vorrichtung den gewünschten Parameterbereich berücksichtigt eines Ausgangssignals der Vorrichtung und anderer Eigenschaften, die basierend auf der erwarteten Verwendung einer Vorrichtung, die die Vorrichtung umfasst, erwünscht sind.
  • Das Verfahren 1100 umfasst auch ein Bestimmen (bei 1130) einer gewünschten Substratgate-Vorspannung, die, wenn sie an einen fünften Transistor und einen sechsten Transistor angelegt wird, der Neutralisierungskappe die gewünschte Kapazität verleiht. Der Durchschnittsfachmann, der von der vorliegenden Erfindung profitiert und die gewünschte Kapazität bestimmt hat, kann die gewünschte Substratgate-Spannung routinemäßig bestimmen.
  • In einer Ausführungsform beträgt die gewünschte Substratgate-Vorspannung etwa 1 V bis etwa 5 V.
  • Das Verfahren 1100 umfasst auch ein Auswählen und/oder Festlegen (bei 1140) einer dritten Gleichspannungsquelle derart, dass eine dritte Substratgate-Vorspannung, die an den fünften Transistor und den sechsten Transistor angelegt wird, gleich der dritten gewünschten Substratgate-Vorspannung ist.
  • In einer weiteren Ausführungsform kann das Verfahren 1100 auch das Bestimmen einer gewünschten Leistungsfähigkeit der Vorrichtung umfassen. Das Verfahren 1100 kann anschließend ein Bestimmen einer gewünschten Substratgate-Vorspannung umfassen, die bei Anlegen an den ersten Transistor und den zweiten Transistor oder den dritten Transistor und den vierten Transistor oder an alle vier der ersten bis vierten Transistoren die gewünschte Leistungsfähigkeit der Vorrichtung verleiht. Das Verfahren 1100 kann ferner ein Festlegen der ersten Gleichspannungsquelle, der zweiten Gleichspannungsquelle oder beider umfassen, derart, dass die an die verschiedenen ersten bis vierten Transistoren gelieferte Substratgate-Vorspannung gleich der gewünschten Substratgate-Vorspannung ist, die gewünschte Leistungsfähigkeit der Vorrichtung verleiht.
  • In einer weiteren Ausführungsform, wobei die Vorrichtung ferner mindestens ein gestapeltes Transistorpaar umfasst, wobei jedes gestapelte Transistorpaar einen siebten Transistor, einen achten Transistor und eine vierte Gleichspannungsquelle umfasst, die zum Bereitstellen einer vierten Substratgate-Vorspannung konfiguriert ist bis zum siebten Transistor und zum achten Transistor kann das Verfahren 1100 ferner ein Bestimmen einer gewünschten Verstärkung der Vorrichtung umfassen. Das Verfahren 1100 kann anschließend ein Bestimmen einer gewünschten Substratgate-Vorspannung umfassen, die, wenn sie an den siebten Transistor und den achten Transistor angelegt wird, der Vorrichtung die gewünschte Verstärkung verleiht. Das Verfahren 1100 kann ferner ein Festlegen der vierten Gleichspannungsquelle umfassen, so dass die an den siebten Transistor und den achten Transistor gelieferte Substratgate-Vorspannung gleich der gewünschten Substratgate-Vorspannung ist, die der Vorrichtung die gewünschte Verstärkung verleiht.
  • In 12 ist eine stilisierte Darstellung eines Systems 1200 zum Herstellen eines Halbleitervorrichtungsgehäuses mit einem Leistungsverstärker 900, 1000 gemäß den hierin beschriebenen Ausführungsformen dargestellt. Ein System 1200 von 12 kann ein Halbleitervorrichtungsverarbeitungssystem 1210 und eine Entwurfseinheit 1240 für integrierte Schaltungen umfassen. Das Halbleitervorrichtungsverarbeitungssystem 1210 kann integrierte Schaltungsanordnungen basierend auf einem oder mehreren Konstruktionen herstellen, die von der Entwurfseinheit 1240 für integrierte Schaltungen bereitgestellt werden.
  • Das Halbleitervorrichtungsverarbeitungssystem 1210 kann verschiedene Verarbeitungsstationen umfassen, wie Ätzprozessstationen, Photolithographieprozessstationen, CMP-Prozessstationen usw. Jede der Verarbeitungsstationen kann ein oder mehrere Verarbeitungswerkzeuge 1214 und oder Messwerkzeuge 1216 umfassen. Eine Rückmeldung basierend auf Daten von den Messwerkzeugen 1216 kann verwendet werden, um einen oder mehrere Prozessparameter zu ändern, die von den Verarbeitungswerkzeugen 1214 zum Durchführen von Prozessschritten verwendet werden.
  • Das Halbleitervorrichtungsverarbeitungssystem 1210 kann auch eine Schnittstelle 1212 umfassen, die in der Lage ist, Kommunikationen zwischen den Verarbeitungswerkzeugen 1214, den Messwerkzeugen 1216 und einer Steuerung wie der Verarbeitungssteuerung 1220 bereitzustellen. Einer oder mehrere der Verarbeitungsschritte Das von dem Halbleitervorrichtungsverarbeitungssystem 1210 durchgeführte Verarbeitungsgerät 1210 kann durch die Verarbeitungssteuerung 1220 gesteuert werden. Die Verarbeitungssteuerung 1220 kann ein Workstation-Computer, ein Desktop-Computer, ein Laptop-Computer, ein Tablet-Computer oder eine andere Art von Computergerät sein, das ein oder mehrere Softwareprodukte umfasst, die Prozesse steuern kann, Prozessrückmeldungen empfangen kann, Testergebnisdaten empfangen kann, Lernzyklusanpassungen durchführen kann, Prozessanpassungen durchführen kann usw.
  • Das Halbleitervorrichtungsverarbeitungssystem 1210 kann integrierte Schaltungen auf einem Medium, wie z. B. Siliziumwafern, erzeugen. Insbesondere kann das Halbleitervorrichtungsverarbeitungssystem 1210 integrierte Schaltungen erzeugen, die einen Leistungsverstärker umfassen, wie in 9 oder 10 dargestellt.
  • Die Herstellung von integrierten Schaltungen durch das Halbleitervorrichtungsverarbeitungssystem 1210 kann auf den Schaltungsentwürfen basieren, die von der Entwurfseinheit für integrierte Schaltungen 1240 bereitgestellt werden. Das Halbleitervorrichtungsverarbeitungssystem 1210 kann verarbeitete integrierte Schaltungen/Vorrichtungen 1215 auf einem Transportmechanismus 1250 bereitstellen, wie ein Fördersystem. In einigen Ausführungsformen kann das Fördersystem hoch entwickelte Reinraumtransportsysteme darstellen, die Halbleiterwafer transportieren können. In einer Ausführungsform kann das Halbleitervorrichtungsverarbeitungssystem 1210 mehrere Verarbeitungsschritte implementieren, z. B. die Schritte des oben beschriebenen und in 11 dargestellten Verfahrens 1100.
  • In einigen Ausführungsformen können die mit „1215“ bezeichneten Elemente einzelne Wafer darstellen, und in anderen Ausführungsformen können die Elemente 1215 eine Gruppe von Halbleiterscheiben darstellen, z. B. eine „Menge“ von Halbleiterwafern. Die integrierte Schaltung oder Vorrichtung 1215 kann einen Transistor, einen Kondensator, einen Widerstand, eine Speicherzelle, einen Prozessor und/oder dergleichen umfassen.
  • Die integrierte Schaltungsentwurfseinheit 1240 des Systems 1200 kann einen Schaltungsentwurf bereitstellen, der durch das Halbleitervorrichtungsverarbeitungssystem 1210 hergestellt werden kann. Dies kann Informationen darüber umfassen, ob ein Leistungsverstärker, wie in 9 oder 9 gezeigt, ein Leistungsverstärker ist. In 10 wird dargestellt; welche Gleichspannung für eine oder mehrere Gleichspannungsquellen des Leistungsverstärkers festgelegt ist; usw.
  • Die Designeinheit 1240 für integrierte Schaltungen kann in der Lage sein, die Anzahl von Geräten (z. B. Prozessoren, Speichervorrichtungen usw.) zu bestimmen, die in einem Gerätepaket untergebracht werden sollen. Auf der Grundlage solcher Details der Geräte kann die Designeinheit 1240 für integrierte Schaltungen Spezifikationen der Geräte bestimmen, die hergestellt werden sollen. Basierend auf diesen Spezifikationen kann die Designeinheit 1240 für integrierte Schaltungen Daten zum Herstellen eines hierin beschriebenen Halbleiterbauelements bereitstellen.
  • Das System 1200 kann in der Lage sein, eine Analyse und Herstellung verschiedener Produkte unter Verwendung verschiedener Technologien durchzuführen. Zum Beispiel kann das System 1200 Entwurfs- und Produktionsdaten zum Herstellen von Bauelementen der CMOS-Technologie, Flash-Technologie, BiCMOS-Technologie, Leistungsbauelemente, Speichervorrichtungen (z. B. DRAM-Bauelemente), NAND-Speichervorrichtungen und/oder verschiedenen anderen Halbleitertechnologien empfangen. Diese Daten können von dem System 1200 verwendet werden, um hierin beschriebene Halbleitervorrichtungen herzustellen.
  • Die oben offenbarten speziellen Ausführungsformen sind nur veranschaulichend, da die Erfindung auf verschiedene, jedoch äquivalente Arten modifiziert und ausgeführt werden kann, die für den Fachmann auf dem Gebiet mit den hier beschriebenen Lehren offensichtlich sind. Zum Beispiel können die oben dargelegten Prozessschritte in einer anderen Reihenfolge ausgeführt werden. Darüber hinaus sind keine Einschränkungen hinsichtlich der hierin gezeigten Konstruktionsdetails oder des Designs beabsichtigt, anders als in den nachstehenden Ansprüchen beschrieben. Es ist daher offensichtlich, dass die bestimmten oben offenbarten Ausführungsformen geändert oder modifiziert werden können und alle derartigen Variationen als innerhalb des Schutzumfangs und des Geistes der Erfindung liegend betrachtet werden. Dementsprechend ist der hier angestrebte Schutz wie in den folgenden Ansprüchen dargelegt.

Claims (20)

  1. Vorrichtung, umfassend: einen Eingangstransformator; ein erstes Differenztransistorpaar, umfassend einen ersten Transistor, einen zweiten Transistor und eine erste Gleichspannungsquelle (DC-Spannungsquelle), die ausgebildet ist, um eine erste Substratgate-Spannung an den ersten Transistor und den zweiten Transistor anzulegen; ein zweites Differenztransistorpaar, umfassend einen dritten Transistor, einen vierten Transistor und eine zweite DC-Spannungsquelle, die ausgebildet ist, um eine zweite Substratgate-Spannung an den dritten Transistor und den vierten Transistor anzulegen; eine Neutralisierungskappe, umfassend einen fünften Transistor, einen sechsten Transistor und eine dritte DC-Spannungsquelle, wobei der fünfte Transistor und der sechste Transistor über Kreuz verbunden sind, der fünfte Transistor ein NMOS-Transistor ist, der sechste Transistor ein NMOS-Transistor ist und die dritte DC-Spannungsquelle ausgebildet ist, um eine dritte Substratgate-Spannung an den fünften Transistor und den sechsten Transistor anzulegen; und einen Ausgangstransformator.
  2. Vorrichtung nach Anspruch 1, ferner umfassend eine harmonische Falle.
  3. Vorrichtung nach Anspruch 1, ferner umfassend wenigstens ein gestapeltes Transistorpaar, wobei jedes gestapelte Transistorpaar, einen siebten Transistor, einen achten Transistor und eine vierte DC-Spannungsquelle umfasst, die ausgebildet ist, um eine vierte Substratgate-Spannung an den siebten Transistor und den achten Transistor anzulegen.
  4. Vorrichtung nach Anspruch 3, wobei die Vorrichtung zwei gestapelte Transistorpaare umfasst.
  5. Vorrichtung nach Anspruch 3, wobei der erste Transistor, zweite Transistor, dritte Transistor, vierte Transistor, fünfte Transistor, sechste Transistor, siebte Transistor und achten Transistor jeweils ein Vordergate und ein Substratgate umfasst, die ausgebildet sind, um eine Substratgate-Spannung aufzunehmen.
  6. Vorrichtung nach Anspruch 1, ferner umfassend: eine harmonische Falle; und zwei gestapelte Transistorpaare, wobei jedes gestapelte Transistorpaar einen siebten Transistor, einen achten Transistor und eine vierte DC-Spannungsquelle umfasst, die ausgebildet ist, um eine vierte Substratgate-Spannung an den siebten Transistor und den achten Transistor anzulegen.
  7. Vorrichtung nach Anspruch 1, wobei der erste Transistor und der zweite Transistor, der dritte Transistor, der vierte Transistor, der fünfte Transistor und der sechste Transistor jeweils ein FDSOI-Transistor sind.
  8. Vorrichtung, umfassend: einen Eingangstransformator; ein erstes Differenztransistorpaar, umfassend einen ersten Transistor, einen zweiten Transistor und eine erste Gleichspannungsquelle (DC-Spannungsquelle), die ausgebildet ist, um eine erste Substratgate-Spannung an den ersten Transistor und den zweiten Transistor anzulegen; ein zweites Differenztransistorpaar, umfassend einen dritten Transistor, einen vierten Transistor und eine zweite DC-Spannungsquelle, die ausgebildet ist, um eine zweite Substratgate-Spannung an den dritten Transistor und den vierten Transistor anzulegen; eine Neutralisierungskappe, die einen fünften Transistor, einen sechsten Transistor und eine dritte DC-Spannungsquelle umfasst, wobei der fünfte Transistor und der sechste Transistor über Kreuz verbunden sind, der fünfte Transistor ein PMOS-Transistor ist, der sechste Transistor ein PMOS-Transistor ist und die dritte DC-Spannungsquelle ausgebildet ist, um eine dritte Substratgate-Spannung an den fünften Transistor und den sechsten Transistor anzulegen; und einen Ausgangstransformator.
  9. Vorrichtung nach Anspruch 8, ferner umfassend eine harmonische Falle.
  10. Vorrichtung nach Anspruch 8, ferner umfassend wenigstens ein gestapeltes Transistorpaar, wobei jedes gestapelte Transistorpaar einen siebten Transistor, einen achten Transistor und eine vierte DC-Spannungsquelle umfasst, die ausgebildet ist, um eine vierte Substratgate-Spannung an den siebten Transistor und den achten Transistor anzulegen.
  11. Vorrichtung nach Anspruch 10, wobei die Vorrichtung zwei gestapelte Transistorpaare umfasst.
  12. Vorrichtung nach Anspruch 8, ferner umfassend: eine harmonische Falle; und zwei gestapelte Transistorpaare, wobei jedes gestapelte Transistorpaar einen siebten Transistor, einen achten Transistor und eine vierte DC-Spannungsquelle umfasst, die ausgebildet ist, um eine vierte Substratgate-Spannung an den siebten Transistor und den achten Transistor anzulegen.
  13. Vorrichtung nach Anspruch 8, wobei der erste Transistor, der zweite Transistor, der dritte Transistor, der vierte Transistor, der fünfte Transistor und der sechste Transistor jeweils einen FDSOI-Transistor darstellen.
  14. Verfahren, umfassend: ein Bilden einer Vorrichtung, die umfasst: einen Eingangstransformator; ein erstes Differenztransistorpaar, umfassend einen ersten Transistor, einen zweiten Transistor und eine erste Gleichspannungsquelle (DC-Spannungsquelle), die ausgebildet ist, um eine erste Substratgate-Spannung an den ersten Transistor und den zweiten Transistor anzulegen; ein zweites Differenztransistorpaar, umfassend einen dritten Transistor, einen vierten Transistor und eine zweite DC-Spannungsquelle, die ausgebildet ist, um eine zweite Substratgate-Spannung an den dritten Transistor und den vierten Transistor zu legen; eine Neutralisierungskappe, umfassend einen fünften Transistor, einen sechsten Transistor und eine dritte DC-Spannungsquelle, wobei der fünfte Transistor und der sechste Transistor über Kreuz verbunden sind, der fünfte Transistor ein PMOS-Transistor ist, der sechste Transistor ein PMOS-Transistor ist und die dritte DC-Spannungsquelle ausgebildet ist, um eine dritte Substratgate-Spannung an den fünften Transistor und den sechsten Transistor anzulegen; und einen Ausgangstransformator; ein Bestimmen einer gewünschten Kapazität der Neutralisierungskappe; ein Bestimmen einer gewünschten Substratgate-Spannung, die bei Anwendung an den fünften Transistor und den sechsten Transistor die gewünschte Kapazität an die Neutralisierungskappe anlegt; und ein Festlegen der dritten DC-Spannungsquelle, sodass die Substratgate-Spannung gleich der gewünschten Substratgate-Spannung ist.
  15. Verfahren nach Anspruch 14, wobei die dritte DC-Spannungsquelle eine Substratgate-Spannung von 1 V bis 5 V bereitstellt.
  16. Verfahren nach Anspruch 14, wobei der erste Transistor, der zweite Transistor, der dritte Transistor, der vierte Transistor, der fünfte Transistor und der sechste Transistor jeweils ein FDSOI-Transistor ist.
  17. Verfahren nach Anspruch 14, ferner umfassend: ein Bestimmen einer gewünschten Effizienz der Vorrichtung; ein Bestimmen einer gewünschten Substratgate-Spannung, die bei Anlegung an den ersten Transistor und den zweiten Transistor die gewünschte Effizienz an die Vorrichtung anlegt; und ein Festlegen der ersten DC-Spannungsquelle, sodass die Substratgate-Spannung, die an dem ersten Transistor und den zweiten Transistor bereitgestellt wird, gleich der gewünschten Substratgate-Spannung ist, die die gewünschte Effizienz an die Vorrichtung anlegt.
  18. Verfahren nach Anspruch 14, ferner umfassend: ein Bestimmen eines gewünschten Leistungsfähigkeit der Vorrichtung; ein Bestimmen einer gewünschten Substratgate-Spannung, die bei Anlegung an den dritten Transistor und den vierten Transistor die gewünschte Leistungsfähigkeit an die Vorrichtung anlegt; und ein Festlegen der zweiten DC-Spannungsquelle, sodass die Substratgate-Spannung, die an dem dritten Transistor und dem vierten Transistor bereitgestellt wird, gleich der gewünschten Substratgate-Spannung ist, die die gewünschte Leistungsfähigkeit an die Vorrichtung anlegt.
  19. Verfahren nach Anspruch 14, wobei die Vorrichtung ferner umfasst: wenigstens ein gestapeltes Transistorpaar, wobei jedes gestapelte Transistorpaar einen siebten Transistor, einen achten Transistor und eine vierte DC-Spannungsquelle umfasst, die ausgebildet ist, um eine vierte Substratgate-Spannung an den siebten Transistor und den achten Transistor anzulegen; und wobei das Verfahren ferner umfasst: ein Bestimmen einer gewünschten Verstärkung der Vorrichtung; ein Bestimmen einer gewünschten Substratgate-Spannung, die bei Anlegung an den siebten Transistor und den achten Transistor die gewünschte Verstärkung an die Vorrichtung anlegt; und ein Festlegen der vierten DC-Spannungsquelle, sodass die Substratgate-Spannung, die an dem siebten Transistor und dem achten Transistor bereitgestellt wird, gleich der gewünschten Substratgate-Spannung ist, die die gewünschte Verstärkung an die Vorrichtung anlegt.
  20. Verfahren nach Anspruch 19, wobei die Vorrichtung zwei gestapelte Transistorpaare umfasst.
DE102019200625.6A 2018-02-28 2019-01-18 Verfahren und Vorrichtung zum Verwenden einer Substratgate-Vorspannung für Leistungsverstärker für Millimeterwellenvorrichtungen Pending DE102019200625A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/908,678 US10291183B1 (en) 2018-02-28 2018-02-28 Method and apparatus for using back gate biasing for power amplifiers for millimeter wave devices
US15/908,678 2018-02-28

Publications (1)

Publication Number Publication Date
DE102019200625A1 true DE102019200625A1 (de) 2019-08-29

Family

ID=66439495

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102019200625.6A Pending DE102019200625A1 (de) 2018-02-28 2019-01-18 Verfahren und Vorrichtung zum Verwenden einer Substratgate-Vorspannung für Leistungsverstärker für Millimeterwellenvorrichtungen

Country Status (3)

Country Link
US (2) US10291183B1 (de)
DE (1) DE102019200625A1 (de)
TW (1) TWI690152B (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10355646B2 (en) * 2017-12-20 2019-07-16 Globalfoundries Inc. Power amplifier for millimeter wave devices
GB2593610B (en) * 2019-01-10 2023-06-28 Skyworks Solutions Inc Apparatus and methods for biasing of power amplifiers
US11223329B2 (en) * 2020-02-12 2022-01-11 IMEC USA NANOELECTRONICS DESIGN CENTER, Inc. Stacked segmented power amplifier circuitry and a method for controlling a stacked segmented power amplifier circuitry
FR3107796B1 (fr) * 2020-02-27 2022-03-25 St Microelectronics Alps Sas Dispositif de génération de signaux radiofréquence en quadrature de phase, utilisable en particulier dans la technologie 5G
US11588458B2 (en) 2020-12-18 2023-02-21 Qualcomm Incorporated Variable gain control system and method for an amplifier

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8624678B2 (en) * 2010-12-05 2014-01-07 Rf Micro Devices (Cayman Islands), Ltd. Output stage of a power amplifier having a switched-bulk biasing and adaptive biasing
WO2009039289A2 (en) * 2007-09-18 2009-03-26 California Institute Of Technology Equalization of third-order intermodulation products in wideband direct conversion receiver
TWI352500B (en) * 2009-09-16 2011-11-11 Ind Tech Res Inst Balun amplifier
US8729962B2 (en) 2011-12-15 2014-05-20 Qualcomm Incorporated Millimeter wave power amplifier
US8823449B2 (en) 2012-04-05 2014-09-02 St-Ericsson Sa Extremely high frequency dual-mode class AB power amplifier
US20140235187A1 (en) * 2013-02-15 2014-08-21 Vrije Universiteit Brussel Front-End System for a Radio Transmitter
JP5979160B2 (ja) * 2014-01-06 2016-08-24 株式会社村田製作所 増幅器
KR102117470B1 (ko) * 2015-03-18 2020-06-03 삼성전기주식회사 전력 증폭기
US9413309B1 (en) 2015-03-25 2016-08-09 Analog Devices Global Apparatus and methods for a cascode amplifier topology for millimeter-wave power application
US9819315B2 (en) * 2015-07-01 2017-11-14 Sunrise Micro Devices, Inc. Scaleable RF tuned low noise amplifier
US9972395B2 (en) * 2015-10-05 2018-05-15 Silicon Storage Technology, Inc. Row and column decoders comprising fully depleted silicon-on-insulator transistors for use in flash memory systems
US10038413B2 (en) * 2016-12-13 2018-07-31 Globalfoundries Inc. Fully depleted silicon on insulator power amplifier
US10374092B2 (en) * 2017-04-17 2019-08-06 Globalfoundries Inc. Power amplifier ramping and power control with forward and reverse back-gate bias

Also Published As

Publication number Publication date
US10291183B1 (en) 2019-05-14
US20190267946A1 (en) 2019-08-29
TW201937846A (zh) 2019-09-16
US10680557B2 (en) 2020-06-09
TWI690152B (zh) 2020-04-01

Similar Documents

Publication Publication Date Title
DE102019200625A1 (de) Verfahren und Vorrichtung zum Verwenden einer Substratgate-Vorspannung für Leistungsverstärker für Millimeterwellenvorrichtungen
EP0821475B1 (de) Verstärker mit Neuron-MOS Transistoren
DE102010029608B4 (de) Impedanztransformationen mit Transistorschaltungen
DE112018000837T5 (de) Programmierbarer Versorgungsgenerator
DE102009029853A1 (de) Vorrichtung und Verfahren für die Reduzierung der elektrischen Leistung
DE102010060184A1 (de) Minderung von Nebenwirkungen von Impedanztransformationsschaltungen
DE102013113989A1 (de) Frequenzabstimmung und Schrittsteuerung eines digital gesteuerten Oszillators
DE19952698A1 (de) Leseverstärker
DE102013021051A1 (de) Eine Stromspiegelschaltung mit geringer Spannung und hoher Genauigkeit
DE112022003116T5 (de) Gestapelte mehrstufige programmierbare lna-architektur
DE102018219657A1 (de) Verfahren, vorrichtung und system für einen frequenzverdoppler für eine millimeterwellen-vorrichtung
DE102017200782B4 (de) Stromwiederverwendungs-Feldeffekttransistor-Verstärker
DE112019002561T5 (de) Dual-Power I/O-Sender
DE112018003069T5 (de) Kaskadierter ldo-spannungsregler
DE102010001694B4 (de) Klasse-AB-Ausgangsstufe
DE102014001467B4 (de) Gegentaktverstärker mit Ruhestromeinsteller
DE102015212090A1 (de) System und Verfahren für einen spannungsgesteuerten Oszillator
DE102005004105A1 (de) Signalverarbeitungseinrichtung und Verfahren zum Betreiben einer Signalverarbeitungseinrichtung
DE10034196A1 (de) Referenzspannungsregler und Verfahren zum Bereitstellen einer Referenzspannung
DE102014222458B4 (de) Hochlinearer Puffer
DE102018219659B4 (de) Leistungsverstärker, verfahren und system mit einem solchen leistungsverstärker
DE102016106562A1 (de) Verstärker mit zwei eingängen
DE102019203172A1 (de) Multibandempfänger für Millimeterwellenvorrichtungen
DE102014109118A1 (de) Schaltung, integrierte Schaltung, Empfänger, Sende-Empfangs-Gerät und ein Verfahren zum Verstärken eines Eingangssignals
DE102015101815B4 (de) Präzisionsstromerfassung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R081 Change of applicant/patentee

Owner name: GLOBALFOUNDRIES U.S. INC., SANTA CLARA, US

Free format text: FORMER OWNER: GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

R082 Change of representative

Representative=s name: GRUENECKER PATENT- UND RECHTSANWAELTE PARTG MB, DE

R016 Response to examination communication