DE102019128892A1

DE102019128892A1 - Radarsyste m mit interner rampenlinearitätsmessungsfähigkeit

Info

Publication number: DE102019128892A1
Application number: DE102019128892.4A
Authority: DE
Inventors: Grigory Itkin
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2018-11-08
Filing date: 2019-10-25
Publication date: 2020-05-14
Also published as: CN111162779A; US20200150258A1; US11002844B2

Abstract

Eine Phasenregelschleife (PLL) für ein Radarsystem umfasst einen Oszillator, der ausgebildet ist, um eine Ausgangsfrequenz aufzuweisen, und einen Multi-Modulus-Teiler (MMD), der ausgebildet ist, um aufeinanderfolgende Frequenzmodulationsrampen der Oszillator-Ausgangsfrequenz zu implementieren, wobei jede Frequenzmodulationsrampe bei einer ersten Frequenz beginnt und bei einer zweiten Frequenz endet. Die PLL wird durch ein Abwärtsmischen einer Ausgangssignals des Multi-Modulus-Teilers zu einer Frequenz über null Hertz, Messen der abwärtsgemischten Ausgangssignals des Multi-Modulus-Teilers, um eine Mehrzahl von Multi-Modulus-Teiler-Ausgangssignalmessungen für jede Frequenzmodulationsrampe zu erzeugen, und Berechnen der Frequenz des Multi-Modulus-Teilers basierend auf der Mehrzahl von Multi-Modulus-Teiler--Ausgangssignalmessungen für jede Frequenzmodulationsrampe betrieben.

Description

HINTERGRUND
Radaranwendungen verwenden eine Phasenregelschleife (PLL; phase-locked loop), um Hochfrequenzrampen über einen spezifizierten Frequenzbereich zu erzeugen. Um die PLL-Rampenparameter zu gewährleisten, müssen Rampenlinearitätsparameter gesteuert werden und Fehler müssen im Falle einer detektierten Nichtlinearität kompensiert werden. Rampenlinearität wird üblicherweise im Labor während der Entwurfs- und Verifikationsphasen gemessen und für einen bestimmten Entwurf über die gesamte Produktlebensdauer garantiert.
Daher besteht ein Bedarf für einen internen Mechanismus zur Messung von Rampenlinearität und/oder zur Korrektur von Rampennichtlinearität in Radarsystemen, die eine PLL verwenden.
ZUSAMMENFASSUNG
Gemäß einem Ausführungsbeispiel eines Verfahrens zum Betreiben einer Phasenregelschleife (PLL), umfassend einen Oszillator, der ausgebildet ist, um eine Ausgangsfrequenz aufzuweisen, und einen Multi-Modulus-Teiler (MMD; multi-modulus divider), der ausgebildet ist, um aufeinanderfolgende Frequenzmodulationsrampen der Oszillator-Ausgangsfrequenz zu implementieren, wobei jede Frequenzmodulationsrampe bei einer ersten Frequenz beginnt und bei einer zweiten Frequenz endet, das Verfahren umfassend: Abwärtsmischen einer Ausgabe des MMD zu einer Frequenz über null Hertz; Messen der abwärtsgemischten Ausgabe des MMD, um eine Mehrzahl von MMD-Ausgangsmessungen für jede Frequenzmodulationsrampe zu erzeugen; und Berechnen der Frequenz des MMD (beispielsweise einer Frequenz oder eines Frequenzverlaufs über eine Frequenzmodulationsrampe des MMD-Ausgangssignals der Phasenregelschleife oder beispielsweise einer Abweichung eines Frequenzverlaufs des MMD-Ausgangssignals der Phasenregelschleife gegenüber einem vorbestimmten Frequenzverlaufs) basierend auf der Mehrzahl von MMD-Ausgangsmessungen für jede Frequenzmodulationsrampe.
Die Frequenz, bei der die abwärtsgemischte Ausgabe des MMD gemessen wird, kann von einem Referenztaktsignal abgeleitet werden, das zum Steuern eines Phasenfrequenzdetektors der PLL verwendet wird.
Getrennt oder in Kombination umfasst das Verfahren ferner ein Verschieben der Frequenz des Referenztaktsignals, um die Frequenz zu erzeugen, bei der die abwärtsgemischte Ausgabe des MMD gemessen wird.
Getrennt oder in Kombination kann das Verschieben der Frequenz des Referenztaktsignals, um die Frequenz zu erzeugen, bei der die abwärtsgemischte Ausgabe des MMD gemessen wird, umfassen: Teilen des Referenztaktsignals durch einen bekannten festen oder variablen Koeffizienten, um ein geteiltes Referenztaktsignal zu erzeugen; und Mischen des Referenztaktsignals mit dem geteilten Referenztaktsignal.
Getrennt oder in Kombination kann das Abwärtsmischen der Ausgabe des MMD ein Abwärtsmischen von SIN- und COS-Komponenten des Referenztaktsignals mit SIN- und COS-Komponenten der MMD-Ausgabe unter Verwendung eines ersten Einseitenband-Mischers umfassen.
Getrennt oder in Kombination kann das Verfahren ferner vor dem Abwärtsmischen ein Verschieben der Frequenz der SIN- und COS-Komponenten des Referenztaktsignals unter Verwendung eines zweiten Einseitenband-Mischers umfassen.
Getrennt oder in Kombination kann das Verfahren ferner ein Abwärtsmischen der SIN- und COS-Komponenten des Referenztaktsignals mit den SIN- und COS-Komponenten der MMD-Ausgabe ohne zusätzliches Verschieben der Frequenz der SIN- und COS-Komponenten des Referenztaktsignals unter Verwendung eines dritten Einseitenband-Mischers umfassen, wobei die Frequenz des MMD basierend auf Messwerten berechnet wird, die an der Ausgabe von mindestens einem von dem zweiten und dem dritten Seitenband-Mischer genommen wurden.
Einzeln oder in Kombination kann das Verfahren ferner umfassen: Ignorieren der Messwerte, die an der Ausgabe des zweiten Seitenband-Mischers genommen wurden, wenn die Frequenz der Ausgabe des zweiten Seitenband-Mischers bei oder nahe Null ist; und Ignorieren der Messwerte, die an der Ausgabe des dritten Seitenband-Mischers genommen wurden, wenn die Frequenz der Ausgabe des dritten Seitenband-Mischers bei oder nahe Null ist.
Einzeln oder in Kombination kann das Verfahren ferner ein Bestimmen umfassen, ob die PLL in einem eingerasteten (locked) Zustand oder einem nicht eingerasteten (unlocked) Zustand ist, basierend auf der Mehrzahl von MMD-Ausgangsmessungen für jede Frequenzmodulationsrampe.
Einzeln oder in Kombination kann bestimmt werden, dass die PLL während einer Frequenzmodulationsrampe in dem eingerasteten Zustand ist, wenn eine oder mehrere der für die Frequenzmodulationsrampe erzeugten MMD-Ausgangsmessungen eine Frequenz innerhalb eines vorbestimmten Frequenzbereichs aufweisen.
Einzeln oder in Kombination kann das Verfahren ferner ein Bestimmen umfassen, an welchem Punkt einer Frequenzmodulationsrampe die PLL in einen eingerasteten Zustand eintritt, basierend auf den MMD-Ausgangsmessungen.
Einzeln oder in Kombination kann das Verfahren ferner ein Korrigieren einer Rampennichtlinearität basierend auf den MMD-Ausgangsmessungen umfassen.
Einzeln oder in Kombination kann das Verfahren ferner ein Korrigieren eines empfangenen Signals basierend auf den MMD-Ausgangsmessungen umfassen.
Einzeln oder in Kombination kann das empfangene Signal basierend auf den MMD-Ausgangsmessungen direkt nach einer Abwärtswandlung in dem analogen Bereich, nach einem Abtasten in dem digitalen Bereich oder nach einer Umwandlung in den Frequenzbereich korrigiert werden.
Gemäß einem Ausführungsbeispiel einer Phasenregelschleife (PLL) umfasst die PLL: einen Oszillator, der ausgebildet ist, um eine Ausgangsfrequenz aufzuweisen; einen Multi-Modulus-Teiler (MMD), der ausgebildet ist, um aufeinanderfolgende Frequenzmodulationsrampen der Oszillator-Ausgangsfrequenz zu implementieren, wobei jede Frequenzmodulationsrampe bei einer ersten Frequenz beginnt und bei einer zweiten Frequenz endet; einen ersten Abwärtsmischer, der ausgebildet ist, um eine Ausgabe des MMD zu einer Frequenz über null Hertz abwärtszumischen; eine Messeinheit, die ausgebildet ist, um die abwärtsgemischte Ausgabe des MMD zu messen, um eine Mehrzahl von MMD-Ausgangsmessungen für jede Frequenzmodulationsrampe zu erzeugen; und eine Berechnungseinheit, die ausgebildet ist, um die Frequenz des MMD basierend auf der Mehrzahl von MMD-Ausgangsmessungen für jede Frequenzmodulationsrampe zu berechnen.
Die Frequenz, bei der die abwärtsgemischte Ausgabe des MMD gemessen wird, kann von einem Referenztaktsignal abgeleitet werden, das zum Steuern eines Phasenfrequenzdetektors der PLL verwendet wird.
Einzeln oder in Kombination kann die PLL ferner einen Frequenzverschieber umfassen, der ausgebildet ist, um die Frequenz des Referenztaktsignals zu verschieben, um die Frequenz zu erzeugen, bei der die abwärtsgemischte Ausgabe des MMD gemessen wird.
Einzeln oder in Kombination kann der Frequenzschieber umfassen: einen Frequenzteiler, der ausgebildet ist, um das Referenztaktsignal durch einen bekannten festen oder variablen Koeffizienten zu teilen, um ein geteiltes Referenztaktsignal zu erzeugen; und einen Mischer, der ausgebildet ist, um das Referenztaktsignal mit dem geteilten Referenztaktsignal zu mischen.
Einzeln oder in Kombination kann der Frequenzverschieber einen ersten Einseitenband-Mischer umfassen, der ausgebildet ist, um SIN- und COS-Komponenten des Referenztaktsignals mit SIN- und COS-Komponenten der MMD-Ausgabe abwärtszumischen.
Einzeln oder in Kombination kann der Frequenzverschieber ferner einen zweiten Einseitenband-Mischer umfassen, der ausgebildet ist, um die Frequenz der SIN- und COS-Komponenten des Referenztaktsignals vor dem Abwärtsmischen der SIN- und COS-Komponenten des Referenztaktsignals mit den SIN- und COS-Komponenten der MMD-Ausgabe zu verschieben.
Einzeln oder in Kombination kann der Frequenzverschieber ferner einen dritten Einseitenband-Mischer umfassen, der ausgebildet ist, um die SIN- und COS-Komponenten des Referenztaktsignals mit den SIN- und COS-Komponenten der MMD-Ausgabe ohne zusätzliches Verschieben der Frequenz der SIN- und COS-Komponenten des Referenztaktsignals abwärtszumischen, und die Berechnungseinheit kann ausgebildet sein, um die Frequenz des MMD basierend auf Messwerten zu berechnen, die an der Ausgabe von mindestens einem von dem zweiten und dem dritten Seitenband-Mischer genommen wurden.
Einzeln oder in Kombination kann die Berechnungseinheit ferner ausgebildet sein zum: Ignorieren der Messwerte, die an der Ausgabe des zweiten Seitenband-Mischers genommen wurden, wenn die Frequenz der Ausgabe des zweiten Seitenband-Mischers bei oder nahe Null ist; und Ignorieren der Messwerte, die an der Ausgabe des dritten Seitenband-Mischers genommen wurden, wenn die Frequenz der Ausgabe des dritten Seitenband-Mischers bei oder nahe Null ist.
Einzeln oder in Kombination kann die PLL ferner eine digitale Einrast-Erkennungs-Einheit umfassen, die ausgebildet ist, um zu bestimmen, ob die PLL in einem eingerasteten Zustand oder einem nicht eingerasteten Zustand ist, basierend auf der Mehrzahl von MMD-Ausgangsmessungen für jede Frequenzmodulationsrampe.
Einzeln oder in Kombination kann die digitale Einrast-Erkennungs-Einheit ausgebildet sein, um zu bestimmen, dass die PLL während einer Frequenzmodulationsrampe in einem eingerasteten Zustand ist, wenn eine oder mehrere der für die Frequenzmodulationsrampe erzeugten MMD-Ausgangsmessungen eine Amplitude aufweisen, die Frequenzvariationen innerhalb eines vorbestimmten Kilohertz-Frequenzbereichs entsprechen.
Einzeln oder in Kombination kann die digitale Einrast-Erkennungs-Einheit ferner ausgebildet sein, um zu bestimmen, an welchem Punkt einer Frequenzmodulationsrampe die PLL in einen eingerasteten Zustand eintritt, basierend auf den MMD-Ausgangsmessungen.
Einzeln oder in Kombination kann die digitale Einrast-Erkennungs-Einheit ferner ausgebildet sein, um eine Rampennichtlinearität basierend auf den MMD-Ausgangsmessungen zu korrigieren.
Einzeln oder in Kombination kann die PLL ferner eine Korrektureinheit umfassen, die ausgebildet ist, um ein empfangenes Signal basierend auf den MMD-Ausgangsmessungen zu korrigieren.
Einzeln oder in Kombination kann die Korrektureinheit ausgebildet sein, um das empfangene Signal basierend auf den MMD-Ausgangsmessungen direkt nach einer Abwärtswandlung in dem analogen Bereich zu korrigieren, oder die Korrektureinheit kann ein digitaler Signalprozessor sein, der ausgebildet ist, um das empfangene Signal basierend auf den MMD-Ausgangsmessungen nach einem Abtasten in dem digitalen Bereich oder nach einer Umwandlung in den Frequenzbereich zu korrigieren.
Gemäß einem Ausführungsbeispiel eines Radarsystems umfasst das Radarsystem: einen Signalgenerator, der ausgebildet ist, um ein frequenzmoduliertes Dauerstrich-Signal zu erzeugen; einen Leistungsverstärker, der ausgebildet ist, um das frequenzmodulierte Dauerstrich-Signal für eine Übertragung zu verstärken; eine Antenne, um ein Sendersignal abzustrahlen; eine Antenne, um ein Rücksignal zu empfangen; einen Empfänger, der ausgebildet ist, um ein Rücksignal zu empfangen; und einen digitalen Signalprozessor, der ausgebildet ist, um das empfangene Signal zu verarbeiten und den Signalgenerator zu steuern. Der Signalgenerator umfasst eine Phasenregelschleife (PLL), umfassend: einen Oszillator, der ausgebildet ist, um die Frequenz des frequenzmodulierten Dauerstrich-Signals einzustellen; einen Multi-Modulus-Teiler (MMD), der ausgebildet ist, um aufeinanderfolgende Frequenzmodulationsrampen der Oszillatorfrequenz zu implementieren, wobei jede Frequenzmodulationsrampe bei einer ersten Frequenz beginnt und bei einer zweiten Frequenz endet; einen ersten Abwärtsmischer, der ausgebildet ist, um eine Ausgabe des MMD zu einer Frequenz über null Hertz abwärtszumischen; eine Messeinheit, die ausgebildet ist, um die abwärtsgemischte Ausgabe des MMD zu messen, um eine Mehrzahl von MMD-Ausgangsmessungen für jede Frequenzmodulationsrampe zu erzeugen; und eine Berechnungseinheit, die ausgebildet ist, um die Frequenz des MMD basierend auf der Mehrzahl von MMD-Ausgangsmessungen für jede Frequenzmodulationsrampe zu berechnen.
Zusätzliche Merkmale und Vorteile wird der Fachmann auf dem Gebiet beim Lesen der nachfolgenden ausführlichen Beschreibung und beim Betrachten der beigefügten Zeichnungen erkennen.
Figurenliste
Die Elemente der Zeichnungen sind nicht zwingend maßstabsgetreu relativ zueinander. Gleiche Bezugszeichen bezeichnen entsprechende ähnliche Teile. Die Merkmale der verschiedenen dargestellten Ausführungsbeispiele können kombiniert werden, sofern sie sich nicht gegenseitig ausschließen. Ausführungsbeispiele sind in den Zeichnungen dargestellt und werden in der nachfolgenden Beschreibung ausführlich beschrieben.

1 stellt ein Blockdiagramm eines Ausführungsbeispiels eines frequenzmodulierten Dauerstrich- (FMCW-) Radarsystems dar.
2 stellt ein Beispiel eines linearen FMCW-Signals, das von dem Radarsystem erzeugt wird, dar.
3 bis 6 stellen jeweilige Wellenformdiagramme einer PLL-Ausgabe und Multi-Modulus-Teiler- (MMD-) Ausgabe während einer von dem Radarsystem durchgeführten Frequenzmodulationsrampe dar.
7 stellt ein Blockdiagramm eines Ausführungsbeispiels einer Signalgenerator-PLL des Radarsystems dar.
8 stellt ein Ausführungsbeispiel dar, bei dem das Radarsystem eine zu Null abwärtsgemischte Frequenz in dem eingerasteten PLL-Zustand vermeidet, indem es die für das Abwärtsmischen verwendete Referenzfrequenz modifiziert.
9 stellt ein Blockdiagramm eines Ausführungsbeispiels eines Frequenzverschiebers zum Verschieben der Frequenz des Referenztaktsignals, um die Frequenz zu erzeugen, bei der die abwärtsgemischte Ausgabe des MMD durch das Radarsystem gemessen wird, dar.
10 stellt ein Blockdiagramm eines Ausführungsbeispiels eines Frequenzverschiebers des Radarsystems dar.
11 stellt ein Blockdiagramm eines Ausführungsbeispiels eines Frequenzzählers des Radarsystems dar.
12 stellt simulierte Sweeps für die PLL des Radarsystems in der Nähe von Einrast- oder eingerasteten Zuständen dar.
13 stellt das Radarsystem unter den gleichen Frequenzbedingungen wie in 8 dar, aber auch mit einer modifizierten MMD-Frequenz.
14 stellt ein Ausführungsbeispiel dar, bei dem die in 13 gezeigten Niedrigfrequenz-Messszenarien vermieden werden.
15 stellt ein Blockdiagramm eines anderen Ausführungsbeispiels eines Frequenzverschiebers des Radarsystems dar.
16 stellt Wellenformdiagramme der Radarsystem-Sendefrequenz, der Radarsystem-Empfangsfrequenz und der resultierenden Zwischenfrequenz über eine Frequenzmodulationsrampe dar.
17 stellt ein Diagramm der Zwischenfrequenz dar, gebaut nach einer FFT erster Ordnung, aber vor einer Nichtlinearitätskorrektur.
18 stellt ein Diagramm der Zwischenfrequenz dar, gebaut nach der FFT erster Ordnung und nach einer Nichtlinearitätskorrektur.

DETAILLIERTE BESCHREIBUNG
Die hierin beschriebenen Ausführungsbeispiele stellen ein Radarsystem bereit, das einen internen Mechanismus zum Messen von Oszillatorrampenlinearität und/oder zur Korrektur von Oszillatorrampennichtlinearität aufweist. Die PLL umfasst einen Oszillator, wie beispielsweise einen HF-VCO (spannungsgesteuerten Hoch-Frequenz-Oscillator) mit einer Ausgangsfrequenz und einen Multi-Modulus-Teiler (MMD) zum Implementieren aufeinanderfolgender Frequenzmodulationsrampen der Oszillator-Ausgangsfrequenz. In eingerasteten PLL-Zuständen ist die Ausgangsfrequenz des MMD (Frequenz eines Ausgangssignal des MMD) konstant und gleich oder nahezu gleich (d. h. innerhalb einer gewissen Einrast-Toleranz) zu der Referenzfrequenz, die dem Phasenfrequenzdetektor (PFD; phase-frequency detector) der PLL bereitgestellt wird.
Eine Rampenlinearität wird durch Abwärtsmischen der Ausgabe des MMD zu einer Frequenz über null Hertz, Messen der abwärtsgemischten Ausgabe des MMD, um MMD-Ausgangsmessungen für jede Frequenzmodulationsrampe zu erzeugen, und Berechnen der Frequenz der MMD basierend auf den MMD-Ausgangsmessungen für jede Frequenzmodulationsrampe gemessen. Die Rampennichtlinearität kann basierend auf den MMD-Ausgangsmessungen korrigiert werden. Einzeln oder in Kombination kann ein durch das Radarsystem empfangenes Signal basierend auf den MMD-Ausgangsmessungen korrigiert werden.
1 stellt ein Ausführungsbeispiel eines frequenzmodulierten Dauerstrich- (FMCW-) Radarsystems dar. Das Radarsystem kann bei Nahbereichs- (z. B. <80m), Mittelbereichs- (z. B. < 150m) oder Fernbereichs- (z. B. < 300m) Anwendungen eingesetzt werden. Das Radarsystem umfasst eine monolithische integrierte HF-Mikrowellenschaltung (MMIC; monolithic microwave integrated circuit) 100, die einen Signalgenerator 102 zum Erzeugen eines linearen FMCW-Signals, einen Leistungsverstärker 104 zum Verstärken des linearen FMCW-Signals für ein Übertragen über eine Sendeantenne 106, einen Empfänger 108, wie beispielsweise einen rauscharmen Verstärker (LNA; low noise amplifier) zum Empfangen eines Rücksignals über eine Empfangsantenne 110 umfasst. Das Radarsystem umfasst auch einen digitalen Signalprozessor (DSP; digital signal processor) 112 zum Verarbeiten von empfangenen Signalen und zum Steuern des Signalgenerators 102 der HF-MMIC 100.
Bei einem Ausführungsbeispiel umfasst der Signalgenerator 102 eine Phasenregelschleife (PLL) 114. Die PLL 114 umfasst einen Oszillator, wie beispielsweise einen HF-VCO, und einen Multi-Modulus-Teiler (MMD) zum Implementieren aufeinanderfolgender Frequenzmodulationsrampen der Oszillator-Ausgangsfrequenz, z. B. 100 oder 200 Rampen oder mehr. Der MMD wird kontinuierlich rampenartig auf unterschiedliche Werte gebracht, sodass die Oszillator-Ausgabe linear moduliert wird. Das heißt, ein Erzeugen einer bestimmten Sequenz für den MMD verursacht kleine Oszillationen in der PLL-Frequenz. Das kontinuierliche Anwenden unterschiedlicher Werte an den MMD ermöglicht eine Frequenzmodulationsrampe. Jede Frequenzmodulationsrampe beginnt bei einer ersten Frequenz und endet bei einer zweiten Frequenz.
2 zeigt ein Beispiel eines linearen FMCW-Signals (LFMCW; linear FMCW signal), das basierend auf aufeinanderfolgenden Frequenzmodulationsrampen erzeugt wird, die von dem Signalgenerator 102 erzeugt werden, wobei jede Frequenzmodulationsrampe bei der Frequenz f1 beginnt und bei der Frequenz f2 endet. Die Dauer (T_ramp) jeder Frequenzmodulationsrampe kann im Bereich von µs (Mikrosekunden) sein, z. B. 10 bis 20 µs. Die Periode (Td) zwischen aufeinanderfolgenden Frequenzmodulationsrampen ist kürzer als die Rampendauer, z. B. 2 bis 3 µs. Das Bilden einer Frequenzmodulationsrampe ist somit ein relativ langsamer Prozess (z. B. 10 oder 20 µs) im Vergleich zu dem Rücksprung- (Flyback-) Fenster, während dem sich die PPL-Frequenz vor Beginn der nächsten Frequenzmodulationsrampe signifikant ändert. Beispielsweise kann die Differenz zwischen der Startfrequenz f1 und der Endfrequenz f2 1 oder 2 GHz betragen. Daher ist der PLL-Rücksprung tendenziell ein weitgehend nicht eingerasteter Prozess und es steht nur eine kurze Zeitperiode zur Verfügung, um die PLL wieder einzurasten, bevor die nächste Frequenzmodulationsrampe gestartet wird. Wenn die PLL 114 eingerastet ist, wird der Oszillator auf ein periodisches Eingangssignal synchronisiert. Nichtlineare Effekte dominieren das Verhalten der PLL 114 in nicht eingerasteten Zuständen.
Um ein effizientes PLL-Einrasten nach einem Rücksprung-Übergang zwischen der Endfrequenz f2 der vorherigen Frequenzmodulationsrampe und der Startfrequenz f1 der nächsten aufeinanderfolgenden Frequenzmodulationsrampe zu gewährleisten, mischt der Signalgenerator 102 die MMD-Ausgabe zu einer Frequenz über null Hertz abwärts, misst die abwärtsgemischte Ausgabe des MMD, um MMD-Ausgangsmessungen (MMD-Ausgangssignalmessungen) für jede Frequenzmodulationsrampe zu erzeugen, und berechnet die Frequenz des MMD basierend auf den MMD-Ausgangsmessungen für jede Frequenzmodulationsrampe. Die berechnete Frequenz kann verwendet werden, um ein rechtzeitiges erneutes Einrasten der PLL zu Beginn einer neuen Frequenzmodulationsrampe zu gewährleisten. Die MMD-Ausgangsmessungen können für zusätzliche Zwecke verwendet werden, z. B. um ein Signal zu korrigieren, das empfangen wurde, während die PLL nicht eingerastet ist.
Bei einem Ausführungsbeispiel bestimmt eine in der HF-MMIC 100 umfasste digitale Einrast-Erkennungs- (DLD; digital lock detection) Einheit 116, ob die PLL 114 in einem eingerasteten oder nicht eingerasteten Zustand ist, basierend auf den MMD-Ausgangsmessungen für jede Frequenzmodulationsrampe. Beispielsweise stellt 3 die PLL-Ausgabe (PLL_out) und die MMD-Frequenzmessung (MMD_out) während einer Frequenzmodulationsrampe dar. Die MMD-Frequenzmessung folgt der PLL-Ausgabe. Die PLL-Ausgabe kann kleine Oszillationen aufweisen, insbesondere zu Beginn einer neuen Frequenzmodulationsrampe, die sich als ein Fehler in den MMD-Ausgangsmessungen widerspiegeln. Daher kann die PLL 114 im Zeitverlauf (durchschnittlich) eingerastet erscheinen, jedoch Oszillationen aufweisen. Diese Oszillationen werden in den MMD-Ausgangsmessungen erfasst, was der DLD-Einheit 116 erlaubt, Linearität im Zeitverlauf kontinuierlich messen kann. Die DLD-Einheit 116 kann die MMD-Ausgangsmessungen verwenden, um zu bestimmen, ob die PLL 114 in einem eingerasteten oder nicht eingerasteten Zustand ist und wann die PLL 114 während einer Frequenzmodulationsrampe in einen eingerasteten Zustand eintritt. Das Radarsystem kann dann entscheiden, wie mit den empfangenen Daten umzugehen ist, und kann die MMD-Ausgangsmessungen zur Korrektur von empfangenen Daten verwenden.
Bei einem Ausführungsbeispiel bestimmt die DLD-Einheit 116, dass die PLL 114 während einer Frequenzmodulationsrampe in einem eingerasteten Zustand ist, wenn eine oder mehrere der für die Frequenzmodulationsrampe erzeugten MMD-Ausgangsmessungen eine Amplitude aufweisen, die Frequenzabweichungen innerhalb eines vorbestimmten Kilohertz-Frequenzbereichs, definiert durch fr1 und fr2, entspricht. In 3 fällt die Amplitude der MMD-Ausgabe in den vorbestimmten Kilohertz-Frequenzbereich, der durch fr1 und fr2 zwischen den Zeitinstanzen ta und tb der Frequenzmodulationsrampe definiert ist, was anzeigt, dass die PLL 114 ein Einrasten erreicht hat. Vor diesem Punkt zeigt die MMD-Ausgabe an, dass die PLL 114 in einem nicht eingerasteten Zustand ist, da jede vor der Zeit tb genommene MMD-Ausgangsmessung außerhalb des vorbestimmten Kilohertz-Frequenzbereichs fällt, der durch fr1 und fr2 definiert ist.
Einzeln oder in Kombination können die MMD-Ausgangsmessungen gesammelt und von dem DSP 112 verwendet werden, um Rampennichtlinearität zu korrigieren. Beispielsweise kann der DSP 112 eine Korrektureinheit 118 zum Korrigieren eines empfangenen Signals basierend auf den MMD-Ausgangsmessungen umfassen. Die Korrektureinheit 118 kann das empfangene Signal basierend auf den MMD-Ausgangsmessungen direkt nach einer Abwärtswandlung in dem analogen Bereich korrigieren und/oder das empfangene Signal basierend auf den MMD-Ausgangsmessungen nach einem Abtasten in dem digitalen Bereich und/oder nach einer Umwandlung in den Frequenzbereich korrigieren. Bei einem Ausführungsbeispiel verwendet die Korrektureinheit 118 oder eine andere Komponente des DSP 112 individuelle Messdaten von der DLD-Einheit 116, um zu bestimmen, welche Daten gültig sind. Die DLD-Einheit 116 stellt eine Sammlung von Abtastwerten wie vorstehend beschrieben bereit und jeder Abtastwert kann einen Zeitstempel aufweisen. Der DSP 112 kann die Sammlung von Abtastwerten in einem Speicher 120 speichern. Die Korrektureinheit 118 oder eine andere Komponente des DSP 112 kann eine Messungstabelle 122 der Messergebnisse verwenden, um zu ermitteln, welchen Abtastwerten vertraut werden kann, z. B. den Abtastwerten in einem linearen Zustand. Basierend auf den MMD-Daten weiß die Korrektureinheit 118 oder die andere Komponente des DSP 112 nach jeder Zeiteinheit (z. B. 1 oder 2 µs), ob die PLL 114 in einem eingerasteten oder nicht eingerasteten Zustand ist und weiß somit, wann den entsprechenden empfangenen Daten vertraut werden kann.
4 stellt ein anderes Beispiel der PLL-Ausgabe (PLL_out) und der MMD-Frequenzmessung (MMD_out) während einer Frequenzmodulationsrampe dar. Unterschiedlich als das in 3 gezeigte Beispiel, erreicht der MMD-Ausgangsmessungsfehler während der Frequenzmodulationsrampe nie Null, was bedeutet, dass die PLL 114 über die gesamte Rampe eine gewisse Oszillation aufweist. Zwischen den Zeitinstanzen ta' und tb' der Frequenzmodulationsrampe weist die MMD-Ausgabe jedoch weiterhin einen gewissen Fehler auf, fällt jedoch in den vorbestimmten Kilohertz-Frequenzbereich, der durch fr1 und fr2 definiert ist. Daher kann die DLD-Einheit 116 bestimmen, dass die PLL 114 zu einem Zeitmoment tb' in einem eingerasteten Zustand ist, obwohl die MMD-Ausgangsmessung noch einen gewissen (akzeptablen) Fehler aufweist.
5 und 6 stellen ein zusätzliches Beispiel der PLL-Ausgabe (PLL_out) und der MMD-Frequenzmessung (MMD_out) während einer Frequenzmodulationsrampe dar. Bei diesen Beispielen rastet die PLL 114 während der Frequenzmodulationsrampe nicht ein. Die DLD-Einheit 116 bestimmt, dass die PLL 114 in einem nicht eingerasteten Zustand ist, basierend auf den durch den Signalgenerator 102 bereitgestellten MMD-Ausgangsmessungen. Der DSP 116 kann während dieser Zeitperiode empfangene Daten ignorieren oder eine oder mehrere Korrekturmaßnahmen ergreifen, wie beispielsweise den Versuch, die empfangenen Daten in dem analogen oder digitalen Bereich oder nach einer Umwandlung in den Frequenzbereich zu korrigieren.
7 stellt ein Ausführungsbeispiel der Signalgenerator-PLL 114 des Radarsystems dar. Gemäß diesem Ausführungsbeispiel umfasst die PLL 114 einen Oszillator 200, wie beispielsweise einen spannungsgesteuerten HF-Oszillator (VCO; voltage-controlled oscillator) zum Einstellen der Frequenz des linearen FMCW-Signals (LFMCW). Die PLL 114 umfasst auch einen HF-Teiler 202 zum Unterteilen der Frequenz des Oszillators und einen Multi-Modulus-Teiler (MMD) 204 zum Implementieren aufeinanderfolgender Frequenzmodulationsrampen der unterteilten Oszillatorfrequenz, wobei jede Frequenzmodulationsrampe bei einer ersten Frequenz beginnt und bei einer zweiten Frequenz endet. Bei einem Ausführungsbeispiel ist die Oszillatorfrequenz im Gigahertz-Bereich (z. B. 76 bis 81 GHz) und die MMD-Ausgangsfrequenz ist im Megahertz-Bereich (z. B. 200 bis 400 MHz). Ein erster Abwärtsmischer 206 mischt die Ausgabe des MMD 204 zu einer Frequenz über null Hertz abwärts (z. B. 1 bis 2 MHz). Die Ausgabe des MMD 204 wird mit einem Referenztaktsignal (Ref CLK) abwärtsgemischt, um die Abwärtsmischung zu erreichen.
Die DLD-Einheit 116 misst die abwärtsgemischte Ausgabe des MMD 204, um Messungen für jede Frequenzmodulationsrampe zu erzeugen. Die DLD-Einheit 116 kann einen eingerasteten / nicht eingerasteten Zustand der PLL 114 basierend auf den MMD-Ausgangsmessungen anzeigen, z. B. wie hierin vorstehend beschrieben. Da Hunderte oder sogar mehr MMD-Ausgangsmessungen für jede Frequenzmodulationsrampe unter Verwendung der hierin beschriebenen Abwärtsmischungstechniken genommen werden können, kann die DLD-Einheit 116 einen eingerasteten / nicht eingerasteten Zustand der PLL 114 mit hoher Präzision bestimmen. Die PLL 114 umfasst ferner typische Komponenten, wie beispielsweise einen Tiefpassfilter (LPF; low pass filter) 208 und einen Phasenfrequenzdetektor (PFD; phase-frequency detector) 210. Der PFD 210 erzeugt ein Spannungssignal, das die Phasendifferenz zwischen dem Referenztaktsignal Ref CLK und der MMD-Ausgabe repräsentiert. Der LPF 208 mittelt die PFD-Ausgabe im Zeitverlauf.
Das MMD-Ausgangssignal kann unter Verwendung irgendeiner Referenzfrequenz abwärtsgemischt werden. Beispielsweise kann ein Signalgenerator, der für das Erzeugen des Referenztaktsignals Ref_CLK dediziert ist, in der PLL 114 oder an anderer Stelle umfasst sein. Um die Komplexität und die Kosten der PLL 114 zu reduzieren, kann das MMD-Ausgangssignal unter Verwendung irgendeiner bestehenden bekannten Frequenzkomponente innerhalb der PLL 114 abwärtsgemischt werden. Bei einem Ausführungsbeispiel wird das PFD-Referenztaktsignal Ref CLK für das Abwärtsmischen verwendet. Bevor die PLL 114 einrastet, kann das abwärtsgemischte Niedrigfrequenz-MMD-Signal (z. B. 1 bis 20 MHz) leicht gemessen werden. In einem eingerasteten Zustand ist die MMD-Ausgangsfrequenz jedoch gleich oder nahezu gleich mit dem Referenztaktsignal Ref_CLK und die resultierende abwärtsgemischte Frequenz wird zu Null oder nahezu Null.
8 stellt ein Ausführungsbeispiel dar, bei dem ein Abwärtsmischen der Frequenz zu Null in einem eingerasteten Zustand vermieden wird, indem die Referenzfrequenz modifiziert wird, die für das Abwärtsmischen der MMD-Ausgabe verwendet wird. Gemäß diesem Ausführungsbeispiel wird die Referenzfrequenz (Ref CLK) vor dem Abwärtsmischen der MMD-Frequenz nach oben oder unten verschoben. Das Frequenverschieben kann durch Teilen des PFD-Referenztaktsignals Ref CLK durch einen bekannten festen oder variablen Koeffizienten implementiert werden, um ein modifiziertes Referenztaktsignal (Mod_CLK) zu erhalten. Damit die abwärtsgemischte MMD-Frequenz so niedrig wie möglich, aber über ein kurzes Zeitfenster gut messbar ist, ist das modifizierte Referenztaktsignal Mod_CLK für das MMD-Abwärtsmischen vorzugsweise so nahe wie möglich bei der MMD-Frequenz.
9 stellt ein Ausführungsbeispiel eines Frequenzverschiebers zum Verschieben der Frequenz des Referenztaktsignals Ref CLK, um die Frequenz zu erzeugen, bei der die Ausgabe des MMD 204 abwärtsgemischt wird, dar. Gemäß diesem Ausführungsbeispiel umfasst der Frequenzschieber einen Frequenzteiler 300 zum Teilen des Referenztaktsignals Ref CLK durch einen bekannten festen oder variablen Koeffizienten (z. B. 16, 32, 64 etc.), um ein geteiltes Referenztaktsignal (z. B. 3,125 MHz für ein 200-MHz-Referenztaktsignal geteilt durch 64) zu erzeugen. Ein Mischer 302 mischt das ursprüngliche Referenztaktsignal mit der unterteilten Referenztaktsignalausgabe durch den Frequenzteiler 300, um das modifizierte Referenztaktsignal Mod_CLK für das MMD-Abwärtsmischen (z. B. 196,875 MHz für ein 200-MHz-Referenztaktsignal geteilt durch 64) zu erzeugen. Bei einem Ausführungsbeispiel ist die Frequenz des Referenztaktsignals Ref CLK um weniger als 5% verschoben, um die Frequenz zu erzeugen, bei der die Ausgabe des MMD 204 abwärtsgemischt wird. Beispielsweise kann die Frequenz des Referenztaktsignals Ref CLK um weniger als 2,5% verschoben sein. Bei einem Ausführungsbeispiel ist die Frequenz der abwärtsgemischten Ausgabe des MMD 204 weniger als 5 MHz, wenn die PLL 114 in einem eingerasteten Zustand ist. Beispielsweise kann die Frequenz der abwärtsgemischten Ausgabe des MMD 204 weniger als 2,5 MHz sein, wenn die PLL 114 in einem eingerasteten Zustand ist.
Die für das Abwärtsmischen verwendeten Referenzsignale können digital gebildet sein, und alle Mischoperationen können unter Verwendung von digitalen Elementen durchgeführt werden. Um ein Filtern von gewünschten Mischkomponenten zu vermeiden, kann die Einseitenband- (SSB-) Misch- (Umwandlungs-) Technologie verwendet werden. SSB-Mischer verwenden SIN- und COS-Komponenten beider Eingangssignale.
10 stellt ein Ausführungsbeispiel eines Frequenzverschiebers, der als ein digitaler SSB-Mischer implementiert ist, dar. Ein Betrieb des SSB-Mischers wird im Folgenden basierend auf einem beispielhaften 200-MHz-Referenztakt Ref CLK und einem beispielhaften MMD-Ausgangssignal bei -200 MHz beschrieben. Andere Frequenzkombinationen sind möglich. Um SIN- und COS-Komponenten aus dem Referenztakt Ref CLK zu erzeugen, wird der Referenztakt Ref CLK zunächst unter Verwendung von Flip-Flops (TT) 400, 402 mit positiven und negativen Taktgebungsflanken durch 2 geteilt. Im nächsten Schritt wird eine Komponente durch einen ersten Frequenzteiler 404 durch 8 geteilt und dann durch einen zweiten Frequenzteiler 406 durch 4 geteilt, um SIN- und COS-Komponenten des Geteilt-durch-8-Signals zu erzeugen. Die SIN- und COS-Komponenten des Geteilt-durch-8-Signals weisen bei diesem Beispiel eine Frequenz von 3,125 MHz auf.
Ein erster SSB-Abwärtswandler 408 verwendet die SIN- und COS-Komponenten des Geteiltdurch-8-Signals, um Geteilt-durch-2-SIN- und COS-Komponenten des Referenztakts Ref CLK abwärtszuwandeln. Das abwärtsgewandelte Signal weist bei diesem Beispiel eine Frequenz von 96,875 MHz auf. Das abwärtsgewandelte Signal wird dann unter Verwendung von Flip-Flops (TT) 410, 412 mit unterschiedlichen Taktgebungsflanken durch 2 geteilt. Die resultierenden SIN- und COS-Komponenten weisen bei diesem Beispiel eine Frequenz von 48,4375 MHz auf. Das MMD-Ausgangssignal wird durch einen Frequenzteiler 414 durch 4 geteilt, um SIN- und COS-Komponenten des MMD-Ausgangssignals zu erzeugen. Die SIN- und COS-Komponenten des MMD-Ausgangssignals weisen bei diesem Beispiel eine Frequenz von -50 MHz auf.
Ein zweiter SSB-Abwärtswandler 416 mischt die abwärtsgewandelten SIN- und COS-Komponenten des Referenztaktes Ref CLK und die abwärtsgewandelten SIN- und COS-Komponenten des MMD-Ausgangssignals abwärts. Bei diesem Beispiel weist der zweite SSB-Abwärtswandler 416 eine Ausgangsfrequenz (F_MMD') von -1,5 MHz auf, wenn die PLL in einem eingerasteten Zustand ist. Die Ausgabe des zweiten Abwärtswandlers 416 kann gefiltert werden, z. B. durch einen LPF 418. Das in 10 gezeigte Ausführungsbeispiel verwendet somit zwei Abwärtsmischer 408, um die Referenzfrequenz zu modifizieren, und den zweiten SSB-Abwärtswandler 416 zum Abwärtsmischen des MMD-Ausgangssignals.
10 zeigt auch einen Frequenzzähler 420 und eine Berechnungseinheit 422, die in der DLD-Einheit 116 umfasst oder derselben zugeordnet ist. Nach jeder Zeiteinheit (z. B. 1µs, 2µs etc.) bestimmt der Frequenzzähler 420 in Verbindung mit der Berechnungseinheit 422 für jede Frequenzmodulationsrampe der Oszillator-Ausgangsfrequenz, ob die PLL 114 in einem eingerasteten oder einem nicht eingerasteten Zustand ist. Bei einem Ausführungsbeispiel bestimmen der Frequenzzähler 420 und die Berechnungseinheit 422, wie viele volle Perioden des durch den zweiten Abwärtswandler 416 ausgegebenen Niedrigfrequenzsignals innerhalb eines interessierenden Messfensters sind und wie viele Taktpulse des Referenzsignals (z. B. 200 MHz) innerhalb der gemessenen Anzahl von vollen Perioden des Niedrigfrequenz-Signals sind. Die Berechnungseinheit 422 berechnet die Anzahl von Taktpulsen basierend auf den Zählerergebnissen und berechnet daher die Frequenz des MMD 204. Wenn beispielsweise das Verhältnis von Taktpulsen innerhalb eines vorbestimmten Bereichs ist, kann die PLL 114 als in einem eingerasteten Zustand betrachtet werden. Der Bereich kann im Kilohertz-Bereich sein, z. B. innerhalb von 50 kHz. Die Länge des Messfensters bestimmt die Größe/Komplexität des Frequenzzählers 420 und der Berechnungseinheit 422. Für ein längeres Fenster wird eine präzisere Bestimmung des eingerasteten / nicht eingerasteten Zustands der PLL bereitgestellt, aber es wird mehr Schaltungsanordnung benötigt. Daher kann ein Kompromiss zwischen der Präzision der eingerasteten / nicht eingerasteten PLL und der Schaltungsanordnung / Leistung, die für die Bestimmung der eingerasteten / nicht eingerasteten PLL verwendet wird, getroffen werden.
In Bezug auf die in 10 dargestellten Frequenzbeispiele ist die ursprüngliche Referenztaktfrequenz 200 MHz und die modifizierte Referenztaktfrequenz 198 MHz. Messungen unter Verwendung beider Takte können verwendet werden. Im Allgemeinen wird ein abwärtsgemischtes Niedrigfrequenz-MMD-Signal mit einem viel schnelleren Referenztakt gemessen, was viele MMD-Abtastwerte (z. B. Hunderte) pro Frequenzmodulationsrampe ergibt.
11 stellt ein Ausführungsbeispiel des Frequenzzählers 420, der in der DLD-Einheit 116 umfasst ist oder derselben zugeordnet ist, dar. Zwei Zähler CT2a, CT2b mit jeweiligen Ausgaben C1, C2 werden für Frequenzberechnungen verwendet. Der erste Zähler CT2a zählt die Anzahl von Referenzsignalen (Ref CLK). Der zweite Zähler CT2b zählt die Anzahl von Vollperioden-Flanken des abwärtsgemischten MMD-Signals (Fb') innerhalb eines gegebenen Messfensters (‚T meas gate‘). Zusätzlich speichert jede Flanke des abwärtsgemischten MMD-Signals Fb', verlaufend in dem Messfenster, die Zählerwerte beider Zähler CT2a, CT2b innerhalb der jeweiligen digitalen Register REGa, REGb, sodass am Ende des Messfensters zwei Zahlen N und M in den jeweiligen Registern REGa, REGb gespeichert sind. Diese Zahlen (N und M) können verwendet werden, um die Frequenz des abwärtsgemischten MMD-Signals Fb' wie gegeben durch: $Fb' = Ref_CLK*M/N$
zu berechnen. Für den Fall, dass eine Frequenz (Fb') nach dem Abwärtsmischen nahe Null ist und nicht gemessen werden kann, kann stattdessen ein zweiter gemessener Wert Fb' verwendet werden, wie später hierin in Verbindung mit 13 näher beschrieben wird. Wenn zwei Frequenzen gemessen werden, kann die niedrigere eine für die endgültige Berechnung verwendet werden oder ein Mittelwert von zwei Werten kann für eine bessere Genauigkeit verwendet werden.
Die DLD-Einheit 116 des Radarsystems nimmt kontinuierliche Messungen (z. B. von 1µs-Schritten, 2µs-Schritten etc.), detektiert den Rest des Einschwingprozesses und liefert einen Eingerastet- \ Nicht-eingerastet-Status der PLL für sehr feine Kriterien. Die DLD-Einheit 116 kann die MMD-Frequenz mit hoher Präzision in eingerasteten und nicht eingerasteten Zuständen der PLL messen und kann als eine schnelle und präzise DLD in unterschiedlichen Radaranwendungen verwendet werden.
12 zeigt simulierte Sweeps für die PLL 114 in einem eingerasteten Zustand oder in der Nähe eines eingerasteten Zustands mit der MMD-Frequenz im Bereich von 199,9 bis 200,1 MHz in 1 kHz-Schritten. Die simulierten Sweeps wurden für unterschiedliche Messzeitfenster von 1µs, 2µs, 4µs und 8µs durchgeführt. Die vertikale Achse repräsentiert einen Frequenzmessfehler (in MHz), umgerechnet zu einer beispielhaften VCO-HF-Frequenz von 80 GHz. Selbst für eine Messzeit von 1µs liefert die DLD-Einheit 116 einen Messfehler innerhalb von +/- 10 MHz bei einer HF-VCO-Frequenz von 80 GHz. Ein herkömmliches System unter Verwendung der gleichen 1µs-Messzeit würde einen HF-VCO-Messfehler von +/- 400 MHz aufweisen. Eine Erhöhung der Messzeit auf z. B. 4 µs reduziert den Endfehler auf +/-2 MHz. Hochgenaue eingerastete / nicht eingerastete Zustände der PLL können basierend auf solchen präzisen Messergebnissen definiert werden, und es kann ein Kompromiss zwischen Präzision und Messkomplexität eingegangen werden.
Wie in 8 gezeigt, kann die MMD-Frequenz (‚MMD-Frequenz‘) weit entfernt von dem Referenztakt (Ref_CLK) sein, bevor die PLL 114 in einem eingerasteten Zustand ist, und möglicherweise nicht einmal zwischen das modifizierte Referenztaktsignal (Mod CLK) und den ursprünglichen Referenztakt Ref CLK fallen.
13 zeigt das Radarsystem unter den gleichen Frequenzbedingungen, jedoch auch mit einer modifizierten MMD-Frequenz (MMD'-Frequenz). Es kann auch der Fall sein, dass die MMD-Frequenz (MMD-Frequenz) auch unter der modifizierten MMD-Frequenz (MMD'-Frequenz) sein kann. In einem solchen Fall kann das Messverfahren ein falsches Ergebnis liefern. Für den Fall, wenn die MMD-Frequenz sehr nahe bei dem modifizierten Referenztakt ist, ist die Messung möglicherweise nicht möglich, da die Frequenz nach dem Abwärtsmischen nahe bei Null sein wird.
14 stellt ein Ausführungsbeispiel dar, bei dem die oben in Verbindung mit 13 beschriebenen Szenarien vermieden werden. Die MMD-Frequenz (MMD-Frequenz) ist nahe bei dem modifizierten Referenztaktsignal (Mod CLK), aber die MMD-Frequenz wird weiter unter Verwendung der ursprünglichen Referenzfrequenz (Ref CLK) abwärtsgemischt. Gemäß diesem Ausführungsbeispiel wird mindestens eine abwärtsgemischte Frequenz ('gemessene niedrige Frequenz' oder ‚gemessene niedrige Frequenz 2‘) weit von Null entfernt und gut messbar sein. Mit zwei gemessenen Frequenzen (‚gemessene niedrige Frequenz‘ und ‚gemessene niedrige Frequenz 2‘) nach zwei Abwärtsmischern kann eine genaue Position der ursprünglichen MMD-Frequenz leicht berechnet werden, auch wenn die ursprüngliche MMD-Frequenz über (linke Seite von 14) oder unter (rechte Seite von 14) der ursprünglichen Referenzfrequenz Ref CLK ist.
15 stellt ein anderes Ausführungsbeispiel eines digitalen SSB-Mischers, der als ein Frequenzverschieber verwendet wird, dar. Das in 15 dargestellte Ausführungsbeispiel ähnelt dem in 10 dargestellten Ausführungsbeispiel. Unterschiedlich wird das Referenztaktsignal (Ref CLK) bei diesem Beispiel jedoch durch einen zusätzlichen Frequenzteiler 500 durch 4 geteilt, um SIN- und COS-Komponenten aus dem Referenztakt Ref CLK bei 50 MHz zu erzeugen. Ein zusätzlicher SSB-Mischer 502 mischt die SIN- und COS-Komponenten des Referenztaktsignals Ref CLK abwärts, die durch den zusätzlichen Frequenzteiler 500 mit den SIN- und COS-Komponenten der MMD-Ausgabe ausgegeben werden. Bei diesem Beispiel weist der dritte SSB-Abwärtswandler 502 eine Ausgangsfrequenz (F2_MMD') von ~0MHz auf, wenn die PLL 114 in einem eingerasteten Zustand ist. Die Ausgabe des dritten Abwärtswandlers 502 kann gefiltert werden, z. B. durch einen LPF 504. Das in 15 gezeigte Ausführungsbeispiel verwendet daher drei Abwärtsmischer 408, 416, 502 mit modifizierten und ursprünglichen Referenzfrequenzen.
Der DSP 112 kann die Frequenz des MMD 204 basierend auf Messwerten berechnen, die an der Ausgabe von mindestens einem von dem zweiten und dritten SSB-Mischer 416, 502 genommen wurden. Beispielsweise ist ein Ignorieren der Messwerte, die an der Ausgabe des zweiten SSB-Mischers genommen wurden, durch den DSP 112 möglich, wenn die Frequenz der Ausgabe des zweiten SSB-Mischers 416 bei oder nahe Null oder einer anderen Schwelle ist. Stattdessen ist ein Ignorieren der Messwerte, die an der Ausgabe des dritten SSB-Mischers 502 genommen wurden, durch den DSP 112 möglich, wenn die Frequenz der Ausgabe des dritten SSB-Mischers 502 bei oder nahe Null oder einer anderen Schwelle liegt. Für die in 15 gezeigten Frequenzbeispiele kann der DSP 112 die Frequenz des MMD 204 basierend auf den Messwerten, die an der Ausgabe des zweiten SSB-Mischers 416 genommen wurden, berechnen und die Messwerte, die an der Ausgabe des dritten SSB-Mischers 502 genommen wurden, ignorieren.
Nach Abschluss der DLD-Messungen kann der DSP 112 die MMD-Frequenz unter Verwendung von einem oder beiden Sätzen von gemessenen Werten berechnen. Für den Fall, dass eine Frequenz nach dem Abwärtsmischen nahe Null ist und nicht gemessen werden kann, kann der DSP 112 den zweiten gemessenen Wert allein verwenden. Wenn zwei Frequenzen gemessen werden, kann der DSP 112 die niedrigere eine für eine endgültige Berechnung verwenden oder kann einen Mittelwert der beiden Werte für eine bessere Genauigkeit berechnen.
Zusätzlich zu dem Berechnen der Frequenz der MMD 204 und zu dem Bestimmen des eingerasteten / nicht eingerasteten Zustands der PLL 114 können die von der DLD-Einheit 116 erzeugten Informationen von dem DSP 112 verwendet werden, um zu bestimmen, ob den durch das Radarsystem empfangenen Daten vertraut werden kann. Beispielsweise kann der DSP 112 nach einer Frequenzmodulationsrampe entscheiden, ob die Rampe gut war (d. h. die PLL-Einrastung erreicht wurde) und ob die durch das Radarsystem während der Rampe empfangenen Daten verwendet werden sollten. Die empfangenen Daten für einen Teil der Rampe können durch den DSP 112 verwendet werden, z. B. wenn die DLD-Einheit 116 anzeigt, dass die PLL 114 an einem gewissen Punkt in der Rampe einen eingerasteten Zustand erreicht hat. Der DSP 112 kann versuchen, die Nichtlinearität der Messung zu korrigieren, z. B. basierend auf bekannten guten empfangenen Abtastwerten in dem Zeitbereich, in dem Frequenzbereich etc.
Einzeln oder in Kombination kann eine Nichtlinearität in der Frequenzmodulationsrampe nach einer Abwärtswandlung Variationen in der Zwischenfrequenz (IF; intermediate frequency) verursachen. Das Radarsystem kann fälschlicherweise solche Variationen als potenzielle Ziele (Geisterziele) oder mehrere Reflexionen anstelle eines einzelnen Ziels identifizieren. Der DSP 112 kann ein Linearitätsprofil einer aktuell ausgeführten Frequenzrampe verwenden, um Frequenzfehler zu korrigieren, die z. B. nach einer ersten Fast-Fourier-Transformation (FFT; fast Fourier transform) 124 detektierbar sind.
Die DLD-Einheit 116 misst periodisch die Rampenfrequenz in kurzen Intervallen, z. B. alle 1-2 µs, wie vorstehend hierin beschrieben. Der DSP 112 kann das gemessene Profil während eines Teils oder einer gesamten einzelnen Frequenzmodulationsrampe in einer Messungssammeltabelle 122 speichern. Die durch das Radarsystem während der Frequenzmodulationsrampe empfangenen Daten können durch einen ersten Abwärtsmischer 126 abwärtsgemischt werden, durch einen Analog-Digital-Wandler (ADC; analogue-to-digital converter) 128 in den digitalen Bereich umgewandelt und durch den DSP 112 in dem Speicher 120 gespeichert werden. Nach Abschluss der Frequenzmodulationsrampe und nach Abschluss der ersten FFT 124 über die entsprechenden empfangenen Daten werden die in der Messungssammeltabelle 122 gespeicherten gesammelten DLD-Messdaten zur Korrektur der Ergebnisse der ersten FFT 124 verwendet. Die korrigierten Daten werden dann durch eine zweite FFT 130 verwendet, z. B. um Daten, wie beispielsweise eine Entfernungs-/Doppler-Karte, zu erzeugen.
16 stellt die Radarsystem-Sende-/VCO-Frequenz (TX/LO-Frequenz), die Radarsystem-Empfangsfrequenz (RX-Frequenz) und minimale (IF_min) und maximale (IF_max) Punkte für die resultierende Zwischenfrequenz über eine Frequenzmodulationsrampe dar. Wenn die Frequenz des linearen FMCW-Signals nicht linear geändert wird, wird eine Variation in der Zwischenfrequenz nach einer Empfangsabwärtswandlung gemessen. Frequenzvariationen zu Beginn der Frequenzmodulationsrampe verursachen Zwischenfrequenzvariationen, die als Geisterziele in der IF-Darstellung sichtbar sind. Die PLL-Frequenz ist zu Beginn einer Frequenzmodulationsrampe weitgehend nichtlinear. Nach Abschluss des PLL-Einschwingprozesses steigt oder fällt die Rampenfrequenz linear für den Rest der Rampenzeit. Nach der ersten FFT 124 weist die genaue Zwischenfrequenzkomponente den höchsten Pegel im Vergleich zu parasitären Komponenten, die aufgrund von Rampennichtlinearität erzeugt werden, auf.
17 stellt die Zwischenfrequenz, die nach der ersten FFT 124, jedoch vor der Nichtlinearitätskorrektur gebaut wurde, dar, während 18 die Zwischenfrequenz, die nach der ersten FFT 124 und nach der Nichtlinearitätskorrektur gebaut wurde, darstellt. Nach der ersten FFT 124 untersucht der DSP 112 jede sichtbare Zwischenfrequenzkomponente, die von zusätzlichen Komponenten oberhalb eines bestimmten Rauschpegels umgeben ist, auf PLL-Nichtlinearitätseffekte. Beginnend von dem höchsten IF-Komponentenpegel verwendet der DSP 112 die Frequenz des IF-Signals, um eine Zeitdifferenz zwischen den Sende- (TX-) und Empfangs- (RX-) Rampensignalen zu berechnen, z. B. wie gegeben durch: $T = IF_freq/R_slope$
wobei IF_freq die Zwischenfrequenz und R_slope die Steigung (slope) der Frequenzmodulationsrampe ist. Sende- und Empfangsketten des Radarsystems verwenden die gleiche PLL 114 und weisen daher für das abgestrahlte Signal und für den für die RX-Abwärtswandlung verwendeten Lokaloszillator (LO; local oscillator) gleiche Nichtlinearitätsprofile auf. Unter Verwendung des von der DLD-Einheit 116 gemessenen und in der Messkorrekturtabelle 122 gespeicherten Rampenfrequenzprofils und einer um das Zeitintervall T verschobenen Kopie des Rampenfrequenzprofils kann der DSP 112 die aufgrund der Rampennichtlinearität erzeugten minimalen und maximalen Zwischenfrequenzen berechnen.
Die Energie von allen Frequenzkomponenten, die in dem ersten FFT-Spektrum sichtbar sind zwischen den minimalen und maximalen Zwischenfrequenzen über dem Rauschpegel kann zu der Haupt-IF-Komponente addiert werden, da alle Frequenzkomponenten zu dem gleichen Ziel gehören. Der DSP 112 wiederholt die vorstehend erklärte Prozedur für alle IF-Komponenten beginnend von oben beginnen und über einer vordefinierten Schwelle liegend. Der DSP 112 verwendet die resultierende korrigierte erste FFT-Darstellung für die zweite FFT 130, um Daten für eine Entfernungs-/Doppler-Karte zu berechnen.
Das hierin beschriebene Radarsystem kann die MMD-Frequenz mit hoher Präzision sowohl in eingerasteten als auch in nicht eingerasteten PLL-Zuständen messen. Das Radarsystem kann empfangene Datenfehler aufgrund von Rampennichtlinearität in dem analogen Bereich, in dem digitalen Bereich oder in dem Frequenzbereich korrigieren, z. B. zwischen den ersten und zweiten FFTs 124, 130, um ein Detektieren von Geisterzielen zu vermeiden und das Signal-Rausch-Verhältnis (SNR; signal-to-noise ratio) von realen Zielen zu erhöhen.
Ausdrücke wie „erster“, „zweiter“ und Ähnliches werden verwendet, um verschiedene Elemente, Regionen, Abschnitte etc. zu beschreiben, und sollen ebenfalls nicht als einschränkend betrachtet werden. Gleiche Ausdrücke beziehen sich in der gesamten Beschreibung auf gleiche Elemente.
Wie hierin verwendet sind die Ausdrücke „haben“, „enthalten“, „umfassen“, „aufweisen“ und Ähnliches offene Ausdrücke, die das Vorhandensein von angegebenen Elementen oder Merkmalen anzeigen, jedoch zusätzliche Elemente oder Merkmale nicht ausschließen. Die unbestimmten Artikel „einer, eine, eines“ und bestimmten Artikel „der, die, das“ sollen Plural sowie Singular umfassen, sofern aus dem Zusammenhang nicht eindeutig etwas anderes hervorgeht.
Es versteht sich, dass die Merkmale der verschiedenen hierin beschriebenen Ausführungsbeispiele miteinander kombiniert werden können, außer dies ist spezifisch anderweitig angegeben.
Obwohl spezifische Ausführungsbeispiele hierin dargestellt und beschrieben wurden, werden Fachleute auf dem Gebiet erkennen, dass eine Vielzahl von alternativen und/oder äquivalenten Implementierungen für die spezifischen gezeigten und beschriebenen Ausführungsbeispiele eingesetzt werden kann, ohne von dem Schutzbereich der vorliegenden Erfindung abzuweichen. Diese Anmeldung soll jegliche Anpassungen oder Variationen der spezifischen hierin erörterten Ausführungsbeispiele abdecken. Daher ist es die Absicht, dass diese Erfindung nur durch die Ansprüche und deren Entsprechungen eingeschränkt ist.

Claims

Ein Verfahren zum Betreiben einer Phasenregelschleife (PLL), die PLL umfassend einen Oszillator, der ausgebildet ist, um eine Ausgangsfrequenz aufzuweisen, und einen Multi-Modulus-Teiler (MMD), der ausgebildet ist, um aufeinanderfolgende Frequenzmodulationsrampen der Oszillator-Ausgangsfrequenz zu implementieren, wobei jede Frequenzmodulationsrampe bei einer ersten Frequenz beginnt und bei einer zweiten Frequenz endet, das Verfahren umfassend: Abwärtsmischen eines Ausgangssignals des Multi-Modulus-Teilers zu einer Frequenz über null Hertz; Messen des abwärtsgemischten Ausgangssignals des Multi-Modulus-Teilers, um eine Mehrzahl von Multi-Modulus-Teiler-Ausgangssignalmessungen für jede Frequenzmodulationsrampe zu erzeugen; und Berechnen der Frequenz des Multi-Modulus-Teilers basierend auf der Mehrzahl von Multi-Modulus-Teiler-Ausgangssignalmessungen für jede Frequenzmodulationsrampe.
Das Verfahren gemäß Anspruch 1, wobei die Frequenz, bei der das abwärtsgemischte Ausgangssignal des Multi-Modulus-Teiler gemessen wird, von einem Referenztaktsignal abgeleitet wird, das zum Steuern eines Phasenfrequenzdetektors der PLL verwendet wird.
Das Verfahren gemäß Anspruch 2, ferner umfassend: Verschieben der Frequenz des Referenztaktsignals, um die Frequenz zu erzeugen, bei der das abwärtsgemischte Ausgangssignal des Multi-Modulus-Teilers gemessen wird.
Das Verfahren gemäß Anspruch 3, das Verschieben der Frequenz des Referenztaktsignals, um die Frequenz zu erzeugen, bei der das abwärtsgemischte Ausgangssignal des Multi-Modulus-Teilers gemessen wird, umfassend: Teilen des Referenztaktsignals durch einen bekannten festen oder variablen Koeffizienten, um ein geteiltes Referenztaktsignal zu erzeugen; und Mischen des Referenztaktsignals mit dem geteilten Referenztaktsignal.
Das Verfahren gemäß Anspruch 2, das Abwärtsmischen des Ausgangssignals des Multi-Modulus-Teilers umfassend: Abwärtsmischen von SIN- und COS-Komponenten des Referenztaktsignals mit SIN- und COS-Komponenten des Multi-Modulus-Teiler--Ausgangssignals unter Verwendung eines ersten Einseitenband-Mischers.
Das Verfahren gemäß Anspruch 5, ferner umfassend: Verschieben, vor dem Abwärtsmischen, der Frequenz der SIN- und COS-Komponenten des Referenztaktsignals unter Verwendung eines zweiten Einseitenband-Mischers.
Das Verfahren gemäß Anspruch 6, ferner umfassend: Abwärtsmischen der SIN- und COS-Komponenten des Referenztaktsignals mit den SIN- und COS-Komponenten des Multi-Modulus-Teiler--Ausgangssignals ohne zusätzliches Verschieben der Frequenz der SIN- und COS-Komponenten des Referenztaktsignals unter Verwendung eines dritten Einseitenband-Mischers, wobei die Frequenz des Multi-Modulus-Teilers basierend auf Messwerten berechnet wird, die an demAusgangssignal von mindestens einem von dem zweiten und dem dritten Seitenband-Mischer genommen wurden.
Das Verfahren gemäß Anspruch 7, ferner umfassend: Ignorieren der Messwerte, die an dem Ausgangssignal des zweiten Seitenband-Mischers genommen wurden, wenn die Frequenz des Ausgangssignals des zweiten Seitenband-Mischers bei oder nahe Null ist; und Ignorieren der Messwerte, die an dem Ausgangssignal des dritten Seitenband-Mischers genommen wurden, wenn die Frequenz der Ausgangssignals des dritten Seitenband-Mischers bei oder nahe Null ist.
Das Verfahren gemäß Anspruch 1, ferner umfassend: Bestimmen, ob die PLL in einem eingerasteten Zustand oder einem nicht eingerasteten Zustand ist, basierend auf der Mehrzahl von Multi-Modulus-Teiler-Ausgangssignalmessungen für jede Frequenzmodulationsrampe.
Das Verfahren gemäß Anspruch 9, wobei bestimmt wird, dass die PLL während einer Frequenzmodulationsrampe in dem eingerasteten Zustand ist, wenn eine oder mehrere der für die Frequenzmodulationsrampe erzeugten Multi-Modulus-Teiler-Ausgangssignalmessungen eine Frequenz innerhalb eines vorbestimmten Frequenzbereichs aufweisen.
Das Verfahren gemäß Anspruch 1, ferner umfassend: Bestimmen, an welchem Punkt einer Frequenzmodulationsrampe die PLL in einen eingerasteten Zustand eintritt, basierend auf den Multi-Modulus-Teiler-Ausgangssignalmessungen.
Das Verfahren gemäß Anspruch 1, ferner umfassend: Korrigieren der Rampennichtlinearität basierend auf den Multi-Modulus-Teiler-Ausgangssignalmessungen.
Das Verfahren gemäß Anspruch 1, ferner umfassend: Korrigieren eines empfangenen Signals basierend auf den Multi-Modulus-Teiler-Ausgangssignalmessungen.
Das Verfahren gemäß Anspruch 13, wobei das empfangene Signal basierend auf den Multi-Modulus-Teiler-Ausgangssignalmessungen direkt nach einer Abwärtswandlung in dem analogen Bereich, nach einem Abtasten in dem digitalen Bereich oder nach einer Umwandlung in den Frequenzbereich korrigiert wird.
Eine Phasenregelschleife (PLL), umfassend: einen Oszillator, der ausgebildet ist, um eine Ausgangsfrequenz aufzuweisen; einen Multi-Modulus-Teiler (MMD), der ausgebildet ist, um aufeinanderfolgende Frequenzmodulationsrampen der Oszillator-Ausgangsfrequenz zu implementieren, wobei jede Frequenzmodulationsrampe bei einer ersten Frequenz beginnt und bei einer zweiten Frequenz endet; einen ersten Abwärtsmischer, der ausgebildet ist, um ein Ausgangssignal des Multi-Modulus-Teilers zu einer Frequenz über null Hertz abwärtszumischen; eine Messeinheit, die ausgebildet ist, um das abwärtsgemischte Ausgangssignal des Multi-Modulus-Teilerszu messen, um eine Mehrzahl von Multi-Modulus-Teiler-Ausgangssignalmessungen für jede Frequenzmodulationsrampe zu erzeugen; und eine Berechnungseinheit, die ausgebildet ist, um die Frequenz des Multi-Modulus-Teilersbasierend auf der Mehrzahl von Multi-Modulus-Teiler-Ausgangssignalmessungen für jede Frequenzmodulationsrampe zu berechnen.
Die Phasenregelschleife gemäß Anspruch 15, wobei die Frequenz, bei der das abwärtsgemischte Ausgangssignal des Multi-Modulus-Teilers gemessen wird, von einem Referenztaktsignal abgeleitet wird, das zum Steuern eines Phasenfrequenzdetektors der PLL verwendet wird.
Die Phasenregelschleife gemäß Anspruch 16, ferner umfassend: einen Frequenzverschieber, der ausgebildet ist, um die Frequenz des Referenztaktsignals zu verschieben, um die Frequenz zu erzeugen, bei der das abwärtsgemischte Ausgangssignal des Multi-Modulus-Teilers gemessen wird.
Die Phasenregelschleife gemäß Anspruch 17, der Frequenzverschieber umfassend: einen Frequenzteiler, der ausgebildet ist, um das Referenztaktsignal durch einen bekannten festen oder variablen Koeffizienten zu teilen, um ein geteiltes Referenztaktsignal zu erzeugen; und einen Mischer, der ausgebildet ist, um das Referenztaktsignals mit dem geteilten Referenztaktsignal zu mischen.
Die Phasenregelschleife gemäß Anspruch 17, wobei der Frequenzverschieber einen ersten Einseitenband-Mischer umfasst, der ausgebildet ist, um SIN- und COS-Komponenten des Referenztaktsignals mit SIN- und COS-Komponenten des Multi-Modulus-Teiler--Ausgangssignals abwärtszumischen.
Die Phasenregelschleife gemäß Anspruch 19, wobei der Frequenzverschieber ferner einen zweiten Einseitenband-Mischer umfasst, der ausgebildet ist, um die Frequenz der SIN- und COS-Komponenten des Referenztaktsignals zu verschieben, bevor die SIN- und COS-Komponenten des Referenztaktsignals mit den SIN- und COS-Komponenten des Multi-Modulus-Teiler--Ausgangssignals abwärtsgemischt werden.
Die Phasenregelschleife gemäß Anspruch 15, ferner umfassend eine digitale Einrast-Erkennungs-Einheit, die ausgebildet ist, um zu bestimmen, ob die Phasenregelschleifein einem eingerasteten Zustand oder einem nicht eingerasteten Zustand ist, basierend auf der Mehrzahl von Multi-Modulus-Teiler--Ausgangssignalmessungen für jede Frequenzmodulationsrampe.
Die Phasenregelschleife gemäß Anspruch 21, wobei die digitale Einrast-Erkennungs-Einheit ferner ausgebildet ist, um zu bestimmen, an welchem Punkt einer Frequenzmodulationsrampe die Phasenregelschleifein einen eingerasteten Zustand eintritt, basierend auf den Multi-Modulus-Teiler--Ausgangssignalmessungen.
Die Phasenregelschleife gemäß Anspruch 21, wobei die digitale Einrast-Erkennungs-Einheit ferner ausgebildet ist, um eine Rampennichtlinearität basierend auf den Multi-Modulus-Teiler-Ausgangssignalmessungen zu korrigieren.
Die Phasenregelschleife gemäß Anspruch 15, ferner umfassend eine Korrektureinheit, die ausgebildet ist, um ein empfangenes Signal basierend auf den Multi-Modulus-Teiler--Ausgangssignalmessungen zu korrigieren.
Ein Radarsystem umfassend: einen Signalgenerator, der ausgebildet ist, um ein frequenzmoduliertes Dauerstrich-Signal zu erzeugen; einen Leistungsverstärker, der ausgebildet ist, um das frequenzmodulierte Dauerstrich-Signal für die Übertragung zu verstärken; einen Empfänger, der ausgebildet ist, um ein Rücksignal zu empfangen; und einen digitalen Signalprozessor, der ausgebildet ist, um das empfangene Signal zu verarbeiten und den Signalgenerator zu steuern, wobei der Signalgenerator eine Phasenregelschleife (PLL) umfasst, umfassend: einen Oszillator, der ausgebildet ist, um die Frequenz des frequenzmodulierten Dauerstrich-Signals einzustellen; einen Multi-Modulus-Teiler (MMD), der ausgebildet ist, um aufeinanderfolgende Frequenzmodulationsrampen der Oszillatorfrequenz zu implementieren, wobei jede Frequenzmodulationsrampe bei einer ersten Frequenz beginnt und bei einer zweiten Frequenz endet; einen ersten Abwärtsmischer, der ausgebildet ist, um ein Ausgangssignal des Multi-Modulus-Teilerszu einer Frequenz über null Hertz abwärtszumischen; eine Messeinheit, die ausgebildet ist, um das abwärtsgemischte Ausgangssignal des Multi-Modulus-Teilers zu messen, um eine Mehrzahl von Multi-Modulus-Teiler - Ausgangssignalmessungen für jede Frequenzmodulationsrampe zu erzeugen; und eine Berechnungseinheit, die ausgebildet ist, um die Frequenz des Multi-Modulus-Teilers basierend auf der Mehrzahl von Multi-Modulus-Teiler--Ausgangssignalmessungen für jede Frequenzmodulationsrampe zu berechnen.