DE102019118421B4 - Leistungselektronische Schalteinrichtung mit einem Verbindungsmittel und mit einem Leistungshalbleiterbauelement - Google Patents

Leistungselektronische Schalteinrichtung mit einem Verbindungsmittel und mit einem Leistungshalbleiterbauelement Download PDF

Info

Publication number
DE102019118421B4
DE102019118421B4 DE102019118421.5A DE102019118421A DE102019118421B4 DE 102019118421 B4 DE102019118421 B4 DE 102019118421B4 DE 102019118421 A DE102019118421 A DE 102019118421A DE 102019118421 B4 DE102019118421 B4 DE 102019118421B4
Authority
DE
Germany
Prior art keywords
power semiconductor
semiconductor component
connection
thickness
switching device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102019118421.5A
Other languages
English (en)
Other versions
DE102019118421A1 (de
Inventor
Jörg Ammon
Harald Kobolla
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semikron Elektronik GmbH and Co KG
Original Assignee
Semikron Elektronik GmbH and Co KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semikron Elektronik GmbH and Co KG filed Critical Semikron Elektronik GmbH and Co KG
Priority to DE102019118421.5A priority Critical patent/DE102019118421B4/de
Priority to CN202010646235.3A priority patent/CN112201642A/zh
Publication of DE102019118421A1 publication Critical patent/DE102019118421A1/de
Application granted granted Critical
Publication of DE102019118421B4 publication Critical patent/DE102019118421B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0605—Shape
    • H01L2224/06051—Bonding areas having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H01L2224/3001—Structure
    • H01L2224/3003—Layer connectors having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H01L2224/3005—Shape
    • H01L2224/30051—Layer connectors having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32237—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Inverter Devices (AREA)
  • Dc-Dc Converters (AREA)
  • Power Conversion In General (AREA)

Abstract

Leistungselektronische Schalteinrichtung (1) mit einem Substrat (2), das einen Isolierstoffkörper (20) mit einer zugeordneten Dicke (820) und hierauf angeordnet ein erste und eine zweite Leiterbahn (22,24) mit einer zugeordneten Dicke (822) aufweist, mit einem mit der ersten Leiterbahn (22) elektrisch leitend verbundenen Leistungshalbleiterbauelement (5) und mit einer dieses Leistungshalbleiterbauelement (5) mit einer zweiten Leiterbahn (24) des Substrats (2) verbindendenden Verbindungseinrichtung (3), die zwischen dem Leistungshalbleiterbauelement und der zweiten Leiterbahn (24) in einem Abschnitt einen bogenförmigen Verlauf (36) aufweist, wobei die erste Leiterbahn (22) eine Vertiefung (28) mit einer zugeordneten Tiefe (828) aufweist, wobei die Leiterbahn (22) im Bereich der Vertiefung (28) eine um die Tiefe (828) reduzierte Dicke aufweist und in dieser Vertiefung (28) das Leistungshalbleiterbauelement (5) angeordnet ist.

Description

  • Die Erfindung beschreibt eine leistungselektronische Schalteinrichtung mit einem Substrat, das einen Isolierstoffkörper und hierauf angeordnet eine erste und eine zweite Leiterbahn aufweist, mit einem mit der ersten Leiterbahn elektrisch leitend verbundenen Leistungshalbleiterbauelement und mit einer dieses Leistungshalbleiterbauelement mit einer zweiten Leiterbahn des Substrats verbindendenden Verbindungseinrichtung.
  • Die DE 10 2007 006 706 A1 offenbart als Stand der Technik eine Schaltungsanordnung mit einem Substrat, auf einer Hauptfläche dieses Substrats angeordneten Leiterbahnen, mindestens einem mit seiner ersten Hauptfläche auf einer ersten Leiterbahn angeordnetem Halbleiterbauelement und eine elektrisch leitfähige Verbindungseinrichtung zu mindestens einer Kontaktfläche der zweiten Hauptfläche des Halbleiterbauelements. Hierbei ist die Verbindung des Halbleiterbauelements mit der ersten Leiterbahn und / oder der Verbindungseinrichtung als Drucksinterverbindung ausgebildet und zwischen der Verbindungseinrichtung und einem zugeordneten Rand des Halbleiterbauelements ein Isolierstoff angeordnet.
  • Aus der US 2019/0139882A1 ist eine Schaltungsanordnung bekannt die folgendes umfasst: eine Halteeinrichtung aus einem Kunststoff, eine Sammelschiene mit einer ersten Oberfläche, die in eine erste Richtung zeigt und einer zweiten Oberfläche, die in eine der ersten Richtung entgegengesetzten Richtung zeigt und einstückig mit der Halteeinrichtung ausgebildet ist, wobei die erste Oberfläche einen freiliegenden Bereich aufweist, der von dem Halteelement aus in die erste Richtung zeigt.
  • Aus der DE 10 2018 110 132 B3 ist ein Drucksinterverfahren mit folgenden aufeinanderfolgenden Verfahrensschritten bekannt: a) Bereitstellen einer Sinterkomponentenanordnung mit einem Vertiefungen aufweisenden Werkstückträger, mit einem auf einer Hauptfläche des Werkstückträgers aufliegenden Substrat auf dem Leistungshalbleiterbauelemente angeordnet sind, wobei zwischen den Leistungshalbleiterbauelementen und dem Substrat ein zu versintender Sinterstoff angeordnet ist, wobei ein erstes Leistungshalbleiterbauelement und ein erster Bereich des Substrats über dem Werkstückträger in Normalenrichtung der ersten Hauptseite der Isolationsschicht fluchtend zu einer ersten Vertiefung des Werkstückträgers angeordnet sind, und ein zweites Leistungshalbleiterbauelement und ein zweiter Bereich des Substrats über dem Werkstückträger in Normalenrichtung der ersten Hauptseite der Isolationsschicht fluchtend zu einer zweiten Vertiefung des Werkstückträgers angeordnet sind; b) Druckbeaufschlagung der Leistungshalbleiterbauelemente und Temperaturbeaufschlagung des Sinterstoffs, wobei ein Teil des ersten Bereichs des Substrats in die erste Vertiefung und ein Teil des zweiten Bereichs des Substrats in die zweite Vertiefung hineingedrückt werden und der Sinterstoff in ein Sintermetall überführt wird.
  • Aus der DE 10 2015 120 156 A1 ist eine Vorrichtung bekannt, die ausgebildet ist mit einem ein elastisches Kissenelement aufweisenden Pressstempel zur materialschlüssigen Drucksinterverbindung, eines ersten mit einem zweiten Verbindungspartner eines Leistungselektronik-Bauteils, wobei das elastische Kissenelement des Pressstempels von einem formstabilen Rahmen umgeben ist, innerhalb welchem das Kissenelement und ein Führungsteil des Pressstempels derart linear beweglich geführt werden, dass sich der formstabile Rahmen auf den ersten Verbindungspartner oder einen Werkstückträger mit darin angeordnetem ersten Verbindungspartner, absenkt und nach Anliegen an diesem der Presstempel samt elastischem Kissenelement auf den zweiten Verbindungspartner abgesenkt wird und das elastische Kissen ein notwendiger Druck ausgeübt wird um den ersten mit dem zweiten Verbindungspartner zu verbinden.
  • In Kenntnis des genannten Standes der Technik, liegt der Erfindung die Aufgabe zugrunde, eine leistungselektronische Schalteinrichtung vorzustellen, bei der die Anordnung der Verbindungseinrichtung verbessert wird.
  • Diese Aufgabe wird erfindungsgemäß gelöst durch eine leistungselektronische Schalteinrichtung mit einem Substrat, das einen Isolierstoffkörper mit einer zugeordneten Dicke und hierauf angeordnet eine erste und eine zweite Leiterbahn mit einer zugeordneten Dicke aufweist, mit einem mit der ersten Leiterbahn elektrisch leitend verbundenen Leistungshalbleiterbauelement und mit einer dieses Leistungshalbleiterbauelement mit einer zweiten Leiterbahn des Substrats verbindendenden Verbindungseinrichtung, die zwischen dem Leistungshalbleiterbauelement und der zweiten Leiterbahn in einem Abschnitt einen bogenförmigen Verlauf aufweist, wobei die erste Leiterbahn eine Vertiefung mit einer zugeordneten Tiefe aufweist, wobei die Leiterbahn im Bereich der Vertiefung eine um die Tiefe reduzierte Dicke aufweist und in dieser Vertiefung das Leistungshalbleiterbauelement angeordnet ist.
  • Unter einer Vertiefung soll hier und im Folgenden verstanden werden, dass durch diese Vertiefung die Dicke der ersten Leiterbahn, insbesondere der die Vertiefung umgebenden Bereiche der ersten Leiterbahn, im Bereich der Vertiefung selbst, um eine definierte Tiefe reduziert ist.
  • Es kann vorteilhaft sein, wenn die Verbindungseinrichtung als eine Bond-, insbesondere Drahtbondverbindung ausgebildet ist. Eine vorteilhafte Alternative hierzu ist die Ausbildung als ein Folienverbund, insbesondere mit einer dem Substrat und dem Leistungshalbleiterbauelement zugewandten, ersten elektrisch leitfähigen Folie, einer im Folienverbund folgenden elektrisch isolierenden Folie und einer im Folienverbund weiter folgenden zweiten elektrisch leitfähigen Folie. Hierbei ist es bevorzugt, wenn die jeweilige Dicke der elektrisch leitfähigen Folie des Folienverbunds zwischen 10 µm und 500 µm, vorzugsweise zwischen 50 µm und 250 µm, beträgt und die Dicke der elektrisch isolierenden Folie des Folienverbunds zwischen 2 µm und 200 µm, vorzugsweise zwischen 10 µm und 100 µm, beträgt.
  • Es kann auch bevorzugt sein, wenn die elektrisch leitende Verbindung zwischen der Verbindungseinrichtung und der zweiten Leiterbahn sowie die elektrisch leitende Verbindung zwischen der Verbindungseinrichtung und dem Leistungshalbleiterbauelement jeweils unabhängig voneinander als kraft- oder stoffschlüssige Verbindung insbesondere als Lotverbindung oder als Schweißverbindung, insbesondere als Laserschweißverbindung, oder als Sinterverbindung oder als Klebeverbindung ausgebildet ist.
  • Bei einer ersten vorteilhaften Ausgestaltung ist die Tiefe der Vertiefung derartig bemessen, dass sie mindestens die halbe Dicke des Leistungshalbleiterbauelements samt auf dessen Hauptflächen angeordneten Verbindungsmitteln, soweit vorhanden, beträgt.
  • Bei einer zweiten vorteilhaften Ausgestaltung ist die Tiefe der Vertiefung derartig bemessen, dass das Niveau der Oberfläche des Leistungshalbleiterbauelements mit auf dessen Hauptflächen angeordneten Verbindungsmitteln, soweit vorhanden, gleich ist dem Niveau der Oberfläche der ersten Leiterbahnen des Substrats.
  • Bei einer dritten vorteilhaften Ausgestaltung ist die Tiefe der Vertiefung derartig bemessen, dass das Niveau der Oberfläche des Leistungshalbleiterbauelements mit auf dessen Hauptflächen angeordneten Verbindungsmitteln, soweit vorhanden, gleich ist dem Niveau der Oberfläche der zweiten Leiterbahnen des Substrats mit dort angeordnetem Verbindungsmittel.
  • Es kann bevorzugt sein, wenn die Höhe des bogenförmigen Verlaufs der Verbindungseinrichtung minimal 10%, bevorzugt minimal 25% und insbesondere bevorzugt minimal 40% der Dicke der Verbindungseinrichtung beträgt.
  • Hierbei ist es dann ebenfalls bevorzugt, wenn die Höhe des bogenförmigen Verlaufs der Verbindungseinrichtung maximal 200%, bevorzugt maximal 100% und insbesondere bevorzugt maximal 60% der Dicke der Verbindungseinrichtung beträgt.
  • Für Leistungshalbleiterbauelemente, insbesondere Leistungstransistoren und Leistungsdioden, gelten abhängig von deren Spannungsklasse folgende bevorzugte Wertebereiche der Höhe des bogenförmigen Verlaufs:
    • • Spannungsklasse 600V bis 750V: 10% bis 60% der Dicke der Verbindungseinrichtung;
    • • Spannungsklasse 1200V: 25% bis 100% der Dicke der Verbindungseinrichtung;
    • • Spannungsklasse 1700V: 40% bis 150% der Dicke der Verbindungseinrichtung;
    • • Spannungsklasse über 1700V: mindestens 40% der Dicke der Verbindungseinrichtung.
  • Selbstverständlich können, sofern dies nicht per se oder explizit ausgeschlossen ist, die im Singular genannten Merkmale, insbesondere das Leistungshalbleiterbauelement wie auch die jeweiligen Leiterbahnen, auch mehrfach in der erfindungsgemäßen leistungselektronischen Schalteinrichtung vorhanden sein.
  • Es versteht sich, dass die verschiedenen Ausgestaltungen der Erfindung einzeln oder in beliebigen Kombinationen realisiert sein können, um Verbesserungen zu erreichen. Insbesondere sind die vorstehend und im Folgenden genannten und erläuterten Merkmale nicht nur in den angegebenen Kombinationen, sondern auch in anderen Kombinationen oder in Alleinstellung einsetzbar, ohne den Rahmen der vorliegenden Erfindung zu verlassen.
  • Weitere Erläuterungen der Erfindung, vorteilhafte Einzelheiten und Merkmale, ergeben sich aus der nachfolgenden Beschreibung der in den 1 bis 4 schematisch dargestellten Ausführungsbeispiele der Erfindung, oder von jeweiligen Teilen hiervon.
    • 1 zeigt eine leistungselektronische Schalteinrichtung in seitlicher Ansicht gemäß dem Stand der Technik.
    • 2 zeigt eine erste Ausgestaltung einer erfindungsgemäßen leistungselektronischen Schalteinrichtung in seitlicher Ansicht.
    • 3 zeigt diese erste Ausgestaltung in Draufsicht.
    • 4 zeigt eine zweite Ausgestaltung einer erfindungsgemäßen leistungselektronischen Schalteinrichtung in seitlicher Ansicht.
  • Im Weiteren werden folgende in den Figuren verwendete Größen verwendet, die jeweils in Normalenrichtung N des Substrats 2 bestimmt sind:
    • • 800 - der Abstand zwischen der Oberfläche 950 des Leistungshalbleiterbauelements 5 samt darauf befindlichem Verbindungsmittel 50,52,54 zur Oberfläche 220 der ersten Leiterbahn 22;
    • • 802 - der Abstand zwischen der Oberfläche 950 des Leistungshalbleiterbauelements 5 samt darauf befindlichem Verbindungsmittel 52,54 zur Oberfläche der zweiten Leiterbahn 24 mit hierauf befindlichem Verbindungsmittel 240;
    • • 820 - die Dicke des Isolierstoffkörpers 20 des Substrats 2;
    • • 822 - die Dicke der ersten Leiterbahn 22 des Substrats 2;
    • • 824 - die Dicke der ersten Leiterbahn 24 des Substrats 2;
    • • 828 - die Tiefe der Vertiefung 28 der ersten Leiterbahn 22 in der das Leistungshalbleiterbauelement 5 angeordnet ist;
    • • 830 - die Dicke der Verbindungseinrichtung 3;
    • • 832 - die Höhe des bogenförmigen Verlaufs 36 der Verbindungseinrichtung 3; wobei hier, bei Vorliegen eines Folienverbunds als Verbindungseinrichtung 3, auf den Höhenunterschied innerhalb einer der Folien abgestellt wird;
    • • 850 - die Dicke des Leistungshalbleiterbauelements 5 samt Verbindungsmittel 50,52,54 auf beiden Hauptflächen;
    • • 852 - die Dicke des Leistungshalbleiterbauelements 5 ohne Verbindungsmittel;
    • • 854 - die Dicke des Verbindungsmittels 50 auf der ersten Hauptfläche des Leistungshalbleiterbauelements 5;
    • • 856 - die Dicke des Verbindungsmittels 52,54 auf der zweiten Hauptfläche des Leistungshalbleiterbauelements 5;
    • • 922 - das Niveau der Oberfläche 220 der ersten Leiterbahnen 22 des Substrats 2;
    • • 924 - das Niveau der Oberfläche der zweiten Leiterbahnen 24 des Substrats 2 mit dort angeordnetem Verbindungsmittel 240;
    • • 950 - das Niveau der Oberfläche des Leistungshalbleiterbauelements 5 samt dort angeordnetem Verbindungsmittel 52,54;
  • 1 zeigt eine leistungselektronische Schalteinrichtung, wie auch die für das Verständnis der Erfindung relevanten Größen, vgl. oben, in seitlicher Ansicht gemäß dem Stand der Technik. Diese leistungselektronische Schalteinrichtung 1 ist ausgebildet mit einem Substrat 2, das einen Isolierstoffkörper 20, hier einen Keramikkörper wie beispielhaft Aluminiumoxid, Aluminiumnitrid oder Siliziumnitrid, und hierauf angeordnet eine erste und eine zweite Leiterbahn 22,24, ausgebildet bevorzugt aus Kupfer oder Aluminium, aufweist. Auf der Oberfläche 220 der ersten Leiterbahn 22 angeordnet und mit ihr elektrisch leitend verbundenen ist ein Leistungshalbleiterbauelement 5, hier ausgebildet als ein Leistungstransistor. Die Verbindung des Leistungshalbleiterbauelements 5 mit der Oberfläche 220 der ersten Leiterbahn 22 erfolgt hier stoffschlüssig mittels eines zwischen der Oberfläche 220 der ersten Leiterbahn 22 und der zugewandten Hauptfläche des Leistungshalbleiterbauelements 5 angeordneten Verbindungsmittels 50, hier ohne Beschränkung der Allgemeinheit ausgebildet als ein Sinterverbindungsmittel, wie es im Rahmen der Herstellung einer Drucksinterverbindung aus einer Sinterpaste ausgebildet wird.
  • Dieses Leistungshalbleiterbauelement 5 ist mit einer zweiten Leiterbahn 24 des Substrats 2 mittels einer Verbindungseinrichtung 3 elektrisch leitend verbunden. Diese Verbindungseinrichtung 3 weist zwischen dem Leistungshalbleiterbauelement 5 und der zweiten Leiterbahn 24 in einem Abschnitt einen bogenförmigen Verlauf 36 auf. In dem Volumenbereich 732, der sich unterhalb dieses bogenförmigen Verlaufs 36 ausbildet ist, ein gelartiger Isolierstoff 4 angeordnet.
  • Die Verbindungseinrichtung 3 selbst ist hier als ein Folienverbund mit einer dem Substrat 2 und damit auch dem Leistungshalbleiterbauelement 10 zugewandten, ersten elektrisch leitfähigen, Folie 30, einer im Folienverbund, und damit im Wesentlichen in Normalenrichtung N des Substrats, folgenden elektrisch isolierenden Folie 32 und einer im Folienverbund weiter folgenden zweiten elektrisch leitfähigen Folie 34, ausgebildet. Insbesondere die elektrisch leitfähigen Folien 30,34 können in sich strukturiert sein und somit Folienleiterbahnen ausbilden. Dargestellt ist dies am Beispiel der ersten elektrisch leitfähigen Folie 30. Weiterhin kann der Folienverbund Durchkontaktierungen 320 zwischen der ersten und zweiten elektrisch leitfähigen Folie 30,34 durch die elektrisch isolierende Folie 32 hindurch aufweisen, wie dies oberhalb des Leistungshalbleiterbauelements 5 dargestellt ist.
  • Hier beträgt die Dicke der ersten und zweiten elektrisch leitfähigen Folie 30,34 des Folienverbunds 250 µm und die Dicke der elektrisch isolierenden Folie 32 des Folienverbunds 80 µm.
  • Die elektrisch leitenden Verbindungen zwischen der Verbindungseinrichtung 3, hier zwei voneinander elektrisch isolierte Folienleiterbahnen der ersten elektrisch leitfähigen Folie 30 des Folienverbunds und dem Leistungshalbleiterbauelement 5, hier seiner zweiten dem Substrat 2 abgewandten Hauptfläche, sind jeweils als stoffschlüssige Verbindung, hier wiederum eine Sinterverbindung mit einem zugeordneten Verbindungsmittel 52,54, hier einem Sinterverbindungsmittel, ausgebildet.
  • Die elektrisch leitende Verbindung zwischen der Verbindungseinrichtung 3 und der zweiten Leiterbahn 24 ist hier ebenfalls als stoffschlüssige Verbindung, allerdings als Laserschweißverbindung ausgebildet. Daher ist hier zwischen dem Folienverbund, genauer seiner ersten elektrisch leitfähigen Folie 30 und der zweiten Leiterbahn 24 des Substrats 2 kein Verbindungsmittel angeordnet.
  • 2 zeigt eine erste Ausgestaltung einer erfindungsgemäßen leistungselektronischen Schalteinrichtung, wie auch die für das Verständnis der Erfindung relevanten Größen, in seitlicher Ansicht. Die Ausgestaltung des Verbindungsmittels 3 als Folienverbund, wie auch das Leistungshalbleiterbauelement 5 und die Verbindungen zwischen dem Folienverbund 3 und dem Leistungshalbleiterbauelement 5 wie auch der zweiten Leiterbahn 24 sind grundsätzlich identisch denjenigen wie unter 1 beschrieben.
  • Die erfindungsgemäße Ausgestaltung unterscheidet sich vom Stand der Technik gemäß 1 dadurch, dass hier die erste Leiterbahn 22 eine Vertiefung 28 aufweist und in dieser Vertiefung 28 das Leistungshalbleiterbauelement 5 angeordnet ist.
  • In dieser ersten Ausgestaltung ist die Tiefe 828 der Vertiefung 28 derartig bemessen, dass das Niveau 950 der Oberfläche des Leistungshalbleiterbauelements 5 samt auf dessen beiden Hauptflächen angeordneten Verbindungsmitteln 50,52,54 gleich ist dem Niveau 922 der Oberfläche der ersten Leiterbahnen 22 des Substrats 2. Unter einem gleichen Niveau sollen auch, insbesondere fertigungsbedingte, Abweichungen des jeweiligen Wertes von bis zu 10% verstanden werden.
  • Typische Größen dieser ersten Ausgestaltung der leistungselektronischen Schaltung sind hier:
    • • die Dicke 820 des Isolierstoffkörpers 20 des Substrats 2: 250µm;
    • • die Dicke 822,824 der ersten und zweiten Leiterbahn 22,24 des Substrats 2: 300µm;
    • • die Tiefe 828 der Vertiefung 28 der ersten Leiterbahn 22 in der das Leistungshalbleiterbauelement 5 angeordnet ist: 100µm;
    • • die Dicke 830 der Verbindungseinrichtung 3: 580µm;
    • • die Höhe des bogenförmigen Verlaufs 36 der Verbindungseinrichtung: 460µm;
    • • die Dicke des Leistungshalbleiterbauelements 5 samt Verbindungsmitteln 50,52,54 auf beiden Hauptflächen: 100µm ;
    • • die Dicke 852 des Leistungshalbleiterbauelements 5 ohne Verbindungsmittel: 80µm;
    • • die Dicke 854 des Verbindungsmittels 50 auf der ersten Hauptfläche des Leistungshalbleiterbauelements 5: 20µm;
    • • die Dicke 856 des Verbindungsmittels 52,54 auf der zweiten Hauptfläche des Leistungshalbleiterbauelements 5: 20µm;
  • Die Höhe 832 des bogenförmigen Verlaufs 36 der Verbindungseinrichtung 3 beträgt hier ca. 80% der Dicke der Verbindungseinrichtung 830. Diese ist somit für Leistungshalbleiterbauelemente 5 einer Spannungsklasse von 1200V geeignet.
  • Durch die genannte Ausgestaltung werden die Vorteile eines Aufbaus der leistungselektronischen Schalteinrichtung gemäß dem unter 1 genannten Stand der Technik mit Substraten in DCB-, AMB- oder verwandten Technologien mit denjenigen der Verwendung von klassischen Leiterplatten - PCBs mit in ihrem Schichtaufbau angeordneten Leistungshalbleiterbauelement verbunden. Der Vorteil des klassischen leistungselektronischen Substrats mit seiner hohen Stromtragfähigkeit wird nicht gemindert, da unterhalb der Vertiefung noch eine Dicke der ersten Leiterbahn von 200µm erhalten bleibt, die zur notwendigen Stromtragfähigkeit absolut ausreichend ist. Diese Stromtragfähigkeit wird durch fachübliche klassische Leiterplatten nicht oder nur mit erheblichem Aufwand erreicht. Zudem erlauben derartige Aufbauten mit klassischen Leiterplatten nicht die Ausbildung eines bogenförmigen Verlaufs einer Verbindungseinrichtung oder eines Äquivalents hierzu.
  • 3 zeigt diese erste Ausgestaltung der erfindungsgemäßen leistungselektronischen Schalteinrichtung in Draufsicht. Dargestellt ist wiederum der Isolierstoffkörper 20 mit einer ersten und zweiten Leiterbahn 22,24. In jeweils einer Vertiefung 28 der ersten Leiterbahn 22 ist ein Leistungshalbleiterbauelement 5 angeordnet. Es kann auch vorteilhaft sein in einer Vertiefung eine Mehrzahl von Leistungshalbleiterbauelementen anzuordnen. Das Leistungshalbleiterbauelement 5 weist auf seiner dem Substrat 2 abgewandten Hauptseite zwei Verbindungsmittel 52,54 auf. Ein erstes Verbindungsmittel 52 ist hier auf der Steueranschlussfläche des Leistungshalbleiterbauelements 5 angeordnet, während ein zweites Verbindungsmittel 54 auf der Lastanschlussfläche des Leistungshalbleiterbauelements 5 angeordnet ist.
  • 4 zeigt eine zweite Ausgestaltung einer erfindungsgemäßen leistungselektronischen Schalteinrichtung 1 in seitlicher Ansicht. Diese zweite Ausgestaltung unterscheidet sich von der ersten einerseits dahingehend, dass hier die Verbindung zwischen der als Folienverbund vorliegenden Verbindungseinrichtung 3 zur zweiten Leiterbahn 24 mittels einer stoffschlüssigen Verbindung mit einem Verbindungsmittel 240 ausgebildet ist. Ohne Beschränkung der Allgemeinheit ist dieses wiederum ein Sinterverbindungsmittel.
  • Andererseits ist hier die Tiefe 828 der Vertiefung 28 derartig bemessen, dass das Niveau 950 der Oberfläche des Leistungshalbleiterbauelements 5 mit auf dessen Hauptflächen angeordneten Verbindungsmitteln 50,52,54 gleich ist dem Niveau 924 der Oberfläche der zweiten Leiterbahnen 24 des Substrats 2 samt dort angeordnetem Verbindungsmittel 240.

Claims (10)

  1. Leistungselektronische Schalteinrichtung (1) mit einem Substrat (2), das einen Isolierstoffkörper (20) mit einer zugeordneten Dicke (820) und hierauf angeordnet ein erste und eine zweite Leiterbahn (22,24) mit einer zugeordneten Dicke (822) aufweist, mit einem mit der ersten Leiterbahn (22) elektrisch leitend verbundenen Leistungshalbleiterbauelement (5) und mit einer dieses Leistungshalbleiterbauelement (5) mit einer zweiten Leiterbahn (24) des Substrats (2) verbindendenden Verbindungseinrichtung (3), die zwischen dem Leistungshalbleiterbauelement und der zweiten Leiterbahn (24) in einem Abschnitt einen bogenförmigen Verlauf (36) aufweist, wobei die erste Leiterbahn (22) eine Vertiefung (28) mit einer zugeordneten Tiefe (828) aufweist, wobei die Leiterbahn (22) im Bereich der Vertiefung (28) eine um die Tiefe (828) reduzierte Dicke aufweist und in dieser Vertiefung (28) das Leistungshalbleiterbauelement (5) angeordnet ist.
  2. Schalteinrichtung nach Anspruch 1, wobei die Verbindungseinrichtung (3) als eine Bond-, insbesondere Drahtbondverbindung, oder als ein Folienverbund, insbesondere mit einer dem Substrat (2) und dem Leistungshalbleiterbauelement (10) zugewandten, ersten elektrisch leitfähigen Folie (30), einer im Folienverbund folgenden elektrisch isolierenden Folie (32) und einer im Folienverbund weiter folgenden zweiten elektrisch leitfähigen Folie (34), ausgebildet ist.
  3. Schalteinrichtung nach Anspruch 2, wobei die jeweilige Dicke der elektrisch leitfähigen Folie (30,34) des Folienverbunds zwischen 10 µm und 500 µm, vorzugsweise zwischen 50 µm und 250 µm, beträgt und die Dicke der elektrisch isolierenden Folie (32) des Folienverbunds zwischen 2 µm und 200 µm, vorzugsweise zwischen 10 µm und 100 µm, beträgt.
  4. Schalteinrichtung nach einem der vorhergehenden Ansprüche, wobei die elektrisch leitende Verbindung zwischen der Verbindungseinrichtung (3) und der zweiten Leiterbahn (24) sowie die elektrisch leitende Verbindung zwischen der Verbindungseinrichtung (3) und dem Leistungshalbleiterbauelement (5) jeweils unabhängig voneinander als kraft- oder stoffschlüssige Verbindung insbesondere als Lotverbindung oder als Schweißverbindung, insbesondere als Laserschweißverbindung, oder als Sinterverbindung oder als Klebeverbindung ausgebildet ist.
  5. Schalteinrichtung nach Anspruch 4, wobei eine stoffschlüssige Verbindung ein Verbindungsmittel (50, 52, 54, 240) mit einer Dicke (850, 852) dieses Verbindungsmittels aufweist.
  6. Schalteinrichtung nach einem der Ansprüche 1 bis 5, wobei die Tiefe (828) der Vertiefung (28) derartig bemessen ist, dass sie mindestens die halben Dicke (850) des Leistungshalbleiterbauelements (5) samt auf dessen Hauptflächen angeordneten Verbindungsmitteln (50,52,54), soweit vorhanden, beträgt.
  7. Schalteinrichtung nach einem der Ansprüche 1 bis 5, wobei die Tiefe (828) der Vertiefung (28) derartig bemessen ist, dass das Niveau (950) der Oberfläche des Leistungshalbleiterbauelements (5) samt auf dessen Hauptflächen angeordneten Verbindungsmitteln (50,52,54), soweit vorhanden, gleich ist dem Niveau (922) der Oberfläche der ersten Leiterbahnen (22) des Substrats (2).
  8. Schalteinrichtung nach einem der Ansprüche 1 bis 5, wobei die Tiefe (828) der Vertiefung (28) derartig bemessen ist, dass das Niveau (950) der Oberfläche des Leistungshalbleiterbauelements (5) samt auf dessen Hauptflächen angeordneten Verbindungsmitteln (50,52,54), soweit vorhanden, gleich ist dem Niveau (924) der Oberfläche der zweiten Leiterbahnen (24) des Substrats (2) mit dort angeordnetem Verbindungsmittel (240).
  9. Schalteinrichtung nach einem der vorhergehenden Ansprüche, wobei die Höhe des bogenförmigen Verlaufs (36) der Verbindungseinrichtung (3) minimal 10%, bevorzugt minimal 25% und insbesondere bevorzugt minimal 40% der Dicke (830) der Verbindungseinrichtung (3) beträgt.
  10. Schalteinrichtung nach einem der vorhergehenden Ansprüche, wobei die Höhe des bogenförmigen Verlaufs (36) der Verbindungseinrichtung (3) maximal 200%, bevorzugt maximal 100% und insbesondere bevorzugt maximal 60% der Dicke (830) der Verbindungseinrichtung (3) beträgt.
DE102019118421.5A 2019-07-08 2019-07-08 Leistungselektronische Schalteinrichtung mit einem Verbindungsmittel und mit einem Leistungshalbleiterbauelement Active DE102019118421B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102019118421.5A DE102019118421B4 (de) 2019-07-08 2019-07-08 Leistungselektronische Schalteinrichtung mit einem Verbindungsmittel und mit einem Leistungshalbleiterbauelement
CN202010646235.3A CN112201642A (zh) 2019-07-08 2020-07-07 包括连接介质和功率半导体部件的功率电子开关装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102019118421.5A DE102019118421B4 (de) 2019-07-08 2019-07-08 Leistungselektronische Schalteinrichtung mit einem Verbindungsmittel und mit einem Leistungshalbleiterbauelement

Publications (2)

Publication Number Publication Date
DE102019118421A1 DE102019118421A1 (de) 2021-01-14
DE102019118421B4 true DE102019118421B4 (de) 2021-03-18

Family

ID=74006043

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102019118421.5A Active DE102019118421B4 (de) 2019-07-08 2019-07-08 Leistungselektronische Schalteinrichtung mit einem Verbindungsmittel und mit einem Leistungshalbleiterbauelement

Country Status (2)

Country Link
CN (1) CN112201642A (de)
DE (1) DE102019118421B4 (de)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015120156A1 (de) * 2015-11-20 2017-05-24 Semikron Elektronik Gmbh & Co. Kg Vorrichtung zur materialschlüssigen Verbindung von Verbindungspartnern eines Leistungselekronik-Bauteils
DE102018110132B3 (de) * 2018-04-26 2018-11-29 Semikron Elektronik Gmbh & Co. Kg Drucksinterverfahren bei dem Leistungshalbleiterbauelemente mit einem Substrat über eine Sinterverbindung miteinander verbunden werden
US20190139882A1 (en) * 2017-11-06 2019-05-09 Molex, Llc Circuit assembly and mounting unit

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015120156A1 (de) * 2015-11-20 2017-05-24 Semikron Elektronik Gmbh & Co. Kg Vorrichtung zur materialschlüssigen Verbindung von Verbindungspartnern eines Leistungselekronik-Bauteils
US20190139882A1 (en) * 2017-11-06 2019-05-09 Molex, Llc Circuit assembly and mounting unit
DE102018110132B3 (de) * 2018-04-26 2018-11-29 Semikron Elektronik Gmbh & Co. Kg Drucksinterverfahren bei dem Leistungshalbleiterbauelemente mit einem Substrat über eine Sinterverbindung miteinander verbunden werden

Also Published As

Publication number Publication date
CN112201642A (zh) 2021-01-08
DE102019118421A1 (de) 2021-01-14

Similar Documents

Publication Publication Date Title
DE4318241C2 (de) Metallbeschichtetes Substrat mit verbesserter Widerstandsfähigkeit gegen Temperaturwechselbeanspruchung
DE102010049499B4 (de) Metall-Keramik-Substrat sowie Verfahren zum Herstellen eines solchen Substrates
DE102018207955B4 (de) Leiterplattenmodul mit integriertem leistungselektronischen Metall-Keramik-Modul sowie Verfahren zu dessen Herstellung
DE102011079708B4 (de) Trägervorrichtung, elektrische vorrichtung mit einer trägervorrichtung und verfahren zur herstellung dieser
EP3095307B1 (de) Leiterplatte, schaltung und verfahren zur herstellung einer schaltung
EP3599636B1 (de) Keramischer schaltungsträger und elektronikeinheit
DE102012211952B4 (de) Leistungshalbleitermodul mit mindestens einem stressreduzierenden Anpasselement
DE102016226231A1 (de) Isolierte sammelschiene, verfahren zum herstellen einer isolierten sammelschiene und elektronisches gerät
DE102013200526B4 (de) Leistungshalbleitermodul und Verfahren zur Herstellung eines Leistungshalbleitermoduls
DE102009024371B4 (de) Verfahren zur Herstellung einer Stromrichteranordnung mit Kühleinrichtung und Stromrichteranordnung
DE102019118421B4 (de) Leistungselektronische Schalteinrichtung mit einem Verbindungsmittel und mit einem Leistungshalbleiterbauelement
EP3281218A1 (de) Verfahren zur elektrischen kontaktierung eines bauteils mittels galvanischer anbindung eines offenporigen kontaktstücks und entsprechendes bauteilmodul
DE102016123697B4 (de) Druckeinrichtung für eine leistungselektronische Schalteinrichtung, Schalteinrichtung und Anordnung hiermit
DE102004059389B4 (de) Halbleiterbauelement mit Ausgleichsmetallisierung
DE102019115573B4 (de) Leistungselektronische Schalteinrichtung und Verfahren zur Herstellung
DE102017122557B4 (de) Leitungselektronische Anordnung mit einem Folienverbund und mit einem Verbindungspartner
DE102019117476B4 (de) Leistungselektronische Schalteinrichtung mit einem Anschlusselement
DE102006058695B4 (de) Leistungshalbleitermodul mit stumpf gelötetem Anschlusselement
DE102012215656A1 (de) Leistungshalbleitermodul und Verfahren zur Herstellung eines Leistungshalbleitermoduls
DE102012213555B4 (de) Verfahren zur Herstellung eines Leistungshalbleitermoduls
EP2343780A1 (de) Halbleiterschaltungsanordnung
DE102018216143B3 (de) Kontaktanordnung und Vorrichtung mit einer Grundplatte und einer darauf angeordneten Kontaktanordnung
DE102020208360A1 (de) Formdraht, Leiterplatte, Leistungselektronik und Verfahren zur Herstellung einer Leiterplatte
DE102019126311B3 (de) Stromleitendes Kühlelement, System und Verfahren zur Wärmeabführung von leistungselektronischen Bauteilen auf Platinen
DE102020116083B3 (de) Vorrichtung mit einem Werkstückträger zur Drucksinterverbindung eines ersten und zweiten Verbindungspartners und Verfahren zur Drucksinterverbindung dafür

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final