DE102019117311A1 - Ein bildsensor mit verbesserter full well-kapazität und zugehörigem bildungsverfahren - Google Patents

Ein bildsensor mit verbesserter full well-kapazität und zugehörigem bildungsverfahren Download PDF

Info

Publication number
DE102019117311A1
DE102019117311A1 DE102019117311.6A DE102019117311A DE102019117311A1 DE 102019117311 A1 DE102019117311 A1 DE 102019117311A1 DE 102019117311 A DE102019117311 A DE 102019117311A DE 102019117311 A1 DE102019117311 A1 DE 102019117311A1
Authority
DE
Germany
Prior art keywords
semiconductor substrate
epitaxial layer
trenches
doped region
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102019117311.6A
Other languages
English (en)
Inventor
Yu-Hung Cheng
Shyh-Fann Ting
Yen-Ting Chiang
Yeur-Luen Tu
Min-Ying Tsai
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102019117311A1 publication Critical patent/DE102019117311A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08137—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8034—Bonding interfaces of the bonding area
    • H01L2224/80357—Bonding interfaces of the bonding area being flush with the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

In manchen Ausführungsformen ist ein Verfahren bereitgestellt. Das Verfahren enthält Bilden einer Vielzahl von Gräben in einem Halbleitersubstrats, wo die Gräben sich von einer Rückseite des Halbleitersubstrats in das Halbleitersubstrat erstrecken. Eine epitaktische Schicht, die einen Dotierstoff umfasst, ist an unteren Flächen der Gräben, Seitenwänden der Gräben und der Rückseite des Halbleitersubstrats gebildet, wo der Dotierstoff einen ersten Dotierungstyp hat. Der Dotierstoff ist in das Halbleitersubstrat getrieben, um einen ersten dotierten Bereich mit dem ersten Dotierungstyp entlang der epitaktischen Schicht zu bilden, wo der erste dotierte Bereich einen zweiten dotierten Bereich mit einem zweiten Dotierungstyp entgegen dem ersten Dotierungstyp von den Seitenwänden der Gräben und von der Rückseite des Halbleitersubstrats trennt. Eine dielektrische Schicht ist über der Rückseite des Halbleitersubstrats gebildet, wo die dielektrische Schicht die Gräben füllt, um tiefe Rückseitengrabenisolationsstrukturen zu bilden.

Description

  • STAND DER TECHNIK
  • Digitalkameras und optische Bildgebungsvorrichtungen setzen Bildsensoren ein. Bildsensoren wandeln optische Bilder in digitale Daten um, die als digitale Bilder dargestellt werden können. Ein Bildsensor enthält typischerweise ein Array von Pixelsensoren, die Einheitsvorrichtungen für die Umwandlung eines optischen Bilds in elektrische Signale sind. Pixelsensoren erscheinen oft als ladungsgekoppelte Vorrichtungen (CCDs, Charge-Coupled Devices) oder komplementäre Metalloxidhalbleiter (CMOS, Complementary Metal Oxide Semiconductor) Vorrichtungen. Jedoch haben CMOS-Pixelsensoren in letzter Zeit mehr Beachtung bekommen. Relativ zu CCD-Pixelsensoren stellen CMOS-Pixelsensoren niedrigeren Stromverbrauch, kleinere Größe und schnellere Datenverarbeitung bereit. Weiter stellen CMOS-Pixelsensoren einen direkten digitalen Ausgang von Daten bereit und haben im Allgemeinen niedrigere Herstellungskosten, verglichen mit CCD-Pixelsensoren.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Aspekte der vorliegenden Offenbarung werden am besten aus der folgenden ausführlichen Beschreibung verstanden, wenn sie mit den begleitenden Figuren gelesen wird. Es ist angemerkt, dass in Übereinstimmung mit der gängigen Praxis in der Industrie unterschiedliche Merkmale nicht im Maßstab gezeichnet sind. Tatsächlich können die Abmessungen der unterschiedlichen Merkmale zur Klarheit der Besprechung willkürlich erhöht oder reduziert sein.
  • 1 veranschaulicht eine Schnittansicht mancher Ausführungsformen eines komplementären Metalloxidhalbleiter (CMOS) Bildsensors, der zweite dotierte Bereiche umfasst, die zwischen ersten dotierten Bereichen und einer dielektrischen Schicht angeordnet sind, um Full Well-Kapazität zu verbessern.
  • 2A-2C veranschaulichen Schnittansichten unterschiedlicher Ausführungsformen eines integrierten Chips (IC), der den CMOS Bildsensor von 1 umfasst.
  • 3 veranschaulicht eine Schnittansicht mancher Ausführungsformen eines Rückseitenbeleuchtungs-CMOS (BSI-CMOS, Back-Side Illumination CMOS) Bildsensors, der einen zweiten dotierten Bereich umfasst, der zwischen einem ersten dotierten Bereich und einer dielektrischen Schicht angeordnet ist, um Full Well-Kapazität zu verbessern.
  • 4 veranschaulicht eine Schnittansicht mancher Ausführungsformen eines gestapelten CMOS Bildsensors, der den Rückseitenbeleuchtung-CMOS (BSI-CMOS) Bildsensor von 3 umfasst, der mit einem zweiten integrierten Chip (IC) gekoppelt ist.
  • 5-13 veranschaulichen eine Reihe von Schnittansichten mancher Ausführungsformen zum Bilden eines gestapelten CMOS Bildsensors, umfassend einen zweiten dotierten Bereich, der zwischen einem ersten dotierten Bereich und einer dielektrischen Schicht angeordnet ist, um Full Well-Kapazität zu verbessern.
  • 14 veranschaulicht ein Ablaufdiagramm mancher Ausführungsformen eines Verfahrens zum Bilden eines gestapelten CMOS Bildsensors, umfassend einen zweiten dotierten Bereich, der zwischen einem ersten dotierten Bereich und einer dielektrischen Schicht angeordnet ist, um Full Well-Kapazität zu verbessern.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Die vorliegende Offenbarung wird nun in Bezug auf die Zeichnungen beschrieben, wobei gleiche Bezugsnummern verwendet werden, um sich auf durchweg gleiche Elemente zu beziehen und wobei die veranschaulichten Strukturen nicht notwendigerweise im Maßstab gezeichnet sind. Es wird begrüßt werden, dass diese ausführliche Beschreibung und die entsprechenden Figuren den Umfang der vorliegenden Offenbarung auf keine Weise begrenzen und dass die ausführliche Beschreibung und Figuren bloß ein paar Beispiele bereitstellen, um manche Weisen zu veranschaulichen, auf die die erfinderischen Konzepte erscheinen können.
  • Die vorliegende Offenbarung stellt viele verschiedene Ausführungsformen oder Beispiele zum Implementieren verschiedener Merkmale dieser Offenbarung bereit. Spezifische Beispiele von Komponenten und Anordnungen werden unten beschrieben, um die vorliegende Offenbarung zu vereinfachen. Diese sind selbstverständlich bloß Beispiele und nicht angedacht, begrenzend zu sein. Zum Beispiel kann die Bildung eines ersten Merkmals über oder auf einem zweiten Merkmal in der folgenden Beschreibung Ausführungsformen enthalten, in denen die ersten und zweiten Merkmale in direktem Kontakt gebildet sind, und kann auch Ausführungsformen enthalten, in denen zusätzliche Merkmale zwischen den ersten und zweiten Merkmalen gebildet werden können, sodass die ersten und zweiten Merkmale nicht in direktem Kontakt sein könnten. Zusätzlich kann die vorliegende Offenbarung Bezugsnummer und/oder - buchstaben in den unterschiedlichen Beispielen wiederholen. Diese Wiederholung dient zum Zweck der Vereinfachung und Klarheit und gibt selbst keine Beziehung zwischen den besprochenen unterschiedlichen Ausführungsformen und/oder Konfigurationen vor.
  • Weiter können räumliche relative Ausdrücke, wie „unterhalb“, „unter“, „niedriger“, „oberhalb“, „ober“ und dergleichen hierin zur Erleichterung der Beschreibung verwendet werden, um eine Beziehung eines Elements oder Merkmals zu (einem) anderen Element(en) oder Merkmal(en), wie in den Figuren veranschaulicht, zu beschreiben. Die räumlich relativen Ausdrücke sind angedacht, verschiedene Ausrichtungen der Vorrichtung in Verwendung oder Betrieb, zusätzlich zu der in den Figuren abgebildeten Ausrichtung zu umschließen. Die Einrichtung kann anderswie ausgerichtet (um 90 Grad gedreht oder bei andern Ausrichtungen) sein und die hierin verwendeten räumlich relativen Beschreibungsausdrücke können ebenso entsprechend interpretiert werden.
  • Viele tragbare Elektronikvorrichtungen (z.B. Kameras, Mobiltelefone usw.) enthalten einen Bildsensor zum Aufnehmen von Bildern. Ein Beispiel eines solchen Bildsensors ist ein komplementärer Metalloxidhalbleiter (CMOS) Bildsensor, der ein Array aktiver Pixelsensoren enthält. Jeder der aktiven Pixelsensoren umfasst einen Fotodetektor, der in einem Halbleitersubstrat angeordnet ist. Der Fotodetektor umfasst eine p-n-Kontaktstelle, die zwischen einem ersten dotierten Bereich, der einen ersten Dotierungstyp (z.B. Dotierung vom n-Typ) hat, und zweiten dotierten Bereich, der einen zweiten Dotierungstyp (z.B. Dotierung vom p-Typ) entgegen dem ersten Dotierungstyp hat, besteht.
  • Im Fall des CMOS Bildsensors kann Vorrichtungsskalierung die Abmessungen des ersten dotierten Bereichs reduzieren. Jedoch, die Abmessungen des ersten dotierten Bereichs zu reduzieren, macht es schwerer, ein Profil des ersten dotierten Bereichs zu steuern, wenn ein Ionenimplantationsprozess genutzt wird, der Ionen in eine Vorderseite des Halbleitersubstrats implantiert, um den ersten dotierten Bereich zu bilden. Daher kann die Full Well-Kapazität (z.B. die Ladungsmenge, die ein Fotodetektor vor Sättigung ansammeln kann) des Fotodetektors aufgrund des Ionenimplantationsprozesses reduziert sein, der die Größe des ersten dotierten Bereichs unerwünscht reduziert. Die Full Well-Kapazität des Fotodetektors zu reduzieren, kann die Arbeitsleistung des CMOS Bildsensors durch, zum Beispiel, Reduzieren des Hochkontrasts der aktiven Pixelsensoren negativ beeinträchtigen.
  • Zusätzlich sind tiefe Grabenisolation (DTI, Deep Trench Isolation) Strukturen oft zwischen angrenzenden ersten dotierten Bereichen angelegt, um benachbarte Fotodetektoren zu isolieren. Aufgrund der Schwierigkeit, das Profil der ersten dotierten Bereiche zu steuern, können manche erste dotierte Bereiche die DTI Strukturen (z.B. aufgrund dessen, dass die Größe des ersten dotierten Bereichs durch den Ionenimplantationsprozess unerwünscht erhöht wird) kontaktieren. Aufgrund von Defekten entlang einer Schnittstelle (z.B. Silizium (Si) - Siliziumdioxid (SiO2) Schnittstellenfangstellen) zwischen der DTI Struktur und dem Halbleitersubstrat, können die DTI Strukturen Rauschsignale erzeugen, die Dunkelstrom und/oder Anzahlen weißer Pixel erhöhen. Eine mögliche Lösung, diese Rauschsignale zu reduzieren, ist es, eine dielektrische Schicht mit hoher Dielektrizitätszahl zwischen den DTI Strukturen und dem Halbleitersubstrat anzulegen. Jedoch kann dies Herstellungskomplexitäten (z.B. zusätzliche Abscheidungsprozesse, Fotolithografieprozesse, Ätzprozesse usw.) erhöhen und daher die Herstellungskosten des CMOS Bildsensors erhöhen.
  • In unterschiedlichen Ausführungsformen richtet sich die vorliegende Offenbarung an ein CMOS Bild, das eine dotierte epitaktische Schicht verwendet, um ein Profil eines ersten dotierten Bereichs zu steuern, um Full Well-Kapazität zu verbessern. In manchen Ausführungsformen hat der CMOS Bildsensor einen Fotodetektor, der einen ersten dotierten Bereich hat, der in einem Halbleitersubstrat angeordnet ist. Die dielektrische Schicht ist über dem Halbleitersubstrat angeordnet und umfasst eine DTI Struktur, die sich in das Halbleitersubstrat an einer Seite des ersten dotierten Bereichs erstreckt. Eine epitaktische Schicht ist zwischen der dielektrischen Schicht und dem Halbleitersubstrat angelegt. Der zweite dotierte Bereich ist im Halbleitersubstrat angeordnet und trennt die epitaktische Schicht vom ersten dotierten Bereich. Zusätzlich umfasst die epitaktische Schicht einen Dotierstoff, der einen entgegengesetzten Dotierungstyp zum ersten dotierten Bereich hat.
  • Weil die epitaktische Schicht einen Dotierstoff umfasst, der einen entgegengesetzten Dotierungstyp als der erste dotierte Bereich hat und weil die epitaktische Schicht zwischen der dielektrischen Schicht und dem Halbleitersubstrat angeordnet ist, kann der Dotierstoff von der epitaktischen Schicht in das Halbleitersubstrat getrieben werden, um den zweiten dotierten Bereich zu bilden. Den Dotierstoff der epitaktischen Schicht in das Halbleitersubstrat zu treiben, um den zweiten dotierten Bereich zu bilden, stellt größere Kontrolle über das Profil des ersten dotierten Bereichs bereit, als den ersten dotierten Bereich mit einem Ionenimplantationsprozess zu bilden, der Ionen in eine Vorderseite des Halbleitersubstrats implantiert. Daher kann die Größe des ersten dotierten Bereichs erhöht werden; dadurch wird Arbeitsleistung des CMOS Bildsensors durch Erhöhen der Full Well-Kapazität des Fotodetektors verbessert. Zusätzlich kann der zweite dotierte Bereich den ersten dotierten Bereich von den DTI Strukturen (z.B. durch p-n-Kontaktstellenisolation) isolieren. Daher, ohne Herstellungskomplexitäten zu erhöhen, können Dunkelstromarbeitsleistung und/oder Zahlen weißer Pixel des CMOS Bildsensors dadurch verbessert werden, die Rauschsignale, die von den DTI Strukturen (z.B. Si - Si02 Schnittstellenfangstellen) erzeugt werden, davon abzuhalten, vom Fotodetektor gesammelt zu werden. Dementsprechend können die Kosten dafür, den CMOS Bildsensor herzustellen, reduziert werden.
  • 1 veranschaulicht eine Schnittansicht mancher Ausführungsformen eines komplementären Metalloxidhalbleiter (CMOS) Bildsensors 100, der zweite dotierte Bereiche umfasst, die zwischen ersten dotierten Bereichen und einer dielektrischen Schicht angeordnet sind, um Full Well-Kapazität zu verbessern.
  • Wie in 1 gezeigt, umfasst der CMOS Bildsensor 100 ein Halbleitersubstrat 102, das eine Vielzahl von Fotodetektoren 103a-103c hat. In manchen Ausführungsformen umfasst die Vielzahl von Fotodetektoren 103a-103c einen ersten Fotodetektor 103a, einen zweiten Fotodetektor 103b und einen dritten Fotodetektor 103c. Die Fotodetektoren 103a-103c sind konfiguriert, einfallende Strahlung 118 (z.B. Photonen) in ein elektrisches Signal umzuwandeln.
  • Jeder der Fotodetektoren 103a-103c umfasst einen ersten dotierten Bereich 104. In manchen Ausführungsformen kann der erste dotierte Bereich 104 einen Bereich des Halbleitersubstrats 102 umfassen, das einen ersten Dotierungstyp (z.B. Dotierung vom n-Typ) hat. In weiteren Ausführungsformen umfasst jeder der Fotodetektoren 103a-103c eine p-n-Kontaktstelle, die zwischen dem ersten dotierten Bereich 104 und einem zweiten dotierten Bereich 124 besteht, der einen zweiten Dotierungstyp (z.B. Dotierung vom p-Typ) entgegen dem ersten Dotierungstyp hat. In noch weiteren Ausführungsformen können die Fotodetektoren 103a-103c im Halbleitersubstrat 102 in einem Array angeordnet sein, das Reihen und/oder Spalten umfasst.
  • Ein Well-Bereich 107 ist im Halbleitersubstrat 102 nahe einer Vorderseite 102f des Halbleitersubstrats angeordnet. Der Well-Bereich 107 erstreckt sich in das Halbleitersubstrat 102, von der Vorderseite 102f des Halbleitersubstrats 102 zu einer Position im Halbleitersubstrat 102, die zwischen der Vorderseite 102f des Halbleitersubstrats 102 und einer Rückseite 102b des Halbleitersubstrats 102 entgegen der Vorderseite 102f des Halbleitersubstrats 102 angeordnet ist. In manchen Ausführungsformen umfasst der Well-Bereich 107 den zweiten Dotierungstyp (z.B. Dotierung vom p-Typ).
  • Eine dielektrische Schicht 106 ist über dem Halbleitersubstrat 102 angeordnet. Weiter erstrecken sich eine Vielzahl von Bereichen der dielektrischen Schicht 106 jeweils in das Halbleitersubstrat 102 zwischen den Fotodetektoren 103a-103c. In manchen Ausführungsformen ist die dielektrische Schicht 106 über der Rückseite 102b des Halbleitersubstrats 102 angeordnet. In weiteren Ausführungsformen steht die Rückseite 102b des Halbleitersubstrats 102 einer Zwischenverbindungsstruktur 108 gegenüber, die eine Vielzahl von leitfähigen Merkmalen 110 (z.B. leitfähige Leitungen, leitfähige Durchkontaktierungen, Kontaktfelder, usw.) umfasst, die in einer Zwischenschichtdielektrikum (ILD, Interlayer Dielectric) Schicht 112 angeordnet sind. In weiteren Ausführungsformen kann die dielektrische Schicht 106 ein Oxid, ein Nitrid oder ein anderes dielektrisches Material umfassen. In weiteren Ausführungsformen ist die dielektrische Schicht 106 eine fortlaufende Schicht, die sich über die Rückseite 102b des Halbleitersubstrats 102 und in das Halbleitersubstrat durch die Rückseite 102b des Halbleitersubstrats 102 erstreckt.
  • Tiefe Grabenisolation (DTI) Strukturen 114 sind im Halbleitersubstrat 102 angeordnet. Die DTI Strukturen 114 umfassen die Bereiche der dielektrischen Schicht 106, die sich jeweils in das Halbleitersubstrat 102 zwischen den Fotodetektoren 103a-103c erstrecken. Die DTI Strukturen 114 sind konfiguriert, benachbarte Fotodetektoren 103a-103c zu isolieren (z.B. Rauschsignale). In manchen Ausführungsformen können die DTI Strukturen 114 tiefe Rückseitengrabenisolation (BDTI, Back-side Deep Trench Isolation) Strukturen sein, die sich vertikal von der Rückseite 102b des Halbleitersubstrats 102 zu Stellen im Halbleitersubstrat 102 erstrecken. In weiteren Ausführungsformen erstrecken sich die DTI Strukturen 114 in den Well-Bereich 107. In anderen Ausführungsformen haben die DTI Strukturen 114 untere Flächen, die zwischen dem Well-Bereich 107 und der Rückseite 102b des Halbleitersubstrats 102 angeordnet sind.
  • Eine Vielzahl von Farbfiltern 116a-116c ist über der dielektrischen Schicht 106 angeordnet. Die Vielzahl von Farbfiltern 116a-116c lassen jeweils spezifische Wellenlängen einfallender Strahlung 118 durch. Zum Beispiel kann ein erster Farbfilter 116a (z.B. ein roter Farbfilter) Licht durchlassen, das Wellenlängen in einer ersten Spanne hat, ein zweiter Farbfilter 116b (z.B. ein grüner Farbfilter) kann Licht durchlassen, das Wellenlängen in einer zweiten Spanne hat, die sich von der ersten Spanne unterscheidet, und ein dritter Farbfilter 116c (z.B. ein blauer Farbfilter) kann Licht durchlassen, das Wellenlängen in einer dritten Spanne hat, die sich von der ersten und zweiten Spanne unterscheidet. Eine Vielzahl von Mikrolinsen 120 ist über der Vielzahl von Farbfiltern 116a-116c angeordnet. Entsprechende Mikrolinsen 120 sind seitlich mit den Farbfiltern 116a-116c ausgerichtet und überlagern die Fotodetektoren 103a-103c. Die Mikrolinsen 120 sind konfiguriert, die einfallende Strahlung 118 (z.B. Licht) zu den Fotodetektoren 103a-103c zu fokussieren.
  • Eine epitaktische Schicht 122 ist zwischen der dielektrischen Schicht 106 und dem Halbleitersubstrat 102 und zwischen den DTI Strukturen 114 und dem Halbleitersubstrat 102 angeordnet. In manchen Ausführungsformen trennt die epitaktische Schicht 122 die dielektrische Schicht 106 von der Rückseite 102b des Halbleitersubstrats 102. In manchen Ausführungsformen trennt die epitaktische Schicht 122 eine untere Fläche und Seitenwände der DTI Strukturen 114 vom Halbleitersubstrat 102. In weiteren Ausführungsformen ist die epitaktische Schicht 122 eine fortlaufende Schicht und trennt die DTI Strukturen 114 fortlaufend vom Halbleitersubstrat 102 und trennt die dielektrische Schicht 106 fortlaufend von der Rückseite 102b des Halbleitersubstrats 102. In noch weitern Ausführungsformen kann die epitaktische Schicht 122 fortlaufend die Rückseite 102b des Halbleitersubstrats 102, untere Flächen der DTI Strukturen 114 und Seitenwände der DTI Strukturen 114 kontaktieren.
  • Weiter umfasst die epitaktische Schicht 122 einen Dotierstoff, der einen entgegengesetzten Dotierungstyp (z.B. Dotierung vom p-Typ) als der erste dotierte Bereich 104 hat. In manchen Ausführungsformen kann der Dotierstoff zum Beispiel Bor (B), Kohlenstoff (C), Phosphor (P), eine andere Dotierungsart oder eine Kombination der Vorangehenden sein. In weiteren Ausführungsformen hat die epitaktische Schicht 122 denselben Dotierungstyp wie der Well-Bereich 107. In noch weiteren Ausführungsformen ist die epitaktische Schicht 122 dotiertes Silizium.
  • Zweite dotierte Bereiche 124 sind im Halbleitersubstrat 102 jeweils zwischen der epitaktischen Schicht 122 und den ersten dotierten Bereichen 104 angeordnet. In manchen Ausführungsformen haben die zweiten dotierten Bereiche 124 Seitenwände, die sich von der Rückseite 102b des Halbleitersubstrats 102 in den Well-Bereich 107 erstrecken. In weiteren Ausführungsformen trennt jeder der zweiten dotierten Bereiche 124 fortlaufend den ersten dotierten Bereich 104 eines der Fotodetektoren 103a-103c von den DTI Strukturen 114 und der dielektrischen Schicht 106. In noch weiteren Ausführungsformen kann jeder der zweiten dotierten Bereiche 124 fortlaufend den ersten dotierten Bereich 104 des einen der Fotodetektoren 103a-103c, eine untere Fläche der epitaktischen Schicht 122 und Seitenwände der epitaktischen Schicht 122 kontaktieren. In unterschiedlichen Ausführungsformen kleidet jeder der zweiten dotierten Bereiche 124 einheitlich die untere Fläche der epitaktischen Schicht 122 und die Seitenwände der epitaktischen Schicht 122 aus. In manchen Ausführungsformen sind die zweiten dotierten Bereiche 122 von Dotierstoffen (z.B. Bor (B), Kohlenstoff (C) usw.) gebildet, die von der epitaktischen Schicht 122 in das Halbleitersubstrat 102 diffundieren. In solchen Ausführungsformen umfassen die zweiten dotierten Bereiche 124 denselben Dotierungstyp (z.B. Dotierung vom p-Typ) wie die epitaktische Schicht 122.
  • Die zweiten dotierten Bereiche 124 isolieren (z.B. durch p-n-Kontaktstellenisolation) jeweils den ersten dotierten Bereich 104 der Fotodetektoren 103a-103c von den DTI Strukturen 114 und der dielektrischen Schicht 106. Daher, ohne Herstellungskomplexitäten (z.B. zusätzliche Abscheidungsprozesse, Fotolithografieprozesse, Ätzprozesse usw.) zu erhöhen, können die zweiten dotierten Bereiche 124 Dunkelstromarbeitsleistung und/oder Zahlen weißer Pixel des CMOS Bildsensors 100 dadurch verbessern, Rauschsignale, die von den DTI Strukturen 114 (z.B. Si - SiO2 Schnittstellenfangstellen) und/oder der dielektrischen Schicht 106 verursacht werden, daran zu hindern, von Fotodetektoren 103a-103c gesammelt zu werden. Dementsprechend können die Kosten dafür, den CMOS Bildsensor 100 herzustellen, reduziert werden.
  • 2A-2C veranschaulichen Schnittansichten mancher Ausführungsformen eines integrierten Chips (IC) 200, der den CMOS Bildsensor 10 von 1 umfasst.
  • Wie in 2A gezeigt, sind der erste Fotodetektor 103a und der zweite Fotodetektor 103b im Halbleitersubstrat 102 angeordnet und seitlich voneinander beabstandet. Der erste Fotodetektor 103a und der zweite Fotodetektor 103b umfassen jeweils einen ersten dotierten Bereich 104. In manchen Ausführungsformen sind der erste dotierte Bereich 104 des ersten Fotodetektors 103a und der erste dotierte Bereich 104 des zweiten Fotodetektors 103b diskrete Bereiche des Halbleitersubstrats 102, das den ersten Dotierungstyp umfasst.
  • Eine tiefe Rückseitengrabenisolation (BDTI) Struktur 204 ist im Halbleitersubstrat 102 angeordnet. Die BDTI Struktur 204 erstreckt sich von der Rückseite 102b des Halbleitersubstrats 102 zu einer Position zwischen dem ersten Fotodetektor 103a und dem zweiten Fotodetektor 103b. Die BDTI Struktur 204 umfasst einen Bereich der dielektrischen Schicht 106, der sich in das Halbleitersubstrat 102 erstreckt, von der Rückseite 102b des Halbleitersubstrats 102 zwischen dem ersten Fotodetektor 103a und dem zweiten Fotodetektor 103b.
  • Die epitaktische Schicht 122 trennt die BDTI Struktur 204 und die dielektrische Schicht 106 vom Halbleitersubstrat 102. In manchen Ausführungsformen hat die epitaktische Schicht 122 angewinkelte untere Flächen 122L, die sich jeweils voneinander in entgegengesetzten seitlichen Richtungen nach außen und vertikal zur Rückseite 102b des Halbleitersubstrats 102 erstrecken. Weiter hat die epitaktische Schicht 122 im Wesentlichen vertikale Seitenwände 122s, die sich jeweils von den angewinkelten unteren Flächen 122L zu der Rückseite 102b des Halbleitersubstrats 102 erstrecken. Außerdem hat die epitaktische Schicht 122 angewinkelte obere Seitenwände 122u, die sich von den im Wesentlichen vertikalen Seitenwänden 122s in entgegengesetzten Richtungen zueinander beziehungsweise vertikal zur Rückseite 102b des Halbleitersubstrats nach innen erstrecken. In manchen Ausführungsformen erstrecken sich die angewinkelten oberen Seitenwände 122u weniger nach innen, als sich die angewinkelten unteren Flächen 122L nach außen erstrecken.
  • In manchen Ausführungsformen umfasst die epitaktische Schicht 122 dotiertes Silizium, das denselben Dotierungstyp (z.B. Dotierung vom p-Typ) aufweist wie der Well-Bereich 107. In solchen Ausführungsformen kann die epitaktische Schicht 122 einen Dotierstoff umfassen, wie zum Beispiel Bor (B), Kohlenstoff (C), manche andere Dotierungsarten oder eine Kombination der Vorangehenden. In weiteren Ausführungsformen kann die epitaktische Schicht 122 eine Dotierungskonzentration zwischen etwa 1 × 1018 cm3 und etwa 2 × 1020 cm3 haben. In weiteren Ausführungsformen kann die epitaktische Schicht 122 eine Dicke zwischen etwa 1 Nanometer (nm) und etwa 30 nm haben. Insbesondere kann die epitaktische Schicht 122 eine Dicke zwischen etwa 1 nm und etwa 10 nm haben. In weiteren Ausführungsformen hat die epitaktische Schicht 122 eine erste Dicke entlang der im Wesentlichen vertikalen Seitenwände 122s, der angewinkelten oberen Seitenwänden 122u und der angewinkelten unteren Flächen 122L, und eine zweite Dicke, die größer als die erste Dicke ist, entlang eines Bodenabschnitts 122b der epitaktischen Schicht 122.
  • In manchen Ausführungsformen kontaktieren die angewinkelten Flächen 122L der epitaktischen Schicht 122 den Well-Bereich 107. In weiteren Ausführungsformen kontaktieren die angewinkelten unteren Flächen 122L der epitaktischen Schicht 122 einen Abschnitt des Well-Bereichs 107, der sich vertikal zwischen dem ersten Fotodetektor 103a und dem zweiten Fotodetektor 103b erstreckt. In noch weiteren Ausführungsformen können die angewinkelten unteren Flächen 122L der epitaktischen Schicht 122 sich jeweils über Seitenwände des Abschnitts des Well-Bereichs 107 hinaus erstrecken, der sich vertikal zwischen dem ersten Fotodetektor 103a und dem zweiten Fotodetektor 103b erstreckt.
  • Zweite dotierte Bereiche 124 sind im Halbleitersubstrat 102 zwischen der epitaktischen Schicht 122 und dem ersten dotierten Bereich 104 des ersten Fotodetektors 103a beziehungsweise der epitaktischen Schicht 122 und dem ersten dotierten Bereich 104 des zweiten Fotodetektors 103b angeordnet. In manchen Ausführungsformen erstrecken sich die zweiten dotierten Bereiche 124 von der Rückseite 102b des Halbleitersubstrats 102 in das Halbleitersubstrat 102, entlang der angewinkelten oberen Seitenwände 122u der epitaktischen Schicht 122, entlang der im Wesentlichen vertikalen Seitenwände 122s der epitaktischen Schicht 122 beziehungsweise entlang von Abschnitten der angewinkelten unteren Flächen 122L der epitaktischen Schicht 122. In solchen Ausführungsformen können die zweiten dotierten Bereiche 124 die epitaktische Schicht 122 einheitlich auskleiden. In weiteren Ausführungsformen erstrecken sich die zweiten dotierten Bereiche 124 jeweils seitlich entlang der Rückseite 102b des Halbleitersubstrats 102, sodass die zweiten dotierten Bereiche 124 die Rückseite 102b des Halbleitersubstrats 102 vom ersten dotierten Bereich 104 des ersten Fotodetektors 103a beziehungsweise vom ersten dotierten Bereich 104 des zweiten Fotodetektors 103b trennen. In solchen Ausführungsformen können die zweiten dotierten Bereiche 124 sich einheitlich entlang der epitaktischen Schicht 122 in seitlichen Richtungen nahe der Rückseite 102b des Halbleitersubstrats 102 erstrecken.
  • In manchen Ausführungsformen können die zweiten dotierten Bereiche 124 sich jeweils unter den angewinkelten unteren Flächen 122L der epitaktischen Schicht 122 in den Well-Bereich 107 erstrecken. In solchen Ausführungsformen können Abschnitte der zweiten dotierten Bereiche 124, die sich in den Well-Bereich 107 (als Phantom gezeigt) erstrecken, eine höhere Dotierungskonzentration haben, als der Well-Bereich 107. In weiteren solchen Ausführungsformen können die Abschnitte von zweiten dotierten Bereichen 124, die sich in den Well-Bereich 107 (z.B. als Phantom gezeigt) erstrecken, eine höhere Dotierungskonzentration haben, als Abschnitte der zweiten dotierten Bereiche 124, die außerhalb des Well-Bereichs 107 angeordnet sind.
  • In weiteren Ausführungsformen sind die zweiten dotierten Bereiche 124 von einem Dotierstoff (z.B. Bor (B), Kohlenstoff (C), usw.) gebildet, der von der epitaktischen Schicht 122 in das Halbleitersubstrat 102 getrieben wird. In solchen Ausführungsformen umfassen die zweiten dotierten Bereiche 124 denselben Dotierungstyp (z.B. Dotierung vom p-Typ) wie die epitaktische Schicht 122. In weiteren Ausführungsformen können die zweiten dotierten Bereiche 124 eine Dicke von weniger als etwa 50 nm haben. In noch weiteren Ausführungsformen können die zweiten dotierten Bereiche 124 eine Dotierungskonzentration zwischen etwa 1 × 1018 cm3 und etwa 2 × 1020 cm3 haben.
  • Die zweiten dotierten Bereiche 124 isolieren (z.B. durch p-n-Kontaktstellenisolation) jeweils den ersten dotierten Bereich 104 des ersten Fotodetektors 103a von der BDTI Struktur 204 und den ersten dotierten Bereich 104 des zweiten Fotodetektors 103b von der BDTI Struktur 204. Daher, ohne Herstellungskomplexitäten (z.B. zusätzliche Abscheidungsprozesse, Fotolithografieprozesse, Ätzprozesse, usw.) zu erhöhen, können die zweiten dotierten Bereiche 124 Dunkelstromarbeitsleistung und/oder Zahlen weißer Pixel des CMOS Bildsensors 100 dadurch verbessern, Rauschsignale, die von der BDTI Struktur 204 (z.B. Si - SiO2 Schnittstellenfangstellen) und/oder der dielektrischen Schicht verursacht werden, daran zu hindern, vom ersten Fotodetektor 103a und/oder dem zweiten Fotodetektor 103b gesammelt zu werden. Dementsprechend können die Kosten dafür, den IC 200 herzustellen, reduziert werden.
  • Wie in 2B gezeigt, ist die epitaktische Schicht 122 einheitlich zwischen der dielektrischen Schicht 106 und dem Halbleitersubstrat 102 angeordnet, sodass die epitaktische Schicht 122 einheitlich zwischen der BDTI Struktur 204 und dem Halbleitersubstrat 102 angeordnet und einheitlich zwischen der dielektrischen Schicht 106 und der Rückseite 102b des Halbleitersubstrats 102 angeordnet ist. In manchen Ausführungsformen hat die epitaktische Schicht 122 angewinkelte untere Flächen 122L, die zwischen der Rückseite 102b des Halbleitersubstrats 102 und dem Well-Bereich 107 angeordnet sind. Obwohl die epitaktische Schicht 122 angewinkelte untere Flächen 122L hat, die zwischen der Rückseite 102b des Halbleitersubstrats 102 und dem Well-Bereich 107 angeordnet sind, können die zweiten dotierten Bereiche 124 sich immer noch in den Well-Bereich 107 erstrecken. In anderen Ausführungsformen könnten die zweiten dotierten Bereiche 124 sich nicht in den Well-Bereich 107 erstrecken.
  • Wie in 2C gezeigt, erstreckt sich die epitaktische Schicht 122 von der Rückseite 102b des Halbleitersubstrats 102 in den Well-Bereich 107, sodass sich Seitenwände der epitaktischen Schicht 122 in den Well-Bereich 107 erstrecken. In manchen Ausführungsformen hat die epitaktische Schicht 122 eine im Wesentlichen gerundete untere Fläche, die unterhalb der BDTI Struktur 204 angeordnet ist. Weiter hat die epitaktische Schicht 122 untere angewinkelte Seitenwände, die sich von der im Wesentlichen gerundeten unteren Fläche in entgegengesetzten seitlichen Richtungen voneinander nach außen und vertikal zur Rückseite 102b des Halbleitersubstrats 102 erstrecken. Außerdem hat die epitaktische Schicht 122 angewinkelte obere Seitenwände, die sich von den angewinkelten unteren Seitenwänden in entgegengesetzten seitlichen Richtungen hin zueinander und vertikal zur Rückseite 102b des Halbleitersubstrats 102 erstrecken. In manchen Ausführungsformen erstrecken sich die angewinkelten oberen Seitenwände bei einem größeren Winkel nach innen, als sich die unteren angewinkelten Seitenwände nach außen erstrecken. In weiteren Ausführungsformen kontaktieren die unteren angewinkelten Seitenwände der epitaktischen Schicht 122 die zweiten dotierten Bereiche 124 und den Well-Bereich 107. In solchen Ausführungsformen kann die gerundete untere Fläche der epitaktischen Schicht 122 den Well-Bereich 107 kontaktieren.
  • 3 veranschaulicht eine Schnittansicht mancher Ausführungsformen eines Rückseitenbeleuchtung-CMOS (BSI-CMOS) Bildsensors 300, umfassend einen zweiten dotierten Bereich, der zwischen einem ersten dotierten Bereich und einer dielektrischen Schicht angeordnet ist, um Full Well-Kapazität zu verbessern.
  • Der BSI-CMOS Bildsensor 300 umfasst einen Pixelsensor 301 (z.B. einen aktiven Pixelsensor). Der Pixelsensor 301 umfasst einen Fotodetektor 103, der in einem Halbleitersubstrat 102 angeordnet ist. In manchen Ausführungsformen kann das Halbleitersubstrat 102 zum Beispiel ein Massensiliziumsubstrat, ein Silizium-auf-einem-Isolator (SOI) Substrat oder ein anderes Halbleitersubstrat umfassen. In weiteren Ausführungsformen umfasst der Fotodetektor 103 einen ersten dotierten Bereich 104 mit einem ersten Dotierungstyp (z.B. Dotierung vom n-Typ). In noch weiteren Ausführungsformen ist ein Well-Bereich 107, der einen zweiten Dotierungstyp (z.B. Dotierung vom p-Typ) hat, im Halbleitersubstrat 102 nahe einer Vorderseite 102f des Halbleitersubstrats 102 angeordnet.
  • Ein Transfertransistor 306 ist über der Vorderseite 102f des Halbleitersubstrats 102 angeordnet. Der Transfertransistor 306 umfasst eine dielektrische Gate-Schicht 308, die über der Vorderseite 102f des Halbleitersubstrats 102 angeordnet ist, und eine Gate-Elektrode 310, die an der dielektrischen Gate-Schicht 308 angeordnet ist. In manchen Ausführungsformen sind Seitenwandabstandhalter 312 an entgegengesetzten Seiten der Gate-Elektrode 310 und entgegengesetzten Seitenwänden der dielektrischen Gate-Schicht 308 angeordnet. Der Transfertransistor 306 ist konfiguriert, akkumulierte Ladung im ersten dotierten Bereich 104 an einen erdfreien Diffusionsknoten 314 zu transferieren. In weiteren Ausführungsformen kann der Transfertransistor 306 von angrenzenden Transfertransistoren (nicht gezeigt) durch eine oder mehrere Isolationsstrukturen 304 (z.B. Grabenisolation (STI, Shallow Trench Isolation) Strukturen) isoliert sein, die im Well-Bereich 107 an entgegengesetzten Seiten des Transfertransistors 306 angeordnet sind. Die eine oder mehreren Isolationsstrukturen 304 können ein dielektrisches Material, zum Beispiel ein Oxid (z.B. Siliziumdioxid (Si02)), ein Nitrid, ein Oxynitrid oder dergleichen, umfassen.
  • Eine ILD Schicht 122 ist an der Vorderseite 102f des Halbleitersubstrats 102 angeordnet. In manchen Ausführungsformen umfasst die ILD Schicht 112 ein oder mehrere ILD Materialien. In weiteren Ausführungsformen kann die ILD Schicht 112 eines oder mehreres einer dielektrischen Schicht mit niedriger Dielektrizitätszahl (z.B. ein Dielektrikum mit einer dielektrischen Konstante von weniger als etwa 3,9), einer dielektrischen Schicht mit ultraniedriger Dielektrizitätszahl oder einem Oxid (z.B. Si02) umfassen. Leitfähige Kontakte 316 sind in der ILD Schicht 112 angeordnet. Die leitfähigen Kontakte 316 erstrecken sich von der Gate-Elektrode 310 und dem erdfreien Diffusionsknoten 314 zu einer oder mehreren Metalldrahtschichten (nicht gezeigt). In unterschiedlichen Ausführungsformen können die leitfähigen Kontakte 316 zum Beispiel Kupfer, Wolfram oder ein anderes leitfähiges Material umfassen.
  • Eine dielektrische Schicht 106 ist über einer Rückseite 102b des Halbleitersubstrats 102 angeordnet. Eine Vielzahl von Bereichen der dielektrischen Schicht 106 erstreckt sich von der Rückseite 102b des Halbleitersubstrats 102 in das Halbleitersubstrat 102 an entgegengesetzten Seiten des Fotodetektors 103. Die dielektrische Schicht 106 trennt eine Vielzahl von Farbfilter n116a-116c vertikal von der Rückseite 102b des Halbleitersubstrats 102. In manchen Ausführungsformen kann die Vielzahl von Farbfiltern 116a-116c in einer Gitterstruktur 320 angelegt sein, die über der dielektrischen Schicht 106 angeordnet ist. In manchen Ausführungsformen kann die Gitterstruktur 320 ein gestapeltes Gitter mit einem Metallrahmen, der von einem dielektrischen Material umgeben ist, umfassen. In weiteren Ausführungsformen können die dielektrische Schicht 106 und das dielektrische Material der Gitterstruktur 320 ein selbes dielektrisches Material (z.B. SiO2) umfassen.
  • Eine Vielzahl von Mikrolinsen 120 ist jeweils über der Vielzahl von Farbfiltern 116a-116c angeordnet. In manchen Ausführungsformen haben die Mikrolinsen 120 im Wesentlichen ebene Bodenflächen, die jeweils die Vielzahl von Farbfiltern 116a-116c kontaktieren. In weiteren Ausführungsformen haben die Mikrolinsen 120 eine gekrümmte obere Fläche. In solchen Ausführungsformen ist die gekrümmte obere Fläche einer der Mikrolinsen 120 konfiguriert, einfallende Strahlung zu dem unterliegenden Fotodetektor 103 zu fokussieren.
  • Tiefe Rückseitengrabenisolation (BDTI) Strukturen 204 sind im Halbleitersubstrat 102 angeordnet und erstrecken sich von der Rückseite 102b des Halbleitersubstrats 102 in das Halbleitersubstrat 102 an entgegengesetzten Seiten des Fotodetektors 103. Die BDTI Strukturen 204 umfassen die Vielzahl von Bereichen der dielektrischen Schicht 106, die sich jeweils in das Halbleitersubstrat 102 an entgegengesetzten Seiten des Fotodetektors 103 erstrecken. In manchen Ausführungsformen umfassen die BDTI Strukturen 204 zum Beispiel ein Oxid (z.B. SiO2), ein Nitrid, ein Oxynitrid oder dergleichen.
  • Eine epitaktische Schicht 122 ist zwischen der dielektrischen Schicht 106 und dem Halbleitersubstrat 102 angeordnet, sodass die BDTI Strukturen 204 und die dielektrische Schicht 106 durch die epitaktische Schicht 122 vom Halbleitersubstrat 102 getrennt sind. In manchen Ausführungsformen kann die epitaktische Schicht 122 einen entgegengesetzten Dotierungstyp als der erste dotierte Bereich 104 haben. In weiteren Ausführungsformen kann die epitaktische Schicht 122 Silizium (Si) und einen oder mehrere Dotierstoffe umfassen, wie zum Beispiel Bor (B), Phosphor (P), Kohlenstoff (C), einen anderen geeigneten Dotierstoff oder eine Kombination des Vorangehenden. In weiteren Ausführungsformen haben der eine oder die mehreren Dotierstoffe einen entgegengesetzten Dotierungstyp (z.B. Dotierung vom p-Typ) als der erste dotierte Bereich 104.
  • Ein zweiter dotierter Bereich 124 ist im Halbleitersubstrat 102 zwischen dem ersten dotierten Bereich 104 und der epitaktischen Schicht 122 angeordnet. In manchen Ausführungsformen erstreckt sich der zweite dotierte Bereich 124 vertikal entlang von Seitenwänden der epitaktischen Schicht 122 und seitlich entlang einer unteren Fläche der epitaktischen Schicht 122. In weiteren Ausführungsformen umfasst der zweite dotierte Bereich 124 denselben Dotierungstyp (z.B. Dotierung vom p-Typ) wie der Well-Bereich 107. In weiteren Ausführungsformen umfasst der zweite dotierte Bereich 124 dieselben einen oder mehreren Dotierstoffe (z.B. Bor (B), Kohlenstoff (C) usw.) wie die epitaktische Schicht 122. In weiteren Ausführungsformen umfasst der zweite dotierte Bereich 124 eine andere Dotierungskonzentration als der Well-Bereich 107. In anderen Ausführungsformen umfasst der zweite dotierte Bereich 124 eine im Wesentlichen ähnliche Dotierungskonzentration wie der Well-Bereich 107.
  • Während betrieb des BSI-CMOS Sensors 300, ist einfallende Strahlung durch eine der Mikrolinse 120 zum unterliegenden Fotodetektor 103 fokussiert. Wenn einfallende Strahlung ausreichender Energie den Fotodetektor 103 trifft, erzeugt sie ein Elektronenlochpaar, das einen Fotostrom erzeugt. Der Transfertransistor 306 steuert Ladungstransfer vom Fotodetektor 103 zum erdfreien Diffusionsknoten 314. Falls der Ladungsgrad im erdfreien Diffusionsknoten 314 ausreichend hoch ist (oder falls eine vorgegebene Zeit zur Ladungssammlung erfüllt ist), wird ein Source-Folgertransistor 322 aktiviert und Ladungen werden selektiv gemäß Betrieb eines Reihenauswahltransistors 324 ausgegeben, der zum Adressieren verwendet wird. Ein Rücksetztransistor 326 ist konfiguriert, den Fotodetektor 103 zwischen Belichtungsphasen zurückzusetzen.
  • 4 veranschaulicht eine Schnittansicht mancher Ausführungsformen eines gestapelten CMOS Bildsensors 400, der den Rückseitenbeleuchtung-CMOS (BSI-CMOS) Bildsensor 300 von 3 umfasst, der mit einem zweiten integrierten Chip (IC) 403 gekoppelt ist.
  • Wie in 4 gezeigt, umfasst der BSI-CMOS Bildsensor 300 eine Zwischenverbindungsstruktur 108, die an der Vorderseite 102f des Halbleitersubstrats 102 angeordnet ist. In manchen Ausführungsformen umfasst die Zwischenverbindungsstruktur 108 eine obere Passivierungsschicht 401, die an der ILD Schicht 112 angeordnet ist. Eine Vielzahl von leitfähigen Merkmalen 110 (z.B. leitfähige Leitungen und leitfähige Durchkontaktierungen) ist in der ILD Schicht 112 angeordnet und elektrisch mit den leitfähigen Kontakten 316 gekoppelt. In manchen Ausführungsformen ist eine Vielzahl von Kontaktfeldern in der oberen Passivierungsschicht 401 angeordnet und elektrisch mit der Vielzahl von leitfähigen Merkmalen 110 gekoppelt. In weiteren Ausführungsformen können die Kontaktfelder 402 zum Beispiel Aluminium, Gold, Kupfer oder ein anderes leitfähiges Material umfassen. In noch weiteren Ausführungsformen kann die obere Passivierungsschicht 401 zum Beispiel ein Oxid, ein Nitrid und Oxynitrid, ein Polymer oder ein anderes dielektrisches Material umfassen.
  • Der zweite IC 403 umfasst eine Halbleitervorrichtung. In manchen Ausführungsformen ist die Halbleitervorrichtung ein Metalloxidhalbleiterfeldeffekttransistor (MOSFET, Metal-Oxide-Semiconductor Field-Effect Transistor) 404, der an einer Vorderseite 406f eines zweiten Halbleitersubstrats 406 angeordnet ist. In manchen Ausführungsformen kann das zweite Halbleitersubstrat 406 zum Beispiel ein Silizium-auf-einem-Isolator (SOI) Substrat oder ein anderes Halbleitersubstrat umfassen. In weiteren Ausführungsformen umfasst der MOSFET 404 ein Paar von Source/Drain-Bereichen 408, die im zweiten Halbleitersubstrat 406 angeordnet sind, eine dielektrische MOSFET-Gate-Schicht 410, die über der Vorderseite 406f des zweiten Halbleitersubstrats 406 angeordnet ist, und eine MOSFET-Gate-Elektrode 412, die an der dielektrischen MOSFET-Gate-Schicht 410 angeordnet ist. In manchen Ausführungsformen sind die MOSFET-Seitenwandabstandhalter 413 an entgegengesetzten Seiten der MOSFET-Gate-Elektrode 412 und entgegengesetzten Seitenwänden der dielektrischen MOSFET-Gate-Schicht 410 angeordnet. In noch weiteren Ausführungsformen ist der zweite IC 403 eine anwendungsspezifische integrierte Schaltung (ASIC, Application-Specific Integrated Circuit), die konfiguriert ist, elektrische Signale zu verarbeiten, die vom BSI-CMOS Bildsensor 300 empfangen werden.
  • Eine zweite IC Zwischenverbindungsstruktur 414 ist über der Vorderseite 406f des zweiten Halbleitersubstrats 406 angeordnet. Die zweite IC Zwischenverbindungsstruktur 414 umfasst eine zweite IC ILD Schicht 416, die an der Vorderseite 406f des zweiten Halbleitersubstrats 406 angeordnet ist. In manchen Ausführungsformen kann die zweite IC ILD Schicht 416 eines oder mehreres einer dielektrischen Schicht mit niedriger Dielektrizitätszahl (z.B. ein Dielektrikum mit einer dielektrischen Konstante von weniger als etwa 3,9), einer dielektrischen Schicht mit ultraniedriger Dielektrizitätszahl oder einem Oxid (z.B. SiO2) umfassen. Eine Vielzahl von zweiten IC leitfähigen Kontakten 418 ist in der zweiten IC ILD Schicht 416 angeordnet. In manchen Ausführungsformen erstrecken sich die zweiten IC leitfähigen Kontakte 418 von der MOSFET-Gate-Elektrode 412 und dem Paar von Source/Drain-Bereichen 408 zu einer Vielzahl von zweiten IC leitfähigen Merkmalen 420 (z.B. leitfähige Leitungen und leitfähige Durchkontaktierungen), die in der zweiten IC ILD Schicht 416 angeordnet sind.
  • In manchen Ausführungsformen umfasst die zweite IC Zwischenverbindungsstruktur 414 eine zweite IC obere Passivierungsschicht 422, die an der zweiten IC ILD Schicht 416 angeordnet ist. Eine Vielzahl zweiter IC Kontaktfelder 424 ist in der zweiten IC oberen Passivierungsschicht 422 angeordnet und elektrisch mit den zweiten IC leitfähigen Merkmalen 420 gekoppelt. In weiteren Ausführungsformen ist die zweite IC Zwischenverbindungsstruktur 414 an die Zwischenverbindungsstruktur 108 gebondet (z.B. durch eutektisches Bonden, durch Hybridbonden usw.), sodass der MOSFET 404 elektrisch mit dem BSI-CMOS Bildsensor 300 gekoppelt ist.
  • 5-13 veranschaulichen eine Reihe von Schnittansichten mancher Ausführungsformen zum Bilden eines gestapelten CMOS Bildsensors, der einen zweiten dotierten Bereich umfasst, der zwischen einem ersten dotierten Bereich und einer dielektrischen Schicht angeordnet ist, um Full Well-Kapazität zu verbessern.
  • Wie in 5 gezeigt, ist ein dotierter Bereich 502 in einem Halbleitersubstrat 102 gebildet. In weiteren Ausführungsformen ist der dotierte Bereich 502 ein Bereich des Halbleitersubstrats 102, das einen ersten Dotierungstyp (z.B. Dotierung vom n-Typ) umfasst. In noch weiteren Ausführungsformen kann der dotierte Bereich 502 durch einen Bedeckungsionenimplantationsprozess (z.B. eine unmaskierte Ionenimplantation) gebildet werden, um Ionen in das Halbleitersubstrat 102 zu implantieren. In anderen Ausführungsformen kann der dotierte Bereich 502 durch einen selektiven Ionenimplantationsprozess gebildet werden, der eine Maskierungsschicht (nicht gezeigt) an einer Vorderseite 102f des Halbleitersubstrats 102 nutzt, um Ionen selektiv in das Halbleitersubstrat 102 zu implantieren.
  • Ebenso in 5 gezeigt ist, dass ein Well-Bereich 107 im Halbleitersubstrat 102 gebildet ist. In manchen Ausführungsformen ist der Well-Bereich 107 ein Bereich des Halbleitersubstrats 102, der einen zweiten Dotierungstyp (z.B. Dotierung vom p-Typ) entgegen dem ersten Dotierungstyp hat. In weiteren Ausführungsformen ist der Well-Bereich 107 in Kontakt mit dem dotierten Bereich 502 gebildet. In noch weiteren Ausführungsformen kann der Well-Bereich 107 durch einen Bedeckungsionenimplantationsprozess gebildet werden, um Ionen in das Halbleitersubstrat 102 zu implantieren. In anderen Ausführungsformen kann der Well-Bereich 107 durch einen selektiven Ionenimplantationsprozess gebildet werden, der eine Maskierungsschicht (nicht gezeigt) an der Vorderseite 102f des Halbleitersubstrats 102 nutzt, um Ionen selektiv in das Halbleitersubstrat 102 zu implantieren.
  • Wie in 6 gezeigt, sind Isolationsstrukturen 304 (z.B. Grabenisolation (STI) Strukturen) im Halbleitersubstrat 102 gebildet. In manchen Ausführungsformen können die Isolationsstrukturen 304 durch selektives Ätzen des Halbleitersubstrats 102 gebildet werden, um einen Graben im Halbleitersubstrat 102 zu bilden und nachfolgend den Graben mit einem dielektrischen Material zu füllen. In weiteren Ausführungsformen ist das Halbleitersubstrat 102 selektiv durch Bilden einer Maskierungsschicht (nicht gezeigt) über dem Halbleitersubstrat 102 und nachfolgendes Aussetzen des Halbleitersubstrats 102 einem Ätzmittel, das konfiguriert ist, selektiv unmaskierte Abschnitte des Halbleitersubstrats 102 zu entfernen, geätzt. In weiteren Ausführungsformen kann das dielektrische Material durch physikalische Gasphasenabscheidung (PVD, Physical Vapor Deposition), chemische Gasphasenabscheidung (CVD, Chemical Vapor Deposition), Sputtern, Wärmeoxidation oder einen anderen Ablagerungs- oder Wachstumsprozess abgeschieden oder gezüchtet werden. In noch weiteren Ausführungsformen kann das dielektrische Material ein Oxid (z.B. Siliziumdioxid (SiO2)), ein Nitrid, ein Karbid oder dergleichen umfassen.
  • Ebenso in 6 gezeigt ist, dass ein Transfertransistor 306 an einer Vorderseite 102f des Halbleitersubstrats 102 gebildet ist. Der Transfertransistor 306 kann durch Abscheiden eines dielektrischen Gate-Films und eines Gate-Elektrodenfilms über dem Halbleitersubstrat 102 gebildet werden. Der dielektrische Gate-Film und der Gate-Elektrodenfilm werden nachfolgend strukturiert, um eine dielektrische Gate-Schicht 308 beziehungsweise eine Gate-Elektrode 310 zu bilden. Weiter können Seitenwandabstandhalter 312 an entgegengesetzten Seitenwänden der Gate-Elektrode 310 und entgegengesetzten Seitenwänden der dielektrischen Gate-Schicht 308 gebildet sein. In manchen Ausführungsformen können die Seitenwandabstandhalter 312 durch einheitliches Abscheiden eines Nitrids auf die Vorderseite 102f des Halbleitersubstrats 102 und Zurückätzen des Nitrids unter Verwendung eines vertikalen Ätzens, um die Seitenwandabstandhalter 312 zu bilden, gebildet werden. Außerdem ist ein erdfreier Diffusionsknoten 314 im Halbleitersubstrat 102 gebildet. Der erdfreie Diffusionsknoten 314 ist ein Bereich des Halbleitersubstrats 102, der einen entgegengesetzten Dotierungstyp als der Well-Bereich 107 hat. In manchen Ausführungsformen kann der erdfreie Diffusionsknoten 314 durch einen selektiven Ionenimplantationsprozess gebildet werden, der eine Maskierungsschicht (nicht gezeigt) an der Vorderseite 102f des Halbleitersubstrats 102 nutzt, um Ionen in das Halbleitersubstrat 102 selektiv zu implantieren.
  • Wie in 7 gezeigt, ist eine Zwischenverbindungsstruktur 108 über der Vorderseite 102f des Halbleitersubstrats 102 gebildet. Die Zwischenverbindungsstruktur 108 umfasst leitfähige Kontakte 316 und eine Vielzahl von leitfähigen Merkmalen 110 (z.B. leitfähige Leitungen und leitfähige Durchkontaktierungen), die in einer ILD Schicht 112 angeordnet sind. In manchen Ausführungsformen ist die ILD Schicht 112, die eine oder mehrere dielektrische Schichten umfassen kann, über der Vorderseite 102f des Halbleitersubstrats 102 gebildet. Die ILD Schicht 112 wird nachfolgend geätzt, um Durchkontaktierungslöcher und/oder leitfähige Leitungsgräben zu bilden. Die Durchkontaktierungslöcher und/oder leitfähigen Leitungsgräben werden dann mit einem leitfähigen Material (z.B. Kupfer, Aluminium, Wolfram usw.) gefüllt, um die Vielzahl von leitfähigen Kontakten 316 und die Vielzahl von leitfähigen Merkmalen 110 zu bilden. In manchen Ausführungsformen kann die ILD Schicht 112 durch zum Beispiel PVD, CVD, Sputtern, Wärmeoxidation oder einen anderen Abscheidungs- oder Wachstumsprozess abgeschieden oder gezüchtet werden. Die leitfähigen Kontakte 316 und leitfähigen Merkmale 110 können durch zum Beispiel PVD, CVD, elektrochemische Plattierung, elektrofreie Plattierung oder einen anderen Abscheidungsprozess gebildet werden.
  • In weiteren Ausführungsformen umfasst die Zwischenverbindungsstruktur 108 Kontaktfelder 402, die in einer oberen Passivierungsschicht 401 angeordnet sind, die an der ILD Schicht 112 angeordnet ist. In manchen Ausführungsformen kann die obere Passivierungsschicht 401 an der ILD Schicht 112 gebildet und nachfolgend geätzt werden, um Öffnungen in der oberen Passivierungsschicht 401 zu bilden. Die Öffnungen werden dann mit einem leitfähigen Material gefüllt, um die Kontaktfelder 402 zu bilden. In manchen Ausführungsformen kann die obere Passivierungsschicht 401 durch zum Beispiel PVD, CVD, Sputtern oder einen anderen Abscheidungsprozess abgeschieden werden. Die Kontaktfelder 402 können durch zum Beispiel PVD, CVD, elektrochemische Plattierung, elektrofreie Plattierung oder einen anderen Abscheidungsprozess gebildet werden.
  • Wie in 8 gezeigt, ist die Zwischenverbindungsstruktur 108 an einen zweiten integrierten Chip (IC) 403 gebondet, der eine zweite IC Zwischenverbindungsstruktur 414 umfasst. In manchen Ausführungsformen ist die zweite IC Zwischenverbindungsstruktur 414 über einer Vorderseite 406f eines zweiten Halbleitersubstrats 406 gebildet. Nachfolgend wird die Zwischenverbindungsstruktur 108 durch zum Beispiel eutektisches Bonden, Hybridbonden oder einen anderen Bondingprozess an die zweite IC Zwischenverbindungsstruktur 414 gebondet.
  • In manchen Ausführungsformen umfasst der zweite IC 403 einen Metalloxidhalbleiterfeldeffekttransistor (MOSFET) 404. Der MOSFET 404 ist an der Vorderseite 406f des zweiten Halbleitersubstrats 406 angeordnet. Der MOSFET 404 umfasst eine dielektrische MOSFET-Gate-Schicht 410, die an der Vorderseite 406f des zweiten Halbleitersubstrats 406 angeordnet ist, und eine MOSFET-Gate-Elektrode 412, die an der dielektrischen MOSFET-Gate-Schicht 410 angeordnet ist. Ein Paar von Source/Drain-Bereichen 408 ist an entgegengesetzten Seiten der dielektrischen MOSFET-Gate-Schicht 410 angeordnet. In manchen Ausführungsformen sind MOSFET-Seitenwandabstandhalter 413 an entgegengesetzten Seiten der MOSFET-Gate-Elektrode 413 und entgegengesetzten Seitenwänden der dielektrischen MOSFET-Gate-Schicht 410 angeordnet. In weiteren Ausführungsformen kann ein Prozess zum Bilden des MOSFET 404 einen im Wesentlichen ähnlichen Prozess zum Bilden des Transfertransistors 306 umfassen.
  • In manchen Ausführungsformen umfasst die zweite IC Zwischenverbindungsstruktur 414 eine zweite IC ILD Schicht 416, die an der Vorderseite 406f des zweiten Halbleitersubstrats 406 angeordnet ist. Zweite IC leitfähige Kontakte 418 sind in der zweiten IC ILD Schicht 416 angeordnet. In manchen Ausführungsformen erstrecken sich die zweiten IC leitfähigen Kontakte 418 von der MOSFET-Gate-Elektrode 413 und dem Paar von Source/Drain-Bereichen 408 zu einer Vielzahl zweiter IC leitfähiger Merkmale 420 (z.B. leitfähige Leitungen und leitfähige Durchkontaktierungen), die in der zweiten IC ILD Schicht 416 angeordnet sind. In manchen Ausführungsformen umfasst die zweite IC Zwischenverbindungsstruktur 414 eine zweite IC obere Passivierungsschicht 422, die an der zweiten IC ILD Schicht 416 angeordnet ist. Eine Vielzahl zweiter IC Kontaktfelder 424 ist in der zweiten IC oberen Passivierungsschicht 422 angeordnet und elektrisch mit der Vielzahl zweiter IC leitfähiger Merkmale 420 gekoppelt. In weiteren Ausführungsformen kann ein Prozess zum Bilden der zweiten IC Zwischenverbindungsstruktur 414 einen im Wesentlichen ähnlichen Prozess zum Bilden der Zwischenverbindungsstruktur 108 des BSI-CMOS Bildsensors 300 umfassen.
  • Wie in 9 gezeigt, ist das Halbleitersubstrat 102 selektiv geätzt, um anfängliche tiefe Gräben 902a-902b in der Rückseite 102b des Halbleitersubstrats 102 zu bilden. In manchen Ausführungsformen erstrecken sich die anfänglichen tiefen Gräben 902a-902b jeweils von der Rückseite 102b des Halbleitersubstrats 102 zu ersten Punkten im Halbleitersubstrat 102, die über dem Well-Bereich 107 angeordnet sind (z.B. zwischen dem Well-Bereich 107 und der Rückseite 102b des Halbleitersubstrats 102). In anderen Ausführungsformen können die anfänglichen tiefen Gräben 902a-902b sich jeweils von der Rückseite 102b des Halbleitersubstrats 102 zu zweiten Punkten im Halbleitersubstrat 102 erstrecken, die im Well-Bereich 107 angeordnet sind.
  • In manchen Ausführungsformen umfasst ein Prozess zum Bilden der anfänglichen tiefen Gräben 902a-902b Bilden einer Maskierungsschicht (nicht gezeigt) an der Rückseite 102b des Halbleitersubstrats 102. Die Maskierungsschicht (nicht gezeigt) kann an der Rückseite 102b des Halbleitersubstrats 102 durch Wenden (z.B. Drehen des Halbleitersubstrats um 180 Grad) des Halbleitersubstrats 102 gebildet werden, sodass die Maskierungsschicht (nicht gezeigt) an der Rückseite 102b des Halbleitersubstrats 102 gebildet werden kann. Die Rückseite 102b des Halbleitersubstrats 102 wird dann einem ersten Ätzmittel 904 ausgesetzt, dass Abschnitte des Halbleitersubstrats 102 entfernt, die nicht von der Maskierungsschicht freigelegt sind, um die anfänglichen tiefen Gräben 902a-902b im Halbleitersubstrat 102 zu bilden. In manchen Ausführungsformen ist das erste Ätzmittel verdünnte Flusssäure (DHF, Diluted HydroFluoric acid).
  • Wie in 10 gezeigt, ist das Halbleitersubstrat 102 geätzt, um erweiterte tiefe Gräben 1002a-1002b in der Rückseite 102b des Halbleitersubstrats 102 zu bilden. In manchen Ausführungsformen erstrecken sich die erweiterten tiefen Gräben 1002a-1002b jeweils von der Rückseite 102b des Halbleitersubstrats 102 zu dritten Punkten im Halbleitersubstrat 102, die über dem Well-Bereich 107 (z.B. zwischen dem Well-Bereich 107 und der Rückseite 102b des Halbleitersubstrats 102) angeordnet sind. In solchen Ausführungsformen können die dritten Punkte zwischen den ersten Punkten und dem Well-Bereich 107 angeordnet werden. In anderen Ausführungsformen können die erweiterten tiefen Gräben 1002a-1002b sich jeweils zu vierten Punkten im Halbleitersubstrat 102 erstrecken, die im Well-Bereich 107 angeordnet sind. In solchen Ausführungsformen können die vierten Punkte zwischen den zweiten Punkten und der Vorderseite 102f des Halbleitersubstrats 102 angeordnet sein.
  • In manchen Ausführungsformen haben die erweiterten tiefen Gräben 1002a-1002b im Wesentlichen gerundete untere Flächen. In anderen Ausführungsformen haben die erweiterten tiefen Gräben 1002a-1002b angewinkelte untere Flächen entlang der <111> Kristallebene des Halbleitersubstrats 102. Weiter haben die erweiterten tiefen Gräben 1002a-1002b untere angewinkelte Seitenwände, die sich jeweils von den nachhaltig gerundeten unteren Flächen nach außen erstrecken, in einander entgegengesetzten Richtungen und vertikal hin zur Rückseite 102b des Halbleitersubstrats 102. Außerdem haben die erweiterten tiefen Gräben 1002a-1002b angewinkelte obere Seitenwände, die sich jeweils von den angewinkelten unteren Seitenwänden nach innen, in entgegengesetzten seitlichen Richtungen hin zueinander und vertikal zur Rückseite 102b des Halbleitersubstrats 102 erstrecken. In manchen Ausführungsformen erstrecken die angewinkelten oberen Seitenwände sich bei einem größeren Winkel nach innen, als die unteren angewinkelten Seitenwände sich nach außen erstrecken.
  • In manchen Ausführungsformen umfasst ein Prozess zum Bilden der erweiterten tiefen Gräben 1002a-1002b Bilden einer Maskierungsschicht (nicht gezeigt) an der Rückseite 102b des Halbleitersubstrats 102. Nachfolgend wird die Rückseite 102b des Halbleitersubstrats 102 einem zweiten Ätzmittel 1004 ausgesetzt, das Abschnitte des Halbleitersubstrats 102 entfernt, die nicht von der Maskierungsschicht freigelegt sind, um die erweiterten tiefen Gräben 1002a-1002b zu bilden. In manchen Ausführungsformen ist das zweite Ätzmittel Tetramethylammoniumhydroxid (TMAH).
  • Wie in 11 gezeigt, ist eine epitaktische Schicht 122 an der Rückseite 102b des Halbleitersubstrats 102 und die erweiterten tiefen Gräben 1002a-1002b auskleidend gebildet. In manchen Ausführungsformen ist die epitaktische Schicht 122 einheitlich an der Rückseite des Halbleitersubstrats 102 gebildet und kleidet die erweiterten tiefen Gräben 1002a-1002b einheitlich aus. In weiteren Ausführungsformen umfasst die epitaktische Schicht 122 Silizium (Si) und einen Dotierstoff (z.B. Bor (B), Kohlenstoff (C), usw.) mit dem zweiten Dotierungstyp (z.B. Dotierung vom p-Typ).
  • In manchen Ausführungsformen umfasst ein Prozess zum Bilden der epitaktischen Schicht 122 einen nichtselektiven epitaktischen Wachstumsprozess mit niedriger Temperatur. Der nichtselektive epitaktische Wachstumsprozess mit niedriger Temperatur umfasst Erwärmen des Halbleitersubstrats 102 in einer Verarbeitungskammer und Strömen einer Vorläuferverbindung und einer Dotierstoffverbindung in die Verarbeitungskammer, um die epitaktische Schicht 122 zu bilden. In manchen Ausführungsformen umfasst die Vorläuferverbindung zum Beispiel Disilan (Si2H6), Trisilan (Si3H6) oder andere(s) Silan(e) höherer Ordnung. In weiteren Ausführungsformen kann die Dotierstoffverbindung Diboran (B2H6) umfassen.
  • In unterschiedlichen Ausführungsformen wird der nichtselektive epitaktische Wachstumsprozess mit niedriger Temperatur in einer Umgebung durchgeführt, die eine Temperatur unter etwa 500°C und einen Druck zwischen etwa 5 Torr und etwa 12 Torr hat. Weil das Halbleitersubstrat 102 an einen zweiten IC 403 gebondet ist, wird der nichtselektive epitaktische Wachstumsprozess mit niedriger Temperatur unter etwa 500°C durchgeführt, um sicherzustellen, dass die epitaktische Schicht 122 über der Rückseite 102b des Halbleitersubstrats 102 gebildet ist und die erweiterten tiefen Gräben 1002a-1002b auskleidet, ohne den Transfertransistor 306 und/oder den MOSFET 404 zu beschädigen. In manchen Ausführungsformen wird, bevor die epitaktische Schicht 122 gebildet ist, ein Backprozess an dem Halbleitersubstrat 102 durchgeführt, um Unreinheiten vom Halbleitersubstrat 102 zu entfernen. Der Backprozess kann in einer Wasserstoffgas (H2) Umgebung bei einer Temperatur unter etwa 500°C und einem Druck unter etwa 2 Torr für etwa 10 Minuten durchgeführt werden.
  • Wie in 11 gezeigt, ist ein zweiter dotierter Bereich 124 im Halbleitersubstrat 102 zwischen dem dotierten Bereich 502 (siehe z.B. 10) und der epitaktischen Schicht 122 gebildet. In manchen Ausführungsformen ist der zweite dotierte Bereich 124 einheitlich entlang der epitaktischen Schicht 122 gebildet. In weiteren Ausführungsformen erstreckt sich der zweite dotierte Bereich 124 in den Well-Bereich 107. In weiteren Ausführungsformen ist der zweite dotierte Bereich 124 im Halbleitersubstrat 102 durch treiben des Dotierstoffs der epitaktischen Schicht 122 in das Halbleitersubstrat 102 gebildet. In noch weiteren Ausführungsformen bildet ein Bilden des zweiten dotierten Bereichs 124 einen Fotodetektor 103 im Halbleitersubstrat 102. In manchen Ausführungsformen umfasst der Fotodetektor 103 einen ersten dotierten Bereich 104 und eine p-n-Kontaktstelle, die zwischen dem ersten dotierten Bereich 104 und dem zweiten dotierten Bereich 124 besteht. In solchen Ausführungsformen kann der erste dotierte Bereich 104 ein Abschnitt des dotierten Bereichs 502 (siehe z.B. 10) sein, der zwischen dem zweiten dotierten Bereich 124 und dem Well-Bereich 107 angeordnet ist.
  • In manchen Ausführungsformen wird der Dotierstoff der epitaktischen Schicht 122 während Bildung der epitaktischen Schicht 122 in das Halbleitersubstrat 102 getrieben. In weiteren Ausführungsformen, nachdem die epitaktische Schicht 122 gebildet ist, kann ein Temperprozess z.B. rasches Hitzetempern, Mikrowellentempern, usw.) durchgeführt werden, um den Dotierstoff in das Halbleitersubstrat 102 zu treiben. IN weiteren Ausführungsformen kann der Temperprozess in-situ mit dem epitaktischen Prozess und in einer Umgebung, die eine Temperatur unter etwa 500°C und einen Druck unter etwa 2 Torr hat, durchgeführt werden. In anderen Ausführungsformen kann der Temperprozess ein Ex-situ-Prozess sein.
  • Treiben des Dotierstoffs der epitaktischen Schicht 122 in das Halbleitersubstrat 102, um den zweiten dotierten Bereich 124 zu bilden, stellt größere Kontrolle über das Profil des ersten dotierten Bereichs 104 bereit, als einen selektiven Ionenimplantationsprozess (z.B. vor der Bildung des Transfertransistors 306) zu nutzen, um das Profil des ersten dotierten Bereichs 104 zu definieren. Zum Beispiel kann der Dotierstoff in das Halbleitersubstrat 102 getrieben werden, um den zweiten dotierten Bereich 124 zwischen dem ersten dotierten Bereich 104 und der epitaktischen Schicht 122 zu bilden. Andererseits, falls der erste dotierte Bereich 104 durch den selektiven Ionenimplantationsprozess gebildet ist, kann eine Größe des ersten dotierten Bereichs 104 aufgrund der Schwierigkeit dabei, das Profil des ersten dotierten Bereichs 104 zu kontrollieren, unerwünscht reduziert werden. Daher kann, den Dotierstoff der epitaktischen Schicht 122 in das Halbleitersubstrat 102 zu treiben, um den zweiten dotierten Bereich 124 zu bilden, die Größe des ersten dotierten Bereichs 104 erhöhen. Dementsprechend kann eine Arbeitsleistung des gestapelten CMOS Bildsensors durch Erhöhen der Full Well-Kapazität des Fotodetektors 103 verbessert werden.
  • Wie in 12 gezeigt, ist eine dielektrische Schicht 106 über der epitaktischen Schicht 122 und in den erweiterten tiefen Gräben 1002a-1002b gebildet, sodass Abschnitte der dielektrischen Schicht 106, die sich in die tiefen Gräben 1002a-1002b erstrecken, tiefe Rückseitengrabenisolation (BDTI) Strukturen 204 bilden. In manchen Ausführungsformen ist die dielektrische Schicht 106 an der epitaktischen Schicht 122 gebildet, sodass die epitaktische Schicht 122 fortlaufend die dielektrische Schicht 106 entlang der BDTI Strukturen 204 und fortlaufend entlang der Rückseite 102b des Halbleitersubstrats 102 kontaktiert. In weiteren Ausführungsformen ist der zweite dotierte Bereich 124 zwischen dem ersten dotierten Bereich 104 und den BDTI Strukturen 204 und zwischen dem ersten dotierten Bereich 104 und der dielektrischen Schicht 106 angeordnet. In noch weiteren Ausführungsformen umfasst ein Prozess zum Bilden der dielektrischen Schicht zum Beispiel CVD, PVD, Sputtern, Wärmeoxidation oder einen anderen Abscheidungs- oder Wachstumsprozess.
  • Weil der zweite dotierte Bereich 124 zwischen dem ersten dotierten Bereich 104 und den BDTI Strukturen 204 (und der dielektrischen Schicht 106) angeordnet ist und weil der zweite dotierte Bereich 124 einen entgegengesetzten Dotierungstyp als den ersten dotierten Bereich 104 umfasst, kann der zweite dotierte Bereich 124 den ersten dotierten Bereich 104 von den BDTI Strukturen 204 und/oder der dielektrischen Schicht 106 isolieren (z.B. durch p-n-Kontaktstellenisolation). Daher, ohne Herstellungskomplexitäten (z.B. einen zusätzlichen Abscheidungsprozess, um eine dielektrische Schicht mit hoher Dielektrizitätszahl zwischen der dielektrischen Schicht 106 und dem Halbleitersubstrat 102 abzuscheiden) zu erhöhen, kann der zweite dotierte Bereich 124 Dunkelstromarbeitsleistung und/oder Zahlen weißer Pixel des gestapelten CMOS Bildsensors dadurch verbessern, Rauschsignale, die von den BDTI Strukturen 204 (z.B. Si - SiO2 Schnittstellenfangstellen) oder der dielektrischen Schicht 106 verursacht werden, daran zu hindern, vom Fotodetektor 103 gesammelt zu werden. Dementsprechend können die Herstellungskosten des gestapelten CMOS Bildsensors reduziert werden.
  • Wie in 13 gezeigt, ist eine Vielzahl von Farbfiltern 116a-116c über der Rückseite 102b des Halbleitersubstrats 102 gebildet. In manchen Ausführungsformen kann die Vielzahl von Farbfiltern 116a-116v durch Bilden einer Farbfilterschicht und Strukturieren der Farbfilterschicht gebildet werden. Die Farbfilterschicht ist aus einem Material gebildet, das den Durchlass von Strahlung (z.B. Licht) erlaubt, die eine spezifische Wellenlängenspanne hat, während es Licht von Wellenlängen außerhalb der spezifischen Spanne blockiert. Weiter wird in manchen Ausführungsformen die Farbfilterschicht nach einer Bildung planarisiert.
  • Eine Vielzahl von Mikrolinsen 120 ist über der Vielzahl von Farbfiltern 116a-116c gebildet. In manchen Ausführungsformen kann die Vielzahl von Mikrolinsen 120 durch Abscheiden eines Mikrolinsenmaterials über der Vielzahl von Farbfiltern 116a-116c (z.B. durch ein Rotationsbeschichtungsverfahren oder einen Abscheidungsprozess) gebildet werden. Eine Mikrolinsenvorlage (nicht gezeigt), die eine gekrümmte obere Fläche hat, ist über dem Mikrolinsenmaterial strukturiert. In manchen Ausführungsformen kann die Mikrolinsenvorlage ein Fotolackmaterial umfassen, das unter Verwendung einer verteilenden belichtenden Lichtdosis (z.B. für einen negativen Fotolack ist mehr Licht bei einem Boden der Krümmung belichtet und weniger Licht bei einer Spitze der Krümmung belichtet) belichtet, entwickelt und gebacken wird, um eine gerundete Form zu bilden. Die Vielzahl von Mikrolinsen 120 wird dann durch selektives Ätzen des Mikrolinsenmaterials gemäß der Mikrolinsenvorlage gebildet.
  • Wie in 14 veranschaulicht, ist ein Ablaufdiagramm 1400 mancher Ausführungsformen eines Verfahrens zum Bilden eines gestapelten CMOS Bildsensors bereitgestellt, der einen zweiten dotierten Bereich umfasst, der zwischen einem ersten dotierten Bereich und einer dielektrischen Schicht angeordnet ist, der Full Well-Kapazität verbessern soll.
  • Während das Ablaufdiagramm 1400 von 14 als eine Reihe von Handlungen oder Ereignissen hierin veranschaulicht und beschrieben ist, wird begrüßt werden, dass die veranschaulichte Reihung solcher Handlungen oder Ereignisse nicht auf eine begrenzende Weise auszulegen ist. Zum Beispiel können manche Handlungen in verschiedenen Reihungen und/oder gleichzeitig mit anderen Handlungen oder Ereignissen nebst jenen hierin veranschaulichten und/oder beschriebenen auftreten. Weiter könne nicht alle veranschaulichten Handlungen benötigt werden, um einen oder mehrere Aspekte oder Ausführungsformen der Beschreibung hierin und eine oder mehrere der hierin abgebildeten Handlungen in einer oder mehreren separaten Handlungen und/oder Phasen umgesetzt werden.
  • Bei 1402 werden ein dotierter Bereich und ein Well-Bereich in einem Halbleitersubstrat gebildet. 5 veranschaulicht eine Schnittansicht mancher Ausführungsformen entsprechend Handlung 1402.
  • Bei 1404 wird ein Transfertransistor über einer Vorderseite des Halbleitersubstrats gebildet. 6 veranschaulicht eine Schnittansicht mancher Ausführungsformen entsprechend Handlung 1404.
  • Bei 1406 wird eine Zwischenverbindungsstruktur an der Vorderseite des Halbleitersubstrats und über dem Transfertransistor gebildet. 7 veranschaulicht eine Schnittansicht mancher Ausführungsformen entsprechend Handlung 1406.
  • Bei 1408 wird ein zweiter integrierter Chip (IC) an die Zwischenverbindungsstruktur gebondet. 8 veranschaulicht eine Schnittansicht mancher Ausführungsformen entsprechend Handlung 1408.
  • Bei 1410 wird eine Rückseite des Halbleitersubstrats geätzt, um anfängliche tiefe Gräben im Halbleitersubstrat zu bilden. 9 veranschaulicht eine Schnittansicht mancher Ausführungsformen entsprechend Handlung 1410.
  • Bei 1412 wird die Rückseite des Halbleitersubstrats geätzt, um erweiterte tiefe Gräben im Halbleitersubstrat zu bilden. 10 veranschaulicht eine Schnittansicht mancher Ausführungsformen entsprechend Handlung 1412.
  • Bei 1414 wird eine epitaktische Schicht über der Rückseite des Halbleitersubstrats gebildet und kleidet die erweiterten tiefen Gräben aus. 11 veranschaulicht eine Schnittansicht mancher Ausführungsformen entsprechend Handlung 1414.
  • Bei 1416 wird ein zweiter dotierter Bereich im Halbleitersubstrat entlang der epitaktischen Schicht gebildet, wobei der zweite dotierte Bereich zwischen einem ersten dotierten Bereich eines Fotodetektors und der epitaktischen Schicht angeordnet ist. 11 veranschaulicht eine Schnittansicht mancher Ausführungsformen entsprechend Handlung 1416.
  • Bei 1418 wird eine dielektrische Schicht über der epitaktischen Schicht und in den erweiterten tiefen Gräben gebildet, um tiefe Rückseitengrabenisolation (BDTI) Strukturen an entgegengesetzten Seiten des Fotodetektors zu bilden, wobei der zweite dotierte Bereich zwischen dem ersten dotierten Bereich und der dielektrischen Schicht und zwischen dem ersten dotierten Bereich und den BDTI Strukturen angeordnet ist. 12 veranschaulicht eine Schnittansicht mancher Ausführungsformen entsprechend Handlung 1418.
  • Bei 1420 wird eine Vielzahl von Farbfiltern und Mikrolinsen über der Rückseite des Halbleitersubstrats gebildet. 13 veranschaulicht eine Schnittansicht mancher Ausführungsformen entsprechend Handlung 1420.
  • In manchen Ausführungsformen stellt die vorliegende Anmeldung ein Verfahren zum Bilden eines Bildsensors bereit. Das Verfahren enthält Bilden einer Vielzahl von Gräben in einem Halbleitersubstrat, wo die Gräben sich von der Rückseite des Halbleitersubstrats in das Halbleitersubstrat erstrecken. Eine epitaktische Schicht, die einen Dotierstoff umfasst, ist an unteren Flächen der Gräben, Seitenwänden der Gräben und der Rückseite des Halbleitersubstrats gebildet, wo der Dotierstoff einen ersten Dotierungstyp hat. Der Dotierstoff ist in das Halbleitersubstrat getrieben, um einen ersten dotierten Bereich mit dem ersten Dotierungstyp entlang der epitaktischen Schicht zu bilden, wobei der erste dotierte Bereich einen zweiten dotierten Bereich mit einem zweiten Dotierungstyp entgegen dem ersten Dotierungstyp von den Seitenwänden der Gräben und von der Rückseite des Halbleitersubstrats trennt. Eine dielektrische Schicht ist über der Rückseite des Halbleitersubstrats gebildet, wo die dielektrische Schicht die Gräben füllt, um tiefe Rückseitengrabenisolation (BDTI) Strukturen zu bilden.
  • In andern Ausführungsformen stellt die vorliegende Anmeldung einen komplementären Metalloxidhalbleiter (CMOS) Bildsensor bereit. Der CMOS Bildsensor enthält einen ersten Fotodetektor und einen zweiten Fotodetektor, die in einem Halbleitersubstrat angeordnet sind. Eine dielektrische Schicht ist über einer Rückseite des Halbleitersubstrats angeordnet, wo die dielektrische Schicht sich in das Halbleitersubstrat von der Rückseite des Halbleitersubstrats zwischen dem ersten Fotodetektor und dem zweiten Fotodetektor erstreckt, um eine Rückseitengrabenisolation (BDTI) Struktur zu definieren. Eine epitaktische Schicht ist zwischen der BDTI Struktur und dem Halbleitersubstrat angeordnet. Erste dotierte Bereiche sind im Halbleitersubstrat angeordnet, wo die ersten dotierten Bereiche sich entlang der epitaktischen Schicht an entgegengesetzten Seiten der BDTI Struktur erstrecken.
  • In noch anderen Ausführungsformen stellt die vorliegende Anmeldung ein Verfahren zum Bilden eines komplementären Metalloxidhalbleiter (CMOS) Bildsensors bereit. Das Verfahren enthält Bilden einer ersten Zwischenverbindungsstruktur über einer Vorderseite eines ersten Halbleiterwafers. Eine zweite Zwischenverbindungsstruktur ist über einer Vorderseite eines zweiten Halbleiterwafers gebildet. Die erste Zwischenverbindungsstruktur ist an die zweite Zwischenverbindungsstruktur gebondet. Nachdem die ersten und zweiten Zwischenverbindungsstrukturen gebondet sind, wird eine Vielzahl von Gräben im ersten Halbleiterwafer gebildet, wo die Gräben sich von einer Rückseite des ersten Halbleiterwafers entgegen der Vorderseite des ersten Halbleiterwafers in den ersten Halbleiterwafer erstrecken. Eine epitaktische Schicht ist gebildet, die die Gräben und die Rückseite des ersten Halbleiterwafers auskleidet. Ein Fotodetektor ist im ersten Halbleiterwafer zwischen den Gräben gebildet. Die Gräben sind mit einer dielektrischen Schicht gefüllt, um tiefe Rückseitengrabenisolation (BDTI) Strukturen im ersten Halbleiterwafer zu bilden, wo die dielektrische Schicht sich über die Rückseite des ersten Halbleiterwafers erstreckt und wo die epitaktische Schicht fortlaufend den ersten Halbleiterwafer und die dielektrische Schicht entlang Seitenwänden der BDTI Strukturen, entlang unterer Flächen der BDTI Strukturen und entlang der Rückseite des ersten Halbleiterwafers kontaktiert.
  • Das Vorangehende umreißt Merkmale einiger Ausführungsformen, sodass Fachkundige die Aspekte der vorliegenden Erfindung besser verstehen können. Fachkundige sollten begrüßen, dass sie die vorliegende Offenbarung bereits als eine Basis zum Gestalten oder Modifizieren anderer Prozesse und Strukturen zum Umsetzen derselben Zwecke und/oder Erzielen derselben Vorteile der hierin vorgestellten Ausführungsformen verwenden können. Fachkundige sollten auch realisieren, dass solche gleichwertigen Konstruktionen nicht vom Wesen und Umfang der vorliegenden Offenbarung abweichen und dass sie unterschiedliche Änderungen, Ersetzungen und Abweichungen hierin vornehmen können, ohne vom Wesen und Umfang der vorliegenden Offenbarung abzuweichen.

Claims (21)

  1. Beansprucht wird:
  2. Verfahren zum Bilden eines Bildsensors, das Verfahren umfassend: Bilden einer Vielzahl von Gräben in einem Halbleitersubstrat, wobei die Gräben sich von einer Rückseite des Halbleitersubstrats in das Halbleitersubstrat erstrecken; Bilden einer epitaktischen Schicht, die einen Dotierstoff umfasst, an unteren Flächen der Gräben, Seitenwänden der Gräben und der Rückseite des Halbleitersubstrats, wobei der Dotierstoff einen ersten Dotierungstyp hat; Treiben des Dotierstoffs in das Halbleitersubstrat, um einen ersten dotierten Bereich mit dem ersten Dotierungstyp entlang der epitaktischen Schicht zu bilden, wobei der erste dotierte Bereich einen zweiten dotierten Bereich mit einem zweiten Dotierungstyp entgegen dem ersten Dotierungstyp von den Seitenwänden der Gräben und von der Rückseite des Halbleitersubstrats trennt; und Bilden einer dielektrischen Schicht über der Rückseite des Halbleitersubstrats, wobei die dielektrische Schicht die Gräben füllt, um tiefe Rückseitengrabenisolation (BDTI, Back-side Trench Isolation) Strukturen zu bilden.
  3. Verfahren nach Anspruch 1, wobei der erste dotierte Bereich sich fortlaufend entlang der epitaktischen Schicht, die an den Seitenwänden der Gräben gebildet ist, und seitlich entlang der epitaktischen Schicht, die an der Rückseite des Halbleitersubstrats gebildet ist, erstreckt.
  4. Verfahren nach Anspruch 2, wobei der erste dotierte Bereich sich einheitlich entlang der epitaktischen Schicht erstreckt.
  5. Verfahren nach einem der vorangehenden Ansprüche, wobei Bilden der Gräben umfasst: Durchführen eines ersten Ätzens, das anfängliche Graben bildet, umfassend: eine im Wesentlichen runde untere Fläche; und Seitenwände, die sich von der im Wesentlichen runden unteren Fläche zur Rückseite des Halbleitersubstrats erstrecken; und Durchführen eines zweiten Ätzens, das erweiterte Gräben bildet, umfassend: angewinkelte untere Flächen, die sich von einem Punkt in entgegengesetzten seitlichen Richtungen nach außen und vertikal hin zur Rückseite des Halbleitersubstrats erstrecken; im Wesentlichen vertikale untere Seitenwände, die sich jeweils von den angewinkelten unteren Flächen hin zur Rückseite des Halbleitersubstrats erstrecken; und angewinkelte obere Seitenwände, die sich von den unteren Seitenwänden nach innen, hin zum Punkt in entgegengesetzten seitlichen Richtungen und vertikal zur Rückseite des Halbleitersubstrats erstrecken.
  6. Verfahren nach Anspruch 4, wobei die angewinkelten oberen Seitenwände sich weniger nach innen, hin zu dem Punkt erstrecken, als sich die angewinkelten unteren Flächen von dem Punkt nach außen erstrecken.
  7. Verfahren nach Anspruch 5, wobei das erste Ätzen ein Ätzen mit verdünnter Flusssäure (DHF, Diluted HydroFluoric acid) umfasst und wobei das zweite Ätzen ein Ätzen mit Tetramethylammoniumhydroxid (TMAH) umfasst.
  8. Verfahren nach einem der vorangehenden Ansprüche, weiter umfassend: Bilden eines Well-Bereichs im Halbleitersubstrat, wobei der Well-Bereich zwischen dem zweiten dotierten Bereich und einer Vorderseite des Halbleitersubstrats entgegen der Rückseite des Halbleitersubstrats angeordnet ist und wobei der erste dotierte Bereich den Well-Bereich kontaktiert.
  9. Verfahren nach Anspruch 7, wobei die Gräben sich in den Halbleiter zu Positionen erstrecken, die im Well-Bereich angeordnet sind.
  10. Verfahren nach Anspruch 7 oder 8, wobei die Gräben sich in den Halbleiter zu Positionen erstrecken, die zwischen dem Well-Bereich und der Rückseite des Halbleitersubstrats angeordnet sind.
  11. Verfahren nach einem der vorangehenden Ansprüche, wobei die epitaktische Schicht durch einen epitaktischen Wachstumsprozess mit einer Temperatur von weniger als etwa 500°C gebildet ist.
  12. Komplementärer Metalloxidhalbleiter (CMOS, Complementary Metal-Oxide-Semiconductor) Bildsensor, umfassend: einen ersten Fotodetektor und einen zweiten Fotodetektor, die in einem Halbleitersubstrat angeordnet sind; eine dielektrische Schicht, die über einer Rückseite des Halbleitersubstrats angeordnet ist, wobei die dielektrische Schicht sich in das Halbleitersubstrat von der Rückseite des Halbleitersubstrats zwischen dem ersten Fotodetektor und dem zweiten Fotodetektor erstreckt, um eine Rückseitengrabenisolation (BDTI) Struktur zu definieren; eine epitaktische Schicht, die zwischen der BDTI Struktur und dem Halbleitersubstrat angeordnet ist; und erste dotierte Bereiche, die im Halbleitersubstrat angeordnet sind, wobei die ersten dotierten Bereiche sich entlang der epitaktischen Schicht an entgegengesetzten Seiten der BDTI Struktur erstrecken.
  13. CMOS Bildsensor nach Anspruch 11, weiter umfassend: eine Zwischenverbindungsstruktur, die über einer Vorderseite des Halbleitersubstrats entgegen der Rückseite des Halbleitersubstrats angeordnet ist; und einen Well-Bereich, der im Halbleitersubstrat angeordnet ist, wobei der Well-Bereich sich von der Vorderseite des Halbleitersubstrats in das Halbleitersubstrat erstreckt und wobei die ersten dotierten Bereiche sich vertikal entlang der epitaktischen Schicht an entgegengesetzten Seiten der BDTI Struktur vom Well-Bereich zur Rückseite des Halbleitersubstrats erstrecken.
  14. CMOS Bildsensor nach Anspruch 12, wobei die epitaktische Schicht zwischen der Rückseite des Halbleitersubstrats und der dielektrischen Schicht angeordnet ist und wobei die ersten dotierten Bereiche sich von der BDTI Struktur weg in entgegengesetzten seitlichen Richtungen entlang der epitaktischen Schicht erstrecken, die zwischen der Rückseite des Halbleitersubstrats und der dielektrischen Schicht angeordnet ist.
  15. CMOS Bildsensor nach Anspruch 13, weiter umfassend: zweite dotierte Bereiche, die an entgegengesetzten Seiten der BDTI Struktur angeordnet sind, wobei die ersten dotierten Bereiche jeweils die epitaktische Schicht von den zweiten dotierten Bereichen trennen und wobei die ersten dotierten Bereiche einen ersten Dotierungstyp haben und die zweiten dotierten Bereiche einen zweiten Dotierungstyp entgegen dem ersten Dotierungstyp haben.
  16. CMOS Bildsensor nach einem der vorangehenden Ansprüche 11 bis 14, wobei die epitaktische Schicht umfasst: angewinkelte untere Flächen, die sich von einem Punkt in entgegengesetzten seitlichen Richtungen und vertikal hin zur Rückseite des Halbleitersubstrats erstrecken; im Wesentlichen vertikale untere Seitenwände, die sich jeweils von den angewinkelten unteren Flächen hin zur Rückseite des Halbleitersubstrats erstrecken; und angewinkelte obere Seitenwände, die sich von den im Wesentlichen vertikalen unteren Flächen nach innen, hin zu dem Punkt in entgegengesetzten seitlichen Richtungen und vertikal zur Rückseite des Halbleitersubstrats erstrecken, wobei die angewinkelten oberen Seitenwände sich weniger nach innen, hin zum Punkt erstrecken, als die angewinkelten unteren Flächen sich vom Punkt nach außen erstrecken.
  17. CMOS Bildsensor nach Anspruch 15, wobei: die epitaktische Schicht eine erste Dicke entlang der im Wesentlichen vertikalen Seitenwände, der angewinkelten oberen Seitenwände und ersten Abschnitte der angewinkelten unteren Flächen hat; und eine zweite Dicke, größer als die erste Dicke entlang zweiter Abschnitte der angewinkelten unteren Flächen.
  18. Verfahren zum Bilden eines komplementären Metalloxidhalbleiter (CMOS) Bildsensors, das Verfahren umfassend: Bilden einer ersten Zwischenverbindungsstruktur über einer Vorderseite eines ersten Halbleiterwafers; Bilden einer zweiten Zwischenverbindungsstruktur über einer Vorderseite eines zweiten Halbleiterwafers; Bonden der ersten Zwischenverbindungstruktur an die zweite Zwischenverbindungsstruktur; nachdem die ersten und zweiten Zwischenverbindungsstrukturen gebondet sind, Bilden einer Vielzahl von Gräben im ersten Halbleiterwafer, wobei die Gräben sich in den ersten Halbleiterwafer erstrecken, von einer Rückseite des ersten Halbleiterwafers entgegen der Vorderseite des ersten Halbleiterwafers; Bilden einer epitaktischen Schicht, die die Gräben und die Rückseite des ersten Halbleiterwafers auskleidet; Bilden eines Fotodetektors im ersten Halbleiterwafer zwischen den Gräben; und Füllen der Gräben mit einer dielektrischen Schicht, um tiefe Rückseitengrabenisolation (BDTI) Strukturen im ersten Halbleiterwafer zu bilden, wobei die dielektrische Schicht sich über die Rückseite des ersten Halbleiterwafers erstreckt und wobei die epitaktische Schicht fortlaufend den ersten Halbleiterwafer und die dielektrische Schicht entlang Seitenwänden der BDTI Strukturen, entlang unterer Flächen der BDTI Strukturen und entlang der Rückseite des ersten Halbleiterwafers kontaktiert.
  19. Verfahren nach Anspruch 17, weiter umfassend: Bilden eines Well-Bereichs im ersten Halbleiterwafer, wobei die Gräben gebildet sind, sich von der Rückseite des ersten Halbleiterwafers in den Well-Bereich zu erstrecken und wobei die epitaktische Schicht gebildet ist, den Well-Bereich zu kontaktieren.
  20. Verfahren nach Anspruch 18, wobei die epitaktische Schicht und der Well-Bereich einen selben Dotierungstyp haben.
  21. Verfahren nach Anspruch 19, wobei die epitaktische Schicht durch einen nichtselektiven epitaktischen Prozess gebildet ist und wobei die epitaktische Schicht Bor (B) oder Kohlenstoff (C) umfasst.
DE102019117311.6A 2018-08-27 2019-06-27 Ein bildsensor mit verbesserter full well-kapazität und zugehörigem bildungsverfahren Pending DE102019117311A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/113,066 2018-08-27
US16/113,066 US10658410B2 (en) 2018-08-27 2018-08-27 Image sensor having improved full well capacity and related method of formation

Publications (1)

Publication Number Publication Date
DE102019117311A1 true DE102019117311A1 (de) 2020-02-27

Family

ID=69412959

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102019117311.6A Pending DE102019117311A1 (de) 2018-08-27 2019-06-27 Ein bildsensor mit verbesserter full well-kapazität und zugehörigem bildungsverfahren

Country Status (5)

Country Link
US (4) US10658410B2 (de)
KR (1) KR102254861B1 (de)
CN (1) CN110867460B (de)
DE (1) DE102019117311A1 (de)
TW (1) TWI708380B (de)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10658410B2 (en) * 2018-08-27 2020-05-19 Taiwan Semiconductor Manufacturing Co., Ltd. Image sensor having improved full well capacity and related method of formation
JP2022002229A (ja) * 2018-09-05 2022-01-06 ソニーセミコンダクタソリューションズ株式会社 撮像装置、および撮像素子
US10790326B2 (en) 2018-09-26 2020-09-29 Taiwan Semiconductor Manufacturing Company, Ltd. Pixel device on deep trench isolation (DTI) structure for image sensor
KR102636443B1 (ko) * 2018-12-12 2024-02-15 에스케이하이닉스 주식회사 노이즈 차단 구조를 포함하는 이미지 센싱 장치
US20210265416A1 (en) * 2020-02-21 2021-08-26 Applied Materials, Inc. Structure & material engineering methods for optoelectronic devices signal to noise ratio enhancement
US11869761B2 (en) 2020-04-24 2024-01-09 Taiwan Semiconductor Manufacturing Company, Ltd. Back-side deep trench isolation structure for image sensor
WO2022000349A1 (zh) * 2020-06-30 2022-01-06 深圳市大疆创新科技有限公司 图像传感器及其制作方法、搭载图像传感器的成像装置
US20220013560A1 (en) * 2020-07-07 2022-01-13 Visera Technologies Company Limited Image sensor
US11450700B2 (en) 2020-07-29 2022-09-20 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor image sensor pixel isolation structure for reducing crosstalk
KR20220031807A (ko) * 2020-09-04 2022-03-14 삼성전자주식회사 이미지 센서 및 그 제조 방법
TWI747597B (zh) * 2020-11-05 2021-11-21 財團法人金屬工業研究發展中心 太陽能電池之鈍化層的退火方法
CN112599547B (zh) * 2020-12-07 2023-11-24 武汉新芯集成电路制造有限公司 一种半导体器件及其制作方法
US20220320154A1 (en) * 2021-03-30 2022-10-06 Taiwan Semiconductor Manufacturing Co., Ltd. Photodiode structure for image sensor
US20220344395A1 (en) * 2021-04-22 2022-10-27 Quantum-Si Incorporated Photodetector circuit with indirect drain coupling
US11817469B2 (en) * 2021-05-13 2023-11-14 Taiwan Semiconductor Manufacturing Company, Ltd. Light absorbing layer to enhance P-type diffusion for DTI in image sensors
CN117751454A (zh) * 2021-11-09 2024-03-22 华为技术有限公司 固态成像设备、电子装置及方法
CN116504800B (zh) * 2023-06-29 2023-09-12 合肥晶合集成电路股份有限公司 半导体结构制备方法及半导体结构

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW483176B (en) * 2001-05-31 2002-04-11 United Microelectronics Corp Method for decreasing leakage current of photodiode
US8614495B2 (en) 2010-04-23 2013-12-24 Taiwan Semiconductor Manufacturing Company, Ltd. Back side defect reduction for back side illuminated image sensor
JP5682174B2 (ja) * 2010-08-09 2015-03-11 ソニー株式会社 固体撮像装置とその製造方法、並びに電子機器
JP6465545B2 (ja) * 2013-09-27 2019-02-06 ソニー株式会社 撮像素子およびその製造方法ならびに電子機器
KR102209097B1 (ko) 2014-02-27 2021-01-28 삼성전자주식회사 이미지 센서 및 이의 제조 방법
KR102435057B1 (ko) * 2014-08-06 2022-08-23 삼성전자주식회사 픽셀, 이를 포함하는 이미지 센서, 및 상기 이미지 센서를 포함하는 휴대용 전자 장치
KR102399338B1 (ko) * 2014-09-12 2022-05-19 삼성전자주식회사 이미지 센서의 제조 방법
KR102384890B1 (ko) * 2015-01-13 2022-04-11 삼성전자주식회사 이미지 센서 및 그 형성 방법
US9704904B2 (en) * 2015-08-27 2017-07-11 Taiwan Semiconductor Manufacturing Company, Ltd. Deep trench isolation structures and methods of forming same
US9954022B2 (en) * 2015-10-27 2018-04-24 Taiwan Semiconductor Manufacturing Co., Ltd. Extra doped region for back-side deep trench isolation
US9728570B2 (en) * 2015-11-09 2017-08-08 Taiwan Semiconductor Manufacturing Co., Ltd. Deep trench isolation fabrication for BSI image sensor
US9799702B2 (en) 2016-03-24 2017-10-24 Taiwan Semiconductor Manufacturing Company, Ltd. Deep trench isolation structure and method of forming same
US9659989B1 (en) * 2016-04-19 2017-05-23 Omnivision Technologies, Inc. Image sensor with semiconductor trench isolation
US10700114B2 (en) * 2016-04-25 2020-06-30 Sony Corporation Solid-state imaging element, method for manufacturing the same, and electronic apparatus
US9899441B1 (en) * 2016-10-28 2018-02-20 Taiwan Semiconductor Manufacturing Co., Ltd. Deep trench isolation (DTI) structure with a tri-layer passivation layer
KR102610588B1 (ko) * 2016-11-08 2023-12-07 에스케이하이닉스 주식회사 이미지 센서 및 이미지 센서 형성 방법
JP2018181910A (ja) * 2017-04-04 2018-11-15 浜松ホトニクス株式会社 光半導体装置の製造方法
US10658409B2 (en) * 2017-11-17 2020-05-19 Taiwan Semiconductor Manufacturing Company Ltd. U. Semiconductor structure and method of manufacturing the same
CN108336064B (zh) * 2018-01-30 2020-05-05 德淮半导体有限公司 测试装置、测试装置的制造方法以及测试方法
CN108231814A (zh) * 2018-01-31 2018-06-29 德淮半导体有限公司 图像传感器及其形成方法
US10658410B2 (en) * 2018-08-27 2020-05-19 Taiwan Semiconductor Manufacturing Co., Ltd. Image sensor having improved full well capacity and related method of formation

Also Published As

Publication number Publication date
TW202010117A (zh) 2020-03-01
KR20200024092A (ko) 2020-03-06
KR102254861B1 (ko) 2021-05-26
US20200066768A1 (en) 2020-02-27
US11545513B2 (en) 2023-01-03
TWI708380B (zh) 2020-10-21
US10658410B2 (en) 2020-05-19
CN110867460A (zh) 2020-03-06
US20210183921A1 (en) 2021-06-17
US20200212082A1 (en) 2020-07-02
US11069733B2 (en) 2021-07-20
CN110867460B (zh) 2022-06-24
US10971534B2 (en) 2021-04-06
US20200212083A1 (en) 2020-07-02

Similar Documents

Publication Publication Date Title
DE102019117311A1 (de) Ein bildsensor mit verbesserter full well-kapazität und zugehörigem bildungsverfahren
DE102016100013B4 (de) Zusätzlicher dotierter Bereich für rückseitige tiefe Grabenisolation
DE102017123338B4 (de) Verfahren zur qualitätssteigerung durch doppeiseitige multiabsorptionsstruktur
DE102017119031B4 (de) Bildsensor mit einer hochabsorbierenden schicht
DE102018126875A1 (de) Mehrfachtiefgrabenisolations(MDTI)-Strukur für CMOS-Bildsensor
DE102018122789B4 (de) Rissbeständige tiefe Grabenisolationsstrukturen
DE102008046101B4 (de) Bildsensor und Verfahren zu dessen Herstellung
DE102018130470A1 (de) Pixelvorrichtung auf struktur tiefer grabenisolierung (dti) für bildsensor
DE102017118989A1 (de) Verfahren zum ausbilden einer absorptionsverbesserungsstruktur für einen bildsensor
DE102020124105A1 (de) Rückseitige tiefe grabenisolationsstruktur für einen bildsensor
DE102021119400A1 (de) Rückseitenstruktur für bildsensor
DE102020125936A1 (de) Rückseitige tiefe grabenisolationsstruktur für bildsensor
DE102018122628B4 (de) CMOS Bildsensor mit gezackter Fotodiodenstruktur
DE102017117948B4 (de) Cmos-bildsensor mit dual-damascene-gitterdesign mit einer absorptionsverstärkungsstruktur
DE102021109737A1 (de) Germaniumhaltiger photodetektor und verfahren zu seiner herstellung
DE102021100278A1 (de) Verbesserter entwurf für bildsensortechnik
DE102018122505A1 (de) Rückseitige Tiefgrabenisolier- (BDTI) Struktur für Bildsensor mit Pinned-Photodiode
DE102018106754A1 (de) Bildsensor mit absorptionsverbesserungshalbleiterschicht
DE102006061031B4 (de) CMOS-Bildsensor und Verfahren zu dessen Herstellung
DE102018122798B4 (de) Halbleiter-Bildgebungsvorrichtung mit verbesserter Dunkelstromleistungsfähigkeit
DE102023103364A1 (de) Isolationsstruktur zur erhöhung der leistungsfähigkeit eines bildsensors
DE102023100492A1 (de) Bildsensor mit gate-dielektrikum-struktur für eine verbesserte skalierung von vorrichtungen
DE102022100792A1 (de) Tiefe grabenisolation zur reduzierung der kreuzkopplung
DE102023111355A1 (de) Eine dielektrikumstruktur für kleine pixeldesigns
DE102018125019A1 (de) CMOS-Bildsensor mit Shallow-Trench-Rand-Dotierung

Legal Events

Date Code Title Description
R012 Request for examination validly filed