DE102019117018A1 - Dotierte pufferschicht für iii-v-bauelemente auf silizium - Google Patents

Dotierte pufferschicht für iii-v-bauelemente auf silizium Download PDF

Info

Publication number
DE102019117018A1
DE102019117018A1 DE102019117018.4A DE102019117018A DE102019117018A1 DE 102019117018 A1 DE102019117018 A1 DE 102019117018A1 DE 102019117018 A DE102019117018 A DE 102019117018A DE 102019117018 A1 DE102019117018 A1 DE 102019117018A1
Authority
DE
Germany
Prior art keywords
buffer layer
seed buffer
layer
seed
iii
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102019117018.4A
Other languages
English (en)
Inventor
Chi-Ming Chen
Chung-Yi Yu
Kuei-Ming Chen
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US16/395,673 external-priority patent/US20200075314A1/en
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102019117018A1 publication Critical patent/DE102019117018A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

Verschiedene Ausführungsformen der vorliegenden Anmeldung sind auf ein III-V-Bauelement mit einer dotierten Keimpufferschicht gerichtet, die sich direkt auf einem Siliziumsubstrat befindet. Bei einigen Ausführungsformen weist das III-V-Bauelement das Siliziumsubstrat, die Keimpufferschicht, eine Heteroübergangsstruktur, ein Paar von Source-/Drain-Elektroden und eine Gate-Elektrode auf. Die Keimpufferschicht liegt über dem Siliziumsubstrat und kontaktiert dieses direkt. Außerdem weist die Keimpufferschicht ein III-Nitrid (z.B. AlN) auf, das mit p-Dotanden dotiert ist. Die Heteroübergangsstruktur ist über der Keimpufferschicht angeordnet. Die Source-/Drain-Elektroden sind über der Heteroübergangsstruktur angeordnet. Die Gate-Elektrode ist über der Heteroübergangsstruktur, seitlich zwischen den Source-/Drain-Elektroden, angeordnet. Die p-Dotanden verhindern die Bildung eines zweidimensionalen Lochgases (2DHG) in dem Siliziumsubstrat entlang einer Grenzfläche, an der das Siliziumsubstrat und die Keimpufferschicht direkt kontaktieren.

Description

  • Verweis auf verwandte Anmeldung
  • Diese Anmeldung beansprucht die Priorität der am 29. August 2018 eingereichten vorläufigen US-Patentanmeldung mit dem Aktenzeichen 62/724,303 , die durch Bezugnahme aufgenommen ist.
  • Hintergrund der Erfindung
  • Halbleiter-Bauelemente, die auf Silizium basieren, sind in den letzten Jahrzehnten Standard gewesen. Halbleiter-Bauelemente, die auf alternativen Materialien basieren, erfahren wegen ihrer Vorzüge gegenüber siliziumbasierten Halbleiter-Bauelementen jedoch zunehmende Beachtung. Zum Beispiel sind Halbleiter-Bauelemente, die auf III-V-Halbleitermaterialien basieren, auf Grund ihrer hohen Elektronenbeweglichkeit und großen Bandabstände im Vergleich zu siliziumbasierten Halbleiter-Bauelementen stärker beachtet worden. Diese hohe Elektronenbeweglichkeit und großen Bandabstände ermöglichen eine bessere Leistung und Hochtemperatur-Anwendungen.
  • Figurenliste
  • Aspekte der vorliegenden Erfindung lassen sich am besten anhand der nachstehenden detaillierten Beschreibung in Verbindung mit den beigefügten Zeichnungen verstehen. Es ist zu beachten, dass entsprechend der üblichen Praxis in der Branche verschiedene Elemente nicht maßstabsgetreu gezeichnet sind. Vielmehr können der Übersichtlichkeit der Erörterung halber die Abmessungen der verschiedenen Elemente beliebig vergrößert oder verkleinert sein.
    • 1 zeigt eine Schnittansicht einiger Ausführungsformen eines III-V-Bauelements, das eine dotierte Keimpufferschicht aufweist.
    • Die 2A bis 2D zeigen Schnittansichten verschiedener alternativer Ausführungsformen des III-V-Bauelements von 1, das andere Konfigurationen für die Keimpufferschicht hat.
    • Die 3A bis 3C zeigen Schnittansichten verschiedener alternativer Ausführungsformen des III-V-Bauelements von 1, das andere Gate-Elektroden-Konfigurationen hat.
    • Die 4A und 4B zeigen verschiedene Darstellungen einiger alternativer Ausführungsformen des III-V-Bauelements von 1, in denen das III-V-Bauelement weiterhin eine Supergitterschicht aufweist.
    • 5 zeigt einige alternative Ausführungsformen des III-V-Bauelements von 1, das eine andere Sperrschicht-Konfiguration hat.
    • Die 6 bis 11 zeigen eine Reihe von Schnittansichten einiger Ausführungsformen eines Verfahrens zum Herstellen eines III-V-Bauelements, das eine dotierte Keimpufferschicht aufweist.
    • 12 zeigt ein Ablaufdiagramm einiger Ausführungsformen des Verfahrens der 6 bis 11.
  • Detaillierte Beschreibung
  • Die nachstehende Beschreibung liefert viele verschiedene Ausführungsformen oder Beispiele zum Implementieren verschiedener Merkmale des bereitgestellten Gegenstands. Nachstehend werden spezielle Beispiele für Komponenten und Anordnungen beschrieben, um die vorliegende Erfindung zu vereinfachen. Diese sind natürlich lediglich Beispiele und sollen nicht beschränkend sein. Zum Beispiel kann die Herstellung eines ersten Elements über oder auf einem zweiten Element in der nachstehenden Beschreibung Ausführungsformen umfassen, bei denen das erste und das zweite Element in direktem Kontakt ausgebildet werden, und sie kann auch Ausführungsformen umfassen, bei denen zusätzliche Elemente zwischen dem ersten und dem zweiten Element so ausgebildet werden können, dass das erste und das zweite Element nicht in direktem Kontakt sind. Darüber hinaus können in der vorliegenden Erfindung Bezugszahlen und/oder -buchstaben in den verschiedenen Beispielen wiederholt werden. Diese Wiederholung dient der Einfachheit und Übersichtlichkeit und schreibt an sich keine Beziehung zwischen den verschiedenen erörterten Ausführungsformen und/oder Konfigurationen vor.
  • Darüber hinaus können hier räumlich relative Begriffe, wie etwa „darunter befindlich“, „unter“, „untere(r)“/„unteres“, „darüber befindlich“, „obere(r)“/„oberes“ und dergleichen, zur einfachen Beschreibung der Beziehung eines Elements oder einer Struktur zu einem oder mehreren anderen Elementen oder Strukturen verwendet werden, die in den Figuren dargestellt sind. Die räumlich relativen Begriffe sollen zusätzlich zu der in den Figuren dargestellten Orientierung andere Orientierungen des in Gebrauch oder in Betrieb befindlichen Bauelements umfassen. Die Vorrichtung kann anders ausgerichtet werden (um 90 Grad gedreht oder in einer anderen Orientierung), und die räumlich relativen Deskriptoren, die hier verwendet werden, können ebenso entsprechend interpretiert werden.
  • III-Nitrid-Bauelemente werden häufig auf Siliziumsubstraten hergestellt. Siliziumsubstrate sind unter anderem billig und problemlos in vielen verschiedenen Größen erhältlich. Ein III-Nitrid-Bauelement, das auf einem Siliziumsubstrat hergestellt ist, kann eine Pufferschicht, die über dem Siliziumsubstrat liegt, eine Kanalschicht, die über der Pufferschicht liegt, und eine Sperrschicht aufweisen, die über der Kanalschicht liegt. Das Siliziumsubstrat hat eine (111)-Kristallorientierung und kontaktiert die Pufferschicht. Die Pufferschicht ist undotiertes Aluminiumnitrid (AlN) und dient als ein Seed zum epitaxialen Ausbilden einer darüber liegenden Schicht (z. B. einer weiteren Pufferschicht). Die Kanalschicht und die Sperrschicht kontaktieren einander, um einen Heteroübergang zu definieren, und sie können zum Beispiel undotiertes Galliumnitrid (GaN) bzw. Aluminium-Galliumnitrid (AlGaN) sein.
  • Ein Problem bei dem III-Nitrid-Bauelement ist, dass die Pufferschicht eine Bandkrümmung in dem Siliziumsubstrat entlang einer Grenzfläche verursacht, an der die Pufferschicht das Siliziumsubstrat kontaktiert. Die Bandkrümmung führt zur Bildung eines zweidimensionalen Lochgases (2DHG) in dem Siliziumsubstrat. Das 2DHG hat einen niedrigeren spezifischen Widerstand als der Rest des Siliziumsubstrats, sodass der mittlere spezifische Widerstand des Siliziumsubstrats abnimmt (z. B. von 1800 Ω auf etwa 900 Ω). Dies führt zu Substratverlusten und senkt die Power-Added Efficiency (PAE) des III-Nitrid-Bauelements (z. B. um etwa 10 % oder mehr).
  • Verschiedene Ausführungsformen der vorliegenden Anmeldung sind auf ein III-V-Bauelement mit einer dotierten Keimpufferschicht gerichtet, die sich direkt auf einem Siliziumsubstrat befindet. Bei einigen Ausführungsformen weist das III-V-Bauelement das Siliziumsubstrat, die Keimpufferschicht, eine Heteroübergangsstruktur, ein Paar von Source-/Drain-Elektroden und eine Gate-Elektrode auf. Die Keimpufferschicht ist über dem Siliziumsubstrat angeordnet und kontaktiert dieses direkt. Außerdem ist die Keimpufferschicht ein III-Nitrid (z. B. AlN), das mit p-Dotanden (z. B. Magnesium, Eisen, Kohlenstoff oder Zink) dotiert ist, oder sie weist dieses auf. Die Heteroübergangsstruktur ist über der Keimpufferschicht angeordnet. Über der Heteroübergangsstruktur sind die Source-/Drain-Elektroden angeordnet. Über der Heteroübergangsstruktur, seitlich zwischen den Source-/Drain-Elektroden, ist die Gate-Elektrode angeordnet.
  • Die Keimpufferschicht verursacht eine Bandkrümmung in dem Siliziumsubstrat. Bei mindestens einigen Ausführungsformen würde die Bandkrümmung die Bildung eines 2DHG in dem Siliziumsubstrat bewirken, wenn die Keimpufferschicht undotiert oder eigenleitend ist. Da jedoch die Keimpufferschicht mit p-Dotanden dotiert wird, sind die Löcher in der Keimpufferschicht die Majoritätsträger, und sie stoßen Löcher ab, die das 2DHG bilden würden. Durch Abstoßen von Löchern, die das 2DHG bilden würden, wird die Bildung des 2DHG vermieden. Dadurch wird verhindert, dass das 2DHG einen Widerstand des Substrats negativ beeinflusst (z. B. verringert), Substratverluste werden gesenkt, und die PAE des III-V-Bauelements wird verbessert.
  • In 1 ist eine Schnittansicht 100 einiger Ausführungsformen eines III-V-Bauelements mit einer dotierten Keimpufferschicht 102 gezeigt. Das III-V-Bauelement kann zum Beispiel ein III-Nitrid-Bauelement und/oder ein Verarmungstransistor mit hoher Elektronenbeweglichkeit (dHEMT) sein. Ein Substrat 104 kann zum Beispiel einkristallines Silizium, Siliziumcarbid oder ein anderes Halbleitermaterial sein oder aufweisen und/oder kann zum Beispiel eine (111)-Kristallorientierung oder eine andere Kristallorientierung haben. Außerdem kann das Substrat 104 zum Beispiel ein massives Halbleitersubstrat und/oder ein Halbleiterwafer (z. B. ein 300- oder 450-nm-Halbleiterwafer) sein. Bei einigen Ausführungsformen hat das Substrat 104 einen hohen spezifischen Widerstand, um Substratverluste zu senken. Der hohe spezifische Widerstand kann zum Beispiel größer als etwa 1 kΩ/cm, 1,8 kΩ/cm oder 3 kn/cm sein und/oder kann etwa 1 kΩ/cm bis 1,8 kΩ/cm oder etwa 1,8 kΩ/cm bis 3 kΩ/cm betragen. Außerdem wird bei einigen Ausführungsformen das Substrat 104 mit p-Dotanden dotiert, um einen hohen spezifischen Widerstand zu erzielen.
  • Über dem Substrat 104 ist eine Pufferstruktur 106 angeordnet, die die Keimpufferschicht 102 aufweist. Die Pufferstruktur 106 kann zum Beispiel zum Ausgleichen von Unterschieden in den Gitterkonstanten, Kristallstrukturen und Wärmeausdehnungskoeffizienten zwischen dem Substrat 104 und einer Heteroübergangsstruktur 108 dienen, die über der Pufferstruktur 106 liegt. Die Keimpufferschicht 102 ist über dem Substrat 104 in direktem Kontakt mit diesem angeordnet und dient als eine Seed- oder Keimbildungsschicht zum Aufwachsen einer III-V-Schicht auf dem Substrat 104.
  • Die Keimpufferschicht 102 ist oder umfasst AlN, ein anderes III-Nitrid oder ein anderes III-V-Material. Bei einigen Ausführungsformen ist oder umfasst die Keimpufferschicht 102 Tieftemperatur-AlN. Das Tieftemperatur-AlN kann zum Beispiel AlN sein, das bei Temperaturen von etwa 900 °C bis 1000 °C oder weniger als etwa 1000 °C hergestellt wird. Außerdem kann das Tieftemperatur-AlN zum Beispiel polykristallin sein und/oder eine Oberseite haben, die eine Reihe von Spitzen und Tälern zeigt. Bei anderen Ausführungsformen ist oder umfasst die Keimpufferschicht 102 Hochtemperatur-AlN. Das Hochtemperatur-AlN kann zum Beispiel AlN sein, das bei Temperaturen von etwa 1000 °C bis 1200 °C oder mehr als etwa 1000 °C hergestellt wird. Außerdem kann das Tieftemperatur-AlN zum Beispiel einkristallin sein und/oder eine Oberseite haben, die glatt ist. Das Tieftemperatur-AlN kann zum Beispiel besser zu der Gitterkonstante des Substrats 104 passen, während das Hochtemperatur-AlN zum Beispiel eine bessere Kristallqualität haben kann. Außerdem hat die Keimpufferschicht 102 eine hohe Konzentration von p-Dotanden. Die hohe Dotierungskonzentration kann zum Beispiel größer als etwa 1 × 1017 cm-3, etwa 1 × 1018 cm-3 oder etwa 1 × 1019 cm-3 sein und/oder etwa 1 × 1017 cm-3 bis 1 × 1019 cm-3, 1 × 1017 cm-3 bis 1 × 1018 cm-3 oder etwa 1 × 1018 cm-3 bis 1 × 1019 cm-3 betragen. Die p-Dotanden können zum Beispiel Magnesium (z. B. Mg), Kohlenstoff (z. B. C), Eisen (z. B. Fe), Zink (z. B. Zn) oder eine Kombination davon sein oder aufweisen. Bei einigen Ausführungsformen haben die Keimpufferschicht 102 und das Substrat 104 die gleiche Dotierungsart.
  • Die Keimpufferschicht 102 bewirkt eine Bandkrümmung in dem Substrat 104. Bei zumindest einigen Ausführungsformen (bei denen das Substrat 104 z. B. einkristallines Silizium ist oder aufweist) würde die Bandkrümmung zur Bildung eines 2DHG in dem Substrat 104 führen, wenn die Keimpufferschicht 102 undotiert oder eigenleitend wäre. Das 2DHG würde sich entlang einer Grenzfläche erstrecken, an der die Keimpufferschicht 102 das Substrat 104 kontaktiert, und es würde Substratverluste erhöhen. Da jedoch die Keimpufferschicht mit p-Dotanden dotiert wird, sind die Löcher in der Keimpufferschicht die Majoritätsträger, und sie stoßen Löcher ab, die das 2DHG bilden würden. Durch Abstoßen von Löchern, die das 2DHG bilden würden, wird die Bildung des 2DHG vermieden. Dadurch wird wiederum vermieden, dass das 2DHG den spezifischen Widerstand des Substrats 104 negativ beeinflusst (z. B. verringert), Substratverluste werden gesenkt, und die PAE des III-V-Bauelements wird verbessert.
  • Bei einigen Ausführungsformen wird die Konzentration der p-Dotanden in der Keimpufferschicht 102 so gewählt, dass die Konzentration von Löchern in der Keimpufferschicht 102 der Konzentration in dem 2DHG entspricht, das sich ohne die p-Dotanden bilden würde. Bei einigen Ausführungsformen kann, wenn die Konzentration der p-Dotanden in der Keimpufferschicht 102 zu niedrig (z. B. niedriger als etwa 1 × 1017 cm-3) ist, das 2DHG nicht vollständig verarmt werden und Substratverluste können hoch sein. Außerdem kann bei einigen Ausführungsformen, wenn die Konzentration der p-Dotanden in der Keimpufferschicht 102 zu hoch (z. B. höher als etwa 1 × 1019 cm-3) ist, die Keimpufferschicht 102 zum Beispiel zu viel Spannung (z. B. Zugspannung) in das III-V-Bauelement eintragen, sodass es zu Rissbildung und Bauelement-Ausfall kommt. Bei einigen Ausführungsformen hat die Keimpufferschicht 102 eine Dicke Tsb von etwa 30 nm bis 300 nm, etwa 30 nm bis 120 nm, etwa 120 nm bis 210 nm oder etwa 210 nm bis 300 nm. Wenn die Dicke Tsb zu klein (z. B. kleiner als etwa 30 nm) ist, kann zum Beispiel die Kristallqualität zu schlecht sein und die Herstellung der Keimpufferschicht 102 kann sich zum Beispiel schwer steuern lassen. Wenn hingegen die Dicke Tsb zu groß (z. B. größer als etwa 300 nm) ist, kann die Keimpufferschicht 102 zum Beispiel zu viel Spannung (z. B. Zugspannung) in das III-V-Bauelement eintragen, sodass es zu Rissbildung und Bauelement-Ausfall kommt.
  • Die Heteroübergangsstruktur 108 ist über der Pufferstruktur 106 angeordnet und weist eine Kanalschicht 110 und eine Sperrschicht 112 auf. Die Sperrschicht 112 ist über der Kanalschicht 110 angeordnet und ist polarisiert. Die Sperrschicht 112 ist so polarisiert, dass die positive Ladung zu einer Unterseite der Sperrschicht 112 verschoben wird und die negative Ladung zu einer Oberseite der Sperrschicht 112 verschoben wird. Die Polarisation kann zum Beispiel durch spontane Polarisationseffekte und/oder piezoelektrische Polarisationseffekte entstehen. Die Sperrschicht 112 kann zum Beispiel AlN, AlGaN, ein anderes III-Nitrid, ein anderes III-V-Material oder eine Kombination davon sein oder aufweisen.
  • Die Kanalschicht 110 kontaktiert die Sperrschicht 112 direkt, und sie ist ein Halbleitermaterial mit einem Bandabstand, der von dem der Sperrschicht 112 verschieden ist. Wegen der ungleichen Bandabstände definieren die Kanalschicht 110 und die Sperrschicht 112 einen Heteroübergang 114 an einer Grenzfläche, an der die Kanalschicht 110 die Sperrschicht 112 direkt kontaktiert. Und da die Sperrschicht 112 polarisiert ist, bildet sich ein zweidimensionales Elektronengas (2DEG) 116 in der Kanalschicht 110. Das 2DEG 116 erstreckt sich entlang dem Heteroübergang 114 und hat eine hohe Konzentration von beweglichen Elektronen, sodass es leitfähig ist. Die Kanalschicht 110 kann zum Beispiel undotiertes GaN, ein anderes III-Nitrid oder ein anderes III-V-Material sein oder aufweisen. Bei einigen Ausführungsformen ist die Kanalschicht 110 undotiertes GaN, während die Sperrschicht 112 undotiertes AlGaN ist oder aufweist. Außerdem kann die Kanalschicht 110 zum Beispiel eine Dicke von etwa 0,1 µm bis 0,5 µm haben.
  • Eine erste Source-/Drain-Elektrode 118 und eine zweite Source-/Drain-Elektrode 120 sind über der Kanalschicht 110 angeordnet und reichen in die Sperrschicht 112 hinein. Bei einigen Ausführungsformen erstrecken sich die erste und die zweite Source-/Drain-Elektrode 118 und 120 durch die Sperrschicht 112 bis zu der Kanalschicht 110. Außerdem sind die erste und die zweite Source-/Drain-Elektrode 118 und 120 mit dem 2DEG 116 elektrisch verbunden. Bei einigen Ausführungsformen ist die erste Source-/Drain-Elektrode 118 eine Source für das III-V-Bauelement, und die zweite Source-/Drain-Elektrode 120 ist ein Drain für das III-V-Bauelement. Eine Gate-Elektrode 122 ist über der Sperrschicht 112, seitlich zwischen der ersten und der zweiten Source-/Drain-Elektrode 118 und 120, angeordnet. Die Gate-Elektrode 122 und die erste und die zweite Source-/Drain-Elektrode 118 und 120 sind leitfähig und können zum Beispiel Aluminiumkupfer, Aluminium, Wolfram, Kupfer, ein anderes Metall, dotiertes Polysilizium, ein anderes leitfähiges Material oder eine Kombination davon sein oder aufweisen.
  • Während des Betriebs des III-V-Bauelements erzeugt die Gate-Elektrode 122 ein elektrisches Feld, das die Kontinuität des 2DEG 116 von der ersten Source-/Drain-Elektrode 118 bis zu der zweiten Source-/Drain-Elektrode 120 beeinflusst. Wenn die Gate-Elektrode 122 zum Beispiel mit einer Spannung vorgespannt wird, die größer als eine Schwellenspannung ist, kann die Gate-Elektrode 122 ein elektrisches Feld erzeugen, das einen tieferliegenden Teil des 2DEG 116 mit beweglichen Elektronen verarmt und die Kontinuität des 2DEG 116 von der ersten Source-/Drain-Elektrode 118 bis zu der zweiten Source-/Drain-Elektrode 120 unterbricht. Als ein weiteres Beispiel kann das 2DEG 116 von der ersten Source-/Drain-Elektrode 118 bis zu der zweiten Source-/Drain-Elektrode 120 kontinuierlich sein, wenn die Gate-Elektrode 122 mit einer Spannung vorgespannt wird, die kleiner als die Schwellenspannung ist.
  • Bei einigen Ausführungsformen weist die Pufferstruktur 106 weiterhin eine abgestufte Pufferschicht 124 und/oder eine Isolationspufferschicht 126 zwischen der Heteroübergangsstruktur 108 und der Keimpufferschicht 102 auf. Die abgestufte Pufferschicht 124 umfasst einen Stapel von Stufen-Pufferschichten. Die abgestufte Pufferschicht 124 kann zum Beispiel eine erste Stufen-Pufferschicht 124a, eine zweite Stufen-Pufferschicht 124b, die über der ersten Stufen-Pufferschicht 124a liegt, und eine dritte Stufen-Pufferschicht 124c aufweisen, die über der zweiten Stufen-Pufferschicht 124b liegt. Jeweilige Gitterkonstanten der Stufen-Pufferschichten werden von einer Oberseite der abgestuften Pufferschicht 124 zu deren Unterseite vergrößert oder verringert, um die Gitterkonstante der abgestuften Pufferschicht 124 abzustufen und eine Gitterfehlanpassung von der Keimpufferschicht 102 zu einer Schicht (z. B. der Isolationspufferschicht 126), die über der abgestuften Pufferschicht 124 liegt, zu verringern oder zu eliminieren. Die abgestufte Pufferschicht 124 und somit die Stufen-Pufferschichten können zum Beispiel Aluminium-Galliumnitrid, ein anderes III-Nitrid, ein anderes III-V-Material oder eine Kombination davon sein oder aufweisen.
  • Bei einigen Ausführungsformen wird für die Stufen-Pufferschichten eine Gruppe von Elementen (z. B. Aluminium, Gallium und Nitrid) gemeinsam verwendet, und sie weisen jeweilige Mengen der Elemente auf. Bei einigen Ausführungsformen werden die jeweiligen Mengen für mindestens eines der Elemente von der Oberseite der abgestuften Pufferschicht 124 zu deren Unterseite erhöht oder verringert, um die einzelnen Gitterkonstanten der Stufen-Pufferschichten zu ändern und die Gitterkonstante der abgestuften Pufferschicht 124 abzustufen. Zum Beispiel kann die erste Stufen-Pufferschicht 124a AlxGa1-xN sein oder aufweisen, und sie kann eine erste Gitterkonstante haben; die zweite Stufen-Pufferschicht 124b kann AlyGa1-yN sein oder aufweisen, und sie kann eine zweite Gitterkonstante haben, die größer als die erste Gitterkonstante ist; und die dritte Stufen-Pufferschicht 124c kann AlzGa1-zN sein oder aufweisen, und sie kann eine dritte Gitterkonstante haben, die größer als die zweite Gitterkonstante ist, wobei x etwa 0,6 bis 0,8 ist, y etwa 0,4 bis 0,6 ist und z etwa 0,1 bis 0,3 ist. Bei einigen Ausführungsformen hat die erste Stufen-Pufferschicht 124a eine Dicke von etwa 200 nm bis 800 nm, die zweite Stufen-Pufferschicht 124b hat eine Dicke von etwa 300 nm bis 1000 nm, und die dritte Stufen-Pufferschicht 124c hat eine Dicke von etwa 500 nm bis 2000 nm oder eine Kombination davon.
  • Die Isolationspufferschicht 126 ist über der Keimpufferschicht 102 und, falls vorhanden, über der abgestuften Pufferschicht 124 angeordnet. Bei einigen Ausführungsformen hat die Isolationspufferschicht 126 eine Dicke von etwa 0,5 µm bis 5,0 µm. Die Isolationspufferschicht 126 ist ein Halbleitermaterial, das mit einer hohen Konzentration von p-Dotanden dotiert ist, damit es einen hohen spezifischen Widerstand hat. Der hohe spezifische Widerstand kann zum Beispiel ein Widerstand sein, der größer als der der Kanalschicht 110 ist. Die p-Dotanden können Mg, C, Fe, Zn oder eine Kombination davon sein oder aufweisen. Die hohe Dotierungskonzentration kann zum Beispiel größer als etwa 1 × 1018 cm-3, etwa 1 × 1019 cm-3 oder etwa 1 × 1020 cm-3 sein und/oder etwa 1 × 1018 cm-3 bis 1 × 1020 cm-3, 1 × 1018 cm-3 bis 1 × 1019 cm-3 oder etwa 1 × 1019 cm-3 bis 1 × 1020 cm-3 betragen. Durch ihren hohen spezifischen Widerstand kann die Isolationspufferschicht 126 als eine „Rücksperre“ für die Kanalschicht 110 fungieren, um Substratverluste zu senken und die „weiche“ Durchbruchspannung des III-V-Bauelements zu erhöhen. Die Isolationspufferschicht 126 kann zum Beispiel dotiertes GaN, ein anderes III-Nitrid, ein anderes III-V-Material oder eine Kombination davon sein oder aufweisen.
  • In 2A ist eine Schnittansicht 200A einiger alternativer Ausführungsformen des III-V-Bauelements von 1 gezeigt, in der die Keimpufferschicht 102 eine Tieftemperatur-Keimpufferschicht 102l und eine Hochtemperatur-Keimpufferschicht 102h aufweist, die über der Tieftemperatur-Keimpufferschicht 102l liegt. Die Tief- und die Hochtemperatur-Keimpufferschicht 102l und 102h können zum Beispiel AlN, ein anderes III-Nitrid oder ein anderes III-V-Material sein oder aufweisen. Bei einigen Ausführungsformen hat die Tieftemperatur-Keimpufferschicht 102l ein erstes Verhältnis von III-Atomen zu V-Atomen, und die Hochtemperatur-Keimpufferschicht 102h hat ein zweites Verhältnis von III-Atomen zu V-Atomen, das von dem ersten Verhältnis verschieden ist. Die Tieftemperatur-Keimpufferschicht 102l wird bei niedrigen Temperaturen hergestellt, während die Hochtemperatur-Keimpufferschicht 102h bei hohen Temperaturen hergestellt wird. Die niedrigen Temperaturen können zum Beispiel etwa 900 °C bis 1000 °C betragen und/oder niedriger als etwa 1000 °C sein. Die hohen Temperaturen können zum Beispiel etwa 1000 °C bis 1200 °C betragen und/oder höher als etwa 1000 °C sein. Bei einigen Ausführungsformen weisen die Tief- und die Hochtemperatur-Keimpufferschicht 102l und 102h das gleiche Material (z. B. AlN) auf. Bei einigen Ausführungsformen ist oder umfasst die Tieftemperatur-Keimpufferschicht 102l Tieftemperatur-AlN, und/oder die Hochtemperatur-Keimpufferschicht 102h ist oder umfasst Hochtemperatur-AlN. Das Tieftemperatur-AlN kann zum Beispiel so sein, wie es vorstehend unter Bezugnahme auf 1 beschrieben worden ist, und/oder das Hochtemperatur-AlN kann zum Beispiel so sein, wie es vorstehend unter Bezugnahme auf 1 beschrieben worden ist.
  • Die Tief- und die Hochtemperatur-Keimpufferschicht 102l und 102h haben hohe Konzentrationen von p-Dotanden, um hohe Widerstände zu erzielen. Die p-Dotanden können zum Beispiel Mg, C, Fe, Zn oder eine Kombination davon sein oder aufweisen. Die hohen Dotierungskonzentrationen können zum Beispiel größer als etwa 1 × 1017 cm-3, etwa 1 × 1018 cm-3 oder etwa 1 × 1019 cm-3 sein und/oder etwa 1 × 1017 cm-3 bis 1 × 1019 cm-3, 1 × 1017 cm-3 bis 1 × 1018 cm-3 oder etwa 1 × 1018 cm-3 bis 1 × 1019 cm-3 betragen. Auf Grund der hohen Dotierungskonzentrationen bewirken die Tief- und die Hochtemperatur-Keimpufferschicht 102l und 102h keine Bildung eines 2DHG in dem Substrat 104. Daher können Substratverluste minimiert werden, und die PAE des III-V-Bauelements kann erhöht werden.
  • Bei einigen Ausführungsformen hat die Tieftemperatur-Keimpufferschicht 102l eine Tieftemperatur-Dicke Tlsb , die etwa 20 nm bis 80 nm, etwa 20 nm bis 50 nm oder etwa 50 nm bis 80 nm beträgt und/oder kleiner als etwa 50 nm oder 80 nm ist. Die Tieftemperatur-Dicke Tlsb kann zum Beispiel auf Grund von Schwierigkeiten beim Aufwachsen der Tieftemperatur-Keimpufferschicht 102l direkt auf dem Substrat 104 begrenzt sein (z. B. auf weniger als etwa 80 nm). Wenn die Tieftemperatur-Dicke Tlsb zu klein (z. B. kleiner als etwa 20 nm) ist, lässt sich zum Beispiel die Herstellung der Tieftemperatur-Keimpufferschicht 102l möglicherweise schwer steuern. Bei einigen Ausführungsformen hat die Hochtemperatur-Keimpufferschicht 102h eine Hochtemperatur-Dicke Thsb, die etwa 50 nm bis 300 nm, etwa 50 nm bis 175 nm oder etwa 175 nm bis 300 nm beträgt und/oder kleiner als etwa 175 nm oder 300 nm ist. Wenn die Hochtemperatur-Dicke Thsb zu klein (z. B. kleiner als etwa 50 nm) ist, kann zum Beispiel die Kristallqualität schlecht sein, und die Herstellung der Hochtemperatur-Keimpufferschicht 102h lässt sich zum Beispiel möglicherweise schwer steuern. Wenn die Hochtemperatur-Dicke Thsb hingegen zu groß (z. B. größer als 300 nm) ist, kann die Hochtemperatur-Keimpufferschicht 102h zum Beispiel zu viel Spannung (z. B. Zugspannung) in das III-V-Bauelement eintragen, sodass es zu Rissbildung und Bauelement-Ausfall kommt.
  • In 2B ist eine Schnittansicht 200B einiger alternativer Ausführungsformen des III-V-Bauelements von 2A gezeigt, in der eine Grenzfläche 202, an der die Tief- und die Hochtemperatur-Keimpufferschicht 102l und 102h einander kontaktieren, rau ist. Die Grenzfläche 202 kann zum Beispiel eine Reihe von Spitzen und Tälern haben. Bei einigen Ausführungsformen ist die Reihe von Spitzen und Tälern periodisch. Bei anderen Ausführungsformen ist die Reihe von Spitzen und Tälern unregelmäßig. Bei einigen Ausführungsformen hat die Grenzfläche 202 ein Sägezahnprofil. Die Grenzfläche 202 kann zum Beispiel auf Grund der Herstellung der Tief- und der Hochtemperatur-Keimpufferschicht 102l und 102h bei niedrigen bzw. hohen Temperaturen rau sein. Bei einigen Ausführungsformen kann durch Ausbilden der Tieftemperatur-Keimpufferschicht 102l bei niedrigen Temperaturen die Tieftemperatur-Keimpufferschicht 102l in einem dreidimensionalen (3D) Aufwachsmodus hergestellt werden, sodass ihre Oberseite eine Reihe von Spitzen und Tälern haben kann. Außerdem kann bei einigen Ausführungsformen durch Ausbilden der Hochtemperatur-Keimpufferschicht 102h bei hohen Temperaturen die Hochtemperatur-Keimpufferschicht 102h zum Beispiel in einem zweidimensionalen (2D) Aufwachsmodus hergestellt werden, sodass ihre Oberseite im Vergleich zu der der Tieftemperatur-Keimpufferschicht 102l eben oder relativ eben sein kann.
  • In 2C ist eine Schnittansicht 200C einiger alternativer Ausführungsformen des III-V-Bauelements von 1 gezeigt, in der die Keimpufferschicht 102 mehrere Tieftemperatur-Keimpufferschichten und mehrere Hochtemperatur-Keimpufferschichten aufweist, die abwechselnd aufeinandergestapelt sind. Zum Beispiel kann die Keimpufferschicht 102 eine erste Tieftemperatur-Keimpufferschicht 102fl, eine erste Hochtemperatur-Keimpufferschicht 102fh, die über der ersten Tieftemperatur-Keimpufferschicht 102fl liegt, eine zweite Tieftemperatur-Keimpufferschicht 102sl, die über der ersten Hochtemperatur-Keimpufferschicht 102fh liegt, und eine zweite Hochtemperatur-Keimpufferschicht 102sh aufweisen, die über der zweiten Tieftemperatur-Keimpufferschicht 102sl liegt. Die Tieftemperatur-Keimpufferschichten (z. B. 102fl und 102sl) sind so, wie die Tieftemperatur-Keimpufferschicht 102l von 2A beschrieben worden ist, und die Hochtemperatur-Keimpufferschichten (z. B. 102fh und 102sh) sind so, wie die Hochtemperatur-Keimpufferschicht 102h von 2A beschrieben worden ist
  • Zwar zeigt 2C zwei Tieftemperatur-Keimpufferschichten (z. B. 102fl und 102sl) und zwei Tieftemperatur-Keimpufferschichten (z. B. 102fh und 102sh), aber bei anderen Ausführungsformen können mehr Tieftemperatur-Keimpufferschichten und/oder mehr Hochtemperatur-Keimpufferschichten verwendet werden. Bei diesen anderen Ausführungsformen wird die in 2C gezeigte Wechselstruktur aus Tief- und Hochtemperatur-Keimpufferschichten für die eine oder die mehreren weiteren Tief- und/oder Hochtemperatur-Keimpufferschichten fortgesetzt. Außerdem ist gezeigt, dass die Oberseiten der Tieftemperatur-Keimpufferschichten die Unterseiten der Hochtemperatur-Keimpufferschichten an Grenzflächen kontaktieren, die eben oder im Wesentlichen eben sind, aber es dürfte wohlverstanden sein, dass die Grenzflächen bei anderen Ausführungsformen rau sein können. Die Grenzfläche 202 von 2B kann zum Beispiel für diese rauen Grenzflächen typisch sein.
  • In 2D ist eine Schnittansicht 200D einiger alternativer Ausführungsformen des III-V-Bauelements von 1 gezeigt, in der eine Grenzfläche 204, an der die Keimpufferschicht 102 und die abgestufte Pufferschicht 124 einander kontaktieren, rau ist. Die Grenzfläche 204 kann zum Beispiel eine Reihe von Spitzen und Tälern haben. Die Reihe von Spitzen und Tälern kann zum Beispiel periodisch oder unregelmäßig sein. Bei einigen Ausführungsformen hat die Grenzfläche 204 ein Sägezahnprofil. Die Grenzfläche 204 kann zum Beispiel auf Grund der Herstellung der Keimpufferschicht 102 bei niedrigen Temperaturen rau sein. Bei einigen Ausführungsformen kann durch Ausbilden der Keimpufferschicht 102 bei niedrigen Temperaturen die Keimpufferschicht 102 in einem 3D-Aufwachsmodus hergestellt werden, sodass ihre Oberseite zum Beispiel eine Reihe von Spitzen und Tälern haben kann. Bei einigen Ausführungsformen ist oder umfasst die Keimpufferschicht 102 Tieftemperatur-AlN, das zum Beispiel so sein kann, wie es vorstehend unter Bezugnahme auf 2A beschrieben worden ist.
  • Bei mindestens einigen Ausführungsformen der 1 und 2A bis 2D ist zwar dargelegt worden, dass das Substrat 104, die Keimpufferschicht 102 und die Isolationspufferschicht 126 mit p-Dotanden dotiert werden, aber es dürfte wohlverstanden sein, dass bei anderen Ausführungsformen alternativ n-Dotanden für das Substrat 104, die Keimpufferschicht 102, die Isolationspufferschicht 126 oder eine Kombination davon verwendet werden können. Bei mindestens einigen Ausführungsformen der 1 und 2A bis 2D ist zwar dargelegt worden, dass die abgestufte Pufferschicht 124 drei Stufen-Pufferschichten umfasst, aber es dürfte wohlverstanden sein, dass die abgestufte Pufferschicht 124 bei anderen Ausführungsformen mehr oder weniger Stufen-Pufferschichten haben kann.
  • In 3A ist eine Schnittansicht 300A einiger alternativer Ausführungsformen des III-V-Bauelements von 1 gezeigt, in der eine III-V-Gateschicht 302 die Gate-Elektrode 122 von der Sperrschicht 112 trennt. Bei einigen Ausführungsformen wird die III-V-Gateschicht 302 vollständig von der Gate-Elektrode 122 bedeckt, und/oder sie hat die gleiche Draufsicht (in der Schnittansicht 300A nicht sichtbar) wie die Gate-Elektrode 122. Die III-V-Gateschicht 302 wird mit n- oder p-Dotanden dotiert und kann zum Beispiel GaN, ein anderes III-Nitrid, ein anderes III-V-Material oder eine Kombination davon sein.
  • Die III-V-Gateschicht 302 wird dotiert und/oder polarisiert, um einen tieferliegenden Teil des 2DEG 116 zu verarmen, wenn äußere elektrische Felder und/oder elektrische Felder an der Gate-Elektrode 122 fehlen. Daher ist, wenn die Gate-Elektrode 122 mit einer niedrigeren Spannung als einer Schwellenspannung vorgespannt wird, das 2DEG 116 von der ersten Source-/Drain-Elektrode 118 bis zu der zweiten Source-/Drain-Elektrode 120 diskontinuierlich. Und wenn die Gate-Elektrode 122 mit einer Spannung vorgespannt wird, die höher als die Schwellenspannung ist, erzeugt die Gate-Elektrode 122 ein elektrisches Feld, das den unteren Teil des 2DEG 116 anreichert, sodass das 2DEG 116 von der ersten Source-/Drain-Elektrode 118 bis zu der zweiten Source-/Drain-Elektrode 120 kontinuierlich ist. Bei einigen Ausführungsformen ist das III-V-Bauelement ein Anreicherungstransistor mit hoher Elektronenbeweglichkeit (eHEMT).
  • In 3B ist eine Schnittansicht 300B einiger alternativer Ausführungsformen des III-V-Bauelements von 1 gezeigt, in der eine dielektrische Gateschicht 304 die Gate-Elektrode 122 von der Sperrschicht 112 trennt. Bei einigen Ausführungsformen erstreckt sich die dielektrische Gateschicht 304 von der ersten Source-/Drain-Elektrode 118 bis zu der zweiten Source-/Drain-Elektrode 120. Die dielektrische Gateschicht 304 kann zum Beispiel Siliziumoxid, ein anderes Oxid, ein anderes Dielektrikum oder eine Kombination davon sein oder aufweisen.
  • Wenn äußere elektrische Felder und/oder elektrische Felder an der Gate-Elektrode 122 fehlen, ist das 2DEG 116 von der ersten Source-/Drain-Elektrode 118 bis zu der zweiten Source-/Drain-Elektrode 120 kontinuierlich. Daher ist, wenn die Gate-Elektrode 122 mit einer niedrigeren Spannung als der Schwellenspannung vorgespannt wird, das 2DEG 116 von der ersten Source-/Drain-Elektrode 118 bis zu der zweiten Source-/Drain-Elektrode 120 kontinuierlich. Und wenn die Gate-Elektrode 122 mit einer höheren Spannung als der Schwellenspannung vorgespannt wird, erzeugt die Gate-Elektrode 122 ein elektrisches Feld, das einen Teil des 2DEG 116 unter der Gate-Elektrode 122 verarmt, sodass das 2DEG 116 von der ersten Source-/Drain-Elektrode 118 bis zu der zweiten Source-/Drain-Elektrode 120 diskontinuierlich ist. Bei einigen Ausführungsformen ist das III-V-Bauelement ein Verarmungs-Metall-Isolator-Halbleiter-Feldeffekttransistor (Verarmungs-MISFET).
  • In 3C ist eine Schnittansicht 300C einiger alternativer Ausführungsformen des III-V-Bauelements von 3B gezeigt, in der die dielektrische Gateschicht 304 und die Gate-Elektrode 122 durch die Sperrschicht 112 verlaufen. Die dielektrische Gateschicht 304 ragt durch die Sperrschicht 112 zu der Kanalschicht 110 hervor, und die Gate-Elektrode 122 wird in die Sperrschicht 112 hinein ausgespart.
  • Da die dielektrische Gateschicht 304 und die Gate-Elektrode 122 durch die Sperrschicht 112 verlaufen, wird die Kanalschicht 110 nicht von der Sperrschicht 112 an der Gate-Elektrode 122 bedeckt. Und da die Sperrschicht 112 bewegliche Elektronen anzieht und das 2DEG 116 bildet, wird das 2DEG 116 an der Gate-Elektrode 122 verarmt, wenn äußere elektrische Felder und/oder elektrische Felder an der Gate-Elektrode 122 fehlen. Daher ist, wenn die Gate-Elektrode 122 mit einer niedrigeren Spannung als der Schwellenspannung vorgespannt wird, das 2DEG 116 von der ersten Source-/Drain-Elektrode 118 bis zu der zweiten Source-/Drain-Elektrode 120 diskontinuierlich. Und wenn die Gate-Elektrode 122 mit einer höheren Spannung als der Schwellenspannung vorgespannt wird, erzeugt die Gate-Elektrode 122 ein elektrisches Feld, das das 2DEG 116 an der Gate-Elektrode 122 anreichert, sodass das 2DEG 116 von der ersten Source-/Drain-Elektrode 118 bis zu der zweiten Source-/Drain-Elektrode 120 kontinuierlich ist. Bei einigen Ausführungsformen ist das III-V-Bauelement ein Anreicherungs-MISFET.
  • In 4A ist eine Schnittansicht 400A einiger alternativer Ausführungsformen des III-V-Bauelements von 1 gezeigt, in der die Pufferstruktur 106 weiterhin eine verspannte Supergitter-Pufferschicht (SLS-Pufferschicht) 402 zwischen der Isolationspufferschicht 126 und der abgestuften Pufferschicht 124 aufweist. Die SLS-Pufferschicht 402 verhindert, dass Silizium aus dem Substrat 104 in die Isolationspufferschicht 126 eindiffundiert oder sich in anderer Weise zu dieser bewegt. Dieses Silizium würde einen spezifischen Widerstand der Isolationspufferschicht 126 reduzieren und würde eine „weiche“ Durchbruchspannung des III-V-Bauelements erhöhen. Außerdem relaxiert die SLS-Pufferschicht 402 die Spannung der Isolationspufferschicht 126. Die Isolationspufferschicht 126 kann zum Beispiel zugverspannt sein, und die SLS-Pufferschicht 402 kann eine Druckspannung erzeugen, die der Zugspannung entgegenwirkt. Die Zugspannung könnte zu einer Rissbildung des Substrats führen und/oder die Leistung (z. B. den dynamischen Einschaltwiderstand) des III-V-Bauelements negativ beeinflussen.
  • In 4B ist eine Schnittansicht 400B einiger alternativer Ausführungsformen der SLS-Pufferschicht 402 von 4A gezeigt. Die SLS-Pufferschicht 402 weist eine Mehrzahl von ersten III-V-Schichten 402a und eine Mehrzahl von zweiten III-V-Schichten 402b auf. Der einfachen Erörterung halber sind nur einige der ersten III-V-Schichten 402a mit 402a bezeichnet, und nur einige der zweiten III-V-Schichten 402b sind mit 402b bezeichnet. Die ersten und die zweiten III-V-Schichten 402a und 402b sind abwechselnd aufeinandergestapelt, und die ersten III-V-Schichten 402a haben eine andere Gitterkonstante als die zweiten III-V-Schichten 402b. Zum Beispiel können die ersten III-V-Schichten 402a AlN oder ein anderes III-V-Material sein oder aufweisen, und die zweiten III-V-Schichten 402b können GaN oder ein anderes III-V-Material sein oder aufweisen, oder umgekehrt.
  • In 5 ist eine Schnittansicht 500 einiger alternativer Ausführungsformen des III-V-Bauelements von 1 gezeigt, in der die Sperrschicht 112 eine erste Sperrschicht 112a und eine zweite Sperrschicht 112b umfasst, die über der ersten Sperrschicht 112a liegt. Die erste Sperrschicht 112a kann zum Beispiel AlN oder ein anderes III-Nitrid sein oder aufweisen, und/oder die zweite Sperrschicht 112b kann zum Beispiel AlxG1-xN oder ein anderes III-Nitrid sein oder aufweisen, wobei x etwa 0,1 bis 0,3 ist. Die erste Sperrschicht 112a kann zum Beispiel eine Dicke von etwa 0,5 nm bis 1,5 nm haben, und/oder die zweite Sperrschicht 112b kann zum Beispiel eine Dicke von etwa 10 nm bis 40 nm haben.
  • Die 3A bis 3C, 4A und 5 sind zwar unter Verwendung von Ausführungsformen der Keimpufferschicht 102 von 1 dargestellt, aber es dürfte wohlverstanden sein, dass Ausführungsformen der Keimpufferschicht 102 der 2A bis 2D alternativ in den 3A bis 3C, 4A und 5 verwendet werden können. Die 2A bis 2D, 3A bis 3C und 4A sind zwar unter Verwendung von Ausführungsformen der Sperrschicht 112 von 1 gezeigt, aber es dürfte wohlverstanden sein, dass Ausführungsformen der Sperrschicht 112 von 5 alternativ in den 2A bis 2D, 3A bis 3C und 4A verwendet werden können. Die 2A bis 2D, 3A bis 3C und 5 sind zwar unter Verwendung von Ausführungsformen der Pufferstruktur 106 von 1 dargestellt, aber es dürfte wohlverstanden sein, dass Ausführungsformen der Pufferstruktur 106 von 4A alternativ in den 2A bis 2D, 3A bis 3C und 5 verwendet werden können.
  • In den 6 bis 11 ist eine Reihe von Schnittansichten 600 bis 1100 einiger Ausführungsformen eines Verfahrens zum Ausbilden eines III-V-Bauelements gezeigt, das eine Keimpufferschicht 102 aufweist, die dotiert ist. Mit dem Verfahren können zum Beispiel Ausführungsformen des III-V-Bauelements in jeder der 1, 2A bis 2D, 3A bis 3C, 4A und 5 hergestellt werden. Die 6 bis 11 werden zwar für das Verfahren beschrieben, aber es dürfte wohlverstanden sein, dass die in diesen Figuren gezeigten Strukturen nicht auf das Verfahren beschränkt sind, sondern eigenständig ohne das Verfahren verwendet werden können.
  • Wie in einer Schnittansicht 600 von 6 gezeigt ist, wird ein Substrat 104 bereitgestellt. Bei einigen Ausführungsformen ist oder umfasst das Substrat 104 einkristallines Silizium oder ein anderes Silizium, und/oder das Substrat 104 hat eine (111)-Kristallorientierung oder eine andere Kristallorientierung. Außerdem hat bei einigen Ausführungsformen das Substrat 104 einen hohen spezifischen Widerstand, um Substratverluste zu senken. Der hohe spezifische Widerstand kann zum Beispiel größer als etwa 1 kΩ/cm, 1,8 kΩ/cm oder 3 kΩ/cm sein und/oder kann zum Beispiel etwa 1 kΩ/cm bis 1,8 kΩ/cm oder etwa 1,8 kΩ/cm bis 3 kΩ/cm betragen. Außerdem wird bei einigen Ausführungsformen das Substrat 104 mit p-Dotanden dotiert, um den hohen spezifischen Widerstand zu erzielen.
  • Wie außerdem in der Schnittansicht 600 von 6 gezeigt ist, wird eine Keimpufferschicht 102 epitaxial auf dem Substrat 104 aufgewachsen. Die Keimpufferschicht 102 weist eine Tieftemperatur-Keimpufferschicht 102l und eine Hochtemperatur-Keimpufferschicht 102h auf, die über der Tieftemperatur-Keimpufferschicht 102l liegt. Die Tief- und die Hochtemperatur-Keimpufferschicht 102l und 102h sind oder umfassen AlN, ein anderes III-Nitrid, ein anderes III-V-Material oder eine Kombination davon. Außerdem haben die Tief- und die Hochtemperatur-Keimpufferschicht 102l und 102h eine hohe Konzentration von p-Dotanden. Die p-Dotanden können zum Beispiel Mg, C, Fe, Zn oder eine Kombination davon sein oder umfassen. Die hohe Dotierungskonzentration kann zum Beispiel größer als etwa 1 × 1017 cm-3, etwa 1 × 1018 cm-3 oder etwa 1 × 1019 cm-3 sein und/oder kann zum Beispiel etwa 1 × 1017 cm-3 bis 1 × 1019 cm-3, etwa 1 × 1017 cm-3 bis 1 × 1018 cm-3 oder etwa 1 × 1018 cm-3 bis 1 × 1019 cm-3 betragen. Bei einigen Ausführungsformen sind oder umfassen die Tief- und die Hochtemperatur-Keimpufferschicht 102l und 102h das gleiche Material (z. B. AlN), sie haben die gleichen Dotanden (z. B. Mg), haben die gleiche Konzentration von Dotanden, oder eine Kombination davon. Bei einigen Ausführungsformen hat die Tieftemperatur-Keimpufferschicht 102l ein erstes Verhältnis von III-Atomen zu V-Atomen, und die Hochtemperatur-Keimpufferschicht 102h hat ein zweites Verhältnis von III-Atomen zu V-Atomen, das von dem ersten Verhältnis verschieden ist. Bei einigen Ausführungsformen hat die Tieftemperatur-Keimpufferschicht 102l eine Dicke Tlsb von etwa 20 nm bis etwa 80 nm, etwa 20 nm bis 40 nm oder etwa 40 nm bis 80 nm, und/oder die Hochtemperatur-Keimpufferschicht 102h hat eine Dicke Thsb von etwa 50 nm bis 300 nm, etwa 50 nm bis 175 nm oder etwa 175 nm bis 300 nm.
  • Bei einigen Ausführungsformen umfasst das Verfahren zum Ausbilden der Keimpufferschicht 102 das epitaxiale Ausbilden der Tieftemperatur-Keimpufferschicht 102l auf dem Substrat 104 und das epitaxiale Ausbilden der Hochtemperatur-Keimpufferschicht 102h auf der Tieftemperatur-Keimpufferschicht 102l. Die Tief- und die Hochtemperatur-Keimpufferschicht 102l und 102h werden zum Beispiel durch Molekularstrahlepitaxie (MBE), metallorganische Dampfphasenepitaxie (MOVPE), eine andere Dampfphasenepitaxie (VPE), Flüssigphasenepitaxie (LPE), mit einem anderen geeigneten Epitaxieverfahren oder einer Kombination davon epitaxial hergestellt. Bei einigen Ausführungsformen werden die Tief- und die Hochtemperatur-Keimpufferschicht 102l und 102h mit dem gleichen Epitaxieverfahren (z. B. MOVPE) hergestellt. Bei einigen Ausführungsformen werden die Tief- und/oder die Hochtemperatur-Keimpufferschicht 102l und 102h während der Herstellung mit p-Dotanden (z. B. Mg, C, Fe oder Zn) dotiert. Die Tief- und/oder die Hochtemperatur-Keimpufferschicht 102l und 102h können zum Beispiel durch MOVPE in einem Reaktor hergestellt werden, in den Bis-cyclopentadienylmagnesium (Cp2Mg) injiziert wird, sodass eine mit Mg-Dotanden dotierte Tieftemperatur-Keimpufferschicht 102l und/oder eine mit Mg-Dotanden dotierte Hochtemperatur-Keimpufferschicht 102l und 102h entstehen. Bei anderen Ausführungsformen werden die Tief- und/oder die Hochtemperatur-Keimpufferschicht 102l und 102h erst nach der Herstellung dotiert.
  • Die Tieftemperatur-Keimpufferschicht 102l wird bei niedrigen Temperaturen hergestellt, während die Hochtemperatur-Keimpufferschicht 102h bei hohen Temperaturen hergestellt wird, die höher als die niedrigen Temperaturen sind. Bei einigen Ausführungsformen betragen die niedrigen Temperaturen etwa 900 °C bis 1000 °C, etwa 900 °C bis 950 °C oder etwa 950 °C bis 1000 °C und/oder weniger als etwa 900 °C, 950 °C oder 1000 °C. Bei einigen Ausführungsformen betragen die hohen Temperaturen etwa 1000 °C bis 1200 °C, etwa 1000 °C bis 1100 °C oder etwa 1100 bis 1200 °C und/oder mehr als etwa 1000 °C, 1100 °C oder 1200 °C. Bei einigen Ausführungsformen begünstigt das Ausbilden der Tieftemperatur-Keimpufferschicht 102l bei den niedrigen Temperaturen ihre Herstellung in einem 3D-Aufwachsmodus. Bei einigen Ausführungsformen führt der 3D-Aufwachsmodus dazu, dass eine Tieftemperatur-Keimpufferschicht 102l mit einer schlechten Kristallqualität und/oder mit einer Oberseite entsteht, die eine Reihe von Spitzen und Tälern aufweist. Die Oberseite der Tieftemperatur-Keimpufferschicht 102l kann durch den 3D-Aufwachsmodus zum Beispiel ein Sägezahnprofil haben. Ein Beispiel dafür ist in 2B gezeigt. Bei einigen Ausführungsformen begünstigt das Ausbilden der Hochtemperatur-Keimpufferschicht 102h bei den hohen Temperaturen ihre Herstellung in einem 2D-Aufwachsmodus. Bei einigen Ausführungsformen führt der 2D-Aufwachsmodus dazu, dass eine Hochtemperatur-Keimpufferschicht 102h mit einer hohen Kristallqualität und/oder mit einer Oberseite entsteht, die im Vergleich zu der der Tieftemperatur-Keimpufferschicht 102l relativ glatt ist.
  • Auf Grund der hohen Dotierungskonzentrationen bewirkt die Keimpufferschicht, dass sich kein 2DHG in dem Substrat 104 entlang einer Grenzfläche bildet, an der die Keimpufferschicht 102 das Substrat 104 kontaktiert. Die p-Dotanden der Keimpufferschicht 102 haben eine positive Ladung, durch die bewegliche Löcher in dem Substrat 104 abgestoßen werden und die Bildung des 2DHG verhindert wird. Bei einigen Ausführungsformen wird die Dotierungskonzentration der p-Dotanden so gewählt, dass das 2DHG vollständig verarmt wird. Wenn die Dotierungskonzentration zu niedrig (z. B. kleiner als etwa 1 × 1017 cm-3) ist, wird das 2DHG nicht vollständig verarmt. Wenn die Dotierungskonzentration hingegen zu hoch (z. B. höher als etwa 1 × 1019 cm-3) ist, kann die auf das III-V-Bauelement aufgebrachte Spannung zu hoch sein, und das III-V-Bauelement kann reißen und ausfallen. Durch Verhindern der Bildung des 2DHG bleibt der spezifische Widerstand des Substrats 104 hoch und wird nicht durch das 2DHG reduziert. Dadurch werden Substratverluste minimiert, und die PAE des III-V-Bauelements wird erhöht.
  • 6 zeigt zwar die Herstellung sowohl der Tieftemperatur-Keimpufferschicht 102l als auch der Hochtemperatur-Keimpufferschicht 102h, aber bei anderen Ausführungsformen kann die Tieftemperatur-Keimpufferschicht 102l oder die Hochtemperatur-Keimpufferschicht 102h weggelassen (d. h., nicht hergestellt) werden. Bei diesen anderen Ausführungsformen können die Keimpufferschicht 102 und die verbliebene der Tieftemperatur-Keimpufferschicht 102l und der Hochtemperatur-Keimpufferschicht 102h ein und dieselbe sein. 6 zeigt zwar die Herstellung jeweils nur einer Tieftemperatur-Keimpufferschicht 102l und nur einer Hochtemperatur-Keimpufferschicht 102h, aber bei anderen Ausführungsformen können die Tieftemperatur-Keimpufferschicht 102l und/oder die Hochtemperatur-Keimpufferschicht 102h jeweils mehrfach hergestellt werden. Bei diesen anderen Ausführungsformen wechselt die Keimpufferschicht 102 zwischen Tieftemperatur-Keimpufferschicht und Hochtemperatur-Keimpufferschicht, und ein Beispiel dafür ist in 2C gezeigt und wird unter Bezugnahme auf diese beschrieben.
  • Wie in einer Schnittansicht 700 von 7 gezeigt ist, wird eine abgestufte Pufferschicht 124 epitaxial über der Keimpufferschicht 102 hergestellt. Die abgestufte Pufferschicht 124 umfasst einen Stapel von Stufen-Pufferschichten. Die abgestufte Pufferschicht 124 kann zum Beispiel eine erste Stufen-Pufferschicht 124a, eine zweite Stufen-Pufferschicht 124b, die über der ersten Stufen-Pufferschicht 124a liegt, und eine dritte Stufen-Pufferschicht 124c aufweisen, die über der zweiten Stufen-Pufferschicht 124b liegt. Jeweilige Gitterkonstanten der Stufen-Pufferschichten werden von einer Oberseite der abgestuften Pufferschicht 124 zu deren Unterseite erhöht oder verringert, um die Gitterkonstante der abgestuften Pufferschicht 124 abzustufen und eine Gitterfehlanpassung von der Keimpufferschicht 102 zu einer Schicht, die später auf der abgestuften Pufferschicht 124 hergestellt wird, zu verringern oder zu eliminieren. Die abgestufte Pufferschicht 124 und somit die Stufen-Pufferschichten können zum Beispiel Aluminium-Galliumnitrid, ein anderes III-Nitrid, ein anderes III-V-Material oder eine Kombination davon sein oder aufweisen.
  • Bei einigen Ausführungsformen werden für die Stufen-Pufferschichten eine Gruppe von Elementen gemeinsam verwendet, und sie weisen jeweilige Mengen der Elemente auf. Bei einigen Ausführungsformen werden die jeweiligen Mengen für mindestens eines der Elemente von der Oberseite der abgestuften Pufferschicht 124 zu deren Unterseite erhöht oder verringert, um die einzelnen Gitterkonstanten der Stufen-Pufferschichten zu ändern und die Gitterkonstante der abgestuften Pufferschicht 124 abzustufen. Zum Beispiel kann die erste Stufen-Pufferschicht 124a AlxGa1-xN sein oder aufweisen, die zweite Stufen-Pufferschicht 124b kann AlyGa1-yN sein oder aufweisen, und die dritte Stufen-Pufferschicht 124c kann AlzGa1-zN sein oder aufweisen, wobei x etwa 0,6 bis 0,8 ist, y etwa 0,4 bis 0,6 ist und z etwa 0,1 bis 0,3 ist. Bei einigen Ausführungsformen hat die erste Stufen-Pufferschicht 124a eine Dicke Tfgb von etwa 200 nm bis 800 nm, etwa 200 nm bis 500 nm oder etwa 500 nm bis 800 nm. Bei einigen Ausführungsformen hat die zweite Stufen-Pufferschicht 124b hat eine Dicke Tsgb von etwa 300 nm bis 1000 nm, etwa 300 nm bis 650 nm oder etwa 650 nm bis 1000 nm. Bei einigen Ausführungsformen hat die dritte Stufen-Pufferschicht 124c eine Dicke Ttgb von etwa 500 nm bis 2000 nm, etwa 500 nm bis 1250 nm oder etwa 1250 nm bis 2000 nm.
  • Bei einigen Ausführungsformen werden bei einem Verfahren zum Ausbilden der abgestuften Pufferschicht 124 nacheinander die Stufen-Pufferschichten aufeinandergestapelt über der Keimpufferschicht 102 hergestellt. Zum Beispiel kann die erste Stufen-Pufferschicht 124a über der Keimpufferschicht 102 hergestellt werden, die zweite Stufen-Pufferschicht 124b kann über der ersten Stufen-Pufferschicht 124a hergestellt werden, und die dritte Stufen-Pufferschicht 124c kann über der zweiten Stufen-Pufferschicht 124b hergestellt werden. Die abgestufte Pufferschicht 124 kann zum Beispiel durch MBE, MOVPE, eine andere VPE, LPE, mit einem anderen geeigneten Epitaxieverfahren oder einer Kombination davon hergestellt werden. Bei einigen Ausführungsformen wird die abgestufte Pufferschicht 124 bei Temperaturen von etwa 1000 °C bis 1200 °C, etwa 1000 °C bis 1100 °C oder etwa 1100 °C bis 1200 °C hergestellt. Bei einigen Ausführungsformen wird die Keimpufferschicht 102 als ein Seed zum epitaxialen Ausbilden der abgestuften Pufferschicht 124 verwendet.
  • Wie in einer Schnittansicht 800 von 8 gezeigt ist, wird eine Isolationspufferschicht 126 epitaxial über der abgestuften Pufferschicht 124 hergestellt. Die Isolationspufferschicht 126 ist ein Halbleitermaterial, das mit einer hohen Konzentration von p-Dotanden dotiert ist, damit es einen hohen spezifischen Widerstand hat. Der hohe spezifische Widerstand kann zum Beispiel ein Widerstand sein, der höher als der einer später hergestellten Kanalschicht ist. Die p-Dotanden können zum Beispiel Mg, C, Fe, Zn oder eine Kombination davon sein oder aufweisen. Die hohe Dotierungskonzentration kann zum Beispiel höher als etwa 1 × 1018 cm-3, etwa 1 × 1019 cm-3 oder etwa 1 × 1020 cm-3 sein und/oder etwa 1 × 1018 cm-3 bis 1 × 1020 cm-3, etwa 1 × 1018 cm-3 bis 1 × 1019 cm-3 oder etwa 1 × 1019 cm-3 bis 1 × 1020 cm-3 betragen. Bei einigen Ausführungsformen ist die hohe Dotierungskonzentration höher als die der Tief- und der Hochtemperatur-Keimpufferschicht 102l und 102h. Die Isolationspufferschicht 126 kann zum Beispiel dotiertes GaN, ein anderes III-Nitrid, ein anderes III-V-Material oder eine Kombination davon sein oder aufweisen. Bei einigen Ausführungsformen hat die Isolationspufferschicht 126 eine Dicke Thrb von etwa 0,5 µm bis 5,0 µm, etwa 0,5 µm bis 2,75 µm oder etwa 2,75 µm bis 5,0 µm.
  • Bei einigen Ausführungsformen wird die Isolationspufferschicht 126 durch MBE, MOVPE, eine andere VPE, LPE, mit einem anderen geeigneten Epitaxieverfahren oder einer Kombination davon hergestellt. Bei einigen Ausführungsformen wird die Isolationspufferschicht 126 bei Temperaturen von etwa 900 °C bis 1100 °C, etwa 900 °C bis 1000 °C oder etwa 1000 °C bis 1100 °C hergestellt. Bei einigen Ausführungsformen wird die Isolationspufferschicht 126 während ihrer Herstellung mit den Dotanden (z. B. Mg, C oder Fe) dotiert. Bei anderen Ausführungsformen wird die Isolationspufferschicht 126 erst nach der Herstellung dotiert. Bei einigen Ausführungsformen wird die Keimpufferschicht 102 (z. B. die Tieftemperatur-Keimpufferschicht 102l und/oder die Hochtemperatur-Keimpufferschicht 102h) mit Mg-Dotanden dotiert, während die Isolationspufferschicht 126 mit C-Dotanden dotiert wird.
  • Es ist zwar nicht dargestellt, aber bei weiteren Ausführungsformen kann zwischen der Herstellung der Isolationspufferschicht 126 und der Herstellung der abgestuften Pufferschicht 124 eine SLS-Pufferschicht hergestellt werden. Ein Beispiel für die SLS-Pufferschicht ist die SLS-Pufferschicht 402, die in den 4A und 4B gezeigt ist und unter Bezugnahme auf diese beschrieben wird. Die SLS-Pufferschicht kann zum Beispiel die Isolationspufferschicht 126 entspannen. Die Isolationspufferschicht 126 kann zum Beispiel zugverspannt sein, und die SLS-Pufferschicht kann eine Druckspannung erzeugen, die der Zugspannung entgegenwirkt. Wenn die SLS-Pufferschicht fehlt, könnte die Zugspannung zu einer Rissbildung im Wafer führen und/oder die Leistung (z. B. den dynamischen Einschaltwiderstand) des III-V-Bauelements negativ beeinflussen.
  • Wie in einer Schnittansicht 900 von 9 gezeigt ist, wird eine Kanalschicht 110 epitaxial über der Isolationspufferschicht 126 hergestellt. Die Kanalschicht 110 ist undotiert und/oder hat eine niedrige Dotierungskonzentration, die niedriger als etwa 1 × 1017 cm-3, etwa 1 × 1016 cm-3 oder etwa 1 × 1015 cm-3 ist. Bei einigen Ausführungsformen wird die Isolationspufferschicht 126 mit Kohlenstoff auf eine Konzentration dotiert, die höher als etwa 1 × 1018 cm-3 ist, und die Kanalschicht 110 hat eine Kohlenstoff-Dotierungskonzentration, die niedriger als etwa 1 × 1017 cm-3 ist. Die Kanalschicht 110 kann zum Beispiel GaN, ein anderes III-Nitrid oder ein anderes III-V-Material sein oder aufweisen. Bei einigen Ausführungsformen hat die Kanalschicht 110 eine Dicke Tc von etwa 0,1 µm bis 0,5 µm, etwa 0,1 µm bis 0,35 µm, etwa 0,35 µm bis 0,5 µm oder etwa 0,25 µm.
  • Bei einigen Ausführungsformen wird die Kanalschicht 110 durch MBE, MOVPE, eine andere VPE, LPE, mit einem anderen geeigneten Epitaxieverfahren oder einer Kombination davon hergestellt. Bei einigen Ausführungsformen wird die Kanalschicht 110 bei Temperaturen von etwa 1000 °C bis 1200 °C, etwa 1000 °C bis 1100 °C oder etwa 1100 °C bis 1200 °C hergestellt. Bei einigen Ausführungsformen wird die Kanalschicht 110 undotiert hergestellt, und kleine Mengen von Dotanden diffundieren später aus benachbarten Schichten (z. B. der Isolationspufferschicht 126) in die Kanalschicht 110 ein.
  • Wie in einer Schnittansicht 1000 von 10 gezeigt ist, wird eine Sperrschicht 112 direkt auf der Kanalschicht 110 epitaxial hergestellt. Die Sperrschicht 112 ist ein Halbleitermaterial mit einem Bandabstand, der von dem der Kanalschicht 110 verschieden ist, sodass durch Ausbilden der Sperrschicht 112 direkt auf der Kanalschicht 110 ein Heteroübergang 114 definiert wird. Außerdem wird die Sperrschicht 112 so polarisiert, dass eine positive Ladung zu einer Unterseite der Sperrschicht 112 verschoben wird und eine negative Ladung zu einer Oberseite der Sperrschicht 112 verschoben wird. Die Polarisation kann dazu führen, dass sich ein 2DEG 116 in der Kanalschicht 110 entlang dem Heteroübergang 114 bildet. Das 2DEG 116 hat eine hohe Konzentration von beweglichen Elektronen, sodass es leitfähig ist. Die Sperrschicht 112 kann zum Beispiel AlN, AlGaN, ein anderes III-Nitrid, ein anderes III-V-Material oder eine Kombination davon sein oder aufweisen.
  • Bei einigen Ausführungsformen weist die Sperrschicht 112 eine erste Sperrschicht 112a und eine zweite Sperrschicht 112b auf, die über der ersten Sperrschicht 112a liegt. Die erste Sperrschicht 112a kann zum Beispiel AlN oder ein anderes III-V-Material sein oder aufweisen, und/oder die zweite Sperrschicht 112b kann zum Beispiel AlGaN oder ein anderes III-V-Material sein oder aufweisen. Bei einigen Ausführungsformen ist die zweite Sperrschicht 112b AlxGa1-xN, wobei x etwa 0,1 bis 0,3, etwa 0,1 bis 0,2 oder etwa 0,2 bis 0,3 ist. Bei einigen Ausführungsformen hat die erste Sperrschicht 112a eine erste Sperrdicke Tfb , die kleiner als eine zweite Sperrdicke Tsb der zweiten Sperrschicht 112b ist. Die erste Sperrdicke Tfb kann zum Beispiel etwa 0,5 nm bis 1,5 nm, etwa 0,5 nm bis 1,0 nm oder etwa 1,0 nm bis 1,5 nm betragen. Die zweite Sperrdicke Tsb kann zum Beispiel etwa 10 nm bis 40 nm, etwa 10 nm bis 25 nm oder etwa 25 nm bis 40 nm betragen.
  • Bei einigen Ausführungsformen wird die Sperrschicht 112 durch MBE, MOVPE, eine andere VPE, LPE, mit einem anderen geeigneten Epitaxieverfahren oder einer Kombination davon epitaxial hergestellt. Bei einigen Ausführungsformen umfasst ein Verfahren zum Ausbilden der Sperrschicht 112 das epitaxiale Ausbilden der ersten Sperrschicht 112a und anschließend das epitaxiale Ausbilden der zweiten Sperrschicht 112b auf der ersten Sperrschicht 112a. Bei einigen Ausführungsformen wird die Sperrschicht 112, und somit die erste und die zwischen Sperrschicht 112a und 112b, bei Temperaturen von etwa 1000 °C bis 1200 °C, etwa 1000 °C bis 1100 °C oder etwa 1100 °C bis 1200 °C hergestellt.
  • Wie in einer Schnittansicht 1100 von 11 gezeigt ist, werden eine erste Source-/Drain-Elektrode 118 und eine zweite Source-/Drain-Elektrode 120 so hergestellt, dass sie in die Sperrschicht 112 hinein reichen. Bei einigen Ausführungsformen erstrecken sich die erste und die zweite Source-/Drain-Elektrode 118 und 120 durch die Sperrschicht 112 bis zu der Kanalschicht 110. Die erste und die zweite Source-/Drain-Elektrode 118 und 120 sind seitlich beabstandet und sind mit dem 2DEG 116 elektrisch verbunden. Bei einigen Ausführungsformen sind die erste und die zweite Source-/Drain-Elektrode 118 und 120 mit dem 2DEG 116 ohmsch verbunden. Die erste und die zweite Source-/Drain-Elektrode 118 und 120 sind leitfähig und können zum Beispiel Aluminiumkupfer, Aluminium, Wolfram, Kupfer, dotiertes Polysilizium, ein anderes leitfähiges Material oder eine Kombination davon sein oder aufweisen.
  • Bei einigen Ausführungsformen umfasst ein Verfahren zum Ausbilden der ersten und der zweiten Source-/Drain-Elektrode 118 und 120 das Strukturieren der Sperrschicht 112, um ein Paar Elektrodenöffnungen zu erzeugen, die die Kanalschicht 110 freilegen. Auf der Sperrschicht 112 wird eine leitfähige Schicht abgeschieden, sodass die Elektrodenöffnungen gefüllt werden. Dann wird die leitfähige Schicht zu der ersten und der zweiten Source-/Drain-Elektrode 118 und 120 strukturiert. Das Strukturieren der Sperrschicht 112 und/oder der leitfähigen Schicht kann zum Beispiel mit einem fotolithografischen und Ätzverfahren oder einem anderen Strukturierungsverfahren erfolgen. Das Abscheiden der leitfähigen Schicht kann zum Beispiel durch chemische Aufdampfung (CVD), physikalische Aufdampfung (PVD), stromlose Plattierung, Elektroplattierung, mit einem anderen Abscheidungsverfahren oder einer Kombination davon erfolgen.
  • Wie außerdem in der Schnittansicht 1100 von 11 gezeigt ist, wird eine Gate-Elektrode 122 auf der Sperrschicht, seitlich zwischen der ersten und der zweiten Source-/Drain-Elektrode 118 und 120, hergestellt. Die Gate-Elektrode 122 ist leitfähig und kann zum Beispiel Aluminiumkupfer, Aluminium, Wolfram, Kupfer, dotiertes Polysilizium, ein anderes leitfähiges Material oder eine Kombination davon sein oder aufweisen. Bei einigen Ausführungsformen umfasst ein Verfahren zum Ausbilden der Gate-Elektrode 122 das Abscheiden einer leitfähigen Schicht und das Strukturieren der leitfähigen Schicht zu der Gate-Elektrode 122. Das Strukturieren kann zum Beispiel mit einem fotolithografischen und Ätzverfahren oder einem anderen Strukturierungsverfahren erfolgen. Das Abscheiden der leitfähigen Schicht kann zum Beispiel durch CVD, PVD, stromlose Plattierung, Elektroplattierung, mit einem anderen Abscheidungsverfahren oder einer Kombination davon erfolgen.
  • Während des Betriebs des III-V-Bauelements erzeugt die Gate-Elektrode 122 ein elektrisches Feld, das die Kontinuität des 2DEG 116 von der ersten Source-/Drain-Elektrode 118 bis zu der zweiten Source-/Drain-Elektrode 120 beeinflusst. Wenn die Gate-Elektrode 122 zum Beispiel mit einer Spannung vorgespannt wird, die größer als eine Schwellenspannung ist, kann die Gate-Elektrode 122 ein elektrisches Feld erzeugen, das einen tieferliegenden Teil des 2DEG 116 mit beweglichen Elektronen verarmt und die Kontinuität des 2DEG 116 von der ersten Source-/Drain-Elektrode 118 bis zu der zweiten Source-/Drain-Elektrode 120 unterbricht. Bei einigen Ausführungsformen fungiert die Isolationspufferschicht 126 durch ihren hohen spezifischen Widerstand als eine „Rücksperre“ für die Kanalschicht 110, um Substratverluste zu senken und die „weiche“ Durchbruchspannung des III-V-Bauelements zu erhöhen.
  • 11 zeigt zwar die Herstellung der Gate-Elektrode 122 gemäß Ausführungsformen von 1, aber es dürfte wohlverstanden sein, dass die Gate-Elektrode 122 alternativ gemäß Ausführungsformen jeder der 3A bis 3C hergestellt werden kann. Zum Beispiel können für Ausführungsformen von 3A eine III-V-Gateschicht 302 und die Gate-Elektrode 122 aufeinandergestapelt auf der Sperrschicht 112 hergestellt werden. Als ein weiteres Beispiel können für Ausführungsformen der 3B und 3C eine dielektrische Gateschicht 304 und die Gate-Elektrode 122 aufeinandergestapelt auf der Sperrschicht 112 hergestellt werden.
  • Bei zumindest einigen Ausführungsformen der 6 bis 11 ist zwar dargelegt, dass das Substrat 104, die Keimpufferschicht 102 und die Isolationspufferschicht 126 mit p-Dotanden dotiert werden, aber es dürfte wohlverstanden sein, dass alternativ n-Dotanden für das Substrat 104, die Keimpufferschicht 102, die Isolationspufferschicht 126 oder eine Kombination davon verwendet werden können. Bei zumindest einigen Ausführungsformen der 7 bis 11 ist zwar dargelegt, dass die abgestufte Pufferschicht 124 drei Stufen-Pufferschichten hat, aber es dürfte wohlverstanden sein, dass die abgestufte Pufferschicht 124 bei anderen Ausführungsformen mehr oder weniger Stufen-Pufferschichten haben kann.
  • In 12 ist ein Ablaufdiagramm 1200 einiger Ausführungsformen des Verfahrens der 6 bis 11 gezeigt. Das III-V-Bauelement, das mit dem Verfahren hergestellt wird, kann zum Beispiel ein Anreicherungs-HEMT, ein Verarmungs-HEMT, ein Anreicherungs-MISFET, ein Verarmungs-MISFET oder ein anderes III-V-Bauelement sein.
  • In einem Schritt 1202 wird eine III-V-Pufferstruktur auf einem Substrat hergestellt (siehe z. B. 6 bis 8). In einem Schritt 1202a umfasst das Ausbilden der III-V-Pufferstruktur das epitaxiale Ausbilden einer Keimpufferschicht auf dem Substrat, wobei die Keimpufferschicht dotiert wird (siehe z. B. 6). Die Keimpufferschicht kann zum Beispiel mit p-Dotanden dotiert werden. Bei einigen Ausführungsformen umfasst in einem Schritt 1202b das Ausbilden der III-V-Pufferstruktur das epitaxiale Ausbilden einer abgestuften Pufferschicht über der Keimpufferschicht (siehe z. B. 7). Bei einigen Ausführungsformen umfasst in einem Schritt 1202c das Ausbilden der III-V-Pufferstruktur das epitaxiale Ausbilden einer Isolationspufferschicht auf der abgestuften Pufferschicht (siehe z. B. 8).
  • In einem Schritt 1204 wird eine III-V-Heteroübergangsstruktur auf der III-V-Pufferstruktur hergestellt (siehe z. B. 9 und 10).
  • In einem Schritt 1206 werden eine Gate-Elektrode und ein Paar von Source-/Drain-Elektroden auf der III-V-Heteroübergangsstruktur hergestellt (siehe z. B. 11).
  • Auf Grund der hohen Dotierungskonzentration bewirkt die Keimpufferschicht keine Bildung eines 2DHG in dem Substrat entlang einer Grenzfläche, an der die Keimpufferschicht das Substrat kontaktiert. Die Dotanden (z. B. p-Dotanden) der Keimpufferschicht können zum Beispiel eine positive Ladung haben, durch die bewegliche Löcher in dem Substrat abgestoßen werden und die Bildung des 2DHG verhindert wird. Daher senkt kein 2DHG den spezifischen Widerstand des Substrats, und Substratverluste werden reduziert. Durch die geringeren Substratverluste wird die PAE des III-V-Bauelements erhöht.
  • Das Verfahren, das mit dem Ablaufdiagramm 1200 beschrieben wird, wird hier zwar als eine Reihe von Schritten oder Ereignissen dargestellt und beschrieben, aber es dürfte wohlverstanden sein, dass die dargestellte Reihenfolge dieser Schritte oder Ereignisse nicht in einem beschränkenden Sinn ausgelegt werden darf. Zum Beispiel können einige Schritte in anderen Reihenfolgen und/oder gleichzeitig mit anderen Schritten oder Ereignissen als den hier dargestellten und/oder beschriebenen stattfinden. Darüber hinaus brauchen hier nicht alle dargestellten Schritte einen oder mehrere Aspekte oder Ausführungsformen der Beschreibung zu implementieren, und ein oder mehrere der hier beschriebenen Schritte können in einem oder mehreren gesonderten Schritten und/oder Phasen ausgeführt werden.
  • Bei einigen Ausführungsformen stellt die vorliegende Anmeldung eine Halbleitervorrichtung bereit, die Folgendes aufweist: ein Substrat; eine Keimpufferschicht, die über dem Substrat liegt, wobei die Keimpufferschicht ein III-V-Material aufweist, das dotiert ist und an einer Grenzfläche angeordnet ist, an der das Substrat und die Keimpufferschicht direkt kontaktieren; eine Heteroübergangsstruktur, die über der Keimpufferschicht liegt; ein Paar von Source-/Drain-Elektroden, das über der Heteroübergangsstruktur liegt; und eine Gate-Elektrode, die über der Heteroübergangsstruktur, seitlich zwischen den Source-/Drain-Elektroden, liegt. Bei einigen Ausführungsformen weist die Keimpufferschicht ein III-Nitrid auf, wobei das Substrat und die Keimpufferschicht mit der gleichen Dotierungsart dotiert sind. Bei einigen Ausführungsformen weist die Keimpufferschicht Aluminiumnitrid auf. Bei einigen Ausführungsformen ist die Keimpufferschicht p-leitend. Bei einigen Ausführungsformen hat die Keimpufferschicht eine Dotierungskonzentration von mehr als etwa 1 × 1018 cm-3. Bei einigen Ausführungsformen umfasst die Keimpufferschicht eine erste Keimpufferschicht und eine zweite Keimpufferschicht, die über der ersten Keimpufferschicht liegt, wobei die erste Keimpufferschicht ein erstes Verhältnis von V-Atomen zu III-Atomen hat und die zweite Keimpufferschicht ein zweites Verhältnis von V-Atomen zu III-Atomen hat, wobei das erste und das zweite Verhältnis verschieden sind. Bei einigen Ausführungsformen hat das Substrat einen spezifischen Widerstand, der größer als etwa 1 kΩ/cm ist. Bei einigen Ausführungsformen weist die Halbleitervorrichtung weiterhin Folgendes auf: eine abgestufte Pufferschicht, die über der Keimpufferschicht liegt; und eine Isolationspufferschicht, die über der abgestuften Pufferschicht liegt, wobei die Isolationspufferschicht eine Konzentration von Dotanden hat, die größer als etwa 1 × 1018 cm-3 ist, und die Heteroübergangsstruktur über der Isolationspufferschicht angeordnet ist.
  • Bei einigen Ausführungsformen stellt die vorliegende Anmeldung ein Verfahren zum Ausbilden einer Halbleitervorrichtung bereit, das die folgenden Schritte aufweist: epitaxiales Ausbilden einer Keimpufferschicht direkt auf einem Substrat, wobei die Keimpufferschicht ein III-V-Material aufweist, das dotiert ist und an einer Grenzfläche, an der das Substrat und die Keimpufferschicht direkt kontaktieren; epitaxiales Ausbilden einer Heteroübergangsstruktur, die über der Keimpufferschicht liegt; Ausbilden eines Paars Source-/Drain-Elektroden auf der Heteroübergangsstruktur; und Ausbilden einer Gate-Elektrode auf der Heteroübergangsstruktur, seitlich zwischen den Source-/Drain-Elektroden. Bei einigen Ausführungsformen umfasst das Ausbilden der Keimpufferschicht das Aufwachsen der Keimpufferschicht bei gleichzeitiger Dotierung der Keimpufferschicht. Bei einigen Ausführungsformen umfasst das Ausbilden der Keimpufferschicht Folgendes: Ausbilden einer ersten Keimpufferschicht auf dem Substrat, wobei die erste Keimpufferschicht bei ersten Temperaturen hergestellt wird und die erste Keimpufferschicht das III-Material aufweist und dotiert wird; und Ausbilden einer zweiten Keimpufferschicht auf der ersten Keimpufferschicht, wobei die zweite Keimpufferschicht bei zweiten Temperaturen hergestellt wird, die höher als die ersten Temperaturen sind, und die zweite Keimpufferschicht das III-Material aufweist und dotiert wird. Bei einigen Ausführungsformen sind die ersten Temperaturen niedriger als etwa 1000 °C, und die zweiten Temperaturen sind höher als etwa 1000 °C. Bei einigen Ausführungsformen werden das Ausbilden der ersten Keimpufferschicht und das Ausbilden der zweiten Keimpufferschicht mindestens einmal wiederholt. Bei einigen Ausführungsformen wird die Keimpufferschicht mit p-Dotanden dotiert, die Magnesium, Eisen und/oder Kohlenstoff umfassen. Bei einigen Ausführungsformen umfasst das Verfahren weiterhin Folgendes: epitaxiales Ausbilden einer abgestuften Pufferschicht auf der Keimpufferschicht; und epitaxiales Ausbilden einer Isolationspufferschicht auf der abgestuften Pufferschicht, wobei die Isolationspufferschicht eine Konzentration von Dotanden hat, die höher als etwa 1 × 1018 cm-3 ist, und die Dotanden Magnesium, Eisen und/oder Kohlenstoff umfassen.
  • Bei einigen Ausführungsformen stellt die vorliegende Anmeldung eine weitere Halbleitervorrichtung bereit, die Folgendes aufweist: ein Siliziumsubstrat; eine Keimpufferschicht, die über dem Siliziumsubstrat liegt und in direktem Kontakt mit diesem steht, wobei die Keimpufferschicht Aluminiumnitrid aufweist, das mit p-Dotanden dotiert ist; eine Kanalschicht, die über der Keimpufferschicht liegt, wobei die Kanalschicht ein zweidimensionales Elektronengas (2DEG) entlang einer Oberseite der Kanalschicht aufweist; eine Sperrschicht, die über der Kanalschicht liegt und in Kontakt mit steht, um einen Heteroübergang zu definieren; ein Paar von Source-/Drain-Elektroden, das über der Kanalschicht liegt; und eine Gate-Elektrode, die über der Sperrschicht, seitlich zwischen den Source-/Drain-Elektroden, liegt. Bei einigen Ausführungsformen kontaktiert die Gate-Elektrode die Sperrschicht direkt. Bei einigen Ausführungsformen weist die Halbleitervorrichtung weiterhin eine III-V-Gateschicht auf, die die Gate-Elektrode von der Sperrschicht trennt und lokal auf die Gate-Elektrode begrenzt ist. Bei einigen Ausführungsformen weist die Halbleitervorrichtung weiterhin eine dielektrische Gateschicht auf, die die Gate-Elektrode von der Sperrschicht trennt. Bei einigen Ausführungsformen ragt die dielektrische Gateschicht durch die Sperrschicht zu der Kanalschicht hervor, wobei die Gate-Elektrode in die Sperrschicht eingesetzt ist.
  • Vorstehend sind Merkmale verschiedener Ausführungsformen beschrieben worden, sodass Fachleute die Aspekte der vorliegenden Erfindung besser verstehen können. Fachleuten dürfte klar sein, dass sie die vorliegende Erfindung ohne Weiteres als eine Grundlage zum Gestalten oder Modifizieren anderer Verfahren und Strukturen zum Erreichen der gleichen Ziele und/oder zum Erzielen der gleichen Vorzüge wie bei den hier vorgestellten Ausführungsformen verwenden können. Fachleute dürften ebenfalls erkennen, dass solche äquivalenten Auslegungen nicht von dem Grundgedanken und Schutzumfang der vorliegenden Erfindung abweichen und dass sie hier verschiedene Änderungen, Ersetzungen und Abwandlungen vornehmen können, ohne von dem Grundgedanken und Schutzumfang der vorliegenden Erfindung abzuweichen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 62/724303 [0001]

Claims (20)

  1. Halbleitervorrichtung aufweisend: ein Substrat; eine Keimpufferschicht, die über dem Substrat liegt und dieses direkt kontaktiert, wobei die Keimpufferschicht ein III-V-Material aufweist, das dotiert ist und an einer Grenzfläche, an der das Substrat und die Keimpufferschicht direkt kontaktieren; eine Heteroübergangsstruktur, die über der Keimpufferschicht liegt; ein Paar von Source-/Drain-Elektroden, das über der Heteroübergangsstruktur liegt; und eine Gate-Elektrode, die über der Heteroübergangsstruktur, seitlich zwischen den Source-/Drain-Elektroden, liegt.
  2. Halbleitervorrichtung nach Anspruch 1, wobei die Keimpufferschicht ein III-Nitrid aufweist und das Substrat und die Keimpufferschicht mit dem gleichen Dotierungstyp dotiert sind.
  3. Halbleitervorrichtung nach Anspruch 1 oder 2, wobei die Keimpufferschicht Aluminiumnitrid aufweist.
  4. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, wobei die Keimpufferschicht p-leitend ist.
  5. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, wobei die Keimpufferschicht eine Dotierungskonzentration hat, die höher als etwa 1 × 1018 cm-3 ist.
  6. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, wobei die Keimpufferschicht eine erste Keimpufferschicht und eine zweite Keimpufferschicht aufweist, die über der ersten Keimpufferschicht liegt, wobei die erste Keimpufferschicht ein erstes Verhältnis von V-Atomen zu III-Atomen hat und die zweite Keimpufferschicht ein zweites Verhältnis von V-Atomen zu III-Atomen hat, wobei das erste und das zweite Verhältnis verschieden sind.
  7. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, wobei das Substrat einen spezifischen Widerstand hat, der größer als etwa 1 kΩ/cm ist.
  8. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, das weiterhin Folgendes aufweist: eine abgestufte Pufferschicht, die über der Keimpufferschicht liegt; und eine Isolationspufferschicht, die über der abgestuften Pufferschicht liegt, wobei die Isolationspufferschicht eine Konzentration von Dotanden hat, die größer als etwa 1 × 1018 cm-3 ist, und die Heteroübergangsstruktur über der Isolationspufferschicht liegt.
  9. Verfahren zum Herstellen einer Halbleitervorrichtung mit den folgenden Schritten: epitaxiales Ausbilden einer Keimpufferschicht direkt auf einem Substrat, wobei die Keimpufferschicht ein III-V-Material aufweist, das dotiert ist und an einer Grenzfläche, an der das Substrat und die Keimpufferschicht direkt kontaktieren; epitaxiales Ausbilden einer Heteroübergangsstruktur, die über der Keimpufferschicht liegt; Ausbilden eines Paars Source-/Drain-Elektroden auf der Heteroübergangsstruktur; und Ausbilden einer Gate-Elektrode auf der Heteroübergangsstruktur seitlich zwischen den Source-/Drain-Elektroden.
  10. Verfahren nach Anspruch 9, wobei das Ausbilden der Keimpufferschicht das Aufwachsen der Keimpufferschicht bei gleichzeitiger Dotierung der Keimpufferschicht umfasst.
  11. Verfahren nach Anspruch 9 oder 10, wobei das Ausbilden der Keimpufferschicht Folgendes umfasst: Ausbilden einer ersten Keimpufferschicht auf dem Substrat, wobei die erste Keimpufferschicht bei ersten Temperaturen hergestellt wird, das III-Material aufweist und dotiert wird; und Ausbilden einer zweiten Keimpufferschicht auf der ersten Keimpufferschicht, wobei die zweite Keimpufferschicht bei zweiten Temperaturen hergestellt wird, die höher als die ersten Temperaturen sind, und die zweite Keimpufferschicht das III-Material aufweist und dotiert wird.
  12. Verfahren nach Anspruch 11, wobei die ersten Temperaturen niedriger als etwa 1000 °C sind und die zweiten Temperaturen höher als etwa 1000 °C sind.
  13. Verfahren nach Anspruch 11 oder 12, wobei das Ausbilden der ersten Keimpufferschicht und das Ausbilden der zweiten Keimpufferschicht mindestens einmal wiederholt werden.
  14. Verfahren nach einem der Ansprüche 9 bis 13, wobei die Keimpufferschicht mit p-Dotanden dotiert wird, die Magnesium, Eisen und/oder Kohlenstoff umfassen.
  15. Verfahren nach einem der Ansprüche 9 bis 14, das weiterhin Folgendes umfasst: epitaxiales Ausbilden einer abgestuften Pufferschicht auf der Keimpufferschicht; und epitaxiales Ausbilden einer Isolationspufferschicht auf der abgestuften Pufferschicht, wobei die Isolationspufferschicht eine Konzentration von Dotanden hat, die höher als etwa 1 × 1018 cm-3 ist, wobei die Dotanden Magnesium, Eisen und/oder Kohlenstoff umfassen.
  16. Halbleitervorrichtung aufweisend: ein Siliziumsubstrat; eine Keimpufferschicht, die über dem Siliziumsubstrat liegt und dieses direkt kontaktiert, wobei die Keimpufferschicht Aluminiumnitrid aufweist, das mit p-Dotanden dotiert ist; eine Kanalschicht, die über der Keimpufferschicht liegt, wobei die Kanalschicht ein zweidimensionales Elektronengas (2DEG) entlang einer Oberseite der Kanalschicht aufweist; eine Sperrschicht, die über der Kanalschicht liegt und diese kontaktiert, um einen Heteroübergang zu definieren; ein Paar von Source-/Drain-Elektroden, das über der Kanalschicht liegt; und eine Gate-Elektrode, die über der Sperrschicht, seitlich zwischen den Source-/Drain-Elektroden, liegt.
  17. Halbleitervorrichtung nach Anspruch 16, wobei die Gate-Elektrode die Sperrschicht direkt kontaktiert.
  18. Halbleitervorrichtung nach Anspruch 16 oder 17, die weiterhin eine III-V-Gateschicht aufweist, die die Gate-Elektrode von der Sperrschicht trennt und lokal auf die Gate-Elektrode begrenzt ist.
  19. Halbleitervorrichtung nach einem der Ansprüche 16 bis 18, die weiterhin eine dielektrische Gateschicht aufweist, die die Gate-Elektrode von der Sperrschicht trennt.
  20. Halbleitervorrichtung nach Anspruch 19, wobei die dielektrische Gateschicht durch die Sperrschicht zu der Kanalschicht hervorragt, wobei die Gate-Elektrode in die Sperrschicht eingesetzt ist.
DE102019117018.4A 2018-08-29 2019-06-25 Dotierte pufferschicht für iii-v-bauelemente auf silizium Pending DE102019117018A1 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862724303P 2018-08-29 2018-08-29
US62/724,303 2018-08-29
US16/395,673 US20200075314A1 (en) 2018-08-29 2019-04-26 Doped buffer layer for group iii-v devices on silicon
US16/395,673 2019-04-26

Publications (1)

Publication Number Publication Date
DE102019117018A1 true DE102019117018A1 (de) 2020-03-05

Family

ID=69526891

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102019117018.4A Pending DE102019117018A1 (de) 2018-08-29 2019-06-25 Dotierte pufferschicht für iii-v-bauelemente auf silizium

Country Status (1)

Country Link
DE (1) DE102019117018A1 (de)

Similar Documents

Publication Publication Date Title
DE10392313B4 (de) Auf Galliumnitrid basierende Vorrichtungen und Herstellungsverfahren
DE102014114635B4 (de) Seitenwand-Passivierung für HEMT-Vorrichtungen
DE112004000136B4 (de) Halbleiterbauelemente
DE102004058431B4 (de) III-Nitrid Halbleitervorrichtung mit Grabenstruktur
DE112018003362T5 (de) Oxid-halbleitereinheit und verfahren zur herstellung einer oxid-halbleitereinheit
DE102012207370B4 (de) Selbstsperrender HEMT und Verfahren zu dessen Herstellung
DE102017119774B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE102016113735A1 (de) Durchschlagfestes HEMT-Substrat und Bauelement
DE102016114896B4 (de) Halbleiterstruktur, HEMT-Struktur und Verfahren zu deren Herstellung
DE112017007060T5 (de) Leistungshalbleitereinheit
DE102005006766A1 (de) Niedrig dotierte Schicht für ein nitrid-basiertes Halbleiterbauelement
DE102008013755A1 (de) Deckschichten beinhaltend Aluminiumnitrid für Nitrid-basierte Transistoren und Verfahren zu deren Herstellung
DE112016005028T5 (de) Epitaxialsubstrat für halbleiterelemente, halbleiterelement und produktionsverfahren für epitaxialsubstrate für halbleiterelemente
DE102013105701A1 (de) Verbindungshalbleiterbauteil, das Galliumnitrid-Gatestrukturen aufweist
DE112011103470T5 (de) Halbleiterbauelement und Verfahren zum Herstellen desselben
DE112011103385T5 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE112007002162T5 (de) Verfahren zur Herstellung eines Halbleiterepitaxialkristallsubstrats
DE102019113589A1 (de) Transistorbauelement mit hoher elektronenmobilität (hemt) und verfahren zu seiner herstellung
CN106158946A (zh) 具有周期性碳掺杂的氮化镓的高电子迁移率晶体管
DE112012001618T5 (de) Gestapelter Halbleiterkörper, Verfahren zum Herstellen desselben und Halbleiterelement
DE112011103705T5 (de) Halbleiterbauelement und Verfahren zum Herstellen desselben
DE102020107205A1 (de) Raue Pufferschicht für Gruppe-III-V-Vorrichtungen auf Silizium
DE112011103772T5 (de) Halbleiterbauelement und Verfahren zum Herstellen desselben
DE102019120731A1 (de) Elektronische Vorrichtung, einschliesslich eines Transistors und eines variablen Kondensators
DE112011103675T5 (de) Halbleitervorrichtung und Herstellungsverfahren hierfür

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication