DE102019005930A1 - Elektronische vorrichtung einschliesslich eines bipolartransistors mit isoliertem gate mit einer feldstoppregion und ein prozess zum ausbilden derselben - Google Patents

Elektronische vorrichtung einschliesslich eines bipolartransistors mit isoliertem gate mit einer feldstoppregion und ein prozess zum ausbilden derselben Download PDF

Info

Publication number
DE102019005930A1
DE102019005930A1 DE102019005930.1A DE102019005930A DE102019005930A1 DE 102019005930 A1 DE102019005930 A1 DE 102019005930A1 DE 102019005930 A DE102019005930 A DE 102019005930A DE 102019005930 A1 DE102019005930 A1 DE 102019005930A1
Authority
DE
Germany
Prior art keywords
region
trench
field stop
along
collector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102019005930.1A
Other languages
English (en)
Inventor
Meng-Chia Lee
Ralph N. Wall
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Components Industries LLC
Original Assignee
Semiconductor Components Industries LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Components Industries LLC filed Critical Semiconductor Components Industries LLC
Publication of DE102019005930A1 publication Critical patent/DE102019005930A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41708—Emitter or collector electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Eine elektronische Vorrichtung kann ein Halbleitersubstrat mit einer Vorderseite und einer Rückseite; eine Emitterregion, die näher an der Vorderseite als an der Rückseite ist; einen Graben, der sich von einer Rückseitenoberfläche in das Halbleitersubstrat erstreckt, wobei der Graben eine Seitenwand und einen Boden aufweist; eine Kollektorregion entlang der Rückseitenoberfläche und von dem Boden des Grabens beabstandet; eine Feldstoppregion, die entlang des Bodens und mindestens eines Abschnitts der Seitenwand des Grabens liegt, wobei die Emitter- und Feldstoppregionen einen Leitfähigkeitstyp aufweisen und die Kollektorregion den entgegengesetzten Leitfähigkeitstyp aufweist; und einen Kollektoranschluss entlang der Rückseite und ein metallenthaltendes Material einschließend, wobei der Kollektoranschluss mit der Kollektorregion in Kontakt steht und von dem Feldstoppregion isoliert ist, einschließen. Ein Prozess zum Ausbilden der elektronischen Vorrichtung erfordert keine komplexen oder marginalen Bearbeitungsvorgänge.

Description

  • GEBIET DER OFFENBARUNG
  • Die vorliegende Offenbarung bezieht sich auf elektronische Vorrichtungen und Prozesse zum Bilden elektronischer Vorrichtungen und insbesondere auf elektronische Vorrichtungen einschließlich eines Bipolartransistors mit isoliertem Gate mit Feldstoppregionen und Prozesse zum Ausbilden derselben.
  • STAND DER TECHNIK
  • Ein Bipolartransistor mit isoliertem Gate kann eine Feldstoppregion benachbart zu einer Kollektorregion aufweisen. Die Feldstoppregion weist einen der Kollektorregion entgegengesetzten Leitfähigkeitstyp auf. Die Feldstoppregion kann eine allmählichere Änderungsrate der Emitter-Kollektor-Spannung bei relativ höheren Spannungen während Schaltvorgängen bereitstellen. Eine relativ tiefe Feldstoppregion ist erwünscht; jedoch können herkömmlichen Prozesse nachteilige Folgen haben. Zum Beispiel kann ein Silizium-auf-Isolator-Prozess die Feldstoppregion innerhalb eines anfänglichen Startwafers aufweisen. Solch ein Prozess kann Qualitätsprobleme nahe der Kante der gebondeten Substrate aufweisen. Ein anderer Prozess kann eine versenkte Schicht umfassen, gefolgt von einem sehr dicken epitaktischen Wachstum. Solch ein Prozess kann eine signifikante Diffusion von Dotiermaterial aus der Feldstoppregion erlauben. In einem weiteren Versuch, eine Feldstoppregion zu erzeugen, können H+-Ionen bei einer Energie entlang der Größenordnung eines MeV implantiert werden. Die implantierten H+-Ionen können Kristallschäden verursachen, die zu einem Überschuss an Elektronen führen, was die implantierte Region zu einem n-Typ macht. Implantationsstreuung (ΔRP) kann aufgrund der Energie relativ hoch sein. Somit können die oben beschriebenen Prozesse ein Steuern der Form der Feldstoppregion schwierig zu steuern machen. Weitere Verbesserungen bei Bipolartransistoren mit isoliertem Gate sind erwünscht.
  • Figurenliste
  • Ausführungsbeispiele sind beispielhaft dargestellt und nicht auf die beigefügten Figuren beschränkt.
    • 1 schließt eine Veranschaulichung eines Abschnitts eines Werkstücks mit einem Halbleitersubstrat, einer Muldenregion, einer Kontaktstellenschicht, einer elektrischen Gate-Schicht, einer Gate-Elektrode und einer Feldisolationsregion ein.
    • 2 schließt eine Veranschaulichung des Werkstücks von 1 nach einem Ausbilden einer schichtübergreifenden dielektrischen Schicht ein.
    • 3 schließt eine Veranschaulichung des Werkstücks von 2 nach einem Ausbilden von Kontaktöffnungen und eines Emitteranschlusses ein.
    • 4 schließt Veranschaulichungen des Werkstücks von 3 nach einem Ausbilden von Kollektor- und flachen dotierten Regionen entlang einer Rückseite des Halbleitersubstrats ein.
    • 5 schließt Veranschaulichungen des Werkstücks von 4 nach einem Strukturieren einer Rückseite des Halbleitersubstrats ein, um Gräben zu definieren.
    • 6 schließt eine Veranschaulichung des Werkstücks von 5 nach einem Ausbilden dotierter Regionen entlang Böden und Seitenwänden der Gräben ein.
    • 7 schließt eine Veranschaulichung des Werkstücks von 6 nach einem Ausbilden einer Isolierschicht innerhalb der Gräben und entlang einer Rückseite des Halbleitersubstrats ein.
    • 8 schließt eine Veranschaulichung des Werkstücks von 7 nach einem Entfernen von Abschnitten der Isolierschicht außerhalb der Gräben ein.
    • 9 schließt eine Veranschaulichung des Werkstücks von 8 nach einem Ausbilden eines Kollektoranschlusses entlang der Rückseite des Halbleitersubstrats ein.
    • 10 schließt Diagramme eines Kollektorstroms als eine Funktion einer Kollektorspannung für ein Vergleichsbeispiel und Ausführungsformen mit zwei unterschiedlichen Verhältnissen von TW/CP ein.
    • 11 schließt Diagramme des Kollektorstroms als eine Funktion der Kollektorspannung für Ausführungsformen mit unterschiedlichen Grabenbreiten ein.
    • 12 schließt Diagramme des Kollektorstroms und der Kollektorspannung als eine Funktion der Zeit für Ausführungsformen mit unterschiedlichen Grabenbreiten ein.
  • Einem Fachmann ist klar, dass Elemente in den Figuren für Einfachheit und Klarheit veranschaulicht und nicht notwendigerweise maßstabsgetreu gezeichnet wurden. Beispielsweise können die Abmessungen einiger der Elemente in den Figuren relativ zu anderen Elementen übertrieben sein, um dazu beizutragen, das Verständnis von Ausführungsformen der Erfindung zu verbessern.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Die folgende Beschreibung in Kombination mit den Figuren wird bereitgestellt, um das Verständnis der hierin offenbarten Lehren zu unterstützen. Die folgende Erörterung konzentriert sich auf spezifische Implementierungen und Ausführungsformen der Lehren. Dieser Fokus wird bereitgestellt, um die Beschreibung der Lehren zu unterstützen, und sollte nicht als eine Beschränkung des Umfangs oder der Anwendbarkeit der Lehren interpretiert werden. Jedoch können andere Ausführungsformen auf der Grundlage der in dieser Anmeldung offenbarten Lehren verwendet werden.
  • Die Begriffe „umfasst“, „umfassend“, „beinhaltet“, „einschließlich“, ”weist auf“, „aufweisend“ oder irgendeine andere Variation davon, sollen einen nicht ausschließlichen Einschluss abdecken. So ist beispielsweise ein Verfahren, ein Artikel oder eine Vorrichtung, die eine Liste von Merkmalen umfasst, nicht unbedingt nur auf diese Merkmale beschränkt, sondern kann auch andere Merkmale beinhalten, die nicht ausdrücklich aufgeführt sind oder einem solchen Verfahren, Artikel oder einer Vorrichtung inhärent sind. Ferner, sofern nicht ausdrücklich gegenteilig angegeben, bezieht sich „oder“ auf ein einschließendes oder, nicht auf ein ausschließendes oder. Zum Beispiel ist eine Bedingung A oder B durch jede der folgenden erfüllt: A ist wahr (oder vorhanden) und B ist falsch (oder nicht vorhanden), A ist falsch (oder nicht vorhanden) und B ist wahr (oder vorhanden), und sowohl A als auch B sind wahr (oder vorhanden).
  • Ebenso wird die Verwendung von „ein“ oder „eine“ verwendet, um hier beschriebene Elemente und Komponenten zu beschreiben. Dies geschieht lediglich aus Gründen der Zweckmäßigkeit und um einen allgemeinen Eindruck vom Umfang der Erfindung zu vermitteln. Diese Beschreibung sollte so gelesen werden, dass sie eines, mindestens eines oder den Singular sowie den Plural beinhaltet oder umgekehrt, es sei denn, es ist klar, dass dies anders gemeint ist. Wenn zum Beispiel ein einzelnes Element hierin beschrieben wird, kann mehr als ein Element anstelle eines einzelnen Elements verwendet werden. In ähnlicher Weise kann, wenn mehr als ein Element hierin beschrieben wird, ein einzelnes Element für dieses mehr als eine Element ersetzt werden.
  • Gruppennummern entsprechen Spalten des Periodensystems der Elemente basierend auf dem IUPAC-Periodensystem der Elemente, Version vom 21. Januar 2011.
  • Sofern nicht anders definiert, haben alle technischen und wissenschaftlichen Begriffe die gleiche Bedeutung, wie sie allgemein von einem Fachmann auf dem Gebiet verstanden werden, zu dem diese Erfindung gehört. Die Materialien, Verfahren und Beispiele sind nur veranschaulichend zu verstehen und nicht dazu gedacht, einschränkend zu sein. Soweit hierin nicht beschrieben, sind viele Details zu bestimmten Materialien und Verarbeitungshandlungen konventionell und finden sich in Lehrbüchern und anderen Quellen des Halbleiter- und Elektronikfachbereichs.
  • Eine elektronische Vorrichtung kann einen Bipolartransistor mit isoliertem Gate (insulated gate bipolar transistor (IGBT)) mit strukturellen Merkmalen aufweisen, die neuartig sind und elektrische Felder entlang der Rückseite der Vorrichtung erzeugen, die gute Betriebseigenschaften erlauben. Die elektronische Vorrichtung kann ein Halbleitersubstrat mit einer Kollektorregion einschließen, die an einer Hauptoberfläche entlang der Rückseite des Halbleitersubstrats angeordnet ist. Gräben können sich von der Hauptoberfläche in das Halbleitersubstrat erstrecken. Eine Feldstoppregion liegt unter der Kollektorregion und Böden der Gräben und erstreckt sich mindestens teilweise entlang Seitenwänden der Gräben. Die Breiten und Tiefen der Gräben können auf eine bestimmte Betriebsspannung des IGBT zugeschnitten werden. Ein Kollektoranschluss kann in Kontakt mit der Kollektorregion stehen und elektrisch von der Feldstoppregion isoliert sein. Ausführungsformen, wie sie hierin beschrieben werden, können eine akzeptable Leistung in einem IGBT ohne eine Bearbeitung, die komplex oder marginal ist, wie beispielsweise durch Verwenden von Wafer-zu-Wafer-Bonden, Ausbilden einer Feldstoppregion relativ früh in einem Prozessablauf oder dergleichen, erlauben.
  • In einem Gesichtspunkt kann eine elektronische Vorrichtung ein Halbleitersubstrat mit einer ersten Hauptseite, einer der ersten Hauptseite gegenüberliegenden zweiten Hauptseite und einer zweiten Hauptoberfläche entlang der zweiten Hauptseite; eine Emitterregion, die näher an der ersten Hauptseite als an der zweiten Hauptseite liegt, wobei die Emitterregion einen ersten Leitfähigkeitstyp aufweist; einen Graben, der sich von der zweiten Hauptoberfläche in das Halbleitersubstrat erstreckt, wobei der Graben eine Seitenwand und einen Boden aufweist; eine Kollektorregion entlang der zweiten Hauptoberfläche und von dem Boden des Grabens beabstandet, wobei die Kollektorregion einen zweiten Leitfähigkeitstyp entgegengesetzt zu dem ersten Leitfähigkeitstyp aufweist; eine Feldstoppregion, die entlang des Bodens und mindestens eines Abschnitts der Seitenwand des Grabens liegt, wobei die Feldstoppregion den ersten Leitfähigkeitstyp aufweist; und einen Kollektoranschluss entlang der zweiten Hauptseite und ein metallenthaltendes Material einschließend, wobei der Kollektoranschluss mit der Kollektorregion in Kontakt steht und von der Feldstoppregion isoliert ist, einschließen.
  • Gemäß einem anderen Gesichtspunkt kann ein Prozess zum Ausbilden einer elektronischen Vorrichtung ein Ausbilden einer Emitterregion mit einem ersten Leitfähigkeitstyp entlang einer ersten Hauptseite eines Halbleitersubstrats; Dünnen des Halbleitersubstrats, um eine zweite Hauptoberfläche entlang einer zweiten Hauptseite gegenüber der ersten Hauptseite zu definieren, wobei sich die Emitterregion näher an der ersten Hauptseite befindet als die zweite Hauptseite; Ausbilden einer Kollektorregion entlang der zweiten Hauptoberfläche, wobei die Kollektorregion einen zweiten Leitfähigkeitstyp entgegengesetzt zu dem ersten Leitfähigkeitstyp aufweist; Strukturieren des Halbleitersubstrats, um einen Graben zu definieren, der sich von der zweiten Hauptoberfläche in das Halbleitersubstrat erstreckt, wobei der Graben eine Seitenwand und einen Boden aufweist und die Kollektorregion von dem Boden des Grabens beabstandet ist; Ausbilden einer Feldstoppregion, die entlang des Bodens und mindestens eines Abschnitts der Seitenwand des Grabens liegt, wobei die Feldstoppregion den ersten Leitfähigkeitstyp aufweist; und Ausbilden eines Kollektoranschlusses entlang der zweiten Hauptseite und ein metallenthaltendes Material einschließend, wobei der Kollektoranschluss mit der Kollektorregion in Kontakt steht und von der Feldstoppregion isoliert ist, einschließen.
  • 1 schließt eine Veranschaulichung einer Querschnittansicht eines Abschnitts eines Werkstücks ein, das ein Halbleitersubstrat 100 mit einer Komponentenregion 112, wo mindestens eine elektronische Komponente ausgebildet ist, und einer peripheren Region 114 außerhalb der Komponentenregion 112 einschließt. Die Komponentenregion 112 kann auch als eine aktive Region bezeichnet werden, und die periphere Region 114 kann als eine Anschlussregion bezeichnet werden. Das Halbleitersubstrat 100 kann ein Element der Gruppe 14 einschließen (d. h. Kohlenstoff, Silicium, Germanium oder irgendeine Kombination davon) und kann leicht n-Typ- oder p-Typ-dotiert sein. Für die Zwecke dieser Patentschrift soll stark dotiert eine maximale Dotiermaterialkonzentration von mehr als 2×1017 Atomen/cm3 bedeuten, leicht dotiert soll eine maximale Dotiermaterialkonzentration von weniger als 2×1014 Atomen/cm3 bedeuten, und zwischendotiert soll eine maximale Dotiermaterialkonzentration in einem Bereich von 2×1014 Atomen/cm3 bis weniger als 2×1017 Atomen/cm3 bedeuten.
  • In einer Ausführungsform ist das Halbleitersubstrat 100 n-Typ-dotiert. Wie hierin verwendet, wird die Dotiermaterialkonzentration des Halbleitersubstrats 100 hierin als die Hintergrunddotiermaterialkonzentration bezeichnet. Muldenregionen 104 sind entlang einer Hauptseite des Halbleitersubstrats 100 ausgebildet und weisen einen Leitfähigkeitstyp entgegengesetzt zu dem Halbleitersubstrat 100 auf. Die Hauptseite, entlang derer die Muldenregionen 104 ausgebildet sind, wird auch als die Vorderseite bezeichnet. Die Muldenregionen 104 sind mäßig dotiert und weisen einen Leitfähigkeitstyp entgegengesetzt zu dem Leitfähigkeitstyp des Halbleitersubstrats 100 und eine Dotiermaterialkonzentration auf, die größer als die Hintergrunddotiermaterialkonzentration des Halbleitersubstrats 100 ist.
  • Eine Kontaktstellenschicht 106 und eine oxidationsbeständige Schicht (nicht veranschaulicht) sind über den Muldenregionen 104 ausgebildet. Die Kontaktstellenschicht 106 und die oxidationsbeständige Schicht sind strukturiert und eine Feldisolationsregion 120 ist ausgebildet, wo die Pad-Schicht 106 und die oxidationsbeständige Schicht entfernt sind. Die oxidationsbeständige Schicht kann dann entfernt werden. Es können dotierte Isolationsregionen 122 ausgebildet sein und sich durch die Muldenregionen 104 und in das Halbleitersubstrat 100 erstrecken. Die dotierten Isolationsregionen 122 können einen Leitfähigkeitstyp aufweisen, der dem des Halbleitersubstrats 100 entgegengesetzt ist.
  • Eine Maske (nicht veranschaulicht) ist über dem Werkstück ausgebildet und definiert Öffnungen, in denen Gate-Strukturen ausgebildet werden. Eine Ätzung wird durchgeführt, um Abschnitte der Kontaktstellenschicht 106, der Muldenregionen 104 und des Halbleitersubstrats 100 zu entfernen, um Gräben in der Komponentenregion 112 zu definieren, die sich von einer Hauptoberfläche 105 entlang der Vorderseite erstrecken.
  • Die Gräben erstrecken sich möglicherweise nur leicht in das Halbleitersubstrat 100, um die Gate-Drain-Kapazität zu verringern. Das Ätzen kann als ein zeitlich gesteuertes Ätzen oder unter Verwendung einer Endpunkterfassung (zum Beispiel basierend auf Interferometrie) mit einer zeitlich gesteuerten Überätzung durchgeführt werden. Die Maske kann entfernt werden, nachdem die Gräben ausgebildet sind. Eine dielektrische Gate-Schicht 142 wird entlang der freiliegenden Oberflächen der Gräben ausgebildet. Gate-Elektroden 144 können durch Abscheiden einer leitfähigen Schicht und Entfernen von Regionen der leitfähigen Schicht, die außerhalb der Gräben liegen, ausgebildet werden. Eine weitere Maske kann ausgebildet werden und Öffnungen definieren, in denen Emitterregionen 162 ausgebildet werden. Die Emitterregionen 162 weisen einen Leitfähigkeitstyp entgegengesetzt zu dem der Muldenregionen 104 auf. Die Emitterregionen 162 sind stark dotiert und in einer besonderen Ausführungsform mit Arsen mit einer Dotiermaterialkonzentration von mindestens 1 × 1019 Atomen/cm3 dotiert. Die Abschnitte der Muldenregionen 104 entlang der Seitenwände der Gräben und zwischen den Emitterregionen 162 und dem Halbleitersubstrat 100 sind Kanalregionen.
  • Bezugnehmend auf 2 können Gate-Elektroden 144 innerhalb der Gräben vertieft sein, um die Gate-Emitter-Kapazität zu verringern. In der veranschaulichten Ausführungsform überspannen die Gate-Elektroden 144 die Kanalregionen und erstrecken sich geringfügig über die Grenzfläche der Emitterregionen und der Muldenregionen und die Grenzfläche der Muldenregionen und des Halbleitersubstrats hinaus. Eine dielektrische Zwischenebenen-Dielektrikum(interlevel dielectric (ILD))-Schicht 200 wird über dem Werkstück ausgebildet. Die ILD-Schicht 200 kann einen einzelnen Film oder eine Vielzahl von Filmen einschließen. Die ILD-Schicht 200 kann einen Oxid-, Nitrid- oder einen Oxynitridfilm einschließen. In einer besonderen Ausführungsform kann die ILD-Schicht 200 eine relativ dünne Ätzstoppschicht, einen relativ dicken Oxidfilm und eine relativ dünne Antireflexschicht einschließen. Viele andere Variationen zu der ILD-Schicht 200 sind möglich, und die ILD-Schicht 200 kann für eine bestimmte Anwendung maßgeschneidert werden.
  • In 3 Kontaktöffnungen, in denen Kontakte zu den Emitterregionen 162 herzustellen sind. Ein Dotierungsschritt kann durchgeführt werden, um dotierte Muldenkontaktregionen 304 zu bilden, die erlauben, dass ohmsche Kontakte an der Muldenregion 104 ausgebildet werden. Kontaktöffnungen zu den Gate-Elektroden 144 können während der gleichen oder einer unterschiedlichen Strukturierungssequenz hergestellt werden; die Gate-Elektroden 144 sind jedoch während des Dotierungsvorgangs nicht freigelegt, um die Muldenkontaktregionen 304 zu bilden.
  • Über der ILD-Schicht 200 und innerhalb der Kontaktöffnungen kann eine leitfähige Schicht für Zwischenverbindungen ausgebildet werden. Die leitfähige Schicht steht mit den Emitterregionen 162, den Muldenkontaktregionen 304 und den Gate-Elektroden 144 in Kontakt. Die leitfähige Schicht kann einen oder mehrere Filme einschließen. Zum Beispiel kann die leitfähige Schicht einen Adhäsionsfilm, einen Barrierefilm und einen leitfähigen Film einschließen, der den größten Teil der leitfähigen Schicht ausmacht. Der leitfähige Film kann zu über 90 Gew.-% W für die leitfähige Schicht einschließen. Die leitfähige Schicht wird strukturiert, um eine Emitterzwischenverbindung 362 auszubilden, die elektrisch mit den Emitterregionen 162 und den Muldenkontaktregionen 304 verbunden ist, und eine Gate-Zwischenverbindung (nicht veranschaulicht), die elektrisch mit den Gate-Elektroden 144 verbunden ist.
  • Eine oder mehrere zusätzliche Zwischenverbindungsebenen und eine Passivierungsschicht können über dem Werkstück ausgebildet werden. Jede Zwischenverbindungsebene kann eine ILD-Schicht und Zwischenverbindungen einschließen. Eine leitende Schicht kann auf jeder Verbindungsebene verwendet werden. Die leitende Schicht kann identisch zu den anderen zuvor in dieser Patentschrift beschriebenen leitfähigen Schichten sein oder sich von diesen unterscheiden. In einer Ausführungsform können die Emitterzwischenverbindung 362 oder die Gate-Zwischenverbindung mit den gleichen oder unterschiedlichen Zwischenverbindungsebenen ausgebildet werden. Mindestens eine der Zwischenverbindungsebenen entlang der Vorderseite kann eine leitfähige Schicht einschließen, die zu über 90 Gew-% Al einschließt, und somit kann die Temperatur, die bei der nachfolgenden Bearbeitung verwendet wird, begrenzt werden, um ein Schmelzen der leitfähigen Schicht zu vermeiden, die zu mehr als 90 Gew.-% Al einschließt. In einer anderen Ausführungsform schließt die leitfähige Schicht möglicherweise nicht zu über 90 Gew.-% Al ein; jedoch können die Übergänge für die dotierten Regionen entlang der Vorderseite (zum Beispiel die Emitterregion 162, die Muldenkontaktregion 304, die Muldenregion 104 usw.) nachteilig beeinflusst werden, wenn die nachfolgende Bearbeitung eine signifikante Diffusion von Dotiermaterial innerhalb solcher dotierter Regionen erlaubt. An diesem Punkt in dem Prozess ist die Bearbeitung entlang der Vorderseite des Werkstücks im Wesentlichen abgeschlossen.
  • Die Bearbeitung entlang der gegenüberliegenden Hauptseite, die hierin als die Rückseite bezeichnet wird, des Werkstücks kann fortschreiten. Die Bearbeitung entlang der Rückseite konzentriert sich auf die Komponentenregion 112, und somit veranschaulichen die 4 bis 9 nicht die periphere Region 114, obwohl das Werkstück noch den periphere Region 114 aufweist. Die Emitterregionen 162, die Gate-Elektroden 144, die Muldenregion 104 und andere Merkmale entlang der Vorderseite des Halbleitersubstrats 100 sind kollektiv als Komponentensektion 400 in den 4 bis 9 veranschaulicht.
  • Die Dicke des Halbleitersubstrats 100 innerhalb der Komponentenregion 112 kann von der gestalteten Spannung abhängen, die zwischen dem Emitter und dem Kollektor des IGBT zu unterstützen ist, wenn sich der IGBT in einem Aus-Zustand befindet. In einer Ausführungsform kann die Dicke des Halbleitersubstrats 100 innerhalb der Komponentenregion 100 in einem Bereich von 50 Mikrometer bis 500 Mikrometer liegen und liegt in einer bestimmten Ausführungsform in einem Bereich von 110 Mikrometer bis 300 Mikrometer. Falls erforderlich oder gewünscht, kann das Halbleitersubstrat 100 innerhalb der Komponentenregion 112 gedünnt werden, um die gewünschte Dicke zu erreichen. Das Dünnen kann durch Rückschleifen des Halbleitersubstrats 100, Ätzen des Halbleitersubstrats 100 oder sowohl Rückschleifen als auch Ätzen des Halbleitersubstrats durchgeführt werden. Die Hauptoberfläche 405 befindet sich entlang der Rückseite des Halbleitersubstrats 100.
  • Eine Kollektorregion 422 und ein dotierter Pufferabschnitt 442 einer Feldstoppregion sind entlang der Rückseite des Halbleitersubstrats 100 ausgebildet. In einem Ausführungsbeispiel weist die Kollektorregion 422 einen Leitfähigkeitstyp entgegengesetzt zu dem Leitfähigkeitstyp des Halbleitersubstrats 100 und des dotierten Pufferabschnitts 442 auf. In einer Ausführungsform ist die Kollektorregion 422 p-dotiert mit einer maximalen Dotiermaterialkonzentration in einem Bereich von 1×1016 Atomen/cm3 bis 5×1021 Atomen/cm3. Die Tiefe der Kollektorregion 422 kann in einem Bereich von 0,1 Mikrometer bis 1 Mikrometer liegen.
  • Der dotierte Pufferabschnitt 442 ist relativ flacher im Vergleich zu anderen nachfolgend ausgebildeten Abschnitten der Feldstoppregion. Die Halbleiterregion 442 kann n-Typ-dotiert sein. In einer Ausführungsform weist der dotierte Pufferabschnitt 442 eine maximale Dotiermaterialkonzentration in einem Bereich von 1×1015 Atomen/cm3 bis 5×1017 Atomen/cm3 auf. Der dotierte Pufferabschnitt 442 erstreckt sich bis zu einer Tiefe in einem Bereich von 1 Mikrometer bis 4 Mikrometer unter der Hauptoberfläche 405. Da der dotierte Pufferabschnitt 442 und das Halbleitersubstrat 100 denselben Leitfähigkeitstyp aufweisen können, kann die Tiefe des dotierten Pufferabschnitts 442 in einer Tiefe liegen, in der die Dotiermaterialkonzentration signifikant höher ist als die Hintergrunddotiermaterialkonzentration in dem Halbleitersubstrat 100. In einem nicht einschränkenden Beispiel liegt die Tiefe des dotierten Pufferabschnitts 442 dort, wo die Dotiermaterialkonzentration mindestens 20 % höher ist als die Hintergrunddotiermaterialkonzentration in dem Halbleitersubstrat 100. Der dotierte Pufferabschnitt 442 kann ausgebildet werden, bevor oder nachdem die Kollektorregion 422 ausgebildet wird.
  • 5 zeigt eine Veranschaulichung des Werkstücks nach dem Strukturieren des Halbleitersubstrats 100, um Gräben 540 zu definieren. Die Gräben 540 können sich von der Hauptoberfläche 405 bis zu einer Tiefe in einem Bereich von 5 Mikrometer bis zur Hälfte der Dicke des Halbleitersubstrats 100 in das Halbleitersubstrat 100 erstrecken, nachdem das Dünnen abgeschlossen ist. In einer Ausführungsform können die Gräben 540 eine Breite in einem Bereich von 1 Mikrometer bis 10 Mikrometer aufweisen. Die speziellen Tiefen und Breiten des Grabens können Werte außerhalb der zuvor beschriebenen aufweisen. Nach dem Lesen dieser Patentschrift wird der Fachmann in der Lage sein, Tiefen und Breiten der Gräben für eine bestimmte Anwendung zu bestimmen.
  • 6 schließt eine Veranschaulichung des Werkstücks nach einem Dotieren ein, um Bodenabschnitte 644 und Seitenwandabschnitte 646 der Feldstoppregion 640 auszubilden. Die Boden- und Seitenwandabschnitte 644 und 646 weisen den gleichen Leitfähigkeitstyp wie der dotierte Pufferabschnitt 442 auf. Die Bodenabschnitte 644 können eine maximale Dotiermaterialkonzentration und Tiefe aufweisen, wie zuvor in Bezug auf den dotierten Pufferabschnitt 442 beschrieben. Die Bodenabschnitte 644 können im Wesentlichen die gleiche maximale Dotiermaterialkonzentration, im Wesentlichen die gleiche Tiefe oder sowohl im Wesentlichen die gleiche maximale Konzentration als auch Tiefe im Vergleich zu dem dotierten Pufferabschnitt 442 aufweisen. Die Seitenwandabschnitte 646 können eine Dotiermaterialkonzentration aufweisen, die kleiner ist als eine oder beide des dotierten Pufferabschnittes 442 und der Bodenabschnitte 644. Die Seitenwandabschnitte 646 können sich von der Seitenwand des Grabens um einen Abstand erstrecken, der kleiner ist als die Tiefe eines oder beider der dotierten Puffer- und der Bodenabschnitte 442 und 644. Die Seitenwandabschnitte 646 brauchen sich nicht entlang der gesamten Seitenwände zu erstrecken. In einer Ausführungsform können sich die Seitenwandabschnitte 646 entlang der Tiefen der Seitenwände entlang mindestens 0,5 Mikrometer oder mindestens 10 Mikrometer erstrecken. In einer anderen Ausführungsform können sich die Seitenwandabschnitte 646 entlang von mindestens 6 % oder mindestens 50 % der Seitenwände erstrecken. In der veranschaulichten Ausführungsform liegt die Feldstoppregion 640 entlang aller Gräben 540 außer in der Nähe der Oberseite der Gräben, wo sich die Kollektorregion 422 befindet. Säulen, die Abschnitte des Halbleitersubstrats 100 zwischen den Gräben 540 sind, können vollständig dotiert sein oder auch nicht, und somit können sich die Seitenwandabschnitte 646 über die gesamte Breite der Säulen erstrecken oder nicht.
  • Die Ausbildung der Boden- und Seitenwandabschnitte 644 und 646 kann während einer oder mehrerer Dotierungsvorgänge durchgeführt werden. In einer Ausführungsform kann eine einzelne Ionenimplantation durchgeführt werden, um die Böden und Seitenwände der Gräben 540 zu dotieren. In einer anderen Ausführungsform kann ein Dotierungsvorgang die Böden und keine der Seitenwände dotieren oder die Böden und einen Abschnitt, aber nicht alle Seitenwände, dotieren. Ein weiterer Dotierungsvorgang kann unter einem anderen Neigungswinkel durchgeführt werden, um mehr der Seitenwände der Gräben 540 zu dotieren. Daher können die Seitenwandabschnitte 646 unter Verwendung einer Vielzahl von Ionenimplantationen bei unterschiedlichen Neigungswinkeln ausgebildet werden. In einer weiteren Ausführungsform können der dotierte Pufferabschnitt 422 und die Bodenabschnitte 644 während des gleichen Dotierungsvorgangs anstelle von unterschiedlichen Dotierungsvorgängen ausgebildet werden. In einer solchen Ausführungsform können der dotierte Pufferabschnitt 442 und die Bodenabschnitte 644 der Feldstoppregion 640 im Wesentlichen die gleiche maximale Dotiermaterialkonzentration und im Wesentlichen die gleiche Tiefe aufweisen. Nach dem Lesen dieser Patentschrift wird der Fachmann in der Lage sein, eine Dotierungssequenz zu bestimmen, um den dotierten Puffer 442, Bodenabschnitte 644 und Seitenwandabschnitte 646 der Feldstoppregion 640 auszubilden.
  • Laserglühen kann durchgeführt werden, um die Dotiermaterialien innerhalb der rückseitigen dotierten Regionen zu aktivieren, einschließlich der Kollektorregion 422 und der dotierten Puffer-, Boden- und Seitenwandabschnitte 442, 644 und 646 der Feldstoppregion 640. Der Laser kann Strahlung emittieren, kann im Infrarotspektrum sein. Das Laserglühen kann dazu beitragen, die Wärme zu reduzieren, die entlang der Vorderseite des Halbleitersubstrats 100 gesehen wird. Somit wird die Wahrscheinlichkeit, dass Zwischenverbindungen schmelzen oder dotierte Regionen entlang der Vorderseite des Halbleitersubstrats 100 diffundieren, wesentlich verringert oder eliminiert.
  • 7 schließt eine Veranschaulichung nach einem Ausbilden einer isolierenden Schicht 700 über den Kollektorregionen 422 und innerhalb der Gräben 540 ein. Die isolierende Schicht 700 kann einen oder mehrere Filme eines Oxids, eines Nitrids oder eines Oxynitrids einschließen. In der veranschaulichten Ausführungsform wird die isolierende Schicht 700 bei einer Temperatur ausgebildet, die nicht höher als 600 °C ist, um die Wahrscheinlichkeit zu verringern, dass eine Zwischenverbindung entlang der Vorderseite des Halbleitersubstrats 100 schmelzen würde. In einer Ausführungsform wird die isolierende Schicht 700 unter Verwendung einer plasmaunterstützten chemischen Gasphasenabscheidung ausgebildet. In einer besonderen Ausführungsform schließt die isolierende Schicht 700 ein Oxid ein, und Tetraethylorthosilikat (TEOS) ist ein Vorläufer für das Oxid. In der veranschaulichten Ausführungsform füllt die isolierende Schicht 700 die Gräben 540 vollständig aus. In einer anderen Ausführungsform füllt die isolierende Schicht 700 möglicherweise nur einen Teil der Gräben und ein anderes Material, wie beispielsweise Silicium oder ein anderes Material mit einem thermischen Ausdehnungskoeffizienten ähnlich dem Halbleitersubstrat 100, kann einen verbleibenden Abschnitt der Gräben 540 füllen.
  • Abschnitte der isolierenden Schicht 700, die der Kollektorregion 422 überlagert sind, werden entfernt, wie in 8 veranschaulicht. Die Abschnitte können unter Verwendung eines Ätz- oder Polierprozesses entfernt werden. In einer Ausführungsform wird ein Trockenätzen verwendet und kann als ein zeitgesteuertes Ätzen oder unter Verwendung einer Endpunkterfassung mit einer zeitlich gesteuerten Überätzung durchgeführt werden. Sorgfalt sollte ausgeübt werden, um sicherzustellen, dass im Wesentlichen keine der Feldstoppregionen 640 freiliegend ist. Normalerweise sind die Tiefe der Kollektorregion 422 und die Steuerung beim Entfernen von Abschnitten der isolierenden Schicht 700 ausreichend, um im Wesentlichen zu verhindern, dass die Feldstoppregion 640 freigelegt wird. Somit isoliert die isolierende Schicht 700 die Feldstoppregion 640 gegen einen nachfolgend ausgebildeten Kollektoranschluss.
  • Wenn jedoch die Kollektorregion 422 relativ flach ist (z. B. weniger als 0,3 Mikrometer), ist die Prozesssteuerung über das Entfernen der Abschnitte der isolierenden Schicht 700 schlecht, oder beides, Teile der Feldstoppregion 640 können nahe den obersten Teilen der Seitenwände (nahe den Oberseiten) der Gräben 540 freiliegen. Eine lückendotierte Region (nicht veranschaulicht) kann verwendet werden, um jeden freigelegten Teil der Feldstoppregion 640 gegenzudotieren, um sicherzustellen, dass die Feldstoppregion 640 von dem nachfolgend ausgebildeten Kollektoranschluss isoliert ist. Die lückendotierte Region kann unter Verwendung eines Dotiermaterials mit dem gleichen Leitfähigkeitstyp wie die Kollektorregion 422 und unter Verwendung eines Neigungswinkels durchgeführt werden. Die Dotiermaterialkonzentration wird so gewählt, dass der freiliegende Abschnitt der Feldstoppregion 640 ausreichend gegendotiert wird, und kann so hoch wie die maximale Dotiermaterialkonzentration der Kollektorregion 422 sein oder nicht. In einer anderen Ausführungsform kann die Kollektorregion 422 eine Konzentration aufweisen, die signifikant niedriger als 1×1019 Atome/cm3 ist. Ein zusätzlicher Dotierungsvorgang kann ähnlich dem Ausbilden der Muldenkontaktregionen 304 durchgeführt werden, um die Dotiermaterialkonzentration in der Nähe der oberen Oberfläche der Kollektorregion 422 zu erhöhen, um sicherzustellen, dass ein ohmscher Kontakt zu einem nachfolgend ausgebildeten Kollektoranschluss ausgebildet wird. Ein Laserglühen kann durchgeführt werden, um Dotiermaterial in der lücken- oder zusätzlich dotierten Region zu aktivieren. 9 schließt eine Veranschaulichung des Werkstücks nach einem Ausbilden eines Kollektoranschlusses 922 entlang der Rückseite des Halbleitersubstrats 100 ein. Der Kollektoranschluss 922 steht in Kontakt mit der Kollektorregion 422 und ist von der Feldstoppregion 640 elektrisch isoliert. In der veranschaulichten Ausführungsform erstreckt sich der Kollektoranschluss 922 nicht signifikant in die Gräben 540. Somit kann die elektronische Vorrichtung mit Gräben entlang der Rückseite ausgebildet werden, wo im Wesentlichen kein leitfähiges Material innerhalb der Gräben 540 ausgebildet ist. Der Kollektoranschluss 922 kann unter Verwendung einer Galvanotechnik, wie beispielsweise Galvanisieren von Nickel, Kupfer oder Gold, ausgebildet werden, oder er kann durch Abscheiden eines Metallfilms unter Verwendung einer anderen Technik ausgebildet werden.
  • 10 zeigt Simulationsdiagramme eines Kollektorstroms (Ice) als Funktion einer Kollektorspannung (Vce). Eines der Diagramme ist für ein Vergleichsbeispiel (CE in 10), ein weiteres Diagramm ist für eine Ausführungsform, bei der die Grabenbreite/der Zellenabstand (TW/CP) 0,4 ist, und ein weiteres Diagramm ist für eine Ausführungsform, in der TW/CP 0,6 ist. Während das Vergleichsbeispiel einen allmählicheren Anstieg von Ice bei Vce höher als 1000 V, aufweist, verwendet das Vergleichsbeispiel einen viel komplexeren Prozess, was unerwünscht ist. Die Ausführungsformen, bei denen TW/CP 0,4 und 0,6 ist, sind akzeptabel für ein Teil, das für einen Aus-Zustands-Vce von 800 V ausgelegt ist.
  • 11 schließt Simulationsdiagramme von Ice als eine Funktion von Vce für Grabentiefen von 2 Mikrometer, 7 Mikrometer und 15 Mikrometer ein. Für Vce im Bereich von 500 V bis 800 V nimmt Ice im Wesentlichen linear zu. Bei Vce höher als 800 V steigt die Änderungsrate von Ice als Funktion von Vce für eine Grabentiefe von 15 Mikrometer im Vergleich zu 7 Mikrometer allmählicher an, was eine allmählichere Änderungsrate von Ice als eine Funktion von Vce im Vergleich zu 2 Mikrometer aufweist. 12 schließt Diagramme von Vce und Ice als eine Funktion der Zeit vor und nach Schaltvorgängen ein, wenn die Grabentiefe 2 Mikrometer und 15 Mikrometer beträgt. Wenn der Transistor ausgeschaltet ist, nimmt Ice ab und Vce zu. Wie in 12 zu sehen ist, tritt signifikant weniger Klingeln auf, wenn die Grabentiefe 15 Mikrometer beträgt im Vergleich zu 2 Mikrometer. Die Daten legen nahe, dass ein tieferer Graben besser als ein flacherer Graben arbeitet. Weitere Simulationen können durchgeführt werden, um eine optimalere Tiefe für eine bestimmte Kollektorregion-Dotiermaterialkonzentration und -anwendung zu erhalten.
  • Ausführungsformen wie hierin beschrieben können eine akzeptable Leistung in einem IGBT ohne Verwendung von Bearbeitung erlauben, die aufwendig oder marginal ist. Die elektronische Vorrichtung kann strukturelle Merkmale einschließen, die neuartig sind und elektrische Felder entlang der Rückseite der Vorrichtung erzeugen, die gute Betriebseigenschaften erlauben. Der Prozess kann ein Strukturieren der Rückseite eines Halbleitersubstrats und ein Einbringen eines Dotiermaterials für eine Feldstoppregion entlang der Böden von und außerhalb der Gräben einschließen. Obwohl etwas Dotiermaterial für die Feldstoppregion entlang der Seitenwand der Gräben liegt, kann das Ausmaß des Dotiermaterials entlang der Seitenwände je nach Bedarf oder Wunsch für eine bestimmte Anwendung variiert werden. Die Kollektorregion ist von dem Boden der Gräben beabstandet. Ein Kollektoranschluss kann in Kontakt mit der Kollektorregion stehen und von der Feldstoppregion isoliert sein. Die elektronische Vorrichtung kann unter Verwendung eines Prozesses erreicht werden, der kein Wafer-zu-Wafer-Bonden erfordert, was eine Feldstoppregion relativ früh in einem Prozessablauf bildet, gefolgt von einem Wachsen einer dicken Epitaxialschicht oder dergleichen.
  • Viele unterschiedliche Gesichtspunkte und Ausführungsformen sind möglich. Einige dieser Gesichtspunkte und Ausführungsformen werden unten beschrieben. Nach dem Lesen dieser Beschreibung werden Fachleute erkennen, dass diese Gesichtspunkte und Ausführungsformen nur veranschaulichend sind und den Schutzumfang der vorliegenden Erfindung nicht einschränken. Ausführungsformen können in Übereinstimmung mit einem oder mehreren der unten aufgeführten Elemente sein.
  • Ausführungsform 1. Eine elektronische Vorrichtung kann Folgendes einschließen:
    • ein Halbleitersubstrat mit einer ersten Hauptseite, einer der ersten Hauptseite gegenüberliegenden zweiten Hauptseite und einer zweiten Hauptoberfläche entlang der zweiten Hauptseite;
    • eine Emitterregion, die näher an der ersten Hauptseite als an der zweiten Hauptseite liegt, wobei die Emitterregion einen ersten Leitfähigkeitstyp aufweist;
    • einen Graben, der sich von der zweiten Hauptoberfläche in das Halbleitersubstrat erstreckt, wobei der Graben eine Seitenwand und einen Boden aufweist;
    • eine Kollektorregion entlang der zweiten Hauptoberfläche und von dem Boden des Grabens beabstandet, wobei die Kollektorregion einen zweiten Leitfähigkeitstyp entgegengesetzt zu dem ersten Leitfähigkeitstyp aufweist;
    • eine Feldstoppregion, die entlang des Bodens und mindestens eines Abschnitts der Seitenwand des Grabens liegt, wobei die Feldstoppregion den ersten Leitfähigkeitstyp aufweist; und
    • einen Kollektoranschluss entlang der zweiten Hauptseite, der ein metallenthaltendes Material einschließt, wobei der Kollektoranschluss mit der Kollektorregion in Kontakt steht und von der Feldstoppregion isoliert ist.
  • Ausführungsform 2. Die elektronische Vorrichtung von Ausführungsform 1 schließt ferner eine isolierende Schicht ein, die entlang der Seitenwand und des Bodens des Grabens angeordnet ist, wobei die isolierende Schicht zwischen der Feldstoppregion und dem Kollektoranschluss angeordnet ist.
  • Ausführungsform 3. Die elektronische Vorrichtung von Ausführungsform 2, wobei die isolierende Schicht den Graben im Wesentlichen ausfüllt.
  • Ausführungsform 4. Die elektronische Vorrichtung von Ausführungsform 1, wobei sich die Feldstoppregion entlang der Seitenwand über mindestens 0,5 Mikrometer der Tiefe des Grabens erstreckt.
  • Ausführungsform 5. Die elektronische Vorrichtung von Ausführungsform 1, wobei die Feldstoppregion einen Pufferabschnitt einschließt, der mit der Kollektorregion in Kontakt steht und den ersten Leitfähigkeitstyp aufweist, wobei der Pufferabschnitt von dem Boden des Grabens beabstandet ist.
  • Ausführungsform 6. Die elektronische Vorrichtung von Ausführungsform 1, wobei die Feldstoppregion einen ersten Abschnitt, einen zweiten Abschnitt und einen dritten Abschnitt einschließt, wobei der erste Abschnitt unter der Kollektorregion liegt und mit dieser in Kontakt steht, der dritte Abschnitt entlang der Seitenwand des Grabens liegt und der zweite Abschnitt entlang der Seitenwand des Grabens und zwischen dem ersten und dritten Abschnitt liegt, wobei der zweite Abschnitt eine geringere Dotiermaterialkonzentration im Vergleich zu jedem des ersten und dritten Abschnitts aufweist.
  • Ausführungsform 7. Die elektronische Vorrichtung von Ausführungsform 6, wobei der erste Abschnitt, der dritte Abschnitt oder beide eine maximale Dotiermaterialkonzentration in einem Bereich von 1×1015 Atomen/cm3 bis 1×1017 Atomen/cm3 aufweisen.
  • Ausführungsform 8. Die elektronische Vorrichtung von Ausführungsform 6, wobei eine maximale Dotiermaterialkonzentration des dritten Abschnitts in einer Tiefe in einem Bereich von 0,2 Mikrometer bis 4 Mikrometer von der zweiten Hauptoberfläche liegt. 9. Die elektronische Vorrichtung von Ausführungsform 1, wobei der Graben eine Tiefe in einem Bereich von 10 Mikrometer bis 25 Mikrometer aufweist.
  • Ausführungsform 10. Die elektronische Vorrichtung von Ausführungsform 9, wobei der Graben eine Breite in einem Bereich von 1 Mikrometer bis 4 Mikrometer aufweist.
  • Ausführungsform 11. Die elektronische Vorrichtung von Ausführungsform 1, wobei die elektronische Vorrichtung einen Bipolartransistor mit isoliertem Gate einschließt, der die Emitterregion, den Graben, die Kollektorregion, die Feldstoppregion und den Kollektoranschluss einschließt.
  • Ausführungsform 12. Verfahren zum Bilden einer elektronischen Vorrichtung, einschließlich:
    • Ausbilden einer Emitterregion mit einem ersten Leitfähigkeitstyp entlang einer ersten Hauptseite eines Halbleitersubstrats;
    • Dünnen des Halbleitersubstrats, um eine zweite Hauptoberfläche entlang einer zweiten Hauptseite gegenüber der ersten Hauptseite zu definieren, wobei sich die Emitterregion näher an der ersten Hauptseite befindet als die zweite Hauptseite;
    • Ausbilden einer Kollektorregion entlang der zweiten Hauptoberfläche, wobei die Kollektorregion einen zweiten Leitfähigkeitstyp entgegengesetzt zu dem ersten Leitfähigkeitstyp aufweist;
    • Strukturieren des Halbleitersubstrats, um einen Graben zu definieren, der sich von der zweiten Hauptoberfläche in das Halbleitersubstrat erstreckt, wobei der Graben eine Seitenwand und einen Boden aufweist und die Kollektorregion von dem Boden des Grabens beabstandet ist;
    • Ausbilden einer Feldstoppregion, die entlang des Bodens und mindestens eines Abschnitts der Seitenwand des Grabens liegt, wobei die Feldstoppregion den ersten Leitfähigkeitstyp aufweist; und
    • Ausbilden eines Kollektoranschlusses entlang der zweiten Hauptseite und einschließlich eines metallenthaltenden Materials, wobei der Kollektoranschluss mit der Kollektorregion in Kontakt steht und von der Feldstoppregion isoliert ist.
  • Ausführungsform 13. Der Prozess von Ausführungsform 12, wobei das Ausbilden der Feldstoppregion ein Ausbilden eines Abschnitts der Feldstoppregion entlang der zweiten Hauptseite einschließt, wobei in einer fertigen Vorrichtung der Abschnitt der Feldstoppregion von dem Boden des Grabens beabstandet ist.
  • Ausführungsform 14. Der Prozess von Ausführungsform 13, wobei das Ausbilden der Kollektorregion und das Ausbilden des Abschnitts der Feldstoppregion durchgeführt werden, bevor das Halbleitersubstrat strukturiert wird, um den Graben zu definieren.
  • Ausführungsform 15. Der Prozess von Ausführungsform 12, wobei das Ausbilden der Feldstoppregion ein Ausbilden eines ersten Abschnitts und ein Ausbilden eines zweiten Abschnitts der Feldstoppregion einschließt, wobei der erste Abschnitt entlang des Bodens des Grabens liegt und der zweite Abschnitt entlang einer Seitenwand des Grabens liegt.
  • Ausführungsform 16. Der Prozess von Ausführungsform 15, wobei das Ausbilden des zweiten Abschnitts der Feldstoppregion ein Implantieren eines Dotiermaterials unter verschiedenen Neigungswinkeln während verschiedener Ionenimplantationen einschließt.
  • Ausführungsform 17. Der Prozess von Ausführungsform 12 schließt ferner ein Laserglühen ein, um Dotiermaterialien für die Kollektorregion und die Feldstoppregionen zu aktivieren.
  • Ausführungsform 18. Der Prozess von Ausführungsform 12 schließt ferner ein Ausbilden einer isolierenden Schicht entlang des Bodens und der Seitenwand des Grabens ein, wobei die isolierende Schicht zwischen der Feldstoppregion und dem Kollektoranschluss angeordnet ist.
  • Ausführungsform 19. Der Prozess von Ausführungsform 18, wobei das Ausbilden der isolierenden Schicht ein Abscheiden eines isolierenden Materials unter Verwendung einer plasmaunterstützten Abscheidung mit Tetraethylorthosilikat als ein Vorläufer eines isolierenden Materials innerhalb der isolierenden Schicht einschließt.
  • Ausführungsform 20. Der Prozess von Ausführungsform 18, wobei das Ausbilden der isolierenden Schicht ein Füllen des Grabens mit einem isolierenden Material einschließt.
  • Es ist zu beachten, dass nicht alle der oben in der allgemeinen Beschreibung oder den Beispielen beschriebenen Aktivitäten erforderlich sind, dass ein Teil einer spezifischen Aktivität möglicherweise nicht erforderlich ist und dass eine oder mehrere weitere Aktivitäten zusätzlich zu den beschriebenen durchgeführt werden können. Darüber hinaus ist die Reihenfolge, in der die Aktivitäten aufgelistet werden, nicht unbedingt die Reihenfolge, in der sie ausgeführt werden.
  • Nutzeffekte, andere Vorteile und Problemlösungen sind weiter oben in Bezug auf spezifische Ausführungen beschrieben worden. Die Nutzeffekte, Vorteile, Problemlösungen und alle Merkmale, die dazu führen können, dass ein Nutzen, Vorteil oder eine Lösung eintritt oder sich verstärkt, sind jedoch nicht als kritisches, erforderliches oder wesentliches Merkmal eines oder aller Ansprüche auszulegen.
  • Die Beschreibung und die Veranschaulichungen der hierin beschriebenen Ausführungsformen sollen ein allgemeines Verständnis der Struktur der verschiedenen Ausführungsformen bereitstellen. Die Beschreibung und die Darstellungen sollen nicht als erschöpfende und umfassende Beschreibung sämtlicher Elemente und Merkmale von Vorrichtungen und Systemen dienen, welche die hierin beschriebenen Strukturen oder Verfahren verwenden. Separate Ausführungsformen können auch in Kombination in einer einzigen Ausführungsform vorgesehen werden, und umgekehrt können verschiedene Merkmale, die kurz gefasst im Rahmen einer einzelnen Ausführungsform beschrieben sind, auch einzeln oder in jeder Unterkombination bereitgestellt werden. Darüber hinaus beinhaltet die Bezugnahme auf die in den Bereichen angegebenen Werte jeden einzelnen Wert innerhalb dieses Bereichs. Viele andere Ausführungsformen können für erfahrene Fachkräfte erst nach dem Lesen dieser Spezifikation ersichtlich werden. Andere Ausführungsformen können verwendet und aus der Offenbarung abgeleitet werden, so dass eine strukturelle Substitution, logische Ersetzung, oder eine weitere Änderung ohne Abweichung von dem Schutzumfang der Offenbarung erfolgen kann. Demgemäß ist die Offenbarung eher als veranschaulichend denn als einschränkend anzusehen.

Claims (10)

  1. Elektronische Vorrichtung, umfassend: ein Halbleitersubstrat mit einer ersten Hauptseite, einer der ersten Hauptseite gegenüberliegenden zweiten Hauptseite und einer zweiten Hauptoberfläche entlang der zweiten Hauptseite; eine Emitterregion, die näher an der ersten Hauptseite als an der zweiten Hauptseite liegt, wobei die Emitterregion einen ersten Leitfähigkeitstyp aufweist; einen Graben, der sich von der zweiten Hauptoberfläche in das Halbleitersubstrat erstreckt, wobei der Graben eine Seitenwand und einen Boden aufweist; eine Kollektorregion entlang der zweiten Hauptoberfläche und von dem Boden des Grabens beabstandet, wobei die Kollektorregion einen zweiten Leitfähigkeitstyp entgegengesetzt zu dem ersten Leitfähigkeitstyp aufweist; eine Feldstoppregion, die entlang des Bodens und mindestens eines Abschnitts der Seitenwand des Grabens liegt, wobei die Feldstoppregion den ersten Leitfähigkeitstyp aufweist; und einen Kollektoranschluss entlang der zweiten Hauptseite, der ein metallenthaltendes Material einschließt, wobei der Kollektoranschluss mit der Kollektorregion in Kontakt steht und von der Feldstoppregion isoliert ist.
  2. Elektronische Vorrichtung nach Anspruch 1, wobei sich die Feldstoppregion entlang der Seitenwand über mindestens 0,5 Mikrometer der Tiefe des Grabens erstreckt.
  3. Elektronische Vorrichtung nach Anspruch 1 oder 2, wobei die Feldstoppregion einen Pufferabschnitt umfasst, der mit der Kollektorregion in Kontakt steht und den ersten Leitfähigkeitstyp aufweist, wobei der Pufferabschnitt von dem Boden des Grabens beabstandet ist.
  4. Elektronische Vorrichtung nach Anspruch 1 oder 2, wobei die Feldstoppregion einen ersten Abschnitt, einen zweiten Abschnitt und einen dritten Abschnitt umfasst, wobei: der erste Abschnitt unter der Kollektorregion liegt und mit dieser in Kontakt steht, der dritte Abschnitt entlang des Bodens des Grabens liegt, und der zweite Abschnitt entlang der Seitenwand des Grabens und zwischen dem ersten und dritten Abschnitt liegt, wobei der zweite Abschnitt eine geringere Dotiermaterialkonzentration im Vergleich zu jedem von dem ersten und dritten Abschnitt aufweist.
  5. Elektronische Vorrichtung nach einem der Ansprüche 1 bis 4, wobei der Graben eine Tiefe in einem Bereich von 10 Mikrometer und 25 Mikrometer aufweist.
  6. Elektronische Vorrichtung nach einem der Ansprüche 1 bis 5, wobei die elektronische Vorrichtung einen Bipolartransistor mit isoliertem Gate umfasst, der die Emitterregion, den Graben, die Kollektorregion, die Feldstoppregion und den Kollektoranschluss einschließt.
  7. Verfahren zum Bilden einer elektronischen Vorrichtung, umfassend: Ausbilden einer Emitterregion mit einem ersten Leitfähigkeitstyp entlang einer ersten Hauptseite eines Halbleitersubstrats; Dünnen des Halbleitersubstrats, um eine zweite Hauptoberfläche entlang einer zweiten Hauptseite gegenüber der ersten Hauptseite zu definieren, wobei sich die Emitterregion näher an der ersten Hauptseite befindet als die zweite Hauptseite; Ausbilden einer Kollektorregion entlang der zweiten Hauptoberfläche, wobei die Kollektorregion einen zweiten Leitfähigkeitstyp entgegengesetzt zu dem ersten Leitfähigkeitstyp aufweist; Strukturieren des Halbleitersubstrats, um einen Graben zu definieren, der sich von der zweiten Hauptoberfläche in das Halbleitersubstrat erstreckt, wobei der Graben eine Seitenwand und einen Boden aufweist und die Kollektorregion von dem Boden des Grabens beabstandet ist; Ausbilden einer Feldstoppregion, die entlang des Bodens und mindestens eines Abschnitts der Seitenwand des Grabens liegt, wobei die Feldstoppregion den ersten Leitfähigkeitstyp aufweist; und Ausbilden eines Kollektoranschlusses entlang der zweiten Hauptseite und einschließlich eines metallenthaltenden Materials, wobei der Kollektoranschluss mit der Kollektorregion in Kontakt steht und von der Feldstoppregion isoliert ist.
  8. Prozess nach Anspruch 7, wobei das Ausbilden der Feldstoppregion ein Ausbilden eines ersten Abschnitts und ein Ausbilden eines zweiten Abschnitts der Feldstoppregion umfasst, wobei der erste Abschnitt entlang des Bodens des Grabens liegt und der zweite Abschnitt entlang einer Seitenwand des Grabens liegt.
  9. Prozess nach Anspruch 8, wobei das Ausbilden des zweiten Abschnitts der Feldstoppregion ein Implantieren eines Dotiermaterials unter verschiedenen Neigungswinkeln während verschiedener Ionenimplantationen umfasst.
  10. Prozess nach einem der Ansprüche 7 bis 9, ferner umfassend ein Laserglühen, um Dotiermaterialien für die Kollektorregion und die Feldstoppregionen zu aktivieren.
DE102019005930.1A 2018-09-11 2019-08-22 Elektronische vorrichtung einschliesslich eines bipolartransistors mit isoliertem gate mit einer feldstoppregion und ein prozess zum ausbilden derselben Pending DE102019005930A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/128,267 US10546948B1 (en) 2018-09-11 2018-09-11 Electronic device including an insulated gate bipolar transistor having a field-stop region and a process of forming the same
US16/128,267 2018-09-11

Publications (1)

Publication Number Publication Date
DE102019005930A1 true DE102019005930A1 (de) 2020-03-12

Family

ID=69179887

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102019005930.1A Pending DE102019005930A1 (de) 2018-09-11 2019-08-22 Elektronische vorrichtung einschliesslich eines bipolartransistors mit isoliertem gate mit einer feldstoppregion und ein prozess zum ausbilden derselben

Country Status (3)

Country Link
US (1) US10546948B1 (de)
CN (1) CN110890417A (de)
DE (1) DE102019005930A1 (de)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020137264A1 (en) 2001-03-23 2002-09-26 Ming-Jer Kao Method of fabrication thin wafer IGBT
WO2004066391A1 (ja) 2003-01-20 2004-08-05 Mitsubishi Denki Kabushiki Kaisha 半導体装置
JP2009218543A (ja) 2008-02-15 2009-09-24 Toshiba Corp 半導体装置
JP2010003960A (ja) 2008-06-23 2010-01-07 Sanken Electric Co Ltd 半導体装置及びその製造方法
JP5526811B2 (ja) * 2010-01-29 2014-06-18 富士電機株式会社 逆導通形絶縁ゲート型バイポーラトランジスタ
CN103972280A (zh) * 2013-01-30 2014-08-06 苏州同冠微电子有限公司 一种具有场截止结构的igbt及其制造方法
CN104253151B (zh) * 2013-06-27 2017-06-27 无锡华润上华半导体有限公司 场截止型反向导通绝缘栅双极型晶体管及其制造方法
TWI534911B (zh) 2014-03-31 2016-05-21 節能元件控股有限公司 高效能絕緣柵雙極電晶體及其製作方法
US9818837B2 (en) * 2014-12-10 2017-11-14 Semiconductor Components Industries, Llc Process of forming an electronic device having an electronic component
CN105161529B (zh) * 2015-08-21 2018-05-18 中国东方电气集团有限公司 具有自适应性的场截止电压控制型功率器件

Also Published As

Publication number Publication date
US10546948B1 (en) 2020-01-28
CN110890417A (zh) 2020-03-17

Similar Documents

Publication Publication Date Title
DE102009044474B4 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE102013101113B4 (de) Leistungs-MOS-Transistor und Verfahren zu dessen Herstellung
DE102013022570B4 (de) Halbleiterbauelement und verfahren zu seiner herstellung
DE3853778T2 (de) Verfahren zur Herstellung eines Halbleiterbauelements.
DE102011088584B4 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE102011053147B4 (de) Halbleiterstruktur mit grabenstrukturen in direktem kontakt
DE102012205742B4 (de) Vertikale Halbleiteranordnung und Verfahren zur Herstellung
DE102012223663B4 (de) Halbleiterbauelement mit einer platzsparenden Randstruktur
DE102012000958A1 (de) Leistungs-Graben-MOSFET mit verringertem EIN-Widerstand
DE19701189A1 (de) Halbleiterbauteil
DE102012105685A1 (de) Halbleiterbauelement mit Spannungskompensationsstruktur
DE102011052605B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE102014104201A1 (de) Eine Siliziumkarbidvorrichtung und ein Verfahren zum Ausbilden einer Siliziumkarbidvorrichtung
DE102014118227A1 (de) Verfahren zur herstellung einer halbleiterstruktur und halbleiterstruktur
DE102011084419A1 (de) Vollständig isoliertes Bauelement mit selbstjustiertem Körpergebiet
DE102018130927A1 (de) Halbleiterbauelement mit integriertem pn-Dioden-Temperatursensor
DE102016118543A1 (de) Halbleiterbauelemente, leistungshalbleiterbauelemente und verfahren zum bilden eines halbleiterbauelements
DE102011054784B4 (de) Integrierte Schaltungstechnologie mit verschiedenen Bauelementepitaxialschichten und Verfahren zu dessen Herstellung
DE112005001587T9 (de) Verbessertes Verfahren für Resurf-Diffusion für Hochspannungs-Mosfet
DE202015105413U1 (de) Integrierte, floatende Diodenstruktur
DE102016100277A1 (de) Leistungs-mosfets und verfahren zu ihrer herstellung
DE102015118616B3 (de) Latchup-fester Transistor
DE102018102949B4 (de) Verfahren zur herstellung einer leistungs-halbleitervorrichtung
DE102016114913A1 (de) Leistungs-Mosfets und Verfahren zu deren Herrstellung
DE112013000866B4 (de) Siliziumkarbid (SiC)-Halbleitervorrichtungen