DE102018130737A1 - Grabenstrukturen enthaltende halbleitervorrichtung und herstellungsverfahren - Google Patents

Grabenstrukturen enthaltende halbleitervorrichtung und herstellungsverfahren Download PDF

Info

Publication number
DE102018130737A1
DE102018130737A1 DE102018130737.3A DE102018130737A DE102018130737A1 DE 102018130737 A1 DE102018130737 A1 DE 102018130737A1 DE 102018130737 A DE102018130737 A DE 102018130737A DE 102018130737 A1 DE102018130737 A1 DE 102018130737A1
Authority
DE
Germany
Prior art keywords
semiconductor device
region
silicon carbide
auxiliary electrode
doping concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102018130737.3A
Other languages
English (en)
Inventor
Andreas Meiser
Roland Rupp
Anton Mauder
Caspar Leendertz
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102018130737.3A priority Critical patent/DE102018130737A1/de
Priority to US16/700,475 priority patent/US11121220B2/en
Publication of DE102018130737A1 publication Critical patent/DE102018130737A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1087—Substrate region of field-effect devices of field-effect transistors with insulated gate characterised by the contact structure of the substrate region, e.g. for controlling or preventing bipolar effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Eine Ausführungsform einer Halbleitervorrichtung (100) enthält einen Siliziumcarbid-Halbleiterkörper (104), der ein Sourcegebiet (101) eines ersten Leitfähigkeitstyps, ein Bodygebiet (105) eines zweiten Leitfähigkeitstyps, Abschirmgebiete (112) des zweiten Leitfähigkeitstyps und Kompensationsgebiete (114) des zweiten Leitfähigkeitstyps aufweist. Grabenstrukturen (102) erstrecken sich von einer ersten Oberfläche (103) entlang einer vertikalen Richtung (y) in den Siliziumcarbid-Halbleiterkörper (104). Jede der Grabenstrukturen (102) weist eine Hilfselektrode (106) an einem Boden (108) der Grabenstruktur (102) und eine Gateelektrode (110) zwischen der Hilfselektrode (106) und der ersten Oberfläche (103) auf. Die Hilfselektrode (106) ist von der Gateelektrode (110) elektrisch isoliert. An die Hilfselektrode (106) jeder der Grabenstrukturen (102) grenzt am Boden (108) der Grabenstruktur (102) zumindest eines der Abschirmgebiete (112) an. An jedes der Abschirmgebiete (112) grenzt am Boden des Abschirmgebiets (112) zumindest eines der Kompensationsgebiete (114) an.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Offenbarung bezieht sich auf Halbleitervorrichtungen, insbesondere auf Siliziumcarbid- (SiC-) Halbleitervorrichtungen und Herstellungsverfahren dafür.
  • HINTERGRUND
  • Die Technologieentwicklung von SiC-Halbleitervorrichtungen, die Feldeffekttransistor-Zellen enthalten, zielt auf ein Reduzieren eines flächenspezifischen Einschaltwiderstands RDS(on) ab, ohne ein Sperrspannungsvermögen VDS zwischen Source und Drain nachteilig zu beeinflussen. Obwohl eine Vorrichtungscharakteristik verbessert werden kann, indem ein bestimmter Vorrichtungsparameter variiert wird, kann dies zu einer Verschlechterung einer anderen Vorrichtungscharakteristik führen. Als ein Beispiel kann der flächenspezifische Einschaltwiderstand RDS(on) verbessert werden, indem beispielsweise eine Driftzonen-Dotierungskonzentration erhöht wird, was jedoch zu einer Verschlechterung des Sperrspannungsvermögens VDS zwischen Source und Drain führen kann. Folglich werden Vorrichtungsparameter während einer Technologieentwicklung basierend auf mehreren Kompromissen ausgelegt, die im Hinblick auf Ziel-Vorrichtungsspezifikationen erfüllt werden sollen.
  • Es besteht ein Bedarf daran, auf Siliziumcarbid basierende Halbleitervorrichtungen zu verbessern.
  • ZUSAMMENFASSUNG
  • Eine Ausführungsform der vorliegenden Offenbarung bezieht sich auf eine Halbleitervorrichtung, die einen Siliziumcarbid-Halbleiterkörper enthält, der ein Sourcegebiet eines ersten Leitfähigkeitstyps, ein Bodygebiet eines zweiten Leitfähigkeitstyps, Abschirmgebiete des zweiten Leitfähigkeitstyps und Kompensationsgebiete des zweiten Leitfähigkeitstyps aufweist. Die Halbleitervorrichtung enthält ferner Grabenstrukturen, die sich von einer ersten Oberfläche entlang einer vertikalen Richtung in den Siliziumcarbid-Halbleiterkörper erstrecken. Jede der Grabenstrukturen weist eine Zusatz- bzw. Hilfselektrode an einem Boden der Grabenstruktur und eine Gateelektrode zwischen der Hilfselektrode und der ersten Oberfläche auf. Die Hilfselektrode ist von der Gateelektrode elektrisch isoliert. An die Hilfselektrode jeder der Grabenstrukturen grenzt am Boden der Grabenstruktur zumindest eines der Abschirmgebiete an. An jedes der Abschirmgebiete grenzt am Boden des Abschirmgebiets zumindest eines der Kompensationsgebiete an.
  • Eine andere Ausführungsform der vorliegenden Offenbarung bezieht sich auf ein Verfahren zum Herstellen einer Halbleitervorrichtung. Das Verfahren weist ein Ausbilden, in einem Siliziumcarbid-Halbleiterkörper, eines Sourcegebiets eines ersten Leitfähigkeitstyps, eines Bodygebiets eines zweiten Leitfähigkeitstyps, von Abschirmgebieten des zweiten Leitfähigkeitstyps und Kompensationsgebieten des zweiten Leitfähigkeitstyps auf. Ferner weist das Verfahren ein Ausbilden von Grabenstrukturen auf, die sich von einer ersten Oberfläche entlang einer vertikalen Richtung in den Siliziumcarbid-Halbleiterkörper erstrecken. Jede der Grabenstrukturen weist eine Hilfselektrode an einem Boden der Grabenstruktur und eine Gateelektrode zwischen der Hilfselektrode und der ersten Oberfläche auf. Die Hilfselektrode ist von der Gateelektrode elektrisch isoliert. An die Hilfselektrode jeder der Grabenstrukturen grenzt am Boden der Grabenstruktur zumindest eines der Abschirmgebiete an.
  • An jedes der Abschirmgebiete grenzt an einem Boden des Abschirmgebiets zumindest eines der Kompensationsgebiete an.
  • Der Fachmann wird zusätzliche Merkmale und Vorteile beim Lesen der folgenden detaillierten Beschreibung und Betrachten der beiliegenden Zeichnungen erkennen.
  • Figurenliste
  • Die begleitenden Zeichnungen sind beigeschlossen, um ein weiteres Verständnis der vorliegenden Ausführungsformen zu liefern, und sie sind in die Patentbeschreibung einbezogen und bilden einen Teil von dieser. Die Zeichnungen veranschaulichen die vorliegenden Ausführungsformen der Halbleitervorrichtung und des Verfahrens zum Herstellen einer Halbleitervorrichtung und dienen zusammen mit der Beschreibung zum Erläutern von Prinzipien der Ausführungsformen. Weitere Ausführungsformen und beabsichtigte Vorteile werden ohne Weiteres gewürdigt, da sie unter Hinweis auf die folgende Detailbeschreibung besser verstanden werden. Weitere Ausführungsformen werden in der folgenden detaillierten Beschreibung und den Ansprüchen beschrieben.
    • 1A, 1B veranschaulichen Querschnittsansichten durch eine Ausführungsform einer Superjunction-Siliziumcarbid-Halbleitervorrichtung entlang Schnittlinien AA' und BB' der Draufsicht von 1C.
    • 1C ist eine Draufsicht der in 1A, 1B veranschaulichten Halbleitervorrichtung.
    • 2 veranschaulicht eine Querschnittsansicht durch eine Ausführungsform einer Superjunction-Siliziumcarbid-Halbleitervorrichtung, die ein Stromausbreitungsgebiet enthält.
    • 3 veranschaulicht eine Querschnittsansicht durch eine andere Ausführungsform einer Superjunction-Siliziumcarbid-Halbleitervorrichtung, die einen Abschnitt eines n-dotierten Driftgebiets als Teil des Superübergangs bzw. der Superjunction enthält.
    • 4 veranschaulicht eine Querschnittsansicht durch eine weitere Ausführungsform einer Superjunction-Siliziumcarbid-Halbleitervorrichtung, die eine Kombination von Merkmalen enthält, die in den Ausführungsformen der 2 und 3 veranschaulicht sind.
    • 5 veranschaulicht eine Querschnittsansicht durch eine andere Ausführungsform einer Superjunction-Siliziumcarbid-Halbleitervorrichtung, die Siliziumcarbid-Halbleiterschichten mit verschiedenen Dotierungskonzentrationen enthält.
    • 6 veranschaulicht eine Querschnittsansicht durch eine andere Ausführungsform einer Superjunction-Siliziumcarbid-Halbleitervorrichtung, die eine Kombination von Merkmalen enthält, die in den Ausführungsformen der 4 und 5 veranschaulicht sind.
    • 7 veranschaulicht eine Querschnittsansicht durch eine weitere Ausführungsform einer Superjunction-Siliziumcarbid-Halbleitervorrichtung, die einen ersten Abstand zwischen benachbarten Kompensationsgebieten enthält, der größer als ein zweiter Abstand zwischen benachbarten Grabenstrukturen ist.
    • 8A ist eine Draufsicht, um eine Ausführungsform einer Siliziumcarbid-Halbleitervorrichtung mit einer parallelen Ausdehnung von Grabenstrukturen und Kompensationsgebieten zu veranschaulichen.
    • 8B und 8C sind Draufsichten, um Ausführungsformen von Siliziumcarbid-Halbleitervorrichtungen mit verschiedenen Richtungen einer Ausdehnung von Grabenstrukturen und Kompensationsgebieten zu veranschaulichen.
  • DETAILBESCHREIBUNG
  • In der folgenden Detailbeschreibung wird Bezug genommen auf die begleitenden Zeichnungen, die einen Teil hiervon bilden und in denen für Veranschaulichungszwecke spezifische Ausführungsformen gezeigt sind, in denen eine Halbleitervorrichtung ausgestaltet werden kann. Es versteht sich, dass andere Ausführungsformen verwendet und strukturelle oder logische Änderungen vorgenommen werden können, ohne von dem Umfang der vorliegenden Offenbarung abzuweichen. Beispielsweise können für eine Ausführungsform veranschaulichte oder beschriebene Merkmale bei oder im Zusammenhang mit anderen Ausführungsformen verwendet werden, um zu noch einer weiteren Ausführungsform zu gelangen. Es ist beabsichtigt, dass die vorliegende Offenbarung derartige Modifikationen und Veränderungen umfasst. Die Beispiele sind mittels einer spezifischen Sprache beschrieben, die nicht als den Umfang der beigefügten Patentansprüche begrenzend aufgefasst werden sollte. Die Zeichnungen sind nicht maßstabsgetreu und dienen lediglich für Veranschaulichungszwecke. Entsprechende Elemente sind mit den gleichen Bezugszeichen in den verschiedenen Zeichnungen versehen, falls nicht etwas anderes festgestellt wird.
  • Die Begriffe „haben“, „enthalten“, „umfassen“, „aufweisen“ und ähnliche Begriffe sind offene Begriffe, und die Begriffe geben das Vorhandensein der festgestellten Strukturen, Elemente oder Merkmale an, schließen jedoch das Vorhandensein von zusätzlichen Elementen oder Merkmalen nicht aus. Die unbestimmten Artikel und die bestimmten Artikel sollen sowohl den Plural als auch den Singular umfassen, falls sich aus dem Zusammenhang nicht klar etwas anderes ergibt. Falls zwei Komponenten aneinander „grenzen“, können sie entweder zumindest an Stellen in direktem Kontakt miteinander sein (d.h. direkt aneinander grenzen) oder können um nur einen geringen Abstand voneinander getrennt sein. Der geringe Abstand kann höchstens 100 nm, typischerweise höchstens 20 nm oder höchstens 10 nm, betragen.
  • Der Begriff „elektrisch verbunden“ beschreibt eine permanente niederohmige Verbindung zwischen elektrisch verbundenen Elementen, beispielsweise einen direkten Kontakt zwischen den betreffenden Elementen oder eine niederohmige Verbindung über ein Metall und/oder ein hochdotiertes Halbleitermaterial. Der Begriff „elektrisch gekoppelt“ umfasst, dass ein oder mehrere dazwischenliegende Elemente, die für eine Signal- und/oder Leistungsübertragung geeignet sind, zwischen den elektrisch gekoppelten Elementen vorhanden sein können, beispielsweise Elemente, die gesteuert werden können, um zeitweise eine niederohmige Verbindung in einem ersten Zustand und eine hochohmige elektrische Entkopplung in einem zweiten Zustand vorzusehen.
  • Die Figuren veranschaulichen relative Dotierungskonzentrationen durch Angabe von „-“ oder „+“ neben dem Dotierungstyp „n“ oder „p“. Beispielsweise meint „n- “ eine Dotierungskonzentration, die niedriger als die Dotierungskonzentration eines „n“-Dotierungsgebiets ist, während ein „n+ “-Dotierungsgebiet eine höhere Dotierungskonzentration hat als ein „n“-Dotierungsgebiet. Dotierungsgebiete der gleichen relativen Dotierungskonzentration haben nicht notwendigerweise die gleiche absolute Dotierungskonzentration. Beispielsweise können zwei verschiedene „n“-Dotierungsgebiete die gleichen oder verschiedene absolute Dotierungskonzentrationen haben. Zwei direkt angrenzende Dotierungsgebiete des gleichen Leitfähigkeitstyps und mit verschiedenen Dotierstoffkonzentrationen bilden einen unipolaren Übergang, z.B. einen (n/n+)- oder (p/p+)-Übergang, entlang einer Grenzfläche zwischen den beiden Dotierungsgebieten. Beim unipolaren Übergang kann ein Dotierstoffkonzentrationsprofil orthogonal zum unipolaren Übergang eine Stufe oder einen Wendepunkt zeigen, bei der oder dem sich das Dotierstoffkonzentrationsprofil von konkav in konvex oder umgekehrt ändert.
  • Für physikalische Abmessungen angegebene Bereiche schließen die Randwerte ein. Beispielsweise liest sich ein Bereich für einen Parameter y von a bis b als a ≤ y ≤ b. Ein Parameter y mit einem Wert von zumindest c liest sich als c ≤ y, und ein Parameter y mit einem Wert von höchstens d liest sich als y ≤ d.
  • IGFETs (Feldeffekttransistor mit isoliertem Gate) sind spannungsgesteuerte Vorrichtungen, die MOSFETs (Metall-Oxid-Halbleiter-FETs) und andere FETs mit auf einem dotierten Halbleitermaterial basierenden Gateelektroden und/oder mit Gatedielektrika, die nicht oder nicht ausschließlich auf einem Oxid basieren, einschließen.
  • Gemäß einer Ausführungsform kann eine Halbleitervorrichtung einen Siliziumcarbid-Halbleiterkörper umfassen. Der Siliziumcarbid-Halbleiterkörper kann ein Sourcegebiet eines ersten Leitfähigkeitstyps, ein Bodygebiet eines zweiten Leitfähigkeitstyps, Abschirmgebiete des zweiten Leitfähigkeitstyps und Kompensationsgebiete des zweiten Leitfähigkeitstyps enthalten. Ferner kann die Halbleitervorrichtung Grabenstrukturen enthalten. Die Grabenstrukturen können sich von einer ersten Oberfläche entlang einer vertikalen Richtung in den Siliziumcarbid-Halbleiterkörper erstrecken. Jede der Grabenstrukturen kann eine Zusatz- bzw. Hilfselektrode an einem Boden der Grabenstruktur und eine Gateelektrode zwischen der Hilfselektrode und der ersten Oberfläche aufweisen. Die Hilfselektrode kann von der Gateelektrode elektrisch isoliert sein. An die Hilfselektrode jeder der Grabenstrukturen grenzt am Boden der Grabenstruktur zumindest eines der Abschirmgebiete an. An jedes der Abschirmgebiete grenzt am Boden des Abschirmgebiets zumindest eines der Kompensationsgebiete an. Der erste Leitfähigkeitstyp kann ein n-Typ sein, und der zweite Leitfähigkeitstyp kann ein p-Typ sein. Alternativ dazu kann der erste Leitfähigkeitstyp ein p-Typ sein, und der zweite Leitfähigkeitstyp kann ein n-Typ sein.
  • Der Siliziumcarbid- (SiC-) Halbleiterkörper kann von einer hexagonalen Phase von Siliziumcarbid, z.B. 4H-SiC, stammen. Der Siliziumcarbid-Halbleiterkörper kann eine außeraxiale bzw. Off-Richtung, zum Beispiel in einer <11-20>- oder einer <1-100>-Richtung, aufweisen. Ein Winkel zur Achse des Siliziumcarbid-Halbleiterkörpers kann in einem Bereich von 2° bis 8° liegen, typischerweise 4° betragen. Die erste Oberfläche des Siliziumcarbid-Halbleiterkörpers kann eine Hauptausdehnungsebene des Siliziumcarbid-Halbleiterkörpers sein und wird von lateralen Richtungen aufgespannt. Die vertikale Richtung kann senkrecht zu der ersten Oberfläche und/oder den lateralen Richtungen verlaufen.
  • Die Abschirmgebiete und die Kompensationsgebiete können sich beispielsweise bezüglich zumindest eines/einer eines Dotierungskonzentrationsprofils entlang der vertikalen Richtung, eines Dotierungskonzentrationsprofils entlang der lateralen Richtung, einer Abmessung entlang der vertikalen Richtung, einer Abmessung entlang der lateralen Richtung, einer entlang der vertikalen Richtung gemittelten Dotierungskonzentration, einer entlang der lateralen Richtung gemittelten Dotierungskonzentration, einer Dotierstoffart voneinander unterscheiden. Hier und im Folgenden kann eine „Abmessung“ einer Komponente (z.B. eines Gebiets, einer Struktur, eines Bereichs und/oder einer Elektrode) der Halbleitervorrichtung in einer Richtung die maximale Ausdehnung dieser Komponente in der Richtung sein. Beispielsweise kann eine „laterale Abmessung“ einer Komponente eine Breite der Komponente sein. Eine „vertikale Abmessung“ einer Komponente kann eine Höhe und/oder eine Dicke der Vorrichtung sein.
  • In einer oder mehreren Ausführungsformen können die Abschirmgebiete und/oder die Kompensationsgebiete von einem oder einer Vielzahl von Ionenimplantationsprofilen gebildet werden, die entlang der vertikalen Richtung überlappen. Jedes der Abschirmgebiete und der Kompensationsgebiete kann eine oder mehr Dotierstoffarten des zweiten Leitfähigkeitstyps, z.B. eines oder mehrere von Dotierstoffelementen wie etwa Phosphor (P) und Stickstoff (N) und andere geeignete Elemente oder Komplexe für eine Dotierung vom n-Typ oder eines oder mehrere von Dotierstoffelementen wie etwa Bor (B), Gallium (Ga) und Aluminium (Al) und andere geeignete Elemente oder Komplexe für eine Dotierung vom p-Typ enthalten. Der Begriff „Dotierstoffart“ bezeichnet ein spezifisches Dotierstoffelement, z.B. P für eine Dotierung vom n-Typ oder B für eine Dotierung vom p-Typ in Siliziumcarbid. Beispielsweise können die Dotierstoffe mittels einer Ionenimplantation und/oder während eines epitaktischen Wachstums in den Siliziumcarbid-Halbleiterkörper eingeführt werden. Die Anzahl von Dotierstoffarten kann entlang einem vertikalen Profil von Dotierstoffen der Abschirmgebiete und/oder einem vertikalen Profil von Dotierstoffen der Kompensationsgebiete variieren. Die Anzahl von Dotierstoffarten kann der Anzahl verschiedener Dotierstoffelemente und/oder der Zusammensetzung von Dotierstoffarten, d.h. dem jeweiligen Verhältnis verschiedener Dotierstoffelemente, entsprechen. Die effektive Dotierungskonzentration bei einer spezifischen Tiefe des Profils von Dotierstoffen der Abschirmgebiete und/oder Kompensationsgebiete entspricht einer Summe der Dotierungskonzentrationen der verschiedenen Dotierstoffarten in der spezifischen Tiefe, falls zwei oder mehr Dotierstoffarten des ersten Leitfähigkeitstyps in der spezifischen Tiefe vorhanden sind (sogenannte effektive Dotierungskonzentration). Gemäß einer Ausführungsform können/kann beispielsweise eine Anzahl und/oder ein Typ und/oder eine Zusammensetzung von Dotierstoffarten bezüglich der Abschirmgebiete und der Kompensationsgebiete variieren.
  • Jede der Grabenstrukturen kann ferner eine isolierende Struktur enthalten. Die isolierende Struktur kann eine Schicht oder eine Kombination von Schichten, z.B. einen Schichtstapel dielektrischer Schichten, enthalten oder daraus bestehen. Beispielsweise kann die isolierende Struktur Oxidschichten wie etwa thermische Oxidschichten oder abgeschiedene Oxidschichten, z.B. undotiertes Silikatglas (USG), Phosphosilikatglas (PSG), Borsilikatglas (BSP), Borphosphosilikatglas (BPSG), Nitridschichten, dielektrische Schichten mit hoher Dielektrizitätskonstante oder dielektrischer Schichten mit niedriger Dielektrizitätskonstante enthalten. Ein Teil der isolierenden Struktur, der zwischen der Gateelektrode und der Hilfselektrode angeordnet ist, kann ein Trenndielektrikum sein, um die Gateelektrode von der Hilfselektrode elektrisch zu isolieren. Ein anderer Teil der isolierenden Struktur kann ein beispielsweise zwischen der Gateelektrode und dem Bodygebiet angeordnetes Gatedielektrikum sein. Noch ein weiterer Teil der isolierenden Struktur, z.B. ein Dielektrikum, kann zwischen der Hilfselektrode und dem Siliziumcarbid-Halbleiterkörper angeordnet sein. Die Hilfselektrode und die Gateelektrode können beispielsweise mit verschiedenen elektrischen Potentialen elektrisch verbunden sein.
  • Eine vertikale Ausdehnung der Gatestrukturen kann in einem Bereich von 0,5 µm bis 5 µm, z.B. in einem Bereich 1 µm bis 3 µm, liegen. Seitenwände der Grabenstrukturen können senkrecht zur ersten Oberfläche sein oder können mit zunehmendem Abstand zur ersten Oberfläche spitz zulaufen. Eine laterale Breite der Gatestrukturen kann beispielsweise in einem Bereich von 500 nm bis 5 µm, z.B. in einem Bereich von 1 µm bis 3 µm, liegen.
  • Die Gateelektrode und/oder die Hilfselektrode können/kann ein Elektrodenmaterial oder eine Kombination von Elektrodenmaterialien, zum Beispiel ein dotiertes Halbleitermaterial (z.B. ein entartetes dotiertes Halbleitermaterial) wie etwa dotiertes polykristallines Silizium, Metall oder Metallverbindungen, enthalten oder daraus bestehen.
  • Die Abschirmgebiete können das Gatedielektrikum vor hohen elektrischen Feldstärken schützen, die beispielsweise während eines Sperrspannungsmodus der Halbleitervorrichtung auftreten. Die Abschirmgebiete können auch an eine Seitenwand der Grabenstrukturen grenzen. Die Abschirmgebiete und/oder das Bodygebiet können/kann beispielsweise von gegenüberliegenden Seitenwänden aus an die Grabenstrukturen grenzen. Das Bodygebiet kann ebenfalls von gegenüberliegenden Seitenwänden der Grabenstrukturen aus an die Grabenstrukturen grenzen, und die Abschirmgebiete können beispielsweise an einem Boden der Grabenstrukturen an die Grabenstrukturen grenzen.
  • In den Ausführungsformen der Halbleitervorrichtung kann ein Kompromiss zwischen Vorrichtungsparametern durch das Kompensationsgebiet verbessert werden, das zusammen mit einem Teil des Siliziumcarbid-Halbleiterkörpers zwischen benachbarten Kompensationsgebieten eine Superjunction-Struktur bildet. Indem man die Kompensationsgebiete und die Abschirmgebiete am Boden der Grabenstruktur elektrisch verbindet, kann ein Lawinenstrom über den Boden der Grabenstruktur entladen werden. Dies ermöglicht, einer Auslösung eines parasitären Bipolartransistors, der das Bodygebiet als Basis enthält, entgegenzuwirken. Dadurch kann eine Lawinen-Robustheit der Halbleitervorrichtung verbessert werden.
  • Gemäß einer Ausführungsform der Halbleitervorrichtung kann der Siliziumcarbid-Halbleiterkörper ferner ein Driftgebiet des ersten Leitfähigkeitstyps aufweisen. Entlang einer lateralen Richtung senkrecht zur vertikalen Richtung kann ein erster Teil des Driftgebiets zwischen benachbarten Kompensationsgebieten in einer ersten Siliziumcarbid-Halbleiterschicht des Driftgebiets mit einer ersten Hintergrund-Dotierungskonzentration angeordnet sein. Die Hintergrund-Dotierungskonzentration einer Halbleiterschicht entspricht der absichtlich eingeführten Dotierung während einer Abscheidung der Halbleiterschicht, z.B. der während einer Schichtabscheidung mittels in-situ-Dotierung eingeführten Dotierungskonzentration.
  • Gemäß einer Ausführungsform der Halbleitervorrichtung kann der erste Teil entlang der lateralen Richtung erste und zweite Endabschnitte und einen zwischen den ersten und zweiten Endabschnitten angeordneten zentralen Abschnitt umfassen. Eine Dotierungskonzentration jedes der ersten und zweiten Endabschnitte kann der ersten Hintergrund-Dotierungskonzentration entsprechen, und eine Dotierungskonzentration im zentralen Abschnitt kann größer sein als die erste Hintergrund-Dotierungskonzentration. Der zentrale Abschnitt kann durch einen maskierten Ionenimplantationsprozess und/oder durch einen maskierten Prozess zum Einführen von Dotierstoffen in den zentralen Abschnitt gebildet werden. Dies kann eine präzise Einstellung eines Ladungsgleichgewichts der Superjunction-Struktur ermöglichen.
  • Gemäß einer Ausführungsform kann die Halbleitervorrichtung ferner einen zweiten Teil des Driftgebiets zwischen dem ersten Teil und der ersten Oberfläche aufweisen. Der zweite Teil kann ein Stromausbreitungsgebiet mit einer größeren Dotierungskonzentration als der ersten Hintergrund-Dotierungskonzentration enthalten. Dies kann beispielsweise eine weitere Reduzierung des flächenspezifischen Einschaltwiderstands RDS(on) ermöglichen.
  • Gemäß einer Ausführungsform kann die Halbleitervorrichtung ferner einen dritten Teil des Driftgebiets zwischen dem ersten Teil und einer zur ersten Oberfläche entgegengesetzten zweiten Oberfläche des Siliziumcarbid-Halbleiterkörpers aufweisen. Der dritte Teil kann in einer zweiten Siliziumcarbid-Halbleiterschicht des Driftgebiets mit einer zweiten Hintergrund-Dotierungskonzentration, die geringer als die erste Hintergrund-Dotierungskonzentration ist, angeordnet sein. Dies kann eine separate Optimierung von Beiträgen zum flächenspezifischen Einschaltwiderstand RDS(on) ermöglichen, die durch i) einen Teil der Driftzone, der zusammen mit den Kompensationsgebieten die Superjunction-Struktur bildet, und ii) einen anderen Teil der Driftzone, der als Sockelschicht zwischen der Superjunction-Struktur und einer der ersten Oberfläche entgegengesetzten zweiten Oberfläche angeordnet ist, hervorgerufen werden.
  • Gemäß einer Ausführungsform der Halbleitervorrichtung können sich eine Dotierungskonzentration des Kompensationsgebiets, gemittelt entlang einer lateralen Abmessung in der lateralen Richtung, mal die laterale Abmessung und eine Dotierungskonzentration des ersten Teils des Driftgebiets, gemittelt entlang einer lateralen Abmessung in der lateralen Richtung, mal die laterale Abmessung, um weniger als 20 % oder um weniger als 10 % oder sogar um weniger als 5 % unterscheiden. Wenn eine Dotierungskonzentration des Kompensationsgebiets, gemittelt entlang einer lateralen Abmessung in der lateralen Richtung, mal die laterale Abmessung gleich einer Dotierungskonzentration des ersten Teils des Driftgebiets, gemittelt entlang einer lateralen Abmessung in der lateralen Richtung, mal die laterale Abmessung ist, kann eine ideale Kompensation zwischen positiven und negativen Ladungen in einem Raumladungsgebiet, das sich über die Superjunction-Struktur erstreckt, erzielt werden. Im Fall überschüssiger p-Ladungen in einem Raumladungsgebiet, das sich über die Superjunction-Struktur erstreckt, wird ein Ladungsgleichgewicht in Richtung einer sogenannten p-Last verschoben, und im Fall überschüssiger n-Ladungen in einem Raumladungsgebiet, das sich über die Superjunction-Struktur erstreckt, wird ein Ladungsgleichgewicht in Richtung einer sogenannten n-Last verschoben. Dies kann beispielsweise ein Formen eines elektrischen Feldes entlang der vertikalen Richtung und somit eine Abstimmung einer elektrischen Durchbruchcharakteristik der Halbleitervorrichtung ermöglichen.
  • Gemäß einer Ausführungsform der Halbleitervorrichtung kann die Hilfselektrode jeder Grabenstruktur einen Verbindungsbereich aufweisen, der sich von der ersten Oberfläche zum Boden der Grabenstruktur erstreckt. Der Verbindungsbereich kann beispielsweise an einem Rand eines Transistorzellen-Arrays angeordnet sein. Die Gateelektrode kann im Verbindungsbereich der Grabenstruktur fehlen. Somit kann sich ein Material der Hilfselektrode beispielsweise vom Boden der Grabenstruktur bis zur Oberseite der Grabenstruktur erstrecken. Der Verbindungsbereich kann auch in einem Zwischenverbindungsgraben, der benachbarte Grabenstrukturen koppelt, angeordnet sein. Im Zwischenverbindungsgraben kann die Gateelektrode zumindest teilweise fehlen, um die Hilfselektrode an der ersten Oberfläche elektrisch zu verbinden.
  • Gemäß einer Ausführungsform kann die Halbleitervorrichtung ferner eine Kontaktschicht an der zweiten Oberfläche aufweisen. Die Kontaktschicht kann einen ersten vertikalen Abstand zum Boden jeder der Grabenstrukturen aufweisen. Eine zweite vertikale Abmessung jedes Abschirmgebiets kann in einem Bereich zwischen zumindest 0,1 % und höchstens 20 % des ersten vertikalen Abstands liegen. In einigen Ausführungsformen kann die zweite vertikale Abmessung jedes Abschirmgebiets zumindest 0,1 % und höchstens 10 % oder höchstens 5 % des ersten vertikalen Abstands betragen. Gemäß einer anderen Ausführungsform kann eine dritte vertikale Abmessung jedes Kompensationsgebiets in einem Bereich zwischen zumindest 0,1 % und höchstens 20 % des ersten vertikalen Abstands liegen. In einigen Ausführungsformen kann die dritte vertikale Abmessung jedes Kompensationsgebiets zumindest 0,1 % und höchstens 10 % oder höchstens 5 % des ersten vertikalen Abstands betragen.
  • Gemäß einer Ausführungsform der Halbleitervorrichtung kann eine erste laterale Abmessung der Hilfselektrode am Boden der Grabenstruktur kleiner als eine zweite laterale Abmessung des Abschirmgebiets am Boden der Grabenstruktur sein. Dies kann beispielsweise ermöglichen, ein Spannungssperrvermögen zwischen der Hilfselektrode und der Driftzone sicherzustellen.
  • Gemäß einer Ausführungsform der Halbleitervorrichtung kann die Hilfselektrode vom angrenzenden Abschirmgebiet entlang der lateralen Richtung um einen lateralen Abstand überragt werden. Eine Dotierungskonzentration des Abschirmgebiets, gemittelt entlang dem lateralen Abstand in der lateralen Richtung, mal der laterale Abstand ist größer als die elektrische Durchbruchfeldstärke in Siliziumcarbid, geteilt durch die Elementarladung. Dies kann beispielsweise ermöglichen, einen unerwünschten elektrischen Durchbruch zwischen der Driftzone und der Hilfselektrode zu vermeiden.
  • Gemäß einer Ausführungsform der Halbleitervorrichtung kann die zweite laterale Abmessung des Abschirmgebiets am Boden der Grabenstruktur kleiner als eine dritte laterale Abmessung des Kompensationsgebiets am Boden des Abschirmgebiets sein. Dies kann ermöglichen, ein Spannungssperrvermögen zwischen der Driftzone und den Abschirmgebieten auf der einen Seite und die Reduzierung des flächenspezifischen Einschaltwiderstands RDS(on) durch die Kompensationsgebiete der Superjunction-Struktur auf der anderen Seite unabhängig zu optimieren.
  • Gemäß einer Ausführungsform der Halbleitervorrichtung ist die zweite vertikale Abmessung des Abschirmgebiets kleiner als eine dritte vertikale Abmessung des Kompensationsgebiets. Dies kann ermöglichen, ein Spannungssperrvermögen zwischen der Driftzone und den Abschirmgebieten auf der einen Seite und die Reduzierung des flächenspezifischen Einschaltwiderstands RDS(on) durch die Kompensationsgebiete der Superjunction-Struktur auf der anderen Seite unabhängig zu optimieren.
  • Gemäß einer Ausführungsform der Halbleitervorrichtung kann jede der Grabenstrukturen streifenförmig sein und sich entlang einer ersten lateralen Richtung erstrecken, und jedes der Kompensationsgebiete kann ebenfalls streifenförmig sein und sich entlang der ersten lateralen Richtung erstrecken. Daher kann eine Ausdehnungsrichtung der Gatestrukturen einer Ausdehnungsrichtung der Kompensationsgebiete der Superjunction-Struktur entsprechen, d.h. die Grabenstrukturen können sich parallel zu den Kompensationsgebieten erstrecken. Gemäß einer anderen Ausführungsform der Halbleitervorrichtung kann jede der Grabenstrukturen streifenförmig sein und sich entlang einer ersten lateralen Richtung erstrecken, und jedes der Kompensationsgebiete kann streifenförmig sein und sich entlang einer von der ersten lateralen Richtung verschiedenen zweiten lateralen Richtung erstrecken.
  • Gemäß einer Ausführungsform der Halbleitervorrichtung kann ein erster Abstand zwischen benachbarten Kompensationsgebieten ein ganzzahliges Vielfaches eines Abstands zwischen benachbarten Grabenstrukturen sein, wobei das ganzzahlige Vielfache gleich 1 oder 2 ist oder größer als 2 ist. Dies kann eine unabhängige Optimierung der Superjunction-Struktur einschließlich der Kompensationsgebiete und einer Feldeffekttransistor-Zellenstruktur einschließlich der Grabenstruktur ermöglichen.
  • Gemäß einer Ausführungsform der Halbleitervorrichtung ist die Dotierungskonzentration des Kompensationsgebiets, gemittelt entlang der lateralen Abmessung des Kompensationsgebiets in der lateralen Richtung, mal die laterale Abmessung kleiner als die elektrische Durchbruchfeldstärke in SiC, geteilt durch die Elementarladung.
  • Gemäß einer Ausführungsform der Halbleitervorrichtung kann jede Grabenstruktur eine dielektrische Struktur aufweisen, und die dielektrische Struktur kann ein Gatedielektrikum zwischen der Gateelektrode und dem Siliziumcarbid-Halbleiterkörper aufweisen. Die dielektrische Struktur kann ferner ein Dielektrikum zwischen der Hilfselektrode und dem Siliziumcarbid-Halbleiterkörper und ein Trenndielektrikum zwischen der Gateelektrode und der Hilfselektrode aufweisen. Eine Dicke des Felddielektrikums kann größer als eine Dicke des Gatedielektrikums sein. Gemäß einer Ausführungsform kann die Hilfselektrode mit einer Sourceelektrode elektrisch gekoppelt oder elektrisch verbunden sein. Die Sourceelektrode kann mit dem Sourcegebiet elektrisch verbunden sein.
  • Gemäß einer Ausführungsform eines Verfahrens zum Herstellen einer Siliziumcarbid-Halbleitervorrichtung kann das Verfahren ein Ausbilden, in einem Siliziumcarbid-Halbleiterkörper, eines Sourcegebiets eines ersten Leitfähigkeitstyps, eines Bodygebiets eines zweiten Leitfähigkeitstyps, von Abschirmgebieten des zweiten Leitfähigkeitstyps und Kompensationsgebieten des zweiten Leitfähigkeitstyps aufweisen. Das Verfahren kann ferner ein Ausbilden von Grabenstrukturen aufweisen, die sich von einer ersten Oberfläche entlang einer vertikalen Richtung in den Siliziumcarbid-Halbleiterkörper erstrecken. Jede der Grabenstrukturen kann eine Hilfselektrode an einem Boden der Grabenstruktur und eine Gateelektrode zwischen der Hilfselektrode und der ersten Oberfläche aufweisen. Die Hilfselektrode kann von der Gateelektrode elektrisch isoliert sein, und zumindest eines der Abschirmgebiete kann am Boden der Grabenstruktur an die Hilfselektrode jeder der Grabenstrukturen grenzen. Zumindest eines der Kompensationsgebiete kann an einem Boden des Abschirmgebiets an jedes der Abschirmgebiete grenzen.
  • Das Verfahren kann zum Herstellen einer Halbleitervorrichtung wie bezüglich einer beliebigen der obigen Ausführungsformen oder einer beliebigen der im Folgenden in Verbindung mit den Figuren beschriebenen Ausführungsformen verwendet werden. In zumindest einigen Ausführungsformen des Verfahrens treffen die folgenden Merkmale (falls anwendbar) allein oder in Kombination zu:
    • (i) ein Ausbilden des Sourcegebiets, des Bodygebiets, der Abschirmgebiete und/oder der Kompensationsgebiete kann zumindest einen maskierten oder unmaskierten Ionenimplantationsprozess einschließen;
    • (ii) ein Ausbilden der Kompensationsgebiete kann einen, zwei, drei, vier oder noch mehr Ionenimplantationsprozesse einschließen; falls zwei oder mehr Ionenimplantationsprozesse genutzt werden, können die Implantationsprozesse mit verschiedenen Implantationsenergien durchgeführt werden;
    • (iii) ein Ausbilden der Grabenstrukturen beinhaltet ein Ausbilden eines Grabens von der ersten Oberfläche in den Siliziumcarbid-Halbleiterkörper;
    • (iv) ein Ausbilden der Grabenstruktur beinhaltet ferner ein Ausbilden eines Felddielektrikums einer dielektrischen Struktur im Graben, ein Ausbilden der Hilfselektrode auf dem Felddielektrikum, ein Ausbilden eines Trenndielektrikums der dielektrischen Struktur auf der Hilfselektrode, ein Ausbilden eines Gatedielektrikums der dielektrischen Struktur im Graben und ein Ausbilden der Gateelektrode im Graben;
    • (v) ein Ausbilden der Abschirmgebiete beinhaltet ein Ausbilden einer Öffnung in der dielektrischen Struktur an einer Bodenseite des Grabens und ein Einführen von Dotierstoffen der Abschirmgebiete in den Siliziumcarbid-Halbleiterkörper mittels eines oder mehrerer Ionenimplantationsprozesse durch die Öffnung an der Bodenseite des Grabens;
    • (vi) die Kompensationsgebiete können mittels eines mehrfach epitaktischen (ME) Wachstumsverfahrens gebildet werden, das zwei oder mehr Wiederholungen eines Schichtabscheidungsprozesses und eines Dotierungsprozesses der abgeschiedenen Schicht einschließt.
  • Man wird erkennen, dass, obgleich das Verfahren oben und im Folgenden als eine Reihe von Schritten oder Ereignissen beschrieben wird, die beschriebene Reihenfolge derartiger Schritte oder Ereignisse nicht in einen beschränkenden Sinn zu interpretieren ist. Vielmehr können einige Schritte in verschiedenen Reihenfolgen und/oder gleichzeitig mit anderen Schritten oder Ereignissen abgesehen von jenen, die oben und im Folgenden beschrieben werden, stattfinden.
  • Die oben beschriebenen Ausführungsformen werden bezüglich beispielhafter, im Folgenden beschriebener Figuren weiter veranschaulicht. Als ein bloßes Beispiel ist in den Figuren eine Halbleitervorrichtung mit Kanälen vom n-Typ dargestellt. Der Fachmann wird jedoch erkennen, dass in Verbindung mit den Figuren beschriebene bestimmte Konzepte auch für eine Halbleitervorrichtung mit Kanälen vom p-Typ anwendbar sind.
  • Funktionale und strukturelle Details, die bezüglich der Ausführungsformen oben beschrieben wurden, sollen gleichermaßen für die beispielhaften Ausführungsformen gelten, die in den Figuren veranschaulicht sind und im Folgenden weiter beschrieben werden.
  • Bezug nehmend auf die schematischen Querschnittsansichten der 1A und 1B sowie die schematische Draufsicht von 1C umfasst eine Halbleitervorrichtung 100 einen Siliziumcarbid-, SiC-, Halbleiterkörper 104. Der SiC-Halbleiterkörper 104 enthält ein n+-dotiertes Sourcegebiet 101, ein p-dotiertes Bodygebiet 105, p-dotierte Abschirmgebiete 112 und p-dotierte Kompensationsgebiete 114.
  • Grabenstrukturen 102 erstrecken sich von einer ersten Oberfläche 103 entlang einer vertikalen Richtung y in den SiC-Halbleiterkörper 104. Jede der Grabenstrukturen 102 enthält eine Hilfselektrode 106 an einem Boden 108 der Grabenstruktur 102 und eine Gateelektrode 110 zwischen der Hilfselektrode 106 und der ersten Oberfläche 103. Die Hilfselektrode 106 ist durch ein Trenndielektrikum 1323 von der Gateelektrode 110 elektrisch isoliert. Die dielektrische Struktur 132 umfasst ferner ein Gatedielektrikum 1321, das zwischen der Gateelektrode 110 und dem Bodygebiet 105 angeordnet ist, und ein Felddielektrikum 1322, das zwischen der Hilfselektrode 106 und dem SiC-Halbleiterkörper 104 angeordnet ist.
  • Zumindest eines der Abschirmgebiete 112 grenzt am Boden 108 der Grabenstruktur 102 an die Hilfselektrode 106 jeder der Grabenstrukturen 102. Die Hilfselektrode 106 kann sich beispielsweise durch eine Öffnung im Felddielektrikum 1322 erstrecken und das Abschirmgebiet 112 berühren. Gemäß einer anderen Ausführungsform kann eine hoch p-dotierte Kontaktschicht zwischen der Hilfselektrode und dem Abschirmgebiet 112 zum Verbessern eines ohmschen Kontaktes angeordnet sein.
  • Zumindest eines der Kompensationsgebiete 114 grenzt am Boden des Abschirmgebiets 112 an jedes der Abschirmgebiete 112. Die zweite vertikale Abmessung t2 des Abschirmgebiets 112 ist kleiner als eine dritte vertikale Abmessung t3 des Kompensationsgebiets 114.
  • Ein Zwischenschicht-Dielektrikum 111 ist zwischen einer Sourceelektrode 113 und der ersten Oberfläche 103 angeordnet. Eine Kontaktstruktur 115, z.B. eine Kontaktleitung, schafft eine elektrische Verbindung zwischen dem Sourcegebiet 101 und der Sourceelektrode 113 (siehe Querschnittsansicht von 1A entlang Linie AA' von 1C), und schafft ferner eine elektrische Verbindung zwischen dem Bodygebiet 105 und dem Sourcegebiet 113 (siehe Querschnittsansicht von 1B entlang Linie BB' von 1C). Bezug nehmend auf 1B ist ein p+- dotiertes Body-Kontaktgebiet 107 zwischen dem Bodygebiet 105 und der Kontaktstruktur 115 zur Verbesserung eines ohmschen Kontaktes angeordnet.
  • Die Kontaktstruktur 115 kann eine Öffnung im Zwischenschicht-Dielektrikum 111 füllen.
  • Die Halbleitervorrichtung 100 enthält ferner ein n-dotiertes Driftgebiet 116. Entlang einer zur vertikalen Richtung y senkrechten lateralen Richtung x ist ein erster Teil 1161 des Driftgebiets 116 zwischen benachbarten Kompensationsgebieten 114 in einer ersten Siliziumcarbid-Halbleiterschicht 118 des Driftgebiets 116 mit einer ersten Hintergrund-Dotierungskonzentration angeordnet. Die Kompensationsgebiete 114 und die ersten Teile 1161 bilden eine Superjunction-Struktur 120.
  • Die Halbleitervorrichtung 100 enthält ferner eine Kontaktschicht 130 an einer der ersten Oberfläche 103 entgegengesetzten zweiten Oberfläche 125. Die Kontaktschicht 130 ist in einem ersten vertikalen Abstand t1 zum Boden 108 jeder der Grabenstrukturen 102 angeordnet. Eine zweite vertikale Abmessung t2 jedes Abschirmgebiets 114 kann in einem Bereich zwischen zumindest 0,1 % und höchstens 10 % des ersten vertikalen Abstands t1 liegen. Ein n+-dotiertes Kontaktgebiet 127 ist zwischen dem Driftgebiet 116 und der Kontaktschicht 130 zur Verbesserung eines ohmschen Kontakts angeordnet.
  • Bezug nehmend auf die schematische Querschnittsansicht von 2 enthält eine andere Ausführungsform der Halbleitervorrichtung 100 ferner zusätzlich zu den unter Bezugnahme auf 1A bis 1C beschriebenen Merkmalen einen zweiten Teil 1162 des Driftgebiets 116 zwischen dem ersten Teil 1161 und der ersten Oberfläche 103. Der zweite Teil 1162 enthält ein Stromausbreitungsgebiet 124 mit einer größeren Dotierungskonzentration als der ersten Hintergrund-Dotierungskonzentration oder entspricht einem solchen.
  • Bezug nehmend auf die schematische Querschnittsansicht von 3 enthält gemäß einer weiteren Ausführungsform der Halbleitervorrichtung 100 der erste Teil 1161 erste und zweite Endabschnitte 122, 123 und einen zwischen den ersten und zweiten Endabschnitten 122, 123 angeordneten zentralen Abschnitt 121. Eine Dotierungskonzentration jedes der ersten und zweiten Endabschnitte 122, 123 entspricht der ersten Hintergrund-Dotierungskonzentration, und eine Dotierungskonzentration im zentralen Abschnitt 121 ist größer als die erste Hintergrund-Dotierungskonzentration. Der zentrale Abschnitt 121 kann mittels Prozesse ähnlich den Prozessen, die beispielsweise zum Ausbilden der Kompensationsgebiete 114 verwendet werden, gebildet werden.
  • Bezug nehmend auf die schematische Querschnittsansicht von 4 sind gemäß einer anderen Ausführungsform der Halbleitervorrichtung 100 das in 2 veranschaulichte Stromausbreitungsgebiet 124 und die ersten und zweiten Endabschnitte 122, 123 sowie der zentrale Abschnitt 121 kombiniert.
  • Bezug nehmend auf die schematische Querschnittsansicht von 5 enthält ferner eine weitere Ausführungsform der Halbleitervorrichtung 100 zusätzlich zu unter Bezugnahme auf 2 beschriebenen Merkmalen einen dritten Teil 1163 des Driftgebiets 116 zwischen dem ersten Teil 1161 und der zweiten Oberfläche 125. Der dritte Teil 1163 ist in einer zweiten Siliziumcarbid-Halbleiterschicht 126 des Driftgebiets 116 mit einer zweiten Hintergrund-Dotierungskonzentration, die kleiner als die erste Hintergrund-Dotierungskonzentration ist, angeordnet.
  • Bezug nehmend auf die schematische Querschnittsansicht von 6 enthält eine andere Ausführungsform der Halbleitervorrichtung 100 ferner zusätzlich zu unter Bezugnahme auf 5 beschriebenen Merkmalen die ersten und zweiten Endabschnitte 122, 123 und den zentralen Abschnitt 121.
  • Eine Dotierungskonzentration ccav des Kompensationsgebiets 114, gemittelt entlang einer lateralen Abmessung lc in der lateralen Richtung x, mal die laterale Abmessung lc und eine Dotierungskonzentration cdav des ersten Teils 1161 des Driftgebiets 116, gemittelt entlang einer lateralen Abmessung ld in der lateralen Richtung x, mal die laterale Abmessung ld können sich um weniger als 20 % unterscheiden. Somit kann eine Beziehung 0,8 × lc × ccav < ld × cdav < 1,2 × lc × ccav gelten.
  • Wie in dem Vergrößerungsausschnitt von 6 veranschaulicht ist, ist eine erste laterale Abmessung w1 der Hilfselektrode 106 am Boden 108 der Grabenstruktur 102 kleiner als eine zweite laterale Abmessung w2 des Abschirmgebiets 112 am Boden 108 der Grabenstruktur 102.
  • Die Hilfselektrode 106 kann entlang der lateralen Richtung x vom angrenzenden Abschirmgebiet 112 um einen lateralen Abstand 11 überragt werden. Eine Dotierungskonzentration csav des Abschirmgebiets 106, gemittelt entlang dem lateralen Abstand 11 in der lateralen Richtung x, mal der laterale Abstand 11 kann größer als die elektrische Durchbruchfeldstärke EB in Siliziumcarbid, geteilt durch die Elementarladung e, sein. Folglich kann eine Beziehung 11 × csav > EB / e gelten.
  • Die zweite laterale Abmessung w2 des Abschirmgebiets 112 am Boden 108 der Grabenstruktur 102 kann kleiner als eine dritte laterale Abmessung w3 des Kompensationsgebiets 114 am Boden des Abschirmgebiets 112 sein.
  • Bezug nehmend auf die schematische Querschnittsansicht einer anderen Ausführungsform der Halbleitervorrichtung 100, die in 7 veranschaulicht ist, kann ein erster Abstand p1 zwischen benachbarten Kompensationsgebieten 114 ein ganzzahliges Vielfaches n eines zweiten Abstands p2 zwischen benachbarten Grabenstrukturen 102 sein, p1 = n × p2, wobei n gleich 1 oder größer oder gleich 2 ist. In der in 7 veranschaulichten Ausführungsform ist der zweite Abstand p2 gleich der Hälfte des ersten Abstands p1.
  • Bezug nehmend auf die schematische Draufsicht einer Ausführungsform der Halbleitervorrichtung, die in 8 veranschaulicht ist, ist jede der Grabenstrukturen 102 streifenförmig und erstreckt sich in einer ersten lateralen Richtung x1, und jedes der Kompensationsgebiete 114 ist streifenförmig und erstreckt sich entlang der ersten lateralen Richtung x1.
  • Bezug nehmend auf die schematische Draufsicht einer Ausführungsform der Halbleitervorrichtung, die in 8B veranschaulicht ist, ist jede der Grabenstrukturen 102 streifenförmig und erstreckt sich entlang der ersten lateralen Richtung x1, und jedes der Kompensationsgebiete 114 ist streifenförmig und erstreckt sich entlang einer von der ersten lateralen Richtung x1 verschiedenen zweiten lateralen Richtung x2. Wie in der schematischen Draufsicht von 8B veranschaulicht ist, kann in Winkel α zwischen den ersten und zweiten Richtungen x1, x2 in einem Bereich zwischen 0 Grad und 90 Grad liegen. In der in der schematischen Draufsicht von 8C veranschaulichten Ausführungsform ist der Winkel α gleich 90 Grad, d.h. die erste Richtung x1 und die zweite Richtung x2 sind zueinander senkrecht.
  • In (in den Figuren nicht dargestellten) weiteren Ausführungsformen können die Grabenstrukturen 102 eine kreisförmige, eine hexagonale oder eine viereckige Form aufweisen. Die laterale Breite kann dann annähernd der Länge der Graben-Gatestruktur 102 entsprechen. Ein Kanalgebiet und/oder das Bodygebiet können/kann an mehr als eine Seitenwand oder sogar mehr als zwei Seitenwände der Grabenstruktur grenzen.
  • Obwohl spezifische Ausführungsformen hier veranschaulicht und beschrieben wurden, ist es für den Fachmann selbstverständlich, dass eine Vielzahl von alternativen und/oder äquivalenten Gestaltungen für die gezeigten und beschriebenen spezifischen Ausführungsformen herangezogen werden kann, ohne vom Bereich der vorliegenden Erfindung abzuweichen. Diese Anmeldung soll jegliche Anpassungen oder Veränderungen der hier diskutierten spezifischen Ausführungsformen abdecken. Daher ist beabsichtigt, dass diese Erfindung lediglich durch die Patentansprüche und deren Äquivalente begrenzt ist.

Claims (18)

  1. Halbleitervorrichtung (100), aufweisend: einen Siliziumcarbid-Halbleiterkörper (104), der ein erstes Sourcegebiet (101) eines ersten Leitfähigkeitstyps, ein Bodygebiet (105) eines zweiten Leitfähigkeitstyps, Abschirmgebiete (112) des zweiten Leitfähigkeitstyps und Kompensationsgebiete (114) des zweiten Leitfähigkeitstyps aufweist; und Grabenstrukturen (102), die sich von einer ersten Oberfläche (103) entlang einer vertikalen Richtung (y) in den Siliziumcarbid-Halbleiterkörper (104) erstrecken, wobei jede der Grabenstrukturen (102) eine Hilfselektrode (106) an einem Boden (108) der Grabenstruktur (102) und eine Gateelektrode (110) zwischen der Hilfselektrode (106) und der ersten Oberfläche (103) aufweist, wobei die Hilfselektrode (106) von der Gateelektrode (110) elektrisch isoliert ist, wobei an die Hilfselektrode (106) jeder der Grabenstrukturen (102) am Boden (108) der Grabenstruktur (102) zumindest eines der Abschirmgebiete (112) angrenzt, und wobei an jedes der Abschirmgebiete (112) am Boden des Abschirmgebiets (112) zumindest eines der Kompensationsgebiete (114) angrenzt.
  2. Halbleitervorrichtung (100) nach Anspruch 1, wobei der Siliziumcarbid-Halbleiterkörper (104) ferner ein Driftgebiet (116) des ersten Leitfähigkeitstyps aufweist, wobei entlang einer lateralen Richtung (x) senkrecht zur vertikalen Richtung (y) ein erster Teil (1161) des Driftgebiets (116) zwischen benachbarten Kompensationsgebieten (114) in einer ersten Siliziumcarbid-Halbleiterschicht (118) des Driftgebiets (116) mit einer ersten Hintergrund-Dotierungskonzentration angeordnet ist.
  3. Halbleitervorrichtung (100) nach Anspruch 2, wobei der erste Teil (1161) entlang der lateralen Richtung (x) erste und zweite Endabschnitte (122, 123) und einen zwischen den ersten und zweiten Endabschnitten (122, 123) angeordneten zentralen Abschnitt (121) umfasst und wobei eine Dotierungskonzentration jedes der ersten und zweiten Endabschnitte (122, 123) der ersten Hintergrund-Dotierungskonzentration entspricht und eine Dotierungskonzentration im zentralen Abschnitt (121) größer als die erste Hintergrund-Dotierungskonzentration ist.
  4. Halbleitervorrichtung (100) nach einem der Ansprüche 2 bis 3, ferner aufweisend einen zweiten Teil (1162) des Driftgebiets (116) zwischen dem ersten Teil (1161) und der ersten Oberfläche (103), wobei der zweite Teil (1162) ein Stromausbreitungsgebiet (124) mit einer größeren Dotierungskonzentration als die erste Hintergrund-Dotierungskonzentration umfasst.
  5. Halbleitervorrichtung (100) nach einem der Ansprüche 2 bis 4, ferner aufweisend einen dritten Teil (1163) des Driftgebiets (116) zwischen dem ersten Teil (1161) und einer der ersten Oberfläche (103) entgegengesetzten zweiten Oberfläche (125) des Siliziumcarbid-Halbleiterkörpers (104), wobei der dritte Teil (1163) in einer zweiten Siliziumcarbid-Halbleiterschicht (126) des Driftgebiets (116) mit einer zweiten Hintergrund-Dotierungskonzentration, die kleiner als die erste Hintergrund-Dotierungskonzentration ist, angeordnet ist.
  6. Halbleitervorrichtung (100) nach einem der Ansprüche 2 bis 5, wobei eine Dotierungskonzentration des Kompensationsgebiets (114), gemittelt entlang einer lateralen Abmessung (lc) in der lateralen Richtung (x), mal die laterale Abmessung (lc) und eine Dotierungskonzentration des ersten Teils (1161) des Driftgebiets (116), gemittelt entlang einer lateralen Abmessung (ld) in der lateralen Richtung (x), mal die laterale Abmessung (ld) sich um weniger als 20 % unterscheiden.
  7. Halbleitervorrichtung (100) nach einem der vorhergehenden Ansprüche, wobei die Hilfselektrode (106) jeder Grabenstruktur (102) einen Verbindungsbereich aufweist, der sich von der ersten Oberfläche (103) zum Boden (108) der Grabenstruktur (102) erstreckt.
  8. Halbleitervorrichtung (100) nach einem der vorhergehenden Ansprüche, ferner aufweisend eine Kontaktschicht (130) an der zweiten Oberfläche (125), wobei die Kontaktschicht (130) einen ersten vertikalen Abstand (t1) zum Boden (108) jeder der Grabenstrukturen (102) aufweist, wobei eine zweite vertikale Abmessung (t2) jedes Abschirmgebiets (112) in einem Bereich zwischen zumindest 0,1 % und höchstens 20 % des ersten vertikalen Abstands (t1) liegt.
  9. Halbleitervorrichtung (100) nach einem der vorhergehenden Ansprüche, wobei eine erste laterale Abmessung (w1) der Hilfselektrode (106) am Boden (108) der Grabenstruktur (102) kleiner als eine zweite laterale Abmessung (w2) des Abschirmgebiets (112) am Boden (108) der Grabenstruktur (102) ist.
  10. Halbleitervorrichtung (100) nach einem der vorhergehenden Ansprüche, wobei die Hilfselektrode (106) von dem angrenzenden Abschirmgebiet (112) entlang der lateralen Richtung (x) um einen lateralen Abstand (11) überragt wird und wobei eine Dotierungskonzentration des Abschirmgebiets (106), gemittelt entlang dem lateralen Abstand (11) in der lateralen Richtung (x), mal der laterale Abstand (11) größer als die elektrische Durchbruchfeldstärke (EB) in Siliziumcarbid, geteilt durch die Elementarladung (e), ist.
  11. Halbleitervorrichtung (100) nach einem der vorhergehenden Ansprüche, wobei die zweite laterale Abmessung (w2) des Abschirmgebiets (112) am Boden (108) der Grabenstruktur (102) kleiner als eine dritte laterale Abmessung (w3) des Kompensationsgebiets (114) am Boden des Abschirmgebiets (112) ist.
  12. Halbleitervorrichtung (100) nach einem der vorhergehenden Ansprüche, wobei die zweite vertikale Abmessung (t2) des Abschirmgebiets (112) kleiner als eine dritte vertikale Abmessung (t3) der Kompensationsgebiete (114) ist.
  13. Halbleitervorrichtung (100) nach einem der vorhergehenden Ansprüche, wobei jede der Grabenstrukturen (102) streifenförmig ist und sich entlang einer ersten lateralen Richtung (x1) erstreckt und jedes der Kompensationsgebiete (114) streifenförmig ist und sich entlang der ersten lateralen Richtung (x1) erstreckt.
  14. Halbleitervorrichtung (100) nach einem der Ansprüche 1 bis 12, wobei jede der Grabenstrukturen (102) streifenförmig ist und sich entlang einer ersten lateralen Richtung (x1) erstreckt und jedes der Kompensationsgebiete (114) streifenförmig ist und sich entlang einer von der ersten lateralen Richtung (x1) verschiedenen zweiten lateralen Richtung (x2) erstreckt.
  15. Halbleitervorrichtung (100) nach einem der vorhergehenden Ansprüche, wobei ein erster Abstand (p1) zwischen benachbarten Kompensationsgebieten (114) ein ganzzahliges Vielfaches (n) eines zweiten Abstands (p2) zwischen benachbarten Grabenstrukturen (102) ist, wobei das ganzzahlige Vielfache gleich 1 oder gleich 2 oder größer als 2 ist.
  16. Halbleitervorrichtung (100) nach einem der vorhergehenden Ansprüche, wobei die Dotierungskonzentration des Kompensationsgebiets (114), gemittelt entlang der lateralen Abmessung (lc) des Kompensationsgebiets (114) in der lateralen Richtung, mal die laterale Abmessung (lc) kleiner als die elektrische Durchbruchfeldstärke in SiC, geteilt durch die Elementarladung, ist.
  17. Halbleitervorrichtung (100) nach einem der vorhergehenden Ansprüche, wobei jede Grabenstruktur (102) eine dielektrische Struktur (132) aufweist, wobei die dielektrische Struktur (132) ein Gatedielektrikum (1321) zwischen der Gateelektrode (110) und dem Siliziumcarbid-Halbleiterkörper (104), ein Felddielektrikum (1322) zwischen der Hilfselektrode (106) und dem Siliziumcarbid-Halbleiterkörper (104) und ein Trenndielektrikum (1323) zwischen der Gateelektrode (110) und der Hilfselektrode (106) aufweist, wobei eine Dicke des Felddielektrikums (1322) größer als eine Dicke des Gatedielektrikums (1321) ist.
  18. Verfahren zum Herstellen einer Siliziumcarbid-Halbleitervorrichtung, wobei das Verfahren aufweist: Ausbilden, in einem Siliziumcarbid-Halbleiterkörper (104), eines Sourcegebiets (101) eines ersten Leitfähigkeitstyps, eines Bodygebiets (105) eines zweiten Leitfähigkeitstyps, von Abschirmgebieten (112) des zweiten Leitfähigkeitstyps und Kompensationsgebieten (114) des zweiten Leitfähigkeitstyps; Ausbilden von Grabenstrukturen (102), die sich von einer ersten Oberfläche (103) entlang einer vertikalen Richtung (y) in den Siliziumcarbid-Halbleiterkörper (104) erstrecken, wobei jede der Grabenstrukturen (102) eine Hilfselektrode (106) an einem Boden (108) der Grabenstruktur (102) und eine Gateelektrode (110) zwischen der Hilfselektrode (106) und der ersten Oberfläche (103) aufweist, wobei die Hilfselektrode (106) von der Gateelektrode (110) elektrisch isoliert ist, wobei an die Hilfselektrode (106) jeder der Grabenstrukturen (102) am Boden (108) der Grabenstruktur (102) zumindest eines der Abschirmgebiete (112) angrenzt und wobei an jedes der Abschirmgebiete (112) an einem Boden des Abschirmgebiets (112) zumindest eines der Kompensationsgebiete (114) angrenzt.
DE102018130737.3A 2018-12-03 2018-12-03 Grabenstrukturen enthaltende halbleitervorrichtung und herstellungsverfahren Pending DE102018130737A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102018130737.3A DE102018130737A1 (de) 2018-12-03 2018-12-03 Grabenstrukturen enthaltende halbleitervorrichtung und herstellungsverfahren
US16/700,475 US11121220B2 (en) 2018-12-03 2019-12-02 Semiconductor device including trench structures and manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102018130737.3A DE102018130737A1 (de) 2018-12-03 2018-12-03 Grabenstrukturen enthaltende halbleitervorrichtung und herstellungsverfahren

Publications (1)

Publication Number Publication Date
DE102018130737A1 true DE102018130737A1 (de) 2020-06-04

Family

ID=70680741

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102018130737.3A Pending DE102018130737A1 (de) 2018-12-03 2018-12-03 Grabenstrukturen enthaltende halbleitervorrichtung und herstellungsverfahren

Country Status (2)

Country Link
US (1) US11121220B2 (de)
DE (1) DE102018130737A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11462638B2 (en) * 2020-10-19 2022-10-04 Nami MOS CO., LTD. SiC super junction trench MOSFET

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018104581A1 (de) * 2017-03-24 2018-09-27 Infineon Technologies Ag Siliziumcarbid-Halbleitervorrichtung und Herstellungsverfahren

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10714574B2 (en) * 2018-05-08 2020-07-14 Ipower Semiconductor Shielded trench devices

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018104581A1 (de) * 2017-03-24 2018-09-27 Infineon Technologies Ag Siliziumcarbid-Halbleitervorrichtung und Herstellungsverfahren

Also Published As

Publication number Publication date
US11121220B2 (en) 2021-09-14
US20200176568A1 (en) 2020-06-04

Similar Documents

Publication Publication Date Title
DE102018104581B4 (de) Siliziumcarbid-Halbleitervorrichtung und Herstellungsverfahren
DE102017108738B4 (de) SiC-HALBLEITERVORRICHTUNG MIT EINEM VERSATZ IN EINEM GRABENBODEN UND HERSTELLUNGSVERFAHREN HIERFÜR
DE102010036501B4 (de) Halbleitervorrichtung mit einer potenzialfreien Halbleiterzone und integrierte Schaltung
DE102013022598B3 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE102013022570B4 (de) Halbleiterbauelement und verfahren zu seiner herstellung
DE19949364B4 (de) Halbleiterbauteil mit MOS-Gate-Steuerung und Grabenstruktur sowie Verfahren zur Herstellung
DE102007030755B3 (de) Halbleiterbauelement mit einem einen Graben aufweisenden Randabschluss und Verfahren zur Herstellung eines Randabschlusses
DE202012013628U1 (de) Halbleiterbauteil
DE102015212564A1 (de) Halbleitervorrichtung mit isoliertem Gate, aufweisend eine Schirmungselektrode und Verfahren
DE112015004374T5 (de) Halbleitervorrichtung
DE10296457T5 (de) Leistungshalbleitervorrichtung mit einer Grabengateelektrode und Verfahren zum Herstellen derselben
DE10297349T5 (de) Halbleiterstruktur mit verbesserten geringeren Durchlassspannungsverlusten und höherer Sperrfähigkeit
DE102019129537A1 (de) Sic-leistungs-halbleitervorrichtung mit integriertem schottky-übergang
DE102019119020A1 (de) Siliziumcarbid-vorrichtung mit kompensationsschicht und verfahren zur herstellung
DE102013105567A1 (de) Halbleitervorrichtung mit Trenchstrukturen
DE102013105763A1 (de) Halbleitervorrichtung und verfahren zum herstellen einer halbleitervorrichtung
DE102019129545A1 (de) Sic-graben-transistorvorrichtung und verfahren zu deren herstellung
DE102018127797A1 (de) Einen siliziumcarbid-körper enthaltende halbleitervorrichtung und herstellungsverfahren
DE102019108062B4 (de) Siliziumcarbid-vorrichtung mit graben-gatestruktur und herstellungsverfahren
DE102019119121B3 (de) Graben-kontaktstruktur enthaltende halbleitervorrichtung und herstellungsverfahren
DE102019105812B4 (de) Grabenstruktur enthaltende halbleitervorrichtung und herstellungsverfahren
DE102018102109A1 (de) Leistungshalbleitervorrichtung und herstellungsverfahren dafür
DE102021134457A1 (de) Verfahren und strukturen zum kontaktieren des abschirmleiters in einer halbleitervorrichtung
DE112019001937T5 (de) Halbleitervorrichtung
DE102011079768A1 (de) Halbleiterbauelement mit Driftgebieten und Kompensationsgebieten

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication