DE102018109996A1 - Leistungselektronische Schalteinrichtung - Google Patents

Leistungselektronische Schalteinrichtung Download PDF

Info

Publication number
DE102018109996A1
DE102018109996A1 DE102018109996.7A DE102018109996A DE102018109996A1 DE 102018109996 A1 DE102018109996 A1 DE 102018109996A1 DE 102018109996 A DE102018109996 A DE 102018109996A DE 102018109996 A1 DE102018109996 A1 DE 102018109996A1
Authority
DE
Germany
Prior art keywords
power
switching device
electronic switching
conductor
power circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102018109996.7A
Other languages
English (en)
Other versions
DE102018109996B4 (de
Inventor
Christina EBENSPERGER
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semikron Elektronik GmbH and Co KG
Original Assignee
Semikron Elektronik GmbH and Co KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semikron Elektronik GmbH and Co KG filed Critical Semikron Elektronik GmbH and Co KG
Priority to DE102018109996.7A priority Critical patent/DE102018109996B4/de
Priority to US16/367,371 priority patent/US10707170B2/en
Priority to CN201910319118.3A priority patent/CN110400784A/zh
Publication of DE102018109996A1 publication Critical patent/DE102018109996A1/de
Application granted granted Critical
Publication of DE102018109996B4 publication Critical patent/DE102018109996B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4846—Connecting portions with multiple bonds on the same bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Inverter Devices (AREA)
  • Electronic Switches (AREA)

Abstract

Die Erfindung betrifft eine leistungselektronische Schalteinrichtung 1a, 1b, 1c
mit einem Substrat 30, dass eine nicht leitende Isolationsschicht, auf der mindestens eine erste Leiterbahn 40 und mindestens eine zweite Leiterbahn 50 aufgebracht sind, aufweist, wobei der mindestens einen ersten Leiterbahn 40 ein elektrisches Gleichspannungspotential DC+ der leistungselektronischen Schalteinrichtung 1a, 1b, 1c zugeordnet ist und der mindestens einen zweiten Leiterbahn 50 ein elektrisches Wechselspannungspotential AC der leistungselektronischen Schalteinrichtung 1a, 1b, 1c zugeordnet ist,
wobei auf der mindestens einen ersten Leiterbahn 40 mindestens drei erste Leistungsteilschalter 10a, 10b, 10c, 10d, 10e, 10f angeordnet und mit der ersten Leiterbahn 40 elektrisch leitend verbunden sind,
wobei auf der mindestens einen zweiten Leiterbahn 50 mindestens drei zweite Leistungsteilschalter 20a,20b,20c,20d,20e,20f angeordnet und mit der zweiten Leiterbahn 50 elektrisch leitend verbunden sind,
wobei die mindestens drei ersten Leistungsteilschalter 10a, 10b, 10c, 10d, 10e, 10f zu einer ersten Parallelschaltung miteinander elektrisch parallel verschaltet sind und die mindestens drei zweiten Leistungsteilschalter 20a,20b,20c,20d,20e,20f zu einer zweiten Parallelschaltung miteinander elektrisch parallel verschaltet sind, wobei die mindestens drei ersten Leistungsteilschalter 10a,10b,10c,10d,10e,10f und die mindestens drei zweiten Leistungsteilschalter 20a,20b,20c,20d,20e,20f auf dem Substrat 30 schachbrettartig angeordnet sind.

Description

  • Die Erfindung beschreibt eine leistungselektronische Schalteinrichtung, die eine Basiszelle eines Leistungshalbleitermoduls oder eines leistungselektronischen Systems ausbilden kann, indem sie alleine oder in Kombination mit weiteren, vorzugsweise identischen, Basiszellen den leistungselektronischen Grundbaustein des Leistungshalbleitermoduls oder des leistungselektronischen Systems bildet.
  • Leistungselektronische Schalteinrichtungen umfassen mehrere Leistungsteilschalter, welche nebenander in einer Reihe angeordnet sind und parallelgeschaltet werden. Im Betrieb erzeugen diese Leistungsteilschalter meist nicht zu vernachlässigende elektrische Verluste, welche zu einem großen Teil in Verlustwärme umgesetzt werden. Diese Verlustwärme beeinträchtigt die Funktionalität und die Lebensdauer der elektronischen und/oder elektrischen Bauelemente.
  • Eine solche Schalteinrichtung offenbart die DE 10 2015 120 157 A1 . Hier wird eine leistungselektronische Schalteinrichtung, ausgebildet mit einem Substrat offenbart, das eine Mehrzahl von Potentialflächen aufweist, wobei mindestens zwei unterschiedliche Potentiale jeweils mindestens einer dieser Potentialflächen zugeordnet sind, wobei auf einer ersten Leiterbahn, ausgebildet durch mindestens eine Potentialfläche ersten Potentials eine Mehrzahl von Halbleiterbauelementen in einer n×m-Matrix, ausgerichtet in x-y-Richtung, angeordnet sind, die zueinander parallel geschaltet sind und ein Stromventil ausbilden. Hierbei können die Halbleiterbauelemente auf einer Mehrzahl von Potentialflächen ersten Potentials, die die erste Leiterbahn ausbilden, verteilt sein. Diese sind auf einem Kühlkörper und einer thermischen leitenden Verbindungschicht, angeordnet, um im Betrieb der Schalteinrichtung für eine Wärmeableitung zu sorgen.
  • Es ist technisch wünschenswert, eine Schalteinrichtung anzugeben, welche im Betrieb die Temperatur der Leistungsschalter reduziert und somit eine verbesserte Funktionalität und längere Lebensdauer der Schalteinrichtung bewerkstelligt.
  • In Kenntnis der genannten Gegebenheiten liegt der Erfindung die Aufgabe zugrunde, eine Schalteinrichtung anzugeben, welche hinsichtlich Funktionalität und Lebensdauer verbessert ist.
  • Diese Aufgabe wird durch eine leistungselektronische Schalteinrichtung mit den Merkmalen des Anspruchs 1 gelöst. In den Unteransprüchen sind weitere vorteilhafte Maßnahmen aufgelistet, die beliebig miteinander kombiniert werden können, um weitere Vorteile zu erzielen.
  • Gelöst wird die Aufgabe erfindungsgemäß durch die Angabe einer leistungselektronischen Schalteinrichtung mit einem Substrat, das eine nicht leitende Isolationsschicht, auf der mindestens eine erste Leiterbahn und mindestens eine zweite Leiterbahn aufgebracht sind, aufweist, wobei der mindestens einen ersten Leiterbahn ein elektrisches Gleichspannungspotential der leistungselektronischen Schalteinrichtung zugeordnet ist und der mindestens einen zweiten Leiterbahn ein elektrisches Wechselspannungspotential der leistungselektronischen Schalteinrichtung zugeordnet ist, wobei auf der mindestens einen ersten Leiterbahn mindestens drei erste Leistungsteilschalter angeordnet und mit der ersten Leiterbahn elektrisch leitend verbunden sind, wobei auf der mindestens einen zweiten Leiterbahn mindestens drei zweite Leistungsteilschalter angeordnet und mit der zweiten Leiterbahn elektrisch leitend verbunden sind, wobei die ersten Leistungsteilschalter zu einer ersten Parallelschaltung miteinander elektrisch parallel verschaltet sind und die zweiten Leistungsteilschalter zu einer zweiten Parallelschaltung miteinander elektrisch parallel verschaltet sind, wobei die ersten Leistungsteilschalter und zweiten Leistungsteilschalter auf dem Substrat schachbrettartig angeordnet sind.
  • Durch die schachbrettartige Anordnung ergibt sich eine alternierende Verteilung der Leistungsteilschalter. Durch die schachbrettartige Anordnung der Leistungsteilschalter und damit die räumlich beabstandete Anordnung des jeweils mittleren Leistungsteilschalters wird die thermische Beeinflussung durch die beiden äußeren Leistungsteilschalter zumindest signifikant reduziert.
  • Dabei bedeutet eine schachbrettartige Anordnung, dass bei einer Anordnung der jeweils mindestens drei Leistungsteilschalter der mittlere Leistungsteilschalter der jeweils mindestens drei Leistungsteilschalter nicht nur in x-Richtung (oder y-Richtung), sondern auch in y-Richtung (oder x-Richtung) von den beiden anderen äußeren Leistungsteilschalter beabstandet ist. Dabei kann der Abstand in y-Richtung (oder x-Richtung) auch geringfügig sein. Je höher der Abstand in y-Richtung (oder x-Richtung) ist, umso mehr wird der thermische Einfluss der beiden äußeren Leistungsteilschalter reduziert.
  • Bevorzugt ist hierbei die erste und die zweite Parallelschaltung zueinander elektrisch in Reihe geschaltet.
  • Im Rahmen der Erfindung wurde erkannt, dass die gegenseitige thermische Beeinflussung von parallel geschalteten Leistungsteilschaltern die Funktionalität und Lebensdauer der gesamten Schalteinrichtung beeinflusst. Dies gilt insbesondere für in der Mitte zwischen zwei Leistungsteilschaltern liegenden Leistungsteilschalter, die thermisch durch die zwei umliegenden Leistungsteilschalter beeinflusst werden.
  • Durch die Erfindung wird bei einem parallelen Betrieb der mittlere Leistungsteilschalter geringer thermisch negativ durch die äußeren Leistungsteilschalter beeinflusst. Eine höhere Temperatur beeinträchtigt die Leistungsdaten von Leistungsteilschaltern und wirkt sich negativ auf die Lebensdauer von Leistungsteilschaltern aus. Die Umgebungstemperatur des jeweils mittleren Leistungsteilschalters wird durch den erhöhten zusätzlichen Abstand gesenkt, wodurch der mittlere Leistungsteilschalter im Betrieb mehr Temperatur an seine Umgebung abgeben kann. Dadurch wird die Temperatur des jeweils mittleren Leistungsteilschalters signifikant reduziert, wodurch sich eine längere Lebensdauer und verbesserte Funktionalität der Schalteinrichtung ergibt.
  • In einer bevorzugten Ausführungsform sind die erste Leiterbahn und die zweite Leiterbahn mäanderförmig ausgebildet. Hierdurch ergibt sich eine besonders platzsparende Anordnung auf dem Substrat. Bei dieser Ausgestaltung sind die Leiterbahnen zusammenhängend ausgebildet, so dass Verbindungseinrichtungen für das gleiche Potential eingespart werden können.
  • In weiterer bevorzugter Ausgestaltung sind mehr als drei erste Leistungsteilschalter und mehr als drei zweite Leistungsteilschalter auf dem Substrat schachbrettartig angeordnet. Somit können auch Schalteinrichtungen mit mehr als jeweils drei Leistungsteilschalter durch die thermische Entkopplung des jeweils mittleren Leistungsteilschalter hinsichtlich Funktionalität und Lebensdauer verbessert werden.
  • Bevorzugt sind die mindestens drei ersten Leistungsteilschalter und die mindestens drei zweiten Leistungsteilschalter als Feldeffekttransistoren, insbesondere als MOS-FETs oder als bipolare Transistoren, insbesondere IGBTs mit oder ohne jeweils zugeordneter Freilaufdiode ausgebildet. Auch andere Ausgestaltungen sind möglich, solange sie zweckdienlich sind.
  • Es ist besonders vorteilhaft, wenn die mindestens eine erste Leiterbahn eine oder mehrere erste Leiterbahnabschnitte und die mindestens eine zweite Leiterbahn eine oder mehrere zweite Leiterbahnabschnitte aufweist und eine erste Verbindungseinrichtung vorgesehen ist, wobei die ersten Leiterbahnabschnitte und/oder die zweiten Leiterbahnabschnitte mittels der ersten Verbindungseinrichtung verbunden sind. Durch die einzelnen Leiterbahnabschnitte ist es möglich, eine möglichst platzsparende schachbrettartig Anordnung der Leistungsteilschalter auf dem Substrat zu erzielen.
  • Vorzugsweise kann die erste Verbindungseinrichtung als Drahtbondverbindung ausgebildet sein. Alternativ kann die erste Verbindungseinrichtung als elektrisch leitende Folie, insbesondere metallische Folie, ausgebildet sein. Durch eine Folie sind der Einsatz kostengünstiger Werkstoffe und die einfache Verbindung mit weiteren Bauteilen durch Schweißen oder Sintern sowie die höheren Freiheitsgerade bei der Ausgestaltung der Leiterbahnen als Vorteile zu nennen.
  • Besonders vorteilhaft ist es, wenn eine zweite Verbindungseinrichtung vorgesehen ist, wobei die zweite Verbindungseinrichtung weitere schaltungsgerechte Verbindungen, hier beispielsweise Hilfs- und/oder Lastanschlüsse ausbildet. Diese dienen zur externen elektrischen Anbindung. Die Lastanschlusselemente sind rein beispielhaft als Metallformkörper ausgebildet, die mit einem Kontaktfuß mit einer Leiterbahn des Substrats stoffschlüssig, vorteilhafterweise ebenfalls mittels einer Drucksinterverbindung, verbunden sind. Ebenso fachüblich können diese Lastanschlusselemente als Kontaktfeder ausgebildet sein. Grundsätzlich können auch Teile der Verbindungseinrichtung selbst als Last- oder Hilfsanschlusselemente ausgebildet sein. Auch können die Hilfsanschlusselemente Gate- oder Sensoranschlüsse sein, welche vorzugsweise ebenfalls fachüblich ausgebildet sind.
  • Bevorzugt ist die erste Verbindungseinrichtung und die zweite Verbindungseinrichtung gemeinsam als Folienverbund mit mindestens einer ersten und zweiten elektrisch leitenden Folie und einer elektrisch isolierenden Folie ausgebildet, wobei die elektrisch isolierende Folie zwischen der ersten elektrisch leitenden und der zweiten elektrisch leitenden Folie angeordnet ist. Der Folienverbund kann in Abschnitten jeweils mit einer Kontaktfläche eines Leistungshalbleiterbauelements oder mit einer Kontaktfläche einer Leiterbahn des Substrats stoffschlüssig verbunden sein. Auch kann der Folienverbund jeweils auch eine Mehrzahl derartiger Folien aufweisen, wobei sich isolierende und elektrisch leitende Folien abwechseln.
  • Weiterhin bevorzugt sind Durchkontaktierungen vorgesehen, welche von der ersten zur zweiten leitenden Folie durch die isolierende Folie hindurch angeordnet sind.
  • Bevorzugt ist eine dritte Leiterbahn des Substrats vorgesehen, welcher ein drittes Lastpotential, insbesondere ein elektrisch negatives Gleichspannungspotential, zugeordnet ist. Die dritte Leiterbahn ist u-förmig ausgebildet und umschließt die erste und zweite Leiterbahn zumindest teilweise. Durch eine u-förmige Ausbildung können die einzelne Lastpotentiale auf den einzelnen Leiterbahnen gut miteinander schaltungsgerecht elektrisch verbunden werden. Lastbondverbindungen können von dem Substrat abgewandten Kontaktflächen der Leistungsteilschalter des ersten Leistungsschalters, welche auf der Lastpotentialfläche mit positiven Gleichspannungspotential im Betrieb angeordnet sind, bis zu der zweiten Lastpotentialfläche mit Wechselspannung im Betrieb reichen, welche wiederum über ihre zweiten Leistungsteilschalter mit der Lastpotentialfläche mit im Betrieb negativem Gleichspannungspotential des Substrats verbunden sein können. Die dritte Leiterbahn kann anders ausgestaltet, insbesondere wesentlich kleiner ausgestaltet sein, insbesondere im Zusammenhang mit einem Folienverbund zur Oberseitenkontaktierung.
  • Weitere Eigenschaften und Vorteile der vorliegenden Erfindung ergeben sich aus der nachfolgenden Beschreibung unter Bezugnahme auf die beiliegenden Figuren. Darin zeigen schematisch:
    • 1: eine erste Schalteinrichtung 100 gemäß dem Stand der Technik, und
    • 2: ein erstes Ausführungsbeispiel einer Schalteinrichtung 1a gemäß der Erfindung, und
    • 3: ein zweites schematisches Beispiel einer Schalteinrichtung 1b gemäß der Erfindung, und
    • 4: ein drittes Ausführungsbeispiel einer Schalteinrichtung 1c gemäß der Erfindung.
  • 1 zeigt eine erste Schalteinrichtung 100 nach dem Stand der Technik. Die erste Schalteinrichtung 100 ist ausgebildet in Halbbrückentopologie und weist somit fachüblich einen ersten Leistungsschalter 110 und einen zweiten Leistungsschalter 120 auf. Beide Leistungsschalter 110, 120 sind jeweils ausgebildet mittels drei Leistungsteilschaltern 110a, 110b, 110c, 120a, 120b, 120c; diese können beispielsweise als ein IGBT mit jeweils zugeordneter Freilaufdiode oder als ein MOS-FET ausgebildet sein. Diese Konfiguration mit je drei Leistungsteilschaltern kann auch ohne Beschränkung der Allgemeinheit in fachüblicher Weise auf mehr als jeweils drei Leistungsteilschalter abgewandelt werden.
  • Die jeweiligen Leistungsschalter 110, 120 sind auf einem Substrat 130 angeordnet, das aus einem elektrisch isolierenden Isolierstoffkörper besteht, auf dem eine Mehrzahl von Lastpotentialflächen in Form von elektrisch gegeneinander isolierten Leiterbahnen 140,150,160 angeordnet sind. Die jeweils drei Leistungsteilschalter 110a, 110b, 110c und 120a, 120b, 120c weisen eine dem Substrat 130 zugewandte Halbleiterunterseite auf, mit der sie mit der jeweiligen Potentialfläche elektrisch leitend verbunden sind. Das dem ersten Leistungsschalter 110 zugeordnete Substrat 130 weist eine erste Leiterbahn 140 mit im Betrieb positivem Gleichspannungspotential DC+ auf, auf der auch der erste Leistungsschalter 110 angeordnet ist. Von dem Substrat 130 abgewandte Kontaktflächen der Leistungsteilschalter 110a, 110b, 110c des ersten Leistungsschalters 110, hier der Halbleiteroberseite, reichen Lastbondverbindungen 170 zu der zweiten Leiterbahn 150, der hier im Betrieb ein Wechselspannungspotential AC zugeordnet ist. Zusätzlich weist das Substrat 130 noch eine dritte Leiterbahn 160 mit im Betrieb negativem Gleichspannungspotential DC- auf. Von dem Substrat 130 abgewandte Kontaktflächen der Leistungsteilschalter 120a, 120b, 120c des zweiten Leistungsschalters 120, hier der Halbleiteroberseite, reichen Lastbondverbindungen 180 zu der dritten Leiterbahn 160.
  • Die erste Schalteinrichtung 100 weist Lastbondverbindungen 170, hier Drahtbondverbindungen, auf, welche von den Substrat 130 abgewandten Kontaktflächen der Leistungsteilschalter 110a, 110b, 110c des ersten Leistungsschalters 110, welcher auf der Leiterbahn 140 mit im Betrieb positiven Gleichspannungspotential DC+ angeordnet ist, bis zu der zweiten Leiterbahn 150 mit im Betrieb Wechselspannung AC reichen, welche wiederum über ihre Leistungsteilschalter 120a, 120b, 120c durch Lastbondverbindungen 180 mit der dritten Leiterbahn 160 mit im Betrieb negativem Gleichspannungspotential DC- des Substrats 130 verbunden ist.
  • Gleichspannungs-Lastanschlusselemente (nicht gezeigt) sind vorzugsweise mit der zugeordneten ersten und dritten Leiterbahn 140, 160 des Substrats 130 elektrisch leitend verbunden, während ein ausgeführtes Wechselspannungs-Lastanschlusselement (nicht gezeigt) mit der zugeordneten zweiten Leiterbahn 150 des Substrats 130 elektrisch leitend verbunden ist.
  • Die jeweiligen Leistungsteilschalter 110a, 110b, 110c, 120a, 120b, 120c des ersten und zweiten Leistungsschalters 110,120 sind in Reihe auf den Leiterbahnen 140, 150 angeordnet.
  • Im Rahmen der Erfindung wurde festgestellt, dass sich im Betrieb der mittlere erste Leistungsteilschalter 110b, als auch der mittlere zweite Leistungsteilschalter 120b der Schalteinrichtung 100 mehr erwärmt, als die beiden äußeren Leistungsteilschalter 110a, 110c und die äußeren Leistungsteilschalter 120a, 120c. Dies wird durch die Erwärmung der äußeren Leistungsteilschalter 110a, 110c, 120a, 120c bewirkt. Der mittlere Leistungsteilschalter 110b, 120b kann weniger Temperatur in seine Umgebung abgeben, da seine Umgebungstemperatur durch die beiden äußeren Leistungsteilschalter 110a, 110c, 120a, 120c höher ist, als die Umgebungstemperatur der beiden äußeren Leistungsteilschalter 110a, 110c, 120a, 120c. Dadurch wird der jeweils mittlere Leistungsteilschalter 110b, 120b im Betrieb mehr erwärmt als die anderen äußeren Leistungsteilschalter 110a, 110c, 120a, 120c, was jedoch die Funktionalität und die Lebensdauer des jeweils mittleren ersten Leistungsteilschalter 110b und zweiten Leistungsteilschalter 120b reduziert. Dies wirkt sich auf die Funktionalität und Lebensdauer der gesamten Schalteinrichtung 100 aus.
  • 2 zeigt eine erste Ausgestaltung einer erfindungsgemäßen Schalteinrichtung1a. Die Schalteinrichtung 1a ist ausgebildet in Halbbrückentopologie und weist somit fachüblich einen ersten Leistungsschalter 10 und einen zweiten Leistungsschalter 20 auf. Beide Leistungsschalter 10, 20 weisen jeweils drei Leistungsteilschalter 10a, 10b, 10c, 20a, 20b, 20c, auf, die beispielsweise als IGBTs mit oder ohne zugeordneter Freilaufdiode oder als MOS-FETs ausgebildet sein können. Diese Konfiguration mit je drei IGBTs und drei Freilaufdioden kann auch ohne Beschränkung der Allgemeinheit in erfindungsgemäßer Weise auf mehr als drei Leistungsschalter abgewandelt werden.
  • Die jeweiligen Leistungsschalter 10, 20 sind auf einem Substrat 30 angeordnet, das aus einem elektrisch isolierenden Isolierstoffkörper besteht, auf dem eine Mehrzahl von Lastpotentialflächen in Form von elektrisch gegeneinander isolierten Leiterbahnen 40,50,60, angeordnet sind. Die dem ersten Leistungsschalter 10 zugeordnete erste Leiterbahn 40, auf dem auch die drei ersten Leistungsteilschalter 10a, 10b, 10c angeordnet sind, weist im Betrieb ein positives Gleichspannungspotential DC+ auf.
  • Die zweiten drei Leistungsteilschalter 20a,20b,20c des zweiten Leistungsschalters 20 sind hier auf einer zweiten Leiterbahn 50 mit einer zweiten Lastpotentialfläche, welche im Betrieb ein Wechselspannungspotential AC aufweist, angeordnet. Die drei ersten Leistungsteilschalter 10a, 10b, 10c und die zweiten drei Leistungsteilschalter 20a,20b,20c sind jeweils parallelgeschaltet. Die drei ersten Leistungsteilschalter 10a, 10b, 10c und die zweiten drei Leistungsteilschalter 20a,20b,20c sind schachbrettartig angeordnet, das heißt, es liegt eine alternierende Anordnung der drei ersten Leistungsteilschalter 10a, 10b, 10c und der drei zweiten Leistungsteilschalter 20a,20b,20c vor. Somit ist der mittlere erste Leistungsteilschalter 10b thermisch von den beiden äußeren Leistungsteilschalter 10a, 10c entkoppelt. Analoges gilt für den mittleren zweiten Leistungsteilschalter 20b. Durch diese Anordnung werden die mittleren Leistungsteilschalter 10b,20b thermisch entkoppelt und nicht so schnell erwärmt. Dies trägt zur Erhöhung der Lebensdauer der Schalteinrichtung sowie zur verbesserten Funktionalität bei. Die thermische Beeinflussung parallel geschalteter Leistungsteilschalter wird somit vermindert.
  • Die erste Leiterbahn 40 als auch die zweite Leiterbahn 50 sind mäanderförmig ausgebildet. Somit lassen sich die ersten Leistungsteilschalter 10a, 10b, 10c als auch die zweiten Leistungsteilschalter 20a,20b, 20c vereinfacht schachbrettartig anordnen. Durch die mäanderförmige Ausbildung der ersten Leiterbahn 40 als auch der zweiten Leiterbahn 50 kann eine vereinfachte schaltungsgerechte erste Verbindungseinrichtung bewerkstelligt werden. Die erste Verbindungseinrichtung kann mittels Drahtbondverbindungen 70, 80 als Verbindungseinrichtung bewerkstelligt werden.
  • Alternativ kann die erste Verbindungseinrichtung als Folienverbund mit mindestens einer ersten und einer zweiten elektrisch leitenden Folie und einer elektrisch isolierenden Folie ausgestaltet sein, wobei die elektrisch isolierende Folie zwischen der ersten elektrisch leitenden und der zweiten elektrisch leitenden Folie angeordnet ist. Der Folienverbund kann in Abschnitten jeweils mit einer Kontaktfläche eines Leistungshalbleiterbauelements oder mit einer Kontaktfläche einer Leiterbahn des Substrats 30 stoffschlüssig verbunden sein. Auch kann der Folienverbund jeweils auch eine Mehrzahl von Folien aufweisen, wobei sich isolierende und elektrisch leitende Folien abwechseln. Durch den Folienstapel ergeben sich mehr Freiheitsgerade für eine Oberflächenkontaktierung.
  • Von dem Substrat 30 abgewandte Kontaktflächen der ersten Leistungsteilschalter 10a, 10b, 10c des ersten Leistungsschalters 10, hier der Halbleiteroberseite, reichen Lastbondverbindungen 70 zu einer zweiten Leiterbahn 50, welche im Betrieb das Wechselspannungspotential AC aufweist.
  • Zusätzlich weist das Substrat 30 noch eine dritte Leiterbahn 60 mit einer dritten Lastpotentialfläche mit negativem Gleichspannungspotential DC- im Betrieb auf.
  • Die dritte Leiterbahn 60 ist hier u-förmig ausgebildet und umschließt die erste Leiterbahn 40 als auch die zweite Leiterbahn 50 und bewirkt somit eine verbesserte schaltungsgerechte Verbindung der Leistungsteilschalter 10a, 10b, 10c ,20a, 20b, 20c. Dadurch ist eine einfache Herstellung einer schaltungsgerechten Gesamtverbindung möglich.
  • Von dem Substrat 30 abgewandte Kontaktflächen der zweiten Leistungsteilschalter 20a, 20b, 20c des zweiten Leistungsschalters 20, hier der Halbleiteroberseite, reichen Lastbondverbindungen 80 zu der dritten Leiterbahn 60.
  • Durch die mäanderförmige Ausbildung der ersten Leiterbahn 40 als auch der zweiten Leiterbahn 50 ist eine platzsparende Anordnung der Leistungsteilschalter 10a, 10b, 10c ,20a, 20b, 20c in Schachbrettart möglich.
  • Die Leistungsteilschalter 10a, 10b, 10c ,20a, 20b, 20c sind hier als MOS-FETs mit intrinsische Diode ausgestaltet.
  • Das Substrat 30 ist in der Regel direkt oder indirekt mit einem Kühlkörper (nicht gezeigt) verbunden. Das Substrat 30 kann dabei z.B. in Form eines DCB (Direct bonded copper)-Substrats vorliegen. Das Substrat 30 weist eine strukturierte elektrisch leitende Metallschicht auf, die infolge ihrer Struktur Leiterbahnen ausbildet.
  • Durch die Erfindung wird bei einem parallelen Betrieb der jeweilige mittlere erste und zweite Leistungsteilschalter 10b,20b thermisch geringer negativ durch die jeweiligen anderen zugeordneten Leistungsteilschalter 10a, 10c, 20a,20c in Richtung höherer Temperatur beeinflusst. Durch einen Versatz in y-Richtung der jeweils mittleren Leistungsteilschalter 10b,20b infolge der schachbrettartigen Anordnung der Leistungsteilschalter 10a, 10b, 10c ,20a, 20b, 20c wird die thermische Beeinflussung durch die anderen beiden Leistungsteilschalter 10a,10c, 20a,20c signifikant reduziert. Die Umgebungstemperatur der jeweils mittleren Leistungsteilschalter 10b,20b wird durch den erhöhten Abstand in y-Richtung gesenkt, wodurch die mittleren Leistungsteilschalter 10b,20b im Betrieb mehr Temperatur an ihre Umgebung abgeben können.
  • 3 zeigt schematisch eine zweite Ausgestaltung der Erfindung. Hier sind bei der leistungselektronischen Schalteinrichtung 1b mit einem nicht gezeigten ersten und zweiten Leistungsschalter jeweils Leistungsteilschalter 10a,10b,10c,10d,10e,10f und 20a, 20b, 20c, 20e, 20d, 20f, welche parallelgeschaltet sind, angeordnet. Die Leistungsteilschalter 10a, 10b, 10c, 10d, 10e, 10f und 20a, 20b,20c,20e,20d, 20f sind schachbrettartig angeordnet. Zur Verdeutlichung der schachbrettartigen Anordnung sind die Leistungsteilschalter 10a, 10b, 10c, 10d, 10e, 10f gemustert dargestellt, während die Leistungsteilschalter 20a, 20b, 20c, 20e, 20d, 20f weiß dargestellt sind. Alle Leistungsteilschalter 10a, 10b, 10c, 10d, 10e, 10f und 20a, 20b,20c,20e,20d, 20f können jedoch, wie in anderen Ausführungsbeispielen, als MOS-FETs mit intrinsischer Diode ausgestaltet sein.
  • Die dazugehörigen ersten und zweiten Leiterbahnen können mäanderförmigen ausgestaltet sein. Somit werden die jeweils mittleren Leistungsteilschalter 10b, 10d, 10f und 20b, 20d, 20f thermisch von den anderen ihn umgebenden Leitungsteilschaltern 10a, 10c, 10e und 20a, 20c,20e entkoppelt. Auch können mehrere Leistungsteilschalter vorgesehen sein.
  • 4 zeigt eine dritte Ausgestaltung der Erfindung. Hier sind bei der leistungselektronischen Schalteinrichtung 1c mit einem ersten und zweiten Leistungsschalter 10,20 jeweils fünf Leistungsteilschalter 10a, 10b, 10c, 10d, 10e und 20a,20b,20c,20d,20e angeordnet. Die dem Leistungsschalter 10 zugeordnete erste Leiterbahn 40 weist eine erste Lastpotentialfläche 40 mit positivem Gleichspannungspotential DC+ im Betrieb auf, auf der auch die fünf ersten Leistungsteilschalter 10a, 10b, 10c, 10d, 10e angeordnet sind. Die dem Leistungsschalter 20 zugeordnete zweite Leiterbahn 50 weist eine zweite Lastpotentialfläche mit Wechselspannungspotential AC im Betrieb auf, auf der auch die fünf zweiten Leistungsteilschalter 20a, 20b,20c,20d,20e angeordnet sind. Die Leiterbahnen 40 und 50 sind in diesem Ausführungsbeispiel nicht zusammenhängend ausgebildet. Vielmehr sind die Leistungsteilschalter 20b,20d als auch 10b,10d auf separaten Leiterbahnabschnitten angeordnet, welche mit einer Drahtbondverbindung 90 an die jeweilige Leiterbahn 40,50 angeschlossen sind, zur Herstellung eines Wechselspannungspotentials AC im Betrieb bei den Leistungsteilschaltern 20b,20d und zur Herstellung eines positiven Gleichspannungspotentials DC+ im Betrieb bei den Leistungsteilschaltern 10b,10d.
  • Von dem Substrat 30 abgewandte Kontaktflächen der Leistungsteilschalter 10a, 10b, 10c, 10d, 10e des ersten Leistungsschalters 10, hier der Halbleiteroberseite, reichen Lastbondverbindungen 70 zu der zweiten Lastpotentialfläche 50, welche im Betrieb das Wechselspannungspotential AC aufweist. Zusätzlich weist das Substrat 30 noch eine dritte Leiterbahn 60 mit einer dritten Lastpotentialfläche mit im Betrieb negativem Gleichspannungspotential DC- auf. Von dem Substrat 30 abgewandte Kontaktflächen der Leistungsteilschalter 20a, 20b, 20c,20d, 20e des zweiten Leistungsschalter 20, hier der Halbleiteroberseite, reichen Lastbondverbindungen 80 zu der dritten Leiterbahn 60.
  • Die dritte Leiterbahn 60 mit einer dritten Lastpotentialfläche umschließt die erste und zweite Leiterbahn 40,50 u-förmig. Somit können die schachbrettartig angeordneten zweiten Leistungsteilschalter 20a,20b,20c,20d,20e vereinfacht an die dritte Leiterbahn 60 mit dem negativen Gleichspannungspotential DC- im Betrieb durch Drahtbondverbindungen 80 angeschlossen werden.
  • Es sei an dieser Stelle angemerkt, dass Merkmale von verschiedenen Ausführungsbeispielen der Erfindung, sofern sich die Merkmale nicht gegenseitig ausschließen, beliebig miteinander kombiniert werden können.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • DE 102015120157 A1 [0003]

Claims (10)

  1. Leistungselektronische Schalteinrichtung (1a,1b, 1c) mit einem Substrat (30), das eine nicht leitende Isolationsschicht, auf der mindestens eine erste Leiterbahn (40) und mindestens eine zweite Leiterbahn (50) aufgebracht sind, aufweist, wobei der mindestens einen ersten Leiterbahn (40) ein elektrisches Gleichspannungspotential (DC+) der leistungselektronischen Schalteinrichtung (1a, 1b, 1c) zugeordnet ist und der mindestens einen zweiten Leiterbahn (50) ein elektrisches Wechselspannungspotential (AC) der leistungselektronischen Schalteinrichtung (1a, 1b, 1c) zugeordnet ist, wobei auf der mindestens einen ersten Leiterbahn (40) mindestens drei erste Leistungsteilschalter (10a, 10b, 10c,10d, 10e, 10f) angeordnet und mit der ersten Leiterbahn (40) elektrisch leitend verbunden sind, wobei auf der mindestens einen zweiten Leiterbahn (50) mindestens drei zweite Leistungsteilschalter (20a,20b,20c,20d,20e,20f) angeordnet und mit der zweiten Leiterbahn (50) elektrisch leitend verbunden sind, wobei die mindestens drei ersten Leistungsteilschalter (10a, 10b, 10c, 10d, 10e, 10f) zu einer ersten Parallelschaltung miteinander elektrisch parallel verschaltet sind und die mindestens drei zweiten Leistungsteilschalter (20a,20b,20c,20d,20e,20f) zu einer zweiten Parallelschaltung miteinander elektrisch parallel verschaltet sind, wobei die mindestens drei ersten Leistungsteilschalter (10a, 10b, 10c, 10d, 10e, 10f) und die mindestens drei zweiten Leistungsteilschalter (20a,20b,20c,20d,20e,20f) auf dem Substrat (30) schachbrettartig angeordnet sind.
  2. Leistungselektronische Schalteinrichtung (1a, 1b, 1c) nach Anspruch 1, wobei die erste und die zweite Parallelschaltung zueinander elektrisch in Reihe geschaltet ist.
  3. Leistungselektronische Schalteinrichtung (1a, 1b, 1c) nach einem der Ansprüche 1 oder 2, wobei mehrere erste Leistungsteilschalter (10a, 10b, 10c, 10d, 10e, 10f) und mehrere zweite Leistungsteilschalter (20a,20b,20c,20d,20e,20f) auf dem Substrat (30) schachbrettartig angeordnet sind.
  4. Leistungselektronische Schalteinrichtung (1a, 1b, 1c) nach einem der vorhergehenden Ansprüche, wobei die mindestens drei ersten Leistungsteilschalter (10a, 10b, 10c, 10d, 10e, 10f) und die mindestens drei zweiten Leistungsteilschalter (20a,20b,20c,20d,20e,20f) als Feldeffekttransistoren, insbesondere als MOS-FETs oder als bipolare Transistoren, insbesondere IGBTs mit oder ohne jeweils zugeordneter Freilaufdiode ausgebildet sind.
  5. Leistungselektronische Schalteinrichtung (1a, 1b, 1c) nach einem der vorhergehenden Ansprüche, wobei die mindestens eine erste Leiterbahn (40) eine oder mehrere erste Leiterbahnabschnitte aufweist und die mindestens eine zweite Leiterbahn (50) eine oder mehrere zweite Leiterbahnabschnitte aufweist und eine erste Verbindungseinrichtung vorgesehen ist, wobei die ersten Leiterbahnabschnitte und/oder die zweiten Leiterbahnabschnitte mittels der ersten Verbindungseinrichtung verbunden sind.
  6. Leistungselektronische Schalteinrichtung (1a, 1b, 1c) nach Anspruch 5, wobei die erste Verbindungseinrichtung als Drahtbondverbindung (70,80) ausgebildet ist.
  7. Leistungselektronische Schalteinrichtung (1a, 1b, 1c) nach Anspruch 5, wobei die erste Verbindungseinrichtung als elektrisch leitende Folie, insbesondere metallische Folie, ausgebildet ist.
  8. Leistungselektronische Schalteinrichtung (1a, 1b, 1c) nach einem der vorhergehenden Ansprüche 5 bis 7, wobei eine zweite Verbindungseinrichtung vorgesehen ist, wobei die zweite Verbindungseinrichtung weitere schaltungsgerechte Verbindungen, insbesondere Hilfs- und/oder Lastanschlüsse ausbildet.
  9. Leistungselektronische Schalteinrichtung (1a, 1b, 1c) nach Anspruch 8, wobei die erste Verbindungseinrichtung und die zweite Verbindungseinrichtung gemeinsam als Folienverbund mit mindestens einer ersten und einer zweiten elektrisch leitenden Folie und einer elektrisch isolierenden Folie ausgebildet ist, und die elektrisch isolierende Folie zwischen der ersten elektrisch leitenden und der zweiten elektrisch leitenden Folie angeordnet ist.
  10. Leistungselektronische Schalteinrichtung (1a,1b,1c) nach einem der vorhergehenden Ansprüche, wobei eine dritte Leiterbahn (60) vorgesehen ist, welcher ein drittes Lastpotential, insbesondere ein elektrisch negatives Gleichspannungspotential (DC-), zugeordnet ist, wobei die dritte Leiterbahn (60) u-förmig ausgebildet ist und die erste Leiterbahn (40) und die zweite Leiterbahn (50) zumindest teilweise umschließt.
DE102018109996.7A 2018-04-25 2018-04-25 Leistungselektronische Schalteinrichtung Active DE102018109996B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102018109996.7A DE102018109996B4 (de) 2018-04-25 2018-04-25 Leistungselektronische Schalteinrichtung
US16/367,371 US10707170B2 (en) 2018-04-25 2019-03-28 Power electric switching device
CN201910319118.3A CN110400784A (zh) 2018-04-25 2019-04-19 功率电子开关装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102018109996.7A DE102018109996B4 (de) 2018-04-25 2018-04-25 Leistungselektronische Schalteinrichtung

Publications (2)

Publication Number Publication Date
DE102018109996A1 true DE102018109996A1 (de) 2019-10-31
DE102018109996B4 DE102018109996B4 (de) 2020-06-04

Family

ID=68205336

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102018109996.7A Active DE102018109996B4 (de) 2018-04-25 2018-04-25 Leistungselektronische Schalteinrichtung

Country Status (3)

Country Link
US (1) US10707170B2 (de)
CN (1) CN110400784A (de)
DE (1) DE102018109996B4 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI733454B (zh) * 2020-05-18 2021-07-11 矽品精密工業股份有限公司 電子裝置、電子封裝件及其封裝基板
DE102022205513A1 (de) * 2022-05-31 2023-11-30 Vitesco Technologies GmbH Halbbrückenmodul mit isolierten Anschlussflächen zwischen zwei Transistor-Streifenabschnitten
DE102022205514A1 (de) * 2022-05-31 2023-11-30 Vitesco Technologies GmbH Halbbrückenmodul mit parallel geführten Versorgungs-Zuleitungen verbunden mit isolierten Anschlussflächen zwischen zwei Streifenabschnitten sowie mit einem der Streifenabschnitte einer Leiterbahnschicht

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050024805A1 (en) * 2002-08-16 2005-02-03 Heinrich Heilbronner Low-inductance circuit arrangement for power semiconductor modules
DE102015120157A1 (de) * 2015-11-20 2017-05-24 Semikron Elektronik Gmbh & Co. Kg Leistungselektronische Schalteinrichtung mit einer Mehrzahl von Potentialflächen
EP3246945A1 (de) * 2016-05-19 2017-11-22 ABB Schweiz AG Leistungsmodul mit niedriger parasitärer induktivität

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4816984A (en) * 1987-02-06 1989-03-28 Siemens Aktiengesellschaft Bridge arm with transistors and recovery diodes
JP3997730B2 (ja) * 2001-06-20 2007-10-24 株式会社日立製作所 電力変換装置及びそれを備えた移動体
DE102009046258B3 (de) * 2009-10-30 2011-07-07 Infineon Technologies AG, 85579 Leistungshalbleitermodul und Verfahren zum Betrieb eines Leistungshalbleitermoduls

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050024805A1 (en) * 2002-08-16 2005-02-03 Heinrich Heilbronner Low-inductance circuit arrangement for power semiconductor modules
DE102015120157A1 (de) * 2015-11-20 2017-05-24 Semikron Elektronik Gmbh & Co. Kg Leistungselektronische Schalteinrichtung mit einer Mehrzahl von Potentialflächen
EP3246945A1 (de) * 2016-05-19 2017-11-22 ABB Schweiz AG Leistungsmodul mit niedriger parasitärer induktivität

Also Published As

Publication number Publication date
CN110400784A (zh) 2019-11-01
US20190333860A1 (en) 2019-10-31
DE102018109996B4 (de) 2020-06-04
US10707170B2 (en) 2020-07-07

Similar Documents

Publication Publication Date Title
DE102014113787B4 (de) Elektronische Vorrichtung und Leistungsvorrichtung mit einer Transistoranordnung mit Halbleiterchips zwischen zwei Substraten und Verfahren zu deren Herstellung
DE102015110653A1 (de) Doppelseitiges Kühl-Chipgehäuse und Verfahren zum Herstellen desselben
EP1083599B1 (de) Leistungshalbleitermodul
DE102015120157A1 (de) Leistungselektronische Schalteinrichtung mit einer Mehrzahl von Potentialflächen
DE102014113519B4 (de) Elektronisches Bauelement, Anordnung und Verfahren
DE102018109996B4 (de) Leistungselektronische Schalteinrichtung
DE102015012915A1 (de) Anordnung von Halbleiterelementen auf einem Halbleitermodul für ein Leistungsmodul oder entsprechendes Verfahren
DE102014102364A1 (de) Mehrchipbaugruppe mit getrennten zwischenverbindungen zwischen chips
DE102015104996B4 (de) Halbleitervorrichtungen mit Steuer- und Lastleitungen von entgegengesetzter Richtung
DE112021001035T5 (de) Halbleiterbauteil
DE212021000169U1 (de) Halbleiterbauteil
DE102015108253B4 (de) Elektronisches Modul und Verfahren zum Herstellen desselben
DE102013219192A1 (de) Leistungsmodul, Stromrichter und Antriebsanordnung mit einem Leistungsmodul
DE102019135373A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE102016211479A1 (de) Leistungsmodul
DE112019003178T5 (de) Leiterplattenbaugruppe
DE102015219225A1 (de) Halbleitervorrichtung
DE102019112477B4 (de) Leistungshalbleiterbauelement mit einer Kontakteinrichtung
DE102012215656A1 (de) Leistungshalbleitermodul und Verfahren zur Herstellung eines Leistungshalbleitermoduls
EP3384527A1 (de) Elektronisches leistungsmodul
DE4222785C2 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102019206811A1 (de) Leistungshalbleiterbauelement mit darin angeordneten Leistungstransistoren
DE102014108641B4 (de) Schaltungsanordnung und verfahren zur herstellung derselben
DE102018107094A1 (de) Multi-Package-Oberseitenkühlung
DE102021206935B4 (de) Leistungshalbbrückenmodul, Leistungsinverter, Verfahren zur Herstellung eines Leistungshalbbrückenmoduls

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final