DE102016106578B4 - Integrierte Transistoranordnung mit einer Vielzahl lateraler Transistoren - Google Patents

Integrierte Transistoranordnung mit einer Vielzahl lateraler Transistoren Download PDF

Info

Publication number
DE102016106578B4
DE102016106578B4 DE102016106578.1A DE102016106578A DE102016106578B4 DE 102016106578 B4 DE102016106578 B4 DE 102016106578B4 DE 102016106578 A DE102016106578 A DE 102016106578A DE 102016106578 B4 DE102016106578 B4 DE 102016106578B4
Authority
DE
Germany
Prior art keywords
transistor
region
transistors
load
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102016106578.1A
Other languages
English (en)
Other versions
DE102016106578A1 (de
Inventor
Wolfgang Werner
Markus Zundel
Peter Irsigler
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Priority to DE102016106578.1A priority Critical patent/DE102016106578B4/de
Publication of DE102016106578A1 publication Critical patent/DE102016106578A1/de
Application granted granted Critical
Publication of DE102016106578B4 publication Critical patent/DE102016106578B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H01L21/823425—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures manufacturing common source or drain regions between a plurality of conductor-insulator-semiconductor structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7838—Field effect transistors with field effect produced by an insulated gate without inversion channel, e.g. buried channel lateral MISFETs, normally-on lateral MISFETs, depletion-mode lateral MISFETs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Transistoranordnung mit:einer Halbleiterschicht (100);einer Vielzahl von Transistoren (1, 21-2n), die jeweils eine Laststrecke und einen Steueranschluss aufweisen, wobei die Laststrecken der Vielzahl von Transistoren (1, 21-2n) in Reihe zwischen einen ersten Lastanschluss (31) und einen zweiten Lastanschluss (32) der Transistoranordnung geschaltet sind, und wobei jeder der Vielzahl von Transistoren (1, 21-2n) zumindest teilweise in der Halbleiterschicht (100) integriert ist;einem Steueranschluss (33) der Transistoranordnung, welcher mit dem Steueranschluss eines ersten Transistors (1) der Vielzahl von Transistoren (1, 21-2n) verbunden ist;wenigstens zwei dotierten Lastanschlussbereichen (211-21n, 221-22n), welche einen ersten Lastanschlussbereich (211) und einen zweiten Lastanschlussbereich (221) umfassen, die in einer lateralen Richtung der Halbleiterschicht (100) beabstandet zueinander angeordnet sind und sich jeweils in einer vertikalen Richtung der Halbleiterschicht (100) erstrecken,wobei sich die Laststrecke eines bestimmten zweiten Transistors (21) der Vielzahl von Transistoren (1, 21-2n) zwischen dem ersten und dem zweiten Lastanschlussbereich (211, 221) erstreckt,wobei der erste Transistor (1) ein Bodygebiet (14), ein in dem Bodygebiet (14) angeordnetes Sourcegebiet (11) und ein Draingebiet (12) aufweist,wobei der erste Lastanschlussbereich (211) das Draingebiet (12) des ersten Transistors (1) und ein Sourcegebiet des bestimmten zweiten Transistors (21) bildet,wobei der zweite Lastanschlussbereich (221) ein Draingebiet des Transistors (21) bildet,wobei der zweite Transistor (21) außerdem ein Driftgebiet (23) aufweist, das zwischen dem Draingebiet und dem Sourcegebiet angeordnet ist,wobei sich der erste Lastanschlussbereich (211) in der vertikalen Richtung der Halbleiterschicht (110) tiefer erstreckt als das Bodygebiet (14) des ersten Transistors (1).

Description

  • Die vorliegende Anmeldung betrifft allgemein eine Transistoranordnung, insbesondere eine integrierte Transistoranordnung mit einer Vielzahl in Reihe geschalteter Transistoren.
  • Transistoren, wie beispielsweise MOSFETs (Metall-Oxid-Halbleiter-Feldeffekttransistoren, engl.: Metal Oxide Semiconductor Field-Effect Transistors), werden häufig in Automotive-, Industrie- oder Unterhaltungselektronik-Anwendungen zum Treiben von Lasten, zur Leistungswandlung oder Ähnlichem verwendet. Solche Transistoren werden häufig auch als Leistungstransistoren bezeichnet. Gemäß einem Gestaltungskonzept kann die Funktionalität eines Leistungstransistors mittels einer Transistoranordnung erhalten werden, welche eine Vielzahl von Transistorbauelementen aufweist, deren Laststrecken in Reihe zueinander geschaltet sind.
  • Die US 2004/0152262 A1 beschreibt einen Halbleiterspeicher mit einer Vielzahl von lateralen Transistoren, die jeweils eine floatende Gateelektrode und einer Steuer-Gateelektrode aufweisen. Mehrere solcher lateraler Transistoren sind so in einer Reihe nebeneinander angeordnet, dass sich jeweils zwei benachbarte Transistoren ein aktives Bauelementgebiet als Draingebiet bzw. Sourcegebiet teilen. Die Steuer-Gateelektroden der in einer Reihe angeordneten Transistoren werden unabhängig voneinander über Auswahlleitungen und Leseleitungen angesteuert.
  • Die US 2006/0006386 A1 beschreibt einen lateralen Transistor mit einem zwischen einem Bodygebiet und einem Draingebiet angeordneten Driftgebiet. In dem Driftgebiet sind mehrere Feldplatten angeordnet, die gegenüber dem Driftgebiet dielektrisch isoliert sind und in einer Stromflussrichtung beabstandet zueinander angeordnet sind.
  • Die US 6 353 252 B1 beschreibt einen lateralen Transistor mit einem zwischen einem Bodygebiet und einem Draingebiet angeordneten Driftgebiet. In dem Driftgebiet sind mehrere semiisolierende Gebiete angeordnet, die gegenüber dem Driftgebiet dielektrisch isoliert sind und elektrisch zwischen das Draingebiet und ein Sourcegebiet geschaltet sind.
  • Die US 2010/0123171 A1 beschreibt einen lateralen Transistor mit einem in einer Halbleiterschicht angeordneten Driftgebiet. In dem Driftgebiet sind mehrere Feldplatten in einer vertikalen Richtung des Halbleiterkörpers beabstandet zueinander angeordnet. Die Feldplatten sind dielektrisch gegenüber dem Driftgebiet isoliert und an einen Gateanschluss angeschlossen oder floatend.
  • Die DE 10 2013 206 057 A1 beschreibt eine Schaltungsanordnung mit mehreren in Reihe geschalteten Transistoren, von denen einer eine externe Spannung als Steuerspannung und von denen die anderen als Steuerspannung jeweils eine Laststreckenspannung eines benachbarten Transistors in der Reihenschaltung erhalten.
  • Die der Erfindung zugrunde liegende Aufgabe besteht darin, eine Transistoranordnung der zuvor erläuterten Art zur Verfügung zu stellen, die auf Platz sparende Art und Weise realisierbar ist. Diese Aufgabe wird durch eine Transistoranordnung nach Anspruch 1 gelöst.
  • Beispiele zum Ausführen der Erfindung werden im Weiteren unter Bezugnahme auf die Figuren beschrieben. Die Figuren dienen dazu, bestimmte Grundsätze darzustellen, so dass nur solche Aspekte dargestellt werden, welche für das Verständnis dieser Grundsätze erforderlich sind. Die Figuren sind nicht maßstabsgetreu. In den Figuren bezeichnen gleiche Bezugszeichen gleiche Merkmale.
    • 1 zeigt schematisch eine Transistoranordnung mit einer Vielzahl von Transistoren gemäß einem Beispiel;
    • 2 zeigt schematisch eine Transistoranordnung mit einer Vielzahl von Transistoren gemäß einem anderen Beispiel;
    • 3 zeigt einen vertikalen Querschnitt eines Beispiels eines ersten Transistors der Transistoranordnung;
    • 4 zeigt eine Abwandlung des in 3 dargestellten ersten Transistors;
    • 5 zeigt eine Draufsicht auf das in 3 dargestellte Transistorbauelement;
    • 6 zeigt einen vertikalen Querschnitt eines weiteren Beispiels eines ersten Transistors der Transistoranordnung;
    • 7 zeigt einen horizontalen Querschnitt des in 6 dargestellten ersten Transistors;
    • 8 zeigt einen vertikalen Querschnitt eines Beispiels eines zweiten Transistors der Transistoranordnung;
    • 9 zeigt ein Beispiel eines horizontalen Querschnitts des in 8 dargestellten zweiten Transistors;
    • 10 zeigt ein weiteres Beispiel eines horizontalen Querschnitts des in 8 dargestellten zweiten Transistors;
    • 11 zeigt eine Abwandlung des in 10 dargestellten zweiten Transistors;
    • 12 zeigt einen vertikalen Querschnitt des in den 10 und 11 gemäß einem Beispiel dargestellten zweiten Transistors;
    • 13 zeigt einen horizontalen Querschnitt eines zweiten Transistors gemäß einem weiteren Beispiel;
    • 14 zeigt einen vertikalen Querschnitt von zwei zweiten Transistoren und einen Bereich einer Leitungsführung der Transistoranordnung; und
    • 15 zeigt einen horizontalen Querschnitt einer leitenden Schicht der in 14 dargestellten Leitungsführung.
  • In der folgenden detaillierten Beschreibung wird auf die beigefügten Figuren Bezug genommen. Es versteht sich, dass die Merkmale der beschriebenen Ausführungsformen miteinander kombiniert werden können, sofern nicht anders angegeben.
  • 1 zeigt eine Transistoranordnung 3 gemäß einem Beispiel. Die Transistoranordnung 3 weist eine Halbleiterschicht 100 mit einer ersten Oberfläche 101 auf. 1 zeigt eine perspektivische Schnittansicht eines Bereiches der Halbleiterschicht 100, welche eine Ansicht der ersten Oberfläche 101 und einer vertikalen Schnittansicht, welche senkrecht zu der ersten Oberfläche 101 liegt, darstellt. Die Halbleiterschicht 100 kann ein herkömmliches Halbleitermaterial aufweisen, wie beispielsweise Silizium (Si), Siliziumkarbid (SiC), Galliumarsenid (GaAs), Galliumnitrid (GaN), oder ähnliches.
  • Die Halbleiterschicht 100 weist eine Vielzahl von Halbleitergebieten 110, 1201-120n auf, welche nacheinander und benachbart zueinander in einer ersten lateralen Richtung x der Halbleiterschicht 100 angeordnet sind. Die „erste laterale Richtung x“ ist im Wesentlichen parallel zu der ersten Oberfläche 101. Weiterhin weist die Transistoranordnung 3 eine Vielzahl von Transistoren 1, 21-2n auf, welche jeweils eine Laststrecke und einen Steueranschluss aufweisen, wobei die Laststrecken der Vielzahl von Transistoren 1, 21-2n in Reihe zwischen einen ersten Lastanschluss 31 und einen zweiten Lastanschluss 32 der Transistoranordnung geschaltet sind. Ein Steueranschluss 33 der Transistoranordnung ist mit dem Steueranschluss eines ersten Transistors 1 der Vielzahl von Transistoren 1, 21-2n verbunden.
  • In 1 ist die Vielzahl von Transistoren 1, 21-2n durch Schaltzeichen schematisch dargestellt. Beispiele dafür, wie diese Transistoren implementiert werden können, werden in größerem Detail im Weiteren beschrieben. Jeder der Transistoren 1, 21-2n ist wenigstens teilweise in ein entsprechendes der Vielzahl von Halbleitergebieten 110, 1201-120n integriert. „Wenigstens teilweise integriert“ bedeutet, dass zumindest aktive Halbleitergebiete dieser Transistoren 1, 21-2n in das entsprechende Halbleitergebiet 110, 1201-120n integriert sind. In der in 1 dargestellten Ausführungsform, ist ein erster Transistor 1 zumindest teilweise in ein erstes Halbleitergebiet 110 integriert und wenigstens ein zweiter Transistor 21-2n ist wenigstens teilweise in die zweite Halbleiterschicht 1201-120n integriert. In dem in 1 dargestellten Beispiel gibt es mehrere zweite Transistoren 21-2n welche jeweils in ein entsprechendes zweites Halbleitergebiet 1201-120n integriert sind. Ein zweiter Transistor 21 ist in ein zweites Halbleitergebiet 1201 integriert, welches an das erste Halbleitergebiet 110 angrenzt und wenigstens ein anderer zweiter Transistor 22 , 2n (lediglich zum Zwecke der Erläuterung gibt es in diesem Beispiel zwei weitere zweite Transistoren) ist zumindest teilweise in ein anderes zweites Halbleitergebiet 1202 , 120n integriert. In dem in 1 dargestellten Beispiel sind die Transistoren 1, 21-2n als MOSFETs (Metall-Oxid-Halbleiter-Feldeffekttransistor) dargestellt. Aktive Bauelementgebiete eines MOSFETs weisen ein Sourcegebiet, ein Bodygebiet, ein Driftgebiet und ein Draingebiet auf. Dies wird im Weiteren in größerem Detail beschrieben.
  • Die Laststrecke von jedem der Vielzahl von Transistoren 1, 21-2n verläuft zwischen einem ersten Lastanschluss und einem zweiten Lastanschluss des entsprechenden Transistors. In einem MOSFET wird der erste Lastanschluss allgemein als Drainanschluss und der zweite Lastanschluss generell als Sourceanschluss bezeichnet. Daher werden die Laststrecken der Transistoren 1, 21 im Folgenden auch als Drain-Source-Strecke bezeichnet.
  • Bezugnehmend auf 1 weist die Halbleiterschicht 100 weiterhin eine Vielzahl dotierter Halbleitergebiete 12, 211-21n , 221-22n auf, welche in der ersten lateralen Richtung x der Halbleiterschicht 100 beabstandet zueinander angeordnet sind. Jedes dieser Halbleitergebiete 12, 211-21n , 221-22n bildet den Sourceanschluss oder den Drainanschluss wenigstens eines der Vielzahl der Transistoren 1, 21-2n . In dem vorliegenden Beispiel bildet ein Halbleitergebiet 12, 211 an einer Grenze zwischen dem ersten Halbleiterbereich 110 und dem angrenzenden zweiten Halbleiterbereich 1201 das Draingebiet des ersten Transistors 1 und das Sourcegebiet des zweiten Transistors 21 . Ein Halbleitergebiet 221 , 212 bildet das Draingebiet des zweiten Transistors 21 und das Sourcegebiet des zweiten Transistors 22, welches zumindest teilweise in dem zweiten Halbleiterbereich 1202 integriert ist, welcher an den zweiten Halbleiterbereich 1201 angrenzt, und so weiter. Ein dotiertes Halbleitergebiet 22n bildet das Draingebiet des zweiten Transistors 2n und den zweiten Lastanschluss 32. Von der Vielzahl von zweiten Transistoren 21-2n ist der zweite Transistor 2n am Weitesten von dem ersten Transistor 1 entfernt in der Halbleiterschicht 100 angeordnet. Im Folgenden werden die dotierten Halbleitergebiete 12, 211-21n , 221-22n auch als Lastanschlüsse oder Lastanschlussgebiete der Transistoren bezeichnet.
  • Die Transistoranordnung 3 mit der Vielzahl von in Reihe geschalteten Transistoren, das heißt mit dem ersten Transistor 1 und dem wenigstens einen zweiten Transistor 21-2n , kann wie ein elektronischer Schalter oder Transistor betrieben werden. Hierfür ist der erste Transistor 1 dazu ausgebildet, eine externe Ansteuerspannung VDRV zu empfangen. Hierfür ist in dem in 1 dargestellten Beispiel der Gateanschluss des ersten Transistors 1 mit dem Steueranschluss 33 der Transistoranordnung 3 verbunden und der Sourceanschluss ist mit dem ersten Lastanschluss 31 verbunden. Das externe Ansteuersignal VDRV kann zwischen dem Steueranschluss 33 und dem ersten Lastanschluss 31 angelegt werden. Der erste Transistor 1 schaltet in Abhängigkeit von einem Signalpegel dieses Ansteuersignals VDRV ein oder aus. Wenn, wie in 1 dargestellt, der erste Transistor 1 ein MOSFET ist, ist das Ansteuersignal VDRV eine Ansteuerspannung und der erste Transistor 1 schaltet in Abhängigkeit eines Spannungspegels dieser Ansteuerspannung VDRV ein oder aus. Lediglich zum Zwecke der Erläuterung ist der erste Transistor 1 in dem in 1 dargestellten Beispiel als n-Kanal-MOSFET vom Anreicherungstyp dargestellt. Ein erster Transistor 1 dieser Art schaltet ein, wenn ein Spannungspegel der Ansteuerspannung VDRV oberhalb einer positiven Schwellspannung des Transistors liegt und schaltet aus, wenn der Spannungspegel der Ansteuerspannung VDRV unterhalb dieser positiven Schwellspannung liegt. Wenn der erste Transistor 1 anstatt als n-Kanal-MOSFET vom Anreicherungstyp als n-Kanal-MOSFET vom Verarmungstyp implementiert wird, schaltet er ein, wenn der Spannungspegel der Ansteuerspannung VDRV über einer negativen Schwelle liegt und schaltet aus, wenn der Spannungspegel unterhalb dieser negativen Schwelle liegt.
  • Jeder der zweiten Transistoren 21-2n wird durch wenigstens einen anderen Transistor der Vielzahl von Transistoren 1, 21-2n in der Serienschaltung gesteuert. Insbesondere wird jeder der zweiten Transistoren 21-2n durch eine Laststreckenspannung wenigstens eines der Vielzahl von Transistoren 1, 21-2n gesteuert. In den in den 1 und 2 dargestellten Beispielen wird jeder zweite Transistor 21-2n durch eine Laststreckenspannung von genau einem anderen Transistor der Vielzahl von Transistoren 1, 21-2n gesteuert. Insbesondere wird jeder der zweiten Transistoren 21-2n durch die Laststreckenspannung von einem Transistor gesteuert, mit welchem er in der Serienschaltung direkt verbunden ist. In dem in 1 dargestellten Beispiel sind zwei Transistoren der Serienschaltung „direkt miteinander verbunden“, wenn das Sourcegebiet eines der beiden Transistoren und das Draingebiet des anderen der beiden Transistoren durch das selbe dotierte Halbleitergebiet 12, 211-21n , 221-22n gebildet wird.
  • In dem in 1 dargestellten Beispiel ist ein zweiter Transistor 21 direkt mit dem ersten Transistor 1 verbunden. Dieser zweite Transistor 21 wird durch die Laststreckenspannung des ersten Transistors 1 dadurch gesteuert, dass der Steueranschluss (Gateanschluss) des zweiten Transistors 21 mit dem ersten Lastanschluss (Sourceanschluss) des ersten Transistors 1 verbunden ist. Ein anderer zweiter Transistor 22 , welcher direkt mit dem zweiten Transistor 21 verbunden ist, wird durch die Laststreckenspannung des zweiten Transistors 21 gesteuert. Hierfür ist der Steueranschluss (Gateanschluss) des anderen zweiten Transistors 22 mit dem ersten Lastanschluss (Sourceanschluss) des zweiten Transistors 21 verbunden, und so weiter. Es ist jedoch zu beachten, dass das Steuern jedes der zweiten Transistoren 21-2n durch die Laststreckenspannung genau eines anderen Transistors in der Serienschaltung lediglich ein Beispiel ist. Gemäß einem weiteren Beispiel (nicht dargestellt), empfängt wenigstens einer der zweiten Transistoren 21-2n als Ansteuerspannung eine Summe der Laststreckenspannungen von zwei oder mehr anderen Transistoren in der Serienschaltung. In jedem Fall ist der Gateanschluss jedes der zweiten Transistoren 21-2n mit dem Sourceanschluss eines anderen Transistors in der Serienschaltung verbunden. Das heißt, dass bei keinem der zweiten Transistoren 21-2n dessen Gateanschluss G mit dessen Sourceanschluss S verbunden ist.
  • Eine Art zum Betreiben der in 1 dargestellten Transistoranordnung 3 wird im Folgenden beschrieben. Zum Zwecke der Erläuterung wird angenommen, dass der erste Transistor 1 ein n-Kanal-MOSFET vom Anreicherungstyp ist, und dass der wenigstens eine zweite Transistor 21-2n ein n-Kanal-MOSFET vom Verarmungstyp ist. Zum Zwecke der Erläuterung wird weiterhin angenommen, dass eine Lastspannung VLOAD zwischen dem zweiten Lastanschluss 32 und dem ersten Lastanschluss 31 der Transistoranordnung 3 angelegt wird, das heißt, zwischen dem Drainanschluss des zweiten Transistors 2n , welcher in der Serienschaltung am Weitesten von dem ersten Transistor 1 entfernt angeordnet ist, und dem Sourceanschluss S des ersten Transistors 1.
  • Die Transistoranordnung 3 befindet sich in einem eingeschalteten Zustand, in welchem sie einen elektrischen Strom zwischen dem ersten Lastanschluss 31 und dem zweiten Lastanschluss 32 führen kann, wenn die Ansteuerspannung VDRV zwischen dem Steueranschluss 32 und dem ersten Lastanschluss 31 einen Spannungspegel aufweist, welcher den ersten Transistor 1 einschaltet. In dem eingeschalteten Zustand des ersten Transistors 1 ist ein Spannungspegel der Laststreckenspannung des ersten Transistors 1 zu niedrig um den zweiten Transistor 21 , welcher direkt mit dem ersten Transistor 1 verbunden ist, auszuschalten (abzuklemmen, engl.: pinch-off), so dass der zweite Transistor 21 in dem eingeschalteten Zustand ist. In dem eingeschalteten Zustand des zweiten Transistors 21 ist ein Spannungspegel der Laststreckenspannung dieses zweiten Transistors 21 zu niedrig, um den weiteren zweiten Transistor 22 auszuschalten, so dass sich der weitere zweite Transistor 22 in dem eingeschalteten Zustand befindet, und so weiter. Daher sind die zweiten Transistoren 21-2n wenn der erste Transistor 1 in dem eingeschalteten Zustand ist, „automatisch“ in dem eingeschalteten Zustand oder sie schalten in den eingeschalteten Zustand, so dass sich die Transistoranordnung 3 in dem eingeschalteten Zustand befindet.
  • Wenn die Ansteuerspannung VDRV einen Spannungspegel aufweist, welcher den ersten Transistor 1 ausschaltet, erhöht sich ein Spannungspegel der Laststreckenspannung des ersten Transistors 1 bis er einen Spannungspegel erreicht, welcher den zweiten Transistor 21 der direkt mit dem ersten Transistor 1 verbunden ist ausschaltet. Wenn der zweite Transistor 21 ausschaltet, erhöht sich ein Spannungspegel seiner Laststreckenspannung bis er einen Spannungspegel erreicht, welcher den weiteren zweiten Transistor 22 ausschaltet, und so weiter. Die Anzahl der zweiten Transistoren die in den ausgeschalteten Zustand geschaltet werden hängt von der Gesamt-Lastspannung VLOAD und von der Spannung, welcher jeder der zweiten Transistoren 21-2n in dem ausgeschalteten Zustand standhält, ab.
  • Bezugnehmend auf 1 erstrecken sich die zweiten Bereiche 1201-120n der Halbleiterschicht 100 und die Source-/ Draingebiete 211-21n , 221-22n in einer vertikalen Richtung z von der ersten Oberfläche 101 in die Halbleiterschicht 100 hinein. Die „vertikale Richtung z“ ist eine Richtung senkrecht zu der ersten Oberfläche 101 des Halbleiterkörpers. Gemäß einem Beispiel beträgt eine Abmessung der Source-/ Draingebiete 211-21n , 221-22n in der vertikalen Richtung z wenigstens 10 Mikrometer (µm), wenigstens 100 Mikrometer, oder wenigstens 500 Mikrometer. Durch das Ausbilden der zweiten Transistoren 21-2n , insbesondere der Source-/ Draingebiete 211-21n , 221-22n derart, dass sie sich signifikant in die Halbleiterschicht 100 hinein erstrecken, kann die Transistoranordnung auf Platz sparende Art und Weise implementiert werden. In diesem Zusammenhang bedeutet „Platz sparend“, dass eine geringe Chipfläche benötigt wird. Die Chipfläche, welche durch die Transistoranordnung benötigt wird, ist beispielsweise der Bereich der ersten Oberfläche 101 oberhalb der Transistoranordnung mit der Vielzahl von Transistoren 1, 21-2n .
  • In 1 bezeichnet das Bezugszeichen 111 einen Bereich in dem ersten Halbleiterbereich 110. In diesem Bereich 111 ist wenigstens ein weiteres aktives Bauelementgebiet des ersten Transistors 1, welches nicht das Draingebiet 12 ist, ausgebildet. In einem MOSFET kann das wenigstens eine weitere aktive Bauelementgebiet ein Bodygebiet aufweisen. Gemäß einem Beispiel, erstreckt sich der Bereich 111 mit dem wenigstens einen weiteren aktiven Bauelementgebiet weniger tief in der vertikalen Richtung der Halbleiterschicht 100 als das Draingebiet 12. Gemäß einem Beispiel ist eine Ausdehnung des Bereichs 111 in der vertikalen Richtung z weniger als 50%, weniger als 20% oder sogar weniger als 10% der Abmessung des Draingebiets 12 in der vertikalen Richtung z.
  • 2 zeigt eine Transistoranordnung 2 gemäß einem weiteren Beispiel. In diesem Beispiel ist die Halbleiterschicht 100 auf einem Träger 200 angeordnet. Gemäß einem Beispiel weist der Träger 200 ein Halbleitersubstrat auf, welches einen Dotierungstyp aufweist der komplementär ist zu dem Dotierungstyp der Source-/ Draingebiete 211-21n , 221-22n . Gemäß einem weiteren Beispiel (in 2 in gestrichelten Linien dargestellt) weist der Träger 200 ein Halbleitersubstrat 210 und eine Isolationsschicht 220 auf, beispielsweise eine Oxidschicht zwischen dem Halbleitersubstrat 210 und der Halbleiterschicht 100. In jedem der unten beschriebenen Beispiele kann die Halbleiterschicht 100 auf einem Träger 200 der in 2 dargestellten Art angeordnet sein, auch wenn ein solcher Träger nicht dargestellt ist.
  • 3 zeigt einen vertikalen Querschnitt des ersten Transistors 1 gemäß einem Beispiel. Insbesondere zeigt 3 einen vertikalen Querschnitt eines Bereiches des ersten Halbleiterbereiches 110 und aktive Bauelementgebiete des ersten Transistors 1, welche darin integriert sind. Bezugnehmend auf 3 weist der erste Transistor 1 neben dem Draingebiet 12 auch ein Sourcegebiet 11 und ein Bodygebiet 14 auf. Das Bodygebiet 14 weist einen Dotierungstyp auf, welcher entgegengesetzt ist zu dem Dotierungstyp des Draingebiets 12 und zu einem Dotierungstyp des Sourcegebiets 11. Eine Gateelektrode 15 ist benachbart zu dem Bodygebiet 14 angeordnet und wird durch ein Gatedielektrikum 16 dielektrisch von dem Bodygebiet 14 isoliert. Die Gateelektrode 15 ist elektrisch mit dem Steueranschluss 33 verbunden und das Sourcegebiet 11 ist elektrisch mit dem ersten Lastanschluss 31 der Transistoranordnung verbunden. Elektrische Verbindungen zwischen der Gateelektrode 15 und dem Steueranschluss 33 und zwischen dem Sourcegebiet 11 und dem ersten Lastanschluss 31 sind in 3 nur schematisch dargestellt. Gemäß einem Beispiel ist das Bodygebiet auch elektrisch mit dem ersten Lastanschluss 31 verbunden.
  • In dem in 3 dargestellten Beispiel ist die Gateelektrode 15 des ersten Transistors 1 eine planare Gateelektrode, welche oberhalb der ersten Oberfläche 101 der Halbleiterschicht 100 angeordnet ist und welche von dem Bodygebiet 14 durch das Gatedielektrikum 16 dielektrisch isoliert wird. In diesem Beispiel umschließt das Bodygebiet 14 das Sourcegebiet 11 in der Halbleiterschicht 100, insbesondere in dem Bereich 111. Das Draingebiet 12 erstreckt sich in das Bodygebiet 14 hinein, aber erstreckt sich in der vertikalen Richtung z tiefer in die Halbleiterschicht 100 hinein als das Bodygebiet 14. Gemäß einem Beispiel ist eine Abmessung des Bodygebiets 14 in der vertikalen Richtung z weniger als 50%, weniger als 20% oder sogar weniger als 10% der Abmessung des Draingebiets 12 in der vertikalen Richtung z. Ein dotiertes Gebiet 17, welches an das Bodygebiet 14 auf einer Seite die von der ersten Oberfläche 101 weg zeigt und welche an das Draingebiet 12 angrenzt angrenzt, kann den selben Dotierungstyp aufweisen wie das Draingebiet 12 und kann weniger stark dotiert sein, als das Draingebiet 12.
  • Der in 3 dargestellte erste Transistor 1 ist ein MOSFET. Der erste Transistor 1 kann als ein n-Kanal-MOSFET (wie in den 1 und 2 dargestellt) oder als ein p-Kanal-MOSFET implementiert sein. Der Typ des MOSFETs wird durch den Dotierungstyp (Leitungstyp) des Sourcegebiets 11 definiert. In einem n-Kanal-MOSFET ist das Sourcegebiet 11 n-dotiert und das Draingebiet 12 ist n-dotiert und das Bodygebiet 14 ist p-dotiert. In einem p-Kanal-MOSFET sind die Dotierungstypen der aktiven Bauelementgebiete komplementär zu den entsprechenden Bauelementgebieten in einem n-Kanal-MOSFET dotiert. Die „aktiven Bauelementgebiete“ sind das Sourcegebiet 11, das Draingebiet 12 und das Bodygebiet 14.
  • Gemäß einem Beispiel ist der erste Transistor 1 ein MOSFET vom Anreicherungstyp (wie in den 1 und 2 dargestellt). In einem MOSFET vom Anreicherungstyp grenzt das Bodygebiet 14 an das Gatedielektrikum 16 an, so dass das Sourcegebiet 11 durch das Bodygebiet 14 komplett von dem Draingebiet 12 getrennt wird. Gemäß einem weiteren Beispiel (in gestrichelten Linien dargestellt) ist der erste Transistor 1 ein MOSFET vom Verarmungstyp. In diesem Fall befindet sich in dem Bodygebiet 14 ein Kanalgebiet 18 von demselben Dotierungstyp wie das Sourcegebiet 11 und das Draingebiet 12. Diese Kanalgebiet 18 grenzt an das Gatedielektrikum 16 an und erstreckt sich von dem Sourcegebiet 11 zu dem Draingebiet 12. Eine Dotierstoffkonzentration des Sourcegebiets 11 liegt beispielsweise zwischen 1E18cm-3 und 1E20cm-3, eine Dotierstoffkonzentration des Draingebiets 12 liegt beispielsweise zwischen 1E17 cm-3 und 1E20 cm-3, und eine Dotierstoffkonzentration des Bodygebiets 14 liegt beispielsweise zwischen 1E15 cm-3 und 1E18 cm-3.
  • Wie in 3 zu sehen, kann der erste Transistor 1 ohne ein Driftgebiet (Drain-Verlängerung, engl.: drain extension) implementiert werden. Das heißt, dass ein pn-Übergang zwischen dem Draingebiet 12 und dem Bodygebiet 14 ausgebildet ist. Eine Sperrspannungsfähigkeit eines ersten Transistors 1 dieser Art kann mehrere Volt betragen. Dies ist jedoch ausreichend, um der Spannung standzuhalten, welche benötigt wird um den zweiten Transistor 21 auszuschalten (abzuklemmen), welcher direkt mit dem ersten Transistor 1 verbunden ist. Ein erster Transistor 1 der in 3 dargestellten Art kann auf Platz sparende Art und Weise implementiert werden.
  • 4 zeigt ein Beispiel dafür, wie das Sourcegebiet 11 und das Bodygebiet 14 des ersten Transistors 1 mit dem ersten Lastanschluss 31 verbunden werden können. Der in 4 dargestellte erste Transistor 1 basiert auf dem in 3 dargestellten ersten Transistor 1 und weist zusätzlich eine Elektrode 18 auf der ersten Oberfläche 101 auf. Diese Elektrode 18 wird im Folgenden als Sourceelektrode bezeichnet. Die Sourceelektrode 18 ist elektrisch mit dem ersten Lastanschluss 31 verbunden, oder bildet den ersten Lastanschluss 31, ist von der Gateelektrode 15 getrennt, und ist elektrisch mit dem Sourcegebiet 11 und mit einem Bereich des Bodygebiets 14, welcher sich zu der ersten Oberfläche 101 erstreckt, verbunden. Gemäß einem Beispiel weist das Bodygebiet 14 ein Kontaktgebiet 19 auf, welches mit der Sourceelektrode 18 verbunden ist. Das Kontaktgebiet 19 weist denselben Dotierungstyp auf wie das Bodygebiet 14, ist jedoch höher dotiert. Insbesondere ist eine Dotierstoffkonzentration des Kontaktgebiets 19 derart, dass ein ohmscher Kontakt zwischen dem Kontaktgebiet 19 und der Sourceelektrode 18 vorliegt.
  • Optional weist der in 4 dargestellte erste Transistor 1 zwischen dem Draingebiet 12 und dem Bodygebiet 14 ein Driftgebiet 13 vom selben Dotierungstyp auf wie das Draingebiet 12, welches jedoch niedriger dotiert ist als das Draingebiet 12. Eine Dotierstoffkonzentration des Driftgebiets 13 liegt beispielsweise zwischen 1E15 cm-3 und 1E18 cm-3.
  • 5 zeigt eine Draufsicht auf den in 4 dargestellten ersten Transistor 1. In diesem Beispiel sind die Gateelektrode 15, das Sourcegebiet 11 und das Bodygebiet 14 (in 5 nicht dargestellt) in einer zweiten horizontalen Richtung y der Halbleiterschicht 100 lang gestreckt. Die zweite horizontale Richtung y ist senkrecht zu der ersten horizontalen Richtung x. „Lang gestreckt“ bedeutet, dass eine Länge der Gateelektrode 15 in der ersten horizontalen Richtung wenigstens zehn Mal, wenigstens hundert Mal oder wenigstens tausend Mal die Breite der Gateelektrode 15 aufweist. Die „Breite“ der Gateelektrode 15 ist die Abmessung in der ersten horizontalen Richtung x in den in den 3 und 4 dargestellten Beispielen.
  • 6 zeigt einen vertikalen Querschnitt eines ersten Transistors 1 gemäß einem weiteren Beispiel und 7 zeigt einen horizontalen Querschnitt des in 6 dargestellten ersten Transistors 1. In diesem Beispiel weist der erste Transistor 1 eine Vielzahl von Transistorzellen 10 auf. Jede dieser Transistorzellen 10 weist eine Gateelektrode 15 auf, welche in einem Graben angeordnet ist und welche durch ein Gatedielektrikum 16 dielektrisch von dem Bodygebiet 14 isoliert wird. Die einzelnen Transistorzellen 10 sind parallel zueinander geschaltet, indem die Gateelektroden mit dem Steueranschluss 33 verbunden sind. Wie in den in den 3 und 4 dargestellten Beispielen erstreckt sich das Draingebiet 12 tiefer in die Halbleiterschicht 100 hinein als das Bodygebiet 14.
  • 8 zeigt einen vertikalen Querschnitt eines zweiten Transistors 2 gemäß einem Beispiel. Insbesondere zeigt 8 einen vertikalen Querschnitt eines zweiten Bereiches 120 der Halbleiterschicht 100 und den darin integrierten zweiten Transistor 2. In 8 bezeichnet das Bezugszeichen 2 einen der in den 1 und 2 dargestellten zweiten Transistoren 21-2n und das Bezugszeichen 120 bezeichnet einen entsprechenden der in den 1 und 2 dargestellten zweiten Halbleiterbereiche 1201-120". Folglich bezeichnen die Bezugszeichen 21 und 22 die Source- und Draingebiete des zweiten Transistors 2.
  • 9 zeigt einen horizontalen Querschnitt eines zweiten Transistors 2 der in 8 dargestellten Art. Bezugnehmend auf 8 weist der zweite Transistor 2 wenigstens eine Transistorzelle 20 auf. Die wenigstens eine Transistorzelle 20 weist das Sourcegebiet 21 und das Draingebiet 22, welche bereits unter Bezugnahme auf die 1 und 2 erläutert wurden, und ein Driftgebiet 23 auf. Das Driftgebiet 23 ist zwischen dem Draingebiet 22 und dem Sourcegebiet 21 angeordnet. Weiterhin weist die wenigstens eine Transistorzelle 20 zwei Gateelektroden 25 auf, welche durch ein Gatedielektrikum 26 dielektrisch von dem Driftgebiet 23 isoliert werden und welche in der zweiten lateralen Richtung y beabstandet zueinander angeordnet sind.
  • Der in 8 dargestellte zweite Transistor 2 ist ein MOSFET vom Verarmungstyp. Dieser MOSFET vom Verarmungstyp kann ein n-Kanal-MOSFET vom Verarmungstyp oder ein p-Kanal-MOSFET vom Verarmungstyp sein. Gemäß einem Beispiel ist der zweite Transistor 2, welcher jegliche der in den 1 und 2 dargestellten Vielzahl von Transistoren 21-2n repräsentiert, ein Transistor vom selben Typ wie der erste Transistor 1. In einem n-Kanal-Transistor vom Verarmungstyp sind das Sourcegebiet 21, das Draingebiet 22 und das Driftgebiet 23 n-dotierte Halbleiterbereiche. In einem p-Kanal-MOSFET vom Verarmungstyp weisen die einzelnen Bauelementgebiete einen Dotierungstyp auf, welcher entgegengesetzt ist zu dem Dotierungstyp der entsprechenden Bauelementgebiete in einem n-Kanal-MOSFET vom Verarmungstyp. Eine Dotierstoffkonzentration des Sourcegebiets 21 liegt beispielsweise zwischen 1E18cm-3 und 1E20cm-3, eine Dotierstoffkonzentration des Draingebiets 22 liegt beispielsweise zwischen 1E17 cm-3 und 1E20 cm-3, und eine Dotierstoffkonzentration des Driftgebiets 23 liegt beispielsweise zwischen 1E16 cm-3 und 1E18 cm-3.
  • Gemäß dem in 8 dargestellten Beispiel kann der zweite Transistor 2 eine Vielzahl von Transistorzellen 20 aufweisen, welche parallel zueinander geschaltet sind. In dem in 8 dargestellten Beispiel sind die einzelnen Transistorzellen parallel zueinander geschaltet indem sie das Sourcegebiet 21, das Driftgebiet 23 und das Draingebiet 22 gemeinsam haben und indem die Gateelektroden 25 mit einem gemeinsamen Gateanschluss (in den 8 und 9 nicht dargestellt) verbunden sind. Dieser gemeinsame Gateanschluss ist mit dem Sourceanschluss (Sourcegebiet) des ersten Transistors 1 oder eines benachbarten zweiten Transistors verbunden, wie in den 1 und 2 schematisch dargestellt. Ein Beispiel dafür wie die Gateelektrode 25 eines zweiten Transistors 2 mit dem Sourceanschluss des ersten Transistors 1 oder eines anderen zweiten Transistors verbunden werden kann, wird im Weiteren beschrieben.
  • Wenn sich der zweite Transistor 2 in dem eingeschalteten Zustand befindet, kann ein Strom zwischen dem Sourcegebiet 21 und dem Draingebiet 22 in dem Driftgebiet 23 fließen. Der zweite Transistor 2 befindet sich beispielsweise in dem eingeschalteten Zustand, wenn eine Spannung zwischen den Gateelektroden 25 und dem Sourcegebiet 22 Null ist. In dem ausgeschalteten Zustand erzeugt eine Spannung welche zwischen den Gateelektroden 25 der wenigstens einen Transistorzelle 20 und dem Sourcegebiet 21 angelegt wird ein Verarmungsgebiet in einem Bereich des Driftgebietes 23 zwischen den Gateelektroden 25, so dass ein Strom zwischen dem Sourcegebiet 21 und dem Draingebiet 22 unterbrochen wird. Ein zweiter Transistor 2 vom n-Typ befindet sich beispielsweise in dem ausgeschalteten Zustand, wenn eine negative Spannung zwischen den Gateelektroden 15 und dem Sourcegebiet 21 angelegt wird. Der Spannungspegel bei welchem der zweite Transistor 2 ausschaltet (Abschnürspannung, engl.: pinch-off voltage) hängt unter anderem von einer Entfernung zwischen den Gateelektroden 25 in der zweiten lateralen Richtung y und der Dotierstoffkonzentration des Driftgebiets ab.
  • 10 zeigt eine Draufsicht auf einen zweiten Transistor 2, welcher eine Abwandlung des in den 8 und 9 dargestellten zweiten Transistors 2 ist. In dem in 10 dargestellten Transistor 2 gibt es ein Kanalgebiet 27 desselben Dotierungstyps wie das Driftgebiet 23, jedoch mit einer unterschiedlichen Dotierstoffkonzentration als das Driftgebiet 23 zwischen den Gateelektroden 25. In dem in den 8 und 9 dargestellten zweiten Transistor beeinträchtigt eine Entfernung zwischen den Gateelektroden 15 und dem Draingebiet 22 und eine Dotierstoffkonzentration des Driftgebiets 23 den Einschaltwiderstand des zweiten Transistors 2, welcher der elektrische Widerstand zwischen dem Draingebiet 22 und dem Sourcegebiet 21 in dem eingeschalteten Zustand ist, und die Sperrspannungsfähigkeit, welches die Spannung ist, welcher der zweite Transistor in dem eingeschalteten Zustand zwischen dem Draingebiet 22 und dem Sourcegebiet 21 standhalten kann. Durch das Bereitstellen des Kanalgebiets 27 kann die Abschnürspannung des zweiten Transistors unabhängig von dem Einschaltwiderstand und der Spannung des Driftgebiets 23 angepasst werden. Das heißt, dass die Dotierstoffkonzentration des Kanalgebiets 27 derart gewählt werden kann, dass der zweite Transistor 2 eine gewünschte Abschnürspannung aufweist, und die Dotierstoffkonzentration des Driftgebiets 23 kann derart gewählt werden, dass der zweite Transistor einen gewünschten Einschaltwiderstand und eine gewünschte Sperrspannungsfähigkeit aufweist.
  • 11 zeigt eine Abwandlung des in 10 dargestellten zweiten Transistors 2. In diesem Beispiel weist die wenigstens eine Transistorzelle 20 eine Gateelektrode 25 und ein Gatedielektrikum 26, ein Kanalgebiet 27 entlang dem Gatedielektrikum 26 und ein Bodygebiet 28 auf, welches einen Dotierungstyp aufweist, der entgegengesetzt ist zu dem Dotierungstyp des Kanalgebiets 27 und des Driftgebiets 23. Das Kanalgebiet 27 kann dieselbe Dotierstoffkonzentration aufweisen wie das Driftgebiet 23 oder eine Dotierstoffkonzentration, welche unterschiedlich ist zu der Dotierstoffkonzentration des Driftgebiets 23. Das Bodygebiet 28 ist elektrisch (ohmsch) mit dem Sourcegebiet 21 verbunden. Bezugnehmend auf 12, welche einen vertikalen Querschnitt des in 11 dargestellten zweiten Transistors 2 darstellt, können das Bodygebiet 28 und das Sourcegebiet 21 durch eine auf der ersten Oberfläche 101 angeordnete Elektrode 29 verbunden werden. Diese Elektrode 29 kann ein Teil einer Verbindungsanordnung sein, welche das Sourcegebiet 21 des zweiten Transistors 2 mit einer Gateelektrode eines anderen zweiten Transistors (nicht dargestellt) verbindet, oder kann lediglich dazu dienen, das Bodygebiet 28 mit dem Sourcegebiet 21 zu verbinden.
  • In dem in den 8 bis 12 dargestellten zweiten Transistor 2 weisen die Gateelektroden 25 ein elektrisch leitendes Material auf, wie beispielsweise ein Metall, ein polykristallines Halbleitermaterial oder ähnliches. Ein polykristallines Halbleitermaterial ist beispielsweise Polysilizium. 13 zeigt eine Draufsicht auf einen zweiten Transistor 2, welcher als JFET (Sperrschicht-Feldeffekttransistor, engl.: Junction Field-Effect Transistor) ausgebildet ist. Dieser JFET unterscheidet sich von den in den 8 bis 12 dargestellten MOSFETs vom Verarmungstyp dadurch, dass das Gatedielektrikum 26 fehlt und die Gateelektrode 25 ein (monokristallines) dotiertes Halbleitergebiet aufweist, mit einem Dotierungstyp, welcher entgegengesetzt ist zu dem Dotierungstyp des Kanalgebiets 27, des Sourcegebiets 21, des Driftgebiets 23 und des Draingebiets 22. Der in 13 dargestellte JFET 2 ist eine Abwandlung des in 9 dargestellten MOSFETs vom Verarmungstyp 2. Das heißt, der in 11 dargestellte JFET 2 weist kein Bodygebiet auf. Dies ist jedoch lediglich ein Beispiel. Ein JFET kann auch basierend auf dem in 11 dargestellten MOSFET vom Verarmungstyp 2 implementiert werden, welcher ein Bodygebiet 28 aufweist, indem das Gatedielektrikum 26 weggelassen wird und die Gateelektrode 25 mit einem dotierten Halbleitergebiet implementiert wird, welches einen Dotierungstyp aufweist der entgegengesetzt ist zu dem Dotierungstyp des Kanalgebiets 27.
  • 14 zeigt einen vertikalen Querschnitt eines Bereichs der Transistoranordnung 3, welcher zwei zweite Transistoren 2i , 2i+1 der Vielzahl von zweiten Transistoren aufweist. Die in 14 dargestellten zwei Transistoren 2i , 2i+1 werden durch Schaltsymbole repräsentiert und können gemäß jedem der oben beschriebenen Beispiele implementiert werden. 14 zeigt auch einen Bereich der Verbindungsanordnung, welche die Gateelektroden und die Sourceelektroden der zweiten Transistoren miteinander verbindet um eine Konfiguration, wie sie oben beschrieben wurde, beispielsweise in den 1 und 2, zu erhalten. In diesem Beispiel weist die Verbindungsanordnung mehrere Isolationsschichten 40i - 40i+3 und mehrere elektrisch leitende Schichten 41i - 41i+3 auf. Die elektrisch leitenden Schichten 41i - 41i+3 sind beispielsweise Metallisierungsschichten. Diese leitenden Schichten 41i - 41i+3 sind in der vertikalen Richtung z und/oder der lateralen Richtung x beabstandet zueinander angeordnet und sind voneinander elektrisch isoliert. Weiterhin wird jede dieser leitenden Schichten 41i - 41i+3 mittels wenigstens einer elektrisch leitenden Durchkontaktierung mit dem Gateanschluss eines zweiten Transistors und mittels einer anderen elektrisch leitenden Durchkontaktierung mit dem Sourceanschluss eines anderen zweiten Transistors verbunden. Die mit einer elektrisch leitenden Schicht verbundenen Durchkontaktierungen können sich durch eine andere elektrisch leitende Schicht hindurch erstrecken und sind von der elektrisch leitenden Schicht, durch welche sie sich erstrecken, isoliert.
  • Lediglich zum Zwecke der Erläuterung zeigt 13 vier verschiedene elektrisch leitende Schichten 41i - 41i+3 . Eine erste 41i dieser elektrisch leitenden Schichten ist mittels wenigstens einer Durchkontaktierung 42i mit dem Gateanschluss des zweiten Transistors 2i und mittels wenigstens einer anderen Durchkontaktierung mit dem Sourcegebiet (nicht dargestellt) eines benachbarten zweiten Transistors 2i-1 (nicht dargestellt) verbunden. Eine zweite 41i+1 dieser elektrisch leitenden Schichten ist über wenigstens eine Durchkontaktierung 42i+1 mit dem Gateanschluss des zweiten Transistors 2i+1 und mittels wenigstens einer anderen Durchkontaktierung 43i+1 mit dem Sourcegebiet 21i des zweiten Transistors 2i verbunden. Eine dritte 41i+2 dieser elektrisch leitenden Schichten ist über mittels wenigstens eine Durchkontaktierung mit dem Gateanschluss des zweiten Transistors 2i+2 (nicht dargestellt) und mittels wenigstens einer anderen Durchkontaktierung 43i+2 mit dem Sourcegebiet 21i+1 des zweiten Transistors 2i verbunden. Eine vierte 41i+3 dieser elektrisch leitenden Schichten ist mittels wenigstens einer Durchkontaktierung mit dem Gateanschluss des zweiten Transistors 2i+3 (nicht dargestellt) und mittels wenigstens einer anderen Durchkontaktierung 43i+3 mit dem Sourcegebiet 21i+2 des zweiten Transistors 2i+2 verbunden.
  • Bezugnehmend auf 14 können die elektrisch leitenden Schichten in zwei verschiedenen Ebenen angeordnet werden. In dem in 14 dargestellten Beispiel sind die elektrisch leitenden Schichten 41i und 41i+1 in einer ersten Ebene angeordnet. In diesem Beispiel wird die erste Ebene durch eine Oberfläche einer ersten Isolationsschicht 40i definiert. Diese elektrisch leitenden Schichten 41i und 41i+1 sind in der lateralen Richtung x beabstandet zueinander angeordnet. Weiterhin sind in dem in 14 dargestellten Beispiel die elektrisch leitenden Schichten 41i+1 und 41i+3 in einer zweiten Ebene angeordnet. In diesem Beispiel wird die zweite Ebene durch eine Oberfläche einer zweiten Isolationsschicht 40i+1 definiert. Diese elektrisch leitenden Schichten 41i+1 und 41i+3 sind in der lateralen Richtung x beabstandet zueinander angeordnet und in der vertikalen Richtung z beabstandet zu den elektrisch leitenden Schichten 41i und 41i+1 angeordnet.
  • Gemäß einem Beispiel weist jede der leitenden Schichten 41i - 41i+3 mehrere erste Durchkontaktierungen und mehrere zweite Durchkontaktierungen auf. Dies ist in 15 dargestellt, welche einen horizontalen Querschnitt der Verbindungsanordnung in einer Schnittebene E-E darstellt. Diese Schnittebene schneidet durch die leitenden Schichten 41i und 41i+2 und die Durchkontaktierungen der Schichten 41i+1 und 41i+3 , welche durch diese leitenden Schichten 41i und 41i+2 hindurch gehen.
  • Bezugnehmend auf das obenstehende kann die Transistoranordnung 3 mit der Vielzahl von in Reihe geschalteten Transistoren 1, 21-2n wie ein Transistor (elektronischer Schalter) betrieben werden. Die Transistoranordnung 3 weist eine Sperrspannungsfähigkeit auf, welche die maximale Spannung ist, der die Transistoranordnung 3 im ausgeschalteten Zustand standhalten kann. In einer ersten Näherung wird die Sperrspannungsfähigkeit der Transistoranordnung 3 durch die Summe der Sperrspannungsfähigkeiten der einzelnen Transistoren gegeben. Gemäß einem Beispiel sind die zweiten Transistoren 21-2n derart ausgebildet, dass sie im Wesentlichen dieselbe Sperrspannungsfähigkeit aufweisen. Gemäß einem weiteren Beispiel weisen wenigstens zwei der zweiten Transistoren 21-2n unterschiedliche Sperrspannungsfähigkeiten auf. Die Sperrspannungsfähigkeit eines zweiten Transistors 2 wird im Wesentlichen durch die Dotierstoffkonzentration des Driftgebiets 23 und eine Länge des Driftgebiets 23 bestimmt. Die Länge des Driftgebiets ist der Abstand zwischen dem Draingebiet und der Gateelektrode des entsprechenden Transistors. Der Einschaltwiderstand der Transistoranordnung 3, welches der elektrische Widerstand zwischen dem ersten Lastanschluss 31 und dem zweiten Lastanschluss 32 in dem eingeschalteten Zustand der Transistoranordnung 3 ist, wird durch die Summe der Einschaltwiderstände der einzelnen Transistoren gegeben. Der Einschaltwiderstand eines Transistors ist der elektrische Widerstand zwischen dem Draingebiet und dem Sourcegebiet des entsprechenden Transistors in dem eingeschalteten Zustand.
  • Es kann gezeigt werden, dass eine Transistoranordnung 3 mit einer Vielzahl von Transistoren, welche in die Halbleiterschicht 100 mit einer gegebenen Dicke (welche die Abmessung in der vertikalen Richtung z ist) integriert ist und welche eine gegebene Sperrspannungsfähigkeit aufweist, einen niedrigeren Einschaltwiderstand aufweist als ein einzelner Transistor, welcher in den Halbleiterkörper integriert ist und die selbe Chipfläche und die selbe Dicke aufweist. Gemäß einer ersten Annäherung ist der Einschaltwiderstand RON eines MOSFETs proportional zu VBR 2.5, wobei VBR die Sperrspannungsfähigkeit ist. In einem herkömmlichen MOSFET-Design resultiert eine Erhöhung der Sperrspannungsfähigkeit von beispielsweise VBR0 zu m· VBR0 in einer exponentiellen Erhöhung des Einschaltwiderstands von RON0 zu m2.5·RON0. In der oben beschriebenen Transistoranordnung 3 erhöht sich der Einschaltwiderstand jedoch linear, wenn sich die Sperrspannungsfähigkeit erhöht. Wenn beispielsweise VBR0 die Sperrspannungsfähigkeit ist und RON0 der Einschaltwiderstand eines zweiten Transistors der Vielzahl von zweiten Transistoren 21-2n ist und die einzelnen Transistoren die selbe Sperrspannungsfähigkeit und den selben Einschaltwiderstand aufweisen, können die Gesamt-Sperrspannungsfähigkeit VBR3 und der Gesamt-Einschaltwiderstand RON3 gegeben werden als: V BR3 = n ⋅ V BR0
    Figure DE102016106578B4_0001
     R ON3 = n ⋅ R ON0
    Figure DE102016106578B4_0002
    wenn der Einschaltwiderstand und die Sperrspannungsfähigkeit des ersten Transistors vernachlässigt werden.
  • Daher hängen sowohl die Sperrspannungsfähigkeit VBR3 und der Einschaltwiderstand RON3 von der Anzahl n von zweiten Transistoren in der Transistoranordnung ab.
  • In der oben beschriebenen Transistoranordnung 3 können die Einschaltwiderstände der einzelnen zweiten Transistoren 21-2n durch Erhöhen der Abmessung der zweiten Halbleiterbereiche 1201-120n in wenigstens einer der vertikalen Richtung z und der zweiten horizontalen Richtung reduziert werden. Die Größe der Transistoranordnung in der ersten lateralen Richtung z hängt im Wesentlichen von der Anzahl an zweiten Transistoren 21-2n ab, welche in der Transistoranordnung 3 vorhanden sind.
  • Es sollte erwähnt werden, dass Merkmale welche unter Bezugnahme auf eine bestimmte Figur erläutert wurden mit Merkmalen anderer Figuren kombiniert werden können, und zwar auch in solchen Fällen, in welchen dies nicht explizit angegeben ist.

Claims (15)

  1. Transistoranordnung mit: einer Halbleiterschicht (100); einer Vielzahl von Transistoren (1, 21-2n), die jeweils eine Laststrecke und einen Steueranschluss aufweisen, wobei die Laststrecken der Vielzahl von Transistoren (1, 21-2n) in Reihe zwischen einen ersten Lastanschluss (31) und einen zweiten Lastanschluss (32) der Transistoranordnung geschaltet sind, und wobei jeder der Vielzahl von Transistoren (1, 21-2n) zumindest teilweise in der Halbleiterschicht (100) integriert ist; einem Steueranschluss (33) der Transistoranordnung, welcher mit dem Steueranschluss eines ersten Transistors (1) der Vielzahl von Transistoren (1, 21-2n) verbunden ist; wenigstens zwei dotierten Lastanschlussbereichen (211-21n, 221-22n), welche einen ersten Lastanschlussbereich (211) und einen zweiten Lastanschlussbereich (221) umfassen, die in einer lateralen Richtung der Halbleiterschicht (100) beabstandet zueinander angeordnet sind und sich jeweils in einer vertikalen Richtung der Halbleiterschicht (100) erstrecken, wobei sich die Laststrecke eines bestimmten zweiten Transistors (21) der Vielzahl von Transistoren (1, 21-2n) zwischen dem ersten und dem zweiten Lastanschlussbereich (211, 221) erstreckt, wobei der erste Transistor (1) ein Bodygebiet (14), ein in dem Bodygebiet (14) angeordnetes Sourcegebiet (11) und ein Draingebiet (12) aufweist, wobei der erste Lastanschlussbereich (211) das Draingebiet (12) des ersten Transistors (1) und ein Sourcegebiet des bestimmten zweiten Transistors (21) bildet, wobei der zweite Lastanschlussbereich (221) ein Draingebiet des Transistors (21) bildet, wobei der zweite Transistor (21) außerdem ein Driftgebiet (23) aufweist, das zwischen dem Draingebiet und dem Sourcegebiet angeordnet ist, wobei sich der erste Lastanschlussbereich (211) in der vertikalen Richtung der Halbleiterschicht (110) tiefer erstreckt als das Bodygebiet (14) des ersten Transistors (1).
  2. Transistoranordnung nach Anspruch 1, bei der der zweite Transistor (21) weiter ein Kanalgebiet (27) desselben Dotierungstyps wie das Driftgebiet (23) aufweist, jedoch mit einer unterschiedlichen Dotierstoffkonzentration als das Driftgebiet.
  3. Transistoranordnung nach einem der vorhergehenden Ansprüche, bei der eine Abmessung des Bodygebiets (14) in der vertikalen Richtung der Halbleiterschicht (100) weniger als 50%, weniger als 20% oder weniger als 10% einer Abmessung des ersten Lastanschlussbereichs (211) in der vertikalen Richtung der Halbleiterschicht (100) ist.
  4. Transistoranordnung nach einem der vorhergehenden Ansprüche, wobei die Vielzahl von Transistoren (1, 21-2n) eine Vielzahl von zweiten Transistoren (21-2n) aufweist, wobei die Vielzahl von zweiten Transistoren (21-2n) den bestimmten zweiten Transistor (21) und eine Vielzahl von weiteren zweiten Transistoren (22-2n) aufweist, wobei die wenigstens zwei Lastanschlussbereiche (211-21n, 221-22n) den ersten Lastanschlussbereich (211), den zweiten Lastanschlussbereich (221) und weitere Lastanschlussbereiche (212-21n, 221-22n) aufweisen, und wobei sich die Laststrecke jedes der weiteren zweiten Transistoren (21-2n) zwischen einem entsprechenden Paar von Lastanschlussbereichen (212-21n, 221-22n) erstreckt.
  5. Transistoranordnung nach Anspruch 4, wobei die zweiten Transistoren (21-2n) Paare von zweiten Transistoren aufweisen, deren Laststrecken direkt miteinander verbunden sind, und wobei die zweiten Transistoren eines jeweiligen Paares sich einen Lastanschlussbereich in der Halbleiterschicht teilen.
  6. Transistoranordnung nach einem der vorhergehenden Ansprüche, bei der der erste Transistor (1) ein selbstsperrender Transistor ist, und bei der der zweite Transistor (21) ein selbstleitender Transistor ist.
  7. Transistoranordnung nach einem der vorhergehenden Ansprüche, bei der der erste Transistor (1) einen MOSFET aufweist.
  8. Transistoranordnung nach einem der vorhergehenden Ansprüche, bei der der zweite Transistor (21) einen von einem MOSFET und einem JFET aufweist.
  9. Transistoranordnung nach einem der vorhergehenden Ansprüche, bei der ein Steueranschluss des bestimmten zweiten Transistors (21) so mit der Laststrecke des ersten Transistors (1) verbunden ist, dass der bestimmte zweite Transistor (21) eine Spannung über der Laststrecke des ersten Transistors (1) als Steuerspannung erhält.
  10. Transistoranordnung nach Anspruch 4 und 9, bei der die Vielzahl von Transistoren (1, 21-2n) mehrere weitere zweite Transistoren (22-2n) aufweist, wobei die weiteren zweiten Transistoren (22-2n) als Steuerspannung jeweils eine Spannung über der Laststrecke eines anderen zweiten Transistors erhalten.
  11. Transistoranordnung nach einem der vorhergehenden Ansprüche, bei der der zweite Transistor (21) eine Gateelektrode aufweist, welche sich in der vertikalen Richtung der Halbleiterschicht (100) so weit wie die Lastanschlussbereiche (211, 221) des zweiten Transistors (21) erstreckt.
  12. Transistoranordnung nach einem der vorhergehenden Ansprüche, die weiterhin aufweist: einen Träger (200) auf welchem die Halbleiterschicht (100) angeordnet ist.
  13. Transistoranordnung nach Anspruch 12, bei der der Träger (200) ein Halbleitersubstrat (210) mit einem Dotierungstyp aufweist, welcher entgegengesetzt ist zu einem Dotierungstyp des ersten Lastanschlussbereiches (211).
  14. Transistoranordnung nach Anspruch 12, bei der der Träger ein Halbleitersubstrat (210) und eine Isolationsschicht (220) aufweist, welche zwischen dem Halbleitersubstrat (210) und der Halbleiterschicht (100) angeordnet ist.
  15. Transistoranordnung nach einem der vorangehenden Ansprüche, bei der sich jeder der wenigstens zwei Lastanschlussbereiche (211-21n, 221-22n) in der vertikalen Richtung tiefer in die Halbleiterschicht erstreckt als das Bodygebiet (14) des ersten Transistors (1).
DE102016106578.1A 2016-04-11 2016-04-11 Integrierte Transistoranordnung mit einer Vielzahl lateraler Transistoren Active DE102016106578B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102016106578.1A DE102016106578B4 (de) 2016-04-11 2016-04-11 Integrierte Transistoranordnung mit einer Vielzahl lateraler Transistoren

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102016106578.1A DE102016106578B4 (de) 2016-04-11 2016-04-11 Integrierte Transistoranordnung mit einer Vielzahl lateraler Transistoren

Publications (2)

Publication Number Publication Date
DE102016106578A1 DE102016106578A1 (de) 2017-10-12
DE102016106578B4 true DE102016106578B4 (de) 2021-11-04

Family

ID=59929688

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102016106578.1A Active DE102016106578B4 (de) 2016-04-11 2016-04-11 Integrierte Transistoranordnung mit einer Vielzahl lateraler Transistoren

Country Status (1)

Country Link
DE (1) DE102016106578B4 (de)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6353252B1 (en) 1999-07-29 2002-03-05 Kabushiki Kaisha Toshiba High breakdown voltage semiconductor device having trenched film connected to electrodes
US20040152262A1 (en) 2003-02-05 2004-08-05 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory, fabrication method for the same, semiconductor integrated circuits and systems
US20060006386A1 (en) 2003-08-27 2006-01-12 Franz Hirler Lateral semiconductor component with a drift zone having at least one field electrode
US20100123171A1 (en) 2008-04-18 2010-05-20 Robert Kuo-Chang Yang Multi-level Lateral Floating Coupled Capacitor Transistor Structures
DE102013206057A1 (de) 2012-04-06 2013-10-10 Infineon Technologies Dresden Gmbh Integriertes schaltbauelement mit parallelem gleichrichterelement

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6353252B1 (en) 1999-07-29 2002-03-05 Kabushiki Kaisha Toshiba High breakdown voltage semiconductor device having trenched film connected to electrodes
US20040152262A1 (en) 2003-02-05 2004-08-05 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory, fabrication method for the same, semiconductor integrated circuits and systems
US20060006386A1 (en) 2003-08-27 2006-01-12 Franz Hirler Lateral semiconductor component with a drift zone having at least one field electrode
US20100123171A1 (en) 2008-04-18 2010-05-20 Robert Kuo-Chang Yang Multi-level Lateral Floating Coupled Capacitor Transistor Structures
DE102013206057A1 (de) 2012-04-06 2013-10-10 Infineon Technologies Dresden Gmbh Integriertes schaltbauelement mit parallelem gleichrichterelement

Also Published As

Publication number Publication date
DE102016106578A1 (de) 2017-10-12

Similar Documents

Publication Publication Date Title
DE102016102493B3 (de) Halbleitervorrichtung mit einem temperatursensor, temperatursensor und verfahren zum herstellen einer halbleitervorrichtung mit einem temperatursensor
DE102016101676B3 (de) Elektrische schaltung, die eine halbleitervorrichtung mit einem ersten transistor und einem zweiten transistor und eine steuerschaltung enthält
DE102016101679B4 (de) Halbleitervorrichtung mit einem lateralen Transistor
DE102015116611B4 (de) Transistorbauelement
AT505582A2 (de) Leistungsvorrichtung mit verbessertem randabschluss
DE102015103017A1 (de) Gruppe III-nitrid-basierter Transistor vom Anreichungstyp
DE102014116091B4 (de) Halbleiterbauelement
DE102013213447A1 (de) Integrierte Schaltung mit wenigstens zwei Schaltern
DE102013206057A1 (de) Integriertes schaltbauelement mit parallelem gleichrichterelement
DE102014119395B4 (de) Transistorbauelement mit Feldelektrode
DE112013000782T5 (de) Halbleiteranordnung mit aktiver Driftzone
DE102014109859A1 (de) Halbleitervorrichtung mit einer Feldelektrode
DE102015121497A1 (de) Halbleitervorrichtung mit einem ersten gategraben und einem zweiten gategraben
DE102015105679B4 (de) Halbleitervorrichtung, integrierte schaltung und verfahren zum herstellen der halbleitervorrichtung
DE102014114836A1 (de) Halbleitervorrichtung
DE102014105353B4 (de) Halbleiterbauelement mit kompensationsgebieten
DE102015119771A1 (de) Halbleitervorrichtung mit einem ersten Transistor und einem zweiten Transistor
DE102014104589B4 (de) Halbleitervorrichtung und integrierte Schaltung
DE102015105632B4 (de) Halbleitervorrichtung mit einem transistor
EP2633555B1 (de) Diodenschaltung
DE102016113393A1 (de) Halbleitervorrichtung, die ein Transistor-Array und ein Abschlussgebiet enthält, und Verfahren zum Herstellen solch einer Halbleitervorrichtung
DE102015108568A1 (de) Halbleitervorrichtung mit trenchstrukturen
DE102016110645A1 (de) Halbleitervorrichtung mit einem eine erste feldplatte und eine zweite feldplatte aufweisenden transistor
DE102017115536A1 (de) Ladungskompensationshalbleiterbauelement und Herstellungsverfahren dafür
DE102016106578B4 (de) Integrierte Transistoranordnung mit einer Vielzahl lateraler Transistoren

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative