DE102016003121B4 - Leiterplattenanordnung - Google Patents

Leiterplattenanordnung Download PDF

Info

Publication number
DE102016003121B4
DE102016003121B4 DE102016003121.2A DE102016003121A DE102016003121B4 DE 102016003121 B4 DE102016003121 B4 DE 102016003121B4 DE 102016003121 A DE102016003121 A DE 102016003121A DE 102016003121 B4 DE102016003121 B4 DE 102016003121B4
Authority
DE
Germany
Prior art keywords
circuit board
printed circuit
board assembly
potentiometer
contact element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102016003121.2A
Other languages
English (en)
Other versions
DE102016003121A1 (de
Inventor
Frank Dietrich
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
DIETRICH, FRANK, DE
Original Assignee
Ggp Electronics GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ggp Electronics GmbH filed Critical Ggp Electronics GmbH
Priority to DE102016003121.2A priority Critical patent/DE102016003121B4/de
Publication of DE102016003121A1 publication Critical patent/DE102016003121A1/de
Application granted granted Critical
Publication of DE102016003121B4 publication Critical patent/DE102016003121B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C1/00Details
    • H01C1/14Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C10/00Adjustable resistors
    • H01C10/10Adjustable resistors adjustable by mechanical pressure or force
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C10/00Adjustable resistors
    • H01C10/30Adjustable resistors the contact sliding along resistive element
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C10/00Adjustable resistors
    • H01C10/30Adjustable resistors the contact sliding along resistive element
    • H01C10/38Adjustable resistors the contact sliding along resistive element the contact moving along a straight path
    • H01C10/44Adjustable resistors the contact sliding along resistive element the contact moving along a straight path the contact bridging and sliding along resistive element and parallel conducting bar or collector
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/117Pads along the edge of rigid circuit boards, e.g. for pluggable connectors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/167Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/032Materials
    • H05K2201/0329Intrinsically conductive polymer [ICP]; Semiconductive polymer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0364Conductor shape
    • H05K2201/0376Flush conductors, i.e. flush with the surface of the printed circuit
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09881Coating only between conductors, i.e. flush with the conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Adjustable Resistors (AREA)

Abstract

Leiterplattenanordnung für ein Potentiometer, insbesondere ein als Weg- und Winkelaufnehmer einsetzbares Leitkunststoff-Potentiometer und/oder für einen Impulswiderstand mit wenigstens einer ersten Bahn (2) aus einem leitenden Material und mit wenigstens einer zweiten Bahn (1) aus einem leitenden Material, wobei die wenigstens eine erste (2) und die wenigstens eine zweite Bahn (1) jeweils mit mindestens einem Anschluss-Kontaktelement (6, 7; 5) aus einem elektrisch leitenden Material versehen sind, wobei zumindest die wenigstens eine erste Bahn (2) von einem Substrat (4) der Leiterplattenanordnung durch eine dielektrische Schicht (14) beabstandet ist, deren Dicke zumindest derjenigen des mindestens einen Anschluss-Kontaktelementes (6, 7; 5) entspricht, dadurch gekennzeichnet, dass die dielektrische Schicht (14) auf dem gesamten Substrat (4) außerhalb des mindestens einen Anschluss-Kontaktelements (6, 7; 5) vorgesehen ist und bündig mit dem mindestens einen Anschluss-Kontaktelement (6, 7; 5) abschließt.

Description

  • Die Erfindung betrifft eine Leiterplattenanordnung für ein Potentiometer, insbesondere für ein als Weg- und Winkelaufnehmer dienendes Potentiometer oder für einen Impulswiderstand gemäß dem Oberbegriff des Anspruchs 1 und ein Leitkunststoff-Potentiometer und einen Impulswiderstand damit.
  • Leiterplattenanordnungen sind in unterschiedlichen Ausführungen für ganz unterschiedliche Anwendungen bekannt. Je nach dem Einsatzgebiet etwa zur Herstellung elektronischer oder optoelektronischer Bauelemente werden Leiterplatten bzw. Leiterplattenanordnungen mit unterschiedlichen Techniken wie Dünnfilm- oder Dickschichttechnologien hergestellt. Bei einer Verwendung der Leiterplatten etwa für Sensoren sind deren Genauigkeitsanforderungen für das Design der Leiterplatten maßgeblich. Dies gilt insbesondere beim Einsatz von Leiterplatten für bzw. mit Potentiometern und Impulswiderständen.
  • Potentiometer werden als regelbare elektrische Widerstandselemente mit einem Schleifkontakt zum Einstellen von Teilwiderständen bzw. zum Abgreifen von Teilspannungen in der Nachrichtentechnik u.a. als Lautstärkeregler bei Verstärkern, in der Mess- und Regeltechnik sowie im Werkzeug- und Maschinenbau eingesetzt. Dabei werden die Potentiometer je nach Art der Bewegung des Schleifkontaktes, d.h. in Ausführung als Schiebe- oder Drehwiderstand als Weg- oder Winkelmesser bzw. -aufnehmer eingesetzt. Je nach dem Einsatz- bzw. Anwendungsgebiet sind die bekannten Potentiometer im Detail ausgeführt.
  • Entsprechend sind Potentiometer auch in der Patentliteratur beschrieben. So ist aus der europäischen Patentschrift 0 097 847 B1 ein linearer Wegaufnehmer mit einem Längsgehäuse mit einer Widerstandsbahn und einem auf dieser gleitenden, von einer Schubstange geführten Schleifer bekannt, die an ihrem Eintritt ins Gehäuse von einer Gleitlagerung gelagert ist, die ein elastisches Ringelement aufweist. Der lineare Wegaufnehmer zeichnet sich dadurch aus, dass das elastische Ringelement als einzige Verbindung zwischen einem stationären radial-äußeren Lager und ein zu diesem pendelnd bewegbaren radial-inneren Lager gleichzeitig in sich gegenüberliegenden Ringnuten der beiden Lager gehalten ist, wobei die Schubstange im inneren Lager gleitet. Der Aufbau des Wegabnehmers ist derart, dass Wegstellungen oder Verkantungen der den Schleifer tragenden Schubstange ausgeglichen werden können und die Schubstange gleitend geführt wird.
  • Ein aus dem deutschen Patent 40 37 493 C 2 bekanntes Potentiometer weist einen Träger für eine Widerstandsbahn und einen relativ zu diesem verschiebbaren Schlitten mit einer Einrichtung zur selektiven Auswahl einer definierten Stelle der Widerstandsbahn auf. Der Träger und der Schlitten weisen zumindest an einer Endstellung des Schlittens zusammenwirkenden Mitnahmeanschläge für den Träger auf, wobei der Träger nach Überwindung einer Arretierkraft in Richtung einer Schlittenbewegung beweglich gelagert ist. Mit dem Potentiometer wird sichergestellt, dass der Träger und die Widerstandsbahn zumindest in einer Schlitten-Endposition eine definierte relative Lage besitzen. Äußere Einwirkungen und Erschütterungen können den Träger nicht in Richtung der Schlittenbewegungen bewegen.
  • Ferner offenbart die Patentschrift DE 34 06 366 C 2 ein Trägersubstrat für ein Linearpotentiometer in Form eines Kunstharz enthaltenden Profils mit einer Kollektorbahn und einer Widerstandsbahn, wobei in das Trägerelement mindestens ein Kohlefaserbügel in Längsrichtung eingelagert ist und längs der Profiloberfläche kontaktierbar ist. Mit dem Trägersubstrat kann ein Linearpotentiometer einfacher Bauweise bei höchsten Genauigkeitsansprüchen zur Verfügung gestellt werden. Das Kohlefaserbündel kann die Kollektorbahn bilden oder als niederohmige Unterlage für eine aus sogenanntem Leitplastik (conductive plastic - leitfähiger Kunststoff) bestehende Kollektorbahn dienen. Mit Hilfe des Kohlefaserbündels kann eine bessere elektrische Übertragung als mit üblichen Leitsilberschichten erreicht werden.
  • Neben Drahtpotentiometern bzw. Feindrahtpotentiometern höherer Güte wurden weit verbreitet Kohleschichtpotentiometer in der Rundfunktechnik eingesetzt. Bei Letzteren wurde ein Rußpartikel enthaltender Lack als elektrisch leitende Schicht eingesetzt. Eine Verbesserung wurde dadurch erreicht, dass die Rußpigmente in einer Matrix aus Duroplastharzen vernetzt wurden. Die für diese sogenannten Leitkunststoff-(Leitplastik-) oder Conductive Plastic-Potentiometer eingesetzten Harze basieren auf Dialylisophalat (DAIP), einem hochtemperaturfesten Kunststoff. Die leitfähige Schicht der Leitkunststoff(CP)-Potentiometer wurde auf einen Kunststoffträger aus DAIP polymerisiert. Für die CP-Potentiometer werden in industrieller Fertigung Siebdrucktechniken zur Beschichtung unter Verwendung von Epoxid- und Phenolharzen als Bindemittel für CP-Pasten eingesetzt.
  • Die als kostengünstige und zuverlässige Sensoren eingesetzten Leitplastik-Potentiometer müssen die in Industrienormen wie der DIN oder der europäischen Norm CECC angegebene Linearität erfüllen. Erforderlich sind dabei Abweichungen einer Potentiometer-Kennlinie - Teil der Anschlussspannung in Abhängigkeit von Weg oder Winkel von einer idealen Geraden gemessen in Prozent - von weniger als 3%. Für Präzisionspotentiometer sind Linearitäten von weniger als einem Prozent vorgeschrieben. Diese können durch Linearisieren Werte von 0,02% erreichen.
  • Bei den üblichen, durch Drucken von Leitpolymer-Dickschichten auf Leiterplatten aus schwer entflammbaren Verbundwerkstoffen aus Epoxidharz und Glasfasergewebe, als FR4-Klassenmaterialien bezeichnet, hergestellten Potentiometern können ausreichende Linearitäten nur dann erreicht werden, wenn die Dicke der Kontaktmetallisierung kleiner als 25 µm ist. Bei üblicherweise eingesetzten Dicken der Kontaktmetallisierungen von bis zu 40 µm können nur Linearitäten bis 5% erreicht werden.
  • Die Linearität wird bei einem Siebdruckverfahren zur Herstellung eines Leitkunststoff-Potentiometers durch das das Potentiometer umgebende Layout einer entsprechenden Leiterplattenanordnung beeinflusst. Das begrenzt eine Integration von potentiometrischen Sensoren in der Elektronik auf Leiterplatten. Die Mikrolinearität kann durch Einstellung einer Homogenität der Schicht und das Design des Potentiometerschleiferkontaktes eingestellt bzw. erhöht werden. Um die erforderlichen Linearitäten von Leitplastik-Potentiometern einzustellen, ist es notwendig, die auf einem Trägermaterial des Potentiometers aufgebrachten elektrischen Leit- bzw. Widerstandsbahnen hinsichtlich der Dicke konstant zu halten.
  • Da der Querschnitt der Leiter- bzw. Widerstandsbahn die maßgebliche physikalische Größe ist, kann, sofern die Dicke der Leiterbahn technologisch nicht weiter kontrolliert oder eingestellt werden kann, ein entsprechender Ausgleich über eine Breite der Leiterbahn hergestellt werden. Eine solche Veränderung der Breite der Leiterbahn zur Einstellung eines gleichmäßigen Querschnitts ist aber aufwendiger und damit mit zusätzlichen Herstellungskosten verbunden, weil ein weiterer Arbeitsgang zum Abgleich der Breite der Leiterbahn durchgeführt werden muss. Bei einem sogenannten Trimmprozess können Linearitäten von weniger als 0,2% erreicht werden. Allerdings kann der Breitenausgleich im Bereich der Anbindung von Leitpolymer-Dickschicht und Kontaktmetallisierung vorzugsweise Kupfermetallisierung in einer Entfernung bis zu 2,5 mm nicht angewandt werden. Für den Abgleichsvorgang notwendige finanzielle Aufwendungen sind beträchtlich und verhindern im Grunde genommen die Anwendung einer Linearisierungstechnologie.
  • Es ist im Stande der Technik vorgeschlagen worden, eine nicht vollständig ausgehärtete Leiterplatte (Prepreg) mit einer Polymerdichtschicht zu bedrucken und diese dann unter Druck in einer Presse aushärten zu lassen, um die stufenförmige Topografie im Bereich der Anschlusskontakte zu vermeiden. Entsprechend der Güte der Stempeloberflächen der Presse ist die Oberfläche der Leiterplatte dann glatt. Dieser Prozess ist jedoch insbesondere hinsichtlich der Kosten sehr aufwendig.
  • Ebenso wie eine ausreichende Linearität eines Potentiometers über einen gleichmäßigen Aufbau einer elektrischen Widerstands- bzw. Leitungsanordnung erreicht werden kann, ist eine solche Voraussetzung für einen Impulswiderstand. Denn bei einer Übertragung von Leistungsimpulsen im Bereich von Mikrosekunden von einer Leistung von einigen Kilowatt können durch ungleichmäßige Schichtstrukturen der leitenden Elemente enorme lokale Erwärmungen, sogenannte Hot-Spots auftreten und zu einer Beeinträchtigung schlimmstenfalls zu einer Zerstörung des Widerstands führen.
  • Ein Impulswiderstand zur Ableitung eines Hochspannungsimpulses ist etwa aus der DE 10 2011 004 543 B4 bekannt. Der Widerstand enthält eine auf einem Substrat aufgebrachten Dickschicht, einen ersten Kontakt und einen zweiten Kontakt zur elektrischen Kontaktierung der Dickschicht, wobei der erste Kontakt und der zweite Kontakt in einer Längsrichtung der Dickschicht voneinander beabstandet sind, und wobei der erste Kontakt erste und zweite Kontaktelemente aufweist, die voneinander in Dickenrichtung der Dickschicht beabstandet sind, und wobei der zweite Kontakt erste und zweite Kontaktelemente aufweist, die voneinander in Dickenrichtung der Dickschicht beabstandet sind, wobei die ersten und zweiten Kontaktelemente des ersten Kontaktes außerhalb der Dickschicht in zumindest einem Kontaktbereich elektrisch miteinander kontaktiert sind, wobei die ersten und zweiten Kontaktelemente des zweiten Kontaktes außerhalb der Dickschicht in zumindest einem Kontaktbereich elektrisch miteinander kontaktiert sind, wobei sich zwischen den ersten und zweiten Kontaktelementen die Dickschicht befindet, wobei sich die ersten Kontaktelemente auf dem Substrat aufgebracht sind und die Dickschicht so auf dem Substrat aufgebracht ist, dass sie sich über die ersten Kontaktelemente hinweg erstreckt, wobei die ersten Kontaktelemente durch eine strukturierte Kupferbeschichtung gebildet sind, und wobei die zweiten Kontaktelemente jeweils durch eine gedruckte leitfähige dreidimensionale Struktur gebildet sind. Nachteilig ist der aufwendige Herstellungsprozess.
  • Aus der JP 2013 - 161 980 A ist ein Widerstandssubstrat bekannt, auf dem beabstandet zu einem Kollektorelement ein Widerstandselement mit einem Schleifkontakt darauf seitlich vorgesehen ist, wobei an zwei gegenüberliegenden Enden des Widerstandselementes jeweils ein Anschlusskontakt vorgesehen ist. Die Anschlusskontakte sind auf dem Widerstandssubstrat derart über eine elektrische Isolatorschicht verbunden, dass das Widerstandselement auf der Isolatorschicht auflaminiert ist.
  • Der Erfindung stellt sich die Aufgabe, eine Leiterplattenanordnung auf einfache Weise bereitzustellen, welche Leiterplattenanordnung in aktiven oder passiven elektrischen Schaltungs- bzw. Steuerungselementen, die eine hohe Präzision der elektrischen Parameter erfordern, eingesetzt werden kann.
  • Eine weitere Aufgabe der Erfindung ist es, durch Bereitstellen einer entsprechenden Leiterplattenanordnung mit hinsichtlich ihrer elektrischen Parameter gleichmäßigen elektrischen Schaltungselementen eine Verbesserung von aus der Leiterplattenanordnung aufgebauten Impulswiderständen oder Potentiometern zu erreichen.
  • Ausgehend von den Merkmalen des Oberbegriffs löst die Erfindung diese Aufgabe mit den kennzeichnenden Merkmalen des Anspruchs 1.
  • Demgemäß sieht die Erfindung eine Leiterplattenanordnung für ein Potentiometer, insbesondere ein als Weg- und Winkelaufnehmer einsetzbares Leitkunststoff-Potentiometer oder für einen Impulswiderstand mit wenigstens einer ersten Bahn aus einem leitenden Material und mit wenigstens einer zweiten Bahn aus einem leitenden Material vor. Dabei sind die wenigstens eine erste und die wenigstens eine zweite Bahn jeweils mit mindestens einem Anschluss-Kontaktelement aus einem elektrisch leitenden Material versehen. Weiter ist die wenigstens eine erste Bahn von einem Substrat der Leiterplattenanordnung durch eine dielektrische Schicht beabstandet, deren Dicke zumindest derjenigen des mindestens einen Anschluss-Kontaktelementes entspricht. Die Leiterplattenanordnung zeichnet sich dadurch aus, dass die dielektrische Schicht auf dem gesamten Substrat außerhalb des mindestens einen Anschluss-Kontaktelements vorgesehen ist und bündig mit dem mindestens einen Anschluss-Kontaktelement abschließt.
  • Die erfindungsgemäße Leiterplattenanordnung kann Grundlage für elektrische Schaltungselemente sein, bei denen die Spannungs- oder Strombelastung einerseits oder eine Homogenität der Leitungs- bzw. Widerstandselemente für einen funktionsgemäßen Einsatz hinsichtlich der Messgenauigkeit hohe Anforderungen an den Aufbau gestellt werden.
  • So sieht die Erfindung weiter ein Leitkunststoff-Potentiometer vor, das als Weg- und Winkelaufnehmer einsetzbar ist und eine erfindungsgemäße Leiterplattenanordnung umfasst. Ferner sieht die Erfindung einen Impulswiderstand vor, der eine erfindungsgemäße Leiterplattenanordnung enthält.
  • Die Erfindung bringt den Vorteil mit sich, dass die einem Stromtransport dienenden Bahnen auf der Leiterplattenanordnung weitestgehend vor elektrischen Störungen, die durch das Substrat hervorgerufen sind, geschützt sind und dass die Herstellung der Leiterplattenanordnung einfach ist.
  • Weitere Vorteile ergeben sich aus den Unteransprüchen.
  • In einer Ausführung der erfindungsgemäßen Leiterplattenanordnung umfasst die dielektrische Schicht bzw. das entsprechende dielektrische Material einen Lötstopplack. Da Lötstopplack idR auf vielen Leiterplatten bzw. Leiterplattenanordnungen aufgebracht wird, ist das erfindungsgemäße Aufbringen der Schicht herstellungstechnisch einfach und mit äußerst geringen Kosten verbunden. Das Aufbringen der Lötstopplack-Schicht erfolgt bevorzugt mittels eines Gießverfahrens.
  • Eine andere Ausführungsform der erfindungsgemäßen Leiterplattenanordnung zeichnet sich dadurch aus, dass die dielektrische Schicht bzw. das entsprechende dielektrische Material eine Polymerpaste umfasst.
  • Auch kann die Dicke der dielektrischen Schicht die Dicke des mindestens einen Anschluss-Kontaktelementes übersteigen. Hier ist die Möglichkeit einer leitenden Vergütung des mindestens einen Anschluss-Kontaktelementes möglich.
  • In einer bevorzugten Ausführungsform der erfindungsgemäßen Leiterplattenanordnung ist die dielektrische Schicht zwischen einer auf dem Substrat aufgebrachten Grundschicht und einer darauf vorgesehenen Leit-Polymerschicht vorgesehen. Hier können die elektrischen Parameter der wenigstens einen ersten Bahn gezielt eingestellt werden. Dann kann die Leit-Polymerschicht den mindestens einen Anschlusskontakt zumindest teilweise bedecken.
  • Ist die wenigstens eine erste Bahn als Widerstandsbahn und die wenigstens eine zweite Bahn als Kollektor-Leitbahn ausgebildet, die jeweils mit mindestens einem Kontaktelement elektrisch leitend verbunden sind, so kann die Leiterplattenanordnung mit Vorteil zur Realisierung eines Potentiometers, insbesondere eines Leitkunststoff-Potentiometers eingesetzt werden. Somit wird die Aufgabe gelöst, bei einem Leitkunststoff-Potentiometer die erforderliche Linearität auf einfache Weise einstellen zu können.
  • Bei einer Herstellung der Leiterplattenanordnung kann die dielektrische Schicht durch ein Siebdruckverfahren aufgebracht werden.
  • Bei einem erfindungsgemäßen Leitkunststoff-Potentiometer sind die wenigstens eine erste Bahn und die wenigstens eine zweite Bahn Bestandteil des Potentiometers.
  • Der erfindungsgemäße Impulswiderstand umfasst die wenigstens eine erste Bahn. Insbesondere dann ist das mindestens eine Anschluss-Kontaktelement vorzugsweise aus einem metallenen Material gebildet.
  • Im Rahmen der Erfindung kann die Leiterplattenanordnung sowohl als ein- als auch als zweiseitige Leiterplattenanordnung oder als mehrlagige Leiterplattenanordnung ausgeführt sein. Die erfindungsgemäße Leiterplattenanordnung kann vorzugsweise photochemisch hergestellt sein und die Schritte eines Bohrens, Durchkontaktierens im Falle von doppelseitigen Leiterplatten, eines Laminierens von Photoresist, eines Belichtens, Entwickeins, Ätzens, Spülens und Trocknens umfassen. Kupferschichten können nach dem Ätzen galvanisch verstärkt werden. Auf Teilflächen oder ganzflächig können ebenso Zinn, Nickel oder Gold galvanisch zum Schutz der Kupferschichten vor Oxidation oder zu Kontaktierungszwecken aufgebracht werden. Schließlich kann Lötstopplack zur Abdeckung der Leiterbahnen unter Freilassung von Lötstellen aufgebracht werden. Es versteht sich, dass eine erfindungsgemäße Leiterplattenanordnung eine Vielzahl gleicher oder unterschiedlicher Leiterbahnen, Kontaktierungsstellen bzw. Anschlusselementen für aufzubringende Bauelemente und dgl. aufweisen kann und unter Verwendung der zahlreichen, bekannten Herstellungstechniken herstellbar ist.
  • Im Folgenden wird die Erfindung anhand von Ausführungsbeispielen näher erläutert, wobei auf die in unterschiedlichen Maßstäben gehaltenen und zum Teil schematisch stark vereinfachten Figuren Bezug genommen wird. Die Erfindung wird nachfolgend anhand einer einem Aufbau eines Leitkunststoff-Potentiometers dienenden Leiterplattenanordnung veranschaulicht. Es zeigen:
    • 1 eine perspektivische Darstellung eines Potentiometers,
    • 2 ein Schaltbild dazu,
    • 3 einen Aufbau einer Leiterplatte,
    • 4 einen vergrößerten Schnitt des mit dem Buchstaben A in 3 gekennzeichneten Bereichs entlang der Linie s,
    • 5 einen mit dem Potentiometer erreichbaren Widerstandsverlauf ggü. einem Verschiebeweg,
    • 6 eine der 4 entsprechende Schnittdarstellung einer erfindungsgemäßen Leiterplattenanordnung in einem Potentiometer,
    • 7 eine graphische Darstellung von Potentiometer-Linearitäten,
    • 8a eine Leiterplattenanordnung mit einem Potentiometer aus dem Stand der Technik und
    • 8b eine Linearitätsdarstellung des Potentiometers nach 8a.
  • Eine erfindungsgemäße Leiterplattenanordnung zum Aufbau eines Leitkunststoff(CP)-Potentiometers weist nach 1 eine Kollektorbahn 1 und eine parallel zu dieser verlaufende Widerstandsbahn 2 auf, wobei die beiden Bahnen 1, 2 über einen Doppelschleifkontakt 3 elektrisch leitend miteinander verbunden sind. Eine Übertragung des entsprechenden, in 2 gezeigten Schaltbilds des Leitkunststoff-Potentiometers auf eine Darstellung einer Leiterplattenanordnung bzw. Leiterplatte 4 ist in 3 unter Weglassung des Doppelschleifkontaktes 3 dargestellt. Die Kollektorbahn 1 und die Widerstandsbahn 2 sind entsprechend den Leitfähigkeits- bzw. Widerstandsspezifikationen aus Leitpolymeren gebildet. Die Leiterplatte 4 ist aus schwer entflammbaren Verbundwerkstoffen aus Epoxidharz und Glasfasergewebe (FR4-Klassenmaterialien) gebildet. Mit der Kollektorbahn 1 ist ein vorzugsweise aus Kupfer gebildeter Anschlusskontakt 5 und mit der Widerstandsbahn 2 sind stirnseitig Anschlusskontakte 6, 7, die ebenfalls aus Kupfer gebildet sind, elektrisch leitend verbunden.
  • Wie aus 4 ersichtlich ist, weist die Widerstandsbahn 2 in dem Bereich 8 auf der Leiterplatte 4 eine gleichmäßige Schichtdicke auf. Diese ist im Vergleich zur Dicke des Anschlusskontaktes 6 geringer. Um eine elektrisch störungsfreie Anbindung von Widerstandsbahn 2 und Anschlusskontakt 6 zu gewährleisten, wird im gegenwärtigen Stand der Technik das Leitpolymer auf dem Anschlusskontakt 6 aufgebracht. Die dortige Leitpolymerschicht 9 weist zwar eine im Gegensatz zu der direkt auf der Leiterplatte 4 aufgebrachten Widerstandsbahn 2 eine kleinere Schichtdicke auf. Im Anschlussbereich 10 zwischen dem Bereich 8 und dem Anschlusskontakt 6 jedoch nimmt die Schichtdicke der Leitpolymerschicht zu. Allerdings wird die durch die Dicke des Anschlusskontaktes 6 bedingte Stufe 10 in der Regel nicht ausgeglichen. Durch die Schichtdickenänderungen im Bereich 10 und in einem entsprechenden Bereich zunehmender Schichtdicke im Ansatzbereich des Anschlusskontaktes 7 (nicht gezeigt in der 4) bedingt weicht wie in 5 gezeigt die Potentiometerkennlinie 11 insgesamt von einem idealen linearen, durch das Bezugszeichen 12 angedeuteten Verlauf ab. Die Abweichungen treten dabei in Richtung der Bewegung des Doppelschleifers 3 hinter bzw. vor dem Anschlusskontakt 6 bzw. 7 auf.
  • Zur Vermeidung des die Linearitätsabweichungen des Potentiometers bedingenden stufenartigen Bereichs zu den Anschlusskontakten 6, 7 hin ist erfindungsgemäß wie aus 6 ersichtlich auf der Leiterplatte 4 zwischen den Anschlusskontakten 6, 7 eine Lötstopplack-Schicht 14 in üblicher Dickschichttechnologie aufgebracht worden. Die Schichtdicke der Lötstopplack-Schicht 14 entspricht der Dicke der Anschlusskontakte 6, 7, sodass die Lötstopplack-Schicht 14 und die Anschlusskontakte 6, 7 bündig abschließen. Auf die Lötstopplack-Schicht 14 und die angrenzenden Anschlusskontakte 6, 7 wird nach 6 eine Leitpolymerschicht 13 zur Bildung der Widerstandsbahn 2' aufgebracht. Durch die Beseitigung des topografischen Höhenunterschieds zwischen den Anschlusskontakten 6, 7 und der zwischen diesen nach dem Stand der Technik wie in 4 gezeigt befindlichen Leitpolymerschicht 10 bei gleichzeitiger Bedeckung mit der gleichmäßigen Leitpolymerschicht 13 wird erfindungsgemäß eine gleichmäßige Widerstandsbahn 2' erhalten. Dadurch wird eine über den gesamten Verschiebeweg ausreichend gute, durch den Verlauf 15 in 7 angezeigte Linearität des Potentiometers erreicht. Diese ist gegenüber der in der 7 ebenfalls angezeigten Linearität 16 eines gemäß dem Stand der Technik hergestellten Potentiometers deutlich verbessert. Die maximalen Linearitätsabweichungen 16 von -3% und +3% werden von Schichtdickenänderungen der Widerstandsbahn in einem Anschlussbereich zu einer Kontaktmetallisierung, welche durch die Herstellung von Leiterplattenanordnungen gemäß dem Stand der Technik bedingt sind, hervorgerufen.
  • Zum Vergleich ist in 8a eine insgesamt mit dem Bezugszeichen 20 versehene Leiterplattenanordnung mit einem integrierten potentiometrischen Sensor 22 und einer Vielzahl von Leiterbahnen 23a-c sowie Kontaktierungen bzw. Anschlusskontaktelementen 24, 25, 26 unterschiedlicher geometrischer Formen gezeigt. Eine bei einem Siebdruckverfahren zur Herstellung der Leiterplattenanordnung eingesetzte Rakel (nicht gezeigt) bildet eine Topographie von innerhalb einer ovalen Strichlinie 28 angeordneten elektrischen Leitungselementen auf eine Schichtdicke der Widerstandsbahn 29 des potentiometrischen Sensors 22 ab. Beim Aufbringen einer Leitpolymerdickschicht 30 im Siebdruckverfahren wird die Rakel entsprechend den Höhen bzw. Schichtdicken der Leitungselemente 31a-c geführt und beeinflusst so die Schichtdicke der Leitpolymerdickschicht 30 in dem von der Strichlinie 28 umgebenen Bereich an Positionen, die den Leitungselementen 31a-c jeweils entsprechen. Die Folge sind von den Pfeilen 32, 33 in 8b umgebene Änderungen der Linearität des potentiometrischen Sensors 22.
  • Entsprechend der über ein Siebdruckverfahren zwischen den Anschlusskontakten 6, 7 ( 3) aufgebrachten Lötstopplack-Schicht 14 (6) kann eine Lötstopplack-Schicht vorzugsweise auch im Bereich der Kollektorbahn 1 neben dem Anschlusskontakt 5 (3) entsprechend aufgebracht werden. Weiter ergibt sich im Rahmen der Erfindung herstellungstechnisch dadurch eine Verbesserung, dass auf der gesamten Leiterplatte 4 mit Ausnahme der metallenen Anschlusskontakte 5, 6, 7 Lötstopplack aufgebracht wird.
  • Die Erfindung ist nicht auf das anhand der Figuren beschriebene Ausführungsbeispiel beschränkt, sondern kann in vielfacher Weise modifiziert werden. So kann die Leiterplattenanordnung im Rahmen der Erfindung anders als gezeigt einen mehrschichtigen Aufbau aufweisen. So kann die anhand der Figuren dargestellte Ausführung der Erfindung auch auf einer auf mehreren Zwischenschichten befindlichen oberen Lage eines solchen mehrschichtigen Leiterplattenaufbaus vorgesehen sein. Weiterhin versteht sich, dass sowohl die Kontaktanschlüsse als auch die gezeigten Lötstoppschichten oder die elektrischen Schichten entsprechend den Anforderungen des Bauteils, in dem die Leiterplatte Eingang finden soll, strukturiert sein können.

Claims (11)

  1. Leiterplattenanordnung für ein Potentiometer, insbesondere ein als Weg- und Winkelaufnehmer einsetzbares Leitkunststoff-Potentiometer und/oder für einen Impulswiderstand mit wenigstens einer ersten Bahn (2) aus einem leitenden Material und mit wenigstens einer zweiten Bahn (1) aus einem leitenden Material, wobei die wenigstens eine erste (2) und die wenigstens eine zweite Bahn (1) jeweils mit mindestens einem Anschluss-Kontaktelement (6, 7; 5) aus einem elektrisch leitenden Material versehen sind, wobei zumindest die wenigstens eine erste Bahn (2) von einem Substrat (4) der Leiterplattenanordnung durch eine dielektrische Schicht (14) beabstandet ist, deren Dicke zumindest derjenigen des mindestens einen Anschluss-Kontaktelementes (6, 7; 5) entspricht, dadurch gekennzeichnet, dass die dielektrische Schicht (14) auf dem gesamten Substrat (4) außerhalb des mindestens einen Anschluss-Kontaktelements (6, 7; 5) vorgesehen ist und bündig mit dem mindestens einen Anschluss-Kontaktelement (6, 7; 5) abschließt.
  2. Leiterplattenanordnung nach Anspruch 1, dadurch gekennzeichnet, dass die dielektrische Schicht (14) einen Lötstopplack umfasst.
  3. Leiterplattenanordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die dielektrische Schicht (14) eine Polymerpaste umfasst.
  4. Leiterplattenanordnung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass die Dicke der dielektrischen Schicht (14) die Dicke des mindestens einen Anschluss-Kontaktelementes (6, 7; 5) übersteigt.
  5. Leiterplattenanordnung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass die dielektrische Schicht (14) zwischen einer auf dem Substrat (4) aufgebrachten Beschichtung und einer Leit-Polymerschicht (13) vorgesehen ist.
  6. Leiterplattenanordnung nach Anspruch 5, dadurch gekennzeichnet, dass die Leit-Polymerschicht (13) den mindestens einen Anschlusskontakt (6, 7; 5) zumindest teilweise bedeckt.
  7. Leiterplattenanordnung nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass die wenigstens eine erste Bahn (2) als Widerstandsbahn und die wenigstens eine zweite Bahn (1) als Kollektor-Leitbahn ausgebildet ist, die jeweils mit mindestens einem Kontaktelement (6, 7; 5) elektrisch leitend verbunden sind.
  8. Leiterplattenanordnung nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass das mindestens eine Anschluss-Kontaktelement (6, 7; 5) aus einem metallenen Material gebildet ist.
  9. Leiterplattenanordnung nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, dass die dielektrische Schicht (14) durch ein Siebdruckverfahren aufbringbar ist.
  10. Leitkunststoff-Potentiometer, das als Weg- und Winkelaufnehmer einsetzbar ist, umfassend eine Leiterplattenanordnung nach einem der Ansprüche 1 bis 9.
  11. Impulswiderstand enthaltend eine Leiterplattenanordnung nach einem der Ansprüche 1 bis 9.
DE102016003121.2A 2016-03-15 2016-03-15 Leiterplattenanordnung Active DE102016003121B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102016003121.2A DE102016003121B4 (de) 2016-03-15 2016-03-15 Leiterplattenanordnung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102016003121.2A DE102016003121B4 (de) 2016-03-15 2016-03-15 Leiterplattenanordnung

Publications (2)

Publication Number Publication Date
DE102016003121A1 DE102016003121A1 (de) 2017-09-21
DE102016003121B4 true DE102016003121B4 (de) 2019-01-03

Family

ID=59751743

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102016003121.2A Active DE102016003121B4 (de) 2016-03-15 2016-03-15 Leiterplattenanordnung

Country Status (1)

Country Link
DE (1) DE102016003121B4 (de)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3406366A1 (de) 1984-02-22 1985-08-22 Novotechnik Kg Offterdinger Gmbh & Co, 7302 Ostfildern Traegerlaengssubstrat fuer linearpotentiometer und verfahren zu dessen herstellung
EP0097847B1 (de) 1982-06-28 1990-01-17 Horst Siedle Kg Linearer Wegaufnehmer
DE4037493A1 (de) 1989-12-18 1991-06-20 Volkswagen Ag Wegaufnehmer, insbesondere potentiometer
DE19715658A1 (de) * 1997-04-16 1998-10-22 Philips Leiterplatten At Gmbh Multifunktions-Leiterplatte mit opto-elektronisch aktivem Bauelement
DE102011004543B4 (de) 2011-02-22 2013-02-21 Würth Elektronik GmbH & Co. KG Widerstand, Leiterplatte und elektrisches oder elektronisches Gerät
JP2013161890A (ja) * 2012-02-02 2013-08-19 Alps Electric Co Ltd 抵抗基板およびその製造方法
JP2013161980A (ja) 2012-02-06 2013-08-19 Nitto Denko Corp 太陽電池モジュール、裏面電極型太陽電池素子ユニットおよび粘着シート

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0097847B1 (de) 1982-06-28 1990-01-17 Horst Siedle Kg Linearer Wegaufnehmer
DE3406366A1 (de) 1984-02-22 1985-08-22 Novotechnik Kg Offterdinger Gmbh & Co, 7302 Ostfildern Traegerlaengssubstrat fuer linearpotentiometer und verfahren zu dessen herstellung
DE3406366C2 (de) * 1984-02-22 1988-10-20 Novotechnik Gmbh Messwertaufnehmer, 7302 Ostfildern, De
DE4037493A1 (de) 1989-12-18 1991-06-20 Volkswagen Ag Wegaufnehmer, insbesondere potentiometer
DE4037493C2 (de) * 1989-12-18 2000-12-07 Volkswagen Ag Wegaufnehmer, insbesondere Potentiometer
DE19715658A1 (de) * 1997-04-16 1998-10-22 Philips Leiterplatten At Gmbh Multifunktions-Leiterplatte mit opto-elektronisch aktivem Bauelement
DE102011004543B4 (de) 2011-02-22 2013-02-21 Würth Elektronik GmbH & Co. KG Widerstand, Leiterplatte und elektrisches oder elektronisches Gerät
JP2013161890A (ja) * 2012-02-02 2013-08-19 Alps Electric Co Ltd 抵抗基板およびその製造方法
JP2013161980A (ja) 2012-02-06 2013-08-19 Nitto Denko Corp 太陽電池モジュール、裏面電極型太陽電池素子ユニットおよび粘着シート

Also Published As

Publication number Publication date
DE102016003121A1 (de) 2017-09-21

Similar Documents

Publication Publication Date Title
DE2524437C3 (de) Schalttafelstruktur einer kapazitiv gekoppelten Tastatur
DE4135007C2 (de) SMD-Bauelemente mit Maßnahmen gegen Lötbrückenbildung und Temperaturwechselbeanspruchung
DE69207520T2 (de) Elektrische Leiterplattenbaugruppe und Herstellungsverfahren für eine elektrische Leiterplattenbaugruppe
DE3610821C2 (de)
DE19738531A1 (de) Auf Druck ansprechender Widerstand
DE2715475A1 (de) Veraenderbarer widerstand
DE2937886C2 (de)
DE1817434B2 (de) Verfahren zur Herstellung einer elektrischen Leitungsanordnung
DE112015006047T5 (de) Herstellungsverfahren für eine räumliche leiterplatte, räumliche leiterplatte und substrat für eine räumliche leiterplatte
DE2910451A1 (de) Schalttafel mit kapazitiven beruehrungstasten und verfahren zu deren herstellung
DE102004034185B3 (de) Temperaturfühler und Verfahren zu dessen Herstellung
WO1992000594A1 (de) Schalteranordnung mit regelbarem widerstand
DE3928036C2 (de)
EP1371273B1 (de) Verbund aus flächigen leiterelementen
DE112013001486T5 (de) Chipwiderstand zur einbettung in eine leiterplatte und verfahren zu dessen herstellung
DE102007030414B4 (de) Verfahren zur Herstellung einer elektrisch leitfähigen Struktur
DE102016003121B4 (de) Leiterplattenanordnung
DE60036907T2 (de) Verfahren zur herstellung von widerständen
EP2312288B1 (de) Temperatursensor mit Multilayer-Leiterplatine
DE102011004543B4 (de) Widerstand, Leiterplatte und elektrisches oder elektronisches Gerät
EP3413342A1 (de) Elektronische baugruppe und verfahren zur herstellung einer solchen
DE102011085471A1 (de) Anordnung zur Direktkontaktierung von Kontaktmitteln und zugehörige Anschlusseinheit für eine Druckmesszelle
EP3263471B1 (de) Etikettensensor zum abtasten von etiketten auf einem trägerband
DE3222938C2 (de) Vielschicht-Keramikplatte mit mindestens einem darin gebildeten Kondensator
DE112020001355T5 (de) Chip-widerstand

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R081 Change of applicant/patentee

Owner name: DIETRICH, FRANK, DE

Free format text: FORMER OWNER: GGP SCHALTUNGEN GMBH, 37520 OSTERODE, DE

R082 Change of representative

Representative=s name: HARTUNG, JOACHIM, DIPL.-PHYS. DR.RER.NAT., DE

R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R081 Change of applicant/patentee

Owner name: DIETRICH, FRANK, DE

Free format text: FORMER OWNER: GGP ELECTRONICS GMBH, 37520 OSTERODE, DE