DE102015208689A1 - Mechanische Stress-Entkopplung in Halbleitervorrichtungen - Google Patents

Mechanische Stress-Entkopplung in Halbleitervorrichtungen Download PDF

Info

Publication number
DE102015208689A1
DE102015208689A1 DE102015208689.5A DE102015208689A DE102015208689A1 DE 102015208689 A1 DE102015208689 A1 DE 102015208689A1 DE 102015208689 A DE102015208689 A DE 102015208689A DE 102015208689 A1 DE102015208689 A1 DE 102015208689A1
Authority
DE
Germany
Prior art keywords
trench
semiconductor device
region
line
sidewalls
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102015208689.5A
Other languages
English (en)
Other versions
DE102015208689B4 (de
Inventor
Steffen Bieselt
Dirk Meinhold
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102015208689A1 publication Critical patent/DE102015208689A1/de
Application granted granted Critical
Publication of DE102015208689B4 publication Critical patent/DE102015208689B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B3/00—Devices comprising flexible or deformable elements, e.g. comprising elastic tongues or membranes
    • B81B3/0097—Devices comprising flexible or deformable elements not provided for in groups B81B3/0002 - B81B3/0094
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
    • B81C1/00055—Grooves
    • B81C1/00063—Trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/764—Air gaps

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Pressure Sensors (AREA)

Abstract

Gemäß einem Halbleitervorrichtungsherstellungsverfahren werden ein erster Graben und ein zweiter Graben in einer halbfertigen Halbleitervorrichtung gleichzeitig geätzt. Der erste Graben ist ein mechanischer Entkopplungsgraben zwischen einem ersten Gebiet einer zukünftigen Halbleitervorrichtung und einem zweiten Gebiet davon. Das Verfahren umfasst ferner das gleichzeitige Passivieren oder Isolieren von Seitenwänden des ersten Grabens und des zweiten Grabens. Eine verwandte Halbleitervorrichtung umfasst einen ersten Graben, der konfiguriert ist, eine mechanische Entkopplung zwischen einem ersten Gebiet und einem zweiten Gebiet der Halbleitervorrichtung bereitzustellen. Die Halbleitervorrichtung umfasst ferner einen zweiten Graben und eine Seitenwandbeschichtung an Seitenwänden des ersten Grabens und des zweiten Grabens. Die Seitenwandbeschichtung an den Seitenwänden des ersten Grabens und an den Seitenwänden des zweiten Grabens sind aus dem gleichen Material.

Description

  • GEBIET
  • Die Erfindung bezieht sich auf ein Verfahren, beispielsweise auf dem Gebiet der Halbleitervorrichtungsherstellung und/oder der MEMS(mikro-elektrisch-mechanisches System)-Herstellung. Die Erfindung bezieht sich auch auf eine Halbleitervorrichtung. Ferner bezieht sich die Erfindung auf eine mechanische Stress-Entkopplung integrierter Vorrichtungen und auf verwandte Herstellungsverfahren.
  • HINTERGRUND
  • Halbleiter-integrierte Vorrichtungen können elektronische Komponenten, mechanische Komponenten und/oder Wandler-Komponenten umfassen. Beispiele für elektronische Komponenten sind Dioden, Transistoren, elektrische Widerstände, elektrische Ladungsspeicherelemente etc. Mechanische Komponenten können beispielsweise Membranen, Massen, Balken und/oder Federn sein, die in Beschleunigungssensoren, Drucksensoren, Mikrophonen, Lautsprechern, optischen Mikro-Spiegel-Vorrichtungen usw. eingesetzt werden können. Eine Wandler-Komponente kann einen Fotodetektor, einen Temperatursensor, einen Lichtsensor, eine Licht-aussendende Vorrichtung, Magnetfeldsensoren oder ähnliches umfassen oder sein.
  • Je nach Art der integrierten Halbleitervorrichtung (beispielsweise eine analoge, digitale, mit oder ohne Wandler-Komponenten, die eine Umwandlung von einem elektrischen Signal in eine andere physikalische Größe, oder umgekehrt, ausführen) kann eine integrierte Halbleitervorrichtung durch eine Drift von elektrischen Parametern und/oder anderen Parametern beeinträchtigt sein. Diese Drift elektrischer/nicht-elektrischer Parameter kann unter anderem durch mechanische Deformationen (beispielsweise durch Biegen) des Halbleiternacktchips (oder Halbleiter-elemente) in der Einhausung der Vorrichtung aufgrund von durch die gleiche Einhausung verursachtem Stress hervorgerufen werden. Drucksensoren (p-Sensoren), Beschleunigungssensoren (g-Sensoren) oder eigentlich auch jede integrierte oder autarke MEMS-Vorrichtung kann grundsätzlich eine Verlagerung von wichtigen Leistungsindikatoren (Empfindlichkeit, Offset, Temperaturabhängigkeit, Linearität, Resonanzfrequenz, ...) vom Deformierungsstress erfahren, der auf das Substrat (oder Passivierung) durch die Einhausung ausgeübt wird.
  • ZUSAMMENFASSUNG
  • Gemäß einem vorgeschlagenen Verfahren werden ein erster Graben und ein zweiter Graben gleichzeitig in eine halbfertige Halbleitervorrichtung eingeätzt. Der erste Graben ist ein mechanischer Entkopplungsgraben zwischen einem ersten Gebiet der halbfertigen Halbleitervorrichtung und einem zweiten Gebiet davon. Das Verfahren umfasst ferner das Passivieren oder Isolieren von Seitenwänden des ersten Grabens und des zweiten Grabens, worin das Passivieren oder Isolieren gleichzeitig im ersten und zweiten Graben ausgeführt wird.
  • Gemäß einem weiteren vorgeschlagenen Verfahren werden ein erster Graben und ein zweiter Graben gleichzeitig in einer Substratanordnung geätzt. Der zweite Graben weist eine größere Breite als der erste Graben auf. Das Verfahren umfasst auch das Ablagern eines ersten Metalls an Seitenwänden des ersten Grabens und des zweiten Grabens. Das Material wächst lokal nahe einer Öffnung des ersten Grabens während der Ablagerung zusammen und verschließt somit den ersten Graben. Als ein Ergebnis bleibt ein Lunker oder Lunker-Filamente im ersten Graben zurück. Der zweite Graben verschließt sich bei der Ablagerung des Materials aufgrund der größeren Breite des zweiten Grabens nicht. Das Verfahren umfasst ferner das Auffüllen des zweiten Grabens mit einem zweiten Material, jedoch nicht des ersten Grabens, da der erste Graben durch das erste Material zuvor verschlossen worden ist.
  • Eine Halbleitervorrichtung umfasst einen ersten Graben, der konfiguriert ist, eine mechanische Entkopplung zwischen einem ersten Gebiet und einem zweiten Gebiet der Halbleitervorrichtung bereitzustellen. Die Halbleitervorrichtung umfasst auch einen zweiten Graben und eine Seitenwandbeschichtung an Seitenwänden des ersten Grabens und des zweiten Grabens. Die Seitenwandbeschichtung an den Seitenwänden des ersten Grabens und an den Seitenwänden des zweiten Grabens sind aus dem gleichen Material.
  • Eine Halbleitervorrichtung umfasst einen Front-End-Of-Line-Abschnitt, einen Back-End-Of-Line-Abschnitt, einen Front-End-Of-Line-Graben und einen Back-End-Of-Line-Graben. Der Front-End-Of-Line-Graben ist im Front-End-Of-Line-Abschnitt ausgebildet, und konfiguriert, ein erstes Gebiet der Halbleitervorrichtung von einem zweiten Gebiet der Halbleitervorrichtung mechanisch zu entkoppeln. Der Back-End-Of-Line-Graben ist im Back-End-Of-Line-Abschnitt ausgebildet, und konfiguriert, das erste Gebiet vom zweiten Gebiet mechanisch zu entkoppeln. Der Back-End-Of-Line-Graben ist relativ zum Front-End-Of-Line-Graben seitlich versetzt, sodass eine Grundfläche des Front-End-Of-Line-Grabens eine Grundfläche des Back-End-Of-Line-Grabens nicht überlappt.
  • Zumindest einige Implementierungs-Aspekte und -Beispiele der vorliegenden Erfindung basieren auf der Feststellung, dass eine mechanische Entkopplung bestimmter Gebiete einer Halbleitervorrichtung durch ein Bereitstellen von speziell dafür vorgesehenen Gräben entlang einer Grenzlinie des Gebiets erreicht werden kann, das von einem anderen Gebiet (oder anderen Gebieten) der Halbleitervorrichtung mechanisch entkoppelt werden soll. Gemäß zumindest einigen hierin beschriebenen Aspekten ist es möglich, diese speziell dafür vorgesehenen Gräben ohne oder mit nur geringem zusätzlichen Herstellungsaufwand zu erstellen, wenn die Halbleitervorrichtung andere Gräben ohnehin für andere Zwecke (beispielsweise elektrische Isolierung, das Bereitstellen eines elektrischen Kontakts für eine tiefliegende Substratschicht) umfasst. Einige Implementierungsbeispiele bieten einen hoch effizienten, durchgehenden Graben für eine mechanische Entkopplung an, die sich durch einen Front-End-Of-Line(FEOL)-Abschnitt und auch durch einen Back-End-Of-Line(BEOL)-Abschnitt der Halbleitervorrichtung hindurch erstreckt. Beide Abschnitte (FEOL und BEOL) dieses durchgehenden Grabens können auf homogene Art und Weise passiviert werden. Alternativ dazu kann eine mechanische Entkopplung typischerweise auch durch das Bereitstellen eines Grabens lediglich im Front-End-Of-Line-Abschnitt, lediglich im Back-End-Of-Line-Abschnitt oder als einzelne nicht-verbundene Gräben sowohl im Front-End-Of-Line-Abschnitt als auch im Back-End-Of-Line-Abschnitt erreicht werden.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Ausführungsformen der vorliegenden Erfindung werden hierin mit Bezug auf die beigefügten Zeichnungen beschrieben.
  • 1 stellt ein schematisches Flussdiagramm eines Herstellungsverfahrens einer Halbleitervorrichtung mit Abänderungen dar, um Gräben für ein mechanisches Entkoppeln zu erstellen;
  • 2 stellt ein schematisches Flussdiagramm eines Herstellungsverfahrens gemäß einem Implementierungsbeispiel dar;
  • 3 stellt ein schematisches Flussdiagramm eines Herstellungsverfahrens gemäß einem weiteren Implementierungsbeispiel dar;
  • 4 stellt einen schematischen Querschnitt einer Halbleitervorrichtung während der Herstellung im Anschluss an einen Grabenätzungsschritt dar;
  • 5 stellt einen schematischen Querschnitt der Halbleitervorrichtung aus 8 dar, nachdem ein Passivierungs- und/oder Isolier-Material unter anderem an den Seitenwänden des Standard-Grabens und des Entkopplungsgrabens abgelagert worden ist;
  • 6 stellt einen schematischen Querschnitt der Halbleitervorrichtung aus 9 dar, nachdem der Standard-Graben mit einem Füllmaterial, beispielsweise mit polykristallinem Silizium, gefüllt, und ein chemisch-mechanisches Polieren ausgeführt worden ist;
  • 7 stellt einen schematischen Querschnitt der Halbleitervorrichtung aus 10 dar, nachdem ein Plasma-Ätzungsschritt ausgeführt worden ist;
  • 8 stellt einen schematischen Querschnitt der Halbleitervorrichtung aus 11 dar, nachdem eine Flache-Graben-Isolierung (STI; STI = shallow trench isolation) ausgeführt worden ist;
  • 9 stellt einen schematischen Querschnitt einer Halbleitervorrichtung, umfassend eine epitaxiale Silizium-Membran (EPI-Si-Membran) und integriertes Stress-Entkoppeln im Sensor-Isolier-Graben mit separater BEOL-offener-Ausgestaltung dar;
  • 10 stellt einen schematischen Querschnitt einer Halbleitervorrichtung ähnlich zu 13 dar, jedoch mit einem BEOL-Abschnitt des/der Entkopplungs-Grabens/-Gräben, die mit einer Sensoröffnung kombiniert werden;
  • 11 stellt einen schematischen Querschnitt einer Halbleitervorrichtung dar, die eine EPI-Si-Membran und eine unabhängige Stress-Entkopplung mit separatem Dichtungsring um den Drucksensor herum umfasst (wobei der Drucksensor lediglich ein Beispiel ist);
  • 12 stellt einen schematischen Querschnitt einer Halbleitervorrichtung dar, die eine dünne Poly-Si-Membran (oder alternativ dazu eine Kohlenstoffmembran; Kohlenstoffsensor) und eine Stress-Entkopplung mit Graben-Sensor-Freisetzungs(TR/WL)-Dichtungsring um den Sensorbereich herum umfasst;
  • 13 stellt einen schematischen Querschnitt einer Halbleitervorrichtung dar, die eine dünne Poly-Si-Membran (oder alternativ dazu eine Kohlenstoffmembran; Kohlenstoffsensor) und eine Stress-Entkopplung mit Graben-Sensor-Freisetzungs(TR/WL)-Dichtring um den Sensorbereich zuoberst auf Venezia (Vergrabene Röhren/ lokaler SOI(silicon-on-insulator)-„Silizium-auf-Isolator”) umfasst;
  • 14 stellt einen schematischen Querschnitt einer Halbleitervorrichtung dar, die eine dünne Poly-Si-Membran (oder alternativ dazu eine Kohlenstoffmembran; Kohlenstoffsensor) und eine Stress-Entkopplung mit einem TR/WL-Dichtungsring um den Sensorbereich zuoberst auf Venezia (SON – silicon-on-nothing – ”Silizium-auf-nichts”) umfasst;
  • 15 stellt einen schematischen Querschnitt einer Halbleitervorrichtung dar, die ähnlich 18 ist, wobei jedoch deren plattenförmiger Hohlraum keine Säulen aufweist und die Entkopplungsgräben dafür zur Stützung den Abschnitt der Substratanordnung aufweisen, der vom umgebenden Abschnitt mechanisch entkoppelt wird;
  • 16 stellt einen schematischen Querschnitt einer Halbleitervorrichtung ähnlich 15 dar, wobei jedoch ein FEOL-Abschnitt des Entkopplungsgrabens gegenüber einem BEOL-Abschnitt des Entkopplungsgrabens geschlossen wird;
  • 17 stellt einen schematischen Querschnitt einer Halbleitervorrichtung ähnlich 20 dar, wobei jedoch der FEOL-Abschnitt des Entkopplungsgrabens relativ zum BEOL-Abschnitt des Entkopplungsgrabens seitlich versetzt ist;
  • 18 stellt einen schematischen Querschnitt einer Halbleitervorrichtung dar, die lediglich einen FEOL-Entkopplungsgraben umfasst, jedoch keinen BEOL-Entkopplungsgraben;
  • 19 stellt einen schematischen Querschnitt einer Halbleitervorrichtung dar, die lediglich einen BEOL-Entkopplungsgraben umfasst, jedoch keinen BEOL-Entkopplungsgraben;
  • 20 stellt einen schematischen Querschnitt einer halbfertigen Halbleitervorrichtung dar, nachdem ein BEOL-Schichtaufbau erstellt, aber noch nicht strukturiert worden ist;
  • 21 stellt einen schematischen Querschnitt der halbfertigen Halbleitervorrichtung aus 24 dar, nachdem eine Sensoröffnung und gleichzeitig ein oder mehrere BEOL-Abschnitte eines Entkopplungsgrabens ausgebildet ausgeführt worden sind;
  • 22 stellt einen schematischen Querschnitt der halbfertigen Halbleitervorrichtung aus 25 dar, nachdem eine Passivierung an Seitenwänden des/der BEOL-Grabens/Gräben und gleichzeitig an Seitenwänden des/der zuvor wieder geöffneten FEOL-Grabens/Gräben angebracht worden ist;
  • 23 stellt einen schematischen Querschnitt einer halbfertigen Halbleitervorrichtung dar, nachdem ein Standard-Graben und ein Entkopplungsgraben geätzt worden sind;
  • 24 stellt einen schematischen Querschnitt einer halbfertigen Halbleitervorrichtung aus 27 nach Passivierung und/oder Isolierung von Seitenwänden der Gräben dar;
  • 25 stellt einen schematischen Querschnitt der halbfertigen Halbleitervorrichtung aus 28 nach Passivierung und/oder Isolierung von Seitenwänden der Gräben dar;
  • 26 veranschaulicht schematisch zwei Möglichkeiten dafür, wie ein Standardprozessmodul für Standard-Gräben für eine gleichzeitige Erstellung von Standard-Gräben und Entkopplungsgräben erneut eingesetzt werden kann;
  • 27 veranschaulicht schematisch, wie ein Standardprozessmodul zur Sensorverarbeitung für ein Öffnen eines Standard-Grabens erneut eingesetzt werden kann, um eine mechanische Entkopplungsfunktion bereitzustellen;
  • 28 veranschaulicht schematisch, wie ein Standardprozessmodul für eine Sensorfreisetzung für ein Öffnen eines Standard-Grabens erneut eingesetzt werden kann, um eine mechanische Entkopplungsfunktion bereitzustellen; und
  • 29 veranschaulicht schematisch eine Alternative zu 6 dahingehend, wie ein Standardprozessmodul für eine Sensorfreisetzung für ein Öffnen eines Standard-Grabens erneut eingesetzt werden kann, um eine mechanische Entkopplungsfunktion bereitzustellen.
  • Gleichartige oder gleichwertige Elemente oder Elemente mit gleichartiger oder gleichwertiger Funktionalität sind in der folgenden Beschreibung durch gleichartige oder gleichwertige Bezugszahlen gekennzeichnet.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Im Folgenden wird eine Vielzahl an Details dargelegt, um eine gründlichere Erläuterung der Ausführungsformen der vorliegenden Erfindung bereitzustellen. Für die Fachleute wird es offenkundig sein, dass eine Ausführungsform der vorliegenden Erfindung ohne diese spezifischen Details in die Praxis umgesetzt werden kann. In anderen Beispielen werden gut bekannte Strukturen und Vorrichtungen eher in Blockschaltbildform oder in einer schematischen Ansicht als im Detail dargestellt sein, um verschleiernde Ausführungsformen der vorliegenden Erfindung zu vermeiden. Zusätzlich dazu können, wenn nicht anders angegeben, Merkmale der verschiedenen, nachstehend beschriebenen Ausführungsformen miteinander kombiniert werden.
  • Die Forschung in der Halbleiterindustrie wird gewissermaßen durch den Wunsch angetrieben, Vorrichtungen und Schaltkreise für unterschiedliche Zwecke in einen einzigen monolithischen Chip zu integrieren. Beispielsweise kann eine bipolare und CMOS-Steuerschaltung plus DMOS-Leistungsvorrichtungen auf der gleichen monolithischen Struktur (Smart Power Technology, SPT) integriert werden. Die Abkürzung SPT9 bezeichnet die neunte Generation, die, zum Zeitpunkt, in dem dieser Text geschrieben wird, die letzte Generation ist. Die SPT9-Technologie kann als ein 130 nm eingebetteter Flash-Knoten charakterisiert sein.
  • Neben dem Integrieren verschiedener elektronischer Technologien (beispielsweise bipolare und CMOS-Technologie) in eine monolithische Struktur, kann es auch interessant sein, nicht-elektronische Strukturen zu integrieren. Beispielsweise können Sensoren, Wandler, mechanische Teile mit elektronischen Schaltkreisen für das Ansteuern, Steuern und Überwachen der Sensoren, Wandler, mechanischen Teile etc. integriert werden. Beispielsweise kann für die SPT9-Basistechnologie ein integrierter Drucksensor ins Auge gefasst werden.
  • Es gibt verschiedene Möglichkeiten, die Membran eines Drucksensors zu implementieren. Eine erste Möglichkeit könnte beispielsweise eine EPI-Silizium-Lamelle (epitaxiale Silizium-Lamelle) sein. Eine zweite Möglichkeit könnte eine Poly-Silizium-Lamelle (polykristalline Silizium-Lamelle) sein. Um eine Vorstellung von der Größe zu bekommen, die EPI-Silizium-Lamelle könnte 3 ... 6,7 μm dick sein, wohingegen die Poly-Silizium-Lamelle ungefähr 300 nm dünn (d. h. zehn Mal dünner) sein könnte. Besonders für die Poly-Silizium-Lamelle kann der auf das Sensorelement ausgeübte Einhausungsbedingte Stress kritisch werden. Es wäre daher wünschenswert, Front-End-Integrationsmöglichkeiten zu finden, um den (durch die Einhausung ausgelösten) Substrat-Stress vom Sensorelement zu entkoppeln.
  • Eine Möglichkeit, eine stress-resistentere Sensorlamelle zu erreichen, kann darin bestehen, die Dicke der Lamelle (in Bezug auf das Substrat) zu erhöhen. Das bedeutet, um dieselbe Sensorempfindlichkeit zu erreichen, ist es notwendig, die Sensorgrundfläche zu vergrößern. Neben dem Flächennachteil bringt das gewisse Risiken während der Herstellung (Risse) mit sich, wenn die Sensorgröße beispielsweise Planarisierungslängen von CMP(chemisch-mechanische Verarbeitung)-Prozessen oder Resonanzfrequenzen (Ultraschallreinigung) erreicht.
  • Als Alternative zu einer dickeren Membran kann ein spezieller Graben um das Sensorelement herum implementiert werden, der in der Lage ist, den seitlichen Einhausungs-Stress (für unterschiedliche Arten von Drucksensorlamellen) zu entkoppeln. Dieser spezielle Graben kann einen vorbestehenden Lunker oder Lunker-Filament aufweisen, oder kann mit einem Opfermaterial gefüllt werden, das in der Folge entfernt wird. Er kann separat oder zusammen mit einem SPT9-Graben hergestellt werden. Dieser Graben kann für ein mechanisches Entkoppeln eines ersten Gebiets der Halbleitervorrichtung von einem zweiten Gebiet eingesetzt werden, wie beispielsweise ein umgebendes Gebiet um das erste Gebiet herum. Mechanisches Entkoppeln kann durch die Beseitigung jeglicher kraftschlüssiger Verbindungen zwischen dem ersten Gebiet und dem zweiten Gebiet erzielt werden. Mechanisches Entkoppeln kann jedoch auch durch das Verkleinern der Größe des Querschnittsbereichs kraftschlüssiger Verbindungen zwischen dem ersten und dem zweiten Gebiet erzielt werden. Mit anderen Worten, das erste Gebiet und das zweite Gebiet können nichtsdestotrotz an einem oder mehreren ausgewählten Stellen verbunden sein, sodass das erste Gebiet durch das zweite Gebiet gestützt wird oder umgekehrt. Und trotzdem übertragen die eine oder die mehreren ausgewählten Verbindungsstellen keinen mechanischen Stress vom zweiten Gebiet auf das erste Gebiet oder umgekehrt, oder lediglich ein geringes Ausmaß an mechanischem Stress im Vergleich zu einer festen, durchgehenden Verbindung zwischen dem ersten Gebiet und dem zweiten Gebiet.
  • Die BEOL (Back-End-Of-Line) auf der Oberseite des speziellen Grabens kann entfernt werden, entweder durch eine eigens dafür vorgesehene Ätzung oder zusammen mit der Sensor-Frei-Ätzung. Das Opfermaterial kann entfernt werden; der Graben kann eine Passivierung erhalten. Zusätzlich dazu kann, mit Hilfe des Venezia-Verfahrens, eine vertikale Entkopplung erzielt werden. Das sogenannte Venezia-Verfahren ist ein Verfahren für die Herstellung eines SOI-Wafers durch Ausglühen und Oxidieren vergrabener Kanäle. Der Verfahrensname stammt von Ähnlichkeiten zwischen der in der Stadt von Venedig (Fundamente auf Pfahlkonstruktionen) eingesetzten Gebäudebautechnik und dem Verfahren selbst.
  • Die vorgeschlagenen Gräben können nützlich für das Stress-Entkoppeln verschiedener Sensorvorrichtungen sein. Typischerweise kann ein vermindertes oder beseitigtes Risse-Risiko erwartet werden, und es gibt keinen zusätzlichen Kosten-Addierer, weil der Entkopplungsgraben gemeinsam (strukturiert) mit dem SPT9-Verfahren betrieben werden kann.
  • Die Implementierung eines definierten Graben-Lunkers, der in der Lage sein kann, Herstellung und Einhausungs-Stress von verschiedenen Arten von Drucksensorlamellen oder anderen Strukturen zu entkoppeln, die von einer Verminderung von mechanischem Stress profitieren würden. Der Hohlraum des Entkopplungsgrabens kann beispielsweise mit der Weit-BEOL-Sensor-Frei-Ätzung wieder geöffnet werden. Ein oder mehrere dieser gestapelten Gräben kann als ein Stress-Entkopplungs-Dichtungsring um Sensoren herum eingesetzt werden. Es kann erwogen werden, derartige Entkopplungs-Dichtungsringe zuoberst auf vergrabenen Venezia-Strukturen (SOI/SON) für ein verbessertes Entkoppeln herzustellen.
  • Übersicht einiger möglicher Optionen:
    • (1) Verwendung eines Venezia-Verfahrens (vor nBL + EPI im Fall von SPT9p ausgebildet), um das Sensorelement vom Substrat vertikal zu entkoppeln [ausschließlich für ein Poly-Lamellen-Sensor-Konzept]
    • (2) Verwendung eines Grabens, um das Sensorelement vom Substrat seitlich zu entkoppeln
    • (3) Verwendung eines Grabens, der mit einem vorbestehenden Lunker oder einem Opfermaterial wie Siliziumoxid gefüllt ist, wobei das Siliziumoxid in einem späteren Verfahrensabschnitt entfernt wird, um einen leeren Graben zu gewinnen
    • (4) Verwendung einer Ätzung, um die BEOL über dem Graben zu beseitigen, und Öffnung des vorbestehenden Lunkers oder Entfernung des Opfermaterials
    • (5) Verwendung der Sensor-Frei-Ätzung (WL-Ätzung), um die BEOL über dem Graben zu entfernen, Öffnung des vorbestehenden Lunkers oder Entfernung des Opfermaterials
    • (6) Kombination von (1) mit (1 + n)
    • (7) Verwendung des SPT9 TR-Grabenmoduls, um einen geeigneten Graben beispielsweise durch ein Verkleinern von TR-CD d. h. der Grabenbreite (durch ein Hemmen der Poly-Füllung) herzustellen
  • 1 stellt ein schematisches Flussdiagramm eines Herstellungsprozesses für Halbleitervorrichtungen dar, die einen Sensor, beispielsweise einen Drucksensor, Beschleunigungssensor etc. umfassen. Das Herstellungsverfahren kann in zwei Hauptphasen unterteilt werden, nämlich in das Front-End-Of-Line(FEOL)-Verfahren und in das Back-End-Of-Line(BEOL)-Verfahren. Das Herstellungsverfahren kann ferner in mehrere Module aufgeschlüsselt werden. In 1 werden Module, die mit denjenigen eines Standard-Herstellungsverfahrens identisch sind, als ”Standardmodule” bezeichnet und sind in 1 als weiße Kästen mit einer durchlaufenden Außenlinie abgebildet. Andere in 1 abgebildete Module sind sensor-spezifische Module, die als Kästen mit einer diagonalen Schraffierungsstruktur abgebildet sind. Kästen mit einer gestrichelten Außenlinie zeigen eine Übernahme, Abänderung oder Ausweitung eines Standardmoduls an, um die Ausbildung von Entkopplungsgräben für ein mechanisches Entkoppeln zu unterstützen.
  • Das Herstellungsverfahren beginnt typischerweise mit der Bereitstellung eines Substrats bei Schritt 101. Das Material des Substrats kann beispielsweise Silizium, Germanium oder ein anderer geeigneter Halbleiter sein. Das Substrat kann eine Basisdotierung aufweisen und kann in Form eines Wafers bereitgestellt werden.
  • Während eines Verfahrensmoduls 102, kann eine zukünftige n-vergrabene Schicht (nBL; nBL = n-buried layer) an einer Oberfläche durch das Ausführen eines entsprechenden Dotierungsverfahrens ausgebildet werden. Im Allgemeinen wäre eine p-dotierte vergrabene Schicht auch möglich, wäre aber weniger gebräuchlich. Eine epitaxiale Schicht (EPI) kann dann an der Oberfläche der n-vergrabenen Schicht wachsen gelassen werden. Unter Anwendung eines Dotierungsverfahrens kann ein sogenannter Senkkörper (beispielsweise ein n-Senkkörper, ein p-Senkkörper ist weniger gebräuchlich, aber trotzdem möglich) innerhalb eines Abschnitts der epitaxialen Schicht ausgebildet werden. Der n-Senkkörper kann sich typischerweise von einer exponierten Oberfläche der epitaxialen Schicht zur n-vergrabenen Schicht nBL erstrecken. Die einzelnen, dem Verfahrensmodul 102 zugehörigen Schritte sind typischerweise wahlweise und können weggelassen werden. Die epitaxiale Schicht kann bei einem Schritt 103 (wahlweise) gegen-dotiert sein.
  • Obwohl in 1 nicht erwähnt, kann das Verfahrensmodul 102 zusätzliche Verfahrensschritte für das Erstellen eines funktionellen Teils eines Mikro-Elektro-Mechanischen Systems (MEMS) d. h. eines funktionellen MEMS-Teils umfassen. Der funktionelle MEMS-Teil kann eine Membran eines Drucksensors, eine Aufhängungsmasse eines Beschleunigungssensors, einen MEMS-Aktuator, eine MEMS-Kammansteuerung oder ähnliches sein. Beispielsweise kann ein Drucksensor eine epitaxial gewachsene Lamelle (oder Membran oder Diaphragma) mit beispielsweise einer Dicke zwischen 2,5 μm und 6,7 μm umfassen. Im Fall einer relativ dicken Lamelle mit einer Dicke von ungefähr 6,7 μm kann ein Großteil der Teile des Drucksensors anschließend an die Erstellung von nBL strukturiert werden. Alternativ dazu kann die p-EPI-Ablagerung unterbrochen, und der Sensor kann in die p-EPI-Schicht integriert werden, die zu einem Sensor mit einer dünneren Lamelle, beispielsweise ungefähr 2,5 μm, führt. In beiden Fällen ist ein erheblicher Teil des Sensors bereits vor einer Erstellung eines JA-Implantats (Senkkörper), einer EPI-inversen Dotierung und anschließenden Verfahrensmodulen, beispielsweise dem Grabenmodul 104 und dem Flachen-Graben-Isolier(STI)-Modul 106 strukturiert. Die Morphologie der epitaxial gewachsenen Lamelle ist durch das Material beeinflusst, auf dem die Epitaxie beginnt. Dieses Material dient typischerweise auch als ein Opfermaterial, das in einer späteren Phase entfernt, aufgelöst oder weggeätzt wird. Gemäß einer ersten Verfahrensvariante ist das Opfermaterial ein Oxid, beispielsweise ein Siliziumoxid. In diesem Fall wird die Lamelle als eine polykristalline Silizium-Lamelle ausgebildet. Gemäß einer zweiten Verfahrensvariante ist das Opfermaterial eine Silizium-Germanium-Legierung SiGe, die zu einer EPI-Si-Lamelle führt. Es bestehen auch weitere Auswahlmöglichkeiten für Opfermaterial, und diese führen zu spezifischen Morphologien der Lamelle.
  • Als Alternative zur epitaxial gewachsenen Lamelle kann eine andere Sensorstruktur implementiert werden, in der die Lamelle aus amorphem Silizium (aSi) mit einer Lamellendicke zwischen ungefähr 200 nm und 400 nm ausgebildet ist. Diese amorphe Siliziumlamelle wird in einer späteren Phase, typischerweise nach einem BCD-Modul 107, strukturiert.
  • Verfahrensgruppe 104 zielt darauf ab, Standard-Gräben im Substrat, der nBL und/oder der epitaxialen Schicht zu erstellen. Der Standard-Graben kann für das elektrische Kontaktieren der nBL durch die epitaxiale Schicht hindurch bestimmt sein. Eine weitere Funktion eines Standard-Grabens kann eine seitliche elektrische Isolierung zwischen zwei seitlich aneinandergrenzenden Gebieten des Substrates sein. Das Standard-Graben-Modul kann Photolithographie-Schritte und einen Ätzungsschritt, beispielsweise einen anisotropen Ätzungsschritt, einen Trocken-Ätzungsschritt, einen reaktiven Ionen-Ätzungsschritt (RIE; RIE = reactive ion etching) und/oder einen reaktiven Ionen-Tief-Ätzungsschritt (DRIE; DRIE = deep reactive ion etching) umfassen. Überdies kann das Standard-Graben-Modul 104 Schritte für eine Seitenwand-Passivierung/Isolierung und für ein Graben-Füllen umfassen.
  • Das Standard-Graben-Modul 104 kann abgeändert oder durch ein MEMS-Grabenmodul 105 erweitert sein. Der Begriff ”MEMS-Graben” bezieht sich hier auf einen zukünftigen Entkopplungsgraben für das mechanische Entkoppeln des ersten Gebiets der zukünftigen Halbleitervorrichtung aus dem zweiten Gebiet. Das MEMS-Grabenmodul 105 kann das Standard-Grabenmodul beispielsweise durch ein Definieren zusätzlicher Gräben in einer Photolithographie-Maske abändern, die eine kleinere Breite als die Standard-Gräben aufweisen. Das führt typischerweise zu einer reduzierten Ätztiefe für die engeren zusätzlichen Gräben im Vergleich zu den Standard-Gräben. Ferner kann die Abänderung des Standard-Grabenmoduls 104 durch das MEMS-Grabenmodul 105 dazu führen, dass, während der Passivierung/Isolierung der Seitenwände die zusätzlichen Gräben nahe deren Öffnungen verschlossen werden, da das Passivierungs-/Isolier-Material, das an den Seitenwänden der Gräben abgelagert wird, dazu neigt, nahe der Öffnung, wo das Material in den Graben eintritt, zusammenzuwachsen. Die Standard-Gräben sind typischerweise breit genug, um während des Passivierungs-/Isolier-Verfahrens offen zu bleiben. Im Gegensatz dazu tendieren die engeren MEMS-Gräben (zukünftige Entkopplungsgräben) typischerweise zu einem Verschließen durch das Passivierungs-/Isolier-Material während eines Seitenwand-Passivierungs-/Isolier-Schrittes. Dieses Verschließen der MEMS-Gräben hinterlässt einen Lunker oder einen Hohlraum innerhalb des MEMS-Grabens. Der Lunker oder der Hohlraum kann für die Zwecke mechanischer Entkopplung ausgenutzt werden, da keine Zugkraft, Druckkraft und/oder Scherkraft über den Lunker oder den Hohlraum übertragen werden kann.
  • Das Standardherstellungsverfahren kann mit einer Flachen-Graben-Isolierungs(STI)-Modul 106 und einem BCD-Modul 107 fortsetzen. Die Abkürzung BCD steht für ”bipolar, CMOS, DMOS”, bei denen es sich um eine weit verbreitete kombinierte Technologie für Leistungs-ICs (integrierte Schaltkreise) handelt. Jedoch können die vorgeschlagenen Entkopplungsgräben auch mit anderen Technologien, beispielsweise mit bipolarer Technologie, CMOS-Technologie, DMOS-Technologie, MEMS-Technologie etc. eingesetzt werden.
  • Das Herstellungsverfahren umfasst ferner ein Sensormodul 108, das zur Ausführung der Schritte für das Bereitstellen eines Sensors, beispielsweise eines Drucksensors, konfiguriert ist. Oben wurden beispielhaft zwei Möglichkeiten für das Strukturieren der Lamelle eines Drucksensors und möglichen weiteren Teilen der Sensorstruktur diskutiert: a) die epitaxial gewachsene Lamelle mit einer Dicke zwischen 2,5 μm und 6,7 μm, und b) die amorphe Silizium-Lamelle (aSi-Lamelle) mit einer Dicke zwischen 200 nm und 400 nm. Im Fall a) der epitaxial gewachsenen Lamelle, die mit einer von mehreren Möglichkeiten für das Bereitstellen eines Entkopplungsgrabens kombiniert ist, kann/können der/die für das Entkoppeln bestimmte Standard-Graben/'-Gräben an dieser Stelle im Herstellungsverfahren ausgeräumt oder ”ausgehoben” werden, nämlich zwischen dem BCD-Modul des FEOL-Abschnitts und dem BEOL-Abschnitt. Im Fall b) einer amorphen Silizium-Lamelle kann der Sensor, der die Lamelle umfasst, an der Stelle strukturiert werden, an der eine Kohlenstoffschicht als eine Opferschicht dienen kann.
  • Das Sensormodul 108 schließt den FEOL-Abschnitt des Herstellungsverfahrens ab. Der BEOL-Abschnitt setzt fort und beginnt mit einem Kontaktmodul 109, das Teil des Standardherstellungsverfahrens ist. Das gilt auch für das anschließende BEOL-Metallisierungsmodul 110. Ein anschließendes Sensor-Freisetzungs/Passivierungs-Modul 111 ist ein Sensor-spezifisches Modul. Die Opferschicht unter der Lamelle kann während dieses Moduls 111 entfernt werden, wobei ein Hohlraum zurückbleibt, der für ein Druckmessen durch das Ausnutzen einer Veränderung der Kapazität zwischen der Lamelle und der gegenüberliegenden Unterseite des Hohlraums in Reaktion auf eine Deformation der Lamelle angewandt werden kann.
  • Gemäß einigen hierin vorgeschlagenen Aspekten kann das Sensor-Freisetzungs/Passivierungs-Modul 111 durch eine Wieder-Anwendung für das BEOL-Grabenmodul 112 abgeändert werden, wie nachstehend ausführlich erläutert wird.
  • Am Ende des BEOL-Abschnitts wird ein Standard-Auflage-offenes-Modul 113 ausgeführt.
  • 2 stellt ein schematisches Flussdiagramm gemäß einem Implementierungsbeispiel des vorgeschlagenen Verfahrens dar. Das Verfahren kann ein Verfahren zur Herstellung einer Halbleitervorrichtung oder ein Abschnitt eines Halbleitervorrichtungsherstellungsverfahren sein. Das Verfahren umfasst einen Schritt oder ein Unter-Verfahren 204 der Ätzung eines ersten Grabens und eines zweiten Grabens in einer halbfertigen Halbleitervorrichtung. Der erste Graben ist als ein zukünftiger mechanischer Entkopplungsgraben zwischen einem ersten Gebiet einer möglichen Halbleitervorrichtung und einem zweiten Gebiet davon bestimmt. Die mögliche Halbleitervorrichtung entspricht der halbfertigen Halbleitervorrichtung nach einer weiteren Verarbeitung.
  • Das Verfahren kann ferner einen Schritt oder ein Unter-Verfahren 205 eines gleichzeitigen Passivierens oder Isolierens der Seitenwände des ersten Grabens und des zweiten Grabens umfassen.
  • Der zweite Graben ist typischerweise kein mechanischer Entkopplungsgraben und kann auch als ”Nicht-Entkopplungsgraben” bezeichnet werden. Stattdessen kann der zweite Graben beispielsweise ein kontaktherstellender Graben sein, der konfiguriert ist, einen elektrischen Kontakt für eine vergrabene Struktur bereitzustellen, die sich in einer gewissen Tiefe in der Substratanordnung befindet. Beispielsweise kann der Kontaktgraben einen elektrischen Kontakt für das eigentliche Substrat bereitstellen, das unter einer gut-leitenden Schicht (n-dotierte oder p-dotierte vergrabene Schicht, je nach Dotierungsart des Substrats) angeordnet ist, wie beispielsweise die nBL. Alternativ dazu kann der zweite Graben als ein Isolationsgraben zwischen zwei angrenzenden Strukturen in Betrieb sein. Daher kann der zweite Graben als ein Standard-Graben oder ein elektrisch funktioneller Graben (d. h. einer, der einen elektrischen Kontakt bereitstellt, oder eine Isolierung bereitstellt, oder als ein Spalt eines Kondensators arbeitet, nur um einige mögliche Beispiele anzuführen) angesehen werden. In Ausführungsformen, in denen ein vierter Graben vorhanden ist, können die relativ zum zweiten Graben vorangegangenen Bemerkungen auch auf den vierten Graben anwendbar sein. Es wird darauf hingewiesen, dass gemäß der in der Beschreibung verwendeten Terminologie der erste Graben und dort, wo vorhanden, ein dritter Graben, eine mechanische Entkopplungsfunktion bereitstellen. Im Gegensatz dazu sind der zweite Graben und dort, wo vorhanden, der vierte Graben typischerweise nicht bestimmt (oder nicht in erster Linie bestimmt), eine mechanische Entkopplungsfunktion bereitzustellen, sondern vielmehr alternative Funktionen, beispielsweise elektrische Funktionen, zu erfüllen.
  • Gemäß mindestens einigen Implementierungsbeispielen können die Arbeitsvorgänge des jeweiligen Ätzens und des gleichzeitigen Passivierens während eines Front-End-Of-Line(FEOL)-Verfahrens oder eines Back-End-Of-Line(BEOL)-Verfahrens ausgeführt werden. Im Fall des Front-End-Of-Line-Verfahrens kann der erste Graben und der zweite Graben in einem Front-End-Of-Line-Abschnitt der halbfertigen Halbleitervorrichtung ausgebildet werden. Auf ähnliche Art und Weise im Fall des Back-End-Of-Line-Verfahrens kann der erste Graben und der zweite Graben in einem Back-End-Of-Line-Abschnitt der halbfertigen Halbleitervorrichtung ausgebildet werden.
  • Gemäß mindestens einigen Implementierungsbeispielen kann das Verfahren ferner einen Schritt oder ein Unter-Verfahren der Ätzung eines dritten Grabens in der halbfertigen Halbleitervorrichtung umfassen. Der dritte Graben kann ein weiterer mechanischer Entkopplungsgraben zwischen dem ersten Gebiet und dem zweiten Gebiet der halbfertigen Halbleitervorrichtung im Back-End-Of-Line-Abschnitt sein. Der erste Graben und der zweite Graben können im Front-End-Of-Line-Abschnitt ausgebildet sein. Der dritte Graben kann verhindern, dass mechanischer Stress in das erste Gebiet über den BEOL-Stapel der Halbleitervorrichtung eingebracht wird, oder das Ausmaß und/oder die Größe eines solchen mechanischen Stresses verringern. Aus Gründen der Herstellbarkeit und Sicherheit der daraus sich ergebenden Halbleitervorrichtung steht es einem frei, separate Ätzschritte (oder Unter-Verfahren) in der FEOL-Phase und in der BEOL-Phase des Herstellungsverfahrens auszuführen. Auf diese Art und Weise können die zwei separaten Ätzschritte beispielsweise in Übereinstimmung mit den Materialien ausgewählt werden, die durch den Ätzschritt geätzt werden sollen.
  • Gemäß mindestens einigen Implementierungsbeispielen können der erste Graben und der zweite Graben zueinander in eine Richtung ausgerichtet sein, die senkrecht zu einer Hauptfläche der halbfertigen Halbleitervorrichtung ist.
  • Gemäß mindestens einigen Implementierungsbeispielen kann das Ätzen des dritten Grabens das Wieder-Öffnen des ersten Grabens umfassen. Der erste Graben kann verschlossen, blockiert oder mit zuvor angewandtem Passivierungsmaterial und/oder Grabenfüllmaterial gefüllt werden, beispielsweise während der FEOL-Phase des Herstellungsverfahrens. Dieser „Stopfen”, der den ersten Graben verschließt oder füllt, kann durch den Ätzschritt des Unter-Verfahrens entfernt werden, der während der BEOL-Phase ausgeführt wird, aufgrund einer Kompatibilität oder Ätzbarkeit des Stopfenmaterials in Bezug auf den Ätzschritt, der während der BEOL-Phase ausgeführt wird. Ein Teil des Stopfens kann während eines Flachen-Graben-Isolations(STI)-Unter-Verfahrens ausgebildet worden sein. Typischerweise muss ein zusätzlicher Schritt für die Ausbildung eines Grabens, um den „Stöpsel” des ersten Grabens zu erreichen, vor dem Wieder-Öffnen ausgeführt werden. Alternativ dazu kann es möglich sein, einen weiteren Ätzschritt während der BEOL-Phase auszuführen, nachdem der dritte Graben geätzt, und eine Schicht erreicht worden ist, die den dritten Graben vom ersten Graben trennt. Diese Trennschicht kann dann durch den weiteren Ätzschritt geätzt werden. Das Verfahren kann ferner einen Schritt des gleichzeitigen Passivierens der Seitenwände des ersten Grabens und der Seitenwände des dritten Grabens umfassen. Alternativ dazu kann der erste Graben bereits eine Passivierungsschicht an seinen Seitenwänden umfassen. In diesem Fall kann es möglich sein, eine Passivierung des dritten Grabens auszuführen, die sich mit der bereits bestehenden Passivierung des ersten Grabens verbindet, um eine durchgehende Passivierung bereitzustellen.
  • Gemäß mindestens einigen Implementierungsbeispielen kann das Passivieren oder Isolieren der Seitenwände des ersten Grabens dazu führen, dass der erste Graben an einem oberflächen-nahen Ende des ersten Grabens geschlossen wird. Als Ergebnis kann ein Lunker oder Lunker-Filament im ersten Graben ausgebildet werden. Der zweite Graben wird bei einem Passivieren oder Isolieren der Seitenwände möglicherweise nicht geschlossen, beispielsweise aufgrund einer größeren Grabenbreite des zweiten Grabens.
  • Gemäß mindestens einigen Implementierungsbeispielen kann das Verfahren ferner das Ausführen eines Freiätzens einer Struktur der halbfertigen Halbleitervorrichtung während eines Back-End-Of-Line-Verfahrens umfassen. Der erste Graben kann während des Freiätzens wieder geöffnet werden. Ein Freiätzen ist ein Verfahren, durch das ein Funktionselement (typischerweise ein bewegliches oder verformbares Element, beispielsweise eine Membran, eine Auskragung, eine Masse etc.) von einem darunterliegenden Substrat (oder Schicht) durch das Wegätzen einer Opferschicht freigesetzt wird. Manchmal kann sich das Freiätzen zusätzlich auf das Entfernen der Opferschicht beziehen, die das Funktionselement seitlich umgibt oder das Funktionselement bedeckt. Durch das Kombinieren der Wieder-Öffnung eines ersten Grabens mit dem Freiätzen kann ein Verfahrensschritt, der ohnehin ausgeführt wird, wieder eingesetzt, und für die Zwecke der Bereitstellung einer mechanischen Entkopplung mit Hilfe von Entkopplungsgräben genutzt werden, sodass keine oder nur geringe zusätzliche Kosten durch das Wieder-Öffnen des ersten Grabens entstehen. Es wird jedenfalls darauf hingewiesen, dass ein Wieder-Öffnen des ersten Grabens zumindest in einigen Implementierungsbeispielen optional ist, sodass der erste Graben geschlossen bleiben könnte, im Besonderen, wenn der erste Graben einen Lunker oder ein Lunker-Filament umschließt.
  • Gemäß mindestens einigen Implementierungsbeispielen kann der zweite Graben breiter als der erste Graben sein. Während des Schrittes der gleichzeitigen Passivierung/Isolierung des ersten und des zweiten Grabens kann das dazu führen, dass die Seitenwände (und möglicherweise der Boden) des ersten Grabens mit dem Passivierungs- und/oder Isolier-Material bedeckt sind.
  • Gemäß mindestens einigen Implementierungsbeispielen kann das Verfahren ferner ein Venezia-Verfahren umfassen, um einen Hohlraum unter dem ersten Gebiet auszubilden, um eine mechanische Entkopplung des ersten Gebiets in eine Richtung bereitzustellen, die zu einer Hauptfläche der halbfertigen Halbleitervorrichtung senkrecht ist. Der Hohlraum kann sich im Wesentlichen parallel zur Hauptfläche in einer Tiefe innerhalb der halbfertigen Halbleitervorrichtung erstrecken. Der erste Graben kann sich mindestens bis zur Tiefe des Hohlraums erstrecken und kann in den Hohlraum übergehen. Der Hohlraum kann eine Vielzahl an Röhren umfassen, die sich parallel zur Hauptfläche erstrecken. Alternativ dazu kann der Hohlraum eine flache oder plattenförmige Form aufweisen. Das Venezia-Verfahren kann auf solche Art und Weise angepasst sein, dass eine oder mehrere Säulen im Hohlraum aufrechterhalten werden. Diese Stützen können eine Abstützung für das erste Gebiet sein.
  • Gemäß mindestens einigen Implementierungsbeispielen können der erste und der zweite Graben in einem Front-End-Of-Line-Abschnitt der halbfertigen Halbleitervorrichtung ausgebildet sein und das Verfahren kann ferner einen Schritt des Unter-Verfahrens des Füllens von mindestens einem ersten Graben mit einem Füllmaterial nach Passivierung oder Isolierung der Seitenwände des ersten Grabens umfassen. Später kann der erste Graben zumindest teilweise durch ein Ätzen des Füllmaterials, eines Passivierungsmaterials der Seitenwand des ersten Grabens und/oder eines Isoliermaterials der Seitenwand des ersten Grabens ausgeräumt werden.
  • 3 stellt ein schematisches Flussdiagramm gemäß einem weiteren Implementierungsbeispiel des vorgeschlagenen Verfahrens dar. Das Verfahren umfasst einen Schritt oder ein Unter-Verfahren 304 von gleichzeitigem Ätzen eines ersten Grabens und eines zweiten Grabens in einer Substratanordnung. Der zweite Graben kann eine größere Breite als der erste Graben aufweisen. Die Substratanordnung kann ein Basis-Substrat (”Bulk”) und mögliche eine oder mehrere zusätzliche Schichten umfassen, beispielsweise die oben erwähnte n-dotierte vergrabene Schicht nBL und die epitaxiale Schicht. Das Substrat kann als die Einheit angesehen werden, die als Basis für die Ausführung des folgenden Verfahrensschrittes dient.
  • Das Verfahren kann ferner einen Schritt oder ein Unter-Verfahren 305 der Ablagerung eines ersten Materials an Seitenwänden des ersten Grabens und des zweiten Grabens umfassen. Typischerweise wächst das Material lokal nahe einer Öffnung des ersten Grabens während der Ablagerung zusammen und schließt so den ersten Graben und hinterlässt so einen Lunker oder ein Lunker-Filament innerhalb des ersten Grabens. Der zweite Graben wird jedoch während der Ablagerung des Materials aufgrund der größeren Breite des zweiten Grabens nicht verschlossen. Der zweite Graben ist typischerweise ein Standard-Graben, der dazu bestimmt ist, für andere Zwecke als für ein mechanisches Entkoppeln angewandt zu werden. Aus diesem Grund ist es typischerweise wünschenswert, den zweiten Graben während des Passivierungs-/Isolier-Schrittes der Seitenwände offen zu halten. Es gilt zu beachten, dass typischerweise die Böden des ersten und des zweiten Grabens auch durch das Passivierungs-/Isolier-Material bedeckt sind. Je nach der beabsichtigten Funktion des zweiten Grabens kann das Passivierungs-/Isolier-Material von dem Boden des zweiten Grabens durch Ätzen (beispielsweise anisotropes Ätzen, Trockenätzen oder ähnliches) entfernt werden.
  • Während eines Schrittes oder Unter-Verfahrens 315 kann der zweite Graben mit einem zweiten Material gefüllt werden. Der erste Graben ist nicht mit dem zweiten Material gefüllt, da der erste Graben zuvor durch das erste Material geschlossen worden ist. Das zweite Material kann beispielsweise polykristallines Silizium (poly-Si) sein.
  • Das in 3 schematisch beschriebene Verfahren kann weitere Schritte oder Details umfassen, wie oben in Verbindung mit 2 beschrieben.
  • 4 bis 7 stellen verschiedene Phasen eines Herstellungsverfahrens einer Halbleitervorrichtung dar, die eine EPI-Si-Membran umfasst.
  • 4 stellt einen schematischen Querschnitt einer halbfertigen Halbleitervorrichtung dar, nachdem der Ätzschritt des Grabenmoduls 104 ausgeführt worden ist. Die halbfertige Halbleitervorrichtung umfasst eine Substratanordnung, die selbst die folgenden Schichten umfasst: ein Bulk-Substrat 420, eine n+ vergrabene Schicht (nBL) 422, eine epitaxiale Schicht 424, eine Schicht aus Siliziumoxid 426, eine Auflage-Nitrid-Schicht 428 und eine zweite Schicht aus Borosilikatglas (BSG) 429. In diesem Implementierungsbeispiel ist das Bulk-Substrat 420 p-dotiert. Die nBL 422 ist stark n-dotiert und weist daher eine hohe elektrische Leitfähigkeit auf. Die epitaxiale Schicht 424 ist n-dotiert mit einer moderaten Dotierungskonzentration und zeigt daher ein typisches Halbleiterverhalten. Die Schichten 426 und 429 wirken als elektrische Isolierungen. Die Auflage-Nitrid-Schicht 428 wirkt ebenfalls als eine elektrische Isolierung.
  • Die epitaxiale Schicht 424 umfasst einen gegen-dotierten Abschnitt 434, der in anschließenden Verfahrensmodulen als ein p-dotierter Topf für p-Kanal-Feldeffekttransistoren und ähnliches angewandt werden kann. Ein n-Senkkörper 435 ist auch bereitgestellt, um einen elektrischen Kontakt mit der nBL 422 bereitzustellen.
  • Ein Hohlraum 442 ist zwischen einem Abschnitt der nBL 422 und einem Abschnitt 444 der epitaxialen Schicht 424 ausgebildet. Der Abschnitt 444 wird als die Membran der späteren Halbleitervorrichtung verwendet werden. Der Hohlraum 442 kann als ein Kondensatorspalt mit einer variablen Spaltbreite verwendet werden, worin die Spaltbreite eine Funktion einer Druckdifferenz zwischen einem Umgebungsdruck und dem Druck innerhalb des Hohlraums 442 ist, im beispielhaften Fall eines Drucksensors. Andere Sensorarten können sich andere physikalische Wirkungen zu Nutze machen. Der Hohlraum 442 kann durch die Entfernung eines Opfermaterials entstanden sein. Rückstande 456 des Opfermaterials, die den Hohlraum 442 seitlich abgrenzen und abdichten, sind in 4 schematisch abgebildet. Das „Abdichten” des Hohlraums 442 kann Siliziumoxid oder Siliziumnitrid 447 umfassen.
  • Ein erster Graben 452 und ein zweiter Graben 454 sind in der Substratanordnung durch einen vorangegangenen Ätzschritt ausgebildet worden. Der erste Graben 452 ist relativ eng und weniger tief als der zweite Graben 454. Für die gleichen Ätz-Methoden wirkt sich die Breite des Grabens auch auf die Tiefe aus, die innerhalb einer vorgegebenen Zeitdauer erreicht werden kann. Im abgebildeten Beispiel erstreckt sich der erste Graben 452 von der BSG-Schicht 429 hinunter zur nBL 422 und sogar in die nBL 422 hinein. Man beachte, dass der Graben 452 die zukünftige EPI-Si-Membran 444 umgeben kann, sodass die zwei Grabenquerschnitte, die in 4 sichtbar sind, eigentlich dem gleichen Graben 452 zugeordnet sind. Der zweite Graben 454 erstreckt sich von der BSG-Schicht 429 hinunter zum Bulk-Substrat 420 und kann in der Folge als ein elektrischer Kontakt für das Bulk-Substrat 420 verwendet werden. Um einige rein beispielhafte Größenausmaße anzuführen, kann der erste Graben (MEMS-Graben) 452 zwischen 1 μm und 1,3 μm breit sein und seine Tiefe kann zwischen 7 μm und 12 μm liegen. Der zweite Graben 454 (SPT9-Standard-Graben) kann ungefähr 3 μm breit sein und eine Tiefe von ungefähr 20 μm erreichen.
  • 5 stellt einen schematischen Querschnitt dar, nachdem eine TEOS-Füllung (eine Tetraethylorthosilicat-Füllung) und ein anschließendes Ätzplasma SAC (selbstjustierender Kontakt; SAC = self-aligned contact) ausgeführt worden ist. Die TEOS-Füllung bewirkt, dass die Seitenwände des ersten und des zweiten Grabens 452 und 454 aus 4 mit TEOS abgedeckt werden, das als ein Passivierungs- und/oder Isolier-Material wirken kann. Der erste Graben 452 ist relativ eng, sodass das TEOS 552, das an zwei gegenüberliegenden Seitenwänden abgelagert wird, möglicherweise in einigen Abschnitten des ersten Grabens 452 zusammenwächst. Die TEOS-Ablagerung im ersten Graben 452 kann jedoch zur Entstehung eines Lunkers oder eines Lunker-Filaments 553 führen. Die Gestaltung des Lunkers oder des Lunker-Filaments kann in einigen hierin beschriebenen Implementierungen erwünscht sein.
  • Die Seitenwände des zweiten Grabens 454 sind auch mit TEOS 554 bedeckt. Typischerweise ist auch die Unterseite des Grabens 454 durch TEOS bedeckt. Der Ätz-Plasma-SAC-Schritt entfernt jedoch das abgelagerte TEOS von der Unterseite des Grabens 454 und auch von der oberen Fläche der in 5 gezeigten Struktur d. h. von der oberen Fläche der Auflage-Nitrid-Schicht 428. Die BSG-Schicht 429 wird auch entfernt. Ein Mittelloch bleibt im zweiten Graben 454 zurück, der sich hinunter zum Substrat 420 erstreckt.
  • 6 stellt einen schematischen Querschnitt durch die halbfertige Halbleitervorrichtung dar, nachdem ein weiterer Verarbeitungsschritt oder ein Unter-Verfahren ausgeführt worden ist. Eine Niedrig-Druck-Chemische-Dampfablagerung (LPCVP; LPCVP = lowpressure chemical vapor deposition) von polykristallinem Silizium (poly-Si), das mit Bor dotiert ist, ist ausgeführt worden. Unter anderem füllt das Poly-Si 654 das Loch im zweiten Graben 454. Die Abkürzung „DT” in 6 bedeutet ”tiefer Graben”.
  • In 7 ist die halbfertige Halbleitervorrichtung schematisch dargestellt, nachdem ein Ätz-Plasma-Aussparungsschritt ausgeführt worden ist, um die Auflage-Nitrid-Schicht 428 und die Siliziumoxidschicht 426 zu entfernen. Der Ätz-Plasma-Aussparungsschritt hinterlässt eine exponierte obere Fläche der epitaxialen Schicht 424, den p-Epi gegendotierten Topf 434 und den n-Senkkörper 435.
  • 8 stellt einen schematischen Querschnitt dar, nachdem ein Flacher-Graben-Isolierungs(STI)-Verfahrensmodul ausgeführt worden ist. somit kann die entsprechende Verfahrensphase als „Post-STI-Modul” bezeichnet werden. Die flache Grabenisolation wird typischerweise ausgeführt, um angrenzende Vorrichtungen oder Kontakte elektrisch zu isolieren. Die flache Grabenisolation kann auf einer selektiven Siliziumoxidation basieren. Das STI-Modul verschließt den zweiten Graben (beispielsweise den Standard-SPT9-Graben) mit einer Oxidstruktur 854. Auf ähnliche Art und Weise wird auch der erste Graben mit einer Oxidstruktur 852 bedeckt. Die verbleibende obere Fläche der epitaxialen Schicht 424 kann im Wesentlichen gleichzeitig mit der Ausbildung der Oxidstrukturen 854 und 852 durch eine Oxidschicht 826 bedeckt werden. Die Oxidstruktur 854 dichtet den Poly-Si-Kern 654 des zweiten Grabens ab. Aufgrund des besonderen Verschließens des Grabens mit STI-Oxid ist es möglich, eine Wieder-Öffnung des Lunkers innerhalb des ersten Grabens 452 während des fernen BEOL-Sensor-Frei-Ätzverfahrensmoduls durchzuführen, das zu einem späteren Zeitpunkt ausgeführt werden wird.
  • 9 zeigt schematisch eine erste Möglichkeit für einen SPT9P-Drucksensor, der eine epitaxiale Siliziummembran (EPI-Si-Membran) 444 umfasst. Die Membran 444 ist an den Hohlraum 442 angrenzend, und an der entgegengesetzten Seite einer Sensoröffnung 961 angeordnet. Eine Druckdifferenz zwischen der Sensoröffnung 961 und dem Hohlraum 442 führt dazu, dass die Membran 444 durch ein bestimmtes Ausmaß ausgelenkt wird, das die Spaltbreite des Hohlraums 444 verändert. Die Veränderung der Spaltbreite des Hohlraums 442 kann durch das Messen der Kapazität zwischen der Membran 444 und der nBL 422 detektiert und ausgewertet werden. Es wird darauf hingewiesen, dass das Beispiel eines Drucksensors lediglich als ein Beispiel dient und dass alternative Sensoren, Aktuatoren, elektronische Vorrichtungen, mikromechanische Vorrichtungen etc. den Drucksensor ersetzen können. Tatsächlich können viele MEMS-Vorrichtungen, elektronische Vorrichtungen und mikromechanische Vorrichtungen von einem effizienten Schutz gegen mechanischen Stress profitieren, der beispielsweise durch das Einhausen des Halbleiterchips bedingt ist.
  • Die in 9 dargestellte Halbleitervorrichtung umfasst ferner mindestens eine elektronische Komponente 980, beispielsweise einen MOSFET (Metalloxid-Halbleiter-Feldeffekttransistor). Ferner umfasst die Halbleitervorrichtung einen BEOL(Back-End-Of-Line)-Stapel von alternierenden Siliziumoxid(SiO)-Schichten und Siliziumnitrid(SiN)-Schichten. Der BEOL-Stapel umfasst auch Durchkontaktierungen V1, V2, V3, VE und Metallisierungen M1, M2, M3, M4, und ME. Eine NiP/Pd/Au-Eless-Auflage kann für das elektrische Verbinden der Halbleitervorrichtung beispielsweise mit Hilfe von Bonddrähten angewandt werden. Eine Imid-Schicht 992 schützt die Halbleitervorrichtung.
  • Die Halbleitervorrichtung umfasst auch einen FEOL(Front-End-Of-Line)-Abschnitt. Der FEOL-Abschnitt kann typischerweise mit einer PSG(Phosphorglas)-Schicht 962 und einer Siliziumkarbid(SiC)-Dichtungsschicht enden. Andere Materialien sind auch möglich.
  • 9 veranschaulicht schematisch eine integrierte Stress-Entkopplung innerhalb des Sensorisolationsgrabens und mit separater BEOL-offener Ausgestaltung. Die Sensoröffnung 961 kann durch eine BEOL-Ätzung und/oder ein Sensor-Freiätzen ausgebildet worden sein.
  • Die Halbleitervorrichtung in 9 umfasst einen ersten Graben 953 und einen dritten Graben 963, wobei beide dazu bestimmt sind, hauptsächlich als mechanische Entkopplungsgräben zu arbeiten. Der erste Graben 953 und der dritte Graben 963 sind miteinander vertikal ausgerichtet und miteinander verbunden. Die Seitenwände des ersten Grabens und des dritten Grabens sind mit einem Passivierungsmaterial 952 und 962 bedeckt. Das Passivierungsmaterial 952, 962 kann gleichzeitig innerhalb des ersten Grabens 953 und des dritten Grabens 963 abgelagert worden sein. Alternativ dazu kann das Passivierungsmaterial 952 früher abgelagert worden sein, beispielsweise während des FEOL-Verfahrens, und das Passivierungsmaterial 962 kann später abgelagert worden sein, beispielsweise während des BEOL-Verfahrens. Eine Öffnung an der Unterseite des dritten Grabens 963, um den ersten Graben 953 zu öffnen, kann während des BEOL-Verfahrens bereitgestellt worden sein.
  • Die in 9 gezeigte Struktur führt typischerweise ein Stress-Entkoppeln des Sensorabschnittes gegen das umgebende Substrat und den BEOL-Stapel aus. Die Größe der Membran 444 kann ausgewählt werden, sodass ein vermindertes oder beseitigtes Risse-Risiko erzielt werden kann. Typischerweise ist die Bereitstellung der Entkopplungsgräben (erster und dritter Graben) kein zusätzlicher Kosten-Posten, vor allem, weil der/die Graben/Gräben zusammen mit einem Standard-SPT9-Verfahren betrieben werden können. Der/Die vorgeschlagene(n) mechanische(n) Entkopplungsgraben/-gräben und das entsprechende Herstellungsverfahren sind mit bestehenden Herstellungsverfahren äußerst kompatibel, sodass es einfach ist, die vorgeschlagene Lösung mit den bestehenden Herstellungsverfahren zu integrieren.
  • Die Halbleitervorrichtung umfasst ferner einen oder mehrere zweite Gräben, die mit einem Passivierungs-/Isolier-Material 554 und einem Poly-Si-Kern 654 gefüllt sind. Es ist typischerweise möglich, den ersten Graben und den zweiten Graben gleichzeitig während des FEOL-Verfahrens zu ätzen. Da der erste Graben 953 enger als der zweite Graben ist (hier bereits mit Passivierung 554 und Poly-Si-Kern 654 gefüllt), führt das angewandte Ätzverfahren zu einer größeren Tiefe des zweiten Grabens als für den ersten Graben. Beispielsweise kann der erste Graben (MEMS-Graben, oder mechanischer Entkopplungsgraben) eine anfängliche Grabenbreite CD zwischen 1,1 μm und 1,7 μm aufweisen, was eine Tiefe von ungefähr 7 μm bis 12 μm zur Folge haben kann. Der zweite Graben (Standard-Graben) kann eine anfängliche Grabenbreite CD von ungefähr 3 μm und eine daraus sich ergebende Tiefe von ungefähr 20 μm aufweisen.
  • 10 stellt einen schematischen Querschnitt einer Halbleitervorrichtung dar, die derjenigen von 9 ähnlich ist. Der Unterschied zwischen den in den 9 und 10 schematisch dargestellten Implementierungen besteht darin, dass in 10 eine zweite Möglichkeit für eine SPT9P-EPI-Si-Membran gezeigt wird, die ein integriertes Stress-Entkoppeln innerhalb des Sensor-Isolationsgrabens bereitstellt. Mit anderen Worten, der/die erste(n) Graben/Gräben 953 ist/sind an dessen/deren oberen Enden zur Sensoröffnung 1061 offen. In alternativen Implementierungsbeispielen kann/können der/die erste(n) Graben/Gräben 953 verschlossen werden, aber trotzdem unter der Sensoröffnung 1061 angeordnet sein, die in diesen Implementierungsbeispielen geringfügig größer als die Membran 444 ist.
  • 11 veranschaulicht schematisch eine dritte Möglichkeit für einen SPT9P-Drucksensor mit einer EPI-Si-Membran, demgemäß eine unabhängige Stress-Entkopplung mit einem separaten Dichtungsring um den Drucksensor herum bereitgestellt ist. Der/die erste(n) Graben/Gräben 1153 und der/die dritte(n) Graben/Gräben 1163 weisen im Wesentlichen die gleiche Struktur wie der erste und der dritte Graben 953 und 963 in 9 auf. Der/die erste(n) Graben/Gräben 1153 und der/die dritte(n) Graben/Gräben 1163 stellen ein mechanisches Entkoppeln für den Abschnitt der Halbleitervorrichtung bereit, die die EPI-Si-Membrane 444 umfasst.
  • Zusätzlich zu den mechanischen Entkopplungsgräben 1153 und 1163 umfasst die Halbleitervorrichtung in 11 eigens dafür vorgesehene Isolationsgräben 1170 mit einer Auskleidung 1176 und einem Kern 1174. Das Material der Auskleidung 1176 kann ein Oxid, beispielsweise ein Siliziumoxid sein. Das Material des Kerns 1174 kann Polysilizium oder Vakuum sein. Der/die Isolationsgraben/-gräben 1170 ist/sind zwischen der EPI-Si-Membran 444 und den mechanischen Entkopplungsgräben 1153 angeordnet, andere Anordnungen sind jedoch auch möglich.
  • 9 bis 11 beziehen sich auf Drucksensoren, die eine EPI-Si-Membran 444 umfassen. 12 bis 15, die als nächstes beschrieben werden, beziehen sich auf Drucksensoren, die eine Membran 1244 umfassen, die aus polykristallinem Silizium (Poly-Si-Membran) gebildet, und über der oberen Fläche der epitaxialen Schicht 424 angeordnet ist. Die Poly-Si-Membran 1244 ist durch eine STI-Struktur 1248, typischerweise STI-Oxid, gestützt, das selbst in dem p-Topf 1224 eingebettet ist, der in der n-dotierten epitaxialen Schicht 424 durch Gegen-Dotierung geschaffen worden ist.
  • Mit Bezug auf die Membran wird das CMOS-Verfahren typischerweise zuerst ausgeführt d. h. vor der Strukturierung der Membran. Typische Größenordnungen können folgende sein:
    300 nm Poly-Si (Dicke der Membran 1244)
    50 nm bis 100 nm Hohlraum-Höhe
    100 μm2 bis 200 μm2 Fläche einer Sensorzelle
    Der Sensor setzt sich aus einer Vielzahl an Sensorzellen zusammen
  • Ein Isolationsgraben ist nicht erforderlich, kann jedoch ohnehin vorhanden sein.
  • 12 veranschaulicht schematisch eine erste Möglichkeit für eine SPT9P-Dünn-Poly-Si-Membran (Kohlenstoffsensor). Stress-Entkopplung wird durch einen TR/WL-Dichtungsring um den Sensorbereich herum erzielt. Die Abkürzung TR bezieht sich auf das sogenannte „Grabenmodul” des Herstellungsverfahrens. Die Abkürzung WL bezieht sich auf das sogenannte ”Frei-Ätzmodul” des Herstellungsverfahrens. Der Begriff „Kohlenstoffsensor” bedeutet, dass Kohlenstoff als ein Opfermaterial zwischen der epitaxialen Schicht 424 und der Poly-Si-Membran 1244 verwendet wird. Die Kohlenstoffschicht wird während des Frei-Ätz-Schrittes entfernt, beispielsweise durch Ätzen und/oder thermische Verbrennung.
  • Das Implementierungsbeispiel gemäß 12 kann typischerweise eine effiziente Stress-Entkopplung, ein vermindertes oder beseitigtes Risse-Risiko und keinen zusätzlichen Kostenposten bereitstellen, da der Graben zusammen mit einem Standardverfahren, beispielsweise mit dem SPT9-Verfahren betrieben werden kann. Es ist möglich, bestehende Verfahrensschritte und Unter-Verfahren für die Erstellung der mechanischen Entkopplungsgräben anzuwenden, typischerweise durch ein einfaches Abändern der entsprechenden Lithographie-Masken und durch ein Integrieren der Entkopplungsgräben in die Lithographie-Masken. Die Grabenbreite der Entkopplungsgräben, die in den Lithographie-Masken definiert ist, kann sich von der Grabenbreite von denjenigen Gräben unterscheiden, die für andere Zwecke verwendet werden, beispielsweise für elektrische Isolierung oder elektrischen Kontakt für das Substrat.
  • In 12 sind der erste und der dritte Graben 953 und 963 dem ersten und dem dritten Graben in 9 größtenteils ähnlich, mit dem Unterschied, dass sich die Gräben 953, 963 in 12 hinunter in die nBL 422 erstrecken, wohingegen in 9 die ersten Gräben bereits an der Schnittstelle zwischen der nBL 422 und der epitaxialen Schicht 424 geendet haben. Das kann aufgrund der Tatsache sein, dass im Implementierungsbeispiel gemäß 12 die epitaxiale Schicht dünner als im Implementierungsbeispiel von 9 ist.
  • 13 stellt einen schematischen Querschnitt einer Halbleitervorrichtung dar, die ähnlich der Halbleitervorrichtung von 12 ist. Somit veranschaulicht 13 eine zweite Möglichkeit für einen SPT9P-Dünn-Poly-Si-Membran (Kohlenstoffensor): Stress-Entkopplung wird mit einem TR/WL-Dichtungsring um den Sensorbereich zuoberst auf Venezia (Vergrabene Röhren/lokaler SOI) erzielt.
  • Zusätzlich zu den in 12 dargestellten Elementen umfasst die in 13 abgebildete Halbleitervorrichtung eine Vielzahl an vergrabenen Oxidröhren 1351. Die vergrabenen Röhren 1351 erstrecken sich im Wesentlichen parallel zu einer Hauptfläche der Halbleitervorrichtung und den Grenzflächen zwischen den verschiedenen Schichten. Die vergrabenen Oxidröhren 1351 sind innerhalb der epitaxialen Schicht 424, genau über der nBL 422, angeordnet.
  • Die vergrabenen Oxidröhren können mit Hilfe eines Venezia-Verfahrens erreicht werden, das der Silizium-Auf-Nichts(SON)-Technologie ähnlich, oder mit ihm verwandt ist. Gemäß einigen Fachleuten sind das Venezia-Verfahren und das Silizium-Auf-Nichts im Wesentlichen das gleiche. Das SON hat sich aus der Silizium-Auf-Isolator(SOI)-Technologie entwickelt, die als einer der attraktiven Ansätze für Niedrig-Leistungs- und Hoch-Geschwindigkeits-Anwendungen von Metall-Oxid-Halbleiter(MOS)-Vorrichtungen erachtet wird. Die Silizium-Auf-Nichts(SON)-Struktur, in der ein leeres Gebiet anstelle einer vergrabenen-Röhren-Schicht ausgebildet worden ist, macht sich die durch die Siliziumoberflächenmigration ausgelöste selbstorganisierende Rekristallisierung zu Nutze. Die auf dem Siliziumsubstrat strukturierte, anfängliche Grabenform ist für die Herstellung der SON-Struktur ein wichtiger Faktor. Die Grabenstruktur wandelt sich so um, dass sie die Oberflächenenergie, wenn sie in einer deoxidierenden Umgebung ausgeglüht wird, wie beispielsweise Wasserstoff, minimiert. Grabenumwandlung durch Oberflächenmigration führt zu einem Leerraum-In-Silizium (ESS; ESS = empty-space-in-silicon). Die SON-Struktur kann auf diese Weise aus einer SON-Schicht über ESS gebildet werden. Die Form des leeren Raums in Silizium kann beispielsweise kugelförmig, schlauchförmig und plattenförmig sein. Ein isolierter tiefer Graben wird zu einem kugelförmigen ESS umgewandelt. Die Ausbildung des kugelförmigen ESS beginnt typischerweise an den oberen und unteren Ecken des tiefen Grabens, da der Krümmungsradius dieser Gebiete am kleinsten ist. Das Ergebnis zeigt an, dass der Durchmesser des kugelförmigen ESS größer als der des anfänglichen Grabens wird. Daher werden die eng in einer Reihe angeordneten Gräben aufgrund der Kombination der gewachsenen kugelförmigen ESS an der Unterseite jedes Grabens in den schlauchförmigen ESS umgewandelt. Der plattenförmige ESS kann auch durch ein Entwickeln dieser Methode hergestellt werden. Durch das Anordnen der Gräben in einem Gitter werden die kugelförmigen ESS an der Unterseite von allen Gräben kombiniert, und in einen großen dünnen plattenförmigen ESS umgewandelt. Es ist auch möglich, mit dieser Methode gekrümmte Leerräume innerhalb des Siliziums zu erzeugen.
  • In 13 sind die vergrabenen Röhren 1351 Seite an Seite angeordnet, um eine ”luftmatratzenähnliche” Struktur zu bilden. Jede Röhre umfasst einen zylindrischen zentralen Leerraum, der durch eine zylindrische Seitenwand begrenzt ist. Die zylindrische Seitenwand kann aus einem Passivierungsmaterial, beispielsweise Siliziumnitrid SiN, gebildet sein. Ferner kann die Vielzahl an vergrabenen Röhren in Siliziumoxid SiO von planarer Form eingebettet sein.
  • Die Vielzahl an vergrabenen Röhren 1351 kann ein möglicherweise besseres Stress-Entkoppeln bereitstelle, im Besonderen mit Bezug auf mechanischen Stress, der in das Gebiet unter der Membran 1244 von unten gekoppelt ist. Die Venezia-Technologie kann die jeweiligen Halbleitervorrichtungen moderat verteuern, da zusätzliche Verfahrensschritte erforderlich sind. Elektronische Komponenten können jedoch ebenfalls vom Vorhandensein einer Venezia-Struktur profitieren, beispielsweise von einer oder mehrerer vergrabener Oxidröhren, sodass die zusätzlichen Kosten pro Wafer ohnehin ausgegeben werden können.
  • Der vertikale Abstand zwischen der Vielzahl an vergrabenen Röhren 1351 und dem Hohlraum 1245 kann beispielsweise ungefähr 10 μm sein.
  • 14 stellt ein weiteres Implementierungsbeispiel gemäß einer dritten Möglichkeit für eine SPT9P-Dünn-Poly-Si-Membran (Kohlenstoffsensor) dar. Stress-Entkopplung wird hier mit einem TR/WL-Dichtungsring um das Sensorgebiet zuoberst auf einer Venezia-Struktur (SON – Silizium-Auf-Nichts) herum erzielt. Mit anderen Worten,
  • Die Venezia-Struktur umfasst hier einen flachen oder planaren Hohlraum 1451, der durch das Venezia-Verfahren erzeugt werden kann, wenn eine Vielzahl an tiefen Löchern oder Gräben in einem Gitter innerhalb des Substrats angeordnet ist. Um das Gebiet des Substrats, das die Sensorstruktur und die Membran 1244 trägt, zu stützen, können ein oder mehrere Säulen oder Stützen 1259 innerhalb des Hohlraums 1451 bereitgestellt werden.
  • 15 ist 14 ähnlich. Wiederum ist ein plattenförmiger Hohlraum 1551 unter dem Sensorgebiet bereitgestellt, der vom umgebenden Substrat und dem BEOL-Stapel mechanisch entkoppelt werden soll. Der Unterschied zu 14 besteht darin, dass in 15 keine Säulen im plattenförmigen Hohlraum 1551 bereitgestellt sind. Anstatt dessen sind eine oder mehrere Klemmen 1559 innerhalb des/der ersten Grabens/Gräben 953 bereitgestellt.
  • 16 zeigt einen schematischen Querschnitt oder eine Halbleitervorrichtung mit einer EPI-Si-Membran 444, einen ersten Graben 1653 (oder mehrere erste Gräben 1653) und einen dritten Graben 1663 (oder mehrere dritte Gräben 1663). Wie in den vorangegangenen Figuren umfasst die Halbleitervorrichtung Komponenten, die oben beschrieben worden sind, wie beispielsweise der zweite Graben 454. In 16 ist der erste Graben 1653 oben durch Siliziumoxid 1657 verschlossen. Wenn der dritte Graben 1663 passiviert ist, bedeckt das Passivierungsmaterial 962 auch den Boden des dritten Grabens 1663, und somit das abschließende Siliziumoxid 1657 des ersten Grabens. Diese Anordnung kann dazu führen, dass ein gewisser mechanischer Stress vom umgebenden Substrat und BEOL-Stapel an das Sensorgebiet über das Siliziumoxid 1657 und das Passivierungsmaterial 962 übertragen werden kann. Nichtsdestotrotz können der erste und der dritte Graben 1653, 1663 typischerweise eine ausreichende mechanische Entkopplung bereitstellen, da die Seitenwände des ersten und dritten Grabens in die Hohlräume der Gräben hinein deformiert werden können, um mechanischen Stress, zumindest ansatzweise, zu absorbieren. Die Anordnung nach 16 kann möglicherweise einfacher als das Implementierungsbeispiel von 9 hergestellt werden, in dem der erste und der dritte Graben 953, 963 miteinander verbunden sind, und möglicherweise deren Passivierungsauskleidung gleichzeitig während des BEOL-Herstellungsverfahrens abgelagert wird. In der Anordnung nach 16 ist eine Passivierung des ersten Grabens 1653 nicht erforderlich, da der erste Graben 1653 ohnehin hermetisch abgedichtet ist. Die Passivierung des dritten Grabens 1663 kann während des BEOL-Verfahrens ausgeführt werden.
  • 17 stellt eine Variante von 16 dar, in der der erste und dritte Graben 1753 und 1763 seitlich gegeneinander versetzt sind. Der dritte Graben 1763 ist weiter als der erste Graben 1753 relativ zur Sensorstruktur und der Membran außerhalb, obgleich das Gegenteil auch möglich wäre. Die Anordnung nach 17 ist typischerweise relativ einfach herzustellen, da keine vertikale Ausrichtung des ersten und dritten Grabens 1753, 1763 mit relativ hoher Genauigkeit ausgeführt werden muss.
  • In 18 ist der dritte Graben ausgelassen worden, sodas nur ein oder mehrere erste Entkopplungsgräben 1853 bereitgestellt sind, die den geschlossenen Gräben 1653 und 1673 in den 16 und 17 ähnlich sind.
  • 19 ist das Gegenteil zu 18: Die Halbleitervorrichtung umfasst lediglich einen Entkopplungsgraben 1963 oder mehrere Entkopplungsgräben 1963 im BEOL-Stapel, während der/die erste(n) Graben/Gräben weggelassen ist/sind. Es wird darauf hingewiesen, dass in 19 der/die Entkopplungsgraben/-gräben 1963 in der BEOL als der/die ”erste(n) Graben/Gräben” in Übereinstimmung mit dem Wortlaut der Ansprüche angesehen werden können. Die Sensoröffnung 961 kann als der/die „zweite(n) Graben/Gräben” dem Wortlaut der Ansprüche gemäß angesehen werden. Das bedeutet, dass ein entsprechendes Verfahren einen Schritt des gleichzeitigen Ätzens des ersten Grabens 1963 (des Entkopplungsgrabens im BEOL-Stapel) und des zweiten Grabens 961 (der Sensoröffnung) in einer halbfertigen Halbleitervorrichtung umfassen kann. Der erste Graben 1663 ist ein mechanischer Entkopplungsgraben zwischen einem ersten Gebiet (unter anderem: der Membran 444) einer möglichen Halbleitervorrichtung und einem zweiten Gebiet davon (dem umgebenden Gebiet des BEOL-Stapels). Das Verfahren kann ferner das gleichzeitige Passivieren oder Isolieren der Seitenwände des ersten Grabens 1963 und des zweiten Grabens 961 umfassen. Wie aus 19 ersichtlich ist, bedeckt das Passivierungsmaterial 962 die Seitenwände sowohl des Entkopplungsgrabens 1963 (”ersten Grabens”) als auch der Sensoröffnung 961 (”zweiten Grabens”). Die Arbeitsvorgänge des gleichzeitigen Ätzens und des gleichzeitigen Passivierens werden während eines Back-End-Of-Line-Verfahren ausgeführt, sodass der erste Graben und der zweite Graben im Back-End-Of-Line-Abschnitt der halbfertigen Halbleitervorrichtung ausgebildet werden.
  • 20, 21 und 22 stellen nacheinander folgende Phasen eines BEOL-Verfahrens dar. In 20 sind die verschiedenen BEOL-Schichten bereits erstellt worden, umfassend die Metallisierungen M1, M2, M3, M4, ME und die Durchkontaktierungen V1, V2, V3, VE. Im FEOL-Abschnitt der Halbleitervorrichtung ist der erste Graben 953 bereits vorhanden.
  • 21 stellt einen schematischen Querschnitt dar, nachdem die Entkopplungsgräben 963 (”dritten Gräben”) und die Sensoröffnung 961 geätzt worden sind. Ein Ätzen der dritten Gräben 963 öffnet auch die ersten Gräben 953, sobald das Ätzverfahren die Unterseite der PSG-Schicht 962 erreicht. Eine Ätz-Stopp-Schicht 2144 ist an einer oberen Fläche der Membran 444 bereitgestellt, sodass die Membran 444 nicht geätzt wird. In alternativen Ausführungsformen kann ein selektives Ätzverfahren angewandt werden, das eine maßgeblich höhere Ätzgeschwindigkeit in Siliziumoxid und Siliziumnitrid als in Silizium aufweist. Die Membran 444 ist typischerweise aus Silizium gebildet. Der erste Graben 953 ist mit Siliziumoxid oder einem ähnlichen Material, beispielsweise einem Passivierungs- und/oder Isoliermaterial, ausgekleidet. Im Fall, dass der erste Graben 953 mit beispielsweise Polysilizium zusätzlich gefüllt worden wäre, wird dieses Füllmaterial während des Ätzverfahrens ebenfalls beseitigt, wobei ein offener Lunker oder ein Hohlraum zurückbleibt.
  • 22 stellt eine weitere Phase des BEOL-Verfahrens dar, nachdem das Passivierungsmaterial 962 gleichzeitig im ersten Graben 953, dritten Graben 963 (BEOL-Abschnitt des Entkopplungsgrabens) und der Sensoröffnung 961 abgelagert worden ist.
  • 23 bis 25 stellen verschiedene Phasen eines FEOL-Herstellungsverfahrens dar. 23 stellt einen schematischen Querschnitt der halbfertigen Halbleitervorrichtung dar, nachdem der erste Graben 452 und der zweite Graben 454 gleichzeitig in der Substratanordnung geätzt worden sind. Der erste Graben 452 ist relativ schmal und erreicht daher lediglich eine Tiefe, die ungefähr der Grenzfläche zwischen der nBL 922 und der epitaxialen Schicht 924 entspricht. Die Breite und/oder die Tiefe des ersten Grabens 452 können jedoch gemäß dem eingestellt werden, was für die vorliegende Halbleitervorrichtung geeignet ist.
  • In 24 hat sich ein Passivierungs- und/oder Isolier-Material 552 an den Seitenwänden des ersten Grabens 452 abgelagert. Während des gleichen Ablagerungsverfahrens hat sich das Passivierungs- und/oder Isolier-Material 554 an den Seitenwänden des zweiten Grabens 454 abgelagert. Aufgrund der Beschaffenheit des Ablagerungsverfahrens und des Materials neigt das Passivierungs-/Isolier-Material 552 und 554 dazu, nahe der Öffnungen des ersten und zweiten Grabens 452, 454 zusammenzuwachsen. Da der erste Graben 452 relativ schmal ist, führt dieser Effekt dazu, dass das Isolierungs-/Passivierungs-Material 552 den ersten Graben schließt und innerhalb des ersten Grabens einen Lunker oder ein Lunker-Filament zurücklässt.
  • 25 stellt eine halbfertige Halbleitervorrichtung dar, nachdem ein Polysilizium-Ablagerungsverfahren ausgeführt, und das abgelagerte Polysilizium strukturiert worden ist. Demzufolge ist das abgelagerte Polysilizium 654 in den zweiten Gräben zurückgelassen worden. Polysilizium ist nicht im ersten Graben 452 abgelagert, da der erste Graben 452 aufgrund der vorangegangenen Isolier-/Passivierungs-Materialablagerung geschlossen ist.
  • 26 stellt einen Vergleich zwischen dem Standardmodul 104 eines Herstellungsverfahrens und dem abgeänderten Modul 105 gemäß hierin beschriebenen Aspekten dar. Das Standardmodul 104 ist das Standard-Grabenmodul, das typischerweise während der FEOL-Phase ausgeführt wird, um einen Standard-Graben auszubohren, den Standard-Graben zu füllen und eine Oberfläche der halbfertigen Halbleitervorrichtung für einen anschließenden Verfahrensschritt aufzubereiten. Das Standardverfahren wird auch als ein „Aufzeichnungsverfahren” (POR; POR = process of record) bezeichnet. Gemäß dem POR umfasst das Standard-Grabenmodul 104 die folgenden Schritte oder Unter-Verfahren: Graben-Ätzung, TEOS-Füllung (Tetraethylorthosilikat-Füllung), TEOS-Abstands-Ätzung, Poly-Si-Füllung und Poly-Si-CMP (chemisch mechanisches Polieren). Gemäß diesem Implementierungsbeispiel wird TEOS als das Passivierungs-/Isolier-Material angewandt. Bei der TEOS-Abstand-Ätzung bleibt TEOS lediglich an den Seitenwänden der Standard-Gräben zurück, und TEOS wird von überall sonst entfernt, einschließlich von der Unterseite der Standard-Gräben. Der chemisch-mechanische Polierschritt bringt die Oberfläche der halbfertigen Halbleitervorrichtung in einen Zustand, der für das Ausführen jeglicher anschließender Herstellungsschritte geeignet ist, beispielsweise wie das BCD-Modul 107 (siehe 1).
  • Der untere Teil von 26 stellt das abgeänderte Modul 104 (oder die Abänderung des Moduls 104) dar, um das Modul 104 für eine gleichzeitige, parallel ablaufende Erzeugung von Entkopplungsgräben wieder zu verwenden.
  • Die folgenden Verfahrensmodule oder Verfahrensgruppen sind im SPT9P-BCD-FEOL-Verfahren verfügbar, auf dem zumindest einige Implementierungsbeispiele der vorliegenden Erfindung basieren:
    Der SPT9-Standard-Graben (beispielsweise Graben 454 in der vorangegangenen Beschreibung und den entsprechenden Figuren) weist typischerweise eine Grabenbreite CD von beispielsweise 3 μm und eine Tiefe von beispielsweise 20 μm auf.
  • Der Standard-Graben ist durch Oxid isoliert, mit Polysilizium in der Mitte gefüllt und durch STI-Oxid bedeckt.
  • Dieses Standard-Grabenmodul kann für die Ausbildung eines Entkopplungsgrabens gemäß unterschiedlichen Möglichkeiten wieder angewandt werden, wovon vier nachstehend aufgezählt sind:
    • a) Abstammend aus dem Grabenmodul (mit Hilfe einer CD-Verminderung von 3 μm auf 1,7 ... 1,1 μm): der MEMS-Graben (d. h. der mechanische Entkopplungsgraben). Der MEMS-Graben ist beispielsweise 7 ... 12 μm tief. Die Seitenwände sind durch TEOS-Oxid isoliert. Der MEMS-Graben ist nicht gefüllt (kein Polysilizium), da der Graben an der oberen Kante während des Oxid-Füllverfahrens verschlossen wird und somit das anschließende Polysilizium-Füllverfahren vollständig oder zumindest in ausreichender Art und Weise verhindert wird. Der MEMS-Graben ist mit STI-Oxid bedeckt; auf diese Art und Weise wird ein zugedeckter, im Inneren hohler Graben gebildet.
    • b) teilweises Ausräumen oder Entleeren des SPT9-Standard-Grabens (Poly-Ätzen oder einseitiges Oxidätzen (bevorzugt); beide sind Nass-Ätzungsverfahren) im Drucksensormodul. Ein Verschließen wird gemeinsam mit dem Sensor-Schließen ausgeführt. Möglichkeit b) ist schematisch in 27 in Blockschaltbildform dargestellt. Ein Detail ist in 27 relativ zu einer Veränderung im Sensormodul, den Standard-Graben zu öffnen (”auszubohren”), veranschaulicht. Das Aufzeichnungsverfahren (”POR”) umfasst das Sensormodul. Um das Aufzeichnungsverfahren an die vorgeschlagene Erstellung der Entkopplungsgräben anzupassen, wird ein zusätzlicher Schritt hinzugefügt, nämlich das Öffnen des Standard-Grabens. Auf diese Art und Weise wird ein Standard-Graben mit einem vertikalen Lunker erstellt.
    • c) teilweises Ausräumen oder Entleeren des SPT9-Standard-Grabens (Polyätzung oder einseitige Oxidätzung (bevorzugt); beide sind Nass-Ätzverfahren) nach der Sensor-Freiätzung; Passivierung mit der Sensor-Freisetzungspassivierung. Diese Möglichkeit wird nur nach dem Drucksensor-Freisetzungsmodul ausgeführt. 28 veranschaulicht schematisch in Blockschaltbildform Möglichkeit c) und das Detail einer Veränderung im Sensor-Freisetzungsmodul, den Standard-Graben zu öffnen (”auszubohren”). Das Aufzeichnungsverfahren umfasst ein Standardsensor-Freisetzungsmodul. Gemäß Möglichkeit c) wird ein zusätzlicher Schritt im Anschluss an das Standardsensor-Freisetzungsmodul ausgeführt. Der zusätzliche Schritt umfasst ein Öffnen des Standard-Grabens, sodass ein Standard-Graben mit einem vertikalen Lunker gebildet wird.
    • d) Öffnen des MEMS-Grabens nach der Sensor-Frei-Ätzung; Passivierung mit der Sensor-Freisetzungspassivierung. 29 veranschaulicht schematisch in Blockschaltbildform Möglichkeit d). Der zusätzliche Schritt ist das Öffnen des MEMS-Grabens (”ersten Grabens” oder Entkopplungsgrabens). Dadurch wird der MEMS-Graben mit einem vorbestehenden vertikalen Lunker geöffnet. Die STI/TEOS-Abdichtung wird geöffnet, um den vorbestehenden Lunker zu erreichen.
  • So kann eine Erzeugung eines Entkopplungsgrabens oder eine Aufeinanderfolge von Entkopplungsgräben im Substrat erzielt werden. Für Möglichkeit a) fallen grundsätzlich keine Herstellungskosten an. Für die Möglichkeiten b), c) und d) fallen typischerweise keine zusätzlichen Herstellungskosten oder lediglich geringe Herstellungskosten an.
  • Die folgenden Verfahrensmodule oder Verfahrensgruppen sind im Drucksensor-Freisetzungsherstellungsmodul verfügbar, auf dem zumindest einige Implementierungsbeispiele der vorliegenden Erfindung basieren, im Besonderen eine Sensor-Frei-Ätzung durch die vollständige BEOL hindurch mit einem Ätz-Stopp auf dem Sensor-Polysilizium, und eine anschließende Passivierung (Nitrid 20 ... 200 μm) aus der Seitenwand und Unterseite der Ätzungs-ausgesetzten Struktur.
  • Dadurch wird eine Erstellung eines passivierten Entkopplungsgrabens in der BEOL zu im Wesentlichen keinen Extrakosten möglich gemacht. Bezüglich des Filmstresses der BEOL-Schichten kann eine Entkopplung im Besonderen an der Referenzzelle (die den BEOL-Film-Stapel auf ihrer Lamelle aufweist) beobachtet werden, aber auch an der Sensorzelle (wo der BEOL-Film-Stapel auf der Sensorkante verbleibt).
  • Das folgende zusätzliche Modul für Stress-Entkopplung ist, zusätzlich zu den oben erwähnten BCD-/Sensor-bezogenen Modulen, erhältlich, unter anderem die Erstellung einer Venezia-Lamelle vor der EPI-Ablagerung (7 μm Dicke) unter dem ganzen Sensorgebiet.
  • So ist eine Erzeugung einer Horizontal-Substrat-Entkopplungslamelle vor der BCD-Verarbeitung unter Anwendung eines zusätzlichen Venezia-Moduls möglich (Extrakosten können anfallen).
  • Die oben erwähnten Möglichkeiten a)–d) können ferner wie folgt kombiniert werden:
    Möglichkeiten a) und b) können auch mit einem BEOL-Entkopplungsgraben (fluchtend ausgerichtet oder geringfügig versetzt) kombiniert sein. Auf diese Art und Weise würde eine Brücke (STI und Passivierung) zwischen Substrat und BEOL verbleiben.
  • Möglichkeiten c) und d) stellten de facto die Kombination des Substrats und dem BEOL-Graben dar. In diesen Fällen verbleibt keine Brücke zwischen BEOL und dem Substrat. Das kann technologisch etwas anspruchsvoller sein, im Besonderen die Passivierung. Man beachte, dass Möglichkeit c) bereits einer Kombination von FEOL(Substrat)- und BEOL-Gräben entspricht, da in dieser Variante die SPT9-Standard-Grabenaushöhlung (Ausräumung oder Entleerung) erst nach der BEOL-Sensor-Freisetzungsöffnung (= Drucksensor-Freisetzungsmodul) erfolgt. Daher ist standardmäßig ein durchgehender FEOL- +BEOL-Graben vorhanden, und der Graben muss ohnedies geöffnet werden.
  • Alle Möglichkeiten a) bis d), sowie a) und b) mit BEOL-Graben können mit der Venezia-Lamelle kombiniert werden. Typischerweise müssen Aufhängungspunkte an den Seiten verbleiben. Alle Möglichkeiten können einzeln angewandt werden d. h. ohne kombiniert zu werden.
  • Obwohl einige Aspekte im Zusammenhang einer Vorrichtung beschrieben worden sind, geht daraus eindeutig hervor, dass diese Aspekte auch eine Beschreibung des entsprechenden Verfahrens darstellen, worin ein Block oder eine Vorrichtung einem Verfahrensschritt oder einem Merkmal eines Verfahrensschrittes entspricht. Analog dazu stellen im Zusammenhang mit einem Verfahrensschritt beschriebene Aspekte auch eine Beschreibung eines entsprechenden Blocks oder Punktes oder Merkmals einer entsprechenden Vorrichtung dar. Einige oder alle Verfahrensschritte können durch (oder unter Anwendung) einer Hardware-Vorrichtung, wie beispielsweise eines Mikroprozessors, eines programmierbaren Computers oder eines elektronischen Schaltkreises ausgeführt werden. In einigen Ausführungsformen können ein oder mehrere der wichtigsten Verfahrensschritte durch eine solche Vorrichtung ausgeführt werden.
  • Die oben beschriebenen Ausführungsformen dienen bloß der Veranschaulichung der Grundsätze der vorliegenden Erfindung. Es liegt auf der Hand, dass Abänderungen und Variationen der hierin beschriebenen Anordnungen und Details für Fachleute offenkundig sein werden. Eine Begrenzung ist daher nur durch den Schutzumfang der folgenden Patentansprüche, und nicht durch die spezifischen Details beabsichtigt, die durch die Beschreibung und Erläuterung der hierin angeführten Ausführungsformen dargestellt sind.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Nicht-Patentliteratur
    • SPT9-Standard [0082]
    • Standard-SPT9 [0087]
    • Standard-SPT9 [0093]
    • SPT9-Standard [0125]
    • SPT9-Standard [0127]
    • SPT9-Standard [0127]
    • SPT9-Standard [0134]

Claims (20)

  1. Verfahren, umfassend: gleichzeitiges Ätzen eines ersten Grabens und eines zweiten Grabens in einer halbfertigen Halbleitervorrichtung, worin der erste Graben ein mechanischer Entkopplungsgraben zwischen einem ersten Gebiet einer zukünftigen Halbleitervorrichtung und einem zweiten Gebiet davon ist; und gleichzeitiges Passivieren von Seitenwänden des ersten Grabens und des zweiten Grabens.
  2. Verfahren nach Anspruch 1, worin die Arbeitsvorgänge des gleichzeitigen Ätzens und des gleichzeitigen Passivierens während eines Front-End-Of-Line-Verfahrens oder eines Back-End-Of-Line-Verfahrens ausgeführt werden, worin im Fall des Front-End-Of-Line-Verfahrens der erste Graben und der zweite Graben in einem Front-End-Of-Line-Abschnitt der halbfertigen Halbleitervorrichtung ausgebildet werden, und im Fall des Back-End-Of-Line-Verfahrens der erste Graben und der zweite Graben in einem Back-End-Of-Line-Abschnitt der halbfertigen Halbleitervorrichtung ausgebildet werden.
  3. Verfahren nach Anspruch 2, ferner umfassend: Ätzen eines dritten Grabens in der halbfertigen Halbleitervorrichtung, worin der dritte Graben ein weiterer mechanischer Entkopplungsgraben zwischen dem ersten Gebiet und dem zweiten Gebiet der halbfertigen Halbleitervorrichtung im Back-End-Of-Line-Abschnitt ist, und worin der erste Graben und der zweite Graben im Front-End-Of-Line-Abschnitt ausgebildet werden.
  4. Verfahren nach Anspruch 3, worin der erste Graben und der dritte Graben zueinander in eine Richtung ausgerichtet sind, die zu einer Hauptfläche der halbfertigen Halbleitervorrichtung senkrecht ist.
  5. Verfahren nach Anspruch 4, worin das Ätzen des dritten Grabens ein Wieder-Öffnen des ersten Grabens umfasst, und worin das Verfahren ferner umfasst: gleichzeitiges Passivieren der Seitenwände des ersten Grabens und der Seitenwände des dritten Grabens.
  6. Verfahren nach einem der Ansprüche 1 bis 5, worin ein Passivieren oder Isolieren der Seitenwände des ersten Grabens dazu führt, dass der erste Graben an einem Oberflächen-nahen Ende des ersten Grabens verschlossen wird und dass sich somit ein Lunker oder Lunker-Filament innerhalb des ersten Grabens bildet, während der zweite Graben bei Passivierung oder Isolierung der Seitenwände nicht verschlossen wird.
  7. Verfahren nach Anspruch 6, ferner umfassend: Ausführen eines Frei-Ätzens einer Struktur der halbfertigen Halbleitervorrichtung während eines Back-End-Of-Line-Verfahrens; Wieder-Öffnen des ersten Grabens während des Frei-Ätzens.
  8. Verfahren nach einem der Ansprüche 1 bis 7, worin der zweite Graben breiter als der erste Graben ist.
  9. Verfahren nach einem der Ansprüche 1 bis 8, ferner umfassend: Ausführen eines Venezia-Verfahrens, um einen Hohlraum unter dem ersten Gebiet auszubilden, um ein mechanisches Entkoppeln des ersten Gebiets in eine Richtung bereitzustellen, die zu einer Hauptfläche der halbfertigen Halbleitervorrichtung senkrecht ist, wobei sich der Hohlraum im Wesentlichen parallel zur Hauptfläche bei einer Tiefe innerhalb der halbfertigen Halbleitervorrichtung erstreckt.
  10. Verfahren nach einem der Ansprüche 1 bis 9, worin der erste und der zweite Graben in einem Front-End-Of-Line-Abschnitt der halbfertigen Halbleitervorrichtung ausgebildet sind, und das Verfahren ferner Folgendes umfasst: Füllen zumindest des ersten Grabens mit einem Füllmaterial im Anschluss an das Passivieren oder Isolieren der Seitenwände des ersten Grabens; und zumindest teilweises Ausräumen des ersten Grabens durch Ätzen mindestens eines des Füllmaterials, eines Passivierungsmaterials der Seitenwand des ersten Grabens und eines Isoliermaterials der Seitenwand des ersten Grabens.
  11. Verfahren, umfassend: gleichzeitiges Ätzen eines ersten Grabens und eines zweiten Grabens in einer Substratanordnung, wobei der zweite Graben eine größere Breite als der erste Graben aufweist; Ablagerung eines ersten Materials an Seitenwänden des ersten Grabens und des zweiten Grabens, worin das Material nahe einer Öffnung des ersten Grabens während der Ablagerung lokal zusammenwächst, den ersten Graben somit verschließt und einen Lunker oder ein Lunker-Filament innerhalb des ersten Grabens zurücklässt, wohingegen der zweite Graben während der Ablagerung des Materials aufgrund der größeren Breite des zweiten Grabens nicht verschlossen wird; Füllen des zweiten Grabens mit einem zweiten Material, aber nicht des ersten Grabens, da der erste Graben zuvor durch das erste Material verschlossen worden ist.
  12. Halbleitervorrichtung, umfassend: einen ersten Graben, der zur Bereitstellung einer mechanischen Entkopplung zwischen einem ersten Gebiet und einem zweiten Gebiet der Halbleitervorrichtung konfiguriert ist; einen zweiten Graben; eine Seitenwandbeschichtung an Seitenwänden des ersten Grabens und des zweiten Grabens, worin die Seitenwandbeschichtung an den Seitenwänden des ersten Grabens und an den Seitenwänden des zweiten Grabens aus dem gleichen Material sind.
  13. Halbleitervorrichtung nach Anspruch 12, worin der erste Graben und der zweite Graben beide in einem Front-End-Of-Line-Abschnitt der Halbleitervorrichtung ausgebildet sind oder beide in einem Back-End-Of-Line-Abschnitt der Halbleitervorrichtung ausgebildet sind.
  14. Halbleitervorrichtung nach Anspruch 13, ferner umfassend einen dritten Graben in der Halbleitervorrichtung; und worin der dritte Graben ein weiterer mechanischer Entkopplungsgraben zwischen dem ersten Gebiet und dem zweiten Gebiet der Halbleitervorrichtung im Back-End-Of-Line-Abschnitt ist, und worin der erste Graben und der zweite Graben im Front-End-Of-Line-Abschnitt ausgebildet sind.
  15. Halbleitervorrichtung nach Anspruch 14, worin der erste Graben und der dritte Graben in eine Richtung zueinander ausgerichtet sind, die zu einer Hauptfläche der Halbleitervorrichtung senkrecht ist.
  16. Halbleitervorrichtung nach Anspruch 15, worin der erste Graben und der dritte Graben miteinander verbunden sind, und worin die Seitenwandbeschichtung des ersten Grabens an eine Seitenwandbeschichtung des dritten Grabens angrenzt.
  17. Halbleitervorrichtung nach einem der Ansprüche 12 bis 16, worin die Seitenwandbeschichtung des ersten Grabens in eine Graben-Verschluss-Struktur nahe einer Öffnung des ersten Grabens übergeht, wobei der erste Graben somit einen Lunker oder ein Lunker-Filament umschließt.
  18. Halbleitervorrichtung nach einem der Ansprüche 12 bis 17, worin der zweite Graben breiter als der erste Graben ist.
  19. Halbleitervorrichtung nach einem der Ansprüche 12 bis 18, ferner umfassend: einen Venezia-Verfahrens-Hohlraum unter dem ersten Gebiet, um eine mechanische Entkopplung des ersten Gebiets in eine Richtung bereitzustellen, die zu einer Hauptfläche der halbfertigen Halbleitervorrichtung senkrecht ist, wobei sich der Hohlraum im Wesentlichen parallel zur Hauptfläche in einer Tiefe innerhalb der halbfertigen Halbleitervorrichtung erstreckt.
  20. Halbleitervorrichtung, umfassend: einen Front-End-Of-Line-Abschnitt; einen Back-End-Of-Line-Abschnitt; einen Front-End-Of-Line-Graben, der im Front-End-Of-Line-Abschnitt ausgebildet und konfiguriert ist, ein erstes Gebiet der Halbleitervorrichtung von einem zweiten Gebiet der Halbleitervorrichtung mechanisch zu entkoppeln; einen Back-End-Of-Line-Graben, der im Back-End-Of-Line-Abschnitt ausgebildet und konfiguriert ist, das erste Gebiet vom zweiten Gebiet mechanisch zu entkoppeln, worin der Back-End-Of-Line-Graben relativ zum Front-End-Of-Line-Graben seitlich versetzt ist, sodass eine Grundfläche des Front-End-Of-Line-Grabens nicht eine Grundfläche des Back-End-Of-Line-Grabens überlappt.
DE102015208689.5A 2014-05-14 2015-05-11 Mechanische Stress-Entkopplung in Halbleitervorrichtungen Active DE102015208689B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/277,342 2014-05-14
US14/277,342 US9663354B2 (en) 2014-05-14 2014-05-14 Mechanical stress-decoupling in semiconductor device

Publications (2)

Publication Number Publication Date
DE102015208689A1 true DE102015208689A1 (de) 2015-11-19
DE102015208689B4 DE102015208689B4 (de) 2019-09-19

Family

ID=54361891

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102015208689.5A Active DE102015208689B4 (de) 2014-05-14 2015-05-11 Mechanische Stress-Entkopplung in Halbleitervorrichtungen

Country Status (3)

Country Link
US (2) US9663354B2 (de)
CN (1) CN105097809B (de)
DE (1) DE102015208689B4 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016212693A1 (de) * 2016-07-12 2018-01-18 Infineon Technologies Dresden Gmbh Drucksensorvorrichtung und Herstellungsverfahren
CN110655033A (zh) * 2018-06-29 2020-01-07 英飞凌科技德累斯顿公司 改进的应力去耦微机电系统传感器

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9618561B2 (en) * 2014-03-05 2017-04-11 Infineon Technologies Ag Semiconductor device and method for detecting damaging of a semiconductor device
DE102015203393A1 (de) * 2015-02-25 2016-08-25 Infineon Technologies Ag Halbleiterelement und Verfahren zu Herstellen von diesem
DE102016119799B4 (de) * 2016-10-18 2020-08-06 Infineon Technologies Ag Integrierte schaltung, die einen vergrabenen hohlraum enthält, und herstellungsverfahren
DE102017103782B4 (de) * 2017-02-23 2021-03-25 Infineon Technologies Ag Halbleitervorrichtung mit einer vergrabenen Schicht und Herstellungsverfahren hierfür
US10843916B2 (en) * 2019-03-04 2020-11-24 Infineon Technologies Ag Mechanical stress decoupling for microelectromechanical systems (MEMS) elements with gel-filling
US10807862B1 (en) * 2019-04-03 2020-10-20 Infineon Technologies Ag Segmented stress decoupling via frontside trenching
US12103845B2 (en) 2020-10-21 2024-10-01 United Microelectronics Corp. Micro-electromechanical system and method for fabricating MEMS having protection wall

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4433689C2 (de) 1994-09-21 1996-07-11 Siemens Ag Chipkonfiguration und Verwendung eines entsprechenden Chips
WO1998011602A1 (en) 1996-09-12 1998-03-19 Physical Electronics Laboratory Method for producing integrated cmos circuits or transducers containing cmos circuits
FR2830984B1 (fr) * 2001-10-17 2005-02-25 St Microelectronics Sa Tranchee d'isolement et procede de realisation
DE102004005804B4 (de) 2004-02-06 2007-04-05 X-Fab Semiconductor Foundries Ag Verfahren zur Verfüllung von Isolationsgräben unter Nutzung von CMOS-Standardprozessen zur Realisierung dielektrisch isolierter Gebiete auf SOI Scheiben
DE112007003051B4 (de) 2007-01-23 2012-12-20 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Mikromechanisches Bauelement mit erhöhter Steifigkeit und Verfahren zum Herstellen desselben
US7955955B2 (en) * 2007-05-10 2011-06-07 International Business Machines Corporation Using crack arrestor for inhibiting damage from dicing and chip packaging interaction failures in back end of line structures
US9126826B2 (en) 2010-01-11 2015-09-08 Elmos Semiconductor Ag Micro-electromechanical semiconductor component and method for the production thereof
US10032878B2 (en) 2011-09-23 2018-07-24 Infineon Technologies Ag Semiconductor device with a semiconductor via and laterally connected electrode
US9184138B2 (en) 2011-12-29 2015-11-10 Stmicroelectronics (Grenoble 2) Sas Semiconductor integrated device with mechanically decoupled active area and related manufacturing process
DE102012200840A1 (de) * 2012-01-20 2013-07-25 Robert Bosch Gmbh Bauelement mit einer Durchkontaktierung
US8772126B2 (en) 2012-08-10 2014-07-08 Infineon Technologies Ag Method of manufacturing a semiconductor device including grinding from a back surface and semiconductor device
US8803297B2 (en) 2012-08-10 2014-08-12 Infineon Technologies Ag Semiconductor device including a stress relief layer and method of manufacturing

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
SPT9-Standard
Standard-SPT9

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016212693A1 (de) * 2016-07-12 2018-01-18 Infineon Technologies Dresden Gmbh Drucksensorvorrichtung und Herstellungsverfahren
US10386255B2 (en) 2016-07-12 2019-08-20 Infineon Technologies Dresden Gmbh Pressure sensor device and manufacturing method
CN110655033A (zh) * 2018-06-29 2020-01-07 英飞凌科技德累斯顿公司 改进的应力去耦微机电系统传感器
CN110655033B (zh) * 2018-06-29 2023-04-28 英飞凌科技德累斯顿公司 改进的应力去耦微机电系统传感器

Also Published As

Publication number Publication date
US20170229537A1 (en) 2017-08-10
US9991340B2 (en) 2018-06-05
US20150332956A1 (en) 2015-11-19
US9663354B2 (en) 2017-05-30
CN105097809A (zh) 2015-11-25
DE102015208689B4 (de) 2019-09-19
CN105097809B (zh) 2019-01-22

Similar Documents

Publication Publication Date Title
DE102015208689B4 (de) Mechanische Stress-Entkopplung in Halbleitervorrichtungen
EP2035326B1 (de) Sensor mit diodenpixeln und verfahren zu seiner herstellung
DE102014103341A1 (de) Halbleiterbauelemente und Verfahren zu ihrer Bildung
DE102017206183A1 (de) System und Verfahren für eine Kammantrieb-MEMS-Vorrichtung
DE102012219605B4 (de) Mikromechanisches Bauelement
DE102012202643A1 (de) Hohlraumstrukturen für mems-bauelemente
DE102015211873B4 (de) Mikromechanisches System und Verfahren zum Herstellen eines mikromechanischen Systems
EP2051929A1 (de) Verfahren zur herstellung von mems-strukturen
DE112012004523T5 (de) Verfahren zur Herstellung einer Schutzschicht gegen HF-Ätzen, mit der Schutzschicht ausgestattete Halbleitervorrichtung, und Verfahren zur Herstellung der Halbleitervorrichtung
DE102013222733A1 (de) Mikromechanische Sensorvorrichtung
DE102012200840A1 (de) Bauelement mit einer Durchkontaktierung
DE102015217918A1 (de) Mikromechanisches Bauelement
DE102009055283A1 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102013209266A1 (de) Bauelement mit einem Hohlraum
DE102010029760B4 (de) Bauelement mit einer Durchkontaktierung und Verfahren zu seiner Herstellung
DE102017212437B3 (de) Verfahren zum Herstellen einer vergrabenen Hohlraumstruktur
DE102005055478A1 (de) Mikromechanische Struktur zum Empfang und/oder zur Erzeugung von akustischen Signalen, Verfahren zur Herstellung einer mikromechanischen Struktur und Verwendung einer mikromechanischen Struktur
DE102016217001A1 (de) Mikroelektromechanisches Bauelement und Verfahren zum Ausbilden eines mikroelektromechanischen Bauelementes mit einer eine Lamellenstruktur haltenden Stützstruktur
DE102011084024B4 (de) Verfahren zum Bereitstellen einer Halbleiterstruktur mit Bilden einer Opferstruktur
DE102009027321A1 (de) Verfahren zum Herstellen einer elektrischen Durchkontaktierung in einem Substrat sowie Substrat mit einer elektrischen Durchkontaktierung
EP2919019A1 (de) Inertialsensor und herstellungsverfahren zum herstellen eines inertialsensors
DE10348908B4 (de) Verfahren zur Herstellung eines Mikrosystems mit integrierter Schaltung und mikromechanischem Bauteil
DE102015114035B4 (de) MEMS-Vorrichtung und Verfahren zur Herstellung einer MEMS-Vorrichtung
WO2018046307A1 (de) Verfahren zum herstellen eines mikromechanischen bauteils mit einer freigestellten drucksensoreinrichtung und mikromechanisches bauteil
DE102010039180B4 (de) Verfahren zum Herstellen von Halbleiterchips und entsprechender Halbleiterchip

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative
R084 Declaration of willingness to licence