DE102015120235A1

DE102015120235A1 - Signalverarbeitungsvorrichtung und Messvorrichtung zur hochpräzisen Laufzeitmessung zweier Signale

Info

Publication number: DE102015120235A1
Application number: DE102015120235.2A
Authority: DE
Inventors: Ralf Joost; Ralf Salomon
Original assignee: Universitaet Rostock
Current assignee: Universitaet Rostock
Priority date: 2015-11-23
Filing date: 2015-11-23
Publication date: 2017-05-24

Abstract

Die vorliegende Erfindung betrifft eine Signalverarbeitungsvorrichtung zur hochpräzisen Laufzeitmessung zweier Signale, insbesondere betrifft die vorliegende Erfindung eine Messvorrichtung zur hochpräzisen Laufzeitmessung mindestens zweier digitaler Signale. Es ist Aufgabe der vorliegenden Erfindung, eine Signalverarbeitungsvorrichtung und eine Messvorrichtung zur hochpräzisen Laufzeitmessung zweier Signale anzugeben, die eine höhere zeitliche Auflösung unter Beibehaltung der einfachen und preiswerten Implementierungsmöglichkeit ermöglicht. Die erfindungsgemäße Signalverarbeitungsvorrichtung umfasst: einen ersten Signalspeicher (100) mit einem Signaleingang (1) für ein erstes Eingangssignal (S1), einem Signalausgang (4) für ein erstes Ausgangssignal (Q1) und einem Steuereingang (11) für ein erstes Steuersignal (T1), wobei der erste Signalspeicher (100) ausgebildet ist, ein erstes Eingangssignal (S1) in Abhängigkeit des Pegels des ersten Steuersignals (T1) zu speichern und am Signalausgang (4) als erstes Ausgangssignal (Q1) bereitzustellen, einen zweiten Signalspeicher (200) mit einem Signaleingang (2) für ein zweites Eingangssignal (S2), einem Signalausgang (5) für ein zweites Ausgangssignal (Q2) und einem Steuereingang (41) für ein zweites Steuersignal (T2), wobei der zweite Signalspeicher (200) ausgebildet ist, ein zweites Eingangssignal (S2) in Abhängigkeit des Pegels des zweiten Steuersignals (T2) zu speichern und am Signalausgang (5) als zweites Ausgangssignal (Q2) bereitzustellen, wobei der Signalausgang (4) des ersten Signalspeichers (100) mit dem Steuereingang (41) des zweiten Signalspeichers (200) verbunden ist und der Signalausgang (5) des zweiten Signalspeichers (200) mit dem Steuereingang (11) des ersten Signalspeichers (100) verbunden ist.

Description

Technisches Gebiet
Die vorliegende Erfindung betrifft eine Signalverarbeitungsvorrichtung zur hochpräzisen Laufzeitmessung zweier Signale, insbesondere betrifft die vorliegende Erfindung eine Messvorrichtung zur hochpräzisen Laufzeitmessung mindestens zweier digitaler Signale.
Stand der Technik
Die Laufzeitmessung ist eines der Schlüsselverfahren für die Implementation von Lokalisierungsalgorithmen. Laufzeitunterschiede von Signalen müssen heutzutage mit hoher zeitlicher Auflösung bestimmt werden, beispielsweise bei der Auswertung von Tomografiesignalen. Zudem spielt die Laufzeitmessung eine wichtige Rolle bei der Untersuchung verschiedenster physikalischer Effekte.
Grobe Laufzeitmessung für große Zeitdifferenzen erfolgt vorrangig mit zählerbasierten Verfahren, wobei die Auflösung der Laufzeitmessung durch die Taktrate des Zählers begrenzt ist. Feine Laufzeitmessungen für kleine Zeitdifferenzen werden entweder mit analogen Verfahren oder unter Verwendung sogenannter Tapped Delay Lines (TDLs) durchgeführt. TDLs bieten den Vorteil einer rein digitalen und somit preiswerten Umsetzung.
Eine TDL wird gewöhnlich als Kette von Verzögerungsgliedern („TDL elements“), welchen jeweils ein Flip-flop zugeordnet ist, realisiert. Eine solche TDL ist in dargestellt. Die Dateneingänge D der Flip-flops werden mit einem dem jeweiligen Flip-flop zugeordneten Abgriffpunkt („tab“) der Kette von Verzögerungsgliedern verbunden. Der Eingang der Kette von Verzögerungsgliedern wird mit einem ersten Signaleingang für ein erstes Messsignal S1 verbunden. Die Takteingänge CLK aller Flip-flops der TDL werden direkt mit einem zweiten Signaleingang für ein zweites Messsignal S2 verbunden. Vorzugsweise weist jedes Verzögerungsglied dieselbe Verzögerungszeit τ auf.
Erreicht das erste Messsignal S1 den Dateneingang D eines Flip-flops, bevor das zweite Messsignal S2 den Takteingang CLK desselben Flip-flops erreicht, wird das Flip-flop in dem Moment, in dem das zweite Messsignal S2 den Takteingang CLK erreicht, den logischen Pegel des ersten Messsignals S1, der an seinem Eingang D anliegt, laden und auf seinem Ausgang Q[0..5] ausgeben. Im umgekehrten Fall, also wenn das zweite Messsignal S2 den Takteingang CLK erreicht, bevor das erste Messsignal S1 am Eingang D des Flip-flops anliegt, wird das Flip-flop die logische Inverse ausgeben. Dadurch trifft der Ausgangswert des Flip-flops eine Aussage darüber, welches der beiden Messsignale S1, S2 zuerst am Flip-flop eingetroffen war.
Da nun das erste Messsignal S1 aufgrund der sich bei Durchlaufen der Kette von Verzögerungsgliedern erhöhenden Gesamtverzögerung am Dateneingang D jedes Flip-flops zu einer anderen Zeit erscheint (siehe die Darstellung der zeitlichen Verhältnisse von Beispielsignalen S1, S2 oberhalb der TDL in ), kann eine zeitliche Verzögerung ΔT des zweiten Messsignals S2 gegenüber dem ersten Messsignal S1 bestimmt werden, indem die Ausgangswerte Q[0..5] aller Flip-flops der TDL betrachtet werden.
Das in gezeigte Beispiel einer TDL kann eine Verzögerung nur bestimmen, wenn S2 später den logischen Pegel wechselt als S1. Eine TDL kann jedoch auch so modifiziert werden, dass eine Bestimmung eines Verzögerungswertes möglich ist, wenn das erste Messsignal S1 gegenüber dem zweiten Messsignal S2 verzögert ist.
Die Genauigkeit der Messung ist durch die Verzögerungszeit τ eines Verzögerungsgliedes vorgegeben und beträgt bei gängigen Implementierungen ca. 50 ps. Der in gezeigte Ergebnisvektor [111100] würde also einer Verzögerung des zweiten Messsignals S2 gegenüber dem ersten Messsignal S1 von ca. 200 ps entsprechen. Die Messgenauigkeit (Zeitauflösung) von ca. 50 ps ist für viele Anwendungen zu gering.
Es ist deshalb Aufgabe der vorliegenden Erfindung, eine Signalverarbeitungsvorrichtung und eine Messvorrichtung zur hochpräzisen Laufzeitmessung zweier Signale anzugeben, die eine höhere zeitliche Auflösung unter Beibehaltung der einfachen und preiswerten Implementierungsmöglichkeit von einfachen Logikelementen wie beispielsweise Flip-flops ermöglicht.
Offenbarung der Erfindung
Erfindungsgemäß wird daher eine Signalverarbeitungsvorrichtung zur Verarbeitung von digitalen Signalen offenbart, umfassend: einen ersten Signalspeicher mit einem Signaleingang für ein erstes Eingangssignal, einem Signalausgang für ein erstes Ausgangssignal und einem Steuereingang für ein erstes Steuersignal, wobei der erste Signalspeicher ausgebildet ist, ein erstes Eingangssignal in Abhängigkeit des Pegels des ersten Steuersignals zu speichern und am Signalausgang als erstes Ausgangssignal bereitzustellen, einen zweiten Signalspeicher mit einem Signaleingang für ein zweites Eingangssignal, einem Signalausgang für ein zweites Ausgangssignal und einem Steuereingang für ein zweites Steuersignal, wobei der zweite Signalspeicher ausgebildet ist, ein zweites Eingangssignal in Abhängigkeit des Pegels des zweiten Steuersignals zu speichern und am Signalausgang als zweites Ausgangssignal bereitzustellen, wobei der Signalausgang des ersten Signalspeichers mit dem Steuereingang des zweiten Signalspeichers verbunden ist und der Signalausgang des zweiten Signalspeichers mit dem Steuereingang des ersten Signalspeichers verbunden ist.
Die Idee der vorliegenden Erfindung besteht darin, dass zwei Signalspeicher (durch gegenseitige Rückkopplung ihrer Ausgangssignale) derart miteinander gekoppelt sind, dass ein Speichern eines Eingangssignals durch einen der zwei Signalspeicher jeweils das Speichern des anderen Eingangssignals im anderen Signalspeicher blockiert bzw. verhindert. Da das rückgekoppelte Ausgangssignal desjenigen Signalspeichers, der zuerst ein Eingangssignal erhält und dieses speichert, aufgrund des Leitungsweges von dessen Signalausgang zum Steuereingang des anderen Signalspeichers jedoch eine kurze Zeit bis zum Erreichen des anderen Signalspeichers benötigt, erfolgt ein Blockieren des anderen Signalspeichers, der erst später ein Eingangssignal erhält, jedoch leicht zeitversetzt, sodass hochgradig gleichzeitige Eingangssignale trotz eines gegenseitigen Blockierens (aufgrund der gegenseitigen Rückkopplung der Ausgangssignale) gespeichert werden. Somit kann für den Fall, dass beide Eingangssignale gespeichert werden, auf eine hochgradige Gleichzeitigkeit der beiden Eingangssignale geschlossen werden, die mit der Laufzeit des rückgekoppelten Ausgangssignals korrespondiert.
Da sich das Signal des zuerst speichernden Signalspeichers sowohl durch den Signalspeicher selbst (d.h. beispielsweise über zwei Logikgatter des Signalspeichers) und nachfolgend vom Signalausgang des zuerst speichernden Signalspeichers zum Steuereingang des anderen Signalspeichers mit Lichtgeschwindigkeit ausbreitet, ist das Zeitfenster, in dem der andere Signalspeicher noch nicht blockiert ist, also das entsprechende Eingangssignal noch speichern kann, entsprechend kurz, so dass die erfindungsgemäße Signalverarbeitungsvorrichtung die Gleichzeitigkeit der beiden Eingangssignale mit einfachen Mittel sehr hoch auflösen kann. Mit der erfindungsgemäßen Signalverarbeitungsvorrichtung kann das Zeitfenster, in dem nach Eingang eines ersten Eingangssignals der andere Signalspeicher noch nicht blockiert ist, auf 10 bis 100 Pikosekunden (ps) reduziert werden, d.h. dass ein zuerst eingehendes Eingangssignal den anderen Signalspeicher bereits nach 10 bis 100 ps blockiert.
Gemäß einer bevorzugten Ausführungsvariante sind die Signalspeicher direkt nebeneinander angeordnet, sodass ein Leitungsweg für die Rückkopplung vom Signalausgang des zuerst speichernden Signalspeichers zum Steuereingang des anderen Signalspeichers möglichst gering ist.
Die erfindungsgemäße Messvorrichtung zur hochpräzisen Laufzeitmessung mindestens zweier digitaler Eingangssignale kann die zeitlich hohe Auflösung der Signalverarbeitungsvorrichtung bezüglich der Gleichzeitigkeit der beiden Eingangssignale vorteilhaft nutzen, indem eine Vielzahl von erfindungsgemäßen Signalverarbeitungsvorrichtungen entlang zweier (das erste und das zweite Eingangssignal) führenden Signalleitungen gekoppelt werden, wobei sich die Eingangssignale in den Signalleitungen in entgegengesetzter Richtung ausbreiten. In einem dem ersten Messeingang nächstgelegenen Bereich wird das erste Eingangssignal vor dem zweiten Eingangssignal in die jeweilige Signalverarbeitungsvorrichtung eingehen, sodass dort die Speicherung des zweiten Eingangssignals blockiert wird, bevor dieses eintrifft, während in einem dem zweiten Messeingang nächstgelegenen Bereich das zweite Eingangssignal vor dem ersten Eingangssignal in die jeweilige Signalverarbeitungsvorrichtung eingehen wird, sodass dort die Speicherung des ersten Eingangssignals blockiert wird, bevor dieses eintrifft. Lediglich in demjenigen Bereich, in dem beide Signale höchst gleichzeitig (also mit extrem geringen Laufzeitunterschieden) in die jeweilige Signalverarbeitungsvorrichtung eingehen, werden beide Signale gespeichert. Aus der Position derjenigen Signalverarbeitungsvorrichtung(en), die eine Gleichzeitigkeit signalisieren, kann dann präzise auf den Laufzeitunterschied geschlossen werden.
Dazu weist die Messvorrichtung zur hochpräzisen Laufzeitmessung mindestens zweier digitaler Eingangssignale einen ersten Messeingang mit einer Signalleitung für ein erstes Eingangssignal und einen zweiten Messeingang mit einer Signalleitung für ein zweites Eingangssignal auf, wobei eine Vielzahl von erfindungsgemäßen Signalverarbeitungsvorrichtungen vorgesehen sind, wobei jeweils der erste Signaleingang der Signalverarbeitungsvorrichtungen mit der Signalleitung für das erste Eingangssignal und jeweils der zweite Signaleingang der Signalverarbeitungsvorrichtungen mit der Signalleitung für das zweite Eingangssignal verbunden sind, und die jeweiligen Signaleingänge der Signalverarbeitungsvorrichtungen die Signalleitungen jeweils nacheinander kontaktieren, wobei die Signalausbreitungsrichtung der Signalleitung für das erste Eingangssignal entgegengesetzt zur Signalausbreitungsrichtung der Signalleitung für das zweite Eingangssignal verläuft.
Gemäß einer bevorzugten Ausführungsvariante sind die Signalausgänge der Signalverarbeitungsvorrichtungen mit einer Auswerteeinheit verbunden, die ausgebildet ist, aus den Ausgangssignalen der Signalverarbeitungsvorrichtungen einen Laufzeitunterschied zwischen dem ersten Eingangssignal und dem zweiten Eingangssignal zu bestimmen.
Gemäß einer bevorzugten Ausführungsvariante weist der erste Signalspeicher einen zweiten Steuereingang zum Zurücksetzen des ersten Signalspeichers auf.
Gemäß einer bevorzugten Ausführungsvariante weist ebenfalls der zweite Signalspeicher einen zweiten Steuereingang zum Zurücksetzen des zweiten Signalspeichers auf.
Gemäß einer bevorzugten Ausführungsvariante umfasst der erste Signalspeicher ein erstes Logikgatter, ein zweites Logikgatter und ein drittes Logikgatter, wobei das erste Logikgatter einen ersten Signaleingang, einen zweiten Signaleingang und einen Signalausgang aufweist, das zweite Logikgatter einen ersten Signaleingang, einen zweiten Signaleingang und einen Signalausgang aufweist und das dritte Logikgatter einen ersten Signaleingang, einen zweiten Signaleingang und einen Signalausgang aufweist.
Gemäß einer bevorzugten Ausführungsvariante umfasst der zweite Signalspeicher ein viertes Logikgatter, ein fünftes Logikgatter und ein sechstes Logikgatter, wobei das vierte Logikgatter einen ersten Signaleingang, einen zweiten Signaleingang und einen Signalausgang aufweist, das fünfte Logikgatter einen ersten Signaleingang, einen zweiten Signaleingang und einen Signalausgang aufweist und das sechste Logikgatter einen ersten Signaleingang, einen zweiten Signaleingang und einen Signalausgang aufweist.
Gemäß einer bevorzugten Ausführungsvariante ist ein Signaleingang des ersten Logikgatters mit dem Signaleingang des ersten Signalspeichers verbunden, und ein Signaleingang des vierten Logikgatters ist mit dem Signaleingang des zweiten Signalspeichers verbunden ist.
Gemäß einer bevorzugten Ausführungsvariante sind der Signalausgang des ersten Logikgatters und der Signalausgang des zweiten Logikgatters jeweils mit einem Signaleingang des dritten Logikgatters verbunden.
Gemäß einer bevorzugten Ausführungsvariante sind der Signalausgang des vierten Logikgatters und der Signalausgang des fünften Logikgatters jeweils mit einem Signaleingang des sechsten Logikgatters verbunden.
Gemäß einer bevorzugten Ausführungsvariante sind der Signalausgang des dritten Logikgatters mit dem Signalausgang des ersten Signalspeichers und der Signalausgang des sechsten Logikgatters mit dem Signalausgang des zweiten Signalspeichers verbunden.
Gemäß einer bevorzugten Ausführungsvariante sind der Signaleingang des zweiten Logikgatters mit dem zweiten Steuereingang des ersten Signalspeichers und ein Signaleingang des fünften Logikgatters mit dem zweiten Steuereingang des zweiten Signalspeichers verbunden.
Gemäß einer bevorzugten Ausführungsvariante ist der Signalausgang des sechsten Logikgatters weiterhin mit einem Signaleingang des fünften Logikgatters verbunden.
Gemäß einer bevorzugten Ausführungsvariante ist der Signalausgang des dritten Logikgatters weiterhin mit einem Signaleingang des zweiten Logikgatters verbunden ist.
Kurzbeschreibung der Abbildungen
Die Erfindung wird im Folgenden anhand von Abbildungen von Ausführungsbeispielen näher beschrieben. Gleiche Bezugszeichen bezeichnen dabei gleiche oder gleichartige Gegenstände. Es zeigen:
1 eine konventionelle Messvorrichtung zur Laufzeitmessung;
2 eine Signalverarbeitungsvorrichtung gemäß einer ersten bevorzugten Ausführungsvariante der vorliegenden Erfindung,
3 eine Signalverarbeitungsvorrichtung gemäß einer zweiten bevorzugten Ausführungsvariante der vorliegenden Erfindung,
4 eine Signalverarbeitungsvorrichtung gemäß einer dritten bevorzugten Ausführungsvariante der vorliegenden Erfindung,
5 eine Signalverarbeitungsvorrichtung gemäß einer vierten bevorzugten Ausführungsvariante der vorliegenden Erfindung,
6 eine Signalverarbeitungsvorrichtung gemäß einer fünften bevorzugten Ausführungsvariante der vorliegenden Erfindung, und
7 eine Messvorrichtung zur präzisen Laufzeitmessung gemäß einer bevorzugten Ausführungsvariante der vorliegenden Erfindung.
Detaillierte Beschreibung der Abbildungen
2 zeigt eine Signalverarbeitungsvorrichtung 300 gemäß einer ersten bevorzugten Ausführungsvariante der vorliegenden Erfindung.
Die Signalverarbeitungsvorrichtung 300 umfasst einen ersten Signalspeicher 100 und einen zweiten Signalspeicher 200.
Der erste Signalspeicher 100 umfasst einen Signaleingang 1 für ein erstes Eingangssignal S1 sowie einen Signalausgang 4 für ein erstes Ausgangssignal Q1. Weiterhin sind ein zwei UND-Gatter 10, 20 sowie ein ODER-Gatter 30 vorgesehen, wobei das erste UND-Gatter 10 neben dem Signaleingang 12, der mit dem Signaleingang 1 der Signalverarbeitungsvorrichtung 300 verbunden ist, einen weiteren Signaleingang 11 aufweist. Dieser weitere Signaleingang 11 fungiert als Eingang für ein erstes Steuersignal T1, wobei das UND-Gatter 10 aufgrund des vorgeschalteten Inverters 14 das Eingangssignal S1 nur dann passieren lässt, wenn das erste Steuersignal T1 deaktiviert, also auf „low“ geschaltet ist.
Das zweite UND-Gatter 20 sowie das ODER-Gatter 30 dienen der Speicherung des Eingangssignals S1, sofern das erste Steuersignal T1 deaktiviert ist.
Um die Signalverarbeitungsvorrichtung 300 in den Ausgangszustand zu versetzen (nachfolgend auch als Zurücksetzen bezeichnet), wird der Steuereingang 3 der Signalverarbeitungsvorrichtung 300 auf „low“ gesetzt, wodurch erstes Ausgangssignal Q1 und zweites Ausgangssignal Q2 ebenfalls auf „low“ gesetzt werden.
Nachfolgend wird der Steuereingang 3 der Signalverarbeitungsvorrichtung 300 auf „high“ gesetzt, wodurch ein erstes Eingangssignal S1 im Signalspeicher 100 gespeichert wird, sofern das erste Steuersignal T1 in dem Zeitpunkt, in dem das erste Eingangssignal S1 erstmals das UND-Gatter 10 erreicht (also auf „high“ gesetzt wird), deaktiviert ist. Denn dann liegt an beiden Signaleingängen 11, 12 des UND-Gatters 10 (aufgrund des Inverters 14) jeweils „high“ an, so dass der Signalausgang 13 des UND-Gatters 10 ebenfalls auf „high“ gesetzt wird.
Dieses Signal wird nachfolgend sowohl den Signalausgang 33 des ODER-Gatters 30 als auch den Signalausgang 4 der Signalverarbeitungsvorrichtung 300 setzen. Bei einem aktivierten (d.h. auf „high“ gesetzten) Steuereingang 3 (am Signaleingang 21) wird dieses Signal nachfolgend aufgrund der Rückkopplung des Signalausgangs 33 des ODER-Gatters 30 mit dem Signaleingang 22 des UND-Gatters 20 gespeichert und fortan am Signalausgang 4 der Signalverarbeitungsvorrichtung 300 anliegen.
In analoger Weise ist der zweite Signalspeicher 200 aufgebaut, der einen Signaleingang 2 für ein zweites Eingangssignal S2 sowie einen Signalausgang 5 für ein zweites Ausgangssignal Q2 umfasst. Weiterhin sind zwei UND-Gatter 40, 50 sowie ein ODER-Gatter 60 vorgesehen, wobei das erste UND-Gatter 40 neben dem Signaleingang 41, der mit dem Signaleingang 2 der Signalverarbeitungsvorrichtung 300 verbunden ist, einen weiteren Signaleingang 42 aufweist. Dieser weitere Signaleingang 42 fungiert als Eingang für ein zweites Steuersignal T2, wobei das UND-Gatter 40 aufgrund des vorgeschalteten Inverters 44 das Eingangssignal S2 nur dann passieren lässt (und speichern kann), wenn das zweite Steuersignal T2 deaktiviert, also auf „low“ geschaltet ist.
Das zweite UND-Gatter 50 des zweiten Signalspeichers 200 sowie das ODER-Gatter 60 des zweiten Signalspeichers 200 dienen der Speicherung des Eingangssignals S2, sofern das zweite Steuersignal T2 deaktiviert ist.
Sobald der Steuereingang 3 der Signalverarbeitungsvorrichtung 300 nach deren Zurücksetzen auf „high“ gesetzt ist, wird ein zweites Eingangssignal S2 im Signalspeicher 200 gespeichert, sofern das zweite Steuersignal T2 in dem Zeitpunkt, in dem das zweite Eingangssignal S2 erstmals das UND-Gatter 40 erreicht (also auf „high“ gesetzt wird), deaktiviert ist. Denn dann liegt an beiden Signaleingängen 41, 42 des UND-Gatters 40 (aufgrund des Inverters 44) jeweils „high“ an, so dass der Signalausgang 43 des UND-Gatters 40 ebenfalls auf „high“ gesetzt wird.
Dieses Signal wird nachfolgend sowohl den Signalausgang 63 des ODER-Gatters 60 als auch den Signalausgang 5 der Signalverarbeitungsvorrichtung 300 setzen. Bei einem aktivierten (d.h. auf „high“ gesetzten) Steuereingang 3 (am Signaleingang 51) wird dieses Signal nachfolgend aufgrund der Rückkopplung des Signalausgangs 63 des ODER-Gatters 60 mit dem Signaleingang 52 des UND-Gatters 50 gespeichert und fortan am Signalausgang 5 der Signalverarbeitungsvorrichtung 300 anliegen.
Erfindungsgemäß wird der Signalausgang 63 des ODER-Gatters 60 bzw. der Signalausgang 5 des zweiten Signalspeichers 200 als Steuersignal T1 für den ersten Signalspeicher 100 verwendet, während gleichzeitig der Signalausgang 33 des ODER-Gatters 30 bzw. der Signalausgang 4 des ersten Signalspeichers 100 als Steuersignal T2 für den zweiten Signalspeicher 200 verwendet wird. Durch diese Rückkopplung kann erfindungsgemäß ein Speichern des Eingangssignals S1 im Signalspeicher 100 das Speichern des Eingangssignals S2 im Signalspeicher 200 blockieren bzw. verhindern. Ebenso blockiert bzw. verhindert ein Speichern des Eingangssignals S2 im Signalspeicher 200 das Speichern des Eingangssignals S1 im Signalspeicher 100. Voraussetzung für das Blockieren des jeweils anderen Signalspeichers ist, dass das rückgekoppelte Signal T1 bzw. T2 jeweils vor dem Eingangssignal S2 bzw. S1 im anderen Signalspeicher eingeht. Daher blockiert lediglich derjenige Signalspeicher, bei dem das Eingangssignal zuerst eingeht, den jeweils anderen Signalspeicher.
Da das rückgekoppelte Ausgangssignal Q1 bzw. Q2 desjenigen Signalspeichers, der zuerst ein Eingangssignal erhält und dieses speichert, aufgrund des Leitungsweges von dessen Signalausgang 33, 63 zum Steuereingang 11, 42 des anderen Signalspeichers jedoch eine kurze Zeit bis zum Erreichen des anderen Signalspeichers benötigt, erfolgt ein Blockieren des anderen Signalspeichers, der erst später ein Eingangssignal erhält, jedoch leicht zeitversetzt, sodass beide Eingangssignale trotz eines gegenseitigen Blockierens gespeichert werden, sofern diese hochgradig gleichzeitig in den Signaleingängen 12 und 41 eingehen. Somit kann für den Fall, dass beide Eingangssignale gespeichert werden, also Q1 und Q2 auf „high“ gesetzt werden, auf eine hochgradige Gleichzeitigkeit der beiden Eingangssignale geschlossen werden, die mit der Laufzeit des rückgekoppelten Ausgangssignals, also vom Signalausgang 63 zum Signaleingang 11 bzw. vom Signalausgang 33 zum Signaleingang 42, korrespondiert.
Somit ermöglicht die Signalverarbeitungsvorrichtung 300 eine zeitlich hochaufgelöste Detektion dahingehend, ob die Eingangssignale S1 und S2 hochgradig gleichzeitig eingespeist worden sind. In diesem Fall liegen beide Signalausgänge Q1 und Q2 auf „high“. Sofern lediglich Q1 auf „high“ und Q2 auf „low“ gesetzt ist, heißt dies, dass das Eingangssignal S1 vor dem Eingangssignal S2 eingespeist wurde, während, wenn lediglich Q2 auf „high“ und Q1 auf „low“ gesetzt ist, das Eingangssignal S2 vor dem Eingangssignal S1 eingespeist wurde. Sofern beide Signalausgänge Q1 und Q2 auf „low“ stehen, ist noch keines der Signale eingespeist worden. Zum Rücksetzen der Signalverarbeitungsvorrichtung 300 wird der Steuereingang 3 auf „low“ gesetzt. Während der Detektion muss der Steuereingang 3 auf „high“ gesetzt sein.
Die Länge des Gleichzeitigkeitsintervalls, also desjenigen Zeitfensters, innerhalb dessen die Speicherung eines zeitlich späteren Eingangssignals nicht bereits durch das frühere Eingangssignal blockiert wird, wird durch die Durchlaufzeit des früheren Eingangssignals durch den Signalspeicher (d.h. beispielsweise durch zwei Logikgatter 10 und 30 bzw. 40 und 50 des jeweiligen Signalspeichers 100, 200) und nachfolgend durch die Länge der die Steuersignale T1 und T2 übertragenden Leitungswege (zwischen Signalausgang 33 und Signaleingang 42 bzw. zwischen Signalausgang 63 und Signaleingang 11) bestimmt. Vorzugsweise sind diese Leitungswege gleich lang bzw., unterscheiden sich um weniger als 10%. Mit der erfindungsgemäßen Signalverarbeitungsvorrichtung kann das Zeitfenster, in dem nach Eingang eines ersten Eingangssignals der andere Signalspeicher noch nicht blockiert ist, auf 10 bis 100 ps reduziert werden, d.h. dass ein zuerst eingehendes Eingangssignal den anderen Signalspeicher bereits nach 10 bis 100 ps blockiert. Die Signalverarbeitungsvorrichtung 300 kann auf unterschiedliche Weise ausgestaltet sein, wie anhand der weiteren Ausführungsvarianten nachfolgend erläutert wird.
3 zeigt eine Signalverarbeitungsvorrichtung 300 gemäß einer zweiten bevorzugten Ausführungsvariante der vorliegenden Erfindung.
Die zweite bevorzugte Ausführungsvariante der 3 ähnelt der ersten bevorzugten Ausführungsvariante der 2, wobei das zweite Logikgatter 20 und das fünfte Logikgatter 50 nicht als UND-Gatter, sondern als ODER-Gatter ausgebildet sind. Ferner sind Signalinverter gemäß der zweiten bevorzugten Ausführungsvariante nicht an den Signaleingängen 11 und 42, sondern vielmehr sind Signalinverter 24, 34, 54 und 64 an den Signalausgängen 23, 33, 53 und 63 vorgesehen.
Analog der ersten bevorzugten Ausführungsvariante der 2 arbeitet die Signalverarbeitungsvorrichtung 300 mit high-aktiven Eingangssignalen S1 und S2, einem high-aktiven Resetsignal am Steuereingang 3, jedoch mit low-aktiven coincidence-Ausgängen 33 und 63.
Wird Reset am Steuereingang 3 auf 1 (bzw. „high“) gesetzt, gehen die Ausgänge 33 und 63 ebenfalls auf 1. Reset wird deaktiviert (auf 0 gesetzt), um den Detektor 300 zu aktivieren. Wechseln jetzt beide Signale S1 und S2 höchst gleichzeitig von 0 auf 1, wechseln beide Ausgänge auf 0. Wechseln beide Signale S1 und S2 nicht höchst gleichzeitig, bleibt einer der Ausgänge auf 1.
4 zeigt eine Signalverarbeitungsvorrichtung 300 gemäß einer dritten bevorzugten Ausführungsvariante der vorliegenden Erfindung.
Die dritte bevorzugte Ausführungsvariante der 4 ähnelt der ersten bevorzugten Ausführungsvariante der 2, wobei das erste Logikgatter 10 und das vierte Logikgatter 40 nicht als UND-Gatter, sondern als ODER-Gatter ausgebildet sind, während das dritte Logikgatter 30 und das sechste Logikgatter 60 nicht als ODER-Gatter, sondern als UND-Gatter ausgebildet sind. Ferner sind Signalinverter gemäß der dritten bevorzugten Ausführungsvariante nicht an den Signaleingängen 11 und 42, sondern vielmehr sind Signalinverter 24, 34, 54 und 64 an den Signalausgängen 23, 33, 53 und 63 vorgesehen.
Anders als bei der ersten bevorzugten Ausführungsvariante der 2 arbeitet die Signalverarbeitungsvorrichtung 300 mit low-aktiven Eingangssignalen S1 und S2 und einem low-aktiven Resetsignal am Steuereingang 3, jedoch mit high-aktiven coincidence-Ausgängen 33 und 63.
Wird Reset am Steuereingang 3 auf 0 gesetzt, gehen die Ausgänge 33 und 63 ebenfalls auf 0. Reset wird deaktiviert (auf 1 gesetzt), um den Detektor 300 zu aktivieren. Wechseln jetzt beide Signale S1 und S2 höchst gleichzeitig von 1 auf 0, wechseln beide Ausgänge auf 1. Wechseln beide Signale S1 und S2 nicht höchst gleichzeitig, bleibt einer der Ausgänge auf 0.
5 zeigt eine Signalverarbeitungsvorrichtung 300 gemäß einer vierten bevorzugten Ausführungsvariante der vorliegenden Erfindung.
Die vierte bevorzugte Ausführungsvariante der 5 ähnelt der ersten bevorzugten Ausführungsvariante der 2, wobei das dritte Logikgatter 30 und das sechste Logikgatter 60 nicht als ODER-Gatter, sondern als UND-Gatter ausgebildet sind. Ferner sind Signalinverter gemäß der dritten bevorzugten Ausführungsvariante nicht an den Signaleingängen 11 und 42, sondern vielmehr sind Signalinverter 14, 24, 34, 44, 54 und 64 an den Signalausgängen 13, 23, 33, 43, 53 und 63 vorgesehen.
Die Signalverarbeitungsvorrichtung 300 arbeitet in der vierten bevorzugten Ausführungsvariante mit high-aktiven Eingangssignalen S1 und S2, einem low-aktiven Resetsignal am Steuereingang 3 sowie mit high-aktiven coincidence-Ausgängen 33 und 63.
Wird Reset am Steuereingang 3 auf 0 gesetzt, gehen die Ausgänge 33 und 63 ebenfalls auf 0. Reset wird deaktiviert (auf 1 gesetzt), um den Detektor 300 zu aktivieren. Wechseln jetzt beide Signale S1 und S2 höchst gleichzeitig von 0 auf 1, wechseln beide Ausgänge auf 1. Wechseln beide Signale S1 und S2 nicht höchst gleichzeitig, bleibt einer der Ausgänge auf 0.
6 zeigt eine Signalverarbeitungsvorrichtung 300 gemäß einer fünften bevorzugten Ausführungsvariante der vorliegenden Erfindung.
Die fünfte bevorzugte Ausführungsvariante der 6 ähnelt der vierten bevorzugten Ausführungsvariante der 5, wobei sowohl das zweite und dritte UND-Gatter als auch das fünfte und sechste UND-Gatter sowie die Signalinverter 14, 24, 34, 44, 54 und 64 der vierten bevorzugten Ausführungsvariante der 5 durch ein RS-Latch substituiert worden sind.
Die Signalverarbeitungsvorrichtung 300 arbeitet in der fünften bevorzugten Ausführungsvariante mit high-aktiven Eingangssignalen S1 und S2, einem high-aktiven Resetsignal am Steuereingang 3 sowie mit high-aktiven coincidence-Ausgängen.
Wird Reset am Steuereingang 3 auf 1 gesetzt, gehen die Ausgänge Q1 und Q2 ebenfalls auf 0. Reset wird deaktiviert (auf 0 gesetzt), um den Detektor 300 zu aktivieren. Wechseln jetzt beide Signale S1 und S2 höchst gleichzeitig von 0 auf 1, wechseln beide Ausgänge auf 1. Wechseln beide Signale S1 und S2 nicht höchst gleichzeitig, bleibt einer der Ausgänge auf 0.
Die in den 2 bis 6 gezeigten Schaltungsvarianten zeigen bevorzugte Ausführungsbeispiele der Signalverarbeitungsvorrichtungen 300 mit ihrer erfindungsgemäßen Funktionalität. Diese erfindungsgemäße Funktionalität kann alternativ auch durch eine Reihe von Multiplexern (oder sonstige Logikelemente) erreicht werden, wie dies üblicherweise in FPGAs realisiert wird.
7 zeigt eine Messvorrichtung zur präzisen Laufzeitmessung gemäß einer bevorzugten Ausführungsvariante der vorliegenden Erfindung.
Die Messvorrichtung 400 zur präzisen Laufzeitmessung weist einen ersten Messeingang 401 für ein erstes Eingangssignal S1 und einen zweiten Messeingang 402 für ein zweites Eingangssignal S2 auf. Weiterhin umfasst die Messvorrichtung 400 eine Vielzahl von erfindungsgemäßen Signalverarbeitungsvorrichtungen 300, deren Signaleingänge 1 und 2 jeweils über die Signalleitungen 411 und 412 an die Messeingänge 401 und 402 gekoppelt sind. Dabei breiten sich die Eingangssignale S1 und S2 in den parallel zueinander verlaufenden Signalleitungen 411 und 412 in entgegengesetzter Richtung aus. Weiterhin umfasst die Messvorrichtung 400 einen Steuereingang 403, über den ein Steuersignal zum Zurücksetzen und Aktivieren der Signalspeicher 100, 200 (2 bis 6) eingespeist werden kann. Dafür ist der Steuereingang 403 der Messvorrichtung 400 mit den Steuereingängen 3 der Signalverarbeitungsvorrichtungen 300 gekoppelt. Weiterhin umfasst die Messvorrichtung 400 eine Auswerteeinheit 500, die mit den Signalausgängen 5, 6 (2 bis 6) der Signalverarbeitungsvorrichtungen 300 gekoppelt ist. Vorzugsweise sind die Signalverarbeitungsvorrichtungen 300 entlang der Signalleitungen 411, 412 äquidistant angeordnet.
Erfindungsgemäß lässt sich aus den Ausgangssignalen Q1, Q2 (2 bis 6) der Signalverarbeitungsvorrichtungen 300 bestimmen, welches der beiden Eingangssignale S1 und S2 an der jeweiligen Signalverarbeitungsvorrichtung 300 zuerst eingegangen ist. Werden die Eingangssignale S1 und S2 nahezu zeitgleich in die Messeingänge 401 und 402 eingespeist, kann die zeitliche Differenz der Eingangssignale S1 und S2 mit hoher Präzision bestimmt werden. Im oberen Bereich der 7 wird das Eingangssignal S1 aufgrund des kürzeren Leitungsweges 411 zu den dort angeordneten Signalverarbeitungsvorrichtungen 300 zuerst eingehen und nachfolgend die Speicherung des später eintreffenden Eingangssignals S2 blockieren. In gleicher Weise wird im unteren Bereich der 7 das Eingangssignal S2 aufgrund des kürzeren Leitungsweges 412 zu den dort angeordneten Signalverarbeitungsvorrichtungen 300 zuerst eingehen und nachfolgend die Speicherung des später eintreffenden ersten Eingangssignals S1 blockieren. Lediglich in einem Bereich, in dem die entgegengesetzt verlaufenden Eingangssignale S1 und S2 höchst gleichzeitig (also beispielsweise mit einer zeitlichen Differenz kleiner als 10 ps) die jeweiligen Signalverarbeitungsvorrichtungen 300 erreichen, können die Signalverarbeitungsvorrichtungen 300 jeweils beide Eingangssignale S1 und S2 speichern. Aus der Position derjenigen Signalverarbeitungsvorrichtungen 300 entlang der Signalleitungen 411, 412, die beide Eingangssignale S1 und S2 speichern, kann mittels der Auswerteeinheit 500 auf eine zeitliche Differenz der Eingangssignale S1 und S2 an den jeweiligen Messeingänge 401 und 402 mit sehr hoher Genauigkeit (kleiner als 100 ps) bestimmt werden.
Bezugszeichenliste

1: Signaleingang der Signalverarbeitungsvorrichtung
2: Signaleingang der Signalverarbeitungsvorrichtung
3: Steuereingang der Signalverarbeitungsvorrichtung
4: Signalausgang der Signalverarbeitungsvorrichtung
5: Signalausgang der Signalverarbeitungsvorrichtung
10: erstes Logikgatter
11: Signaleingang des ersten Logikgatters
12: Signaleingang des ersten Logikgatters
13: Signalausgang des ersten Logikgatters
14: Signalinverter
20: zweites Logikgatter
21: Signaleingang des zweiten Logikgatters
22: Signaleingang des zweiten Logikgatters
23: Signalausgang des zweiten Logikgatters
24: Signalinverter
30: drittes Logikgatter
31: Signaleingang des dritten Logikgatters
32: Signaleingang des dritten Logikgatters
33: Signalausgang des dritten Logikgatters
34: Signalinverter
40: viertes Logikgatter
41: Signaleingang des vierten Logikgatters
42: Signaleingang des vierten Logikgatters
43: Signalausgang des vierten Logikgatters
44: Signalinverter
50: fünftes Logikgatter
51: Signaleingang des fünften Logikgatters
52: Signaleingang des fünften Logikgatters
53: Signalausgang des fünften Logikgatters
54: Signalinverter
60: sechstes Logikgatter
61: Signaleingang des sechsten Logikgatters
62: Signaleingang des sechsten Logikgatters
63: Signalausgang des sechsten Logikgatters
64: Signalinverter
100: erster Signalspeicher
200: zweiter Signalspeicher
300: Signalverarbeitungsvorrichtung
400: Messvorrichtung
401: erster Messeingang
402: zweiter Messeingang
403: Steuerleitung
411: Signalleitung
412: Signalleitung
500: Auswerteeinheit
S1: erstes Eingangssignal
S2: zweites Eingangssignal
T1: erstes Steuersignal
T2: zweites Steuersignal
Q1: erstes Ausgangssignal
Q2: zweites Ausgangssignal

Claims

Signalverarbeitungsvorrichtung zur Verarbeitung von digitalen Signalen (S1, S2), umfassend: einen ersten Signalspeicher (100) mit einem Signaleingang (1) für ein erstes Eingangssignal (S1), einem Signalausgang (4) für ein erstes Ausgangssignal (Q1) und einem Steuereingang (11) für ein erstes Steuersignal (T1), wobei der erste Signalspeicher (100) ausgebildet ist, ein erstes Eingangssignal (S1) in Abhängigkeit des Pegels des ersten Steuersignals (T1) zu speichern und am Signalausgang (4) als erstes Ausgangssignal (Q1) bereitzustellen, einen zweiten Signalspeicher (200) mit einem Signaleingang (2) für ein zweites Eingangssignal (S2), einem Signalausgang (5) für ein zweites Ausgangssignal (Q2) und einem Steuereingang (41) für ein zweites Steuersignal (T2), wobei der zweite Signalspeicher (200) ausgebildet ist, ein zweites Eingangssignal (S2) in Abhängigkeit des Pegels des zweiten Steuersignals (T2) zu speichern und am Signalausgang (5) als zweites Ausgangssignal (Q2) bereitzustellen, dadurch gekennzeichnet, dass der Signalausgang (4) des ersten Signalspeichers (100) mit dem Steuereingang (41) des zweiten Signalspeichers (200) verbunden ist und der Signalausgang (5) des zweiten Signalspeichers (200) mit dem Steuereingang (11) des ersten Signalspeichers (100) verbunden ist.
Signalverarbeitungsvorrichtung nach Anspruch 1, wobei der erste Signalspeicher (100) einen Steuereingang (3) zum Zurücksetzen des ersten Signalspeichers (100) aufweist.
Signalverarbeitungsvorrichtung nach mindestens einem der vorhergehenden Ansprüche, wobei der zweite Signalspeicher (200) einen Steuereingang (3) zum Zurücksetzen des zweiten Signalspeichers (200) aufweist.
Signalverarbeitungsvorrichtung nach mindestens einem der vorhergehenden Ansprüche, wobei der erste Signalspeicher (100) ein erstes Logikgatter (10), ein zweites Logikgatter (20) und ein drittes Logikgatter (30) umfasst, wobei das erste Logikgatter (10) einen ersten Signaleingang (11), einen zweiten Signaleingang (12) und einen Signalausgang (13) aufweist, das zweite Logikgatter (20) einen ersten Signaleingang (21), einen zweiten Signaleingang (22) und einen Signalausgang (23) aufweist und das dritte Logikgatter (30) einen ersten Signaleingang (31), einen zweiten Signaleingang (32) und einen Signalausgang (33) aufweist, und wobei der zweite Signalspeicher (200) ein viertes Logikgatter (40), ein fünftes Logikgatter (50) und ein sechstes Logikgatter (60) umfasst, wobei das vierte Logikgatter (40) einen ersten Signaleingang (41), einen zweiten Signaleingang (42) und einen Signalausgang (43) aufweist, das fünfte Logikgatter (50) einen ersten Signaleingang (51), einen zweiten Signaleingang (52) und einen Signalausgang (53) aufweist und das sechste Logikgatter (60) einen ersten Signaleingang (61), einen zweiten Signaleingang (62) und einen Signalausgang (63) aufweist.
Signalverarbeitungsvorrichtung nach Anspruch 4, wobei ein Signaleingang (12) des ersten Logikgatters (10) mit dem Signaleingang (1) des ersten Signalspeichers (100) verbunden ist und ein Signaleingang (41) des vierten Logikgatters (40) mit dem Signaleingang (2) des zweiten Signalspeichers (200) verbunden ist.
Signalverarbeitungsvorrichtung nach mindestens einem der Ansprüche 4 und 5, wobei der Signalausgang (13) des ersten Logikgatters (10) und der Signalausgang (23) des zweiten Logikgatters (20) jeweils mit einem Signaleingang (31, 32) des dritten Logikgatters (30) verbunden sind, wobei der Signalausgang (43) des vierten Logikgatters (40) und der Signalausgang (53) des fünften Logikgatters (50) jeweils mit einem Signaleingang (61, 62) des sechsten Logikgatters (60) verbunden sind, und wobei der Signalausgang (33) des dritten Logikgatters (30) mit dem Signalausgang (4) des ersten Signalspeichers (100) und der Signalausgang (63) des sechsten Logikgatters (60) mit dem Signalausgang (5) des zweiten Signalspeichers (200) verbunden sind.
Signalverarbeitungsvorrichtung nach mindestens einem der Ansprüche 4 bis 6, wobei der Signaleingang (21) des zweiten Logikgatters (20) mit dem zweiten Steuereingang (3) des ersten Signalspeichers (100) und ein Signaleingang (51) des fünften Logikgatters (50) mit dem zweiten Steuereingang (3) des zweiten Signalspeichers (200) verbunden sind.
Signalverarbeitungsvorrichtung nach mindestens einem der Ansprüche 4 bis 7, wobei der Signalausgang (63) des sechsten Logikgatters (60) weiterhin mit dem Signaleingang (51, 52) des fünften Logikgatters (50) verbunden ist und der Signalausgang (33) des dritten Logikgatters (30) weiterhin mit einem Signaleingang (21, 22) des zweiten Logikgatters (20) verbunden ist.
Messvorrichtung (400) zur hochpräzisen Laufzeitmessung mindestens zweier digitaler Eingangssignale (S1, S2) mit einem ersten Messeingang (401) und einer Signalleitung (411) für ein erstes Eingangssignal (S1) und einem zweiten Messeingang (402) und einer Signalleitung (412) für ein zweites Eingangssignal (S2), umfassend: eine Vielzahl von Signalverarbeitungsvorrichtungen (300) nach einem der vorhergehenden Ansprüche, wobei jeweils der erste Signaleingang (1) der Signalverarbeitungsvorrichtungen (300) mit der Signalleitung (411) für das erste Eingangssignal (S1) und jeweils der zweite Signaleingang (2) der Signalverarbeitungsvorrichtungen (300) mit der Signalleitung (412) für das zweite Eingangssignal (S2) verbunden sind, wobei die jeweiligen Signaleingänge (1, 2) der Signalverarbeitungsvorrichtungen (300) die Signalleitungen (411, 412) jeweils nacheinander kontaktieren, und wobei die Signalausbreitungsrichtung der Signalleitung (411) für das erste Eingangssignal (S1) entgegengesetzt zur Signalausbreitungsrichtung der Signalleitung (412) für das zweite Eingangssignal (S2) verläuft.
Messvorrichtung (400) nach Anspruch 9, wobei die Signalausgänge (5, 6) der Signalverarbeitungsvorrichtungen (300) mit einer Auswerteeinheit (500) verbunden sind, wobei die Auswerteeinheit (500) ausgebildet ist, aus den Ausgangssignalen (Q1, Q2) der Signalverarbeitungsvorrichtungen (300) einen Laufzeitunterschied zwischen dem ersten Eingangssignal (S1) und dem zweiten Eingangssignal (S2) zu bestimmen.